JP2012089258A

JP2012089258A - 電子放出素子

Info

Publication number: JP2012089258A
Application number: JP2010232626A
Authority: JP
Inventors: Eiji Ozaki; 栄治尾崎; Yasuko Motoi; 泰子元井; Ryoji Fujiwara; 良治藤原; Akiko Kitao; 暁子北尾
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2010-10-15
Filing date: 2010-10-15
Publication date: 2012-05-10
Also published as: US20120091881A1

Abstract

【課題】電子放出特性に優れる電子放出素子を提供する。
【解決手段】カソードと該カソードから電界放出された電子が照射されるゲートとを備える電子放出素子であって、前記ゲートは、前記カソードから電界放出された電子が照射される部分に、モリブデンと酸素とを含む層を少なくとも有しており、前記層が、透過電子顕微鏡を用いた電子エネルギー損失分光法によるスペクトル測定において、３９７ｅＶ〜４０１ｅＶの範囲と４１４ｅＶ〜４１８ｅＶの範囲と５３４ｅＶ〜５３８ｅＶの範囲と５４０ｅＶ〜５４７ｅＶの範囲のそれぞれにピークを有する。
【選択図】図１

Description

本発明は、画像表示装置などに用いられる電界放出型の電子放出素子に関する。

画像表示装置などに用いられる電界放出型の電子放出素子として、特許文献１のような縦型の電子放出素子や、いわゆるスピント型と呼ばれる電子放出素子が知られている。このような電界放出型の電子放出素子において、カソードやゲートの表面の形態は電子放出特性に大きく寄与することが知られている。とくに、カソードの表面の形態は電子放出に直接関係するため、数多くの改良が加えられてきた。一方、ゲートに関しては、電子放出特性との直接的な関係よりは、製造工程などにおける課題の解決のために改良が加えられている。

特許文献２は、金属モリブデンからなるエミッタチップ（カソード）および金属モリブデンからなるゲート層の表面に酸化膜を形成し、この酸化膜を除去する工程でエミッタチップの先端形状やエミッタチップとゲート層間の距離を調整する方法が開示している。また、特許文献３は、モリブデン陰極（カソード）表面にＭｏＯ_３膜を形成し、装置に実装する際にＭｏＯ_３膜を加熱除去することにより陰極表面を清浄化する方法を開示している。

特開２０１０−１４６９１５号公報特開平０５−０２１００２号公報特開平０９−３０６３３９号公報

電界放出型の電子放出素子では、より電子放出特性に優れる電子放出素子が望まれている。そこで、本発明は、電子放出特性に優れる電子放出素子を提供することを目的とする。

上記課題を解決するためになされる本発明の電子放出素子は、カソードと該カソードから電界放出された電子が照射されるゲートとを備え、該ゲートは、前記カソードから電界放出された電子が照射される部分に、モリブデンと酸素とを含む層を少なくとも有しており、前記層が、透過電子顕微鏡（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）を用いた電子エネルギー損失分光法（ＥｌｅｃｔｒｏｎＥｎｅｒｇｙ−ＬｏｓｓＳｐｅｃｔｒｏｓｃｏｐｙ）によるスペクトル測定において、３９７ｅＶ〜４０１ｅＶの範囲と５３４ｅＶ〜５３８ｅＶの範囲と５４０ｅＶ〜５４７ｅＶの範囲のそれぞれにピークを有することを特徴とする。

本発明によれば、電子放出特性に優れる電子放出素子を提供することができる。

モリブデンと酸素を含む膜のＥＥＬスペクトル電子放出素子の構成の一例を示す模式図モリブデン化合物標準試料のＥＥＬスペクトル比較例のＥＥＬスペクトル電子放出特性を示す図作製工程を示す模式図電子放出特性を測定する際の構成の一例を示す模式図作製工程を示す模式図

［実施の形態］
以下に図面を参照して、好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。

まず、本実施形態に係る電子放出素子の構成の一例について図２（ａ）〜図２（ｃ）を用いて説明する。尚、本発明における電子放出素子は、少なくともカソードと、カソード（カソードの先端）と空隙を挟んで対向して設けられたゲートとを備える。そして、カソードから電界放出された電子がゲートに照射され、ゲートに照射された電子の少なくとも一部がゲート５で散乱した後に、散乱した電子の少なくとも一部が図７に示すように電子放出素子から離れて配置されたアノードに到達する。このようなカソードから電界放出された電子がゲートに照射される電子放出素子は、カソードとゲートとの間に印加する電圧にもよるが、一般に、カソードとゲートの間の距離（空隙の幅）が、５０ｎｍよりも小さい。

図２（ａ）は、本発明が好適に適用される電子放出素子の態様の一例の平面模式図であり、図２（ｂ）は図２（ａ）におけるＡ−Ａ線および図２（ｃ）のＡ−Ａ線での断面模式図である。図２（ｃ）は図２（ｂ）における矢印の方向から電子放出素子を眺めたときの側面模式図である。ここで示す電子放出素子は、基板１の表面に積層された絶縁部材３と、絶縁部材３を基板１との間に挟むように絶縁部材３の上面に設けられたゲート５と、を備えている。そして、更に、絶縁部材３の側面（図２（ｂ）においては３ｆ）に設けられたカソード６を備えており、カソード６は、その一部が絶縁部材３の上面の一部にまで延在し、突出部１６を有している。なお、カソード６の先端である突出部１６が電子放出部に対応する。そして、突出部１６は、絶縁部材３の側面（図２（ｂ）においては３ｆ）と上面（図２（ｂ）においては３ｅ）との境界部である角部３２に設けられている。尚、図２（ｂ）では、絶縁部材３の側面（第１絶縁層３ａの側面３ｆ）が基板１の表面に対して垂直（９０°）に示している。しかしながら、絶縁部材３の側面は、基板１の表面に対して９０°よりも小さな傾斜（例えば４５°から８０°の範囲）を備えた斜面とすることができる。

そして、ここで示す例では、図２（ｃ）に示すように、カソード６は複数の突出部１６を備えている。そして、複数の突出部１６の各々は、絶縁部材３の側面（図２（ｂ）においては３ｆ）と上面（図２（ｂ）においては３ｅ）との境界部である角部３２に沿って並んで設けられている。カソード６に複数の突出部１６を設けることで、突出部１６を設けない形態に比較して電子放出部の位置を規定することができることに加え、突出部１６を設けない形態に比較してより低い電圧で電子を放出することができる。
また、ゲート５と突出部１６との間には空隙である間隙８が設けられている。そして、カソード６とゲート５との間に、ゲート５の電位がカソード６の電位よりも高くなるように電圧を印加することで、カソード６の突出部１６から電子が電界放出される。

尚、ゲート５の配置位置は、図２（ａ）〜図２（ｃ）に示す形態に限られるものではない。即ち、電子放出部である突出部１６から電子が電界放出可能な電界を、突出部１６に印加することができるように、カソード６と所定の間隔を置いて、ゲート５が配置されればよい。たとえば、従来公知の表面伝導型電子放出素子のように、フイルム状のカソードとフイルム状のゲートとが、同一基板の表面上に、間隙を挟んで対向して設けられた態様とすることもできる。或いは、従来公知のスピント型の電子放出素子のように、柱状あるいは錘状のカソードと、当該カソードの先端を、カソードの先端と所定の距離をおいて、取り囲むように設けたゲートとで構成した態様とすることもできる。
また、ここで示す例では、絶縁部材３を第１絶縁層３ａと第２絶縁層３ｂとの積層体で構成した態様を示しているが、絶縁部材３は、１つの絶縁層で構成することもできる。また、絶縁部材３は、３つ以上の複数の絶縁層から構成することもできる。

図２（ａ）〜図２（ｃ）に示す態様では、第１絶縁層３ａの上面３ｅの一部の上に第２絶縁層３ｂが積層されている。即ち、第２絶縁層３ｂの側面３ｄを第１絶縁層３ａの側面３ｆよりもカソード６から離れるように設けている。このようにすることで、絶縁部材３の上面が凹部７を備えることができる。このため、絶縁部材３の上面は段差を備えることになる。したがって、段差は、絶縁部材３の基板１からより離れた第１の上面と、基板１により近い第２の上面と、第１の上面と第２の上面とをつなぐ側面と、から構成されることになる。また、第２の上面が側面３ｆと（角部３２を介して）つながった構成となる。ここで、絶縁部材３が第１絶縁層３ａと第２絶縁層３ｂとで形成される場合、第１の上面は、第２絶縁層３ｂの上面３ｇに相当し、第２の上面は、第１絶縁層３ａの上面３ｅの一部であって凹部７に露出している部分に相当する。また、第１の上面と第２の上面とをつなぐ側面は、第２絶縁層３ｂの側面３ｄに相当する。このため、図２（ｂ）に示した態様においては、凹部７は、上記した第２の上面と、第１の上面と第２の上面とをつなぐ側面と、ゲート５の底面と、で形成される。

また、図２（ａ）〜図２（ｃ）に示した態様では、ゲート５は、絶縁部材３に支持されている基部５―１と、当該基部からカソード６に向けて突出した突出部５−２とを備えている。そして、ゲート５の基部５−１は絶縁部材３の上面（第１の上面３ｇ）の上に設けられ、ゲート５の突出部５−２が第２の上面と空隙を挟んで（離間して）、庇状に伸びて設けられている。

ゲート５は、カソード６と離れて、絶縁部材３の上面の、カソード６で覆われていない部分に接続しており、絶縁部材３によって支持されている。ゲート５は、基部５−１と、カソード６（特にはカソード６の突出部１６）に近づくように基部５−１から突出した突出部５−２と、を備えている。尚、一般に、基板１の表面が平坦であれば、ゲート５の突出部５−２は基板１の表面に対して平行（実質的に平行）に突出する。そして、ゲート５の突出部５−２の突出方向とカソード６の突出部１６の突出方向は、互いに交差する関係にある。即ち、図２（ｂ）においては、ゲート５の突出部５−２の突出方向とカソード６の突出部１６の突出方向とが直交する（９０°で交わる）。そして、ゲート５の突出部５−２の突出方向とカソード６の突出部１６の突出方向は９０°以下で交差することが好ましい。突出部１６の突出方向は、概ね、図２（ｂ）のような断面における絶縁部材３の側面に沿った方向と言い換えることができる。また、突出部５−２の突出方向とは、概ね、図２（ｂ）のような断面における基部５−１から突出部５−２が伸びている方向と言い換えることができる。

尚、基部５−１と突出部５−２は、理解を容易にするために用いた概念であり、基部５−１と突出部５−２を一体の部材とする形態、即ち、基部５−１と突出部５−２との明確な境界が存在しない形態とすることもできる。

基部５−１は、絶縁部材３の上面の一部に接続している（絶縁部材３の上面に載置されている）。図２（ｂ）のように、絶縁部材３が、第１絶縁層３ａと第２絶縁層３ｂとで構成される場合には、基部５−１は、第２絶縁層の上面３ｇに接続している。尚、基部５−１は、その底面の一部が絶縁部材３の上面と接続しない形態とすることもできる。即ち、基部５−１の一部（カソード６側の端部）が絶縁部材３の上面との間に空隙を形成している形態とすることもできる。尚、図２（ｂ）では、基部５−１の底面の全てが、絶縁部材３の上面の一部と接続する形態となっている。
また、ゲート５の底面（絶縁部材３の上面に対向する面）に対するゲート５の側面５ａの角度は、図２（ｂ）では９０°である場合を示したが、電子放出効率ηを向上するためには、９０°より小さく設定することが望ましい。

また、ここでは、電子放出素子を上から見た際（図２（ａ）の方向から見た際）に、ゲート５の突出部５−２の外周（側面５ａ）が直線形状である場合を示した。しかしながら、本実施形態の電子放出素子はこのような形態に限定されるものではない。例えば、サイン波のような、円弧が連続した形態の外周（側面５ａ）とすることもできるし、三角波のような、直線同士が鋭角に繋がった形態の外周（側面５ａ）とすることもできる。また、例えば、突出部５−２の側面５ａは円弧（曲率を有する）形状であるが、突出部同士の間に位置する部分は直線形状であるような組み合わせの形態とすることもできる。

尚、カソード６の突出部１６との位置合わせの観点からは、少なくとも、ゲート５の突出部１５の側面５ａ（特に突出部５−２の、基部５−１からの距離から最も離れた、先端に位置する部分の側面５ａ）は円弧（曲率を有する）形状であることが望ましい。

そして、ゲート５はモリブデンと酸素とを含む層を備えている。モリブデンと酸素とを含む層は、ＴＥＭ−ＥＥＬＳ法によるスペクトル測定で、３９７ｅＶ〜４０１ｅＶの範囲と４１４ｅＶ〜４１８ｅＶの範囲と５３４ｅＶ〜５３８ｅＶの範囲と５４０ｅＶ〜５４７ｅＶの範囲の夫々にピークを有する（図１（ａ）、図１（ｂ）参照）。このようなスペクトルを備えるゲートを備えた電子放出素子は、良好な電子放出特性を備えることができる。このようなピークを備えない電子放出素子では、電子放出効率が低くなる。

尚、ＴＥＭ−ＥＥＬＳ法は、透過電子顕微鏡（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）中における電子エネルギー損失分光法（ＥｌｅｃｔｒｏｎＥｎｅｒｇｙ−ＬｏｓｓＳｐｅｃｔｒｏｓｃｏｐｙ）を指す。ＴＥＭ−ＥＥＬＳ法については、「透過電子エネルギー損失分光における内殻励起スペクトルを利用した軽元素材料の局所領域構造解析」、武藤俊介（他１名）著、表面科学、Ｖｏｌ．２３、Ｎｏ．６、ｐｐ．３８１−３８８、（２００２）に開示されている。

また、ゲート５は、上記層のみで構成することもできるし、ゲート電極と、当該ゲート電極の表面の少なくとも一部であって、カソードから放出された電子が照射される部分に、上記層（ゲート層）を設けた（積層した）態様とすることもできる。図２（ｂ）のような態様においては、カソード６から電界放出された電子のうち、ゲート５に照射される電子は、ゲート５の側面５ａに入射する場合が多い。そのため、上記ゲート層は、少なくとも、ゲート電極の側面に設けておくことが望ましい。また、ゲート電極の底面（前述した絶縁部材３の第２の上面と空隙を挟んで（離間して）対向している部分）にもゲート層を設けることがより望ましい。このため、例えば、図２（ｂ）で示した突出部５−２が上記層で構成された態様であってもよい。

本発明の電子放出素子を駆動する際には、図７に示すように、電子放出素子から所定距離（例えば数ｍｍ）離れてアノード２０が設けられる。そして、ゲート５に印加される電位よりも十分に高い電位（例えばゲートの電位よりも２ケタ上の電位）がアノード２０に印加される。これによって、カソード６から電界放出された電子がゲート５の表面で散乱された後、アノード２０に到達する。アノードに蛍光体などの電子の照射により発光する発光体を設ければ、発光デバイスを形成することができる。このような発光デバイスを多数配列することでディスプレイを形成することができる。また、アノードに印加する電位を数百ｋＶに設定すれば放射線発生装置を形成することができる。

以下、具体的な本発明の電子放出素子の実施例を説明する。

本実施例の電子放出素子の作製工程を図６（ａ）〜図６（ｆ）に示した断面模式図を用いて以下に示す。

（工程１）まず最初に図６（ａ）に示すように基板１上に絶縁層３０、４０と、導電層５０を積層する。尚、基板１は高歪点低ナトリウムガラス（旭硝子株式会社製ＰＤ２００）を用いる。
絶縁層３０は、窒化シリコン膜をＳｉＨ_４、ＮＨ_３、Ｎ_２、Ｈ_２ガスを用いたＣＶＤ法にて形成し、その厚さを、５００ｎｍとする。絶縁層４０は、酸化シリコン膜を、ＳｉＨ_４、ＮＯ_２ガスを用いたＣＶＤ法にて形成し、その厚さを、３０ｎｍとする。導電層５０は窒化タンタル膜で構成し、スパッタ法にて形成し、その厚さとしては、３０ｎｍとする。

（工程２）次に、フォトリソグラフィー技術により導電層５０上に不図示のレジストパターンを形成したのち、ドライエッチング法を用いて導電層５０、絶縁層４０、絶縁層３０を順に加工する（図６（ｂ）参照）。
この第１エッチング処理により、導電層５０および絶縁層３０はパターニングされてゲート電極５Ａおよび第１絶縁層３ａとなる。この時のエッチングガスとしては、絶縁層（３０、４０）及び導電層５０にはフッ化物を作る材料が選択されているため、ＣＦ_４系のガスを用いる。このガスを用いてＲＩＥを行うと、絶縁層（３０、４０）およびゲート電極５Ａのエッチング後の側面の角度は基板１の表面（水平面）に対しておよそ６０°の角度で形成される。

（工程３）続いて、レジストを剥離した後、ＢＨＦ（ステラケミファ（株）製高純度バッファードフッ酸ＬＡＬ１００）を用いて、凹部７の深さが約７０ｎｍになるように絶縁層４０をエッチングする（図６（ｃ）参照）。
上記ＢＨＦはフッ化アンモニウムとフッ酸との混合溶液である。この第２エッチング処理により、第１絶縁層３ａと第２絶縁層３ｂとからなる絶縁部材３に、凹部７を形成する。

（工程４）次に、第１絶縁層３ａの斜面３ｆ上および上面３ｅ上、及びゲート電極５上に、少なくとも第１絶縁層３ａの斜面３ｆ上の厚さが３５ｎｍになるように、モリブデン（Ｍｏ）を電子ビーム加熱蒸着法にて成膜する（図６（ｄ）参照）。
この工程によって、導電性膜６０Ａと導電性膜５０Ｂを同時に成膜する。導電性膜６０Ａと導電性膜６０Ｂは接触するように形成する。本実施例では電子ビーム加熱蒸着の条件として、基板１の温度を１００℃、蒸着速度（堆積速度）２．５Å／ｓｅｃ、全圧１×１０^−３Ｐａで行う。

（工程５）次に、導電性膜６０Ａと導電性膜６０Ｂに対するウェットエッチング処理（第３エッチング処理）を行う（図６（ｅ）参照）。
エッチャントには濃度０．２３８ｗｔ％のＴＭＡＨ（テトラメチルアンモニウムハイドライド）を用い、このエッチャントに導電性膜（６０Ａ、５０Ｂ）を４０秒間浸漬処理した後に、流水で５分間洗浄する。このようにして導電性膜（６０Ａ、５０Ｂ）に対するアルカリ処理を行うことで、導電性膜（６０Ａ、５０Ｂ）のそれぞれにおける膜密度の低い部分を、優先的にエッチングされる。その結果、角部３２に沿って設けられた複数の突出部１６を備えるカソード６（図２（ｂ）、（ｃ）参照）と、カソード６と間隙８を隔てて対向し且つゲート電極の少なくとも側面５ａを覆うゲート層５Ｂと、を形成することができる。尚、当然であるが、第３エッチング処理により、導電性膜６０Ａがカソード６になり、導電性膜５０Ｂがゲート層５Ｂとなる。

（工程６）次に、導電性膜６０Ａと導電性膜５０Ｂとを大気に暴露する。具体的には、工程４を経た基板１を、大気中に取り出し、室温で１時間放置することにより行うことができる。

（工程７）最後に図６（ｆ）に示すように、カソード電極２を形成する。カソード電極２の材料には銅（Ｃｕ）を用いる。その作成方法としてはスパッタ法を用い、その厚さは、５００ｎｍとする。
作成した電子放出素子の１．７ｍｍ上方にアノード２０を、図７に示すように、設けて、アノード２０の電圧を１０ｋＶとして電子放出特性を測定したところ、カソード電極２とゲート電極５との間に印加する駆動電圧Ｖｆが２３Ｖの時に、電子放出電流Ｉｅが２４μＡであった。この時の電子放出特性を図５（ａ）に示す。

また本実施例におけるゲート層５Ｂの表層付近（ゲート電極５の側面５ａを覆う部分）についてＴＥＭ−ＥＥＬＳ測定をおこなった。測定試料は、集束イオンビーム加工装置（ＦＩＢ）を用いて、作成した電子放出素子のゲート層５Ｂの表層付近を、図６（ｆ）のように、基板１の表面に対して垂直な切断面を有するように、薄片化したものを使用した。試料厚は１００ｎｍ程度であり、最後の薄片化加工は加速電圧２ｋＶのＧａイオンを用いておこなった。

ＴＥＭ−ＥＥＬＳ測定には加速電圧２００ｋＶの透過電子顕微鏡を用い、ビーム径を２ｎｍ程度まで絞って測定をおこなった。測定したエネルギー領域は３６０ｅＶ〜５６０ｅＶである。以降、図示するスペクトルは測定されたスペクトルの一部分を拡大したものである。
ゲート層５Ｂはモリブデンと酸素を含む膜であるため、注目するエネルギー領域は、モリブデン由来のスペクトルが現われる３８０ｅＶ〜４３０ｅＶと、酸素由来のスペクトルが現われる５２０ｅＶ〜５７０ｅＶである。

得られたスペクトルを図１（ａ）、図１（ｂ）に示す。本実施例では、モリブデン由来のスペクトルは３９９ｅＶと４１６ｅＶにピークを有し、酸素由来のスペクトルは５３６ｅＶと５４５ｅＶにピークを有している。また、それぞれのピークの半値全幅（ＦＷＨＭ）は、３９９ｅＶのピーク（第１のピーク）が４ｅＶ、４１６ｅＶのピーク（第２のピーク）が７ｅＶ、５３６ｅＶのピーク（第３のピーク）が３ｅＶ、５４５ｅＶのピーク（第４のピーク）が１１ｅＶである。

尚、本実施例と同様の製造方法で多数の電子放出素子（サンプル）を作成して、ゲート層５ＢのＴＥＭ−ＥＥＬＳ測定を行った。その結果全てのサンプルで、第１のピークは３９７ｅＶ〜４０１ｅＶの範囲に、第２のピークは４１４ｅＶ〜４１８ｅＶの範囲に、第３のピークは５３４ｅＶ〜５３８ｅＶの範囲に、第４のピークは５４０ｅＶ〜５４７ｅＶの範囲に存在することがわかった。また、全ての電子放出素子における、第１のピークのＦＷＨＭは３〜５ｅＶであり、第２のピークのＦＷＨＭは６〜８ｅＶであり、第３のピークのＦＷＨＭは２〜４ｅＶであり、第４のピークのＦＷＨＭは９〜１４ｅＶであることがわかった。

一方、比較のため、ＭｏとＭｏＯ_２とＭｏＯ_３のそれぞれの市販の標準試料（キシダ化学株式会社製）についても、上記と同様のＴＥＭ−ＥＥＬＳ測定を行った。
図３（ａ）および図３（ｂ）に標準試料のＭｏのＥＥＬスペクトルを示す。図３（ｃ）および図３（ｄ）にＭｏＯ_２のＥＥＬスペクトルを示す。図３（ｅ）および図３（ｆ）にＭｏＯ_３のＥＥＬスペクトルを示す。
図１（ａ）及び図１（ｂ）と、図３（ａ）及び図３（ｂ）とを比較する。図３（ａ）では３９６ｅＶに第１のピークが測定されているが、図１（ａ）の第１のピークとはピーク位置が異なることがわかる。また、図３（ｂ）には図１（ｂ）に見られる第３および第４のピークが測定されていない。

次に図１（ａ）及び図１（ｂ）と、図３（ｃ）及び図３（ｄ）とを比較する。図３（ｃ）の第１のピークは図１（ａ）の第１のピークと同じく３９９ｅＶにみられる。一方、図３（ｄ）では第３のピークが５３８ｅＶに、第４のピークが５４８ｅＶにみられ、これらのピークの位置は、図１（ｂ）の第３および第４のピークの位置とは異なっている。

次に図１（ａ）及び図１（ｂ）と、図３（ｅ）及び図３（ｆ）を比較する。図３（ｅ）の第１のピークは３９８ｅＶにみられ、図１（ａ）の第１のピークの位置とは僅かな違いしかない。しかし、図３（ｆ）では第３のピークが５３３ｅＶに、第４のピークが５４６ｅＶにみられており、図１（ｂ）の第３のピークの位置とは大きく異なっている。
これらのことから、カソード６から放出された電子が照射される、ゲート５の表層部分（ゲート層５Ｂ）は、純粋なＭｏやＭｏＯ_２やＭｏＯ_３とは異なった特別な組成を備えることがわかる。

（比較例１）
本比較例１では、実施例１におけるゲート層の形成方法を変更した。具体的には、実施例１の工程１から工程３までは実施例１と同様に行った。以下では工程４以降について図８（ｄ）〜図８（ｆ）を用いて説明する。図８（ｄ）〜図８（ｆ）は実施例１で説明した図６（ｄ）〜図６（ｆ）に対応する。

（工程４）次に、第１絶縁層３ａの斜面３ｆ上および上面３ｅ上及びゲート電極５Ａ上に、モリブデン（Ｍｏ）を、指向性スパッタリング法で成膜する（図８（ｄ）参照）。この工程により、導電性膜６０Ａ１と導電性膜５０Ｂ１が形成される。尚、導電性膜５０Ｂ１はゲート電極５の側面５ａと上面５ｂとを覆っている。
上記成膜工程では、スパッタタ−ゲットに対する基板１の表面の角度を水平になるようにセットした。ここではスパッタ粒子が限られた角度（具体的には基板１の表面に対して８０°）で基板１の表面に入射されるよう、基板１とターゲットの間に遮蔽板を設けた。更に、アルゴンプラズマをパワー３ｋＷ、真空度０．１Ｐａで生成し、基板１とＭｏターゲットとの距離を６０ｍｍ（０．１Ｐａでの平均自由行程以下）になるように基板１を設置した。そして、絶縁層３の斜面上のＭｏの厚さが１５ｎｍになるように１０ｎｍ／ｍｉｎの蒸着速度で形成した。

（工程５）導電性膜５０Ｂ１を覆うようにレジストマスク１００を導電性膜６０Ｂ１の上にのみ形成する。続いて、実施例１と同様にして、第１絶縁層３ａの斜面３ｆ上および上面３ｅ上、及びゲート電極５Ａ上に、モリブデン（Ｍｏ）を電子ビーム加熱蒸着法にて成膜する。電子ビーム加熱蒸着法における諸条件は実施例１の工程４に記載したものと同じである。この工程により、導電性膜６０Ａ２を覆う導電性膜６０Ａ１と、マスク１００を覆う導電性膜６０Ｂ２とが形成される。なお、第１絶縁層３ａの斜面３ｆ上に位置する、導電性膜６０Ａ１と導電性膜６０Ａ２のトータルの厚さが、実施例１と同様に３５ｎｍになるように成膜を行った。

（工程６）次に、実施例１の工程５と同様にして、導電性膜６０Ａ２と導電性膜６０Ｂ２に対するウェットエッチング処理（第３エッチング処理）を行う。ウエットエッチングの諸条件は実施例１の工程５と同様とした。

（工程８）最後に、レジストマスク１００を剥離して、ゲート電極５Ａの上面５ｂおよび側面５ａを覆うゲート層５Ｂ（導電性膜５０Ｂ１）を露出させた後、カソード電極２を実施例１と同様にして形成した（図７（ｆ））。

上記工程を経て形成した電子放出素子と実施例１の電子放出素子は、カソード６の突出部１６の形状、ゲート層５Ｂとカソード６との最短距離である間隙８の幅が同等であることがＴＥＭ像から確認された。

この電子放出素子の電子放出特性を実施例１と同様に測定したところ、カソード電極２とゲート電極５Ａとの間に印加する駆動電圧が２３Ｖの時に、電子放出電流Ｉｅが２１μＡであった。この時の素子の電子放出特性を図５（ｂ）に示す。

また本比較例におけるゲート層５Ｂのゲート電極５Ａの側面５ａを覆う部分におけるＥＥＬスペクトルを、実施例１と同様に測定した結果を図４に示す。本比較例では３９８ｅＶと４１５ｅＶにモリブデン由来のピークを有するが、５２０ｅＶ〜５７０ｅＶの範囲には酸素由来のピークが認められない。

また、実施例１の工程６の大気への暴露工程を行わない以外は実施例１と同様にして作成した電子放出素子を作成したところ、比較例１の電子放出素子とほぼ同様のＥＥＬスペクトルが測定された。すなわち、５２０ｅＶ〜５７０ｅＶの範囲に酸素由来の有意なピークは認められなかった。また、電子放出電流Ｉｅ、および、電子放出効率（カソードとゲートの間を流れる電流（Ｉｆ）に対する電子放出電流（Ｉｅ）の比＝Ｉｅ／Ｉｆ）は、実施例１の電子放出素子よりも低かった。

５ゲート
６カソード

Claims

カソードと該カソードから電界放出された電子が照射されるゲートとを備える電子放出素子であって、
前記ゲートは、前記カソードから電界放出された電子が照射される部分に、モリブデンと酸素とを含む層を少なくとも有しており、
前記層が、透過電子顕微鏡を用いた電子エネルギー損失分光法によるスペクトル測定において、３９７ｅＶ〜４０１ｅＶの範囲と４１４ｅＶ〜４１８ｅＶの範囲と５３４ｅＶ〜５３８ｅＶの範囲と５４０ｅＶ〜５４７ｅＶの範囲のそれぞれにピークを有することを特徴とする電子放出素子。
前記ゲートはゲート電極を含み、前記層が前記ゲート電極を覆うことを特徴とする請求項１に記載の電子放出素子。
請求項１または２に記載の電子放出素子とアノードとを備えることを特徴とする装置。