WO2023239133A1 - 고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자 - Google Patents

고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자 Download PDF

Info

Publication number
WO2023239133A1
WO2023239133A1 PCT/KR2023/007677 KR2023007677W WO2023239133A1 WO 2023239133 A1 WO2023239133 A1 WO 2023239133A1 KR 2023007677 W KR2023007677 W KR 2023007677W WO 2023239133 A1 WO2023239133 A1 WO 2023239133A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
carbon thin
fluorinated carbon
amorphous
gas
Prior art date
Application number
PCT/KR2023/007677
Other languages
English (en)
French (fr)
Inventor
김의태
Original Assignee
충남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교 산학협력단 filed Critical 충남대학교 산학협력단
Publication of WO2023239133A1 publication Critical patent/WO2023239133A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Definitions

  • the present invention relates to an amorphous fluorinated carbon thin film with a high dielectric constant, low leakage current, and high insulation strength, which is useful for manufacturing highly integrated devices, a method for manufacturing the same, and a semiconductor or capacitor It's about elements.
  • MOSFETs metal oxide semiconductor field-effect transistors
  • VLSI very high-density integrated circuits
  • High dielectric constants Materials with a higher dielectric constant than SiO 2 are usually abbreviated as high dielectric constants.
  • research is being conducted in various directions, such as finding materials to replace the Hf Source (Al, Zr, Ta, STO, BST, etc.) or adding and depositing other materials to the Hf Source.
  • the high dielectric layer of metal oxide contains many bulk traps such as oxygen vacancies, which increases CV hysteresis and causes instability of the threshold voltage.
  • the equivalent oxide thickness (EOT) is required to be less than 1 nm, and this condition can cause electron tunneling of Hf- or Zr-based oxides.
  • Hf-based oxides are prone to crystallization due to their low crystallization temperature, exhibit thermal instability when in contact with SI, and have a high defect density.
  • Zr-based oxides have a rough surface due to the high crystallinity of the thin film and a high density of grain boundaries, resulting in very high leakage current.
  • Ti-based oxide films have inherently low bandgap energy of 3.5 eV, so they have problems with large leakage current and low dielectric strength. Accordingly, the development of new high dielectric materials is required for technologies with nodes of 10 nm or less.
  • Organic electronic devices are receiving a lot of attention because they show potential as large-area, low-cost, flexible devices. Additionally, most organic materials are amorphous or have poor crystallinity, resulting in a smooth surface. Carbon thin films are attracting much attention in technological and industrial applications due to their excellent electrical and mechanical properties. Carbon is the most versatile of organic materials, and its electrical properties are directly related to the material structure. In other words, the key to the diversity of carbon lies in chemical bonds. ⁇ -bonds between carbon atoms in the sp 3 state are generally insulating. Diamond is a strong insulator because carbon atoms are connected by sp 3 bonds (conductivity ⁇ 10 -15 ⁇ -1cm-1) and has very high hardness.
  • CVD chemical vapor deposition
  • a nanographite structure is formed when the deposition temperature is lowered to ⁇ 700°C, and amorphous carbon is formed at room temperature.
  • Research on carbon-based materials is particularly focused on nanostructures with highly ordered structures such as graphene and carbon nanotubes, which have high potential as transparent conductors and next-generation semiconductors due to their high conductivity properties and transparency. . For this reason, although nanographite and amorphous carbon also exhibit many interesting properties, attempts to develop materials with new properties using them and apply them have been very limited.
  • nanographite and amorphous carbon contain a significant proportion of so-called "dangling bonds," meaning fixed free radicals, they react with hydrogen and/or HC radicals under appropriate conditions to form an amorphous hydrogenated carbon film.
  • an amorphous fluorinated carbon ((a-C:Fs)) film can be formed.
  • Korean Patent No. 10-0283007 reported that when amorphous fluorinated carbon is manufactured by increasing the fluorine concentration in amorphous carbon, the dielectric constant can be further lowered compared to amorphous hydrogenated carbon. Accordingly, it has been reported that amorphous fluorinated carbon films are mainly used as insulating films (Korean Patent Nos. 10-0427508, 10-0283007, Japanese Patent No. 3666106) utilizing low dielectric constant characteristics.
  • the purpose of the present invention is to provide a novel high-dielectric amorphous fluorinated carbon thin film that has a high dielectric constant, low leakage current, and high insulation strength, and is useful for manufacturing highly integrated devices, and a method of manufacturing the same, in order to solve the problems of the prior art.
  • the present invention also provides a semiconductor or capacitor element provided for a different purpose.
  • the present invention for achieving the above-described object relates to an amorphous fluorinated carbon thin film having a dielectric constant of 10 or more.
  • amorphous is a term in contrast to crystalline, meaning that long-range order does not exist in the positions of atoms.
  • the carbon thin film of the present invention may contain both sp 2 bonds and sp 3 bonds between carbons, but the thin film of the present invention is not limited by the ratio.
  • amorphous fluorinated carbon refers to an amorphous carbon thin film containing fluorine captured by dangling bonds, and does not exclude the presence of other elements captured by dangling bonds.
  • the amorphous fluorinated carbon thin film of the present invention It may include hydrogen captured by dangling bonds.
  • fluorine may be bonded in the form of -CF, -CF 2 or -CF 3 .
  • the amorphous carbon thin film is a low dielectric thin film with a very low dielectric constant, and it was known that if the amorphous carbon thin film contains fluorine, the dielectric constant is further lowered.
  • the present invention is characterized by exhibiting high dielectric properties, unlike conventionally known amorphous fluorinated carbon thin films. Accordingly, the amorphous fluorinated carbon thin film of the present invention is characterized by a dielectric constant of 10 or more, preferably 40 or more, more preferably 60 or more, which is higher than that of conventional Hf-based, Zr-based or Ti-based oxide thin films.
  • the amorphous fluorinated carbon thin film of the present invention has a very low surface roughness due to its amorphous structure, and has an rms surface roughness of 5 nm or less, preferably 3 nm or less, and more preferably 2 nm or less. Due to low surface roughness, it is possible to form a smooth ultra-thin film with a thickness of 10 nm or less without pinholes, and realize low leakage current and high insulation strength characteristics.
  • the amorphous fluorinated carbon thin film of the present invention not only has a large dielectric constant value, but also has excellent electrical properties. The characteristics are very excellent. Based on an equivalent oxide film thickness of 0.1 nm, the thin film of the present invention has a leakage current of 10 A/cm2 or less based on an applied voltage of 1 V, an insulation strength of 10 MV/cm or more, and a CV hysteresis of 5 mV or less. It can also be useful in devices of nm or less.
  • Another aspect of the present invention relates to a method for manufacturing an amorphous fluorinated carbon thin film having a dielectric constant of 10 or more, comprising: (A) placing a substrate in a plasma reactor; (B) injecting a first gas containing a fluorocarbon gas and a second gas containing an inert gas into the reactor; and (C) generating plasma in the reactor, wherein at least one of the temperature, pressure, flow rate of the first gas, flow rate of the second gas, and intensity of the plasma is adjusted to adjust the reactor to have a dielectric constant of 10 or more. It is characterized by allowing an amorphous thin film to grow.
  • a plasma reactor generates plasma within a reactor to induce a reaction of a reaction gas, for example, plasma-assisted chemical vapor deposition (PE-CVD), inductively coupled plasma chemical vapor deposition (ICP-CVD), or electron cyclotron resonance.
  • PE-CVD plasma-assisted chemical vapor deposition
  • ICP-CVD inductively coupled plasma chemical vapor deposition
  • ECR-CVD electron cyclotron resonance
  • Plasma generates a large amount of highly reactive radicals from a reaction gas, making it possible to form a thin film even at low temperatures.
  • ICP-CVD is explained as an example, but it is obvious that it is not limited thereto.
  • any substrate commonly used in the production of thin films may be used as the substrate.
  • substrates for the production of conventional semiconductor devices such as silicon, glass, metal, and metal oxide substrates, as well as substrates formed in an active layer thereon, graphene, MoS 2 , MoSe 2 , WS 2 , and WSe 2
  • graphene graphene
  • the present invention since a separate catalyst layer for the growth of the amorphous fluorinated carbon thin film is not required, the amorphous fluorinated carbon thin film can be deposited directly on the substrate on which the thin film is to be laminated without going through a separate transfer process.
  • this does not exclude forming a thin film by growing an amorphous fluorinated carbon thin film on a substrate and then transferring it to another substrate.
  • thin films can be grown at temperatures below 400°C, thin films can be grown without damaging the substrate even when it contains a polymer substrate such as polyimide.
  • the manufacturing method of the present invention may further include the step of washing the substrate prior to step (A).
  • step (A) For cleaning the substrate, an appropriate method can be selected depending on the type of substrate material. Through the substrate cleaning step, not only can a surface condition favorable for thin film growth be realized, but interface defects with the grown thin film can be reduced and excellent interface characteristics can be achieved. there is.
  • the characteristics of the amorphous fluorinated carbon thin film that forms the high dielectric film are determined by the temperature, pressure, flow rate of the first gas, flow rate of the second gas, and plasma intensity of the reactor, and by controlling each variable, an amorphous fluorinated carbon film with a dielectric constant of 10 or more can be produced. Fluorinated carbon thin films can be grown. Accordingly, each variable is explained in detail. It is natural that the optimized absolute value of each variable may change depending on each equipment, and it is easy to manufacture a thin film with a thickness, dielectric constant, and surface roughness suitable for the intended use by referring to the description of the variables below. will be.
  • the first gas includes fluorocarbon gas. Any fluorinated carbon gas can be used as long as it can form a fluorinated carbon thin film by plasma, and is usually carbon that can be used to produce graphene by chemical vapor deposition at high temperature, such as methane, ethane, propane, and ethylene.
  • a material in which hydrogen is replaced with fluorine in one or more compounds selected from the group consisting of , acetylene, and propylene can be used. Substitution of hydrogen with fluorine includes not only the substitution of all of the hydrogen constituting the compound with fluorine, but also the substitution of some of the hydrogen with fluorine.
  • compounds in which the hydrogen of methane is replaced with fluorine include not only CF 4 used in the examples, but also CHF 3 , CH 2 H 2 , and CH 3 F. If the fluorocarbon contains hydrogen atoms, the hydrogen may be captured along with the fluorine by dangling bonds within the thin film. Additionally, fluorocarbons other than the above-mentioned compounds are not excluded.
  • the second gas contains an inert gas and serves as a carrier gas to control the pressure and concentration of fluorocarbon in the reactor.
  • the second gas may additionally contain hydrogen. Even when the second gas contains hydrogen, hydrogen may be captured along with fluorine by a dangling bond. Therefore, when the second gas contains hydrogen, the ratio of fluorine and hydrogen captured by dangling bonds in the thin film is adjusted by adjusting the volume ratio of the fluorocarbon gas in the first gas and the hydrogen gas in the second gas. It can be adjusted.
  • the volume ratio of fluorocarbon gas in the first gas and hydrogen gas in the second gas may be 100:0 to 1:50. It is natural that as the volume ratio of hydrogen gas increases, the ratio of hydrogen increases compared to the fluorine captured by the dangling bond. If the volume ratio of hydrogen gas to fluorocarbon gas exceeds 1:50, the capture ratio of fluorine will become too low. You can.
  • the volume ratio of the first gas and the second gas may be, for example, 1:1 to 1:100. If the ratio of the second gas to the first gas is too high, thin film growth may be too slow or it may be difficult to grow the thin film, and if the ratio of the second gas is too low, the thin film surface may become rough and surface characteristics may deteriorate.
  • a fluorocarbon thin film is formed on the substrate. It is well known that when depositing a carbon thin film using carbon gas, a high-quality graphene thin film is formed at a high temperature of 900 ° C. or higher, and as the temperature decreases, dangling bonds increase and the crystallinity of the graphene thin film decreases. Even when manufacturing the thin film of the present invention, the characteristics of the produced thin film changed depending on the temperature in step (C). At high temperatures, graphene is formed, and as the temperature decreases, nano graphite containing nano graphene crystals is formed within the amorphous thin film.
  • the high dielectric amorphous fluorinated carbon thin film of the present invention is formed.
  • the high dielectric properties of thin films manufactured at room temperature to 400°C are described, but the values may vary depending on other reaction conditions such as the equipment used, the concentration of fluorocarbon gas, the pressure in the reactor, and the intensity of plasma. It is meaningless to limit it to a specific value, and considering various conditions, it is desirable to control the reaction temperature between 20 and 700°C.
  • the pressure within the reactor is preferably 0.1 to 10 Torr to ensure smooth plasma discharge. If the pressure is too high, it is difficult to maintain plasma and the deposition efficiency of the thin film decreases, and if the pressure is too low, the process efficiency decreases.
  • the intensity of the plasma also affects the properties of the resulting thin film.
  • the intensity of the plasma is preferably adjusted in the range of 100 W to 1,000 W. As the plasma intensity increases, the growth rate of the thin film increases, the surface roughness decreases, and the dielectric constant tends to increase (data not shown), so an intensity of 1,000 W or more is not excluded. Additionally, when the intensity of plasma is low, the thickness or surface roughness of the thin film can be adjusted by increasing the deposition time, and the dielectric constant can also change accordingly. Therefore, less than 100 W is also not excluded.
  • the temperature, pressure, flow rate of the first gas, flow rate of the second gas, and plasma intensity of the optimal reactor are factors that influence each other, even if one parameter shows the optimal value at a specific value when other values are fixed, , it is natural that the absolute value may change when other variables are adjusted.
  • the present invention seeks to confirm the characteristics of an amorphous fluorinated carbon thin film, whose high dielectric properties were previously unknown, and utilize these properties to determine the desired thickness, dielectric constant, and surface roughness according to the intended use of the amorphous fluorinated carbon thin film and the design of other components. Those skilled in the art can easily design the design by changing the above conditions to have the optimal characteristics.
  • Another aspect of the present invention relates to a high-k dielectric film composed of an amorphous fluorinated carbon thin film having a dielectric constant of 10 or more.
  • the high dielectric thin film may be, for example, a gate insulating film that requires a dielectric.
  • Examples of the semiconductor device of the present invention include a memory device or a logic device.
  • the high dielectric film of the present invention can be applied not only to thin film transistors but also to dielectric films of capacitors. In other words, it can be applied as an interlayer insulating dielectric film in a semiconductor-metal or metal-metal stacked structure in MIS (Metal-Insulator-Semiconductor) devices or MIM (Metal-Insulator-Metal) devices.
  • the dielectric value is significantly higher than that of SiO 2 as well as the conventional Hf- or Zr-based oxide, while the leakage current is very low and high dielectric strength characteristics are achieved. It can be more useful for semiconductors under the 10 nm node.
  • the high dielectric carbon thin film of the present invention does not require a catalyst layer, it can be deposited directly on the required substrate without requiring a transfer process, and has excellent interfacial characteristics, improving the performance of semiconductor devices.
  • a high dielectric film can be formed even at low temperatures below 400°C, it can also be applied to flexible devices that are vulnerable to heat.
  • Figure 1 is a Raman spectrum of a thin film grown depending on the deposition temperature.
  • Figure 2 is an AFM image of an amorphous fluorinated carbon thin film.
  • Figure 3 is an IR spectrum of a thin film depending on deposition temperature.
  • Figure 4 is an XPS spectrum of a thin film according to deposition temperature.
  • Figure 5 is a C-V curve of an amorphous fluorinated carbon thin film according to deposition temperature.
  • Figure 6 is an HR-TEM image showing the interface between a Si substrate and an amorphous fluorinated carbon thin film.
  • Figure 7 is a graph showing the thickness and dielectric constant of a thin film according to deposition temperature.
  • Figure 8 is a J-V curve of an amorphous fluorinated carbon thin film according to deposition temperature.
  • Example 1 Preparation of amorphous fluorinated carbon thin film
  • a fluorinated carbon thin film was deposited on an n-type crystalline Si(100) substrate by ICP CVD (Inductively-coupled plasma chemical vapor deposition) using CF 4 gas and a hydrogen/argon mixed gas under the following conditions. Specifically, 10 sccm of CF 4 gas and 100 sccm of hydrogen/argon mixed gas (10% hydrogen) were respectively injected into the reactor. The Si substrate was first cleaned with a 10% HF solution for 30 seconds and then washed with DI water according to a standard cleaning method. During deposition, the pressure was fixed at 1 Torr, the plasma power was 400 W, and the deposition time was fixed at 30 minutes. In order to observe the effect of temperature, the deposition temperature was adjusted to range from room temperature to 400°C.
  • the amorphous carbon thin film was graphitized.
  • the appearance of the D peak means that the amorphous carbon has the ordered but disordered structure of graphite.
  • the creation of the D peak and the shift of the G peak suggest that the sp 3 /sp 2 ratio decreases, and it was expected that the dielectric properties of the amorphous fluorinated carbon thin film could be controlled from changes in the sp 3 /sp 2 ratio.
  • Figure 2 is an AFM (Asylum Research, MFP-3D) image of an amorphous fluorinated carbon thin film grown directly on a Si substrate, confirming that a uniform, smooth thin film was grown without pinholes.
  • the surface roughness (root-mean-square roughness) of the thin film was 1.4 nm.
  • FIG. 1 The chemical structure of the produced amorphous fluorinated carbon thin film was confirmed using FTIR (Nicolet 6700 Fourier transform infrared spectrometer).
  • Figure 3 shows the IR spectrum of thin films according to deposition temperature, and all thin films showed similar spectra regardless of growth temperature.
  • the strong peak at 1030 cm -1 corresponds to the asymmetric stretching of the F atom about the direction parallel to the CF bonding method.
  • the absorption bands at 923 cm -1 and 1314 cm -1 are due to stretching of CF 3
  • the absorption bands at 1192 cm -1 and 1314 cm -1 are due to symmetric and asymmetric stretching of CF 2 .
  • the FTIR spectrum confirmed that CF, CF 2 and CF 3 bonds existed in all thin films produced at each temperature, and therefore, the produced thin film was an amorphous fluorinated carbon thin film with fluorine trapped in the dangling bond.
  • the CF bond has the longest bond length of 3.0 ⁇ compared to the CF 2 bond (1.7 ⁇ ) or CF 3 bond (1.4 ⁇ ). Therefore, since CF bonds are dominant in amorphous fluorocarbon thin films, it can be expected to improve the dipole moment of the thin film as well as the dielectric properties of the thin film.
  • Example 3 Evaluation of electrical properties of amorphous fluorinated carbon thin film
  • An MIS device was manufactured using the amorphous fluorinated carbon thin film according to the present invention as a dielectric layer, and the electrical properties of the amorphous fluorinated carbon thin film were evaluated. Specifically, a MIS device was manufactured by forming a circular Ti (5 nm)/Au (200 nm) electrode by DC sputtering on an amorphous fluorinated carbon thin film grown on a Si substrate according to the method of Example 1.
  • Figure 5 is a C-V curve of the amorphous fluorinated carbon thin film measured in the manufactured MIS device, showing that the capacitance significantly increases as the growth temperature of the thin film increases.
  • ⁇ is the value measured in the forward direction from -2 V to 2 V
  • ⁇ is the value measured in the reverse direction from +2 V to -2 V.
  • the hysteresis in the C-V loop for all samples was close to zero ( ⁇ 5 mV).
  • a very small hysteresis value means that the charge density trapped at the interface between the amorphous fluorinated carbon thin film and the Si substrate is very small.
  • the excellent interfacial properties are (i) the formation of a fluorinated dangling bond at the SI interface during the growth of the amorphous fluorinated carbon thin film by ICP-CVD, and (ii) the formation of a fluorinated dangling bond between Si and amorphous fluorinated carbon, as confirmed in the HR-TEM image of Figure 6. This can be explained by the fact that there is no interfacial oxidation layer between the carbon layers.
  • the dielectric constant of the amorphous fluorinated carbon thin film can be calculated from the C-V curve using the following equation.
  • k is the relative dielectric constant
  • d is the thickness of the thin film
  • C max is the integrated capacitance
  • ⁇ 0 is the dielectric constant in vacuum
  • A represents the area of the MIS element.
  • the upper graph in FIG. 7 is a graph showing the results of measuring the thickness of an amorphous fluorinated carbon thin film grown at each deposition temperature using an ellipsometer M-2000.
  • the thin film grown at room temperature has a thickness of 5.5 nm, and the thickness of the amorphous fluorinated carbon thin film grown at each deposition temperature is 5.5 nm.
  • the thickness of the grown thin film was 3 ⁇ 3.5 nm.
  • the dielectric constant calculated from the thickness of the thin film is plotted according to the deposition temperature and is shown below in FIG. 7.
  • the dielectric constant slightly increased for thin films deposited at 100°C compared to thin films deposited at room temperature, but showed a sharp increase when the deposition temperature was above 200°C.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 유전상수가 크고 누설전류가 낮으며 절연강도가 높아 고집적 소자 제조에 유용한 비정질 불소화 탄소 박막 및 그의 제조방법과 이를 이용한 반도체 또는 커패시터 소자에 관한 것으로, 보다 상세하게는 유전상수가 10 이상인 비정질 불소화 탄소 박막 및 그의 제조방법과 이를 이용한 반도체 또는 커패시터 소자에 관한 것이다.

Description

고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자
본 발명은 유전상수가 크고 누설전류가 낮으며 절연강도가 높아 고집적 소자 제조에 유용한 비정질 불소화 탄소 박막 및 그의 제조방법과 이를 이용한 반도체 또는 커패시터 소자에 관한 것이다.
초고밀도 집적회로(VLSI)의 제작에 중요한 금속 산화물 반도체 전계효과 트랜지스터(MOSFET)의 게이트 길이는 과거 수십년 사이에 10 ㎛에서 10 nm로 급격히 감소하였다. SiO2 게이트 유전체는 두께가 감소함에 따라 터널링 게이트 전류가 기하급수적으로 증가하여 집적회로의 과도한 대기전력을 야기하므로 종래 절연막으로 사용되던 SiO2 박막의 효용성은 한계에 도달하였다. 이에, 기억소자나 논리소자 등 반도체 소자의 집적화에 따라 SiO2(k = 3.9)를 대체할 높은 유전상수와 낮은 누설전류 및 큰 절연강도를 갖는 고유전체에 대한 개발이 요구된다. SiO2보다 높은 유전상수를 갖는 물질을 통상적으로 고유전체로 약칭한다. 고유전 물질로는 Ta2O4나 Al2O3 등이 초창기에 적용되었으며, 2000년대 후반에 sub-100nm 노드가 채택된 이후 게이트 누설 및 전력 소비를 줄이기 위해 ZrO2(k = 25), HfO2(k = 35), Al2O3(k = 10) 및 TiO2(k = 41)와 같은 대체 금속 산화물이 광범위하게 조사되었다. 현재는 Hf Source를 대체할 물질(Al, Zr, Ta, STO, BST 등)을 찾거나, Hf Source에 다른 물질을 추가하여 증착시키는 방법 등 여러가지 방향으로 연구되고 있다. 이들 고유전체들은 대부분 산화물 박막 형태로 소자에 적용이 가능하다. 그러나 금속산화물의 고유전층은 산소공공 등의 다수의 벌크트랩을 포함하여 CV 히스테리시스를 증가시키며, 문턱전압의 불안정성 현상을 초래한다. 또한 소자의 노드 크기가 10nm 단위로 감소하면, 등가산화물두께(equivalent oxide thickness, EOT)는 1 nm 이하가 요구되며 해당 조건은 Hf- 또는 Zr- 기반 산화물의 전자 터널링이 일어날 수 있다. 더구나 Hf-기반의 산화물은 결정화 온도가 낮아 결정화되기 쉬우며, SI와 접촉 시 열적 불안정성을 나타내며, 결함 밀도가 높다. Zr- 기반 산화물은 박막의 결정도가 높아 표면이 거칠고, 결정립계의 밀도가 높아 매우 높은 누설 전류가 발생한다. Ti- 기반 산화물 필름은 본질적으로 밴드갭 에너지가 3.5 eV로 낮기 때문에, 누설 전류가 크고 낮은 절연강도로 인한 문제가 있다. 이에 10 nm 이하의 노드를 갖는 기술을 위하여 새로운 고유전체의 개발이 요구된다.
유기 전자 장치는 대면적, 저비용, 플랙서블 장치로서 잠재적인 가능성을 나타내고 있어 많은 주목을 받고 있다. 또한 대부분의 유기물질은 비정질이거나 결정성이 불량하여 매끄러운 표면을 나타낸다. 탄소 박막은 우수한 전기적, 기계적 특성으로 인해 기술적, 산업적 응용분야에서 많은 주목을 받고 있다. 탄소는 유기물질 중에서도 가장 다재다능한 물질로, 그 전기적 특성은 물질 구조와 직접적인 관련이 있다. 즉, 탄소의 다양성의 핵심은 화학적 결합에 있다. sp3 상태의 탄소 원자 사이의 σ-결합은 일반적으로 절연체이다. 다이아몬드는 탄소 원자 간이 sp3 결합으로 연결되어 있기 때문에 강력한 절연체이며(전도도 < 10-15 Ω-1cm-1) 경도가 매우 높다. 반면, sp2 상태의 탄소 원자 그룹과 관련된 π-결합이 존재할 때 전자는 비편재화되어 전하 캐리어로 사용할 수 있다. 흑연은 sp2 결합을 하며, 다이아몬드와는 달리 높은 전도도(104 Ω-1cm-1)를 나타낸다.
탄소 박막의 제조 시 증착 온도를 조절하는 것에 의해 탄소재료의 결합을 조절할 수 있음은 잘 알려져 있다. 대표적으로 화학기상증착법(CVD)은 탄소 박막 제조에 널리 이용되는 방법으로, 약 ~1000℃의 고온에서 고품질의 그래핀과 탄소나노튜브를 제조할 수 있다. CVD에 의한 증착 시 ~700℃ 정도로 증착 온도가 낮아지면 나노그라파이트 구조가 형성되며, 상온에서는 비정질 탄소가 형성된다. 탄소계 재료에 대한 연구는 특히 높은 전도도 특성과 투명도에 의해 투명 전도체나 차세대 반도체로서의 높은 잠재성을 갖는 그래핀과 탄소 나노튜브와 같은 고도로 정렬된 구조를 갖는 나노구조체에 대한 연구에 초점이 맞춰져 있다. 이로 인해 나노그라파이트나 비정질 탄소 역시 흥미로운 여러 특성을 나타냄에도 불구하고, 이를 활용하여 새로운 특성을 갖는 소재를 개발하고, 이를 응용하고자 하는 시도들은 매우 제한적이었다.
나노그라파이트와 비정질 탄소에는 고정된 자유 라디칼을 의미하는 소위 "댕글링 본드(dangling bond)" 가 상당 비율 함유되어 있기 때문에 적절한 조건에서 수소 및/또는 HC 라디칼과 반응하여 비정질 수소화 탄소막을 형성한다. 마찬가지로 불소 및/또는 FC 라디칼 존재하에서는 비정질 불소화 탄소((a-C:Fs))막을 형성할 수 있다. 한국 등록특허 제10-0283007호는 비정질 탄소에 불소 농도를 증가시켜 비정질 불소화 탄소를 제조하면, 비정질 수소화 탄소에 비해 유전율을 더 낮출 수 있음을 보고하였다. 이에 비정질 불소화 탄소막은 낮은 유전율 특성을 활용한 절연막(한국 등록특허 제10-0427508호, 제10-0283007호, 일본 등록특허 제3666106호)으로 사용되는 것 위주로 보고되어 왔다.
본 발명은 종래기술의 문제점을 해결하기 위하여 유전상수가 크고 누설전류가 낮으며 절연강도가 높아 고집적 소자의 제조에 유용한 신규한 고유전 비정질 불소화 탄소 박막 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 또한 상기 고유전 비정질 불소화 탄소 박막을 포함하는 반도체 또는 커패시터 소자를 제공하는 것을 다른 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명은 유전상수가 10 이상인 비정질 불소화 탄소 박막에 관한 것이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 그리고 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에"라 함은, 이는 다른 부분 "바로 위에" 있는 경우 뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 어떤 부분이 다른 부분 위에 "전체적으로" 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것 뿐만 아니라 가장자리 일부에는 형성되지 않는 것도 포함한다.
본 명세서에서 "비정질"이라 함은 결정질과 대비되는 용어로, 원자들의 위치에 장거리 질서가 존재하지 않는 것을 의미한다. 본 발명의 탄소 박막에서 탄소 간에는 sp2 결합과 sp3 결합을 모두 포함하고 있을 수 있으나, 그 비율에 의해 본 발명의 박막이 한정되는 것은 아니다.
또한 본 명세서에서 "비정질 불소화 탄소 박막"이라 함은 댕글링 본드에 포획된 불소를 포함하는 비정질 탄소 박막을 의미하며, 댕글링 본드에 의해 포획된 다른 원소가 있는 것을 제외하는 것은 아니다. 예를 들어, 본 발명의 비정질 불소화 탄소 박막에는 댕글링 본드에 의해 포획된 수소를 함께 포함할 수 있다. 박막 내에서 불소는 -CF, -CF2 또는 -CF3의 형태로 결합되어 있을 수 있다.
종래 기술에 의하면 비정질 탄소 박막은 유전상수가 매우 낮은 저유전 박막이며, 비정질 탄소 박막에 불소를 함유하는 경우 유전율이 더욱 낮아지는 것으로 알려져 있었다. 본 발명은 종래 알려진 비정질 불소화 탄소 박막과는 달리 고유전 특성을 나타내는 것을 특징으로 한다. 이에 본 발명의 비정질 불소화 탄소 박막은 유전상수가 10 이상인 것을 특징으로 하며 바람직하게는 종래 Hf-계, Zr-계 또는 Ti-계 산화물 박막보다 높은 40 이상, 더욱 바람직하게는 60 이상일 수 있다.
본 발명의 비정질 불소화 탄소 박막은 비정질 구조로 인하여 표면 거칠기가 매우 낮으며, rms 표면 거칠기가 5 nm 이하, 바람직하게는 3 nm 이하, 더욱 바람직하게는 2 nm 이하이다. 낮은 표면 거칠기로 인하여 핀홀 없이 매끄러운 10 nm 이하 두께의 초박막을 형성할 수 있으며, 낮은 누설전류와 높은 절연강도 특성을 구현할 수 있다.
종래 고유전 물질들이 높은 누설전류와 낮은 절연강도, 높은 CV 히스테리 특성으로 10 nm 이하의 노드를 갖는 소자에 적용하기 어려운 것에 반해, 본 발명의 비정질 불소화 탄소 박막은 큰 유전상수 값을 가질 뿐 아니라 전기적 특성이 매우 우수하다. 등가산화막 두께 0.1 nm를 기준으로 하였을 때, 본 발명의 박막은 인가 전압 1 V 기준의 누설전류가 10 A/㎠ 이하이고, 절연강도는 10 MV/㎝ 이상이며, CV 히스테리시스는 5 mV 이하이므로 10 nm 이하의 소자에서도 유용하게 사용될 수 있다.
본 발명의 다른 일양태는 상기 유전율이 10 이상인 비정질 불소화 탄소 박막의 제조방법에 관한 것으로, (A) 플라즈마 반응기 내에 기판을 위치시키는 단계; (B) 상기 반응기 내에 불화탄소 가스를 포함하는 제1가스 및 비활성 가스를 포함하는 제2가스를 주입하는 단계; 및 (C) 상기 반응기에 플라즈마를 발생시키는 단계;를 포함하며, 이때 반응기의 온도, 압력, 제1가스의 유량, 제2가스의 유량 및 플라즈마의 세기 중 적어도 하나를 조절하여 유전상수가 10 이상인 비정질 박막이 성장되도록 하는 것을 특징으로 한다.
본 발명에서 플라즈마 반응기란 반응기 내에서 플라즈마를 발생시켜 반응가스의 반응을 유도하는 것으로, 예로서 플라즈마 보조 화학기상증착(PE-CVD) 또는 유도결합플라즈마 화학기상증착(ICP-CVD), 전자싸이클로트론공명 화학기상증착(ECR-CVD) 반응기를 들 수 있다. 플라즈마는 반응가스로부터 반응성이 높은 라디칼을 다량 생성하여 낮은 온도에서도 박막의 형성이 가능하다. 하기 실시예에서는 ICP-CVD를 예로 들어 설명하였으나, 이에 한정되는 것이 아님은 당연하다.
본 발명에서 기판은 통상 박막의 제조에 사용되는 기판 어느 것을 사용하여도 무방하다. 예를 들면, 실리콘, 유리, 금속, 금속 산화물 기판과 같이 통상 반도체 소자의 제조를 위한 기판은 물론, 그 위에 활성층에 형성되어 있는 기판, 그래핀 및 MoS2, MoSe2, WS2, WSe2와 같은 이차원 나노재료 층이 형성되어 있는 기판도 포함한다. 본 발명에 의하면 비정질 불소화 탄소 박막 성장을 위한 별도의 촉매층을 필요로 하지 않기 때문에 별도의 전사 공정을 거치지 않고 박막이 적층될 기판에 직접적으로 비정질 불소화 탄소 박막을 증착시킬 수 있다. 그러나 기판 상에 비정질 불소화 탄소 박막을 성장시킨 후, 다른 기판으로 전사하는 것에 의해 박막을 형성하는 것을 제외하는 것은 아니다. 또한 400℃ 이하에서 박막의 성장이 가능하므로 폴리이미드와 같은 고분자 기판을 포함하는 경우에도, 기판의 손상 없이 박막의 성장이 가능하다.
본 발명의 제조방법은 상기 (A) 단계에 앞서, 기판을 세척하는 단계를 추가로 포함할 수 있다. 기판의 세척은 기판 소재의 종류에 따라 적절한 방법을 선택할 수 있으며, 기판 세척 단계를 통하여 박막의 성장에 유리한 표면상태를 구현하는 것은 물론 성장된 박막과의 계면 결함을 줄이고 우수한 계면 특성을 갖도록 할 수 있다.
고유전막을 이루는 비정질 불소화 탄소 박막의 특성은 반응기의 온도, 압력, 제1가스의 유량, 제2가스의 유량 및 플라즈마의 세기에 의해 결정되며, 각 변수들을 조절하는 것에 의해 유전상수가 10 이상인 비정질 불소화 탄소 박막을 성장시킬 수 있다. 이에 각 변수들을 상세히 설명한다. 각 변수들의 최적화된 절대값은 각 장비에 따라 변화할 수 있음은 당연하며, 하기 변수들에 대한 설명을 참조하여 사용하고자 하는 용도에 적합한 두께와 유전상수 및 표면거칠기의 박막을 제조하는 것은 용이할 것이다.
상기 제1가스는 불화탄소 가스를 포함한다. 불화탄소 가스는 플라즈마에 의해 불소화 탄소 박막을 형성할 수 있는 것이라면 어떤 것이라도 사용할 수 있으며, 통상 고온에서 화학기상증착에 의해 그래핀 제조에 사용될 수 있는 탄소, 예를 들어 메탄, 에탄, 프로판, 에틸렌, 아세틸렌, 프로필렌으로부터 이루어진 군으로부터 선택된 하나 이상의 화합물에서 수소가 불소로 치환된 물질을 사용할 수 있다. 수소가 불소로 치환되었다고 하는 것은 화합물을 구성하는 수소 모두가 불소로 치환된 것 뿐 아니라, 수소의 일부가 불소로 치환된 것 역시 포함된다. 예를 들어 메탄의 수소가 불소로 치환된 화합물은 실시예에 사용된 CF4 뿐 아니라 CHF3, CH2H2, CH3F를 모두 포함한다. 불화탄소에 수소 원자가 포함된 경우에는 박막 내에 댕글링 본드에 의해 불소와 함께 수소가 포획될 수 있다. 또한 상기 언급한 화합물 이외의 불화 탄소를 제외하는 것은 아니다.
상기 제2가스는 비활성 가스를 포함하며, 반응기 내의 압력과 불화탄소의 농도를 조절하는 캐리어 가스로 역할을 한다. 제2가스에는 수소를 추가로 포함할 수 있다. 제2가스에 수소가 포함되는 경우에도 댕글링 본드에 의해 불소와 함께 수소가 포획될 수 있다. 따라서 제2가스에 수소가 포함되는 경우에는, 상기 제1가스 중 불화탄소 가스와 제2가스 중 수소 가스의 체적 비를 조절하는 것에 의해 박막 내 댕글링 본드에 의해 포획된 불소와 수소의 비율을 조절할 수 있다. 상기 제1가스 중 불화탄소 가스와 제2가스 중 수소가스의 체적비는 100:0~1:50이 되도록 할 수 있다. 수소가스의 체적비가 증가할수록 댕글링 본드에 의해 포획된 불소에 비해 수소의 비율이 증가함은 당연하며, 불화탄소 가스에 대한 수소가스의 체적비가 1:50 이상이 되면 불소의 포획 비율이 너무 낮아질 수 있다.
제1가스와 제2가스의 체적비는 예를 들어 1:1~1:100일 수 있다. 제1가스에 비하여 제2가스의 비율이 너무 높으면 박막 성장이 너무 느리거나 박막이 성장하기 어려울 수 있으며, 제2가스의 비율이 너무 낮으면 박막 표면이 거칠어져 표면 특성이 저하될 수 있다.
불화탄소 가스의 존재 하에서 플라즈마를 가하면 기판 상에 불소화 탄소 박막이 형성된다. 탄소 가스를 사용한 탄소 박막의 증착 시 900 ℃ 이상의 고온에서는 고품질의 그래핀 박막이 형성되며 온도가 낮아짐에 따라 댕글링 본드가 증가하고 그래핀 박막의 결정성이 저하되는 것은 이미 잘 알려져 있다. 본 발명의 박막의 제조 시에도 상기 (C) 단계의 온도에 따라 생성되는 박막의 특성이 변화하였다. 고온에서는 그래핀이 형성되며, 온도가 낮아짐에 따라 비정질 박막 내에 나노 그래핀 결정이 포함된 나노 그라파이트가 형성되며, 박막 제조 온도를 더 낮추면 본 발명의 고유전 비정질 불소화 탄소 박막이 형성되었다. 하기 실시예에서는 상온~400℃에서 제조된 박막의 고유전 특성을 기재하였으나, 사용하는 장비와 불화탄소 가스의 농도, 반응기 내 압력, 플라즈마의 세기 등 다른 반응 조건에 따라 변동될 수 있으므로, 그 값을 특정 값으로 한정하는 것은 의미가 없으며 여러 가지 조건을 고려하면 20~700℃에서 반응 온도를 조절하는 것이 바람직하다.
상기 (C) 단계에서 반응기 내 압력은 플라즈마 방전이 원활하게 이루어질 수 있도록 0.1~10 Torr인 것이 바람직하다. 압력이 너무 높은 경우에는 플라즈마 유지가 힘들어 박막의 증착 효율이 낮아지고, 압력이 너무 낮으면 공정 효율성이 저하된다.
플라즈마의 세기 역시 생성되는 박막의 특성에 영향을 미친다. 상기 플라즈마의 세기는 100 W~1,000 W의 범위에서 조절되는 것이 바람직하다. 플라즈마의 세기가 증가할수록 박막의 성장속도가 증가하고, 표면 거칠기가 작아지며, 유전상수는 증가하는 경향을 나타내었으므로(데이터 미도시) 1,000 W 이상의 세기를 제외하는 것은 아니다. 또한 플라즈마의 세기가 낮은 경우에는 증착시간을 증가시키는 것에 의해 박막의 두께나 표면거칠기를 조절할 수 있으며, 유전상수 또한 이에 따라 변화할 수 있다. 따라서 100 W 미만 역시 제외되는 것은 아니다.
최적의 반응기의 온도, 압력, 제1가스의 유량, 제2가스의 유량 및 플라즈마의 세기는 상호 영향을 미치는 인자이므로, 다른 값을 고정시켰을 때 하나의 파라메타가 특정값에서 최적값을 나타내었다고 하더라도, 다른 변수가 조절되면 그 절대값이 변할 수 있음은 당연하다.
본 발명은 이제까지 고유전 특성이 알려지지 않았던 비정질 불소화 탄소 박막의 특성을 확인하고, 이를 활용하고자 하는 것으로 적용하고자 하는 비정질 불소화 탄소 박막 용도와 다른 구성요소들의 설계에 따라 원하는 두께, 유전상수, 표면거칠기를 포함한 최적의 특성을 갖도록 상기 조건들을 변화시켜 설계하는 것은 당업자들이라면 용이하게 실시할 수 있을 것이다.
본 발명의 다른 일양태는 상기 유전상수가 10 이상인 비정질 불소화 탄소 박막으로 구성되는 고유전 막에 관한 것이다.
본 발명의 또 다른 일 양태는 유전상수가 10 이상인 비정질 불소화 탄소 박막을 포함하는 것을 특징으로 하는 반도체 소자에 관한 것이다. 상기 고유전 박막은 예를 들면 유전체를 요하는 게이트 절연막일 수 있다. 본 발명의 반도체 소자의 예로는 기억소자 또는 논리소자를 들 수 있다. 본 발명의 고유전막은 박막 트랜지스터 뿐 아니라 커패시터의 유전막으로도 적용이 가능하다. 즉, MIS(Metal-Insulator-Semiconductor) 소자나 MIM(Metal-Insulator-Metal) 소자에서 반도체-금속 또는 금속-금속 적층구조에서 층간 절연 유전막으로 적용 가능하다.
이상과 같이 본 발명의 방법에 의해 제조된 고유전 비정질 불소화 탄소 박막에 의하면 유전값이 SiO2는 물론 종래의 Hf- 또는 Zr- 기반 산화물보다 현저히 높으면서도 누설전류가 매우 낮고, 높은 유전강도 특성을 보여 10 nm 노드 이하의 반도체에 보다 유용하게 사용될 수 있다.
또한 본 발명의 고유전 탄소 박막은 촉매층을 필요로 하지 않으므로, 전사공정을 요하지 않고 필요로 하는 기판 바로 위에 증착될 수 있어 계면특성이 우수하여 반도체 소자의 성능을 향상시킬 수 있다. 또한 400℃ 이하의 저온에서도 고유전막의 형성이 가능하기 때문에 열에 약한 유연성 소자에도 적용이 가능하다.
도 1은 증착 온도에 따라 성장된 박막의 라만 스펙트럼.
도 2는 비정질 불소화 탄소 박막의 AFM 이미지.
도 3은 증착 온도에 따른 박막의 IR 스펙트럼.
도 4는 증착온도에 따른 박막의 XPS 스펙트럼.
도 5는 증착온도에 따른 비정질 불소화 탄소 박막의 C-V 곡선.
도 6은 Si 기판과 비정질 불소화 탄소 박막의 계면을 보여주는 HR-TEM 이미지.
도 7은 증착온도에 따른 박막의 두께와 유전 상수를 보여주는 그래프.
도 8은 증착온도에 따른 비정질 불소화 탄소 박막의 J-V 곡선.
이하 첨부된 실시예를 들어 본 발명을 보다 상세히 설명한다. 그러나 이러한 실시예는 본 발명의 기술적 사상의 내용과 범위를 쉽게 설명하기 위한 예시일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되거나 변경되는 것은 아니다. 이러한 예시에 기초하여 본 발명의 기술적 사상의 범위 안에서 다양한 변형과 변경이 가능함은 당업자에게는 당연할 것이다.
실시예
실시예 1 : 비정질 불소화 탄소 박막의 제조
n-타입 결정성 Si(100) 기판 상에 하기 조건에서 CF4 가스와 수소/아르곤 혼합 가스를 사용하여 ICP CVD(Inductively-coupled plasma chemical vapor deposition)에 의해 불소화 탄소 박막을 증착하였다. 구체적으로, 반응기 내로 10 sccm의 CF4 가스와 100 sccm의 수소/아르곤 혼합가스(수소 10%)를 각각 주입하였다. Si 기판은 표준 세척방법에 의해 먼저 10% HF 용액으로 30초간 세정하고, DI 수로 세척하여 사용하였다. 증착 시 압력은 1 Torr, 플라즈마 파워는 400 W, 증착시간은 30분으로 고정하였으며, 온도에 따른 효과를 관측하기 위하여 증착 온도는 상온내지 400℃ 범위에서 조절하였다.
실시예 2 : 증착 온도에 따른 탄소박막의 특성 평가
증착 온도에 따라 형성된 박막에 대해 라만 스펙트럼을 관측하고, 도 1에 그 결과를 도시하였다. 상온 또는 100℃의 낮은 온도에서 증착된 시료의 라만 스펙트럼은 1575 cm-1의 G 밴드만을 나타내어, 대부분이 무질서한 6중 고리 또는 다른 차수의 고리로 구성된 완전히 무질서하고 거의 완전히 sp2 결합된 비정질 불소화 탄소(a-C:F) 박막이 형성되었음을 나타내었다. 200℃에서 증착된 시료에서는 G 피크의 강도가 크게 증가하였으며, 300℃, 400℃로 증착 온도를 더욱 증가시킴에 따라 G 피크는 1575 cm-1에서 1599 cm-1로 이동하고, D 피크가 새롭게 관측되어 비정질 탄소 박막이 흑연화됨을 나타내었다. D 피크의 출현은 비정질 탄소가 정렬되지만 흑연의 무질서한 구조를 갖는 것을 의미한다. D 피크가 생성되고 G 피크가 이동하는 것은 sp3/sp2 비율이 감소함을 시사하며, sp3/sp2 비율의 변화로부터 비정질 불소화 탄소 박막의 유전 특성을 제어할 수 있을 것이라 기대하였다.
도 2는 Si 기판 상에 직접 성장된 비정질 불소화 탄소 박막의 AFM(Asylum Research, MFP-3D) 이미지로, 균일하며, 핀홀 없이 매끈한 박막이 성장됨을 확인하였다. 박막의 표면 거칠기(root-mean-square roughness) 값은 1.4 nm였다.
생성된 비정질 불소화 탄소 박막의 화학구조를 FTIR(Nicolet 6700 Fourier transform infrared spectrometer)로 확인하였다. 도 3은 증착 온도에 따른 박막의 IR 스펙트럼을 보여주는 것으로, 성장 온도와 무관하게 모든 박막이 유사한 스펙트럼을 보여주었다. 1030 cm-1의 강한 피크는 C-F 결합 방법과 평행한 방향에 대한 F 원자의 비대칭 스트레칭에 해당한다. 923 cm-1 및 1314 cm-1의 흡수 밴드는 C-F3의 스트레칭에 기인하며, 1192 cm-1 및 1314 cm-1의 흡수 밴드는 C-F2의 대칭 및 비대칭 스트레칭에 기인한다. 따라서 FTIR 스펙트럼은 각 온도에서 생성된 모든 박막 내에 C-F, C-F2 및 C-F3 결합이 존재하며, 따라서 생성된 박막이 댕글링 본드에 불소가 포획된 비정질 불소화 탄소 박막임을 확인할 수 있었다.
박막에서의 화학적 결합을 XPS(K-Alpha X-ray photoelectron spectrometer) 측정에 의해 추가로 확인하였다. 도 4의 a에서 확인할 수 있듯이, 박막의 성장 온도가 증가함에 따라 F/C 비율이 감소하여 F1s 스펙트럼에서의 C-Fx 결합에 대한 피크 위치는 688.3 eV에서 685.4 eV로 낮은 에너지쪽으로 이동하였다. 특히 도 4의 b에 도시된 C1s 결합 에너지를 보여주는 XPS 스펙트럼은 박막의 성장 온도에 따라 큰 차이를 나타내었다. 상온에서 증착된 박막의 XPS 스펙트럼에서는 C-F, C-F2, C-F3 결합에 대한 피크가 우세하였으나, 증착 온도가 100℃로 증가하면 C-C 피크가 급격히 증가하고 C-F 피크는 서서히 증가한 반면 C-F2, C-F3 피크는 현저히 감소하였다. 증착 온도가 200, 300, 400℃로 더욱 증가하면, C-C 및 C-F 결합에 의한 피크가 주를 이루었다. 도 4의 c에 도시한 바와 같이 C-F2 결합(1.7 Å)이나 C-F3 결합(1.4 Å)에 비해 C-F 결합은 결합의 길이가 3.0 Å으로 가장 길다. 따라서 비정질 불소화 탄소 박막에서 C-F 결합이 우세한 것으로부터 박막의 쌍극자 모멘트는 물론 박막의 유전 특성을 향상시킬 것을 기대할 수 있다.
실시예 3 : 비정질 불소화 탄소 박막의 전기적 특성 평가
유전층으로서 본 발명에 의한 비정질 불소화 탄소 박막을 사용한 MIS 소자를 제조하여 상기 비정질 불소화 탄소 박막의 전기적 특성을 평가하였다. 구체적으로 실시예 1의 방법에 의해 Si 기판 상에 성장시킨 비정질 불소화 탄소 박막 상에 DC 스퍼터링에 의해 원형의 Ti(5 nm)/Au(200 nm) 전극을 형성하여 MIS 소자를 제조하였다.
도 5는 제조된 MIS 소자에서 측정한 비정질 불소화 탄소 박막의 C-V 곡선으로 박막의 성장 온도가 증가할수록 정전용량(capacitance)이 현저히 증가함을 보여준다. 내부 그래프에서, ○은 -2 V에서 2 V까지 정방향으로 측정된 값이며, △는 +2 V에서 -2 V까지 역방향으로 측정된 값이다. 모든 시료에 대한 C-V 루프에서 히스테리시스는 거의 0에 가까운 값을 나타내었다(< 5 mV). 히스테리시스 값이 매우 작다는 것은 비정질 불소화 탄소 박막과 Si 기판의 계면에 트랩된 전하밀도가 매우 작음을 의미한다. 계면 특성이 우수한 것은 (i) 비정질 불소화 탄소 박막을 ICP-CVD로 성장시키는 동안 SI 계면에 불소화된 댕글링 본드가 형성된 것과 (ii) 도 6의 HR-TEM 이미지에서 확인되는 것과 같이 Si과 비정질 불소화 탄소층 사이에 계면 산화층이 존재하지 않는 것으로 설명될 수 있다.
비정질 불소화 탄소 박막의 유전상수는 C-V 곡선으로부터 하기 식을 이용하여 계산할 수 있다.
k = dCmax / ε0A
이때, k는 비유전상수이며, d는 박막의 두께이고, Cmax는 집적 캐패시턴스, ε0는 진공에서의 유전율, A는 MIS 소자의 면적을 나타낸다.
도 7의 위 그래프는 각 증착 온도에서 성장된 비정질 불소화 탄소 박막의 두께를 ellipsometer M-2000을 사용하여 측정한 결과를 보여주는 그래프로, 상온에서 성장된 박막은 두께가 5.5 nm이며 100~400℃에서 성장된 박막의 두께는 3~3.5 nm였다. 박막의 두께로부터 계산된 유전상수를 증착 온도에 따라 도시하여 도 7의 아래에 나타내었다. 유전상수는 상온에서 증착된 박막에 비해 100℃에서 증착된 박막은 약간 증가하였으나, 증착 온도가 200℃ 이상에서는 급격한 증가를 나타내었다. 이러한 결과는 도 1과 도 3의 라만 스펙트럼 및 XPS 스텍트럼의 결과와도 일치한다. 400℃에서 성장된 비정질 불소화 탄소 박막의 비유전상수는 105로 이제까지 보고된 Hf- 및 Zr- 기반 산화물의 유전상수 20~30은 물론 본 발명자가 등록특허 제10-2314727호 등에서 보고한 비정질 탄소 박막의 유전상수 90보다도 매우 우수한 유전율을 나타내었다.
high-k 유전체로서 중요한 요건은 누설전류 밀도가 낮고 절연강도가 높아야 한다는 것이다. 비정질 불소화 탄소 박막의 실제 게이트 유전 물질로서의 효용성을 확인하기 위하여 J-V 측정을 실시하고 그 결과를 도 8에 도시하였다. 비유전상수가 105로 가장 높은 유전율을 보여주었던 400℃에서 성장된 비정질 불소화 탄소 박막은, 0.1 nm의 등가산화막 두께(EOT)에 대해 1V의 인가전압에서 약 5 A/㎠의 우수한 MIS 누설 전류밀도를 나타내었다. 또한 J-V 측정을 위해 인가된 전압인 3V까지 항복현상(breakdown)을 나타내지 않아 절연강도가 적어도 10 MV/㎝ 이상으로 높은 값을 갖는 것을 확인할 수 있었다. 이러한 누설전류 및 유전강도는 최근에 보고된 high-k 산화물과 적어도 동등하거나 이들보다 우수하다.

Claims (21)

  1. 유전상수가 10 이상인 비정질 불소화 탄소 박막.
  2. 제 1 항에 있어서,
    비정질 탄소 박막의 댕글링 본드에 포획된 불소를 포함하는 것을 특징으로 하는 비정질 불소화 탄소 박막.
  3. 제 2 항에 있어서,
    비정질 탄소 박막의 댕글링 본드에 포획된 수소를 함께 포함하는 것을 특징으로 하는 비정질 불소화 탄소 박막.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 박막의 rms 표면거칠기가 5 nm 이하인 것을 특징으로 하는 비정질 불소화 탄소 박막.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    등가 산화막 두께 0.1 nm, 인가 전압 1V 기준의 누설전류가 10 A/㎠ 이하인 것을 특징으로 하는 비정질 불소화 탄소 박막.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    등가 산화막 두께 0.1 nm 기준의 절연강도가 10 MV/㎝ 이상인 것을 특징으로 하는 비정질 불소화 탄소 박막.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    CV 히스테리시스가 5 mV 이하인 것을 특징으로 하는 비정질 불소화 탄소 박막.
  8. (A) 플라즈마 반응기 내에 기판을 위치시키는 단계;
    (B) 상기 반응기 내에 불화탄소 가스를 포함하는 제1가스 및 비활성 가스를 포함하는 제2가스를 주입하는 단계; 및
    (C) 상기 반응기에 플라즈마를 발생시키는 단계;
    를 포함하며,
    이때 반응기의 온도, 압력, 제1가스의 유량, 제2가스의 유량 및 플라즈마의 세기 중 적어도 하나를 조절하여 유전상수가 10 이상인 비정질 박막이 성장되도록 하는 것을 특징으로 하는 비정질 불소화 탄소 박막의 제조방법.
  9. 제 8 항에 있어서,
    상기 반응기는,
    플라즈마 보조 화학기상증착, 유도결합 플라즈마 화학기상 증착 또는 전자싸이클로트론공명 화학기상증착을 위한 반응기인 것을 특징으로 하는 비정질 불소화 탄소 박막의 제조방법.
  10. 제 8 항에 있어서,
    상기 불소화 탄소 박막은 비정질 탄소 박막의 댕글링 본드에 불소와 수소가 함께 포획되어 있는 것을 특징으로 하는 비정질 불소화 탄소 박막의 제조방법.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제2가스는 수소를 추가로 포함하는 것을 특징으로 하는 비정질 불소화 탄소 박막의 제조방법.
  12. 제 11 항에 있어서,
    상기 제1가스 중 불화탄소 가스와 제2가스 중 수소 가스의 체적 비가 100:0~1:50이 되도록 제1가스와 제2가스의 유량이 조절되는 것을 특징으로 하는 비정질 불소화 탄소 박막의 제조방법.
  13. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반응기 내 온도는 20~700℃ 범위에서 조절되는 것을 특징으로 하는 비정질 불소화 탄소 박막의 제조방법.
  14. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반응기 내 압력은 0.1 Torr~10 Torr 범위에서 조절되는 것을 특징으로 하는 비정질 불소화 탄소 박막의 제조방법.
  15. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 플라즈마의 세기는 100 W~1,000 W의 범위에서 조절되는 것을 특징으로 하는 비정질 불소화 탄소 박막의 제조방법.
  16. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    기판과의 계면에 산화층이 존재하지 않는 것을 특징으로 하는 비정질 불소화 탄소 박막의 제조방법.
  17. 제 1 항 내지 제 3 항 중 어느 한 항에 의한 비정질 불소화 탄소 박막으로 구성되는 고유전막.
  18. 제 1 항 내지 제 3 항 중 어느 한 항에 의한 비정질 불소화 탄소 박막을 포함하는 것을 특징으로 하는 반도체 소자.
  19. 제 18 항에 있어서,
    상기 비정질 불소화 탄소 박막은 게이트 절연막으로 사용되는 것을 특징으로 하는 반도체 소자.
  20. 제 18 항에 있어서,
    상기 반도체 소자는 기억소자 또는 논리소자인 것을 특징으로 하는 반도체 소자.
  21. 제 1 항 내지 제 3 항 중 어느 한 항에 의한 비정질 불소화 탄소 박막을 포함하는 것을 특징으로 하는 커패시터 소자.
PCT/KR2023/007677 2022-06-09 2023-06-05 고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자 WO2023239133A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0070060 2022-06-09
KR1020220070060A KR20230169654A (ko) 2022-06-09 2022-06-09 고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자

Publications (1)

Publication Number Publication Date
WO2023239133A1 true WO2023239133A1 (ko) 2023-12-14

Family

ID=89118615

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/007677 WO2023239133A1 (ko) 2022-06-09 2023-06-05 고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자

Country Status (2)

Country Link
KR (1) KR20230169654A (ko)
WO (1) WO2023239133A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990072395A (ko) * 1998-02-13 1999-09-27 마찌다 가쯔히꼬 저유전율불소화비정질탄소유전체및그제조방법
CN101109077A (zh) * 2007-08-21 2008-01-23 西安电子科技大学 等离子体化学汽相淀积氟化非晶碳膜的方法及膜层结构
KR20090007773A (ko) * 2006-05-25 2009-01-20 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 기억 매체, 및 반도체 장치
KR20210157796A (ko) * 2020-06-22 2021-12-29 울산과학기술원 고유전 탄화수소 박막 및 이를 이용한 반도체 소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666106B2 (ja) 1996-02-29 2005-06-29 ソニー株式会社 半導体装置の製造方法
JP3409984B2 (ja) 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990072395A (ko) * 1998-02-13 1999-09-27 마찌다 가쯔히꼬 저유전율불소화비정질탄소유전체및그제조방법
KR20090007773A (ko) * 2006-05-25 2009-01-20 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 기억 매체, 및 반도체 장치
CN101109077A (zh) * 2007-08-21 2008-01-23 西安电子科技大学 等离子体化学汽相淀积氟化非晶碳膜的方法及膜层结构
KR20210157796A (ko) * 2020-06-22 2021-12-29 울산과학기술원 고유전 탄화수소 박막 및 이를 이용한 반도체 소자

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KANG GWON-SARM: "The Relation between the Bonding Structure and the Dielectric Constant of a-C:F Thin Film", THESIS CHEJU NATIONAL UNIVERSITY, 1 December 2002 (2002-12-01), pages 1 - 37, XP093113517 *

Also Published As

Publication number Publication date
KR20230169654A (ko) 2023-12-18

Similar Documents

Publication Publication Date Title
TWI482218B (zh) 高介電常數閘極介電材料的形成方法與半導體元件
WO2021261866A1 (ko) 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
US9028919B2 (en) Epitaxial graphene surface preparation for atomic layer deposition of dielectrics
US20220319830A1 (en) Semiconductor structure with nanofog oxide adhered to inert or weakly reactive surfaces
Kim et al. Characteristics of ZrO2 gate dielectric deposited using Zr t–butoxide and Zr (NEt2) 4 precursors by plasma enhanced atomic layer deposition method
Yang et al. Microstructure and dielectric properties of La2O3 films prepared by ion beam assistant electron-beam evaporation
WO2021261867A1 (ko) 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
Zhang et al. Advances in atomic layer deposited high-κ inorganic materials for gate dielectrics engineering of two-dimensional MoS2 field effect transistors
Huang et al. Fabrication and characterization of La-doped HfO2 gate dielectrics by metal-organic chemical vapor deposition
WO2023239133A1 (ko) 고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자
WO2021261868A1 (ko) 고유전 탄화수소 박막을 이용한 커패시터 및 이를 이용한 반도체 소자
WO2024058356A1 (ko) 고유전 비정질 불소화 탄소 박막을 이용한 커패시터, 그 제조방법 및 이를 이용한 반도체
WO2024058355A1 (ko) 고유전 비정질 불소화 탄소 박막 게이트 유전층을 갖는 반도체 소자 및 그 제조방법
US11682556B2 (en) Methods of improving graphene deposition for processes using microwave surface-wave plasma on dielectric materials
WO2024058354A1 (ko) 고유전 비정질 불소화 탄소 초박막층을 포함하는 반도체 구조물과 반도체 소자 및 그 제조방법
WO2021251800A1 (ko) 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자
CN115072706A (zh) 一种氮掺杂石墨烯的可控制备方法及其所制备的氮掺杂石墨烯
CN111640794A (zh) 一种高介电常数栅介质材料及其制备方法
JP3682534B2 (ja) 高誘電率薄膜及びその作製方法
Kim et al. Sub-volt metal-oxide thin-film transistors enabled by solution-processed high-k Gd-doped HfO2 dielectric films
WO2020141850A1 (ko) 탄화수소 박막, 탄화수소 박막의 제조방법 및 탄화수소 박막을 포함하는 반도체 소자
Yue et al. Excellent energy storage density of Bi 3.25 La 0.75 Ti 3 O 12/Bi 0.5 Na 0.5 TiO 3 multilayer thin films
KR20200083324A (ko) 탄화수소 박막, 탄화수소 박막의 제조방법 및 탄화수소 박막을 포함하는 반도체 소자
Park et al. Effect of Hydrogen Treatment on Electrical Properties of Hafnium Oxide for Gate Dielectric Application
Meena et al. Environmentally stable flexible metal-insulator-metal capacitors using zirconium-silicate and hafnium-silicate thin film composite materials as gate dielectrics

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23820069

Country of ref document: EP

Kind code of ref document: A1