WO2023199656A1 - ポリシリコンウェーハの製造方法 - Google Patents

ポリシリコンウェーハの製造方法 Download PDF

Info

Publication number
WO2023199656A1
WO2023199656A1 PCT/JP2023/008830 JP2023008830W WO2023199656A1 WO 2023199656 A1 WO2023199656 A1 WO 2023199656A1 JP 2023008830 W JP2023008830 W JP 2023008830W WO 2023199656 A1 WO2023199656 A1 WO 2023199656A1
Authority
WO
WIPO (PCT)
Prior art keywords
polysilicon
wafer
manufacturing
polysilicon layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/008830
Other languages
English (en)
French (fr)
Inventor
祐司 新井
森　義之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to KR1020247033803A priority Critical patent/KR20250005115A/ko
Priority to CN202380033330.8A priority patent/CN118922913A/zh
Publication of WO2023199656A1 publication Critical patent/WO2023199656A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/021—Preparation
    • C01B33/027—Preparation by decomposition or reduction of gaseous or vaporised silicon compounds other than silica or silica-containing material
    • C01B33/03—Preparation by decomposition or reduction of gaseous or vaporised silicon compounds other than silica or silica-containing material by decomposition of silicon halides or halosilanes or reduction thereof with hydrogen as the only reducing agent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3456—Polycrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement

Definitions

  • the value (%) of the in-plane film thickness distribution of the first polysilicon layer to be formed can be controlled so that, for example, the maximum value (%) in a predetermined range is 10% or less. It is preferable to control the maximum value (%) to be 1.5% or less from the viewpoint of more stably adjusting the wafer shape to the same level. Further, the maximum value (%) of the predetermined range can be 0% or more.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明は、シリコン単結晶基板上にポリシリコン層が成膜されたポリシリコンウェーハの製造方法であって、（１）シリコン単結晶基板上に、ＣＶＤ法により１０００℃以下の温度で第一のポリシリコン層を成膜する工程、（２）前記第一のポリシリコン層上に、ＣＶＤ法により１０００℃より高い温度で第二のポリシリコン層を成膜する工程、を有し、かつ、前記工程（１）において、成膜する前記第一のポリシリコン層の面内膜厚分布の値（％）を、予め定めた範囲内に制御するようにし、かつ、前記予め定めた範囲の最大値（％）と最小値（％）の差を５．２（％）以内とすることを特徴とするポリシリコンウェーハの製造方法である。これにより、成膜装置やチャンバーが異なっても、微小なウェーハ形状のバラツキを低減して再現性良くポリシリコンウェーハを製造することができるポリシリコンウェーハの製造方法が提供される。

Description

ポリシリコンウェーハの製造方法
　本発明は、ポリシリコンウェーハの製造方法、特には、Ｐｏｌｙ－Ｓｉウェーハのウェーハ形状を再現性良く制御できるポリシリコンウェーハの製造方法に関する。
　ポリシリコン（Ｐｏｌｙ－Ｓｉ）ウェーハの形状（Ｂｏｗ）によってＲＦデバイスのノイズ特性が変動するためその微小な形状制御が求められている。Ｐｏｌｙ－Ｓｉ成膜プロセスとして生産性向上のため２層成長プロセス（１層目：低温デポ＋２層目：高温デポ）が広く知られており、その成膜温度や成膜膜厚によってウェーハ形状を調整することができる。
　基板の形状制御の方法としては、特許文献１には、ウェーハの湾曲面を測定し、その湾曲面の湾曲方向を判定し、いずれかの面にポリシリコンを付け反りが小さくなるように製造する方法が開示されている。特許文献２には、カーボン基材にＳｉＣ膜をＣＶＤ成長する際に、表裏面の形状を同一とすることで、反りの発生を抑制する製造方法が記載されている。
特開２００９－２９５８８９号公報 特開平１１－０１６９９１号公報
　しかしながら、従来の方法では微小な形状調整が難しく、成膜装置間やチャンバー間のバラツキを低減する必要がある。
　本発明は、上記問題を解決するためになされたものであり、成膜装置やチャンバーが異なっても、微小なウェーハ形状のバラツキを低減して再現性良くポリシリコンウェーハを製造することができるポリシリコンウェーハの製造方法を提供することを目的とする。
　上記課題を解決するために、本発明では、
　シリコン単結晶基板上にポリシリコン層が成膜されたポリシリコンウェーハの製造方法であって、
（１）シリコン単結晶基板上に、ＣＶＤ法により１０００℃以下の温度で第一のポリシリコン層を成膜する工程、
（２）前記第一のポリシリコン層上に、ＣＶＤ法により１０００℃より高い温度で第二のポリシリコン層を成膜する工程、
を有し、かつ、
　前記工程（１）において、成膜する前記第一のポリシリコン層の面内膜厚分布の値（％）を、予め定めた範囲内に制御するようにし、かつ、前記予め定めた範囲の最大値（％）と最小値（％）の差を５．２（％）以内とするポリシリコンウェーハの製造方法を提供する。
　このようなポリシリコンウェーハの製造方法であれば、成膜装置やチャンバーが異なっても、微小なウェーハ形状のバラツキを低減して再現性良くポリシリコンウェーハを製造することができる。
　また、前記工程（１）において、前記予め定めた範囲の最大値（％）を、１．５％以下に制御することが好ましい。
　面内膜厚分布をこのように制御すれば、より安定的に微小なウェーハ形状のバラツキを低減して再現性良くポリシリコンウェーハを製造することができる。
　また、前記工程（１）において、前記シリコン単結晶基板の面内温度分布を制御することによって、成膜する前記第一のポリシリコン層の面内膜厚分布を制御することが好ましい。
　このようにすれば、第一のポリシリコン層の面内膜厚分布の制御を容易に行うことができる。
　また本発明では、
　２以上の異なる製造設備を用いてポリシリコンウェーハを製造するためのポリシリコンウェーハの製造方法であって、
　前記２以上の異なる製造設備の各々において、上記のポリシリコンウェーハの製造方法を用いてポリシリコンウェーハを製造するポリシリコンウェーハの製造方法を提供する。
　本発明のポリシリコンウェーハの製造方法は、２以上の異なる製造設備を用いてポリシリコンウェーハの量産を行う上で、極めて有用である。
　以上のように、本発明のポリシリコンウェーハの製造方法であれば、成膜装置やチャンバーが異なっても、微小なウェーハ形状のバラツキを低減して再現性良くポリシリコンウェーハを製造することができる。特に本発明は、高精度でウェーハ形状を制御することが求められるＲＦデバイス向けＳｉウェーハの量産において、極めて有益である。
実施例１と比較例１における、第一のポリシリコン層の面内膜厚分布と得られたウェーハのＢｏｗの値の関係を示す図である。 本発明のポリシリコンウェーハの製造方法における、各工程のＣＶＤ温度を示す概略図の一例である。 本発明のポリシリコンウェーハの製造方法における、各工程のポリシリコン層の成膜過程を示す概略図の一例である。 実施例で用いたＰｏｌｙ－Ｓｉ成長反応炉の概略図である。
　２層成長プロセス（１層目：低温デポ＋２層目：高温デポ）において、その成膜温度や成膜膜厚によってウェーハ形状を調整することができる。しかしながら、これらの方法では微小な形状調整が難しく、成膜装置間やチャンバー間のバラツキの微小な調整が困難となっていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、一層目のポリシリコン層の面内膜厚分布を所定範囲内に制御することによって、成膜装置やチャンバーが異なっても、微小な形状調整ができ、再現性よく同レベルのウェーハ形状のポリシリコンウェーハを製造できることを見出し、本発明を完成させた。
　即ち、本発明は、シリコン単結晶基板上にポリシリコン層が成膜されたポリシリコンウェーハの製造方法であって、（１）シリコン単結晶基板上に、ＣＶＤ法により１０００℃以下の温度で第一のポリシリコン層を成膜する工程、（２）前記第一のポリシリコン層上に、ＣＶＤ法により１０００℃より高い温度で第二のポリシリコン層を成膜する工程、を有し、かつ、前記工程（１）において、成膜する前記第一のポリシリコン層の面内膜厚分布の値（％）を、予め定めた範囲内に制御するようにし、かつ、前記予め定めた範囲の最大値（％）と最小値（％）の差を５．２（％）以内とするポリシリコンウェーハの製造方法である。
　以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
［ポリシリコンウェーハの製造方法］
　本発明のポリシリコンウェーハの製造方法は、工程（１）と工程（２）を有する。以下、図２、３を参照しながら詳細に説明する。
＜工程（１）＞
　工程（１）は、シリコン単結晶基板上に、ＣＶＤ法により１０００℃以下の温度で第一のポリシリコン層を成膜する工程であり、本工程では、成膜する第一のポリシリコン層の面内膜厚分布の値（％）を、予め定めた範囲内に制御するようにし、かつ、予め定めた範囲の最大値（％）と最小値（％）の差を５．２（％）以内とする。
　シリコン単結晶基板としては特に限定されない。例えば、ＣＺ単結晶であってもＦＺ単結晶であってもよいし、ドープされていてもノンドープであってもよい。またドープされている場合、ドーパントの種類、濃度も特に限定はされず、例えばｎ型ではＰ、Ｓｂ、又はＡｓドープ、ｐ型ではＢ、Ａｌ、又はＧａドープ等が挙げられる。基板の直径も特に限定はされず、例えば、直径１００～３００ｍｍとすることができる。基板の抵抗率にも特に制限はないが、例えば、抵抗率が５０００Ω・ｃｍ以上の高抵抗とすることができる。
　本工程では、図２に示すように、１０００℃以下の低温でのＣＶＤ法による成膜を行う。このときの成膜温度は１０００℃以下であれば特に限定されないが、好ましくは９８０℃未満とすることができる。また、成膜温度の下限に特に制限はないが、例えば、８００℃以上とすることができる。本工程では、図３に示すように、低温での成膜によってシリコン単結晶基板１上にシード層となる第一のポリシリコン層２を成膜する。
　このとき、第一のポリシリコン層２の面内膜厚分布の値（％）を上記の予め定めた範囲内に制御しておくことによって、後述の工程（２）で第二のポリシリコン層を成膜した後に狙い通りの反り形状のポリシリコンウェーハを得ることができる。一方、第一のポリシリコン層の面内膜厚分布の値（％）を上記の予め定めた範囲に制御しなければ、たとえ後述の工程（２）で第二のポリシリコン層の面内膜厚分布の値（％）を精度よく制御したとしても、再現性よく同レベルの形状のウェーハを製造することはできない。
　成膜する第一のポリシリコン層の面内膜厚分布を制御する方法としては特に限定はされず、従来公知の方法を用いればよいが、例えば、シリコン単結晶基板の面内温度分布を制御することによって、成膜する第一のポリシリコン層の面内膜厚分布を制御することが好ましい。シリコン単結晶基板の面内温度分布を制御する方法としても特に制限はないが、一般的に使用されている成膜装置の機能を用いればよい。
　本発明において、面内膜厚分布の値（％）としては公知の方法によって算出した値を用いればよいが、例えば、以下の式によって求めた値とすることができる。
　面内膜厚分布（％）＝（最大膜厚－最小膜厚）／（最大膜厚＋最小膜厚）×１００
　予め定めた範囲は、該範囲の最大値（％）と最小値（％）の差が５．２（％）以内となるような範囲であれば、特に限定されない。つまり、第一のポリシリコン層の面内膜厚分布の値（％）自体は高くても低くてもよく、その面内膜厚分布の値（％）が高精度に制御されていればよい。すなわち、面内膜厚分布（％）が高い値で高精度に制御されていてもよいし、面内膜厚分布（％）が低い値で高精度に制御されていてもよい。いわば、第一のポリシリコン層の面内膜厚分布（％）を均一方向にしても悪化方向にしても、同レベルの膜厚分布であれば、ウェーハ形状は同レベルに調整することができる。予め定めた範囲の最大値（％）と最小値（％）の差は０（％）以上とすることができるが、より再現性のよいウェーハ製造を行う観点から、予め定めた範囲の最大値（％）と最小値（％）の差は好ましくは３％以内、より好ましくは１．５％以内、さらに好ましくは１．０％以内、きわめて好ましくは０．５％以内、とりわけ好ましくは０％（毎回一定）に制御するのがよい。
　また、成膜する第一のポリシリコン層の面内膜厚分布の値（％）は、例えば、予め定めた範囲の最大値（％）が１０％以下となるように制御することができるが、最大値（％）が１．５％以下となるように制御することがより安定的にウェーハ形状を同レベルに調整できる観点から好ましい。また、予め定めた範囲の最大値（％）は０％以上とすることができる。
　以下、予め定めた範囲について、より具体的な例を挙げて説明する。
（具体例１）
　第一のポリシリコン層の面内膜厚分布の値（％）が１．５％の一定値になるように制御するとき、予め定めた範囲の最大値は１．５（％）、最小値も１．５（％）であるから、予め定めた範囲の最大値（％）と最小値（％）の差は０（％）である。
（具体例２）
　第一のポリシリコン層の面内膜厚分布の値（％）が１．５％±０．５％になるように制御するとき、予め定めた範囲の最大値は２．０（％）、最小値は１．０（％）であるから、予め定めた範囲の最大値（％）と最小値（％）の差は１（％）である。
（具体例３）
　第一のポリシリコン層の面内膜厚分布の値（％）が６．８％の一定値になるように制御するとき、予め定めた範囲の最大値は６．８（％）、最小値も６．８（％）であるから、予め定めた範囲の最大値（％）と最小値（％）の差は０（％）である。
（具体例４）
　第一のポリシリコン層の面内膜厚分布の値（％）が６．８％±０．５％になるように制御するとき、予め定めた範囲の最大値は７．３（％）、最小値は６．３（％）であるから、予め定めた範囲の最大値（％）と最小値（％）の差は１（％）である。
＜工程（２）＞
　工程（２）は、第一のポリシリコン層上に、ＣＶＤ法により１０００℃より高い温度で第二のポリシリコン層を成膜する工程である。
　本工程では、図２に示すように、成長速度を高めて生産性を上げるため１０００℃より高い高温でのＣＶＤ法により所望の膜厚まで成膜する。このときの成膜温度は１０００℃より高ければ特に限定されないが、好ましくは１０５０℃以上とすることができる。また、成膜温度の上限に特に制限はないが、例えば、１２００℃以下とすることができる。本工程では、図３に示すように、高温での成膜によって第一のポリシリコン層２上に第二のポリシリコン層３を成膜し、ポリシリコンウェーハ４を得ることができる。
　第二のポリシリコン層についても、第一のポリシリコン層と同様に、面内膜厚分布（％）を予め定めた範囲に制御することが好ましい。第二のポリシリコン層の面内膜厚分布を精度よく制御することによって、なおいっそう、再現性よく同レベルの形状のウェーハを製造することができる。
　なお、工程（１）で成膜する第一のポリシリコン層の厚さと、工程（２）で成膜する第二のポリシリコン層の厚さとの比率をどのようにするかは任意であるが、高温の方がポリシリコン層の成長速度が上昇するので、工程（２）で工程（１）よりも厚く成膜するように工程を設計することが生産性向上の観点から好ましい。
　以上のように、本発明であれば、成膜装置やチャンバーが異なっても、微小なウェーハ形状のバラツキを低減して再現性良くポリシリコンウェーハを製造することができる。
［２以上の異なる製造設備を用いてポリシリコンウェーハを製造するためのポリシリコンウェーハの製造方法］
　また本発明では、２以上の異なる製造設備を用いてポリシリコンウェーハを製造するためのポリシリコンウェーハの製造方法であって、前記２以上の異なる製造設備の各々において、上記のポリシリコンウェーハの製造方法を用いてポリシリコンウェーハを製造するポリシリコンウェーハの製造方法を提供する。
　上述のように、本発明のポリシリコンウェーハの製造方法は、成膜装置やチャンバーが異なっても、微小なウェーハ形状のバラツキを低減して再現性良くポリシリコンウェーハを製造することができる。すなわち、製造設備によらず同等品質のポリシリコンウェーハを再現性良く製造することができる。したがって、本発明のポリシリコンウェーハの製造方法は、複数の製造設備を用いて、同時並行的にポリシリコンウェーハを量産するのに特に好適である。
　以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
　なお、以下の実施例１～３、及び比較例１では、膜厚分布の調整方法については、ポリシリコン成長時のシリコン単結晶基板の温度分布を調整することにより膜厚分布を調整した。しかし、本発明において、膜厚分布の調整方法はこれに限定されるものではない。
　以下の実施例１～３、及び比較例１で用いたＰｏｌｙ－Ｓｉ成長する枚葉式の気相成長装置（反応炉）を示す概略図を図４に示す。気相成長装置１０のチャンバー（反応容器）１２は、チャンバーベース１１とチャンバーベース１１を上下から挟む透明石英部材１３、１４とから形成される。このチャンバー１２内には、シリコン単結晶基板Ｗを上面のウェーハ載置面（座ぐり部）１９で支持するサセプタ１７が配置されている。このサセプタ１７には、例えば３つ以上の貫通孔１６が設けられ、この貫通孔１６に挿入されて上下動することでシリコン単結晶基板Ｗの載置、離間を行うウェーハリフトピン１５が配置されている。このサセプタ１７はウェーハ回転機構１８に接続されており、エピタキシャル成長中はサセプタ１７を回転させることで、載置されたシリコン単結晶基板Ｗを回転させ、Ｐｏｌｙ－Ｓｉ層をシリコン単結晶基板Ｗ上に膜厚均一に成長させる。チャンバー１２には、チャンバー１２内に原料ガスおよびキャリアガス（例えば、水素）を含む気相成長ガスを導入して、サセプタ１７上に載置されたシリコン単結晶基板Ｗの表面上に原料ガスとキャリアガスを供給するガス導入管２０が接続されている。また、チャンバー１２のガス導入管２０が接続された側の反対側には、チャンバー１２内からガスを排出するガス排出管２１が接続されている。
（実施例１）
　異なる２つの反応炉（ＲＣＴ－Ａ、ＲＣＴ－Ｂ）にて以下の実験を実施した。不純物としてボロンを含有した抵抗率が５０００Ω・ｃｍ以上、直径が２００ｍｍのシリコン単結晶基板を用意した。そのシリコン単結晶基板上に、成長温度８７０℃、成膜ガスにトリクロロシラン（ＴＣＳ）を用いてＰｏｌｙ－Ｓｉ膜厚０．３μｍ（１層目）となるようなノンドープのＰｏｌｙ－Ｓｉ膜（第一のポリシリコン層）を成長させ、その後、成長温度１０７０℃に変更し、Ｐｏｌｙ－Ｓｉ膜厚１．９μｍ（２層目）となるようなノンドープのＰｏｌｙ－Ｓｉ膜（第二のポリシリコン層）を連続で成膜するＣＶＤ法を行うことによってサンプルとなるＰｏｌｙ－Ｓｉウェーハを製造した。
　このときＲＣＴ－ＡおよびＢの１層目の成膜工程で膜厚分布をいずれも１．５％に調整（予め定めた範囲の最大値（％）と最小値（％）の差を０（％）に制御）したうえで２層目の膜厚分布もＲＣＴ－Ａ、Ｂどちらも１．５％となるように調整した。
　このとき製造されたＰｏｌｙ－Ｓｉウェーハのウェーハ形状（Ｂｏｗ）を測定した。図１にそのときの結果を示す。図１より、ＲＣＴ－Ａ、Ｂで製造したウェーハのＢｏｗの値はいずれも４．３５μｍ程度であり、ＲＣＴ－Ａ、Ｂの１層目の膜厚分布を同レベルにすることで同レベルのウェーハ形状を再現できることが確認できた。
　図１中における左図は、１層目の膜厚分布を確認するために、１層目を本来の０．３μｍよりも厚く（２．５μｍ程度に）成膜して、ウェーハ面内の膜厚をプロットした図である。また、上記左図の横軸は膜厚測定位置を示しており、ＣＴＲ：ウェーハ中心部、Ｒ／２：ウェーハ中心部から５０ｍｍ、１０ｍｍ：ウェーハ中心部から９０ｍｍ（外周から１０ｍｍ）である。図１中における右図は、設計膜厚（１層目０．３μｍ、２層目１．９μｍ）通りに成膜したときのウェーハのＢｏｗの値である。なお、１層目を本来の０．３μｍに成膜した場合もより厚く成膜した場合も、面内膜厚分布（％）の計算値は理論上同じ値になる。
（実施例２）
　ＲＣＴ－Ａの１層目の成膜工程で膜厚分布を１．５％に調整し、ＲＣＴ－Ｂの１層目の成膜工程で膜厚分布を６．７％に調整（予め定めた範囲の最大値（％）と最小値（％）の差を５．２（％）に制御）した以外は、実施例１と同様にしてＰｏｌｙ－Ｓｉウェーハを製造した。なお、２層目の膜厚分布も、実施例１と同様、ＲＣＴ－Ａ、Ｂどちらも１．５％となるように調整した。
　実施例２で製造したＰｏｌｙ－Ｓｉウェーハのウェーハ形状（Ｂｏｗ）を測定したところ、ＲＣＴ－Ａ、Ｂで製造したウェーハのＢｏｗの値はいずれも４．３５μｍ程度であり、ＲＣＴ－ＡとＲＣＴ－Ｂで同レベルの形状（Ｂｏｗ）のウェーハが得られた。
（実施例３）
　ＲＣＴ－Ａの１層目の成膜工程で膜厚分布を６．８％に調整し、ＲＣＴ－Ｂの１層目の成膜工程で膜厚分布を６．８％に調整（予め定めた範囲の最大値（％）と最小値（％）の差を０（％）に制御）した以外は、実施例１と同様にしてＰｏｌｙ－Ｓｉウェーハを製造した。なお、２層目の膜厚分布も、実施例１と同様、ＲＣＴ－Ａ、Ｂどちらも１．５％となるように調整した。
　実施例３で製造したＰｏｌｙ－Ｓｉウェーハのウェーハ形状（Ｂｏｗ）を測定したところ、ＲＣＴ－Ａ、Ｂで製造したウェーハのＢｏｗの値はいずれも３．２０μｍ程度であり、ＲＣＴ－ＡとＲＣＴ－Ｂで同レベルの形状（Ｂｏｗ）のウェーハが得られた。
（比較例１）
　ＲＣＴ－Ａの１層目の成膜工程で膜厚分布を１．５％、ＲＣＴ－Ｂの１層目の成膜工程で膜厚分布を６．８％に調整（予め定めた範囲の最大値（％）と最小値（％）の差を５．３（％）に制御）した以外は、実施例１と同様にしてＰｏｌｙ－Ｓｉウェーハを製造した。なお、実施例１と同様、２層目の膜厚分布もＲＣＴ－Ａ、Ｂどちらも１．５％となるように調整した。
　このとき製造されたＰｏｌｙ－Ｓｉウェーハのウェーハ形状（Ｂｏｗ）を測定した。図１にそのときの結果を示す。図１より、ＲＣＴ－Ａで製造したウェーハのＢｏｗは４．３５μｍ程度であったのに対し、ＲＣＴ－Ｂで製造したウェーハのＢｏｗは３．２０μｍ程度であり、第一のポリシリコン層の面内膜厚分布を最大値（％）と最小値（％）の差が５．２（％）以内となる範囲に制御しなかったことで、異なるウェーハ形状となることが確認できた。
　本明細書は、以下の発明を包含する。
［１］：シリコン単結晶基板上にポリシリコン層が成膜されたポリシリコンウェーハの製造方法であって、（１）シリコン単結晶基板上に、ＣＶＤ法により１０００℃以下の温度で第一のポリシリコン層を成膜する工程、（２）前記第一のポリシリコン層上に、ＣＶＤ法により１０００℃より高い温度で第二のポリシリコン層を成膜する工程、を有し、かつ、前記工程（１）において、成膜する前記第一のポリシリコン層の面内膜厚分布の値（％）を、予め定めた範囲内に制御するようにし、かつ、前記予め定めた範囲の最大値（％）と最小値（％）の差を５．２（％）以内とすることを特徴とするポリシリコンウェーハの製造方法。
［２］：前記工程（１）において、前記予め定めた範囲の最大値（％）を、１．５％以下に制御することを特徴とする請求項１に記載のポリシリコンウェーハの製造方法。
［３］：前記工程（１）において、前記シリコン単結晶基板の面内温度分布を制御することによって、成膜する前記第一のポリシリコン層の面内膜厚分布を制御することを特徴とする上記［１］に記載のポリシリコンウェーハの製造方法。
［４］：前記工程（１）において、前記シリコン単結晶基板の面内温度分布を制御することによって、成膜する前記第一のポリシリコン層の面内膜厚分布を制御することを特徴とする上記［２］に記載のポリシリコンウェーハの製造方法。
［５］：２以上の異なる製造設備を用いてポリシリコンウェーハを製造するためのポリシリコンウェーハの製造方法であって、前記２以上の異なる製造設備の各々において、上記［１］、上記［２］、上記［３］、又は上記［４］に記載のポリシリコンウェーハの製造方法を用いてポリシリコンウェーハを製造することを特徴とするポリシリコンウェーハの製造方法。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (5)

  1. 　シリコン単結晶基板上にポリシリコン層が成膜されたポリシリコンウェーハの製造方法であって、
    （１）シリコン単結晶基板上に、ＣＶＤ法により１０００℃以下の温度で第一のポリシリコン層を成膜する工程、
    （２）前記第一のポリシリコン層上に、ＣＶＤ法により１０００℃より高い温度で第二のポリシリコン層を成膜する工程、
    を有し、かつ、
    　前記工程（１）において、成膜する前記第一のポリシリコン層の面内膜厚分布の値（％）を、予め定めた範囲内に制御するようにし、かつ、前記予め定めた範囲の最大値（％）と最小値（％）の差を５．２（％）以内とすることを特徴とするポリシリコンウェーハの製造方法。
  2. 　前記工程（１）において、前記予め定めた範囲の最大値（％）を、１．５％以下に制御することを特徴とする請求項１に記載のポリシリコンウェーハの製造方法。
  3. 　前記工程（１）において、前記シリコン単結晶基板の面内温度分布を制御することによって、成膜する前記第一のポリシリコン層の面内膜厚分布を制御することを特徴とする請求項１に記載のポリシリコンウェーハの製造方法。
  4. 　前記工程（１）において、前記シリコン単結晶基板の面内温度分布を制御することによって、成膜する前記第一のポリシリコン層の面内膜厚分布を制御することを特徴とする請求項２に記載のポリシリコンウェーハの製造方法。
  5. 　２以上の異なる製造設備を用いてポリシリコンウェーハを製造するためのポリシリコンウェーハの製造方法であって、
    　前記２以上の異なる製造設備の各々において、請求項１から請求項４のいずれか一項に記載のポリシリコンウェーハの製造方法を用いてポリシリコンウェーハを製造することを特徴とするポリシリコンウェーハの製造方法。
PCT/JP2023/008830 2022-04-15 2023-03-08 ポリシリコンウェーハの製造方法 Ceased WO2023199656A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020247033803A KR20250005115A (ko) 2022-04-15 2023-03-08 폴리실리콘 웨이퍼의 제조방법
CN202380033330.8A CN118922913A (zh) 2022-04-15 2023-03-08 多晶硅晶圆的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022067299A JP7697397B2 (ja) 2022-04-15 2022-04-15 ポリシリコンウェーハの製造方法
JP2022-067299 2022-04-15

Publications (1)

Publication Number Publication Date
WO2023199656A1 true WO2023199656A1 (ja) 2023-10-19

Family

ID=88329283

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/008830 Ceased WO2023199656A1 (ja) 2022-04-15 2023-03-08 ポリシリコンウェーハの製造方法

Country Status (4)

Country Link
JP (1) JP7697397B2 (ja)
KR (1) KR20250005115A (ja)
CN (1) CN118922913A (ja)
WO (1) WO2023199656A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197834A (en) * 1981-05-29 1982-12-04 Toko Inc Manufacture of insulated and isolated substrate
JP2000183153A (ja) * 1998-12-17 2000-06-30 Mitsubishi Materials Silicon Corp 誘電体分離ウェーハおよびその製造方法
JP2004158685A (ja) * 2002-11-07 2004-06-03 Canon Inc 多結晶シリコン薄膜およびその製法
JP2014011178A (ja) * 2012-06-27 2014-01-20 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
WO2017221563A1 (ja) * 2016-06-23 2017-12-28 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116991A (ja) 1997-06-19 1999-01-22 Tokai Carbon Co Ltd 半導体製造装置用カーボン支持体
JP5343409B2 (ja) 2008-06-06 2013-11-13 株式会社Ｓｕｍｃｏ 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197834A (en) * 1981-05-29 1982-12-04 Toko Inc Manufacture of insulated and isolated substrate
JP2000183153A (ja) * 1998-12-17 2000-06-30 Mitsubishi Materials Silicon Corp 誘電体分離ウェーハおよびその製造方法
JP2004158685A (ja) * 2002-11-07 2004-06-03 Canon Inc 多結晶シリコン薄膜およびその製法
JP2014011178A (ja) * 2012-06-27 2014-01-20 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
WO2017221563A1 (ja) * 2016-06-23 2017-12-28 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
JP2023157404A (ja) 2023-10-26
CN118922913A (zh) 2024-11-08
KR20250005115A (ko) 2025-01-09
JP7697397B2 (ja) 2025-06-24

Similar Documents

Publication Publication Date Title
JP4417625B2 (ja) トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法
CN104718601B (zh) 具有SiC外延膜的4H‑SiC外延晶片的制造方法
US11114295B2 (en) Epitaxial silicon carbide single crystal wafer and process for producing the same
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
US8038793B2 (en) Epitaxial growth method
WO2018078944A1 (ja) 炭化珪素エピタキシャル基板の製造方法
CN1270350C (zh) 在化学汽相沉积反应器内外延涂覆半导体晶片正面的方法
US20140299056A1 (en) Low temperature migration enhanced Si-Ge epitaxy with plasma assisted surface activation
CN115537922B (zh) 一种降低外延片自掺杂的方法
JP2009038294A (ja) 出力調整方法、シリコンエピタキシャルウェーハの製造方法、及びサセプタ
JP3788836B2 (ja) 気相成長用サセプタ及びその製造方法
CN115704109A (zh) SiC外延晶片及SiC外延晶片的制造方法
JP7697397B2 (ja) ポリシリコンウェーハの製造方法
JP5780491B2 (ja) シリコンエピタキシャルウェーハの製造方法
US20240191393A1 (en) Epitaxy susceptor, epitaxy growth apparatus and manufacturing method of semiconductor device
JP3424069B2 (ja) エピタキシャルシリコン基板の製造方法
JPH06151864A (ja) 半導体基板及びその製造方法
WO2020158657A1 (ja) 成膜装置及び成膜方法
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP7392526B2 (ja) 炭化ケイ素単結晶基板の製造方法
JPH08250430A (ja) 単結晶薄膜の製造方法
JP7683803B1 (ja) エピタキシャルウェーハの製造方法
JP2021082793A (ja) ＳｉＣエピタキシャルウェハの製造装置及びＳｉＣエピタキシャルウェハの製造方法
JP3112796B2 (ja) 化学気相成長方法
CN120767187A (zh) 外延晶圆及改善外延晶圆平坦度的方法和装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23788078

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380033330.8

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23788078

Country of ref document: EP

Kind code of ref document: A1