WO2023189014A1 - 半導体膜、及び半導体膜の製造方法 - Google Patents

半導体膜、及び半導体膜の製造方法 Download PDF

Info

Publication number
WO2023189014A1
WO2023189014A1 PCT/JP2023/006147 JP2023006147W WO2023189014A1 WO 2023189014 A1 WO2023189014 A1 WO 2023189014A1 JP 2023006147 W JP2023006147 W JP 2023006147W WO 2023189014 A1 WO2023189014 A1 WO 2023189014A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor film
atoms
tin
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/006147
Other languages
English (en)
French (fr)
Inventor
一吉 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to KR1020247032139A priority Critical patent/KR20240168335A/ko
Priority to DE112023001722.0T priority patent/DE112023001722T5/de
Priority to US18/852,660 priority patent/US20250220975A1/en
Priority to JP2024511442A priority patent/JPWO2023189014A1/ja
Priority to CN202380027706.4A priority patent/CN118946957A/zh
Publication of WO2023189014A1 publication Critical patent/WO2023189014A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0057—Reactive sputtering using reactive gases other than O2, H2O, N2, NH3 or CH4
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567—Treatment time
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/72—Products characterised by the absence or the low content of specific components, e.g. alkali metal free alumina ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605—Treating the starting powders individually or as mixtures
    • C04B35/6261—Milling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type

Definitions

  • the present invention relates to a semiconductor film. More specifically, the present invention relates to a semiconductor film containing solid-phase crystallized hydrogen atom-containing tin-doped indium oxide, a method for manufacturing the semiconductor film, a sputtering target used for manufacturing the semiconductor film, and a thin film transistor.
  • Tin-doped indium oxide is used as a transparent electrode in display devices, touch panels, etc. It is also used as a component of semiconductor devices, such as a semiconductor layer (sometimes referred to as a channel layer) of a thin film transistor (TFT) (see, for example, Patent Documents 1 to 6).
  • a semiconductor layer sometimes referred to as a channel layer
  • TFT thin film transistor
  • Patent Document 1 describes a thin film transistor having a gate electrode, a gate insulating film, a source electrode, a drain electrode, and a semiconductor layer made of an ITO film with low conductivity, in which the semiconductor layer has a carrier concentration of 10 18 atoms/cm. -3 or less, and a TFT in which the semiconductor layer is a light-transmitting film is disclosed.
  • Patent Document 2 discloses the use of another covalently bonded oxide of a non-transition metal provided with dopant atoms as the semiconductor material of the channel region. It also teaches that by setting the concentration of dopant atoms in the range of 0.001% to 0.3%, it is possible to obtain a conductivity high enough to be used as a semiconductor material for a switching element.
  • Patent Document 3 discloses a TFT that has a crystalline indium oxide semiconductor film and in which the content of a metal element with a positive valence of 4 or more relative to the metal element contained in the semiconductor film is 10 atomic ppm or less.
  • impurities in semiconductor films made of crystalline indium oxide, specifically metal elements with positive valences of 4 or higher affect the trap density of semiconductor films, and proposed the use of high-purity crystalline indium oxide. ing.
  • Patent Document 4 describes an In 2 O 3 sintered body containing tin as an additive element, in which the number of tin atoms is 0.01 to 0.01 as a ratio to the total number of atoms of all metal elements in the sintered body.
  • a tin-containing In 2 O 3 sintered body is disclosed in which the relative density becomes 98% or more by adding 0.2%.
  • Patent Document 5 discloses that a sputtering target made of a metal oxide is subjected to DC sputtering at a water pressure of 3 ⁇ 10 ⁇ 4 to 5 ⁇ 10 ⁇ 2 Pa in a sputtering apparatus to form a film-formed body.
  • a method for forming a crystallized oxide semiconductor is disclosed.
  • Patent Document 6 discloses a laminated structure having an oxide semiconductor thin film layer and a TFT using the same for a channel layer, and the materials constituting the oxide semiconductor thin film layer include indium oxide, Ga-doped indium oxide, and Al. It is disclosed that the material has a laminated structure consisting of indium oxide doped with , indium oxide doped with Zn, and indium oxide doped with Sn.
  • an oxide semiconductor film with high mobility can be formed by forming a film of high purity indium oxide by sputtering in the presence of water or hydrogen, and then crystallizing the film.
  • heat treatment at a high temperature for example, 350° C. or higher
  • a semiconductor film containing a solid phase crystallized product of tin and hydrogen-doped indium oxide 2.
  • the content ratio of tin atoms (Sn) to the total of indium atoms (In) and tin atoms (Sn) in the solid phase crystallized product [Sn/(In+Sn): molar ratio] is 0.000005 to 0.008, 2.
  • the semiconductor film according to 1, wherein the hydrogen atom (H) concentration measured by secondary ion mass spectrometry is 0.5 ⁇ 10 20 to 50 ⁇ 10 20 atoms/cc. 3.
  • the semiconductor film according to 1 or 2 which has a tapered cross section. 4.
  • the method for manufacturing a semiconductor film according to any one of 1 to 3, comprising: Sputtering a tin-doped indium oxide (ITO) sputtering target in a film-forming gas containing a gas supplying hydrogen atoms at a partial pressure of 0.5 to 12% to form an amorphous film; A manufacturing method comprising the step of heating and crystallizing the amorphous film. 5.
  • the manufacturing method according to 4 further comprising a step of processing the etched cross section into a tapered shape in a photolithography step after the step of forming the amorphous film. 6.
  • the content ratio of tin atoms (Sn) to the total of indium atoms (In) and tin atoms (Sn) [Sn/(In+Sn): molar ratio] is 0.000005 to 0.008, and the content of tin and hydrogen-doped indium oxide is 0.000005 to 0.008.
  • Tin-doped indium oxide sputtering target for forming amorphous films. 7 A thin film transistor comprising the semiconductor film according to any one of 1 to 3.
  • the present invention it is possible to provide a semiconductor film that exhibits a small decrease in mobility even when heat treated at high temperatures to stabilize a TFT, and a method for manufacturing the same. Furthermore, it is possible to provide a sputtering target that allows stable film formation when manufacturing the semiconductor film.
  • FIG. 1 is a schematic cross-sectional view of a TFT according to an embodiment of the present invention.
  • 1 is a SEM photograph of a cross section of a sputtering target produced in Example 1-1.
  • FIG. 2 is a schematic cross-sectional view of a TFT manufactured in an example. This is a transfer curve of the TFT manufactured in Example 2-1. 2 is a Vg- ⁇ graph of the TFT manufactured in Example 2-1. This is a transfer curve of the TFT manufactured in Comparative Example 3-1. It is a Vg- ⁇ graph of the TFT manufactured in Comparative Example 3-1.
  • film or “thin film” and the term “layer” may be interchanged with each other in some cases.
  • the "oxide sintered body” may be simply referred to as the "sintered body”.
  • a “sputtering target” may be simply referred to as a "target.”
  • electrically connected includes a case of being connected via "something that has some kind of electrical effect.”
  • something that has some kind of electrical effect is not particularly limited as long as it enables transmission and reception of electrical signals between connected objects.
  • things that have some kind of electrical action include electrodes, wiring, switching elements (transistors, etc.), resistance elements, inductors, capacitors, and other elements with various functions.
  • the functions of the source and drain of a transistor may be interchanged when transistors with different polarities are used or when the direction of current changes during circuit operation. Therefore, in this specification and the like, the terms source and drain can be used interchangeably.
  • x to y represents a numerical range of "x to y”.
  • the upper and lower limits stated for numerical ranges can be combined arbitrarily.
  • a combination of two or more of the individual embodiments of the present invention described below is also an embodiment of the present invention.
  • the semiconductor film according to the present embodiment includes a solid phase crystallized product of tin and hydrogen-doped indium oxide (hereinafter, tin and hydrogen-doped indium oxide may be abbreviated as H:ITO).
  • solid phase crystallization means heating and crystallizing an amorphous (non-crystalline) body in a solid phase state.
  • vapor phase crystallization means, for example, crystallization by film formation.
  • vapor phase crystallized indium oxide or tin-doped indium oxide cannot be etched without using a strong acid such as aqua regia.
  • a strong acid such as aqua regia.
  • strong acid it may damage the source electrode, drain electrode, gate electrode, etc. that constitute the TFT, so its use is limited.
  • damage to the interlayer insulating film, gate insulating film, etc. is also possible.
  • the amorphous film used for solid-phase crystallization can be etched with organic acids such as oxalic acid, which is a weak acid, so it does not affect the source electrode, drain electrode, gate electrode, etc. that make up the TFT, so it can be stably etched.
  • organic acids such as oxalic acid, which is a weak acid, so it does not affect the source electrode, drain electrode, gate electrode, etc. that make up the TFT, so it can be stably etched.
  • organic acids such as oxalic acid, which is a weak acid, so it does not affect the source electrode, drain electrode, gate electrode, etc. that make up the TFT, so it can be stably etched.
  • organic acids such as oxalic acid, which is a weak acid, so it does not affect the source electrode, drain electrode, gate electrode, etc. that make up the TFT, so it can be stably etched.
  • Tin and hydrogen-doped indium oxide means that indium oxide is doped with tin atoms and hydrogen atoms.
  • the fact that tin and hydrogen are doped and the doping amount (content) can be measured by elemental analysis methods such as secondary ion mass spectrometry (SIMS), high frequency inductively coupled mass spectrometry (ICP-MS), and the like.
  • SIMS secondary ion mass spectrometry
  • ICP-MS high frequency inductively coupled mass spectrometry
  • the thickness of the semiconductor film in this embodiment is preferably 5 nm to 150 nm. Within this range, it is easy to obtain a homogeneous film, and the film forming time is appropriate, improving productivity. Furthermore, the mobility may increase when used in TFTs. Preferably it is 10 nm to 100 nm, more preferably 15 nm to 80 nm.
  • the content rate of tin atoms (Sn) to the total of indium atoms (In) and tin atoms (Sn) in the solid phase crystallized product [Sn/(In+Sn): molar ratio] is 0. It is preferably .000005 to 0.008. More preferably, it is 0.00001 to 0.005, still more preferably 0.00002 to 0.003, particularly preferably 0.00002 to 0.001. The upper limit may be less than 0.001.
  • the tin (Sn 4+ ) dopant is normally activated during crystallization, and Sn 4+ is substituted at the In site of the In 2 O 3 crystal to generate electron carriers, resulting in a transparent conductive film.
  • the amount of SnO 2 added as a raw material is 0.01% by mass, the amount of tin atoms per 1 cm3 becomes Since the number is 6.5 ⁇ 10 18 , the electron concentration is thought to be 10 18 or more, and it is expected that it will become a transparent conductive film.
  • the tin dopant is not activated in this embodiment, resulting in a semiconductor film.
  • the concentration of hydrogen atoms (H) contained in the semiconductor film is preferably 0.5 ⁇ 10 20 to 50 ⁇ 10 20 atoms/cc. If the amount is less than 0.5 ⁇ 10 20 atoms/cc, there may be no effect of hydrogen addition. In addition, in order to reduce the hydrogen content to less than 0.5 ⁇ 10 20 atoms/cc after hydrogenation film formation, it is necessary to remove hydrogen from the crystallized indium oxide film at high temperature and under high vacuum, which may reduce productivity. be. On the other hand, if it exceeds 50 ⁇ 10 20 atoms/cc, it may contain hydrogen due to physically adsorbed water, and as a result, mobility may decrease or TFT drive stability may decrease. . More preferably 1 ⁇ 10 20 to 30 ⁇ 10 20 atoms/cc, still more preferably 1 ⁇ 10 20 to 20 ⁇ 10 20 atoms/cc, particularly preferably 1 ⁇ 10 20 to 10 ⁇ 10 20 atoms /cc.
  • the hydrogen atom (H) concentration contained in the semiconductor film is the hydrogen concentration (atoms/cc) measured by secondary ion mass spectrometry (SIMS). Note that the hydrogen atom (H) concentration contained in the solid-phase crystallized material is not constant and may change in the depth direction of the film thickness, but it is shown as an average value.
  • the etched cross section thereof has a tapered shape. This makes it easier to ensure insulation from other films when forming TFT constituent films such as an interlayer insulating film and a gate insulating film.
  • the taper angle (the internal angle between the bottom and side of the cross section) is 45° to 90°. If the angle is less than 45°, the width of the tapered shape becomes wide, which may be unsuitable for manufacturing TFTs with short channel widths. On the other hand, if the angle exceeds 90 degrees, the coverage with the interlayer insulating film or the like is insufficient and the TFT may not operate due to contact with other layers.
  • the taper angle is preferably 50° to 85°, more preferably 55° to 80°.
  • the semiconductor film of the present invention can be produced by, for example, sputtering an ITO target in a film forming gas (sputtering gas) containing a gas supplying hydrogen atoms at a partial pressure of 0.5 to 12%. It can be manufactured by forming an amorphous film and then heating and crystallizing the amorphous film.
  • a film forming gas sputtering gas
  • the gas for supplying hydrogen atoms water (steam), hydrogen, etc. can be used.
  • the gas for supplying hydrogen atoms is preferably supplied to the sputtering apparatus in a gaseous state.
  • the concentration of the gas supplying hydrogen atoms during sputtering is adjusted according to the desired crystallization temperature.
  • the film tends to crystallize at low temperatures, so there is a possibility that a vapor phase crystallized film will be obtained.
  • crystallization may occur during heat treatment in the photolithography process, making it impossible to etch, or residue may be generated, resulting in poor etching, which may impede the production of TFTs.
  • the partial pressure of the hydrogen atom supply gas tends to increase the crystallization temperature. If the hydrogen atom supply gas is supplied at a partial pressure of more than 15%, the crystallization temperature due to heating will exceed the desired temperature, and the amorphous film may not crystallize, or even if it crystallizes, the degree of crystallinity may be low. . As a result, the mobility of the TFT may decrease.
  • the amount of hydrogen atom supply gas supplied is preferably 0.5 to 12% in terms of partial pressure, more preferably 1 to 12%, even more preferably 1 to 10%, particularly preferably 2 to 8%.
  • the film-forming gas may further contain an oxidizing gas.
  • an oxidizing gas oxygen, N2O , NO2, etc. can be used. Among them, oxygen is preferred.
  • hydrogen When hydrogen is used as the hydrogen atom supply gas, it is preferably used together with oxygen. When sputtering is performed by supplying only hydrogen without supplying oxygen, In 2 O 3 itself is reduced and oxygen vacancies occur, which may result in a transparent conductive film. When forming a semiconductor film, it is preferable to use a combination of oxygen and hydrogen or water and hydrogen.
  • the amount of oxygen supplied during sputtering is adjusted by the amount of hydrogen used together. As shown in the formula below, oxygen reacts with hydrogen to produce water. H 2 + 1/2O 2 ⁇ H 2 O Therefore, it is preferable that the amount of hydrogen supplied is at least twice that of oxygen. Thereby, hydrogen doping can be performed effectively.
  • the conditions for sputtering an ITO target in a film-forming gas containing at least one of a gas supplying hydrogen atoms and an oxidizing gas are not particularly limited, and may vary depending on the equipment used, the composition of the target, and the sputtering gas. It can be adjusted as appropriate depending on the composition and the like.
  • the film forming method is not particularly limited, and examples include DC sputtering, AC sputtering, RF sputtering, ICP sputtering, and reactive sputtering. Among these, pulsed DC sputtering can be preferably used as the DC sputtering.
  • the pulse frequency is, for example, 1 KHz to 1 MHz, preferably 10 KHz to 500 KHz, more preferably 30 KHz to 300 KHz.
  • the drive time during the pulse (the actual sputter drive rate, expressed as Duty (%)) is usually 30% to 95%, preferably 40% to 95%, and more preferably 50% to 95%. % to 90%.
  • the Duty When the Duty is 30% or less, the sputtering speed decreases, the sputtering time becomes longer, and productivity may decrease. When the Duty is 95% or more, the sputtering speed becomes too high, and yellow flakes increase during sputtering, which may adhere as foreign matter on the target and cause nodules to occur.
  • the sputtering film forming output with respect to the target area is, for example, 1 W/cm 2 to 10 W/cm 2 . If it is less than 1 w/cm 2 , the sputtering speed decreases, the sputtering time becomes longer, and productivity may decrease. Further, the density of the obtained film may decrease. At 10 W/cm 2 or more, the output is too high and a large amount of yellow flakes may be generated.
  • the film-forming output is around 8 W/cm 2 , it is possible to adjust to suppress the occurrence of yellow flakes by shortening the duty. If the film forming output is around 1w/ cm2 , increase the duty by increasing the sputtering speed to maintain high productivity, or suppress the generation of yellow flakes and nodules. I can do it.
  • the amorphous film is heated and crystallized to obtain the semiconductor film of the present invention (a film containing a solid phase crystallized product of H:ITO).
  • the crystallization treatment by heating is sometimes referred to as annealing.
  • the crystallization temperature is, for example, 200°C to 500°C. If the temperature is lower than 200°C, crystallization may not occur. On the other hand, if the temperature exceeds 500°C, the durability of the heating device may become a problem.
  • the temperature is 250°C to 450°C.
  • an oxide semiconductor film with good crystallinity can be obtained by, for example, maintaining the temperature in the crystallization temperature range for a certain period of time or increasing the temperature at a rate of 10° C./min or less. Since the crystallization temperature changes depending on the amount of hydrogen atom supply gas supplied during film formation, its combination with film formation conditions is important.
  • the holding time is preferably 5 to 60 minutes. If it is less than 5 minutes, crystallization may not start, and if it is more than 60 minutes, the holding time will be long, which will cause a decrease in productivity. Preferably it is 8 to 45 minutes, more preferably 10 to 30 minutes.
  • the first heat treatment can grow crystals, and the second heat treatment can stabilize the crystals.
  • the temperature may be changed in each heat treatment.
  • the first heat treatment may be performed at a low temperature and the second stage heat treatment may be performed at a high temperature to crystallize, or the first heat treatment may be performed at a high temperature and the second heat treatment may be performed at a low temperature to crystallize. It can also be stabilized.
  • An interlayer insulating film, a gate insulating film, etc. can also be provided by forming a SiO 2 film by N 2 treatment or CVD treatment between the first heat treatment and the second heat treatment.
  • a SiO 2 film by N 2 treatment or CVD treatment defects in the crystal structure may occur in the semiconductor film, or excess oxygen or hydrogen elements may exist between crystal layers or between layers.
  • the second stage heat treatment may be effective in stabilizing the semiconductor film.
  • the manufacturing method of this embodiment may include a step of processing the etched cross section into a tapered shape in a photolithography step after forming the amorphous film. Further, after being processed into a tapered shape, the amorphous film may be heated and crystallized (annealed).
  • the taper angle tends to increase as the adhesion between the resist and the amorphous film increases. As the adhesion decreases, the taper angle tends to become smaller. Therefore, by controlling the adhesion, the taper angle can be adjusted.
  • the taper angle tends to increase, and as the temperature decreases, the taper angle tends to decrease.
  • the adhesion between the resist and the amorphous film described above and the temperature of the etching solution can be controlled in combination.
  • the mobility does not decrease or decreases only slightly even when exposed to high temperatures. Therefore, even if high-temperature annealing is performed to stabilize the TFT, high mobility can be maintained, making it possible to achieve both high mobility and stable operation in the TFT.
  • the high temperature annealing temperature for stabilizing the TFT may be 250°C or higher, 300°C or higher, or 350°C or higher. Further, the temperature is usually 500°C or less.
  • Sputtering Target A sputtering target according to one embodiment of the present invention is a tin-doped indium oxide sputtering target for forming an amorphous film of tin and hydrogen-doped indium oxide. That is, it is an ITO target used in the manufacturing method of item 2 above.
  • the content ratio of tin atoms (Sn) to the total of indium atoms (In) and tin atoms (Sn) [Sn/(In+Sn): molar ratio] is preferably 0.000005 to 0.008. More preferably, it is 0.00002 to 0.005, still more preferably 0.00003 to 0.005, particularly preferably 0.00005 to 0.005.
  • the tin atoms dissolve in indium oxide and generate carriers, which has the effect of lowering the resistance of the target.
  • the target of this embodiment preferably has a relative density of 99.0% or more. This enables stable film formation. More preferably, the relative density is 99.1% or more. Note that the relative density is the ratio (%) of the actual value to the theoretical density (7.18 g/cm 3 ). Further, it is preferable that the bulk (specific) resistance value of the target is 10 m ⁇ cm or less. This enables stable film formation. More preferably, the bulk resistance value is 5 m ⁇ cm or less. Note that the bulk resistance value is a value measured by the method described in Examples.
  • the method for manufacturing the target of this embodiment is not particularly limited, and a general method can be used. Specifically, when the content of tin atoms is more than 0.0001, the raw materials indium oxide and tin oxide are mixed and ground, the mixed powder is molded, and then sintered to form an oxide sintered body. , it can be manufactured by cutting and polishing, and then fixing it on a backing plate.
  • the content of tin atoms is less than 0.0001, the relative density of the target may decrease or the bulk resistance value may increase.
  • a high-density, low-resistance sintered body target
  • the shape of the target can be selected depending on the sputtering device, such as round, rectangular, or cylindrical.
  • the purity of the raw material indium oxide is preferably 99.9% or more, more preferably 99.99% or more, and still more preferably 99.995% or more. High purity suppresses carrier scattering caused by impurities, making it possible to manufacture high-performance semiconductor films.
  • the crystal grain size in the target (sintered body) is preferably 0.5 to 20 ⁇ m. If it is less than 0.5 ⁇ m, the crystal grains are too small and the strength of the sintered body decreases, and cracks or microcracks may occur. On the other hand, if the crystal grains are larger than 20 ⁇ m, the crystals may grow abnormally and cracks may occur, or microcracks may occur inside the crystals. A target with microcracks may generate a large amount of yellow flakes or nodules. It takes time to remove yellow flakes and nodules, which shortens the actual sputtering time and may reduce productivity.
  • the crystal grain size is more preferably 1 to 15 ⁇ m, and even more preferably 1 to 10 ⁇ m.
  • the TFT according to this embodiment includes the semiconductor film of the present invention described above.
  • the semiconductor film of the present invention is used as a semiconductor layer (channel layer) of a TFT.
  • FIG. 1 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention.
  • the thin film transistor 100 includes a silicon wafer 20, a gate insulating film 30, a semiconductor film 40, a source electrode 50, a drain electrode 60, and interlayer insulating films 70 and 70A.
  • the silicon wafer 20 is a gate electrode.
  • the gate insulating film 30 is an insulating film that blocks conduction between the gate electrode and the semiconductor film 40, and is provided on the silicon wafer 20.
  • the semiconductor film 40 is a channel layer and is provided on the gate insulating film 30.
  • a semiconductor film according to the present invention is used as the semiconductor film 40.
  • the source electrode 50 and the drain electrode 60 are conductive terminals for flowing a source current and a drain current to the semiconductor film 40, and are each provided so as to be in contact with the vicinity of both ends of the semiconductor film 40.
  • the interlayer insulating film 70 is an insulating film that blocks electrical conduction between the source electrode 50 and the drain electrode 60 and the semiconductor film 40 except for the contact portions.
  • the interlayer insulating film 70A is an insulating film that blocks electrical conduction between the source electrode 50 and the drain electrode 60 and the semiconductor film 40 except for the contact portions.
  • the interlayer insulating film 70A is also an insulating film that blocks electrical conduction between the source electrode 50 and the drain electrode 60.
  • the interlayer insulating film 70A is also a channel layer protective layer.
  • the materials for forming the drain electrode 60, the source electrode 50, and the gate electrode can be arbitrarily selected.
  • a silicon wafer is used as the substrate, and the silicon wafer also acts as an electrode, but the electrode material is not limited to silicon.
  • transparent electrodes such as ITO, indium zinc oxide (IZO), ZnO, and SnO2 , metal electrodes such as Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, and Ta, or alloys containing these.
  • a metal electrode or a laminated electrode can be used.
  • the gate electrode may be formed on a substrate such as glass.
  • the materials forming the interlayer insulating films 70 and 70A include, for example, SiO 2 , SiNx, Al 2 O 3 , Ta 2 O 5 , TiO 2 , MgO, ZrO 2 , CeO 2 , K 2 O, and Li.
  • Compounds such as 2O , Na2O , Rb2O , Sc2O3 , Y2O3 , HfO2 , CaHfO3 , PbTiO3 , BaTa2O6 , SrTiO3 , Sm2O3 , and AlN are used. be able to.
  • the shape of the thin film transistor according to this embodiment is not particularly limited, but it is preferably a bottom gate transistor, a top gate transistor, a double gate transistor, a dual gate transistor, a back channel etch transistor, an etch stopper transistor, or the like.
  • On/Off characteristics are a factor that determines the display performance of a display.
  • the On/Off ratio is preferably 6 digits or more.
  • the On current is important because of current drive, but the On/Off ratio is preferably 6 digits or more.
  • the TFT preferably has an On/Off ratio of 1 ⁇ 10 6 or more.
  • the On/Off ratio is more preferably 1 ⁇ 10 6 to 1 ⁇ 10 12 , more preferably 1 ⁇ 10 7 to 10 11 , and even more preferably 10 8 to 10 10 .
  • a liquid crystal display can be driven.
  • an organic EL with high contrast can be driven.
  • the On/Off ratio is 1 ⁇ 10 12 or less, the off-state current can be reduced to 10 ⁇ 11 A or less, and when a thin film transistor is used as a transfer transistor or a reset transistor of a CMOS image sensor, the image retention time can be increased. or improve sensitivity.
  • the method for measuring the On/Off ratio will be explained in detail in Examples.
  • the mobility of the TFT is preferably 5 cm 2 /Vs or more, more preferably 10 cm 2 /Vs or more.
  • the method for measuring linear mobility will be explained in detail in Examples.
  • the threshold voltage (Vth) is preferably -3.0 to 3.0V, more preferably -2.0 to 2.0V, even more preferably -1.0 to 1.0V.
  • the threshold voltage (Vth) is ⁇ 3.0 V or higher, a TFT with high mobility can be obtained.
  • the threshold voltage (Vth) is 3.0 V or less, a TFT with a small off-state current and a large on-off ratio can be obtained.
  • the method for measuring the threshold voltage (Vth) will be explained in detail in Examples.
  • the off-state current is preferably 1 ⁇ 10 ⁇ 10 A or less, more preferably 1 ⁇ 10 ⁇ 11 A or less, and even more preferably 1 ⁇ 10 ⁇ 12 A or less.
  • an organic EL with high contrast can be driven.
  • a transfer transistor or a reset transistor of a CMOS image sensor it is possible to lengthen the image retention time and improve sensitivity. The method for measuring off-state current will be explained in detail in Examples.
  • the TFT according to this embodiment can be suitably used in display elements such as solar cells, liquid crystal elements, organic electroluminescent elements, and inorganic electroluminescent elements, power semiconductor elements, and electronic devices such as touch panels.
  • display elements such as solar cells, liquid crystal elements, organic electroluminescent elements, and inorganic electroluminescent elements, power semiconductor elements, and electronic devices such as touch panels.
  • Example 1-1 0.01% by mass of tin oxide (manufactured by Kojundo Kagaku Co., Ltd.) was added to 99.99% by mass of indium oxide (manufactured by Kojundo Kagaku Co., Ltd.) and mixed using a planetary ball mill (manufactured by Fritsch AG, Germany, Pulverisette 5). Shattered. Zirconia beads were used as the grinding media, the rotation speed was 220 rpm, and the treatment was carried out for 4 hours. The obtained powder was granulated, press molded, and pressure molded using CIP (cold isostatic pressing). The molded body was fired at 1450° C.
  • CIP cold isostatic pressing
  • Example 1-1 the sputtering target had no cracks or the like and could be manufactured satisfactorily.
  • Examples 1-2 to 1-5 As shown in Table 1, a sputtering target was produced in the same manner as in Example 1-1, except that the combination of indium oxide and tin oxide was changed. In the example, the sputtering target had no cracks or the like and could be manufactured satisfactorily.
  • Comparative examples 1-1 to 1-3 As shown in Table 1, a sputtering target was produced in the same manner as in Example 1-1, except that the blend of indium oxide and tin oxide was changed and a ball mill was used for mixing and pulverizing the raw materials. In the ball mill, raw materials and zirconia balls were placed in a plastic container and rotated for 24 hours using a rotating roll.
  • Table 1 shows the raw material composition, the atomic (mol) ratio calculated from the composition, the number of tin atoms per 1 cm3 , the relative density, and the bulk resistance of the sputtering targets manufactured in each of the above examples.
  • the atomic ratio is the value of (In or Sn)/(In+Sn).
  • sputtering was performed continuously for 2 hours using CS200 manufactured by ULVAC in an argon gas atmosphere containing 6% water (partial pressure), applying a sputtering pressure of 0.5 Pa and a DC power of 400 W (target with a diameter of 4 inches). The presence or absence of abnormal discharge was observed during the test. The results are shown in Table 1.
  • the number of tin atoms per 1 cm 3 was calculated assuming a density of 7.18 g/cm 3 and a formula weight of indium oxide of 277.64. In both Examples and Comparative Examples, the number of tin atoms per cm3 is 1x1018 or more, so the electron concentration is thought to be 1018 or more, so a target was used to form the film. The resulting film is expected to become a conductive film. However, in the examples described later, a semiconductor film is obtained.
  • the relative density is actually measured value x 100/theoretical density (7.18 g/cm 3 ).
  • the bulk resistance value (m ⁇ cm) was measured based on the four-probe method (JIS R 1637) using a resistivity meter Loresta (Mitsubishi Chemical Corporation, Loresta AX MCP-T370). The measurement points were 5 points in total: the center of the sputtering target and 4 points between the four corners and the center, and the average value of the 5 points was taken as the bulk resistance value.
  • the sputtering target manufactured using the planetary ball mill has a relative density of 99% or more, no abnormal discharge was observed during sputtering, and stable film formation was possible.
  • FIG. 2 is an SEM photograph of the cross section of the sputtering target (oxide sintered body) produced in Example 1-1. From FIG. 2, the average grain size is 3.1 ⁇ m.
  • Examples 2-1 to 2-5 Using the sputtering target produced in Example 1-1, a semiconductor film (sample for evaluation) and a semiconductor layer of a TFT were fabricated under the film forming conditions (film forming atmosphere gas partial pressure ratio) shown in Table 2.
  • TFT shown in FIG. 3 was fabricated.
  • (1) Formation of oxide (amorphous) film A silicon wafer 20 (gate electrode) with a SiO 2 thermal oxide film (gate insulating film 30) was used as a substrate.
  • a 40 nm thick film was formed on the SiO 2 thermal oxide film by sputtering through a metal mask using the sputtering target manufactured in Example 1-1 under the same film formation conditions as in (A) (1) above.
  • An amorphous film 40 was formed.
  • Crystallinity of film Evaluation samples before and after the above-mentioned annealing A were evaluated. The crystallinity of the oxide film was evaluated by X-ray diffraction (XRD) measurement. If no peak was observed in XRD measurement, it was determined to be “amorphous", and if a peak was observed in XRD measurement, it was determined to be "crystalline”. In addition, when a broad micropattern instead of a clear peak was observed, it was classified as "microcrystal”. In addition, when the X-ray diffraction spectrum obtained by XRD measurement of the material indicated as "crystal" was evaluated, it was confirmed that it was crystalline with a bixbite structure.
  • XRD X-ray diffraction
  • the evaluation sample before annealing A was evaluated.
  • the etching characteristics of the oxide film were evaluated using the taper angle. Specifically, a resist film patterned into 1 mm lines and spaces was formed on the substrate on which the oxide film was formed by a photolithography process.
  • the etching time was set to 1.5 times the just etching time using a 4% oxalic acid aqueous solution, and the cross section of the etched surface was observed with a SEM to measure the etching angle.
  • the evaluation sample after the above-mentioned Anneal C was evaluated. Measurement was performed using a quadrupole secondary ion mass spectrometer (D-SIMS, manufactured by ULVAC-PHI) under measurement conditions of a Cs ion source of 1 kV, a primary ion current of 100 nA, and a chamber vacuum of 5 ⁇ 10 ⁇ 10 torr.
  • the H secondary ion intensity at each depth obtained by a quadrupole secondary ion mass spectrometer was integrated by the film thickness to remove the influence of the semiconductor film interface. The intensity was normalized using a -O thin film, the hydrogen concentration was quantified, and the average value of the obtained values was taken as the hydrogen atom concentration.
  • TFT characteristics evaluation The linear mobility, threshold voltage (Vth), On/Off ratio, and off current of the TFTs after Anneal A and Anneal C were evaluated.
  • the linear mobility was determined from the transfer characteristics when 0.1 V was applied to the drain voltage. Specifically, a graph of the transfer characteristic Id-Vg was created, the transconductance (Gm) of each Vg was calculated, and the mobility was derived using a linear region equation. Note that Gm is expressed by ⁇ (Id)/ ⁇ (Vg), and Vg was applied from ⁇ 15 to 25 V, and the maximum mobility in that range was defined as linear mobility.
  • Id is the current between the source and drain electrodes
  • Vg is the gate voltage when voltage Vd is applied between the source and drain electrodes.
  • the TFT after the above-mentioned Anneal C was evaluated.
  • the field effect mobility ⁇ in the linear region was determined from the transfer characteristics when 0.1 V was applied to the drain voltage. Specifically, a graph of the transfer characteristic Id-Vg was created, the transconductance (Gm) of each Vg was calculated, and the field effect mobility was derived using a linear region equation. Gm is expressed by ⁇ (Id)/ ⁇ (Vg). Vg is applied from ⁇ 15 to 20 V, and the maximum mobility in that range is defined as field effect mobility.
  • Id is the current between the source and drain electrodes
  • Vg is the gate voltage when voltage Vd is applied between the source and drain electrodes.
  • Examples 3-1 to 3-3 Using the sputtering target manufactured in Example 1-2, a semiconductor film (sample for evaluation) and a semiconductor layer of a TFT were produced in the same manner as in Example 2-1, except that the film formation conditions shown in Table 3 were used. ,evaluated. The results are shown in Table 3.
  • Examples 4-1 to 4-3 Using the sputtering target produced in Example 1-3, a semiconductor film (evaluation sample) and a TFT semiconductor layer were produced in the same manner as in Example 2-1, except that the film formation conditions shown in Table 4 were used. ,evaluated. In Example 4-3, a pulsed DC sputtering method was used, with a pulse frequency of 100 kHz and a duty of 50%. The results are shown in Table 4.
  • Examples 5-1 to 5-3 Using the sputtering target manufactured in Example 1-4, a semiconductor film (evaluation sample) and a semiconductor layer of a TFT were produced in the same manner as in Example 2-1, except that the film formation conditions shown in Table 5 were used. ,evaluated. In Example 5-3, a pulsed DC sputtering method was used, and the pulse frequency was 100 kHz and the duty was 50%. The results are shown in Table 5.
  • Examples 6-1 to 6-3 Using the sputtering target manufactured in Example 1-5, a semiconductor film (evaluation sample) and a semiconductor layer of a TFT were produced in the same manner as in Example 2-1, except that the film forming conditions shown in Table 6 were used. ,evaluated. The results are shown in Table 6.
  • Comparative examples 2-1 to 2-3 Using the sputtering target manufactured in Comparative Example 1-1, a semiconductor film (evaluation sample) and a semiconductor layer of a TFT were produced in the same manner as in Example 2-1, except that the film formation conditions shown in Table 7 were used. ,evaluated. The results are shown in Table 7. As in Comparative Example 2-1, when a high-purity indium oxide target is used, the linear mobility of the TFT characteristic shows 30 cm 2 /V after annealing A at 300°C, but the stabilization treatment ( After annealing at 350° C., which is annealing C), the linear mobility decreased to 10 cm 2 /V ⁇ s.
  • Comparative examples 3-1 to 3-4 Using the sputtering target manufactured in Example 1-1, a semiconductor film (sample for evaluation) and a semiconductor layer of a TFT were produced in the same manner as in Example 2-1, except that the film forming conditions shown in Table 8 were used. ,evaluated. The results are shown in Table 8.
  • FIG. 4 is a transfer curve of the TFT manufactured in Example 2-1.
  • FIG. 5 is a Vg- ⁇ graph of the TFT manufactured in Example 2-1.
  • FIG. 6 is a transfer curve of the TFT manufactured in Comparative Example 3-1.
  • FIG. 7 is a Vg- ⁇ graph of the TFT manufactured in Comparative Example 3-1. It can be seen from FIGS. 4 and 5 that the TFT in which the semiconductor film is formed with the water partial pressure in the sputtering gas of 6% exhibits good performance. On the other hand, from FIGS. 6 and 7, it can be seen that when the film is formed in the absence of a hydrogen atom supply gas as in the comparative example, the characteristics of the obtained TFT are inferior even if sputtering is performed in the presence of oxygen.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)

Abstract

スズ及び水素ドープ酸化インジウムの固相結晶化物を含む、半導体膜。

Description

半導体膜、及び半導体膜の製造方法
　本発明は、半導体膜に関する。さらに詳しくは、固相結晶化した水素原子含有スズドープ酸化インジウムを含む半導体膜、該半導体膜の製造方法、該半導体膜の製造に用いるスパッタリングターゲット及び薄膜トランジスタに関する。
　スズドープ酸化インジウム（ＩＴＯ）は、透明電極として表示装置やタッチパネル等に使用されている。また、薄膜トランジスタ（ＴＦＴ）の半導体層（チャネル層ともいうことがある。）等、半導体装置の構成部材としても使用されている（例えば、特許文献１～６参照。）。
　特許文献１には、ゲ－ト電極とゲート絶縁膜とソ－ス電極とドレイン電極と導電性の低いＩＴＯ膜の半導体層とを有する薄膜トランジスタにおいて、前記半導体層のキャリア濃度が１０１８個・ｃｍ－３以下で、かつ前記半導体層を透光性膜としたＴＦＴが開示されている。
　特許文献２には、チャネル領域の半導体材料に、ドーパント原子を設けた非遷移金属の他の共有結合酸化物を用いることが開示されている。また、ドーパント原子の濃度は０．００１％乃至０．３％の範囲とすることによってスイッチング素子の半導体材料として用いるに充分な高さの導電度を得ることができると教示している。
　特許文献３には、結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる金属元素に対する正４価以上の金属元素の含有量が１０原子ｐｐｍ以下であるＴＦＴが開示されている。結晶質酸化インジウムからなる半導体膜の不純物、具体的には、正４価以上の金属元素が半導体膜のトラップ密度に影響を与えることを見出し、高純度の結晶質酸化インジウムを用いることを提案している。
　特許文献４には、添加元素としてスズを含有するＩｎ２Ｏ３焼結体であって、スズの原子数が、焼結体中の全金属元素の原子数の総和に対する比率として０．０１～０．２％添加することにより、相対密度が９８％以上となることを特徴とするスズ含有Ｉｎ２Ｏ３焼結体が開示されている。
　特許文献５には、スパッタリング装置内の水分圧３×１０－４～５×１０－２Ｐａで、金属酸化物からなるスパッタリングターゲットをＤＣスパッタリングして成膜体を成膜し、成膜体を結晶化する酸化物半導体の成膜方法が開示されている。
　特許文献６には、酸化物半導体薄膜層を有する積層構造及びそれをチャネル層に用いたＴＦＴが開示され、酸化物半導体薄膜層を構成する材料が、酸化インジウム、Ｇａをドープした酸化インジウム、Ａｌをドープした酸化インジウム、Ｚｎをドープした酸化インジウム、及びＳｎをドープした酸化インジウムからなる積層構造であることが開示されている。
特開平０５－２５１７０５号公報 特表平１１－５０５３７７号公報 国際公開第２０１０/０４７０６３号 特開２０１１－０９３７３０号公報 特開２０１１―２２２５５７号公報 特開２０１２－２５３３１５号公報
　高純度酸化インジウムを、水又は水素の存在下にスパッタリングで成膜し、その後、膜を結晶化することにより、高移動度の酸化物半導体膜が形成できることは知られている。しかしながら、ＴＦＴの安定化のために実施される高温（例えば、３５０℃以上）での熱処理により、移動度が低下する場合があった。このため、ＴＦＴにおいて高移動度と安定作動を両立することが難しい場合があった。
　本発明の目的は、ＴＦＴの安定化のために高温で熱処理しても移動度の低下が小さい半導体膜及びその製造方法を提供することである。また、該半導体膜を製造する際に、安定した成膜ができるスパッタリングターゲットを提供することである。
　本発明によれば、以下の半導体膜等が提供される。
１．スズ及び水素ドープ酸化インジウムの固相結晶化物を含む、半導体膜。
２．前記固相結晶化物におけるインジウム原子（Ｉｎ）及びスズ原子（Ｓｎ）の合計に対するスズ原子（Ｓｎ）の含有率[Ｓｎ／（Ｉｎ＋Ｓｎ）：ｍｏｌ比]が０．０００００５～０．００８であり、
　二次イオン質量分析法により計測した水素原子（Ｈ）濃度が０．５×１０２０～５０×１０２０ａｔｏｍｓ／ｃｃである、１に記載の半導体膜。
３．断面がテーパー形状である、１又は２に記載の半導体膜。
４．１～３のいずれかに記載の半導体膜の製造方法であって、
　スズドープ酸化インジウム（ＩＴＯ）スパッタリングターゲットを、水素原子を供給するガスを、分圧で０．５～１２％含む成膜ガス中にてスパッタリングして、アモルファス膜を成膜する工程と、
　前記アモルファス膜を加熱して結晶化する工程と、を有する、製造方法。
５．前記アモルファス膜を成膜する工程後に、フォトリソ工程においてエッチング断面をテーパー形状に加工する工程を有する、４に記載の製造方法。
６．インジウム原子（Ｉｎ）及びスズ原子（Ｓｎ）の合計に対するスズ原子（Ｓｎ）の含有率[Ｓｎ／（Ｉｎ＋Ｓｎ）：ｍｏｌ比]が０．０００００５～０．００８であり、スズ及び水素ドープ酸化インジウムのアモルファス膜を形成するための、スズドープ酸化インジウムスパッタリングターゲット。
７．１～３のいずれかに記載の半導体膜を含む、薄膜トランジスタ。
　本発明によれば、ＴＦＴの安定化のために高温で熱処理しても移動度の低下が小さい半導体膜及びその製造方法を提供することができる。また、該半導体膜を製造する際に、安定した成膜ができるスパッタリングターゲットを提供することができる。
本発明の一実施形態に係るＴＦＴの概略断面図である。 実施例１－１で作製したスパッタリングターゲットの断面のＳＥＭ写真である。 実施例で作製したＴＦＴの概略断面図である。 実施例２－１で作製したＴＦＴのトランスファーカーブである。 実施例２－１で作製したＴＦＴのＶｇ－μグラフである。 比較例３－１で作製したＴＦＴのトランスファーカーブである 比較例３－１で作製したＴＦＴのＶｇ－μグラフである。
　本明細書等において、「膜」又は「薄膜」という用語と、「層」という用語とは、場合によっては、互いに入れ替えることが可能である。
　本明細書等の焼結体及び酸化物薄膜において、「化合物」という用語と、「結晶相」という用語は、場合によっては、互いに入れ替えることが可能である。
　本明細書において、「酸化物焼結体」を単に「焼結体」と称する場合がある。
　本明細書において、「スパッタリングターゲット」を単に「ターゲット」と称する場合がある。
　 本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極、配線、スイッチング素子（トランジスタ等）、抵抗素子、インダクタ、キャパシタ、及びその他の各種機能を有する素子等が含まれる。
　本明細書等において、トランジスタが有するソースやドレインの機能は、異なる極性のトランジスタを採用する場合又は回路動作において電流の方向が変化する場合等には入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる。
　本明細書において、「ｘ～ｙ」は「ｘ以上、ｙ以下」の数値範囲を表すものとする。数値範囲に関して記載された上限値及び下限値は任意に組み合わせることができる。
　また、以下に記載される本発明の個々の形態を２つ以上組み合わせた形態もまた、本発明の形態である。
１．半導体膜
　本実施形態に係る半導体膜は、スズ及び水素ドープ酸化インジウム（以下、スズ及び水素ドープ酸化インジウムをＨ：ＩＴＯと略記することがある。）の固相結晶化物を含む。
　ここで、固相結晶化とは、固相状態のアモルファス（非晶質）体を加熱結晶化することを意味する。一方、気相結晶化とは、例えば、成膜により結晶化することを意味する。
　気相結晶化した酸化インジウムやスズドープ酸化インジウム（ＩＴＯ）は、王水等の強酸を用いないとエッチングできないことが知られている。強酸でエッチングする場合、ＴＦＴを構成するソース電極、ドレイン電極、ゲート電極等に損傷を与えることがあるため、使用が制限される。また、層間絶縁膜やゲート絶縁膜等への損傷も考えられる。
　一方、固相結晶化に用いられるアモルファス膜は、弱酸である蓚酸等の有機酸でもエッチングできることから、ＴＦＴを構成するソース電極、ドレイン電極、ゲート電極等への影響がないため、安定してＴＦＴを製造することができる。
　本態様では、例えば、スパッタリングで成膜した固相状態のアモルファス膜を、エッチング後に加熱により結晶化することで、Ｈ：ＩＴＯの固相結晶化物を含む半導体膜を得ることができる。
　スズ及び水素ドープ酸化インジウム（Ｈ：ＩＴＯ）とは、酸化インジウムにスズ原子及び水素原子がドーピングされていることを意味する。
　スズ及び水素がドーピングされていること及びドーピング量（含有率）は、二次イオン質量分析法（ＳＩＭＳ）等の元素分析法、高周波誘導結合質量分析（ＩＣＰ－ＭＳ）等により測定できる。
　本態様の半導体膜の厚さは、５ｎｍ～１５０ｎｍが好ましい。該範囲であれば、均質な膜が得られやすく、また、成膜時間が適切であり生産性が向上する。また、ＴＦＴに使用した際の移動度が高くなることがある。好ましくは１０ｎｍ～１００ｎｍであり、より好ましくは１５ｎｍ～８０ｎｍである。
　酸化インジウムにスズ原子を添加することにより、焼結体結晶の焼結性（結晶性）を向上する効果があることが知られている。同様に、スズ原子を添加した酸化インジウム膜は、膜の結晶性が向上すると考えられる。
　スズ原子の添加量が少ないと、例えば３５０℃以上の加熱に耐えられない半導体膜となる場合がある。一方、スズ原子を添加しすぎると、透明導電膜となり、半導体膜として機能しない場合がある。
　上記観点から、本態様の半導体膜において、固相結晶化物におけるインジウム原子（Ｉｎ）及びスズ原子（Ｓｎ）の合計に対するスズ原子（Ｓｎ）の含有率[Ｓｎ／（Ｉｎ＋Ｓｎ）：ｍｏｌ比]は０．０００００５～０．００８であることが好ましい。より好ましくは、０．００００１～０．００５であり、さらに好ましくは０．００００２～０．００３であり、特に好ましくは０．００００２～０．００１である。上限は０．００１未満であってもよい。
　また、ＩＴＯは通常、結晶化によりスズ（Ｓｎ４＋）ドーパントが活性化し、Ｉｎ２Ｏ３結晶のＩｎサイトにＳｎ４＋が置換して電子キャリアを発生し、透明導電膜になることが知られている。例えば、添加したスズ原子の全てが活性化し、スズドーパント当たり２個の電子キャリアを放出すると、原料であるＳｎＯ２の添加量が０．０１質量％であっても、１ｃｍ３当たりのスズ原子の数は６．５×１０１８個であるため、電子濃度は１０１８個以上になると考えられ、透明導電膜となることが予想される。
　しかしながら驚くべきことに、本態様ではスズドーパントが活性化していないと考えられ、その結果、半導体膜となっている。
　また、結晶化過程において、ＨドーパントによりＳｎ４＋が還元されＳｎ２＋になり、Ｉｎ２Ｏ３結晶のＩｎサイトにＳｎ２＋が置換しても、電子キャリアを発生することはなく、半導体膜として作動している可能性も考えられるため、水素のドーピングが重要になる。
　さらに、結晶質の酸化インジウム薄膜の場合、酸素欠損によりキャリアが発生することはよく知られている。酸素欠損によるキャリア発生を、－ＯＨ基により埋めることにより、キャリア発生を抑制する効果も考えられる。
　一方で、Ｉｎ欠損も発生する可能性もある。この結晶中のＩｎ３＋欠損を３Ｈ＋により埋めている可能性も考えられる。Ｈ＋イオンのイオン半径は０．３８Åであり、Ｉｎ３＋イオンのイオン半径（６配位Ｉｎ３＋）は０．８０Åである。このことから、Ｉｎ欠損をイオン半径の小さなＨ＋イオンが埋めて、結晶としての安定性を保っている可能性も考えられる。
　上記の観点から、半導体膜に含まれる水素原子（Ｈ）濃度は、０．５×１０２０～５０×１０２０ａｔｏｍｓ／ｃｃであることが好ましい。０．５×１０２０ａｔｏｍｓ／ｃｃ未満では、水素の添加効果がない場合がある。また、水素添加成膜後に０．５×１０２０ａｔｏｍｓ／ｃｃ未満にするには、結晶化酸化インジウム膜を高温及び高真空下等で水素を離脱させる必要があり、生産性が低下する場合がある。一方、５０×１０２０ａｔｏｍｓ／ｃｃ超である場合、物理吸着水による水素量を含んでいる可能性があり、その結果、移動度が低下したり、ＴＦＴの駆動安定性が低下する場合がある。より好ましくは、１×１０２０～３０×１０２０ａｔｏｍｓ／ｃｃであり、さらに好ましくは、１×１０２０～２０×１０２０ａｔｏｍｓ／ｃｃであり、特に好ましく１×１０２０～１０×１０２０ａｔｏｍｓ／ｃｃである。
　なお、半導体膜に含まれる水素原子（Ｈ）濃度は、二次イオン質量分析法（ＳＩＭＳ）により測定した水素濃度（ａｔｏｍｓ／ｃｃ）とする。なお、固相結晶化物に含まれる水素原子（Ｈ）濃度は、膜厚の深さ方向に一定ではなく変化する場合があるが、平均値として示す。
　本態様の半導体膜では、そのエッチング断面がテーパー形状であることが好ましい。これにより、層間絶縁膜、ゲート絶縁膜等、ＴＦＴの構成膜を形成した時、他の膜との絶縁性の確保がしやすくなる。
　テーパー角（断面の下底と辺の内角）としては、４５°～９０°である。４５°未満では、テーパー形状の幅が広くなり、チャンネル幅の短いＴＦＴの製造には不向きとなる場合がある。一方、９０°超では、層間絶縁膜等による被覆率が足りずに他の層と接触し、ＴＦＴが作動しない場合がある。テーパー角は、好ましくは５０°～８５°であり、より好ましくは５５°～８０°である。
２．半導体膜の製造方法
　本発明の半導体膜は、例えば、ＩＴＯターゲットを、水素原子を供給するガスを、分圧で０．５～１２％含む成膜ガス（スパッタガス）中にてスパッタリングして、アモルファス膜を成膜し、その後、アモルファス膜を加熱して結晶化することにより製造できる。
　水素原子を供給するガスとしては、水（水蒸気）、水素等を用いることができる。水素原子を供給するガスは、気体の状態でスパッタ装置に供給することが好ましい。水素原子を供給するガスのスパッタ中の濃度は、所望する結晶化温度に合わせて調整する。
　例えば、水素原子供給ガスをスパッタ中の分圧として０．５％未満で供給した場合、膜が低温で結晶化する傾向にあるため、気相結晶化した膜が得られる可能性がある。その結果、フォトリソ工程での熱処理の際に結晶化を起こし、エッチングできなくなる場合や、残渣が発生してエッチング不良を起こし、ＴＦＴの製造に支障をきたす場合がある。
　一方、水素原子供給ガスの分圧を上げると、結晶化温度が高くなる傾向がある。水素原子供給ガスを分圧で１５％超供給した場合、加熱による結晶化温度が所望の温度以上になり、アモルファス膜が結晶化しない場合や、結晶化しても結晶化度が低くなる場合がある。その結果、ＴＦＴの移動度が低くなる場合がある。
　水素原子供給ガスの供給量は、分圧で０．５～１２％が好ましく、１～１２％がより好ましく、１～１０％がさらに好ましく、特に好ましくは２～８％である。
　成膜ガスには、さらに、酸化性ガスを混合してもよい。酸化性ガスとしては、酸素、Ｎ２Ｏ、ＮＯ２等を使用できる。なかでも酸素が好ましい。
　水素原子供給ガスとして水素を使用する場合、酸素と共に使用することが好ましい。酸素を供給せずに水素のみを供給してスパッタした場合、Ｉｎ２Ｏ３自体が還元されて酸素欠損を発生するため、透明導電膜となる場合がある。
　半導体膜を形成する場合は、酸素と水素、又は水と水素を組み合わせて使用することが好ましい。
　酸素と水素を組み合わせて使用する場合、スパッタ中における酸素の供給量は併用する水素量により調整する。下記式のように、酸素は水素と反応して水を生成する。
　　Ｈ２＋１／２Ｏ２→Ｈ２Ｏ
　したがって、水素の供給量は酸素の２倍以上であることが好ましい。これにより、効果的に水素ドープを行うことができる。
　一方、水素原子供給ガスとして水を使用する場合、水分子の有する水素原子により、水素ドーピング可能であるが、さらに水素を供給することにより、より効果的に水素をドーピングできるようになる。
　ＩＴＯターゲットを、水素原子を供給するガス及び酸化性ガスの少なくとも一方を共存させた成膜ガス中にてスパッタリングする際の条件は、特に限定せずに、使用装置、ターゲットの組成、スパッタガスの組成等により適宜調整することができる。
　成膜方法は特に限定されないが、例えば、ＤＣスパッタリング、ＡＣスパッタリング、ＲＦスパッタリング、ＩＣＰスパッタリング、反応性スパッタリング等が挙げられる。これらの中でも、ＤＣスパッタリングとして、パルスＤＣスパッタリングを好適に用いることができる。
　パルスＤＣスパッタリングの場合、パルス周波数は、例えば、１ＫＨｚ～１ＭＨｚであり、好ましくは１０ＫＨｚ～５００ＫＨｚ、より好ましくは３０ＫＨｚ～３００ＫＨｚである。また、パルス中の駆動時間（実際のスパッタ駆動の割合であり、Ｄｕｔｙ（％）と表す。）は、通常３０％～９５％であり、好ましくは４０％～９５％であり、より好ましくは５０％～９０％である。
　Ｄｕｔｙが３０％以下ではスパッタ速度が低下してスパッタ時間が長くなり生産性が落ちる場合がある。Ｄｕｔｙが９５％以上では、スパッタ速度が上がりすぎて、スパッタ中にイエローフレークが増え、ターゲット上に異物として付着しノジュールの発生原因になることがある。
　ターゲット面積に対するスパッタの成膜出力は、例えば、１Ｗ／ｃｍ２～１０Ｗ／ｃｍ２である。１ｗ／ｃｍ２未満では、スパッタ速度が低下しスパッタ時間が長くなり生産性が落ちる場合がある。また、得られる膜の密度が低下する場合が有る。１０Ｗ／ｃｍ２以上では、出力が高すぎてイエローフレークが大量発生する場合がある。
　成膜出力が８Ｗ／ｃｍ２付近の場合は、Ｄｕｔｙを短くすることにより、イエローフレークの発生を抑えるように調整することができる。成膜出力が１ｗ／ｃｍ２付近の出力の場合は、Ｄｕｔｙを長くすることにより、スパッタ速度を上げて生産性を高く維持するように調整したり、イエローフレークの発生やノジュールの発生を抑えることができる。
　スパッタリングによりアモルファス膜を形成した後、アモルファス膜を加熱して結晶化することにより、本発明の半導体膜（Ｈ：ＩＴＯの固相結晶化物を含む膜）が得られる。なお、加熱による結晶化処理をアニールと称する場合がある。
　結晶化温度は、例えば２００℃～５００℃である。２００℃未満では、結晶化しない場合がある。一方、５００℃を超えると加熱装置の耐久性が課題となる場合がある。好ましくは２５０℃～４５０℃である。
　結晶化処理では、例えば、結晶化温度領域で一定時間保持したり、１０℃／ｍｉｎ以下の昇温速度で昇温することにより、結晶性の良い酸化物半導体膜が得られる。
　結晶化温度は、成膜時に供給する水素原子供給ガスの量により変化するため、成膜条件との組み合わせが重要となる。
　結晶化温度で一定時間保持する場合、保持時間は５～６０分が好ましい。５分未満では、結晶化が開始しない場合があり、６０分超では、保持時間が長く、生産性を低下させる要因になる。好ましくは８～４５分であり、より好ましくは、１０～３０分である。
　また、結晶化の加熱処理を２段で実施することも好ましい。一段目の加熱処理で結晶を成長させ、二段目の加熱処理で結晶を安定化させることができる。各加熱処理で温度を変化させてもよい。例えば、一段目の加熱処理を低温で、二段目の加熱処理を高温として結晶化させたり、一段目の加熱処理を高温で、二段目の加熱処理を低温で結晶化させて、結晶を安定化することもできる。
　一段目の加熱処理と二段目の加熱処理の間に、Ｎ２処理又はＣＶＤ処理によりＳｉＯ２膜を形成して、層間絶縁膜、ゲート絶縁膜等を設けることもできる。Ｎ２処理又はＣＶＤ処理によるＳｉＯ２膜の形成工程では、半導体膜に結晶構造の欠陥が生じたり、結晶層間又は他層との層間に、余分の酸素元素や水素元素が存在することがある。加熱処理を２段で実施することにより、二段目の加熱処理が半導体膜の安定化に効果を有することがある。
　本態様の製造方法では、アモルファス膜を成膜した後に、フォトリソ工程においてエッチング断面をテーパー形状に加工する工程を有してもよい。また、テーパー形状に加工した後、アモルファス膜を加熱結晶化（アニール）してもよい。
　テーパー角の調整について、レジストとアモルファス膜の密着性を高くするとテーパー角は大きくなる傾向がある。密着性が低くなるとテーパー角は小さくなる小さくなる傾向がある。したがって、密着性を制御することにより、テーパー角を調整できる。
　また、エッチング液の温度を高くするとテーパー角は大きくなる傾向があり、温度を低くするとテーパー角が小さくなる傾向がある。上述のレジストとアモルファス膜の密着性と、エッチング液の温度を、組み合わせて制御することができる。
　上記の製法で形成した半導体膜は、ＴＦＴに使用したとき、高温に晒しても移動度が低下しないか、又は低下が小さい。したがって、ＴＦＴの安定化のために高温アニールを施しても、高い移動度を維持できるため、ＴＦＴにおいて高移動度と安定作動を両立することができる。
　ＴＦＴの安定化の高温アニール温度は、２５０℃以上であってもよく、３００℃以上であってもよく、３５０℃以上であってもよい。また、通常５００℃以下である。
３．スパッタリングターゲット
　本発明の一態様にかかるスパッタリングターゲットは、スズ及び水素ドープ酸化インジウムのアモルファス膜を形成するためのスズドープ酸化インジウムスパッタリングターゲットである。すなわち、上記項目２の製造方法で使用するＩＴＯターゲットである。
　上記項目１の半導体膜と同様の観点から、本態様のターゲットにおいて、インジウム原子（Ｉｎ）及びスズ原子（Ｓｎ）の合計に対するスズ原子（Ｓｎ）の含有率[Ｓｎ／（Ｉｎ＋Ｓｎ）：ｍｏｌ比]は０．０００００５～０．００８であることが好ましい。より好ましくは、０．００００２～０．００５であり、さらに好ましくは０．００００３～０．００５であり、特に好ましくは０．００００５～０．００５である。
　スズ原子を添加することにより、スズ原子が酸化インジウム中に固溶してキャリアを発生させるため、ターゲットの抵抗を下げる効果がある。
　本態様のターゲットでは、相対密度が９９．０％以上であることが好ましい。これにより、安定した成膜が可能となる。相対密度は９９．１％以上であることがより好ましい。なお、相対密度とは理論密度（７．１８ｇ／ｃｍ３）に対する実測値の比率（％）である。
　また、ターゲットのバルク（固有）抵抗値が１０ｍΩｃｍ以下であることが好ましい。これにより、安定した成膜が可能となる。バルク抵抗値は５ｍΩｃｍ以下であることがより好ましい。なお、バルク抵抗値は実施例に記載の方法で測定した値である。
　本態様のターゲットの製造方法は、特に限定されず、一般的な方法を用いることができる。具体的に、スズ原子の含有率が０．０００１より多い場合、原料である酸化インジウムと酸化スズを混合粉砕し、混合粉体を成形後、焼結して酸化物焼結体とし、必要により、切削及び研磨した後、バッキングプレートに固定することにより製造できる。
　一方、スズ原子の含有率が０．０００１未満の場合、ターゲットの相対密度が低下したり、バルク抵抗値が増大する場合がある。しかしながら、遊星ボールミルのような、高エネルギーで混合粉砕できる装置を使用して、原料を微細な焼結用粉末とすることにより、高密度で低抵抗な焼結体（ターゲット）を製造することができる。
　ターゲットの形状は、丸形、長方形型、円筒形等、スパッタ装置に合わせて選択できる。
　原料である酸化インジウムの純度は、９９．９％以上が好ましく、より好ましくは９９．９９％以上、さらに好ましくは９９．９９５％以上である。純度が高いことにより、不純物によるキャリアの散乱等が抑えられ、高性能な半導体膜を製造できるようになる。
　ターゲット（焼結体）における結晶粒径は、０．５～２０μｍが好ましい。０．５μｍ未満では、結晶粒が小さすぎて焼結体の強度が低下し、割れが発生したり、マイクロクラックが発生することがある。一方、２０μｍ超の大きな結晶粒になると、結晶が異常成長して割れが発生したり、結晶内部にマイクロクラックが発生したりすることがある。マイクロクラックが発生したターゲットでは、イエローフレークが大量に発生したり、ノジュールが発生する場合がある。イエローフレークやノジュールの除去に時間を要し、スパッタの実時間が短くなり、生産性を低下させる場合がある。結晶粒径は、より好ましくは１～１５μｍであり、さらに好ましくは１～１０μｍである。
４．薄膜トランジスタ
　本態様に係るＴＦＴは、上述した本発明の半導体膜を含む。好ましくはＴＦＴの半導体層（チャネル層）として本発明の半導体膜が使用されている。
　図１は本発明の一実施形態に係る薄膜トランジスタの概略断面図である。
　図１に示すように、薄膜トランジスタ１００は、シリコンウエハ２０、ゲート絶縁膜３０、半導体膜４０、ソース電極５０、ドレイン電極６０、及び層間絶縁膜７０、７０Ａを備える。
　シリコンウエハ２０はゲート電極である。ゲート絶縁膜３０はゲート電極と半導体膜４０の導通を遮断する絶縁膜であり、シリコンウエハ２０上に設けられる。
　半導体膜４０はチャネル層であり、ゲート絶縁膜３０上に設けられる。半導体膜４０には本発明に係る半導体膜が用いられる。
　ソース電極５０及びドレイン電極６０は、ソース電流及びドレイン電流を半導体膜４０に流すための導電端子であり、半導体膜４０の両端近傍に接触するように、各々設けられる。
　層間絶縁膜７０は、ソース電極５０及びドレイン電極６０と、半導体膜４０の間の接触部分以外の導通を遮断する絶縁膜である。
　層間絶縁膜７０Ａは、ソース電極５０及びドレイン電極６０と、半導体膜４０の間の接触部分以外の導通を遮断する絶縁膜である。層間絶縁膜７０Ａは、ソース電極５０とドレイン電極６０の間の導通を遮断する絶縁膜でもある。層間絶縁膜７０Ａは、チャネル層保護層でもある。
　ドレイン電極６０、ソース電極５０及びゲート電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。図１で挙げた例では、シリコンウエハを基板として用いており、シリコンウエハが電極としても作用するが、電極材料はシリコンに限定されない。
　例えば、ＩＴＯ、酸化インジウム亜鉛（ＩＺＯ）、ＺｎＯ、及びＳｎＯ２等の透明電極や、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｔｉ、及びＴａ等の金属電極、又はこれらを含む合金の金属電極や積層電極を用いることができる。
　また、図１において、ガラス等の基板上にゲート電極を形成してもよい。
　層間絶縁膜７０、７０Ａを形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。層間絶縁膜７０、７０Ａを形成する材料として、具体的には、例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ、ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＣａＨｆＯ３、ＰｂＴｉＯ３、ＢａＴａ２Ｏ６、ＳｒＴｉＯ３、Ｓｍ２Ｏ３、及びＡｌＮ等の化合物を用いることができる。
　本態様に係る薄膜トランジスタの形状は特に限定されないが、ボトムゲート型トランジスタ、トップゲート型トランジスタ、ダブルゲート型トランジスタ、デュアルゲート型トランジスタ、バックチャンネルエッチ型トランジスタ、又はエッチストッパー型トランジスタ等が好ましい。
　トランジスタ特性において、Ｏｎ／Ｏｆｆ特性はディスプレイの表示性能を決める要素である。液晶のスイッチングとして薄膜トランジスタを使用する場合は、Ｏｎ／Ｏｆｆ比は６ケタ以上であることが好ましい。ＯＬＥＤの場合は電流駆動のためＯｎ電流が重要だが、Ｏｎ／Ｏｆｆ比に関しては同様に６ケタ以上であることが好ましい。
　一実施形態において、ＴＦＴは、Ｏｎ／Ｏｆｆ比が１×１０６以上であることが好ましい。
　Ｏｎ／Ｏｆｆ比は１×１０６～１×１０１２がより好ましく、１×１０７～１０１１がより好ましく、１０８～１０１０がさらに好ましい。Ｏｎ／Ｏｆｆ比が１×１０６以上であると、液晶ディスプレイの駆動ができる。Ｏｎ／Ｏｆｆ比が１×１０１２以下であると、コントラストの大きな有機ＥＬの駆動ができる。また、Ｏｎ／Ｏｆｆ比が１×１０１２以下であると、オフ電流を１０－１１Ａ以下にでき、薄膜トランジスタをＣＭＯＳイメージセンサーの転送トランジスタ又はリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
　Ｏｎ／Ｏｆｆ比の測定方法は、実施例で詳しく説明する。
　また、一実施形態において、ＴＦＴの移動度は、５ｃｍ２／Ｖｓ以上であることが好ましく、１０ｃｍ２／Ｖｓ以上であることがより好ましい。
　線形移動度の測定方法は、実施例で詳しく説明する。
　閾値電圧（Ｖｔｈ）は、－３．０～３．０Ｖが好ましく、－２．０～２．０Ｖがより好ましく、－１．０～１．０Ｖがさらに好ましい。閾値電圧（Ｖｔｈ）が－３．０Ｖ以上であると、高移動度のＴＦＴが得られる。閾値電圧（Ｖｔｈ）が３．０Ｖ以下であると、オフ電流が小さく、オンオフ比の大きなＴＦＴが得られる。
　閾値電圧（Ｖｔｈ）の測定方法は、実施例で詳しく説明する。
　オフ電流は１×１０－１０Ａ以下が好ましく、１×１０－１１Ａ以下がより好ましく、１×１０－１２Ａ以下がさらに好ましい。
　オフ電流が１×１０－１０Ａ以下であると、コントラストの大きな有機ＥＬの駆動ができる。また、ＣＭＯＳイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
　オフ電流の測定方法は、実施例で詳しく説明する。
　本実施形態に係るＴＦＴは、太陽電池、液晶素子、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子等の表示素子やパワー半導体素子、タッチパネル等の電子機器に好適に使用できる。
　以下、実施例に基づき本発明を具体的に説明する。本発明は、実施例に限定されない。
［スパッタリングターゲットの製造］
実施例１－１
　酸化インジウム（高純度化学社製）９９．９９質量％に、酸化スズ（高純度化学社製）０．０１質量％を添加し、遊星ボールミル（ドイツ・フリッチュ社製、Ｐｕｌｖｅｒｉｓｅｔｔｅ　５）を用いて混合粉砕した。粉砕メディアはジルコニアビーズを使用し、回転数を２２０ｒｐｍとし、４時間処理とした。
　得られた粉体を造粒、プレス成型、ＣＩＰ（冷間等方圧プレス）にて加圧成型した。成型体を、１４５０℃にて２８時間焼成し、酸化物焼結体を得た。炉内にて室温まで冷却した後、研削研磨した。研磨した酸化物焼結体をバッキングプレートにボンディングすることにより、直径４インチで５ｍｍ厚のスパッタリングターゲットを製造した。実施例１－１では、スパッタリングターゲットにひび割れ等が無く、良好に製造することができた。
実施例１－２～１－５
　表１に示すように、酸化インジウムと酸化スズの配合を変更した他は、実施例１－１と同様にしてスパッタリングターゲットを製造した。実施例では、スパッタリングターゲットにひび割れ等が無く、良好に製造することができた。
比較例１－１～１－３
　表１に示すように、酸化インジウムと酸化スズの配合を変更し、原料の混合粉砕にボールミルを使用した他は、実施例１－１と同様にしてスパッタリングターゲットを製造した。ボールミルでは、プラスチック容器に原料とジルコニアボールを投入し、回転ロールを使用し２４時間回転させた。
　上記各例で製造したスパッタリングターゲットについて、原料組成、該組成から計算した原子（ｍｏｌ）比、１ｃｍ３当たりのスズ原子数、相対密度、バルク抵抗を表１に示す。原子比は、（Ｉｎ又はＳｎ）／（Ｉｎ＋Ｓｎ）の値である。
　また、ＵＬＶＡＣ社製ＣＳ２００を用い、水６％（分圧）のアルゴンガス雰囲気にて、スパッタ圧力０．５Ｐａ、ＤＣパワー４００Ｗ（直径４インチのターゲット）を印加して、２時間連続でスパッタしたときの、異常放電の有無を観察した。
　結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　１ｃｍ３当たりのスズ原子数は、密度を７．１８ｇ／ｃｍ３、酸化インジウムの式量を２７７．６４として計算した。いずれの実施例及び比較例においても、１ｃｍ３当たりのスズ原子の数は１×１０１８個以上であるため、電子濃度は１０１８個以上になると考えられることから、ターゲットを使用して成膜した膜は導電膜となることが予想される。しかしながら、後述する実施例では、半導体膜が得られる。
　相対密度は、実測値×１００／理論密度（７．１８ｇ／ｃｍ３）である。
　バルク抵抗値（ｍΩｃｍ）は、抵抗率計ロレスタ（三菱化学株式会社製、ロレスタＡＸ　ＭＣＰ-Ｔ３７０）を使用して、四探針法（ＪＩＳ Ｒ １６３７）に基づき測定した。測定箇所はスパッタリングターゲットの中心及び四隅と中心との中間点の４点、計５箇所とし、５箇所の平均値をバルク抵抗値とした。
　表１から、遊星ボールミルを使用して製造したスパッタリングターゲットは、９９％以上の相対密度を有しており、スパッタ時の異常放電は観察されず、安定した成膜ができることが分かる。
　図２に実施例１－１で作製したスパッタリングターゲット（酸化物焼結体）の断面のＳＥＭ写真である。図２から、平均結晶粒径は３．１μｍである。
［半導体膜、ＴＦＴ作製］
実施例２－１～２－５
　実施例１－１で製造したスパッタリングターゲットを用いて、表２に示す成膜条件（成膜雰囲気ガス分圧比）により半導体膜（評価用試料）及びＴＦＴの半導体層を作製した。
（Ａ）半導体膜（評価用試料）
（１）酸化物膜の形成
　ガラス基板（日本電気硝子株式会社製、「ＡＢＣ－Ｇ」）上に、表２に示す成膜条件により酸化物膜（膜厚４０ｎｍ）を成膜した。
　表２記載以外のスパッタリング条件は、以下の通りである。
　到達圧力：５×１０－５Ｐａ
　スパッタ圧力：０．５Ｐａ
　スパッタ方式：ＤＣマグネトロンスパッタ法
　スパッタパワー（Ｗ／ｃｍ２）：５．３３（４００Ｗ）
　Ｄｕｔｙ：１００％
　Ｔ（ターゲット）－Ｓ（基板）間距離：７０ｍｍ
　基板温度：室温
　得られた酸化物膜について、誘導プラズマ発光分光分析装置（ＩＣＰ－ＡＥＳ、島津製作所社製）で分析した結果、酸化物膜の金属原子の原子比が、膜の製造に用いたスパッタリングターゲットの金属原子の原子比と同じであることを確認した。
（２）結晶化処理（アニールＡ）
　表２に示す条件により、酸化物膜付き基板を加熱処理した。表２において、昇温速度が「－」であることは、加熱温度に設定した炉内に基板を投入したことを意味する。
　処理後の膜について、ホール効果測定、及び膜の結晶性（結晶又はアモルファス（非晶性））を評価した。
（３）還元処理（アニールＢ）
　上記（２）の結晶化処理した基板を、窒素気流下の炉内に置き、室温から２５０℃まで３分で昇温し、２５０℃で５分間保持した。その後放冷して１００℃以下に冷却した後、炉から取り出した。
　処理後の膜について、ホール効果測定した。
（４）安定化処理（アニールＣ）
　上記（３）の後、大気下で表２に示す温度及び時間で再度加熱処理した。
　処理後の膜について、ホール効果、及び二次イオン質量分析法により計測した水素原子（Ｈ）濃度を測定した。
（Ｂ）ＴＦＴの作製
　図３に示すＴＦＴを作製した。
（１）酸化物（アモルファス）膜の形成
　ＳｉＯ２熱酸化膜（ゲート絶縁膜３０）付きのシリコンウエハ２０（ゲート電極）を基板として使用した。ＳｉＯ２熱酸化膜上に、上記（Ａ）（１）と同じ成膜条件にて、実施例１－１で製造したスパッタリングターゲットを用いて、メタルマスクを介してスパッタリングすることにより、４０ｎｍ厚のアモルファス膜４０を形成した。
（２）ソース電極及びドレイン電極の形成
　次いで、チタン金属ターゲットを用いて、ソース電極５０及びドレイン電極６０用のコンタクトホール形状の形成に用いるメタルマスクを介してスパッタリングすることにより、ソース電極５０及びドレイン電極６０としてのチタン電極を成膜してＴＦＴを作製した。
（３）結晶化処理（アニールＡ）
　上記（２）で得たＴＦＴを、上記（Ａ）半導体膜（評価用試料）と同じ条件（表２）で加熱処理した。
（４）還元処理（アニールＢ）
　上記（３）の結晶化処理したＴＦＴを、上記（Ａ）半導体膜（評価用試料）と同じ条件（表２）で加熱処理した。すなわち、窒素気流下の炉内に置き、室温から２５０℃まで３分で昇温し、２５０℃で５分間保持した。その後放冷して１００℃以下に冷却した後、炉から取り出した。
（５）安定化処理（アニールＣ）
　上記（４）の後、上記（Ａ）半導体膜（評価用試料）と同じ条件（表２）で再度加熱処理した。
［特性評価］
　評価用試料及びＴＦＴについて、下記の評価を実施した。結果を表２に示す。なお、表において「Ｘ．ＸＸＥ＋ＹＹ」は、「Ｘ．ＸＸ×１０＋ＹＹ」を意味する。例えば、「１Ｅ－１２」は「１×１０－１２」である。
（ホール効果測定）
　上記アニールＡ、Ｂ及びＣ後の各評価用試料について評価した。膜付き基板の四隅に、金属インジウム（Ｉｎ）を２ｍｍ×２ｍｍ以下程度の大きさではんだ付けして、ホール効果測定用試料を作製した。
　ホール効果測定用試料を、ホール効果・比抵抗測定装置（ＲｅｓｉＴｅｓｔ８３００型、東陽テクニカ社製）にセットし、室温においてホール効果を評価し、キャリア濃度及び移動度を求めた。
（膜の結晶性）
　上記アニールＡ前後の評価用試料について評価した。酸化物膜の結晶性をＸ線回折（ＸＲＤ）測定によって評価した。ＸＲＤ測定でピークが観察されなかった場合は「非晶質」とし、ＸＲＤ測定でピークが観察された場合は「結晶」と判断した。また、明確なピークでなくブロードな微小パターンを観察した場合は、「微結晶」とした。
　なお、「結晶」と示したものについて、ＸＲＤ測定で得られたＸ線回折スペクトルを評価したところ、ビックスバイト構造の結晶質であることが確認できた。
（エッチング特性）
　上記アニールＡ前の評価用試料について評価した。酸化物膜のエッチング特性をテーパー角にて評価した。具体的に、酸化物膜を形成した基板に、フォトリソ工程により１ｍｍのライン及びスペース状にパターンニングしたレジスト膜を形成した。４％蓚酸水溶液にて、エッチング時間をジャストエッチング時間の１．５倍とし、エッチング面の断面をＳＥＭ観察し、エッチング角度を計測した。
（水素原子濃度）
　上記アニールＣ後の評価用試料について評価した。四重極型二次イオン質量分析装置（アルバックファイ社製：Ｄ－ＳＩＭＳ）によって、Ｃｓイオン源１ｋＶ、一次イオン電流１００ｎＡ、チャンバー真空度５×１０－１０ｔｏｒｒの測定条件下で測定した。四重極型二次イオン質量分析装置によって得られた各深さのＨの二次イオン強度を、半導体膜界面の影響を除くために膜厚で積分し、水素濃度と膜厚が既知のＩｎ－Ｏ薄膜を用いて強度を規格化して、水素濃度を定量化し、得られた値の平均値を水素原子濃度とした。
（ＴＦＴの特性評価）
　上記アニールＡ後、及びアニールＣ後のＴＦＴについて、線形移動度、閾値電圧（Ｖｔｈ）、Ｏｎ／Ｏｆｆ比、及びオフ電流を評価した。
　線形移動度は、ドレイン電圧に０．１Ｖ印加した場合の伝達特性から求めた。具体的に、伝達特性Ｉｄ－Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により移動度を導いた。なお、Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表され、Ｖｇは－１５～２５Ｖまで印加し、その範囲での最大移動度を線形移動度と定義した。上記Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
　閾値電圧（Ｖｔｈ）は、伝達特性のグラフよりＩｄ＝１０－９ＡでのＶｇと定義した。
　Ｏｎ／Ｏｆｆ比は、Ｖｇ＝－１０ＶのＩｄの値をオフ電流値とし、Ｖｇ＝２０ＶのＩｄの値をオン電流値として、比［オン電流値／オフ電流値］により算出した。
（高速応答型ＴＦＴの特性評価）
　上記アニールＣ後のＴＦＴについて評価した。
　線形領域での電界効果移動度μは、ドレイン電圧に０．１Ｖ印加した場合の伝達特性から求めた。具体的に、伝達特性Ｉｄ－Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により電界効果移動度を導いた。Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表される。Ｖｇは－１５から２０Ｖまで印加し、その範囲での最大移動度を電界効果移動度と定義する。Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
　線形領域での電界効果移動度の方法で求めたＶｇ－μグラフより、Ｖｇ＝Ｖｔｈ（閾値電圧）＋５（Ｖ）の電界効果移動度を求めた。また、Ｖｇ＝Ｖｔｈ（Ｖ）からＶｔｈ＋２０（Ｖ）までの平均電界効果移動度を下記式から求めた。
Figure JPOXMLDOC01-appb-M000002
　Ｖｇ＝Ｖｔｈ＋５（Ｖ）の電界効果移動度が１０ｃｍ２／Ｖｓ以上であり、Ｖｇ＝Ｖｔｈ（Ｖ）からＶｔｈ＋２０（Ｖ）までの平均電界効果移動度が、その範囲の最大電界効果移動度の５０％以上であるＴＦＴは、高速応答型ＴＦＴと言える。
Figure JPOXMLDOC01-appb-T000003
実施例３－１～３－３
　実施例１－２で製造したスパッタリングターゲットを用いて、表３に示す成膜条件とした他は、実施例２－１と同様にして半導体膜（評価用試料）及びＴＦＴの半導体層を作製し、評価した。結果を表３に示す。
Figure JPOXMLDOC01-appb-T000004
実施例４－１～４－３
　実施例１－３で製造したスパッタリングターゲットを用いて、表４に示す成膜条件とした他は、実施例２－１と同様にして半導体膜（評価用試料）及びＴＦＴの半導体層を作製し、評価した。なお、実施例４－３では、パルスＤＣスパッタリング法を用い、パルス周波数１００ｋＨｚ、Ｄｕｔｙを５０％とした。結果を表４に示す。
Figure JPOXMLDOC01-appb-T000005
 ＊実施例４－３：パルスＤＣスパッタリング
実施例５－１～５－３
　実施例１－４で製造したスパッタリングターゲットを用いて、表５に示す成膜条件とした他は、実施例２－１と同様にして半導体膜（評価用試料）及びＴＦＴの半導体層を作製し、評価した。なお、実施例５－３では、パルスＤＣスパッタリング法を用い、パルス周波数を１００ｋＨｚ、Ｄｕｔｙを５０％とした。結果を表５に示す。
Figure JPOXMLDOC01-appb-T000006
 ＊実施例５－３：パルスＤＣスパッタリング
実施例６－１～６－３
　実施例１－５で製造したスパッタリングターゲットを用いて、表６に示す成膜条件とした他は、実施例２－１と同様にして半導体膜（評価用試料）及びＴＦＴの半導体層を作製し、評価した。結果を表６に示す。
Figure JPOXMLDOC01-appb-T000007
比較例２－１～２－３
　比較例１－１で製造したスパッタリングターゲットを用いて、表７に示す成膜条件とした他は、実施例２－１と同様にして半導体膜（評価用試料）及びＴＦＴの半導体層を作製し、評価した。結果を表７に示す。
　比較例２－１のように、高純度酸化インジウムのターゲットを使用した場合、３００℃のアニールＡ後では、ＴＦＴ特性の線形移動度が３０ｃｍ２／Ｖ・を示しているが、安定化処理（アニールＣ）である３５０℃のアニール後では、線形移動度が１０ｃｍ２／Ｖ・ｓまで低下した。
Figure JPOXMLDOC01-appb-T000008
比較例３－１～３－４
　実施例１－１で製造したスパッタリングターゲットを用いて、表８に示す成膜条件とした他は、実施例２－１と同様にして半導体膜（評価用試料）及びＴＦＴの半導体層を作製し、評価した。結果を表８に示す。
Figure JPOXMLDOC01-appb-T000009
　図４は、実施例２－１で作製したＴＦＴのトランスファーカーブである。図５は、実施例２－１で作製したＴＦＴのＶｇ－μグラフである。図６は、比較例３－１で作製したＴＦＴのトランスファーカーブである。図７は、比較例３－１で作製したＴＦＴのＶｇ－μグラフである。
　図４及び５から、スパッタガスにおける水の分圧を６％として、半導体膜を形成したＴＦＴは、良好な性能を示すことが分かる。一方、図６及び７から、比較例のように水素原子供給ガスの存在しない状況で成膜した場合には、酸素を共存させてスパッタリングしても、得られるＴＦＴの特性は劣ることが分かる。
　上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
　この明細書に記載の文献、及び本願のパリ条約による優先権の基礎となる出願の内容を全て援用する。

Claims (7)

  1. 　スズ及び水素ドープ酸化インジウムの固相結晶化物を含む、半導体膜。
  2. 　前記固相結晶化物におけるインジウム原子（Ｉｎ）及びスズ原子（Ｓｎ）の合計に対するスズ原子（Ｓｎ）の含有率[Ｓｎ／（Ｉｎ＋Ｓｎ）：ｍｏｌ比]が０．０００００５～０．００８であり、
    　二次イオン質量分析法により計測した水素原子（Ｈ）濃度が０．５×１０２０～５０×１０２０ａｔｏｍｓ／ｃｃである、請求項１に記載の半導体膜。
  3. 　断面がテーパー形状である、請求項１又は２に記載の半導体膜。
  4. 　請求項１～３のいずれかに記載の半導体膜の製造方法であって、
    　スズドープ酸化インジウム（ＩＴＯ）スパッタリングターゲットを、水素原子を供給するガスを、分圧で０．５～１２％含む成膜ガス中にてスパッタリングして、アモルファス膜を成膜する工程と、
    　前記アモルファス膜を加熱して結晶化する工程と、を有する、製造方法。
  5. 　前記アモルファス膜を成膜する工程後に、フォトリソ工程においてエッチング断面をテーパー形状に加工する工程を有する、請求項４に記載の製造方法。
  6. 　インジウム原子（Ｉｎ）及びスズ原子（Ｓｎ）の合計に対するスズ原子（Ｓｎ）の含有率[Ｓｎ／（Ｉｎ＋Ｓｎ）：ｍｏｌ比]が０．０００００５～０．００８であり、スズ及び水素ドープ酸化インジウムのアモルファス膜を形成するための、スズドープ酸化インジウムスパッタリングターゲット。
  7. 　請求項１～３のいずれかに記載の半導体膜を含む、薄膜トランジスタ。

     
PCT/JP2023/006147 2022-04-01 2023-02-21 半導体膜、及び半導体膜の製造方法 Ceased WO2023189014A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020247032139A KR20240168335A (ko) 2022-04-01 2023-02-21 반도체막, 및 반도체막의 제조 방법
DE112023001722.0T DE112023001722T5 (de) 2022-04-01 2023-02-21 Halbleiterschicht und verfahren zur herstellung einer halbleiterschicht
US18/852,660 US20250220975A1 (en) 2022-04-01 2023-02-21 Semiconductor film, and method for producing semiconductor film
JP2024511442A JPWO2023189014A1 (ja) 2022-04-01 2023-02-21
CN202380027706.4A CN118946957A (zh) 2022-04-01 2023-02-21 半导体膜及半导体膜的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-062090 2022-04-01
JP2022062090 2022-04-01

Publications (1)

Publication Number Publication Date
WO2023189014A1 true WO2023189014A1 (ja) 2023-10-05

Family

ID=88200438

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/006147 Ceased WO2023189014A1 (ja) 2022-04-01 2023-02-21 半導体膜、及び半導体膜の製造方法

Country Status (7)

Country Link
US (1) US20250220975A1 (ja)
JP (1) JPWO2023189014A1 (ja)
KR (1) KR20240168335A (ja)
CN (1) CN118946957A (ja)
DE (1) DE112023001722T5 (ja)
TW (1) TW202347771A (ja)
WO (1) WO2023189014A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240162357A1 (en) * 2021-03-30 2024-05-16 Idemitsu Kosan Co.,Ltd. Photoelectric conversion element and method for manufacturing photoelectric conversion element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008096768A1 (ja) * 2007-02-09 2008-08-14 Idemitsu Kosan Co., Ltd. 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス
JP2010027194A (ja) * 2008-06-17 2010-02-04 Semiconductor Energy Lab Co Ltd 駆動回路、表示装置、及び電子機器
JP2010222214A (ja) * 2009-03-25 2010-10-07 Idemitsu Kosan Co Ltd 金属酸化物薄膜及びその製造方法
JP2011222557A (ja) * 2010-04-02 2011-11-04 Idemitsu Kosan Co Ltd 酸化物半導体の成膜方法
WO2013035335A1 (ja) * 2011-09-06 2013-03-14 出光興産株式会社 スパッタリングターゲット
JP2015005672A (ja) * 2013-06-21 2015-01-08 出光興産株式会社 酸化物トランジスタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPWO2010047063A1 (ja) 2008-10-23 2012-03-22 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
JP5562000B2 (ja) 2009-10-28 2014-07-30 Ｊｘ日鉱日石金属株式会社 酸化物焼結体及びその製造方法
JP5189674B2 (ja) 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008096768A1 (ja) * 2007-02-09 2008-08-14 Idemitsu Kosan Co., Ltd. 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス
JP2010027194A (ja) * 2008-06-17 2010-02-04 Semiconductor Energy Lab Co Ltd 駆動回路、表示装置、及び電子機器
JP2010222214A (ja) * 2009-03-25 2010-10-07 Idemitsu Kosan Co Ltd 金属酸化物薄膜及びその製造方法
JP2011222557A (ja) * 2010-04-02 2011-11-04 Idemitsu Kosan Co Ltd 酸化物半導体の成膜方法
WO2013035335A1 (ja) * 2011-09-06 2013-03-14 出光興産株式会社 スパッタリングターゲット
JP2015005672A (ja) * 2013-06-21 2015-01-08 出光興産株式会社 酸化物トランジスタ

Also Published As

Publication number Publication date
DE112023001722T5 (de) 2025-01-16
TW202347771A (zh) 2023-12-01
JPWO2023189014A1 (ja) 2023-10-05
KR20240168335A (ko) 2024-11-29
US20250220975A1 (en) 2025-07-03
CN118946957A (zh) 2024-11-12

Similar Documents

Publication Publication Date Title
JP5242083B2 (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
KR101612130B1 (ko) 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
JP5386084B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR102062280B1 (ko) 산화물 반도체 박막 및 박막 트랜지스터
TWI786088B (zh) 氧化物半導體膜、薄膜電晶體、濺鍍靶用氧化物燒結體、濺鍍靶、顯示裝置、及固體攝像元件
CN105393360B (zh) 氧化物半导体薄膜和薄膜晶体管
JP7263408B2 (ja) 結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器
WO2014073210A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2013035335A1 (ja) スパッタリングターゲット
WO2012153494A1 (ja) 薄膜トランジスタ
WO2011152048A1 (ja) スパッタリングターゲット
TWI720188B (zh) 氧化物燒結體、濺鍍靶及氧化物半導體膜
US9688580B2 (en) Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target
JP7082947B2 (ja) 非晶質酸化物半導体膜、酸化物焼結体、薄膜トランジスタ、スパッタリングターゲット、電子機器及び非晶質酸化物半導体膜の製造方法
JP2019038735A (ja) 酸化物焼結体、酸化物焼結体の製造方法、スパッタリング用ターゲット、及び非晶質の酸化物半導体薄膜
KR20240168335A (ko) 반도체막, 및 반도체막의 제조 방법
JP6956748B2 (ja) 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
WO2023214513A1 (ja) 結晶酸化インジウム半導体膜の製造方法、薄膜トランジスタ及びスパッタリングターゲット
JP5581416B2 (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23779044

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024511442

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202380027706.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18852660

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112023001722

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23779044

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18852660

Country of ref document: US