WO2023182001A1 - グラフェンの製造方法 - Google Patents

グラフェンの製造方法 Download PDF

Info

Publication number
WO2023182001A1
WO2023182001A1 PCT/JP2023/009350 JP2023009350W WO2023182001A1 WO 2023182001 A1 WO2023182001 A1 WO 2023182001A1 JP 2023009350 W JP2023009350 W JP 2023009350W WO 2023182001 A1 WO2023182001 A1 WO 2023182001A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
supply member
heat source
producing graphene
graphene according
Prior art date
Application number
PCT/JP2023/009350
Other languages
English (en)
French (fr)
Inventor
京樹 佐藤
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023182001A1 publication Critical patent/WO2023182001A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation

Definitions

  • This embodiment relates to a method for producing graphene.
  • silicon carbide substrates are heated in a high vacuum of 1 ⁇ 10 -1 to 1 ⁇ 10 -5 Pa to sublimate silicon (Si) atoms and cause the remaining carbon (C) elements to self-destruct. It is known that graphene organizes and forms layers on silicon carbide substrates.
  • the present disclosure provides a method for producing graphene with uniform stacked layer formation.
  • a semiconductor substrate is placed on a carbon susceptor, a supply member is placed above the carbon susceptor or the semiconductor substrate, and at least one of a first heat source and a second heat source is heated.
  • a method for producing graphene is provided, in which a supply member and a carbon susceptor are heated, a semiconductor substrate is heated by heating the carbon susceptor, and one or more graphene layers are formed on the semiconductor substrate.
  • FIG. 1 is a cross-sectional view of graphene on a semiconductor substrate formed by the manufacturing method according to the first embodiment.
  • FIG. 2 is a cross-sectional view showing one step of the graphene manufacturing process according to the first embodiment.
  • FIG. 3A is a cross-sectional view showing one step following FIG. 2.
  • FIG. 3B is a top view of FIG. 3A.
  • FIG. 4 is a cross-sectional view showing one step following FIG. 3A.
  • FIG. 5 is a cross-sectional view showing one step of the graphene manufacturing process according to the second embodiment.
  • FIG. 6A is a cross-sectional view showing one step following FIG. 5.
  • FIG. 6B is a top view of FIG. 6A.
  • FIG. 7 is a cross-sectional view showing one step following FIG. 6A.
  • FIG. 8 is a cross-sectional view showing one step of a graphene manufacturing process according to a modification of the second embodiment.
  • FIG. 1 is a cross-sectional view of a graphene layer 10 on a semiconductor substrate 1 formed by the manufacturing method according to the first embodiment.
  • the semiconductor substrate 1 has a first main surface 1a and a second main surface 1b opposite to the first main surface 1a.
  • the semiconductor substrate 1 for example, single crystal silicon carbide (SiC) is applicable.
  • the semiconductor substrate 1 is also referred to as the SiC substrate 1.
  • the first main surface 1a of the SiC substrate 1 may be either a silicon-terminated surface or a carbon-terminated surface.
  • the thickness of the SiC substrate 1 is not limited, but may be, for example, 350 ⁇ m.
  • the graphene layer 10 has a single layer structure or a laminated structure formed of several layers or more.
  • Graphene layer 10 is arranged on SiC substrate 1.
  • several layers refers to two or more graphene layers 10.
  • FIGS. 2 to 4 are cross-sectional views showing one step of the graphene manufacturing process according to the first embodiment.
  • a natural oxide film is removed from the SiC substrate 1 using hydrofluoric acid (not shown).
  • the SiC substrate 1 is placed on the carbon susceptor 2.
  • the diameter L2 of the carbon susceptor 2 is longer than the diameter L1 of the SiC substrate 1.
  • the thickness of the carbon susceptor 2 is, for example, about 500 ⁇ m.
  • the carbon susceptor 2 is a general term for a substrate holder for a semiconductor substrate that is heated using, for example, an infrared lamp annealing device (RTA: Rapid Thermal Annealing).
  • the supply member 3 is placed above the carbon susceptor 2. Specifically, the supply member 3 is arranged apart from the SiC substrate 1.
  • the supply member 3 includes silicon (Si) atoms and nitrogen (N) atoms.
  • the supply member 3 may be made of, for example, a silicon nitride (Si 3 N 4 ) substrate.
  • the silicon nitride substrate is formed, for example, by powder sintering.
  • silicon atoms and nitrogen atoms are sublimated. Since silicon atoms and nitrogen atoms are supplied from supply member 3, sublimation of silicon atoms from SiC substrate 1 can be suppressed.
  • the supply member 3 is also referred to as a Si 3 N 4 substrate 3.
  • the diameter L3 of the Si 3 N 4 substrate 3 is longer than the diameter L1 of the SiC substrate 1, as shown in FIG. 3A. That is, as shown in FIG. 3B, when the first main surface 1a of the SiC substrate 1 is viewed from above, the area of the carbon susceptor 2 or the supply member 3 is larger than the area of the SiC substrate 1. Further, the thickness t1 of the Si 3 N 4 substrate 3 is, for example, about 0.5 to 5 mm. The distance d1 between the SiC substrate 1 and the Si 3 N 4 substrate 3 may be, for example, about 1 to 5 cm.
  • the distance d1 between the SiC substrate 1 and the Si 3 N 4 substrate 3 is such that silicon atoms and nitrogen atoms contained in the Si 3 N 4 substrate 3 sublimate due to heating and move over the first main surface 1a of the SiC substrate 1. This is a distance that can be adjusted to an atmosphere containing silicon atoms and nitrogen atoms. Note that, as shown in FIG. 3B, the SiC substrate 1 has an orientation flat surface 1c.
  • FIG. 4 it is introduced into a chamber equipped with a first heat source 4 and a second heat source 5 and heated.
  • the supply member 3 and the carbon susceptor 2 are heated by at least one of the first heat source 4 and the second heat source 5.
  • the first heat source 4 and the second heat source 5 are arranged apart from each other.
  • a carbon susceptor 2, a SiC substrate 1, and a supply member 3 are arranged between the first heat source 4 and the second heat source 5.
  • an infrared lamp can be used as the first heat source 4 and the second heat source 5. That is, the chamber provided with the first heat source 4 and the second heat source 5 can be adapted to, for example, an infrared lamp annealing device.
  • the infrared lamp annealing device may heat the chamber after exhausting atmospheric components in the chamber after introduction. Further, the pressure after exhausting the atmospheric components in the chamber may be about 1 ⁇ 10 ⁇ 6 to 1 ⁇ 10 6 Pa. Further, after the atmospheric components in the chamber are exhausted, argon (Ar) gas may be supplied to heat the chamber.
  • Ar argon
  • the SiC substrate 1 is heated.
  • the heating temperature of the first heat source 4 and the second heat source 5 can be approximately 1000° C. to 2300° C.
  • the lamp outputs of the first heat source 4 and the second heat source 5 do not need to be equal and may be different.
  • the lamp output of the first heat source 4 and the second heat source 5 is, for example, the infrared lamp output of an infrared lamp annealing device.
  • the heating conditions for the carbon susceptor 2 and the Si 3 N 4 substrate 3 may be, for example, about 1600° C. for 10 minutes.
  • the heating conditions for the carbon susceptor 2 and the Si 3 N 4 substrate 3 refer to the temperature at which the silicon atoms of the SiC substrate 1 sublimate and the silicon atoms and nitrogen atoms of the Si 3 N 4 substrate 3 sublimate.
  • the carbon susceptor 2 and the Si 3 N 4 substrate 3 are heated simultaneously, as shown in FIG. 4 .
  • silicon atoms and nitrogen atoms in the Si 3 N 4 substrate 3 sublimate and are supplied onto the first main surface 1 a of the SiC substrate 1 . Therefore, sublimation of silicon atoms from SiC substrate 1 is suppressed, and the growth rate of graphene layer 10 is suppressed. By suppressing the growth rate of the graphene layer 10, it is possible to suppress the occurrence of step bunching.
  • one or several graphene layers 10 are formed on the SiC substrate 1. Specifically, Si is sublimated from the first main surface 1a of the SiC substrate 1, and the graphene layer 10 is formed on the SiC substrate 1. Note that nitrogen atoms sublimated by the Si 3 N 4 substrate 3 may be added to the SiC substrate 1 or one or several layers of the graphene layer 10 formed on the SiC substrate 1.
  • sublimation of silicon atoms in the SiC substrate 1 is suppressed by supplying silicon atoms and nitrogen atoms from the Si 3 N 4 substrate 3 using the first heat source 4 and the second heat source 5. , it is possible to form a graphene layer 10 with uniform lamination on the SiC substrate 1.
  • 5 to 7 are cross-sectional views showing one step of the graphene manufacturing process according to the second embodiment.
  • the graphene manufacturing process according to the second embodiment uses a nitride film (Si 3 N 4 ) 3A instead of the Si 3 N 4 substrate 3, which is an example of the supply member in the graphene manufacturing process according to the first embodiment. Equipped with The nitride film 3A is another example of a supply member.
  • the nitride film 3A is a film including silicon atoms and nitrogen atoms, and is also referred to as, for example, a silicon nitride film, silicon nitride, or silicon nitride (SiN).
  • SiN silicon nitride film
  • a nitride film 3A is formed on the SiC substrate 1.
  • the method for forming the nitride film 3A includes, for example, plasma chemical vapor deposition (plasma CVD), thermal chemical vapor deposition (thermal CVD), and atomic layer deposition (ALD). : Atomic Layer Deposition). Note that the ALD method is preferable as the method for forming the nitride film 3A since it can form a regular and uniform film on the SiC substrate 1 along the first principal surface 1a.
  • the thickness t2 of the nitride film 3A may be, for example, about 1 to 5 nm. That is, the thickness t2 of the nitride film 3A may be such that the silicon atoms and nitrogen atoms sublimate by heating and the nitride film 3A disappears. Furthermore, in the graphene manufacturing process according to the first embodiment, the SiC substrate 1 and the Si 3 N 4 substrate 3 were arranged with a distance d1 apart, but in the graphene manufacturing process according to the second embodiment, In this case, the SiC substrate 1 and the nitride film 3A are placed in contact with each other. That is, the distance d2 between the SiC substrate 1 and the nitride film 3A is 0, and the SiC substrate 1 and the nitride film 3A may be in direct contact with each other.
  • the SiC substrate 1 is placed on a carbon susceptor 2A, which is an example of a carbon susceptor.
  • the diameter L2A of the carbon susceptor 2A is longer than the diameter L1 of the SiC substrate 1.
  • the diameter L3A of the nitride film 3A is equal to the diameter L1 of the SiC substrate 1. That is, as shown in FIG. 6B, when the first main surface 1a of the SiC substrate 1 is viewed from above, the area of the carbon susceptor 2A is larger than the area of the SiC substrate 1. Further, the area of the nitride film 3A is equal to the area of the SiC substrate 1.
  • the area of the carbon susceptor 2A may be equal to the area of the SiC substrate 1 when the first main surface 1a of the SiC substrate 1 is viewed in plan. Note that, as shown in FIG. 6B, the SiC substrate 1 has an orientation flat surface 1c.
  • the first heat source 4 and the second heat source 5 are placed apart from each other. Further, a carbon susceptor 2, a SiC substrate 1, and a supply member 3 are arranged between the first heat source 4 and the second heat source 5.
  • an infrared lamp can be used as the first heat source 4 and the second heat source 5. That is, the chamber provided with the first heat source 4 and the second heat source 5 can be adapted to, for example, an infrared lamp annealing device.
  • the infrared lamp annealing device may heat the chamber after exhausting atmospheric components in the chamber after introduction. Further, the pressure after exhausting the atmospheric components in the chamber may be about 1 ⁇ 10 ⁇ 6 to 1 ⁇ 10 6 Pa. Further, after the atmospheric components in the chamber are exhausted, argon (Ar) gas may be supplied to heat the chamber.
  • the SiC substrate 1 is heated.
  • the heating temperature of the first heat source 4 and the second heat source 5 can be approximately 1000° C. to 2300° C.
  • the lamp outputs of the first heat source 4 and the second heat source 5 do not need to be equal and may be different.
  • the lamp output of the first heat source 4 and the second heat source 5 is, for example, the infrared lamp output of an infrared lamp annealing device.
  • the heating conditions for the carbon susceptor 2A and the nitride film 3A may be, for example, about 1600° C. for 10 minutes.
  • the heating conditions for the carbon susceptor 2A and the nitride film 3A refer to the temperature at which silicon atoms of the SiC substrate 1 sublimate, silicon atoms and nitrogen atoms of the nitride film 3A sublimate, and all of the nitride film 3A sublimates. .
  • the carbon susceptor 2A and the nitride film 3A are heated at the same time, as shown in FIG.
  • silicon atoms and nitrogen atoms in the nitride film 3A are sublimated, and the nitride film 3A is supplied onto the first main surface 1a of the SiC substrate 1. Therefore, sublimation of silicon atoms from SiC substrate 1 is suppressed, and the growth rate of graphene layer 10 is suppressed.
  • the growth rate of the graphene layer 10 By suppressing the growth rate of the graphene layer 10, it is possible to suppress the occurrence of step bunching.
  • one or several graphene layers 10 are formed on the SiC substrate 1. Specifically, Si is sublimated from the first main surface 1a of the SiC substrate 1, and the graphene layer 10 is formed on the SiC substrate 1. Note that the nitrogen atoms sublimated by the nitride film 3A may be added to the SiC substrate 1 or one or several layers of the graphene layer 10 formed on the SiC substrate 1.
  • the SiC substrate 1 by supplying silicon atoms and nitrogen atoms from the nitride film 3A by the first heat source 4 and the second heat source 5, sublimation of the silicon atoms in the SiC substrate 1 is suppressed, and the SiC substrate A graphene layer 10 having a uniform lamination can be formed on the graphene layer 10 .
  • FIG. 8 is a cross-sectional view showing one step of the graphene manufacturing process according to a modification of the second embodiment.
  • the graphene manufacturing process according to the modification of the second embodiment is performed by replacing heating with the first heat source 4 and the second heat source 5 in the graphene manufacturing process according to the second embodiment. Then, it is heated by the first heat source 4. That is, the first heat source 4 heats the carbon susceptor 2A and the nitride film 3A at the same time. Since the other manufacturing methods and other functions of the second embodiment are the same, their explanations will be omitted.
  • [Appendix 1] Place the semiconductor substrate on the carbon susceptor, placing a supply member above the carbon susceptor or the semiconductor substrate; heating the supply member and the carbon susceptor with at least one of a first heat source and a second heat source; heating the semiconductor substrate by heating the carbon susceptor; forming one or several graphene layers on the semiconductor substrate; Method of manufacturing graphene.
  • the supply member includes silicon atoms and nitrogen atoms, Sublimating silicon atoms and nitrogen atoms by heating the supply member, adjusting the semiconductor substrate to an atmosphere containing silicon atoms and nitrogen atoms; The method for producing graphene according to [Appendix 1].
  • the supply member is silicon nitride substrate, The method for producing graphene according to [Appendix 3].
  • the supply member is It is a nitride film, The method for producing graphene according to [Appendix 7].
  • the first heat source and the second heat source have different lamp outputs, The method for producing graphene according to any one of [Appendix 1] to [Appendix 13].

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

カーボンサセプタ上に半導体基板を載置し、カーボンサセプタまたは半導体基板の上方に供給部材を載置し、第１加熱源及び第２加熱源の少なくとも１つにより、供給部材及びカーボンサセプタを加熱し、カーボンサセプタの加熱により、半導体基板を加熱し、半導体基板上にグラフェン層を１層または数層形成する、グラフェンの製造方法である。

Description

グラフェンの製造方法
　本実施形態は、グラフェンの製造方法に関する。
　グラフェンの製造方法において、シリコンカーバイド基板を１×１０－１～１×１０－５Ｐａの高真空中にて加熱することで、シリコン（Ｓｉ）原子が昇華及び残存する炭素（Ｃ）元素が自己組織化し、シリコンカーバイド基板上にグラフェンが積層形成することが知られている。
国際公開第２０１０／０２３９３４号公報
　しかしながら、シリコンカーバイド基板を１×１０－１～１×１０－５Ｐａの高真空中で加熱した場合、低温であると熱分解が起こるため、シリコン原子の昇華が激しく、グラフェンの積層制御が難しくなり、結晶欠陥を引き起こす可能性がある。
　本開示は、積層の形成が均一なグラフェンの製造方法を提供する。
　本実施形態の一態様によれば、カーボンサセプタ上に半導体基板を載置し、カーボンサセプタまたは半導体基板の上方に供給部材を載置し、第１加熱源及び第２加熱源の少なくとも１つにより、供給部材及びカーボンサセプタを加熱し、カーボンサセプタの加熱により、半導体基板を加熱し、半導体基板上にグラフェン層を１層または数層形成する、グラフェンの製造方法が提供される。
　本実施形態によれば、積層の形成が均一なグラフェンの製造方法を提供することができる。
図１は、第１の実施形態に係る製造方法によって形成された半導体基板上のグラフェンの断面図である。 図２は、第１の実施形態に係るグラフェンの製造工程の一工程を示す断面図である。 図３Ａは、図２に続く一工程を示す断面図である。 図３Ｂは、図３Ａの上面図である。 図４は、図３Ａに続く一工程を示す断面図である。 図５は、第２の実施形態に係るグラフェンの製造工程の一工程を示す断面図である。 図６Ａは、図５に続く一工程を示す断面図である。 図６Ｂは、図６Ａの上面図である。 図７は、図６Ａに続く一工程を示す断面図である。 図８は、第２の実施形態の変形例に係るグラフェンの製造工程の一工程を示す断面図である。
　次に、図面を参照して、本実施形態について説明する。以下に説明する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚み及び寸法は以下の説明を参酌して判断すべきものである。また、図面の相互間においても互いの寸法の関係及び比率が異なる部分が含まれていることは勿論である。
　また、以下に示す実施形態は、技術的思想を具体化するための装置及び方法を例示するものであって、各構成部品の材質、形状、構造、配置等を特定するものではない。本実施形態は、特許請求の範囲において、種々の変更を加えることができる。
　［第１の実施形態］
　第１の実施形態に係るグラフェンの製造方法について図面を用いて説明する。
　図１は、第１の実施形態に係る製造方法によって形成された半導体基板１上のグラフェン層１０の断面図である。
　半導体基板１は、図１に示すように、第１主面１ａと、第１主面１ａとは反対側の第２主面１ｂと、を有する。半導体基板１としては、例えば、単結晶シリコンカーバイド（ＳｉＣ）が適用可能である。以下の説明において、半導体基板１をＳｉＣ基板１とも称する。なお、ＳｉＣ基板１は、第１主面１ａにおいて、シリコン終端面、または炭素終端面のどちらでもよい。また、ＳｉＣ基板１の厚さは、限定されないが、例えば、３５０μｍであってもよい。
　グラフェン層１０は、１層の単層構造または数層以上に形成された積層構造を有する。グラフェン層１０は、ＳｉＣ基板１上に配置している。ここで数層とは、２層以上のグラフェン層１０を称する。
　次に、第１の実施形態に係るグラフェンの製造方法の一例について説明する。
　図２～４は、第１の実施形態に係るグラフェンの製造工程の一工程を示す断面図である。
　先ず、ＳｉＣ基板１の第１主面１ａにおいて、フッ化水素酸を用いて、ＳｉＣ基板１から自然酸化膜を除去する（図示せず）。
　次に、図２に示すように、カーボンサセプタ２上にＳｉＣ基板１を載置する。具体的には、カーボンサセプタ２の直径Ｌ２は、ＳｉＣ基板１の直径Ｌ１よりも長い。また、カーボンサセプタ２の厚さは、例えば、５００μｍ程度である。カーボンサセプタ２とは、例えば、赤外線ランプアニール装置（ＲＴＡ：Rapid Thermal Annealing）などを用いて、加熱される半導体基板の基板保持体の総称である。
　次に、図３Ａに示すように、カーボンサセプタ２上の上方に供給部材３を載置する。具体的には、供給部材３は、ＳｉＣ基板１と離隔して配置している。供給部材３は、シリコン（Ｓｉ）原子及び窒素（Ｎ）原子を備える。具体的には、供給部材３は、例えば、窒化ケイ素（Ｓｉ３Ｎ４）基板が適応可能である。窒化ケイ素基板は、例えば、粉末焼結によって形成される。供給部材３が加熱されることでシリコン原子及び窒素原子が昇華する。供給部材３からシリコン原子と窒素原子が供給されるため、ＳｉＣ基板１からシリコン原子が昇華するのを抑制することができる。以下の説明において、供給部材３は、Ｓｉ３Ｎ４基板３とも称する。
　Ｓｉ３Ｎ４基板３の直径Ｌ３は、図３Ａに示すように、ＳｉＣ基板１の直径Ｌ１よりも長い。すなわち、図３Ｂに示すように、ＳｉＣ基板１の第１主面１ａを平面視して、カーボンサセプタ２または供給部材３の面積は、ＳｉＣ基板１の面積よりも大きい。また、Ｓｉ３Ｎ４基板３の厚さｔ１は、例えば、０．５～５ｍｍ程度である。ＳｉＣ基板１とＳｉ３Ｎ４基板３との距離ｄ１は、例えば、１～５ｃｍ程度であってもよい。ここで、ＳｉＣ基板１とＳｉ３Ｎ４基板３との距離ｄ１は、加熱によってＳｉ３Ｎ４基板３に含まれるシリコン原子及び窒素原子が昇華し、ＳｉＣ基板１の第１主面１ａ上をシリコン原子及び窒素原子を含む雰囲気下に調整できる程度の距離である。なお、図３Ｂに示すように、ＳｉＣ基板１は、オリフラ面１ｃを有する。
　次に、図４に示すように、第１加熱源４及び第２加熱源５を備えたチャンバー内に導入し、加熱する。具体的には、第１加熱源４及び第２加熱源５の少なくとも１つにより、供給部材３及びカーボンサセプタ２を加熱する。また、第１加熱源４と第２加熱源５とは、離隔して配置している。また、第１加熱源４及び第２加熱源５の間に、カーボンサセプタ２、ＳｉＣ基板１、及び供給部材３を配置している。なお、第１加熱源４及び第２加熱源５は、赤外線ランプが適用可能である。つまり、第１加熱源４及び第２加熱源５を備えたチャンバーは、例えば、赤外線ランプアニール装置が適応可能である。なお、赤外線ランプアニール装置は、導入後に、チャンバー内の大気成分を排気してから加熱してもよい。また、チャンバー内の大気成分を排気した後の圧力は、１×１０－６～１×１０６Ｐａ程度であればよい。また、チャンバー内の大気成分を排気した後に、アルゴン（Ａｒ）ガスを供給して加熱してもよい。
　カーボンサセプタ２が加熱されることにより、ＳｉＣ基板１が加熱される。具体的には、第１加熱源４及び第２加熱源５の加熱温度は、１０００℃～２３００℃程度が適用可能である。なお、第１加熱源４及び第２加熱源５のランプ出力は、等しくする必要はなく、異なっていてもよい。ここで、第１加熱源４及び第２加熱源５のランプ出力とは、例えば、赤外線ランプアニール装置の赤外線ランプ出力である。また、カーボンサセプタ２及びＳｉ３Ｎ４基板３の加熱条件は、例えば、１６００℃程度、１０分であってもよい。ここで、カーボンサセプタ２及びＳｉ３Ｎ４基板３の加熱条件とは、ＳｉＣ基板１のシリコン原子が昇華し、Ｓｉ３Ｎ４基板３のシリコン原子と窒素原子が昇華する温度を称する。
　第１加熱源４及び第２加熱源５によって加熱する場合、図４に示すように、カーボンサセプタ２とＳｉ３Ｎ４基板３が同時に加熱される。加熱によって、Ｓｉ３Ｎ４基板３は、シリコン原子と窒素原子が昇華し、ＳｉＣ基板１の第１主面１ａ上に供給される。そのため、ＳｉＣ基板１からのシリコン原子の昇華が抑制され、グラフェン層１０の成長レートが抑えられる。このグラフェン層１０の成長レートが抑えられることで、ステップバンチングの発生を抑制することができる。
　ＳｉＣ基板１が加熱されることにより、ＳｉＣ基板１上にグラフェン層１０を１層または数層形成する。具体的には、ＳｉＣ基板１の第１主面１ａからＳｉが昇華し、ＳｉＣ基板１上にグラフェン層１０が形成される。なお、Ｓｉ３Ｎ４基板３によって、昇華した窒素原子は、ＳｉＣ基板１、または、ＳｉＣ基板１上に形成されるグラフェン層１０の１層または数層に添加されてもよい。
　以上の工程によって、第１の実施形態に係るグラフェン層１０が完成される。
　第１の実施形態によると、第１加熱源４及び第２加熱源５によって、Ｓｉ３Ｎ４基板３からシリコン原子と窒素原子を供給することで、ＳｉＣ基板１のシリコン原子の昇華が抑制され、ＳｉＣ基板１上に積層の形成が均一なグラフェン層１０を形成することができる。
　［第２の実施形態］
　第２の実施形態に係るグラフェンの製造方法について図面を用いて説明する。
　図５～７は、第２の実施形態に係るグラフェンの製造工程の一工程を示す断面図である。
　第２の実施形態に係るグラフェンの製造工程は、第１の実施形態に係るグラフェンの製造工程で供給部材の一例であるＳｉ３Ｎ４基板３の代わりに、窒化膜（Ｓｉ３Ｎ４）３Ａを備える。窒化膜３Ａは、供給部材の別の一例である。ここで、窒化膜３Ａとは、シリコン原子と窒素原子とを備える膜であり、例えば、シリコン窒化膜、窒化ケイ素、または、シリコンナイトライド（ＳｉＮ）とも称する。以下の説明において、供給部材の別の一例である窒化膜３Ａで説明する。以下、第１の実施形態と同じ工程は、説明を省略する。
　先ず、図５に示すように、ＳｉＣ基板１上に、窒化膜３Ａを形成する。具体的には、窒化膜３Ａの成膜方法は、例えば、プラズマ化学的気相成長法（プラズマＣＶＤ:Chemical Vapor Deposition）、熱化学的気相成長法（熱ＣＶＤ）、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）などが挙げられる。なお、窒化膜３Ａの成膜方法は、ＳｉＣ基板１上に第１主面１ａに沿って規則正しく均一な膜を形成できるという点で、ＡＬＤ法が好ましい。
　窒化膜３Ａの膜厚ｔ２は、例えば、１～５ｎｍ程度あればよい。すなわち、窒化膜３Ａの膜厚ｔ２は、加熱によって、シリコン原子及び窒素原子が昇華し、窒化膜３Ａがなくなる程度の膜厚であればよい。また、第１の実施形態に係るグラフェンの製造工程では、ＳｉＣ基板１とＳｉ３Ｎ４基板３との距離ｄ１を離隔して配置していたが、第２の実施形態に係るグラフェンの製造工程は、ＳｉＣ基板１と窒化膜３Ａとは、接して配置している。すなわち、ＳｉＣ基板１と窒化膜３Ａとの距離ｄ２は、０であり、ＳｉＣ基板１と窒化膜３Ａとが直接接してもよい。
　次に、図６Ａに示すように、カーボンサセプタの一例のカーボンサセプタ２Ａ上にＳｉＣ基板１を載置する。具体的には、カーボンサセプタ２Ａの直径Ｌ２Ａは、ＳｉＣ基板１の直径Ｌ１よりも長い。また、窒化膜３Ａの直径Ｌ３Ａは、ＳｉＣ基板１の直径Ｌ１と等しい。すなわち、図６Ｂに示すように、ＳｉＣ基板１の第１主面１ａを平面視して、カーボンサセプタ２Ａの面積は、ＳｉＣ基板１の面積よりも大きい。また、窒化膜３Ａの面積は、ＳｉＣ基板１の面積と等しい。なお、図示しないが、ＳｉＣ基板１の第１主面１ａを平面視して、カーボンサセプタ２Ａの面積は、ＳｉＣ基板１の面積と等しくてもよい。なお、図６Ｂに示すように、ＳｉＣ基板１は、オリフラ面１ｃを有する。
　次に、図７に示すように、第１加熱源４及び第２加熱源５を備えたチャンバー内に導入し、加熱する。具体的には、第１加熱源４と第２加熱源５とは、離隔して配置している。また、第１加熱源４及び第２加熱源５の間に、カーボンサセプタ２、ＳｉＣ基板１、及び供給部材３を配置している。なお、第１加熱源４及び第２加熱源５は、赤外線ランプが適用可能である。つまり、第１加熱源４及び第２加熱源５を備えたチャンバーは、例えば、赤外線ランプアニール装置が適応可能である。なお、赤外線ランプアニール装置は、導入後に、チャンバー内の大気成分を排気してから加熱してもよい。また、チャンバー内の大気成分を排気後の圧力は、１×１０－６～１×１０６Ｐａ程度であればよい。また、チャンバー内の大気成分を排気後に、アルゴン（Ａｒ）ガスを供給して加熱してもよい。
　カーボンサセプタ２Ａが加熱されることにより、ＳｉＣ基板１が加熱される。具体的には、第１加熱源４及び第２加熱源５の加熱温度は、１０００℃～２３００℃程度が適用可能である。なお、第１加熱源４及び第２加熱源５のランプ出力は、等しくする必要はなく、異なっていてもよい。ここで、第１加熱源４及び第２加熱源５のランプ出力とは、例えば、赤外線ランプアニール装置の赤外線ランプ出力である。また、カーボンサセプタ２Ａ及び窒化膜３Ａの加熱条件は、例えば、１６００℃程度、１０分であってもよい。ここで、カーボンサセプタ２Ａ及び窒化膜３Ａの加熱条件とは、ＳｉＣ基板１のシリコン原子が昇華し、窒化膜３Ａのシリコン原子と窒素原子が昇華し、全ての窒化膜３Ａが昇華する温度を称する。
　第１加熱源４及び第２加熱源５によって加熱する場合、図７に示すように、カーボンサセプタ２Ａと窒化膜３Ａが同時に加熱される。加熱によって、窒化膜３Ａは、シリコン原子と窒素原子が昇華し、ＳｉＣ基板１の第１主面１ａ上に供給される。そのため、ＳｉＣ基板１からシリコン原子の昇華が抑制され、グラフェン層１０の成長レートが抑えられる。このグラフェン層１０の成長レートが抑えられることで、ステップバンチングの発生を抑制することができる。
　ＳｉＣ基板１が加熱されることにより、ＳｉＣ基板１上にグラフェン層１０を１層または数層形成する。具体的には、ＳｉＣ基板１の第１主面１ａからＳｉが昇華し、ＳｉＣ基板１上にグラフェン層１０が形成される。なお、窒化膜３Ａによって、昇華した窒素原子は、ＳｉＣ基板１、または、ＳｉＣ基板１上に形成されるグラフェン層１０の１層または数層に添加されてもよい。
　以上の工程によって、第２の実施形態に係るグラフェン層１０が完成される。
　第２の実施形態によると、第１加熱源４及び第２加熱源５によって、窒化膜３Ａからシリコン原子と窒素原子を供給することで、ＳｉＣ基板１のシリコン原子の昇華が抑制され、ＳｉＣ基板１上に積層の形成が均一なグラフェン層１０を形成することができる。
　［第２の実施形態の変形例］
　第２の実施形態の変形例に係るグラフェンの製造方法について図面を用いて説明する。
　図８は、第２の実施形態の変形例に係るグラフェンの製造工程の一工程を示す断面図である。
　第２の実施形態の変形例に係るグラフェンの製造工程は、図８に示すように、第２の実施形態に係るグラフェンの製造工程で第１加熱源４及び第２加熱源５によって加熱する代わりに、第１加熱源４によって加熱する。すなわち、第１加熱源４によって、カーボンサセプタ２Ａ及び窒化膜３Ａが同時に加熱される。以下、第２の実施形態の他の製造方法及び他の作用は同じため、説明を省略する。
　（その他の実施形態）
　上述のように、一実施形態について記載したが、開示の一部をなす論述及び図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替の実施形態、実施例及び運用技術が明らかとなろう。このように、本実施形態は、ここでは記載しない様々な実施形態等を含む。
＜実施形態の例＞
　本実施形態の例を以下に挙げる。本実施形態は以下の例に限定されない。
　〔付記１〕カーボンサセプタ上に半導体基板を載置し、
　前記カーボンサセプタまたは前記半導体基板の上方に供給部材を載置し、
　第１加熱源及び第２加熱源の少なくとも１つにより、前記供給部材及び前記カーボンサセプタを加熱し、
　前記カーボンサセプタの加熱により、前記半導体基板を加熱し、
　前記半導体基板上にグラフェン層を１層または数層形成する、
グラフェンの製造方法。
　〔付記２〕前記供給部材は、シリコン原子及び窒素原子を備え、
　前記供給部材が加熱されることでシリコン原子及び窒素原子を昇華し、
　前記半導体基板上をシリコン原子及び窒素原子を含む雰囲気下に調整する、
〔付記１〕に記載のグラフェンの製造方法。
　〔付記３〕前記供給部材は、
　前記半導体基板と離隔して配置している、
〔付記１〕または〔付記２〕に記載のグラフェンの製造方法。
　〔付記４〕前記半導体基板と前記供給部材との距離は、
　１～５ｃｍである、
〔付記３〕に記載のグラフェンの製造方法。
　〔付記５〕前記供給部材の厚さは、
　０．５～５ｍｍである、
〔付記３〕に記載のグラフェンの製造方法。
　〔付記６〕前記供給部材は、
　窒化ケイ素基板である、
〔付記３〕に記載のグラフェンの製造方法。
　〔付記７〕前記供給部材は、
　前記半導体基板と接して配置している、
〔付記１〕または〔付記２〕に記載のグラフェンの製造方法。
　〔付記８〕前記供給部材の厚さは、
　１～５ｎｍである、
〔付記７〕に記載のグラフェンの製造方法。
　〔付記９〕前記供給部材は、
　窒化膜である、
〔付記７〕に記載のグラフェンの製造方法。
　〔付記１０〕前記半導体基板の第１主面を平面視して、前記カーボンサセプタまたは前記供給部材の面積は、
　前記半導体基板の面積よりも大きい、
〔付記１〕～〔付記９〕のいずれかに記載のグラフェンの製造方法。
　〔付記１１〕前記半導体基板の第１主面を平面視して、前記カーボンサセプタまたは前記供給部材の面積は、
　前記半導体基板の面積と、等しい、
〔付記１〕～〔付記９〕のいずれかに記載のグラフェンの製造方法。
　〔付記１２〕前記半導体基板は、
　単結晶シリコンカーバイドにより形成される、
〔付記１〕～〔付記１１〕のいずれかに記載のグラフェンの製造方法。
　〔付記１３〕前記供給部材によって、昇華した窒素原子は、
　前記半導体基板、または、前記半導体基板上に形成されるグラフェン層の１層または数層に添加される、
〔付記１〕～〔付記１２〕のいずれかに記載のグラフェンの製造方法。
　〔付記１４〕前記第１加熱源及び前記第２加熱源のランプ出力は、等しい、
〔付記１〕～〔付記１３〕のいずれかに記載のグラフェンの製造方法。
　〔付記１５〕前記第１加熱源及び前記第２加熱源のランプ出力が、異なる、
〔付記１〕～〔付記１３〕のいずれかに記載のグラフェンの製造方法。
　〔付記１６〕前記第１加熱源及び前記第２加熱源の間に、
　前記カーボンサセプタ、前記半導体基板、及び前記供給部材を配置している、
〔付記１〕～〔付記１５〕のいずれかに記載のグラフェンの製造方法。
　〔付記１〕～〔付記１６〕によれば、供給部材からシリコン原子と窒素原子を供給することで、半導体基板のシリコン原子の昇華が抑制され、半導体基板上に積層の形成が均一なグラフェン層を形成することができる。
１　半導体基板
２　カーボンサセプタ
３　供給部材
４　第１加熱源
５　第２加熱源
１０　グラフェン層
１ａ　第１主面
１ｂ　第２主面

Claims (16)

  1. 　カーボンサセプタ上に半導体基板を載置し、
    　前記カーボンサセプタまたは前記半導体基板の上方に供給部材を載置し、
    　第１加熱源及び第２加熱源の少なくとも１つにより、前記供給部材及び前記カーボンサセプタを加熱し、
    　前記カーボンサセプタの加熱により、前記半導体基板を加熱し、
    　前記半導体基板上にグラフェン層を１層または数層形成する、
    グラフェンの製造方法。
  2. 　前記供給部材は、シリコン原子及び窒素原子を備え、
    　前記供給部材が加熱されることでシリコン原子及び窒素原子を昇華し、
    　前記半導体基板上をシリコン原子及び窒素原子を含む雰囲気下に調整する、
    請求項１に記載のグラフェンの製造方法。
  3. 　前記供給部材は、
    　前記半導体基板と離隔して配置している、
    請求項１または請求項２に記載のグラフェンの製造方法。
  4. 　前記半導体基板と前記供給部材との距離は、
    　１～５ｃｍである、
    請求項３に記載のグラフェンの製造方法。
  5. 　前記供給部材の厚さは、
    　０．５～５ｍｍである、
    請求項３に記載のグラフェンの製造方法。
  6. 　前記供給部材は、
    　窒化ケイ素基板である、
    請求項３に記載のグラフェンの製造方法。
  7. 　前記供給部材は、
    　前記半導体基板と接して配置している、
    請求項１または請求項２に記載のグラフェンの製造方法。
  8. 　前記供給部材の厚さは、
    　１～５ｎｍである、
    請求項７に記載のグラフェンの製造方法。
  9. 　前記供給部材は、
    　窒化膜である、
    請求項７に記載のグラフェンの製造方法。
  10. 　前記半導体基板の第１主面を平面視して、前記カーボンサセプタまたは前記供給部材の面積は、
    　前記半導体基板の面積よりも大きい、
    請求項１に記載のグラフェンの製造方法。
  11. 　前記半導体基板の第１主面を平面視して、前記カーボンサセプタまたは前記供給部材の面積は、
    　前記半導体基板の面積と、等しい、
    請求項１に記載のグラフェンの製造方法。
  12. 　前記半導体基板は、
    　単結晶シリコンカーバイドにより形成される、
    請求項１に記載のグラフェンの製造方法。
  13. 　前記供給部材によって、昇華した窒素原子は、
    　前記半導体基板、または、前記半導体基板上に形成されるグラフェン層の１層または数層に添加される、
    請求項１に記載のグラフェンの製造方法。
  14. 　前記第１加熱源及び前記第２加熱源のランプ出力は、等しい、
    請求項１に記載のグラフェンの製造方法。
  15. 　前記第１加熱源及び前記第２加熱源のランプ出力が、異なる、
    請求項１に記載のグラフェンの製造方法。
  16. 　前記第１加熱源及び前記第２加熱源の間に、
    　前記カーボンサセプタ、前記半導体基板、及び前記供給部材を配置している、
    請求項１に記載のグラフェンの製造方法。
PCT/JP2023/009350 2022-03-25 2023-03-10 グラフェンの製造方法 WO2023182001A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022050029 2022-03-25
JP2022-050029 2022-03-25

Publications (1)

Publication Number Publication Date
WO2023182001A1 true WO2023182001A1 (ja) 2023-09-28

Family

ID=88101284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/009350 WO2023182001A1 (ja) 2022-03-25 2023-03-10 グラフェンの製造方法

Country Status (1)

Country Link
WO (1) WO2023182001A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009155168A (ja) * 2007-12-27 2009-07-16 Fujitsu Ltd 層状炭素構造体の製造方法および半導体装置の製造方法
KR101224059B1 (ko) * 2012-02-28 2013-01-21 (주)앤피에스 기판 처리 장치 및 그 처리 방법
JP2014152051A (ja) * 2013-02-06 2014-08-25 Nagoya Univ グラフェン／ＳｉＣ複合材料の製造方法及びそれにより得られるグラフェン／ＳｉＣ複合材料
KR101975454B1 (ko) * 2018-03-21 2019-05-09 (주)앤피에스 기판 처리 장치 및 이를 이용한 기판 처리 방법
CN111874891A (zh) * 2019-12-26 2020-11-03 河北同光晶体有限公司 一种基于高纯半绝缘碳化硅衬底制备周期性pn结石墨烯的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009155168A (ja) * 2007-12-27 2009-07-16 Fujitsu Ltd 層状炭素構造体の製造方法および半導体装置の製造方法
KR101224059B1 (ko) * 2012-02-28 2013-01-21 (주)앤피에스 기판 처리 장치 및 그 처리 방법
JP2014152051A (ja) * 2013-02-06 2014-08-25 Nagoya Univ グラフェン／ＳｉＣ複合材料の製造方法及びそれにより得られるグラフェン／ＳｉＣ複合材料
KR101975454B1 (ko) * 2018-03-21 2019-05-09 (주)앤피에스 기판 처리 장치 및 이를 이용한 기판 처리 방법
CN111874891A (zh) * 2019-12-26 2020-11-03 河北同光晶体有限公司 一种基于高纯半绝缘碳化硅衬底制备周期性pn结石墨烯的方法

Similar Documents

Publication Publication Date Title
JP5137066B2 (ja) グラフェンシートの製造方法
US8021968B2 (en) Susceptor and method for manufacturing silicon epitaxial wafer
US8470699B2 (en) Method of manufacturing silicon carbide semiconductor apparatus
WO2011016392A1 (ja) 炭化珪素半導体装置の製造方法
EP2400528B1 (en) Method for manufacturing silicon carbide semiconductor device
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
WO2018230301A1 (ja) エピタキシャルウェーハの製造方法
JP4498476B2 (ja) 還元性雰囲気炉用炭素複合材料及びその製造方法
WO2023182001A1 (ja) グラフェンの製造方法
JP4641533B2 (ja) 還元性雰囲気炉用炭素複合材料及びその製造方法
KR101154416B1 (ko) 단결정 성장 방법
JP4690367B2 (ja) 還元性雰囲気炉用炭素複合材料
JP3615081B2 (ja) ＧａＮ単結晶の作製方法
JP2011100844A (ja) 静電吸着機能を有する装置及びその製造方法
JP7220844B2 (ja) ＳｉＣ多結晶基板の製造方法
TW201833369A (zh) 氮化鋁(AlN)的成長方法
TW202039921A (zh) 成長摻雜iv族材料的方法
JP4418879B2 (ja) 熱処理装置及び熱処理方法
JP4570372B2 (ja) 耐プラズマ性半導体製造装置用部材
JPS6239533B2 (ja)
JP2006103997A (ja) 半導体結晶の製造方法
JP2007327143A (ja) 還元性雰囲気炉用炭素複合材料の製造方法
JP2021102796A (ja) 多結晶基板の製造方法
JP2006041544A5 (ja)
JP2023538529A (ja) 低応力ホウ素含有層の堆積

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23774600

Country of ref document: EP

Kind code of ref document: A1