WO2023162826A1 - 車載用集積回路、車載電子機器 - Google Patents
車載用集積回路、車載電子機器 Download PDFInfo
- Publication number
- WO2023162826A1 WO2023162826A1 PCT/JP2023/005294 JP2023005294W WO2023162826A1 WO 2023162826 A1 WO2023162826 A1 WO 2023162826A1 JP 2023005294 W JP2023005294 W JP 2023005294W WO 2023162826 A1 WO2023162826 A1 WO 2023162826A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- circuit
- voltage
- transistor
- power supply
- terminal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 69
- 230000005236 sound signal Effects 0.000 claims description 11
- 230000001105 regulatory effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 22
- 101100321720 Arabidopsis thaliana PP2AA1 gene Proteins 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 102220264750 rs1305455942 Human genes 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 102220007331 rs111033633 Human genes 0.000 description 1
- 102220095230 rs776810546 Human genes 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
Definitions
- the present disclosure relates to in-vehicle integrated circuits.
- Some semiconductor integrated circuits used in in-vehicle audio systems, car navigation systems, and other in-vehicle electrical equipment operate by directly receiving the battery voltage from the battery at the power supply terminal. Since the voltage of an automotive battery fluctuates greatly from its rated voltage (for example, 14.4 V) during use, such semiconductor integrated circuits are required to operate normally even under severe battery voltage fluctuations. Before shipping, the performance is tested by load dump test, cold crank test, etc. For example, in a load ramp test, an overvoltage of around 40 V is transiently applied to the power supply terminal of a semiconductor integrated circuit.
- a semiconductor integrated circuit is composed of high-voltage elements such as DMOS (Double-Diffused MOS) that can withstand 40V, it can pass the load dump test, but high-voltage elements are smaller than low-voltage elements. Since it is large, there is a problem that the chip area of the semiconductor integrated circuit and, consequently, the cost increase.
- DMOS Double-Diffused MOS
- the present disclosure has been made in view of such problems, and one exemplary purpose of certain aspects thereof is to provide an in-vehicle integrated circuit that has increased resistance to overvoltage while suppressing an increase in chip area.
- An aspect of the present disclosure relates to an in-vehicle integrated circuit.
- An in-vehicle integrated circuit includes a power supply terminal to be connected to a battery, a capacitor connection terminal to which an external capacitor is connected, a constant voltage circuit that stabilizes the voltage generated at the capacitor connection terminal, and a capacitor connection terminal. and an internal circuit that operates based on the generated voltage.
- the constant voltage circuit has an input node connected to a power supply terminal, an output node connected to a capacitor connection terminal, and a first divided voltage obtained by dividing a power supply voltage generated at the power supply terminal to the capacitor connection terminal.
- a charging transistor having one end connected to a capacitor connection terminal, an input node connected to a power supply terminal, an output node connected to a control terminal of the charging transistor, and charged with a second voltage obtained by dividing a power supply voltage.
- a second voltage divider circuit developed at the control terminal of the transistor and a clamp circuit for clamping the voltage developed at the capacitor connection terminal and the voltage at the control terminal of the charging transistor.
- resistance to overvoltage can be increased while suppressing an increase in chip area.
- FIG. 1 is a circuit diagram of a system including an in-vehicle integrated circuit according to Embodiment 1.
- FIG. FIG. 2 is a circuit diagram of a system including an in-vehicle integrated circuit according to Embodiment 1.
- FIG. 3 is an operation waveform diagram at the start-up of the in-vehicle integrated circuit of FIG.
- FIG. 4 is an operation waveform diagram at the start-up of the in-vehicle integrated circuit of FIG.
- FIG. 5 is a circuit diagram showing a configuration example of a clamp circuit.
- FIG. 6 is a circuit diagram of a system including an in-vehicle integrated circuit according to the second embodiment.
- FIG. 7 is a circuit diagram showing a configuration example of the second regulator circuit of FIG. FIG.
- FIG. 8 is a circuit diagram of an audio system including audio circuitry.
- 9 is a circuit diagram showing a configuration example of the linear regulator and buffer in FIG. 8.
- FIG. 10 is a block diagram of an in-vehicle audio system using the audio circuit according to the embodiment.
- An in-vehicle integrated circuit includes a power supply terminal to be connected to a battery, a capacitor connection terminal to which an external capacitor is connected, and a constant voltage circuit that stabilizes the voltage generated at the capacitor connection terminal. , and an internal circuit that operates based on the voltage generated at the capacitor connection terminal.
- the constant voltage circuit has an input node connected to a power supply terminal, an output node connected to a capacitor connection terminal, and a first divided voltage obtained by dividing a power supply voltage generated at the power supply terminal to the capacitor connection terminal.
- a charging transistor having one end connected to a capacitor connection terminal, an input node connected to a power supply terminal, an output node connected to a control terminal of the charging transistor, and charged with a second voltage obtained by dividing a power supply voltage.
- a second voltage divider circuit developed at the control terminal of the transistor and a clamp circuit for clamping the voltage developed at the capacitor connection terminal and the voltage at the control terminal of the charging transistor.
- the charging transistor and the second voltage dividing circuit form a charging circuit, and the capacitor connected to the capacitor connection terminal can be charged in a short time via the charging transistor when the circuit is started.
- the clamp circuit By clamping not only the capacitor connection terminal but also the control terminal of the power receiving transistor by the clamp circuit, overcharging of the capacitor connection terminal via the charging transistor can be suppressed when the power supply voltage becomes overvoltage.
- the clamp circuit includes a first transistor whose emitter is connected to the output node of the first voltage divider circuit, a second transistor whose emitter is connected to the output node of the second voltage divider circuit, and a first transistor. and a first regulator circuit that applies a predetermined voltage to the base of each of the second transistors.
- each of the first transistor and the second transistor may be a Darlington transistor.
- the first regulator circuit includes an operational amplifier that receives a reference voltage at a non-inverting input terminal, a first resistor connected between the output of the operational amplifier and the inverting input terminal, and a resistor between the inverting input terminal of the operational amplifier and ground. and a second resistor connected to .
- the internal circuit may include an audio amplifier that operates based on the voltage generated at the capacitor connection terminal and amplifies the audio signal.
- the in-vehicle integrated circuit includes a second regulator having an input node connected to a power supply terminal, an output node connected to the other end of a charging transistor, and outputting an internal power supply voltage stabilized at a predetermined voltage level.
- a circuit may further be provided.
- the charging transistor can be designed with a lower breakdown voltage.
- the second regulator circuit includes a third transistor having one end connected to an input node of the second regulator circuit and the other end connected to an output node of the second regulator circuit, and an output node of the second regulator circuit. and ground; a first Zener diode connected between the gate and source of the third transistor; and a bias circuit for applying a constant voltage to the gate of the third transistor.
- the bias circuit includes a fourth resistor connected between the input node of the second regulator circuit and the gate of the third transistor, and a plurality of resistors connected in series between the gate of the third transistor and ground. and a second Zener diode.
- the other end of the charging transistor may be connected to the power supply terminal.
- the charging transistor needs to be composed of a high withstand voltage element, but the second regulator circuit becomes unnecessary.
- the audio amplifier may be a class D amplifier circuit.
- the internal circuit may further include a linear regulator that generates the first power supply voltage based on the voltage generated at the capacitor connection terminal.
- the class D amplifier circuit includes an inverter-type output stage supplied with a power supply voltage, an integrator supplied with a first power supply voltage and receiving a feedback signal corresponding to an input audio signal and an output signal of the output stage, and a first power supply.
- a comparator supplied with a voltage and converting the output of the integrator into a PWM signal; and a driver supplied with a second power supply voltage lower than the power supply voltage and the first power supply voltage and driving an output stage based on the output of the comparator.
- An in-vehicle battery may be connected to the power terminal. Since the voltage of the vehicle battery is unstable and severe performance tests are imposed on the vehicle integrated circuit, according to this aspect, the voltage fluctuation of the vehicle battery can be endured.
- a state in which member A is connected to member B refers to a case in which member A and member B are physically directly connected, and that member A and member B are electrically connected to each other. It also includes the case of being indirectly connected through other members that do not substantially affect the physical connection state or impair the functions and effects achieved by their combination.
- the state in which member C is connected (provided) between member A and member B refers to the case where member A and member C or member B and member C are directly connected. In addition, it also includes the case of being indirectly connected through other members that do not substantially affect their electrical connection state or impair the functions and effects achieved by their combination.
- FIG. 1 is a circuit diagram of a system 100 including an in-vehicle integrated circuit 400 according to the first embodiment.
- An in-vehicle battery (simply referred to as a battery) 102 is connected to a power supply terminal (power supply pin) VCC of the in-vehicle integrated circuit 400, and operates using an external power supply voltage (simply referred to as a power supply voltage) VCC based on the battery voltage VBAT .
- the battery voltage V BAT may be on the order of 9-14V for a 12V battery and 18-30V for a 24V battery.
- An external capacitor C ⁇ b>1 is connected to the capacitor connection terminal FILA of the in-vehicle integrated circuit 400 .
- In-vehicle integrated circuit 400 includes internal circuit 410 and constant voltage circuit 500 .
- Constant voltage circuit 500 has an input node connected to power supply terminal VCC and an output node connected to capacitor connection terminal FILA.
- Constant voltage circuit 500 stabilizes voltage VFILA generated at capacitor connection terminal FILA to a voltage level obtained by dividing power supply voltage VCC at a predetermined voltage division ratio ⁇ (0 ⁇ 1).
- the internal circuit 410 operates based on the voltage VFILA at the capacitor connection terminal FILA.
- the voltage V FILA is also referred to as the reference voltage.
- the function and configuration of internal circuit 410 are not particularly limited.
- FIG. 2 is a circuit diagram of the system 100 including the in-vehicle integrated circuit 400 according to the first embodiment.
- the constant voltage circuit 500 includes a charging transistor Q1, a first voltage dividing circuit 510, a second voltage dividing circuit 520, and a clamp circuit 530.
- the first voltage dividing circuit 510 has an input node connected to the power supply terminal VCC and an output node connected to the capacitor connection terminal FILA.
- a first voltage dividing circuit 510 generates at a capacitor connection terminal FILA a reference voltage (first voltage) VFILA obtained by dividing the power supply voltage VCC with a voltage division ratio ⁇ .
- the charging transistor Q1 and the second voltage dividing circuit 520 constitute a charging circuit 502.
- Charging transistor Q1 has one end (emitter) connected to capacitor connection terminal FILA. The other end (collector) of the charging transistor Q1 is connected to the power supply terminal VCC.
- the charging transistor Q1 is a Darlington transistor including an NPN bipolar transistor Q11 and a PNP bipolar transistor Q12.
- the second voltage dividing circuit 520 has an input node connected to the power supply terminal VCC and an output node connected to the base, which is the control terminal of the charging transistor Q1.
- the clamp circuit 530 is connected to the output node of the second voltage dividing circuit 520 (that is, the base of the charging transistor Q1) and the output node of the first voltage dividing circuit 510, that is, the capacitor connection terminal FILA. 520 output voltage Vb1 and the reference voltage V FILA are clamped so as not to exceed the limit voltage V LIM .
- the limit voltage V LIM may be determined in consideration of the withstand voltage of the internal circuit 410 .
- FIG. 3 is an operation waveform diagram (simulation result) at the start-up of the in-vehicle integrated circuit 400 of FIG.
- FIG. 3 shows the reference voltage V FILA with and without charging circuit 502 .
- VCC rises from 0V to 14.4V.
- the capacitance value of the capacitor C1 is 10 ⁇ F.
- capacitor C1 is charged through resistor R11 of first voltage divider circuit 510, and reference voltage VFILA rises with a time constant determined by resistor R11 and capacitor C1. In this example, it takes a long time of 751.2 ms for the reference voltage V FILA to reach 90% of the target voltage of 5.04V.
- the voltage dividing ratio ⁇ of the first voltage dividing circuit 510 and the voltage dividing ratio ⁇ of the second voltage dividing circuit 520 are V CC ⁇ Vbe ⁇ V CC ⁇ is determined to satisfy
- Charging circuit 502 rapidly charges reference voltage VFILA to near Vb1-Vbe.
- Vbe is the base-emitter voltage of transistor Q11.
- the resistor R11 of the first voltage dividing circuit 510 charges the capacitor C1 connected to the capacitor connection terminal FILA to V CC ⁇ .
- the time required for the reference voltage V FILA to reach 90% of the target voltage of 5.04 V is only 4.6 ms, compared to the case where the charging circuit 502 is not provided. can be shortened to 1/100 or less.
- FIG. 4 is an operation waveform diagram (simulation result) at the start-up of the in-vehicle integrated circuit 400 of FIG. Here, the operation when the power supply voltage VCC rises to 40V is shown. For comparison, FIG. 4 also shows the reference voltage V FILA without charging circuit 502 .
- the limit voltage V LIM is set at 6.96V and the reference voltage V FILA developed across capacitor C1 is quickly charged to 6.96V and then clamped to not exceed 6.96V. be.
- the clamp circuit 530 clamps not only the reference voltage V FILA but also the voltage Vb1 of the output node of the second voltage dividing circuit 520 (the base of the charging transistor Q1). If the clamp circuit 530 clamps only the capacitor connection terminal FILA, the charging current is continuously supplied from the charging transistor Q1 to the FILA terminal, resulting in wasted current consumption. In contrast, in the configuration of FIG. 2, the base voltage Vb1 of the charging transistor Q1 is clamped by the clamp circuit 530. Therefore, in an overvoltage state, the charging transistor Q1 is turned off, so that the charging current can be cut off and wasteful. Power consumption can be suppressed.
- the charging circuit 502 can stabilize the reference voltage V FILA in a short period of time, thereby significantly shortening the start-up time of the circuit. Moreover, when the battery voltage V BAT rises and an overvoltage power supply voltage VCC is supplied, it is possible to suppress the overvoltage from being supplied to the internal circuit 410 .
- the present disclosure extends to various devices and methods grasped as block diagrams and circuit diagrams in FIG. 2, or derived from the above description, and is not limited to specific configurations.
- more specific configuration examples and embodiments will be described not to narrow the scope of the present disclosure, but to help understand and clarify the essence and operation of the present disclosure and the present invention.
- FIG. 5 is a circuit diagram showing a configuration example of the clamp circuit 530. As shown in FIG.
- the clamp circuit 530 comprises a first transistor 532 , a second transistor 534 and a first regulator circuit 540 .
- the emitter of the first transistor 532 is connected to the output node of the first voltage dividing circuit 510, that is, the capacitor connection terminal FILA.
- the first transistor 532 is a Darlington transistor including PNP transistors Q21 and Q22.
- the emitter of the second transistor 534 is connected to the output node of the second voltage dividing circuit 520, that is, the base of the charging transistor Q1.
- the second transistor 534 is a Darlington transistor including PNP transistors Q31 and Q32.
- each of the first transistor 532 and the second transistor 534 may be a single PNP bipolar transistor instead of the Darlington transistor.
- First regulator circuit 540 applies a predetermined voltage Vb2 to the bases of first transistor 532 and second transistor 534, respectively.
- the limit voltage V LIM is represented by the following formula.
- V LIM Vb2+2 ⁇ Vbe
- the first regulator circuit 540 includes an operational amplifier OA1, a first resistor R31 and a second resistor R32.
- a first regulator circuit 540 receives a reference voltage V BGR from bandgap reference circuit 402 .
- the reference voltage VBGR is input to the non-inverting input terminal (+) of the operational amplifier OA1.
- a first resistor R31 is connected between the output of the operational amplifier OA1 and the inverting input terminal (-), and a second resistor R32 is connected between the inverting input terminal (-) of the operational amplifier OA1 and ground.
- the output voltage Vb2 of the first regulator circuit 540 is represented by the following formula.
- Vb2 VBGR ⁇ (R31+R32)/R32
- the configuration of the first regulator circuit 540 is not limited to that of FIG. 5, and can be configured with a known regulator circuit and constant voltage circuit.
- FIG. 6 is a circuit diagram of a system 100A including an in-vehicle integrated circuit 400A according to the second embodiment.
- the constant voltage circuit 500A further includes a second regulator circuit 550 in addition to the constant voltage circuit 500 of FIG.
- the input node of the second regulator circuit 550 is connected to the power supply terminal VCC, and the output node is connected to the collector of the charging transistor Q1.
- the second regulator circuit 550 supplies the internal power supply voltage V REG stabilized at a predetermined voltage level to the collector of the charging transistor Q1.
- the voltage level of internal power supply voltage V REG is set higher than reference voltage V FILA when power supply voltage V CC is at a normal voltage level ( ⁇ 14.4V).
- the voltage level of the internal power supply voltage V REG can be approximately 9V.
- the charging transistor Q1 since the power supply voltage VCC is directly applied to the collector of the charging transistor Q1, the charging transistor Q1 must be composed of a 40V high withstand voltage element.
- the collector voltage of the charging transistor Q1 becomes the internal power supply voltage VREG by the second regulator circuit 550, so that the withstand voltage of the charging transistor Q1 can be lowered. In this case, the circuit area of the charging transistor Q1 can be reduced.
- FIG. 7 is a circuit diagram showing a configuration example of the second regulator circuit 550 of FIG.
- the second regulator circuit 550 includes a third transistor M3, a third resistor R3, a first Zener diode ZD1, and a bias circuit 552.
- the third transistor M3 is an N-channel MOSFET, and has one end (drain) connected to the input node of the second regulator circuit 550 and the other end (source) connected to the output node of the second regulator circuit 550 .
- a third resistor R3 is connected between the output node of the second regulator circuit 550 and ground.
- a first Zener diode ZD1 is connected between the gate and source of the third transistor M3.
- a bias circuit 552 applies a constant voltage VG3 to the gate of the third transistor M3.
- the bias circuit 552 includes a fourth resistor R4 and a plurality of second Zener diodes ZD2a, ZD2b.
- a fourth resistor R4 is connected between the input node of the second regulator circuit 550 and the gate of the third transistor M3.
- a plurality of second Zener diodes ZD2a, ZD2b are connected in series between the gate of the third transistor M3 and ground.
- the second regulator circuit 550 of FIG. 7 an increase in circuit area can be suppressed by using a simple constant voltage circuit that does not use an operational amplifier.
- the second regulator circuit 550 may be configured with a linear regulator using an operational amplifier, like the first regulator circuit 540 in FIG.
- FIG. 8 is a circuit diagram of an audio system 100B including an audio circuit 300.
- FIG. Audio system 100 B includes battery 102 , filter 104 , speaker 106 and audio circuitry 300 .
- the audio circuit 300 includes a constant voltage circuit 310 , a linear regulator 320 , a buffer 330 and a class D amplifier circuit 200 .
- Audio circuit 300 corresponds to in-vehicle integrated circuit 400 in FIG. 2
- constant voltage circuit 310 corresponds to constant voltage circuit 500 in FIG. corresponds to the internal circuit 410 of
- An external smoothing capacitor C2 is connected to the output of the linear regulator 320 via a capacitor connection pin REGA.
- Linear regulator 320 receives reference voltage V FILA and generates first power supply voltage V REGA having a voltage level obtained by multiplying reference voltage V FILA by a predetermined gain ( ⁇ g).
- the first power supply voltage VREGA is supplied to the class D amplifier circuit 200 as a power supply voltage.
- V REGA g x V FILA
- Buffer 330 receives reference voltage V FILA and supplies it to class D amplifier circuit 200 .
- Reference voltage V FILA defines the center voltage level of the audio signal amplified by class D amplifier circuit 200 .
- the class D amplifier circuit 200 receives an input audio signal S_IN and generates a pulse signal S_OUT having a duty ratio corresponding to the input audio signal S_IN .
- the class D amplifier circuit 200 includes an output stage 202 , an integrator 204 , a comparator with a level shift function (hereinafter simply referred to as a comparator) 208 , and a predriver 210 , which are integrated in the audio circuit 300 . Although only one channel configuration is shown in FIG. 8 , the class D amplifier circuits 200 for a plurality of channels are integrated in the actual audio circuit 300 .
- the power supply voltage VCC is supplied to the inverter type output stage 202 .
- the output stage 202 is an inverter including a high side transistor MH and a low side transistor ML.
- the output signal S OUT of output stage 202 swings between 0V and V CC and is applied to speaker 106 through filter 104 .
- the integrator 204 is supplied with the first power supply voltage V REGA generated by the linear regulator 320 . Integrator 204 receives a feedback signal S FB that is responsive to the input audio signal S IN and the output signal S OUT of output stage 202 . A signal corresponding to their difference (error) is integrated.
- a comparator 208 converts the output S_INT of the integrator 204 to a PWM signal S_PWM .
- the input stage of comparator 208 operates at a first power supply voltage V REGA , but its output stage has power supply voltage V CC and a second power supply voltage V REGB (eg, 3.3V or 5V) that is lower than the first power supply voltage V REGA . is supplied, and outputs a PWM signal S PWM that takes a binary value of 0V-V REGB .
- the predriver 210 is supplied with the second power supply voltage V REGB and drives the output stage 202 based on the output S PWM of the comparator 208 .
- FIG. 9 is a circuit diagram showing a configuration example of linear regulator 320 and buffer 330 in FIG.
- Linear regulator 320 includes transistor 322 , resistors R 41 and R 42 and operational amplifier 324 .
- a target voltage V REGA (REF) of the first power supply voltage V REGA is expressed by Equation (1).
- VREGA(REF) (R41+R42)/R42 ⁇ VFILA (1) That is, the gain g of the linear regulator 320 is (R41+R42)/R42.
- the gain g of the linear regulator 320 should be determined so that the target voltage V REGA (REF) is as high as possible without exceeding the power supply voltage V CC when the rated battery voltage V BAT (TYP) is supplied. .
- the transistor 322 is an NMOS transistor in this example, it is not limited to this.
- the transistor 322 may be a PMOS transistor, and the inverting input terminal and the non-inverting input terminal of the operational amplifier 324 may be interchanged.
- the buffer 330 includes an operational amplifier 332 with an output and an inverting input terminal connected.
- FIG. 10 is a block diagram of an in-vehicle audio system using the audio circuit according to the embodiment.
- In-vehicle audio system 600 comprises four speakers 602 FL , 602 FR , 602 RL and 602 RR , four filters 604 FL , 604 FR , 604 RL and 604 RR , sound source 606 and audio circuit 300 .
- a sound source 606 outputs left and right (LR) two-channel or multi-channel digital audio signals.
- the audio circuit 300 includes a 4-channel class D amplifier circuit 200 , an interface circuit 301 with a sound source 606 , and a constant voltage circuit 310 .
- the filter 604, sound source 606 and audio circuit 300 are built into the audio head unit or car navigation system.
- audio circuitry 300 may be a separate product from sound source 606 .
- the audio circuit 300 in-vehicle integrated circuit 400
- the audio circuit 300 can be suitably used for in-vehicle electronic components or in-vehicle equipment.
- the clamp circuit 530 of FIG. 5 clamps the output node of the first voltage divider circuit 510 and the output node of the second voltage divider circuit 520 to not exceed a common limit voltage V LIM , but is not so limited.
- clamp circuit 530 may have different clamp voltages for the output node of first voltage divider circuit 510 and clamp levels for the output node of second voltage divider circuit 520 .
- An in-vehicle integrated circuit a power terminal to be connected to the battery; a capacitor connection terminal to which an external capacitor is to be connected; a constant voltage circuit that stabilizes the voltage generated at the capacitor connection terminal; an internal circuit that operates based on the voltage generated at the capacitor connection terminal; with The constant voltage circuit is An input node is connected to the power supply terminal, an output node is connected to the capacitor connection terminal, and a first divided voltage is generated at the capacitor connection terminal by dividing a power supply voltage generated at the power supply terminal.
- An automotive integrated circuit comprising:
- the clamp circuit is a first transistor having an emitter connected to the output node of the first voltage dividing circuit; a second transistor having an emitter connected to the output node of the second voltage dividing circuit; a first regulator circuit that applies a predetermined voltage to each base of the first transistor and the second transistor;
- the automotive integrated circuit according to item 1, comprising:
- each of said first transistor and said second transistor is a Darlington transistor.
- the first regulator circuit is an operational amplifier receiving a reference voltage at a non-inverting input terminal; a first resistor connected between the output of the operational amplifier and an inverting input terminal; a second resistor connected between the inverting input terminal of the operational amplifier and ground; 4.
- the automotive integrated circuit according to item 2 or 3, comprising:
- the constant voltage circuit is Items 1 to 3, further comprising a second regulator circuit having an input node connected to the power supply terminal, an output node connected to the other end of the charging transistor, and outputting an internal power supply voltage stabilized to a predetermined voltage level.
- a second regulator circuit having an input node connected to the power supply terminal, an output node connected to the other end of the charging transistor, and outputting an internal power supply voltage stabilized to a predetermined voltage level.
- the second regulator circuit is a third transistor having a drain connected to the input node of the second regulator circuit and a source connected to the output node of the second regulator circuit; a third resistor connected between the output node of the second regulator circuit and ground; a first Zener diode connected between the gate and source of the third transistor; a bias circuit that applies a constant voltage to the gate of the third transistor; 7.
- the automotive integrated circuit according to item 6, comprising:
- the bias circuit is a fourth resistor connected between the input node of the second regulator circuit and the gate of the third transistor; a plurality of second Zener diodes connected in series between the gate of the third transistor and ground; 8.
- the audio amplifier is a class D amplifier circuit,
- the internal circuit is further comprising a linear regulator that generates a first power supply voltage based on the voltage generated at the capacitor connection terminal;
- the class D amplifier circuit is an inverter-type output stage to which the power supply voltage is supplied; an integrator supplied with the first power supply voltage and receiving a feedback signal corresponding to an input audio signal and an output signal of the output stage; a comparator supplied with the first power supply voltage and converting the output of the integrator into a PWM signal; a driver supplied with a second power supply voltage lower than the power supply voltage and the first power supply voltage and driving the output stage based on the output of the comparator; 6.
- the automotive integrated circuit according to item 5 comprising:
- the present disclosure relates to in-vehicle integrated circuits.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
定電圧回路500は、キャパシタ接続端子FILAに発生する電圧VFILAを安定化する。内部回路410は、キャパシタ接続端子FILAに発生する電圧VFILAにもとづいて動作する。第1分圧回路510は、電源端子VCCに発生する電源電圧VCCを分圧して得られる第1電圧をキャパシタ接続端子FILAに発生する。充電トランジスタQ1は、一端がキャパシタ接続端子FILAと接続される。第2分圧回路520は、電源電圧VCCを分圧して得られる第2電圧Vb1を充電トランジスタQ1の制御端子に発生する。クランプ回路530は、キャパシタ接続端子FILAに発生する電圧VFILAおよび充電トランジスタQ1の制御端子の電圧を、リミット電圧を超えないようにクランプする。
Description
本開示は、車載用集積回路に関する。
車載用オーディオシステムやカーナビゲーションシステム、その他車載電装機器に使用される半導体集積回路(車載用集積回路)は、バッテリからのバッテリ電圧を直接、電源端子に受けて動作するものがある。車載用のバッテリは、使用中に定格電圧(たとえば14.4V)から大きく変動することから、このような半導体集積回路には、バッテリ電圧の過酷な変動下でも正常に動作することが要求され、出荷前には、ロードダンプ試験やコールドクランク試験などによって性能がテストされる。たとえばロードランプ試験では、40V付近の過電圧が、半導体集積回路の電源端子に過渡的に印加される。
半導体集積回路を、40Vに耐えうるDMOS(Double-Diffused MOS)などの高耐圧素子で構成すれば、ロードダンプ試験をパスすることができるが、高耐圧素子は低耐圧素子に比べて素子サイズが大きいため、半導体集積回路のチップ面積、ひいてはコストが増大するという問題がある。
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、チップ面積の増加を抑えつつ、過電圧に対する耐性を高めた車載用集積回路の提供にある。
本開示のある態様は、車載用集積回路に関する。車載用集積回路は、バッテリと接続されるべき電源端子と、外付けのキャパシタが接続されるべきキャパシタ接続端子と、キャパシタ接続端子に発生する電圧を安定化する定電圧回路と、キャパシタ接続端子に発生する電圧にもとづいて動作する内部回路と、を備える。定電圧回路は、入力ノードが電源端子と接続され、出力ノードがキャパシタ接続端子と接続され、電源端子に生ずる電源電圧を分圧して得られる第1電圧をキャパシタ接続端子に発生する第1分圧回路と、一端がキャパシタ接続端子と接続される充電トランジスタと、入力ノードが電源端子と接続され、出力ノードが充電トランジスタの制御端子と接続され、電源電圧を分圧して得られる第2電圧を充電トランジスタの制御端子に発生する第2分圧回路と、キャパシタ接続端子に発生する電圧および充電トランジスタの制御端子の電圧をクランプするクランプ回路と、を備える。
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目(課題を解決するための手段)の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
本開示のある態様によれば、チップ面積の増加を抑えつつ、過電圧に対する耐性を高めることができる。
(実施形態の概要)
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、1つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態(実施例や変形例)または複数の実施形態(実施例や変形例)を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、1つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態(実施例や変形例)または複数の実施形態(実施例や変形例)を指すものとして用いる場合がある。
一実施形態に係る車載用集積回路は、バッテリと接続されるべき電源端子と、外付けのキャパシタが接続されるべきキャパシタ接続端子と、キャパシタ接続端子に発生する電圧を安定化する定電圧回路と、キャパシタ接続端子に発生する電圧にもとづいて動作する内部回路と、を備える。定電圧回路は、入力ノードが電源端子と接続され、出力ノードがキャパシタ接続端子と接続され、電源端子に生ずる電源電圧を分圧して得られる第1電圧をキャパシタ接続端子に発生する第1分圧回路と、一端がキャパシタ接続端子と接続される充電トランジスタと、入力ノードが電源端子と接続され、出力ノードが充電トランジスタの制御端子と接続され、電源電圧を分圧して得られる第2電圧を充電トランジスタの制御端子に発生する第2分圧回路と、キャパシタ接続端子に発生する電圧および充電トランジスタの制御端子の電圧をクランプするクランプ回路と、を備える。
この構成では、充電トランジスタと第2分圧回路が、充電回路を形成しており、回路の起動時に、充電トランジスタを介して、キャパシタ接続端子に接続されるキャパシタを短時間で充電できる。クランプ回路によって、キャパシタ接続端子のみでなく、受電トランジスタの制御端子をクランプすることにより、電源電圧が過電圧となった場合に、充電トランジスタを介してキャパシタ接続端子が過充電されるのを抑制できる。
一実施形態において、クランプ回路は、エミッタが第1分圧回路の出力ノードと接続される第1トランジスタと、エミッタが第2分圧回路の出力ノードと接続される第2トランジスタと、第1トランジスタおよび第2トランジスタそれぞれのベースに、所定電圧を印加する第1レギュレータ回路と、を含んでもよい。
一実施形態において、第1トランジスタおよび第2トランジスタはそれぞれ、ダーリントントランジスタであってもよい。
一実施形態において、第1レギュレータ回路は、非反転入力端子に基準電圧を受けるオペアンプと、オペアンプの出力と反転入力端子の間に接続された第1抵抗と、オペアンプの反転入力端子と接地の間に接続された第2抵抗と、を含んでもよい。
一実施形態において、内部回路は、キャパシタ接続端子に発生する電圧を基準として動作し、オーディオ信号を増幅するオーディオアンプを含んでもよい。
一実施形態において、車載用集積回路は、入力ノードが電源端子と接続され、出力ノードが充電トランジスタの他端と接続され、所定の電圧レベルに安定化された内部電源電圧を出力する第2レギュレータ回路をさらに備えてもよい。この場合、充電トランジスタの耐圧を下げて設計することが可能となる。
一実施形態において、第2レギュレータ回路は、一端が第2レギュレータ回路の入力ノードと接続され、他端が第2レギュレータ回路の出力ノードと接続された第3トランジスタと、第2レギュレータ回路の出力ノードと接地の間に接続された第3抵抗と、第3トランジスタのゲートソース間に接続された第1ツェナーダイオードと、第3トランジスタのゲートに定電圧を印加するバイアス回路と、を含んでもよい。
一実施形態において、バイアス回路は、第2レギュレータ回路の入力ノードと第3トランジスタのゲートの間に接続された第4抵抗と、第3トランジスタのゲートと接地の間に直列に接続された複数の第2ツェナーダイオードと、を含んでもよい。第2レギュレータ回路を、簡易的に構成することで、回路面積の増加を抑制できる。
一実施形態において、充電トランジスタの他端は、電源端子と接続されてもよい。この場合、充電トランジスタを高耐圧素子で構成する必要があるが、第2レギュレータ回路が不要となる。
一実施形態において、オーディオアンプは、D級アンプ回路であってもよい。内部回路は、キャパシタ接続端子に発生する電圧を基準として、第1電源電圧を生成するリニアレギュレータをさらに含んでもよい。D級アンプ回路は、電源電圧が供給されるインバータ型の出力段と、第1電源電圧が供給され、入力オーディオ信号および出力段の出力信号に応じたフィードバック信号を受ける積分器と、第1電源電圧が供給され、積分器の出力をPWM信号に変換するコンパレータと、電源電圧および第1電源電圧より低い第2電源電圧が供給され、コンパレータの出力にもとづいて出力段を駆動するドライバと、を含んでもよい。
電源端子には、車載バッテリが接続されてもよい。車載バッテリの電圧は不安定であり、車載用集積回路には過酷な性能試験が課されるところ、この態様によれば、車載バッテリの電圧変動に耐えることができる。
(実施形態)
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に接続された(設けられた)状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
(実施形態1)
図1は、実施形態1に係る車載用集積回路400を備えるシステム100の回路図である。車載用集積回路400の電源端子(電源ピン)VCCには、車載バッテリ(単にバッテリという)102が接続され、バッテリ電圧VBATにもとづく外部電源電圧(単に電源電圧という)VCCを電源として動作する。バッテリ電圧VBATは、12Vバッテリの場合、9~14V程度であり、24Vバッテリの場合、18~30Vでありうる。
図1は、実施形態1に係る車載用集積回路400を備えるシステム100の回路図である。車載用集積回路400の電源端子(電源ピン)VCCには、車載バッテリ(単にバッテリという)102が接続され、バッテリ電圧VBATにもとづく外部電源電圧(単に電源電圧という)VCCを電源として動作する。バッテリ電圧VBATは、12Vバッテリの場合、9~14V程度であり、24Vバッテリの場合、18~30Vでありうる。
車載用集積回路400のキャパシタ接続端子FILAには、外付けのキャパシタC1が接続される。車載用集積回路400は、内部回路410および定電圧回路500を備える。定電圧回路500は、入力ノードが電源端子VCCと接続され、出力ノードがキャパシタ接続端子FILAと接続される。定電圧回路500は、キャパシタ接続端子FILAに発生する電圧VFILAを、電源電圧VCCを所定の分圧比α(0<α<1)で分圧した電圧レベルに安定化する。
内部回路410は、キャパシタ接続端子FILAの電圧VFILAを基準として動作する。したがって以下では、電圧VFILAを基準電圧とも称する。本開示において、内部回路410の機能や構成は特に限定されない。
図2は、実施形態1に係る車載用集積回路400を備えるシステム100の回路図である。定電圧回路500は、充電トランジスタQ1、第1分圧回路510、第2分圧回路520、クランプ回路530を備える。
第1分圧回路510は、入力ノードが電源端子VCCと接続され、出力ノードがキャパシタ接続端子FILAと接続される。第1分圧回路510は、電源電圧VCCを分圧比αで分圧して得られる基準電圧(第1電圧)VFILAをキャパシタ接続端子FILAに発生する。
VFILA=VCC×R12/(R11+R12)
α=R12/(R11+R12)
VFILA=VCC×R12/(R11+R12)
α=R12/(R11+R12)
充電トランジスタQ1および第2分圧回路520は、充電回路502を構成している。充電トランジスタQ1は、一端(エミッタ)がキャパシタ接続端子FILAと接続される。充電トランジスタQ1の他端(コレクタ)は、電源端子VCCと接続される。本実施形態において、充電トランジスタQ1は、NPN型バイポーラトランジスタQ11と、PNP型バイポーラトランジスタQ12を含むダーリントントランジスタである。
第2分圧回路520は、入力ノードが電源端子VCCと接続され、出力ノードが充電トランジスタQ1の制御端子であるベースと接続される。第2分圧回路520は、電源電圧VCCを所定の分圧比β(0<β<1)で分圧して得られる第2電圧Vb1(=VCC×β)を充電トランジスタQ1の制御端子(ベース)に供給する。
Vb1=VCC×R22/(R21+R22)
β=R22/(R21+R22)
Vb1=VCC×R22/(R21+R22)
β=R22/(R21+R22)
クランプ回路530は、第2分圧回路520の出力ノード(すなわち充電トランジスタQ1のベース)と、第1分圧回路510の出力ノード、すなわちキャパシタ接続端子FILAと接続されており、第2分圧回路520の出力電圧Vb1と、基準電圧VFILAを、リミット電圧VLIMを超えないようにクランプする。リミット電圧VLIMは、内部回路410の耐圧を考慮して定めればよい。
以上が車載用集積回路400の構成である。続いてその動作を説明する。
図3は、図2の車載用集積回路400の起動時の動作波形図(シミュレーション結果)である。図3には、充電回路502がある場合と、充電回路502がない場合の基準電圧VFILAが示される。VCCは0Vから14.4Vまで上昇する。キャパシタC1の容量値は10μFとする。また、R11=93.6kΩ、R12=50.4kΩ、R12=89.6kΩ、R22=54.4kΩであるとする。
はじめに充電回路502がない場合の動作を説明する。この場合、キャパシタC1は、第1分圧回路510の抵抗R11を介して充電され、基準電圧VFILAは、抵抗R11とキャパシタC1で決まる時定数で上昇する。この例では、基準電圧VFILAが目標電圧である5.04Vの90%に達するまでに、751.2msもの長い時間を要する。
これに対して、充電回路502を備える図2の車載用集積回路400では、電源電圧VCCが上昇すると、充電トランジスタQ1に流れる電流によって、キャパシタ接続端子FILAに接続されるキャパシタC1を充電する。
第1分圧回路510の分圧比αと、第2分圧回路520の分圧比βは、
VCC×β-Vbe<VCC×α
を満たすように定められている。
VCC×β-Vbe<VCC×α
を満たすように定められている。
充電回路502によって、基準電圧VFILAは、Vb1-Vbe付近まで急速充電される。Vbeは、トランジスタQ11のベースエミッタ間電圧である。そして、充電回路502による急速充電の完了後、第1分圧回路510の抵抗R11によって、キャパシタ接続端子FILAに接続されるキャパシタC1が、VCC×αまで充電される。
図2の車載用集積回路400の場合、基準電圧VFILAが目標電圧である5.04Vの90%に達するまでの時間は、わずかに4.6msであり、充電回路502を設けない場合に比べて、1/100以下に短縮することができる。
続いて、過電圧の電源電圧VCCが印加されたときの動作を説明する。
図4は、図2の車載用集積回路400の起動時の動作波形図(シミュレーション結果)である。ここでは、電源電圧VCCが40Vまで上昇したときの動作が示される。図4にも比較のために、充電回路502がない場合の、基準電圧VFILAが示される。
この例では、リミット電圧VLIMは、6.96Vに設定されており、キャパシタC1に生ずる基準電圧VFILAは、6.96Vまで速やかに充電された後、6.96Vを超えないようにクランプされる。
ここで、クランプ回路530は、基準電圧VFILAのみでなく、第2分圧回路520の出力ノード(充電トランジスタQ1のベース)の電圧Vb1をクランプする。もし、クランプ回路530が、キャパシタ接続端子FILAのみをクランプする場合、充電トランジスタQ1からFILA端子に充電電流が供給され続けるため、無駄な電流を消費することとなる。これに対して、図2の構成では、クランプ回路530によって、充電トランジスタQ1のベース電圧Vb1をクランプするため、過電圧状態では、充電トランジスタQ1がオフとなり、充電電流を遮断することができ、無駄な電力消費を抑制できる。
以上が、過電圧入力時の車載用集積回路400の動作である。この車載用集積回路400によれば、充電回路502によって、基準電圧VFILAを短時間で安定化することができ、回路の起動時間を大幅に短縮できる。またバッテリ電圧VBATが上昇して、過電圧の電源電圧VCCが供給された場合に、内部回路410に過電圧が供給されるのを抑制できる。
本開示は、図2のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本開示の範囲を狭めるためではなく、本開示や本発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
図5は、クランプ回路530の構成例を示す回路図である。クランプ回路530は、第1トランジスタ532、第2トランジスタ534、第1レギュレータ回路540を備える。
第1トランジスタ532は、エミッタが第1分圧回路510の出力ノード、つまりキャパシタ接続端子FILAと接続される。第1トランジスタ532は、PNP型トランジスタQ21,Q22を含むダーリントントランジスタである。
また第2トランジスタ534は、エミッタが第2分圧回路520の出力ノード、つまり充電トランジスタQ1のベースと接続される。第2トランジスタ534は、PNP型トランジスタQ31,Q32を含むダーリントントランジスタである。
なお、第1トランジスタ532、第2トランジスタ534はそれぞれ、ダーリントントランジスタではなく、1個のPNP型バイポーラトランジスタであってもよい。
第1レギュレータ回路540は、第1トランジスタ532および第2トランジスタ534それぞれのベースに、所定電圧Vb2を印加する。リミット電圧VLIMは、以下の式で表される。
VLIM=Vb2+2×Vbe
VLIM=Vb2+2×Vbe
第1レギュレータ回路540は、オペアンプOA1、第1抵抗R31、第2抵抗R32を含む。第1レギュレータ回路540は、バンドギャップリファレンス回路402から、基準電圧VBGRを受ける。基準電圧VBGRは、オペアンプOA1の非反転入力端子(+)に入力される。第1抵抗R31は、オペアンプOA1の出力と反転入力端子(-)の間に接続され、第2抵抗R32は、オペアンプOA1の反転入力端子(-)と接地の間に接続される。第1レギュレータ回路540の出力電圧Vb2は、以下の式で表される。
Vb2=VBGR×(R31+R32)/R32
Vb2=VBGR×(R31+R32)/R32
なお、第1レギュレータ回路540の構成は図5のそれに限定されず、公知のレギュレータ回路、定電圧回路で構成することができる。
(実施形態2)
図6は、実施形態2に係る車載用集積回路400Aを備えるシステム100Aの回路図である。定電圧回路500Aは、図2の定電圧回路500に加えて、第2レギュレータ回路550をさらに備える。
図6は、実施形態2に係る車載用集積回路400Aを備えるシステム100Aの回路図である。定電圧回路500Aは、図2の定電圧回路500に加えて、第2レギュレータ回路550をさらに備える。
第2レギュレータ回路550の入力ノードは、電源端子VCCと接続され、出力ノードは、充電トランジスタQ1のコレクタと接続される。第2レギュレータ回路550は、所定の電圧レベルに安定化された内部電源電圧VREGを、充電トランジスタQ1のコレクタに供給する。内部電源電圧VREGの電圧レベルは、電源電圧VCCが通常の電圧レベル(<14.4V)であるときの、基準電圧VFILAより高く定められる。たとえば、内部電源電圧VREGの電圧レベルは、9V程度とすることができる。
図2の車載用集積回路400では、充電トランジスタQ1のコレクタに、電源電圧VCCが直接印加されるため、充電トランジスタQ1を40Vの高耐圧素子で構成する必要がある。
これに対して図6の車載用集積回路400Aによれば、第2レギュレータ回路550によって充電トランジスタQ1のコレクタ電圧が、内部電源電圧VREGとなるため、充電トランジスタQ1の耐圧を下げることができる。この場合、充電トランジスタQ1の回路面積を小さくできる。
図7は、図6の第2レギュレータ回路550の構成例を示す回路図である。第2レギュレータ回路550は、第3トランジスタM3、第3抵抗R3、第1ツェナーダイオードZD1、バイアス回路552を備える。
第3トランジスタM3は、NチャンネルMOSFETであり、一端(ドレイン)が第2レギュレータ回路550の入力ノードと接続され、他端(ソース)が第2レギュレータ回路550の出力ノードと接続される。第3抵抗R3は、第2レギュレータ回路550の出力ノードと接地の間に接続される。第1ツェナーダイオードZD1は、第3トランジスタM3のゲートソース間に接続される。バイアス回路552は、第3トランジスタM3のゲートに、定電圧VG3を印加する。
バイアス回路552は、第4抵抗R4および複数の第2ツェナーダイオードZD2a、ZD2bを含む。第4抵抗R4は、第2レギュレータ回路550の入力ノードと第3トランジスタM3のゲートの間に接続される。複数の第2ツェナーダイオードZD2a、ZD2bは、第3トランジスタM3のゲートと接地の間に直列に接続される。定電圧VG3は、以下の式で表される。
VG3=2×VZD
VZDは、ツェナー電圧である。
VG3=2×VZD
VZDは、ツェナー電圧である。
この第2レギュレータ回路550の出力電圧VREGは、
VREG=VZD
となる。
VREG=VZD
となる。
図7の第2レギュレータ回路550では、オペアンプを利用しない簡素な定電圧回路を用いることで、回路面積の増大を抑制できる。なお、第2レギュレータ回路550を、図5の第1レギュレータ回路540と同様に、オペアンプを利用したリニアレギュレータで構成してもよい。
(用途)
続いて車載用集積回路400の用途を説明する。車載用集積回路400の用途の一例は、車載用オーディオ回路である。
続いて車載用集積回路400の用途を説明する。車載用集積回路400の用途の一例は、車載用オーディオ回路である。
図8は、オーディオ回路300を備えるオーディオシステム100Bの回路図である。オーディオシステム100Bは、バッテリ102、フィルタ104、スピーカ106およびオーディオ回路300を備える。
オーディオ回路300は、定電圧回路310、リニアレギュレータ320、バッファ330およびD級アンプ回路200を備える。オーディオ回路300は、図2の車載用集積回路400に対応し、定電圧回路310は、図2の定電圧回路500に対応し、リニアレギュレータ320、バッファ330およびD級アンプ回路200は、図2の内部回路410に対応する。
リニアレギュレータ320の出力には、キャパシタ接続ピンREGAを介して、外付けの平滑キャパシタC2が接続されている。リニアレギュレータ320は、基準電圧VFILAを受け、基準電圧VFILAを所定ゲイン倍(×g)した電圧レベルを有する第1電源電圧VREGAを生成する。第1電源電圧VREGAはD級アンプ回路200に、電源電圧として供給される。
VREGA=g×VFILA
VREGA=g×VFILA
バッファ330は、基準電圧VFILAを受け、D級アンプ回路200に供給する。基準電圧VFILAは、D級アンプ回路200により増幅されるオーディオ信号のセンター電圧レベルを規定する。
D級アンプ回路200は、入力オーディオ信号SINを受け、入力オーディオ信号SINに応じたデューティ比を有するパルス信号SOUTを発生する。D級アンプ回路200は、出力段202、積分器204、レベルシフト機能付きコンパレータ(以下、単にコンパレータと称する)208、プリドライバ210を備え、オーディオ回路300に集積化されている。図8には、1チャンネルの構成のみが示されるが、実際のオーディオ回路300には、複数チャンネル分のD級アンプ回路200が集積化される。
インバータ型の出力段202には、電源電圧VCCが供給される。出力段202は、ハイサイドトランジスタMHとローサイドトランジスタMLを含むインバータである。出力段202の出力信号SOUTは、0VとVCCの間でスイングし、フィルタ104を経由してスピーカ106に供給される。
積分器204には、リニアレギュレータ320が生成する第1電源電圧VREGAが供給される。積分器204は、入力オーディオ信号SINおよび出力段202の出力信号SOUTに応じたフィードバック信号SFBを受ける。それらの差分(誤差)に相当する信号を積分する。
コンパレータ208は、積分器204の出力SINTをPWM信号SPWMに変換する。コンパレータ208の入力段は第1電源電圧VREGAで動作するが、その出力段には、電源電圧VCCおよび第1電源電圧VREGAより低い第2電源電圧VREGB(たとえば3.3Vあるいは5V)が供給されており、0V-VREGBの二値を取るPWM信号SPWMを出力する。
プリドライバ210には、第2電源電圧VREGBが供給され、コンパレータ208の出力SPWMにもとづいて出力段202を駆動する。
図9は、図8のリニアレギュレータ320およびバッファ330の構成例を示す回路図である。リニアレギュレータ320は、トランジスタ322、抵抗R41,R42およびオペアンプ324を含む。第1電源電圧VREGAの目標電圧VREGA(REF)は式(1)で表される。
VREGA(REF)=(R41+R42)/R42×VFILA …(1)
つまりリニアレギュレータ320のゲインgは、(R41+R42)/R42となる。
VREGA(REF)=(R41+R42)/R42×VFILA …(1)
つまりリニアレギュレータ320のゲインgは、(R41+R42)/R42となる。
リニアレギュレータ320のゲインgは、定格のバッテリ電圧VBAT(TYP)が供給される状況において、目標電圧VREGA(REF)が、電源電圧VCCを超えない範囲でなるべく高くなるように定めるとよい。具体的には第1分圧回路510の分圧比αをd=R12/(R11+R12)とするとき、0.8<d×g<1の範囲で設計してもよい。たとえば、d=0.5、g=1.8とすると、VBAT(TYP)=14.4Vのとき、VREGA(REF)=13Vとなる。
この例ではトランジスタ322はNMOSトランジスタであるがその限りでない。たとえばトランジスタ322をPMOSトランジスタとして、オペアンプ324の反転入力端子と非反転入力端子を入れ替えてもよい。
バッファ330は、出力と反転入力端子が接続されたオペアンプ332を含む。
オーディオ回路300の用途を説明する。図10は、実施の形態に係るオーディオ回路を利用した車載オーディオシステムのブロック図である。
車載オーディオシステム600は、4個のスピーカ602FL,602FR,602RL,602RR、4個のフィルタ604FL,604FR,604RL,604RR、音源606およびオーディオ回路300を備える。
音源606は、左右(LR)2チャンネルあるいはマルチチャンネルのデジタルオーディオ信号を出力する。オーディオ回路300は、4チャンネルのD級アンプ回路200と、音源606とのインタフェース回路301および定電圧回路310を備える。
フィルタ604、音源606およびオーディオ回路300は、オーディオヘッドユニットやカーナビゲーション装置に内蔵される。あるいはオーディオ回路300は、音源606とは独立した製品であってもよい。
このように、オーディオ回路300(車載用集積回路400)は、車載電子部品あるいは車載機器に好適に用いることができる。
(変形例)
上述した実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なことが当業者に理解される。以下、こうした変形例について説明する。
上述した実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なことが当業者に理解される。以下、こうした変形例について説明する。
図5のクランプ回路530は、第1分圧回路510の出力ノードおよび第2分圧回路520の出力ノードを、共通のリミット電圧VLIMを超えないようにクランプするが、それに限定されない。変形例において、クランプ回路530は第1分圧回路510の出力ノードに対するクランプ電圧と、第2分圧回路520の出力ノードに対するクランプレベルは異なっていてもよい。
(付記)
本明細書には以下の技術が開示される。
本明細書には以下の技術が開示される。
(項目1)
車載用集積回路であって、
バッテリと接続されるべき電源端子と、
外付けのキャパシタが接続されるべきキャパシタ接続端子と、
前記キャパシタ接続端子に発生する電圧を安定化する定電圧回路と、
前記キャパシタ接続端子に発生する前記電圧にもとづいて動作する内部回路と、
を備え、
前記定電圧回路は、
入力ノードが前記電源端子と接続され、出力ノードが前記キャパシタ接続端子と接続され、前記電源端子に発生する電源電圧を分圧して得られる第1電圧を前記キャパシタ接続端子に発生する第1分圧回路と、
一端が前記キャパシタ接続端子と接続される充電トランジスタと、
入力ノードが前記電源端子と接続され、出力ノードが前記充電トランジスタの制御端子と接続され、前記電源電圧を分圧して得られる第2電圧を前記充電トランジスタの制御端子に発生する第2分圧回路と、
前記キャパシタ接続端子に発生する前記電圧および前記充電トランジスタの前記制御端子の電圧をクランプするクランプ回路と、
を備える、車載用集積回路。
車載用集積回路であって、
バッテリと接続されるべき電源端子と、
外付けのキャパシタが接続されるべきキャパシタ接続端子と、
前記キャパシタ接続端子に発生する電圧を安定化する定電圧回路と、
前記キャパシタ接続端子に発生する前記電圧にもとづいて動作する内部回路と、
を備え、
前記定電圧回路は、
入力ノードが前記電源端子と接続され、出力ノードが前記キャパシタ接続端子と接続され、前記電源端子に発生する電源電圧を分圧して得られる第1電圧を前記キャパシタ接続端子に発生する第1分圧回路と、
一端が前記キャパシタ接続端子と接続される充電トランジスタと、
入力ノードが前記電源端子と接続され、出力ノードが前記充電トランジスタの制御端子と接続され、前記電源電圧を分圧して得られる第2電圧を前記充電トランジスタの制御端子に発生する第2分圧回路と、
前記キャパシタ接続端子に発生する前記電圧および前記充電トランジスタの前記制御端子の電圧をクランプするクランプ回路と、
を備える、車載用集積回路。
(項目2)
前記クランプ回路は、
エミッタが前記第1分圧回路の前記出力ノードと接続される第1トランジスタと、
エミッタが前記第2分圧回路の前記出力ノードと接続される第2トランジスタと、
前記第1トランジスタおよび前記第2トランジスタそれぞれのベースに、所定電圧を印加する第1レギュレータ回路と、
を含む、項目1に記載の車載用集積回路。
前記クランプ回路は、
エミッタが前記第1分圧回路の前記出力ノードと接続される第1トランジスタと、
エミッタが前記第2分圧回路の前記出力ノードと接続される第2トランジスタと、
前記第1トランジスタおよび前記第2トランジスタそれぞれのベースに、所定電圧を印加する第1レギュレータ回路と、
を含む、項目1に記載の車載用集積回路。
(項目3)
前記第1トランジスタおよび前記第2トランジスタはそれぞれ、ダーリントントランジスタである、項目2に記載の車載用集積回路。
前記第1トランジスタおよび前記第2トランジスタはそれぞれ、ダーリントントランジスタである、項目2に記載の車載用集積回路。
(項目4)
前記第1レギュレータ回路は、
非反転入力端子に基準電圧を受けるオペアンプと、
前記オペアンプの出力と反転入力端子の間に接続された第1抵抗と、
前記オペアンプの前記反転入力端子と接地の間に接続された第2抵抗と、
を含む、項目2または3に記載の車載用集積回路。
前記第1レギュレータ回路は、
非反転入力端子に基準電圧を受けるオペアンプと、
前記オペアンプの出力と反転入力端子の間に接続された第1抵抗と、
前記オペアンプの前記反転入力端子と接地の間に接続された第2抵抗と、
を含む、項目2または3に記載の車載用集積回路。
(項目5)
前記内部回路は、前記キャパシタ接続端子に発生する電圧を基準として動作し、オーディオ信号を増幅するオーディオアンプを含む、項目1から4のいずれかに記載の車載用集積回路。
前記内部回路は、前記キャパシタ接続端子に発生する電圧を基準として動作し、オーディオ信号を増幅するオーディオアンプを含む、項目1から4のいずれかに記載の車載用集積回路。
(項目6)
前記定電圧回路は、
入力ノードが前記電源端子と接続され、出力ノードが前記充電トランジスタの他端と接続され、所定の電圧レベルに安定化された内部電源電圧を出力する第2レギュレータ回路をさらに備える、項目1から3のいずれかに記載の車載用集積回路。
前記定電圧回路は、
入力ノードが前記電源端子と接続され、出力ノードが前記充電トランジスタの他端と接続され、所定の電圧レベルに安定化された内部電源電圧を出力する第2レギュレータ回路をさらに備える、項目1から3のいずれかに記載の車載用集積回路。
(項目7)
前記第2レギュレータ回路は、
ドレインが前記第2レギュレータ回路の前記入力ノードと接続され、ソースが前記第2レギュレータ回路の前記出力ノードと接続された第3トランジスタと、
前記第2レギュレータ回路の前記出力ノードと接地の間に接続された第3抵抗と、
前記第3トランジスタのゲートソース間に接続された第1ツェナーダイオードと、
前記第3トランジスタのゲートに定電圧を印加するバイアス回路と、
を含む、項目6に記載の車載用集積回路。
前記第2レギュレータ回路は、
ドレインが前記第2レギュレータ回路の前記入力ノードと接続され、ソースが前記第2レギュレータ回路の前記出力ノードと接続された第3トランジスタと、
前記第2レギュレータ回路の前記出力ノードと接地の間に接続された第3抵抗と、
前記第3トランジスタのゲートソース間に接続された第1ツェナーダイオードと、
前記第3トランジスタのゲートに定電圧を印加するバイアス回路と、
を含む、項目6に記載の車載用集積回路。
(項目8)
前記バイアス回路は、
前記第2レギュレータ回路の前記入力ノードと前記第3トランジスタの前記ゲートの間に接続された第4抵抗と、
前記第3トランジスタの前記ゲートと接地の間に直列に接続された複数の第2ツェナーダイオードと、
を含む、項目7に記載の車載用集積回路。
前記バイアス回路は、
前記第2レギュレータ回路の前記入力ノードと前記第3トランジスタの前記ゲートの間に接続された第4抵抗と、
前記第3トランジスタの前記ゲートと接地の間に直列に接続された複数の第2ツェナーダイオードと、
を含む、項目7に記載の車載用集積回路。
(項目9)
前記充電トランジスタの他端は、前記電源端子と接続される、項目1から3のいずれかに記載の車載用集積回路。
前記充電トランジスタの他端は、前記電源端子と接続される、項目1から3のいずれかに記載の車載用集積回路。
(項目10)
前記オーディオアンプは、D級アンプ回路であり、
前記内部回路は、
前記キャパシタ接続端子に発生する電圧を基準として、第1電源電圧を生成するリニアレギュレータをさらに含み、
前記D級アンプ回路は、
前記電源電圧が供給されるインバータ型の出力段と、
前記第1電源電圧が供給され、入力オーディオ信号および前記出力段の出力信号に応じたフィードバック信号を受ける積分器と、
前記第1電源電圧が供給され、前記積分器の出力をPWM信号に変換するコンパレータと、
前記電源電圧および前記第1電源電圧より低い第2電源電圧が供給され、前記コンパレータの出力にもとづいて前記出力段を駆動するドライバと、
を含む、項目5に記載の車載用集積回路。
前記オーディオアンプは、D級アンプ回路であり、
前記内部回路は、
前記キャパシタ接続端子に発生する電圧を基準として、第1電源電圧を生成するリニアレギュレータをさらに含み、
前記D級アンプ回路は、
前記電源電圧が供給されるインバータ型の出力段と、
前記第1電源電圧が供給され、入力オーディオ信号および前記出力段の出力信号に応じたフィードバック信号を受ける積分器と、
前記第1電源電圧が供給され、前記積分器の出力をPWM信号に変換するコンパレータと、
前記電源電圧および前記第1電源電圧より低い第2電源電圧が供給され、前記コンパレータの出力にもとづいて前記出力段を駆動するドライバと、
を含む、項目5に記載の車載用集積回路。
(項目11)
項目1から10のいずれかに記載の車載用集積回路を備える、車載電子機器。
項目1から10のいずれかに記載の車載用集積回路を備える、車載電子機器。
本開示は、車載用集積回路に関する。
100 システム
102 バッテリ
104 フィルタ
106 スピーカ
200 D級アンプ回路
202 出力段
204 積分器
208 コンパレータ
210 プリドライバ
300 オーディオ回路
310 定電圧回路
320 リニアレギュレータ
330 バッファ
400 車載用集積回路
402 バンドギャップリファレンス回路
410 内部回路
500 定電圧回路
502 充電回路
510 第1分圧回路
Q1 充電トランジスタ
520 第2分圧回路
530 クランプ回路
532 第1トランジスタ
534 第2トランジスタ
540 第1レギュレータ回路
OA1 オペアンプ
R31 第1抵抗
R32 第2抵抗
550 第2レギュレータ回路
VCC 電源端子
FILA キャパシタ接続端子
600 車載オーディオシステム
602 スピーカ
604 フィルタ
102 バッテリ
104 フィルタ
106 スピーカ
200 D級アンプ回路
202 出力段
204 積分器
208 コンパレータ
210 プリドライバ
300 オーディオ回路
310 定電圧回路
320 リニアレギュレータ
330 バッファ
400 車載用集積回路
402 バンドギャップリファレンス回路
410 内部回路
500 定電圧回路
502 充電回路
510 第1分圧回路
Q1 充電トランジスタ
520 第2分圧回路
530 クランプ回路
532 第1トランジスタ
534 第2トランジスタ
540 第1レギュレータ回路
OA1 オペアンプ
R31 第1抵抗
R32 第2抵抗
550 第2レギュレータ回路
VCC 電源端子
FILA キャパシタ接続端子
600 車載オーディオシステム
602 スピーカ
604 フィルタ
Claims (11)
- 車載用集積回路であって、
バッテリと接続されるべき電源端子と、
外付けのキャパシタが接続されるべきキャパシタ接続端子と、
前記キャパシタ接続端子に発生する電圧を安定化する定電圧回路と、
前記キャパシタ接続端子に発生する前記電圧にもとづいて動作する内部回路と、
を備え、
前記定電圧回路は、
入力ノードが前記電源端子と接続され、出力ノードが前記キャパシタ接続端子と接続され、前記電源端子に発生する電源電圧を分圧して得られる第1電圧を前記キャパシタ接続端子に発生する第1分圧回路と、
一端が前記キャパシタ接続端子と接続される充電トランジスタと、
入力ノードが前記電源端子と接続され、出力ノードが前記充電トランジスタの制御端子と接続され、前記電源電圧を分圧して得られる第2電圧を前記充電トランジスタの制御端子に発生する第2分圧回路と、
前記キャパシタ接続端子に発生する前記電圧および前記充電トランジスタの前記制御端子の電圧をクランプするクランプ回路と、
を備える、車載用集積回路。 - 前記クランプ回路は、
エミッタが前記第1分圧回路の前記出力ノードと接続される第1トランジスタと、
エミッタが前記第2分圧回路の前記出力ノードと接続される第2トランジスタと、
前記第1トランジスタおよび前記第2トランジスタそれぞれのベースに、所定電圧を印加する第1レギュレータ回路と、
を含む、請求項1に記載の車載用集積回路。 - 前記第1トランジスタおよび前記第2トランジスタはそれぞれ、ダーリントントランジスタである、請求項2に記載の車載用集積回路。
- 前記第1レギュレータ回路は、
非反転入力端子に基準電圧を受けるオペアンプと、
前記オペアンプの出力と反転入力端子の間に接続された第1抵抗と、
前記オペアンプの前記反転入力端子と接地の間に接続された第2抵抗と、
を含む、請求項2または3に記載の車載用集積回路。 - 前記内部回路は、前記キャパシタ接続端子に発生する電圧を基準として動作し、オーディオ信号を増幅するオーディオアンプを含む、請求項1から4のいずれかに記載の車載用集積回路。
- 前記定電圧回路は、
入力ノードが前記電源端子と接続され、出力ノードが前記充電トランジスタの他端と接続され、所定の電圧レベルに安定化された内部電源電圧を出力する第2レギュレータ回路をさらに備える、請求項1から3のいずれかに記載の車載用集積回路。 - 前記第2レギュレータ回路は、
ドレインが前記第2レギュレータ回路の前記入力ノードと接続され、ソースが前記第2レギュレータ回路の前記出力ノードと接続された第3トランジスタと、
前記第2レギュレータ回路の前記出力ノードと接地の間に接続された第3抵抗と、
前記第3トランジスタのゲートソース間に接続された第1ツェナーダイオードと、
前記第3トランジスタのゲートに定電圧を印加するバイアス回路と、
を含む、請求項6に記載の車載用集積回路。 - 前記バイアス回路は、
前記第2レギュレータ回路の前記入力ノードと前記第3トランジスタの前記ゲートの間に接続された第4抵抗と、
前記第3トランジスタの前記ゲートと接地の間に直列に接続された複数の第2ツェナーダイオードと、
を含む、請求項7に記載の車載用集積回路。 - 前記充電トランジスタの他端は、前記電源端子と接続される、請求項1から3のいずれかに記載の車載用集積回路。
- 前記オーディオアンプは、D級アンプ回路であり、
前記内部回路は、
前記キャパシタ接続端子に発生する電圧を基準として、第1電源電圧を生成するリニアレギュレータをさらに含み、
前記D級アンプ回路は、
前記電源電圧が供給されるインバータ型の出力段と、
前記第1電源電圧が供給され、入力オーディオ信号および前記出力段の出力信号に応じたフィードバック信号を受ける積分器と、
前記第1電源電圧が供給され、前記積分器の出力をPWM信号に変換するコンパレータと、
前記電源電圧および前記第1電源電圧より低い第2電源電圧が供給され、前記コンパレータの出力にもとづいて前記出力段を駆動するドライバと、
を含む、請求項5に記載の車載用集積回路。 - 請求項1から10のいずれかに記載の車載用集積回路を備える、車載電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202380015331.XA CN118435144A (zh) | 2022-02-28 | 2023-02-15 | 车载用集成电路、车载电子设备 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-029436 | 2022-02-28 | ||
JP2022029436 | 2022-02-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2023162826A1 true WO2023162826A1 (ja) | 2023-08-31 |
Family
ID=87765906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2023/005294 WO2023162826A1 (ja) | 2022-02-28 | 2023-02-15 | 車載用集積回路、車載電子機器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN118435144A (ja) |
WO (1) | WO2023162826A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007306664A (ja) * | 2006-05-09 | 2007-11-22 | Rohm Co Ltd | 過電圧保護回路ならびにそれを用いた充電装置および電子機器 |
JP2014067240A (ja) * | 2012-09-26 | 2014-04-17 | Renesas Electronics Corp | 半導体装置 |
JP2021071930A (ja) * | 2019-10-31 | 2021-05-06 | ローム株式会社 | 半導体集積回路、車載電子部品、車載電子機器 |
-
2023
- 2023-02-15 CN CN202380015331.XA patent/CN118435144A/zh active Pending
- 2023-02-15 WO PCT/JP2023/005294 patent/WO2023162826A1/ja unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007306664A (ja) * | 2006-05-09 | 2007-11-22 | Rohm Co Ltd | 過電圧保護回路ならびにそれを用いた充電装置および電子機器 |
JP2014067240A (ja) * | 2012-09-26 | 2014-04-17 | Renesas Electronics Corp | 半導体装置 |
JP2021071930A (ja) * | 2019-10-31 | 2021-05-06 | ローム株式会社 | 半導体集積回路、車載電子部品、車載電子機器 |
Also Published As
Publication number | Publication date |
---|---|
CN118435144A (zh) | 2024-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7626792B2 (en) | Power supply control apparatus including highly-reliable overcurrent detecting circuit | |
US10168363B1 (en) | Current sensor with extended voltage range | |
US20090273331A1 (en) | Regulator circuit and car provided with the same | |
CN112882525B (zh) | 稳压器用半导体集成电路、车载用电子设备 | |
US9379554B2 (en) | Current output circuit and two-wire transmitter | |
US7929266B2 (en) | Electronic device operable to protect a power transistor when used in conjunction with a transformer | |
CN112217440A (zh) | 对缓冲电容器充电的系统和方法 | |
US11772586B2 (en) | Linear power supply circuit | |
CN102809964A (zh) | 电压检测电路、ecu、具备ecu的汽车 | |
JP7271393B2 (ja) | 半導体集積回路、車載電子部品、車載電子機器 | |
JP7165562B2 (ja) | リニア電源回路 | |
US7362157B2 (en) | Circuit arrangement with a transistor having a reduced reverse current | |
WO2023162826A1 (ja) | 車載用集積回路、車載電子機器 | |
US7091633B2 (en) | Current-limiting logic interface circuit | |
US6498517B2 (en) | Peak hold circuit | |
US5663673A (en) | Output circuit having at least one external transistor | |
US6940703B1 (en) | Overvoltage protection circuit | |
CN114340092A (zh) | 全电压采样电路、驱动芯片、led驱动电路及采样方法 | |
WO2023190209A1 (ja) | オーディオアンプ回路、車載電子機器 | |
JP2003015749A (ja) | 電圧レギュレータ | |
JP2004140576A (ja) | 電圧比較器およびリーク電流検出装置 | |
JP5294690B2 (ja) | 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路 | |
CN110034734B (zh) | 用于补偿误差放大器的输入偏压的补偿电路 | |
JP3668152B2 (ja) | オペアンプ入力保護装置 | |
JP3199098B2 (ja) | フイールドバスのインタフエイス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23759827 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2024503076 Country of ref document: JP Kind code of ref document: A |