JP2021071930A - 半導体集積回路、車載電子部品、車載電子機器 - Google Patents

Abstract

【課題】半導体集積回路のチップ面積の増加を抑えつつ、過電圧に対する耐性を高める。【解決手段】半導体集積回路４００において、電源端子ＶＣＣは、外部電源と接続され、電源電圧ＶＣＣを受ける。分圧回路４１０は、電源電圧ＶＣＣを分圧する。クランプ回路４２０は、分圧回路４１０の出力電圧ＶＦＩＬＡを、所定の上限電圧ＶＬＩＭを超えないようにクランプする。第１リニアレギュレータ４３０は、入力端子が電源端子ＶＣＣと接続され、分圧回路４１０の出力電圧ＶＦＩＬＡを所定ゲイン倍した第１内部電源電圧ＶＲＥＧＡを生成する。【選択図】図１

Description

本発明は、半導体集積回路に関する。

車載用オーディオシステムやカーナビゲーションシステムに使用される半導体集積回路は、バッテリからのバッテリ電圧を直接、電源端子に受けて動作するものがある。車載用のバッテリは、使用中に定格電圧（たとえば１４．４Ｖ）から大きく変動することから、このような半導体集積回路には、バッテリ電圧の過酷な変動下でも正常に動作することが要求され、出荷前には、ロードダンプ試験やコールドクランク試験などによって性能がテストされる。たとえばロードランプ試験では、４０Ｖ付近の過電圧が、半導体集積回路の電源端子に過渡的に印加される。

半導体集積回路を、４０Ｖに耐えうるＤＭＯＳ（Double-Diffused MOS）などの高耐圧素子で構成すれば、ロードダンプ試験をパスすることができるが、高耐圧素子は低耐圧素子に比べて素子サイズが大きいため、半導体集積回路のチップ面積、ひいてはコストが増大するという問題がある。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、チップ面積の増加を抑えつつ、過電圧に対する耐性を高めた半導体集積回路の提供にある。

本発明のある態様は、半導体集積回路に関する。半導体集積回路は、外部電源と接続され、外部電源電圧を受ける電源端子と、外部電源電圧を分圧する分圧回路と、分圧回路の出力電圧を、所定の上限電圧を超えないようにクランプするクランプ回路と、入力端子が電源端子と接続され、分圧回路の出力電圧を所定ゲイン倍した第１内部電源電圧を生成する第１リニアレギュレータと、を備える。

第１リニアレギュレータのメイントランジスタには、直接、不安定な外部電源電圧が印加されるため、メイントランジスタについては、高耐圧で設計する必要がある。一方、第１内部電源電圧は、上限電圧の所定ゲイン倍である最大電圧を超えないようにクランプできるため、第１内部電源電圧が供給される負荷を、低耐圧の回路素子で構成できる。

分圧回路の出力端子には、外部のキャパシタが接続可能であってもよい。これにより外部電源電圧が急峻に変化した場合であっても、第１内部電源電圧の変化速度を抑制できる。また第１内部電源電圧の変化速度を、キャパシタの容量値に応じて調節できる。

半導体集積回路は、基準電圧を生成するバンドギャップリファレンス回路をさらに備えてもよい。上限電圧は基準電圧にもとづいて定まってもよい。これにより、上限電圧を、外部電源電圧や温度、プロセスばらつきに依存しない一定値とすることができる。

クランプ回路は、基準電圧を所定ゲイン倍した電圧を生成する第２リニアレギュレータと、エミッタあるいはソースが、分圧回路の出力端子と接続され、ベースあるいはゲートが第２リニアレギュレータの出力と接続されるクランプ用トランジスタと、を含んでもよい。

電源端子には、車載バッテリが接続されてもよい。車載バッテリの電圧は不安定であり、半導体集積回路には過酷な性能試験が課されるところ、この態様によれば、車載バッテリの電圧変動に耐えることができる。

本発明の別の態様もまた、半導体集積回路である。この半導体集積回路は、Ｄ級アンプ回路を備える。Ｄ級アンプ回路は、外部電源電圧が供給されるプッシュプルの出力段と、第１内部電源電圧が供給され、入力オーディオ信号および出力段の出力信号に応じたフィードバック信号を受ける積分器と、第１内部電源電圧が供給され、積分器の出力をＰＷＭ信号に変換するコンパレータと、外部電源電圧および第１内部電源電圧より低い第２内部電源電圧が供給され、コンパレータの出力にもとづいて出力段を駆動するドライバと、を含む。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

本発明のある態様によれば、チップ面積の増加を抑えつつ、過電圧に対する耐性を高めることができる。

実施の形態に係る半導体集積回路の回路図である。 図１の半導体集積回路のロードダンプ試験中の波形図である。 クランプ回路の構成例を示す回路図である。 オーディオ回路を備えるオーディオシステムのブロック図である。 図５（ａ）、（ｂ）は、積分器の構成例を示す回路図である。 図６（ａ）、（ｂ）は、コンパレータの構成例を示す回路図である。 実施の形態に係るオーディオ回路を利用した車載オーディオシステムのブロック図である。 図８（ａ）、（ｂ）は、実施の形態に係るオーディオ回路を利用した電子機器を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係る半導体集積回路４００の回路図である。半導体集積回路４００の電源端子（電源ピン）ＶＣＣには、バッテリ２が接続され、バッテリ電圧Ｖ_ＢＡＴにもとづく外部電源電圧（単に電源電圧という）Ｖ_ＣＣを電源として動作する。

半導体集積回路４００は、内部回路４０２、分圧回路４１０、クランプ回路４２０、第１リニアレギュレータ４３０、バッファ４４０を備える。

分圧回路４１０は、電源端子ＶＣＣに生ずる電源電圧Ｖ_ＣＣを分圧する。分圧回路４１０は、電源端子ＶＣＣと接地の間に直列に接続される抵抗Ｒ１１，Ｒ１２を含む。分圧回路４１０の出力端子には、電源電圧Ｖ_ＣＣの分圧電圧Ｖ_ＦＩＬＡが発生する。
Ｖ_ＦＩＬＡ＝Ｒ１２／（Ｒ１１＋Ｒ１２）×Ｖ_ＣＣ

たとえばＲ１１＝Ｒ１２であり、この場合、分圧電圧Ｖ_ＦＩＬＡは電源電圧Ｖ_ＣＣと接地電圧（０Ｖ）の中点電圧Ｖ_ＣＣ／２となる。

クランプ回路４２０は、分圧回路４１０の出力端子の分圧電圧Ｖ_ＦＩＬＡを、所定の上限電圧Ｖ_ＬＩＭを超えないようにクランプする。

第１リニアレギュレータ４３０はＬＤＯ（Low Drop Output）回路であり、入力端子ＩＮが電源端子ＶＣＣと接続され、分圧回路４１０が生成する分圧電圧Ｖ_ＦＩＬＡを所定ゲイン倍ｇした第１内部電源電圧Ｖ_ＲＥＧＡを生成する。

第１リニアレギュレータ４３０は、メイントランジスタ４３２、抵抗Ｒ２１，Ｒ２２およびオペアンプ４３４を含む。第１内部電源電圧Ｖ_ＲＥＧＡの目標電圧Ｖ_{ＲＥＧＡ（ＲＥＦ）}は式（１）で表される。
Ｖ_{ＲＥＧＡ（ＲＥＦ）}＝（Ｒ２１＋Ｒ２２）／Ｒ２２×Ｖ_ＦＩＬＡ …（１）
つまり第１リニアレギュレータ４３０のゲインｇは、（Ｒ２１＋Ｒ２２）／Ｒ２２となる。

第１リニアレギュレータ４３０のゲインｇは、定格のバッテリ電圧Ｖ_{ＢＡＴ（ＴＹＰ）}が供給される状況において、目標電圧Ｖ_{ＲＥＧＡ（ＲＥＦ）}が、電源電圧Ｖ_ＣＣを超えない範囲でなるべく高くなるように定めるとよい。具体的には分圧回路４１０の分圧比をｄ＝Ｒ１２／（Ｒ１１＋Ｒ１２）とするとき、０．８＜ｄ×ｇ＜１の範囲で設計してもよい。たとえば、ｄ＝０．５、ｇ＝１．８とすると、Ｖ_{ＢＡＴ（ＴＹＰ）}＝１４．４Ｖのとき、Ｖ_{ＲＥＧＡ（ＲＥＦ）}＝１３Ｖとなる。

この例ではメイントランジスタ４３２はＮＭＯＳトランジスタであるがその限りでない。たとえばメイントランジスタ４３２をＰＭＯＳトランジスタとして、オペアンプ４３４の反転入力端子と非反転入力端子を入れ替えてもよい。

第１内部電源電圧Ｖ_ＲＥＧＡは、内部回路４０２の電源ライン４０４に供給される。またバッファ４４０は分圧電圧Ｖ_ＦＩＬＡを受け、バイアス電圧Ｖ_ＢＩＡＳとして内部回路４０２に供給する。

半導体集積回路４００は、キャパシタ接続端子ＦＩＬＡをさらに備える。分圧回路４１０の出力端子は、キャパシタ接続端子ＦＩＬＡを介して、外部のキャパシタＣ１と接続可能である。なおキャパシタＣ１は半導体集積回路４００に内蔵してもよい。

以上が半導体集積回路４００の構成である。続いてその動作を説明する。図２は、図１の半導体集積回路４００のロードダンプ試験中の波形図である。時刻ｔ_０にバッテリ電圧Ｖ_ＢＡＴが急峻に上昇し、電源電圧Ｖ_ＣＣが４０Ｖまで跳ね上がる。時刻ｔ_０〜ｔ_１の期間Ｔ_Ａにおいて、電源電圧Ｖ_ＣＣの上昇に応答して、ＦＩＬＡ端子の分圧電圧Ｖ_ＦＩＬＡも上昇するが、ＦＩＬＡ端子に接続されるキャパシタＣ１の影響によって、分圧電圧Ｖ_ＦＩＬＡは緩やかに上昇する。また、第１内部電源電圧Ｖ_ＲＥＧＡは、分圧電圧Ｖ_ＦＩＬＡをゲイン倍（×１．８）した電圧となる。

そして、時刻ｔ_１に分圧電圧Ｖ_ＦＩＬＡがクランプ回路４２０の上限電圧Ｖ_ＬＩＭ（＝１０Ｖ）に到達すると、時刻ｔ_２までの期間Ｔ_Ｂの間、上限電圧Ｖ_ＬＩＭにてクランプされる。このときの第１内部電源電圧Ｖ_ＲＥＧＡは、上限電圧Ｖ_ＬＩＭをゲイン倍（×１．８）した最大電圧Ｖ_ＭＡＸ（＝１８Ｖ）に制限される。

時刻ｔ_２以降の期間Ｔ_Ｃにおいて、分圧電圧Ｖ_ＦＩＬＡは、電源電圧Ｖ_ＣＣに追従して低下していき、Ｖ_ＦＩＬＡ＝Ｖ_ＣＣ×ｄを満たしている。また第１内部電源電圧Ｖ_ＲＥＧＡは分圧電圧Ｖ_ＦＩＬＡに追従して低下していき、Ｖ_ＲＥＧＡ＝Ｖ_ＦＩＬ×ｇを満たしている。

以上が半導体集積回路４００の動作である。この半導体集積回路４００によれば、内部回路４０２に供給される第１内部電源電圧Ｖ_ＲＥＧＡを、最大電圧Ｖ_ＭＡＸ（＝１８Ｖ）に制限することができる。

もし、内部回路４０２に電源電圧Ｖ_ＣＣを直接供給する構成（比較技術という）を採用した場合、内部回路４０２を４０Ｖ耐圧の素子で構成する必要があり、回路面積およびコストの増加は避けられない。これに対して本実施の形態では、内部回路４０２は、最大電圧Ｖ_ＭＡＸにもとづく耐圧（たとえば２０Ｖ）の素子で構成することができるため、回路面積およびコストを削減できる。

内部回路４０２に電源電圧Ｖ_ＣＣを直接供給する比較技術において、電源電圧Ｖ_ＣＣを、１８Ｖを超えないようにクランプする構成も考えられる。ところが電源電圧Ｖ_ＣＣは図２に示すように、非常に大きな傾きで上昇するため、クランプ回路のみで電圧の上昇を完全に抑え込むことは難しい。実施の形態では、ＦＩＬＡ端子に接続されるキャパシタＣ１によって、分圧電圧Ｖ_ＦＩＬＡが緩やかに変化するようになっており、クランプ回路のみで電圧上昇を抑え込むことができる。

またキャパシタＣ１を外付けする構成とすることにより、また第１内部電源電圧Ｖ_ＲＥＧＡの変化速度を、キャパシタＣ１の容量値に応じて調節できる。

図３は、クランプ回路４２０の構成例を示す回路図である。クランプ回路４２０は、バンドギャップリファレンス回路４５０からの基準電圧Ｖ_ＢＧＲが供給されており、上限電圧Ｖ_ＬＩＭは基準電圧Ｖ_ＢＧＲにもとづいて定まるようになっている。これにより上限電圧Ｖ_ＬＩＭは、バッテリ電圧Ｖ_ＢＡＴや温度、プロセスばらつきに依存しない一定値となる。

クランプ回路４２０は、第２リニアレギュレータ４２２およびクランプ用トランジスタ４２４を備える。第２リニアレギュレータ４２２は、基準電圧Ｖ_ＢＧＲを所定ゲイン倍した電圧を生成する。クランプ用トランジスタ４２４は、エミッタ（あるいはソース）が分圧回路４１０の出力端子ＦＩＬＡと接続され、ベース（あるいはゲート）が第２リニアレギュレータ４２２の出力と接続される。

この例では、クランプ用トランジスタ４２４はダーリントントランジスタである。クランプ用トランジスタ４２４のベースエミッタ間電圧が２Ｖ、第２リニアレギュレータ４２２の出力電圧が８Ｖであるとき、ＦＩＬＡ端子の電圧Ｖ_ＦＩＬＡの上限電圧Ｖ_ＬＩＭは１０Ｖとなる。

続いて半導体集積回路４００の用途を説明する。図４は、オーディオ回路３００を備えるオーディオシステム１００のブロック図である。オーディオシステム１００は、スピーカ１０２、フィルタ１０４、バッテリ１０６およびオーディオ回路３００を備える。

オーディオ回路３００は、図１の半導体集積回路４００の構成要素（４１０，４２０，４３０）に加えて、上述の内部回路４０２に対応するＤ級アンプ回路２００を備える。第１リニアレギュレータ４３０の出力には、ＲＥＧＡピンを介して、外付けの平滑キャパシタＣ２が接続されている。

Ｄ級アンプ回路２００は、入力オーディオ信号Ｓ_ＩＮを受け、入力オーディオ信号Ｓ_ＩＮに応じたデューティ比を有するパルス信号Ｓ_ＯＵＴを発生する。Ｄ級アンプ回路２００は、出力段２０２、積分器２０４、レベルシフト機能付きコンパレータ（以下、単にコンパレータと称する）２０８、ドライバ２１０を備え、オーディオ回路３００に集積化されている。図４には、１チャンネルの構成のみが示されるが、実際のオーディオ回路３００には、複数チャンネル分のＤ級アンプ回路２００が集積化される。

Ｄ級アンプ回路２００は、出力段２０２、積分器２０４、コンパレータ２０８、ドライバ２１０を備える。プッシュプルの出力段２０２には、電源電圧Ｖ_ＣＣが供給される。出力段２０２は、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬを含むインバータである。出力段２０２の出力信号Ｓ_ＯＵＴは、０ＶとＶ_ＤＤＨの間でスイングし、フィルタ１０４を経由してスピーカ１０２に供給される。

積分器２０４には、第１リニアレギュレータ４３０が生成する第１内部電源電圧Ｖ_ＲＥＧＡが供給される。積分器２０４は、入力オーディオ信号Ｓ_ＩＮおよび出力段２０２の出力信号Ｓ_ＯＵＴに応じたフィードバック信号Ｓ_ＦＢを受ける。それらの差分（誤差）に相当する信号を積分する。

図５（ａ）、（ｂ）は、積分器２０４の構成例を示す回路図である。図５（ａ）に示すように、積分器２０４は、演算増幅器ＯＰ１、キャパシタＣ３１、抵抗Ｒ３１、Ｒ３２を含む。演算増幅器ＯＰ１の反転入力端子は、抵抗Ｒ３１を介して入力信号Ｓ_ＩＮを受け、抵抗Ｒ３２を介してフィードバック信号Ｓ_ＦＢを受ける。演算増幅器ＯＰ１の反転入力端子には基準電圧Ｖ_ＲＥＦが入力されている。図５（ｂ）に示すように、基準電圧Ｖ_ＲＥＦは、４個の抵抗Ｒ４１〜Ｒ４１を含む抵抗ネットワークによって生成してもよい。Ｒ４１＝Ｒ４２＝Ｒ３１，Ｒ４３＝Ｒ４４＝Ｒ３２の関係を満たすように抵抗値を定めることにより、振幅が異なる２つの信号Ｓ_ＩＮとＳ_ＦＢが適切にスケーリング（レベルシフト）される。

図４に戻る。コンパレータ２０８は、積分器２０４の出力Ｓ_ＩＮＴをＰＷＭ信号Ｓ_ＰＷＭに変換する。コンパレータ２０８の入力段は第１内部電源電圧Ｖ_ＲＥＧＡで動作するが、その出力段には、電源電圧Ｖ_ＣＣおよび第１内部電源電圧Ｖ_ＲＥＧＡより低い第２内部電源電圧Ｖ_ＲＥＧＢ（たとえば３．３Ｖあるいは５Ｖ）が供給されており、０Ｖ−Ｖ_ＲＥＧＢの二値を取るＰＷＭ信号Ｓ_ＰＷＭを出力する。

図６（ａ）、（ｂ）は、コンパレータ２０８の構成例を示す回路図である。図６（ａ）のコンパレータ２０８は、前段の差動アンプＤＡ１と、後段のバッファ（増幅段）ＢＵＦ１を含む。この構成では、差動アンプＤＡ１には第１内部電源電圧Ｖ_ＲＥＧＡが供給され、後段のバッファＢＵＦ１に第２内部電源電圧Ｖ_ＲＥＧＢが供給される。これにより、０Ｖ〜Ｖ_ＲＥＧＡの範囲で電圧比較が可能となり、比較結果を示す出力信号Ｓ_ＰＷＭの振幅は０〜Ｖ_ＲＥＧＢとなる。

図６（ｂ）のコンパレータ２０８は、前段の電圧比較器ＣＯＭＰ１と、後段のレベルシフタ２０９を含む。この構成では、前段の電圧比較器ＣＯＭＰ１には第１内部電源電圧Ｖ_ＲＥＧＡが供給され、電圧比較器ＣＯＭＰ１は、０Ｖをロー、Ｖ_ＲＥＧＡをハイとする比較信号を出力する。後段のレベルシフタ２０９には、第１内部電源電圧Ｖ_ＲＥＧＡと第２内部電源電圧Ｖ_ＲＥＧＢが供給されており、電圧比較器ＣＯＭＰ１が生成する比較信号を、０Ｖをロー、Ｖ_ＲＥＧＢをハイとする出力信号Ｓ_ＰＷＭに変換する。

図４に戻る。ドライバ２１０には、第２内部電源電圧Ｖ_ＲＥＢＧが供給され、コンパレータ２０８の出力Ｓ_ＰＷＭにもとづいて出力段２０２を駆動する。

以上がオーディオシステム１００の構成である。続いてその利点を説明する。
このＤ級アンプ回路２００のゲインは１倍あるいはそれに近い小さい値となり、図示しない前段の回路ブロックのノイズ、歪み、オフセット電圧等は増幅されないため、特性を改善できる。

積分器２０４やコンパレータ２０８には、電源電圧Ｖ_ＣＣが直接供給されず、第１内部電源電圧Ｖ_ＲＥＧＡが供給されるため、積分器２０４やコンパレータ２０８を低耐圧の素子で構成することができ、オーディオ回路３００の面積やコストを削減できる。

（変形例１）
実施の形態では、ハーフブリッジ型のＤ級アンプを説明したが、フルブリッジ型（ＢＴＬ：Bridge-Tied Load）のＤ級アンプにも本発明は適用可能であり、この場合、フィルタ１０４のＤＣブロックコンデンサが不要となる。さらに、フルブリッジ型のＤ級アンプでは、ローパスフィルタ１０４を省略したフィルタレス変調方式を採用してもよい。

（変形例２）
オーディオ回路３００には、デジタルのオーディオ信号を処理するＤＳＰ（Digital Signal ProcessorあるいはDigital Sound Processor）が集積化されてもよい。

（用途）
オーディオ回路３００の用途を説明する。図７は、実施の形態に係るオーディオ回路を利用した車載オーディオシステムのブロック図である。

車載オーディオシステム５００は、４個のスピーカ５０２_ＦＬ，５０２_ＦＲ，５０２_ＲＬ，５０２_ＲＲ、４個のフィルタ５０４_ＦＬ，５０４_ＦＲ，５０４_ＲＬ，５０４_ＲＲ、音源５０６およびオーディオ回路３００を備える。

音源５０６は、左右（ＬＲ）２チャンネルあるいはマルチチャンネルのデジタルオーディオ信号を出力する。オーディオ回路３００は、４チャンネルのＤ級アンプ回路２００と、音源５０６とのインタフェース回路３０１を備える。

フィルタ５０４、音源５０６およびオーディオ回路３００は、オーディオヘッドユニットやカーナビゲーション装置に内蔵される。あるいはオーディオ回路３００は、音源５０６とは独立した製品であってもよい。

このように、オーディオ回路３００（半導体集積回路４００）は、車載電子部品あるいは車載機器に好適に用いることができる。

図８（ａ）、（ｂ）は、実施の形態に係るオーディオ回路を利用した電子機器を示す図である。図８（ａ）の電子機器は、テレビなどのディスプレイ装置６００である。ディスプレイ装置６００は、スピーカ６０２Ｌ，６０２Ｒ、フィルタ６０４Ｌ，６０４Ｒ、音源６０６およびオーディオ回路３００、ディスプレイパネル６１０を備える。

図８（ｂ）の電子機器は、オーディオコンポーネント装置８００である。オーディオコンポーネント装置８００は、音源に相当するオーディオ信号処理回路８０６、オーディオ回路３００、図示しないフィルタを備える。オーディオ回路３００は、スピーカケーブルを介して接続される８０２Ｌ，８０２Ｒを駆動する。

図８（ａ）、（ｂ）の電子機器では、たとえばＡＣ１００Ｖが、ＡＣ／ＤＣコンバータによって直流電圧（たとえば１２Ｖ）に変換される。この直流電圧が、オーディオ回路３００の電源端子に供給されてもよい。

１００ オーディオシステム
１０２ スピーカ
１０４ フィルタ
１０６ 音源
２００ Ｄ級アンプ回路
２０２ 出力段
２０４ 積分器
２０８ コンパレータ
２１０ ドライバ
３００ オーディオ回路
４００ 半導体集積回路
４０２ 内部回路
４０４ 電源ライン
４１０ 分圧回路
４２０ クランプ回路
４２２ 第２リニアレギュレータ
４２４ クランプ用トランジスタ
４３０ 第１リニアレギュレータ
４３２ メイントランジスタ
４３４ オペアンプ
４４０ バッファ
４５０ バンドギャップリファレンス回路
ＶＣＣ 電源端子
ＦＩＬＡ 分圧端子

Claims (8)

1. 外部電源と接続され、外部電源電圧を受ける電源端子と、
   前記外部電源電圧を分圧する分圧回路と、
   前記分圧回路の出力電圧を、所定の上限電圧を超えないようにクランプするクランプ回路と、
   入力端子が前記電源端子と接続され、前記分圧回路の出力電圧を所定ゲイン倍した第１内部電源電圧を生成する第１リニアレギュレータと、
   を備えることを特徴とする半導体集積回路。
2. 前記分圧回路の出力端子には、外部のキャパシタが接続可能であることを特徴とする請求項１に記載の半導体集積回路。
3. 基準電圧を生成するバンドギャップリファレンス回路をさらに備え、
   前記上限電圧は前記基準電圧にもとづいて定まることを特徴とする請求項１または２に記載の半導体集積回路。
4. 前記クランプ回路は、
   前記基準電圧を所定ゲイン倍した電圧を生成する第２リニアレギュレータと、
   エミッタあるいはソースが前記分圧回路の出力端子と接続され、ベースあるいはゲートが前記第２リニアレギュレータの出力と接続されるクランプ用トランジスタと、
   を含むことを特徴とする請求項３に記載の半導体集積回路。
5. Ｄ級アンプ回路を備え、
   前記Ｄ級アンプ回路は、
   前記外部電源電圧が供給されるプッシュプルの出力段と、
   前記第１内部電源電圧が供給され、入力オーディオ信号および前記出力段の出力信号に応じたフィードバック信号を受ける積分器と、
   前記第１内部電源電圧が供給され、前記積分器の出力をＰＷＭ信号に変換するコンパレータと、
   前記外部電源電圧および前記第１内部電源電圧より低い第２内部電源電圧が供給され、前記コンパレータの出力にもとづいて前記出力段を駆動するドライバと、
   を含むことを特徴とする請求項１から４のいずれかに記載の半導体集積回路。
6. 前記電源端子には、車載バッテリが接続されることを特徴とする請求項１から５のいずれかに記載の半導体集積回路。
7. 請求項１から６のいずれかに記載の半導体集積回路を備えることを特徴とする車載電子部品。
8. 請求項１から６のいずれかに記載の半導体集積回路を備えることを特徴とする車載電子機器。

Images