JP2002366235A - 電源回路装置 - Google Patents
電源回路装置Info
- Publication number
- JP2002366235A JP2002366235A JP2001172493A JP2001172493A JP2002366235A JP 2002366235 A JP2002366235 A JP 2002366235A JP 2001172493 A JP2001172493 A JP 2001172493A JP 2001172493 A JP2001172493 A JP 2001172493A JP 2002366235 A JP2002366235 A JP 2002366235A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit device
- vclp
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
低い場合でも必要なレベルの安定化電圧を生成できる電
源回路装置を提供する。 【解決手段】 電源回路装置21のクランプ回路部5
は、バッテリ2の出力電圧Vbattを電流制限抵抗3を介
して降圧することでクランプした動作用電圧Vclp を生
成し、レギュレータ回路部6は、電圧Vbattを安定化す
るために外部に配置されたトランジスタ14,15を制
御して安定化電圧Vccを生成する。そして、コンパレー
タ22は、安定化電圧Vccと動作用電圧Vclp とを比較
して、前者が後者を0.1V以上上回るとFET23を
オンさせて動作用電圧Vclp を上昇させる。
Description
て安定化電圧を生成し、前記電源電圧よりも低い耐圧の
設計基準によって形成される電源回路装置に関する。
(Electronic Control Unit) 等の電装品に供給する電源
Vccを生成する電源回路をICとして構成する場合、従
来はバッテリの電源電圧Vbattに対する耐圧を考慮して
バイポーラプロセスで形成することが一般的であった。
ところが、ECUの中心をなすマイクロコンピュータは
CMOSプロセスで形成されることが多いため、電源回
路についても同様のプロセスで形成することができれば
製造工程上メリットがある。
をCMOSプロセスのICとして形成することが試みら
れている。電源回路装置1の電源入力端子1aにはバッ
テリ2の電源Vbattが電流制限抵抗(抵抗値r1)3を
介して印加されて、動作用電圧Vclp が供給されるよう
になっている。電源回路装置1は、基準電圧発生回路部
4,クランプ回路部5及びレギュレータ回路部6を備え
て構成されている。基準電圧発生回路部4は例えばバン
ドギャップリファレンスであり、動作用電圧Vclp を受
けて基準電圧Vref (約1.24V)を生成し、クラン
プ回路部5及びレギュレータ回路部6に供給するように
なっている。
グランドとの間にはオペアンプ7,NチャネルMOSF
ET8が接続されていると共に、分圧抵抗9及び10の
直列回路が接続されている。オペアンプ7の反転入力端
子には、基準電圧Vref が与えられており、非反転入力
端子は分圧抵抗9及び10(抵抗値r2及びr3)の共
通接続点に接続されている。そして、オペアンプ7の出
力端子は、FET8のゲートに接続されている。
プ11はオペアンプ7と共に電源Vclp によって動作
し、その非反転入力端子には基準電圧Vref が与えられ
ている。安定化電圧Vcc参照用の端子1bとグランドと
の間には分圧抵抗12及び13(抵抗値r4及びr5)
の直列回路が接続されており、両者の共通接続点はオペ
アンプ11の反転入力端子に接続されている。そして、
オペアンプ11の出力端子は、電源回路装置1の端子1
cを介して外部に配置されているNPNトランジスタ1
4のベースに接続されている。
接続されており、コレクタは、PNPトランジスタ15
のベースに接続されている。トランジスタ15のエミッ
タはバッテリ2に接続されている、コレクタは、安定化
電圧Vcc(例えば5V)を出力するようになっている。
の上昇過程で動作用電圧Vclp が2V程度に達すると
1.24Vの基準電圧Vref を発生させるが、この基準
電圧Vref の定格値は、クランプ回路部5またはレギュ
レータ回路部6が定常的に動作するまでに確定されてい
れば良い。
は、レギュレータ回路部6のオペアンプ11は、電源V
ccの分圧電位と基準電圧Vref との差に基づいて外部の
トランジスタ14のベースに供給する電流を出力する。
トランジスタ14がオンした場合はトランジスタ15も
オンするのでバッテリ2より電流が供給され、電源Vcc
の電位が一定となるように(Vcc=(r4+r5)×V
ref /r5)調整される。即ち、バッテリ2の電源電圧
Vbattは例えば6V〜18Vの間で変動するため安定化
させて一定電圧Vccを生成し、その安定化電圧Vccを図
示しない各部に電源として供給するようになっている。
は、電源Vclp の分圧電位と基準電圧Vref との差に基
づいてFET8のゲートに印加する電圧を制御する。即
ち、電源回路装置1は、バッテリ2の電圧Vbattよりも
耐圧が低く設定された(例えば5.5V)CMOSプロ
セスで形成されている。そのため、クランプ回路部5
は、電圧Vclp がその耐圧を上回ることがないように
(Vclp =(r2+r3)×Vref /r3,例えば5.
2V)、電圧Vbattが電圧Vrs以上であればFET8を
介して電流をバイパスさせることで調整を行う。斯様な
クランプ回路部5を配置することで、電源回路装置1を
CMOSプロセスで形成することを可能としている。
電圧Vclp ,Vccとの関係を示す。電圧Vbattのレベル
が高いほど電流制限抵抗3を介してクランプ回路部5に
流れ込む電流i1は増加するため電圧Vclp も上昇す
る。そして、電圧Vclp が、オペアンプ11が動作可能
なレベル以上であれば、トランジスタ14のベースに電
流が供給されて電圧Vccが出力される。
+r5)×Vref /r5に達する場合の電圧Vbattを最
低起動電圧Vlと定義し、バッテリ2の電圧Vbattが定
常状態(例えば12V)にある場合の、電流制限抵抗3
の抵抗値r1とバッテリ2の消費電流及び電圧Vlとの
関係を図6に示す。即ち、抵抗値r1を小さくすると電
流i1が増加するため、バッテリ2を接続した場合の電
圧Vclp は十分なレベルに達する。その結果、バッテリ
2の電圧Vbattが低いレベルにある場合でも所定レベル
の安定化電圧Vccを供給することが可能となり、最低起
動電圧Vlは低くなる。しかし、その一方で、電圧Vba
ttが低い場合でも、電圧Vclp の上昇を抑制するために
電流をバイパスさせるFET8が動作することになり電
流消費が増加してしまう。逆に、抵抗値r1を大きく設
定した場合は、電流i1が減少することから最低起動電
圧Vlは高くなるが電流消費を抑制できる。
の消耗を抑制するため抵抗値r1を大きな値に設定する
ことが一般的である。そのため、装置1における最低起
動電圧Vlは高めに設定され、バッテリ2の電圧Vbatt
が低い領域では安定化電圧Vccが所定のレベルを維持で
きなくなるという問題があった。
あり、その目的は、電流消費を増加させることなく、電
源電圧が低い場合でも必要なレベルの安定化電圧を生成
できる電源回路装置を提供することにある。
装置によれば、クランプ回路部は、電源の出力電圧を抵
抗を介して降圧することで耐圧未満となるようにクラン
プした動作用電圧を生成し、レギュレータ回路部は、電
源の出力電圧を安定化するために外部に配置された電圧
降下用素子を制御して安定化電圧を生成する。そして、
コンパレータは、安定化電圧と動作用電圧とを比較し
て、前者が後者を所定レベル以上上回ると2つの出力側
端子に安定化電圧と動作用電圧とが夫々印加されている
スイッチング素子をオンさせる。
合に上記の条件が成立してコンパレータがスイッチング
素子をオンさせると、安定化電圧側からも動作用電圧側
に電流が供給されるため動作用電圧は瞬間的に上昇す
る。従って、消費電力を抑制するため前記抵抗の抵抗値
を大きく設定した場合でも、コンパレータ及びスイッチ
ング素子の作用によって動作用電圧の上昇を促進してレ
ギュレータ回路部の動作を開始させることが可能とな
る。その結果、従来構成よりも最低起動電圧を低くする
ことができるため、電源電圧が低いレベルにある場合で
も所定レベルの安定化電圧を生成することができる。
MOSプロセスによって形成される半導体集積回路装置
として構成するので、例えば、上述したマイクロコンピ
ュータのような素子に安定化電圧を供給する電源回路に
適用した場合は、両者を同一の半導体基板上に形成して
一体に構成することが可能であり、全体を小形化するこ
とができる。
電源回路装置に適用した場合の一実施例について図1乃
至図3を参照して説明する。尚、図4と同一部分には同
一符号を付して説明を省略し、以下異なる部分について
のみ説明する。
の電源回路装置21は、電源回路装置1にコンパレータ
22とPチャネルMOSFET(スイッチング素子)2
3とを加えて構成されている。コンパレータ22の非反
転入力端子はオペアンプ7の非反転入力端子に接続され
ており、反転入力端子はオペアンプ11の反転入力端子
に接続されている。そして、コンパレータ22の出力端
子は、FET23のゲートに接続されている。FET2
3のソース(出力側端子)は電源入力端子21aに接続
されており、ドレイン(出力側端子)は安定化電圧Vcc
参照用の端子21bに接続されている。
が非反転入力端子の電位よりも0.1V上回った場合に
出力信号レベルがハイからロウに切り替わるように内部
のしきい値が設定されている。その他の構成は図4と同
様である。
3をも参照して説明する。図2は、図5相当図である。
図5と同様に、電圧Vbattのレベルに応じて電圧Vclp
は上昇し、オペアンプ11が動作可能なレベルに達して
いる場合は電圧Vccも出力される。電圧Vbattのレベル
が上昇するのに伴って傾きが異なる電圧Vclp と電圧V
ccとの上昇直線は交差するが、電圧Vccのレベルが電圧
Vclp のレベルを0.1V上回る状態になると(Vcc≧
Vclp +0.1)コンパレータ22の出力レベルはハイ
からロウに切り替わり、FET23はオンする。する
と、FET23のドレイン側(電圧Vcc側)からソース
側(電圧Vclp 側)に電流i2(図1参照)が供給され
るので、電圧Vclp のレベルは瞬間的に上昇する。尚、
図2では、電圧Vclp のレベル上昇を誇張して図示して
いるが、実際には電圧Vccと同程度に上昇する。
clp の変化軌跡はコンパレータ22及びFET23の作
用により非線形となる。従って、電源回路装置21に対
してバッテリ2が最初に接続された場合に、電圧Vbatt
が極めて短い時間内で過渡的に上昇する場合を想定する
と、電圧Vclp は非線形に変化して上昇することにな
り、最低起動電圧Vlは上昇する。
f /r5に達していれば、従来と同様にレギュレータ回
路部6の動作によって電圧Vccは安定化され、そのレベ
ルを維持するように制御される。また、電圧Vclp が
(r2+r3)×Vref /r3に達している場合はクラ
ンプ回路部5が動作してそのレベルを維持するように制
御される。そして、電圧Vccが所定レベルに安定化され
る定常状態にあっては、FET23はオンすることはな
い。
3の抵抗値r1を従来と同様に大きく設定しレギュレー
タ回路部6の動作開始電圧Vrsを同様に設定した場合で
も、最低起動電圧Vlが従来構成よりも低くなるため、
バッテリ2が比較的消耗した状態にある電圧Vbattのレ
ベルがより低い場合であっても、安定化電圧Vccが生成
可能となっている。そして、FET23は、バッテリ2
が電源回路装置21に最初に接続され定常状態に至る間
にだけオンするので、定常状態においては、コンパレー
タ22に流れる数10μA程度の消費電流が増加するの
みである。
装置21のクランプ回路部5は、バッテリ2の出力電圧
Vbattを電流制限抵抗3を介して降圧することでクラン
プした動作用電圧Vclp を生成し、レギュレータ回路部
6は、電圧Vbattを安定化するために外部に配置された
トランジスタ(電圧降下用素子)14,15を制御して
安定化電圧Vccを生成する。そして、コンパレータ22
は、安定化電圧Vccと動作用電圧Vclp とを比較して、
前者が後者を0.1V以上上回るとFET23をオンさ
せて動作用電圧Vclp を上昇させるようにした。
用抵抗3の抵抗値を大きく設定した場合でも、コンパレ
ータ22及びFET23の作用により動作用電圧Vclp
の上昇を促進してレギュレータ回路部6の動作を開始さ
せることが可能となる。その結果、従来構成よりも最低
起動電圧Vlを低くすることができるため、バッテリ2
の電圧Vbattが低いレベルにある場合でも所定レベルの
安定化電圧Vccを生成することが可能となる。
装置として構成したので、マイクロコンピュータのよう
にCMOSプロセスで構成される素子に電圧Vccを供給
する電源回路に適用すれば、両者を同一の半導体基板上
に形成して一体に構成することができ、全体を小形化す
ることが可能となる。
にのみ限定されるものではなく、次のような変形または
拡張が可能である。所定レベルは0.1Vに限ることな
く、個別の設定に応じて適宜設定すれば良い。電圧降下
用素子はトランジスタに限らず、IGBTやパワーMO
SFETなどを用いても良い。基準電圧発生回路部4
は、バンドギャップリファレンスを用いて構成するもの
に限らず、ツェナーダイオードなどを用いても良い。ス
イッチング素子はPチャネルMOSFET23に限るこ
となく、コンパレータ22の入力端子の接続を逆にして
NチャネルMOSFETを使用しても良い。電源回路装
置は、独立したICとして構成しても良い。また、同じ
CMOSプロセスで形成されて安定化電源Vccが動作用
電源として供給されるマイクロコンピュータと同一の半
導体基板上に一体で形成しても良い。更に、電源回路装
置はCMOSプロセスでICとして構成するものに限ら
ずディスクリート素子で構成しても良いし、バイポーラ
プロセスで形成されるものあってもバッテリ2の電圧よ
りも低い耐圧基準で形成される電源回路装置であれば適
用が可能である。また、車両の電装品などに適用するも
のに限ることはない。
した場合の一実施例であり、電気的構成を示す図
圧Vccとの関係を示す図
抵抗の抵抗値r1とバッテリの消費電流及び最低起動電
圧Vlとの関係を示す図
はクランプ回路部、6はレギュレータ回路部、14及び
15はトランジスタ(電圧降下用素子)、21は電源回
路装置、22はコンパレータ、23はPチャネルMOS
FET(スイッチング素子)を示す。
Claims (2)
- 【請求項1】 電源電圧を安定化させて安定化電圧を生
成するものであり、前記電源電圧よりも低い耐圧の設計
基準によって形成される電源回路装置において、 前記電源電圧を抵抗を介して降圧することで前記耐圧未
満となるようにクランプした動作用電圧を生成するクラ
ンプ回路部と、 前記電源電圧を安定化するために外部に配置された電圧
降下用素子の駆動を制御することで、前記安定化電圧を
生成するように構成されるレギュレータ回路部と、 2つの出力側端子に、前記安定化電圧と前記動作用電圧
とが夫々印加されるスイッチング素子と、 前記安定化電圧と前記動作用電圧とを比較して、前者が
後者を所定レベル以上上回った場合に前記スイッチング
素子をオンさせるように制御するコンパレータとを備え
たことを特徴とする電源回路装置。 - 【請求項2】 CMOSプロセスによって形成される半
導体集積回路装置として構成されていることを特徴とす
る請求項1記載の電源回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001172493A JP3711893B2 (ja) | 2001-06-07 | 2001-06-07 | 電源回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001172493A JP3711893B2 (ja) | 2001-06-07 | 2001-06-07 | 電源回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002366235A true JP2002366235A (ja) | 2002-12-20 |
JP3711893B2 JP3711893B2 (ja) | 2005-11-02 |
Family
ID=19014104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001172493A Expired - Fee Related JP3711893B2 (ja) | 2001-06-07 | 2001-06-07 | 電源回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3711893B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019144735A (ja) * | 2018-02-19 | 2019-08-29 | 株式会社デンソー | 電流ブースト型レギュレータ回路 |
JP2021071930A (ja) * | 2019-10-31 | 2021-05-06 | ローム株式会社 | 半導体集積回路、車載電子部品、車載電子機器 |
-
2001
- 2001-06-07 JP JP2001172493A patent/JP3711893B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019144735A (ja) * | 2018-02-19 | 2019-08-29 | 株式会社デンソー | 電流ブースト型レギュレータ回路 |
JP2021071930A (ja) * | 2019-10-31 | 2021-05-06 | ローム株式会社 | 半導体集積回路、車載電子部品、車載電子機器 |
JP7271393B2 (ja) | 2019-10-31 | 2023-05-11 | ローム株式会社 | 半導体集積回路、車載電子部品、車載電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3711893B2 (ja) | 2005-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7215183B2 (en) | Reference voltage generator circuit | |
US7218496B2 (en) | Overcurrent protection circuit | |
CN111817554B (zh) | 电源电路、电源装置以及车辆 | |
JPH10133754A (ja) | レギュレータ回路及び半導体集積回路装置 | |
JP4510054B2 (ja) | 超低電力rc発振器 | |
US20200371538A1 (en) | Power control semiconductor device, variable output voltage power supply, and designing method | |
WO2005062459A1 (ja) | 車両用発電機の制御システム | |
US7323836B2 (en) | Fan motor speed control circuit and voltage-regulating module thereof | |
JP2002108465A (ja) | 温度検知回路および加熱保護回路、ならびにこれらの回路を組み込んだ各種電子機器 | |
JP2013255002A (ja) | 低電圧ロックアウト回路 | |
US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
EP1220071A1 (en) | Semiconductor device | |
KR100812876B1 (ko) | 전원 회로 및 반도체 장치 | |
JP3711893B2 (ja) | 電源回路装置 | |
JP2003150255A (ja) | 電源回路 | |
JPWO2018021172A1 (ja) | スイッチングレギュレータ | |
JP4286763B2 (ja) | 過電流保護回路および電圧生成回路 | |
JP4013011B2 (ja) | スイッチング電源回路 | |
US7638981B2 (en) | Charging device | |
JP2003198277A (ja) | Mosトランジスタ出力回路 | |
JP2002095244A (ja) | レギュレータ回路 | |
WO2022239563A1 (ja) | 集積回路および半導体モジュール | |
JP7273622B2 (ja) | 電源回路及び電源装置 | |
JP3092062B2 (ja) | 半導体装置 | |
US20240152168A1 (en) | Linear regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130826 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |