JP2018112963A - リニア電源 - Google Patents

リニア電源 Download PDF

Info

Publication number
JP2018112963A
JP2018112963A JP2017003945A JP2017003945A JP2018112963A JP 2018112963 A JP2018112963 A JP 2018112963A JP 2017003945 A JP2017003945 A JP 2017003945A JP 2017003945 A JP2017003945 A JP 2017003945A JP 2018112963 A JP2018112963 A JP 2018112963A
Authority
JP
Japan
Prior art keywords
voltage
output
input
reference voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017003945A
Other languages
English (en)
Other versions
JP6893788B2 (ja
Inventor
信 安坂
Makoto Yasusaka
信 安坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017003945A priority Critical patent/JP6893788B2/ja
Publication of JP2018112963A publication Critical patent/JP2018112963A/ja
Application granted granted Critical
Publication of JP6893788B2 publication Critical patent/JP6893788B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】入力過渡応答特性の高いリニア電源を提供する。【解決手段】リニア電源1は、入力電圧VINの入力端と出力電圧VOUTの出力端との間に接続された出力トランジスタ10と、出力電圧VOUT(またはこれに応じた帰還電圧VFB)が基準電圧VREFと一致するように出力トランジスタ10を駆動するドライバ30と、出力トランジスタ10がフルオン状態とならないように基準電圧VREFを調整する基準電圧生成部60と、を有する。基準電圧生成部60は、入力電圧VINと出力電圧VOUTとの差分電圧(VIN−VOUT)がオフセット電圧Voffsetよりも高いときには基準電圧VREFを定常値に保持し、差分電圧(VIN−VOUT)がオフセット電圧Voffsetまで低下したときには差分電圧(VIN−VOUT)がさらに低下しないように基準電圧VREFを定常値から引き下げる。【選択図】図1

Description

本発明は、リニア電源に関する。
従来より、様々なデバイスの電源手段として、リニア電源(=LDO[low drop out]レギュレータなどのシリーズレギュレータ)が用いられている。
なお、上記に関連する従来技術の一例としては、特許文献1を挙げることができる。
特開2012−185595号公報
ところで、安定度の低い入力電圧(例えばバッテリ電圧)の供給を受けるリニア電源では、入力電圧の過渡的な変動に対する応答特性(=入力過渡応答特性)を高めておく必要がある。なぜなら、入力過渡応答特性が低いと、入力電圧の変動時に出力電圧まで変動してしまい、負荷の特性悪化や破壊などの原因となり得るからである。特に、近年では、リニア電源に供給される入力電圧の低電圧化が進んでおり、入力過渡応答特性に対する要求も厳しくなっている。
本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、入力過渡応答特性の高いリニア電源を提供することを目的とする。
本明細書中に開示されているリニア電源は、入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、前記出力電圧またはこれに応じた帰還電圧が基準電圧と一致するように前記出力トランジスタを駆動するドライバと、前記出力トランジスタがフルオン状態とならないように前記基準電圧を調整する基準電圧生成部と、を有する構成(第1の構成)とされている。
なお、上記第1の構成から成るリニア電源において、前記基準電圧生成部は、前記入力電圧と前記出力電圧との差分電圧が所定のオフセット電圧よりも高いときには前記基準電圧を定常値に保持する一方、前記差分電圧が前記オフセット電圧まで低下したときには前記差分電圧がさらに低下しないように前記基準電圧を前記定常値から引き下げる構成(第2の構成)にするとよい。
また、上記第2の構成から成るリニア電源において、前記オフセット電圧は、前記リニア電源で規定されている最低入出力間電圧差よりも低い電圧値に設定されている構成(第3の構成)にするとよい。
また、上記第3の構成から成るリニア電源において、前記基準電圧生成部は、前記出力電圧を前記オフセット電圧分だけ高電圧側にオフセットさせる定電圧源と、前記入力電圧とオフセット済みの出力電圧が差動入力される差動アンプと、前記差動アンプの出力信号に基づいて前記基準電圧を調整する可変電圧源を含む構成(第4の構成)にするとよい。
また、上記第3の構成から成るリニア電源において、前記基準電圧生成部は、前記入力電圧を前記オフセット電圧分だけ低電圧側にオフセットさせる定電圧源と、前記出力電圧とオフセット済みの入力電圧が差動入力される差動アンプと、前記差動アンプの出力信号に基づいて前記基準電圧を調整する可変電圧源を含む構成(第5の構成)としてもよい。
また、上記第4または第5の構成から成るリニア電源において、前記可変電圧源は、前記差動アンプの出力信号に基づいて導通度が制御されるトランジスタと、前記トランジスタに流れる電流を受けて自身の両端間に生じる電圧降下分だけ前記基準電圧を前記定常値から引き下げる抵抗と、を含む構成(第6の構成)にするとよい。
また、本明細書中に開示されているリニア電源は、入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと;所定の第1基準電圧、及び、前記入力電圧に応じて前記第1基準電圧を跨ぐように変動する第2基準電圧をそれぞれ生成する基準電圧生成部と;前記出力電圧またはこれに応じた帰還電圧が前記第1基準電圧及び前記第2基準電圧のより低い方と一致するように前記出力トランジスタを駆動するドライバと;を有する構成(第7の構成)とされている。
なお、上記第7の構成から成るリニア電源において、前記基準電圧生成部は、前記第1基準電圧を生成する定電圧源と、前記入力電圧を分圧して前記第2基準電圧を生成する入力分圧部と、を含む構成(第8の構成)にするとよい。
また、上記第8の構成から成るリニア電源は、前記出力電圧を分圧して前記帰還電圧を生成する出力分圧部をさらに有する構成(第9の構成)にするとよい。
また、上記第9の構成から成るリニア電源において、前記出力分圧部は、前記出力電圧の出力端と接地端との間に直列接続された第1抵抗及び第2抵抗を含み、前記入力分圧部は、前記入力電圧の入力端と前記接地端との間に直列接続された第3抵抗及び第4抵抗を含み、前記入力電圧をVINとし、前記第1抵抗の抵抗値をR1とし、前記第2抵抗の抵抗値をR2とし、前記第3抵抗の抵抗値をRaとし、前記第4抵抗の抵抗値をRbとし、前記リニア電源で規定されている最低入出力間電圧差をVSATとしたときに、{(R2Ra−R1Rb)/R2(Ra+Rb)}VIN<VSATが成立する構成(第10の構成)にするとよい。
本明細書中に開示されている発明によれば、入力過渡応答特性の高いリニア電源を提供することが可能となる。
リニア電源の第1実施形態を示す図 基準電圧固定時の入力過渡応答特性を示す図 第1実施形態の入力過渡応答特性を示す図 リニア電源の第2実施形態を示す図 リニア電源の第3実施形態を示す図 基準電圧切替動作を示す図 第3実施形態の入力過渡応答特性を示す図 車両の外観図
<第1実施形態>
図1は、リニア電源の第1実施形態を示す図である。本実施形態のリニア電源1は、出力トランジスタ10と、出力分圧部20と、ドライバ30と、基準電圧生成部60とを有し、入力電圧VINを降圧して所望の出力電圧VOUTを生成する。入力電圧VINは、バッテリ4から供給されており、その安定度は必ずしも高くない。出力電圧VOUTは、後段の負荷2(=二次電源やマイコンなど)に供給されている。なお、出力電圧VOUTの出力端と接地端(=接地電圧0Vの印加端)との間には、出力電圧VOUTを平滑するための出力キャパシタ3を並列接続しておくとよい。リニア電源1は、例えば、IC内蔵の基準電圧源として用いることができる。
出力トランジスタ10は、入力電圧VINの入力端と出力電圧VOUTの出力端との間に接続されており、ドライバ30からのゲート信号G10に応じて導通度(裏を返せばオン抵抗値)が制御される。なお、本図の例では、出力トランジスタ10として、PMOSFET[P-channel type MOSFET]が用いられている。従って、ゲート信号G10が低いほど、出力トランジスタ10の導通度が高くなり、出力電圧VOUTが上昇する。逆に、ゲート信号G10が高いほど、出力トランジスタ10の導通度が低くなり、出力電圧VOUTが低下する。ただし、出力トランジスタ10としては、PMOSFETに代えて、NMOSFETを用いてもよいし、バイポーラトランジスタを用いてもよい。
出力分圧部20は、出力電圧VOUTの出力端と接地端との間に直列接続された抵抗21及び22(抵抗値:R1及びR2)を含み、両抵抗相互間の接続ノードから出力電圧VOUTに応じた帰還電圧VFB(=VOUT×{R2/(R1+R2)})を出力する。ただし、出力電圧VOUTがドライバ30の入力ダイナミックレンジに収まっていれば、出力分圧部20を割愛して出力電圧VOUTをドライバ30に直接入力しても構わない。
ドライバ30は、非反転入力端(+)に入力される帰還電圧VFBが反転入力端(−)に入力される所定の基準電圧VREFと一致するようにゲート信号G10を生成して出力トランジスタ10を駆動する。より具体的に述べると、ドライバ30は、帰還電圧VFBと基準電圧VREFとの差分値ΔV(=VFB−VREF)が高いほどゲート信号G10を引き上げ、逆に、差分値ΔVが低いほどゲート信号G10を引き下げる。
基準電圧生成部60は、定電圧源61と、差動アンプ62と、可変電圧源63と、を含み、出力トランジスタ10がフルオン状態とならないように、言い換えれば、ドライバ30がその能力の限界までゲート信号G10をローレベルに引き下げた状態とならないように、基準電圧VREFを調整する機能を備えている。
定電圧源61は、出力電圧VOUTを所定のオフセット電圧Voffset分だけ高電圧側にオフセットさせる。なお、オフセット電圧Voffsetは、リニア電源1で規定されている最低入出力間電圧差VSATよりも低い電圧値に設定することが望ましい(詳細は後述)。
差動アンプ62では、入力電圧VINとオフセット済みの出力電圧(=VOUT+Voffset)の差動入力を受けて可変電圧源63の制御信号S63が生成される。より具体的に述べると、入力電圧VINと出力電圧VOUTとの差分電圧(VIN−VOUT)がオフセット電圧Voffsetよりも高いときには、基準電圧VREFを定常値に保持するように制御信号S63が生成される。一方、差分電圧(VIN−VOUT)がオフセット電圧Voffsetまで低下したときには、そのさらなる低下を防止すべく、基準電圧VREFを定常値から引き下げるように制御信号S63が生成される。
可変電圧源63は、差動アンプ62から出力される制御信号S63に基づいて基準電圧VREFの電圧値を調整する。
なお、上記では、出力電圧VOUTにオフセットを与える構成を例に挙げたが、逆に、入力電圧VINにオフセットを与える構成としても構わない。具体的には、本図中の括弧内で示したように、入力電圧VINをオフセット電圧Voffset分だけ低電圧側にオフセットさせる定電圧源61を設け、出力電圧VOUTとオフセット済みの入力電圧(=VIN−Voffset)を差動アンプ62に差動入力してもよい。
次に、基準電圧調整機能の導入意義を説明するに先立ち、基準電圧VREFが固定値である場合の入力過渡応答特性について簡単に説明する。
図2は、基準電圧固定時の入力過渡応答特性を示す図である。なお、本図上段には、入力電圧VINと出力電圧VOUTとの関係が示されており、本図中段には、基準電圧VREF(一点鎖線)と帰還電圧VFB(実線)との関係が示されている。また、本図下段には、入力電圧VINとゲート信号G10との関係が示されている。
仮に、基準電圧VREFが固定値である場合、入力電圧VINの低下に伴い、入力電圧VINが出力目標値Vtarget(=出力電圧VOUTの目標値)よりも低くなると、帰還電圧VFBが常に基準電圧VREFを下回った状態となる。その結果、ドライバ30は、その能力の限界までゲート信号G10をローレベルに引き下げた状態となるので、出力トランジスタ10がフルオン状態に陥る(時刻t12〜t15を参照)。
このような状態から入力電圧VINが出力目標値Vtargetよりも高い電圧まで急上昇した場合、その急変にゲート信号G10を即時追従させて引き上げることは難しい。その結果、出力トランジスタ10がフルオン状態とされたまま、入力電圧VINをそのまま出力してしまい、出力電圧VOUTのオーバーシュートを生じるおそれがあった(時刻t15〜t17を参照)。
図3は、第1実施形態(基準電圧調整時)の入力過渡応答特性を示す図である。なお、本図上段には、入力電圧VINと出力電圧VOUTとの関係が示されており、本図中段には、基準電圧VREF(一点鎖線)と帰還電圧VFB(実線)との関係が示されている。また、本図下段には、入力電圧VINとゲート信号G10との関係が示されている。
本実施形態のリニア電源1において、基準電圧生成部60は、入力電圧VINと出力電圧VOUTの双方を監視し、両者の差分電圧(VIN−VOUT)がオフセット電圧Voffsetよりも高いときには、基準電圧VREFを定常値に保持する一方(時刻t22以前、若しくは、時刻t25以降を参照)、上記の差分電圧(VIN−VOUT)がオフセット電圧Voffsetまで低下したときには、これがさらに低下してしまわないように、基準電圧VREFを定常値から引き下げる(時刻t22〜t25を参照)。
上記の基準電圧調整動作により、入力電圧VINが低下した場合でも、出力電圧VOUTの目標値を入力電圧VINよりも常に低い状態に維持することができる。従って、出力トランジスタ10がフルオン状態に陥ることはなく、ドライバ30は、ゲート信号G10を適切な電圧値(例えばVIN−Vth、ただしVthは出力トランジスタ10のオンスレッショルド電圧)に維持した状態となる。
このように、入力電圧VINの低下に伴う出力トランジスタ10のフルオン状態を回避しておけば、その後、入力電圧VINが急上昇したとしても、その急変にゲート信号G10を即時追従させて引き上げることができるので、出力電圧VOUTのオーバーシュートを最小限に抑制することが可能となる。
なお、基準電圧VREFを引き下げるということは、出力電圧VOUTが本来の目標値よりも低下することを意味する。出力電圧VOUTの低下は、後段に接続される負荷2の特性悪化に繋がるおそれがあるので、そのような影響を及ぼさない範囲で基準電圧VREFを調整する必要がある。
一つの目安として、リニア電源1で規定されている最低入出力間電圧差VSATに着目する。最低入出力間電圧差VSATとは、リニア電源1から負荷2に所定の出力電流を安定供給するために最低限必要な入出力間電圧差(=入力電圧VINと出力電圧VOUTとの差分電圧(VIN−VOUT))に相当し、一般には、出力トランジスタ10のフルオン状態におけるオン抵抗値と、そのときに流れる出力電流の電流値に応じて決まる。
これを鑑みると、オフセット電圧Voffset(=入力電圧VINの低下時における出力電圧VOUTの引き下げ幅に相当)は、上記の最低入出力間電圧差VSATよりも低い電圧値に設定しておくことが望ましいと言える。このような電圧値に設定しておけば、上記の基準電圧調整動作により出力電圧VOUTが低下しても、リニア電源1の安定動作に支障を来たさずに済む。
<第2実施形態>
図4は、リニア電源の第2実施形態を示す図である。本実施形態のリニア電源1は、先の第1実施形態(図1)をベースとしつつ、可変電圧源63を形成する回路要素として、NMOSFET63aと抵抗63bを含む点に特徴を有する。そこで、第1実施形態と同様の構成要素については、図1と同一の符号を付すことで重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的な説明を行う。
NMOSFET63aは、ドライバ30の反転入力端(−)(=基準電圧VREFの出力端)と接地端との間に接続されており、差動アンプ62から出力される制御信号S63(=ゲート信号)に基づいて導通度が制御される。従って、NMOSFET63aに流れるドレイン電流I63aは、制御信号S63が高いほど大きくなり、制御信号S63が低いほど小さくなる。
抵抗63b(抵抗値:R63b)は、基準電圧VREF0(=基準電圧VREFの定常値に相当)の印加端とドライバ30の反転入力端(−)との間に接続されており、NMOSFET63aに流れるドレイン電流I63aを受けて自身の両端間に生じる電圧降下分(=I63a×R63b)だけ基準電圧VREF0を引き下げることにより、基準電圧VREF(=VREF0−I63a×R63b)を生成する。すなわち、基準電圧VREFは、I63a=0Aであるときに定常値(=VREF0)となり、ドレイン電流I63aが大きくなるほど低下していく。
なお、可変電圧源63の具体化に伴い、差動アンプ62の入力極性が第1実施形態とは逆になっている。すなわち、差動アンプ62の非反転入力端(+)には、オフセット済みの出力電圧VOUTが入力されており、差動アンプ62の反転入力端(−)には、入力電圧VINが入力されている。
本実施形態のリニア電源1において、入力電圧VINと出力電圧VOUTとの差分電圧(VIN−VOUT)がオフセット電圧Voffsetよりも高いときには、NMOSFET63aをオフして基準電圧VREFを定常値に保持するように、制御信号S63がローレベルに保持される。
一方、差分電圧(VIN−VOUT)がオフセット電圧Voffsetまで低下したときには、そのさらなる低下を防止すべく、NMOSFET63aにドレイン電流I63aを流して基準電圧VREFを定常値から引き下げるように制御信号S63が高められる。
このように、本実施形態のリニア電源1であれば、可変電圧源63を簡易な回路要素で実現することができる。
<第3実施形態>
図5は、リニア電源の第3実施形態を示す図である。本実施形態のリニア電源1は、先の第1実施形態(図1)をベースとしつつ、ドライバ30を2入力型から3入力型とし、基準電圧生成部60で入力電圧VINのみを監視する点に特徴を有する。そこで、第1実施形態と同様の構成要素については、図1と同一の符号を付すことで重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的な説明を行う。
ドライバ30の非反転入力端(+)には、帰還電圧VFB(または出力電圧VOUT)が入力されており、ドライバ30の第1反転入力端(−)と第2反転入力端(−)には、それぞれ、第1基準電圧VREF1と第2基準電圧VREF2が入力されている。ドライバ30は、帰還電圧VFBが第1基準電圧VREF1及び第2基準電圧VREF2のより低い方と一致するようにゲート信号G10を生成して出力トランジスタ10を駆動する。
なお、VREF1<VREF2であるときには、ドライバ30は、帰還電圧VFBと第1基準電圧VREF1との差分値ΔV1(=VFB−VREF1)が高いほどゲート信号G10を引き上げ、逆に、差分値ΔV1が低いほどゲート信号G10を引き下げる。
一方、VREF1>VREF2であるときには、ドライバ30は、帰還電圧VFBと第2基準電圧VREF2との差分値ΔV2(=VFB−VREF2)が高いほどゲート信号G10を引き上げ、逆に、差分値ΔV2が低いほどゲート信号G10を引き下げる。
基準電圧生成部60は、定電圧源64と入力分圧部65を含み、所定の第1基準電圧VREF1と、入力電圧VINに応じて第1基準電圧VREF1を跨ぐように変動する第2基準電圧VREF2をそれぞれ生成する。
定電圧源64は、第1基準電圧VREF1を生成する。
入力分圧部65は、入力電圧VINの入力端と接地端との間に直列接続された抵抗65a及び65b(抵抗値:Ra及びRb)を含み、入力電圧VINを分圧して第2基準電圧VREF2(=VIN×{Rb/(Ra+Rb)})を生成する。
図6は、リニア電源1の起動時における基準電圧切替動作を示す図である。なお、本図上段には、入力電圧VINと出力電圧VOUTとの関係が示されており、本図下段には、第1基準電圧VREF1(一点鎖線)及び第2基準電圧VREF2(二点鎖線)と帰還電圧VFB(実線)との関係が示されている。
時刻t31において、入力電圧VINが上昇し始めると、これを分圧した第2基準電圧VREF2も遅滞なく立ち上がり始める。ただし、この時点では、入力電圧VINがリニア電源1の動作下限電圧VLを下回っているので、出力電圧VOUT、帰還電圧VFB、及び、第1基準電圧VREF1は、いずれも0Vに維持されたままである。
その後、時刻t32において、入力電圧VINがリニア電源1の動作下限電圧VLまで上昇すると、第1基準電圧VREF1の生成動作が開始される。その結果、VREF1>VREF2となるので、リニア電源1では、VFB=VREF2となるように出力帰還制御が行われる。すなわち、出力電圧VOUTの目標値は、第2基準電圧VREF2(延いては入力電圧VIN)に応じた可変値VOUT2(=VREF2×{(R1+R2)/R2}=VIN×{Rb/(Ra+Rb)}×{(R1+R2)/R2})となる。なお、可変値VOUT2は、A×VIN(ただしAは定数)と表すことができる。従って、入力電圧VINと出力電圧VOUTとの差分値(VIN−VOUT)は、図示からも明らかなように、入力電圧VINが上昇するほど広がっていく。
さらに、入力電圧VINが上昇し、時刻t33において、VREF1≦VREF2となると、リニア電源1では、VFB=VREF1となるように出力帰還制御が行われるようになる。その結果、出力電圧VOUTの目標値は、第1基準電圧VREF1に応じた固定値VOUT1(=VREF1×{(R1+R2)/R2})となる。
時刻t34において、入力電圧VINが規定値に達すると、第2基準電圧VREF2の上昇も止まる。このように、第2基準電圧VREF2は、第1基準電圧VREF1を跨ぐように、第1基準電圧VREF1よりも低い電圧値から高い電圧値まで、入力電圧VINに応じて変動する。
本図の例では、入力電圧VINと出力電圧VOUTとの差分電圧(VIN−VOUT)がオフセット電圧Voffsetよりも高いときに、VREF1≦VREF2となり、第1基準電圧VREF1に応じた出力帰還制御が行われる一方、上記の差分電圧(VIN−VOUT)がオフセット電圧Voffsetまで低下したときに、VREF1>VREF2となり、第2基準電圧VREF2に応じた出力帰還制御が行われるようになる。
図7は、第3実施形態の入力過渡応答特性を示す図である。なお、本図上段には、入力電圧VINと出力電圧VOUTの関係が示されており、本図中段には、第1基準電圧VREF1(一点鎖線)及び第2基準電圧VREF2(二点鎖線)と帰還電圧VFB(実線)との関係が示されている。また、本図下段には、入力電圧VINとゲート信号G10との関係が示されている。
先にも述べた通り、本実施形態のリニア電源1では、入力電圧VINと出力電圧VOUTの差分電圧(VIN−VOUT)がオフセット電圧Voffsetよりも高いときに、VREF1≦VREF2となり、第1基準電圧VREF1に応じた出力帰還制御が行われる(時刻t42以前、若しくは、時刻t55以降を参照)。このとき、出力電圧VOUTの目標値は、入力電圧VINに依存しない固定値VOUT1となる。
一方、上記の差分電圧(VIN−VOUT)がオフセット電圧Voffsetまで低下したときには、VREF1>VREF2となり、第2基準電圧VREF2に応じた出力帰還制御に切り替わる(時刻t42〜t45を参照)。その結果、出力電圧VOUTの目標値は、入力電圧VINに応じた可変値VOUT2となる。
上記の基準電圧切替動作により、入力電圧VINが低下した場合でも、出力電圧VOUTの目標値を入力電圧VINよりも常に低い状態に維持することができる。従って、出力トランジスタ10がフルオン状態に陥ることはなく、ドライバ30は、ゲート信号G10を適切な電圧値(例えばVIN−Vth、ただしVthは出力トランジスタ10のオンスレッショルド電圧)に維持した状態となる。
このように、入力電圧VINの低下に伴う出力トランジスタ10のフルオン状態を回避しておけば、その後、入力電圧VINが急上昇したとしても、その急変にゲート信号G10を即時追従させて引き上げることができるので、出力電圧VOUTのオーバーシュートを最小限に抑制することが可能となる。このような作用・効果については、先の第1実施形態(図1)や第2実施形態(図4)と同様である。
なお、上記のオフセット電圧Voffsetは、リニア電源1の安定動作を鑑み、リニア電源1で規定されている最低入出力間電圧差VSATよりも低い電圧値に設定しておくことが望ましい。
より具体的には、Voffset=VIN−VOUT2<VSATが成立するように、抵抗値R1、R2、Ra、Rbを適宜設定すればよい。
なお、本実施形態の具体的な回路例(図5)に即して、上記した関係式を書き下すと、{(R2Ra−R1Rb)/R2(Ra+Rb)}VIN<VSATが成立するように、抵抗値R1、R2、Ra、Rbを適宜設定すればよいことが分かる。
特に、Rb=R2に設定する場合には、{(Ra−R1)/(Ra+R2)}VIN<VSATが成立するように、R1、R2(=Rb)、Raを設定すればよい。
<車両への適用>
図8は、車両Xの外観図である。本構成例の車両Xは、不図示のバッテリから電源電圧の供給を受けて動作する種々の電子機器X11〜X18を搭載している。なお、本図における電子機器X11〜X18の搭載位置は、図示の便宜上、実際とは異なる場合がある。
電子機器X11は、エンジンに関連する制御(インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など)を行うエンジンコントロールユニットである。
電子機器X12は、HID[high intensity discharged lamp]やDRL[daytime running lamp]などの点消灯制御を行うランプコントロールユニットである。
電子機器X13は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
電子機器X14は、車両Xの運動に関連する制御(ABS[anti-lock brake system]制御、EPS[electric power steering]制御、電子サスペンション制御など)を行う制動ユニットである。
電子機器X15は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
電子機器X16は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー(ショックアブソーバー)、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Xに組み込まれている電子機器である。
電子機器X17は、車載A/V[audio/visual]機器、カーナビゲーションシステム、及び、ETC[electronic toll collection system]など、ユーザオプション品として任意で車両Xに装着される電子機器である。
電子機器X18は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
なお、先に説明したリニア電源1は、電子機器X11〜X18のいずれにも組み込むことが可能である。
<その他の変形例>
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
本明細書中に開示されている発明は、車両関連機器、船舶関連機器、事務機器、ポータブル機器、ないしは、スマートフォンなどに利用することが可能である。
1 リニア電源
2 負荷
3 出力キャパシタ
4 バッテリ
10 出力トランジスタ(PMOSFET)
20 出力分圧部
21、22 抵抗
30 ドライバ
60 基準電圧生成部
61 定電圧源
62 差動アンプ
63 可変電圧源
63a NMOSFET
63b 抵抗
64 定電圧源
65 入力分圧部
65a、65b 抵抗
X 車両
X11〜X18 電子機器

Claims (10)

  1. 入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、
    前記出力電圧またはこれに応じた帰還電圧が基準電圧と一致するように前記出力トランジスタを駆動するドライバと、
    前記出力トランジスタがフルオン状態とならないように前記基準電圧を調整する基準電圧生成部と、
    を有することを特徴とするリニア電源。
  2. 前記基準電圧生成部は、前記入力電圧と前記出力電圧との差分電圧が所定のオフセット電圧よりも高いときには前記基準電圧を定常値に保持する一方、前記差分電圧が前記オフセット電圧まで低下したときには前記差分電圧がさらに低下しないように前記基準電圧を前記定常値から引き下げることを特徴とする請求項1に記載のリニア電源。
  3. 前記オフセット電圧は、前記リニア電源で規定されている最低入出力間電圧差よりも低い電圧値に設定されていることを特徴とする請求項2に記載のリニア電源。
  4. 前記基準電圧生成部は、
    前記出力電圧を前記オフセット電圧分だけ高電圧側にオフセットさせる定電圧源と、
    前記入力電圧とオフセット済みの出力電圧が差動入力される差動アンプと、
    前記差動アンプの出力信号に基づいて前記基準電圧を調整する可変電圧源と、
    を含むことを特徴とする請求項3に記載のリニア電源。
  5. 前記基準電圧生成部は、
    前記入力電圧を前記オフセット電圧分だけ低電圧側にオフセットさせる定電圧源と、
    前記出力電圧とオフセット済みの入力電圧が差動入力される差動アンプと、
    前記差動アンプの出力信号に基づいて前記基準電圧を調整する可変電圧源と、
    を含むことを特徴とする請求項3に記載のリニア電源。
  6. 前記可変電圧源は、
    前記差動アンプの出力信号に基づいて導通度が制御されるトランジスタと、
    前記トランジスタに流れる電流を受けて自身の両端間に生じる電圧降下分だけ前記基準電圧を前記定常値から引き下げる抵抗と、
    を含むことを特徴とする請求項4または請求項5に記載のリニア電源。
  7. 入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと;
    所定の第1基準電圧、及び、前記入力電圧に応じて前記第1基準電圧を跨ぐように変動する第2基準電圧をそれぞれ生成する基準電圧生成部と;
    前記出力電圧またはこれに応じた帰還電圧が前記第1基準電圧及び前記第2基準電圧のより低い方と一致するように前記出力トランジスタを駆動するドライバと;
    を有することを特徴とするリニア電源。
  8. 前記基準電圧生成部は、
    前記第1基準電圧を生成する定電圧源と、
    前記入力電圧を分圧して前記第2基準電圧を生成する入力分圧部と、
    を含むことを特徴とする請求項7に記載のリニア電源。
  9. 前記出力電圧を分圧して前記帰還電圧を生成する出力分圧部をさらに有することを特徴とする請求項8に記載のリニア電源。
  10. 前記出力分圧部は、前記出力電圧の出力端と接地端との間に直列接続された第1抵抗と第2抵抗を含み、
    前記入力分圧部は、前記入力電圧の入力端と前記接地端との間に直列接続された第3抵抗と第4抵抗を含み、
    前記入力電圧をVINとし、前記第1抵抗の抵抗値をR1とし、前記第2抵抗の抵抗値をR2とし、前記第3抵抗の抵抗値をRaとし、前記第4抵抗の抵抗値をRbとし、前記リニア電源で規定されている最低入出力間電圧差をVSATとしたときに、{(R2Ra−R1Rb)/R2(Ra+Rb)}VIN<VSATが成立することを特徴とする請求項9に記載のリニア電源。
JP2017003945A 2017-01-13 2017-01-13 リニア電源 Active JP6893788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017003945A JP6893788B2 (ja) 2017-01-13 2017-01-13 リニア電源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017003945A JP6893788B2 (ja) 2017-01-13 2017-01-13 リニア電源

Publications (2)

Publication Number Publication Date
JP2018112963A true JP2018112963A (ja) 2018-07-19
JP6893788B2 JP6893788B2 (ja) 2021-06-23

Family

ID=62911241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017003945A Active JP6893788B2 (ja) 2017-01-13 2017-01-13 リニア電源

Country Status (1)

Country Link
JP (1) JP6893788B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116208A1 (ja) * 2018-12-05 2020-06-11 ローム株式会社 リニア電源
JP2021071930A (ja) * 2019-10-31 2021-05-06 ローム株式会社 半導体集積回路、車載電子部品、車載電子機器
CN112912814A (zh) * 2018-10-31 2021-06-04 罗姆股份有限公司 线性电源电路
US11119519B2 (en) 2019-08-20 2021-09-14 Rohm Co., Ltd. Linear power supply
CN115454191A (zh) * 2022-10-08 2022-12-09 武汉杰开科技有限公司 一种过冲保护电路、方法及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178318A (ja) * 1996-12-05 1998-06-30 Lg Semicon Co Ltd バックバイアス電圧発生器
JP2004062625A (ja) * 2002-07-30 2004-02-26 Aiwa Co Ltd 電源制御装置及びディジタルアンプ
JP2006133936A (ja) * 2004-11-04 2006-05-25 Rohm Co Ltd 電源装置、及び携帯機器
JP2012059050A (ja) * 2010-09-09 2012-03-22 Mitsumi Electric Co Ltd レギュレータ及びdc/dcコンバータ
US20160299518A1 (en) * 2015-04-10 2016-10-13 Rohm Co., Ltd. Linear power supply circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178318A (ja) * 1996-12-05 1998-06-30 Lg Semicon Co Ltd バックバイアス電圧発生器
JP2004062625A (ja) * 2002-07-30 2004-02-26 Aiwa Co Ltd 電源制御装置及びディジタルアンプ
JP2006133936A (ja) * 2004-11-04 2006-05-25 Rohm Co Ltd 電源装置、及び携帯機器
US20090212752A1 (en) * 2004-11-04 2009-08-27 Rohm Co., Ltd. Power supply unit and portable device
JP2012059050A (ja) * 2010-09-09 2012-03-22 Mitsumi Electric Co Ltd レギュレータ及びdc/dcコンバータ
US20160299518A1 (en) * 2015-04-10 2016-10-13 Rohm Co., Ltd. Linear power supply circuit
JP2016200989A (ja) * 2015-04-10 2016-12-01 ローム株式会社 リニア電源回路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112912814A (zh) * 2018-10-31 2021-06-04 罗姆股份有限公司 线性电源电路
CN112912814B (zh) * 2018-10-31 2023-01-03 罗姆股份有限公司 线性电源电路
US11550349B2 (en) 2018-10-31 2023-01-10 Rohm Co., Ltd. Linear power supply circuit
WO2020116208A1 (ja) * 2018-12-05 2020-06-11 ローム株式会社 リニア電源
US11449085B2 (en) 2018-12-05 2022-09-20 Rohm Co., Ltd. Linear power supply
JP7420738B2 (ja) 2018-12-05 2024-01-23 ローム株式会社 リニア電源
US11119519B2 (en) 2019-08-20 2021-09-14 Rohm Co., Ltd. Linear power supply
DE102020210437B4 (de) 2019-08-20 2022-07-14 Rohm Co., Ltd. Lineare Stromversorgung, Elektronische Vorrichtung und Fahrzeug
JP2021071930A (ja) * 2019-10-31 2021-05-06 ローム株式会社 半導体集積回路、車載電子部品、車載電子機器
JP7271393B2 (ja) 2019-10-31 2023-05-11 ローム株式会社 半導体集積回路、車載電子部品、車載電子機器
CN115454191A (zh) * 2022-10-08 2022-12-09 武汉杰开科技有限公司 一种过冲保护电路、方法及芯片
CN115454191B (zh) * 2022-10-08 2023-09-29 武汉杰开科技有限公司 一种过冲保护电路、方法及芯片

Also Published As

Publication number Publication date
JP6893788B2 (ja) 2021-06-23

Similar Documents

Publication Publication Date Title
JP6491520B2 (ja) リニア電源回路
JP6893788B2 (ja) リニア電源
US11567521B2 (en) Linear power supply circuit
JP6510828B2 (ja) リニア電源及びこれを用いた電子機器
JP7295881B2 (ja) リニア電源回路
JP7420738B2 (ja) リニア電源
JP7230249B2 (ja) リニア電源回路
US11586235B2 (en) Linear power supply circuit with phase compensation circuit
US10359795B2 (en) Linear power source
US11119519B2 (en) Linear power supply
JP2020072399A (ja) 差動増幅器
WO2023132118A1 (ja) リニア電源回路及び車両
US20230393600A1 (en) Linear power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210408

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210408

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210420

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210602

R150 Certificate of patent or registration of utility model

Ref document number: 6893788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150