WO2023112619A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023112619A1
WO2023112619A1 PCT/JP2022/043259 JP2022043259W WO2023112619A1 WO 2023112619 A1 WO2023112619 A1 WO 2023112619A1 JP 2022043259 W JP2022043259 W JP 2022043259W WO 2023112619 A1 WO2023112619 A1 WO 2023112619A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
channel current
semiconductor device
electrode
epitaxial layer
Prior art date
Application number
PCT/JP2022/043259
Other languages
English (en)
French (fr)
Inventor
将貴 橋本
竜二 末本
悟 仙田
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Publication of WO2023112619A1 publication Critical patent/WO2023112619A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to semiconductor devices.
  • a channel is sometimes formed by passivation charges from the trench of the active region through which the main current flows toward the termination portion, and the channel current flows.
  • the reverse current of the Schottky barrier diode may increase.
  • a channel stopper such as a high-concentration n+ layer is provided on the terminal side.
  • the channel current is prevented, the number of manufacturing processes is increased due to the provision of the channel stopper, which causes an increase in cost. Therefore, it has been desired to develop a technique capable of suppressing the channel current without increasing the number of manufacturing processes.
  • the structure may vary due to the effects of processes such as the implant process (ion implantation process) and the diffusion process, and the channel current suppressing structure cannot be formed with high accuracy.
  • a semiconductor device of the present invention includes a substrate, an epitaxial layer formed on the substrate, and an insulating film provided on one surface side of the epitaxial layer, the semiconductor device comprising an epitaxial On one surface side of the layer, an active portion in which a predetermined element is provided and a channel current suppressing portion on the terminal side provided outside the active portion are provided with an insulating film interposed therebetween.
  • a trench is provided for suppressing a channel current flowing from a portion to a terminal portion.
  • an active portion in which a predetermined element is provided and a terminal portion side channel current suppressing portion provided outside the active portion are provided via an insulating film,
  • the channel current suppressing portion is provided with a trench that suppresses the channel current flowing from the active portion to the terminal portion.
  • the flow can be interrupted by the trench of the channel current suppressing portion, and the channel current flowing to the terminal portion can be suppressed by providing the trench in the channel current suppressing portion without increasing the manufacturing process.
  • the channel current suppression structure can be formed with high precision.
  • the potential can be kept at the same potential, and the channel current flowing in the terminal portion can be suppressed.
  • the EQR electrode can be electrically connected to the epitaxial layer by having a portion provided directly on the epitaxial layer without an insulating film interposed therebetween.
  • a trench is provided in the active portion, and the depth dimension and/or width dimension of the trench provided in the channel current suppressing portion are equal to or larger than the depth dimension and/or width dimension of the trench provided in the active portion.
  • the trench provided in the channel current suppressing portion is provided so as to step-likely deplete the end portion side of the one surface side of the epitaxial layer, and the step-like trench is configured to open the outer side.
  • the resistance increases and the channel current flowing through the terminal portion can be further suppressed.
  • the stepped shape and the trench at the bottom work together to further suppress the channel current flowing to the terminal end.
  • a plurality of trenches provided in the channel current suppressing portion can be provided along the direction in which the channel current flows.
  • the mesa width of the trench provided in the channel current suppressing portion can be larger than the trench width, the flow of the channel current can be reliably interrupted by the trench of the channel current suppressing portion.
  • the channel current can be suppressed without increasing the number of manufacturing processes, and the channel current suppressing structure can be accurately formed.
  • FIG. 1 is a plan view showing the configuration of a semiconductor device according to a first embodiment of the present invention
  • FIG. FIG. 2 is a front cross-sectional view along line AA in FIG. 1 showing the configuration of the same semiconductor device
  • 2A is an enlarged front cross-sectional view showing the structure of a trench of the same semiconductor device,
  • FIG. 4A being an enlarged front cross-sectional view showing the structure of a first trench, and
  • FIG. be It is a top view which shows the structure of the semiconductor device which concerns on 2nd Embodiment of this invention.
  • 5 is a front cross-sectional view along BB in FIG. 4 showing the configuration of the same semiconductor device;
  • FIG. It is front sectional drawing which shows another structure of the same semiconductor device.
  • FIG. 14 is an enlarged front cross-sectional view showing the structure of a second trench of a semiconductor device according to still another modification; FIG.
  • FIG. 11 is a front cross-sectional view showing another application example of the semiconductor device;
  • FIG. 11 is a front cross-sectional view showing still another application example of the semiconductor device;
  • FIG. 11 is a front cross-sectional view showing still another application example of the semiconductor device;
  • FIG. 11 is a front cross-sectional view showing still another application example of the semiconductor device;
  • FIG. 11 is a front cross-sectional view showing still another application example of the semiconductor device;
  • FIG. 11 is a plan view showing another application example of the semiconductor device;
  • FIG. 11 is a plan view showing still another application example of the semiconductor device;
  • FIG. 1 is a plan view showing the configuration of a semiconductor device 1 according to the first embodiment of the present invention
  • FIG. 2 is a front cross-sectional view along line AA of FIG. 1 showing the configuration of the semiconductor device
  • FIG. 4 is an enlarged front cross-sectional view showing the structure of a trench
  • a semiconductor device 1 according to a first embodiment of the present invention will be outlined with reference to FIGS. It has a cathode electrode 30 (for example, a drain electrode in a MOSFET, a cathode electrode in a diode, hereinafter referred to as a cathode electrode and the like 30), an insulating film 35, an active portion 40, and a channel current suppressing portion 50.
  • a cathode electrode 30 for example, a drain electrode in a MOSFET, a cathode electrode in a diode, hereinafter referred to as a cathode electrode and the like 30
  • an insulating film 35 for example, a drain electrode in a MOSFET, a cathode electrode in a diode, hereinafter referred to as a cathode electrode and the like 30
  • an insulating film 35 for example, a drain electrode in a MOSFET, a cathode electrode in a diode, hereinafter
  • the substrate 10 is plate-shaped and can be made of a predetermined conductive material.
  • the substrate 10 is a single-crystal substrate, and an epitaxial layer 20 is formed on one surface 10a, which is the upper surface of the substrate 10.
  • a cathode electrode and the like 30 are provided on the other surface 10b side which is the lower surface side of the substrate 10 .
  • the cathode electrode and the like 30 can be made of a conductive material such as metal.
  • a predetermined potential difference is generated between the cathode electrode or the like 30 and the active portion 40, whereby current flows through the active portion 40 and the active portion 40 can function.
  • the epitaxial layer 20 can be formed by epitaxially growing the entire surface of the substrate 10 on the one surface 10a side.
  • An insulating film 35 is provided on the side of one surface 20a which is the upper surface side of the epitaxial layer 20 in a predetermined manner.
  • An active portion 40 and a channel current suppressing portion 50 are provided on the one surface 20a side of the epitaxial layer 20 with an insulating film 35 interposed therebetween. That is, the active portion 40 and the channel current suppressing portion 50 are insulated from the epitaxial layer 20 via the insulating film 35 in a predetermined manner.
  • the active portion 40 is provided in a region on the side (inner side) of the central portion 60 through which the main current flows.
  • a trench 41 is provided in the active portion 40 .
  • the trench 41 has an inner trench 41a provided on the central portion 60 side (inside) and an outer trench 41b provided on the terminal portion 70 side (outside).
  • the trenches 41a and 41b are provided so as to bury predetermined portions on the one surface 20a side of the epitaxial layer 20 .
  • the trenches 41a and 41b have a U-shaped cross section and have a predetermined depth dimension (groove depth dimension) d1 and width (trench width) dimension w1, and are provided so as to surround the one surface 20a side of the epitaxial layer 20. It has a groove shape.
  • An insulating film 35 is provided on the inner surfaces 41a1 and 41b1 in which the trenches 41a and 41b are buried. That is, trenches 41 a and 41 b are insulated from epitaxial layer 20 .
  • conductive materials 41a2 and 41b2 can be various conductive materials such as polysilicon, impurity-doped silicon, and metal.
  • a diode 42 is provided in the active portion 40 .
  • the diode 42 can be a Schottky barrier diode (SBD) 42 .
  • the Schottky barrier diode 42 has a Schottky electrode 42a and a field plate electrode 42b.
  • the Schottky electrode 42a is an electrode portion through which the main current flows and the main function of the Schottky barrier diode 42 is achieved.
  • the field plate electrode 42b is an electrode portion that functions to reduce the intensity of the electric field.
  • the Schottky electrode 42a and the field plate electrode 42b are provided so as to be continuous in a stepped manner.
  • the Schottky electrode 42a has a first electrode portion 42a1 and a second electrode portion 42a2.
  • the first electrode portion 42a1 is provided to close the opening 41a3 of the inner trench 41a.
  • the first electrode portion 42a1 is in direct contact with the conductive material 41a2 filling the inner trench 41a without the insulating film 35 interposed therebetween.
  • the second electrode portion 42a2 is an electrode portion that extends in a short length from the first electrode portion 42a1 to the central portion 60 side (inner side) and the end portion 70 side (outer side).
  • the second electrode portion 42a2 is in direct contact with one surface 20a of the epitaxial layer 20.
  • the insulating film 35 is not provided in the peripheral portion 20a1 (active portion terminal end 20a1) of the opening 41a3 of the trench 41a in the one surface 20a of the epitaxial layer 20, and the second electrode portion 42a2 is not provided with the insulating film 35. It is a portion directly provided on the epitaxial layer 20 without intervening.
  • the field plate electrode 42b has a first electrode portion 42b1 and a second electrode portion 42b2.
  • the first electrode portion 42b1 is an electrode portion continuous with the second electrode portion 42a2 of the Schottky electrode 42a.
  • the first electrode portion 42b1 is provided to block the opening 41b3 of the outer trench 41b.
  • the first electrode portion 42b1 is in direct contact with the conductive material 41b2 filling the outer trench 41b without the insulating film 35 interposed therebetween.
  • the second electrode portion 42b2 is an electrode portion that extends from the first electrode portion 42b1 to the terminal portion 70 side (outside).
  • the second electrode portion 42b2 is provided on the epitaxial layer 20 with the insulating film 35 interposed therebetween.
  • the channel current suppressing portion 50 is provided in a region on the terminal portion 70 side (outside). That is, the channel current suppressing portion 50 is provided outside the active portion 40 so as to surround the active portion 40 .
  • a trench 51 is provided in the channel current suppressing portion 50 as in the active portion 40 . The trench 51 can suppress channel current flowing from the active portion 40 to the terminal portion 70 side (outside).
  • the trench 51 is provided so as to bury a predetermined portion of the epitaxial layer 20 on the one surface 20a side.
  • the trench 51 has a U-shaped cross section and has a predetermined depth dimension (groove depth dimension) d2 and width (trench width) dimension w2 and is provided so as to surround the one surface 20a side of the epitaxial layer 20. It has become.
  • the depth dimension d2 of the trench 51 is set equal to or larger than the depth dimension d1 of the trenches 41a and 41b provided in the active portion 40.
  • the width (trench width) dimension w2 of the trench 51 is set equal to or larger than the width (trench width) dimension w1 of the trenches 41a and 41b provided in the active portion 40.
  • An insulating film 35 is provided on the buried inner surface 51 a of the trench 51 . That is, trench 51 is insulated with respect to epitaxial layer 20 . A space surrounded by the inner surface 51a of the trench 51 is filled with a conductive material 51b through the insulating film 35 to the upper end. An opening 51c at the upper end of trench 51 is closed with a conductive material 51b.
  • the conductive material 51b can be, for example, various conductive materials such as polysilicon, impurity-doped silicon, and metal.
  • the channel current suppression unit 50 is further provided with an electrode 52 that suppresses the channel current.
  • the electrode 52 that suppresses the channel current can be an EQR (Equipotential Ring) electrode 52 .
  • the EQR electrode 52 is provided so as to surround the one surface 20a side of the epitaxial layer 20 in a ring shape.
  • the EQR electrode 52 can bring predetermined EQR regions to the same potential.
  • An active portion 40 is provided in the ring-shaped inner region of the EQR electrode 52 .
  • the EQR electrode 52 can be made of a conductive material.
  • the EQR electrode 52 has a first electrode portion 52a, a second electrode portion 52b and a third electrode portion 52c.
  • the first electrode portion 52a, the second electrode portion 52b, and the third electrode portion 52c are provided so as to be continuous stepwise.
  • the first electrode portion 52a is provided so as to close the opening 51c of the trench 51 .
  • the first electrode portion 52a is in direct contact with the conductive material 51b filling the trench 51 without the insulating film 35 interposed therebetween.
  • the second electrode portion 52b is an electrode portion that extends in a short length from the first electrode portion 52a to the terminal portion 70 side (outside).
  • the second electrode portion 52b is in direct contact with one surface 20a of the epitaxial layer 20 . That is, the insulating film 35 is not provided in the peripheral portion 20a2 of the opening 51c of the trench 51 on the one surface 20a of the epitaxial layer 20 on the side of the end portion 70, and the second electrode portion 52b is provided with the insulating film 35. It is a portion directly provided on the epitaxial layer 20 without intervening.
  • the EQR electrode 52 is electrically connected to the epitaxial layer 20 via a second electrode portion 52b directly provided on the epitaxial layer 20. As shown in FIG.
  • the third electrode portion 52c extends from the first electrode portion 42b1 toward the central portion 60 (inward).
  • the third electrode portion 52c is provided on the epitaxial layer 20 with the insulating film 35 interposed therebetween.
  • the diode 42 of the active portion 40 more specifically the Schottky barrier diode 42
  • the distance from the Schottky barrier diode 42 to the terminal portion 70 side (outside) is reduced.
  • the channel current can be interrupted by the trench 51 of the channel current suppressing portion 50, and the channel current flowing toward the terminal portion 70 side (outside) can be suppressed.
  • the trenches 51 are similarly provided in the active portion 40, and the trenches 41a and 41b of the active portion 40 and the trenches 51 of the channel current suppressing portion 50 can be provided at the same time. Current can be suppressed, and a channel current suppression structure can be formed with high accuracy.
  • the channel current suppressing portion 50 can further suppress the channel current flowing toward the terminal portion 70 side (outside) in combination with the effect of the trench 51 by providing the electrode 52 that further suppresses the channel current.
  • the cathode electrode 30 and the channel current suppressing portion 50 can be held at the same potential, and the channel current flowing toward the terminal portion 70 side (outside) can be maintained at the same potential. can be suppressed.
  • the EQR electrode 52 can be electrically connected to the epitaxial layer 20 by having the second electrode portion 52b directly provided on the epitaxial layer 20 without the insulating film 35 interposed therebetween.
  • the other surface 20b side which is the lower surface side of the epitaxial layer 20, and the EQR electrode 52 can be made to have the same potential, and the channel current flowing from the active portion 40 to the terminal portion 70 side (outside) can be suppressed. .
  • the channel current By setting the depth dimension d2 of the trench 51 provided in the channel current suppressing portion 50 to a dimension equal to or larger than the depth dimension d1 of the trench 41 provided in the active portion 40, the channel current
  • the width dimension w2 of the trench 51 provided in the suppressing portion 50 By setting the width dimension w2 of the trench 51 provided in the suppressing portion 50 to be equal to or larger than the width dimension w1 of the trench 41 provided in the active portion 40, the flow of channel current is reduced to that of the channel current suppressing portion.
  • a further interruption can be provided by a trench 51 provided at 50 .
  • the diode 42 as the element provided in the active portion 40, it is possible to suppress the deterioration in performance caused by the reverse current of the diode 42 caused by the channel current.
  • the Schottky barrier diode 42 By using the Schottky barrier diode 42 as the diode 42, the Schottky barrier diode 42 having a large reverse current can further increase the effect of suppressing performance degradation caused by the reverse current.
  • FIG. 4 is a plan view showing the configuration of a semiconductor device 2 according to the second embodiment of the present invention
  • FIG. 5 is a BB front sectional view showing the configuration of the semiconductor device 2
  • FIG. 7 is a front sectional view showing still another structure of the semiconductor device 2
  • FIG. 8 is a front sectional view showing still another structure of the same semiconductor device 2.
  • the configurations denoted by the same reference numerals as those of the above-described embodiment and the configurations without description are the same as those of the above-described embodiment, and the description thereof may be omitted.
  • the epitaxial layer 20 side is the upper side
  • the cathode electrode 30 side is the lower side
  • the central portion 60 side of the semiconductor device 2 is the inner side
  • the terminal portion 70 side is the outer side.
  • a semiconductor device 2 according to the second embodiment of the present invention has a configuration in which the trench 510 of the channel current suppressing portion 50 is formed stepwise.
  • the trench 510 provided in the channel current suppressing portion 50 is stepped on the one surface 20a side of the epitaxial layer 20 on the terminal portion 70 side.
  • the stepped trench 510 is configured to open on the outside side.
  • Trench 510 is provided so as to surround one surface 20 a of epitaxial layer 20 .
  • the insulating film 35 is provided on the inner surface 510a of the stepped trench 510 so as to bend along the stepped shape, and the trench 510 is insulated from the epitaxial layer 20 in a predetermined manner.
  • the inner surface 510a side of the trench 510 is filled with conductive materials 41a2 and 41b2 with the insulating film 35 interposed therebetween.
  • the conductive materials 41a2 and 41b2 are filled on the inner surface 510a side of the trench 510 so as to be curved in an arc shape when viewed from the front.
  • the channel current suppressing portion 50 of the semiconductor device 2 is provided with an electrode 520 for suppressing the channel current, that is, an EQR (Equipotential Ring) electrode 520, as in the first embodiment described above.
  • the EQR electrode 520 is provided so as to surround the one surface 20 a side of the epitaxial layer 20 .
  • the EQR electrode 520 can be made of a conductive material.
  • the EQR electrode 520 has a first electrode portion 520a, a second electrode portion 520b and a third electrode portion 520c. The first electrode portion 520a, the second electrode portion 520b, and the third electrode portion 520c are provided continuously.
  • the first electrode portion 520a is provided so as to protrude outward from the bottom portion 510' of the stepped trench 510 to the upper end portion 510''.
  • the first electrode portion 520a has an arcuate curved shape when viewed from the front.
  • the first electrode portion 520a is in direct contact with the conductive material 51b filling the trench 510 without the insulating film 35 interposed therebetween.
  • the first electrode portion 520a is formed in an arc-shaped curved shape corresponding to the filling shape of the conductive materials 41a2 and 41b2.
  • the second electrode portion 520b is provided along the bottom 510' of the stepped trench 510. As shown in FIG. The second electrode portion 520b is an electrode portion that extends in a short length from the first electrode portion 520a to the terminal portion 70 side (outside).
  • Second electrode portion 520b is directly bonded to one surface 20a of epitaxial layer 20 . That is, the insulating film 35 is not provided on the terminal portion 70 side (outside) of the bottom portion 510 ′ of the stepped trench 510 , and the second electrode portion 52 b is formed on the epitaxial layer 20 without the insulating film 35 interposed therebetween. It is a part that is directly attached to the The EQR electrode 520 is electrically connected to the epitaxial layer 20 via a second electrode portion 520b directly provided on the epitaxial layer 20. As shown in FIG.
  • the third electrode portion 520c extends from the first electrode portion 520a along one surface 20a of the epitaxial layer 20 toward the central portion 60 (inward).
  • the third electrode portion 520c is provided on the epitaxial layer 20 with the insulating film 35 interposed therebetween.
  • the trench 510 provided in the channel current suppressing portion 50 is stepped on the one surface 20a side of the epitaxial layer 20 on the terminal portion 70 side.
  • the stepped trenches 510 are configured so that the outer sides are open, thereby increasing the resistance and further suppressing the channel current flowing through the termination portion 70 .
  • the stepped trench 510 may be further provided with a trench 51 at the bottom 510' in the same manner as in the first embodiment.
  • the second electrode portion 520b of the EQR electrode 520 is provided so as to block the opening 51c of the trench 51, and is configured to be in direct contact with the conductive material 51b filled in the trench 51 without the insulating film 35 interposed therebetween.
  • the stepped shape and the trench 51 at the bottom portion 510' combine to further suppress the channel current flowing to the termination portion 70. can.
  • the EQR electrode 520 is bent along the stepped shape of the trench 510 to directly contact the insulating film 35 without the conductive material 51b. may be provided.
  • the stepped trenches 510 increase the resistance, making it possible to suppress the channel current without providing the conductive material 51b.
  • the EQR electrodes 52, 520 have the second electrode portions 52b, 520b directly provided on the epitaxial layer 20 without the insulating film 35 intervening.
  • an insulating layer 35 may also be interposed between the second electrode portions 52b, 520b and the epitaxial layer 20 to insulate the second electrode portions 52b, 520b from the epitaxial layer 20. A desired effect can be obtained for suppressing the channel current.
  • the EQR electrodes 52 and 520 have second electrode portions 52b and 520b that are directly provided on the epitaxial layer 20 without the insulating film 35 intervening, the EQR electrodes 52 and 520 and the epitaxial layer 20 are electrically connected.
  • the insulating film 35 is extended short from the end of the opening 51c of the trench 51 toward the terminal end 70 to form the second electrode portion 52b and the epitaxial layer. Even if the insulating layer 35 is partially interposed between the insulating layer 35 and the insulating layer 20, the desired effect of suppressing the channel current can be obtained.
  • the first electrode portions 52a and 520a of the EQR electrodes 52 and 520 are directly connected to the conductive material 51b filled in the trenches 51 and 510 without the insulating film 35 interposed therebetween.
  • the channel current can also be suppressed by insulating the first electrode portions 52a and 520a of the EQR electrodes 52 and 520 from the conductive material 51b with the insulating film 35 interposed. It is possible to achieve the desired effect for
  • the channel current can be reduced. 51 and 510 can be reliably led to, which is a more preferred embodiment.
  • a plurality of trenches 51 provided in the channel current suppressing portion 50 may be provided along the direction in which the channel current flows.
  • setting the mesa width (interval between adjacent trenches 51) w2' of the trench 51 to be larger than the trench width w2 is a more preferable embodiment. That is, by setting the mesa width w2′ of the trenches 51 and 510 to be larger than the trench width w2, the channel current flow can be reliably interrupted by the trench of the channel current suppressing portion 50.
  • the trenches 51 and 510 have a U-shaped cross section, but as shown in FIGS.
  • the cross-sectional shape of the active portion 40 is different from that of the trench 41, the desired effect of suppressing the channel current can be obtained, which is a more preferable embodiment.
  • the channel current suppressing portion 50 is made up of only the trenches 51 and 510 and the EQR electrodes 52 and 520 are omitted, the desired effect of suppressing the channel current can be obtained.
  • providing the EQR electrodes 52 and 520 in the channel current suppressing portion 50 can further suppress the channel current flowing through the termination portion 70 together with the effect of the trenches 51 and 510 .
  • the element provided in the active portion 40 is the Schottky barrier diode 42 rather than the diode 42, but other diodes such as a switching diode and a fast recovery diode may be used.
  • an electronic element other than the diode can be used to achieve the desired effect of suppressing the channel current.
  • the Schottky barrier diode 42 has a large performance degradation caused by a reverse current, and the implementation of the present invention is particularly significant.
  • the trench 61 has a groove shape provided so as to go around the one surface 20a side of the epitaxial layer 20, but as shown in FIG. It is not limited to a circular configuration, such as being arranged on a straight line in one direction or, as shown in FIG. 25, being arranged on a straight line in one vertical direction.

Abstract

【課題】製造プロセスを増やすことなくチャネル電流を抑制し、チャネル電流抑制構造を精度よく形成することができる半導体装置を提供する。 【解決手段】本発明の半導体装置１は、基板１０と、基板１０に形成されるエピタキシャル層２０と、エピタキシャル層２０の一の面２０ａ側に設けられる絶縁膜３５と、を有する半導体装置１であって、エピタキシャル層２０の一の面２０ａ側には、絶縁膜３５を介して、所定の素子が設けられる活性部４０と活性部４０の外側に設けられる終端部７０側のチャネル電流抑制部５０が設けられ、チャネル電流抑制部５０は、活性部４０から終端部７０に流れるチャネル電流を抑制するトレンチ５１を設ける。

Description

半導体装置
　本発明は、半導体装置に関する。
ショットキーバリアダイオード（ＳＢＤ）等の半導体装置においては、主電流が流れる活性領域のトレンチから終端部に向かってパッシベーションの電荷によるチャネルが形成されチャネル電流が流れることがあった。このため従来は、ショットキーバリアダイオードの逆電流が増大することがあり、この逆電流の増大を引き起こすチャネル電流を防止するために、終端部側に高濃度のｎ+層等のチャネルストッパーを設けていた。このような技術は、例えば特許文献１に記載される技術を参照することができる。
特開２００９－１３０００２号公報
　上述した背景技術においては、チャネル電流の防止が図られる一方で、チャネルストッパーを設けるために製造プロセスが増えてしまいコストアップの要因となっていた。このため、製造プロセスを増やすことなくチャネル電流を抑制することができる技術の開発が望まれていた。また、チャネルストッパーを設ける場合には、インプラント工程（イオン注入工程）、拡散工程などのプロセスの影響で構造がばらつく可能性もあり、チャネル電流抑制構造を精度よく形成できないことがあった。
　本発明はこのような事情に鑑みてなされたものであり、製造プロセスを増やすことなくチャネル電流を抑制し、チャネル電流抑制構造を精度よく形成することができる半導体装置を提供することを目的とする。
　上記課題を解決するために、本発明の半導体装置は、基板と、基板に形成されるエピタキシャル層と、エピタキシャル層の一の面側に設けられる絶縁膜と、を有する半導体装置であって、エピタキシャル層の一の面側には、絶縁膜を介して、所定の素子が設けられる活性部と活性部の外側に設けられる終端部側のチャネル電流抑制部が設けられ、チャネル電流抑制部は、活性部から終端部に流れるチャネル電流を抑制するトレンチを設けることを特徴とする。
　本発明によれば、エピタキシャル層の一の面側には、絶縁膜を介して、所定の素子が設けられる活性部と活性部の外側に設けられる終端部側のチャネル電流抑制部が設けられ、チャネル電流抑制部は、活性部から終端部に流れるチャネル電流を抑制するトレンチを設けることにより、例えばチャネル電流抑制部のトレンチを活性部のトレンチと同時に設けつつ活性部から終端部に向かうチャネル電流の流れをチャネル電流抑制部のトレンチにより中断させることができる等、製造プロセスを増やすことなくチャネル電流抑制部にトレンチを設けて終端部に流れるチャネル電流を抑制することができる。また、チャネル電流抑制構造を精度よく形成することができる。
チャネル電流抑制部は、更にチャネル電流を抑制する電極を設けることにより、トレンチの効果と相俟って終端部に流れるチャネル電流を更に抑制することができる。
チャネル電流を抑制する電極は、ＥＱＲ電極とすることにより、電位を等電位に保持することができ、終端部に流れるチャネル電流を抑制することができる。
ＥＱＲ電極は、絶縁膜を介さずにエピタキシャル層に直接設けられる部分を有することにより、ＥＱＲ電極とエピタキシャル層を電気的に接続することができる。
活性部にトレンチが設けられ、チャネル電流抑制部に設けられたトレンチの深さ寸法および／または幅寸法は、活性部に設けられたトレンチの深さ寸法および／または幅寸法と同等の寸法乃至大きい寸法に設定することにより、チャネル電流をチャネル電流抑制部に設けられたトレンチに確実に導くことができる。
チャネル電流抑制部に設けられたトレンチは、エピタキシャル層の一の面側における終端部側を段差状に欠損させるように設けられ、段差状のトレンチは、外側の側方を開放するように構成されることにより、抵抗が大きくなり終端部に流れるチャネル電流を更に抑制することができる。
段差状のトレンチは、底部に更にトレンチを設けることにより、段差状の形状と底部のトレンチが相俟って終端部に流れるチャネル電流を更に抑制することができる。
チャネル電流抑制部に設けられたトレンチは、チャネル電流が流れる方向に沿って複数設けることができる。
チャネル電流抑制部に設けられたトレンチのメサ幅は、トレンチ幅よりも大きい幅寸法に設定することにより、チャネル電流の流れをチャネル電流抑制部のトレンチにより確実に中断させることができる。
素子は、ダイオードとすることにより、上記のチャネル電流により生じるダイオードの逆電流が齎す性能低下を抑制することができる。
ダイオードは、ショットキーバリアダイオードとすることにより、逆電流が大きいショットキーバリアダイオードにおいては、逆電流が齎す性能低下の抑制効果が更に大きくなる。
本発明によれば、製造プロセスを増やすことなくチャネル電流を抑制し、チャネル電流抑制構造を精度よく形成することができる。
本発明の第１実施形態に係る半導体装置の構成を示す平面図である。 同半導体装置の構成を示す図１のＡＡ正面断面図である。 同半導体装置のトレンチの構造を示す拡大正面断面図であり、（ａ）は第１のトレンチの構造を示す拡大正面断面図、（ｂ）は第２のトレンチの構造を示す拡大正面断面図である。 本発明の第２実施形態に係る半導体装置の構成を示す平面図である。 同半導体装置の構成を示す図４のＢＢ正面断面図である。 同半導体装置の別の構成を示す正面断面図である。 同半導体装置の更に別の構成を示す正面断面図である。 同半導体装置のまた更に別の構成を示す正面断面図である。 半導体装置の変形例を示す正面断面図である。 半導体装置の別の変形例を示す正面断面図である。 半導体装置の更に別の変形例を示す正面断面図である。 半導体装置のまた更に別の変形例を示す正面断面図である。 半導体装置の更にまた別の変形例を示す正面断面図である。 半導体装置の他の変形例を示す正面断面図である。 半導体装置の更に他の変形例を示す正面断面図である。 更に他の変形例に係る半導体装置の第２のトレンチの構造を示す拡大正面断面図である。 半導体装置のまた更に他の変形例を示す正面断面図である。 半導体装置の更にまた他の変形例を示す正面断面図である。 半導体装置の応用例を示す正面断面図である。 半導体装置の別の応用例を示す正面断面図である。 半導体装置の更に別の応用例を示す正面断面図である。 半導体装置のまた更に別の応用例を示す正面断面図である。 半導体装置の更にまた別の応用例を示す正面断面図である。 半導体装置の別の応用例を示す平面図である。 半導体装置の更に別の応用例を示す平面図である。
[第１実施形態]
  本発明の第１実施形態に係る半導体装置１を図１乃至図３を参照して詳細に説明する。図１は、本発明の第１実施形態に係る半導体装置１の構成を示す平面図、図２は、同半導体装置の構成を示す図１のＡＡ正面断面図、図３は、同半導体装置のトレンチの構造を示す拡大正面断面図である。なお、以下の説明においては、半導体装置１の基板１０から見てエピタキシャル層２０側を上方、カソード電極等３０側を下方、半導体装置１の中央部６０側を内側、終端部７０側を外側とし、他の方向も含め各方向を図において明示するものとする。
図１乃至図３を参照して本発明の第１実施形態に係る半導体装置１の概要を説明すると、半導体装置１は、平面視が矩形状であり、基板１０、エピタキシャル層２０、ドレイン電極またはカソード電極３０（例えばＭＯＳＦＥＴではドレイン電極、ダイオードではカソード電極、以下カソード電極等３０とする）、絶縁膜３５、活性部４０、およびチャネル電流抑制部５０を有している。
基板１０は、板状で所定の導電物質により形成することができる。基板１０は、単結晶の基板であり、基板１０の上面側となる一の面１０ａ側には、エピタキシャル層２０が形成されている。基板１０の下面側となる他の面１０ｂ側には、カソード電極等３０が設けられている。カソード電極等３０は、金属等の導電物質で形成することができる。カソード電極等３０と活性部４０との間には所定の電位差が生じることにより活性部４０に電流が流れて活性部４０を機能させることができる。
エピタキシャル層２０は、基板１０の一の面１０ａ側の全面をエピタキシャル成長させて形成することができる。エピタキシャル層２０の上面側となる一の面２０ａ側には絶縁膜３５が所定に設けられている。エピタキシャル層２０の一の面２０ａ側には、絶縁膜３５を介して、活性部４０およびチャネル電流抑制部５０が設けられている。すなわち、活性部４０およびチャネル電流抑制部５０は、絶縁膜３５を介してエピタキシャル層２０と所定に絶縁されている。
活性部４０は、主電流が流れる中央部６０側（内側）の領域に設けられている。活性部４０には、トレンチ４１が設けられている。トレンチ４１は、中央部６０側（内側）に設けられる内側トレンチ４１ａと終端部７０側（外側）に設けられる外側トレンチ４１ｂを有している。
トレンチ４１ａ，４１ｂは、エピタキシャル層２０の一の面２０ａ側の所定の箇所を埋没させるように設けられている。トレンチ４１ａ，４１ｂは、断面がＵ字状で所定の深さ寸法（溝深さ寸法）ｄ１および幅（トレンチ幅）寸法ｗ１をもってエピタキシャル層２０の一の面２０ａ側を周回するように設けられた溝形状となっている。トレンチ４１ａ，４１ｂの埋没した内面４１ａ１，４１ｂ１には、絶縁膜３５が設けられている。すなわち、トレンチ４１ａ，４１ｂは、エピタキシャル層２０に対して絶縁されている。トレンチ４１ａ，４１ｂの内面４１ａ１，４１ｂ１に囲まれた空間には、絶縁膜３５を介して導電物質４１ａ２，４１ｂ２が上端部まで充填されている。トレンチ４１ａ，４１ｂの上端部の開口４１ａ３，４１ｂ３は、導電物質４１ａ２，４１ｂ２により閉塞されている。導電物質４１ａ２，４１ｂ２は、例えば、ポリシリコン、不純物ドープシリコン、メタル（金属）等の各種の導電物質とすることができる。
活性部４０には、ダイオード４２が設けられている。ダイオード４２は、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ　Ｂａｒｒｉｅｒ　Ｄｉｏｄｅ）４２とすることができる。ショットキーバリアダイオード４２は、ショットキー電極４２ａとフィールドプレート電極４２ｂを有している。ショットキー電極４２ａは、主電流が流れてショットキーバリアダイオード４２の主たる機能を果たす電極部分である。フィールドプレート電極４２ｂは、電界強度を緩和する機能を果たす電極部分である。ショットキー電極４２ａとフィールドプレート電極４２ｂは、段差状に連続するように設けられている。
ショットキー電極４２ａは、第１の電極部分４２ａ１と第２の電極部分４２ａ２を有している。
第１の電極部分４２ａ１は、内側トレンチ４１ａの開口４１ａ３を塞ぐように設けられている。第１の電極部分４２ａ１は、内側トレンチ４１ａに充填された導電物質４１ａ２と絶縁膜３５を介することなく直接接合している。
第２の電極部分４２ａ２は、第１の電極部分４２ａ１から中央部６０側（内側）および終端部７０側（外側）に短尺状に延在する電極部分である。第２の電極部分４２ａ２は、エピタキシャル層２０の一の面２０ａと直接接合している。すなわち、エピタキシャル層２０の一の面２０ａにおけるトレンチ４１ａの開口４１ａ３の周辺部２０ａ１（活性部終端２０ａ１）には、絶縁膜３５が設けられておらず、第２の電極部分４２ａ２は、絶縁膜３５を介さずにエピタキシャル層２０に直接設けられる部分となっている。
フィールドプレート電極４２ｂは、第１の電極部分４２ｂ１と第２の電極部分４２ｂ２を有している。
第１の電極部分４２ｂ１は、ショットキー電極４２ａの第２の電極部分４２ａ２と連続する電極部分である。
第１の電極部分４２ｂ１は、外側トレンチ４１ｂの開口４１ｂ３を塞ぐように設けられている。第１の電極部分４２ｂ１は、外側トレンチ４１ｂに充填された導電物質４１ｂ２と絶縁膜３５を介することなく直接接合している。
第２の電極部分４２ｂ２は、第１の電極部分４２ｂ１から終端部７０側（外側）に延在する電極部分である。第２の電極部分４２ｂ２は、絶縁膜３５を介してエピタキシャル層２０上設けられている。
チャネル電流抑制部５０は、終端部７０側（外側）の領域に設けられている。すなわち、チャネル電流抑制部５０は、活性部４０の外側において活性部４０を囲むように設けられている。チャネル電流抑制部５０には、活性部４０と同様に、トレンチ５１が設けられている。トレンチ５１は、活性部４０から終端部７０側（外側）に流れるチャネル電流を抑制することができる。
トレンチ５１は、エピタキシャル層２０の一の面２０ａ側の所定の箇所を埋没させるように設けられている。トレンチ５１は、断面がＵ字状で所定の深さ寸法（溝深さ寸法）ｄ２および幅（トレンチ幅）寸法ｗ２をもってエピタキシャル層２０の一の面２０ａ側を周回するように設けられた溝形状となっている。トレンチ５１の深さ寸法ｄ２は、活性部４０に設けられたトレンチ４１ａ，４１ｂの深さ寸法ｄ１と同等の寸法乃至大きい寸法に設定されている。また、トレンチ５１の幅（トレンチ幅）寸法ｗ２は、活性部４０に設けられたトレンチ４１ａ，４１ｂの幅（トレンチ幅）寸法ｗ１と同等の寸法乃至大きい寸法に設定されている。トレンチ５１の埋没した内面５１ａには、絶縁膜３５が設けられている。すなわち、トレンチ５１は、エピタキシャル層２０に対して絶縁されている。トレンチ５１の内面５１ａに囲まれた空間には、絶縁膜３５を介して導電物質５１ｂが上端部まで充填されている。トレンチ５１の上端部の開口５１ｃは、導電物質５１ｂにより閉塞されている。導電物質５１ｂは、例えば、ポリシリコン、不純物ドープシリコン、メタル（金属）等の各種の導電物質とすることができる。
チャネル電流抑制部５０には、更にチャネル電流を抑制する電極５２が設けられている。チャネル電流を抑制する電極５２は、ＥＱＲ（ＥＱｕｉ－ｐｏｔｅｎｔｉａｌ　Ｒｉｎｇ：等電位ポテンシャルリング）電極５２とすることができる。ＥＱＲ電極５２は、エピタキシャル層２０の一の面２０ａ側をリング状に周回するように設けられている。ＥＱＲ電極５２は、所定のＥＱＲ領域を同電位にすることができる。ＥＱＲ電極５２のリング状の内側領域には、活性部４０が設けられている。
ＥＱＲ電極５２は、導電物質で形成することができる。ＥＱＲ電極５２は、第１の電極部分５２ａ、第２の電極部分５２ｂ、および第３の電極部分５２ｃを有している。第１の電極部分５２ａ、第２の電極部分５２ｂ、および第３の電極部分５２ｃは、段差状に連続するように設けられている。
第１の電極部分５２ａは、トレンチ５１の開口５１ｃを塞ぐように設けられている。第１の電極部分５２ａは、トレンチ５１に充填された導電物質５１ｂと絶縁膜３５を介することなく直接接合している。
第２の電極部分５２ｂは、第１の電極部分５２ａから終端部７０側（外側）に短尺状に延在する電極部分である。
第２の電極部分５２ｂは、エピタキシャル層２０の一の面２０ａと直接接合している。すなわち、エピタキシャル層２０の一の面２０ａにおけるトレンチ５１の開口５１ｃの終端部７０側の周辺部２０ａ２には、絶縁膜３５が設けられておらず、第２の電極部分５２ｂは、絶縁膜３５を介さずにエピタキシャル層２０に直接設けられる部分となっている。ＥＱＲ電極５２は、エピタキシャル層２０に直接設けられる第２の電極部分５２ｂを介してエピタキシャル層２０と電気的に接続している。
第３の電極部分５２ｃは、第１の電極部分４２ｂ１から中央部６０側（内側）に向かって延在するように延びている。第３の電極部分５２ｃは、絶縁膜３５を介してエピタキシャル層２０に設けられている。
以上のように構成された半導体装置１においては、活性部４０のダイオード４２より詳しくはショットキーバリアダイオード４２に主電流を流して機能させたときには、ショットキーバリアダイオード４２から終端部７０側（外側）に向かってパッシベーション等の電荷によるチャネルが形成されチャネル電流が流れるが、チャネル電流抑制部５０にトレンチ５１を設けることで、活性部４０から終端部７０側（外側）に向かうチャネル電流の流れをチャネル電流抑制部５０のトレンチ５１により中断させることができ、終端部７０側（外側）に流れるチャネル電流を抑制することができる。また、トレンチ５１は、同様に活性部４０においても設けられており、活性部４０のトレンチ４１ａ，４１ｂとチャネル電流抑制部５０のトレンチ５１を同時に設けることができる等、製造プロセスを増やすことなくチャネル電流を抑制し、チャネル電流抑制構造を精度よく形成することができる。
また、チャネル電流抑制部５０は、更にチャネル電流を抑制する電極５２を設けることにより、トレンチ５１の効果と相俟って終端部７０側（外側）に流れるチャネル電流を更に抑制することができる。
すなわち、チャネル電流を抑制する電極５２は、ＥＱＲ電極５２とすることにより、カソード電極等３０とチャネル電流抑制部５０を等電位に保持することができ、終端部７０側（外側）に流れるチャネル電流を抑制することができる。
更に、ＥＱＲ電極５２は、絶縁膜３５を介さずにエピタキシャル層２０に直接設けられる第２の電極部分５２ｂを有することにより、ＥＱＲ電極５２とエピタキシャル層２０を電気的に接続することができる。これにより、エピタキシャル層２０の下面側となる他の面２０ｂ側とＥＱＲ電極５２を等電位とすることができ、活性部４０から終端部７０側（外側）に流れるチャネル電流を抑制することができる。
更にまた、チャネル電流抑制部５０に設けられたトレンチ５１の深さ寸法ｄ２を、活性部４０に設けられたトレンチ４１の深さ寸法ｄ１と同等の寸法乃至大きい寸法に設定することによりおよびチャネル電流抑制部５０に設けられたトレンチ５１の幅寸法ｗ２を、活性部４０に設けられたトレンチ４１の幅寸法ｗ１と同等の寸法乃至大きい寸法に設定することにより、チャネル電流の流れをチャネル電流抑制部５０に設けれたトレンチ５１により更に中断させることができる。
また更に、活性部４０に設けられる素子をダイオード４２とすることにより、上記のチャネル電流により生じるダイオード４２の逆電流が齎す性能低下を抑制することができる。
ダイオード４２は、ショットキーバリアダイオード４２とすることにより、逆電流が大きいショットキーバリアダイオード４２においては、逆電流が齎す性能低下の抑制効果が更に大きくなる。
[第２実施形態]
次に、本発明の第２実施形態に係る半導体装置２を図４乃至図８を参照して詳細に説明する。図４は、本発明の第２実施形態に係る半導体装置２の構成を示す平面図、図５は、同半導体装置２の構成を示すＢＢ正面断面図、図６は、同半導体装置２の別の構成を示す正面断面図、図７は、同半導体装置２の更に別の構成を示す正面断面図、図８は、同半導体装置２のまた更に別の構成を示す正面断面図である。なお、以下の説明および図４乃至図８において上述した実施形態と同一の符号が付された構成および説明のない構成については上述した実施形態と同様の構成であるとしてその説明を省略することがあるものとする。また、以下の説明においては、半導体装置２の基板１０から見てエピタキシャル層２０側を上方、カソード電極等３０側を下方、半導体装置２の中央部６０側を内側、終端部７０側を外側とし、他の方向も含め各方向を図において明示するものとする。
本発明の第２実施形態に係る半導体装置２は、チャネル電流抑制部５０のトレンチ５１０を段差状に形成した構成を示している。
すなわち、半導体装置２は、図４および図５に示すように、チャネル電流抑制部５０に設けられたトレンチ５１０を、エピタキシャル層２０の一の面２０ａ側における終端部７０側を段差状に欠損させるように設け、段差状のトレンチ５１０は、外側の側方を開放するように構成されている。トレンチ５１０は、エピタキシャル層２０の一の面２０ａ側を周回するように設けられている。段差状のトレンチ５１０の内面５１０ａには、絶縁膜３５が段差形状に沿って屈曲するように設けられており、トレンチ５１０は、エピタキシャル層２０に対して所定に絶縁されている。トレンチ５１０の内面５１０ａ側には、絶縁膜３５を介して導電物質４１ａ２，４１ｂ２が充填されている。導電物質４１ａ２，４１ｂ２は、正面視が円弧状に湾曲するようにトレンチ５１０の内面５１０ａ側に充填されている。
半導体装置２のチャネル電流抑制部５０には、上述した第１実施形態と同様にチャネル電流を抑制する電極５２０つまりＥＱＲ（ＥＱｕｉ－ｐｏｔｅｎｔｉａｌ　Ｒｉｎｇ：等電位ポテンシャルリング）電極５２０が設けられている。ＥＱＲ電極５２０は、エピタキシャル層２０の一の面２０ａ側を周回するように設けられている。ＥＱＲ電極５２０は、導電物質で形成することができる。ＥＱＲ電極５２０は、第１の電極部分５２０ａ、第２の電極部分５２０ｂ、および第３の電極部分５２０ｃを有している。第１の電極部分５２０ａ、第２の電極部分５２０ｂ、および第３の電極部分５２０ｃは、連続するように設けられている。
第１の電極部分５２０ａは、段差状のトレンチ５１０の底部５１０´から上端部５１０´´にかけて外側に突出するように設けられている。第１の電極部分５２０ａは、正面視が円弧状に湾曲した形状となっている。第１の電極部分５２０ａは、トレンチ５１０に充填された導電物質５１ｂと絶縁膜３５を介することなく直接接合している。第１の電極部分５２０ａは、導電物質４１ａ２，４１ｂ２の充填形状と対応するように円弧状に湾曲した形状に形成されている。
第２の電極部分５２０ｂは、段差状のトレンチ５１０の底部５１０´に沿って設けられている。第２の電極部分５２０ｂは、第１の電極部分５２０ａから終端部７０側（外側）に短尺状に延在する電極部分である。
第２の電極部分５２０ｂは、エピタキシャル層２０の一の面２０ａと直接接合している。すなわち、段差状のトレンチ５１０の底部５１０´の終端部７０側（外側）には、絶縁膜３５が設けられておらず、第２の電極部分５２ｂは、絶縁膜３５を介さずにエピタキシャル層２０に直接設けられる部分となっている。ＥＱＲ電極５２０は、エピタキシャル層２０に直接設けられる第２の電極部分５２０ｂを介してエピタキシャル層２０と電気的に接続している。
第３の電極部分５２０ｃは、第１の電極部分５２０ａからエピタキシャル層２０の一の面２０ａに沿って中央部６０側（内側）に延在するように延びている。第３の電極部分５２０ｃは、絶縁膜３５を介してエピタキシャル層２０に設けられている。
以上のように構成された第２実施形態の半導体装置２においては、チャネル電流抑制部５０に設けられたトレンチ５１０は、エピタキシャル層２０の一の面２０ａ側における終端部７０側を段差状に欠損させるように設けられ、段差状のトレンチ５１０は、外側の側方を開放するように構成されることにより、抵抗が大きくなり終端部７０に流れるチャネル電流を更に抑制することができる。
ここで、段差状のトレンチ５１０は、図６に示すように、底部５１０´に更に第１実施形態と同様にトレンチ５１を設けることとしてもよい。ＥＱＲ電極５２０の第２の電極部分５２０ｂは、トレンチ５１の開口５１ｃを塞ぐように設けられており、トレンチ５１に充填された導電物質５１ｂと絶縁膜３５を介することなく直接接合する構成となっている。
このように段差状のトレンチ５１０の底部５１０´に更にトレンチ５１を設けることにより、段差状の形状と底部５１０´のトレンチ５１が相俟って終端部７０に流れるチャネル電流を更に抑制することができる。
なお、トレンチ５１０を段差状に設ける場合には、図７および図８に示すように、ＥＱＲ電極５２０をトレンチ５１０の段差形状に沿って屈曲させて導電物質５１ｂを介さずに絶縁膜３５に直接設けることとしてもよい。段差状のトレンチ５１０により抵抗が大きくなり導電物質５１ｂを設けずともチャネル電流を抑制することが可能となる。
[変形例、応用例]
本発明は上述した実施形態に限定されることなく特許請求の範囲において種々の変形実施、応用実施が可能であることは勿論である。
　例えば、上述した実施形態にあっては、ＥＱＲ電極５２，５２０は、絶縁膜３５を介さずにエピタキシャル層２０に直接設けられる第２の電極部分５２ｂ，５２０ｂを有することとしているが、図９乃至図１１に示すように、第２の電極部分５２ｂ，５２０ｂとエピタキシャル層２０との間にも絶縁層３５を介在させて第２の電極部分５２ｂ，５２０ｂをエピタキシャル層２０に対し絶縁することとしてもチャネル電流の抑制に対し所要の効果を奏することができる。
　ただし、ＥＱＲ電極５２，５２０は、絶縁膜３５を介さずにエピタキシャル層２０に直接設けられる第２の電極部分５２ｂ，５２０ｂを有することとした方が、ＥＱＲ電極５２，５２０とエピタキシャル層２０を電気的に接続することができ、チャネル電流の抑制効果を向上させることができるのでより好ましい実施形態となる。なお、上述した第１実施形態において、図１２に示すように、絶縁膜３５をトレンチ５１の開口５１ｃの端部から終端部７０側に短尺に延在させて第２の電極部分５２ｂとエピタキシャル層２０との間に絶縁層３５を一部介在させることとしてもチャネル電流の抑制に対し所要の効果を奏することができる。
更に、上述した実施形態にあっては、ＥＱＲ電極５２，５２０の第１の電極部分５２ａ，５２０ａは、トレンチ５１，５１０に充填された導電物質５１ｂと絶縁膜３５を介することなく直接接合することとしているが、図１３および図１４に示すように、絶縁膜３５を介在させてＥＱＲ電極５２，５２０の第１の電極部分５２ａ，５２０ａを導電物質５１ｂに対し絶縁することとしてもチャネル電流の抑制に対し所要の効果を奏することができる。
ただし、ＥＱＲ電極５２，５２０の第１の電極部分５２ａ，５２０ａは、トレンチ５１，５１０に充填された導電物質５１ｂと絶縁膜３５を介することなく直接接合することとした方が、チャネル電流をトレンチ５１，５１０に確実に導くことができるのでより好ましい実施形態となる。
更にまた、図１５乃至図１８に示すように、チャネル電流抑制部５０に設けられるトレンチ５１は、チャネル電流が流れる方向に沿って複数設けることとしてもよい。この場合にあっては、トレンチ５１のメサ幅（隣接するトレンチ５１間の間隔）ｗ２´を、トレンチ幅ｗ２よりも大きい幅寸法に設定することとすると更に好ましい実施形態となる。すなわち、トレンチ５１，５１０のメサ幅ｗ２´を、トレンチ幅ｗ２よりも大きい幅寸法に設定することにより、チャネル電流の流れをチャネル電流抑制部５０のトレンチにより確実に中断させることができる。数１に示されるトレンチ５１，５１０のトレンチ幅ｗ２に対するメサ幅ｗ２´の比Ａは例えば１．０～３．０とすることができる。なお、メサ幅ｗ２´は、トレンチ幅ｗ２よりも小さい幅寸法としても所要の効果を奏する。
[数１]
Ａ＝ｗ２´／ｗ２
また、上述した実施形態にあっては、トレンチ５１，５１０は断面をＵ字状とすることとしているが、図１９乃至図２１に示すように、三角形状とすることとしたり、他の形状とする等、活性部４０のトレンチ４１と異なる断面形状としてもチャネル電流の抑制に対し所要の効果を奏することができるのでより好ましい実施形態となる。
なお、図２２および図２３に示すように、チャネル電流抑制部５０をトレンチ５１，５１０のみとしてＥＱＲ電極５２，５２０を省略することとしてもチャネル電流の抑制に対し所要の効果を奏することができる。ただし、チャネル電流抑制部５０にＥＱＲ電極５２，５２０を設けた方がトレンチ５１，５１０の効果と相俟って終端部７０に流れるチャネル電流を更に抑制することができる。
更に、上述した実施形態にあっては、活性部４０に設けられる素子をダイオード４２より詳しくはショットキーバリアダイオード４２とすることとしているが、スイッチングダイオードやファストリカバリダイオード等の他のダイオードとすることとしたり、ダイオード以外の他の電子素子とすることとしてもチャネル電流の抑制に対し所要の効果を奏することができる。
　ただし、ショットキーバリアダイオード４２は、逆電流が齎す性能低下が大きく本発明を実施する意義が特に大きい。
　また更に、上述した実施形態にあっては、トレンチ６１は、エピタキシャル層２０の一の面２０ａ側を周回するように設けられた溝形状とすることとしているが、図２４に示すように、横方向の一方向に直線上に配置されることとしたり、図２５に示すように、縦方向の一方向に直線上に配置されることとする等、周回した構成に限定されない。
Ａ：比
ｗ１：幅（トレンチ幅）寸法
ｗ２：幅（トレンチ幅）寸法
ｗ２´：メサ幅
ｄ１：深さ寸法
ｄ２：深さ寸法
１，２：半導体装置
１０：基板
１０ａ：一の面
１０ｂ：他の面
２０：エピタキシャル層
２０ａ：一の面
２０ａ１：周辺部（活性部終端）
２０ａ２：周辺部
２０ｂ：他の面
３０：カソード電極等
３５：絶縁膜
４０：活性部
４１：トレンチ
４１ａ：内側トレンチ
４１ａ１：内面
４１ａ２：導電物質
４１ａ３：開口
４１ｂ：外側トレンチ
４１ｂ１：内面
４１ｂ２：導電物質
４１ｂ３：開口
４２：ショットキーバリアダイオード（ダイオード）
４２ａ：ショットキー電極
４２ａ１：第１の電極部分
４２ａ２：第２の電極部分
４２ｂ：フィールドプレート電極
４２ｂ１：第１の電極部分
４２ｂ２：第２の電極部分
５０：チャネル電流抑制部
５１，５１０：トレンチ
５１０´：底部
５１０´´：上端部
５１ａ，５１０ａ：内面
５１ｂ：導電物質
５１ｃ：開口
５２，５２０：ＥＱＲ電極（チャネル電流を抑制する電極）
５２ａ，５２０ａ：第１の電極部分
５２ｂ，５２０ｂ：第２の電極部分
５２ｃ，５２０ｃ：第３の電極部分
６０：中央部
７０：終端部

Claims (11)

  1. 基板と、前記基板に形成されるエピタキシャル層と、前記エピタキシャル層の一の面側に設けられる絶縁膜と、を有する半導体装置であって、
    前記エピタキシャル層の一の面側には、前記絶縁膜を介して、所定の素子が設けられる活性部と前記活性部の外側に設けられる終端部側のチャネル電流抑制部が設けられ、
    前記チャネル電流抑制部は、前記活性部から前記終端部に流れるチャネル電流を抑制するトレンチを設けることを特徴とする半導体装置。
  2. 前記チャネル電流抑制部は、更に前記チャネル電流を抑制する電極を設けることを特徴とする請求項１に記載の半導体装置。
  3. 前記チャネル電流を抑制する電極は、ＥＱＲ電極とすることを特徴とする請求項２に記載の半導体装置。
  4. 前記ＥＱＲ電極は、前記絶縁膜を介さずに前記エピタキシャル層に直接設けられる部分を有することを特徴とする請求項３に記載の半導体装置。
  5. 前記活性部にトレンチが設けられ、前記チャネル電流抑制部に設けられたトレンチの深さ寸法および／または幅寸法は、前記活性部に設けられたトレンチの深さ寸法および／または幅寸法と同等の寸法乃至大きい寸法に設定することを特徴とする請求項１に記載の半導体装置。
  6. 前記チャネル電流抑制部に設けられたトレンチは、前記エピタキシャル層の一の面側における終端部側を段差状に欠損させるように設けられ、前記段差状のトレンチは、外側の側方を開放するように構成されることを特徴とする請求項１に記載の半導体装置。
  7. 前記段差状のトレンチは、底部に更にトレンチを設けることを特徴とする請求項６に記載の半導体装置。
  8. 前記チャネル電流抑制部に設けられたトレンチは、前記チャネル電流が流れる方向に沿って複数設けられることを特徴とする請求項１に記載の半導体装置。
  9. 前記チャネル電流抑制部に設けられたトレンチのメサ幅は、トレンチ幅よりも大きい幅寸法に設定することを特徴とする請求項８に記載の半導体装置。
  10. 前記素子は、ダイオードとすることを特徴とする請求項１に記載の半導体装置。
  11. 前記ダイオードは、ショットキーバリアダイオードとすることを特徴とする請求項１０に記載の半導体装置。
     
PCT/JP2022/043259 2021-12-19 2022-11-24 半導体装置 WO2023112619A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-205630 2021-12-19
JP2021205630 2021-12-19

Publications (1)

Publication Number Publication Date
WO2023112619A1 true WO2023112619A1 (ja) 2023-06-22

Family

ID=86774145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/043259 WO2023112619A1 (ja) 2021-12-19 2022-11-24 半導体装置

Country Status (2)

Country Link
TW (1) TW202327108A (ja)
WO (1) WO2023112619A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112216A (ja) * 1992-09-25 1994-04-22 Toshiba Corp 高耐圧半導体装置
JP2011512676A (ja) * 2008-02-14 2011-04-21 マックスパワー・セミコンダクター・インコーポレイテッド ブレークダウン電圧を向上するエッジ終端
JP2013069866A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体装置
US20130228857A1 (en) * 2012-03-02 2013-09-05 Alpha And Omega Semiconductor Incorporated Method of forming an assymetric poly gate for optimum termination design in trench power mosfets
JP2013243213A (ja) * 2012-05-18 2013-12-05 Denso Corp 炭化珪素半導体装置の製造方法
US20150333133A1 (en) * 2014-05-14 2015-11-19 Nxp B.V. Semiconductive device and associated method of manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112216A (ja) * 1992-09-25 1994-04-22 Toshiba Corp 高耐圧半導体装置
JP2011512676A (ja) * 2008-02-14 2011-04-21 マックスパワー・セミコンダクター・インコーポレイテッド ブレークダウン電圧を向上するエッジ終端
JP2013069866A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体装置
US20130228857A1 (en) * 2012-03-02 2013-09-05 Alpha And Omega Semiconductor Incorporated Method of forming an assymetric poly gate for optimum termination design in trench power mosfets
JP2013243213A (ja) * 2012-05-18 2013-12-05 Denso Corp 炭化珪素半導体装置の製造方法
US20150333133A1 (en) * 2014-05-14 2015-11-19 Nxp B.V. Semiconductive device and associated method of manufacture

Also Published As

Publication number Publication date
TW202327108A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
JP5511124B2 (ja) 絶縁ゲート型半導体装置
JP6416142B2 (ja) 半導体装置
US7170119B2 (en) Vertical type semiconductor device
JP2013149761A (ja) 半導体装置
US6642600B2 (en) Insulated gate semiconductor device having first trench and second trench connected to the same
US8564053B2 (en) Trench MOSFET with trenched floating gates in termination
US9614073B2 (en) Semiconductor device, and manufacturing method for same
US8564052B2 (en) Trench MOSFET with trenched floating gates in termination
JP2010109221A (ja) 半導体装置
JP7293750B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
US11088276B2 (en) Silicon carbide semiconductor device
WO2019017447A1 (ja) 半導体装置およびその製造方法
JP7319072B2 (ja) 半導体装置
JP2017228679A (ja) 半導体装置およびその製造方法
JP7188230B2 (ja) 半導体装置
WO2023112619A1 (ja) 半導体装置
JP2008288459A (ja) 半導体装置
JP2012216578A (ja) 絶縁ゲート型半導体装置
JP7437568B1 (ja) 半導体装置
WO2023203894A1 (ja) 半導体装置
US20230215944A1 (en) Semiconductor device
JP2012160601A (ja) 半導体装置の製造方法
JP2022080592A (ja) 半導体装置およびその製造方法
JP2022184484A (ja) 半導体装置
JP2022182508A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22907150

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023567646

Country of ref document: JP

Kind code of ref document: A