WO2023089666A1

WO2023089666A1 - パルス電源装置

Info

Publication number: WO2023089666A1
Application number: PCT/JP2021/042105
Authority: WO
Inventors: 真吾津田; 太一郎民田; 偉華江; 太一須貝
Original assignee: 三菱電機株式会社; 国立大学法人長岡技術科学大学
Priority date: 2021-11-16
Filing date: 2021-11-16
Publication date: 2023-05-25
Also published as: JPWO2023089666A1

Abstract

パルス電源装置（１）は、第１列に位置していて直列に接続されている複数の第１インダクタ（Ｌｉ１）と、第２列に位置していて直列に接続されている複数の第２インダクタ（Ｌｉ２）と、複数のコンデンサ（Ｃｉ－１，Ｃｉ，Ｃｉ＋１）と、複数の負極側スイッチング素子（Ｎｓｗｉ１）と、複数の正極側スイッチング素子（Ｐｓｗｉ２）と、複数の第１インダクタ（Ｌｉ１）のうちの一方の端に位置する第１インダクタ（Ｌｉ１）と第１出力端子（４１）とに接続されている第１正極終端スイッチング素子（Ｐｃｏｎ２）と、複数の第２インダクタ（Ｌｉ２）のうちの一方の端に位置する第２インダクタ（Ｌｉ２）と第１出力端子（４１）とに接続されている第１負極終端スイッチング素子（Ｎｃｏｎ２）とを有する。

Description

パルス電源装置

　本開示は、マルクス回路を利用したパルス電源装置に関する。

　高電圧パルスを発生させる電源装置は、例えば、放電を利用する殺菌装置、水処理装置、レーザ発振器、排気ガス浄化装置、オゾン発生機、及び極端紫外光光源に使用される。これらの装置は、パルスパワーと呼ばれる電気エネルギーを極めて短い時間に放出すると、瞬間的に極めて高いパルス電力を発生する必要がある。

　従来、パルスパワー電源に用いられている気体放電スイッチには、寿命が短く安定性が低いという課題がある。近年、半導体デバイスが用いられたスイッチング回路が使用されるようになり、パルス波形を時間圧縮する圧縮回路を用いることなく短いパルス幅の高電圧パルスを発生させることができるようになり、電源の高周波化が可能となった。

　特に、オゾン生成機又は放電エキシマランプに用いられる誘電体バリア放電では、交流高周波電源が必要となる。

　特許文献１が開示しているパルス発生回路は、整流素子からなる第１のスイッチ素子を用いた第１のマルクス回路を含み、第１のパルス電圧を発生する第１のパルス発生部と、整流素子からなる第２のスイッチ素子を用いた第２のマルクス回路を含み、第１のパルス電圧とは電圧の極性が異なる第２のパルス電圧を発生する第２のパルス発生部と、第１のパルス発生部と第２のパルス発生部とを接続すると共に、第１のパルス発生部から第２のパルス発生部への方向を順方向とする整流素子からなる第３のスイッチ素子を含むパルス結合部とを有する。

特開２００６－１３５９４７号公報

　従来、両極性のパルス電圧を発生することができる小型のパルス電源装置を提供することができないという課題がある。

　本開示は、上記に鑑みてなされたものであって、両極性のパルス電圧を発生することができる小型のパルス電源装置を得ることを目的とする。

　上述した課題を解決し、目的を達成するために、本開示に係るパルス電源装置は、第１列に位置していて直列に接続されている複数の第１インダクタと、第２列に位置していて直列に接続されている複数の第２インダクタと、複数のコンデンサと、複数の負極側スイッチング素子と、複数の正極側スイッチング素子とを有する。本開示に係るパルス電源装置は、複数の第１インダクタのうちの一方の端に位置する第１インダクタと第１出力端子とに接続されている第１正極終端スイッチング素子と、複数の第２インダクタのうちの一方の端に位置する第２インダクタと第１出力端子とに接続されている第１負極終端スイッチング素子と、複数の第１インダクタのうちの他方の端に位置する第１インダクタと第２出力端子とに接続されている第２正極終端スイッチング素子と、複数の第２インダクタのうちの他方の端に位置する第２インダクタと第２出力端子とに接続されている第２負極終端スイッチング素子と、第２正極終端スイッチング素子と第２負極終端スイッチング素子とに接続されている直流電源とを更に有する。複数のコンデンサのうちのｉ番目のコンデンサは、複数の第１インダクタのうちの第ｉ行第１列に位置している第１インダクタの第２端と、複数の第２インダクタのうちの第ｉ行第２列に位置している第２インダクタの第２端とに接続されている。ｉは、１以上の整数である。複数の負極側スイッチング素子のうちのｉ番目の負極側スイッチング素子は、複数の第１インダクタのうちの第ｉ行第１列に位置している第１インダクタの第２端と、複数の第２インダクタのうちの第ｉ行第２列に位置している第２インダクタの第１端とに接続されている。複数の正極側スイッチング素子のうちのｉ番目の正極側スイッチング素子は、複数の第１インダクタのうちの第ｉ行第１列に位置している第１インダクタの第１端と、複数の第２インダクタのうちの第ｉ行第２列に位置している第２インダクタの第２端とに接続されている。

　本開示に係るパルス電源装置は、両極性のパルス電圧を発生することができると共に小型であるという効果を奏する。

実施の形態１に係るパルス電源装置の構成を示す図実施の形態１に係るパルス電源装置の動作を説明する際のパルス電源装置の構成を示す図実施の形態１に係るパルス電源装置が有する制御部の動作のシーケンスの例を説明するための図実施の形態１に係るパルス電源装置の出力電圧の波形の例を示す図実施の形態１に係るパルス電源装置の出力電圧の波形の例を示す図実施の形態２に係るパルス電源装置の構成を示す図実施の形態２に係るパルス電源装置の出力電圧の波形の例を示す図実施の形態１に係るパルス電源装置が有する制御部がプロセッサによって実現される場合のプロセッサを示す図実施の形態１に係るパルス電源装置が有する制御部が処理回路によって実現される場合の処理回路を示す図

　以下に、実施の形態に係るパルス電源装置を図面に基づいて詳細に説明する。

実施の形態１．
　図１は、実施の形態１に係るパルス電源装置１の構成を示す図である。パルス電源装置１は、パルス発生部２と、直流電源３と、第１正負切換部４と、第２正負切換部５と、制御部６とを有する。パルス発生部２は、複数のコンデンサを有する。図１には、複数のコンデンサの例であるコンデンサＣｉ－１、コンデンサＣｉ、及びコンデンサＣｉ＋１が示されている。ｉは、１以上の整数である。

　パルス発生部２は、第１列に位置していて直列に接続されている複数の第１インダクタＬｉ１と、第２列に位置していて直列に接続されている複数の第２インダクタＬｉ２とを更に有する。複数のコンデンサは、複数の第１インダクタＬｉ１と複数の第２インダクタＬｉ２とを介して並列に接続されている。

　パルス発生部２は、複数の負極側スイッチング素子Ｎｓｗｉ１と、複数の正極側スイッチング素子Ｐｓｗｉ２とを更に有する。複数の負極側スイッチング素子Ｎｓｗｉ１のうちのｉ番目の負極側スイッチング素子Ｎｓｗｉ１は、複数の第１インダクタＬｉ１のうちの第ｉ行第１列に位置している第１インダクタＬｉ１の第２端と、複数の第２インダクタＬｉ２のうちの第ｉ行第２列に位置している第２インダクタＬｉ２の第１端とに接続されている。複数の正極側スイッチング素子Ｐｓｗｉ２のうちのｉ番目の正極側スイッチング素子Ｐｓｗｉ２は、複数の第１インダクタＬｉ１のうちの第ｉ行第１列に位置している第１インダクタＬｉ１の第１端と、複数の第２インダクタＬｉ２のうちの第ｉ行第２列に位置している第２インダクタＬｉ２の第２端とに接続されている。ｉ番目の負極側スイッチング素子Ｎｓｗｉ１とｉ番目の正極側スイッチング素子Ｐｓｗｉ２とは、ｉ番目のコンデンサＣｉを挟む位置に設けられている。ｉ番目のコンデンサＣｉは、パルス発生部２が有する複数のコンデンサのうちのひとつのコンデンサである。

　パルス発生部２が有する複数のコンデンサのうちのｉ番目のコンデンサＣｉは、複数の第１インダクタＬｉ１のうちの第ｉ行第１列に位置している第１インダクタＬｉ１の第２端と、複数の第２インダクタＬｉ２のうちの第ｉ行第２列に位置している第２インダクタＬｉ２の第２端とに接続されている。

　パルス発生部２は、複数の負極側スイッチング素子Ｎｓｗｉ１の各々と並列に配置されているダイオードＤｓｗ１と、複数の正極側スイッチング素子Ｐｓｗｉ２の各々と並列に配置されているダイオードＤｓｗ２とを更に有する。直流電源３は、複数のコンデンサ及び複数のスイッチング素子の耐圧を超えない電圧で複数のコンデンサを充電する。

　第１正負切換部４は、交流電圧を発生させるために、電流の向きに対応して、第１正極終端スイッチング素子Ｐｃｏｎ２と、第１負極終端スイッチング素子Ｎｃｏｎ２とを有する。第１正極終端スイッチング素子Ｐｃｏｎ２は、複数の第１インダクタＬｉ１のうちの一方の端に位置する第１インダクタＬｉ１と第１出力端子４１とに接続されている。第１負極終端スイッチング素子Ｎｃｏｎ２は、複数の第２インダクタＬｉ２のうちの一方の端に位置する第２インダクタＬｉ２と第１出力端子４１とに接続されている。第１正負切換部４は、第１正極終端スイッチング素子Ｐｃｏｎ２と並列に配置されているダイオードＤｃｏｎ２１と、第１負極終端スイッチング素子Ｎｃｏｎ２と並列に配置されているダイオードＤｃｏｎ２２とを更に有する。

　第２正負切換部５は、交流電圧を発生させるために、電流の向きに対応して、第２正極終端スイッチング素子Ｐｃｏｎ１と、第２負極終端スイッチング素子Ｎｃｏｎ１とを有する。第２正極終端スイッチング素子Ｐｃｏｎ１は、複数の第１インダクタＬｉ１のうちの他方の端に位置する第１インダクタＬｉ１と第２出力端子５１とに接続されている。第２負極終端スイッチング素子Ｎｃｏｎ１は、複数の第２インダクタＬｉ２のうちの他方の端に位置する第２インダクタＬｉ２と第２出力端子５１とに接続されている。第２正負切換部５は、第２正極終端スイッチング素子Ｐｃｏｎ１と並列に配置されているダイオードＤｃｏｎ１１と、第２負極終端スイッチング素子Ｎｃｏｎ１と並列に配置されているダイオードＤｃｏｎ１２とを更に有する。

　直流電源３は、第２正極終端スイッチング素子Ｐｃｏｎ１と第２負極終端スイッチング素子Ｎｃｏｎ１とに接続されている。制御部６は、すべてのスイッチング素子のオン及びオフのタイミングを制御する。

　上述の複数のスイッチング素子の各々について、当該スイッチング素子がダイオードを有する場合、当該スイッチング素子に並列に配置されるダイオードは設けられなくてもよい。当該スイッチング素子がダイオードを有する場合、当該ダイオードは、当該スイッチング素子と並列に配置されるダイオードの代わりに用いられる。例えば、スイッチング素子が金属酸化膜半導体電界効果トランジスタによって実現されている場合、スイッチング素子はダイオードを有してもよい。

　次に、パルス電源装置１の動作を説明する。図２は、実施の形態１に係るパルス電源装置１の動作を説明する際のパルス電源装置１の構成を示す図である。以下では、ｉが１であることを想定する。パルス発生部２は、コンデンサＣ０、コンデンサＣ１、及びコンデンサＣ２を有する。

　パルス発生部２は、直列に接続されているインダクタＬ１１及びインダクタＬ２１を更に有する。インダクタＬ１１及びインダクタＬ２１は、直列に接続されている複数の第１インダクタＬｉ１の例である。パルス発生部２は、直列に接続されているインダクタＬ１２及びインダクタＬ２２を更に有する。インダクタＬ１２及びインダクタＬ２２は、直列に接続されている複数の第２インダクタＬｉ２の例である。

　パルス発生部２は、負極側スイッチング素子Ｎｓｗ１１及び負極側スイッチング素子Ｎｓｗ２１を有する。負極側スイッチング素子Ｎｓｗ１１及び負極側スイッチング素子Ｎｓｗ２１は、複数の負極側スイッチング素子Ｎｓｗｉ１の例である。パルス発生部２は、正極側スイッチング素子Ｐｓｗ１２及び正極側スイッチング素子Ｐｓｗ２２を有する。正極側スイッチング素子Ｐｓｗ１２及び正極側スイッチング素子Ｐｓｗ２２は、複数の正極側スイッチング素子Ｐｓｗｉ２の例である。

　図３は、実施の形態１に係るパルス電源装置１が有する制御部６の動作のシーケンスの例を説明するための図である。図３において、「P_SW」は、正極側スイッチング素子Ｐｓｗ１２及び正極側スイッチング素子Ｐｓｗ２２を意味し、「Pcon_SW」は、第１正極終端スイッチング素子Ｐｃｏｎ２及び第２正極終端スイッチング素子Ｐｃｏｎ１を意味する。「N_SW」は、負極側スイッチング素子Ｎｓｗ１１及び負極側スイッチング素子Ｎｓｗ２１を意味し、「Ncon_SW」は、第１負極終端スイッチング素子Ｎｃｏｎ２及び第２負極終端スイッチング素子Ｎｃｏｎ１を意味する。最初に、すべてのスイッチング素子がオフの状態であって、コンデンサＣ０、コンデンサＣ１、及びコンデンサＣ２の各々に１ｋＶの充電が行われていることを想定する。

　制御部６は、第１正負切換部４が有する第１正極終端スイッチング素子Ｐｃｏｎ２と、第２正負切換部５が有する第２正極終端スイッチング素子Ｐｃｏｎ１とをオンの状態にした後、パルス発生部２が有する正極側スイッチング素子Ｐｓｗ１２及び正極側スイッチング素子Ｐｓｗ２２をオンの状態にする。この場合、出力端Ｖｏｕｔに＋３ｋＶの電圧が出力される。次に、制御部６は、パルス発生部２が有する正極側スイッチング素子Ｐｓｗ１２及び正極側スイッチング素子Ｐｓｗ２２をオフの状態にする。この場合、出力端Ｖｏｕｔの電圧は０Ｖとなる。

　次に、制御部６は、第１正負切換部４が有する第１正極終端スイッチング素子Ｐｃｏｎ２と、第２正負切換部５が有する第２正極終端スイッチング素子Ｐｃｏｎ１とをオフの状態にした後、第１正負切換部４が有する第１負極終端スイッチング素子Ｎｃｏｎ２と、第２正負切換部５が有する第２負極終端スイッチング素子Ｎｃｏｎ１とをオンの状態にする。制御部６は、パルス発生部２が有する負極側スイッチング素子Ｎｓｗ１１及び負極側スイッチング素子Ｎｓｗ２１をオンの状態にする。この場合、出力端Ｖｏｕｔに－３ｋＶの電圧が出力される。次に、制御部６は、パルス発生部２が有する負極側スイッチング素子Ｎｓｗ１１及び負極側スイッチング素子Ｎｓｗ２１をオフの状態にする。この場合、出力端Ｖｏｕｔの電圧は０Ｖとなる。

　次に、制御部６は、第１正負切換部４が有する第１負極終端スイッチング素子Ｎｃｏｎ２と、第２正負切換部５が有する第２負極終端スイッチング素子Ｎｃｏｎ１とをオフの状態にする。制御部６が上述の動作を繰り返し行うことによって、パルス電源装置１は、交流電圧を出力端Ｖｏｕｔに発生させることができる。

　パルス発生部２が有する複数のスイッチング素子の各々に、所望のパルス幅を得るために、比較的高速に動作可能な素子、例えば金属酸化膜半導体電界効果トランジスタが選定されると、パルス電源装置１は、高周波化された交流電圧を発生させることができる。

　図２では、パルス発生部２が３個のコンデンサを有する例が示されているが、コンデンサ、スイッチング素子及びインダクタを所望な電圧分設ければ、容易に電圧を上げることが可能である。コンデンサがｎ個存在していれば、出力端Ｖｏｕｔに発生する電圧は、±充電電圧×ｎ［ｋＶ］の交流電圧となる。ｎは、２以上の整数である。コンデンサの充電電圧を変更することで、出力端Ｖｏｕｔに発生する電圧を変更することができる。

　制御部６は、第１正負切換部４の第１出力端子４１と第２正負切換部５の第２出力端子５１との間の電流波形又は電圧波形と、例えば、パルス電源装置１が有する複数のスイッチング素子の各々に制御部６から出力される指令信号とを状態量として観測する状態量観測部を有してもよい。制御部６は、上記の状態量に基づいて、第１出力端子４１と第２出力端子５１との間の電流波形又は電圧波形と、パルス電源装置１が有する複数のスイッチング素子の各々に制御部６から出力される指令信号との関係を学習する学習装置を有してもよい。制御部６は、学習した結果に基づいて、パルス電源装置１が有する複数のスイッチング素子の各々に制御部６から出力される指令信号を決定する意思決定部を有してもよい。制御部６は、機械学習を行うことにより、少ない試行回数で、例えば、スイッチング素子の性能、負荷及び接続状況の一部又は全部に適した指令信号を決定することができる。接続状況は、接続端子及び配線の状況である。

　制御部６は、上述の学習を行った結果を用いた学習済み学習機を有してもよい。制御部６が学習済み学習機を有する場合、学習を実行したパルス電源装置１と異なるパルス電源装置は、スイッチング素子の性能、負荷及び接続状況の一部又は全部に適した指令信号を決定することができる。

　近年では、新たな半導体材料であるシリコンカーバイド半導体を用いるデバイスの開発が進み、より高電圧、より大電流の半導体デバイスが使用可能な状況となっているので、シリコンデバイスの使用時に比べてはるかに少ない数のデバイスでパルス電源装置１を実現することが可能である。

　出力パルス幅がｍｓオーダと比較的長い場合、又は連続するパルス駆動が行われると、図４に示されるように、コンデンサ電圧にドループが発生することにより、パルス電源装置１の出力電圧が時間の経過と共に低下する。図４は、実施の形態１に係るパルス電源装置１の出力電圧の波形の例を示す図である。すなわち、コンデンサから負荷に電流が流れ出ることによりコンデンサの充電電圧が低下し、出力電圧が低下する。出力電圧の低下を改善するためには、コンデンサの容量を増やす必要があり、ドループを半分にするにはコンデンサの容量を２倍にする必要があり、パルス幅が１０００倍になれば容量を１０００倍に増やさなければならない。つまり、負荷に応じてコンデンサの容量を選定すればよい。

　パルス発生部２が有する複数のスイッチング素子について、制御部６は、必ずしも、すべてのスイッチを同時に動作させる必要はなく、動作タイミングを意識的に変えることで、出力電圧の波形を任意に変えることが可能である。従って、パルス電源装置１は、スイッチの誤動作が起こった場合でも、スイッチが故障しづらい特徴を有する。制御部６は、すべてのスイッチをオンの状態にさせる必要はなく、スイッチング素子がオフの状態である場合、並列に接続されているダイオードを介して電流が流れる。

　よって、充電電圧と、オンさせるスイッチング素子の数と、スイッチング素子のパルス幅と、パルスのオンとオフとのタイミングとを変更することで、パルス電源装置１は、図５に示されるように、多彩な出力パルスを成形することが可能となる。図５は、実施の形態１に係るパルス電源装置１の出力電圧の波形の例を示す図である。

　上述のように、実施の形態１に係るパルス電源装置１は、容易に交流高電圧パルスを発生させることができ、従来より少ない部品点数で構成されるので、製造コストを抑えることができ、小型化に寄与することが可能である。更に言うと、パルス電源装置１は、両極性のパルス電圧を発生することができると共に小型であるという効果を奏する。

実施の形態２．
　実施の形態１に係るパルス電源装置１は、複数のコンデンサを並列充電及び直列放電することによって高電圧パルスを出力する装置であり、コンデンサを直列に接続した場合の放電を抑制するために、複数の第１インダクタＬｉ１及び複数の第２インダクタＬｉ２を有する。コンデンサの充電は、スイッチング素子がオフの状態である場合に行われ、ある程度の充電時間がかかる。さらに、後段になるほどインダクタンスが大きくなるので充電時間が長くなる。そのため、高電圧パルスの繰り返し周波数を大きくすると、出力電圧のピーク値の絶対値が直流電源電圧の±充電電圧の絶対値のｎ倍より小さくなるという問題が生じる。

　そこで、実施の形態２では、図６に示されるように、図１の第１インダクタＬｉ１が過飽和インダクタＭＳｉ１に置き換えられており、図１の第２インダクタＬｉ２が過飽和インダクタＭＳｉ２に置き換えられている。図６は、実施の形態２に係るパルス電源装置１Ａの構成を示す図である。以下では、過飽和インダクタＭＳｉ１及び過飽和インダクタＭＳｉ２は、「過飽和インダクタＭＳ」と記載される。過飽和インダクタＭＳは、磁性材料の未飽和時と飽和時との極端な透磁率差を利用して相対的に高いインダクタンスで電流を遮断し、相対的に低いインダクタンスで電流を通流させる。例えば、過飽和インダクタＭＳは、ナノ結晶軟磁性材料といった透磁率が比較的高い磁性材料によって実現される。

　過飽和インダクタＭＳを用いると、図７に示されるように、交流パルス駆動中には、インダクタに交流電流が流れるので、飽和することなく、高インダクタンスが維持され、コンデンサへの充電が抑制され、放電動作となる。他方、交流パルス駆動を行わなければ、コンデンサへの充電のために、一方向のみ電流が流れるので、インダクタの磁性体が飽和し、ほぼ導通状態となるので、コンデンサの充電が急峻に行われる。図７は、実施の形態２に係るパルス電源装置１Ａの出力電圧の波形の例を示す図である。

　これにより、実施の形態２に係るパルス電源装置１Ａは、高電圧パルスの繰り返し周波数が大きくても安定した交流パルスを出力することができる。

　図８は、実施の形態１に係るパルス電源装置１が有する制御部６がプロセッサ９１によって実現される場合のプロセッサ９１を示す図である。つまり、制御部６の機能は、メモリ９２に格納されるプログラムを実行するプロセッサ９１によって実現されてもよい。プロセッサ９１は、ＣＰＵ（Central　Processing　Unit）、処理装置、演算装置、マイクロプロセッサ、又はＤＳＰ（Digital　Signal　Processor）である。図８には、メモリ９２も示されている。

　制御部６の機能がプロセッサ９１によって実現される場合、当該機能は、プロセッサ９１と、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせとによって実現される。ソフトウェア又はファームウェアは、プログラムとして記述され、メモリ９２に格納される。プロセッサ９１は、メモリ９２に記憶されたプログラムを読み出して実行することにより、制御部６の機能を実現する。

　制御部６の機能がプロセッサ９１によって実現される場合、パルス電源装置１は、制御部６によって実行されるステップが結果的に実行されることになるプログラムを格納するためのメモリ９２を有する。メモリ９２に格納されるプログラムは、制御部６をコンピュータに実行させるものであるともいえる。

　メモリ９２は、例えば、ＲＡＭ（Random　Access　Memory）、ＲＯＭ（Read　Only　Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable　Programmable　Read　Only　Memory）、ＥＥＰＲＯＭ（登録商標）（Electrically　Erasable　Programmable　Read-Only　Memory）等の不揮発性若しくは揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク又はＤＶＤ（Digital　Versatile　Disk）等である。

　図９は、実施の形態１に係るパルス電源装置１が有する制御部６が処理回路９３によって実現される場合の処理回路９３を示す図である。つまり、制御部６は、処理回路９３によって実現されてもよい。処理回路９３は、専用のハードウェアである。処理回路９３は、例えば、単一回路、複合回路、プログラム化されたプロセッサ、並列プログラム化されたプロセッサ、ＡＳＩＣ（Application　Specific　Integrated　Circuit）、ＦＰＧＡ（Field-Programmable　Gate　Array）、又はこれらを組み合わせたものである。

　制御部６の複数の機能について、当該複数の機能の一部がソフトウェア又はファームウェアで実現され、当該複数の機能の残部が専用のハードウェアで実現されてもよい。このように、制御部６の複数の機能は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせによって実現することができる。

　実施の形態２に係るパルス電源装置１Ａが有する制御部６は、プロセッサによって実現されてもよいし、処理回路によって実現されてもよい。当該プロセッサは、上記のプロセッサ９１と同様のプロセッサである。当該処理回路は、上記の処理回路９３と同様の処理回路である。

　以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略又は変更することも可能である。

　１，１Ａ　パルス電源装置、２　パルス発生部、３　直流電源、４　第１正負切換部、５　第２正負切換部、６　制御部、４１　第１出力端子、５１　第２出力端子、９１　プロセッサ、９２　メモリ、９３　処理回路、Ｃｉ－１，Ｃｉ，Ｃｉ＋１，Ｃ０，Ｃ１，Ｃ２　コンデンサ、Ｄｃｏｎ１１，Ｄｃｏｎ１２，Ｄｃｏｎ２１，Ｄｃｏｎ２２，Ｄｓｗ１，Ｄｓｗ２　ダイオード、Ｌｉ１　第１インダクタ、Ｌｉ２　第２インダクタ、Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２　インダクタ、ＭＳ　過飽和インダクタ、Ｎｃｏｎ１　第２負極終端スイッチング素子、Ｎｃｏｎ２　第１負極終端スイッチング素子、Ｎｓｗｉ１，Ｎｓｗ１１，Ｎｓｗ２１　負極側スイッチング素子、Ｐｃｏｎ１　第２正極終端スイッチング素子、Ｐｃｏｎ２　第１正極終端スイッチング素子、Ｐｓｗｉ２，Ｐｓｗ１２，Ｐｓｗ２２　正極側スイッチング素子、Ｖｏｕｔ　出力端。

Claims

　第１列に位置していて直列に接続されている複数の第１インダクタと、
　第２列に位置していて直列に接続されている複数の第２インダクタと、
　複数のコンデンサと、
　複数の負極側スイッチング素子と、
　複数の正極側スイッチング素子と、
　前記複数の第１インダクタのうちの一方の端に位置する第１インダクタと第１出力端子とに接続されている第１正極終端スイッチング素子と、
　前記複数の第２インダクタのうちの一方の端に位置する第２インダクタと前記第１出力端子とに接続されている第１負極終端スイッチング素子と、
　前記複数の第１インダクタのうちの他方の端に位置する第１インダクタと第２出力端子とに接続されている第２正極終端スイッチング素子と、
　前記複数の第２インダクタのうちの他方の端に位置する第２インダクタと前記第２出力端子とに接続されている第２負極終端スイッチング素子と、
　前記第２正極終端スイッチング素子と前記第２負極終端スイッチング素子とに接続されている直流電源とを備え、
　前記複数のコンデンサのうちのｉ番目のコンデンサは、前記複数の第１インダクタのうちの第ｉ行第１列に位置している第１インダクタの第２端と、前記複数の第２インダクタのうちの第ｉ行第２列に位置している第２インダクタの第２端とに接続されており、
　ｉは、１以上の整数であり、
　前記複数の負極側スイッチング素子のうちのｉ番目の負極側スイッチング素子は、前記複数の第１インダクタのうちの第ｉ行第１列に位置している第１インダクタの第２端と、前記複数の第２インダクタのうちの第ｉ行第２列に位置している第２インダクタの第１端とに接続されており、
　前記複数の正極側スイッチング素子のうちのｉ番目の正極側スイッチング素子は、前記複数の第１インダクタのうちの第ｉ行第１列に位置している第１インダクタの第１端と、前記複数の第２インダクタのうちの第ｉ行第２列に位置している第２インダクタの第２端とに接続されている
　ことを特徴とするパルス電源装置。
　前記複数の第２インダクタの各々は、過飽和インダクタである
　ことを特徴とする請求項１に記載のパルス電源装置。