WO2023063665A1 - 다중 대역 안테나 모듈 - Google Patents

다중 대역 안테나 모듈 Download PDF

Info

Publication number
WO2023063665A1
WO2023063665A1 PCT/KR2022/015202 KR2022015202W WO2023063665A1 WO 2023063665 A1 WO2023063665 A1 WO 2023063665A1 KR 2022015202 W KR2022015202 W KR 2022015202W WO 2023063665 A1 WO2023063665 A1 WO 2023063665A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
region
clearance
area
conductor
Prior art date
Application number
PCT/KR2022/015202
Other languages
English (en)
French (fr)
Inventor
황철
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Publication of WO2023063665A1 publication Critical patent/WO2023063665A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/24—Combinations of antenna units polarised in different directions for transmitting or receiving circularly and elliptically polarised waves or waves linearly polarised in any direction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/44—Details of, or arrangements associated with, antennas using equipment having another main function to serve additionally as an antenna, e.g. means for giving an antenna an aesthetic aspect
    • H01Q1/46—Electric supply lines or communication lines

Definitions

  • the present invention relates to a multi-band antenna module, and more particularly, to a multi-band antenna module mounted on a portable terminal, an electronic device constituting a home network, or the like.
  • wireless communication technology has recently developed, wireless communication technology has been applied to fields closely related to life, and a home network is an example.
  • a multi-band antenna module providing multi-band characteristics by using a plurality of antennas is mounted in an electronic device belonging to a home network.
  • the present invention has been proposed in view of the above circumstances, and an object of the present invention is to provide a multi-band antenna module capable of preventing degradation of isolation due to interference between antennas by combining antennas having different polarization characteristics. to be
  • the present invention provides a multi-band antenna module enabling stable communication by preventing interference between antennas of different frequency bands while improving transmission amount and transmission speed through channel increase by combining antennas having different polarization characteristics. to do for a different purpose.
  • a multi-band antenna module includes a circuit board in which a first metal layer is laminated on an upper surface of a resin layer and a second metal layer is laminated on a lower surface of the resin layer.
  • a first upper clearance region formed in the direction of the center point of the circuit board on the first side of the circuit board, formed in the direction of the center point of the circuit board on the second side of the circuit board in contact with the first side of the circuit board, A second upper clearance area spaced apart from the upper clearance area, an upper radiator surrounded by the first and second side surfaces of the circuit board and the first upper clearance area and the second upper clearance area, on the first side and the second side surface of the circuit board
  • An upper ground surrounded by the third side and the fourth side of the circuit board and the first upper clearance region and the second upper clearance region, respectively, disposed in the first upper clearance region and connected to the upper radiator, and supplies power to the upper radiator
  • a second conductor area disposed in the first conductor area and the second upper clearance area, connected to the upper radiator, and supplying power to the upper radiator is defined.
  • the first upper clearance region and the second upper clearance region are regions from which the first metal layer is removed from the top surface of the circuit board, and the upper radiator and the upper ground are regions from the top surface of the circuit board from which the first metal layer is not removed.
  • a third upper clearance region disposed between the first upper clearance region and the second upper clearance region may be further defined as a region from which the first metal layer is removed from the upper surface of the circuit board.
  • the first side of the third upper clearance region is disposed to face an end of the first upper clearance region adjacent to the center point of the circuit board, and the second side of the third upper clearance region adjacent to the first side of the third upper clearance region The side may be arranged to face an end of the second upper clearance region adjacent to the center point of the circuit board.
  • a second upper connection conductor connecting the upper radiator and the upper ground may be further defined.
  • the lower surface of the circuit board is an area from which the second metal layer is removed from the lower surface of the circuit board, and includes a first upper clearance area, a second upper clearance area, a third upper clearance area, and a lower clearance area overlapping the upper radiator and the lower surface of the circuit board.
  • a lower ground overlapping the upper ground may be defined as an area excluding the lower clearance area.
  • the first conductor region and the second conductor region include a power supply conductor connected to a power supply source and a power supply line having a first end connected to the power supply conductor and a second end connected to an upper radiator, wherein the power supply conductor comprises the first conductor area and the power supply line.
  • An upper surface of the first metal layer may be exposed in the second conductor region by removing the first coverlay layer.
  • the circuit board may include a first matching circuit disposed in the first conductor area and a second matching circuit disposed in the second conductor area.
  • a first lower clearance area formed in the direction of the center point of the circuit board on the first side of the circuit board and overlapping the first upper clearance area, and a circuit on the second side of the circuit board in contact with the first side of the circuit board.
  • a second lower clearance region formed in the direction of the center point of the substrate, overlapping the second upper clearance region, and spaced apart from the first lower clearance region;
  • a lower ground surrounded by a third side surface and a fourth side surface of the circuit board opposite to the lower radiator surrounded by the clearance area and the first side surface and the second side surface of the circuit board, respectively, and the first lower clearance area and the second lower clearance area are defined.
  • the lower radiator may be connected to the upper radiator through one or more via holes penetrating the circuit board.
  • the lower surface of the circuit board is an area from which the second metal layer is removed from the lower surface of the circuit board, and is disposed between the first lower clearance area and the second lower clearance area and includes a third upper clearance area defined on the upper surface of the circuit board.
  • An overlapping third lower clearance area may be further defined.
  • the first side of the third lower clearance area is disposed to face an end of the first lower clearance area adjacent to the center point of the circuit board, and the second side of the third lower clearance area adjacent to the first side is disposed to face the center point of the circuit board. It may be disposed to face an end of the second lower clearance area adjacent to the .
  • a second lower connection conductor connecting the lower radiator and the lower ground may be further defined.
  • the first lower clearance region and the second lower clearance region are regions of the lower surface of the circuit board from which the second metal layer is removed, and the lower radiator and lower ground are regions of the lower surface of the circuit board from which the second metal layer is not removed.
  • the lower surface of the circuit board is an area from which the second metal layer is removed from the lower surface of the circuit board, excluding the first upper clearance area, the second upper clearance area, and the lower clearance area overlapping the upper radiator and the lower clearance area among the lower surface of the circuit board.
  • a lower ground overlapping an upper ground may be defined.
  • the multi-band antenna module combines antennas having different polarization characteristics to provide an antenna that receives multi-band signals while preventing degradation of isolation due to interference between antennas. There are possible effects.
  • the multi-band antenna module forms two feed lines that feed the PIFA antenna composed of the metal layer of the circuit board, and configures the two feed lines as a radiator that resonates in a frequency band different from the PIFA antenna, thereby MIMO (Multiple Input Multiple There is an effect of implementing an output antenna and/or a diversity antenna.
  • MIMO Multiple Input Multiple
  • the multi-band antenna module has an effect of minimizing channel loss and interference by configuring a MIMO antenna, and improving communication transmission rate by increasing transmission amount along with channel increase.
  • the multi-band antenna module has an effect of enabling stable communication by minimizing signal loss due to channel interference while increasing data transmission capacity by configuring a diversity antenna.
  • the multi-band antenna module has an effect of providing a relatively thin antenna while reducing manufacturing cost compared to a structure in which a patch antenna is mounted by configuring a PIFA antenna using a metal layer of a circuit board.
  • FIG 1 and 2 are views for explaining a multi-band antenna module according to a first embodiment of the present invention.
  • 3 and 4 are views for explaining a multi-band antenna module according to a second embodiment of the present invention.
  • FIG. 5 is a schematic diagram of a multi-band antenna module according to the first and second embodiments of the present invention.
  • FIG. 6 and 7 are views for explaining a multi-band antenna module according to a third embodiment of the present invention.
  • FIG 8 and 9 are views for explaining a multi-band antenna module according to a fourth embodiment of the present invention.
  • FIG. 10 is a diagram illustrating a multi-band antenna module according to third and fourth embodiments of the present invention.
  • 11 and 12 are views for explaining a multi-band antenna module according to a fifth embodiment of the present invention.
  • FIG. 13 and 14 are views for explaining a multi-band antenna module according to a sixth embodiment of the present invention.
  • FIG. 15 is a schematic diagram of a multi-band antenna module according to the fifth and sixth embodiments of the present invention.
  • 16 and 17 are diagrams for explaining a multi-band antenna module according to a seventh embodiment of the present invention.
  • FIGS. 18 and 19 are views for explaining a multi-band antenna module according to an eighth embodiment of the present invention.
  • FIG. 20 is a schematic diagram of a multi-band antenna module according to the seventh and eighth embodiments of the present invention.
  • each layer (film), region, pattern or structure is formed “on” or “under” the substrate, each layer (film), region, pad, or pattern.
  • "on” and “under” include both “directly” and “indirectly” formation.
  • the standard for the top or bottom of each floor is based on the drawing.
  • a multi-band antenna module operates as a multi-band antenna using two antennas having different radiation types.
  • the multi-band antenna module operates as a multi-band antenna by combining a PIFA antenna of a directional radiation type and a monopole antenna of a omni-directional radiation type.
  • the PIFA antenna is composed of a metal layer of a circuit board.
  • the monopole antenna is composed of the feed line of the PIFA antenna, and the feed line is composed of the metal layer of the circuit board.
  • the multi-band antenna module is composed of antennas having similar polarization, the antennas interfere with each other, resulting in lower isolation.
  • the multi-band antenna module minimizes interference between antennas by providing a complex structure combining a directional PIFA antenna having different polarizations and a omnidirectional monopole antenna, thereby minimizing isolation ( Minimize degradation of isolation.
  • the multi-band antenna module includes a circuit board 100, a first upper clearance area 110a, a second upper clearance area 120a, an upper radiator ( 130a), upper ground 140a, first conductor region 150, second conductor region 160, first lower clearance region 110b, second lower clearance region 120b, lower radiator 130b, lower A ground 140b and a via hole 170 are included.
  • the circuit board 100 is a general printed circuit board, and is a laminated board in which a resin layer, a metal layer, and a coverlay layer are stacked.
  • the circuit board 100 may be configured such that another layer formed of a material such as metal or resin is further interposed between the resin layer and the metal layer.
  • the circuit board 100 may be configured such that another layer formed of a material such as metal or resin is further interposed between the metal layer and the coverlay layer.
  • the circuit board 100 may be a laminated board in which metal layers are laminated on both sides of a resin layer.
  • the metal layer may be formed by printing a metal paste on the surface of the resin layer, and in addition, the metal layer may be formed on the surface of the resin layer by various methods.
  • the circuit board 100 includes a resin layer, a first metal layer laminated on the upper surface of the resin layer, a first coverlay layer laminated on the upper surface of the first metal layer, a second metal layer laminated on the lower surface of the resin layer, and a second metal layer laminated on the lower surface of the resin layer.
  • a resin layer a resin layer
  • a first metal layer laminated on the upper surface of the resin layer a first coverlay layer laminated on the upper surface of the first metal layer
  • a second metal layer laminated on the lower surface of the resin layer a second metal layer laminated on the lower surface of the resin layer.
  • a first upper clearance region 110a and a second upper clearance region 120a are defined on the upper surface of the circuit board 100 .
  • the first upper clearance region 110a is formed by removing the first metal layer and the first coverlay layer of the circuit board 100 .
  • the first upper clearance region 110a is formed in a rectangular shape formed in the direction of the center point of the circuit board 100 on the first side surface of the circuit board 100, and has an opening in the direction of the first side surface of the circuit board 100. do.
  • the first side is one of side surfaces formed by the circuit board 100 .
  • the second upper clearance region 120a is formed by removing the first metal layer and the first coverlay layer of the circuit board 100 .
  • the second upper clearance region 120a is formed in a rectangular shape formed in the direction of the center point of the circuit board 100 on the second side surface of the circuit board 100, and has an opening in the direction of the second side surface of the circuit board 100. do.
  • the second side is one of side surfaces formed by the circuit board 100, and is a side adjacent to the first side and orthogonal to the first side.
  • the upper surface of the circuit board 100 is partitioned into two regions through the first upper clearance region 110a and the second upper clearance region 120a. Accordingly, an upper radiator 130a and an upper ground 140a are defined on the upper surface of the circuit board 100 .
  • the upper radiator 130a is an area where the first metal layer and the first coverlay layer of the circuit board 100 are not removed, and the first upper clearance area 110a and the second upper clearance area on the upper surface of the circuit board 100 are not removed. It is an area surrounded by (120a).
  • the upper radiator 130a has a first side surface and a second side surface of the circuit board 100 in contact with each other.
  • a straight line extending from the vertex to the first upper clearance area 110a along the first side surface and a straight line extending from the second vertex to the second upper clearance area 120a along the second side surface form a rectangular area.
  • the upper ground 140a is an area where the first metal layer and the first coverlay layer of the circuit board 100 are not removed, and is formed by the first upper clearance area 110a and the second upper clearance area of the upper surface of the circuit board 100. It is a region surrounding 120a.
  • the upper ground 140a is formed on the third and fourth side surfaces of the circuit board 100 and the first upper portion.
  • a straight line extending from the clearance area 110a along the first side surface to a vertex in contact with the third side surface and a straight line extending from the second upper clearance area 120a to a vertex in contact with the fourth side surface along the second side surface 'a' ' can be defined as a region of shape.
  • a first conductor region 150 is defined in the first upper clearance region 110a.
  • the first conductor region 150 is a region in the first upper clearance region 110a where the first metal layer and/or the first coverlay layer is not removed.
  • the first conductor region 150 operates as a feed line of the PIFA antenna formed by the upper radiator 130a and the lower radiator 130b and simultaneously operates as a microstrip line antenna.
  • the first conductor region 150 may be formed simultaneously with forming the first upper clearance region 110a. That is, the first conductor region 150 is formed by removing the first metal layer and the first coverlay layer except for the region corresponding to the first conductor region 150 in the process of forming the first upper clearance region 110a. can be formed In this case, the first conductor region 150 may be formed as an island pattern formed to be spaced apart from the outer circumference of the first upper clearance region 110a and connected to the upper radiator 130a within the first upper clearance region 110a. .
  • a first feed conductor 151 and a first feed line 152 may be defined in the first conductor region 150 depending on whether or not the first coverlay layer is removed.
  • the first feed conductor 151 is a region from which the first coverlay layer is removed from the first conductor region 150 .
  • the first power supply conductor 151 is connected to the first power supply unit (see FIG. 5 ) and the first power supply line 152 .
  • the first coverlay layer is removed to expose the first metal layer, and the first feeder is connected to the top surface where the first metal layer is exposed.
  • the first feed line 152 is an area in the first conductor area 150 from which the first coverlay layer is not removed.
  • the first feed line 152 is connected to the first feed conductor 151 and the upper radiator 130a.
  • a first end of the first feed line 152 is connected to the first feed conductor 151, and a second end of the first feed line 152 is connected to the upper radiator 130a.
  • a second conductor region 160 is defined in the second upper clearance region 120a.
  • the second conductor region 160 is a region in the second upper clearance region 120a where the first metal layer and/or the first coverlay layer is not removed.
  • the second conductor region 160 operates as a feed line of the PIFA antenna formed by the upper radiator 130a and the lower radiator 130b and simultaneously operates as a microstrip line antenna.
  • the second conductor region 160 may be formed simultaneously with forming the second upper clearance region 120a. That is, the second conductor region 160 is formed by removing the first metal layer and the first coverlay layer except for the region corresponding to the second conductor region 160 in the process of forming the second upper clearance region 120a. can be formed In this case, the second conductor region 160 may be formed as an island pattern formed to be spaced apart from the outer circumference of the second upper clearance region 120a and connected to the upper radiator 130a within the second upper clearance region 120a. .
  • a second feed conductor 161 and a second feed line 162 may be defined in the second conductor area 160 depending on whether or not the first coverlay layer is removed.
  • the second feed conductor 161 is a region from which the first coverlay layer is removed from the second conductor region 160 .
  • the second power supply conductor 161 is connected to the second power supply unit (see FIG. 5 ) and the second power supply line 162 .
  • the first metal layer is exposed on the upper surface by removing the first coverlay layer, and the second feeder is connected to the upper surface where the first metal layer is exposed.
  • the second feed line 162 is an area in the second conductor area 160 from which the first coverlay layer is not removed.
  • the second feed line 162 is connected to the second feed conductor 161 and the upper radiator 130a.
  • a first end of the second feed line 162 is connected to the second feed conductor 161, and a second end of the second feed line 162 is connected to the upper radiator 130a.
  • the first conductor region 150 and the second conductor region 160 are defined to be orthogonal.
  • the first conductor region 150 is defined to be parallel to the first side of the circuit board 100
  • the second conductor region 160 is defined to be parallel to the second side of the circuit board 100 . Accordingly, the virtual straight line passing through the first conductor region 150 in the vertical direction is orthogonal to the virtual straight line passing through the second conductor region 160 in the horizontal direction.
  • the first imaginary straight line passes through the first feed conductor 151 and the first feed line 152 of the first conductor area 150 and is defined parallel to the first side surface of the circuit board 100 .
  • the second imaginary straight line passes through the second feed conductor 161 and the second feed line 162 of the second conductor area 160 and is defined parallel to the second side surface of the circuit board 100 . Accordingly, the first imaginary straight line and the second imaginary straight line intersect so that the angle between them is 90 degrees, and the first conductor region 150 and the second conductor region 160 are defined to be orthogonal to each other.
  • a first lower clearance region 110b and a second lower clearance region 120b are defined on the lower surface of the circuit board 100 .
  • the first lower clearance region 110b is formed by removing the second metal layer and the second coverlay layer of the circuit board 100 .
  • the first lower clearance region 110b is defined to face the first upper clearance region 110a with the resin layer of the circuit board 100 interposed therebetween.
  • the first lower clearance region 110b is formed in a rectangular shape formed in the direction of the center point of the circuit board 100 from the first side of the circuit board 100, and has an opening in the direction of the first side of the circuit board 100. do.
  • the first side is one of side surfaces formed by the circuit board 100 .
  • the second lower clearance region 120b is formed by removing the second metal layer and the second coverlay layer of the circuit board 100 .
  • the second lower clearance region 120b is defined to face the second upper clearance region 120a with the resin layer of the circuit board 100 interposed therebetween.
  • the second lower clearance region 120b is formed in a rectangular shape formed in the direction of the center point of the circuit board 100 on the second side surface of the circuit board 100, and has an opening in the direction of the second side surface of the circuit board 100. do.
  • the second side is one of side surfaces formed by the circuit board 100, and is a side adjacent to the first side and orthogonal to the first side.
  • the lower surface of the circuit board 100 is divided into two regions through the first lower clearance region 110b and the second lower clearance region 120b. Accordingly, the lower radiator 130b and the lower ground 140b are defined on the lower surface of the circuit board 100 .
  • the lower radiator 130b is an area where the second metal layer and the second coverlay layer of the circuit board 100 are not removed, and the first lower clearance area 110b and the second lower clearance area are formed on the lower surface of the circuit board 100. It is an area surrounded by (120b). In this case, the lower radiator 130b is disposed to face the upper radiator 130a with the resin layer of the circuit board 100 interposed therebetween.
  • the lower radiator 130b has a first side surface and a second side surface of the circuit board 100 in contact with each other. It is defined as a rectangular area formed by a straight line extending from the vertex to the first lower clearance area 110b along the first side surface and a straight line extending from the second vertex to the second lower clearance area 120b along the second side surface.
  • the lower ground 140b is an area where the second metal layer and the second coverlay layer of the circuit board 100 are not removed, and is formed by the first lower clearance area 110b and the second lower clearance area of the lower surface of the circuit board 100. It is a region surrounding (120b). In this case, the lower ground 140b is disposed to face the upper ground 140a with the resin layer of the circuit board 100 interposed therebetween, and may be connected to the upper ground 140a through another via hole 170 .
  • the lower ground 140b is formed on the third and fourth side surfaces of the circuit board 100 and the first lower surface.
  • a straight line extending from the clearance area 110b along the first side surface to a vertex in contact with the third side surface and a straight line extending from the second lower clearance area 120b to a vertex in contact with the fourth side surface along the second side surface 'a' ' can be defined as a region of shape.
  • the via hole 170 connects the upper radiator 130a and the lower radiator 130b to form a PIFA antenna. That is, the via hole 170 passes through the circuit board 100 (ie, the upper radiator 130a, the resin layer of the circuit board 100, and the lower radiator 130b). A metal layer (not shown) is formed on the inner wall of the via hole 170 or a metal is filled therein to connect the first metal layer of the upper radiator 130a and the second metal layer of the lower radiator 130b.
  • the upper radiator 130a and the lower radiator 130b are connected through a plurality of via holes 170 and connected to the upper ground 140a and the lower ground 140b.
  • the upper radiator 130a and the lower radiator 130b operate as PIFA antennas that are powered through the first conductor region 150 and the second conductor region 160 and resonate in the first frequency band.
  • first conductor region 150 and the second conductor region 160 operate as a monopole antenna that resonates in the second frequency band.
  • the multi-band antenna module includes a circuit board 200, a first upper clearance area 210, a second upper clearance area 220, and a radiator 230. ), an upper ground 240a, a first conductor region 250, a second conductor region 260, a lower clearance region 270, and a lower ground 240b.
  • the circuit board 200 is a general printed circuit board, and is a laminated board in which a resin layer, a metal layer, and a coverlay layer are laminated.
  • the circuit board 200 may be configured such that another layer formed of a material such as metal or resin is further interposed between the resin layer and the metal layer.
  • the circuit board 200 may be configured such that another layer formed of a material such as metal or resin is further interposed between the metal layer and the coverlay layer.
  • the circuit board 200 includes a resin layer, a first metal layer laminated on the upper surface of the resin layer, a first coverlay layer laminated on the upper surface of the first metal layer, a second metal layer laminated on the lower surface of the resin layer, and a second metal layer laminated on the lower surface of the resin layer.
  • a resin layer a resin layer
  • a first metal layer laminated on the upper surface of the resin layer a first coverlay layer laminated on the upper surface of the first metal layer
  • a second metal layer laminated on the lower surface of the resin layer a second metal layer laminated on the lower surface of the resin layer.
  • a first upper clearance region 210 and a second upper clearance region 220 are defined on the upper surface of the circuit board 200 .
  • the first upper clearance region 210 is formed by removing the first metal layer and the first coverlay layer of the circuit board 200 .
  • the first upper clearance region 210 is formed in a rectangular shape formed in the direction of the center point of the circuit board 200 on the first side of the circuit board 200, and has an opening in the direction of the first side of the circuit board 200. do.
  • the first side is one of side surfaces formed by the circuit board 200 .
  • the second upper clearance region 220 is formed by removing the first metal layer and the first coverlay layer of the circuit board 200 .
  • the second upper clearance region 220 is formed in a rectangular shape formed in the direction of the center point of the circuit board 200 on the second side of the circuit board 200, and has an opening in the direction of the second side of the circuit board 200. do.
  • the second side is one of side surfaces formed by the circuit board 200 and is adjacent to the first side and orthogonal to the first side.
  • the upper surface of the circuit board 200 is divided into two areas through the first upper clearance area 210 and the second upper clearance area 220 . Accordingly, the radiator 230 and the upper ground 240a are defined on the upper surface of the circuit board 200 .
  • the radiator 230 is an area where the first metal layer and the first coverlay layer of the circuit board 200 are not removed, and the first upper clearance area 210 and the second upper clearance area ( 220) is the area surrounded by
  • the radiator 230 is a first vertex where the first and second sides of the circuit board 200 come into contact. It can be defined as a rectangular area formed by a straight line extending from the first side surface to the first upper clearance area 210 and a straight line extending from the second vertex to the second upper clearance area 220 along the second side surface. there is.
  • the radiator 230 is connected to the upper ground 240a, and power is supplied through the first conductor region 250 and the second conductor region 260. Accordingly, the radiator 230 operates as a PIFA antenna resonating in the first frequency band, and the first conductor region 250 and the second conductor region 260 operate as monopole antennas resonating in the second frequency band.
  • the upper ground 240a is an area where the first metal layer and the first coverlay layer of the circuit board 200 are not removed, and is formed by the first upper clearance area 210 and the second upper clearance area of the upper surface of the circuit board 200. It is the area surrounding (220).
  • the upper ground 240a is formed on the third and fourth side surfaces of the circuit board 200 and the first upper portion.
  • a straight line extending from the clearance area 210 to a vertex in contact with the third side surface along the first side and a straight line extending from the second upper clearance area 220 to a vertex in contact with the fourth side surface along the second side form 'a' ' can be defined as a region of shape.
  • a first conductor region 250 is defined in the first upper clearance region 210 .
  • the first conductor region 250 is a region in the first upper clearance region 210 from which the first metal layer and/or the first coverlay layer is not removed.
  • the first conductor region 250 operates as a feed line of the PIFA antenna formed by the radiator 230 and the lower radiator 230 and simultaneously operates as a microstrip line antenna.
  • the first conductor region 250 may be formed simultaneously with forming the first upper clearance region 210 . That is, the first conductor region 250 is formed by removing the first metal layer and the first coverlay layer except for the region corresponding to the first conductor region 250 in the process of forming the first upper clearance region 210. can be formed In this case, the first conductor region 250 may be formed as an island pattern formed to be spaced apart from the outer circumference of the first upper clearance region 210 and connected to the radiator 230 within the first upper clearance region 210 .
  • a first feed conductor 251 and a first feed line 252 may be defined in the first conductor region 250 depending on whether or not the first coverlay layer is removed.
  • the first feed conductor 251 is a region from which the first coverlay layer is removed from the first conductor region 250 .
  • the first power supply conductor 251 is connected to the first power supply unit (see FIG. 5 ) and the first power supply line 252 .
  • the first coverlay layer is removed so that the first metal layer is exposed on the top surface, and the first feed unit is connected to the top surface where the first metal layer is exposed.
  • the first feed line 252 is an area of the first conductor area 250 from which the first coverlay layer is not removed.
  • the first feed line 252 is connected to the first feed conductor 251 and the radiator 230 .
  • a first end of the first feed line 252 is connected to the first feed conductor 251 , and a second end of the first feed line 252 is connected to the radiator 230 .
  • a second conductor region 260 is defined in the second upper clearance region 220 .
  • the second conductor region 260 is a region in the second upper clearance region 220 where the first metal layer and/or the first coverlay layer is not removed.
  • the second conductor region 260 operates as a feed line of the PIFA antenna formed by the radiator 230 and the lower radiator 230 and simultaneously operates as a microstrip line antenna.
  • the second conductor region 260 may be formed simultaneously with forming the second upper clearance region 220 . That is, the second conductor region 260 is formed by removing the first metal layer and the first coverlay layer except for the region corresponding to the second conductor region 260 in the process of forming the second upper clearance region 220. can be formed In this case, the second conductor region 260 may be formed as an island pattern formed to be spaced apart from the outer circumference of the second upper clearance region 220 and connected to the radiator 230 within the second upper clearance region 220 .
  • a second feed conductor 261 and a second feed line 262 may be defined in the second conductor area 260 depending on whether or not the first coverlay layer is removed.
  • the second feed conductor 261 is a region from which the first coverlay layer is removed from the second conductor region 260 .
  • the second power supply conductor 261 is connected to the second power supply unit (see FIG. 5 ) and the second power supply line 262 .
  • the first metal layer is exposed on the upper surface by removing the first coverlay layer, and the second feeder is connected to the upper surface where the first metal layer is exposed.
  • the second feed line 262 is an area in the second conductor area 260 from which the first coverlay layer is not removed.
  • the second feed line 262 is connected to the second feed conductor 261 and the radiator 230 .
  • a first end of the second feed line 262 is connected to the second feed conductor 261 , and a second end of the second feed line 262 is connected to the radiator 230 .
  • a lower clearance region 270 and a lower ground 240b are defined on the lower surface of the circuit board 200 .
  • the lower clearance area 270 is formed by removing the second metal layer and the second coverlay layer of the circuit board 200 .
  • the lower clearance region 270 is defined to face the first upper clearance region 210, the second upper clearance region 220, and the radiator 230 with the resin layer of the circuit board 200 interposed therebetween.
  • the lower ground 240b is an area where the second metal layer and the second coverlay layer of the circuit board 200 are not removed, and is an area excluding the lower clearance area 270 from the lower surface of the circuit board 200 .
  • the lower ground 240b is disposed to face the upper ground 240a with the resin layer of the circuit board 200 interposed therebetween.
  • the lower ground 240b may be connected to the upper ground 240a through a via hole.
  • radiators 130 and 230 defined on circuit boards 100 and 200 are first conductor regions 150 and 250 is connected to the first power supply through ), connected to the second power supply through the second conductor regions 160 and 260, and connected to the grounds 140 and 240 defined in the circuit boards 100 and 200. Accordingly, the radiators 130 and 230 defined on the circuit boards 100 and 200 operate as PIFA antennas resonating in the first frequency band, and the first conductor regions 150 and 250 and the second conductor regions 160 and 260 ) operates as a monopole antenna that resonates in the second frequency band.
  • the multi-band antenna module according to the third embodiment of the present invention is a modified structure of the multi-band antenna module according to the first embodiment of the present invention.
  • the circuit board 100, the first upper clearance region 110a, the second upper clearance region 120a, the upper radiator 130a, the upper ground 140a, the first conductor region 150, and the second conductor region 160, the first lower clearance region 110b, the second lower clearance region 120b, the lower radiator 130b, the lower ground 140b, and the via hole 170 are the multi-band antenna module according to the first embodiment of the circuit board 300, the first upper clearance region 310a, the second upper clearance region 320a, the upper radiator 330a, the upper ground 340a, the first conductor region 350, the second conductor region ( 360), the first lower clearance region 310b, the second lower clearance region 320b, the lower radiator 330b, the lower ground 340b, and the via hole 370, a detailed description thereof will be omitted.
  • a first matching circuit 380 for impedance adjustment may be connected to the first conductor region 350 .
  • the first matching circuit 380 is disposed on top of the first conductor region 350 to minimize the return loss ( ⁇ ) by creating close to a 50 ohm impedance.
  • a second matching circuit 390 for impedance adjustment may be connected to the second conductor region 360 .
  • the second matching circuit 390 is disposed on top of the second conductor region 360 to minimize the return loss ( ⁇ ) by creating close to a 50 ohm impedance.
  • the multi-band antenna module according to the fourth embodiment of the present invention is a modified structure of the multi-band antenna module according to the second embodiment of the present invention.
  • the circuit board 400, the first upper clearance region 410, the second upper clearance region 420, the radiator 430, the upper ground 440a, the first conductor region 450, the second conductor region ( 460), the lower clearance area 490, and the lower ground 440b are the circuit board 200, the first upper clearance area 210, and the second upper clearance area 220 of the multi-band antenna module according to the second embodiment. Since , the radiator 230, the upper ground 240a, the first conductor region 250, the second conductor region 260, the lower clearance region 270, and the lower ground 240b are the same, a detailed description thereof will be omitted.
  • a first matching circuit 482 for impedance adjustment may be connected to the first conductor region 450 .
  • the first matching circuit 482 is placed on top of the first conductor region 450 to minimize the return loss ( ⁇ ) by creating close to a 50 ohm impedance.
  • a second matching circuit 484 for impedance adjustment may be connected to the second conductor region 460 .
  • a second matching circuit 484 is placed on top of the second conductor region 460 to minimize the return loss ( ⁇ ) by creating close to a 50 ohm impedance.
  • radiators 330 and 430 defined on circuit boards 300 and 400 are first conductor regions 350 and 450 It is connected to the first power supply through _, connected to the second power supply through the second conductor regions 360 and 460, and connected to the grounds 340 and 440 defined in the circuit boards 300 and 400.
  • the radiators 330 and 430 defined on the circuit boards 300 and 400 operate as PIFA antennas resonating in the first frequency band, and the first conductor regions 350 and 450 and the second conductor regions 360 and 460 ) operates as a monopole antenna that resonates in the second frequency band.
  • the first matching circuits 380 and 482 and the second matching circuits 390 and 484 are disposed in the first conductor regions 350 and 450 and the second conductor regions 360 and 460 to form a PIFA antenna and a monopole antenna.
  • the multi-band antenna module includes a circuit board 500, a first upper clearance area 510a, a second upper clearance area 520a, and a third upper clearance area.
  • the circuit board 500 is a general printed circuit board, and is a laminated board in which a resin layer, a metal layer, and a coverlay layer are laminated.
  • the circuit board 500 may be configured such that another layer formed of a material such as metal or resin is further interposed between the resin layer and the metal layer.
  • the circuit board 500 may be configured such that another layer formed of a material such as metal or resin is further interposed between the metal layer and the coverlay layer.
  • the circuit board 500 includes a resin layer, a first metal layer laminated on the upper surface of the resin layer, a first coverlay layer laminated on the upper surface of the first metal layer, a second metal layer laminated on the lower surface of the resin layer, and a second metal layer laminated on the lower surface of the resin layer.
  • a resin layer a resin layer
  • a first metal layer laminated on the upper surface of the resin layer a first coverlay layer laminated on the upper surface of the first metal layer
  • a second metal layer laminated on the lower surface of the resin layer a second metal layer laminated on the lower surface of the resin layer.
  • a first upper clearance area 510a, a second upper clearance area 520a, and a third upper clearance area 530a are defined on the upper surface of the circuit board 500 .
  • the first upper clearance region 510a is formed by removing the first metal layer and the first coverlay layer of the circuit board 500 .
  • the first upper clearance region 510a is formed in a rectangular shape formed in the direction of the center point of the circuit board 500 from the first side of the circuit board 500, and has an opening in the direction of the first side of the circuit board 500. do.
  • the first side is one of side surfaces formed by the circuit board 500 .
  • the second upper clearance region 520a is formed by removing the first metal layer and the first coverlay layer of the circuit board 500 .
  • the second upper clearance region 520a is formed in a rectangular shape formed in the direction of the center point of the circuit board 500 on the second side surface of the circuit board 500, and has an opening in the direction of the second side surface of the circuit board 500. do.
  • the second side is one of side surfaces formed by the circuit board 500, and is a side adjacent to the first side and orthogonal to the first side.
  • the third upper clearance region 530a is formed by removing the first metal layer and the first coverlay layer of the circuit board 500 .
  • a third upper clearance area 530a is defined between the first upper clearance area 510a and the second upper clearance area.
  • the third upper clearance area 530a is defined as a rectangular shape.
  • the third upper clearance region 530a is defined such that two adjacent sides face one side of the first upper clearance region 510a and the second upper clearance region 520a, respectively.
  • the third upper clearance region 530a is defined to be spaced apart from the first upper clearance region 510a and the second upper clearance region 520a by a predetermined distance.
  • the upper surface of the circuit board 500 is divided into four areas through the first upper clearance area 510a, the second upper clearance area 520a, and the third upper clearance area 530a. Accordingly, an upper radiator 540a, an upper ground 550a, a first upper connection conductor 552a, and a second upper connection conductor 554a are defined on the upper surface of the circuit board 500 .
  • the upper radiator 540a is an area where the first metal layer and the first coverlay layer of the circuit board 500 are not removed, and the first upper clearance area 510a and the second upper clearance area 510a are formed on the upper surface of the circuit board 500. 520a and the third upper clearance area 530a.
  • the upper radiator 540a has a first side surface and a second side surface of the circuit board 500 in contact with each other. It is defined as a rectangular area formed by a straight line extending from the vertex to the first upper clearance area 510a along the first side surface and a straight line extending from the second vertex to the second upper clearance area 520a along the second side surface.
  • a vertex where two sides of the upper radiator 540a contact each other opposite to the first side and the second side of the circuit board 500 faces the first upper clearance area 510a and the second upper clearance area 520a. This corresponds to a vertex where two sides of the third upper clearance area 530a are in contact.
  • the upper ground 550a is a region where the first metal layer and the first coverlay layer of the circuit board 500 are not removed, and the first upper clearance region 510a and the second upper clearance region 510a are formed on the upper surface of the circuit board 500. 520a and a region surrounding the third upper clearance region 530a.
  • the upper ground 550a is 'a' surrounding two sides of a rectangle formed by the first upper clearance area 510a, the second upper clearance area 520a, and the upper radiator 540a among the upper surfaces of the circuit board 500. ' can be defined as the area of shape.
  • the first upper connection conductor 552a is a region in which the first metal layer and the first coverlay layer of the circuit board 500 are not removed.
  • the first upper connection conductor 552a is defined between the first upper clearance area 510a and the third upper clearance area 530a on the top surface of the circuit board 500, and the upper radiator 540a and the upper ground 550a connect
  • the second upper connection conductor 554a is a region where the first metal layer and the first coverlay layer of the circuit board 500 are not removed.
  • the second upper connection conductor 554a is defined between the second upper clearance area 520a and the third upper clearance area 530a on the upper surface of the circuit board 500 to connect the upper radiator 540a and the upper ground 550a. connect
  • a first conductor region 560 is defined in the first upper clearance region 510a.
  • the first conductor region 560 is a region in the first upper clearance region 510a where the first metal layer and/or the first coverlay layer is not removed.
  • the first conductor region 560 serves as a feed line for the PIFA antenna formed by the upper radiator 540a and the lower radiator 540b and simultaneously operates as a microstrip line antenna.
  • the first conductor region 560 may be formed simultaneously with forming the first upper clearance region 510a. That is, the first conductor region 560 is formed by removing the first metal layer and the first coverlay layer except for the region corresponding to the first conductor region 560 in the process of forming the first upper clearance region 510a. can be formed In this case, the first conductor region 560 may be formed as an island pattern formed to be spaced apart from the outer circumference of the first upper clearance region 510a and connected to the upper radiator 540a within the first upper clearance region 510a. .
  • a first feed conductor 561 and a first feed line 562 may be defined in the first conductor area 560 depending on whether or not the first coverlay layer is removed.
  • the first feed conductor 561 is a region from which the first coverlay layer is removed from the first conductor region 560 .
  • the first power supply conductor 561 is connected to the first power supply unit (see FIG. 5 ) and the first power supply line 562 .
  • the first coverlay layer is removed so that the first metal layer is exposed on the top surface, and the first feed unit is connected to the top surface where the first metal layer is exposed.
  • the first feed line 562 is an area in the first conductor area 560 from which the first coverlay layer is not removed.
  • the first feed line 562 is connected to the first feed conductor 561 and the upper radiator 540a.
  • a first end of the first feed line 562 is connected to the first feed conductor 561, and a second end of the first feed line 562 is connected to the upper radiator 540a.
  • a second conductor region 570 is defined in the second upper clearance region 520a.
  • the second conductor region 570 is a region in the second upper clearance region 520a where the first metal layer and/or the first coverlay layer is not removed.
  • the second conductor region 570 operates as a feed line of the PIFA antenna formed by the upper radiator 540a and the lower radiator 540b and simultaneously operates as a microstrip line antenna.
  • the second conductor region 570 may be formed simultaneously with forming the second upper clearance region 520a. That is, the second conductor region 570 is formed by removing the first metal layer and the first coverlay layer except for the region corresponding to the second conductor region 570 in the process of forming the second upper clearance region 520a. can be formed In this case, the second conductor region 570 may be formed as an island pattern formed to be spaced apart from the outer circumference of the second upper clearance region 520a and connected to the upper radiator 540a within the second upper clearance region 520a. .
  • a second feed conductor 571 and a second feed line 572 may be defined in the second conductor area 570 depending on whether or not the first coverlay layer is removed.
  • the second feed conductor 571 is a region from which the first coverlay layer is removed from the second conductor region 570 .
  • the second power supply conductor 571 is connected to the second power supply unit (see FIG. 5 ) and the second power supply line 572 .
  • the first coverlay layer is removed to expose the first metal layer, and the second feeder is connected to the top surface where the first metal layer is exposed.
  • the second feed line 572 is an area of the second conductor area 570 from which the first coverlay layer is not removed.
  • the second feed line 572 is connected to the second feed conductor 571 and the upper radiator 540a.
  • a first end of the second feed line 572 is connected to the second feed conductor 571, and a second end of the second feed line 572 is connected to the upper radiator 540a.
  • a first lower clearance area 510b, a second lower clearance area 520b, and a third lower clearance area 530b are defined on the lower surface of the circuit board 500 .
  • the first lower clearance region 510b is formed by removing the second metal layer and the second coverlay layer of the circuit board 500 .
  • the first lower clearance region 510b is defined to face the first upper clearance region 510a with the resin layer of the circuit board 500 interposed therebetween.
  • the first lower clearance region 510b is formed in a rectangular shape formed in the direction of the center point of the circuit board 500 from the first side of the circuit board 500, and has an opening in the direction of the first side of the circuit board 500. do.
  • the first side is one of side surfaces formed by the circuit board 500 .
  • the second lower clearance region 520b is formed by removing the second metal layer and the second coverlay layer of the circuit board 500 .
  • the second lower clearance region 520b is defined to face the second upper clearance region 520a with the resin layer of the circuit board 500 interposed therebetween.
  • the second lower clearance region 520b is formed in a rectangular shape formed in the direction of the center point of the circuit board 500 on the second side surface of the circuit board 500, and has an opening in the direction of the second side surface of the circuit board 500. do.
  • the second side is one of side surfaces formed by the circuit board 500, and is a side adjacent to the first side and orthogonal to the first side.
  • the third lower clearance region 530b is formed by removing the second metal layer and the second coverlay layer of the circuit board 500 .
  • a third lower clearance area 530b is defined between the first lower clearance area 510b and the second lower clearance area.
  • the third lower clearance region 530b is defined to face the third upper clearance region 530a with the resin layer of the circuit board 500 interposed therebetween.
  • the third lower clearance area 530b is defined as a rectangular shape.
  • the third lower clearance region 530b is defined such that two adjacent sides face one side of the first lower clearance region 510b and the second lower clearance region 520b, respectively.
  • the third lower clearance region 530b is defined to be spaced apart from the first lower clearance region 510b and the second lower clearance region 520b by a predetermined distance.
  • the lower surface of the circuit board 500 is divided into four regions through the first lower clearance region 510b, the second lower clearance region 520b, and the third lower clearance region 530b. Accordingly, a lower radiator 540b, a lower ground 550b, a first lower connection conductor 552b, and a second lower connection conductor 554b are defined on the lower surface of the circuit board 500 .
  • the lower radiator 540b is an area where the second metal layer and the second coverlay layer of the circuit board 500 are not removed, and the first lower clearance region 510b and the second lower clearance region 510b of the lower surface of the circuit board 500 are not removed. 520b and the third lower clearance area 530b. In this case, the lower radiator 540b is disposed to face the upper radiator 540a with the resin layer of the circuit board 500 interposed therebetween.
  • the lower ground 550b is an area where the second metal layer and the second coverlay layer of the circuit board 500 are not removed, and is formed by the first lower clearance area 510b and the second lower clearance area of the lower surface of the circuit board 500. 520b and the third lower clearance area 530b.
  • the lower ground 550b is disposed to face the upper ground 550a with the resin layer of the circuit board 500 interposed therebetween, and may be connected to the upper ground 550a through another via hole 580 .
  • the first lower connection conductor 552b is a region where the second metal layer and the second coverlay layer of the circuit board 500 are not removed.
  • the first lower connection conductor 552b is defined between the first lower clearance region 510b and the third lower clearance region 530b on the lower surface of the circuit board 500, and the lower radiator 540b and the lower ground 550b connect
  • the second lower connection conductor 554b is a region where the second metal layer and the second coverlay layer of the circuit board 500 are not removed.
  • the second lower connection conductor 554b is defined between the second lower clearance region 520b and the third lower clearance region 530b on the lower surface of the circuit board 500 to connect the lower radiator 540b and the lower ground 550b. connect
  • the via hole 580 connects the upper radiator 540a and the lower radiator 540b to form a PIFA antenna. That is, the via hole 580 passes through the circuit board 500 (that is, the upper radiator 540a, the resin layer of the circuit board 500, and the lower radiator 540b).
  • a metal layer (not shown) is formed on the inner wall of the via hole 580 or a metal is filled therein to connect the first metal layer of the upper radiator 540a and the second metal layer of the lower radiator 540b.
  • the upper radiator 540a and the lower radiator 540b are connected through a plurality of via holes 580 and connected to the upper ground 550a and the lower ground 550b.
  • the upper radiator 540a and the lower radiator 540b operate as PIFA antennas that are powered through the first conductor region 560 and the second conductor region 570 and resonate in the first frequency band.
  • first conductor region 560 and the second conductor region 570 operate as a monopole antenna resonating in the second frequency band.
  • the multi-band antenna module includes a circuit board 600, a first upper clearance area 610, a second upper clearance area 620, and a third upper clearance area.
  • the circuit board 600 is a general printed circuit board, and is a laminated board in which a resin layer, a metal layer, and a coverlay layer are stacked.
  • the circuit board 600 may be configured such that another layer formed of a material such as metal or resin is further interposed between the resin layer and the metal layer.
  • the circuit board 600 may be configured such that another layer formed of a material such as metal or resin is further interposed between the metal layer and the coverlay layer.
  • the circuit board 600 includes a resin layer, a first metal layer laminated on the upper surface of the resin layer, a first coverlay layer laminated on the upper surface of the first metal layer, a second metal layer laminated on the lower surface of the resin layer, and a second metal layer laminated on the lower surface of the resin layer.
  • a resin layer a resin layer
  • a first metal layer laminated on the upper surface of the resin layer a first coverlay layer laminated on the upper surface of the first metal layer
  • a second metal layer laminated on the lower surface of the resin layer a second metal layer laminated on the lower surface of the resin layer laminated on the lower surface of the resin layer.
  • a first upper clearance region 610 , a second upper clearance region 620 , and a third upper clearance region 630 are defined on the upper surface of the circuit board 600 .
  • the first upper clearance region 610 is formed by removing the first metal layer and the first coverlay layer of the circuit board 600 .
  • the first upper clearance region 610 is formed in a rectangular shape formed in the direction of the center point of the circuit board 600 on the first side of the circuit board 600, and has an opening in the direction of the first side of the circuit board 600. do.
  • the first side is one of side surfaces formed by the circuit board 600 .
  • the second upper clearance region 620 is formed by removing the first metal layer and the first coverlay layer of the circuit board 600 .
  • the second upper clearance region 620 is formed in a rectangular shape formed in the direction of the center point of the circuit board 600 on the second side of the circuit board 600, and has an opening in the direction of the second side of the circuit board 600. do.
  • the second side is one of side surfaces formed by the circuit board 600, and is a side adjacent to the first side and orthogonal to the first side.
  • the third upper clearance region 630 is formed by removing the first metal layer and the first coverlay layer of the circuit board 600 .
  • a third upper clearance area 630 is defined between the first upper clearance area 610 and the second upper clearance area.
  • the third upper clearance area 630 is defined as a rectangular shape.
  • the third upper clearance region 630 is defined so that two adjacent sides face one side of the first upper clearance region 610 and the second upper clearance region 620 , respectively.
  • the third upper clearance region 630 is defined to be spaced apart from the first upper clearance region 610 and the second upper clearance region 620 by a predetermined distance.
  • the upper surface of the circuit board 600 is partitioned into four areas through a first upper clearance area 610 , a second upper clearance area 620 and a third upper clearance area 630 . Accordingly, the radiator 640, the upper ground 650a, the first upper connection conductor 652, and the second upper connection conductor 654 are defined on the upper surface of the circuit board 600.
  • the radiator 640 is an area where the first metal layer and the first coverlay layer of the circuit board 600 are not removed, and the first upper clearance area 610 and the second upper clearance area ( 620) and the third upper clearance area 630.
  • the radiator 640 is a first vertex where the first and second sides of the circuit board 600 come into contact. It can be defined as a rectangular area formed by a straight line extending from the first side surface to the first upper clearance area 610 and a straight line extending from the second vertex to the second upper clearance area 620 along the second side surface. there is.
  • the upper ground 650a is an area where the first metal layer and the first coverlay layer of the circuit board 600 are not removed, and is formed by the first upper clearance area 610 and the second upper clearance area of the upper surface of the circuit board 600. 620 and a region surrounding the third upper clearance region 630.
  • the upper ground 650a is 'a' surrounding two sides of a rectangle formed by the first upper clearance region 610, the second upper clearance region 620, and the radiator 640 among the upper surfaces of the circuit board 600. It can be defined as an area of shape.
  • the first upper connection conductor 652 is a region where the first metal layer and the first coverlay layer of the circuit board 600 are not removed.
  • the first upper connection conductor 652 is defined between the first upper clearance region 610 and the third upper clearance region 630 on the upper surface of the circuit board 600 to connect the radiator 640 and the upper ground 650a. connect
  • the second upper connection conductor 654 is an area where the first metal layer and the first coverlay layer of the circuit board 600 are not removed.
  • the second upper connection conductor 654 is defined between the second upper clearance region 620 and the third upper clearance region 630 on the upper surface of the circuit board 600 to connect the radiator 640 and the upper ground 650a. do.
  • a first conductor region 660 is defined in the first upper clearance region 610 .
  • the first conductor region 660 is a region in the first upper clearance region 610 from which the first metal layer and/or the first coverlay layer is not removed.
  • the first conductor region 660 operates as a feed line of the PIFA antenna formed by the radiator 640 and the lower radiator 640 and simultaneously operates as a microstrip line antenna.
  • the first conductor region 660 may be formed simultaneously with forming the first upper clearance region 610 . That is, the first conductor region 660 is formed by removing the first metal layer and the first coverlay layer except for the region corresponding to the first conductor region 660 in the process of forming the first upper clearance region 610. can be formed In this case, the first conductor region 660 may be formed as an island pattern formed to be spaced apart from the outer circumference of the first upper clearance region 610 and connected to the radiator 640 within the first upper clearance region 610 .
  • a first feed conductor 661 and a first feed line 662 may be defined in the first conductor area 660 depending on whether or not the first coverlay layer is removed.
  • the first feed conductor 661 is a region from which the first coverlay layer is removed from among the first conductor region 660 .
  • the first power supply conductor 661 is connected to the first power supply unit (see FIG. 5 ) and the first power supply line 662 .
  • the first coverlay layer is removed so that the first metal layer is exposed on the top surface, and the first feed unit is connected to the top surface where the first metal layer is exposed.
  • the first feed line 662 is an area in the first conductor area 660 from which the first coverlay layer is not removed.
  • the first feed line 662 is connected to the first feed conductor 661 and the radiator 640 .
  • a first end of the first feed line 662 is connected to the first feed conductor 661 , and a second end of the first feed line 662 is connected to the radiator 640 .
  • a second conductor region 670 is defined in the second upper clearance region 620 .
  • the second conductor region 670 is a region in the second upper clearance region 620 where the first metal layer and/or the first coverlay layer is not removed.
  • the second conductor region 670 operates as a feed line of the PIFA antenna formed by the radiator 640 and the lower radiator 640 and simultaneously operates as a microstrip line antenna.
  • the second conductor region 670 may be formed simultaneously with forming the second upper clearance region 620 . That is, the second conductor region 670 is formed by removing the first metal layer and the first coverlay layer except for the region corresponding to the second conductor region 670 in the process of forming the second upper clearance region 620. can be formed In this case, the second conductor region 670 may be formed as an island pattern formed to be spaced apart from the outer circumference of the second upper clearance region 620 and connected to the radiator 640 within the second upper clearance region 620 .
  • a second feed conductor 671 and a second feed line 672 may be defined in the second conductor area 670 depending on whether or not the first coverlay layer is removed.
  • the second feed conductor 671 is a region from which the first coverlay layer is removed from the second conductor region 670 .
  • the second power supply conductor 671 is connected to the second power supply unit (see FIG. 5 ) and the second power supply line 672 .
  • the first metal layer is exposed on the top surface by removing the first coverlay layer, and the second feed unit is connected to the top surface where the first metal layer is exposed.
  • the second feed line 672 is an area of the second conductor area 670 from which the first coverlay layer is not removed.
  • the second feed line 672 is connected to the second feed conductor 671 and the radiator 640 .
  • a first end of the second feed line 672 is connected to the second feed conductor 671 , and a second end of the second feed line 672 is connected to the radiator 640 .
  • a lower clearance region 680 and a lower ground 650b are defined on the lower surface of the circuit board 600 .
  • the lower clearance area 680 is formed by removing the second metal layer and the second coverlay layer of the circuit board 600 .
  • the lower clearance region 680 includes a first upper clearance region 610, a second upper clearance region 620, a third upper clearance region 630, and a radiator 640 with the resin layer of the circuit board 600 interposed therebetween. , is defined to be disposed opposite to the region including the first upper connection conductor 652 and the second upper connection conductor 654.
  • the lower ground 650b is an area where the second metal layer and the second coverlay layer of the circuit board 600 are not removed, and is an area excluding the lower clearance area 680 from the lower surface of the circuit board 600 .
  • the lower ground 650b is disposed to face the upper ground 650a with the resin layer of the circuit board 600 interposed therebetween.
  • the lower ground 650b may be connected to the upper ground 650a through a via hole.
  • radiators 540 and 640 defined on circuit boards 500 and 600 are first conductor regions 560 and 660 ) is connected to the first power supply and connected to the second power supply through the second conductor regions 570 and 670 .
  • the radiators 540 and 640 are connected to the grounds 550 and 650 defined on the circuit boards 500 and 600 through two ground lines 552 and 650 and 554 and 654 .
  • the radiators 540 and 640 defined on the circuit boards 500 and 600 operate as PIFA antennas resonating in the first frequency band, and the first conductor regions 560 and 660 and the second conductor regions 570 and 670 ) operates as a monopole antenna that resonates in the second frequency band.
  • the multi-band antenna module according to the seventh embodiment of the present invention is a modified structure of the multi-band antenna module according to the fifth embodiment of the present invention.
  • the circuit board 700 the first upper clearance region 710a, the second upper clearance region 720a, the third upper clearance region 730a, the upper radiator 740a, the upper ground 750a, the first upper Connection conductor 752a, second upper connection conductor 754a, first conductor area 760, second conductor area 770, first lower clearance area 710b, second lower clearance area 720b, 3 lower clearance region 730b, lower radiator 740b, lower ground 750b, first lower connection conductor 752b, third lower connection conductor 754b, and via hole 780 according to the fifth embodiment
  • the circuit board 500 of the multi-band antenna module the first upper clearance area 510a, the second upper clearance area 520a, the third upper clearance area 530a, the upper radiator 540a, the upper ground 550a, First upper connection conductor 552a, second upper connection conductor 554a, first conductor area 560, second conductor area 570, first lower clearance area 510b, second lower clearance area 520b ), the third lower clearance region
  • a first matching circuit 792 for impedance adjustment may be connected to the first conductor region 760 .
  • a first matching circuit 792 is placed on top of the first conductor region 760 to minimize the return loss ( ⁇ ) by creating close to a 50 ohm impedance.
  • a second matching circuit 794 for impedance adjustment may be connected to the second conductor region 770 .
  • a second matching circuit 794 is placed on top of the second conductor region 770 to minimize return loss ( ⁇ ) by creating close to a 50 ohm impedance.
  • the multi-band antenna module according to the eighth embodiment of the present invention is a modified structure of the multi-band antenna module according to the sixth embodiment of the present invention.
  • the conductor 852, the second upper connection conductor 854, the first conductor region 860, the second conductor region 870, the lower clearance region 890, and the lower ground 850b are multiplexed according to the sixth embodiment.
  • a first matching circuit 882 for impedance adjustment may be connected to the first conductor region 810 .
  • the first matching circuit 882 is disposed on top of the first conductor region 810 to minimize the return loss ( ⁇ ) by creating close to a 50 ohm impedance.
  • a second matching circuit 884 for impedance adjustment may be connected to the second conductor region 820 .
  • a second matching circuit 884 is placed on top of the second conductor region 820 to minimize the return loss ( ⁇ ) by creating close to a 50 ohm impedance.
  • radiators 740 and 840 defined on circuit boards 700 and 800 are first conductor regions 760 and 860 ), connected to the second power supply through the second conductor region (770, 870), and connected to the circuit board (700, 800) through two ground lines (752, 754 or 852, 854) It is connected to the ground (750, 850) defined in. Accordingly, the radiators 740 and 840 defined on the circuit boards 700 and 800 operate as PIFA antennas resonating in the first frequency band, and the first conductor regions 760 and 860 and the second conductor regions 770 and 870 ) operates as a monopole antenna that resonates in the second frequency band.
  • the first matching circuits 780 and 882 and the second matching circuits 790 and 884 are disposed in the first conductor regions 760 and 860 and the second conductor regions 770 and 870, respectively, so that a PIFA antenna and a monopole antenna are disposed.

Landscapes

  • Details Of Aerials (AREA)

Abstract

서로 다른 편파 특성을 갖는 안테나들을 결합하여 안테나 간의 간섭으로 인한 고립도(격리도, isolation)의 저하를 방지하도록 한 다중 대역 안테나 모듈을 제시한다. 제시된 다중 대역 안테나 모듈은 회로 기판을 포함하고, 회로 기판의 상면에는 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역, 제1 상부 클리어런스 영역, 상부 방사체 및 상부 그라운드가 정의되어 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역에는 제2 주파수 대역에 공진하는 모노폴 안테나로 동작하는 제1 도체 영역 및 제2 도체 영역이 정의된다.

Description

다중 대역 안테나 모듈
본 발명은 다중 대역 안테나 모듈에 관한 것으로, 더욱 상세하게는 휴대 단말, 홈 네트워크를 구성하는 전자기기 등에 실장되는 다중 대역 안테나 모듈에 관한 것이다.
최근 무선 통신 기술이 발전함에 따라 생활에 밀접한 분야에 무선 통신 기술이 적용되고 있으며, 홈 네트워크가 일례이다.
홈 네트워크의 경우 다중 대역 특성이 요구된다. 이에, 홈 네트워크에 속하는 전자 기기에는 다수의 안테나를 이용하여 다중 대역 특성을 제공하는 다중 대역 안테나 모듈이 실장되고 있다.
하지만, 다수의 안테나로 구성된 다중 대역 안테나 모듈은 편파(polarization)가 동일한 안테나 사이에서 간섭이 발생하고, 안테나 사이의 간섭으로 인해 고립도(격리도, isolation)가 저하되어 안테나 성능을 유발할 수 있다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된　종래 기술이 아닌 사항을 포함할 수 있다.
본 발명은 상기한 사정을 감안하여 제안된 것으로 서로 다른 편파 특성을 갖는 안테나들을 결합하여 안테나 간의 간섭으로 인한 고립도(격리도, isolation)의 저하를 방지하도록 한 다중 대역 안테나 모듈을 제공하는 것을 목적으로 한다.
또한, 본 발명은 서로 다른 편파 특성을 갖는 안테나들을 결합하여 채널 증가를 통해 전송량과 전송 속도를 향상시키면서 서로 다른 주파수 대역의 안테나들 간의 간섭을 방지하여 안정적인 통신이 가능하도록 한 다중 대역 안테나 모듈을 제공하는 것을 다른 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 다중 대역 안테나 모듈은 수지층의 상면에 제1 금속층이 적층되고, 수지층의 하면에 제2 금속층이 적층되어 구성된 회로 기판을 포함하고, 회로 기판의 상면에는 회로 기판의 제1 측면에서 회로 기판의 중심점 방향으로 형성된 제1 상부 클리어런스 영역, 회로 기판의 제1 측면과 접하는 회로 기판의 제2 측면에서 회로 기판의 중심점 방향으로 형성되고, 제1 상부 클리어런스 영역과 이격된 제2 상부 클리어런스 영역, 회로 기판의 제1 측면 및 제2 측면과 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역으로 둘러싸인 상부 방사체, 회로 기판의 제1 측면 및 제2 측면에 각각 대향되는 회로 기판의 제3 측면 및 제4 측면과 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역으로 둘러싸인 상부 그라운드, 제1 상부 클리어런스 영역에 배치되어 상부 방사체와 연결되고, 상부 방사체를 급전하는 제1 도체 영역 및 제2 상부 클리어런스 영역에 배치되어 상부 방사체와 연결되고, 상부 방사체를 급전하는 제2 도체 영역이 정의된다.
이때, 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역은 회로 기판의 상면 중에서 제1 금속층이 제거된 영역이고, 상부 방사체 및 상부 그라운드는 회로 기판의 상면 중에서 제1 금속층이 제거되지 않은 영역이다.
한편, 회로 기판의 상면에는 회로 기판의 상면 중에서 제1 금속층이 제거된 영역으로, 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역 사이에 배치된 제3 상부 클리어런스 영역이 더 정의될 수 있다. 이때, 제3 상부 클리어런스 영역의 제1 변은 회로 기판의 중심점에 인접한 제1 상부 클리어런스 영역의 단부와 마주하도록 배치되고, 제3 상부 클리어런스 영역의 제1 변과 인접한 제3 상부 클리어런스 영역의 제2 변은 회로 기판의 중심점에 인접한 제2 상부 클리어런스 영역의 단부와 마주하도록 배치될 수 있다.
회로 기판의 상면에는 제1 상부 클리어런스 영역 및 제3 상부 클리어런스 영역 사이의 영역으로, 상부 방사체와 상부 그라운드를 연결하는 제1 상부 연결 도체 및 제2 상부 클리어런스 영역 및 제3 상부 클리어런스 영역 사이의 영역으로, 상부 방사체와 상부 그라운드를 연결하는 제2 상부 연결 도체가 더 정의될 수도 있다.
회로 기판의 하면에는 회로 기판의 하면 중에서 제2 금속층이 제거된 영역으로, 제1 상부 클리어런스 영역, 제2 상부 클리어런스 영역, 제3 상부 클리어런스 영역 및 상부 방사체와 중첩된 하부 클리어런스 영역 및 회로 기판의 하면 중에서 하부 클리어런스 영역을 제외한 영역으로, 상부 그라운드와 중첩된 하부 그라운드가 정의될 수 있다.
제1 도체 영역 및 제2 도체 영역은 급전원과 연결되는 급전 도체 및 제1 단부가 급전 도체와 연결되고, 제2 단부가 상부 방사체와 연결된 급전 라인을 포함하고, 급전 도체는 제1 도체 영역 및 제2 도체 영역 중에서 제1 커버레이층이 제거되어 제1 금속층의 상면이 노출된 영역일 수 있다. 이때, 회로 기판은 제1 도체 영역에 배치된 제1 매칭 회로 및 제2 도체 영역에 배치된 제2 매칭 회로를 포함할 수 있다.
회로 기판의 하면에는 회로 기판의 제1 측면에서 회로 기판의 중심점 방향으로 형성되어 제1 상부 클리어런스 영역과 중첩된 제1 하부 클리어런스 영역, 회로 기판의 제1 측면과 접하는 회로 기판의 제2 측면에서 회로 기판의 중심점 방향으로 형성되어 제2 상부 클리어런스 영역과 중첩되고, 제1 하부 클리어런스 영역과 이격된 제2 하부 클리어런스 영역, 회로 기판의 제1 측면 및 제2 측면과 제1 하부 클리어런스 영역 및 제2 하부 클리어런스 영역으로 둘러싸인 하부 방사체 및 회로 기판의 제1 측면 및 제2 측면에 각각 대향되는 회로 기판의 제3 측면 및 제4 측면과 제1 하부 클리어런스 영역 및 제2 하부 클리어런스 영역으로 둘러싸인 하부 그라운드가 정의될 수 있다. 이때, 하부 방사체는 회로 기판을 관통하는 하나 이상의 비아 홀을 통해 상부 방사체와 연결될 수 있다.
한편, 회로 기판의 하면에는 회로 기판의 하면 중에서 제2 금속층이 제거된 영역으로, 제1 하부 클리어런스 영역 및 제2 하부 클리어런스 영역 사이에 배치되고, 회로 기판의 상면에 정의된 제3 상부 클리어런스 영역과 중첩된 제3 하부 클리어런스 영역이 더 정의될 수 있다. 이때, 제3 하부 클리어런스 영역의 제1 변은 회로 기판의 중심점에 인접한 제1 하부 클리어런스 영역의 단부와 마주하도록 배치되고, 제1 변과 인접한 제3 하부 클리어런스 영역의 제2 변은 회로 기판의 중심점에 인접한 제2 하부 클리어런스 영역의 단부와 마주하도록 배치될 수 있다.
회로 기판의 하면에는 제1 하부 클리어런스 영역 및 제3 하부 클리어런스 영역 사이의 영역으로, 하부 방사체와 하부 그라운드를 연결하는 제1 하부 연결 도체 및 제2 하부 클리어런스 영역 및 제3 하부 클리어런스 영역 사이의 영역으로, 하부 방사체와 하부 그라운드를 연결하는 제2 하부 연결 도체가 더 정의될 수 있다.
제1 하부 클리어런스 영역 및 제2 하부 클리어런스 영역은 회로 기판의 하면 중에서 제2 금속층이 제거된 영역이고, 하부 방사체 및 하부 그라운드는 회로 기판의 하면 중에서 제2 금속층이 제거되지 않은 영역이다.
회로 기판의 하면에는 회로 기판의 하면 중에서 제2 금속층이 제거된 영역으로, 제1 상부 클리어런스 영역, 제2 상부 클리어런스 영역 및 상부 방사체와 중첩된 하부 클리어런스 영역 및 회로 기판의 하면 중에서 하부 클리어런스 영역을 제외한 영역으로, 상부 그라운드와 중첩된 하부 그라운드가 정의될 수 있다.
본 발명에 의하면, 다중 대역 안테나 모듈은 서로 다른 편파 특성을 갖는 안테나들을 결합함으로써, 안테나 간의 간섭으로 인한 고립도(격리도, isolation)의 저하를 방지하면서 다중 대역의 신호를 수신하는 안테나를 제공할 수 있는 효과가 있다.
또한, 다중 대역 안테나 모듈은 회로기판의 금속층으로 구성된 PIFA 안테나를 급전하는 2개의 급전 라인을 형성하고, 2개의 급전 라인을 PIFA 안테나와 다른 주파수 대역에 공진하는 방사체로 구성함으로써, MIMO(Multiple Input Multiple Output) 안테나 및/또는 다이버시티(diversity) 안테나를 구현할 수 있는 효과가 있다.
또한, 다중 대역 안테나 모듈은 MIMO 안테나를 구성함으로써, 채널 손실과 간섭을 최소화할 수 있고, 채널 증가와 함께 전송량을 증가시켜 통신 송도를 향상시킬 수 있는 효과가 있다.
또한, 다중 대역 안테나 모듈은 다이버시티 안테나를 구성함으로써, 데이터 전송 용량을 증가시키면서 채널 간섭으로 인한 신호 손실을 최소화하여 안정적인 통신이 가능한 효과가 있다.
또한, 다중 대역 안테나 모듈은 회로기판의 금속층을 이용하여 PIFA 안테나를 구성함으로써, 패치 안테나를 실장하는 구조에 비해 제조 비용을 낮추면서 상대적으로 얇은 두께의 안테나를 제공할 수 있는 효과가 있다.
도 1 및 도 2는 본 발명의 제1 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 3 및 도 4는 본 발명의 제2 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 5는 본 발명의 제1 및 제2 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
도 6 및 도 7은 본 발명의 제3 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 8 및 도 9는 본 발명의 제4 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 10은 본 발명의 제3 및 제4 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
도 11 및 도 12는 본 발명의 제5 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 13 및 도 14는 본 발명의 제6 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 15는 본 발명의 제5 및 제6 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
도 16 및 도 17은 본 발명의 제7 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 18 및 도 19는 본 발명의 제8 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 20은 본 발명의 제7 및 제8 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
본 발명의 실시 예에 따른 다중 대역 안테나 모듈은 서로 다른 방사 타입(Radiation type)을 갖는 두개의 안테나를 이용해 다중 대역 안테나로 동작한다.
즉, 다중 대역 안테나 모듈은 지향성(Directional) 방사 타입의 PIFA 안테나와 무지향성(전방향성, Omni directional) 방사 타입의 모노폴 안테나를 결합하여 다중 대역 안테나로 동작한다. 이때, PIFA 안테나는 회로 기판의 금속층으로 구성된다. 모노폴 안테나는 PIFA 안테나의 급전 라인으로 구성되고, 급전 라인은 회로 기판의 금속층으로 구성된다.
다중 대역 안테나 모듈은 유사한 편파(polarization)를 갖는 안테나들로 구성되면 안테나들이 서로 간섭하여 고립도(격리도, isolation)가 저하된다.
이에, 본 발명의 실시 예에 따른 다중 대역 안테나 모듈은 서로 다른 편파를 갖는 지향성의 PIFA 안테나와 무지향성의 모노폴 안테나를 결합한 복합 구조를 제공함으로써, 안테나들 간의 간섭을 최소화하고, 이를 통해 고립도(격리도, isolation)의 저하를 최소화한다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(100), 제1 상부 클리어런스 영역(110a), 제2 상부 클리어런스 영역(120a), 상부 방사체(130a), 상부 그라운드(140a), 제1 도체 영역(150), 제2 도체 영역(160), 제1 하부 클리어런스 영역(110b), 제2 하부 클리어런스 영역(120b), 하부 방사체(130b), 하부 그라운드(140b) 및 비아 홀(170)을 포함하여 구성된다.
회로 기판(100)은 일반적인 인쇄회로기판으로, 수지층, 금속층 및 커버레이층 등이 적층된 적층 기판이다. 회로 기판(100)은 수지층과 금속층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다. 회로 기판(100)은 금속층과 커버레이층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다.
또한, 회로 기판(100)은 수지층의 양면에 금속층이 각각 적층된 적층 기판일 수도 있다. 이때, 금속층은 수지층의 표면에 금속 페이스트를 인쇄하여 형성될 수 있으며, 이외에도 다양한 방법으로 수지층의 표면에 금속층을 형성할 수 있다.
이하에서는, 회로 기판(100)이 수지층, 수지층의 상면에 적층된 제1 금속층, 제1 금속층의 상면에 적층된 제1 커버레이층, 수지층의 하면에 적층된 제2 금속층, 제2 금속층의 하면에 적층된 제2 커버레이층을 포함하여 구성된 것으로 예를 들어 설명하기로 한다.
회로 기판(100)의 상면에는 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)이 정의된다.
제1 상부 클리어런스 영역(110a)은 회로 기판(100)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제1 상부 클리어런스 영역(110a)은 회로 기판(100)의 제1 측면에서 회로 기판(100)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(100)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(100)이 형성하는 측면들 중에서 하나의 측면이다.
제2 상부 클리어런스 영역(120a)은 회로 기판(100)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제2 상부 클리어런스 영역(120a)은 회로 기판(100)의 제2 측면에서 회로 기판(100)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(100)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(100)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
회로 기판(100)의 상면은 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)을 통해 2개의 영역으로 구획된다. 그에 따라, 회로 기판(100)의 상면에는 상부 방사체(130a) 및 상부 그라운드(140a)가 정의된다.
상부 방사체(130a)는 회로 기판(100)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(100)의 상면 중에서 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)으로 둘러싸인 영역이다.
일례로, 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)이 직사각형 형상으로 형성된 경우, 상부 방사체(130a)는 회로 기판(100)의 제1 측면과 제2 측면이 접하는 제1 꼭지점에서 제1 측면을 따라 제1 상부 클리어런스 영역(110a)까지 연장된 직선과 제2 꼭지점에서 제2 측면을 따라 제2 상부 클리어런스 영역(120a)까지 연장된 직선이 이루는 사각형 형상의 영역으로 정의될 수 있다.
상부 그라운드(140a)는 회로 기판(100)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(100)의 상면 중에서 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)을 둘러싸는 영역이다.
일례로, 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)이 직사각형 형상으로 형성된 경우, 상부 그라운드(140a)는 회로 기판(100)의 제3 측면과 제4 측면, 제1 상부 클리어런스 영역(110a)에서 제1 측면을 따라 제3 측면과 접하는 꼭지점까지 연장된 직선 및 제2 상부 클리어런스 영역(120a)에서 제2 측면을 따라 제4 측면과 접하는 꼭지점까지 연장된 직선이 이루는'ㄱ' 형상의 영역으로 정의될 수 있다.
제1 상부 클리어런스 영역(110a)에는 제1 도체 영역(150)이 정의된다. 제1 도체 영역(150)은 제1 상부 클리어런스 영역(110a) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제1 도체 영역(150)은 상부 방사체(130a) 및 하부 방사체(130b)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제1 도체 영역(150)은 제1 상부 클리어런스 영역(110a)을 형성함과 동시에 형성될 수 있다. 즉, 제1 도체 영역(150)은 제1 상부 클리어런스 영역(110a)을 형성하는 공정에서 제1 도체 영역(150)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제1 도체 영역(150)은 제1 상부 클리어런스 영역(110a) 내에서 제1 상부 클리어런스 영역(110a)의 외주와 이격되고, 상부 방사체(130a)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제1 도체 영역(150)에는 제1 커버레이층의 제거 여부에 따라 제1 급전 도체(151)와 제1 급전 라인(152)이 정의될 수 있다.
제1 급전 도체(151)는 제1 도체 영역(150) 중에서 제1 커버레이층이 제거된 영역이다. 제1 급전 도체(151)는 제1 급전부(도 5 참조) 및 제1 급전 라인(152)과 연결된다. 제1 급전 도체(151)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제1 급전부가 연결된다.
제1 급전 라인(152)은 제1 도체 영역(150) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제1 급전 라인(152)은 제1 급전 도체(151) 및 상부 방사체(130a)와 연결된다. 제1 급전 라인(152)의 제1 단부는 제1 급전 도체(151)와 연결되고, 제1 급전 라인(152)의 제2 단부는 상부 방사체(130a)와 연결된다.
제2 상부 클리어런스 영역(120a)에는 제2 도체 영역(160)이 정의된다. 제2 도체 영역(160)은 제2 상부 클리어런스 영역(120a) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제2 도체 영역(160)은 상부 방사체(130a) 및 하부 방사체(130b)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제2 도체 영역(160)은 제2 상부 클리어런스 영역(120a)을 형성함과 동시에 형성될 수 있다. 즉, 제2 도체 영역(160)은 제2 상부 클리어런스 영역(120a)을 형성하는 공정에서 제2 도체 영역(160)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제2 도체 영역(160)은 제2 상부 클리어런스 영역(120a) 내에서 제2 상부 클리어런스 영역(120a)의 외주와 이격되고, 상부 방사체(130a)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제2 도체 영역(160)에는 제1 커버레이층의 제거 여부에 따라 제2 급전 도체(161)와 제2 급전 라인(162)이 정의될 수 있다.
제2 급전 도체(161)는 제2 도체 영역(160) 중에서 제1 커버레이층이 제거된 영역이다. 제2 급전 도체(161)는 제2 급전부(도 5 참조) 및 제2 급전 라인(162)과 연결된다. 제2 급전 도체(161)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제2 급전부가 연결된다.
제2 급전 라인(162)은 제2 도체 영역(160) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제2 급전 라인(162)은 제2 급전 도체(161) 및 상부 방사체(130a)와 연결된다. 제2 급전 라인(162)의 제1 단부는 제2 급전 도체(161)와 연결되고, 제2 급전 라인(162)의 제2 단부는 상부 방사체(130a)와 연결된다.
제1 도체 영역(150) 및 제2 도체 영역(160)은 직교하도록 정의된다.
제1 도체 영역(150)은 회로 기판(100)의 제1 측면과 평행하도록 정의되고, 제2 도체 영역(160)은 회로 기판(100)의 제2 측면과 평행하도록 정의된다. 그에 따라, 제1 도체 영역(150)의 세로 방향으로 관통하는 가상 직선은 제2 도체 영역(160)을 가로 방향으로 관통하는 가상 직선과 직교한다.
다시 말해, 제1 가상 직선은 제1 도체 영역(150)의 제1 급전 도체(151) 및 제1 급전 라인(152)을 지나면서 회로 기판(100)의 제1 측면과 평행하게 정의된다. 제2 가상 직선은 제2 도체 영역(160)의 제2 급전 도체(161) 및 제2 급전 라인(162)을 지나면서 회로 기판(100)의 제2 측면과 평행하게 정의된다. 이에, 제1 가상 직선 및 제2 가상 직선은 사잇각이 90도가 되도록 교차하며, 제1 도체 영역(150) 및 제2 도체 영역(160)은 직교하도록 정의된다.
회로 기판(100)의 하면에는 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)이 정의된다.
제1 하부 클리어런스 영역(110b)은 회로 기판(100)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 제1 하부 클리어런스 영역(110b)은 회로 기판(100)의 수지층을 사이에 두고 제1 상부 클리어런스 영역(110a)과 대향 배치되도록 정의된다.
일례로, 제1 하부 클리어런스 영역(110b)은 회로 기판(100)의 제1 측면에서 회로 기판(100)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(100)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(100)이 형성하는 측면들 중에서 하나의 측면이다.
제2 하부 클리어런스 영역(120b)은 회로 기판(100)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 제2 하부 클리어런스 영역(120b)은 회로 기판(100)의 수지층을 사이에 두고 제2 상부 클리어런스 영역(120a)과 대향 배치되도록 정의된다.
일례로, 제2 하부 클리어런스 영역(120b)은 회로 기판(100)의 제2 측면에서 회로 기판(100)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(100)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(100)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
회로 기판(100)의 하면은 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)을 통해 2개의 영역으로 구획된다. 그에 따라, 회로 기판(100)의 하면에는 하부 방사체(130b) 및 하부 그라운드(140b)가 정의된다.
하부 방사체(130b)는 회로 기판(100)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(100)의 하면 중에서 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)으로 둘러싸인 영역이다. 이때, 하부 방사체(130b)는 회로 기판(100)의 수지층을 사이에 두고 상부 방사체(130a)와 대향되도록 배치된다.
일례로, 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)이 직사각형 형상으로 형성된 경우, 하부 방사체(130b)는 회로 기판(100)의 제1 측면과 제2 측면이 접하는 제1 꼭지점에서 제1 측면을 따라 제1 하부 클리어런스 영역(110b)까지 연장된 직선과 제2 꼭지점에서 제2 측면을 따라 제2 하부 클리어런스 영역(120b)까지 연장된 직선이 이루는 사각형 형상의 영역으로 정의될 수 있다.
하부 그라운드(140b)는 회로 기판(100)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(100)의 하면 중에서 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)을 둘러싸는 영역이다. 이때, 하부 그라운드(140b)는 회로 기판(100)의 수지층을 사이에 두고 상부 그라운드(140a)와 대향되도록 배치되며, 다른 비아 홀(170)을 통해 상부 그라운드(140a)와 연결될 수 있다.
일례로, 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)이 직사각형 형상으로 형성된 경우, 하부 그라운드(140b)는 회로 기판(100)의 제3 측면과 제4 측면, 제1 하부 클리어런스 영역(110b)에서 제1 측면을 따라 제3 측면과 접하는 꼭지점까지 연장된 직선 및 제2 하부 클리어런스 영역(120b)에서 제2 측면을 따라 제4 측면과 접하는 꼭지점까지 연장된 직선이 이루는'ㄱ' 형상의 영역으로 정의될 수 있다.
비아 홀(170)은 상부 방사체(130a) 및 하부 방사체(130b)를 연결하여 PIFA 안테나를 구성한다. 즉, 비아 홀(170)은 회로 기판(100)(즉, 상부 방사체(130a), 회로 기판(100)의 수지층 및 하부 방사체(130b))를 관통한다. 비아 홀(170)은 내벽면에 금속층(미도시)이 형성되거나, 내부에 금속이 충진되어 상부 방사체(130a)의 제1 금속층과 하부 방사체(130b)의 제2 금속층을 연결한다.
이처럼, 상부 방사체(130a) 및 하부 방사체(130b)는 복수의 비아 홀(170)로 연결되고, 상부 그라운드(140a) 및 하부 그라운드(140b)에 연결된다. 상부 방사체(130a) 및 하부 방사체(130b)는 제1 도체 영역(150) 및 제2 도체 영역(160)을 통해 급전되어 제1 주파수 대역에 공진하는 PIFA 안테나로 동작한다.
이와 함께, 제1 도체 영역(150) 및 제2 도체 영역(160)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다.
도 3 및 도 4를 참조하면, 본 발명의 제2 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(200), 제1 상부 클리어런스 영역(210), 제2 상부 클리어런스 영역(220), 방사체(230), 상부 그라운드(240a), 제1 도체 영역(250), 제2 도체 영역(260), 하부 클리어런스 영역(270) 및 하부 그라운드(240b)를 포함하여 구성된다.
회로 기판(200)은 일반적인 인쇄회로기판으로, 수지층, 금속층 및 커버레이층 등이 적층된 적층 기판이다. 회로 기판(200)은 수지층과 금속층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다. 회로 기판(200)은 금속층과 커버레이층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다.
이하에서는, 회로 기판(200)이 수지층, 수지층의 상면에 적층된 제1 금속층, 제1 금속층의 상면에 적층된 제1 커버레이층, 수지층의 하면에 적층된 제2 금속층, 제2 금속층의 하면에 적층된 제2 커버레이층을 포함하여 구성된 것으로 예를 들어 설명하기로 한다.
회로 기판(200)의 상면에는 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)이 정의된다.
제1 상부 클리어런스 영역(210)은 회로 기판(200)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제1 상부 클리어런스 영역(210)은 회로 기판(200)의 제1 측면에서 회로 기판(200)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(200)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(200)이 형성하는 측면들 중에서 하나의 측면이다.
제2 상부 클리어런스 영역(220)은 회로 기판(200)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제2 상부 클리어런스 영역(220)은 회로 기판(200)의 제2 측면에서 회로 기판(200)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(200)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(200)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
회로 기판(200)의 상면은 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)을 통해 2개의 영역으로 구획된다. 그에 따라, 회로 기판(200)의 상면에는 방사체(230) 및 상부 그라운드(240a)가 정의된다.
방사체(230)는 회로 기판(200)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(200)의 상면 중에서 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)으로 둘러싸인 영역이다.
일례로, 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)이 직사각형 형상으로 형성된 경우, 방사체(230)는 회로 기판(200)의 제1 측면과 제2 측면이 접하는 제1 꼭지점에서 제1 측면을 따라 제1 상부 클리어런스 영역(210)까지 연장된 직선과 제2 꼭지점에서 제2 측면을 따라 제2 상부 클리어런스 영역(220)까지 연장된 직선이 이루는 사각형 형상의 영역으로 정의될 수 있다.
방사체(230)는 상부 그라운드(240a)와 연결되고, 제1 도체 영역(250) 및 제2 도체 영역(260)을 통해 급전된다. 그에 따라, 방사체(230)는 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 도체 영역(250) 및 제2 도체 영역(260)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다.
상부 그라운드(240a)는 회로 기판(200)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(200)의 상면 중에서 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)을 둘러싸는 영역이다.
일례로, 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)이 직사각형 형상으로 형성된 경우, 상부 그라운드(240a)는 회로 기판(200)의 제3 측면과 제4 측면, 제1 상부 클리어런스 영역(210)에서 제1 측면을 따라 제3 측면과 접하는 꼭지점까지 연장된 직선 및 제2 상부 클리어런스 영역(220)에서 제2 측면을 따라 제4 측면과 접하는 꼭지점까지 연장된 직선이 이루는'ㄱ' 형상의 영역으로 정의될 수 있다.
제1 상부 클리어런스 영역(210)에는 제1 도체 영역(250)이 정의된다. 제1 도체 영역(250)은 제1 상부 클리어런스 영역(210) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제1 도체 영역(250)은 방사체(230) 및 하부 방사체(230)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제1 도체 영역(250)은 제1 상부 클리어런스 영역(210)을 형성함과 동시에 형성될 수 있다. 즉, 제1 도체 영역(250)은 제1 상부 클리어런스 영역(210)을 형성하는 공정에서 제1 도체 영역(250)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제1 도체 영역(250)은 제1 상부 클리어런스 영역(210) 내에서 제1 상부 클리어런스 영역(210)의 외주와 이격되고, 방사체(230)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제1 도체 영역(250)에는 제1 커버레이층의 제거 여부에 따라 제1 급전 도체(251)와 제1 급전 라인(252)이 정의될 수 있다.
제1 급전 도체(251)는 제1 도체 영역(250) 중에서 제1 커버레이층이 제거된 영역이다. 제1 급전 도체(251)는 제1 급전부(도 5 참조) 및 제1 급전 라인(252)과 연결된다. 제1 급전 도체(251)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제1 급전부가 연결된다.
제1 급전 라인(252)은 제1 도체 영역(250) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제1 급전 라인(252)은 제1 급전 도체(251) 및 방사체(230)와 연결된다. 제1 급전 라인(252)의 제1 단부는 제1 급전 도체(251)와 연결되고, 제1 급전 라인(252)의 제2 단부는 방사체(230)와 연결된다.
제2 상부 클리어런스 영역(220)에는 제2 도체 영역(260)이 정의된다. 제2 도체 영역(260)은 제2 상부 클리어런스 영역(220) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제2 도체 영역(260)은 방사체(230) 및 하부 방사체(230)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제2 도체 영역(260)은 제2 상부 클리어런스 영역(220)을 형성함과 동시에 형성될 수 있다. 즉, 제2 도체 영역(260)은 제2 상부 클리어런스 영역(220)을 형성하는 공정에서 제2 도체 영역(260)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제2 도체 영역(260)은 제2 상부 클리어런스 영역(220) 내에서 제2 상부 클리어런스 영역(220)의 외주와 이격되고, 방사체(230)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제2 도체 영역(260)에는 제1 커버레이층의 제거 여부에 따라 제2 급전 도체(261)와 제2 급전 라인(262)이 정의될 수 있다.
제2 급전 도체(261)는 제2 도체 영역(260) 중에서 제1 커버레이층이 제거된 영역이다. 제2 급전 도체(261)는 제2 급전부(도 5 참조) 및 제2 급전 라인(262)과 연결된다. 제2 급전 도체(261)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제2 급전부가 연결된다.
제2 급전 라인(262)은 제2 도체 영역(260) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제2 급전 라인(262)은 제2 급전 도체(261) 및 방사체(230)와 연결된다. 제2 급전 라인(262)의 제1 단부는 제2 급전 도체(261)와 연결되고, 제2 급전 라인(262)의 제2 단부는 방사체(230)와 연결된다.
회로 기판(200)의 하면에는 하부 클리어런스 영역(270) 및 하부 그라운드(240b)가 정의된다.
하부 클리어런스 영역(270)은 회로 기판(200)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 하부 클리어런스 영역(270)은 회로 기판(200)의 수지층을 사이에 두고 제1 상부 클리어런스 영역(210), 제2 상부 클리어런스 영역(220) 및 방사체(230)와 대향 배치되도록 정의된다.
하부 그라운드(240b)는 회로 기판(200)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(200)의 하면 중에서 하부 클리어런스 영역(270)을 제외한 영역이다. 이때, 하부 그라운드(240b)는 회로 기판(200)의 수지층을 사이에 두고 상부 그라운드(240a)와 대향되도록 배치된다. 여기서, 하부 그라운드(240b)는 상부 그라운드(240a)와 비아홀을 통해 연결될 수도 있다.
도 5를 참조하면, 본 발명의 제1 실시 예 및 제2 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(100, 200)에 정의된 방사체(130, 230)가 제1 도체 영역(150, 250)을 통해 제1 급전과 연결되고, 제2 도체 영역(160, 260)을 통해 제2 급전과 연결되고, 회로 기판(100, 200)에 정의된 그라운드(140, 240)와 연결된다. 이에, 회로 기판(100, 200)에 정의된 방사체(130, 230)는 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 도체 영역(150, 250) 및 제2 도체 영역(160, 260)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다.
도 6 및 도 7을 참조하면, 본 발명의 제3 실시 예에 따른 다중 대역 안테나 모듈은 본 발명의 제1 실시 예에 따른 다중 대역 안테나 모듈의 변형 구조이다.
이때, 회로 기판(100), 제1 상부 클리어런스 영역(110a), 제2 상부 클리어런스 영역(120a), 상부 방사체(130a), 상부 그라운드(140a), 제1 도체 영역(150), 제2 도체 영역(160), 제1 하부 클리어런스 영역(110b), 제2 하부 클리어런스 영역(120b), 하부 방사체(130b), 하부 그라운드(140b) 및 비아 홀(170)은 제1 실시 예에 따른 다중 대역 안테나 모듈의 회로 기판(300), 제1 상부 클리어런스 영역(310a), 제2 상부 클리어런스 영역(320a), 상부 방사체(330a), 상부 그라운드(340a), 제1 도체 영역(350), 제2 도체 영역(360), 제1 하부 클리어런스 영역(310b), 제2 하부 클리어런스 영역(320b), 하부 방사체(330b), 하부 그라운드(340b) 및 비아 홀(370)과 동일하므로 상세한 설명을 생략한다.
제1 도체 영역(350)에는 임피던스(Impedance) 조정을 위한 제1 매칭 회로(380)가 연결될 수 있다. 제1 매칭 회로(380)는 제1 도체 영역(350)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
제2 도체 영역(360)에는 임피던스(Impedance) 조정을 위한 제2 매칭 회로(390)가 연결될 수 있다. 제2 매칭 회로(390)는 제2 도체 영역(360)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
도 8 및 도 9를 참조하면, 본 발명의 제4 실시 예에 따른 다중 대역 안테나 모듈은 본 발명의 제2 실시 예에 따른 다중 대역 안테나 모듈의 변형 구조이다.
이때, 회로 기판(400), 제1 상부 클리어런스 영역(410), 제2 상부 클리어런스 영역(420), 방사체(430), 상부 그라운드(440a), 제1 도체 영역 (450), 제2 도체 영역(460), 하부 클리어런스 영역(490) 및 하부 그라운드(440b)는 제2 실시 예에 따른 다중 대역 안테나 모듈의 회로 기판(200), 제1 상부 클리어런스 영역(210), 제2 상부 클리어런스 영역(220), 방사체(230), 상부 그라운드(240a), 제1 도체 영역(250), 제2 도체 영역(260), 하부 클리어런스 영역(270) 및 하부 그라운드(240b)와 동일하므로 상세한 설명을 생략한다.
제1 도체 영역(450)에는 임피던스(Impedance) 조정을 위한 제1 매칭 회로(482)가 연결될 수 있다. 제1 매칭 회로(482)는 제1 도체 영역(450)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
제2 도체 영역(460)에는 임피던스(Impedance) 조정을 위한 제2 매칭 회로(484)가 연결될 수 있다. 제2 매칭 회로(484)는 제2 도체 영역(460)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
도 10을 참조하면, 본 발명의 제3 실시 예 및 제4 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(300, 400)에 정의된 방사체(330, 430)가 제1 도체 영역(350, 450_을 통해 제1 급전과 연결되고, 제2 도체 영역(360, 460)을 통해 제2 급전과 연결되고, 회로 기판(300, 400)에 정의된 그라운드(340, 440)와 연결된다.
이에, 회로 기판(300, 400)에 정의된 방사체(330, 430)는 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 도체 영역(350, 450) 및 제2 도체 영역(360, 460)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다. 이때, 제1 도체 영역(350, 450) 및 제2 도체 영역(360, 460)에는 제1 매칭 회로(380, 482) 및 제2 매칭 회로(390, 484)가 배치되어 PIFA 안테나 및 모노폴 안테나의 반사 손실 (Γ)을 최소화한다.
도 11 및 도 12를 참조하면, 본 발명의 제5 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(500), 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a), 제3 상부 클리어런스 영역(530a), 상부 방사체(540a), 상부 그라운드(550a), 제1 상부 연결 도체(552a), 제2 상부 연결 도체(554a), 제1 도체 영역(560), 제2 도체 영역(570), 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b), 제3 하부 클리어런스 영역(530b), 하부 방사체(540b), 하부 그라운드(550b), 제1 하부 연결 도체(552b), 제2 하부 연결 도체(554b) 및 비아 홀(580)을 포함하여 구성된다.
회로 기판(500)은 일반적인 인쇄회로기판으로, 수지층, 금속층 및 커버레이층 등이 적층된 적층 기판이다. 회로 기판(500)은 수지층과 금속층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다. 회로 기판(500)은 금속층과 커버레이층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다.
이하에서는, 회로 기판(500)이 수지층, 수지층의 상면에 적층된 제1 금속층, 제1 금속층의 상면에 적층된 제1 커버레이층, 수지층의 하면에 적층된 제2 금속층, 제2 금속층의 하면에 적층된 제2 커버레이층을 포함하여 구성된 것으로 예를 들어 설명하기로 한다.
회로 기판(500)의 상면에는 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a) 및 제3 상부 클리어런스 영역(530a)이 정의된다.
제1 상부 클리어런스 영역(510a)은 회로 기판(500)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제1 상부 클리어런스 영역(510a)은 회로 기판(500)의 제1 측면에서 회로 기판(500)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(500)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(500)이 형성하는 측면들 중에서 하나의 측면이다.
제2 상부 클리어런스 영역(520a)은 회로 기판(500)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제2 상부 클리어런스 영역(520a)은 회로 기판(500)의 제2 측면에서 회로 기판(500)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(500)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(500)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
제3 상부 클리어런스 영역(530a)은 회로 기판(500)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 제3 상부 클리어런스 영역(530a)은 제1 상부 클리어런스 영역(510a) 및 제2 상부 클리어런스 사이에 정의된다. 일례로, 제3 상부 클리어런스 영역(530a)은 사각형 형상으로 정의된다. 제3 상부 클리어런스 영역(530a)은 인접한 두 변이 각각 제1 상부 클리어런스 영역(510a) 및 제2 상부 클리어런스 영역(520a)의 일변과 마주하도록 정의된다. 이때, 제3 상부 클리어런스 영역(530a)은 제1 상부 클리어런스 영역(510a) 및 제2 상부 클리어런스 영역(520a)과 소정 간격 이격되도록 정의된다.
회로 기판(500)의 상면은 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a) 및 제3 상부 클리어런스 영역(530a)을 통해 4개의 영역으로 구획된다. 그에 따라, 회로 기판(500)의 상면에는 상부 방사체(540a), 상부 그라운드(550a), 제1 상부 연결 도체(552a) 및 제2 상부 연결 도체(554a)가 정의된다.
상부 방사체(540a)는 회로 기판(500)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(500)의 상면 중에서 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a) 및 제3 상부 클리어런스 영역(530a)으로 둘러싸인 영역이다.
일례로, 제1 상부 클리어런스 영역(510a) 및 제2 상부 클리어런스 영역(520a)이 직사각형 형상으로 형성된 경우, 상부 방사체(540a)는 회로 기판(500)의 제1 측면과 제2 측면이 접하는 제1 꼭지점에서 제1 측면을 따라 제1 상부 클리어런스 영역(510a)까지 연장된 직선과 제2 꼭지점에서 제2 측면을 따라 제2 상부 클리어런스 영역(520a)까지 연장된 직선이 이루는 사각형 형상의 영역으로 정의될 수 있다. 이때, 회로 기판(500)의 제1 측면 및 제2 측면과 각각 대향되는 상부 방사체(540a)의 두 변이 접하는 꼭지점은 제1 상부 클리어런스 영역(510a) 및 제2 상부 클리어런스 영역(520a)과 마주하는 제3 상부 클리어런스 영역(530a)의 두 변이 접하는 꼭지점에 대응된다.
상부 그라운드(550a)는 회로 기판(500)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(500)의 상면 중에서 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a) 및 제3 상부 클리어런스 영역(530a)을 둘러싸는 영역이다. 일례로, 상부 그라운드(550a)는 회로 기판(500)의 상면 중에서 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a) 및 상부 방사체(540a)가 이루는 사각형의 두변을 둘러싸는 'ㄱ' 형상의 영역으로 정의될 수 있다.
제1 상부 연결 도체(552a)는 회로 기판(500)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역이다. 제1 상부 연결 도체(552a)는 회로 기판(500)의 상면 중에서 제1 상부 클리어런스 영역(510a)과 제3 상부 클리어런스 영역(530a) 사이에 정의되어, 상부 방사체(540a)와 상부 그라운드(550a)를 연결한다.
제2 상부 연결 도체(554a)는 회로 기판(500)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역이다. 제2 상부 연결 도체(554a)는 회로 기판(500)의 상면 중에서 제2 상부 클리어런스 영역(520a)과 제3 상부 클리어런스 영역(530a) 사이에 정의되어 상부 방사체(540a)와 상부 그라운드(550a)를 연결한다.
제1 상부 클리어런스 영역(510a)에는 제1 도체 영역(560)이 정의된다. 제1 도체 영역(560)은 제1 상부 클리어런스 영역(510a) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제1 도체 영역(560)은 상부 방사체(540a) 및 하부 방사체(540b)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제1 도체 영역(560)은 제1 상부 클리어런스 영역(510a)을 형성함과 동시에 형성될 수 있다. 즉, 제1 도체 영역(560)은 제1 상부 클리어런스 영역(510a)을 형성하는 공정에서 제1 도체 영역(560)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제1 도체 영역(560)은 제1 상부 클리어런스 영역(510a) 내에서 제1 상부 클리어런스 영역(510a)의 외주와 이격되고, 상부 방사체(540a)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제1 도체 영역(560)에는 제1 커버레이층의 제거 여부에 따라 제1 급전 도체(561)와 제1 급전 라인(562)이 정의될 수 있다.
제1 급전 도체(561)는 제1 도체 영역(560) 중에서 제1 커버레이층이 제거된 영역이다. 제1 급전 도체(561)는 제1 급전부(도 5 참조) 및 제1 급전 라인(562)과 연결된다. 제1 급전 도체(561)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제1 급전부가 연결된다.
제1 급전 라인(562)은 제1 도체 영역(560) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제1 급전 라인(562)은 제1 급전 도체(561) 및 상부 방사체(540a)와 연결된다. 제1 급전 라인(562)의 제1 단부는 제1 급전 도체(561)와 연결되고, 제1 급전 라인(562)의 제2 단부는 상부 방사체(540a)와 연결된다.
제2 상부 클리어런스 영역(520a)에는 제2 도체 영역(570)이 정의된다. 제2 도체 영역(570)은 제2 상부 클리어런스 영역(520a) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제2 도체 영역(570)은 상부 방사체(540a) 및 하부 방사체(540b)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제2 도체 영역(570)은 제2 상부 클리어런스 영역(520a)을 형성함과 동시에 형성될 수 있다. 즉, 제2 도체 영역(570)은 제2 상부 클리어런스 영역(520a)을 형성하는 공정에서 제2 도체 영역(570)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제2 도체 영역(570)은 제2 상부 클리어런스 영역(520a) 내에서 제2 상부 클리어런스 영역(520a)의 외주와 이격되고, 상부 방사체(540a)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제2 도체 영역(570)에는 제1 커버레이층의 제거 여부에 따라 제2 급전 도체(571)와 제2 급전 라인(572)이 정의될 수 있다.
제2 급전 도체(571)는 제2 도체 영역(570) 중에서 제1 커버레이층이 제거된 영역이다. 제2 급전 도체(571)는 제2 급전부(도 5 참조) 및 제2 급전 라인(572)과 연결된다. 제2 급전 도체(571)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제2 급전부가 연결된다.
제2 급전 라인(572)은 제2 도체 영역(570) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제2 급전 라인(572)은 제2 급전 도체(571) 및 상부 방사체(540a)와 연결된다. 제2 급전 라인(572)의 제1 단부는 제2 급전 도체(571)와 연결되고, 제2 급전 라인(572)의 제2 단부는 상부 방사체(540a)와 연결된다.
회로 기판(500)의 하면에는 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b) 및 제3 하부 클리어런스 영역(530b)이 정의된다.
제1 하부 클리어런스 영역(510b)은 회로 기판(500)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 제1 하부 클리어런스 영역(510b)은 회로 기판(500)의 수지층을 사이에 두고 제1 상부 클리어런스 영역(510a)과 대향 배치되도록 정의된다.
일례로, 제1 하부 클리어런스 영역(510b)은 회로 기판(500)의 제1 측면에서 회로 기판(500)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(500)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(500)이 형성하는 측면들 중에서 하나의 측면이다.
제2 하부 클리어런스 영역(520b)은 회로 기판(500)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 제2 하부 클리어런스 영역(520b)은 회로 기판(500)의 수지층을 사이에 두고 제2 상부 클리어런스 영역(520a)과 대향 배치되도록 정의된다.
일례로, 제2 하부 클리어런스 영역(520b)은 회로 기판(500)의 제2 측면에서 회로 기판(500)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(500)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(500)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
제3 하부 클리어런스 영역(530b)은 회로 기판(500)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 제3 하부 클리어런스 영역(530b)은 제1 하부 클리어런스 영역(510b) 및 제2 하부 클리어런스 사이에 정의된다. 제3 하부 클리어런스 영역(530b)은 회로 기판(500)의 수지층을 사이에 두고 제3 상부 클리어런스 영역(530a)과 대향 배치되도록 정의된다.
일례로, 제3 하부 클리어런스 영역(530b)은 사각형 형상으로 정의된다. 제3 하부 클리어런스 영역(530b)은 인접한 두 변이 각각 제1 하부 클리어런스 영역(510b) 및 제2 하부 클리어런스 영역(520b)의 일변과 마주하도록 정의된다. 이때, 제3 하부 클리어런스 영역(530b)은 제1 하부 클리어런스 영역(510b) 및 제2 하부 클리어런스 영역(520b)과 소정 간격 이격되도록 정의된다.
회로 기판(500)의 하면은 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b) 및 제3 하부 클리어런스 영역(530b)을 통해 4개의 영역으로 구획된다. 그에 따라, 회로 기판(500)의 하면에는 하부 방사체(540b), 하부 그라운드(550b), 제1 하부 연결 도체(552b) 및 제2 하부 연결 도체(554b)가 정의된다.
하부 방사체(540b)는 회로 기판(500)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(500)의 하면 중에서 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b) 및 제3 하부 클리어런스 영역(530b)으로 둘러싸인 영역이다. 이때, 하부 방사체(540b)는 회로 기판(500)의 수지층을 사이에 두고 상부 방사체(540a)와 대향되도록 배치된다.
하부 그라운드(550b)는 회로 기판(500)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(500)의 하면 중에서 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b) 및 제3 하부 클리어런스 영역(530b)을 둘러싸는 영역이다. 이때, 하부 그라운드(550b)는 회로 기판(500)의 수지층을 사이에 두고 상부 그라운드(550a)와 대향되도록 배치되며, 다른 비아 홀(580)을 통해 상부 그라운드(550a)와 연결될 수 있다.
제1 하부 연결 도체(552b)는 회로 기판(500)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역이다. 제1 하부 연결 도체(552b)는 회로 기판(500)의 하면 중에서 제1 하부 클리어런스 영역(510b)과 제3 하부 클리어런스 영역(530b) 사이에 정의되어, 하부 방사체(540b)와 하부 그라운드(550b)를 연결한다.
제2 하부 연결 도체(554b)는 회로 기판(500)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역이다. 제2 하부 연결 도체(554b)는 회로 기판(500)의 하면 중에서 제2 하부 클리어런스 영역(520b)과 제3 하부 클리어런스 영역(530b) 사이에 정의되어 하부 방사체(540b)와 하부 그라운드(550b)를 연결한다.
비아 홀(580)은 상부 방사체(540a) 및 하부 방사체(540b)를 연결하여 PIFA 안테나를 구성한다. 즉, 비아 홀(580)은 회로 기판(500; 즉, 상부 방사체(540a), 회로 기판(500)의 수지층 및 하부 방사체(540b))를 관통한다. 비아 홀(580)은 내벽면에 금속층(미도시)이 형성되거나, 내부에 금속이 충진되어 상부 방사체(540a)의 제1 금속층과 하부 방사체(540b)의 제2 금속층을 연결한다.
이처럼, 상부 방사체(540a) 및 하부 방사체(540b)는 복수의 비아 홀(580)로 연결되고, 상부 그라운드(550a) 및 하부 그라운드(550b)에 연결된다. 상부 방사체(540a) 및 하부 방사체(540b)는 제1 도체 영역(560) 및 제2 도체 영역(570)을 통해 급전되어 제1 주파수 대역에 공진하는 PIFA 안테나로 동작한다.
이와 함께, 제1 도체 영역(560) 및 제2 도체 영역(570)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다.
도 13 및 도 14를 참조하면, 본 발명의 제6 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(600), 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620), 제3 상부 클리어런스 영역(630), 방사체(640), 상부 그라운드(650a), 제1 상부 연결 도체(652), 제2 상부 연결 도체(654), 제1 도체 영역(660), 제2 도체 영역(670), 하부 클리어런스 영역(680) 및 하부 그라운드(650b)를 포함하여 구성된다.
회로 기판(600)은 일반적인 인쇄회로기판으로, 수지층, 금속층 및 커버레이층 등이 적층된 적층 기판이다. 회로 기판(600)은 수지층과 금속층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다. 회로 기판(600)은 금속층과 커버레이층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다.
이하에서는, 회로 기판(600)이 수지층, 수지층의 상면에 적층된 제1 금속층, 제1 금속층의 상면에 적층된 제1 커버레이층, 수지층의 하면에 적층된 제2 금속층, 제2 금속층의 하면에 적층된 제2 커버레이층을 포함하여 구성된 것으로 예를 들어 설명하기로 한다.
회로 기판(600)의 상면에는 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620) 및 제3 상부 클리어런스 영역(630)이 정의된다.
제1 상부 클리어런스 영역(610)은 회로 기판(600)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제1 상부 클리어런스 영역(610)은 회로 기판(600)의 제1 측면에서 회로 기판(600)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(600)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(600)이 형성하는 측면들 중에서 하나의 측면이다.
제2 상부 클리어런스 영역(620)은 회로 기판(600)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제2 상부 클리어런스 영역(620)은 회로 기판(600)의 제2 측면에서 회로 기판(600)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(600)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(600)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
제3 상부 클리어런스 영역(630)은 회로 기판(600)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 제3 상부 클리어런스 영역(630)은 제1 상부 클리어런스 영역(610) 및 제2 상부 클리어런스 사이에 정의된다. 일례로, 제3 상부 클리어런스 영역(630)은 사각형 형상으로 정의된다. 제3 상부 클리어런스 영역(630)은 인접한 두 변이 각각 제1 상부 클리어런스 영역(610) 및 제2 상부 클리어런스 영역(620)의 일변과 마주하도록 정의된다. 이때, 제3 상부 클리어런스 영역(630)은 제1 상부 클리어런스 영역(610) 및 제2 상부 클리어런스 영역(620)과 소정 간격 이격되도록 정의된다.
회로 기판(600)의 상면은 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620) 및 제3 상부 클리어런스 영역(630)을 통해 4개의 영역으로 구획된다. 그에 따라, 회로 기판(600)의 상면에는 방사체(640), 상부 그라운드(650a), 제1 상부 연결 도체(652) 및 제2 상부 연결 도체(654)가 정의된다.
방사체(640)는 회로 기판(600)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(600)의 상면 중에서 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620) 및 제3 상부 클리어런스 영역(630)으로 둘러싸인 영역이다.
일례로, 제1 상부 클리어런스 영역(610) 및 제2 상부 클리어런스 영역(620)이 직사각형 형상으로 형성된 경우, 방사체(640)는 회로 기판(600)의 제1 측면과 제2 측면이 접하는 제1 꼭지점에서 제1 측면을 따라 제1 상부 클리어런스 영역(610)까지 연장된 직선과 제2 꼭지점에서 제2 측면을 따라 제2 상부 클리어런스 영역(620)까지 연장된 직선이 이루는 사각형 형상의 영역으로 정의될 수 있다. 이때, 회로 기판(600)의 제1 측면 및 제2 측면과 각각 대향되는 방사체(640)의 두 변이 접하는 꼭지점은 제1 상부 클리어런스 영역(610) 및 제2 상부 클리어런스 영역(620)과 마주하는 제3 상부 클리어런스 영역(630)의 두 변이 접하는 꼭지점에 대응된다.
상부 그라운드(650a)는 회로 기판(600)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(600)의 상면 중에서 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620) 및 제3 상부 클리어런스 영역(630)을 둘러싸는 영역이다. 일례로, 상부 그라운드(650a)는 회로 기판(600)의 상면 중에서 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620) 및 방사체(640)가 이루는 사각형의 두변을 둘러싸는 'ㄱ' 형상의 영역으로 정의될 수 있다.
제1 상부 연결 도체(652)는 회로 기판(600)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역이다. 제1 상부 연결 도체(652)는 회로 기판(600)의 상면 중에서 제1 상부 클리어런스 영역(610)과 제3 상부 클리어런스 영역(630) 사이에 정의되어, 방사체(640)와 상부 그라운드(650a)를 연결한다.
제2 상부 연결 도체(654)는 회로 기판(600)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역이다. 제2 상부 연결 도체(654)는 회로 기판(600)의 상면 중에서 제2 상부 클리어런스 영역(620)과 제3 상부 클리어런스 영역(630) 사이에 정의되어 방사체(640)와 상부 그라운드(650a)를 연결한다.
제1 상부 클리어런스 영역(610)에는 제1 도체 영역(660)이 정의된다. 제1 도체 영역(660)은 제1 상부 클리어런스 영역(610) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제1 도체 영역(660)은 방사체(640) 및 하부 방사체(640)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제1 도체 영역(660)은 제1 상부 클리어런스 영역(610)을 형성함과 동시에 형성될 수 있다. 즉, 제1 도체 영역(660)은 제1 상부 클리어런스 영역(610)을 형성하는 공정에서 제1 도체 영역(660)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제1 도체 영역(660)은 제1 상부 클리어런스 영역(610) 내에서 제1 상부 클리어런스 영역(610)의 외주와 이격되고, 방사체(640)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제1 도체 영역(660)에는 제1 커버레이층의 제거 여부에 따라 제1 급전 도체(661)와 제1 급전 라인(662)이 정의될 수 있다.
제1 급전 도체(661)는 제1 도체 영역(660) 중에서 제1 커버레이층이 제거된 영역이다. 제1 급전 도체(661)는 제1 급전부(도 5 참조) 및 제1 급전 라인(662)과 연결된다. 제1 급전 도체(661)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제1 급전부가 연결된다.
제1 급전 라인(662)은 제1 도체 영역(660) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제1 급전 라인(662)은 제1 급전 도체(661) 및 방사체(640)와 연결된다. 제1 급전 라인(662)의 제1 단부는 제1 급전 도체(661)와 연결되고, 제1 급전 라인(662)의 제2 단부는 방사체(640)와 연결된다.
제2 상부 클리어런스 영역(620)에는 제2 도체 영역(670)이 정의된다. 제2 도체 영역(670)은 제2 상부 클리어런스 영역(620) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제2 도체 영역(670)은 방사체(640) 및 하부 방사체(640)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제2 도체 영역(670)은 제2 상부 클리어런스 영역(620)을 형성함과 동시에 형성될 수 있다. 즉, 제2 도체 영역(670)은 제2 상부 클리어런스 영역(620)을 형성하는 공정에서 제2 도체 영역(670)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제2 도체 영역(670)은 제2 상부 클리어런스 영역(620) 내에서 제2 상부 클리어런스 영역(620)의 외주와 이격되고, 방사체(640)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제2 도체 영역(670)에는 제1 커버레이층의 제거 여부에 따라 제2 급전 도체(671)와 제2 급전 라인(672)이 정의될 수 있다.
제2 급전 도체(671)는 제2 도체 영역(670) 중에서 제1 커버레이층이 제거된 영역이다. 제2 급전 도체(671)는 제2 급전부(도 5 참조) 및 제2 급전 라인(672)과 연결된다. 제2 급전 도체(671)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제2 급전부가 연결된다.
제2 급전 라인(672)은 제2 도체 영역(670) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제2 급전 라인(672)은 제2 급전 도체(671) 및 방사체(640)와 연결된다. 제2 급전 라인(672)의 제1 단부는 제2 급전 도체(671)와 연결되고, 제2 급전 라인(672)의 제2 단부는 방사체(640)와 연결된다.
회로 기판(600)의 하면에는 하부 클리어런스 영역(680) 및 하부 그라운드(650b)가 정의된다.
하부 클리어런스 영역(680)은 회로 기판(600)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 하부 클리어런스 영역(680)은 회로 기판(600)의 수지층을 사이에 두고 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620), 제3 상부 클리어런스 영역(630), 방사체(640), 제1 상부 연결 도체(652) 및 제2 상부 연결 도체(654)를 포함한 영역과 대향 배치되도록 정의된다.
하부 그라운드(650b)는 회로 기판(600)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(600)의 하면 중에서 하부 클리어런스 영역(680)을 제외한 영역이다. 이때, 하부 그라운드(650b)는 회로 기판(600)의 수지층을 사이에 두고 상부 그라운드(650a)와 대향되도록 배치된다. 여기서, 하부 그라운드(650b)는 상부 그라운드(650a)와 비아홀을 통해 연결될 수도 있다.
도 15을 참조하면, 본 발명의 제5 실시 예 및 제6 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(500, 600)에 정의된 방사체(540, 640)가 제1 도체 영역(560, 660)을 통해 제1 급전과 연결되고, 제2 도체 영역(570, 670)을 통해 제2 급전과 연결된다. 방사체(540, 640)는 2개의 그라운드 라인(552, 650 및 554, 654)을 통해 회로 기판(500, 600)에 정의된 그라운드(550, 650)와 연결된다. 이에, 회로 기판(500, 600)에 정의된 방사체(540, 640)는 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 도체 영역(560, 660) 및 제2 도체 영역(570, 670)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다.
도 16 및 도 17을 참조하면, 본 발명의 제7 실시 예에 따른 다중 대역 안테나 모듈은 본 발명의 제5 실시 예에 따른 다중 대역 안테나 모듈의 변형 구조이다.
이때, 회로 기판(700), 제1 상부 클리어런스 영역(710a), 제2 상부 클리어런스 영역(720a), 제3 상부 클리어런스 영역(730a), 상부 방사체(740a), 상부 그라운드(750a), 제1 상부 연결 도체(752a), 제2 상부 연결 도체(754a), 제1 도체 영역(760), 제2 도체 영역(770), 제1 하부 클리어런스 영역(710b), 제2 하부 클리어런스 영역(720b), 제3 하부 클리어런스 영역(730b), 하부 방사체(740b), 하부 그라운드(750b), 제1 하부 연결 도체(752b), 제3 하부 연결 도체(754b) 및 비아 홀(780)은 제5 실시 예에 따른 다중 대역 안테나 모듈의 회로 기판(500), 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a), 제3 상부 클리어런스 영역(530a), 상부 방사체(540a), 상부 그라운드(550a), 제1 상부 연결 도체(552a), 제2 상부 연결 도체(554a), 제1 도체 영역(560), 제2 도체 영역(570), 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b), 제3 하부 클리어런스 영역(530b), 하부 방사체(540b), 하부 그라운드(550b), 제1 하부 연결 도체(552b), 제2 하부 연결 도체(554b) 및 비아 홀(580)과 동일하므로 상세한 설명을 생략한다.
제1 도체 영역(760)에는 임피던스(Impedance) 조정을 위한 제1 매칭 회로(792)가 연결될 수 있다. 제1 매칭 회로(792)는 제1 도체 영역(760)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
제2 도체 영역(770)에는 임피던스(Impedance) 조정을 위한 제2 매칭 회로(794)가 연결될 수 있다. 제2 매칭 회로(794)는 제2 도체 영역(770)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
도 18 및 도 19를 참조하면, 본 발명의 제8 실시 예에 따른 다중 대역 안테나 모듈은 본 발명의 제6 실시 예에 따른 다중 대역 안테나 모듈의 변형 구조이다.
이때, 회로 기판(800), 제1 상부 클리어런스 영역(810), 제2 상부 클리어런스 영역(820), 제3 상부 클리어런스 영역(830), 방사체(840), 상부 그라운드(850a), 제1 상부 연결 도체(852), 제2 상부 연결 도체(854), 제1 도체 영역(860), 제2 도체 영역(870), 하부 클리어런스 영역(890) 및 하부 그라운드(850b)는 제6 실시 예에 따른 다중 대역 안테나 모듈의 회로 기판(600), 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620), 제3 상부 클리어런스 영역(630), 방사체(640), 상부 그라운드(650a), 제1 상부 연결 도체(652), 제2 상부 연결 도체(654), 제1 도체 영역(660), 제2 도체 영역(670), 하부 클리어런스 영역(680) 및 하부 그라운드(650b)와 동일하므로 상세한 설명을 생략한다.
제1 도체 영역(810)에는 임피던스(Impedance) 조정을 위한 제1 매칭 회로(882)가 연결될 수 있다. 제1 매칭 회로(882)는 제1 도체 영역(810)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
제2 도체 영역(820)에는 임피던스(Impedance) 조정을 위한 제2 매칭 회로(884)가 연결될 수 있다. 제2 매칭 회로(884)는 제2 도체 영역(820)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
도 20을 참조하면, 본 발명의 제7 실시 예 및 제8 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(700, 800)에 정의된 방사체(740, 840)가 제1 도체 영역(760, 860)을 통해 제1 급전과 연결되고, 제2 도체 영역(770, 870)을 통해 제2 급전과 연결되고, 2개의 그라운드 라인(752, 754 또는 852, 854)을 통해 회로 기판(700, 800)에 정의된 그라운드(750, 850)와 연결된다. 이에, 회로 기판(700, 800)에 정의된 방사체(740, 840)는 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 도체 영역(760, 860) 및 제2 도체 영역(770, 870)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다. 이때, 제1 도체 영역(760, 860) 및 제2 도체 영역(770, 870)에는 제1 매칭 회로(780, 882) 및 제2 매칭 회로(790, 884)가 각각 배치되어 PIFA 안테나 및 모노폴 안테나의 반사 손실 (Γ)을 최소화한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 수지층의 상면에 제1 금속층이 적층되고, 상기 수지층의 하면에 제2 금속층이 적층되어 구성된 회로 기판을 포함하고,
    상기 회로 기판의 상면에는,
    상기 회로 기판의 제1 측면에서 상기 회로 기판의 중심점 방향으로 형성된 제1 상부 클리어런스 영역;
    상기 회로 기판의 제1 측면과 접하는 상기 회로 기판의 제2 측면에서 상기 회로 기판의 중심점 방향으로 형성되고, 상기 제1 상부 클리어런스 영역과 이격된 제2 상부 클리어런스 영역;
    상기 회로 기판의 제1 측면 및 제2 측면과 상기 제1 상부 클리어런스 영역 및 상기 제2 상부 클리어런스 영역으로 둘러싸인 상부 방사체;
    상기 회로 기판의 제1 측면 및 제2 측면에 각각 대향되는 상기 회로 기판의 제3 측면 및 제4 측면과 상기 제1 상부 클리어런스 영역 및 상기 제2 상부 클리어런스 영역으로 둘러싸인 상부 그라운드;
    상기 제1 상부 클리어런스 영역에 배치되어 상기 상부 방사체와 연결되고, 상기 상부 방사체를 급전하는 제1 도체 영역; 및
    상기 제2 상부 클리어런스 영역에 배치되어 상기 상부 방사체와 연결되고, 상기 상부 방사체를 급전하는 제2 도체 영역이 정의된 다중 대역 안테나 모듈.
  2. 제1항에 있어서,
    상기 제1 상부 클리어런스 영역 및 상기 제2 상부 클리어런스 영역은 상기 회로 기판의 상면 중에서 상기 제1 금속층이 제거된 영역이고,
    상기 상부 방사체 및 상기 상부 그라운드는 상기 회로 기판의 상면 중에서 상기 제1 금속층이 제거되지 않은 영역인 다중 대역 안테나 모듈.
  3. 제1항에 있어서,
    상기 회로 기판의 상면에는,
    상기 회로 기판의 상면 중에서 제1 금속층이 제거된 영역으로, 상기 제1 상부 클리어런스 영역 및 상기 제2 상부 클리어런스 영역 사이에 배치된 제3 상부 클리어런스 영역이 더 정의된 다중 대역 안테나 모듈.
  4. 제3항에 있어서,
    상기 제3 상부 클리어런스 영역의 제1 변은 상기 회로 기판의 중심점에 인접한 상기 제1 상부 클리어런스 영역의 단부와 마주하도록 배치되고,
    상기 제3 상부 클리어런스 영역의 제1 변과 인접한 상기 제3 상부 클리어런스 영역의 제2 변은 상기 회로 기판의 중심점에 인접한 상기 제2 상부 클리어런스 영역의 단부와 마주하도록 배치된 다중 대역 안테나 모듈.
  5. 제3항에 있어서,
    상기 회로 기판의 상면에는,
    상기 제1 상부 클리어런스 영역 및 상기 제3 상부 클리어런스 영역 사이의 영역으로, 상기 상부 방사체와 상기 상부 그라운드를 연결하는 제1 상부 연결 도체; 및
    상기 제2 상부 클리어런스 영역 및 상기 제3 상부 클리어런스 영역 사이의 영역으로, 상기 상부 방사체와 상기 상부 그라운드를 연결하는 제2 상부 연결 도체가 더 정의된 다중 대역 안테나 모듈.
  6. 제3항에 있어서,
    상기 회로 기판의 하면에는,
    상기 회로 기판의 하면 중에서 제2 금속층이 제거된 영역으로, 상기 제1 상부 클리어런스 영역, 상기 제2 상부 클리어런스 영역, 상기 제3 상부 클리어런스 영역 및 상기 상부 방사체와 중첩된 하부 클리어런스 영역; 및
    상기 회로 기판의 하면 중에서 상기 하부 클리어런스 영역을 제외한 영역으로, 상기 상부 그라운드와 중첩된 하부 그라운드가 정의된 다중 대역 안테나 모듈.
  7. 제1항에 있어서,
    상기 제1 도체 영역 및 상기 제2 도체 영역은,
    급전원과 연결되는 급전 도체; 및
    제1 단부가 상기 급전 도체와 연결되고, 제2 단부가 상기 상부 방사체와 연결된 급전 라인을 포함하는 다중 대역 안테나 모듈.
  8. 제7항에 있어서,
    상기 제1 도체 영역의 급전 도체 및 급전 라인을 지나면서 상기 회로 기판의 제1 측면과 평행한 제1 가상 직선은
    상기 제2 도체 영역의 급전 도체 및 급전 라인을 지나면서 상기 회로 기판의 제2 측면과 평행한 제2 가상 직선과 직교하는 다중 대역 안테나 모듈.
  9. 제1항에 있어서,
    상기 회로 기판은,
    상기 제1 도체 영역에 배치된 제1 매칭 회로; 및
    상기 제2 도체 영역에 배치된 제2 매칭 회로를 포함하는 다중 대역 안테나 모듈.
  10. 제1항에 있어서,
    상기 회로 기판의 하면에는,
    상기 회로 기판의 제1 측면에서 상기 회로 기판의 중심점 방향으로 형성되어 상기 제1 상부 클리어런스 영역과 중첩된 제1 하부 클리어런스 영역;
    상기 회로 기판의 제1 측면과 접하는 상기 회로 기판의 제2 측면에서 상기 회로 기판의 중심점 방향으로 형성되어 상기 제2 상부 클리어런스 영역과 중첩되고, 상기 제1 하부 클리어런스 영역과 이격된 제2 하부 클리어런스 영역;
    상기 회로 기판의 제1 측면 및 제2 측면과 상기 제1 하부 클리어런스 영역 및 상기 제2 하부 클리어런스 영역으로 둘러싸인 하부 방사체; 및
    상기 회로 기판의 제1 측면 및 제2 측면에 각각 대향되는 상기 회로 기판의 제3 측면 및 제4 측면과 상기 제1 하부 클리어런스 영역 및 상기 제2 하부 클리어런스 영역으로 둘러싸인 하부 그라운드가 정의된 다중 대역 안테나 모듈.
  11. 제10항에 있어서,
    상기 하부 방사체는 상기 회로 기판을 관통하는 하나 이상의 비아 홀을 통해 상기 상부 방사체와 연결된 다중 대역 안테나 모듈.
  12. 제10항에 있어서,
    상기 회로 기판의 하면에는,
    상기 회로 기판의 하면 중에서 상기 제2 금속층이 제거된 영역으로, 상기 제1 하부 클리어런스 영역 및 상기 제2 하부 클리어런스 영역 사이에 배치되고, 상기 회로 기판의 상면에 정의된 제3 상부 클리어런스 영역과 중첩된 제3 하부 클리어런스 영역이 더 정의된 다중 대역 안테나 모듈.
  13. 제12항에 있어서,
    상기 제3 하부 클리어런스 영역의 제1 변은 상기 회로 기판의 중심점에 인접한 상기 제1 하부 클리어런스 영역의 단부와 마주하도록 배치되고,
    상기 제1 변과 인접한 상기 제3 하부 클리어런스 영역의 제2 변은 상기 회로 기판의 중심점에 인접한 상기 제2 하부 클리어런스 영역의 단부와 마주하도록 배치된 다중 대역 안테나 모듈.
  14. 제12항에 있어서,
    상기 회로 기판의 하면에는,
    상기 제1 하부 클리어런스 영역 및 상기 제3 하부 클리어런스 영역 사이의 영역으로, 상기 하부 방사체와 상기 하부 그라운드를 연결하는 제1 하부 연결 도체; 및
    상기 제2 하부 클리어런스 영역 및 상기 제3 하부 클리어런스 영역 사이의 영역으로, 상기 하부 방사체와 상기 하부 그라운드를 연결하는 제2 하부 연결 도체가 더 정의된 다중 대역 안테나 모듈.
  15. 제10항에 있어서,
    상기 제1 하부 클리어런스 영역 및 상기 제2 하부 클리어런스 영역은 상기 회로 기판의 하면 중에서 상기 제2 금속층이 제거된 영역이고,
    상기 하부 방사체 및 상기 하부 그라운드는 상기 회로 기판의 하면 중에서 상기 제2 금속층이 제거되지 않은 영역인 다중 대역 안테나 모듈.
  16. 제1항에 있어서,
    상기 회로 기판의 하면에는,
    상기 회로 기판의 하면 중에서 제2 금속층이 제거된 영역으로, 상기 제1 상부 클리어런스 영역, 상기 제2 상부 클리어런스 영역 및 상기 상부 방사체와 중첩된 하부 클리어런스 영역; 및
    상기 회로 기판의 하면 중에서 상기 하부 클리어런스 영역을 제외한 영역으로, 상기 상부 그라운드와 중첩된 하부 그라운드가 정의된 다중 대역 안테나 모듈.
  17. 제1항에 있어서,
    상기 회로 기판의 제1 측면은 상기 회로 기판의 제2 측면과 직교하고,
    상기 제1 도체 영역은 상기 회로 기판의 제1 측면과 평행하고, 상기 제2 도체 영역은 상기 회로 기판의 제2 측면과 평행한 다중 대역 안테나 모듈.
PCT/KR2022/015202 2021-10-14 2022-10-07 다중 대역 안테나 모듈 WO2023063665A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210136211A KR102622234B1 (ko) 2021-10-14 2021-10-14 다중 대역 안테나 모듈
KR10-2021-0136211 2021-10-14

Publications (1)

Publication Number Publication Date
WO2023063665A1 true WO2023063665A1 (ko) 2023-04-20

Family

ID=85988474

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/015202 WO2023063665A1 (ko) 2021-10-14 2022-10-07 다중 대역 안테나 모듈

Country Status (2)

Country Link
KR (1) KR102622234B1 (ko)
WO (1) WO2023063665A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773040B2 (en) * 2007-03-19 2010-08-10 Research In Motion Limited Dual-band F-slot patch antenna
KR20120080929A (ko) * 2011-01-10 2012-07-18 라디나 주식회사 내장형 안테나
KR101640709B1 (ko) * 2015-04-06 2016-07-18 한양대학교 산학협력단 고감도 그라운드 방사 안테나
US10741929B2 (en) * 2012-11-12 2020-08-11 Nec Corporation Antenna and wireless communication device
KR20210041366A (ko) * 2019-10-07 2021-04-15 주식회사 아모텍 차량용 스마트 안테나 모듈

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662537B1 (ko) 2019-05-10 2024-05-02 삼성전자 주식회사 이중 대역 안테나 및 그것을 포함하는 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773040B2 (en) * 2007-03-19 2010-08-10 Research In Motion Limited Dual-band F-slot patch antenna
KR20120080929A (ko) * 2011-01-10 2012-07-18 라디나 주식회사 내장형 안테나
US10741929B2 (en) * 2012-11-12 2020-08-11 Nec Corporation Antenna and wireless communication device
KR101640709B1 (ko) * 2015-04-06 2016-07-18 한양대학교 산학협력단 고감도 그라운드 방사 안테나
KR20210041366A (ko) * 2019-10-07 2021-04-15 주식회사 아모텍 차량용 스마트 안테나 모듈

Also Published As

Publication number Publication date
KR20230053074A (ko) 2023-04-21
KR102622234B1 (ko) 2024-01-08

Similar Documents

Publication Publication Date Title
WO2018182109A1 (ko) 다중대역 기지국 안테나
WO2018182091A1 (ko) 링형 안테나 및 이를 구비한 이어 모듈
WO2020153823A1 (ko) 복수의 인쇄 회로 기판들이 적층된 안테나 모듈 및 이를 포함하는 전자 장치
WO2021201529A1 (ko) 메탈 플레이트 및 안테나 필터 유닛을 포함하는 안테나 유닛
WO2021010776A1 (en) Flexible cable
WO2021187794A1 (ko) 복수의 안테나를 포함하는 전자 장치
WO2020153629A1 (ko) 안테나를 포함하는 전자 장치
WO2020076040A1 (ko) 리셉터클 커넥터
WO2019017634A1 (en) ELECTRONIC DEVICE HAVING ANTENNA ELEMENT AND METHOD FOR MANUFACTURING THE SAME
WO2022080923A1 (ko) 안테나용 rf 모듈, rf 모듈 조립체 및 이를 포함하는 안테나 장치
WO2023063665A1 (ko) 다중 대역 안테나 모듈
WO2019199050A1 (en) Antenna and unit-cell structure
WO2019017594A1 (ko) 내장형 안테나를 갖는 무선통신칩, 무선통신칩용 내장형 안테나, 및 내장형 안테나를 갖는 무선통신칩의 제조 방법
WO2020256396A1 (ko) 기판 커넥터
WO2017135755A1 (ko) 안테나 모듈
WO2020159098A1 (ko) 무선 통신 장치
WO2021085919A1 (ko) 안테나 구조체, 이를 포함하는 안테나 어레이 및 디스플레이 장치
WO2022124783A1 (ko) 안테나용 rf 모듈 및 이를 포함하는 안테나 장치
WO2018034483A1 (ko) 근거리 통신용 안테나 모듈
WO2022092728A1 (ko) 안테나용 rf 모듈, rf 모듈 조립체 및 이를 포함하는 안테나 장치
WO2022035109A1 (ko) 안테나 장치
WO2020180112A1 (ko) 연성 회로 기판 및 이를 포함하는 무선 단말기
WO2022114818A1 (ko) 에어 스트립 구조를 가지는 급전 선로를 포함하는 안테나 조립체 및 이를 이용한 안테나 장치
WO2020022656A1 (ko) 안테나 장치
WO2024019578A1 (ko) 복수의 방사체 어레이들을 구비하는 안테나 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22881293

Country of ref document: EP

Kind code of ref document: A1