KR102622234B1 - 다중 대역 안테나 모듈 - Google Patents
다중 대역 안테나 모듈 Download PDFInfo
- Publication number
- KR102622234B1 KR102622234B1 KR1020210136211A KR20210136211A KR102622234B1 KR 102622234 B1 KR102622234 B1 KR 102622234B1 KR 1020210136211 A KR1020210136211 A KR 1020210136211A KR 20210136211 A KR20210136211 A KR 20210136211A KR 102622234 B1 KR102622234 B1 KR 102622234B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- clearance area
- area
- conductor
- radiator
- Prior art date
Links
- 239000004020 conductor Substances 0.000 claims abstract description 294
- 239000002184 metal Substances 0.000 claims description 143
- 239000011347 resin Substances 0.000 claims description 51
- 229920005989 resin Polymers 0.000 claims description 51
- 230000000149 penetrating effect Effects 0.000 claims description 2
- PEZNEXFPRSOYPL-UHFFFAOYSA-N (bis(trifluoroacetoxy)iodo)benzene Chemical compound FC(F)(F)C(=O)OI(OC(=O)C(F)(F)F)C1=CC=CC=C1 PEZNEXFPRSOYPL-UHFFFAOYSA-N 0.000 abstract description 27
- 230000005404 monopole Effects 0.000 abstract description 13
- 238000002955 isolation Methods 0.000 abstract description 7
- 230000010287 polarization Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
- H01Q21/24—Combinations of antenna units polarised in different directions for transmitting or receiving circularly and elliptically polarised waves or waves linearly polarised in any direction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/44—Details of, or arrangements associated with, antennas using equipment having another main function to serve additionally as an antenna, e.g. means for giving an antenna an aesthetic aspect
- H01Q1/46—Electric supply lines or communication lines
Landscapes
- Details Of Aerials (AREA)
Abstract
서로 다른 편파 특성을 갖는 안테나들을 결합하여 안테나 간의 간섭으로 인한 고립도(격리도, isolation)의 저하를 방지하도록 한 다중 대역 안테나 모듈을 제시한다. 제시된 다중 대역 안테나 모듈은 회로 기판을 포함하고, 회로 기판의 상면에는 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역, 제1 상부 클리어런스 영역, 상부 방사체 및 상부 그라운드가 정의되어 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역에는 제2 주파수 대역에 공진하는 모노폴 안테나로 동작하는 제1 도체 영역 및 제2 도체 영역이 정의된다.
Description
본 발명은 다중 대역 안테나 모듈에 관한 것으로, 더욱 상세하게는 휴대 단말, 홈 네트워크를 구성하는 전자기기 등에 실장되는 다중 대역 안테나 모듈에 관한 것이다.
최근 무선 통신 기술이 발전함에 따라 생활에 밀접한 분야에 무선 통신 기술이 적용되고 있으며, 홈 네트워크가 일례이다.
홈 네트워크의 경우 다중 대역 특성이 요구된다. 이에, 홈 네트워크에 속하는 전자 기기에는 다수의 안테나를 이용하여 다중 대역 특성을 제공하는 다중 대역 안테나 모듈이 실장되고 있다.
하지만, 다수의 안테나로 구성된 다중 대역 안테나 모듈은 편파(polarization)가 동일한 안테나 사이에서 간섭이 발생하고, 안테나 사이의 간섭으로 인해 고립도(격리도, isolation)가 저하되어 안테나 성능을 유발할 수 있다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된 종래 기술이 아닌 사항을 포함할 수 있다.
본 발명은 상기한 사정을 감안하여 제안된 것으로 서로 다른 편파 특성을 갖는 안테나들을 결합하여 안테나 간의 간섭으로 인한 고립도(격리도, isolation)의 저하를 방지하도록 한 다중 대역 안테나 모듈을 제공하는 것을 목적으로 한다.
또한, 본 발명은 서로 다른 편파 특성을 갖는 안테나들을 결합하여 채널 증가를 통해 전송량과 전송 속도를 향상시키면서 서로 다른 주파수 대역의 안테나들 간의 간섭을 방지하여 안정적인 통신이 가능하도록 한 다중 대역 안테나 모듈을 제공하는 것을 다른 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 다중 대역 안테나 모듈은 수지층의 상면에 제1 금속층이 적층되고, 수지층의 하면에 제2 금속층이 적층되어 구성된 회로 기판을 포함하고, 회로 기판의 상면에는 회로 기판의 제1 측면에서 회로 기판의 중심점 방향으로 형성된 제1 상부 클리어런스 영역, 회로 기판의 제1 측면과 접하는 회로 기판의 제2 측면에서 회로 기판의 중심점 방향으로 형성되고, 제1 상부 클리어런스 영역과 이격된 제2 상부 클리어런스 영역, 회로 기판의 제1 측면 및 제2 측면과 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역으로 둘러싸인 상부 방사체, 회로 기판의 제1 측면 및 제2 측면에 각각 대향되는 회로 기판의 제3 측면 및 제4 측면과 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역으로 둘러싸인 상부 그라운드, 제1 상부 클리어런스 영역에 배치되어 상부 방사체와 연결되고, 상부 방사체를 급전하는 제1 도체 영역 및 제2 상부 클리어런스 영역에 배치되어 상부 방사체와 연결되고, 상부 방사체를 급전하는 제2 도체 영역이 정의된다.
이때, 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역은 회로 기판의 상면 중에서 제1 금속층이 제거된 영역이고, 상부 방사체 및 상부 그라운드는 회로 기판의 상면 중에서 제1 금속층이 제거되지 않은 영역이다.
한편, 회로 기판의 상면에는 회로 기판의 상면 중에서 제1 금속층이 제거된 영역으로, 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역 사이에 배치된 제3 상부 클리어런스 영역이 더 정의될 수 있다. 이때, 제3 상부 클리어런스 영역의 제1 변은 회로 기판의 중심점에 인접한 제1 상부 클리어런스 영역의 단부와 마주하도록 배치되고, 제3 상부 클리어런스 영역의 제1 변과 인접한 제3 상부 클리어런스 영역의 제2 변은 회로 기판의 중심점에 인접한 제2 상부 클리어런스 영역의 단부와 마주하도록 배치될 수 있다.
회로 기판의 상면에는 제1 상부 클리어런스 영역 및 제3 상부 클리어런스 영역 사이의 영역으로, 상부 방사체와 상부 그라운드를 연결하는 제1 상부 연결 도체 및 제2 상부 클리어런스 영역 및 제3 상부 클리어런스 영역 사이의 영역으로, 상부 방사체와 상부 그라운드를 연결하는 제2 상부 연결 도체가 더 정의될 수도 있다.
회로 기판의 하면에는 회로 기판의 하면 중에서 제2 금속층이 제거된 영역으로, 제1 상부 클리어런스 영역, 제2 상부 클리어런스 영역, 제3 상부 클리어런스 영역 및 상부 방사체와 중첩된 하부 클리어런스 영역 및 회로 기판의 하면 중에서 하부 클리어런스 영역을 제외한 영역으로, 상부 그라운드와 중첩된 하부 그라운드가 정의될 수 있다.
제1 도체 영역 및 제2 도체 영역은 급전원과 연결되는 급전 도체 및 제1 단부가 급전 도체와 연결되고, 제2 단부가 상부 방사체와 연결된 급전 라인을 포함하고, 급전 도체는 제1 도체 영역 및 제2 도체 영역 중에서 제1 커버레이층이 제거되어 제1 금속층의 상면이 노출된 영역일 수 있다. 이때, 회로 기판은 제1 도체 영역에 배치된 제1 매칭 회로 및 제2 도체 영역에 배치된 제2 매칭 회로를 포함할 수 있다.
회로 기판의 하면에는 회로 기판의 제1 측면에서 회로 기판의 중심점 방향으로 형성되어 제1 상부 클리어런스 영역과 중첩된 제1 하부 클리어런스 영역, 회로 기판의 제1 측면과 접하는 회로 기판의 제2 측면에서 회로 기판의 중심점 방향으로 형성되어 제2 상부 클리어런스 영역과 중첩되고, 제1 하부 클리어런스 영역과 이격된 제2 하부 클리어런스 영역, 회로 기판의 제1 측면 및 제2 측면과 제1 하부 클리어런스 영역 및 제2 하부 클리어런스 영역으로 둘러싸인 하부 방사체 및 회로 기판의 제1 측면 및 제2 측면에 각각 대향되는 회로 기판의 제3 측면 및 제4 측면과 제1 하부 클리어런스 영역 및 제2 하부 클리어런스 영역으로 둘러싸인 하부 그라운드가 정의될 수 있다. 이때, 하부 방사체는 회로 기판을 관통하는 하나 이상의 비아 홀을 통해 상부 방사체와 연결될 수 있다.
한편, 회로 기판의 하면에는 회로 기판의 하면 중에서 제2 금속층이 제거된 영역으로, 제1 하부 클리어런스 영역 및 제2 하부 클리어런스 영역 사이에 배치되고, 회로 기판의 상면에 정의된 제3 상부 클리어런스 영역과 중첩된 제3 하부 클리어런스 영역이 더 정의될 수 있다. 이때, 제3 하부 클리어런스 영역의 제1 변은 회로 기판의 중심점에 인접한 제1 하부 클리어런스 영역의 단부와 마주하도록 배치되고, 제1 변과 인접한 제3 하부 클리어런스 영역의 제2 변은 회로 기판의 중심점에 인접한 제2 하부 클리어런스 영역의 단부와 마주하도록 배치될 수 있다.
회로 기판의 하면에는 제1 하부 클리어런스 영역 및 제3 하부 클리어런스 영역 사이의 영역으로, 하부 방사체와 하부 그라운드를 연결하는 제1 하부 연결 도체 및 제2 하부 클리어런스 영역 및 제3 하부 클리어런스 영역 사이의 영역으로, 하부 방사체와 하부 그라운드를 연결하는 제2 하부 연결 도체가 더 정의될 수 있다.
제1 하부 클리어런스 영역 및 제2 하부 클리어런스 영역은 회로 기판의 하면 중에서 제2 금속층이 제거된 영역이고, 하부 방사체 및 하부 그라운드는 회로 기판의 하면 중에서 제2 금속층이 제거되지 않은 영역이다.
회로 기판의 하면에는 회로 기판의 하면 중에서 제2 금속층이 제거된 영역으로, 제1 상부 클리어런스 영역, 제2 상부 클리어런스 영역 및 상부 방사체와 중첩된 하부 클리어런스 영역 및 회로 기판의 하면 중에서 하부 클리어런스 영역을 제외한 영역으로, 상부 그라운드와 중첩된 하부 그라운드가 정의될 수 있다.
본 발명에 의하면, 다중 대역 안테나 모듈은 서로 다른 편파 특성을 갖는 안테나들을 결합함으로써, 안테나 간의 간섭으로 인한 고립도(격리도, isolation)의 저하를 방지하면서 다중 대역의 신호를 수신하는 안테나를 제공할 수 있는 효과가 있다.
또한, 다중 대역 안테나 모듈은 회로기판의 금속층으로 구성된 PIFA 안테나를 급전하는 2개의 급전 라인을 형성하고, 2개의 급전 라인을 PIFA 안테나와 다른 주파수 대역에 공진하는 방사체로 구성함으로써, MIMO(Multiple Input Multiple Output) 안테나 및/또는 다이버시티(diversity) 안테나를 구현할 수 있는 효과가 있다.
또한, 다중 대역 안테나 모듈은 MIMO 안테나를 구성함으로써, 채널 손실과 간섭을 최소화할 수 있고, 채널 증가와 함께 전송량을 증가시켜 통신 송도를 향상시킬 수 있는 효과가 있다.
또한, 다중 대역 안테나 모듈은 다이버시티 안테나를 구성함으로써, 데이터 전송 용량을 증가시키면서 채널 간섭으로 인한 신호 손실을 최소화하여 안정적인 통신이 가능한 효과가 있다.
또한, 다중 대역 안테나 모듈은 회로기판의 금속층을 이용하여 PIFA 안테나를 구성함으로써, 패치 안테나를 실장하는 구조에 비해 제조 비용을 낮추면서 상대적으로 얇은 두께의 안테나를 제공할 수 있는 효과가 있다.
도 1 및 도 2는 본 발명의 제1 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 3 및 도 4는 본 발명의 제2 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 5는 본 발명의 제1 및 제2 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
도 6 및 도 7은 본 발명의 제3 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 8 및 도 9는 본 발명의 제4 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 10은 본 발명의 제3 및 제4 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
도 11 및 도 12는 본 발명의 제5 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 13 및 도 14는 본 발명의 제6 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 15는 본 발명의 제5 및 제6 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
도 16 및 도 17은 본 발명의 제7 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 18 및 도 19는 본 발명의 제8 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 20은 본 발명의 제7 및 제8 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
도 3 및 도 4는 본 발명의 제2 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 5는 본 발명의 제1 및 제2 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
도 6 및 도 7은 본 발명의 제3 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 8 및 도 9는 본 발명의 제4 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 10은 본 발명의 제3 및 제4 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
도 11 및 도 12는 본 발명의 제5 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 13 및 도 14는 본 발명의 제6 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 15는 본 발명의 제5 및 제6 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
도 16 및 도 17은 본 발명의 제7 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 18 및 도 19는 본 발명의 제8 실시 예에 따른 다중 대역 안테나 모듈을 설명하기 위한 도면.
도 20은 본 발명의 제7 및 제8 실시 예에 따른 다중 대역 안테나 모듈을 도식화한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
본 발명의 실시 예에 따른 다중 대역 안테나 모듈은 서로 다른 방사 타입(Radiation type)을 갖는 두개의 안테나를 이용해 다중 대역 안테나로 동작한다.
즉, 다중 대역 안테나 모듈은 지향성(Directional) 방사 타입의 PIFA 안테나와 무지향성(전방향성, Omni directional) 방사 타입의 모노폴 안테나를 결합하여 다중 대역 안테나로 동작한다. 이때, PIFA 안테나는 회로 기판의 금속층으로 구성된다. 모노폴 안테나는 PIFA 안테나의 급전 라인으로 구성되고, 급전 라인은 회로 기판의 금속층으로 구성된다.
다중 대역 안테나 모듈은 유사한 편파(polarization)를 갖는 안테나들로 구성되면 안테나들이 서로 간섭하여 고립도(격리도, isolation)가 저하된다.
이에, 본 발명의 실시 예에 따른 다중 대역 안테나 모듈은 서로 다른 편파를 갖는 지향성의 PIFA 안테나와 무지향성의 모노폴 안테나를 결합한 복합 구조를 제공함으로써, 안테나들 간의 간섭을 최소화하고, 이를 통해 고립도(격리도, isolation)의 저하를 최소화한다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(100), 제1 상부 클리어런스 영역(110a), 제2 상부 클리어런스 영역(120a), 상부 방사체(130a), 상부 그라운드(140a), 제1 도체 영역(150), 제2 도체 영역(160), 제1 하부 클리어런스 영역(110b), 제2 하부 클리어런스 영역(120b), 하부 방사체(130b), 하부 그라운드(140b) 및 비아 홀(170)을 포함하여 구성된다.
회로 기판(100)은 일반적인 인쇄회로기판으로, 수지층, 금속층 및 커버레이층 등이 적층된 적층 기판이다. 회로 기판(100)은 수지층과 금속층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다. 회로 기판(100)은 금속층과 커버레이층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다.
또한, 회로 기판(100)은 수지층의 양면에 금속층이 각각 적층된 적층 기판일 수도 있다. 이때, 금속층은 수지층의 표면에 금속 페이스트를 인쇄하여 형성될 수 있으며, 이외에도 다양한 방법으로 수지층의 표면에 금속층을 형성할 수 있다.
이하에서는, 회로 기판(100)이 수지층, 수지층의 상면에 적층된 제1 금속층, 제1 금속층의 상면에 적층된 제1 커버레이층, 수지층의 하면에 적층된 제2 금속층, 제2 금속층의 하면에 적층된 제2 커버레이층을 포함하여 구성된 것으로 예를 들어 설명하기로 한다.
회로 기판(100)의 상면에는 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)이 정의된다.
제1 상부 클리어런스 영역(110a)은 회로 기판(100)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제1 상부 클리어런스 영역(110a)은 회로 기판(100)의 제1 측면에서 회로 기판(100)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(100)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(100)이 형성하는 측면들 중에서 하나의 측면이다.
제2 상부 클리어런스 영역(120a)은 회로 기판(100)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제2 상부 클리어런스 영역(120a)은 회로 기판(100)의 제2 측면에서 회로 기판(100)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(100)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(100)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
회로 기판(100)의 상면은 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)을 통해 2개의 영역으로 구획된다. 그에 따라, 회로 기판(100)의 상면에는 상부 방사체(130a) 및 상부 그라운드(140a)가 정의된다.
상부 방사체(130a)는 회로 기판(100)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(100)의 상면 중에서 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)으로 둘러싸인 영역이다.
일례로, 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)이 직사각형 형상으로 형성된 경우, 상부 방사체(130a)는 회로 기판(100)의 제1 측면과 제2 측면이 접하는 제1 꼭지점에서 제1 측면을 따라 제1 상부 클리어런스 영역(110a)까지 연장된 직선과 제2 꼭지점에서 제2 측면을 따라 제2 상부 클리어런스 영역(120a)까지 연장된 직선이 이루는 사각형 형상의 영역으로 정의될 수 있다.
상부 그라운드(140a)는 회로 기판(100)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(100)의 상면 중에서 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)을 둘러싸는 영역이다.
일례로, 제1 상부 클리어런스 영역(110a) 및 제2 상부 클리어런스 영역(120a)이 직사각형 형상으로 형성된 경우, 상부 그라운드(140a)는 회로 기판(100)의 제3 측면과 제4 측면, 제1 상부 클리어런스 영역(110a)에서 제1 측면을 따라 제3 측면과 접하는 꼭지점까지 연장된 직선 및 제2 상부 클리어런스 영역(120a)에서 제2 측면을 따라 제4 측면과 접하는 꼭지점까지 연장된 직선이 이루는'ㄱ' 형상의 영역으로 정의될 수 있다.
제1 상부 클리어런스 영역(110a)에는 제1 도체 영역(150)이 정의된다. 제1 도체 영역(150)은 제1 상부 클리어런스 영역(110a) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제1 도체 영역(150)은 상부 방사체(130a) 및 하부 방사체(130b)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제1 도체 영역(150)은 제1 상부 클리어런스 영역(110a)을 형성함과 동시에 형성될 수 있다. 즉, 제1 도체 영역(150)은 제1 상부 클리어런스 영역(110a)을 형성하는 공정에서 제1 도체 영역(150)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제1 도체 영역(150)은 제1 상부 클리어런스 영역(110a) 내에서 제1 상부 클리어런스 영역(110a)의 외주와 이격되고, 상부 방사체(130a)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제1 도체 영역(150)에는 제1 커버레이층의 제거 여부에 따라 제1 급전 도체(151)와 제1 급전 라인(152)이 정의될 수 있다.
제1 급전 도체(151)는 제1 도체 영역(150) 중에서 제1 커버레이층이 제거된 영역이다. 제1 급전 도체(151)는 제1 급전부(도 5 참조) 및 제1 급전 라인(152)과 연결된다. 제1 급전 도체(151)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제1 급전부가 연결된다.
제1 급전 라인(152)은 제1 도체 영역(150) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제1 급전 라인(152)은 제1 급전 도체(151) 및 상부 방사체(130a)와 연결된다. 제1 급전 라인(152)의 제1 단부는 제1 급전 도체(151)와 연결되고, 제1 급전 라인(152)의 제2 단부는 상부 방사체(130a)와 연결된다.
제2 상부 클리어런스 영역(120a)에는 제2 도체 영역(160)이 정의된다. 제2 도체 영역(160)은 제2 상부 클리어런스 영역(120a) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제2 도체 영역(160)은 상부 방사체(130a) 및 하부 방사체(130b)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제2 도체 영역(160)은 제2 상부 클리어런스 영역(120a)을 형성함과 동시에 형성될 수 있다. 즉, 제2 도체 영역(160)은 제2 상부 클리어런스 영역(120a)을 형성하는 공정에서 제2 도체 영역(160)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제2 도체 영역(160)은 제2 상부 클리어런스 영역(120a) 내에서 제2 상부 클리어런스 영역(120a)의 외주와 이격되고, 상부 방사체(130a)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제2 도체 영역(160)에는 제1 커버레이층의 제거 여부에 따라 제2 급전 도체(161)와 제2 급전 라인(162)이 정의될 수 있다.
제2 급전 도체(161)는 제2 도체 영역(160) 중에서 제1 커버레이층이 제거된 영역이다. 제2 급전 도체(161)는 제2 급전부(도 5 참조) 및 제2 급전 라인(162)과 연결된다. 제2 급전 도체(161)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제2 급전부가 연결된다.
제2 급전 라인(162)은 제2 도체 영역(160) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제2 급전 라인(162)은 제2 급전 도체(161) 및 상부 방사체(130a)와 연결된다. 제2 급전 라인(162)의 제1 단부는 제2 급전 도체(161)와 연결되고, 제2 급전 라인(162)의 제2 단부는 상부 방사체(130a)와 연결된다.
제1 도체 영역(150) 및 제2 도체 영역(160)은 직교하도록 정의된다.
제1 도체 영역(150)은 회로 기판(100)의 제1 측면과 평행하도록 정의되고, 제2 도체 영역(160)은 회로 기판(100)의 제2 측면과 평행하도록 정의된다. 그에 따라, 제1 도체 영역(150)의 세로 방향으로 관통하는 가상 직선은 제2 도체 영역(160)을 가로 방향으로 관통하는 가상 직선과 직교한다.
다시 말해, 제1 가상 직선은 제1 도체 영역(150)의 제1 급전 도체(151) 및 제1 급전 라인(152)을 지나면서 회로 기판(100)의 제1 측면과 평행하게 정의된다. 제2 가상 직선은 제2 도체 영역(160)의 제2 급전 도체(161) 및 제2 급전 라인(162)을 지나면서 회로 기판(100)의 제2 측면과 평행하게 정의된다. 이에, 제1 가상 직선 및 제2 가상 직선은 사잇각이 90도가 되도록 교차하며, 제1 도체 영역(150) 및 제2 도체 영역(160)은 직교하도록 정의된다.
회로 기판(100)의 하면에는 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)이 정의된다.
제1 하부 클리어런스 영역(110b)은 회로 기판(100)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 제1 하부 클리어런스 영역(110b)은 회로 기판(100)의 수지층을 사이에 두고 제1 상부 클리어런스 영역(110a)과 대향 배치되도록 정의된다.
일례로, 제1 하부 클리어런스 영역(110b)은 회로 기판(100)의 제1 측면에서 회로 기판(100)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(100)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(100)이 형성하는 측면들 중에서 하나의 측면이다.
제2 하부 클리어런스 영역(120b)은 회로 기판(100)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 제2 하부 클리어런스 영역(120b)은 회로 기판(100)의 수지층을 사이에 두고 제2 상부 클리어런스 영역(120a)과 대향 배치되도록 정의된다.
일례로, 제2 하부 클리어런스 영역(120b)은 회로 기판(100)의 제2 측면에서 회로 기판(100)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(100)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(100)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
회로 기판(100)의 하면은 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)을 통해 2개의 영역으로 구획된다. 그에 따라, 회로 기판(100)의 하면에는 하부 방사체(130b) 및 하부 그라운드(140b)가 정의된다.
하부 방사체(130b)는 회로 기판(100)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(100)의 하면 중에서 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)으로 둘러싸인 영역이다. 이때, 하부 방사체(130b)는 회로 기판(100)의 수지층을 사이에 두고 상부 방사체(130a)와 대향되도록 배치된다.
일례로, 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)이 직사각형 형상으로 형성된 경우, 하부 방사체(130b)는 회로 기판(100)의 제1 측면과 제2 측면이 접하는 제1 꼭지점에서 제1 측면을 따라 제1 하부 클리어런스 영역(110b)까지 연장된 직선과 제2 꼭지점에서 제2 측면을 따라 제2 하부 클리어런스 영역(120b)까지 연장된 직선이 이루는 사각형 형상의 영역으로 정의될 수 있다.
하부 그라운드(140b)는 회로 기판(100)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(100)의 하면 중에서 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)을 둘러싸는 영역이다. 이때, 하부 그라운드(140b)는 회로 기판(100)의 수지층을 사이에 두고 상부 그라운드(140a)와 대향되도록 배치되며, 다른 비아 홀(170)을 통해 상부 그라운드(140a)와 연결될 수 있다.
일례로, 제1 하부 클리어런스 영역(110b) 및 제2 하부 클리어런스 영역(120b)이 직사각형 형상으로 형성된 경우, 하부 그라운드(140b)는 회로 기판(100)의 제3 측면과 제4 측면, 제1 하부 클리어런스 영역(110b)에서 제1 측면을 따라 제3 측면과 접하는 꼭지점까지 연장된 직선 및 제2 하부 클리어런스 영역(120b)에서 제2 측면을 따라 제4 측면과 접하는 꼭지점까지 연장된 직선이 이루는'ㄱ' 형상의 영역으로 정의될 수 있다.
비아 홀(170)은 상부 방사체(130a) 및 하부 방사체(130b)를 연결하여 PIFA 안테나를 구성한다. 즉, 비아 홀(170)은 회로 기판(100)(즉, 상부 방사체(130a), 회로 기판(100)의 수지층 및 하부 방사체(130b))를 관통한다. 비아 홀(170)은 내벽면에 금속층(미도시)이 형성되거나, 내부에 금속이 충진되어 상부 방사체(130a)의 제1 금속층과 하부 방사체(130b)의 제2 금속층을 연결한다.
이처럼, 상부 방사체(130a) 및 하부 방사체(130b)는 복수의 비아 홀(170)로 연결되고, 상부 그라운드(140a) 및 하부 그라운드(140b)에 연결된다. 상부 방사체(130a) 및 하부 방사체(130b)는 제1 도체 영역(150) 및 제2 도체 영역(160)을 통해 급전되어 제1 주파수 대역에 공진하는 PIFA 안테나로 동작한다.
이와 함께, 제1 도체 영역(150) 및 제2 도체 영역(160)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다.
도 3 및 도 4를 참조하면, 본 발명의 제2 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(200), 제1 상부 클리어런스 영역(210), 제2 상부 클리어런스 영역(220), 방사체(230), 상부 그라운드(240a), 제1 도체 영역(250), 제2 도체 영역(260), 하부 클리어런스 영역(270) 및 하부 그라운드(240b)를 포함하여 구성된다.
회로 기판(200)은 일반적인 인쇄회로기판으로, 수지층, 금속층 및 커버레이층 등이 적층된 적층 기판이다. 회로 기판(200)은 수지층과 금속층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다. 회로 기판(200)은 금속층과 커버레이층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다.
이하에서는, 회로 기판(200)이 수지층, 수지층의 상면에 적층된 제1 금속층, 제1 금속층의 상면에 적층된 제1 커버레이층, 수지층의 하면에 적층된 제2 금속층, 제2 금속층의 하면에 적층된 제2 커버레이층을 포함하여 구성된 것으로 예를 들어 설명하기로 한다.
회로 기판(200)의 상면에는 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)이 정의된다.
제1 상부 클리어런스 영역(210)은 회로 기판(200)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제1 상부 클리어런스 영역(210)은 회로 기판(200)의 제1 측면에서 회로 기판(200)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(200)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(200)이 형성하는 측면들 중에서 하나의 측면이다.
제2 상부 클리어런스 영역(220)은 회로 기판(200)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제2 상부 클리어런스 영역(220)은 회로 기판(200)의 제2 측면에서 회로 기판(200)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(200)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(200)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
회로 기판(200)의 상면은 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)을 통해 2개의 영역으로 구획된다. 그에 따라, 회로 기판(200)의 상면에는 방사체(230) 및 상부 그라운드(240a)가 정의된다.
방사체(230)는 회로 기판(200)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(200)의 상면 중에서 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)으로 둘러싸인 영역이다.
일례로, 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)이 직사각형 형상으로 형성된 경우, 방사체(230)는 회로 기판(200)의 제1 측면과 제2 측면이 접하는 제1 꼭지점에서 제1 측면을 따라 제1 상부 클리어런스 영역(210)까지 연장된 직선과 제2 꼭지점에서 제2 측면을 따라 제2 상부 클리어런스 영역(220)까지 연장된 직선이 이루는 사각형 형상의 영역으로 정의될 수 있다.
방사체(230)는 상부 그라운드(240a)와 연결되고, 제1 도체 영역(250) 및 제2 도체 영역(260)을 통해 급전된다. 그에 따라, 방사체(230)는 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 도체 영역(250) 및 제2 도체 영역(260)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다.
상부 그라운드(240a)는 회로 기판(200)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(200)의 상면 중에서 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)을 둘러싸는 영역이다.
일례로, 제1 상부 클리어런스 영역(210) 및 제2 상부 클리어런스 영역(220)이 직사각형 형상으로 형성된 경우, 상부 그라운드(240a)는 회로 기판(200)의 제3 측면과 제4 측면, 제1 상부 클리어런스 영역(210)에서 제1 측면을 따라 제3 측면과 접하는 꼭지점까지 연장된 직선 및 제2 상부 클리어런스 영역(220)에서 제2 측면을 따라 제4 측면과 접하는 꼭지점까지 연장된 직선이 이루는'ㄱ' 형상의 영역으로 정의될 수 있다.
제1 상부 클리어런스 영역(210)에는 제1 도체 영역(250)이 정의된다. 제1 도체 영역(250)은 제1 상부 클리어런스 영역(210) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제1 도체 영역(250)은 방사체(230) 및 하부 방사체(230)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제1 도체 영역(250)은 제1 상부 클리어런스 영역(210)을 형성함과 동시에 형성될 수 있다. 즉, 제1 도체 영역(250)은 제1 상부 클리어런스 영역(210)을 형성하는 공정에서 제1 도체 영역(250)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제1 도체 영역(250)은 제1 상부 클리어런스 영역(210) 내에서 제1 상부 클리어런스 영역(210)의 외주와 이격되고, 방사체(230)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제1 도체 영역(250)에는 제1 커버레이층의 제거 여부에 따라 제1 급전 도체(251)와 제1 급전 라인(252)이 정의될 수 있다.
제1 급전 도체(251)는 제1 도체 영역(250) 중에서 제1 커버레이층이 제거된 영역이다. 제1 급전 도체(251)는 제1 급전부(도 5 참조) 및 제1 급전 라인(252)과 연결된다. 제1 급전 도체(251)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제1 급전부가 연결된다.
제1 급전 라인(252)은 제1 도체 영역(250) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제1 급전 라인(252)은 제1 급전 도체(251) 및 방사체(230)와 연결된다. 제1 급전 라인(252)의 제1 단부는 제1 급전 도체(251)와 연결되고, 제1 급전 라인(252)의 제2 단부는 방사체(230)와 연결된다.
제2 상부 클리어런스 영역(220)에는 제2 도체 영역(260)이 정의된다. 제2 도체 영역(260)은 제2 상부 클리어런스 영역(220) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제2 도체 영역(260)은 방사체(230) 및 하부 방사체(230)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제2 도체 영역(260)은 제2 상부 클리어런스 영역(220)을 형성함과 동시에 형성될 수 있다. 즉, 제2 도체 영역(260)은 제2 상부 클리어런스 영역(220)을 형성하는 공정에서 제2 도체 영역(260)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제2 도체 영역(260)은 제2 상부 클리어런스 영역(220) 내에서 제2 상부 클리어런스 영역(220)의 외주와 이격되고, 방사체(230)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제2 도체 영역(260)에는 제1 커버레이층의 제거 여부에 따라 제2 급전 도체(261)와 제2 급전 라인(262)이 정의될 수 있다.
제2 급전 도체(261)는 제2 도체 영역(260) 중에서 제1 커버레이층이 제거된 영역이다. 제2 급전 도체(261)는 제2 급전부(도 5 참조) 및 제2 급전 라인(262)과 연결된다. 제2 급전 도체(261)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제2 급전부가 연결된다.
제2 급전 라인(262)은 제2 도체 영역(260) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제2 급전 라인(262)은 제2 급전 도체(261) 및 방사체(230)와 연결된다. 제2 급전 라인(262)의 제1 단부는 제2 급전 도체(261)와 연결되고, 제2 급전 라인(262)의 제2 단부는 방사체(230)와 연결된다.
회로 기판(200)의 하면에는 하부 클리어런스 영역(270) 및 하부 그라운드(240b)가 정의된다.
하부 클리어런스 영역(270)은 회로 기판(200)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 하부 클리어런스 영역(270)은 회로 기판(200)의 수지층을 사이에 두고 제1 상부 클리어런스 영역(210), 제2 상부 클리어런스 영역(220) 및 방사체(230)와 대향 배치되도록 정의된다.
하부 그라운드(240b)는 회로 기판(200)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(200)의 하면 중에서 하부 클리어런스 영역(270)을 제외한 영역이다. 이때, 하부 그라운드(240b)는 회로 기판(200)의 수지층을 사이에 두고 상부 그라운드(240a)와 대향되도록 배치된다. 여기서, 하부 그라운드(240b)는 상부 그라운드(240a)와 비아홀을 통해 연결될 수도 있다.
도 5를 참조하면, 본 발명의 제1 실시 예 및 제2 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(100, 200)에 정의된 방사체(130, 230)가 제1 도체 영역(150, 250)을 통해 제1 급전과 연결되고, 제2 도체 영역(160, 260)을 통해 제2 급전과 연결되고, 회로 기판(100, 200)에 정의된 그라운드(140, 240)와 연결된다. 이에, 회로 기판(100, 200)에 정의된 방사체(130, 230)는 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 도체 영역(150, 250) 및 제2 도체 영역(160, 260)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다.
도 6 및 도 7을 참조하면, 본 발명의 제3 실시 예에 따른 다중 대역 안테나 모듈은 본 발명의 제1 실시 예에 따른 다중 대역 안테나 모듈의 변형 구조이다.
이때, 회로 기판(100), 제1 상부 클리어런스 영역(110a), 제2 상부 클리어런스 영역(120a), 상부 방사체(130a), 상부 그라운드(140a), 제1 도체 영역(150), 제2 도체 영역(160), 제1 하부 클리어런스 영역(110b), 제2 하부 클리어런스 영역(120b), 하부 방사체(130b), 하부 그라운드(140b) 및 비아 홀(170)은 제1 실시 예에 따른 다중 대역 안테나 모듈의 회로 기판(300), 제1 상부 클리어런스 영역(310a), 제2 상부 클리어런스 영역(320a), 상부 방사체(330a), 상부 그라운드(340a), 제1 도체 영역(350), 제2 도체 영역(360), 제1 하부 클리어런스 영역(310b), 제2 하부 클리어런스 영역(320b), 하부 방사체(330b), 하부 그라운드(340b) 및 비아 홀(370)과 동일하므로 상세한 설명을 생략한다.
제1 도체 영역(350)에는 임피던스(Impedance) 조정을 위한 제1 매칭 회로(380)가 연결될 수 있다. 제1 매칭 회로(380)는 제1 도체 영역(350)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
제2 도체 영역(360)에는 임피던스(Impedance) 조정을 위한 제2 매칭 회로(390)가 연결될 수 있다. 제2 매칭 회로(390)는 제2 도체 영역(360)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
도 8 및 도 9를 참조하면, 본 발명의 제4 실시 예에 따른 다중 대역 안테나 모듈은 본 발명의 제2 실시 예에 따른 다중 대역 안테나 모듈의 변형 구조이다.
이때, 회로 기판(400), 제1 상부 클리어런스 영역(410), 제2 상부 클리어런스 영역(420), 방사체(430), 상부 그라운드(440a), 제1 도체 영역 (450), 제2 도체 영역(460), 하부 클리어런스 영역(490) 및 하부 그라운드(440b)는 제2 실시 예에 따른 다중 대역 안테나 모듈의 회로 기판(200), 제1 상부 클리어런스 영역(210), 제2 상부 클리어런스 영역(220), 방사체(230), 상부 그라운드(240a), 제1 도체 영역(250), 제2 도체 영역(260), 하부 클리어런스 영역(270) 및 하부 그라운드(240b)와 동일하므로 상세한 설명을 생략한다.
제1 도체 영역(450)에는 임피던스(Impedance) 조정을 위한 제1 매칭 회로(482)가 연결될 수 있다. 제1 매칭 회로(482)는 제1 도체 영역(450)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
제2 도체 영역(460)에는 임피던스(Impedance) 조정을 위한 제2 매칭 회로(484)가 연결될 수 있다. 제2 매칭 회로(484)는 제2 도체 영역(460)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
도 10을 참조하면, 본 발명의 제3 실시 예 및 제4 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(300, 400)에 정의된 방사체(330, 430)가 제1 도체 영역(350, 450_을 통해 제1 급전과 연결되고, 제2 도체 영역(360, 460)을 통해 제2 급전과 연결되고, 회로 기판(300, 400)에 정의된 그라운드(340, 440)와 연결된다.
이에, 회로 기판(300, 400)에 정의된 방사체(330, 430)는 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 도체 영역(350, 450) 및 제2 도체 영역(360, 460)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다. 이때, 제1 도체 영역(350, 450) 및 제2 도체 영역(360, 460)에는 제1 매칭 회로(380, 482) 및 제2 매칭 회로(390, 484)가 배치되어 PIFA 안테나 및 모노폴 안테나의 반사 손실 (Γ)을 최소화한다.
도 11 및 도 12를 참조하면, 본 발명의 제5 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(500), 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a), 제3 상부 클리어런스 영역(530a), 상부 방사체(540a), 상부 그라운드(550a), 제1 상부 연결 도체(552a), 제2 상부 연결 도체(554a), 제1 도체 영역(560), 제2 도체 영역(570), 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b), 제3 하부 클리어런스 영역(530b), 하부 방사체(540b), 하부 그라운드(550b), 제1 하부 연결 도체(552b), 제2 하부 연결 도체(554b) 및 비아 홀(580)을 포함하여 구성된다.
회로 기판(500)은 일반적인 인쇄회로기판으로, 수지층, 금속층 및 커버레이층 등이 적층된 적층 기판이다. 회로 기판(500)은 수지층과 금속층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다. 회로 기판(500)은 금속층과 커버레이층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다.
이하에서는, 회로 기판(500)이 수지층, 수지층의 상면에 적층된 제1 금속층, 제1 금속층의 상면에 적층된 제1 커버레이층, 수지층의 하면에 적층된 제2 금속층, 제2 금속층의 하면에 적층된 제2 커버레이층을 포함하여 구성된 것으로 예를 들어 설명하기로 한다.
회로 기판(500)의 상면에는 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a) 및 제3 상부 클리어런스 영역(530a)이 정의된다.
제1 상부 클리어런스 영역(510a)은 회로 기판(500)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제1 상부 클리어런스 영역(510a)은 회로 기판(500)의 제1 측면에서 회로 기판(500)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(500)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(500)이 형성하는 측면들 중에서 하나의 측면이다.
제2 상부 클리어런스 영역(520a)은 회로 기판(500)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제2 상부 클리어런스 영역(520a)은 회로 기판(500)의 제2 측면에서 회로 기판(500)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(500)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(500)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
제3 상부 클리어런스 영역(530a)은 회로 기판(500)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 제3 상부 클리어런스 영역(530a)은 제1 상부 클리어런스 영역(510a) 및 제2 상부 클리어런스 사이에 정의된다. 일례로, 제3 상부 클리어런스 영역(530a)은 사각형 형상으로 정의된다. 제3 상부 클리어런스 영역(530a)은 인접한 두 변이 각각 제1 상부 클리어런스 영역(510a) 및 제2 상부 클리어런스 영역(520a)의 일변과 마주하도록 정의된다. 이때, 제3 상부 클리어런스 영역(530a)은 제1 상부 클리어런스 영역(510a) 및 제2 상부 클리어런스 영역(520a)과 소정 간격 이격되도록 정의된다.
회로 기판(500)의 상면은 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a) 및 제3 상부 클리어런스 영역(530a)을 통해 4개의 영역으로 구획된다. 그에 따라, 회로 기판(500)의 상면에는 상부 방사체(540a), 상부 그라운드(550a), 제1 상부 연결 도체(552a) 및 제2 상부 연결 도체(554a)가 정의된다.
상부 방사체(540a)는 회로 기판(500)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(500)의 상면 중에서 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a) 및 제3 상부 클리어런스 영역(530a)으로 둘러싸인 영역이다.
일례로, 제1 상부 클리어런스 영역(510a) 및 제2 상부 클리어런스 영역(520a)이 직사각형 형상으로 형성된 경우, 상부 방사체(540a)는 회로 기판(500)의 제1 측면과 제2 측면이 접하는 제1 꼭지점에서 제1 측면을 따라 제1 상부 클리어런스 영역(510a)까지 연장된 직선과 제2 꼭지점에서 제2 측면을 따라 제2 상부 클리어런스 영역(520a)까지 연장된 직선이 이루는 사각형 형상의 영역으로 정의될 수 있다. 이때, 회로 기판(500)의 제1 측면 및 제2 측면과 각각 대향되는 상부 방사체(540a)의 두 변이 접하는 꼭지점은 제1 상부 클리어런스 영역(510a) 및 제2 상부 클리어런스 영역(520a)과 마주하는 제3 상부 클리어런스 영역(530a)의 두 변이 접하는 꼭지점에 대응된다.
상부 그라운드(550a)는 회로 기판(500)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(500)의 상면 중에서 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a) 및 제3 상부 클리어런스 영역(530a)을 둘러싸는 영역이다. 일례로, 상부 그라운드(550a)는 회로 기판(500)의 상면 중에서 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a) 및 상부 방사체(540a)가 이루는 사각형의 두변을 둘러싸는 'ㄱ' 형상의 영역으로 정의될 수 있다.
제1 상부 연결 도체(552a)는 회로 기판(500)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역이다. 제1 상부 연결 도체(552a)는 회로 기판(500)의 상면 중에서 제1 상부 클리어런스 영역(510a)과 제3 상부 클리어런스 영역(530a) 사이에 정의되어, 상부 방사체(540a)와 상부 그라운드(550a)를 연결한다.
제2 상부 연결 도체(554a)는 회로 기판(500)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역이다. 제2 상부 연결 도체(554a)는 회로 기판(500)의 상면 중에서 제2 상부 클리어런스 영역(520a)과 제3 상부 클리어런스 영역(530a) 사이에 정의되어 상부 방사체(540a)와 상부 그라운드(550a)를 연결한다.
제1 상부 클리어런스 영역(510a)에는 제1 도체 영역(560)이 정의된다. 제1 도체 영역(560)은 제1 상부 클리어런스 영역(510a) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제1 도체 영역(560)은 상부 방사체(540a) 및 하부 방사체(540b)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제1 도체 영역(560)은 제1 상부 클리어런스 영역(510a)을 형성함과 동시에 형성될 수 있다. 즉, 제1 도체 영역(560)은 제1 상부 클리어런스 영역(510a)을 형성하는 공정에서 제1 도체 영역(560)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제1 도체 영역(560)은 제1 상부 클리어런스 영역(510a) 내에서 제1 상부 클리어런스 영역(510a)의 외주와 이격되고, 상부 방사체(540a)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제1 도체 영역(560)에는 제1 커버레이층의 제거 여부에 따라 제1 급전 도체(561)와 제1 급전 라인(562)이 정의될 수 있다.
제1 급전 도체(561)는 제1 도체 영역(560) 중에서 제1 커버레이층이 제거된 영역이다. 제1 급전 도체(561)는 제1 급전부(도 5 참조) 및 제1 급전 라인(562)과 연결된다. 제1 급전 도체(561)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제1 급전부가 연결된다.
제1 급전 라인(562)은 제1 도체 영역(560) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제1 급전 라인(562)은 제1 급전 도체(561) 및 상부 방사체(540a)와 연결된다. 제1 급전 라인(562)의 제1 단부는 제1 급전 도체(561)와 연결되고, 제1 급전 라인(562)의 제2 단부는 상부 방사체(540a)와 연결된다.
제2 상부 클리어런스 영역(520a)에는 제2 도체 영역(570)이 정의된다. 제2 도체 영역(570)은 제2 상부 클리어런스 영역(520a) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제2 도체 영역(570)은 상부 방사체(540a) 및 하부 방사체(540b)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제2 도체 영역(570)은 제2 상부 클리어런스 영역(520a)을 형성함과 동시에 형성될 수 있다. 즉, 제2 도체 영역(570)은 제2 상부 클리어런스 영역(520a)을 형성하는 공정에서 제2 도체 영역(570)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제2 도체 영역(570)은 제2 상부 클리어런스 영역(520a) 내에서 제2 상부 클리어런스 영역(520a)의 외주와 이격되고, 상부 방사체(540a)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제2 도체 영역(570)에는 제1 커버레이층의 제거 여부에 따라 제2 급전 도체(571)와 제2 급전 라인(572)이 정의될 수 있다.
제2 급전 도체(571)는 제2 도체 영역(570) 중에서 제1 커버레이층이 제거된 영역이다. 제2 급전 도체(571)는 제2 급전부(도 5 참조) 및 제2 급전 라인(572)과 연결된다. 제2 급전 도체(571)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제2 급전부가 연결된다.
제2 급전 라인(572)은 제2 도체 영역(570) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제2 급전 라인(572)은 제2 급전 도체(571) 및 상부 방사체(540a)와 연결된다. 제2 급전 라인(572)의 제1 단부는 제2 급전 도체(571)와 연결되고, 제2 급전 라인(572)의 제2 단부는 상부 방사체(540a)와 연결된다.
회로 기판(500)의 하면에는 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b) 및 제3 하부 클리어런스 영역(530b)이 정의된다.
제1 하부 클리어런스 영역(510b)은 회로 기판(500)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 제1 하부 클리어런스 영역(510b)은 회로 기판(500)의 수지층을 사이에 두고 제1 상부 클리어런스 영역(510a)과 대향 배치되도록 정의된다.
일례로, 제1 하부 클리어런스 영역(510b)은 회로 기판(500)의 제1 측면에서 회로 기판(500)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(500)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(500)이 형성하는 측면들 중에서 하나의 측면이다.
제2 하부 클리어런스 영역(520b)은 회로 기판(500)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 제2 하부 클리어런스 영역(520b)은 회로 기판(500)의 수지층을 사이에 두고 제2 상부 클리어런스 영역(520a)과 대향 배치되도록 정의된다.
일례로, 제2 하부 클리어런스 영역(520b)은 회로 기판(500)의 제2 측면에서 회로 기판(500)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(500)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(500)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
제3 하부 클리어런스 영역(530b)은 회로 기판(500)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 제3 하부 클리어런스 영역(530b)은 제1 하부 클리어런스 영역(510b) 및 제2 하부 클리어런스 사이에 정의된다. 제3 하부 클리어런스 영역(530b)은 회로 기판(500)의 수지층을 사이에 두고 제3 상부 클리어런스 영역(530a)과 대향 배치되도록 정의된다.
일례로, 제3 하부 클리어런스 영역(530b)은 사각형 형상으로 정의된다. 제3 하부 클리어런스 영역(530b)은 인접한 두 변이 각각 제1 하부 클리어런스 영역(510b) 및 제2 하부 클리어런스 영역(520b)의 일변과 마주하도록 정의된다. 이때, 제3 하부 클리어런스 영역(530b)은 제1 하부 클리어런스 영역(510b) 및 제2 하부 클리어런스 영역(520b)과 소정 간격 이격되도록 정의된다.
회로 기판(500)의 하면은 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b) 및 제3 하부 클리어런스 영역(530b)을 통해 4개의 영역으로 구획된다. 그에 따라, 회로 기판(500)의 하면에는 하부 방사체(540b), 하부 그라운드(550b), 제1 하부 연결 도체(552b) 및 제2 하부 연결 도체(554b)가 정의된다.
하부 방사체(540b)는 회로 기판(500)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(500)의 하면 중에서 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b) 및 제3 하부 클리어런스 영역(530b)으로 둘러싸인 영역이다. 이때, 하부 방사체(540b)는 회로 기판(500)의 수지층을 사이에 두고 상부 방사체(540a)와 대향되도록 배치된다.
하부 그라운드(550b)는 회로 기판(500)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(500)의 하면 중에서 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b) 및 제3 하부 클리어런스 영역(530b)을 둘러싸는 영역이다. 이때, 하부 그라운드(550b)는 회로 기판(500)의 수지층을 사이에 두고 상부 그라운드(550a)와 대향되도록 배치되며, 다른 비아 홀(580)을 통해 상부 그라운드(550a)와 연결될 수 있다.
제1 하부 연결 도체(552b)는 회로 기판(500)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역이다. 제1 하부 연결 도체(552b)는 회로 기판(500)의 하면 중에서 제1 하부 클리어런스 영역(510b)과 제3 하부 클리어런스 영역(530b) 사이에 정의되어, 하부 방사체(540b)와 하부 그라운드(550b)를 연결한다.
제2 하부 연결 도체(554b)는 회로 기판(500)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역이다. 제2 하부 연결 도체(554b)는 회로 기판(500)의 하면 중에서 제2 하부 클리어런스 영역(520b)과 제3 하부 클리어런스 영역(530b) 사이에 정의되어 하부 방사체(540b)와 하부 그라운드(550b)를 연결한다.
비아 홀(580)은 상부 방사체(540a) 및 하부 방사체(540b)를 연결하여 PIFA 안테나를 구성한다. 즉, 비아 홀(580)은 회로 기판(500; 즉, 상부 방사체(540a), 회로 기판(500)의 수지층 및 하부 방사체(540b))를 관통한다. 비아 홀(580)은 내벽면에 금속층(미도시)이 형성되거나, 내부에 금속이 충진되어 상부 방사체(540a)의 제1 금속층과 하부 방사체(540b)의 제2 금속층을 연결한다.
이처럼, 상부 방사체(540a) 및 하부 방사체(540b)는 복수의 비아 홀(580)로 연결되고, 상부 그라운드(550a) 및 하부 그라운드(550b)에 연결된다. 상부 방사체(540a) 및 하부 방사체(540b)는 제1 도체 영역(560) 및 제2 도체 영역(570)을 통해 급전되어 제1 주파수 대역에 공진하는 PIFA 안테나로 동작한다.
이와 함께, 제1 도체 영역(560) 및 제2 도체 영역(570)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다.
도 13 및 도 14를 참조하면, 본 발명의 제6 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(600), 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620), 제3 상부 클리어런스 영역(630), 방사체(640), 상부 그라운드(650a), 제1 상부 연결 도체(652), 제2 상부 연결 도체(654), 제1 도체 영역(660), 제2 도체 영역(670), 하부 클리어런스 영역(680) 및 하부 그라운드(650b)를 포함하여 구성된다.
회로 기판(600)은 일반적인 인쇄회로기판으로, 수지층, 금속층 및 커버레이층 등이 적층된 적층 기판이다. 회로 기판(600)은 수지층과 금속층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다. 회로 기판(600)은 금속층과 커버레이층 사이에 금속, 수지 등의 재질로 형성된 다른 층이 더 개재되어 구성될 수 있다.
이하에서는, 회로 기판(600)이 수지층, 수지층의 상면에 적층된 제1 금속층, 제1 금속층의 상면에 적층된 제1 커버레이층, 수지층의 하면에 적층된 제2 금속층, 제2 금속층의 하면에 적층된 제2 커버레이층을 포함하여 구성된 것으로 예를 들어 설명하기로 한다.
회로 기판(600)의 상면에는 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620) 및 제3 상부 클리어런스 영역(630)이 정의된다.
제1 상부 클리어런스 영역(610)은 회로 기판(600)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제1 상부 클리어런스 영역(610)은 회로 기판(600)의 제1 측면에서 회로 기판(600)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(600)의 제1 측면 방향에서 개구된다. 이때, 제1 측면은 회로 기판(600)이 형성하는 측면들 중에서 하나의 측면이다.
제2 상부 클리어런스 영역(620)은 회로 기판(600)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 일례로, 제2 상부 클리어런스 영역(620)은 회로 기판(600)의 제2 측면에서 회로 기판(600)의 중심점 방향으로 형성된 직사각형 형상으로 형성되며, 회로 기판(600)의 제2 측면 방향에서 개구된다. 이때, 제2 측면은 회로 기판(600)이 형성하는 측면들 중에서 하나의 측면으로, 제1 측면에 인접하면서 제1 측면과 직교하는 측면이다.
제3 상부 클리어런스 영역(630)은 회로 기판(600)의 제1 금속층과 제1 커버레이층을 제거하여 형성된 영역이다. 제3 상부 클리어런스 영역(630)은 제1 상부 클리어런스 영역(610) 및 제2 상부 클리어런스 사이에 정의된다. 일례로, 제3 상부 클리어런스 영역(630)은 사각형 형상으로 정의된다. 제3 상부 클리어런스 영역(630)은 인접한 두 변이 각각 제1 상부 클리어런스 영역(610) 및 제2 상부 클리어런스 영역(620)의 일변과 마주하도록 정의된다. 이때, 제3 상부 클리어런스 영역(630)은 제1 상부 클리어런스 영역(610) 및 제2 상부 클리어런스 영역(620)과 소정 간격 이격되도록 정의된다.
회로 기판(600)의 상면은 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620) 및 제3 상부 클리어런스 영역(630)을 통해 4개의 영역으로 구획된다. 그에 따라, 회로 기판(600)의 상면에는 방사체(640), 상부 그라운드(650a), 제1 상부 연결 도체(652) 및 제2 상부 연결 도체(654)가 정의된다.
방사체(640)는 회로 기판(600)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(600)의 상면 중에서 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620) 및 제3 상부 클리어런스 영역(630)으로 둘러싸인 영역이다.
일례로, 제1 상부 클리어런스 영역(610) 및 제2 상부 클리어런스 영역(620)이 직사각형 형상으로 형성된 경우, 방사체(640)는 회로 기판(600)의 제1 측면과 제2 측면이 접하는 제1 꼭지점에서 제1 측면을 따라 제1 상부 클리어런스 영역(610)까지 연장된 직선과 제2 꼭지점에서 제2 측면을 따라 제2 상부 클리어런스 영역(620)까지 연장된 직선이 이루는 사각형 형상의 영역으로 정의될 수 있다. 이때, 회로 기판(600)의 제1 측면 및 제2 측면과 각각 대향되는 방사체(640)의 두 변이 접하는 꼭지점은 제1 상부 클리어런스 영역(610) 및 제2 상부 클리어런스 영역(620)과 마주하는 제3 상부 클리어런스 영역(630)의 두 변이 접하는 꼭지점에 대응된다.
상부 그라운드(650a)는 회로 기판(600)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역으로, 회로 기판(600)의 상면 중에서 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620) 및 제3 상부 클리어런스 영역(630)을 둘러싸는 영역이다. 일례로, 상부 그라운드(650a)는 회로 기판(600)의 상면 중에서 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620) 및 방사체(640)가 이루는 사각형의 두변을 둘러싸는 'ㄱ' 형상의 영역으로 정의될 수 있다.
제1 상부 연결 도체(652)는 회로 기판(600)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역이다. 제1 상부 연결 도체(652)는 회로 기판(600)의 상면 중에서 제1 상부 클리어런스 영역(610)과 제3 상부 클리어런스 영역(630) 사이에 정의되어, 방사체(640)와 상부 그라운드(650a)를 연결한다.
제2 상부 연결 도체(654)는 회로 기판(600)의 제1 금속층과 제1 커버레이층이 제거되지 않은 영역이다. 제2 상부 연결 도체(654)는 회로 기판(600)의 상면 중에서 제2 상부 클리어런스 영역(620)과 제3 상부 클리어런스 영역(630) 사이에 정의되어 방사체(640)와 상부 그라운드(650a)를 연결한다.
제1 상부 클리어런스 영역(610)에는 제1 도체 영역(660)이 정의된다. 제1 도체 영역(660)은 제1 상부 클리어런스 영역(610) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제1 도체 영역(660)은 방사체(640) 및 하부 방사체(640)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제1 도체 영역(660)은 제1 상부 클리어런스 영역(610)을 형성함과 동시에 형성될 수 있다. 즉, 제1 도체 영역(660)은 제1 상부 클리어런스 영역(610)을 형성하는 공정에서 제1 도체 영역(660)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제1 도체 영역(660)은 제1 상부 클리어런스 영역(610) 내에서 제1 상부 클리어런스 영역(610)의 외주와 이격되고, 방사체(640)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제1 도체 영역(660)에는 제1 커버레이층의 제거 여부에 따라 제1 급전 도체(661)와 제1 급전 라인(662)이 정의될 수 있다.
제1 급전 도체(661)는 제1 도체 영역(660) 중에서 제1 커버레이층이 제거된 영역이다. 제1 급전 도체(661)는 제1 급전부(도 5 참조) 및 제1 급전 라인(662)과 연결된다. 제1 급전 도체(661)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제1 급전부가 연결된다.
제1 급전 라인(662)은 제1 도체 영역(660) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제1 급전 라인(662)은 제1 급전 도체(661) 및 방사체(640)와 연결된다. 제1 급전 라인(662)의 제1 단부는 제1 급전 도체(661)와 연결되고, 제1 급전 라인(662)의 제2 단부는 방사체(640)와 연결된다.
제2 상부 클리어런스 영역(620)에는 제2 도체 영역(670)이 정의된다. 제2 도체 영역(670)은 제2 상부 클리어런스 영역(620) 중에서 제1 금속층 및/또는 제1 커버레이층이 제거되지 않은 영역이다. 제2 도체 영역(670)은 방사체(640) 및 하부 방사체(640)가 형성하는 PIFA 안테나의 급전 라인으로 동작함과 동시에 마이크로 스트립 라인 안테나로 동작한다.
제2 도체 영역(670)은 제2 상부 클리어런스 영역(620)을 형성함과 동시에 형성될 수 있다. 즉, 제2 도체 영역(670)은 제2 상부 클리어런스 영역(620)을 형성하는 공정에서 제2 도체 영역(670)에 대응되는 영역을 제외한 영역의 제1 금속층 및 제1 커버레이층을 제거하여 형성될 수 있다. 이때, 제2 도체 영역(670)은 제2 상부 클리어런스 영역(620) 내에서 제2 상부 클리어런스 영역(620)의 외주와 이격되고, 방사체(640)와 연결되도록 형성된 아일랜드 패턴으로 형성될 수 있다.
제2 도체 영역(670)에는 제1 커버레이층의 제거 여부에 따라 제2 급전 도체(671)와 제2 급전 라인(672)이 정의될 수 있다.
제2 급전 도체(671)는 제2 도체 영역(670) 중에서 제1 커버레이층이 제거된 영역이다. 제2 급전 도체(671)는 제2 급전부(도 5 참조) 및 제2 급전 라인(672)과 연결된다. 제2 급전 도체(671)는 제1 커버레이층이 제거되어 제1 금속층이 상면으로 노출되고, 제1 금속층이 노출된 상면에 제2 급전부가 연결된다.
제2 급전 라인(672)은 제2 도체 영역(670) 중에서 제1 커버레이층이 제거되지 않은 영역이다. 제2 급전 라인(672)은 제2 급전 도체(671) 및 방사체(640)와 연결된다. 제2 급전 라인(672)의 제1 단부는 제2 급전 도체(671)와 연결되고, 제2 급전 라인(672)의 제2 단부는 방사체(640)와 연결된다.
회로 기판(600)의 하면에는 하부 클리어런스 영역(680) 및 하부 그라운드(650b)가 정의된다.
하부 클리어런스 영역(680)은 회로 기판(600)의 제2 금속층과 제2 커버레이층을 제거하여 형성된 영역이다. 하부 클리어런스 영역(680)은 회로 기판(600)의 수지층을 사이에 두고 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620), 제3 상부 클리어런스 영역(630), 방사체(640), 제1 상부 연결 도체(652) 및 제2 상부 연결 도체(654)를 포함한 영역과 대향 배치되도록 정의된다.
하부 그라운드(650b)는 회로 기판(600)의 제2 금속층과 제2 커버레이층이 제거되지 않은 영역으로, 회로 기판(600)의 하면 중에서 하부 클리어런스 영역(680)을 제외한 영역이다. 이때, 하부 그라운드(650b)는 회로 기판(600)의 수지층을 사이에 두고 상부 그라운드(650a)와 대향되도록 배치된다. 여기서, 하부 그라운드(650b)는 상부 그라운드(650a)와 비아홀을 통해 연결될 수도 있다.
도 15을 참조하면, 본 발명의 제5 실시 예 및 제6 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(500, 600)에 정의된 방사체(540, 640)가 제1 도체 영역(560, 660)을 통해 제1 급전과 연결되고, 제2 도체 영역(570, 670)을 통해 제2 급전과 연결된다. 방사체(540, 640)는 2개의 그라운드 라인(552, 650 및 554, 654)을 통해 회로 기판(500, 600)에 정의된 그라운드(550, 650)와 연결된다. 이에, 회로 기판(500, 600)에 정의된 방사체(540, 640)는 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 도체 영역(560, 660) 및 제2 도체 영역(570, 670)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다.
도 16 및 도 17을 참조하면, 본 발명의 제7 실시 예에 따른 다중 대역 안테나 모듈은 본 발명의 제5 실시 예에 따른 다중 대역 안테나 모듈의 변형 구조이다.
이때, 회로 기판(700), 제1 상부 클리어런스 영역(710a), 제2 상부 클리어런스 영역(720a), 제3 상부 클리어런스 영역(730a), 상부 방사체(740a), 상부 그라운드(750a), 제1 상부 연결 도체(752a), 제2 상부 연결 도체(754a), 제1 도체 영역(760), 제2 도체 영역(770), 제1 하부 클리어런스 영역(710b), 제2 하부 클리어런스 영역(720b), 제3 하부 클리어런스 영역(730b), 하부 방사체(740b), 하부 그라운드(750b), 제1 하부 연결 도체(752b), 제3 하부 연결 도체(754b) 및 비아 홀(780)은 제5 실시 예에 따른 다중 대역 안테나 모듈의 회로 기판(500), 제1 상부 클리어런스 영역(510a), 제2 상부 클리어런스 영역(520a), 제3 상부 클리어런스 영역(530a), 상부 방사체(540a), 상부 그라운드(550a), 제1 상부 연결 도체(552a), 제2 상부 연결 도체(554a), 제1 도체 영역(560), 제2 도체 영역(570), 제1 하부 클리어런스 영역(510b), 제2 하부 클리어런스 영역(520b), 제3 하부 클리어런스 영역(530b), 하부 방사체(540b), 하부 그라운드(550b), 제1 하부 연결 도체(552b), 제2 하부 연결 도체(554b) 및 비아 홀(580)과 동일하므로 상세한 설명을 생략한다.
제1 도체 영역(760)에는 임피던스(Impedance) 조정을 위한 제1 매칭 회로(792)가 연결될 수 있다. 제1 매칭 회로(792)는 제1 도체 영역(760)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
제2 도체 영역(770)에는 임피던스(Impedance) 조정을 위한 제2 매칭 회로(794)가 연결될 수 있다. 제2 매칭 회로(794)는 제2 도체 영역(770)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
도 18 및 도 19를 참조하면, 본 발명의 제8 실시 예에 따른 다중 대역 안테나 모듈은 본 발명의 제6 실시 예에 따른 다중 대역 안테나 모듈의 변형 구조이다.
이때, 회로 기판(800), 제1 상부 클리어런스 영역(810), 제2 상부 클리어런스 영역(820), 제3 상부 클리어런스 영역(830), 방사체(840), 상부 그라운드(850a), 제1 상부 연결 도체(852), 제2 상부 연결 도체(854), 제1 도체 영역(860), 제2 도체 영역(870), 하부 클리어런스 영역(890) 및 하부 그라운드(850b)는 제6 실시 예에 따른 다중 대역 안테나 모듈의 회로 기판(600), 제1 상부 클리어런스 영역(610), 제2 상부 클리어런스 영역(620), 제3 상부 클리어런스 영역(630), 방사체(640), 상부 그라운드(650a), 제1 상부 연결 도체(652), 제2 상부 연결 도체(654), 제1 도체 영역(660), 제2 도체 영역(670), 하부 클리어런스 영역(680) 및 하부 그라운드(650b)와 동일하므로 상세한 설명을 생략한다.
제1 도체 영역(810)에는 임피던스(Impedance) 조정을 위한 제1 매칭 회로(882)가 연결될 수 있다. 제1 매칭 회로(882)는 제1 도체 영역(810)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
제2 도체 영역(820)에는 임피던스(Impedance) 조정을 위한 제2 매칭 회로(884)가 연결될 수 있다. 제2 매칭 회로(884)는 제2 도체 영역(820)의 상부에 배치되어 50 옴 임피던스에 가깝게 생성함으로써 반사 손실 (Γ)을 최소화한다.
도 20을 참조하면, 본 발명의 제7 실시 예 및 제8 실시 예에 따른 다중 대역 안테나 모듈은 회로 기판(700, 800)에 정의된 방사체(740, 840)가 제1 도체 영역(760, 860)을 통해 제1 급전과 연결되고, 제2 도체 영역(770, 870)을 통해 제2 급전과 연결되고, 2개의 그라운드 라인(752, 754 또는 852, 854)을 통해 회로 기판(700, 800)에 정의된 그라운드(750, 850)와 연결된다. 이에, 회로 기판(700, 800)에 정의된 방사체(740, 840)는 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 도체 영역(760, 860) 및 제2 도체 영역(770, 870)은 제2 주파수 대역에 공진하는 모노폴 안테나로 동작한다. 이때, 제1 도체 영역(760, 860) 및 제2 도체 영역(770, 870)에는 제1 매칭 회로(780, 882) 및 제2 매칭 회로(790, 884)가 각각 배치되어 PIFA 안테나 및 모노폴 안테나의 반사 손실 (Γ)을 최소화한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 300, 400, 500, 600, 700, 800: 회로 기판
110a, 210, 310a, 410, 510a, 610, 710a, 810: 제1 상부 클리어런스 영역
110b, 310b, 510b, 710b: 제1 하부 클리어런스 영역
120a, 220, 320a, 420, 520a, 620, 720a, 820: 제2 상부 클리어런스 영역
120b, 320a, 520b, 720b: 제2 하부 클리어런스 영역
130a, 230, 330a, 540a, 740a: 상부 방사체
130b, 330a, 540b, 740b: 하부 방사체
140a, 240a, 340a, 440a, 550a, 650a, 750a, 850a: 상부 그라운드
140b, 240b, 340b, 440b, 550b, 650b, 750b, 850b: 하부 그라운드
150, 250, 350, 450, 560, 660, 760, 860: 제1 도체 영역
151, 251, 351, 451, 561, 661, 761, 861: 제1 급전 도체
152, 252, 352, 452, 562, 662, 762, 862: 제1 급전 라인
160, 260, 360, 460, 570, 670, 770, 870: 제2 도체 영역
161, 261, 361, 461, 571, 671, 771, 871: 제2 급전 도체
162, 262, 362, 462, 572, 672, 772, 872: 제2 급전 라인
170, 370, 580, 780: 비아 홀
230, 430, 640, 840: 방사체
270, 490, 680, 890: 하부 클리어런스 영역
380, 482, 792, 882: 제1 매칭 회로
390, 484, 794, 884: 제2 매칭 회로
530a, 630, 730a, 830: 제3 상부 클리어런스 영역
530b, 730b: 제3 하부 클리어런스 영역
552a, 752a, 852: 제1 상부 연결 도체
552b, 752b: 제1 하부 연결 도체
554a, 754a, 854: 제2 상부 연결 도체
554b, 754b: 제2 하부 연결 도체
110a, 210, 310a, 410, 510a, 610, 710a, 810: 제1 상부 클리어런스 영역
110b, 310b, 510b, 710b: 제1 하부 클리어런스 영역
120a, 220, 320a, 420, 520a, 620, 720a, 820: 제2 상부 클리어런스 영역
120b, 320a, 520b, 720b: 제2 하부 클리어런스 영역
130a, 230, 330a, 540a, 740a: 상부 방사체
130b, 330a, 540b, 740b: 하부 방사체
140a, 240a, 340a, 440a, 550a, 650a, 750a, 850a: 상부 그라운드
140b, 240b, 340b, 440b, 550b, 650b, 750b, 850b: 하부 그라운드
150, 250, 350, 450, 560, 660, 760, 860: 제1 도체 영역
151, 251, 351, 451, 561, 661, 761, 861: 제1 급전 도체
152, 252, 352, 452, 562, 662, 762, 862: 제1 급전 라인
160, 260, 360, 460, 570, 670, 770, 870: 제2 도체 영역
161, 261, 361, 461, 571, 671, 771, 871: 제2 급전 도체
162, 262, 362, 462, 572, 672, 772, 872: 제2 급전 라인
170, 370, 580, 780: 비아 홀
230, 430, 640, 840: 방사체
270, 490, 680, 890: 하부 클리어런스 영역
380, 482, 792, 882: 제1 매칭 회로
390, 484, 794, 884: 제2 매칭 회로
530a, 630, 730a, 830: 제3 상부 클리어런스 영역
530b, 730b: 제3 하부 클리어런스 영역
552a, 752a, 852: 제1 상부 연결 도체
552b, 752b: 제1 하부 연결 도체
554a, 754a, 854: 제2 상부 연결 도체
554b, 754b: 제2 하부 연결 도체
Claims (17)
- 수지층의 상면에 제1 금속층이 적층되고, 상기 수지층의 하면에 제2 금속층이 적층되어 구성된 회로 기판을 포함하고,
상기 회로 기판의 상면에는,
상기 회로 기판의 제1 측면에서 상기 회로 기판의 중심점 방향으로 형성된 제1 상부 클리어런스 영역;
상기 회로 기판의 제1 측면과 접하는 상기 회로 기판의 제2 측면에서 상기 회로 기판의 중심점 방향으로 형성되고, 상기 제1 상부 클리어런스 영역과 이격된 제2 상부 클리어런스 영역;
상기 회로 기판의 제1 측면 및 제2 측면과 상기 제1 상부 클리어런스 영역 및 상기 제2 상부 클리어런스 영역으로 둘러싸인 상부 방사체;
상기 회로 기판의 제1 측면 및 제2 측면에 각각 대향되는 상기 회로 기판의 제3 측면 및 제4 측면과 상기 제1 상부 클리어런스 영역 및 상기 제2 상부 클리어런스 영역으로 둘러싸인 상부 그라운드;
상기 제1 상부 클리어런스 영역에 배치되어 상기 상부 방사체와 연결되고, 상기 상부 방사체를 급전하는 제1 도체 영역; 및
상기 제2 상부 클리어런스 영역에 배치되어 상기 상부 방사체와 연결되고, 상기 상부 방사체를 급전하는 제2 도체 영역이 정의된 다중 대역 안테나 모듈. - 제1항에 있어서,
상기 제1 상부 클리어런스 영역 및 상기 제2 상부 클리어런스 영역은 상기 회로 기판의 상면 중에서 상기 제1 금속층이 제거된 영역이고,
상기 상부 방사체 및 상기 상부 그라운드는 상기 회로 기판의 상면 중에서 상기 제1 금속층이 제거되지 않은 영역인 다중 대역 안테나 모듈. - 제1항에 있어서,
상기 회로 기판의 상면에는,
상기 회로 기판의 상면 중에서 제1 금속층이 제거된 영역으로, 상기 제1 상부 클리어런스 영역 및 상기 제2 상부 클리어런스 영역 사이에 배치된 제3 상부 클리어런스 영역이 더 정의된 다중 대역 안테나 모듈. - 제3항에 있어서,
상기 제3 상부 클리어런스 영역의 제1 변은 상기 회로 기판의 중심점에 인접한 상기 제1 상부 클리어런스 영역의 단부와 마주하도록 배치되고,
상기 제3 상부 클리어런스 영역의 제1 변과 인접한 상기 제3 상부 클리어런스 영역의 제2 변은 상기 회로 기판의 중심점에 인접한 상기 제2 상부 클리어런스 영역의 단부와 마주하도록 배치된 다중 대역 안테나 모듈. - 제3항에 있어서,
상기 회로 기판의 상면에는,
상기 제1 상부 클리어런스 영역 및 상기 제3 상부 클리어런스 영역 사이의 영역으로, 상기 상부 방사체와 상기 상부 그라운드를 연결하는 제1 상부 연결 도체; 및
상기 제2 상부 클리어런스 영역 및 상기 제3 상부 클리어런스 영역 사이의 영역으로, 상기 상부 방사체와 상기 상부 그라운드를 연결하는 제2 상부 연결 도체가 더 정의된 다중 대역 안테나 모듈. - 제3항에 있어서,
상기 회로 기판의 하면에는,
상기 회로 기판의 하면 중에서 제2 금속층이 제거된 영역으로, 상기 제1 상부 클리어런스 영역, 상기 제2 상부 클리어런스 영역, 상기 제3 상부 클리어런스 영역 및 상기 상부 방사체와 중첩된 하부 클리어런스 영역; 및
상기 회로 기판의 하면 중에서 상기 하부 클리어런스 영역을 제외한 영역으로, 상기 상부 그라운드와 중첩된 하부 그라운드가 정의된 다중 대역 안테나 모듈. - 제1항에 있어서,
상기 제1 도체 영역 및 상기 제2 도체 영역은,
급전원과 연결되는 급전 도체; 및
제1 단부가 상기 급전 도체와 연결되고, 제2 단부가 상기 상부 방사체와 연결된 급전 라인을 포함하는 다중 대역 안테나 모듈. - 제7항에 있어서,
상기 제1 도체 영역의 급전 도체 및 급전 라인을 지나면서 상기 회로 기판의 제1 측면과 평행한 제1 가상 직선은
상기 제2 도체 영역의 급전 도체 및 급전 라인을 지나면서 상기 회로 기판의 제2 측면과 평행한 제2 가상 직선과 직교하는 다중 대역 안테나 모듈. - 제1항에 있어서,
상기 회로 기판은,
상기 제1 도체 영역에 배치된 제1 매칭 회로; 및
상기 제2 도체 영역에 배치된 제2 매칭 회로를 포함하는 다중 대역 안테나 모듈. - 제1항에 있어서,
상기 회로 기판의 하면에는,
상기 회로 기판의 제1 측면에서 상기 회로 기판의 중심점 방향으로 형성되어 상기 제1 상부 클리어런스 영역과 중첩된 제1 하부 클리어런스 영역;
상기 회로 기판의 제1 측면과 접하는 상기 회로 기판의 제2 측면에서 상기 회로 기판의 중심점 방향으로 형성되어 상기 제2 상부 클리어런스 영역과 중첩되고, 상기 제1 하부 클리어런스 영역과 이격된 제2 하부 클리어런스 영역;
상기 회로 기판의 제1 측면 및 제2 측면과 상기 제1 하부 클리어런스 영역 및 상기 제2 하부 클리어런스 영역으로 둘러싸인 하부 방사체; 및
상기 회로 기판의 제1 측면 및 제2 측면에 각각 대향되는 상기 회로 기판의 제3 측면 및 제4 측면과 상기 제1 하부 클리어런스 영역 및 상기 제2 하부 클리어런스 영역으로 둘러싸인 하부 그라운드가 정의된 다중 대역 안테나 모듈. - 제10항에 있어서,
상기 하부 방사체는 상기 회로 기판을 관통하는 하나 이상의 비아 홀을 통해 상기 상부 방사체와 연결된 다중 대역 안테나 모듈. - 제10항에 있어서,
상기 회로 기판의 하면에는,
상기 회로 기판의 하면 중에서 상기 제2 금속층이 제거된 영역으로, 상기 제1 하부 클리어런스 영역 및 상기 제2 하부 클리어런스 영역 사이에 배치되고, 상기 회로 기판의 상면에 정의된 제3 상부 클리어런스 영역과 중첩된 제3 하부 클리어런스 영역이 더 정의된 다중 대역 안테나 모듈. - 제12항에 있어서,
상기 제3 하부 클리어런스 영역의 제1 변은 상기 회로 기판의 중심점에 인접한 상기 제1 하부 클리어런스 영역의 단부와 마주하도록 배치되고,
상기 제1 변과 인접한 상기 제3 하부 클리어런스 영역의 제2 변은 상기 회로 기판의 중심점에 인접한 상기 제2 하부 클리어런스 영역의 단부와 마주하도록 배치된 다중 대역 안테나 모듈. - 제12항에 있어서,
상기 회로 기판의 하면에는,
상기 제1 하부 클리어런스 영역 및 상기 제3 하부 클리어런스 영역 사이의 영역으로, 상기 하부 방사체와 상기 하부 그라운드를 연결하는 제1 하부 연결 도체; 및
상기 제2 하부 클리어런스 영역 및 상기 제3 하부 클리어런스 영역 사이의 영역으로, 상기 하부 방사체와 상기 하부 그라운드를 연결하는 제2 하부 연결 도체가 더 정의된 다중 대역 안테나 모듈. - 제10항에 있어서,
상기 제1 하부 클리어런스 영역 및 상기 제2 하부 클리어런스 영역은 상기 회로 기판의 하면 중에서 상기 제2 금속층이 제거된 영역이고,
상기 하부 방사체 및 상기 하부 그라운드는 상기 회로 기판의 하면 중에서 상기 제2 금속층이 제거되지 않은 영역인 다중 대역 안테나 모듈. - 제1항에 있어서,
상기 회로 기판의 하면에는,
상기 회로 기판의 하면 중에서 제2 금속층이 제거된 영역으로, 상기 제1 상부 클리어런스 영역, 상기 제2 상부 클리어런스 영역 및 상기 상부 방사체와 중첩된 하부 클리어런스 영역; 및
상기 회로 기판의 하면 중에서 상기 하부 클리어런스 영역을 제외한 영역으로, 상기 상부 그라운드와 중첩된 하부 그라운드가 정의된 다중 대역 안테나 모듈. - 제1항에 있어서,
상기 회로 기판의 제1 측면은 상기 회로 기판의 제2 측면과 직교하고,
상기 제1 도체 영역은 상기 회로 기판의 제1 측면과 평행하고, 상기 제2 도체 영역은 상기 회로 기판의 제2 측면과 평행한 다중 대역 안테나 모듈.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210136211A KR102622234B1 (ko) | 2021-10-14 | 2021-10-14 | 다중 대역 안테나 모듈 |
| PCT/KR2022/015202 WO2023063665A1 (ko) | 2021-10-14 | 2022-10-07 | 다중 대역 안테나 모듈 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210136211A KR102622234B1 (ko) | 2021-10-14 | 2021-10-14 | 다중 대역 안테나 모듈 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230053074A KR20230053074A (ko) | 2023-04-21 |
| KR102622234B1 true KR102622234B1 (ko) | 2024-01-08 |
Family
ID=85988474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210136211A KR102622234B1 (ko) | 2021-10-14 | 2021-10-14 | 다중 대역 안테나 모듈 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102622234B1 (ko) |
| WO (1) | WO2023063665A1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170244162A1 (en) | 2012-11-12 | 2017-08-24 | Nec Corporation | Antenna and wireless communication device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7773040B2 (en) * | 2007-03-19 | 2010-08-10 | Research In Motion Limited | Dual-band F-slot patch antenna |
| KR20120080929A (ko) * | 2011-01-10 | 2012-07-18 | 라디나 주식회사 | 내장형 안테나 |
| KR101640709B1 (ko) * | 2015-04-06 | 2016-07-18 | 한양대학교 산학협력단 | 고감도 그라운드 방사 안테나 |
| KR102662537B1 (ko) | 2019-05-10 | 2024-05-02 | 삼성전자 주식회사 | 이중 대역 안테나 및 그것을 포함하는 전자 장치 |
| KR102347789B1 (ko) * | 2019-10-07 | 2022-01-06 | 주식회사 아모텍 | 차량용 스마트 안테나 모듈 |
-
2021
- 2021-10-14 KR KR1020210136211A patent/KR102622234B1/ko active IP Right Grant
-
2022
- 2022-10-07 WO PCT/KR2022/015202 patent/WO2023063665A1/ko unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170244162A1 (en) | 2012-11-12 | 2017-08-24 | Nec Corporation | Antenna and wireless communication device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230053074A (ko) | 2023-04-21 |
| WO2023063665A1 (ko) | 2023-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200161766A1 (en) | Antenna-in-package structure and terminal | |
| JP5983760B2 (ja) | アレーアンテナ | |
| US9917368B2 (en) | Antenna-in-package structures with broadside and end-fire radiations | |
| US20230178892A1 (en) | Dual band patch antenna | |
| US6593891B2 (en) | Antenna apparatus having cross-shaped slot | |
| US20150171522A1 (en) | Antenna unit, antenna assembly, multi-antenna assembly, and wireless connection device | |
| CN107331974A (zh) | 一种基于脊间隙波导的圆极化天线 | |
| WO2010078797A1 (zh) | 双极化辐射单元及其平面振子 | |
| KR102158031B1 (ko) | 마이크로스트립 스택 패치 안테나 | |
| CN110957569B (zh) | 一种宽频辐射单元及天线 | |
| JP7246490B2 (ja) | アンテナ構造及び高周波多周波数帯無線通信端末 | |
| JPWO2020031776A1 (ja) | アンテナモジュール | |
| WO2019188471A1 (ja) | アンテナモジュールおよびそれを搭載した通信装置 | |
| US20210226341A1 (en) | Antenna device | |
| US11374322B2 (en) | Perpendicular end fire antennas | |
| WO2018018474A1 (zh) | 无线收发装置和基站 | |
| JP6690672B2 (ja) | パッチアンテナ及びこれを備えるアンテナモジュール | |
| KR102622234B1 (ko) | 다중 대역 안테나 모듈 | |
| JP2020174285A (ja) | アンテナ装置 | |
| CN113140904B (zh) | 双极化天线 | |
| US11183752B2 (en) | Antenna structure and antenna array | |
| KR102354525B1 (ko) | 고이득 세그멘티드 패치 안테나 및 그 제조방법 | |
| TWI813008B (zh) | 無線通訊裝置 | |
| KR102373096B1 (ko) | 광대역 보우타이 다이폴 안테나 구조 | |
| WO2019058932A1 (ja) | アンテナ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |