WO2023058367A1 - 電圧レギュレータ及び電力変換装置 - Google Patents

電圧レギュレータ及び電力変換装置 Download PDF

Info

Publication number
WO2023058367A1
WO2023058367A1 PCT/JP2022/032825 JP2022032825W WO2023058367A1 WO 2023058367 A1 WO2023058367 A1 WO 2023058367A1 JP 2022032825 W JP2022032825 W JP 2022032825W WO 2023058367 A1 WO2023058367 A1 WO 2023058367A1
Authority
WO
WIPO (PCT)
Prior art keywords
inductor
inductors
voltage regulator
capacitor
inductance
Prior art date
Application number
PCT/JP2022/032825
Other languages
English (en)
French (fr)
Inventor
太樹 西本
正拓 山岡
憲明 武田
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to DE112022003728.8T priority Critical patent/DE112022003728T5/de
Priority to CN202280067514.1A priority patent/CN118176652A/zh
Priority to JP2023552746A priority patent/JPWO2023058367A1/ja
Priority to US18/697,682 priority patent/US20240405678A1/en
Publication of WO2023058367A1 publication Critical patent/WO2023058367A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output

Definitions

  • the present disclosure relates to a voltage regulator and a power conversion device including the voltage regulator.
  • the power consumption of the CPU (Central Processing Unit) or GPU (Graphics Processing Unit) for the server device changes abruptly depending on its operating state. For this reason, a CPU power supply or a GPU power supply is required to have a basic performance of outputting a constant voltage with high accuracy in response to load fluctuations instantaneously.
  • a trans-inductor voltage regulator TVR
  • Non-Patent Documents 1 and 2 disclose the circuit configuration of the TLVR.
  • the reactor of each phase in an interleaved step-down DCDC conversion circuit is replaced with a transformer, and a secondary winding of the transformer and a compensating inductor are connected in series to form a loop circuit.
  • a loop circuit When the load changes, an induced current is generated in this loop circuit, so that the output current of the TLVR can be changed instantaneously.
  • the output current of the TLVR contains a ripple component of the number of phases of the switching frequency. Therefore, a large noise filter is required to suppress noise propagating to the CPU or GPU. This may hinder miniaturization of the power supply circuit.
  • the TLVR is expected to be used as a POL (Point of Load) power supply device in which the power supply circuit is arranged in the immediate vicinity of the CPU or GPU. If the noise filter for filtering the output current is enlarged, the wiring length to the load is extended, so there is a concern that the resistance component of the wiring will increase the voltage drop or power loss. Therefore, the POL power supply device is required to suppress the ripple of the output current without using a large noise filter.
  • POL Point of Load
  • An object of the present disclosure is, for example, a voltage regulator such as a TLVR that can suppress ripples in an output current while maintaining responsiveness to load fluctuations without using a large noise filter, and a power converter that includes the voltage regulator. It is to provide a device.
  • a voltage regulator includes: A plurality of chopper circuits connected in parallel between an input terminal and an output terminal, wherein the primary winding and the secondary winding are magnetically coupled after switching the input voltage inputted to the input terminal. a plurality of chopper circuits each outputting from an output terminal via the first inductor of the primary winding of the transformer; a first series circuit configured by connecting in series the second inductors of the secondary windings of the transformers of the plurality of chopper circuits; and a second series circuit in which a third inductor is connected in series.
  • a voltage regulator comprising: a second series circuit connected to first and second junctions with respective ends of said second series circuit connected together; a first capacitor connected to be inserted between the first connection point and the output terminal; a fourth inductor; (1) the fourth inductor is connected so as to be inserted between the first connection point and one end of a second inductor connected to the first connection point in the closest proximity; (2) the fourth inductor is connected so as to be inserted between the second connection point and one end of the second inductor that is most recently connected to the second connection point; (3) the fourth inductor is connected so as to be inserted between any pair of inductors adjacent to each other among the plurality of second inductors; is either
  • ripples in the output current can be greatly suppressed. This makes it possible to reduce the number of noise filters, reduce the size and weight of the device, and reduce the cost, as compared with the power conversion device according to the conventional example.
  • FIG. 1 is a circuit diagram showing a configuration example of a DCDC converter 1 including a voltage regulator according to Embodiment 1;
  • FIG. 1 is a circuit diagram showing a configuration of a DCDC converter 1A including an interleaved step-down chopper circuit according to Conventional Example 1;
  • FIG. 3 is a timing chart of each gate control signal and each current, showing the operation of the DCDC conversion device 1A of FIG. 2;
  • FIG. 10 is a circuit diagram showing a configuration of a DCDC conversion device 1B including a TLVR according to Conventional Example 2;
  • 5 is a timing chart of each gate control signal and each current, showing the operation of the DCDC converter 1B of FIG.
  • FIG. 10 is a circuit diagram showing a configuration example of a DCDC conversion device 1C including a voltage regulator according to Modification 1;
  • FIG. 11 is a circuit diagram showing a configuration example of a DCDC conversion device 1D including a voltage regulator according to modification 2;
  • FIG. 11 is a circuit diagram showing a configuration example of a DCDC conversion device 1F including a voltage regulator according to Modification 3;
  • FIG. 10 is a circuit diagram showing a configuration example of a DCDC conversion device 1C including a voltage regulator according to Modification 1;
  • FIG. 11 is a circuit diagram showing a configuration example of a DCDC conversion device 1D including a voltage regulator according to modification 2;
  • FIG. 11 is a circuit diagram showing a configuration example of a DCDC conversion device 1F including a voltage regulator according to Modification 3;
  • FIG. 10 is a circuit diagram showing a configuration example of a DCDC conversion device 1E including a voltage regulator according to Embodiment 2; 13 is a diagram showing a setting example table of a capacitor C3 of the DCDC converter 1E of FIG. 12; FIG. 13 is a waveform diagram of an output current I2 showing a simulation result of the DCDC converter 1E of FIG. 12; FIG. FIG. 11 is a block diagram showing a configuration example of a power conversion device 100 according to Embodiment 3;
  • FIG. 1 is a circuit diagram showing a configuration example of a DCDC converter 1 including a voltage regulator according to the first embodiment.
  • the DCDC converter 1 is an example of a power converter.
  • the DCDC converter 1 includes a smoothing capacitor C1, a plurality of n step-down chopper circuits B1 to Bn connected in parallel, and a smoothing capacitor C2 between an input terminal T1 and an output terminal T2. It is configured by connecting in series.
  • the smoothing capacitor C1 smoothes the input voltage Vin, which is a DC voltage applied to the input terminal T1, and outputs the smoothed voltage to the step-down chopper circuits B1 to Bn.
  • the voltage of the output terminal T2 is assumed to be the output voltage Vout.
  • the step-down chopper circuit B1 includes a pair of switch elements St1 and Sb1 connected in series to form a switching circuit 11-1, and a transformer TR1.
  • the switch element St1 is a high-side switch element
  • the switch element Sb1 is a low-side switch element.
  • a connection point between the source of the switch element St1 and the drain of the switch element Sb1 is connected to one end of the inductor Lp1 of the primary winding of the transformer TR1 (starting point of winding; indicated by a black circle).
  • the transformer TR1 is composed of a primary winding inductor Lp1 and a secondary winding inductor Ls1 that are magnetically coupled in opposite directions. The other end (winding end point) of the inductor Lp1 of the primary winding is connected to the output terminal T2.
  • the step-down chopper circuit B2 includes a pair of switch elements St2 and Sb2 connected in series to form a switching circuit 11-2, and a transformer TR2.
  • the transformer TR2 is composed of a primary winding inductor Lp2 and a secondary winding inductor Ls2 magnetically coupled in opposite directions. The other end (winding end point) of the inductor Lp2 of the primary winding is connected to the output terminal T2.
  • the step-down chopper circuits B3 to Bn are configured similarly to the step-down chopper circuits B1 and B2.
  • the step-down chopper circuit Bn includes a pair of switch elements Stn and Sbn connected in series to form a switching circuit 11-n, and a transformer TRn.
  • the transformer TRn is composed of a primary winding inductor Lpn and a secondary winding inductor Lsn that are magnetically coupled in opposite directions. The other end (winding end point) of the inductor Lpn of the primary winding is connected to the output terminal T2.
  • the output terminal T2 is grounded via a capacitor C3, a node N1, and an inductor L1, and the node N1 connects an inductor L2, one end (winding end point) and the other end (winding start point) of an inductor Ls1, and an inductor Ls2. , one end (winding end point) and the other end (winding start point) of inductor Lsn are grounded.
  • node N1 is a first connection point that connects together one end of inductor L1, one end of inductor L2, and one end of capacitor C3.
  • the first connection point is connected to one end of the inductor Ls1 via the inductor L2 and the second connection point.
  • I3 be the current flowing through the capacitor C3
  • I5 be the current flowing through the inductor L2
  • I4 be the current flowing through the inductor L1.
  • the DCDC converter 1 including the voltage regulator configured as described above is a multiple n-phase interleaved circuit in which a plurality of n step-down chopper circuits B1 to Bn are connected in parallel to the input terminal T1.
  • Gate control signals Sg11 to Sgn2 are supplied from the control circuit 10 so that the step-down chopper circuits B1 to Bn of each phase operate with an operation phase shifted by 2 ⁇ /n.
  • a voltage Vout is output to the output terminal T2, and the relationship with the input voltage Vin is represented by the following equation.
  • Vout D x Vin
  • FIG. 2 is a circuit diagram showing the configuration of a DCDC converter 1A including an interleaved step-down chopper circuit according to Conventional Example 1. As shown in FIG.
  • the DCDC converter 1A differs from the DCDC converter 1 in FIG. 1 in the following points.
  • the inductor Ls1 of the secondary winding of TR1 is eliminated, and the step-down chopper circuit B1a is configured by the switching circuit 11-1 consisting of a pair of switch elements St1 and Sb1 and the inductor Lp1.
  • the inductor Ls2 of the secondary winding of TR2 is eliminated, and the step-down chopper circuit B2a is configured by the switching circuit 11-2 consisting of a pair of switching elements St2 and Sb2 and the inductor Lp2.
  • the inductor Lsn of the secondary winding of TRn is eliminated, and the step-down chopper circuit Bna is formed by the switching circuit 11-n consisting of a pair of switching elements Stn and Sbn and the inductor Lp2n.
  • Inductors L1, L2 and capacitor C3 are eliminated.
  • the output voltage Vout of the output terminal T2 is output to the load 20 as the output voltage Vout3 via the noise filter 12 and the output terminal T3.
  • the current in the inductor Lp1 increases when the high-side switching element St1 is on, and decreases when it is off. do.
  • FIG. 3 is a timing chart of each gate control signal and each current, showing the operation of the DCDC converter 1A of FIG.
  • the DCDC conversion device 1A in FIG. 2 repeats the same operation with a period Tp.
  • FIG. 3 shows the currents of the inductors Lp1 to Lp4 of each phase and the total current I1 when the number of phases is 4, for example.
  • the total current I1 includes a ripple component that is the number of phases times the switching frequency (four times in FIG. 3). Of these, the ripple component that cannot be completely absorbed by the capacitor C2 propagates to the load 20 (CPU or GPU), so it is necessary to provide a separate noise filter 12 between the output terminal T2 and the load to suppress it.
  • FIG. 4 is a circuit diagram showing the configuration of a DCDC converter 1B including a TLVR according to Conventional Example 2. As shown in FIG. 4
  • the DCDC converter 1B differs from the DCDC converter 1 in FIG. 1 in the following points. (1) Inductor L2 and capacitor C3 are eliminated. (2) The output voltage Vout of the output terminal T2 is output to the load 20 as the output voltage Vout3 via the noise filter 12 and the output terminal T3.
  • FIG. 5 is a timing chart of each gate control signal and each current, showing the operation of the DCDC converter 1B of FIG.
  • FIG. 5 shows the currents of the inductors Lp1 to Lp4 of each phase and the total current I1 when the number of phases is 4, for example.
  • the total current I1 contains a ripple component that is the number of phases (four times in FIG. 5) of the switching frequency, so the noise filter 12 (FIG. 4) is required.
  • the ripple component included in the output current tends to be larger than in the interleaved step-down chopper circuit according to Conventional Example 1. This is because, as can be seen by comparing FIG. 3 and FIG. 5, the currents themselves of the inductors Lp1 to Lp4 for each phase of the TLVR according to Conventional Example 2 contain ripple components that are times the number of phases of the switching frequency. . Therefore, in order to utilize the TLVR according to Conventional Example 2 as a POL power supply device, a technique for suppressing the ripple component of the total current I1 is important.
  • FIG. 6 is a timing chart of each gate control signal and each current, showing the operation of the DCDC converter 1 of FIG.
  • the ripple component of the output current I2 can be suppressed as shown in FIG.
  • the capacitance value of the capacitor C3 is not specified or is not set correctly, the ripple component of the output current I2 can be amplified.
  • the DCDC converter 1 in the DCDC converter 1 according to the first embodiment shown in FIG. 1, there is a loop circuit consisting of inductors L1, L2, and Ls1 to Lsn.
  • the DCDC converter 1B including the TLVR according to the conventional example 2 shown in FIG. 4 there is a loop circuit consisting of inductors L1 and Ls1 to Lsn.
  • a high-speed load response performance can be achieved by using this inductor-only loop circuit. For example, when the output current is increased with a sudden change in load, in the case of the DCDC converter 1A including the interleaved step-down chopper circuit according to the conventional example 1 shown in FIG. cannot respond instantaneously because it takes time to store the magnetic energy in the magnetic cores of the inductors Lp1 to Lpn.
  • each phase without accumulating magnetic energy in the magnetic core by inducing a current in the above-described loop circuit. can increase the current in the inductors Lp1-Lpn. That is, the DCDC converter 1 according to the first embodiment can suppress the noise current at the output terminal T2 while maintaining load responsiveness equivalent to that of the DCDC converter 1B including the TLVR according to the conventional example 2.
  • the switching circuits 11-1 to 11-n of each phase are operated with the operation phase shifted by 2 ⁇ /n, the current components of the 1st order to the n-1th order are canceled due to the effect of interleaving. It does not appear in the output current I2. Therefore, it is important to suppress a plurality of nth-order current components. In the following formula expansion, frequency components other than the nth order are ignored.
  • Lp be the inductance of the inductors Lp1 to Lpn
  • Ls be the inductance of the inductors Ls1 to Lsn.
  • Inductors Lp1-Lpn and inductors Ls1-Lsn are tightly coupled, and the coupling coefficient can be approximated to one.
  • a plurality of n-th order ripple components ip included in the currents flowing through the inductors Lp1 to Lpn of each phase are defined by the following equation (1).
  • A is a predetermined constant
  • the nth-order ripple components contained in the currents flowing through the inductors Lp1 to Lpn of each phase have the same phase and reinforce each other. Therefore, the nth-order ripple component contained in the instantaneous current i1 of the total current I1 is expressed by the following equation (2).
  • the potential of the node N1 oscillates in the opposite phase to the voltage v3 across the capacitor C3, so that the instantaneous current i4 of the current I4 flowing through the inductor L1 and the instantaneous current i5 of the current I5 flowing through the inductor L2 are respectively It is represented by the following formulas (4) and (5).
  • a noise reduction effect of 6 dB or more can be obtained by setting the capacitance value of the capacitor C3 as shown in the following equation (7). That is, the amplitude of the noise current is suppressed to less than half.
  • the magnetic coupling between the inductors Lp1 to Lpn and the inductors Ls1 to Lsn is such that the magnetic fluxes strengthen each other when currents flow from the terminals at the winding start points marked with black circles. ing. As a result, the noise suppression effect described above can be obtained.
  • the ripple current reduction effect will be shown below with reference to circuit simulation results.
  • FIG. 7 is a waveform diagram of the total current I1 showing the simulation results of the DCDC converter 1B of FIG.
  • the inductor L1 0.2 ⁇ H
  • the switching frequency fs 200 kHz.
  • the total current I1 contains a triangular ripple component that is four times the switching frequency as shown in FIG. 5, and its amplitude is as large as 75 Ap-p.
  • the response speed to a sudden change in load capacity is determined by the total inductance of the inductor loop circuit.
  • the case of the four-phase interleaved DCDC conversion apparatus 1 has been described, but the number of phases is not limited, and the present invention can be applied to any plural n-phase interleaved DCDC conversion apparatus, such as 16 phases. may As a result, noise in the output current I2 can be suppressed in an interleaved DCDC converter having an arbitrary number of phases.
  • a voltage regulator such as a TLVR
  • a voltage regulator capable of suppressing ripples in an output current while maintaining responsiveness to load fluctuations without using a large noise filter is provided.
  • a power conversion device including the voltage regulator can be provided.
  • a pair, a plurality of pairs, or a combination of three or more inductors among the inductors Lp1 to Lpn may be magnetically coupled to each other.
  • An example will be described below.
  • FIG. 9 is a circuit diagram showing a configuration example of a DCDC converter 1C including a voltage regulator according to Modification 1.
  • FIG. A DCDC converter 1C in FIG. 9 is an example of a power converter.
  • inductors Lp1 and Lp2 may be magnetically coupled MC1
  • inductors Lp3 and Lp4 may be magnetically coupled MC2. Note that the magnetic coupling of Modification 1 may be applied to other modifications and other embodiments.
  • each four phase inductors may be magnetically coupled.
  • the response speed to load fluctuations can be further increased compared to the case where magnetic coupling is not used.
  • Transistors such as MOS field effect transistors (MOSFET) or GaN-HEMT (High Mobility Electron Transistor) may be used for the switch elements St1 to Stn and Sb1 to Sbn. Diodes may be used instead of the switch elements Sb1 to Sbn.
  • MOSFET MOS field effect transistors
  • GaN-HEMT High Mobility Electron Transistor
  • inductor L2 and inductors Ls1 to Lsn are connected in series, so the order of connection may be reversed. That is, the inductor L2 may be connected so as to be inserted between the node N1 and the inductor Ls1 as shown in FIG. 1, or may be connected as follows. (1) The inductor L2 may be connected so as to be inserted between one end of the inductor Lsn connected to the ground and the ground. (2) The inductor L2 may be connected so as to be inserted between any pair of mutually adjacent inductors among the plurality of n inductors Ls1 to Lsn. This makes it possible to optimize the arrangement of components on the circuit board and further reduce the mounting area.
  • FIG. 10 is a circuit diagram showing a configuration example of a DCDC converter 1D including a voltage regulator according to Modification 2. As shown in FIG. In FIG. 10, the DCDC converter 1D according to Modification 2 differs from the DCDC converter 1 according to Embodiment 1 in FIG. 1 in the following points. (1) An inductor L3 is further provided between the node N1 and the capacitor C3. Note that the insertion of the inductor L3 in Modification 2 may be applied to other modifications and other embodiments.
  • FIG. 11 is a circuit diagram showing a configuration example of a DCDC converter 1F including a voltage regulator according to Modification 3. As shown in FIG. In FIG. 11, the DCDC conversion device 1F according to Modification 3 differs from the DCDC conversion device 1 according to Embodiment 1 in FIG. 1 in the following points. (1) A switch SW1 is further provided between the node N1 and the capacitor C3. (2) The switch SW1 switches between ON and OFF according to a command from the control circuit 10 . The insertion of the switch SW1 in Modification 3 may be applied to other modifications and other embodiments.
  • the switch SW1 may be composed of a transistor such as a MOSFET or a GaN-HEMT. Also, the switch SW1 may be composed of a mechanical switch such as a relay. When a transistor is used as the switch SW1, the terminal closer to the node N1 may be used as the source terminal.
  • the switch SW1 is normally turned on to achieve both ripple suppression and high-speed responsiveness.
  • the switch SW1 when the switch SW1 is off, only the ripple suppression function can be disabled. For example, when an abnormal overcurrent flows through the capacitor C3, the breakage of the capacitor C3 can be suppressed by temporarily turning off the switch SW1. Further, by turning off the switch SW1 when the capacitor C3 is destroyed, power conversion can be continued without impairing the transient response performance. That is, the power supply function can be maintained until the load safely stops (shuts down).
  • the switch SW1 and the capacitor C3 are connected in series, the order of connection may be reversed.
  • FIG. 12 is a circuit diagram showing a configuration example of a DCDC converter 1E including a voltage regulator according to the second embodiment.
  • the DCDC converter 1E according to the second embodiment differs from the DCDC converter 1 according to the first embodiment shown in FIG. 1 in the following points. (1) It has a magnetic coupling MC11 between inductors L1 and L2. Note that the magnetic coupling of the second embodiment may be applied to other modifications and other embodiments.
  • the basic operation of the DCDC converter 1E configured as described above is the same as that of the first embodiment shown in FIG. 6, and the effects are also the same.
  • the setting conditions of the capacitor C3 are different due to the magnetic coupling MC11 between the inductors L1 and L2.
  • FIG. 13 is a diagram showing a setting example table of the capacitor C3 of the DCDC converter 1E of FIG. Setting conditions for the capacitor C3 for suppressing noise in the output current I2 will be described below with reference to FIG.
  • n number of interleaved phases
  • Lp be the inductance of the inductors Lp1 to Lpn
  • Ls be the inductance of the inductors Ls1 to Lsn.
  • Inductors Lp1-Lpn and inductors Ls1-Lsn are tightly coupled, and the coupling coefficient can be approximated to one.
  • the coupling coefficient between inductors L1 and L2 is assumed to be k12.
  • the n-th order ripple component ip included in the currents I11 to I1n flowing through the inductors Lp1 to Lpn of the switching circuits 11-1 to 11-n of each phase is defined by the following equation (1) (repeated).
  • the nth-order ripple components contained in the currents flowing through the inductors Lp1 to Lpn of the switching circuits 11-1 to 11-n of each phase are in phase and strengthen each other. Therefore, the n-th order ripple component included in the total current I1 is represented by the following equation (2) (repeated).
  • FIG. 13 a guideline (approximate value) of the setting range for obtaining an effective noise reduction effect is shown.
  • the inductor L1 20 nH
  • the inductor L2 0.2 ⁇ H
  • the switching frequency fs 200 kHz
  • the number of phases n 4.
  • the vertical axis in FIG. 13 is the coupling coefficient k12 between the inductors L1 and L2.
  • the horizontal axis of FIG. 13 is the value of the ratio of the current I3 to the total current I1 shown in FIG.
  • the range of the capacitor C3 that can obtain the effect of reducing the noise by half or more is 1.76 ⁇ F to 1.90 ⁇ F, which is 0.94 times to 1.90 ⁇ F of the optimum value of 1.86 ⁇ F. 02 times the value.
  • the minimum magnification is 0.74 and the maximum magnification is 1.45. That is, as a guideline for the setting range, the noise reduction effect can be obtained by setting the capacitance value of the capacitor C3 between 0.75 and 1.5 times the capacitance value calculated by the equation (10). Also in this case, by reducing the number of components of the noise filter 12, it is possible to reduce the size and cost.
  • the inductor L1 20 nH
  • the inductor L2 0.2 ⁇ H
  • the switching frequency fs 200 kHz.
  • the coupling coefficient k12 is set to 0.1.
  • the optimum capacitance value of the capacitor C3 is calculated to be 2.37 ⁇ F from equation (6).
  • the response speed to a sudden load change is determined by the total inductance of the inductor loop circuit.
  • the number of phases is not limited, and it may be applied to any n-phase interleaved DCDC conversion device.
  • noise in the output current can be suppressed in an interleaved DCDC converter having an arbitrary number of phases.
  • any pair or a combination of three inductors among the inductors Lp1 to Lpn may be magnetically coupled to each other.
  • inductors Lp1 and Lp2 may be coupled, and inductors Lp3 and Lp4 may be coupled.
  • the response speed to load fluctuations can be further increased as compared with the case of no coupling.
  • Transistors such as MOSFETs or GaN-HEMTs may be used for the switch elements St1 to Stn and Sb1 to Sbn. Diodes may be used as the switch elements Sb1 to Sbn.
  • inductor L2 and inductors Ls1 to Lsn are connected in series, so the order of connection may be changed. This makes it possible to optimize the arrangement of components on the circuit board and further reduce the mounting area.
  • the coupled inductor consisting of the inductor L1 and the inductor L2 can be a three-terminal component, which facilitates mounting. Become.
  • a voltage regulator such as a TLVR
  • a voltage regulator capable of suppressing ripples in an output current while maintaining responsiveness to load fluctuations without using a large noise filter is provided.
  • a power conversion device including the voltage regulator can be provided.
  • FIG. 15 is a block diagram showing a configuration example of the power converter 100 according to the third embodiment.
  • a power conversion device 100 is configured by providing an ACDC conversion device 3 in the preceding stage of the DCDC conversion device 1 (or 1C, 1D, 1E, 1F) of Embodiments 1 and 2 or Modifications 1 and 2. bottom.
  • an AC voltage Vinac from an AC power supply 2 is input to an ACDC converter 3.
  • the ACDC converter 3 includes a predetermined rectifying/smoothing circuit, rectifies and smoothes the input Vinac, and converts the output voltage to It is output to the DCDC converter 1 (or 1C, 1D, 1E, 1F) as the input voltage Vin.
  • the DCDC converter 1 smoothes the input voltage Vin, which is a direct current voltage, and then smoothes the input voltage Vin, thereby generating, for example, a stepped-down or stepped-up DC output voltage Vout and outputting it to the load 20. .
  • the DCDC conversion device 1 (or 1C, 1D, 1E) is provided, responsiveness to load fluctuations can be maintained without using a large noise filter. while suppressing the ripple of the output current.
  • step-down chopper circuits B1 to Bn are used in the above embodiment and Modifications 1 to 3, the present disclosure is not limited to this, and a step-up chopper circuit may be used.
  • a voltage regulator according to the present disclosure is useful for realizing a power conversion circuit device used in in-vehicle equipment, industrial equipment, etc. with low ripple, low noise, small size, and low cost. is.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本発明の課題は、大型のノイズフィルタなしで、負荷変動に対する応答性を維持しつつ出力電流のリプルを抑制することにある。電圧レギュレータは、並列に接続され、入力電圧をスイッチングした後、一次巻線と二次巻線とが磁気結合されたトランスの一次巻線の第１のインダクタを介して出力端子からそれぞれ出力する複数のチョッパ回路と、複数のチョッパ回路の各トランスの二次巻線の各第２のインダクタを直列に接続して構成される第１の直列回路と、第３のインダクタとが直列に接続された第２の直列回路であって、その両端がそれぞれ互いに接続された第１及び第２の接続点に接続される第２の直列回路とを備える。電圧レギュレータは、第１の接続点と、出力端子との間に接続される第１のコンデンサと、第４のインダクタとを備え、第４のインダクタは、第１の接続点と、その直近で接続される第２のインダクタの一端との間に接続される。

Description

電圧レギュレータ及び電力変換装置
　本開示は、電圧レギュレータと、前記電圧レギュレータを含む電力変換装置とに関する。
　サーバー装置のためのＣＰＵ（Central Processing Unit）又はＧＰＵ（Graphics Processing Unit）は、その稼働状態に応じて消費電力が急激に変化する。このため、ＣＰＵ電源装置又はＧＰＵ電源装置には、負荷変動に瞬時に対応して定電圧を高精度に出力する基本性能が求められる。これまでインターリーブ方式の降圧ＤＣＤＣ変換回路などが用いられてきたが、近年、トランスインダクタ電圧レギュレータ（Trans‐inductor Voltage Regulator（ＴＬＶＲ））が提案されている。
　非特許文献１及び２には、ＴＬＶＲの回路構成が開示されている。ＴＬＶＲでは、インターリーブ方式の降圧ＤＣＤＣ変換回路における各相のリアクトルをトランスに置き換え、トランスの二次巻線及び補償インダクタを直列に接続してループ回路を形成する。負荷変動時にはこのループ回路に誘導電流が生じることにより、ＴＬＶＲの出力電流を瞬時に変化させることができる。
著者名なし, "Fast multi-phase trans-inductor voltage regulator," Defensive Publications Series, Art. 2194 [2019}, Published by Technical Disclosure Commons on May 09, 2019,［2021年9月26日検索］，インターネット，＜URL：https://www.tdcommons.org/cgi/viewcontent.cgi?article=3261&context=dpubs_series＞ Nian Zhang et al., "Analysis of Multi-Phase Trans-Inductor Voltage Regulator with Fast Transient Response for Large Load Current Applications," 2021 IEEE International Symposium on Circuits and Systems (ISCAS), IEEE Conference Proceedings, pp.1-5, published on April 27, 2021
　しかし、ＴＬＶＲの出力電流には、スイッチング周波数の相数次のリプル成分が含まれる。従って、ＣＰＵ又はＧＰＵに伝搬するノイズを抑制するためには、大型のノイズフィルタが必要となる。これにより、電源回路の小型化が妨げられる可能性がある。
　ＴＬＶＲは、ＣＰＵ又はＧＰＵなどの直近に電源回路を配置するＰＯＬ（Point of Load）電源装置としての用途が期待されている。出力電流をフィルタリングするノイズフィルタが大型化すると、負荷までの配線長が伸びるため、配線の抵抗成分による電圧降下又は電力損失の増大が懸念される。従って、ＰＯＬ電源装置としては、大型のノイズフィルタを用いることなく、出力電流のリプルを抑制することが求められる。
　本開示の目的は、例えばＴＬＶＲなどの電圧レギュレータにおいて、大型のノイズフィルタを用いることなく、負荷変動に対する応答性を維持しつつ出力電流のリプルを抑制できる電圧レギュレータと、前記電圧レギュレータを含む電力変換装置を提供することにある。
　本開示の一態様に係る電圧レギュレータは、
　入力端子と出力端子との間で並列に接続された複数のチョッパ回路であって、前記入力端子に入力される入力電圧をスイッチングした後、一次巻線と二次巻線とが磁気結合されたトランスの一次巻線の第１のインダクタを介して出力端子からそれぞれ出力する複数のチョッパ回路と、
　前記複数のチョッパ回路の各トランスの二次巻線の各第２のインダクタを直列に接続して構成される第１の直列回路と、第３のインダクタとが直列に接続された第２の直列回路であって、前記第２の直列回路の両端がそれぞれ互いに接続された第１及び第２の接続点に接続される第２の直列回路とを備える電圧レギュレータであって、
　前記第１の接続点と、前記出力端子との間に挿入されるように接続される第１のコンデンサと、
　第４のインダクタとを備え、
（１）前記第４のインダクタは、前記第１の接続点と、前記第１の接続点と直近で接続される第２のインダクタの一端との間に挿入されるように接続されること、
（２）前記第４のインダクタは、前記第２の接続点と、前記第２の接続点と直近で接続される第２のインダクタの一端との間に挿入されるように接続されること、
（３）前記第４のインダクタは、前記複数の第２のインダクタのうちの互いに隣接するいずれか一対のインダクタの間に挿入されるように接続されること、
のうちのいずれかである。
　従って、本開示の一態様に係る電圧レギュレータによれば、出力電流のリプルを大幅に抑制することができる。これにより、従来例に係る電力変換装置に比べて、ノイズフィルタを削減し、装置の小型化、軽量化及びコストの削減を実現することができる。
実施の形態１に係る電圧レギュレータを含むＤＣＤＣ変換装置１の構成例を示す回路図である。 従来例１に係るインターリーブ降圧チョッパ回路を含むＤＣＤＣ変換装置１Ａの構成を示す回路図である。 図２のＤＣＤＣ変換装置１Ａの動作を示す、各ゲート制御信号及び各電流のタイミングチャートである。 従来例２に係るＴＬＶＲを含むＤＣＤＣ変換装置１Ｂの構成を示す回路図である。 図４のＤＣＤＣ変換装置１Ｂの動作を示す、各ゲート制御信号及び各電流のタイミングチャートである。 図１のＤＣＤＣ変換装置１の動作を示す、各ゲート制御信号及び各電流のタイミングチャートである。 図４のＤＣＤＣ変換装置１Ｂのシミュレーション結果を示す、総和電流Ｉ１の波形図である。 図１のＤＣＤＣ変換装置１のシミュレーション結果を示す、出力電流Ｉ２の波形図である。 変形例１に係る電圧レギュレータを含むＤＣＤＣ変換装置１Ｃの構成例を示す回路図である。 変形例２に係る電圧レギュレータを含むＤＣＤＣ変換装置１Ｄの構成例を示す回路図である。 変形例３に係る電圧レギュレータを含むＤＣＤＣ変換装置１Ｆの構成例を示す回路図である。 実施の形態２に係る電圧レギュレータを含むＤＣＤＣ変換装置１Ｅの構成例を示す回路図である。 図１２のＤＣＤＣ変換装置１ＥのコンデンサＣ３の設定例テーブルを示す図である。 図１２のＤＣＤＣ変換装置１Ｅのシミュレーション結果を示す、出力電流Ｉ２の波形図である。 実施の形態３に係る電力変換装置１００の構成例を示すブロック図である。
　以下、本開示に係る実施形態及び変形例について図面を参照して説明する。なお、同一又は同様の構成要素については同一の符号を付している。
（実施の形態１）
　図１は、実施の形態１に係る電圧レギュレータを含むＤＣＤＣ変換装置１の構成例を示す回路図である。ここで、ＤＣＤＣ変換装置１は電力変換装置の一例である。
　図１において、ＤＣＤＣ変換装置１は、入力端子Ｔ１と出力端子Ｔ２との間において、平滑コンデンサＣ１と、互いに並列に接続された複数ｎ個の降圧チョッパ回路Ｂ１～Ｂｎと、平滑コンデンサＣ２とが直列に接続されて構成される。ここで、平滑コンデンサＣ１は入力端子Ｔ１に印加される直流電圧である入力電圧Ｖｉｎを平滑して各降圧チョッパ回路Ｂ１～Ｂｎに出力する。各降圧チョッパ回路Ｂ１～Ｂｎの降圧チョッパ動作（又は降圧スイッチング動作）は制御回路１０からのゲート制御信号Ｓｇ１１，Ｓｇ１２；Ｓｇ２１，Ｓｇ２２；…；Ｓｇｎ１，Ｓｇｎ２に基づいて制御される。すなわち、降圧チョッパ回路Ｂ１～Ｂｎはそれぞれ、スイッチング回路１１－１～１１－ｎを含み、ゲート制御信号Ｓｇ１１，Ｓｇ１２；Ｓｇ２１，Ｓｇ２２；…；Ｓｇｎ１，Ｓｇｎ２に従って、入力される入力電圧Ｖｉｎをスイッチングすることで、交流電圧に変換してトランスＴＲ１～ＴＲｎの一次巻線のインダクタＬｐ１～Ｌｐｎに出力する。各降圧チョッパ回路Ｂ１～Ｂｎからの出力電流Ｉ１１，Ｉ１２，…，Ｉ１ｎは出力端子Ｔ２において合流され、その総和電流Ｉ１のうち一部の電流Ｉ３はコンデンサＣ３を流れる。残る電流Ｉ２（＝Ｉ１－Ｉ３）は平滑コンデンサＣ２を介して負荷２０に出力される。ここで、出力端子Ｔ２の電圧を出力電圧Ｖｏｕｔとする。
　次いで、各降圧チョッパ回路Ｂ１～Ｂｎの詳細構成について以下に説明する。
　降圧チョッパ回路Ｂ１は、互いに直列に接続されてスイッチング回路１１－１を構成する一対のスイッチ素子Ｓｔ１，Ｓｂ１と、トランスＴＲ１とを備えて構成される。ここで、スイッチ素子Ｓｔ１はハイサイドのスイッチ素子であり、スイッチ素子Ｓｂ１はローサイドのスイッチ素子である。スイッチ素子Ｓｔ１のソースとスイッチ素子Ｓｂ１のドレインとの接続点はトランスＴＲ１の一次巻線のインダクタＬｐ１の一端（巻回開始点；黒丸で示される）に接続される。トランスＴＲ１は、互いに反対方向で磁気結合された一次巻線のインダクタＬｐ１及び二次巻線のインダクタＬｓ１により構成される。一次巻線のインダクタＬｐ１の他端（巻回終了点）は出力端子Ｔ２に接続される。
　降圧チョッパ回路Ｂ２は、降圧チョッパ回路Ｂ１と同様に、互いに直列に接続されてスイッチング回路１１－２を構成する一対のスイッチ素子Ｓｔ２，Ｓｂ２と、トランスＴＲ２とを備えて構成される。トランスＴＲ２は、互いに反対方向で磁気結合された一次巻線のインダクタＬｐ２及び二次巻線のインダクタＬｓ２により構成される。一次巻線のインダクタＬｐ２の他端（巻回終了点）は出力端子Ｔ２に接続される。
　降圧チョッパ回路Ｂ３～Ｂｎは、降圧チョッパ回路Ｂ１，Ｂ２と同様に構成される。降圧チョッパ回路Ｂｎは、降圧チョッパ回路Ｂ１，Ｂ２と同様に、直列に接続されてスイッチング回路１１－ｎを構成する一対のスイッチ素子Ｓｔｎ，Ｓｂｎと、トランスＴＲｎとを備えて構成される。トランスＴＲｎは、互いに反対方向で磁気結合された一次巻線のインダクタＬｐｎ及び二次巻線のインダクタＬｓｎにより構成される。一次巻線のインダクタＬｐｎの他端（巻回終了点）は出力端子Ｔ２に接続される。
　出力端子Ｔ２は、コンデンサＣ３、節点Ｎ１及びインダクタＬ１を介して接地されるとともに、節点Ｎ１は、インダクタＬ２、インダクタＬｓ１の一端（巻回終了点）及び他端（巻回開始点）、インダクタＬｓ２の一端（巻回終了点）及び他端（巻回開始点）、…、インダクタＬｓｎの一端（巻回終了点）及び他端（巻回開始点）を介して接地される。すなわち、節点Ｎ１は、インダクタＬ１の一端、インダクタＬ２の一端、及びコンデンサＣ３の一端をともに接続する第１の接続点である。また、第１の接続点はインダクタＬ２及び第２の接続点を介してインダクタＬｓ１の一端に接続される。ここで、コンデンサＣ３に流れる電流をＩ３とし、インダクタＬ２に流れる電流をＩ５とし、インダクタＬ１に流れる電流をＩ４とする。
　図１において、電流連続モードにおいて、スイッチ素子Ｓｔ１のゲート制御信号Ｓｇ１１のデューティ比をＤとするとき、スイッチ素子Ｓｂ１のゲート制御信号Ｓｇ１２のデューティ比は（１－Ｄ）であり、スイッチ素子Ｓｔ１とＳｂ１は互い違いにオン／オフ制御される。ただし、厳密には、スイッチ素子Ｓｔ１とＳｂ１が同時にオンしないように、一方のスイッチ素子がオフしてから他方のスイッチ素子がオンするまで、一定のデッドタイムＴｄ（図５等参照）が設けられる。
　以上のように構成された、電圧レギュレータを含むＤＣＤＣ変換装置１は、入力端子Ｔ１に複数ｎ個の降圧チョッパ回路Ｂ１～Ｂｎが並列接続された、複数ｎ相のインターリーブ回路である。各相の降圧チョッパ回路Ｂ１～Ｂｎはその動作位相が２π／ｎずつずれて動作するように、制御回路１０からゲート制御信号Ｓｇ１１～Ｓｇｎ２が与えられる。出力端子Ｔ２には電圧Ｖｏｕｔが出力され、入力電圧Ｖｉｎとの関係は次式で表される。
Ｖｏｕｔ＝Ｄ×Ｖｉｎ
　図２は、従来例１に係るインターリーブ降圧チョッパ回路を含むＤＣＤＣ変換装置１Ａの構成を示す回路図である。
　図２において、ＤＣＤＣ変換装置１Ａは図１のＤＣＤＣ変換装置１に比較して、以下の点が異なる。
（１）ＴＲ１の二次巻線のインダクタＬｓ１を削除し、一対のスイッチ素子Ｓｔ１，Ｓｂ１からなるスイッチング回路１１－１と、インダクタＬｐ１とにより降圧チョッパ回路Ｂ１ａを構成する。
（２）ＴＲ２の二次巻線のインダクタＬｓ２を削除し、一対のスイッチ素子Ｓｔ２，Ｓｂ２からなるスイッチング回路１１－２と、インダクタＬｐ２とにより降圧チョッパ回路Ｂ２ａを構成する。
（３）以下、同様にして、ＴＲｎの二次巻線のインダクタＬｓｎを削除し、一対のスイッチ素子Ｓｔｎ，Ｓｂｎからなるスイッチング回路１１－ｎと、インダクタＬｐ２ｎにより降圧チョッパ回路Ｂｎａを構成する。
（４）インダクタＬ１，Ｌ２及びコンデンサＣ３が削除される。
（５）出力端子Ｔ２の出力電圧Ｖｏｕｔはノイズフィルタ１２及び出力端子Ｔ３を介して、出力電圧Ｖｏｕｔ３として負荷２０に出力される。
　以上のように構成された、従来例１に係るＤＣＤＣ変換装置１Ａにおいて、例えば降圧チョッパ回路Ｂ１ａに注目すると、ハイサイドのスイッチ素子Ｓｔ１がオンのときインダクタＬｐ１の電流は増加し、オフのとき減少する。
　図３は、図２のＤＣＤＣ変換装置１Ａの動作を示す、各ゲート制御信号及び各電流のタイミングチャートである。図２のＤＣＤＣ変換装置１Ａは、周期Ｔｐで同様の動作を繰り返す。ここで、図３は、例えば相数が４の場合であって、各相のインダクタＬｐ１～Ｌｐ４の電流と、その総和電流Ｉ１を示す。総和電流Ｉ１には、スイッチング周波数の相数倍（図３では４倍）のリプル成分が含まれる。このうち、コンデンサＣ２で吸収し切れないリプル成分は負荷２０（ＣＰＵ又はＧＰＵ）に伝搬してしまうため、出力端子Ｔ２と負荷の間に別途ノイズフィルタ１２を設けて抑制する必要がある。
　図４は、従来例２に係るＴＬＶＲを含むＤＣＤＣ変換装置１Ｂの構成を示す回路図である。
　図４において、ＤＣＤＣ変換装置１Ｂは図１のＤＣＤＣ変換装置１に比較して、以下の点が異なる。
（１）インダクタＬ２及びコンデンサＣ３が削除される。
（２）出力端子Ｔ２の出力電圧Ｖｏｕｔはノイズフィルタ１２及び出力端子Ｔ３を介して、出力電圧Ｖｏｕｔ３として負荷２０に出力される。
　以上のように構成されたＤＣＤＣ変換装置１Ｂにおいて、図２のインターリーブ降圧チョッパ回路を含むＤＣＤＣ変換装置１Ａと比較すると、インダクタＬｐ１～Ｌｐｎの電流Ｉ１１～Ｉ１ｎには、インダクタＬ１及びＬｓ１～Ｌｓｎのループ回路を通じて他相の影響も表れる。
　図５は、図４のＤＣＤＣ変換装置１Ｂの動作を示す、各ゲート制御信号及び各電流のタイミングチャートである。ここで、図５は、例えば相数が４の場合において、各相のインダクタＬｐ１～Ｌｐ４の電流と、その総和電流Ｉ１を示す。図３のＤＣＤＣ変換装置１Ａと同様に、総和電流Ｉ１にはスイッチング周波数の相数倍（図５では４倍）のリプル成分が含まれるため、ノイズフィルタ１２（図４）が必要となる。
　なお、設定した回路定数にも依るが、従来例２に係るＴＬＶＲを含むＤＣＤＣ変換装置１Ｂでは、従来例１に係るインターリーブ降圧チョッパ回路に比べて出力電流に含まれるリプル成分が大きくなりやすい。これは、図３と図５を比較して分かるように、従来例２に係るＴＬＶＲの各相のインダクタＬｐ１～Ｌｐ４の電流自体に、スイッチング周波数の相数倍のリプル成分が含まれるためである。従って、従来例２に係るＴＬＶＲをＰＯＬ電源装置として活用するためには、総和電流Ｉ１のリプル成分を抑制する技術が重要である。
　最後に、図１に示した電流経路図を用いて、実施の形態１に係るＤＣＤＣ変換装置１の動作を説明する。従来例２に係るＴＬＶＲを含むＤＣＤＣ変換装置１Ｂと比較すると、インダクタＬｐ１～Ｌｐｎの電流の総和Ｉ１のうち、一部の電流成分Ｉ３がコンデンサＣ３に流れることにより、出力端子Ｔ２には、電流Ｉ２（＝Ｉ１－Ｉ３）が流れる。
　図６は、図１のＤＣＤＣ変換装置１の動作を示す、各ゲート制御信号及び各電流のタイミングチャートである。詳細後述するように、コンデンサＣ３の容量値を正しく設定した場合には、図８に示すように出力電流Ｉ２のリプル成分を抑制することができる。一方、コンデンサＣ３の容量値が指定されていない、あるいは正しく設定されていない場合には、反対に出力電流Ｉ２のリプル成分が増幅され得る。
　また、図１に示す実施の形態１に係るＤＣＤＣ変換装置１では、インダクタＬ１、Ｌ２及びＬｓ１～Ｌｓｎからなるインダクタのみのループ回路が存在する。また、図４に示す従来例２に係るＴＬＶＲを含むＤＣＤＣ変換装置１Ｂでは、インダクタＬ１及びＬｓ１～Ｌｓｎからなるインダクタのみのループ回路が存在する。このインダクタのみのループ回路により、高速な負荷応答性能を実現することができる。例えば、負荷の急変に伴い出力電流を増加する場合、図２に示す従来例１に係るインターリーブ降圧チョッパ回路を含むＤＣＤＣ変換装置１Ａの場合、各相のインダクタＬｐ１～Ｌｐｎの電流を増加させるためには、インダクタＬｐ１～Ｌｐｎの磁性コアに磁気エネルギーを蓄積する時間を要するため、瞬時に応答することができない。
　一方、従来例２に係るＴＬＶＲを含むＤＣＤＣ変換装置１Ｂ又は実施の形態１に係るＤＣＤＣ変換装置１では、上述のループ回路に電流を誘導することにより磁性コアに磁気エネルギーを蓄積することなく各相のインダクタＬｐ１～Ｌｐｎの電流を増加させることができる。すなわち、実施の形態１に係るＤＣＤＣ変換装置１は、従来例２に係るＴＬＶＲを含むＤＣＤＣ変換装置１Ｂと同等の負荷応答性を維持しつつ、出力端子Ｔ２のノイズ電流を抑制することができる。なお、ＤＣＤＣ変換装置１と類似する回路であっても、インダクタＬｓ１～Ｌｓｎなどと直列にコンデンサを挿入するなどして、インダクタのみのループが存在しない回路では、高速な負荷応答性を実現することはできない。
　次いで、図１を参照して、出力電流Ｉ２のノイズを抑制するための、コンデンサＣ３の設定条件について説明する。
　ここで、各相のスイッチング回路１１－１～１１－ｎのスイッチング周波数をｆｓ（スイッチング角周波数ωｓ＝２πｆｓ）とし、インターリーブ相数を複数ｎとする。上述のように各相のスイッチング回路１１－１～１１－ｎの動作移相を２π／ｎずつずらして動作させるとき、インターリーブの効果により１次～ｎ－１次の電流成分は相殺されて、出力電流Ｉ２には表れない。従って、複数ｎ次の電流成分を抑制することが重要となる。以下の式展開では、ｎ次の周波数成分以外は無視する。また、インダクタＬｐ１～ＬｐｎのインダクタンスをＬｐとし、インダクタＬｓ１～ＬｓｎのインダクタンスをＬｓとする。インダクタＬｐ１～ＬｐｎとインダクタＬｓ１～Ｌｓｎは密結合であり、結合係数は１に近似できるものとする。
　各相のインダクタＬｐ１～Ｌｐｎに流れる電流に含まれる複数ｎ次のリプル成分ｉｐを次式（１）で定義する。
Figure JPOXMLDOC01-appb-M000004
 　　　（１）
　ここで、Ａは所定の定数である。
　図１において、総和電流Ｉ１では、各相のインダクタＬｐ１～Ｌｐｎに流れる電流に含まれるｎ次のリプル成分は同位相となり互いに強め合う。従って、総和電流Ｉ１の瞬時電流ｉ１に含まれるｎ次のリプル成分は次式（２）で表される。
Figure JPOXMLDOC01-appb-M000005
 　　　（２）
　総和電流Ｉ１に含まれるｎ次のリプル成分が全てコンデンサＣ３に流れる（Ｉ１＝Ｉ３）とき、コンデンサＣ３の端子間電圧ｖ３は次式（３）で表される。
Figure JPOXMLDOC01-appb-M000006
 　　　（３）
　このとき、節点Ｎ１の電位は、コンデンサＣ３の端子間電圧ｖ３と逆位相で振動するので、インダクタＬ１に流れる電流Ｉ４の瞬時電流ｉ４と、インダクタＬ２に流れる電流Ｉ５の瞬時電流ｉ５はそれぞれ次式（４）及び（５）で表される。
Figure JPOXMLDOC01-appb-M000007
 　　　（４）
Figure JPOXMLDOC01-appb-M000008
 　　　（５）
　キルヒホフの電流則より、電流Ｉ３＝Ｉ４＋Ｉ５となるので、これを満たすコンデンサＣ３の条件式は次式（６）で表される。
Figure JPOXMLDOC01-appb-M000009
 　　　（６）
　コンデンサＣ３が上式（６）を満たすとき、電流Ｉ１＝Ｉ３であるから、キルヒホフの電流則より出力電流Ｉ２＝０となり、出力電流Ｉ２にはｎ次の電流成分が全く含まれない。すなわち、ｎ次のノイズ電流成分を全て相殺することができる。
　上記が最適な条件ではあるが、コンデンサＣ３の容量値を次式（７）のように設定すれば、６ｄＢ以上のノイズ低減効果が得られる。すなわち、ノイズ電流の振幅は半分以下に抑えられる。
Figure JPOXMLDOC01-appb-M000010
 　　　（７）
　この場合も、ノイズフィルタ１２の部品を削減することで、小型化かつ低コスト化を実現することができる。
　なお、インダクタＬｐ１～Ｌｐｎと、インダクタＬｓ１～Ｌｓｎの磁気結合は、図１に示すように、黒丸を付した巻回開始点の端子からそれぞれ電流が流れるときに、磁束が強め合う向きに結合している。これにより、上記のノイズ抑制効果を得ることができる。
　次いで、本発明者らは、一例として、互いに異なる４相で動作する４相インターリーブ（ｎ＝４）方式の降圧チョッパ回路Ｂ１～Ｂ４を含むＤＣＤＣ変換装置１について、回路シミュレーションを行った。以下に、回路シミュレーション結果を参照して、リプル電流の低減効果を示す。
　まず、図４に示す従来例２に係るＴＬＶＲを含むＤＣＤＣ変換装置１Ｂのシミュレーション結果について以下に説明する。
　図７は図４のＤＣＤＣ変換装置１Ｂのシミュレーション結果を示す、総和電流Ｉ１の波形図である。ここで、インダクタンスＬｐ＝Ｌｓ＝１μＨ、インダクタＬ１＝０．２μＨ、スイッチング周波数ｆｓ＝２００ｋＨｚとする。また、入力電圧Ｖｉｎ＝１２Ｖ、出力電圧Ｖｏｕｔ＝１．８Ｖとする。
　図７から明らかなように、総和電流Ｉ１には、図５にも示したように、スイッチング周波数の４倍の三角波状のリプル成分が含まれ、その振幅は７５Ａｐ－ｐと非常に大きい。
　次に、図１に示す実施の形態１に係るＤＣＤＣ変換装置１のシミュレーション結果について説明する。ここで、インダクタンスＬｐ＝Ｌｓ＝１μＨ、インダクタＬ１＝２０ｎＨ、インダクタＬ２＝０．２μＨ、スイッチング周波数ｆｓ＝２００ｋＨｚとする。このとき、式（６）より、最適なコンデンサＣ３の容量値は２．６１μＦと計算される。
　図８は図１のＤＣＤＣ変換装置１のシミュレーション結果を示す、出力電流Ｉ２の波形図である。ここで、入力電圧Ｖｉｎ＝１２Ｖ、出力電圧Ｖｏｕｔ＝１．８Ｖとする。
　図８から明らかなように、また図６にも示したように、総和電流Ｉ１に含まれるスイッチング周波数の４倍のリプル成分が除去され、出力電流Ｉ２の振幅は１３Ａｐｐと顕著に抑制された。
　なお、負荷容量の急変に対する応答速度は、インダクタのループ回路の合計インダクタンスによって決まる。上記のシミュレーションでは、従来例２と実施の形態１とで、Ｌｓの値は互いに同一に設定している。従って、それ以外のインダクタンスで比較すると、従来例２では、Ｌ１＝０．２μＨ、実施の形態１ではＬ１＋Ｌ２＝０．２２μＨであるから、ほぼ同等の応答速度となる。
　以上の実施の形態では、４相インターリーブ方式のＤＣＤＣ変換装置１の場合について説明したが、相数に制限はなく、例えば１６相など、任意の複数ｎ相のインターリーブ方式のＤＣＤＣ変換装置に適用してもよい。これにより、任意の相数を有するインターリーブ方式のＤＣＤＣ変換装置において、出力電流Ｉ２のノイズを抑制することができる。
　以上説明したように、本実施の形態によれば、例えばＴＬＶＲなどの電圧レギュレータにおいて、大型のノイズフィルタを用いることなく、負荷変動に対する応答性を維持しつつ出力電流のリプルを抑制できる電圧レギュレータと、前記電圧レギュレータを含む電力変換装置を提供できる。
（変形例１）
　以上の実施の形態において、インダクタＬｐ１～Ｌｐｎのうちの、一対、複数対、もしくは３個以上の組み合わせの複数のインダクタを、互いに磁気結合させても良い。以下にその一例について説明する。
　図９は、変形例１に係る電圧レギュレータを含むＤＣＤＣ変換装置１Ｃの構成例を示す回路図である。図９のＤＣＤＣ変換装置１Ｃは、電力変換装置の一例である。例えば図９に示すように、４相インターリーブ方式のＤＣＤＣ変換装置の場合、インダクタＬｐ１とインダクタＬｐ２を磁気結合ＭＣ１させ、インダクタＬｐ３とインダクタＬｐ４を磁気結合ＭＣ２させてもよい。なお、この変形例１の磁気結合を、他の変形例及び他の実施の形態に適用してもよい。
　同様に、８相又は１６相インターリーブ方式のＤＣＤＣ変換装置の場合に、例えば４相のインダクタずつ磁気結合させてもよい。これにより、磁気結合させない場合に比べて、さらに負荷変動に対する応答速度を高めることができる。
　なお、スイッチ素子Ｓｔ１～Ｓｔｎ、Ｓｂ１～Ｓｂｎは、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）又はＧａＮ－ＨＥＭＴ（High Mobility Electron Transistor）などのトランジスタを用いればよい。また、スイッチ素子Ｓｂ１～Ｓｂｎには、これに代えて、ダイオードを用いてもよい。
　また、図１において、インダクタＬ２及びインダクタＬｓ１～Ｌｓｎは直列に接続されるので、互いに接続の順番が入れ替わってもよい。すなわち、インダクタＬ２は、図１のように節点Ｎ１とインダクタＬｓ１との間に挿入されるように接続されてもよいし、以下のように接続されてもよい。
（１）インダクタＬ２は、接地に接続されるインダクタＬｓｎの一端と、接地との間に挿入されるように接続されてもよい。
（２）インダクタＬ２は、複数ｎ個のインダクタＬｓ１～Ｌｓｎのうちの互いに隣接するいずれか一対のインダクタの間に挿入されるように接続されてもよい。
これにより、回路基板上の部品配置を最適化することが可能になり、より実装面積を抑えることができる。
（変形例２）
　図１０は、変形例２に係る電圧レギュレータを含むＤＣＤＣ変換装置１Ｄの構成例を示す回路図である。図１０において、変形例２に係るＤＣＤＣ変換装置１Ｄは、図１の実施の形態１に係るＤＣＤＣ変換装置１に比較して以下の点が異なる。
（１）節点Ｎ１とコンデンサＣ３との間に、インダクタＬ３をさらに備える。
なお、この変形例２のインダクタＬ３の挿入を、他の変形例及び他の実施の形態に適用してもよい。
　以上のように構成されたＤＣＤＣ変換装置１Ｄでは、インダクタＬ１のインダクタンスが比較的小さい場合にも、コンデンサＣ３に突入電流などの大電流が流れて、他の部品の破壊が発生することを防止できる。ここで、インダクタＬ３とコンデンサＣ３は直列接続であるので、互いに接続の順番が入れ替わってもよい。
（変形例３）
　図１１は、変形例３に係る電圧レギュレータを含むＤＣＤＣ変換装置１Ｆの構成例を示す回路図である。図１１において、変形例３に係るＤＣＤＣ変換装置１Ｆは、図１の実施の形態１に係るＤＣＤＣ変換装置１に比較して以下の点が異なる。
（１）節点Ｎ１とコンデンサＣ３との間に、スイッチＳＷ１をさらに備える。
（２）スイッチＳＷ１は、制御回路１０からの指令により、オンとオフを切り替える。
なお、この変形例３のスイッチＳＷ１の挿入を、他の変形例及び他の実施の形態に適用してもよい。
　スイッチＳＷ１は、ＭＯＳＦＥＴ又はＧａＮ－ＨＥＭＴなどのトランジスタで構成すればよい。また、スイッチＳＷ１はリレーなどの機械式スイッチで構成してもよい。また、スイッチＳＷ１として、トランジスタを用いる場合には、節点Ｎ１に近い側の端子をソース端子とすればよい。
　以上のように構成されたＤＣＤＣ変換装置１Ｆでは、通常時はスイッチＳＷ１をオンとすることで、リプル抑制と高速応答性を両立する。一方、スイッチＳＷ１がオフのとき、リプル抑制機能のみを無効化することができる。例えば、コンデンサＣ３に異常な過電流が流れた場合に、一時的にスイッチＳＷ１をオフとすることにより、コンデンサＣ３の破壊を抑止することができる。また、コンデンサＣ３が破壊した場合にスイッチＳＷ１をオフとすることにより、過渡応答性能は損なわずに電力変換を継続することができる。すなわち、負荷が安全に停止（シャットダウン）するまでの間、電源機能を維持することができる。ここで、スイッチＳＷ１とコンデンサＣ３は直列接続であるので、互いに接続の順番が入れ替わってもよい。
（実施の形態２）
　図１２は、実施の形態２に係る電圧レギュレータを含むＤＣＤＣ変換装置１Ｅの構成例を示す回路図である。図１２において、実施の形態２に係るＤＣＤＣ変換装置１Ｅは、図１の実施の形態１に係るＤＣＤＣ変換装置１に比較して以下の点が異なる。
（１）インダクタＬ１とインダクタＬ２の間に磁気結合ＭＣ１１を有する。
なお、この実施の形態２の磁気結合を、他の変形例及び他の実施の形態に適用してもよい。
　以上のように構成されたＤＣＤＣ変換装置１Ｅにおける基本的な動作は、図６に示した実施の形態１と同様で、作用効果も同様である。ただし、インダクタＬ１とインダクタＬ２の磁気結合ＭＣ１１により、コンデンサＣ３の設定条件が異なる。
　図１３は、図１２のＤＣＤＣ変換装置１ＥのコンデンサＣ３の設定例テーブルを示す図である。以下では、図１３を参照して、出力電流Ｉ２のノイズを抑制するための、コンデンサＣ３の設定条件について説明する。
　各相のスイッチング回路１１－１～１１－ｎのスイッチング周波数をｆｓ（スイッチング角周波数ωｓ＝２πｆｓ）とし、インターリーブ相数を複数ｎとする。上述のように、各相のスイッチング回路１１－１～１１－ｎの動作移相を２π／ｎずつずらして動作させるとき、インターリーブの効果により１次～ｎ－１次の電流成分は相殺されて、出力電流Ｉ２には表れない。従って、複数ｎ次の電流成分を抑制することが重要となる。以下の式展開では、複数ｎ次の周波数成分以外は無視する。また、インダクタＬｐ１～ＬｐｎのインダクタンスをＬｐ、インダクタＬｓ１～ＬｓｎのインダクタンスをＬｓとする。インダクタＬｐ１～ＬｐｎとインダクタＬｓ１～Ｌｓｎは密結合であり、結合係数は１に近似できる。一方、インダクタＬ１とＬ２の間の結合係数はｋ１２とする。
　各相のスイッチング回路１１－１～１１－ｎのインダクタＬｐ１～Ｌｐｎに流れる電流Ｉ１１～Ｉ１ｎに含まれるｎ次のリプル成分ｉｐを次式（１）（再掲）で定義する。
Figure JPOXMLDOC01-appb-M000011
 　　　（１）
　図１２において、総和電流Ｉ１では、各相のスイッチング回路１１－１～１１－ｎのインダクタＬｐ１～Ｌｐｎに流れる電流に含まれるｎ次のリプル成分は同位相となり互いに強め合う。従って、総和電流Ｉ１に含まれるｎ次のリプル成分は次式（２）（再掲）で表される。
Figure JPOXMLDOC01-appb-M000012
 　　　（２）
　ここで、総和電流Ｉ１に含まれるｎ次のリプル成分が全てコンデンサＣ３に流れる（Ｉ１＝Ｉ３）とき、コンデンサＣ３の端子間電圧ｖ３は次式（３）（再掲）で表される。
Figure JPOXMLDOC01-appb-M000013
 　　　（３）
　このとき、節点Ｎ１の電位は、コンデンサＣ３の端子間電圧ｖ３と逆位相で振動するので、インダクタＬ１に流れる電流Ｉ４と、インダクタＬ２に流れる電流Ｉ５はそれぞれ、次式（８）及び（９）で表される。
Figure JPOXMLDOC01-appb-M000014
 　　　（８）
Figure JPOXMLDOC01-appb-M000015
 　　　（９）
　ここで、キルヒホフの電流則より、Ｉ３＝Ｉ４＋Ｉ５となるので、これを満たすコンデンサＣ３の条件式を求めると、次式（１０）で表される。
Figure JPOXMLDOC01-appb-M000016
 　　　（１０）
　コンデンサＣ３が上式（１０）を満たすとき、電流Ｉ１＝Ｉ３であるから、キルヒホフの電流則より出力電流Ｉ２＝０となり、出力電流Ｉ２にはｎ次の電流成分が全く含まれない。すなわち、ｎ次のノイズ電流成分を全て相殺することができる。
　上式（１０）が最適な条件である。
　次いで、図１３を参照して、有効なノイズ低減効果を得るための設定範囲の目安（概略値）を示す。ここでは、インダクタンスＬｐ＝Ｌｓ＝１μＨ、インダクタＬ１＝２０ｎＨ、インダクタＬ２＝０．２μＨ、スイッチング周波数ｆｓ＝２００ｋＨｚ、相数ｎ＝４とする。図１３の縦軸は、インダクタＬ１とＬ２の結合係数ｋ１２である。また、図１３の横軸は、図１２に示した総和電流Ｉ１に対する電流Ｉ３の比の値である。
　図１３から明らかなように、Ｉ３／Ｉ１＝０．５のとき、キルヒホフの電流則より、Ｉ２＝Ｉ１－Ｉ３＝０．５×Ｉ１であるから、出力電流Ｉ２に含まれるリプルは半減する。Ｉ３／Ｉ１＝１のとき、キルヒホフの電流則より、出力電流Ｉ２＝Ｉ１－Ｉ３＝０であるから、出力電流Ｉ２に含まれるリプルは０となる。Ｉ３／Ｉ１＝１．５のとき、キルヒホフの電流則より、Ｉ２＝Ｉ１－Ｉ３＝－０．５×Ｉ１であるから、出力電流Ｉ２に含まれるリプルは半減する。すなわち、図１３の括弧内は、半減以上のノイズ低減効果を得るための、コンデンサＣ３の値を示している。そして、最適な条件（Ｉ３／Ｉ１＝１）におけるコンデンサＣ３の容量値に対する、容量値の倍率をそれぞれ記載した。
　例えば、結合係数ｋ１２＝０．４のとき、ノイズ半減以上の効果が得られるコンデンサＣ３の範囲は１．７６μＦ～１．９０μＦであり、これは最適値１．８６μＦの０．９４倍～１．０２倍の値である。図１３において、最小の倍率は０．７４、最大の倍率は１．４５である。すなわち、設定範囲の目安として、コンデンサＣ３の容量値を、式（１０）で計算された容量値の０．７５倍～１．５倍の間に設定すれば、ノイズ低減効果が得られる。この場合も、ノイズフィルタ１２の部品を削減することで、小型化でかつ低コスト化を実現することができる。
　なお、インダクタＬｐ１～Ｌｐｎと、インダクタＬｓ１～Ｌｓｎとの間の磁気結合は、図１２に示すように、黒丸を付した巻回開始点の端子からそれぞれ電流が流れるときに、磁束が強め合う向きに結合している。これにより、上記のノイズ抑制効果を得ることができる。
　本発明者らは、４相インターリーブ（ｎ＝４）方式のＤＣＤＣ変換装置１Ｅについて、回路シミュレーションを行った。
　図１４は、図１２のＤＣＤＣ変換装置１Ｅのシミュレーション結果を示す、出力電流Ｉ２の波形図である。図１４を参照して、回路シミュレーションにより、４相インターリーブ（ｎ＝４）の場合を例に、リプル電流の低減効果を示す。なお、図１４は入力電圧Ｖｉｎ＝１２Ｖ、出力電圧Ｖｏｕｔ＝１．８Ｖの場合の、出力電流Ｉ２のシミュレーション結果を示す。
　図１２の実施の形態２に係るＤＣＤＣ変換装置１Ｅにおいて、インダクタンスＬｐ＝Ｌｓ＝１μＨ、インダクタＬ１＝２０ｎＨ、インダクタＬ２＝０．２μＨ、スイッチング周波数ｆｓ＝２００ｋＨｚとする。また、結合係数ｋ１２＝０．１とする。このとき、式（６）より、最適なコンデンサＣ３の容量値は２．３７μＦと計算される。
　図１４から明らかなように、総和電流Ｉ１に含まれるスイッチング周波数の４倍のリプル成分が除去され、出力電流Ｉ２の振幅は１４Ａｐ－ｐ（従来例２では、７５Ａｐ－ｐ）と顕著に抑制された。
　なお、負荷の急変に対する応答速度は、インダクタのループ回路の合計インダクタンスによって決まる。上記のシミュレーションでは、従来例２と実施の形態２とで、インダクタＬｓの値は互いに同一である（Ｌｓ１＝Ｌｓ２＝…＝Ｌｓｎ）。従って、それ以外のインダクタンスで比較すると、従来例２では、Ｌ１＝０．２μＨ、実施の形態１ではＬ１＋Ｌ２－２×ｋ１２×√（Ｌ１×Ｌ２）＝０．２１４μＨであるから、ほぼ同等の応答速度となる。
　ここでは、４相インターリーブ方式のＤＣＤＣ変換装置１Ｅについて説明したが、相数に制限はなく、任意のｎ相のインターリーブ方式のＤＣＤＣ変換装置に適用してもよい。これにより、任意の相数を有するインターリーブ方式のＤＣＤＣ変換装置において、出力電流のノイズを抑制することができる。
　また、インダクタＬｐ１～Ｌｐｎのうちの、いずれか一対又は３個の組み合わせのインダクタを、それぞれ互いに磁気結合させても良い。例えば、４相インターリーブ方式のＤＣＤＣ変換装置の場合、インダクタＬｐ１とインダクタＬｐ２を結合させ、インダクタＬｐ３とインダクタＬｐ４を結合させてもよい。これにより、結合させない場合に比べて、さらに負荷変動に対する応答速度を高めることができる。
　なお、スイッチ素子Ｓｔ１～Ｓｔｎ、Ｓｂ１～Ｓｂｎには、例えばＭＯＳＦＥＴ又はＧａＮ－ＨＥＭＴなどのトランジスタを用いればよい。また、スイッチ素子Ｓｂ１～Ｓｂｎには、ダイオードを用いてもよい。
　また、図１２において、インダクタＬ２及びインダクタＬｓ１～Ｌｓｎは直列に接続されるので、互いに接続の順番が入れ替わってもよい。これにより、回路基板上の部品配置を最適化することが可能になり、より実装面積を抑えることができる。図１２に示したように、インダクタＬ１とインダクタＬ２とがともに節点Ｎ１に接続される場合には、インダクタＬ１とインダクタＬ２からなる結合インダクタを３端子部品とすることが可能となり、実装が容易になる。
　以上説明したように、本実施の形態によれば、例えばＴＬＶＲなどの電圧レギュレータにおいて、大型のノイズフィルタを用いることなく、負荷変動に対する応答性を維持しつつ出力電流のリプルを抑制できる電圧レギュレータと、前記電圧レギュレータを含む電力変換装置を提供できる。
（実施の形態３）
　図１５は、実施の形態３に係る電力変換装置１００の構成例を示すブロック図である。図１５において、実施の形態１、２又は変形例１、２のＤＣＤＣ変換装置１（又は１Ｃ，１Ｄ，１Ｅ，１Ｆ）の前段において、ＡＣＤＣ変換装置３を設けることで、電力変換装置１００を構成した。
　図１５において、交流電源２からの交流電圧ＶｉｎａｃはＡＣＤＣ変換装置３に入力され、ＡＣＤＣ変換装置３は所定の整流平滑回路を含み、入力されるＶｉｎａｃを整流した後平滑し、その出力電圧を、入力電圧ＶｉｎとしてＤＣＤＣ変換装置１（又は１Ｃ，１Ｄ，１Ｅ，１Ｆ）に出力する。次いで、ＤＣＤＣ変換装置１は入力される直流電圧である入力電圧Ｖｉｎを平滑し、スイッチングした後、平滑することで、例えば降圧又は昇圧された直流の出力電圧Ｖｏｕｔを生成して負荷２０に出力する。
　以上のように構成された電力変換装置１００によれば、ＤＣＤＣ変換装置１（又は１Ｃ，１Ｄ，１Ｅ）を備えているので、大型のノイズフィルタを用いることなく、負荷変動に対する応答性を維持しつつ出力電流のリプルを抑制できる。
（変形例）
　以上の実施の形態及び変形例１～３においては、降圧チョッパ回路Ｂ１～Ｂｎを用いているが、本開示はこれに限らず、昇圧チョッパ回路を用いてもよい。
　以上の実施の形態及び変形例１～３においては、例えば４相インターリーブ方式のチョッパ回路Ｂ１～Ｂｎについて説明しているが、本開示はこれに限らず、例えば１６相など複数相インターリーブ方式のチョッパ回路を用いてもよい。
　本開示に係る電圧レギュレータ、もしくは、前記電圧レギュレータを含む電力変換装置は、車載機器、産業機器等で用いられる電力変換回路装置を、低リプル、低ノイズ、小型、低コストで実現することに有用である。
１，１Ａ～１Ｅ　ＤＣＤＣ変換装置
２　交流電源
３　ＡＣＤＣ変換装置
１０　制御回路
１１－１～１１－ｎ　スイッチング回路
１２　ノイズフィルタ
２０　負荷
１００　電力変換装置
Ｂ１～Ｂｎ，Ｂ１ａ～Ｂｎａ　降圧チョッパ回路
Ｃ１，Ｃ２　平滑コンデンサ
Ｃ３　コンデンサ
Ｌ１～Ｌ３　インダクタ
Ｌｐ１～Ｌｐｎ　一次巻線のインダクタ
Ｌｓ１～Ｌｓｎ　二次巻線のインダクタ
ＭＣ１，ＭＣ２，ＭＣ１１　磁気結合
Ｎ１　節点
Ｓｂ１～Ｓｂｎ，Ｓｔ１～Ｓｔｎ　スイッチ素子
ＳＷ１　スイッチ
Ｔ１　入力端子
Ｔ２，Ｔ３　出力端子
ＴＲ１～ＴＲｎ　トランス

Claims (11)

  1. 　入力端子と出力端子との間で並列に接続された複数のチョッパ回路であって、前記入力端子に入力される入力電圧をスイッチングした後、一次巻線と二次巻線とが磁気結合されたトランスの一次巻線の第１のインダクタを介して出力端子からそれぞれ出力する複数のチョッパ回路と、
    　前記複数のチョッパ回路の各トランスの二次巻線の各第２のインダクタを直列に接続して構成される第１の直列回路と、第３のインダクタとが直列に接続された第２の直列回路であって、前記第２の直列回路の両端がそれぞれ互いに接続された第１及び第２の接続点に接続される第２の直列回路とを備える電圧レギュレータであって、
    　前記第１の接続点と、前記出力端子との間に挿入されるように接続される第１のコンデンサと、
    　第４のインダクタとを備え、
    （１）前記第４のインダクタは、前記第１の接続点と、前記第１の接続点と直近で接続される第２のインダクタの一端との間に挿入されるように接続されること、
    （２）前記第４のインダクタは、前記第２の接続点と、前記第２の接続点と直近で接続される第２のインダクタの一端との間に挿入されるように接続されること、
    （３）前記第４のインダクタは、前記複数の第２のインダクタのうちの互いに隣接するいずれか一対のインダクタの間に挿入されるように接続されること、
    のうちのいずれかである、
    電圧レギュレータ。
  2. 　前記入力端子に接続され、前記入力電圧を平滑する第２のコンデンサと、
    　前記出力端子に接続され、前記出力端子から出力される出力電圧を平滑する第３のコンデンサとをさらに備え、
    　前記入力電圧及び前記出力電圧はともに直流電圧であり、前記電圧レギュレータはＤＣＤＣ変換装置である、請求項１に記載の電圧レギュレータ。
  3. 　前記複数ｎ個のチョッパ回路は互いに異なる複数ｎ相で動作し、
    　前記複数のチョッパ回路のスイッチング角周波数をωｓとし、
    　前記各第１のインダクタのインダクタンスをＬｐとし、
    　前記各第２のインダクタのインダクタンスをＬｓとし、
    　前記第３のインダクタのインダクタンスをＬ１とし、
    　前記第４のインダクタのインダクタンスをＬ２とするとき、
    　前記第１のコンデンサの容量値Ｃ３は次式を満たすように構成される、
    Figure JPOXMLDOC01-appb-M000001
     請求項１又は２に記載の電圧レギュレータ。
  4. 　前記複数ｎ個のチョッパ回路は互いに異なる複数ｎ相で動作し、
    　前記複数のチョッパ回路のスイッチング角周波数をωｓとし、
    　前記各第１のインダクタのインダクタンスをＬｐとし、
    　前記各第２のインダクタのインダクタンスをＬｓとし、
    　前記第３のインダクタのインダクタンスをＬ１とし、
    　前記第４のインダクタのインダクタンスをＬ２とするとき、
    　前記第１のコンデンサの容量値Ｃ３は次式を満たすように構成される、
    Figure JPOXMLDOC01-appb-M000002
     請求項１又は２に記載の電圧レギュレータ。
  5. 　前記第３のインダクタと、前記第４のインダクタとは互いに磁気結合される、
    請求項１又は２に記載の電圧レギュレータ。
  6. 　前記複数ｎ個のチョッパ回路は互いに異なる複数ｎ相で動作し、
    　前記複数のチョッパ回路のスイッチング角周波数をωｓとし、
    　前記各第１のインダクタのインダクタンスをＬｐとし、
    　前記各第２のインダクタのインダクタンスをＬｓとし、
    　前記第３のインダクタのインダクタンスをＬ１とし、
    　前記第４のインダクタのインダクタンスをＬ２とし、
    　前記第３のインダクタと前記第４のインダクタとの間の結合係数をｋ１２とするとき、
    　前記第１のコンデンサの容量値Ｃ３は次式を満たすように構成される、
    Figure JPOXMLDOC01-appb-M000003
     請求項５に記載の電圧レギュレータ。
  7. 　前記第１のコンデンサの容量値Ｃ３は、請求項６に記載の式で計算される容量値の０．７５倍～１．５倍の範囲内の値である、
    請求項６に記載の電圧レギュレータ。
  8. 　前記複数の第１のインダクタのうちの、一対、複数対又は３個以上の組み合わせの複数の第１のインダクタが互いに磁気結合される、
    請求項１～７のうちのいずれか１つに記載の電圧レギュレータ。
  9. 　前記第１の接続点と、前記出力端子との間に、前記第１のコンデンサと直列に接続される第５のインダクタをさらに備える、
    請求項１～８のうちのいずれか１つに記載の電圧レギュレータ。
  10. 　前記第１の接続点と、前記出力端子との間に、前記第１のコンデンサと直列に接続されるスイッチをさらに備える、
    請求項１～８のうちのいずれか１つに記載の電圧レギュレータ。
  11. 　請求項２に記載の電圧レギュレータ、もしくは、請求項２を引用する請求項３～１０のうちのいずれか１つに記載の電圧レギュレータであるＤＣＤＣ変換装置と、
    　前記ＤＣＤＣ変換装置の前段に設けられ、交流電圧を直流電圧に変換して前記ＤＣＤＣ変換装置に出力するＡＣＤＣ変換装置とを備える、
    電力変換装置。
PCT/JP2022/032825 2021-10-07 2022-08-31 電圧レギュレータ及び電力変換装置 WO2023058367A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112022003728.8T DE112022003728T5 (de) 2021-10-07 2022-08-31 Spannungsregler und Stromumwandlungsvorrichtung
CN202280067514.1A CN118176652A (zh) 2021-10-07 2022-08-31 电压调节器和电力转换装置
JP2023552746A JPWO2023058367A1 (ja) 2021-10-07 2022-08-31
US18/697,682 US20240405678A1 (en) 2021-10-07 2022-08-31 Voltage regulator with high response to load fluctuation and reducing ripple of output current without noise filter, and power converter apparatus with the voltage regulator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-165502 2021-10-07
JP2021165502 2021-10-07

Publications (1)

Publication Number Publication Date
WO2023058367A1 true WO2023058367A1 (ja) 2023-04-13

Family

ID=85803349

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/032825 WO2023058367A1 (ja) 2021-10-07 2022-08-31 電圧レギュレータ及び電力変換装置

Country Status (5)

Country Link
US (1) US20240405678A1 (ja)
JP (1) JPWO2023058367A1 (ja)
CN (1) CN118176652A (ja)
DE (1) DE112022003728T5 (ja)
WO (1) WO2023058367A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240195322A1 (en) * 2022-12-07 2024-06-13 Dell Products L.P. Hybrid voltage regulator architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002247839A (ja) * 2001-02-21 2002-08-30 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ装置とその調整方法
JP2015056912A (ja) * 2013-09-10 2015-03-23 株式会社デンソー Ｄｃ−ｄｃコンバータ装置
CN112698709A (zh) * 2020-12-20 2021-04-23 苏州浪潮智能科技有限公司 一种多相buck电路及其电压调节的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002247839A (ja) * 2001-02-21 2002-08-30 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ装置とその調整方法
JP2015056912A (ja) * 2013-09-10 2015-03-23 株式会社デンソー Ｄｃ−ｄｃコンバータ装置
CN112698709A (zh) * 2020-12-20 2021-04-23 苏州浪潮智能科技有限公司 一种多相buck电路及其电压调节的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
.: "Technical Disclosure Commons Defensive Publications Series Fast multi-phase trans-inductor voltage regulator", TECHNICAL DISCLOSURE COMMONS, 9 March 2019 (2019-03-09), pages 1 - 15, XP055888730, Retrieved from the Internet <URL:https://www.tdcommons.org/cgi/viewcontent.cgi?article=3261&context=dpubs_series> [retrieved on 20220208] *
ZHANG NIAN; ZHAN CHENCHANG; YE GUANGHUA; CHEN CHUQI; LI XUENING; YI JUN: "Analysis of Multi-Phase Trans-Inductor Voltage Regulator with Fast Transient Response for Large Load Current Applications", 2019 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), IEEE, 22 May 2021 (2021-05-22), pages 1 - 5, XP033933326, ISSN: 2158-1525, ISBN: 978-1-7281-3320-1, DOI: 10.1109/ISCAS51556.2021.9401394 *

Also Published As

Publication number Publication date
JPWO2023058367A1 (ja) 2023-04-13
CN118176652A (zh) 2024-06-11
DE112022003728T5 (de) 2024-05-16
US20240405678A1 (en) 2024-12-05

Similar Documents

Publication Publication Date Title
US7239530B1 (en) Apparatus for isolated switching power supply with coupled output inductors
US7307857B2 (en) Non-isolated DC-DC converters with direct primary to load current
US7449867B2 (en) Multi-phase buck converter with a plurality of coupled inductors
JP6271099B1 (ja) 直流電圧変換回路
US6023154A (en) Parallel and interwoven buck converter for high efficiency, low voltage power supply
US5204809A (en) H-driver DC-to-DC converter utilizing mutual inductance
US20060028187A1 (en) DC to DC converter with high frequency zigzag transformer
US8068355B1 (en) Apparatus for isolated switching power supply with coupled output inductors
JPH04351465A (ja) Ｄｃ・ｄｃコンバータ
US20080084717A1 (en) Multi-phase buck converter with a plurality of coupled inductors
JP2007068392A (ja) 複数の結合インダクタを有する多相バックコンバータ
US10903737B2 (en) Power supply circuit for generating a predetermined voltage and a predetermined current
US7495421B2 (en) Multi-phase buck converter
WO2023058367A1 (ja) 電圧レギュレータ及び電力変換装置
US11070126B2 (en) Power supply circuit having improved noise suppression
JP4105606B2 (ja) スイッチング電源装置
JP7013961B2 (ja) コンバータ装置
JP2001025242A (ja) スイッチング電源
CN111082646A (zh) 一种电流纹波消除电路及应用该电路的功率变换器
WO2025015601A1 (en) Step-down converter with dual transformers
JP7219688B2 (ja) 電力変換装置とその制御方法
WO2018199227A1 (ja) 電源回路
JP3690049B2 (ja) スイッチング電源装置
JPS63103668A (ja) プツシユプル昇降圧コンバ−タ
JP2007159178A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22878238

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023552746

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280067514.1

Country of ref document: CN

122 Ep: pct application non-entry in european phase

Ref document number: 22878238

Country of ref document: EP

Kind code of ref document: A1