WO2018199227A1 - 電源回路 - Google Patents

電源回路 Download PDF

Info

Publication number
WO2018199227A1
WO2018199227A1 PCT/JP2018/016967 JP2018016967W WO2018199227A1 WO 2018199227 A1 WO2018199227 A1 WO 2018199227A1 JP 2018016967 W JP2018016967 W JP 2018016967W WO 2018199227 A1 WO2018199227 A1 WO 2018199227A1
Authority
WO
WIPO (PCT)
Prior art keywords
inductor
switching element
reactor
circuit
bypass
Prior art date
Application number
PCT/JP2018/016967
Other languages
English (en)
French (fr)
Inventor
太樹 西本
憲明 武田
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to CN201880028096.9A priority Critical patent/CN110574267B/zh
Priority to EP18790129.3A priority patent/EP3614545B1/en
Priority to JP2019514615A priority patent/JP7012231B2/ja
Priority to US16/608,688 priority patent/US10892676B2/en
Publication of WO2018199227A1 publication Critical patent/WO2018199227A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4241—Arrangements for improving power factor of AC input using a resonant converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Definitions

  • the present disclosure relates to a power supply circuit that generates a predetermined voltage and current.
  • Patent Document 1 discloses a power supply device that reduces a ripple component that becomes noise by performing switching control in an interleaved manner.
  • a power supply circuit includes a first input terminal (3a), a second input terminal (3b), a first reactor (Lr1), a second reactor (Lr2), and a first switching The element (Sw1), the second switching element (Sw2), the third switching element (S1), the fourth switching element (S2), the first capacitor (C1), and the first output terminal ( 5a), a second output terminal (5b), a control circuit (9), a first inductor (Lc1), a second inductor (Lc2), and a bypass capacitor (Cb1), 1 input terminal (3a) and the 1st end of the 1st reactor (Lr1) are connected, the 2nd end of the 1st reactor (Lr1), and the 3rd switching element (S1) A first end connected to the first end; The second end of the switching element (S1) is connected to the first output terminal (5a), and the first input terminal (3a) and the first end of the second reactor (Lr2) are connected to each other.
  • the second end of the second reactor (Lr2) and the first end of the fourth switching element (S2) are connected, and the second end of the fourth switching element (S2) And the first output terminal (5a) are connected, the second input terminal (3b) and the second output terminal (5b) are connected, and the first switching element (Sw1)
  • the first end and the second end of the first reactor (Lr1) are connected, and the second end of the first switching element (Sw1) and the second output terminal (5b) are connected.
  • the second end of the shuttle (Lr2) is connected, the second end of the second switching element (Sw2) and the second output terminal (5b) are connected, and the first capacitor (C1) is connected.
  • first output terminal (5a) are connected, and the second end of the first capacitor (C1) and the second output terminal (5b) are connected, and The first end of the first inductor (Lc1) and the first input terminal (3a) are connected, the second end of the first inductor (Lc1), and the second inductor (Lc2) A first end is connected, a second end of the second inductor (Lc2) and a first end of the bypass capacitor (Cb1) are connected, and a second end of the bypass capacitor (Cb1) , The second output terminal (5b) is connected to the first reactor.
  • the circuit (9) performs switching control of the first switching element (Sw1) and the second switching element (Sw2) by an interleave method.
  • noise that is an even multiple of the switching frequency can be further reduced.
  • FIG. 2 is a circuit diagram illustrating a schematic configuration of a power supply circuit according to Embodiment 1.
  • FIG. It is a figure which shows the calculation result by the circuit simulation of the power supply current in the power factor improvement circuit which satisfy
  • FIG. 6 is a circuit diagram illustrating a schematic configuration of a power factor correction circuit according to Modification 1 of Embodiment 1.
  • FIG. 10 is a circuit diagram illustrating a schematic configuration of a power factor correction circuit according to Modification 2 of Embodiment 1. It is a circuit diagram which shows schematic structure of the power factor improvement circuit of the comparative example which performs switching control by an interleave system.
  • FIG. 10 is a circuit diagram illustrating a schematic configuration of a power factor correction circuit which is a comparative example different from the power factor correction circuit illustrated in FIGS. 6 and 9.
  • FIG. 6 is a circuit diagram showing a schematic configuration of a power factor correction circuit 9000 of a comparative example that performs switching control by an interleave method.
  • a power factor improvement circuit 9000 as shown in FIG. 6 that performs switching control in an interleaved manner is known as in the power supply device disclosed in Patent Document 1.
  • an AC voltage from the AC power source 1 is input between the first input terminal 2a of the rectifier unit 10 and the second input terminal 2b of the rectifier unit 10.
  • the input AC voltage is rectified by the rectifier 10 and then output as a DC voltage between the first input terminal 3a and the second input terminal 3b.
  • the first switching element Sw1 and the second switching element Sw2 are subjected to switching control by the control circuit 9 in an interleaved manner. Specifically, in the switching control, the first switching element Sw1 and the second switching element Sw2 have the same switching frequency (hereinafter referred to as switching frequency fsw) so that the phases are different from each other by 180 degrees. On / off.
  • switching frequency fsw switching frequency
  • the third switching element S1 is turned off when the first switching element Sw1 is on, and is turned on when the first switching element Sw1 is off.
  • the fourth switching element S2 is turned off when the second switching element Sw2 is on, and is turned on when the second switching element Sw2 is off.
  • the operations of the first and second switching elements Sw1 and Sw2 during the interleave switching control of the control circuit 9 are referred to as an interleave operation.
  • the first reactor Lr1 and the second reactor Lr2 repeatedly accumulate and release current energy. For this reason, the electric current which flows through 1st reactor Lr1 and 2nd reactor Lr2 becomes a waveform which has a big triangular wave ripple. This triangular wave ripple propagates as noise to, for example, the AC power supply 1 or the like.
  • Normal mode noise is noise that travels between power lines.
  • the common mode noise is noise that propagates in the same phase on a plurality of power lines and propagates in the opposite phase using a neutral line as a return path. Triangular ripples propagate as normal mode noise.
  • FIG. 7 shows the calculation result of the power source current in the power factor correction circuit 9000 by circuit simulation. Further, among the power supply currents shown in FIG. 7, the power supply current in the period from the time 5 ms to 5.1 ms is enlarged and shown in FIG.
  • the inductance of the first reactor Lr1 and the second reactor Lr2 was 200 uH.
  • the capacitance of the X capacitor C2 was 400 nF.
  • the switching frequency fsw was 100 kHz.
  • the AC voltage input from the AC power source 1 has a frequency of 50 Hz and an effective voltage value of 200V.
  • the DC voltage appearing between the first output terminal 5a and the second output terminal 5b is assumed to be 400V.
  • the power factor correction circuit 9000 out of the frequency components included in the generated triangular wave ripple, the frequency components that are an odd multiple (1 ⁇ , 3 ⁇ ,...) Of the switching frequency fsw are canceled by the interleave operation. On the other hand, in the power factor correction circuit 9000, since the frequency component of the even number (2 times, 4 times,%) Of the switching frequency fsw is not canceled, as shown in FIGS. Is a superimposed sine wave.
  • a noise filter circuit may be used between the power supply 1 and the rectifier circuit 10 in order to suppress noise propagating to the power supply.
  • the noise filter circuit may be disposed on a substrate different from the power factor correction circuit 9000 for convenience in circuit layout. In this case, the physical range in which normal mode noise propagates may increase. As a result, noise flows into a detection circuit or the like used for circuit control, and the risk of causing malfunction of the circuit increases.
  • normal mode noise is converted to common mode noise in a path through which noise propagates, the propagation path becomes complicated and noise countermeasures become difficult.
  • FIG. 9 is a circuit diagram showing a schematic configuration of a power factor correction circuit 9100, which is a comparative example different from the power factor improvement circuit 9000 shown in FIG.
  • FIG. 10 is a circuit diagram showing a schematic configuration of a power factor improvement circuit 9200 which is a comparative example different from the power factor improvement circuits 9000 and 9100 shown in FIGS.
  • the power factor correction circuits 9100 and 9200 include a bypass circuit B whose both ends are connected to the first input terminal 3a and the second input terminal 3b, respectively. Yes.
  • the bypass circuit B includes a first inductor Lc1 magnetically coupled to the first reactor Lr1, and a bypass capacitor Cb1 connected in series to the first inductor Lc1.
  • the bypass circuit B included in the power factor correction circuit 9200 includes a bypass inductor Le1 between the first inductor Lc1 and the bypass capacitor Cb1.
  • the power factor correction circuits 9100 and 9200 reduce the triangular wave ripple from flowing out to the AC power supply 1 side as normal mode noise.
  • the frequency of the ripple component to be canceled can be adjusted as appropriate according to the constant of each electric element provided in the bypass circuit B. For example, it is assumed that the ripple component of the switching frequency fsw of the first switching element Sw1 is canceled out. In this case, the current of the switching frequency fsw flowing through the bypass capacitor Cb1 only needs to match the current of the switching frequency fsw flowing through the first reactor Lr1. Specifically, the following equation (2) may be satisfied.
  • Equation (2) the left side is the frequency of the ripple component to be canceled.
  • the switching frequency is fsw.
  • Cb is the capacitance of the bypass capacitor Cb1.
  • Lr is the inductance of the first reactor Lr1.
  • Lc is the inductance of the first inductor Lc1.
  • Le is the inductance of the bypass inductor Le1. Note that the power factor correction circuit 9100 does not include the bypass inductor Le1. For this reason, when the bypass circuit B of the power factor correction circuit 9100 is configured, Le may be set to 0.
  • k is a coupling coefficient of magnetic coupling between the first reactor Lr1 and the first inductor Lc1.
  • the inventor has created the configuration of the present disclosure based on the above knowledge.
  • a power supply circuit includes a first input terminal (3a), a second input terminal (3b), a first reactor (Lr1), a second reactor (Lr2), and a first Switching element (Sw1), second switching element (Sw2), third switching element (S1), fourth switching element (S2), first capacitor (C1), and first output terminal (5a), a second output terminal (5b), a control circuit (9), a first inductor (Lc1), a second inductor (Lc2), and a bypass capacitor (Cb1),
  • the first input terminal (3a) and the first end of the first reactor (Lr1) are connected, the second end of the first reactor (Lr1), and the third switching element (S1).
  • the second end of the switching element (S1) and the first output terminal (5a) are connected, and the first input terminal (3a) and the first end of the second reactor (Lr2) are A second end of the second reactor (Lr2) and a first end of the fourth switching element (S2) are connected, and a second end of the fourth switching element (S2) ,
  • the first output terminal (5a) is connected, the second input terminal (3b) and the second output terminal (5b) are connected, and the first switching element (Sw1) of the first switching element (Sw1) is connected.
  • One end and the second end of the first reactor (Lr1) are connected, and the second end of the first switching element (Sw1) and the second output terminal (5b) are connected.
  • the first end of the second switching element (Sw2), and the second reactor The second end of the second switching element (Sw2) and the second output terminal (5b) are connected to each other, and the first capacitor (C1) is connected to the second end of the second capacitor (Lr2).
  • the first output terminal (5a) are connected, and the second end of the first capacitor (C1) and the second output terminal (5b) are connected, and The first end of the first inductor (Lc1) and the first input terminal (3a) are connected, the second end of the first inductor (Lc1), and the second inductor (Lc2) A first end is connected, a second end of the second inductor (Lc2) and a first end of the bypass capacitor (Cb1) are connected, and a second end of the bypass capacitor (Cb1) ,
  • the second output terminal (5b) is connected to the first reactor ( Lr1) and the first inductor (Lc1) are magnetically coupled, and the second reactor (Lr2) and the second inductor (Lc2) are magnetically coupled, and the control circuit ( 9) performs switching control of the first switching element (Sw1) and the second switching element (Sw2) by an interleave method.
  • a series circuit further comprising a bypass inductor (Le1), wherein the first inductor (Lc1), the second inductor (Lc2), and the bypass inductor (Le1) are connected in series.
  • One input terminal (3a) and a first end of the bypass capacitor (Cb1) may be provided.
  • a bypass inductor (Le1) is further provided, and the bypass inductor (Le1) is provided between a second end of the second inductor (Lc2) and a first end of the bypass capacitor (Cb1). It may be provided.
  • the electric current sensor (91) is further provided,
  • the said electric current sensor (91) is the electric current of the electric current which flows into the said 1st input terminal (3a) from the 1st end of the said 1st reactor (Lr1). Value, the current value of the current flowing from the first end of the second reactor (Lr1) to the first input terminal (3a), and the first input from the first end of the first inductor (Lc1).
  • the control circuit (9) detects the total value of the current value of the current flowing to the terminal (3a), and the control circuit (9) is configured to minimize the total value detected by the current sensor (91).
  • the switching frequency (fsw) and the duty ratio of the switching element (Sw1) and the second switching element (Sw2) may be adjusted.
  • FIG. 1 is a circuit diagram showing a schematic configuration of a power factor correction circuit 1000 according to the first embodiment.
  • the power factor correction circuit 1000 (an example of a power supply circuit) includes a first input terminal 3a, a second input terminal 3b, a first reactor Lr1, a second reactor Lr2, and a first Switching element Sw1, second switching element Sw2, third switching element S1, fourth switching element S2, first capacitor C1, first output terminal 5a, and second output terminal 5b
  • the control circuit 9 and the bypass circuit B are provided.
  • the bypass circuit B includes a first inductor Lc1, a second inductor Lc2, a bypass inductor Le1, and a bypass capacitor Cb1.
  • the first input terminal 3a and the first end of the first reactor Lr1 are connected.
  • the second end of the first reactor Lr1 and the first end of the third switching element S1 are connected.
  • the second end of the third switching element S1 is connected to the first output terminal 5a.
  • the first input terminal 3a and the first end of the second reactor Lr2 are connected.
  • the second end of the second reactor Lr2 is connected to the first end of the fourth switching element S2.
  • a second end of the fourth switching element S2 is connected to a connection point 4e on a path connecting the second end of the third switching element S1 and the first output terminal 5a. Thereby, the second end of the fourth switching element S2 and the first output terminal 5a are connected.
  • 3rd switching element S1 and 4th switching element S2 are comprised by the diode, for example.
  • the present invention is not limited to this, and the third switching element S1 and the fourth switching element S2 may be configured by generally known switching elements such as transistors (for example, MOSFET or IGBT).
  • the second input terminal 3b and the second output terminal 5b are connected.
  • the first end of the first switching element Sw1, the connection point 4a on the path connecting the second end of the first reactor Lr1 and the first end of the third switching element S1 are connected. Thereby, the 1st end of 1st switching element Sw1 and the 2nd end of 1st reactor Lr1 are connected.
  • the second end of the first switching element Sw1 is connected to the connection point 4b on the path connecting the second input terminal 3b and the second output terminal 5b. Thereby, the second end of the first switching element Sw1 and the second output terminal 5b are connected.
  • the first end of the second switching element Sw2, the connection point 4c on the path connecting the second end of the second reactor Lr2 and the first end of the fourth switching element S2 are connected. Thereby, the 1st end of 2nd switching element Sw2 and the 2nd end of 2nd reactor Lr2 are connected.
  • the second end of the second switching element Sw2 is connected to the connection point 4d on the path connecting the second input terminal 3b and the second output terminal 5b. Thereby, the second end of the second switching element Sw2 and the second output terminal 5b are connected.
  • the first switching element Sw1 and the second switching element Sw2 are configured by generally known switching elements such as transistors (for example, MOSFET or IGBT).
  • the first end of the first capacitor C1 is connected to the connection point 4e, and the connection point 4f on the path connecting the second end of the first capacitor C1, the second input terminal 3b and the second output terminal 5b, Are connected. Thereby, the 1st end of the 1st capacitor
  • the first end of the first inductor Lc1 and the first input terminal 3a are connected.
  • the second end of the first inductor Lc1 is connected to the first end of the second inductor Lc2.
  • the second end of the second inductor Lc2 is connected to the first end of the bypass inductor Le1.
  • the second end of the bypass inductor Le1 is connected to the first end of the bypass capacitor Cb1. That is, the bypass inductor Le1 is provided between the second end of the second inductor Lc2 and the first end of the bypass capacitor Cb1.
  • the second end of the second inductor Lc2 and the first end of the bypass capacitor Cb1 are connected via the bypass inductor Le1.
  • a second end of the bypass capacitor Cb1 is connected to the second output terminal 5b.
  • the first reactor Lr1 and the first inductor Lc1 are magnetically coupled so that the second end of the first reactor Lr1 and the second end of the first inductor Lc1 have the same polarity.
  • the second reactor Lr2 and the second inductor Lc2 are magnetically coupled so that the second end of the second reactor Lr2 and the second end of the second inductor Lc2 have the same polarity.
  • the control circuit 9 controls the switching of the first switching element Sw1 and the second switching element Sw2 by an interleave method. Thereby, the interleaving operation is performed by the first switching element Sw1, the second switching element Sw2, the third switching element S1, and the fourth switching element S2.
  • the control circuit 9 performs switching control of the first switching element Sw1 and the second switching element Sw2 in an interleaved manner. For this reason, it is possible to cancel out frequency components that are odd multiples of the switching frequency fsw out of the triangular wave ripples generated by the switching of the first switching element Sw1 and the second switching element Sw2. Thereby, it is possible to suppress the normal mode noise having a frequency component that is an odd multiple of the switching frequency fsw from propagating to the AC power source 1 or the like via the first input terminal 3a and the second input terminal 3b.
  • the current flowing through at least one of the first reactor Lr1, the first switching element Sw1, and the third switching element S1, the second reactor Lr2, the second switching element Sw2, and the fourth The ripple component of a predetermined frequency included in the sum of currents flowing through at least one of the switching elements S2 can be canceled.
  • the normal mode noise can be further reduced as compared with the power factor correction circuit 9000 (FIG. 6) that performs switching control by the conventional interleave method.
  • the frequency of the ripple component to be canceled can be adjusted as appropriate according to the constant of each electric element provided in the bypass circuit B.
  • a ripple component having a frequency 2 fsw that is twice the switching frequency fsw is canceled.
  • the current component of the frequency 2fsw flowing through the bypass capacitor Cb1 may be equal to the sum of the current component of the frequency 2fsw flowing through the first reactor Lr1 and the current component of the frequency 2fsw flowing through the second reactor Lr2.
  • the following equation (1) may be satisfied.
  • Equation (1) the left side is the frequency of the ripple component to be canceled.
  • the frequency is 2 fsw which is twice the switching frequency fsw.
  • Cb is the capacitance of the bypass capacitor Cb1.
  • Lr is the inductance of the first reactor Lr1 and the second reactor Lr2.
  • Lc is the inductance of the first inductor Lc1 and the second inductor Lc2.
  • Le is the inductance of the bypass inductor Le1.
  • k is a coupling coefficient of the magnetic coupling between the first reactor Lr1 and the first inductor Lc1 and the magnetic coupling between the second reactor Lr2 and the second inductor Lc2.
  • the power factor correction circuit 1000 (hereinafter abbreviated as the power factor improvement circuit 1000 that satisfies the expression (1)) has a switching frequency fsw. It is possible to reduce a ripple component having an odd multiple frequency and a ripple component having a frequency twice the switching frequency fsw.
  • the calculation result by the circuit simulation of the power supply current in the power factor correction circuit 1000 satisfying the formula (1) is shown in FIG.
  • the power supply current in the period from time 5 ms to 5.1 ms is enlarged and shown in FIG.
  • the inductance Lr of the first reactor Lr1 and the second reactor Lr2 is set to 200 uH, and the switching frequency fsw is set as in the circuit simulation of the power factor improvement circuit 9000 (FIG. 6) of the comparative example described above. It was set to 100 kHz.
  • the AC voltage input from the AC power source 1 has a frequency of 50 Hz and an effective voltage value of 200V.
  • the DC voltage appearing between the first output terminal 5a and the second output terminal 5b is assumed to be 400V.
  • the capacitance Cb of the bypass capacitor Cb1 was set to 400 nF so as to satisfy the formula (1).
  • the inductance Lc of the first inductor Lc1 and the second inductor Lc2 was 2 ⁇ H.
  • the inductance Le of the bypass inductor Le1 was 16.6 ⁇ H.
  • the coupling coefficient k of the magnetic coupling between the first reactor Lr1 and the first inductor Lc1 and the magnetic coupling between the second reactor Lr2 and the second inductor Lc2 was 0.95.
  • the ripple component having a frequency that is an odd multiple of 1 time, 2 times, or 3 times the switching frequency fsw can be reduced. That is, a ripple component having a frequency twice the switching frequency fsw, which is difficult to reduce with an X capacitor having a small capacity, can be reduced more effectively than the power factor correction circuit 9000 (FIG. 6) of the above-described comparative example. Therefore, as shown in FIG. 2, in the power factor correction circuit 1000, the power supply current waveform is superimposed on the noise component superimposed compared to the power supply current waveform of the power factor improvement circuit 9000 (FIG. 6) shown in FIG. Becomes smaller. Further, as shown in FIG.
  • the power factor improvement circuit 1000 has a ripple component having a frequency twice as high as the switching frequency fsw as compared with the waveform of the power supply current in the power factor improvement circuit 9000 (FIG. 6) shown in FIG. Due to the effective reduction, the waveform amplitude is reduced.
  • the power factor improving circuit 9000 (FIG. 6) of the conventional interleave method is provided on the supply current supply path connecting the first input terminal 3a and the first output terminal 5a.
  • This can be realized by adding a bypass circuit B made of a small electric element without adding an electric element.
  • the first modified bypass circuit in which the bypass circuit B is not provided with the second inductor Lc2 and the bypass circuit B is not provided with the first inductor Lc1. It is advantageous in the following points over the configuration in which the second modified bypass circuit is connected in parallel (hereinafter referred to as a comparative configuration).
  • the first modified bypass circuit and the second modified bypass circuit include a total of four inductors, but in the configuration of the first embodiment, the bypass circuit B includes only three inductors. Not.
  • the first modified bypass circuit and the second modified bypass circuit include a total of two capacitors, but in the configuration of the first embodiment, the bypass circuit B includes only one capacitor. .
  • the configuration of the first embodiment is more advantageous than the comparative configuration in that the bypass circuit can be configured at a low cost with a smaller number of electrical elements.
  • the number of inductors having a large variation in constant for each element is smaller than that in the comparative configuration.
  • the configuration of the first embodiment is more advantageous than the comparative configuration in that the noise reduction effect as designed is easily obtained and the cost required to procure an inductor having a designed constant is reduced.
  • the first modified bypass circuit and the second modified bypass circuit are connected in parallel, the first modified bypass circuit and the second modified bypass circuit are connected from the first input terminal 3a. A current path that passes through and returns to the first input terminal 3a is formed.
  • the first input terminal 3a is connected to the first end of the first inductor Lc1, which is one end of the bypass circuit B, and the second input terminal 3b is the other end of the bypass circuit B. Is connected to the second end of the bypass capacitor Cb1.
  • the first inductor Lc1, the second inductor Lc2, the bypass inductor Le1, and the bypass capacitor Cb1 are connected in series.
  • the first inductor Lc1, the second inductor Lc2, the bypass inductor Le1 and the bypass capacitor Cb1 constituting the bypass circuit B can be configured with small components having a small rated current, and the power supply circuit can be downsized. be able to.
  • the first reactor Lr1 is equivalent to the first reactor Lr1.
  • the coupling coefficient between the inductor Lc1, the second inductor Lc2 and the inductor synthesized from the bypass inductor Le1 appears to be small.
  • the coupling coefficient of the magnetic coupling between the second reactor Lr2 and the second inductor Lc2 is close to 1, the first reactor Lr1, the first inductor Lc1, and the second inductor Lc2 are equivalently equivalent to each other. And the coupling coefficient between the inductor synthesized with the bypass inductor Le1 appears to be small.
  • bypass inductor Le1 A desired coupling coefficient can be easily obtained by adjusting the inductance.
  • FIG. 4 is a circuit diagram showing a schematic configuration of power factor correction circuit 1100 in Modification 1 of Embodiment 1.
  • FIG. 4 is a circuit diagram showing a schematic configuration of power factor correction circuit 1100 in Modification 1 of Embodiment 1.
  • the power factor correction circuit 1100 is different from the power factor improvement circuit 1000 (FIG. 1) in that it does not include the bypass inductor Le1.
  • a triangular wave ripple including a ripple component having an odd multiple of the switching frequency fsw and a predetermined frequency flows out to the AC power supply 1 side as normal mode noise. Can be reduced.
  • FIG. 5 is a circuit diagram showing a schematic configuration of power factor correction circuit 1200 in Modification 2 of Embodiment 1.
  • FIG. 5 is a circuit diagram showing a schematic configuration of power factor correction circuit 1200 in Modification 2 of Embodiment 1.
  • the power factor correction circuit 1200 further includes a current sensor 91, unlike the power factor correction circuit 1000 (FIG. 1).
  • the current sensor 91 has a current value of a current flowing from the first end of the first reactor Lr1 to the first input terminal 3a, and a current value of a current flowing from the first end of the second reactor Lr2 to the first input terminal 3a. The total value of the current value of the current flowing from the first end of the first inductor Lc1 to the first input terminal 3a is detected. The current sensor 91 outputs the detected total value to the control circuit 9.
  • the control circuit 9 sets the switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 so that the predetermined frequency component included in the total value detected by the current sensor 91 is minimized. adjust.
  • the adjustment of the switching frequency fsw and the duty ratio may be appropriately realized by a known method.
  • the predetermined frequency may be determined as a frequency represented by the product of the switching frequency fsw and the number of switching elements that are controlled to be switched by the control circuit 9 in an interleaved manner.
  • the predetermined frequency is 2 of the switching frequency fsw. What is necessary is just to set to the frequency 2fsw of double.
  • the control circuit 9 includes the first switching element Sw1 and the second switching element so that the frequency component twice the switching frequency fsw included in the total value detected by the current sensor 91 is minimized.
  • the switching frequency fsw and the duty ratio of the element Sw2 may be adjusted.
  • the current sensor 91 causes the first input terminal 3a from the first end of the first reactor Lr1, the first end of the second reactor Lr2, and the first end of the first inductor Lc1.
  • the total value of the current values of the currents flowing to is detected. That is, of the noise current flowing from the first end of the first reactor Lr1 and the first end of the second reactor Lr2 to the first input terminal 3a, the current value of the noise current that could not be reduced by the bypass circuit B is It is detected as a total value.
  • the control circuit 9 adjusts the switching frequency fsw and the duty ratio of the first switching element Sw1 and the second switching element Sw2 so that the predetermined frequency component included in the detected total value is minimized. Is done.
  • the circuit is configured so that the noise current flowing from the first end of the first and second reactors Lr1 and Lr2 to the first input terminal 3a cannot be sufficiently reduced. Even if configured, the noise current can be minimized by the adjustment by the control circuit 9.
  • the power factor improvement circuit 1100 may further include a current sensor 91 as in the power factor improvement circuit 1200. Then, the control circuit 9 of the power factor correction circuit has the first switching element Sw1 and the second switching element Sw2 so that the predetermined frequency component included in the total value detected by the current sensor 91 is minimized. The switching frequency fsw and the duty ratio may be adjusted.
  • the current sensor 91 may be connected in series with the bypass capacitor Cb1.
  • the switching frequency fsw of the first switching element Sw1 and the second switching element Sw2 and the predetermined frequency component included in the current value detected by the current sensor 91 by the control circuit 9 are maximized.
  • the duty ratio may be adjusted.
  • the current sensor 91 may be connected in series with the first switching element Sw1, and a current sensor different from the current sensor 91 may be connected in series with the second switching element Sw2.
  • the switching frequency fsw of the first switching element Sw1 and the second switching element Sw2 is set so that the predetermined frequency components included in the current values detected by the two current sensors are equalized by the control circuit 9. The duty ratio may be adjusted.
  • the power factor correction circuit 1000 (FIG. 1) of the first embodiment is a series circuit in which the first inductor Lc1, the second inductor Lc2, and the bypass inductor Le1 are connected in series, the first input terminal 3a and the bypass capacitor. A modification may be made so as to be provided between the first end of Cb1.
  • the second end of the first bypass inductor Le1 is connected to the first end of the first inductor Lc1, and the second end of the first inductor Lc1 and the first end of the second inductor Lc2 are connected to each other.
  • the first end of the first bypass inductor Le1 and the first input terminal 3a are connected, and the second end of the second inductor Lc2 and the first end of the bypass capacitor Cb1 are connected, thereby the series circuit. May be provided between the first input terminal 3a and the first end of the bypass capacitor Cb1.
  • the second end of the first inductor Lc1 is connected to the first end of the first bypass inductor Le1, and the second end of the first bypass inductor Le1 is connected to the first end of the second inductor Lc2.
  • a series circuit may be configured. Then, by connecting the first end of the first inductor Lc1 and the first input terminal 3a, and connecting the second end of the second inductor Lc2 and the first end of the bypass capacitor Cb1, the series circuit is You may provide between the 1st input terminal 3a and the 1st end of bypass capacitor Cb1.
  • a current sensor 91 may be further provided as in the power factor correction circuit 1200 (FIG. 5). Then, the first switching element Sw1 is set so that the predetermined frequency component included in the total value detected by the current sensor 91 is minimized in the control circuit 9 having a modified configuration of the power factor correction circuit 1000 (FIG. 1). The switching frequency fsw and the duty ratio of the second switching element Sw2 may be adjusted.
  • the current sensor 91 may be connected in series with the bypass capacitor Cb1.
  • the switching frequency fsw of the first switching element Sw1 and the second switching element Sw2 and the predetermined frequency component included in the current value detected by the current sensor 91 by the control circuit 9 are maximized.
  • the duty ratio may be adjusted.
  • the current sensor 91 may be connected in series with the first switching element Sw1, and a current sensor different from the current sensor 91 may be connected in series with the second switching element Sw2.
  • the switching frequency fsw of the first switching element Sw1 and the second switching element Sw2 is set so that the predetermined frequency components included in the current values detected by the two current sensors are equalized by the control circuit 9. The duty ratio may be adjusted.
  • the control circuit 9 performs so-called frequency spread control, and reduces the ripple component having a frequency that is an even multiple of four times or more the switching frequency fsw. Also good.
  • the rectifying unit 10 is configured by a diode bridge including four diodes.
  • the configuration is not limited thereto, and a configuration such as a bridgeless method or a totem pole method may be used.
  • a DC power source instead of the AC power source 1 and the rectifying unit 10, a DC power source may be connected to the first input terminal 3a and the second input terminal 3b to configure a chopper circuit.
  • connection between two elements is not only a direct connection but also an electrical connection and It may mean a connection in which another element (for example, a wiring, a resistance element, or the like that does not impair the function of the embodiment) is interposed between the two elements.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

第１入力端子と第１のリアクトルの第１端とが接続され、第１入力端子と第２のリアクトルの第１端とが接続され、第１のインダクタの第１端と第１入力端子とが接続され、第１のインダクタの第２端と第２のインダクタの第１端とが接続され、第２のインダクタの第２端とバイパスコンデンサの第１端とが接続され、バイパスコンデンサの第２端と第２出力端子とが接続され、第１のリアクトルと第１のインダクタとは磁気結合しており、第２のリアクトルと第２のインダクタとは磁気結合しており、制御回路は、第１及び第２のスイッチング素子をインターリーブ方式でスイッチング制御する電源回路。

Description

電源回路
　本開示は、所定の電圧及び電流を生成する電源回路に関する。
　特許文献１には、インターリーブ方式でスイッチング制御を行うことにより、ノイズとなるリプル成分を低減させる電源装置が開示されている。
　従来技術においては、スイッチング周波数の偶数倍のノイズの更なる低減が望まれる。
特開２００７－１９５２８２号公報
　本開示の一様態における電源回路は、第１入力端子（３ａ）と、第２入力端子（３ｂ）と、第１のリアクトル（Ｌｒ１）と、第２のリアクトル（Ｌｒ２）と、第１のスイッチング素子（Ｓｗ１）と、第２のスイッチング素子（Ｓｗ２）と、第３のスイッチング素子（Ｓ１）と、第４のスイッチング素子（Ｓ２）と、第１のコンデンサ（Ｃ１）と、第１出力端子（５ａ）と、第２出力端子（５ｂ）と、制御回路（９）と、第１のインダクタ（Ｌｃ１）と、第２のインダクタ（Ｌｃ２）と、バイパスコンデンサ（Ｃｂ１）と、を備え、前記第１入力端子（３ａ）と、前記第１のリアクトル（Ｌｒ１）の第１端とが、接続され、前記第１のリアクトル（Ｌｒ１）の第２端と、前記第３のスイッチング素子（Ｓ１）の第１端とが、接続され、前記第３のスイッチング素子（Ｓ１）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第１入力端子（３ａ）と、前記第２のリアクトル（Ｌｒ２）の第１端とが、接続され、前記第２のリアクトル（Ｌｒ２）の第２端と、前記第４のスイッチング素子（Ｓ２）の第１端とが、接続され、前記第４のスイッチング素子（Ｓ２）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第２入力端子（３ｂ）と、前記第２出力端子（５ｂ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第１端と、前記第１のリアクトル（Ｌｒ１）の第２端とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第１端と、前記第２のリアクトル（Ｌｒ２）の第２端とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第１端と、前記第１出力端子（５ａ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第１端と、前記第１入力端子（３ａ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第２端と、前記第２のインダクタ（Ｌｃ２）の第１端とが、接続され、前記第２のインダクタ（Ｌｃ２）の第２端と、前記バイパスコンデンサ（Ｃｂ１）の第１端とが、接続され、前記バイパスコンデンサ（Ｃｂ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のリアクトル（Ｌｒ１）と前記第１のインダクタ（Ｌｃ１）とは、磁気結合しており、前記第２のリアクトル（Ｌｒ２）と前記第２のインダクタ（Ｌｃ２）とは、磁気結合しており、前記制御回路（９）は、前記第１のスイッチング素子（Ｓｗ１）と前記第２のスイッチング素子（Ｓｗ２）とを、インターリーブ方式でスイッチング制御する。
　本開示によれば、スイッチング周波数の偶数倍のノイズを更に低減することができる。
実施の形態１における電源回路の概略構成を示す回路図である。 式（１）を満たす力率改善回路における電源電流の回路シミュレーションによる計算結果を示す図である。 図２に示す電源電流のうち、一部の期間における電源電流を拡大表示した図である。 実施の形態１の変形例１における力率改善回路の概略構成を示す回路図である。 実施の形態１の変形例２における力率改善回路の概略構成を示す回路図である。 インターリーブ方式でスイッチング制御を行う比較例の力率改善回路の概略構成を示す回路図である。 図６に示す力率改善回路における電源電流の回路シミュレーションによる計算結果を示す図である。 図７に示す電源電流のうち、一部の期間における電源電流を拡大表示した図である。 図６に示す力率改善回路とは別の比較例である力率改善回路の概略構成を示す回路図である。 図６及び図９に示す力率改善回路とは別の比較例である力率改善回路の概略構成を示す回路図である。
　（本開示の基礎となった知見）
　まず、本開示の基礎となった知見について説明する。図６は、インターリーブ方式でスイッチング制御を行う比較例の力率改善回路９０００の概略構成を示す回路図である。従来から、上記特許文献１に開示の電源装置と同様に、インターリーブ方式でスイッチング制御を行う図６に示すような力率改善回路９０００が知られている。
　具体的には、力率改善回路９０００において、整流部１０の第１入力端２ａと整流部１０の第２入力端２ｂとの間には、交流電源１からの交流電圧が入力される。入力された交流電圧は、整流部１０によって整流された後、第１入力端子３ａと第２入力端子３ｂとの間に直流電圧として出力される。
　第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２は、制御回路９によってインターリーブ方式でスイッチング制御される。具体的には、当該スイッチング制御において、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２は、互いに１８０度位相が異なるようにして、同一のスイッチング周波数（以降、スイッチング周波数ｆｓｗと記載する）でオンオフされる。
　第３のスイッチング素子Ｓ１は、第１のスイッチング素子Ｓｗ１がオンのときにオフになり、第１のスイッチング素子Ｓｗ１がオフのときにオンになる。同様に、第４のスイッチング素子Ｓ２は、第２のスイッチング素子Ｓｗ２がオンのときにオフになり、第２のスイッチング素子Ｓｗ２がオフのときにオンになる。以降、制御回路９のインターリーブ方式のスイッチング制御時における第１及び第２のスイッチング素子Ｓｗ１、Ｓｗ２の動作をインターリーブ動作と記載する。
　第１のスイッチング素子Ｓｗ１がオンのとき、第１のリアクトルＬｒ１に電流エネルギーが蓄積される。第３のスイッチング素子Ｓ１がオンのときに、第１のリアクトルＬｒ１から第１のコンデンサＣ１にエネルギーが伝達される。一方、第２のスイッチング素子Ｓｗ２がオンのとき、第２のリアクトルＬｒ２に電流エネルギーが蓄積される。第４のスイッチング素子Ｓ２がオンのときに、第２のリアクトルＬｒ２から第１のコンデンサＣ１にエネルギーが伝達される。これらの結果、力率改善回路９０００の第１出力端子５ａと第２出力端子５ｂとの間には直流電圧が現れる。
　第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２は、電流エネルギーの蓄積と放出を繰り返す。このため、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２を流れる電流は、大きな三角波状リプルを有する波形となる。この三角波状リプルがノイズとして、例えば、交流電源１等に伝搬する。
　ノイズは、その伝搬特性からノーマルモードノイズとコモンモードノイズとに分類される。ノーマルモードノイズとは、電力線の間を回るノイズである。コモンモードノイズとは、複数の電力線上を同相に伝搬し、中性線を帰路として逆相に伝搬するノイズである。三角波状リプルは、ノーマルモードノイズとして伝搬する。
　力率改善回路９０００における電源電流の回路シミュレーションによる計算結果を図７に示す。また、図７に示す電源電流のうち、時間５ｍｓから５．１ｍｓまでの期間における電源電流を拡大表示して、図８に示す。
　尚、当該回路シミュレーションにおいて、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスは、２００ｕＨとした。ＸコンデンサＣ２のキャパシタンスは、４００ｎＦとした。スイッチング周波数ｆｓｗは、１００ｋＨｚとした。交流電源１から入力される交流電圧は、周波数が５０Ｈｚであり、電圧実効値が２００Ｖであるとした。また、第１出力端子５ａと第２出力端子５ｂとの間に現れる直流電圧は、４００Ｖであるとした。
　力率改善回路９０００では、発生した三角波状リプルに含まれる周波数成分のうち、スイッチング周波数ｆｓｗの奇数倍（１倍、３倍、・・・）の周波数成分はインターリーブ動作により相殺される。一方、力率改善回路９０００では、スイッチング周波数ｆｓｗの偶数倍（２倍、４倍、・・・）の周波数成分は相殺されないため、図７及び図８に示すように、電源電流の波形はノイズが重畳された正弦波となる。
　また、電源に伝搬するノイズを抑制するために、電源１と整流回路１０の間にノイズフィルタ回路が用いられる場合がある。これにより、回路が大型化する虞がある。また、ノイズフィルタ回路は、回路レイアウト上の都合から、力率改善回路９０００とは別の基板に配置される場合がある。この場合、ノーマルモードノイズが伝搬する物理的範囲が大きくなる虞がある。その結果、回路制御に用いられる検出回路などにノイズが流入し、回路の誤動作が引き起こされる危険性が高まる。また、ノイズが伝搬する経路において、ノーマルモードノイズがコモンモードノイズに変換されると、伝搬経路が複雑化され、ノイズ対策が難化する。
　一方、従来から、図９及び図１０に示すように、インターリーブ方式でスイッチング制御を行わず、バイパス回路Ｂによって、スイッチング周波数ｆｓｗのノーマルモードノイズを低減する力率改善回路９１００、９２００が知られている。図９は、図６に示す力率改善回路９０００とは別の比較例である力率改善回路９１００の概略構成を示す回路図である。図１０は、図６及び図９に示す力率改善回路９０００、９１００とは別の比較例である力率改善回路９２００の概略構成を示す回路図である。
　具体的には、図９及び図１０に示すように、力率改善回路９１００、９２００は、両端が其々第１入力端子３ａと第２入力端子３ｂとに接続されたバイパス回路Ｂを備えている。バイパス回路Ｂは、第１のリアクトルＬｒ１と磁気結合された第１のインダクタＬｃ１と、第１のインダクタＬｃ１に直列に接続されたバイパスコンデンサＣｂ１と、を備える。尚、力率改善回路９２００（図１０）が備えるバイパス回路Ｂは、第１のインダクタＬｃ１とバイパスコンデンサＣｂ１との間に、バイパスインダクタＬｅ１を備える。
　力率改善回路９１００、９２００では、第１のリアクトルＬｒ１と第１のインダクタＬｃ１とが磁気結合されているので、第１のリアクトルＬｒ１を流れる電流によって、バイパスコンデンサＣｂ１の端子間電圧が励振される。これにより、第１のリアクトルＬｒ１を流れる電流に含まれるリプル成分の一部が、バイパス回路Ｂから供給される。
　その結果、第１のリアクトルＬｒ１と第１のスイッチング素子Ｓｗ１と第３のスイッチング素子Ｓ１とのうちの少なくとも１つに流れる電流に含まれるリプル成分の一部が、バイパス回路Ｂから供給される電流によって相殺される。このようにして、力率改善回路９１００、９２００では、前記三角波状リプルが、ノーマルモードノイズとして交流電源１側に流出することを低減する。
　尚、相殺するリプル成分の周波数は、バイパス回路Ｂが備える各電気素子の定数によって適宜調整できる。例えば、第１のスイッチング素子Ｓｗ１のスイッチング周波数ｆｓｗのリプル成分を相殺するとする。この場合、バイパスコンデンサＣｂ１に流れるスイッチング周波数ｆｓｗの電流が、第１のリアクトルＬｒ１に流れるスイッチング周波数ｆｓｗの電流と一致すればよい。具体的には、以下の式（２）を満たせばよい。
Figure JPOXMLDOC01-appb-M000001
　式（２）において、左辺は、相殺するリプル成分の周波数である。本具体例では、スイッチング周波数ｆｓｗである。Ｃｂは、バイパスコンデンサＣｂ１のキャパシタンスである。Ｌｒは、第１のリアクトルＬｒ１のインダクタンスである。Ｌｃは、第１のインダクタＬｃ１のインダクタンスである。Ｌｅは、バイパスインダクタＬｅ１のインダクタンスである。尚、力率改善回路９１００は、バイパスインダクタＬｅ１を備えていない。このため、力率改善回路９１００のバイパス回路Ｂを構成する場合、Ｌｅは０とすればよい。ｋは、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合の結合係数である。
　つまり、力率改善回路９１００、９２００では、式（２）を満たす電気素子を用いてバイパス回路Ｂを構成した場合、スイッチング周波数ｆｓｗのノイズを低減できるが、他の周波数のノイズを十分に低減することができない。
　本発明者は、以上の知見に基づき、本開示の構成を創作するに至った。
　（課題への対応）
　本開示の一態様に係る電源回路は、第１入力端子（３ａ）と、第２入力端子（３ｂ）と、第１のリアクトル（Ｌｒ１）と、第２のリアクトル（Ｌｒ２）と、第１のスイッチング素子（Ｓｗ１）と、第２のスイッチング素子（Ｓｗ２）と、第３のスイッチング素子（Ｓ１）と、第４のスイッチング素子（Ｓ２）と、第１のコンデンサ（Ｃ１）と、第１出力端子（５ａ）と、第２出力端子（５ｂ）と、制御回路（９）と、第１のインダクタ（Ｌｃ１）と、第２のインダクタ（Ｌｃ２）と、バイパスコンデンサ（Ｃｂ１）と、を備え、前記第１入力端子（３ａ）と、前記第１のリアクトル（Ｌｒ１）の第１端とが、接続され、前記第１のリアクトル（Ｌｒ１）の第２端と、前記第３のスイッチング素子（Ｓ１）の第１端とが、接続され、前記第３のスイッチング素子（Ｓ１）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第１入力端子（３ａ）と、前記第２のリアクトル（Ｌｒ２）の第１端とが、接続され、前記第２のリアクトル（Ｌｒ２）の第２端と、前記第４のスイッチング素子（Ｓ２）の第１端とが、接続され、前記第４のスイッチング素子（Ｓ２）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第２入力端子（３ｂ）と、前記第２出力端子（５ｂ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第１端と、前記第１のリアクトル（Ｌｒ１）の第２端とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第１端と、前記第２のリアクトル（Ｌｒ２）の第２端とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第１端と、前記第１出力端子（５ａ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第１端と、前記第１入力端子（３ａ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第２端と、前記第２のインダクタ（Ｌｃ２）の第１端とが、接続され、前記第２のインダクタ（Ｌｃ２）の第２端と、前記バイパスコンデンサ（Ｃｂ１）の第１端とが、接続され、前記バイパスコンデンサ（Ｃｂ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のリアクトル（Ｌｒ１）と前記第１のインダクタ（Ｌｃ１）とは、磁気結合しており、前記第２のリアクトル（Ｌｒ２）と前記第２のインダクタ（Ｌｃ２）とは、磁気結合しており、前記制御回路（９）は、前記第１のスイッチング素子（Ｓｗ１）と前記第２のスイッチング素子（Ｓｗ２）とを、インターリーブ方式でスイッチング制御する。
　また、上記態様において、バイパスインダクタ（Ｌｅ１）を更に備え、前記第１のインダクタ（Ｌｃ１）、前記第２のインダクタ（Ｌｃ２）及び前記バイパスインダクタ（Ｌｅ１）を直列に接続した直列回路が、前記第１入力端子（３ａ）と前記バイパスコンデンサ（Ｃｂ１）の第１端との間に設けられていてもよい。
　また、上記態様において、バイパスインダクタ（Ｌｅ１）を更に備え、前記バイパスインダクタ（Ｌｅ１）は、前記第２のインダクタ（Ｌｃ２）の第２端と前記バイパスコンデンサ（Ｃｂ１）の第１端との間に設けられていてもよい。
　また、上記全態様において、電流センサ（９１）を更に備え、前記電流センサ（９１）は、前記第１のリアクトル（Ｌｒ１）の第１端から前記第１入力端子（３ａ）へ流れる電流の電流値と、前記第２のリアクトル（Ｌｒ１）の第１端から前記第１入力端子（３ａ）へ流れる電流の電流値と、前記前記第１のインダクタ（Ｌｃ１）の第１端から前記第１入力端子（３ａ）へ流れる電流の電流値と、の合計値を検出し、前記制御回路（９）は、前記電流センサ（９１）によって検出された前記合計値が最小となるように、前記第１のスイッチング素子（Ｓｗ１）及び前記第２のスイッチング素子（Ｓｗ２）のスイッチング周波数（ｆｓｗ）及びデューティ比を調整してもよい。
　尚、以下で説明する実施形態は、いずれも本開示の一具体例を示すものである。以下の実施形態で示される数値、形状、構成要素などは、一例であり、本開示を限定する主旨ではない。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、全ての実施形態において、各々の内容を組み合わせることもできる。
　（実施の形態１）
　以下、本開示の実施の形態１について説明する。尚、上述の構成要素と同構成の構成要素については同じ符号を付し、適宜重複する説明を省略する。図１は、実施の形態１における力率改善回路１０００の概略構成を示す回路図である。
　図１に示すように、力率改善回路１０００（電源回路の一例）は、第１入力端子３ａと、第２入力端子３ｂと、第１のリアクトルＬｒ１と、第２のリアクトルＬｒ２と、第１のスイッチング素子Ｓｗ１と、第２のスイッチング素子Ｓｗ２と、第３のスイッチング素子Ｓ１と、第４のスイッチング素子Ｓ２と、第１のコンデンサＣ１と、第１出力端子５ａと、第２出力端子５ｂと、制御回路９と、バイパス回路Ｂと、を備える。バイパス回路Ｂは、第１のインダクタＬｃ１と、第２のインダクタＬｃ２と、バイパスインダクタＬｅ１と、バイパスコンデンサＣｂ１と、を備える。
　力率改善回路１０００では、第１入力端子３ａと、第１のリアクトルＬｒ１の第１端とが、接続される。第１のリアクトルＬｒ１の第２端と、第３のスイッチング素子Ｓ１の第１端とが、接続される。第３のスイッチング素子Ｓ１の第２端と、第１出力端子５ａとが、接続される。
　第１入力端子３ａと、第２のリアクトルＬｒ２の第１端とが、接続される。第２のリアクトルＬｒ２の第２端と、第４のスイッチング素子Ｓ２の第１端とが、接続される。第４のスイッチング素子Ｓ２の第２端と、第３のスイッチング素子Ｓ１の第２端と第１出力端子５ａとをつなぐ経路上の接続点４ｅとが、接続される。これにより、第４のスイッチング素子Ｓ２の第２端と、第１出力端子５ａとが、接続される。
　第３のスイッチング素子Ｓ１及び第４のスイッチング素子Ｓ２は、例えば、ダイオードで構成される。ただし、これに限らず、第３のスイッチング素子Ｓ１及び第４のスイッチング素子Ｓ２は、トランジスタ（例えば、ＭＯＳＦＥＴまたはＩＧＢＴなど）等、一般に公知のスイッチング素子で構成してもよい。
　また、力率改善回路１０００では、第２入力端子３ｂと、第２出力端子５ｂとが、接続される。
　第１のスイッチング素子Ｓｗ１の第１端と、第１のリアクトルＬｒ１の第２端と第３のスイッチング素子Ｓ１の第１端とをつなぐ経路上の接続点４ａとが、接続される。これにより、第１のスイッチング素子Ｓｗ１の第１端と、第１のリアクトルＬｒ１の第２端とが、接続される。第１のスイッチング素子Ｓｗ１の第２端と、第２入力端子３ｂと第２出力端子５ｂとをつなぐ経路上の接続点４ｂとが、接続される。これにより、第１のスイッチング素子Ｓｗ１の第２端と、第２出力端子５ｂとが、接続される。
　第２のスイッチング素子Ｓｗ２の第１端と、第２のリアクトルＬｒ２の第２端と第４のスイッチング素子Ｓ２の第１端とをつなぐ経路上の接続点４ｃとが、接続される。これにより、第２のスイッチング素子Ｓｗ２の第１端と、第２のリアクトルＬｒ２の第２端とが、接続される。第２のスイッチング素子Ｓｗ２の第２端と、第２入力端子３ｂと第２出力端子５ｂとをつなぐ経路上の接続点４ｄとが、接続される。これにより、第２のスイッチング素子Ｓｗ２の第２端と、第２出力端子５ｂとが、接続される。
　第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２は、例えば、トランジスタ（例えば、ＭＯＳＦＥＴまたはＩＧＢＴなど）等、一般に公知のスイッチング素子で構成される。
　第１のコンデンサＣ１の第１端と接続点４ｅとが接続され、第１のコンデンサＣ１の第２端と、第２入力端子３ｂと第２出力端子５ｂとをつなぐ経路上の接続点４ｆとが、接続される。これにより、第１のコンデンサＣ１の第１端と、第１出力端子５ａとが、接続され、第１のコンデンサＣ１の第２端と、第２出力端子５ｂとが、接続される。
　第１のインダクタＬｃ１の第１端と、第１入力端子３ａとが、接続される。第１のインダクタＬｃ１の第２端と、第２のインダクタＬｃ２の第１端とが、接続される。第２のインダクタＬｃ２の第２端と、バイパスインダクタＬｅ１の第１端とが、接続される。バイパスインダクタＬｅ１の第２端と、バイパスコンデンサＣｂ１の第１端とが、接続される。つまり、バイパスインダクタＬｅ１は、第２のインダクタＬｃ２の第２端とバイパスコンデンサＣｂ１の第１端との間に設けられている。これにより、第２のインダクタＬｃ２の第２端と、バイパスコンデンサＣｂ１の第１端とが、バイパスインダクタＬｅ１を介して接続される。バイパスコンデンサＣｂ１の第２端と、第２出力端子５ｂとが、接続される。
　第１のリアクトルＬｒ１と第１のインダクタＬｃ１とは、第１のリアクトルＬｒ１の第２端と、第１のインダクタＬｃ１の第２端とが、同極性となるように磁気結合している。第２のリアクトルＬｒ２と第２のインダクタＬｃ２とは、第２のリアクトルＬｒ２の第２端と、第２のインダクタＬｃ２の第２端とが、同極性となるように磁気結合している。
　制御回路９は、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２をインターリーブ方式でスイッチング制御する。これにより、第１のスイッチング素子Ｓｗ１、第２のスイッチング素子Ｓｗ２、第３のスイッチング素子Ｓ１及び第４のスイッチング素子Ｓ２によって、インターリーブ動作が行われる。
　実施の形態１の構成によれば、制御回路９によって、第１のスイッチング素子Ｓｗ１と第２のスイッチング素子Ｓｗ２とが、インターリーブ方式でスイッチング制御される。このため、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチングに伴い発生する三角波状リプルのうち、スイッチング周波数ｆｓｗの奇数倍の周波数成分を相殺できる。これにより、スイッチング周波数ｆｓｗの奇数倍の周波数成分のノーマルモードノイズが、第１入力端子３ａ及び第２入力端子３ｂを介して交流電源１等に伝搬することを抑制できる。
　また、第１のリアクトルＬｒ１と第１のインダクタＬｃ１とが磁気結合されており、第２のリアクトルＬｒ２と第２のインダクタＬｃ２とが磁気結合されているので、第１のリアクトルＬｒ１を流れる電流と第２のリアクトルＬｒ２を流れる電流によって、バイパスコンデンサＣｂ１の端子間電圧が励振される。これにより、第１のリアクトルＬｒ１を流れる電流と第２のリアクトルＬｒ２を流れる電流の和に含まれる、所定の周波数のリプル成分が、バイパスコンデンサＣｂ１から供給される。その結果、第１のリアクトルＬｒ１と第１のスイッチング素子Ｓｗ１と第３のスイッチング素子Ｓ１とのうちの少なくとも１つに流れる電流と、第２のリアクトルＬｒ２と第２のスイッチング素子Ｓｗ２と第４のスイッチング素子Ｓ２とのうちの少なくとも１つに流れる電流の和に含まれる、所定の周波数のリプル成分を相殺できる。
　よって、実施の形態１の構成によれば、スイッチング周波数ｆｓｗの奇数倍の周波数だけでなく、更に、例えばスイッチング周波数ｆｓｗの２倍周波数のリプル成分が、ノーマルモードノイズとして、第１入力端子３ａ及び第２入力端子３ｂを介して流出することを低減できる。このため、従来のインターリーブ方式でスイッチング制御を行う力率改善回路９０００（図６）と比べて、ノーマルモードノイズを更に低減できる。
　尚、相殺するリプル成分の周波数は、バイパス回路Ｂが備える各電気素子の定数によって適宜調整できる。例えば、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗのリプル成分を相殺するとする。この場合、バイパスコンデンサＣｂ１に流れる周波数２ｆｓｗの電流成分が、第１のリアクトルＬｒ１に流れる周波数２ｆｓｗの電流成分と第２のリアクトルＬｒ２に流れる周波数２ｆｓｗの電流成分の和と一致すればよい。具体的には、以下の式（１）を満たせばよい。
Figure JPOXMLDOC01-appb-M000002
　式（１）において、左辺は、相殺するリプル成分の周波数である。本具体例では、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗである。Ｃｂは、バイパスコンデンサＣｂ１のキャパシタンスである。Ｌｒは、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスである。Ｌｃは、第１のインダクタＬｃ１及び第２のインダクタＬｃ２のインダクタンスである。Ｌｅは、バイパスインダクタＬｅ１のインダクタンスである。ｋは、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合の結合係数である。
　つまり、式（１）を満たす電気素子を用いてバイパス回路Ｂを構成した場合、力率改善回路１０００（以降、式（１）を満たす力率改善回路１０００と略記する）では、スイッチング周波数ｆｓｗの奇数倍の周波数のリプル成分と、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分と、を低減できる。
　式（１）を満たす力率改善回路１０００における電源電流の回路シミュレーションによる計算結果を図２に示す。また、図２に示す電源電流のうち、時間５ｍｓから５．１ｍｓまでの期間における電源電流を拡大表示して、図３に示す。
　尚、当該回路シミュレーションでは、上述した比較例の力率改善回路９０００（図６）の回路シミュレーションと同様に、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスＬｒを２００ｕＨとし、スイッチング周波数ｆｓｗを１００ｋＨｚとした。また、交流電源１から入力される交流電圧は、周波数が５０Ｈｚであり、電圧実効値が２００Ｖであるとした。また、第１出力端子５ａと第２出力端子５ｂとの間に現れる直流電圧は、４００Ｖであるとした。
　そして、式（１）を満たすように、バイパスコンデンサＣｂ１のキャパシタンスＣｂは、４００ｎＦとした。第１のインダクタＬｃ１及び第２のインダクタＬｃ２のインダクタンスＬｃは、２μＨとした。バイパスインダクタＬｅ１のインダクタンスＬｅは、１６．６μＨとした。第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合の結合係数ｋは、０．９５とした。
　式（１）を満たす力率改善回路１０００では、スイッチング周波数ｆｓｗの１倍、２倍及び３倍以上の奇数倍の周波数のリプル成分を低減できる。つまり、容量の小さいＸコンデンサでは低減することが難しい、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分を、上述の比較例の力率改善回路９０００（図６）よりも効果的に低減できる。このため、図２に示すように、力率改善回路１０００では、電源電流の波形は、図７に示す力率改善回路９０００（図６）の電源電流の波形と比べて、重畳されるノイズ成分が小さくなる。また、図３に示すように、力率改善回路１０００では、図７に示す力率改善回路９０００（図６）における電源電流の波形と比べて、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分が効果的に低減されたことにより、波形の振幅は小さくなる。
　また、実施の形態１の構成によれば、従来のインターリーブ方式の力率改善回路９０００（図６）に対し、第１入力端子３ａと第１出力端子５ａとをつなぐ電源電流の供給経路上に、電気素子を追加することなく、小型の電気素子からなるバイパス回路Ｂを追加するだけで実現することができる。
　また、実施の形態１の構成は、例えば、バイパス回路Ｂに第２のインダクタＬｃ２を備えないようにした第１の変形バイパス回路と、バイパス回路Ｂに第１のインダクタＬｃ１を備えないようにした第２の変形バイパス回路と、を並列に接続する構成（以降、比較構成と記載する）よりも、以下の点で有利である。
　比較構成では、第１の変形バイパス回路及び第２の変形バイパス回路には、合計４個のインダクタが含まれるが、実施の形態１の構成では、バイパス回路Ｂには３個のインダクタしか含まれていない。また、第１の変形バイパス回路及び第２の変形バイパス回路には、合計２個のコンデンサが含まれるが、実施の形態１の構成では、バイパス回路Ｂには１個のコンデンサしか含まれていない。
　このため、実施の形態１の構成は、比較構成よりも、少ない数の電気素子によってバイパス回路を低コストで構成できる点で有利である。また、実施の形態１の構成は、素子毎の定数のばらつきが大きいインダクタの数が、比較構成よりも少ない。このため、実施の形態１の構成は、比較構成よりも、設計通りのノイズ低減効果が得やすい点、また、設計通りの定数を有するインダクタの調達に要するコストを低減できる点で有利である。
　また、比較構成では、第１の変形バイパス回路と第２の変形バイパス回路とが並列に接続されているので、第１入力端子３ａから、第１の変形バイパス回路及び第２の変形バイパス回路を通過して、第１入力端子３ａに戻る電流経路が形成される。
　一方、実施の形態１の構成では、第１入力端子３ａが、バイパス回路Ｂの一端である第１のインダクタＬｃ１の第１端と接続され、第２入力端子３ｂが、バイパス回路Ｂの他端であるバイパスコンデンサＣｂ１の第２端と接続されている。また、バイパス回路Ｂ内では、第１のインダクタＬｃ１と第２のインダクタＬｃ２とバイパスインダクタＬｅ１とバイパスコンデンサＣｂ１とが直列に接続されている。
　このため、第１入力端子３ａから、バイパス回路Ｂを通過して、第１入力端子３ａに戻る電流経路は形成されない。これにより、バイパス回路内に含まれる各素子に、電流値の大きい共振電流が流れることを回避できる。その結果、バイパス回路Ｂを構成する、第１のインダクタＬｃ１、第２のインダクタＬｃ２、バイパスインダクタＬｅ１及びバイパスコンデンサＣｂ１を、定格電流の小さい小型部品で構成することができ、電源回路を小型化することができる。
　また、実施の形態１の構成によれば、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合の結合係数が１に近くても、等価的に、第１のリアクトルＬｒ１と、第１のインダクタＬｃ１、第２のインダクタＬｃ２及びバイパスインダクタＬｅ１を合成したインダクタと、の間の結合係数が小さく見える。同様に、第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合の結合係数が１に近くても、等価的に、第１のリアクトルＬｒ１と、第１のインダクタＬｃ１、第２のインダクタＬｃ２及びバイパスインダクタＬｅ１を合成したインダクタと、の間の結合係数が小さく見える。
　このため、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合に其々用いるコアの形状を変えることなく、バイパスインダクタＬｅ１のインダクタンスの調整によって、所望の結合係数を容易に得ることができる。
　これにより、所望の結合係数を得るために、ＥＩコアやＥＥコア等の分岐磁路を有する大型のコアを用いることを回避できる。その結果、回路を小型化することができる。
　（実施の形態１の変形例１）
　以下、実施の形態１の変形例１について説明する。上述と重複する説明は、適宜省略する。図４は、実施の形態１の変形例１における力率改善回路１１００の概略構成を示す回路図である。
　図４に示すように、力率改善回路１１００は、力率改善回路１０００（図１）とは異なり、バイパスインダクタＬｅ１を備えない構成である。
　本構成においても、実施の形態１の構成と同様、スイッチング周波数ｆｓｗの奇数倍の周波数及び所定の周波数のリプル成分を含む三角波状リプルが、ノーマルモードノイズとして、交流電源１側に流出することを低減できる。
　（実施の形態１の変形例２）
　以下、実施の形態１の変形例２について説明する。上述と重複する説明は、適宜省略する。図５は、実施の形態１の変形例２における力率改善回路１２００の概略構成を示す回路図である。
　図５に示すように、力率改善回路１２００は、力率改善回路１０００（図１）とは異なり、電流センサ９１を更に備える。
　電流センサ９１は、第１のリアクトルＬｒ１の第１端から第１入力端子３ａへ流れる電流の電流値と、第２のリアクトルＬｒ２の第１端から第１入力端子３ａへ流れる電流の電流値と、第１のインダクタＬｃ１の第１端から第１入力端子３ａへ流れる電流の電流値と、の合計値を検出する。電流センサ９１は、当該検出した前記合計値を制御回路９へ出力する。
　制御回路９は、電流センサ９１によって検出された前記合計値に含まれる所定の周波数成分が最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整する。当該スイッチング周波数ｆｓｗ及びデューティ比の調整は、公知の方法で適宜実現すればよい。
　所定の周波数は、スイッチング周波数ｆｓｗと、制御回路９によってインターリーブ方式でスイッチング制御されるスイッチング素子の数と、の積が表す周波数に定めればよい。例えば、本変形例では、制御回路９によって第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２の二個のスイッチング素子がインターリーブ方式でスイッチング制御されるため、所定の周波数は、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗに定めればよい。この場合、制御回路９は、電流センサ９１によって検出された前記合計値に含まれるスイッチング周波数ｆｓｗの２倍の周波数成分が其々最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。
　本構成によれば、電流センサ９１によって、第１のリアクトルＬｒ１の第１端、第２のリアクトルＬｒ２の第１端及び第１のインダクタＬｃ１の第１端の其々から、第１入力端子３ａへ流れる電流の電流値の合計値が検出される。つまり、第１のリアクトルＬｒ１の第１端及び第２のリアクトルＬｒ２の第１端から第１入力端子３ａへ流れるノイズ電流のうち、バイパス回路Ｂで低減できなかったノイズ電流の電流値が、前記合計値として検出される。そして、当該検出された前記合計値に含まれる所定の周波数成分が最小となるように、制御回路９によって、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比が調整される。
　このため、回路を構成する各電気素子の定数にばらつきがあり、第１及び第２のリアクトルＬｒ１、Ｌｒ２の第１端から第１入力端子３ａへ流れるノイズ電流を十分に低減できないように回路が構成されていたとしても、制御回路９による上記調整によって、前記ノイズ電流を最小にすることができる。
　尚、力率改善回路１１００（図４）においても、力率改善回路１２００と同様に、電流センサ９１を更に備えるようにしてもよい。そして、当該力率改善回路の制御回路９に、電流センサ９１が検出した前記合計値に含まれる所定の周波数成分が最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整させるようにしてもよい。
　また、電流センサ９１は、バイパスコンデンサＣｂ１と直列に接続してもよい。この場合、制御回路９によって、電流センサ９１により検出された電流値に含まれる所定の周波数成分が、最大となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。
　また、電流センサ９１を第１のスイッチング素子Ｓｗ１と直列に接続し、電流センサ９１とは異なる電流センサを第２のスイッチング素子Ｓｗ２と直列に接続してもよい。この場合、制御回路９によって、当該二つの電流センサにより検出された電流値に含まれる所定の周波数成分が等しくなるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。
　尚、実施の形態１の力率改善回路１０００（図１）を、第１のインダクタＬｃ１、第２のインダクタＬｃ２及びバイパスインダクタＬｅ１を直列に接続した直列回路が、第１入力端子３ａとバイパスコンデンサＣｂ１の第１端との間に設けられるように変形して、構成してもよい。
　具体的には、第１のバイパスインダクタＬｅ１の第２端と第１のインダクタＬｃ１の第１端とを接続し、第１のインダクタＬｃ１の第２端と第２のインダクタＬｃ２の第１端とを接続した直列回路を構成してもよい。そして、第１のバイパスインダクタＬｅ１の第１端と第１入力端子３ａとを接続し、第２のインダクタＬｃ２の第２端とバイパスコンデンサＣｂ１の第１端とを接続することで、当該直列回路を第１入力端子３ａとバイパスコンデンサＣｂ１の第１端との間に設けてもよい。
　又は、第１のインダクタＬｃ１の第２端と第１のバイパスインダクタＬｅ１の第１端とを接続し、第１のバイパスインダクタＬｅ１の第２端と第２のインダクタＬｃ２の第１端とを接続した直列回路を構成してもよい。そして、第１のインダクタＬｃ１の第１端と第１入力端子３ａとを接続し、第２のインダクタＬｃ２の第２端とバイパスコンデンサＣｂ１の第１端とを接続することで、当該直列回路を第１入力端子３ａとバイパスコンデンサＣｂ１の第１端との間に設けてもよい。
　当該力率改善回路１０００（図１）の変形構成においても、力率改善回路１０００（図１）と同様の効果を奏することができる。
　更には、当該力率改善回路１０００（図１）の変形構成においても、力率改善回路１２００（図５）と同様に、電流センサ９１を更に備えるようにしてもよい。そして、当該力率改善回路１０００（図１）の変形構成の制御回路９に、電流センサ９１が検出した前記合計値に含まれる所定の周波数成分が最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整させるようにしてもよい。
　尚、ここで、電流センサ９１は、バイパスコンデンサＣｂ１と直列に接続してもよい。この場合、制御回路９によって、電流センサ９１により検出された電流値に含まれる所定の周波数成分が、最大となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。
　または、電流センサ９１を第１のスイッチング素子Ｓｗ１と直列に接続し、電流センサ９１とは異なる電流センサを第２のスイッチング素子Ｓｗ２と直列に接続してもよい。この場合、制御回路９によって、当該二つの電流センサにより検出された電流値に含まれる所定の周波数成分が等しくなるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。
　また、実施の形態１及びその変形例の構成では、バイパス回路Ｂによってスイッチング周波数ｆｓｗの２倍の周波数のリプル成分を低減するようにしても、スイッチング周波数ｆｓｗの４倍以上の偶数倍の周波数のリプル成分が十分に低減されずにノーマルモードノイズとして伝搬し、周辺回路の誤動作を引き起こす虞がある。そこで、実施の形態１及びその変形例の構成において、制御回路９が所謂周波数拡散制御を行うようにし、スイッチング周波数ｆｓｗの４倍以上の偶数倍の周波数のリプル成分を合わせて低減するようにしてもよい。
　また、上述の構成において、整流部１０は、ダイオードを４個備えたダイオードブリッジにより構成されているが、これに限らず、ブリッジレス方式、または、トーテムポール方式などの構成を用いてもよい。また、上述の構成において、交流電源１及び整流部１０に代えて、第１入力端子３ａと第２入力端子３ｂとに直流電源を接続し、チョッパ回路を構成してもよい。
　尚、上述の実施の形態において、「２つの要素間の接続」（例えば、ある素子が別の素子に接続される）とは、直接的な接続だけでなく、電気的な接続、及び、それら２つの要素間に他の要素（例えば、実施の形態の機能を損なわない、配線、抵抗素子、など）が介在する接続を、意味してもよい。

Claims (4)

  1. 　第１入力端子と、第２入力端子と、
    　第１のリアクトルと、第２のリアクトルと、
    　第１のスイッチング素子と、第２のスイッチング素子と、
    　第３のスイッチング素子と、第４のスイッチング素子と、
    　第１のコンデンサと、第１出力端子と、第２出力端子と、
    　制御回路と、
    　第１のインダクタと、第２のインダクタと、
    　バイパスコンデンサと、
    を備え、
    　前記第１入力端子と、前記第１のリアクトルの第１端とが、接続され、前記第１のリアクトルの第２端と、前記第３のスイッチング素子の第１端とが、接続され、前記第３のスイッチング素子の第２端と、前記第１出力端子とが、接続され、
    　前記第１入力端子と、前記第２のリアクトルの第１端とが、接続され、前記第２のリアクトルの第２端と、前記第４のスイッチング素子の第１端とが、接続され、前記第４のスイッチング素子の第２端と、前記第１出力端子とが、接続され、
    　前記第２入力端子と、前記第２出力端子とが、接続され、
    　前記第１のスイッチング素子の第１端と、前記第１のリアクトルの第２端とが、接続され、前記第１のスイッチング素子の第２端と、前記第２出力端子とが、接続され、
    　前記第２のスイッチング素子の第１端と、前記第２のリアクトルの第２端とが、接続され、前記第２のスイッチング素子の第２端と、前記第２出力端子とが、接続され、
    　前記第１のコンデンサの第１端と、前記第１出力端子とが、接続され、前記第１のコンデンサの第２端と、前記第２出力端子とが、接続され、
    　前記第１のインダクタの第１端と、前記第１入力端子とが、接続され、前記第１のインダクタの第２端と、前記第２のインダクタの第１端とが、接続され、前記第２のインダクタの第２端と、前記バイパスコンデンサの第１端とが、接続され、前記バイパスコンデンサの第２端と、前記第２出力端子とが、接続され、
    　前記第１のリアクトルと前記第１のインダクタとは、磁気結合しており、前記第２のリアクトルと前記第２のインダクタとは、磁気結合しており、
    　前記制御回路は、前記第１のスイッチング素子と前記第２のスイッチング素子とを、インターリーブ方式でスイッチング制御する、
    　電源回路。
  2. 　バイパスインダクタを更に備え、
    　前記第１のインダクタ、前記第２のインダクタ及び前記バイパスインダクタを直列に接続した直列回路が、前記第１入力端子と前記バイパスコンデンサの第１端との間に設けられている、
    　請求項１に記載の電源回路。
  3. 　バイパスインダクタを更に備え、
    　前記バイパスインダクタは、前記第２のインダクタの第２端と前記バイパスコンデンサの第１端との間に設けられている、
    　請求項１に記載の電源回路。
  4. 　電流センサを更に備え、
    　前記電流センサは、前記第１のリアクトルの第１端から前記第１入力端子へ流れる電流の電流値と、前記第２のリアクトルの第１端から前記第１入力端子へ流れる電流の電流値と、前記第１のインダクタの第１端から前記第１入力端子へ流れる電流の電流値と、の合計値を検出し、
    　前記制御回路は、前記電流センサによって検出された前記合計値に含まれる所定の周波数成分が最小となるように、前記第１のスイッチング素子及び前記第２のスイッチング素子のスイッチング周波数及びデューティ比を調整する、
    　請求項１から３の何れか一項に記載の電源回路。
PCT/JP2018/016967 2017-04-28 2018-04-26 電源回路 WO2018199227A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201880028096.9A CN110574267B (zh) 2017-04-28 2018-04-26 电源电路
EP18790129.3A EP3614545B1 (en) 2017-04-28 2018-04-26 Power supply circuit
JP2019514615A JP7012231B2 (ja) 2017-04-28 2018-04-26 電源回路
US16/608,688 US10892676B2 (en) 2017-04-28 2018-04-26 Power supply circuit for generating a predetermined voltage and a predetermined current

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-090152 2017-04-28
JP2017090152 2017-04-28

Publications (1)

Publication Number Publication Date
WO2018199227A1 true WO2018199227A1 (ja) 2018-11-01

Family

ID=63919259

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016967 WO2018199227A1 (ja) 2017-04-28 2018-04-26 電源回路

Country Status (5)

Country Link
US (1) US10892676B2 (ja)
EP (1) EP3614545B1 (ja)
JP (1) JP7012231B2 (ja)
CN (1) CN110574267B (ja)
WO (1) WO2018199227A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007195282A (ja) 2006-01-17 2007-08-02 Renesas Technology Corp 電源装置
JP2013132125A (ja) * 2011-12-21 2013-07-04 Daikin Ind Ltd スイッチング電源回路
JP2016144353A (ja) * 2015-02-04 2016-08-08 三菱電機株式会社 電力変換装置
JP2016208824A (ja) * 2015-04-27 2016-12-08 パナソニックＩｐマネジメント株式会社 電源回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384321A (en) * 1980-04-29 1983-05-17 California Institute Of Technology Unity power factor switching regulator
US6084790A (en) * 1999-01-07 2000-07-04 Astec International Limited Circuit to ensure equal current sharing and switching losses between parallel power devices
CN101436829B (zh) * 2003-04-22 2011-08-10 三垦电气株式会社 功率因数改善电路
JP2005086958A (ja) 2003-09-11 2005-03-31 Yokogawa Electric Corp スイッチング電源
JP3751306B2 (ja) * 2004-02-06 2006-03-01 本田技研工業株式会社 Ｄｃ／ｄｃコンバータ、及びプログラム
JP4434121B2 (ja) * 2005-09-30 2010-03-17 Ｔｄｋ株式会社 コネクタ
US7586769B2 (en) * 2006-05-12 2009-09-08 Astec International Limited Power converters having balanced power rail currents
JP4833763B2 (ja) * 2006-08-08 2011-12-07 本田技研工業株式会社 Ｄｃ／ｄｃコンバータの位相制御装置および位相制御用プログラム
EP2341605B1 (en) * 2009-12-31 2018-03-07 Nxp B.V. A power factor correction stage
KR101101488B1 (ko) * 2010-08-12 2012-01-03 삼성전기주식회사 분리 권선 구조의 트랜스포머를 갖는 인터리브드 방식 역률 개선 회로
TWI433439B (zh) * 2011-03-07 2014-04-01 Au Optronics Corp 直流／直流升壓轉換器
US9912229B2 (en) * 2013-12-31 2018-03-06 Texas Instruments Incorporated Multiple output integrated power factor correction
EP2963587B1 (en) * 2014-07-04 2017-03-15 Nxp B.V. Voltage converter
TWI578678B (zh) * 2015-06-02 2017-04-11 光寶電子（廣州）有限公司 降壓轉換器及降壓轉換裝置
EP3496252B1 (en) * 2016-08-04 2022-11-30 Mitsubishi Electric Corporation Dc voltage conversion circuit
US10903737B2 (en) * 2017-04-28 2021-01-26 Panasonic Intellectual Property Management Co., Ltd. Power supply circuit for generating a predetermined voltage and a predetermined current
JP7029701B2 (ja) * 2017-04-28 2022-03-04 パナソニックＩｐマネジメント株式会社 電源回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007195282A (ja) 2006-01-17 2007-08-02 Renesas Technology Corp 電源装置
JP2013132125A (ja) * 2011-12-21 2013-07-04 Daikin Ind Ltd スイッチング電源回路
JP2016144353A (ja) * 2015-02-04 2016-08-08 三菱電機株式会社 電力変換装置
JP2016208824A (ja) * 2015-04-27 2016-12-08 パナソニックＩｐマネジメント株式会社 電源回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3614545A4

Also Published As

Publication number Publication date
EP3614545A1 (en) 2020-02-26
CN110574267A (zh) 2019-12-13
CN110574267B (zh) 2022-10-14
EP3614545A4 (en) 2020-04-29
EP3614545B1 (en) 2022-02-23
US10892676B2 (en) 2021-01-12
JPWO2018199227A1 (ja) 2020-03-12
US20200144903A1 (en) 2020-05-07
JP7012231B2 (ja) 2022-01-28

Similar Documents

Publication Publication Date Title
EP2905789B1 (en) Coupled inductor and power converter
WO2020061905A1 (en) Apparatus for conversion between ac power and dc power
WO2015037204A1 (ja) 多相電力変換装置のフィルタ回路および多相電力変換装置
WO2018199228A1 (ja) 電源回路
WO2018116437A1 (ja) 電力変換装置
JP5971607B1 (ja) 電源回路
JP6745911B2 (ja) 電力変換装置
US11303196B2 (en) Apparatus for conversion between AC power and DC power
WO2018199223A1 (ja) 電源回路
WO2018199227A1 (ja) 電源回路
JP7400995B2 (ja) 力率改善スイッチング電源装置
JP2013110829A (ja) スイッチング電源装置
CA3011542C (en) Filters for adjustable speed drives with low dc bus capacitance and methods of manufacture and use thereof
WO2023058367A1 (ja) 電圧レギュレータ及び電力変換装置
JP5910029B2 (ja) スイッチング電源回路
JP2017041978A (ja) 電力変換装置
US11095202B1 (en) Method and apparatus for common-mode voltage cancellation
Pairodamonchai et al. A novel non-zero sequence choke and its application in output EMI filters for PWM inverters
JP2012249441A (ja) 電力変換装置
JP2006211875A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18790129

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019514615

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018790129

Country of ref document: EP

Effective date: 20191122