WO2018199223A1 - 電源回路 - Google Patents

Abstract

第１のインダクタの第１端が、第１入力端子と第１接続点とをつなぐ経路に接続され、第１のインダクタの第２端とバイパスコンデンサの第１端とが接続され、第２のインダクタの第１端が、第１入力端子と第２接続点とをつなぐ経路に接続され、第２のインダクタの第２端とバイパスコンデンサの第１端とが接続され、バイパスコンデンサの第２端と第２出力端子とが接続され、第１のリアクトルと第１のインダクタとは磁気結合しており、第２のリアクトルと第２のインダクタとは磁気結合しており、制御回路は、第１及び第２のスイッチング素子をインターリーブ方式でスイッチング制御する電源回路。

Description

電源回路

　本開示は、所定の電圧及び電流を生成する電源回路に関する。

　特許文献１には、インターリーブ方式でスイッチング制御を行うことにより、ノイズとなるリプル成分を低減させる電源装置が開示されている。

　しかし、従来技術においては、スイッチング周波数の偶数倍のノイズの更なる低減が望まれる。

特開２００７－１９５２８２号公報

　本開示の一様態における電源回路は、第１入力端子（３ａ）と、第２入力端子（３ｂ）と、第１のリアクトル（Ｌｒ１）と、第２のリアクトル（Ｌｒ２）と、第１のスイッチング素子（Ｓｗ１）と、第２のスイッチング素子（Ｓｗ２）と、第３のスイッチング素子（Ｓ１）と、第４のスイッチング素子（Ｓ２）と、第１のコンデンサ（Ｃ１）と、第１出力端子（５ａ）と、第２出力端子（５ｂ）と、制御回路（９）と、第１のインダクタ（Ｌｃ１）と、第２のインダクタ（Ｌｃ２）と、バイパスコンデンサ（Ｃｂ３）と、を備え、前記第１入力端子（３ａ）と、前記第１のリアクトル（Ｌｒ１）の第１端と、が接続され、前記第１のリアクトル（Ｌｒ１）の第２端と、前記第３のスイッチング素子（Ｓ１）の第１端とが、接続され、前記第３のスイッチング素子（Ｓ１）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第１入力端子（３ａ）と、前記第２のリアクトル（Ｌｒ２）の第１端とが、接続され、前記第２のリアクトル（Ｌｒ２）の第２端と、前記第４のスイッチング素子（Ｓ２）の第１端とが、接続され、前記第４のスイッチング素子（Ｓ２）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第２入力端子（３ｂ）と、前記第２出力端子（５ｂ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第１端と、前記第１のリアクトル（Ｌｒ１）の第２端と前記第３のスイッチング素子（Ｓ１）の第１端とをつなぐ経路上の第１接続点（４ａ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第１端と、前記第２のリアクトル（Ｌｒ２）の第２端と前記第４のスイッチング素子（Ｓ２）の第１端とをつなぐ経路上の第２接続点（４ｃ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第１端と、前記第１出力端子（５ａ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第１端が、前記第１入力端子（３ａ）と前記第１接続点（４ａ）とをつなぐ経路に、接続され、前記第１のインダクタ（Ｌｃ１）の第２端と、前記バイパスコンデンサ（Ｃｂ３）の第１端とが、接続され、前記第２のインダクタ（Ｌｃ２）の第１端が、前記第１入力端子（３ａ）と前記第２接続点（４ｃ）とをつなぐ経路に、接続され、前記第２のインダクタ（Ｌｃ２）の第２端と、前記バイパスコンデンサ（Ｃｂ３）の第１端とが、接続され、前記バイパスコンデンサ（Ｃｂ３）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のリアクトル（Ｌｒ１）と前記第１のインダクタ（Ｌｃ１）とは、磁気結合しており、前記第２のリアクトル（Ｌｒ２）と前記第２のインダクタ（Ｌｃ２）とは、磁気結合しており、前記制御回路（９）は、前記第１のスイッチング素子（Ｓｗ１）と前記第２のスイッチング素子（Ｓｗ２）とを、インターリーブ方式でスイッチング制御する。

　本開示の他の一様態における電源回路は、第１入力端子（３ａ）と、第２入力端子（３ｂ）と、第１のリアクトル（Ｌｒ１）と、第２のリアクトル（Ｌｒ２）と、第１のスイッチング素子（Ｓｗ１）と、第２のスイッチング素子（Ｓｗ２）と、第３のスイッチング素子（Ｓ１）と、第４のスイッチング素子（Ｓ２）と、第１のコンデンサ（Ｃ１）と、第１出力端子（５ａ）と、第２出力端子（５ｂ）と、制御回路（９）と、第１のインダクタ（Ｌｃ１）と、第２のインダクタ（Ｌｃ２）と、第１のバイパスコンデンサ（Ｃｂ１）と、第２のバイパスコンデンサ（Ｃｂ２）と、を備え、前記第１入力端子（３ａ）と、前記第１のリアクトル（Ｌｒ１）の第１端と、が接続され、前記第１のリアクトル（Ｌｒ１）の第２端と、前記第３のスイッチング素子（Ｓ１）の第１端とが、接続され、前記第３のスイッチング素子（Ｓ１）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第１入力端子（３ａ）と、前記第２のリアクトル（Ｌｒ２）の第１端とが、接続され、前記第２のリアクトル（Ｌｒ２）の第２端と、前記第４のスイッチング素子（Ｓ２）の第１端とが、接続され、前記第４のスイッチング素子（Ｓ２）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第２入力端子（３ｂ）と、前記第２出力端子（５ｂ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第１端と、前記第１のリアクトル（Ｌｒ１）の第２端と前記第３のスイッチング素子（Ｓ１）の第１端とをつなぐ経路上の第１接続点（４ａ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第１端と、前記第２のリアクトル（Ｌｒ２）の第２端と前記第４のスイッチング素子（Ｓ２）の第１端とをつなぐ経路上の第２接続点（４ｃ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第１端と、前記第１出力端子（５ａ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第１端が、前記第１入力端子（３ａ）と前記第１接続点（４ａ）とをつなぐ経路に、接続され、前記第１のインダクタ（Ｌｃ１）の第２端と、前記第１のバイパスコンデンサ（Ｃｂ１）の第１端とが、接続され、前記第１のバイパスコンデンサ（Ｃｂ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第２のインダクタ（Ｌｃ２）の第１端が、前記第１入力端子（３ａ）と前記第２接続点（４ｃ）とをつなぐ経路に、接続され、前記第２のインダクタ（Ｌｃ２）の第２端と、前記第２のバイパスコンデンサ（Ｃｂ２）の第１端とが、接続され、前記第２のバイパスコンデンサ（Ｃｂ２）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のリアクトル（Ｌｒ１）と前記第１のインダクタ（Ｌｃ１）とは、磁気結合しており、前記第２のリアクトル（Ｌｒ２）と前記第２のインダクタ（Ｌｃ２）とは、磁気結合しており、前記制御回路（９）は、前記第１のスイッチング素子（Ｓｗ１）と前記第２のスイッチング素子（Ｓｗ２）とを、インターリーブ方式でスイッチング制御する。

　本開示によれば、スイッチング周波数の偶数倍のノイズを更に低減することができる。

実施の形態１における電源回路の概略構成を示す回路図である。 式（１）を満たす力率改善回路における電源電流の回路シミュレーションによる計算結果を示す図である。 図２に示す電源電流のうち、一部の期間における電源電流を拡大表示した図である。 実施の形態１の変形例１における力率改善回路の概略構成を示す回路図である。 実施の形態１の変形例２における力率改善回路の概略構成を示す回路図である。 実施の形態１の変形例３における力率改善回路の概略構成を示す回路図である。 実施の形態１の力率改善回路の改善点の説明図である。 実施の形態２における力率改善回路の概略構成を示す回路図である。 式（９）を満たす力率改善回路における電源電流の回路シミュレーションによる計算結果を示す図である。 図９に示す電源電流のうち、一部の期間における電源電流を拡大表示した図である。 実施の形態２の変形例１における力率改善回路の概略構成を示す回路図である。 実施の形態２の変形例２における力率改善回路の概略構成を示す回路図である。 実施の形態２の変形例３における力率改善回路の概略構成を示す回路図である。 インターリーブ方式でスイッチング制御を行う比較例の力率改善回路の概略構成を示す回路図である。 図１４に示す力率改善回路における電源電流の回路シミュレーションによる計算結果を示す図である。 図１５に示す電源電流のうち、一部の期間における電源電流を拡大表示した図である。 図１４に示す力率改善回路とは別の比較例である力率改善回路の概略構成を示す回路図である。 図１４及び図１７に示す力率改善回路とは別の比較例である力率改善回路の概略構成を示す回路図である。 実施の形態２の変形例４における力率改善回路の概略構成を示す回路図である。 実施の形態２の変形例５における力率改善回路の概略構成を示す回路図である。 実施の形態２の変形例６における力率改善回路の概略構成を示す回路図である。

　（本開示の基礎となった知見）
　まず、本開示の基礎となった知見について説明する。図１４は、インターリーブ方式でスイッチング制御を行う比較例の力率改善回路９０００の概略構成を示す回路図である。従来から、上記特許文献１に開示の電源装置と同様に、インターリーブ方式でスイッチング制御を行う図１４に示すような力率改善回路９０００が知られている。

　具体的には、力率改善回路９０００において、整流部１０の第１入力端２ａと整流部１０の第２入力端２ｂとの間には、交流電源１からの交流電圧が入力される。入力された交流電圧は、整流部１０によって整流された後、第１入力端子３ａと第２入力端子３ｂとの間に直流電圧として出力される。

　第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２は、制御回路９によってインターリーブ方式でスイッチング制御される。具体的には、当該スイッチング制御において、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２は、互いに１８０度位相が異なるようにして、同一のスイッチング周波数（以降、スイッチング周波数ｆｓｗと記載する）でオンオフされる。

　第３のスイッチング素子Ｓ１は、第１のスイッチング素子Ｓｗ１がオンのときにオフになり、第１のスイッチング素子Ｓｗ１がオフのときにオンになる。同様に、第４のスイッチング素子Ｓ２は、第２のスイッチング素子Ｓｗ２がオンのときにオフになり、第２のスイッチング素子Ｓｗ２がオフのときにオンにされる。以降、制御回路９のインターリーブ方式のスイッチング制御時における第１及び第２のスイッチング素子Ｓｗ１、Ｓｗ２の動作をインターリーブ動作と記載する。

　第１のスイッチング素子Ｓｗ１がオンのとき、第１のリアクトルＬｒ１に電流エネルギーが蓄積される。第３のスイッチング素子Ｓ１がオンのときに、第１のリアクトルＬｒ１から第１のコンデンサＣ１にエネルギーが伝達される。一方、第２のスイッチング素子Ｓｗ２がオンのとき、第２のリアクトルＬｒ２に電流エネルギーが蓄積される。第４のスイッチング素子Ｓ２がオンのときに、第２のリアクトルＬｒ２から第１のコンデンサＣ１にエネルギーが伝達される。これらの結果、力率改善回路９０００の第１出力端子５ａと第２出力端子５ｂとの間には直流電圧が現れる。

　第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２は、電流エネルギーの蓄積と放出を繰り返す。このため、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２を流れる電流は、大きな三角波状リプルを有する波形となる。この三角波状リプルがノイズとして、例えば、交流電源１等に伝搬する。

　ノイズは、その伝搬特性からノーマルモードノイズとコモンモードノイズとに分類される。ノーマルモードノイズとは、電力線の間を回るノイズである。コモンモードノイズとは、複数の電力線上を同相に伝搬し、中性線を帰路として逆相に伝搬するノイズである。三角波状リプルは、ノーマルモードノイズとして伝搬する。

　力率改善回路９０００における電源電流の回路シミュレーションによる計算結果を図１５に示す。また、図１５に示す電源電流のうち、時間５ｍｓから５．１ｍｓまでの期間における電源電流を拡大表示して、図１６に示す。

　尚、当該回路シミュレーションにおいて、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスは、２００ｕＨとした。ＸコンデンサＣ２のキャパシタンスは、４００ｎＦとした。スイッチング周波数ｆｓｗは、１００ｋＨｚとした。交流電源１から入力される交流電圧は、周波数が５０Ｈｚであり、電圧実効値が２００Ｖであるとした。また、第１出力端子５ａと第２出力端子５ｂとの間に現れる直流電圧は、４００Ｖであるとした。

　力率改善回路９０００では、発生した三角波状リプルに含まれる周波数成分のうち、スイッチング周波数ｆｓｗの奇数倍（１倍、３倍、・・・）の周波数成分はインターリーブ動作により相殺される。一方、力率改善回路９０００では、スイッチング周波数ｆｓｗの偶数倍（２倍、４倍、・・・）の周波数成分は相殺されないため、図１５及び図１６に示すように、電源電流の波形はノイズが重畳された正弦波となる。

　また、電源に伝搬するノイズを抑制するために、電源１と整流回路１０の間にノイズフィルタ回路が用いられる場合がある。これにより、回路が大型化する虞がある。また、ノイズフィルタ回路は、回路レイアウト上の都合から、力率改善回路９０００とは別の基板に配置される場合がある。この場合、ノーマルモードノイズが伝搬する物理的範囲が大きくなる虞がある。その結果、回路制御に用いられる検出回路などにノイズが流入し、回路の誤動作が引き起こされる危険性が高まる。また、ノイズが伝搬する経路において、ノーマルモードノイズがコモンモードノイズに変換されると、伝搬経路が複雑化され、ノイズ対策が難化する。

　一方、従来から、図１７及び図１８に示すように、インターリーブ方式でスイッチング制御を行わず、バイパス回路Ｂによって、スイッチング周波数ｆｓｗのノーマルモードノイズを低減する力率改善回路９１００、９２００が知られている。図１７は、図１４に示す力率改善回路９０００とは別の比較例である力率改善回路９１００の概略構成を示す回路図である。図１８は、図１４及び図１７に示す力率改善回路９０００、９１００とは別の比較例である力率改善回路９２００の概略構成を示す回路図である。

　具体的には、図１７及び図１８に示すように、力率改善回路９１００、９２００は、両端が其々第１入力端子３ａと第２入力端子３ｂとに接続されたバイパス回路Ｂを備えている。バイパス回路Ｂは、第１のリアクトルＬｒ１と磁気結合された第１のインダクタＬｃ１と、第１のインダクタＬｃ１に直列に接続された第１のバイパスコンデンサＣｂ１と、を備える。尚、力率改善回路９２００（図１８）が備えるバイパス回路Ｂは、第１のインダクタＬｃ１と第１のバイパスコンデンサＣｂ１との間に、第１のバイパスインダクタＬｅ１を備える。

　力率改善回路９１００、９２００では、第１のリアクトルＬｒ１と第１のインダクタＬｃ１とが磁気結合されているので、第１のリアクトルＬｒ１を流れる電流によって、バイパスコンデンサＣｂ１の端子間電圧が励振される。これにより、第１のリアクトルＬｒ１を流れる電流に含まれるリプル成分の一部が、バイパス回路Ｂから供給される。

　その結果、第１のリアクトルＬｒ１と第１のスイッチング素子Ｓｗ１と第３のスイッチング素子Ｓ１とのうちの少なくとも１つに流れる電流に含まれるリプル成分の一部が、バイパス回路Ｂから供給される電流によって相殺される。このようにして、力率改善回路９１００、９２００では、前記三角波状リプルが、ノーマルモードノイズとして交流電源１側に流出することを低減する。

　尚、相殺するリプル成分の周波数は、バイパス回路Ｂが備える各電気素子の定数によって適宜調整できる。例えば、第１のスイッチング素子Ｓｗ１のスイッチング周波数ｆｓｗのリプル成分を相殺するとする。この場合、第１のバイパスコンデンサＣｂ１に流れるスイッチング周波数ｆｓｗの電流が、第１のリアクトルＬｒ１に流れるスイッチング周波数ｆｓｗの電流と一致すればよい。具体的には、以下の式（１０）を満たせばよい。

　式（１０）において、左辺は、相殺するリプル成分の周波数である。本具体例では、スイッチング周波数ｆｓｗである。Ｃｂは、第１のバイパスコンデンサＣｂ１のキャパシタンスである。Ｌｒは、第１のリアクトルＬｒ１のインダクタンスである。Ｌｃは、第１のインダクタＬｃ１のインダクタンスである。Ｌｅは、第１のバイパスインダクタＬｅ１のインダクタンスである。尚、力率改善回路９１００は、第１のバイパスインダクタＬｅ１を備えていない。このため、力率改善回路９１００のバイパス回路Ｂを構成する場合、Ｌｅは０とすればよい。ｋは、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合の結合係数である。

　つまり、力率改善回路９１００、９２００では、式（１０）を満たす電気素子を用いてバイパス回路Ｂを構成した場合、スイッチング周波数ｆｓｗのノイズを低減できるが、他の周波数のノイズを十分に低減することができない。

　本発明者は、以上の知見に基づき、本開示の構成を創作するに至った。

　（課題への対応）
　本開示の一態様に係る電源回路は、第１入力端子（３ａ）と、第２入力端子（３ｂ）と、第１のリアクトル（Ｌｒ１）と、第２のリアクトル（Ｌｒ２）と、第１のスイッチング素子（Ｓｗ１）と、第２のスイッチング素子（Ｓｗ２）と、第３のスイッチング素子（Ｓ１）と、第４のスイッチング素子（Ｓ２）と、第１のコンデンサ（Ｃ１）と、第１出力端子（５ａ）と、第２出力端子（５ｂ）と、制御回路（９）と、第１のインダクタ（Ｌｃ１）と、第２のインダクタ（Ｌｃ２）と、バイパスコンデンサ（Ｃｂ）と、を備え、前記第１入力端子（３ａ）と、前記第１のリアクトル（Ｌｒ１）の第１端と、が接続され、前記第１のリアクトル（Ｌｒ１）の第２端と、前記第３のスイッチング素子（Ｓ１）の第１端とが、接続され、前記第３のスイッチング素子（Ｓ１）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第１入力端子（３ａ）と、前記第２のリアクトル（Ｌｒ２）の第１端とが、接続され、前記第２のリアクトル（Ｌｒ２）の第２端と、前記第４のスイッチング素子（Ｓ２）の第１端とが、接続され、前記第４のスイッチング素子（Ｓ２）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第２入力端子（３ｂ）と、前記第２出力端子（５ｂ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第１端と、前記第１のリアクトル（Ｌｒ１）の第２端と前記第３のスイッチング素子（Ｓ１）の第１端とをつなぐ経路上の第１接続点（４ａ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第１端と、前記第２のリアクトル（Ｌｒ２）の第２端と前記第４のスイッチング素子（Ｓ２）の第１端とをつなぐ経路上の第２接続点（４ｃ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第１端と、前記第１出力端子（５ａ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第１端が、前記第１入力端子（３ａ）と前記第１接続点（４ａ）とをつなぐ経路に、接続され、前記第１のインダクタ（Ｌｃ１）の第２端と、前記バイパスコンデンサ（Ｃｂ）の第１端とが、接続され、前記第２のインダクタ（Ｌｃ２）の第１端が、前記第１入力端子（３ａ）と前記第２接続点（４ｃ）とをつなぐ経路に、接続され、前記第２のインダクタ（Ｌｃ２）の第２端と、前記バイパスコンデンサ（Ｃｂ）の第１端とが、接続され、前記バイパスコンデンサ（Ｃｂ）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のリアクトル（Ｌｒ１）と前記第１のインダクタ（Ｌｃ１）とは、磁気結合しており、前記第２のリアクトル（Ｌｒ２）と前記第２のインダクタ（Ｌｃ２）とは、磁気結合しており、前記制御回路（９）は、前記第１のスイッチング素子（Ｓｗ１）と前記第２のスイッチング素子（Ｓｗ２）とを、インターリーブ方式でスイッチング制御する。

　また、上記態様において、第１のバイパスインダクタ（Ｌｅ１）と、第２のバイパスインダクタ（Ｌｅ２）と、を更に備え、前記第１のバイパスインダクタ（Ｌｅ１）は、前記第１のインダクタ（Ｌｃ１）の第２端と前記バイパスコンデンサ（Ｃｂ）の第１端との間に設けられ、前記第２のバイパスインダクタ（Ｌｅ２）は、前記第２のインダクタ（Ｌｃ２）の第２端と前記バイパスコンデンサ（Ｃｂ）の第１端との間に設けられていてもよい。

　または、本開示の一態様に係る電源回路は、第１入力端子（３ａ）と、第２入力端子（３ｂ）と、第１のリアクトル（Ｌｒ１）と、第２のリアクトル（Ｌｒ２）と、第１のスイッチング素子（Ｓｗ１）と、第２のスイッチング素子（Ｓｗ２）と、第３のスイッチング素子（Ｓ１）と、第４のスイッチング素子（Ｓ２）と、第１のコンデンサ（Ｃ１）と、第１出力端子（５ａ）と、第２出力端子（５ｂ）と、制御回路（９）と、第１のインダクタ（Ｌｃ１）と、第２のインダクタ（Ｌｃ２）と、第１のバイパスコンデンサ（Ｃｂ１）と、第２のバイパスコンデンサ（Ｃｂ２）と、を備え、前記第１入力端子（３ａ）と、前記第１のリアクトル（Ｌｒ１）の第１端と、が接続され、前記第１のリアクトル（Ｌｒ１）の第２端と、前記第３のスイッチング素子（Ｓ１）の第１端とが、接続され、前記第３のスイッチング素子（Ｓ１）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第１入力端子（３ａ）と、前記第２のリアクトル（Ｌｒ２）の第１端とが、接続され、前記第２のリアクトル（Ｌｒ２）の第２端と、前記第４のスイッチング素子（Ｓ２）の第１端とが、接続され、前記第４のスイッチング素子（Ｓ２）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第２入力端子（３ｂ）と、前記第２出力端子（５ｂ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第１端と、前記第１のリアクトル（Ｌｒ１）の第２端と前記第３のスイッチング素子（Ｓ１）の第１端とをつなぐ経路上の第１接続点（４ａ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第１端と、前記第２のリアクトル（Ｌｒ２）の第２端と前記第４のスイッチング素子（Ｓ２）の第１端とをつなぐ経路上の第２接続点（４ｃ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第１端と、前記第１出力端子（５ａ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第１端が、前記第１入力端子（３ａ）と前記第１接続点（４ａ）とをつなぐ経路に、接続され、前記第１のインダクタ（Ｌｃ１）の第２端と、前記第１のバイパスコンデンサ（Ｃｂ１）の第１端とが、接続され、前記第１のバイパスコンデンサ（Ｃｂ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第２のインダクタ（Ｌｃ２）の第１端が、前記第１入力端子（３ａ）と前記第２接続点（４ｃ）とをつなぐ経路に、接続され、前記第２のインダクタ（Ｌｃ２）の第２端と、前記第２のバイパスコンデンサ（Ｃｂ２）の第１端とが、接続され、前記第２のバイパスコンデンサ（Ｃｂ２）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のリアクトル（Ｌｒ１）と前記第１のインダクタ（Ｌｃ１）とは、磁気結合しており、前記第２のリアクトル（Ｌｒ２）と前記第２のインダクタ（Ｌｃ２）とは、磁気結合しており、前記制御回路（９）は、前記第１のスイッチング素子（Ｓｗ１）と前記第２のスイッチング素子（Ｓｗ２）とを、インターリーブ方式でスイッチング制御するものであってもよい。

　また、上記態様において、第１のバイパスインダクタ（Ｌｅ１）と、第２のバイパスインダクタ（Ｌｅ２）と、を更に備え、前記第１のバイパスインダクタ（Ｌｅ１）は、前記第１のインダクタ（Ｌｃ１）の第２端と前記第１のバイパスコンデンサ（Ｃｂ１）の第１端との間に設けられ、前記第２のバイパスインダクタ（Ｌｅ２）は、前記第２のインダクタ（Ｌｃ２）の第２端と前記第２のバイパスコンデンサ（Ｃｂ２）の第１端との間に設けられていてもよい。

　また、上記全態様において、前記第１のインダクタ（Ｌｃ１）の第１端と、前記第１入力端子（３ａ）とが、接続され、前記第２のインダクタ（Ｌｃ２）の第１端と、前記第１入力端子（３ａ）とが、接続されてもよい。

　または、前記第１のインダクタ（Ｌｃ１）の第１端と、前記第１接続点（４ａ）とが、接続され、前記第２のインダクタ（Ｌｃ２）の第１端と、前記第２接続点（４ｃ）とが、接続されてもよい。

　また、上記全態様において、第１の電流センサ（９１）と、第２の電流センサ（９２）と、を更に備え、前記第１の電流センサ（９１）は、前記第１出力端子（５ａ）側から前記第１のリアクトルＬｒ１を通って前記第１入力端子（３ａ）へ流れ込む電流の電流値を検出し、且つ、前記第２の電流センサ（９２）は、前記第１出力端子（５ａ）側から前記第２のリアクトルＬｒ２を通って前記第１入力端子（３ａ）へ流れ込む電流の電流値を検出し、前記制御回路（９）は、前記第１の電流センサによって検出された第１の電流値及び前記第２の電流センサによって検出された第２の電流値に含まれる所定の周波数成分が其々最小となるように、前記第１のスイッチング素子（Ｓｗ１）及び前記第２のスイッチング素子（Ｓｗ２）のスイッチング周波数（ｆｓｗ）及びデューティ比を調整してもよい。

　また、上記態様において、前記第１の電流センサ（９１）の第１端は、前記第１入力端子（３ａ）と接続され、前記第１の電流センサ（９１）の第２端は、前記第１のリアクトル（Ｌｒ１）の第１端と接続され、前記第２の電流センサ（９２）の第１端は、前記第１入力端子（３ａ）と接続され、前記第２の電流センサ（９２）の第２端は、前記第２のリアクトル（Ｌｒ２）の第１端と接続され、前記第１の電流センサ（９１）及び前記第２の電流センサ（９２）は、其々、前記第１出力端子（５ａ）側から前記第１入力端子（３ａ）に流れ込む電流の電流値を検出してもよい。

　また、上記態様において、第１のバイパスインダクタ（Ｌｅ１）と、第２のバイパスインダクタ（Ｌｅ２）と、を備え、前記第１のバイパスインダクタ（Ｌｅ１）は、前記第１入力端子（３ａ）と前記第１接続点（４ａ）とをつなぐ経路と前記第１のインダクタ（Ｌｃ１）の第１端との間に設けられ、前記第２のバイパスインダクタ（Ｌｅ２）は、前記第２のインダクタ（Ｌｃ２）の第２端と前記第２のバイパスコンデンサ（Ｃｂ２）の第１端との間に設けられていてもよい。

　また、上記態様において、第１のバイパスインダクタ（Ｌｅ１）と、第２のバイパスインダクタ（Ｌｅ２）と、を備え、前記第１のバイパスインダクタ（Ｌｅ１）は、前記第１入力端子（３ａ）と前記第１接続点（４ａ）とをつなぐ経路と前記第１のインダクタ（Ｌｃ１）の第１端との間に設けられ、前記第２のバイパスインダクタ（Ｌｅ２）は、前記第１入力端子（３ａ）と前記第１接続点（４ａ）とをつなぐ経路と前記第２のインダクタ（Ｌｃ２）の第１端との間に設けられていてもよい。

　尚、以下で説明する実施形態は、いずれも本開示の一具体例を示すものである。以下の実施形態で示される数値、形状、構成要素などは、一例であり、本開示を限定する主旨ではない。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、全ての実施形態において、各々の内容を組み合わせることもできる。

　（実施の形態１）
　以下、本開示の実施の形態１について説明する。尚、上述の構成要素と同構成の構成要素については同じ符号を付し、適宜重複する説明を省略する。図１は、実施の形態１における力率改善回路１０００の概略構成を示す回路図である。

　図１に示すように、力率改善回路１０００（電源回路の一例）は、第１入力端子３ａと、第２入力端子３ｂと、第１のリアクトルＬｒ１と、第２のリアクトルＬｒ２と、第１のスイッチング素子Ｓｗ１と、第２のスイッチング素子Ｓｗ２と、第３のスイッチング素子Ｓ１と、第４のスイッチング素子Ｓ２と、第１のコンデンサＣ１と、第１出力端子５ａと、第２出力端子５ｂと、制御回路９と、バイパス回路Ｂと、を備える。バイパス回路Ｂは、第１のインダクタＬｃ１と、第１のバイパスインダクタＬｅ１と、第１のバイパスコンデンサＣｂ１と、第２のインダクタＬｃ２と、第２のバイパスインダクタＬｅ２と、第２のバイパスコンデンサＣｂ２と、を備える。

　力率改善回路１０００では、第１入力端子３ａと、第１のリアクトルＬｒ１の第１端と、が接続される。第１のリアクトルＬｒ１の第２端と、第３のスイッチング素子Ｓ１の第１端とが、接続される。第３のスイッチング素子Ｓ１の第２端と、第１出力端子５ａとが、接続される。

　第１入力端子３ａと、第２のリアクトルＬｒ２の第１端とが、接続される。第２のリアクトルＬｒ２の第２端と、第４のスイッチング素子Ｓ２の第１端とが、接続される。第４のスイッチング素子Ｓ２の第２端と、第３のスイッチング素子Ｓ１の第２端と第１出力端子５ａとをつなぐ経路上の接続点４ｅとが、接続される。これにより、第４のスイッチング素子Ｓ２の第２端と、第１出力端子５ａとが、接続される。

　第３のスイッチング素子Ｓ１及び第４のスイッチング素子Ｓ２は、例えば、ダイオードで構成される。ただし、これに限らず、第３のスイッチング素子Ｓ１及び第４のスイッチング素子Ｓ２は、トランジスタ（例えば、ＭＯＳＦＥＴまたはＩＧＢＴなど）等、一般に公知のスイッチング素子で構成してもよい。

　また、力率改善回路１０００では、第２入力端子３ｂと、第２出力端子５ｂとが、接続される。

　第１のスイッチング素子Ｓｗ１の第１端と、第１のリアクトルＬｒ１の第２端と第３のスイッチング素子Ｓ１の第１端とをつなぐ経路上の接続点４ａ（第１接続点の一例）とが、接続される。第１のスイッチング素子Ｓｗ１の第２端と、第２入力端子３ｂと第２出力端子５ｂとをつなぐ経路上の接続点４ｂとが、接続される。これにより、第１のスイッチング素子Ｓｗ１の第２端と、第２出力端子５ｂとが、接続される。

　第２のスイッチング素子Ｓｗ２の第１端と、第２のリアクトルＬｒ２の第２端と第４のスイッチング素子Ｓ２の第１端とをつなぐ経路上の接続点４ｃ（第２接続点の一例）とが、接続される。第２のスイッチング素子Ｓｗ２の第２端と、第２入力端子３ｂと第２出力端子５ｂとをつなぐ経路上の接続点４ｄとが、接続される。これにより、第２のスイッチング素子Ｓｗ２の第２端と、第２出力端子５ｂとが、接続される。

　第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２は、例えば、トランジスタ（例えば、ＭＯＳＦＥＴまたはＩＧＢＴなど）等、一般に公知のスイッチング素子で構成される。

　第１のコンデンサＣ１の第１端と接続点４ｅとが接続され、第１のコンデンサＣ１の第２端と、第２入力端子３ｂと第２出力端子５ｂとをつなぐ経路上の接続点４ｆとが、接続される。これにより、第１のコンデンサＣ１の第１端と、第１出力端子５ａとが、接続され、第１のコンデンサＣ１の第２端と、第２出力端子５ｂとが、接続される。

　第１のインダクタＬｃ１の第１端が、第１入力端子３ａと接続点４ａとをつなぐ経路に、接続される。実施の形態１では、第１のインダクタＬｃ１の第１端と、第１入力端子３ａとが、接続される。

　第１のインダクタＬｃ１の第２端と、第１のバイパスインダクタＬｅ１の第１端と、が接続される。第１のバイパスインダクタＬｅ１の第２端と、第１のバイパスコンデンサＣｂ１の第１端とが、接続される。つまり、第１のバイパスインダクタＬｅ１は、第１のインダクタＬｃ１の第２端と第１のバイパスコンデンサＣｂ１の第１端との間に設けられている。これにより、第１のインダクタＬｃ１の第２端と、第１のバイパスコンデンサＣｂ１の第１端とが、第１のバイパスインダクタＬｅ１を介して接続される。

　第２のインダクタＬｃ２の第１端が、第１入力端子３ａと接続点４ｃとをつなぐ経路に、接続される。実施の形態１では、第２のインダクタＬｃ２の第１端と、第１入力端子３ａとが、接続される。

　第２のインダクタＬｃ２の第２端と、第２のバイパスインダクタＬｅ２の第１端と、が接続される。第２のバイパスインダクタＬｅ２の第２端と、第２のバイパスコンデンサＣｂ２の第１端とが、接続される。つまり、第２のバイパスインダクタＬｅ２は、第２のインダクタＬｃ２の第２端と第２のバイパスコンデンサＣｂ２の第１端との間に設けられている。これにより、第２のインダクタＬｃ２の第２端と、第２のバイパスコンデンサＣｂ２の第１端とが、第２のバイパスインダクタＬｅ２を介して接続される。

　第１のリアクトルＬｒ１と第１のインダクタＬｃ１とは、図１に記された点●が示す向きに、磁気結合している。つまり、第１のリアクトルＬｒ１の第２端と、第１のインダクタＬｃ１の第２端とが、同極性となるように磁気結合している。第２のリアクトルＬｒ２と第２のインダクタＬｃ２とは、図１に記された点●が示す向きに、磁気結合している。つまり、第２のリアクトルＬｒ２の第２端と、第２のインダクタＬｃ２の第２端とが、同極性となるように磁気結合している。

　制御回路９は、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２をインターリーブ方式でスイッチング制御する。これにより、第１のスイッチング素子Ｓｗ１、第２のスイッチング素子Ｓｗ２、第３のスイッチング素子Ｓ１及び第４のスイッチング素子Ｓ２によって、インターリーブ動作が行われる。

　実施の形態１の構成によれば、制御回路９によって、第１のスイッチング素子Ｓｗ１と第２のスイッチング素子Ｓｗ２とが、インターリーブ方式でスイッチング制御される。このため、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチングに伴い発生する三角波状リプルのうち、スイッチング周波数ｆｓｗの奇数倍の周波数成分を相殺できる。これにより、スイッチング周波数ｆｓｗの奇数倍の周波数成分のノーマルモードノイズが、第１入力端子３ａ及び第２入力端子３ｂを介して交流電源１等に伝搬することを抑制できる。

　また、第１のリアクトルＬｒ１と第１のインダクタＬｃ１とが磁気結合されているので、第１のリアクトルＬｒ１を流れる電流によって、第１のバイパスコンデンサＣｂ１の端子間電圧が励振される。このため、第１のリアクトルＬｒ１を流れる電流に含まれる、所定の周波数成分を、第１のバイパスコンデンサＣｂ１から供給させることができる。例えば、スイッチング周波数ｆｓｗの２倍周波数の成分を供給することができる。これにより、第１のリアクトルＬｒ１と第１のスイッチング素子Ｓｗ１と第３のスイッチング素子Ｓ１とのうちの少なくとも１つに流れる電流に含まれる、スイッチング周波数ｆｓｗの２倍周波数のリプル成分を相殺できる。

　また、第２のリアクトルＬｒ２と第２のインダクタＬｃ２とが磁気結合されている。このため、上記と同様、第２のリアクトルＬｒ２と第２のスイッチング素子Ｓｗ２と第４のスイッチング素子Ｓ２とのうちの少なくとも１つに流れる電流に含まれる、スイッチング周波数ｆｓｗの２倍周波数のリプル成分を相殺することができる。

　よって、実施の形態１の構成によれば、スイッチング周波数ｆｓｗの奇数倍の周波数だけでなく、更に、例えばスイッチング周波数ｆｓｗの２倍周波数のリプル成分が、ノーマルモードノイズとして、第１入力端子３ａ及び第２入力端子３ｂを介して流出することを低減できる。このため、従来のインターリーブ方式でスイッチング制御を行う力率改善回路９０００（図１４）と比べて、ノーマルモードノイズを更に低減することができる。

　尚、相殺するリプル成分の周波数は、バイパス回路Ｂが備える各電気素子の定数によって適宜調整できる。例えば、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗの三角波状リプルを相殺するとする。この場合、第１のバイパスコンデンサＣｂ１に流れる周波数２ｆｓｗの電流成分が、第１のリアクトルＬｒ１に流れる周波数２ｆｓｗの電流成分と一致すればよい。また、第２のバイパスコンデンサＣｂ２に流れる周波数２ｆｓｗの電流成分が、第２のリアクトルＬｒ２に流れる周波数２ｆｓｗの電流成分と一致すればよい。具体的には、以下の式（１）を満たせばよい。

　式（１）において、左辺は、相殺するリプル成分の周波数である。本具体例では、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗである。Ｃｂは、第１のバイパスコンデンサＣｂ１及び第２のバイパスコンデンサＣｂ２のキャパシタンスである。Ｌｒは、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスである。Ｌｃは、第１のインダクタＬｃ１及び第２のインダクタＬｃ２のインダクタンスである。Ｌｅは、第１のバイパスインダクタＬｅ１及び第２のバイパスインダクタＬｅ２のインダクタンスである。ｋは、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合の結合係数である。

　つまり、式（１）を満たす電気素子を用いてバイパス回路Ｂを構成した場合、力率改善回路１０００（以降、式（１）を満たす力率改善回路１０００と略記する）では、スイッチング周波数ｆｓｗの奇数倍の周波数のリプル成分と、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分と、を低減できる。

　式（１）を満たす力率改善回路１０００における電源電流の回路シミュレーションによる計算結果を図２に示す。また、図２に示す電源電流のうち、時間５ｍｓから５．１ｍｓまでの期間における電源電流を拡大表示して、図３に示す。

　尚、当該回路シミュレーションでは、上述した比較例の力率改善回路９０００（図１４）の回路シミュレーションと同様に、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスＬｒを２００ｕＨとし、スイッチング周波数ｆｓｗを１００ｋＨｚとした。また、交流電源１から入力される交流電圧は、周波数が５０Ｈｚであり、電圧実効値が２００Ｖであるとした。また、第１出力端子５ａと第２出力端子５ｂとの間に現れる直流電圧は、４００Ｖであるとした。

　そして、式（１）を満たすように、第１のバイパスコンデンサＣｂ１及び第２のバイパスコンデンサＣｂ２のキャパシタンスＣｂは、２００ｎＦとした。第１のインダクタＬｃ１及び第２のインダクタＬｃ２のインダクタンスＬｃは、２μＨとした。第１のバイパスインダクタＬｅ１及び第２のバイパスインダクタＬｅ２のインダクタンスＬｅは、２０μＨとした。第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合の結合係数ｋは、０．９５とした。

　式（１）を満たす力率改善回路１０００では、スイッチング周波数ｆｓｗの１倍、２倍及び３倍以上の奇数倍の周波数のリプル成分を低減できる。つまり、容量の小さいＸコンデンサでは低減することが難しい、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分を、上述の比較例の力率改善回路９０００（図１４）よりも効果的に低減できる。このため、図２に示すように、力率改善回路１０００では、電源電流の波形は、図１５に示す力率改善回路９０００（図１４）の電源電流の波形と比べて、重畳されるノイズ成分が小さくなる。また、図３に示すように、力率改善回路１０００では、図１５に示す力率改善回路９０００（図１４）における電源電流の波形と比べて、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分が低減されたことにより、波形の振幅は小さくなる。

　また、実施の形態１の構成によれば、回路の対称性が維持されているので、力率改善回路１０００に備える各電気素子や配線の共通化が可能となり、設計工数が削減できる。また、実施の形態１の構成は、従来のインターリーブ方式の力率改善回路９０００（図１４）に対し、第１入力端子３ａと第１出力端子５ａとをつなぐ電源電流の供給経路上に、電気素子を追加することなく、小型の電気素子からなるバイパス回路Ｂを追加するだけで実現することができる。

　また、実施の形態１の構成によれば、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合の結合係数が１に近くても、等価的に、第１のリアクトルＬｒ１と、第１のインダクタＬｃ１及び第１のバイパスインダクタＬｅ１を合成したインダクタと、の間の結合係数が小さく見える。このため、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合に用いるコアの形状を変えることなく、第１のバイパスインダクタＬｅ１のインダクタンスの調整によって、所望の結合係数を容易に得ることができる。同様に、第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合に用いるコアの形状を変えることなく、第２のバイパスインダクタＬｅ２のインダクタンスの調整によって、所望の結合係数を容易に得ることができる。

　これにより、所望の結合係数を得るために、ＥＩコアやＥＥコア等の分岐磁路を有する大型のコアを用いることを回避できる。その結果、回路を小型化することができる。

　また、実施の形態１の構成は、第１のインダクタＬｃ１の第１端が接続点４ａと接続され、且つ、第２のインダクタＬｃ２の第１端が接続点４ｃと接続される構成（以降、第１の比較構成と記載する）よりも、以下の点で有利である。尚、第１の比較構成は、後述する実施の形態１の変形例１の構成（図４）に相当する。

　実施の形態１の構成では、第１のインダクタＬｃ１の第１端が第１入力端子３ａと接続されるのに対し、第１の比較構成では、第１のインダクタＬｃ１の第１端が、第１のリアクトルＬｒ１よりも第１出力端子５ａ側にある接続点４ａと接続される。

　このため、第１の比較構成では、第１のリアクトルＬｒ１から、第１のスイッチング素子Ｓｗ１及び第３のスイッチング素子Ｓ１へ流れる電流の変化率が、実施の形態１の構成よりも大きくなる。また、当該変化率は、第１のインダクタＬｃ１が小さくなるほど大きくなる。したがって、第１の比較構成では、第１のインダクタＬｃ１が小さくなり過ぎると、第１のスイッチング素子Ｓｗ１のデューティ比が制御通りにならない虞がある。また、第１の比較構成では、第１のインダクタＬｃ１を小さくするにつれて、実施の形態１の構成よりも第１のインダクタＬｃ１に流れる電流が大きくなる。

　つまり、実施の形態１の構成では、第１のインダクタＬｃ１として、第１の比較構成よりも小さい電流定格のインダクタを使用できる。よって、実施の形態１の構成は、第１のインダクタＬｃ１を小型化する観点で、第１の比較構成よりも有利である。これと同様に、実施の形態１の構成は、第２のインダクタＬｃ２を小型化する観点で、第１の比較構成よりも有利である。

　（実施の形態１の変形例１）
　以下、実施の形態１の変形例１について説明する。上述と重複する説明は、適宜省略する。図４は、実施の形態１の変形例１における力率改善回路１１００の概略構成を示す回路図である。図４に示すように、力率改善回路１１００では、力率改善回路１０００（図１）とは異なり、第１のインダクタＬｃ１の第１端と、接続点４ａとが、接続される。また、第２のインダクタＬｃ２の第１端と、接続点４ｃとが、接続される。

　本構成（実施の形態１の変形例１の構成）は、実施の形態１の構成（図１）よりも、以下の点で有利である。

　本構成では、第１のインダクタＬｃ１の第１端が、第１のリアクトルＬｒ１よりも第１出力端子５ａ側にある接続点４ａと接続される。接続点４ａは、第１のスイッチング素子Ｓｗ１の第１端と接続される。これに対し、実施の形態１の構成（図１）では、第１のインダクタＬｃ１の第１端が、第１のリアクトルＬｒ１を介さずに、第１入力端子３ａと接続される。

　このため、実施の形態１の構成（図１）では、第１のリアクトルＬｒ１に流れ込む電流には、第１スイッチング素子Ｓｗ１のスイッチングにより生じたリプル成分が含まれる。これに対し、本構成では、第１スイッチング素子Ｓｗ１のスイッチングにより生じたリプル成分の一部は、第１のリアクトルＬｒ１よりも第１出力端子５ａ側で相殺される。つまり、本構成では、第１のリアクトルＬｒ１に流れ込む電流に含まれる三角波状リプルが、実施の形態１の構成よりも低減される。

　したがって、本構成では、第１のリアクトルＬｒ１に用いる磁性体コアが有するヒステリシス特性に由来する鉄損が、実施の形態１の構成よりも緩和される。これと同様に、第２のリアクトルＬｒ２に用いる磁性体コアが有するヒステリシス特性に由来する鉄損が、実施の形態１の構成よりも緩和される。これらの点で、本構成は、実施の形態１の構成よりも有利である。

　（実施の形態１の変形例２）
　以下、実施の形態１の変形例２について説明する。上述と重複する説明は、適宜省略する。図５は、実施の形態１の変形例２における力率改善回路１２００の概略構成を示す回路図である。

　図５に示すように、力率改善回路１２００は、力率改善回路１０００（図１）とは異なり、第１のバイパスインダクタＬｅ１と、第２のバイパスインダクタＬｅ２と、を備えない構成である。

　本構成においても、実施の形態１の構成と同様、スイッチング周波数ｆｓｗの奇数倍の周波数及び２倍の周波数のリプル成分が、ノーマルモードノイズとして、第１入力端子３ａ及び第２入力端子３ｂを介して流出することを低減できる。

　尚、実施の形態１の変形例１における力率改善回路１１００（図４）においても、力率改善回路１２００と同様、第１のバイパスインダクタＬｅ１と、第２のバイパスインダクタＬｅ２と、を備えない構成にしてもよい。

　（実施の形態１の変形例３）
　以下、実施の形態１の変形例３について説明する。上述と重複する説明は、適宜省略する。図６は、実施の形態１の変形例３における力率改善回路１３００の概略構成を示す回路図である。

　図６に示すように、力率改善回路１３００は、力率改善回路１０００（図１）とは異なり、第１の電流センサ９１と、第２の電流センサ９２と、を更に備える。

　第１の電流センサ９１の第１端は、第１入力端子３ａと接続され、第１の電流センサ９１の第２端は、第１のリアクトルＬｒ１の第１端と接続される。これにより、第１の電流センサ９１は、第１出力端子５ａ側から第１のリアクトルＬｒ１を通って第１入力端子３ａに流れ込む電流の電流値を検出し、検出した電流値（以降、第１の電流値と記載）を制御回路９へ出力する。

　第２の電流センサ９２の第１端は、第１入力端子３ａと接続され、第２の電流センサ９２の第２端は、第２のリアクトルＬｒ２の第１端と接続される。これにより、第２の電流センサ９２は、第１出力端子５ａ側から第２のリアクトルＬｒ２を通って第１入力端子３ａに流れ込む電流の電流値を検出し、検出した電流値（以降、第２の電流値と記載）を制御回路９へ出力する。

　制御回路９は、第１の電流センサによって検出された第１の電流値及び第２の電流センサによって検出された第２の電流値に含まれる所定の周波数成分が其々最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整する。当該スイッチング周波数ｆｓｗ及びデューティ比の調整は、公知の方法で適宜実現すればよい。

　所定の周波数は、スイッチング周波数ｆｓｗと、制御回路９によってインターリーブ方式でスイッチング制御されるスイッチング素子の数と、の積が表す周波数に定めればよい。例えば、本変形例では、制御回路９によって第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２の二個のスイッチング素子がインターリーブ方式でスイッチング制御されるため、所定の周波数は、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗに定めればよい。この場合、制御回路９は、第１の電流センサによって検出された第１の電流値及び第２の電流センサによって検出された第２の電流値に含まれるスイッチング周波数ｆｓｗの２倍の周波数成分が其々最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。

　本構成によれば、第１の電流センサ９１及び第２の電流センサ９２によって、第１出力端子５ａ側から第１入力端子３ａへ流れ込む電流の電流値が其々検出される。そして、当該検出された電流値に含まれる所定の周波数成分が其々最小となるように、制御回路９によって、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比が調整される。

　このため、回路を構成する各電気素子の定数にばらつきがあり、第１入力端子３ａを介して交流電源１側へ流れるノイズ電流を十分に低減できないように回路が構成されていたとしても、制御回路９による上記調整によって、前記ノイズ電流を最小にすることができる。

　尚、力率改善回路１１００（図４）、力率改善回路１２００（図５）及び、実施の形態１の変形例２で説明した、力率改善回路１２００（図５）に第１のバイパスインダクタＬｅ１と第２のバイパスインダクタＬｅ２とを備えないようにした力率改善回路においても、其々、力率改善回路１３００と同様に、第１の電流センサ９１と第２の電流センサ９２とを更に備えるようにしてもよい。そして、各力率改善回路の制御回路９に、第１の電流値及び第２の電流値に含まれる所定の周波数成分が其々最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整させるようにしてもよい。

　また、第１の電流センサ９１の第１端を第２入力端子３ｂと接続し、第１の電流センサ９１の第２端を第１のバイパスコンデンサＣｂ１の第２端と接続し、第２の電流センサ９２の第１端を第２入力端子３ｂと接続し、第２の電流センサ９２の第２端を第２のバイパスコンデンサＣｂ２の第２端と接続してもよい。この場合、制御回路９によって、第１の電流センサ９１によって検出された第１の電流値及び第２の電流センサ９２によって検出された第２の電流値に含まれる所定の周波数成分が其々最大となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。

　また、第１の電流センサ９１の第１端を接続点４ｂと接続し、第１の電流センサ９１の第２端を第１のスイッチング素子ＳＷ１の第２端と接続し、第２の電流センサ９２の第１端を接続点４ｄと接続し、第２の電流センサ９２の第２端を第２のスイッチング素子Ｓｗ２の第２端と接続してもよい。この場合、制御回路９によって、第１の電流センサ９１によって検出された第１の電流値と第２の電流センサ９２によって検出された第２の電流値に含まれる所定の周波数成分が等しくなるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。

　これらにより、第１の電流センサ９１及び第２の電流センサ９２が、其々、第２出力端子５ｂ側から第２入力端子３ｂに流れ込む可能性のある電流を検出するようにしてもよい。この場合、回路を構成する各電気素子の定数にばらつきがあり、第２入力端子３ｂを介して交流電源１側へ流れるノイズ電流を十分に低減できないように回路が構成されていたとしても、制御回路９による上記調整によって、前記ノイズ電流を最小にすることができる。

　また、実施の形態１及びその変形例の構成では、バイパス回路Ｂによってスイッチング周波数ｆｓｗの２倍の周波数のリプル成分を低減しても、スイッチング周波数ｆｓｗの４倍以上の偶数倍の周波数のリプル成分が十分に低減されずにノーマルモードノイズとして伝搬し、周辺回路の誤動作などの問題を引き起こす虞がある。そこで、実施の形態１及びその変形例の構成において、制御回路９が所謂周波数拡散制御を行うようにし、スイッチング周波数ｆｓｗの４倍以上の偶数倍の三角波状リプルも合せて低減するようにしてもよい。

　（実施の形態１及びその変形例の改善点）
　以下、実施の形態１及びその変形例の更なる改善点について説明する。図７は、実施の形態１の力率改善回路１０００の改善点の説明図である。図７に示すように、例えば、実施の形態１の力率改善回路１０００では、太線に示す電流経路が形成される。

　このため、式（１）等を用いてバイパス回路Ｂを構成する各電気素子の定数を定めた結果、当該各電気素子の定数によって定まるバイパス回路Ｂの共振周波数が、スイッチング周波数ｆｓｗに近い場合、バイパス回路Ｂ内に電流値の大きい共振電流が流れる虞がある。

　例えば、スイッチング周波数ｆｓｗが１００ｋＨｚであるとする。そして、バイパス回路Ｂによって、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗ（＝２００ｋＨｚ）のノイズを低減するため、上記式（１）を満たすように、バイパス回路Ｂを構成する各電気素子の定数を定めたとする。

　具体的には、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスＬｒが２００ｕＨであるとする。そして、式（１）を満たすように、第１のインダクタＬｃ１及び第２のインダクタＬｃ２のインダクタンスＬｃを２ｕＨとし、第１のバイパスインダクタＬｅ１及び第２のバイパスインダクタＬｅ２のインダクタンスＬｅを２０ｕＨとし、第１のバイパスコンデンサＣｂ１及び第２のバイパスコンデンサＣｂ２のキャパシタンスＣｂを２００ｎＦと定めたとする。また、第１のリアクトルＬｒ１と第１のインダクタＬｃ１の結合係数及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２の結合係数を０．９５と定めたとする。

　この場合、式（１）を満たすように定めた、キャパシタンスＣｂ（＝２００ｎＦ）、インダクタンスＬｃ（＝２μＨ）及びインダクタンスＬｅ（＝２０μＨ）を、バイパス回路Ｂの共振周波数ｆｒｅｓｏを表す下記の式（２）に代入すると、バイパス回路Ｂの共振周波数ｆｒｅｓｏは７６ｋＨｚとなる。

　このように、バイパス回路Ｂの共振周波数ｆｒｅｓｏ（＝７６ｋＨｚ）が、スイッチング周波数ｆｓｗ（＝１００ｋＨｚ）に近い周波数であった場合、バイパス回路Ｂに大きい電流値（例えば１０Ａ以上）の共振電流が流れる虞がある。この場合、バイパス回路Ｂを構成する各電気素子には大きな電流定格が求められ、バイパス回路Ｂを大型の電気素子で構成する必要が生じる。つまり、実施の形態１の力率改善回路１０００では、バイパス回路Ｂを小型化する改善の余地があった。尚、実施の形態１の変形例１乃至３で説明した各力率改善回路においても、力率改善回路１０００と同様、バイパス回路Ｂ内で電流がループする虞があるため、小型化する改善の余地があった。

　そこで、発明者は、回路構成を変えずに、バイパス回路Ｂの共振周波数ｆｒｅｓｏが、スイッチング周波数ｆｓｗに近い周波数とならないよう、バイパス回路Ｂの各電気素子の定数を定めることができるか否かの検討を行った。

　具体的には、スイッチング周波数ｆｓｗは、式（１）を変形した下記の式（３）によって表すことができる。

　式（２）及び式（３）其々の右辺の分母の大小関係によって、下記の式（４）が成立する。

　式（４）によれば、バイパス回路Ｂの共振周波数ｆｒｅｓｏが、スイッチング周波数ｆｓｗの２倍以上となるように、バイパス回路Ｂの各電気素子の定数を定めることができないことがわかった。

　そこで、発明者は、上記とは反対に、バイパス回路Ｂの共振周波数ｆｒｅｓｏが、スイッチング周波数ｆｓｗの半分以下になるように、バイパス回路Ｂの各電気素子の定数を定めることができるか否かを検討した。

　具体的には、バイパス回路Ｂの共振周波数ｆｒｅｓｏを、スイッチング周波数ｆｓｗの半分以下にするためには、式（２）と、式（３）の両辺を１／２倍した式と、から導出される下記の式（５）を満たす必要がある。

　式（５）は下記の式（６）に変形でき、式（６）は下記の式（７）に変形できる。

　結合係数ｋは１よりも少し小さい値（例えば、０．９５）であるので、式（７）の左辺における１６ｋは１５と近似することができる。式（７）において１６ｋを１５と近似すると、下記の式（８）が成立する。

　式（８）の両辺に影響を与えるインダクタンスＬｃを除いて考慮すると、式（８）を満たすためには、インダクタンスＬｒを大きくするか、インダクタンスＬｅを小さくする必要がある。しかし、インダクタンスＬｒは、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスであり、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２は、第１入力端子３ａと第１出力端子５ａとをつなぐ電源電流の供給経路上に配置されている。このため、インダクタンスＬｒを大きくする場合、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２を大型化の部品で構成する必要が生じる。

　そこで、インダクタンスＬｅを小さくすることで、バイパス回路Ｂの共振周波数ｆｒｅｓｏをスイッチング周波数ｆｓｗの半分以下にすることが考えられる。しかし、スイッチング周波数の２倍の周波数（＝２ｆｓｗ）の三角波状リプルを低減するために、インダクタンスＬｅを小さくし、且つ、他のバイパス回路Ｂの各電気素子の定数を式（１）を満たすように定めるには、式（１）に含まれるキャパシタンスＣｂを大きくする必要がある。しかし、キャパシタンスＣｂは、第１のバイパスコンデンサＣｂ１及び第２のバイパスコンデンサＣｂ２のキャパシタンスである。このため、キャパシタンスＣｂを大きくする場合、第１のバイパスコンデンサＣｂ１及び第２のバイパスコンデンサＣｂ２を大型化の部品で構成する必要が生じる。

　つまり、実施の形態１及びその変形例で説明した各力率改善回路が備えるバイパス回路Ｂによって、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分を低減する場合、各力率改善回路を大型化しなければならなかった。

　そこで、本発明者は、以上の知見に基づき、後述する実施の形態２及びその変形例の構成を創作するに至った。

　（実施の形態２）
　以下、本開示の実施の形態２について説明する。尚、上述の構成要素と同構成の構成要素については同じ符号を付し、適宜重複する説明を省略する。図８は、実施の形態２における力率改善回路２０００の概略構成を示す回路図である。

　図８に示すように、力率改善回路２０００（電源回路の一例）は、図１に示す力率改善回路１０００とは、バイパス回路Ｂの構成が異なっている。力率改善回路２０００のバイパス回路Ｂは、第１のインダクタＬｃ１と、第１のバイパスインダクタＬｅ１と、第２のインダクタＬｃ２と、第２のバイパスインダクタＬｅ２と、バイパスコンデンサＣｂ３と、を備える。

　力率改善回路２０００では、第１のインダクタＬｃ１の第２端と、第１のバイパスインダクタＬｅ１の第１端と、が接続される。第１のバイパスインダクタＬｅ１の第２端と、バイパスコンデンサＣｂ３の第１端とが、接続される。つまり、第１のバイパスインダクタＬｅ１は、第１のインダクタＬｃ１の第２端とバイパスコンデンサＣｂ３の第１端との間に設けられている。これにより、第１のインダクタＬｃ１の第２端と、バイパスコンデンサＣｂ３の第１端とが、第１のバイパスインダクタＬｅ１を介して接続される。

　第２のインダクタＬｃ２の第２端と、第２のバイパスインダクタＬｅ２の第１端と、が接続される。第２のバイパスインダクタＬｅ２の第２端と、バイパスコンデンサＣｂ３の第１端とが、接続される。つまり、第２のバイパスインダクタＬｅ２は、第２のインダクタＬｃ２の第２端とバイパスコンデンサＣｂ３の第１端との間に設けられている。これにより、第２のインダクタＬｃ２の第２端と、バイパスコンデンサＣｂ３の第１端とが、第２のバイパスインダクタＬｅ２を介して接続される。

　実施の形態２の構成においても、実施の形態１の構成と同様の効果を得ることができる。

　実施の形態２の構成においても、相殺するリプル成分の周波数は、バイパス回路Ｂが備える各電気素子の定数によって適宜調整できる。例えば、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗのリプル成分を相殺するとする。この場合、バイパスコンデンサＣｂ３に流れる周波数２ｆｓｗの電流が、第１のリアクトルＬｒ１に流れる周波数２ｆｓｗの電流成分と第２のリアクトルＬｒ２に流れる周波数２ｆｓｗの電流成分の合計と一致すればよい。具体的には、以下の式（９）を満たせばよい。

　式（９）において、左辺は、相殺するリプル成分の周波数である。本具体例では、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗである。Ｃｂは、バイパスコンデンサＣｂ３のキャパシタンスである。Ｌｒは、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスである。Ｌｃは、第１のインダクタＬｃ１及び第２のインダクタＬｃ２のインダクタンスである。Ｌｅは、第１のバイパスインダクタＬｅ１及び第２のバイパスインダクタＬｅ２のインダクタンスである。ｋは、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合の結合係数である。

　つまり、式（９）を満たす電気素子を用いてバイパス回路Ｂを構成した場合、力率改善回路２０００（以降、式（９）を満たす力率改善回路２０００と略記する）では、スイッチング周波数ｆｓｗの奇数倍の周波数のリプル成分と、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分と、を低減できる。

　式（９）を満たす力率改善回路２０００における電源電流の回路シミュレーションによる計算結果を図９に示す。また、図９に示す電源電流のうち、時間５ｍｓから５．１ｍｓまでの期間における電源電流を拡大表示して、図１０に示す。

　尚、当該回路シミュレーションでは、上述した比較例の力率改善回路９０００（図１４）の回路シミュレーションと同様に、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスＬｒを２００ｕＨとし、スイッチング周波数ｆｓｗを１００ｋＨｚとした。また、交流電源１から入力される交流電圧は、周波数が５０Ｈｚであり、電圧実効値が２００Ｖであるとした。また、第１出力端子５ａと第２出力端子５ｂとの間に現れる直流電圧は、４００Ｖであるとした。

　そして、式（９）を満たすように、バイパスコンデンサＣｂ３のキャパシタンスＣｂは、４００ｎＦとした。第１のインダクタＬｃ１及び第２のインダクタＬｃ２のインダクタンスＬｃは、２μＨとした。第１のバイパスインダクタＬｅ１及び第２のバイパスインダクタＬｅ２のインダクタンスＬｅは、２０μＨとした。第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合の結合係数ｋは、０．９５とした。

　式（９）を満たす力率改善回路２０００では、スイッチング周波数ｆｓｗの１倍、２倍及び３倍以上の奇数倍の周波数のリプル成分を低減できる。つまり、容量の小さいＸコンデンサでは低減することが難しい、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分を、上述の比較例の力率改善回路９０００（図１４）よりも効果的に低減できる。このため、図９に示すように、力率改善回路２０００では、電源電流の波形は、図１５に示す力率改善回路９０００（図１４）の電源電流の波形と比べて、重畳されるノイズ成分が小さくなる。また、図１０に示すように、力率改善回路２０００では、図１５に示す力率改善回路９０００（図１４）における電源電流の波形と比べて、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分が低減されたことにより、波形の振幅は小さくなる。

　また、実施の形態２の構成では、第１入力端子３ａが第１のインダクタＬｃ１の第１端及び第２のインダクタＬｃ２の第１端と接続され、バイパスコンデンサＣｂ３の第１端が第１のインダクタＬｃ１及び第２のインダクタＬｃ２の第２端に接続され、バイパスコンデンサＣｂ３の第２端は、第２出力端子５ｂと接続されている。

　このため、第１入力端子３ａから、第１のインダクタＬｃ１、バイパスコンデンサＣｂ３及び第２のインダクタＬｃ２の全てを通過して、第１入力端子３ａに戻る電流経路は形成されない。これにより、前記電流経路に含まれる第１のインダクタＬｃ１、バイパスコンデンサＣｂ３及び第２のインダクタＬｃ２に、電流値の大きい共振電流が流れることを回避できる。その結果、第１のインダクタＬｃ１、バイパスコンデンサＣｂ３及び第２のインダクタＬｃ２を定格電流の小さい小型部品で構成することができ、電源回路を小型化することができる。

　また、実施の形態２の構成は、実施の形態１及びその変形例の構成よりも、バイパス回路Ｂに備えるバイパスコンデンサＣｂ３の数が一個少ない。これにより、実施の形態１及びその変形例の構成よりも、小型且つ低コストでバイパス回路Ｂを構成することができる。

　（実施の形態２の変形例１）
　以下、実施の形態２の変形例１について説明する。上述と重複する説明は、適宜省略する。図１１は、実施の形態１の変形例１における力率改善回路２１００の概略構成を示す回路図である。図１１に示すように、力率改善回路２１００では、力率改善回路２０００（図８）とは異なり、実施の形態１の変形例１の力率改善回路１１００（図４）と同様に、第１のインダクタＬｃ１の第１端と、接続点４ａとが、接続される。また、第２のインダクタＬｃ２の第１端と、接続点４ｃとが、接続される。

　本構成によれば、実施の形態１の変形例１の構成と同様の効果を得ることができる。

　（実施の形態２の変形例２）
　以下、実施の形態２の変形例２について説明する。上述と重複する説明は、適宜省略する。図１２は、実施の形態２の変形例２における力率改善回路２２００の概略構成を示す回路図である。

　図１２に示すように、力率改善回路２２００は、力率改善回路２０００（図８）とは異なり、実施の形態１の変形例２の力率改善回路１２００（図５）と同様に、第１のバイパスインダクタＬｅ１と、第２のバイパスインダクタＬｅ２と、を備えない構成である。

　本構成においても、実施の形態２の構成と同様、スイッチング周波数ｆｓｗの奇数倍の周波数及び所定の周波数のリプル成分が、ノーマルモードノイズとして、第１入力端子３ａ及び第２入力端子３ｂを介して流出することを低減できる。

　尚、実施の形態２の変形例１における力率改善回路２１００（図１１）においても、力率改善回路２２００と同様、第１のバイパスインダクタＬｅ１と、第２のバイパスインダクタＬｅ２と、を備えない構成にしてもよい。

　（実施の形態２の変形例３）
　以下、実施の形態２の変形例３について説明する。上述と重複する説明は、適宜省略する。図１３は、実施の形態２の変形例３における力率改善回路２３００の概略構成を示す回路図である。

　図１３に示すように、力率改善回路２３００は、力率改善回路２０００（図８）とは異なり、実施の形態１の変形例３の力率改善回路１３００（図６）と同様に、第１の電流センサ９１と第２の電流センサ９２とを更に備え、制御回路９は、第１の電流センサによって検出された第１の電流値及び第２の電流センサによって検出された第２の電流値に含まれる所定の周波数成分が其々最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整する。

　本構成によれば、実施の形態１の変形例３の構成と同様の効果を得ることができる。

　尚、力率改善回路２１００（図１１）、力率改善回路２２００（図１２）及び、実施の形態２の変形例２で説明した、力率改善回路２２００（図１２）に第１のバイパスインダクタＬｅ１と第２のバイパスインダクタＬｅ２とを備えないようにした力率改善回路においても、其々、力率改善回路２３００と同様に、第１の電流センサ９１と第２の電流センサ９２とを更に備えるようにしてもよい。そして、各力率改善回路の制御回路９に、第１の電流値及び第２の電流値に含まれる所定の周波数成分が其々最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整させるようにしてもよい。

　また、第１の電流センサ９１の第１端を第１のバイパスインダクタＬｅ１の第２端と接続し、第１の電流センサ９１の第２端をバイパスコンデンサＣｂ３の第１端と接続し、第２の電流センサ９２の第１端を第２のバイパスインダクタＬｅ２の第２端と接続し、第２の電流センサ９２の第２端をバイパスコンデンサＣｂ３の第１端と接続してもよい。尚、第１のバイパスインダクタＬｅ１及び第２のバイパスインダクタＬｅ２を備えない構成の場合は、第１の電流センサ９１の第１端を第１のインダクタＬｃ１の第２端と接続し、第２の電流センサ９２の第１端を第２のインダクタＬｃ２の第２端と接続してもよい。

　この場合、制御回路９によって、第１の電流センサ９１によって検出された第１の電流値及び第２の電流センサ９２によって検出された第２の電流値に含まれる所定の周波数成分が其々最大となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。

　または、第１の電流センサ９１の第１端を接続点４ｂと接続し、第１の電流センサ９１の第２端を第１のスイッチング素子Ｓｗ１の第２端と接続し、第２の電流センサ９２の第１端を接続点４ｄと接続し、第２の電流センサ９２の第２端を第２のスイッチング素子Ｓｗ２の第２端と接続してもよい。この場合、制御回路９によって、第１の電流センサ９１によって検出された第１の電流値と第２の電流センサ９２によって検出された第２の電流値に含まれる所定の周波数成分が等しくなるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。

　これらにより、第１の電流センサ９１及び第２の電流センサ９２が、其々、第２出力端子５ｂ側から第２入力端子３ｂに流れ込む可能性のある電流を検出するようにしてもよい。この場合、回路を構成する各電気素子の定数にばらつきがあり、第２入力端子３ｂを介して交流電源１側へ流れるノイズ電流を十分に低減できないように回路が構成されていたとしても、制御回路９による上記調整によって、前記ノイズ電流を最小にすることができる。

　（実施の形態２の変形例４）
　以下、実施の形態２の変形例４について説明する。上述と重複する説明は、適宜省略する。図１９は、実施の形態２の変形例４における力率改善回路２４００の概略構成を示す回路図である。

　図１９に示すように、力率改善回路２４００は、力率改善回路２０００（図８）とは異なり、第１のバイパスインダクタＬｅ１が、第１入力端子３ａと第１接続点４ａとをつなぐ経路と第１のインダクタＬｃ１の第１端との間に設けられている。

　具体的には、第１のバイパスインダクタＬｅ１は、第１のリアクトルＬｒ１の第１端と第１のインダクタＬｃ１の第１端との間に設けられ、第１のインダクタＬｃ１の第２端とバイパスコンデンサＣｂ３の第１端とが接続されている。

　力率改善回路２４００の構成においても、実施の形態２の構成と同様の効果を奏することができる。

　尚、力率改善回路２１００（図１１）を、力率改善回路２４００と同様、第１のバイパスインダクタＬｅ１が、第１入力端子３ａと第１接続点４ａとをつなぐ経路と第１のインダクタＬｃ１の第１端との間に設けられるように変形して、構成してもよい。

　（実施の形態２の変形例５）
　以下、実施の形態２の変形例５について説明する。上述と重複する説明は、適宜省略する。図２０は、実施の形態２の変形例５における力率改善回路２５００の概略構成を示す回路図である。

　図２０に示すように、力率改善回路２５００は、力率改善回路２０００（図８）及び力率改善回路２４００（図１９）とは異なり、第１のバイパスインダクタＬｅ１が、第１入力端子３ａと第１接続点４ａとをつなぐ経路と第１のインダクタＬｃ１の第１端との間に設けられ、第２のバイパスインダクタＬｅ２が、第１入力端子３ａと第１接続点４ａとをつなぐ経路と第２のインダクタＬｃ２の第１端との間に設けられている。

　具体的には、第１のバイパスインダクタＬｅ１は、第１のリアクトルＬｒ１の第１端と第１のインダクタＬｃ１の第１端との間に設けられ、第１のインダクタＬｃ１の第２端とバイパスコンデンサＣｂ３の第１端とが接続されている。同様に、第２のバイパスインダクタＬｅ２は、第２のリアクトルＬｒ２の第１端と第２のインダクタＬｃ２の第１端との間に設けられ、第２のインダクタＬｃ２の第２端とバイパスコンデンサＣｂ３の第１端とが接続されている。

　力率改善回路２５００の構成においても、実施の形態２の構成と同様の効果を奏することができる。

　尚、力率改善回路２１００（図１１）を、力率改善回路２５００と同様、第１のバイパスインダクタＬｅ１が、第１入力端子３ａと第１接続点４ａとをつなぐ経路と第１のインダクタＬｃ１の第１端との間に設けられ、第２のバイパスインダクタＬｅ２が、第１入力端子３ａと第１接続点４ａとをつなぐ経路と第２のインダクタＬｃ２の第１端との間に設けられるように変形して、構成してもよい。

　（実施の形態２の変形例６）
　以下、実施の形態２の変形例６について説明する。上述と重複する説明は、適宜省略する。図２１は、実施の形態２の変形例６における力率改善回路２６００の概略構成を示す回路図である。

　図２１に示すように、力率改善回路２６００は、実施の形態２の力率改善回路２０００（図８）及び実施の形態２の変形例１の力率改善回路２１００（図１１）とは異なり、第１のインダクタＬｃ１の第１端と、第１入力端子３ａとが、接続され、第２のインダクタＬｃ２の第１端と、接続点４ｃとが、接続されている。

　力率改善回路２６００の構成においても、実施の形態２の構成と同様の効果を奏することができる。

　尚、力率改善回路２６００を、力率改善回路２４００（図１９）と同様、第１のバイパスインダクタＬｅ１が、第１入力端子３ａと第１接続点４ａとをつなぐ経路と第１のインダクタＬｃ１の第１端との間に設けられるように変形して、構成してもよい。

　または、力率改善回路２６００を、力率改善回路２５００（図２０）と同様、第１のバイパスインダクタＬｅ１が、第１入力端子３ａと第１接続点４ａとをつなぐ経路と第１のインダクタＬｃ１の第１端との間に設けられ、第２のバイパスインダクタＬｅ２が、第１入力端子３ａと第１接続点４ａとをつなぐ経路と第２のインダクタＬｃ２の第１端との間に設けられるように変形して、構成してもよい。

　更には、力率改善回路２４００（図１９）、力率改善回路２５００（図２０）及び力率改善回路２６００（図２１）と、上述した、これらの力率改善回路の変形構成においても、其々、力率改善回路２３００（図１３）と同様に、第１の電流センサ９１と第２の電流センサ９２とを更に備えるようにしてもよい。そして、各力率改善回路の制御回路９に、第１の電流値及び第２の電流値に含まれる所定の周波数成分が其々最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整させるようにしてもよい。

　また、第１の電流センサ９１の第１端を第１のバイパスインダクタＬｅ１の第２端と接続し、第１の電流センサ９１の第２端をバイパスコンデンサＣｂ３の第１端と接続し、第２の電流センサ９２の第１端を第２のバイパスインダクタＬｅ２の第２端と接続し、第２の電流センサ９２の第２端をバイパスコンデンサＣｂ３の第１端と接続してもよい。尚、第１のバイパスインダクタＬｅ１及び第２のバイパスインダクタＬｅ２を備えない構成の場合は、第１の電流センサ９１の第１端を第１のインダクタＬｃ１の第２端と接続し、第２の電流センサ９２の第１端を第２のインダクタＬｃ２の第２端と接続してもよい。

　この場合、制御回路９によって、第１の電流センサ９１によって検出された第１の電流値及び第２の電流センサ９２によって検出された第２の電流値に含まれる所定の周波数成分が其々最大となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。

　または、第１の電流センサ９１の第１端を接続点４ｂと接続し、第１の電流センサ９１の第２端を第１のスイッチング素子Ｓｗ１の第２端と接続し、第２の電流センサ９２の第１端を接続点４ｄと接続し、第２の電流センサ９２の第２端を第２のスイッチング素子Ｓｗ２の第２端と接続してもよい。この場合、制御回路９によって、第１の電流センサ９１によって検出された第１の電流値と第２の電流センサ９２によって検出された第２の電流値に含まれる所定の周波数成分が等しくなるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。

　また、実施の形態２及びその変形例の構成では、バイパス回路Ｂによってスイッチング周波数ｆｓｗの２倍の周波数のリプル成分を低減しても、スイッチング周波数ｆｓｗの４倍以上の偶数倍の周波数のリプル成分が十分に低減されずにノーマルモードノイズとして伝搬し、周辺回路の誤動作などの問題を引き起こす虞がある。そこで、実施の形態２及びその変形例の構成において、制御回路９が所謂周波数拡散制御を行うようにし、スイッチング周波数ｆｓｗの４倍以上の偶数倍の三角波状リプルも合せて低減するようにしてもよい。

　また、上述の構成において、整流部１０は、ダイオードを４個備えたダイオードブリッジにより構成されているが、これに限らず、ブリッジレス方式、または、トーテムポール方式などの構成を用いてもよい。また、上述の構成において、交流電源１及び整流部１０に代えて、第１入力端子３ａと第２入力端子３ｂとに直流電源を接続し、チョッパ回路を構成してもよい。

　尚、上述の実施の形態において、「２つの要素間の接続」（例えば、ある素子が別の素子に接続される）とは、直接的な接続だけでなく、電気的な接続、及び、それら２つの要素間に他の要素（例えば、実施の形態の機能を損なわない、配線、抵抗素子、など）が介在する接続を、意味してもよい。

Claims (10)

1. 　第１入力端子と、第２入力端子と、
   　第１のリアクトルと、第２のリアクトルと、
   　第１のスイッチング素子と、第２のスイッチング素子と、
   　第３のスイッチング素子と、第４のスイッチング素子と、
   　第１のコンデンサと、第１出力端子と、第２出力端子と、
   　制御回路と、
   　第１のインダクタと、第２のインダクタと、
   　バイパスコンデンサと、
   を備え、
   　前記第１入力端子と、前記第１のリアクトルの第１端と、が接続され、前記第１のリアクトルの第２端と、前記第３のスイッチング素子の第１端とが、接続され、前記第３のスイッチング素子の第２端と、前記第１出力端子とが、接続され、
   　前記第１入力端子と、前記第２のリアクトルの第１端とが、接続され、前記第２のリアクトルの第２端と、前記第４のスイッチング素子の第１端とが、接続され、前記第４のスイッチング素子の第２端と、前記第１出力端子とが、接続され、
   　前記第２入力端子と、前記第２出力端子とが、接続され、
   　前記第１のスイッチング素子の第１端と、前記第１のリアクトルの第２端と前記第３のスイッチング素子の第１端とをつなぐ経路上の第１接続点とが、接続され、前記第１のスイッチング素子の第２端と、前記第２出力端子とが、接続され、
   　前記第２のスイッチング素子の第１端と、前記第２のリアクトルの第２端と前記第４のスイッチング素子の第１端とをつなぐ経路上の第２接続点とが、接続され、前記第２のスイッチング素子の第２端と、前記第２出力端子とが、接続され、
   　前記第１のコンデンサの第１端と、前記第１出力端子とが、接続され、前記第１のコンデンサの第２端と、前記第２出力端子とが、接続され、
   　前記第１のインダクタの第１端が、前記第１入力端子と前記第１接続点とをつなぐ経路に、接続され、前記第１のインダクタの第２端と、前記バイパスコンデンサの第１端とが、接続され、
   　前記第２のインダクタの第１端が、前記第１入力端子と前記第２接続点とをつなぐ経路に、接続され、前記第２のインダクタの第２端と、前記バイパスコンデンサの第１端とが、接続され、
   　前記バイパスコンデンサの第２端と、前記第２出力端子とが、接続され、
   　前記第１のリアクトルと前記第１のインダクタとは、磁気結合しており、前記第２のリアクトルと前記第２のインダクタとは、磁気結合しており、
   　前記制御回路は、前記第１のスイッチング素子と前記第２のスイッチング素子とを、インターリーブ方式でスイッチング制御する、
   　電源回路。
2. 　第１のバイパスインダクタと、第２のバイパスインダクタと、
   を更に備え、
   　前記第１のバイパスインダクタは、前記第１のインダクタの第２端と前記バイパスコンデンサの第１端との間に設けられ、
   　前記第２のバイパスインダクタは、前記第２のインダクタの第２端と前記バイパスコンデンサの第１端との間に設けられている、
   　請求項１に記載の電源回路。
3. 　第１入力端子と、第２入力端子と、
   　第１のリアクトルと、第２のリアクトルと、
   　第１のスイッチング素子と、第２のスイッチング素子と、
   　第３のスイッチング素子と、第４のスイッチング素子と、
   　第１のコンデンサと、第１出力端子と、第２出力端子と、
   　制御回路と、
   　第１のインダクタと、第２のインダクタと、
   　第１のバイパスコンデンサと、第２のバイパスコンデンサと、
   を備え、
   　前記第１入力端子と、前記第１のリアクトルの第１端と、が接続され、前記第１のリアクトルの第２端と、前記第３のスイッチング素子の第１端とが、接続され、前記第３のスイッチング素子の第２端と、前記第１出力端子とが、接続され、
   　前記第１入力端子と、前記第２のリアクトルの第１端とが、接続され、前記第２のリアクトルの第２端と、前記第４のスイッチング素子の第１端とが、接続され、前記第４のスイッチング素子の第２端と、前記第１出力端子とが、接続され、
   　前記第２入力端子と、前記第２出力端子とが、接続され、
   　前記第１のスイッチング素子の第１端と、前記第１のリアクトルの第２端と前記第３のスイッチング素子の第１端とをつなぐ経路上の第１接続点とが、接続され、前記第１のスイッチング素子の第２端と、前記第２出力端子とが、接続され、
   　前記第２のスイッチング素子の第１端と、前記第２のリアクトルの第２端と前記第４のスイッチング素子の第１端とをつなぐ経路上の第２接続点とが、接続され、前記第２のスイッチング素子の第２端と、前記第２出力端子とが、接続され、
   　前記第１のコンデンサの第１端と、前記第１出力端子とが、接続され、前記第１のコンデンサの第２端と、前記第２出力端子とが、接続され、
   　前記第１のインダクタの第１端が、前記第１入力端子と前記第１接続点とをつなぐ経路に、接続され、前記第１のインダクタの第２端と、前記第１のバイパスコンデンサの第１端とが、接続され、前記第１のバイパスコンデンサの第２端と、前記第２出力端子とが、接続され、
   　前記第２のインダクタの第１端が、前記第１入力端子と前記第２接続点とをつなぐ経路に、接続され、前記第２のインダクタの第２端と、前記第２のバイパスコンデンサの第１端とが、接続され、前記第２のバイパスコンデンサの第２端と、前記第２出力端子とが、接続され、
   　前記第１のリアクトルと前記第１のインダクタとは、磁気結合しており、前記第２のリアクトルと前記第２のインダクタとは、磁気結合しており、
   　前記制御回路は、前記第１のスイッチング素子と前記第２のスイッチング素子とを、インターリーブ方式でスイッチング制御する、
   　電源回路。
4. 　第１のバイパスインダクタと、第２のバイパスインダクタと、
   を更に備え、
   　前記第１のバイパスインダクタは、前記第１のインダクタの第２端と前記第１のバイパスコンデンサの第１端との間に設けられ、
   　前記第２のバイパスインダクタは、前記第２のインダクタの第２端と前記第２のバイパスコンデンサの第１端との間に設けられている、
   　請求項３に記載の電源回路。
5. 　前記第１のインダクタの第１端と、前記第１入力端子とが、接続され、
   　前記第２のインダクタの第１端と、前記第１入力端子とが、接続される、
   　請求項１から４の何れか一項に記載の電源回路。
6. 　前記第１のインダクタの第１端と、前記第１接続点とが、接続され、
   　前記第２のインダクタの第１端と、前記第２接続点とが、接続される、
   　請求項１から４の何れか一項に記載の電源回路。
7. 　第１の電流センサと、第２の電流センサと、
   を更に備え、
   　前記第１の電流センサは、前記第１出力端子側から前記第１のリアクトルを通って前記第１入力端子へ流れ込む電流の電流値を検出し、且つ、前記第２の電流センサは、前記第１出力端子側から前記第２のリアクトルを通って前記第１入力端子へ流れ込む電流の電流値を検出し、
   　前記制御回路は、前記第１の電流センサによって検出された第１の電流値及び前記第２の電流センサによって検出された第２の電流値に含まれる所定の周波数成分が其々最小となるように、前記第１のスイッチング素子及び前記第２のスイッチング素子のスイッチング周波数及びデューティ比を調整する、
   　請求項１から６の何れか一項に記載の電源回路。
8. 　前記第１の電流センサの第１端は、前記第１入力端子と接続され、前記第１の電流センサの第２端は、前記第１のリアクトルの第１端と接続され、
   　前記第２の電流センサの第１端は、前記第１入力端子と接続され、前記第２の電流センサの第２端は、前記第２のリアクトルの第１端と接続され、
   　前記第１の電流センサ及び前記第２の電流センサは、其々、前記第１出力端子側から前記第１入力端子に流れ込む電流の電流値を検出する、
   　請求項７に記載の電源回路。
9. 　第１のバイパスインダクタと、第２のバイパスインダクタと、
   を備え、
   　前記第１のバイパスインダクタは、前記第１入力端子と前記第１接続点とをつなぐ経路と前記第１のインダクタの第１端との間に設けられ、
   　前記第２のバイパスインダクタは、前記第２のインダクタの第２端と前記第２のバイパスコンデンサの第１端との間に設けられている、
   　請求項１に記載の電源回路。
10. 　第１のバイパスインダクタと、第２のバイパスインダクタと、
    を備え、
    　前記第１のバイパスインダクタは、前記第１入力端子と前記第１接続点とをつなぐ経路と前記第１のインダクタの第１端との間に設けられ、
    　前記第２のバイパスインダクタは、前記第１入力端子と前記第１接続点とをつなぐ経路と前記第２のインダクタの第１端との間に設けられている、
    　請求項１に記載の電源回路。

Images