WO2023050267A1 - 显示基板及相关显示母板和显示面板 - Google Patents

显示基板及相关显示母板和显示面板 Download PDF

Info

Publication number
WO2023050267A1
WO2023050267A1 PCT/CN2021/122077 CN2021122077W WO2023050267A1 WO 2023050267 A1 WO2023050267 A1 WO 2023050267A1 CN 2021122077 W CN2021122077 W CN 2021122077W WO 2023050267 A1 WO2023050267 A1 WO 2023050267A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive
display
substrate
display substrate
present disclosure
Prior art date
Application number
PCT/CN2021/122077
Other languages
English (en)
French (fr)
Inventor
朱志坚
卢鹏程
魏俊波
白枭
孙杰
宋亚歌
杨盛际
陈小川
Original Assignee
京东方科技集团股份有限公司
云南创视界光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 云南创视界光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202180002772.7A priority Critical patent/CN116458280A/zh
Priority to PCT/CN2021/122077 priority patent/WO2023050267A1/zh
Publication of WO2023050267A1 publication Critical patent/WO2023050267A1/zh

Links

Images

Definitions

  • Embodiments of the present disclosure relate to the field of display technology, and in particular, to a display substrate, a display motherboard, and a display panel.
  • Micro-organic light-emitting diode Micro-OLED microdisplays with these advantages have received extensive attention.
  • Embodiments of the present disclosure provide a display substrate and related display motherboards and display panels.
  • a display substrate has a central area and a peripheral area surrounding the central area.
  • the display substrate includes: a substrate; a dielectric layer located on the substrate and including a first part and a second part arranged in sequence along a direction perpendicular to the substrate; a gasket located in a peripheral area on the substrate, and the gasket is located away from at least a portion of the surface on one side of the substrate is exposed; and a conductive seal located in the peripheral region and in the dielectric layer, wherein the conductive seal includes at least a first portion adjacent to the pad in a direction parallel to the substrate , wherein the first portion is covered by a second portion of the dielectric layer.
  • the second part of the dielectric layer includes a number of sub-dielectric layers less than or equal to three.
  • the conductive sealing portion further includes a second portion that is not adjacent to the liner along a direction parallel to the substrate, and the second portion extends to a top surface of the second portion of the dielectric layer away from the substrate.
  • the conductive sealing part includes conductive via layers and conductive wiring layers alternately stacked in a direction perpendicular to the substrate.
  • the conductive wiring layer includes a first conductive wiring layer that is closest to the substrate in a direction perpendicular to the substrate as the lowest layer of the conductive sealing member.
  • the material of the first conductive wiring layer includes a semiconductor.
  • the semiconductor includes polysilicon.
  • the conductive wiring layer further includes a second conductive wiring layer located on the first conductive wiring layer, and a material of the second conductive wiring layer includes metal.
  • the first part of the conductive sealing part includes any of the following configurations: 6 conductive wiring layers and 6 conductive via layers; 6 conductive wiring layers and 5 conductive via layers; 5 conductive wiring layers layer and 5 conductive via layers; and 7 conductive wiring layers and 6 conductive via layers.
  • the liner is located in the first portion of the dielectric layer.
  • the conductive seal has an annular shape surrounding a central region.
  • the conductive sealing portion is along a first ring portion and a second ring portion disposed in sequence away from the central area.
  • the annular shape is rectangular.
  • the conductive sealing part has a corner
  • the display substrate further includes a reinforcing part located in the dielectric layer in the peripheral area and adjacent to the corner, and the reinforcing part has a shape complementary to the corner.
  • the reinforcing portion has a mesh structure.
  • the display substrate includes a plurality of pads arranged parallel to each other at intervals, and two adjacent pads are separated by a first distance.
  • the display motherboard also includes cutting regions between adjacent display substrates.
  • the cut area includes test pads, and the size of the test pads adjacent to the pads along the direction in which the pads are disposed is smaller than the first distance.
  • the display substrate includes a backplane driving integrated circuit.
  • the material of the substrate includes a semiconductor material.
  • a display motherboard comprises the display substrate according to any one of the first aspects.
  • the display motherboard further includes test pads and dummy patterns located in the cutting area of the adjacent display substrate.
  • the dummy pattern is located between the test pad and pads adjacent to the test pad.
  • an interval between a test pad and a pad adjacent to the test pad is configured to be greater than a minimum interval between adjacent conductive wirings of the display substrate in a direction parallel to the substrate.
  • the interval is 40 ⁇ m-80 ⁇ m.
  • the size of the dummy pattern is a square shape of 3 ⁇ m ⁇ 3 ⁇ m.
  • a display panel comprises the display substrate according to any one of the first aspects.
  • the display panel further includes a circuit board.
  • the circuit board is electrically connected to the display substrate via the pad.
  • the circuit board includes a flexible circuit board.
  • FIG. 1 shows a top view of a display substrate in the related art
  • FIG. 2 shows a top view of a display substrate according to an embodiment of the present disclosure
  • FIG. 3 shows a cross-sectional view of the display substrate taken along the axis C1C2 in FIG. 2 according to an embodiment of the present disclosure
  • FIG. 4 shows a cross-sectional view of the display substrate taken along the axis D1D2 in FIG. 2 according to an embodiment of the present disclosure
  • FIG. 5 shows a hierarchical view of the first portion 410 of the conductive seal shown in FIG. 3 according to an embodiment of the present disclosure
  • FIG. 6 shows a schematic diagram of a display substrate with reinforced corner structures according to an embodiment of the present disclosure
  • FIG. 7 shows a schematic diagram of a display motherboard according to an embodiment of the present disclosure
  • FIG. 8 shows a schematic diagram of region C of the display motherboard in FIG. 7 according to an embodiment of the present disclosure.
  • FIG. 9 shows a schematic diagram of a display panel according to an embodiment of the present disclosure.
  • OLED microdisplays with the advantages of small size, light weight, high contrast ratio, fast response speed and low power consumption have received extensive attention.
  • an OLED microdisplay usually includes a display substrate and a circuit board bonded thereto, such as a flexible printed circuit board (FPC).
  • the display substrate may include a backplane driver integrated circuit (BP Driver) IC.
  • the backplane driver integrated circuit IC can perform image processing functions such as temperature compensation, brightness control and Gamma correction.
  • FIG. 1 shows a top view of a related art display substrate.
  • the display substrate 10 includes a central area AA and a peripheral area BB surrounding the central area AA.
  • the central area AA may refer to a display area.
  • the peripheral area BB may refer to a non-display area.
  • the display area AA includes an emission source emitting white light and a color filter (CF) absorbing a specific wavelength.
  • CF color filter
  • TFE thin film encapsulation
  • the display substrate 10 further includes a substrate 100 , a gasket 200 and a conductive sealing part 300 .
  • the pad 200 is located within the peripheral area BB of the substrate 100 .
  • the conductive sealing part 300 may include a sealing ring. The conductive sealing part 300 can be used to prevent the stress generated when cutting a display motherboard including a plurality of display substrates from acting on the central area AA, thereby avoiding performance degradation of the display substrate 10 .
  • a circuit board such as a flexible printed circuit board is bonded to the pads 200 on the display substrate 10 through bonding pads (also referred to as golden fingers) thereon. Due to design deviation of the bonding pad or alignment deviation of the bonding, the bonding pad may be undesirably electrically connected (eg, shorted) to the conductive sealing portion 300 of the display substrate 10 .
  • the present disclosure provides a display substrate which avoids the above-mentioned problems of undesired electrical connection such as short circuit by redesigning the structure.
  • the display substrate 20 also includes a central area AA, a peripheral area BB, a substrate 100 , and a spacer 200 .
  • the material of the substrate 100 includes a semiconductor material, for example, a material including silicon.
  • At least a part of the surface (e.g., upper surface) of the gasket 200 on the side facing away from the substrate 100 is exposed.
  • the upper surface of the gasket 200 is exposed.
  • up and down are described with respect to the Z direction (ie, the direction perpendicular to the substrate).
  • the conductive sealing part 400 includes a first portion 410 adjacent to the pad 200 in a direction parallel to the substrate 100 .
  • the conductive sealing part 400 further includes a second portion 420 that is not adjacent to the gasket 200 along a direction parallel to the substrate 100 .
  • the second portion 420 is not adjacent to the pad 200 in the Y direction.
  • the term "a part of the element S is adjacent to the element M along the N direction” means that a part of the element S has a smaller distance from the element M along the N direction than another part of the element S.
  • the term "a part of the element S is not adjacent to the element M along the N direction” means that a part of the element S is farther away from the element M along the N direction than another part of the element S.
  • the conductive sealing part 400 has a ring shape surrounding the central area AA, closed or not. As shown in FIG. 2, according to an embodiment of the present disclosure, the annular shape may be rectangular.
  • the first portion 410 of the conductive sealing portion 400 may be a portion corresponding to one side of the rectangular conductive sealing portion 400 . It should be understood that this is only exemplary, and the first portion 410 may also be other portions of the rectangular conductive sealing portion 400 adjacent to the gasket 200 .
  • the conductive sealing part 400 may be coupled to the ground terminal of the application circuit to shield the external magnetic field, thereby protecting the circuit in the central area AA from the influence of the external magnetic field.
  • the conductive sealing part 400 may include a first ring part (not shown) and a second ring part (not shown) sequentially disposed in a direction away from the central area AA.
  • the width of the first ring portion that is closer to the central area AA than the second ring portion may be 10 ⁇ m.
  • the width of the second ring portion may be 4 ⁇ m.
  • the interval between the first ring portion and the second ring portion was 2 ⁇ m. Other widths and spacings of the first and second ring portions are possible in other embodiments of the present disclosure.
  • FIG. 3 shows a cross-sectional view of the display substrate taken along the axis C1C2 in FIG. 2 according to an embodiment of the present disclosure.
  • the display substrate 30 further includes a dielectric layer 500 .
  • the dielectric layer 500 is located on the substrate 100 and includes a first portion 510 and a second portion 520 arranged in sequence along a direction (eg, Z direction) perpendicular to the substrate 100 .
  • the first portion 510 and the second portion 520 of the dielectric layer 500 may be integrally formed, comprising the same material.
  • the first portion 510 and the second portion 520 of the dielectric layer 500 may also be formed separately, including the same or different materials.
  • the liner 200 is located in the second portion 520 of the dielectric layer 500 . As shown in FIG. 2 , the upper surface of the liner 200 overlaps with the upper surface of the second portion 520 of the dielectric layer 500 and is exposed. In some embodiments of the present disclosure, the upper surface of the liner 200 may be higher than the upper surface of the second portion 520 of the dielectric layer 500 . In other embodiments of the present disclosure, the upper surface of the liner 200 may be lower than the upper surface of the second portion 520 of the dielectric layer 500 as long as it can be exposed by the second portion 520 of the dielectric layer 500 .
  • the conductive sealing part 400 is located in the peripheral area BB and located in the dielectric layer 500 .
  • the first portion 410 of the conductive seal 400 is located only in the first portion 510 of the dielectric layer 500 .
  • the first portion 410 of the conductive seal 400 is covered by the second portion 520 of the dielectric layer 500 .
  • the upper surface of the first portion 410 of the conductive sealing portion 400 may be coplanar with the upper surface of the first portion 510 of the dielectric layer 500 .
  • FIG. 3 the upper surface of the first portion 410 of the conductive sealing portion 400 may be coplanar with the upper surface of the first portion 510 of the dielectric layer 500 .
  • the conductive sealing part 400 is usually coupled to the ground terminal, so the conductive sealing part 400 according to the embodiment of the present disclosure can prevent the corresponding functional circuit on the flexible circuit board from losing its original state due to the coupling of the bonding pad to the ground terminal. electrical function.
  • FIG. 4 further illustrates a cross-sectional view of the display substrate taken along the axis D1D2 in FIG. 2 according to an embodiment of the present disclosure.
  • the second portion 420 of the conductive sealing portion 400 extends to the top surface of the second portion 520 of the dielectric layer 500 on the side facing away from the substrate 100 .
  • the difference from the structure shown in FIG. 3 is that the upper surface of the second portion 420 of the conductive sealing portion 400 is coplanar with the upper surface of the second portion 520 of the dielectric layer 500 .
  • the upper surface of the second portion 420 of the conductive sealing portion 400 may also be located between the upper surface and the lower surface of the second portion 520 of the dielectric layer 500 .
  • the second portion 420 of the conductive sealing portion 400 may also have the same structure as the first portion 410 of the conductive sealing portion 400 , ie, remain covered by the second portion 520 of the dielectric layer 500 .
  • the conductive sealing part 400 may have a layered hierarchical structure.
  • the conductive sealing part 400 includes conductive via layers and conductive wiring layers alternately stacked in a direction (Z direction) perpendicular to the substrate 100 .
  • the second portion 520 of the dielectric layer 500 may include three or less sub-dielectric layers.
  • the conductive sealing part 400 includes the first conductive wiring layer closest to the substrate 100 as the lowest layer of the conductive sealing part 400 .
  • the structure of the first part 410 of the conductive sealing part 400 will be described in detail below with reference to FIGS. 5 to 6 .
  • FIG. 5 shows a view of the hierarchical structure of the first portion 410 of the conductive seal 400 shown in FIG. 3 according to an embodiment of the present disclosure.
  • the first part 410 of the conductive sealing part 400 includes six conductive wiring layers 4110 and six conductive via layers 4120 .
  • the second portion 520 of the dielectric layer 500 may include a sub-dielectric layer.
  • the second part 420 of the conductive sealing part 400 includes 7 conductive wiring layers 4110 and 6 conductive via layers 4120 .
  • the conductive wiring layer 4120 includes a first conductive wiring layer 4130 that is closest to the substrate 100 in a direction (Z direction) perpendicular to the substrate 100 .
  • the first conductive wiring layer 4130 is the lowest layer (lowest layer) of the first portion 410 .
  • the material of the first conductive wiring layer 4130 includes a semiconductor. For example, polysilicon.
  • the conductive wiring layer 4120 in addition to the first conductive wiring layer 4130 , the conductive wiring layer 4120 further includes other conductive wiring layers (for example, the remaining 5 conductive wiring layers) on the first conductive wiring layer 4130 .
  • the material of the other conductive wiring layer includes metal.
  • the first part 410 of the conductive sealing part 400 may include 5 conductive via layers 4110 and 6 conductive wiring layers 4120 .
  • the second portion 520 of the dielectric layer 500 includes two sub-dielectric layers.
  • the first part 410 of the conductive sealing part 400 may include 5 conductive via layers 4110 and 5 conductive wiring layers 4120.
  • the second portion 520 of the dielectric layer 500 may include three sub-dielectric layers.
  • the inventors of the present invention have found through research that during the cutting process of separating each display substrate from a display motherboard with multiple display substrates, the corner portion of the conductive sealing portion 400 tends to accumulate relatively large cutting stress, thereby causing the corner portion The function of the adjacent display area is impaired. Therefore, the present disclosure also provides a display substrate with a reinforcing part. During the cutting process, the display substrate with such structure can dissipate the undesired stress through the reinforcing portion, for example, the reinforcing portion is cracked or removed to reduce or eliminate the stress at the corner, thereby protecting the display panel. A substrate having such a structure will be described below with reference to FIG. 6 .
  • FIG. 6 shows a schematic diagram of a display substrate with a reinforcement according to an embodiment of the present disclosure.
  • the conductive sealing part 400 has a corner 430 .
  • the display substrate 60 further includes a reinforcing portion 600 located in the dielectric layer 500 in the peripheral area BB and adjacent to the corner 430 .
  • the reinforcement 600 has a shape complementary to the corner 430 .
  • the reinforcing portion 600 having a shape complementary to the corner 430 means that portions of the reinforcing portion 600 and the corner 430 adjacent to each other have conformal surfaces.
  • the overall outer contours of the rectangular conductive sealing portion 400 and the reinforcing portion 600 having corners 430 are still rectangular.
  • the conductive sealing portion 400 may be in other annular shapes with corners, for example, a square shape.
  • FIG. 6 for the sake of simplicity, only a part of the display substrate 60 is shown, and the remaining three reinforced corners may have the same or different structures as those shown in FIG. 6 .
  • the display substrate 60 includes a rectangular conductive sealing portion 400 having corners 430 .
  • the reinforcing portion 600 is a right triangle, in particular, an isosceles right triangle. It can be understood that the specific shape of the reinforcement part 600 can be set according to the requirements of the specific embodiment.
  • the reinforcement 600 has a shape complementary to the corner 3140 . In an embodiment, the reinforcement part 600 may be formed in the dielectric layer 500 .
  • the reinforcing part 600 may have the same hierarchical structure as the first part 410 of the conductive sealing part 400 .
  • the reinforcing part 600 is formed only in the first portion 510 of the dielectric layer 500 and is covered by the second portion 520 of the dielectric layer 500 .
  • a plurality of conductive via layers and a plurality of conductive wiring layers in the first portion 510 of the dielectric layer 500 may be included.
  • the reinforcing part 600 may include, for example, 6 conductive wiring layers and 6 conductive via layers, 6 conductive wiring layers and 5 conductive via layers, or 5 conductive wiring layers and 5 conductive via holes or layers.
  • the reinforcement part 600 may have the same hierarchical structure as the second part 420 of the conductive sealing part 400, and be formed in the first part 510 of the dielectric layer 500 and the second part 520 of the dielectric layer 500, for example, Including 7 conductive wiring layers and 6 conductive via layers.
  • the reinforcing part 600 may have a mesh structure.
  • each conductive via layer or conductive wiring layer included in the reinforcing part 600 also has a corresponding mesh structure.
  • the present disclosure also provides a corresponding display motherboard. This will be described below with reference to FIGS. 7 and 8 .
  • FIG. 7 shows a schematic diagram of a display motherboard according to an embodiment of the present disclosure.
  • the display motherboard 70 includes a plurality of display substrates, for example, the display substrates 10 to 60 . As shown in FIG. 7, the display substrates 10 to 60 are arranged in an array.
  • the display motherboard 70 includes a cutting area 710 between two adjacent display substrates 10 . The arrangement of the liner and the adjacent cutting area will be described in detail below with reference to FIG. 8 .
  • FIG. 8 shows a schematic diagram of area C of the display motherboard in FIG. 7 according to an embodiment of the present disclosure. As shown in FIG. 8 , two adjacent pads 200 are separated by a first distance d. In an embodiment, a plurality of pads 200 are arranged at equal intervals (for example, a first distance d) along the X direction, and each pad 200 is parallel to each other along the Y direction.
  • the cutting area 710 includes a test pad 7110 and a dummy pattern 7120 .
  • the test pad 7110 and the dummy figure 7120 shown in FIG. 7 are consistent for clarity and simplicity of drawing, this is not a limitation and generally the dimensions of the test pads 7110 vary due to the different functions of the test pads 7110 .
  • the test pad 7110 may include a die alignment mark test element group (TEG), a die acceptability test TEG, a critical dimension TEG, and an overlay TEG.
  • TEG die alignment mark test element group
  • TEG die acceptability test TEG
  • TEG critical dimension
  • overlay TEG overlay TEG
  • the interval d1 between the test pad 7110 and the pad 200 adjacent to the test pad 7110 is greater than the absolute value of the alignment accuracy when the circuit board is bonded to the display substrate 10 .
  • the absolute value of the alignment accuracy can be characterized, for example, by showing the minimum spacing between adjacent conductive wirings of the substrate along a direction parallel to the substrate. According to an embodiment of the present invention, the absolute value of the alignment accuracy may be about 2-5 times of the minimum interval.
  • the circuit board is bonded to the display substrate 10 through golden fingers. It should be understood that for different circuit boards or display substrates or different requirements, the alignment accuracy may be different. In an embodiment, the alignment accuracy may be ⁇ 30 ⁇ m. As shown in FIG.
  • the distance d1 between the test pad 7110 and the pad 200 along the Y direction is 40 ⁇ m-80 ⁇ m.
  • the dummy graphics 7120 may be arranged in an array.
  • the dummy pattern 7120 may have a square shape of 3 ⁇ m ⁇ 3 ⁇ m. In other embodiments of the present disclosure, the dummy figure 7120 may also have other shapes and sizes.
  • the present disclosure also proposes a display panel. The details will be described below with reference to FIG. 9 .
  • Fig. 9 shows a schematic structural diagram of a display panel according to an embodiment of the present disclosure.
  • a display panel 90 may include the display substrates 10 to 60 according to any embodiment of the present disclosure.
  • the display panel 90 may further include a circuit board.
  • the circuit board is electrically connected to the display substrate 10 via the pad 200 .
  • the circuit board may include a flexible circuit board.
  • the display panel 90 may be any product or component with a display function such as a mobile phone, a tablet computer, a television, a monitor, a notebook computer, a digital photo frame, a navigator, and the like.
  • the display panel provided by the embodiments of the present disclosure has the same or similar beneficial effects as the display substrate provided by the foregoing embodiments of the present disclosure. Since the display substrate has been described in detail in the foregoing embodiments, details will not be repeated here.

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示基板（20,30,40,50,60）及显示母板（70）和显示面板（90）。一种显示基板（20,30,40,50,60），具有中心区域（AA）和围绕中心区域（AA）的周边区域（BB）。显示基板（20,30,40,50,60）包括：基板（100）；介质层（500），位于基板（100）上且包括沿着垂直于基板（100）的方向上依次层叠的第一部分（510）和第二部分（520）；衬垫（200），位于周边区域（BB）内并位于第二部分（520）的背离基板（100）的顶表面上；以及导电密封部（400），位于周边区域（BB）内且位于介质层（500）中，其中，导电密封部（400）至少包括沿着平行于基板（100）的方向与衬垫（200）邻近的第一部分（410），其中，导电密封部（400）的第一部分（410）被介质层（500）的第二部分（520）覆盖。

Description

显示基板及相关显示母板和显示面板 技术领域
本公开的实施例涉及显示技术领域，特别地，涉及一种显示基板、显示母板和显示面板。
背景技术
近年，随着AR(Augmented reality)和VR(Virtual Reality)技术日益成熟，人们对适用于AR和VR应用的显示设备提出了体积小、质量轻、对比度高、响应速度快和功耗低的需求。因此，具有这些优点的微有机发光二极管(Micro-OLED)微显示器受到广泛关注。
发明内容
本公开的实施例提供了显示基板及相关的显示母板和显示面板。
根据本公开的第一方面，提供了一种显示基板。该显示基板具有中心区域和围绕所述中心区域的周边区域。该显示基板包括：基板；介质层，位于基板上且包括沿着垂直于基板的方向上依次设置的第一部分和第二部分；衬垫，位于基板上的周边区域内，该衬垫的在背离基板的一侧上的表面的至少一部分被暴露；以及导电密封部，位于周边区域内且位于介质层中，其中，该导电密封部至少包括沿着平行于基板的方向与衬垫邻近的第一部分，其中，该第一部分被介质层的第二部分覆盖。
在本公开的实施例中，介质层的第二部分包括数量小于等于3的子介质层。
在本公开的实施例中，导电密封部还包括沿着平行于基板的方向与衬垫不邻近的第二部分，且该第二部分延伸到介质层的第二部分的背离基板的顶表面。
在本公开的实施例中，导电密封部包括沿垂直于基板的方向交替层叠的导电过孔层和导电布线层。
在本公开的实施例中，导电布线层包括沿垂直于基板的方向与基板最邻近的第一导电布线层，作为导电密封部件的最底层。
在本公开的实施例中，第一导电布线层的材料包括半导体。
在本公开的实施例中，半导体包括多晶硅。
在本公开的实施例中，导电布线层还包括位于第一导电布线层之上的第二导电布线层，该第二导电布线层的材料包括金属。
在本公开的实施例中，导电密封部的第一部分包括下列任一配置：6个导电布线层和6个导电过孔层；6个导电布线层和5个导电过孔层；5个导电布线层和5个导电过孔层；以及7个导电布线层和6个导电过孔层。
在本公开的实施例中，衬垫位于介质层的第一部分中。
在本公开的实施例中，导电密封部具有围绕中心区域的环形形状。
在本公开的实施例中，导电密封部沿远离中心区域的依次设置的第一环部和第二环部。
在本公开的实施例中，环形形状是矩形的。
在本公开的实施例中，导电密封部具有拐角，显示基板还包括位于周边区域的介质层中且与拐角邻近的加强部，该加强部具有与该拐角互补的形状。
在本公开的实施例中，加强部具有网孔结构。
在本公开的实施例中，显示基板包括彼此平行且间隔设置的多个衬垫，邻近的两个衬垫间隔第一距离。显示母板还包括位于邻近的显示基板之间的切割区域。该切割区域包括测试衬垫，与衬垫邻近的测试衬垫沿着设置衬垫的方向的尺寸小于第一距离。
在本公开的实施例中，显示基板包括背板驱动集成电路。
在本公开的实施例中，基板的材料包括半导体材料。
根据本公开的第二方面，提供了一种显示母板。该显示母板包括根据第一方面中的任一项的显示基板。
在本公开的实施例中，该显示母板还包括位于邻近的显示基板的切割区域内的测试衬垫和虚设图形。该虚设图形位于测试衬垫和与该测试衬垫邻近的衬垫之间。
在本公开的实施例中，测试衬垫和与测试衬垫邻近的衬垫之间的间隔被配置为大于所述显示基板的沿平行于所基板的方向邻近的导电布线之间的最小间隔。
在本公开的实施例中，间隔为40μm-80μm。
在本公开的实施例中，虚设图形的尺寸为3μmx3μm的方形形状。
根据本公开的第三方面，提供一种显示面板。该显示面板包括根据第一方面中的任一项的显示基板。
在本公开的实施例中，该显示面板还包括电路板。该电路板经由衬垫被电连接到显示基板。
在本公开的实施例中，电路板包括柔性电路板。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
附图说明
本文中描述的附图用于仅对所选择的实施例的说明的目的，并不是所有可能的实施方式，并且不旨在限制本申请的范围，其中：
图1示出了相关技术的显示基板的俯视图；
图2示出了根据本公开的实施例的显示基板的俯视图；
图3示出了根据本公开的实施例的沿着图2中的轴线C1C2截取的显示基板的剖面图；
图4示出了根据本公开的实施例的沿着图2中的轴线D1D2截取的显示基板的剖面图；
图5示出了根据本公开的实施例的图3所示的导电密封部的第一部分 410的层级图；
图6示出了根据本公开的实施例的具有加强角结构的显示基板的示意图；
图7示出了根据本公开的实施例的显示母板的示意图；
图8示出了根据本公开的实施例的图7中的显示母板的区域C的示意图；以及
图9示出了根据本公开的实施例的显示面板的示意图。
贯穿这些附图的各个视图，相应的参考编号指示相应的部件或特征。
具体实施方式
首先，需要说明的是，除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中另有说明。在本文中使用术语“实例”之处，特别是当其位于一组术语之后时，所述“实例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
另外，还需要说明的是，当介绍本申请的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素；除非另有说明，“多个”的含义是两个或两个以上；用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素；术语“第一”、“第二”、“第三”等仅用于描述的目的，而不能理解为指示或暗示相对重要性及形成顺序。
此外，在附图中，为了清楚起见夸大了各层的厚度及区域。应当理解的是，当提到层、区域、或组件在别的部分“上”时，指其直接位于别的部分上，或者也可能有别的组件介于其间。相反，当某个组件被提到“直接”位于别的组件上时，指并无别的组件介于其间。
如前所述，随着AR和VR技术的发展，具有体积小、质量轻、对比 度高、响应速度快和功耗低优点的有机发光二极管微型显示器得到了广泛的关注。为了提高有机发光二极管微型显示器的良品率，除了对传统的有机发光二极管显示器的制造工艺进行改良，例如，需要对显示器中的背板驱动集成电路/芯片的设计和布局进行进一步的改进，从而解决现有技术中存在的不希望的电连接问题。
一般地，有机发光二极管微型显示器通常包括显示基板和与之接合的电路板，例如柔性印刷电路板(FPC)。显示基板可以包括背板驱动集成电路(BP Driver)IC。背板驱动集成电路IC可以进行温度补偿、亮度控制和Gamma校正等图像处理功能。图1示出了相关技术的显示基板的俯视图。如图1所示，显示基板10包括中心区域AA和围绕中心区域AA的周边区域BB。中心区域AA可以指显示区域。周边区域BB可以指非显示区域。为了实现彩色显示，显示区域AA包括发射白光的发射源和吸收特定波长的彩色滤波片(CF)。另外，由于显示基板10中的元件和材料容易氧化，因此需要使用薄膜封装(TFE)技术来隔绝空气中的水和氧。如图1进一步所示，显示基板10还包括基板100、衬垫200和导电密封部300。衬垫200位于基板100的周边区域BB内。导电密封部300可以包括密封环。导电密封部300可以用来防止切割包括多个显示基板的显示母板时所产生的应力作用于中心区域AA，从而避免显示基板10的性能劣化。
诸如柔性印刷电路板的电路板通过其上的接合衬垫(也称为金手指)与显示基板10上的衬垫200接合。由于接合衬垫的设计偏差或接合的对准偏差，该接合衬垫可能不希望地被电连接(例如，短路)到显示基板10的导电密封部300。
本公开提供了一种显示基板，该显示基板通过对结构进行重新设计，从而避免上述诸如短路的不期望的电连接的问题。
下面参照图2至图4根据本公开的实施例的显示基板的结构进行说明。如图2所示，与图1所示的显示基板10类似，显示基板20也包括中心区域AA、周边区域BB、基板100、和衬垫200。在本公开的实施例中，基板100的材料包括半导体材料，例如，包括硅的材料。衬垫200的在背离基 板100的一侧上的表面(例如上表面)的至少一部分被暴露。如图2所示，衬垫200的上表面被暴露。在本公开的实施例中，上和下是相对于Z方向(即，垂直于基板的方向)来进行说明的。
在根据本公开的显示基板20中，导电密封部400包括沿着平行于基板100的方向与衬垫200邻近的第一部分410。在本公开的实施例中，导电密封部400还包括沿着平行于基板100的方向与衬垫200不邻近的第二部分420。如图2所示，第二部分420沿Y方向与衬垫200不邻近。术语“元素S中的一部分沿着N方向邻近元素M”是指与元素S中的另一部分相比，该元素S中的一部分沿N方向与元素M的距离更小。术语“元素S中的一部分沿着N方向与元素M不邻近”是指与元素S中的另一部分相比，该元素S中的一部分沿N方向与元素M的距离更大。
此外，在本公开的实施例中，导电密封部400具有围绕中心区域AA的环形形状，闭合或未闭合。如图2所示，根据本公开的实施例，该环形形状可是矩形的。导电密封部400的第一部分410可是与矩形导电密封部400的一条侧边相对应的部分。应该理解，这仅是示例性的，该第一部分410也可以是矩形导电密封部400与衬垫200邻近的其它部分。另外，根据本公开的实施例，导电密封部400可与应用电路的接地端耦接，以屏蔽外部磁场，从而保护中心区域AA中的电路不受外部磁场的影响。
根据本公开的实施例，导电密封部400可包括沿远离中心区域AA的方向依次设置的第一环部(未示出)和第二环部(未示出)。在实施例中，与第二环部相比，与中心区域AA更邻近的第一环部的宽度可以是10μm。第二环部的宽度可以是4μm。第一环部与第二环部的间隔为2μm。在本公开的其它实施例中，第一环部与第二环部的其它宽度和间距也是可行的。
图3示出了根据本公开的实施例的沿着图2中的轴线C1C2截取的显示基板的剖面图。如图3所示，显示基板30进一步包括介质层500。介质层500位于基板100上，且包括沿着垂直于基板100方向上(例如，Z方向)依次设置的第一部分510和第二部分520。在实施例中，介质层500的第一部分510和第二部分520可以是一体形成的，包括相同的材料。在本 公开的其它实施例中，介质层500的第一部分510和第二部分520还可以是分开形成的，包括相同或不同的材料。
在本公开的实施例中，衬垫200位于介质层500的第二部分520中。如图2所示，衬垫200的上表面与介质层500的第二部分520的上表面重叠，并被暴露。在本公开的一些实施例中，衬垫200的上表面可以高于介质层500的第二部分520的上表面。在本公开的另一些实施例中，衬垫200的上表面可以低于介质层500的第二部分520的上表面，只要能够被介质层500的第二部分520暴露。
在本公开的实施例中，导电密封部400位于周边区域BB内且位于介质层500中。导电密封部400的第一部分410仅位于介质层500的第一部分510中。导电密封部400的第一部分410被介质层500的第二部分520覆盖。如图3所示，导电密封部400的第一部分410的上表面可与介质层500的第一部分510的上表面共面。在如图3所示，导电密封部400的第一部分410与衬垫200之间间隔介质层500的第二部分520，即，导电密封部400的第一部分410被质层的第二部分520覆盖。根据本公开的实施例，由于导电密封部400的邻近的衬垫200的部分总是被介质层500的第一部分510覆盖，因此防止旨在与衬垫200接合的柔性电路板上的接合衬垫因对准偏差与导电密封部400形成不希望的电连接。如上所述，导电密封部400通常与接地端耦接，因此根据本公开实施例的导电密封部400可以避免由于接合衬垫与接地端耦接而使柔性电路板上的相应功能电路失去原有的电学功能。
图4进一步示出了根据本公开的实施例的沿着图2中的轴线D1D2截取的显示基板的剖面图。在本公开的实施例中，导电密封部400的第二部分420延伸到介质层500的第二部分520的背离基板100的一侧上的顶表面。如图4所示，与图3所示的结构的区别在于：导电密封部400的第二部分420的上表面与介质层500的第二部分520的上表面共面。这仅是示例性的，导电密封部400的第二部分420的上表面也可以位于介质层500的第二部分520的上表面和下表面之间。
根据本公开的实施例，导电密封部400的第二部分420也可以具有与导电密封部400的第一部分410相同的结构，即，保持被介质层500的第二部分520覆盖。
根据本公开的实施例，导电密封部400的可以具有分层的层级结构。在本公开的实施例中，导电密封部400包括沿垂直于基板100的方向(Z方向)交替层叠的导电过孔层和导电布线层。在本公开的实施例中，介质层500的第二部分520可包括数量小于等于3的子介质层。在本公开的实施例中，导电密封部400包括与基板100最邻近的第一导电布线层，作为导电密封部400的最底层。
下面将参照图5至图6对导电密封部400的第一部分410的结构进行详细描述。
图5示出了根据本公开的实施例的图3所示的导电密封部400的第一部分410层级结构的视图。如图5所示，导电密封部400的第一部分410包括6个导电布线层4110和6个导电过孔层4120。根据本公开的实施例，介质层500的第二部分520可包括一个子介质层。根据本公开的实施例，导电密封部400的第二部分420包括7个导电布线层4110和6个导电过孔层4120。导电布线层4120包括沿垂直于基板100的方向(Z方向)与基板100最邻近的第一导电布线层4130。第一导电布线层4130是第一部分410的最底层(最下层)。在实施例中，第一导电布线层4130的材料包括半导体。例如，多晶硅。
根据本公开的实施例，除了第一导电布线层4130之外，导电布线层4120还包括位于第一导电布线层4130之上的其它导电布线层(例如，其余5个导电布线层)。在本公开的实施例中，其它导电布线层的材料包括金属。
根据本公开的实施例，导电密封部400的第一部分410可包括5个导电过孔层4110和6个导电布线层4120。在这种情况下，介质层500的第二部分520包括两个子介质层。
根据本公开的实施例，导电密封部400的第一部分410可包括5个导 电过孔层4110和5个导电布线层4120。在这种情况下，介质层500的第二部分520可包括三个子介质层。
此外，本发明的发明人经研究发现，在从具有多个显示基板的显示母板分离各个显示基板的切割过程中，导电密封部400的拐角部分容易积累较大的切割应力，从而造成拐角部分附近的显示区域的功能受损。因此，本公开还提供了一种具有加强部的显示基板。在切割过程中，具有这种结构的显示基板可通过该加强部来分散该不希望的应力，例如，加强部开裂或被移除以减小或消除拐角部的应力，从而保护显示面板。下面参照图6，对具有这种结构的基板进行描述。
图6示出了根据本公开的实施例的具有加强部的显示基板的示意图。在该显示基板60中，导电密封部400具有拐角430。显示基板60还包括位于周边区域BB的介质层500中且与拐角430邻近的加强部600。加强部600具有与拐角430互补的形状。
在本公开的实施例中，加强部600具有与拐角430互补的形状指的是加强部600和拐角430彼此邻近的部分具有共形的表面与。如图6所示，根据本公开的实施例，具有拐角430的矩形导电密封部400与加强部600的总的外轮廓仍为矩形形状。这不作为限制，在本公开的其它实施例中，导电密封部400可以是具有拐角的其它环形形状，例如，方形形状。在图6中，为了简明起见，仅示出显示基板60的一部分，其余三个加强角可以具有与图6所示的加强角相同或不同的结构。例如，左上角和右上角的加强角的结构相同但与图6所示的加强角不同，而右下角的加强角具有与图6所示的加强角相同的结构。显示基板60包括具有拐角430的矩形的导电密封部400。如图6所示，加强部600是直角三角形，特别是，等腰直角三角形。可以理解，加强部600的具体形状可以根据具体实施例的需求进行设置。加强部600具有与拐角3140互补的形状。在实施例中，加强部600可以被形成在介质层500中。加强部600可以与导电密封部400的第一部分410具有相同的层级结构。加强部600仅被形成在介质层500的第一部分510中，被介质层500的第二部分520覆盖。可以包括位于介质层 500的第一部分510中的多个导电过孔层和多个导电布线层。根据本公开的实施例，加强部600例如可以包括6个导电布线层和6个导电过孔层、6个导电布线层和5个导电过孔层或5个导电布线层和5个导电过孔或层。根据本公开的实施例，加强部600可以与导电密封部400的第二部分420具有相同的层级结构，被形成在介质层500的第一部分510和介质层500的第二部分520中，例如可以包括7个导电布线层和6个导电过孔层。
根据本公开的实施例，加强部600可以具有网孔结构。对应地，加强部600所包括的各个导电过孔层或导电布线层也具有对应的网孔结构。
本公开还提供了一种对应的显示母板。下面参照图7和图8来对其进行描述。
图7示出了根据本公开的实施例的显示母板的示意图。在本公开的实施例中，显示母板70包括多个显示基板，例如，显示基板10至60。如图7所示，显示基板10至60是阵列设置的。显示母板70包括位于邻近的两个显示基板10之间的切割区域710。下面参照图8来对衬垫及邻近的切割区域的设置进行详细的描述。
图8示出了根据本公开的实施例的图7中的显示母板的区域C的示意图。如图8所示，邻近的两个衬垫200间隔第一距离d。在实施例中，多个衬垫200沿X方向等间隔(例如，第一距离d)设置，每个衬垫200沿Y方向彼此平行。
在本公开的实施例中，切割区域710包括测试衬垫7110和虚设图形7120。在实施例中，尽管在图8中示出的测试衬垫7110和虚设图形7120是方形的，但是这不作为限制，测试衬垫7110和虚设图形7120也可以是其它形状的，例如圆形等。另外，尽管为了作图清晰简洁，图7所示的测试衬垫7110的尺寸是一致的，但这不是限制，并且一般地，测试衬垫7110的尺寸由于测试衬垫7110的功能不同而不同。在本公开的实施例中，测试衬垫7110可以包括晶元对位标记测试元件组(TEG)、晶元可接受性测试TEG、关键尺寸TEG、以及重叠TEG。如图8所示，切割区域710与衬垫200邻近。虚设图形7120位于测试衬垫7110和与该测试衬垫7110邻近的 衬垫200之间。
在本公开的实施例中，测试衬垫7110和与测试衬垫7110邻近的衬垫200之间的间隔d1大于将电路板接合到显示基板10时的对位精度的绝对值。在实践中，该对位精度的绝对值例如可通过显示基板的沿平行于基板的方向邻近的导电布线之间的最小间隔来表征。根据本发明的实施例，该对位精度的绝对值可为该最小间隔的约2-5倍。在实施例中，通过金手指将电路板接合到显示基板10。应理解，对于不同的电路板或显示基板或不同的要求，对位精度可以是不同的。在实施例中，对位精度可以是±30μm。如图8所示，沿Y方向的测试衬垫7110与衬垫200之间的间隔d1为40μm-80μm。通过设置间隔，可以确保在将诸如柔性印刷电路板的外部电路的接合衬垫接合到衬垫200时，不存在测试衬垫不希望地连接邻近的接合衬垫而导致短路。应理解，本领域技术人员可以根据具体应用和需求对该间隔进行进一步地设置。在本公开的其它实施例中，虚设图形7120也可以具有其它形状和尺寸。
如图8所示，虚设图形7120可以是阵列设置的。虚设图形7120可以为3μmx3μm的方形形状。在本公开的其它实施例中，虚设图形7120也可以具有其它形状和尺寸。
本公开还提出了一种显示面板。下面参照附图9来进行详细说明。
图9示出了根据本公开的实施例的一种显示面板的结构示意图。如图9所示，显示面板90可以包括根据本公开的任一实施例所述的显示基板10至60。
在本公开的实施例中，显示面板90还可以包括电路板。电路板经由衬垫200被电连接到显示基板10。在本公开的实施例中，电路板可以包括柔性电路板。
显示面板90可以是于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开实施例提供的显示面板具有与本公开前述实施例提供的显示基板相同或相似的有益效果，由于显示基板在前述实施例中已经进行了详细 说明，此处不再赘述。
以上为了说明和描述的目的提供了实施例的前述描述。其并不旨在是穷举的或者限制本申请。特定实施例的各个元件或特征通常不限于特定的实施例，但是，在合适的情况下，这些元件和特征是可互换的并且可用在所选择的实施例中，即使没有具体示出或描述。同样也可以以许多方式来改变。这种改变不能被认为脱离了本申请，并且所有这些修改都包含在本申请的范围内。

Claims (20)

  1. 一种显示基板，具有中心区域和围绕所述中心区域的周边区域，所述显示基板包括：
    基板；
    介质层，位于所述基板上且包括沿着垂直于所述基板的方向上依次设置的第一部分和第二部分；
    衬垫，位于所述基板上的所述周边区域内，其中所述衬垫的在背离所述基板的一侧上的表面的至少一部分被暴露；以及
    导电密封部，位于所述周边区域内且位于所述介质层中，其中，所述导电密封部至少包括沿着平行于所述基板的方向与所述衬垫邻近的第一部分，其中，所述导电密封部的所述第一部分被所述介质层的所述第二部分覆盖。
  2. 根据权利要求1所述的显示基板，其中，所述导电密封部还包括沿着平行于所述基板的方向与所述衬垫不邻近的第二部分，且所述第二部分延伸到所述介质层的所述第二部分的背离所述基板的顶表面。
  3. 根据权利要求2所述的显示基板，其中，所述导电密封部包括沿垂直于所述基板的方向交替层叠的导电过孔层和导电布线层。
  4. 根据权利要求3所述的显示基板，其中，所述导电布线层包括沿垂直于所述基板的方向与所述基板最邻近的第一导电布线层，作为所述导电密封部的最底层。
  5. 根据权利要求4所述的显示基板，其中，所述第一导电布线层的材料包括半导体。
  6. 根据权利要求5所述的显示基板，其中，所述半导体包括多晶硅。
  7. 根据权利要求6所述的显示基板，其中，所述导电布线层还包括位于所述第一导电布线层之上的第二导电布线层，所述第二导电布线层的材料包括金属。
  8. 根据权利要求7所述的显示基板，所述导电密封部的所述第一部分包括下列任一配置：
    6个导电布线层和6个导电过孔层；
    6个导电布线层和5个导电过孔层；
    5个导电布线层和5个导电过孔层；以及
    7个导电布线层和6个导电过孔层。
  9. 根据权利要求1所述的显示基板，其中，所述衬垫位于所述介质层的所述第二部分中。
  10. 根据权利要求1所述的显示基板，其中，所述导电密封部具有围绕所述中心区域的环形形状。
  11. 根据权利要求10所述的显示基板，其中，所述导电密封部沿远离所述中心区域的依次设置的第一环部和第二环部。
  12. 根据权利要求11所述的显示基板，其中，所述导电密封部具有拐角，所述显示基板还包括位于所述周边区域的所述介质层中且与所述拐角邻近的加强部，所述加强部具有与所述拐角互补的形状。
  13. 根据权利要求12所述显示基板，其中，所述加强部具有网孔结构。
  14. 根据权利要求1所述显示基板，其中，所述显示基板包括背板驱动集成电路。
  15. 根据权利要求14所述显示基板，其中，所述基板的材料包括半导体材料。
  16. 一种显示母板，包括多个如权利要求1至15中任一项所述的显示基板。
  17. 根据权利要求16所述的显示母板，还包括位于邻近的所述显示基板的切割区域内的测试衬垫和虚设图形，其中，所述虚设图形位于所述测试衬垫和与所述测试衬垫邻近的所述衬垫之间。
  18. 根据权利要求17所述的显示母板，其中，所述测试衬垫和与所述测试衬垫邻近的所述衬垫之间的间隔被配置为大于所述显示基板的沿平行于所基板的方向邻近的导电布线之间的最小间隔。
  19. 一种显示面板，包括如权利要求1至15中任一项所述的显示基板。
  20. 根据权利要求19所述的显示面板，还包括电路板，其中，所述电路板经由所述衬垫被电连接到所述显示基板。
PCT/CN2021/122077 2021-09-30 2021-09-30 显示基板及相关显示母板和显示面板 WO2023050267A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180002772.7A CN116458280A (zh) 2021-09-30 2021-09-30 显示基板及相关显示母板和显示面板
PCT/CN2021/122077 WO2023050267A1 (zh) 2021-09-30 2021-09-30 显示基板及相关显示母板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/122077 WO2023050267A1 (zh) 2021-09-30 2021-09-30 显示基板及相关显示母板和显示面板

Publications (1)

Publication Number Publication Date
WO2023050267A1 true WO2023050267A1 (zh) 2023-04-06

Family

ID=85780349

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/122077 WO2023050267A1 (zh) 2021-09-30 2021-09-30 显示基板及相关显示母板和显示面板

Country Status (2)

Country Link
CN (1) CN116458280A (zh)
WO (1) WO2023050267A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148661A1 (en) * 2008-12-17 2010-06-17 General Electric Company Encapsulation structure and method of organic electroluminescence device
CN103098215A (zh) * 2010-08-24 2013-05-08 皇家飞利浦电子股份有限公司 有机电致发光器件
CN103268883A (zh) * 2012-06-29 2013-08-28 上海天马微电子有限公司 Oled显示器及其制造方法
CN103956435A (zh) * 2014-04-28 2014-07-30 上海大学 一种有机发光二极管的胶带封装结构
CN105247701A (zh) * 2013-08-21 2016-01-13 株式会社Lg化学 有机发光器件及其制备方法
CN110350013A (zh) * 2019-07-15 2019-10-18 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN110571321A (zh) * 2018-06-05 2019-12-13 群创光电股份有限公司 电子装置
CN111443539A (zh) * 2020-04-10 2020-07-24 京东方科技集团股份有限公司 一种显示基板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148661A1 (en) * 2008-12-17 2010-06-17 General Electric Company Encapsulation structure and method of organic electroluminescence device
CN103098215A (zh) * 2010-08-24 2013-05-08 皇家飞利浦电子股份有限公司 有机电致发光器件
CN103268883A (zh) * 2012-06-29 2013-08-28 上海天马微电子有限公司 Oled显示器及其制造方法
CN105247701A (zh) * 2013-08-21 2016-01-13 株式会社Lg化学 有机发光器件及其制备方法
CN103956435A (zh) * 2014-04-28 2014-07-30 上海大学 一种有机发光二极管的胶带封装结构
CN110571321A (zh) * 2018-06-05 2019-12-13 群创光电股份有限公司 电子装置
CN110350013A (zh) * 2019-07-15 2019-10-18 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN111443539A (zh) * 2020-04-10 2020-07-24 京东方科技集团股份有限公司 一种显示基板及显示装置

Also Published As

Publication number Publication date
CN116458280A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
US8780023B2 (en) Pixel chip, display panel, lighting panel, display unit, and lighting unit
WO2019085493A1 (zh) 一种显示器件
US11853519B2 (en) Touch substrate and manufacturing method therefor, touch display substrate, and touch display device
US20210104594A1 (en) Display panel, preparation method thereof and display device
US11133262B2 (en) Semiconductor packages and display devices including the same
WO2023065488A1 (zh) 一种显示模组及无缝拼接显示装置
WO2021196898A1 (zh) 显示基板、覆晶薄膜、显示装置及其制造方法
WO2020199122A1 (zh) 触控基板、触控屏和电子装置
JP7485467B2 (ja) 駆動基板及びその製作方法並びに表示装置
CN115909911A (zh) 拼接装置和电子装置
US10312316B2 (en) Display apparatus and method of manufacturing the same, package cover plate
TW202215389A (zh) 顯示面板及其製作方法
US20240172519A1 (en) Display panel and display device
US20240049519A1 (en) Flexible display panel, manufacturing method thereof, and electronic device
US20230329065A1 (en) Display panel and display device
KR20230124841A (ko) 표시 기판 및 표시 장치
WO2023050267A1 (zh) 显示基板及相关显示母板和显示面板
US20220330430A1 (en) Bonding pad structure
KR102433358B1 (ko) 표시 장치
TWI819896B (zh) 顯示裝置
TWI840860B (zh) 基板結構
TWI727813B (zh) 發光二極體玻璃基板結構
TWI791404B (zh) 顯示面板
WO2023115239A1 (zh) 显示面板和显示装置
WO2021159293A1 (zh) 显示面板、显示装置及显示面板的制作方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 17794829

Country of ref document: US