WO2022270654A1 - 프리 몰드 기판 및 프리 몰드 기판의 제조 방법 - Google Patents

프리 몰드 기판 및 프리 몰드 기판의 제조 방법 Download PDF

Info

Publication number
WO2022270654A1
WO2022270654A1 PCT/KR2021/007958 KR2021007958W WO2022270654A1 WO 2022270654 A1 WO2022270654 A1 WO 2022270654A1 KR 2021007958 W KR2021007958 W KR 2021007958W WO 2022270654 A1 WO2022270654 A1 WO 2022270654A1
Authority
WO
WIPO (PCT)
Prior art keywords
mold
base member
resin
mold resin
groove
Prior art date
Application number
PCT/KR2021/007958
Other languages
English (en)
French (fr)
Inventor
유광재
구종회
배인섭
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to US17/428,258 priority Critical patent/US20240038652A1/en
Priority to CN202180002167.XA priority patent/CN115715427A/zh
Priority to JP2021562376A priority patent/JP2023534562A/ja
Publication of WO2022270654A1 publication Critical patent/WO2022270654A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Definitions

  • the present invention relates to a pre-mold substrate.
  • the substrates or lead frames there is a pre-molded substrate or a pre-molded lead frame on which a part of the mold resin is disposed.
  • a part of the mold resin is disposed in advance before mounting the semiconductor chip, and thus the semiconductor package manufacturing process. has the advantage of shortening
  • Korean Patent Laid-open Publication No. 10-2016-0021304 discloses a method for manufacturing a lead frame in which a pre-mold resin is disposed on the lower surface.
  • a main object is to provide an improved pre-mold substrate and a manufacturing method of the pre-mold substrate.
  • a first pre-mold groove is formed on a lower surface
  • a second pre-mold groove is formed on an upper surface
  • an electrically conductive base member constituting a circuit pattern and disposed in the first pre-mold groove.
  • a pre-mold substrate comprising a first pre-mold resin; and a second pre-mold resin disposed in the second pre-mold groove.
  • the first and second pre-molding resins are disposed on the lower and upper surfaces of the base member, respectively, there is an effect of preventing the pre-molding substrate from bending.
  • FIG. 1 is a cross-sectional view of a pre-mold substrate according to an embodiment of the present invention.
  • 2 to 8 are schematic cross-sectional views sequentially illustrating a process of manufacturing a pre-mold substrate according to an embodiment of the present invention.
  • FIG. 9 is a schematic cross-sectional view illustrating a semiconductor package to which a pre-molded substrate according to an embodiment of the present invention is applied.
  • FIG. 10 is a schematic flowchart illustrating a process of manufacturing a pre-mold substrate according to an embodiment of the present invention.
  • a first pre-mold groove is formed on a lower surface
  • a second pre-mold groove is formed on an upper surface
  • an electrically conductive base member constituting a circuit pattern and disposed in the first pre-mold groove.
  • a pre-mold substrate comprising a first pre-mold resin; and a second pre-mold resin disposed in the second pre-mold groove.
  • first pre-mold resin and the second pre-mold resin may be made of the same type of resin.
  • solder cream may be disposed on at least a portion of a portion of the base member that is not covered by the first pre-mold resin and the second pre-mold resin and is exposed.
  • first pre-mold resin and the second pre-mold resin may be made of the same type of resin.
  • the step of processing the lower surface of the base member to form the first pre-mold groove may be performed using etching.
  • the etching may be performed by disposing a dry film resist of a photosensitive material on the lower surface of the base member and forming a resist pattern with the dry film resist.
  • the step of processing the upper surface of the base member to form the second pre-mold groove may be performed using etching.
  • the etching may be performed by disposing a dry film resist of a photosensitive material on the lower surface of the base member and forming a resist pattern with the dry film resist.
  • the method may further include disposing solder cream on at least a portion of the portion of the base member that is not covered by the first pre-molding resin and the second pre-molding resin and is exposed.
  • FIG. 1 is a cross-sectional view of a pre-mold substrate according to an embodiment of the present invention.
  • a pre-mold substrate 100 includes a base member 110, a first pre-mold resin 120, and a second pre-mold resin 130. .
  • the base member 110 forms a part of the pre-molded substrate 100 and forms a circuit pattern after processing.
  • the base member 110 may be made of an electrically conductive material, and there are no other special limitations.
  • the material of the base member 110 may be made of a single material such as Cu or Fe, a copper alloy such as Cu-Sn, Cu-Zr, Cu-Fe, or Cu-Zn, Fe-Ni, Fe- It may be made of various materials such as iron alloys such as Ni-Co.
  • a commercially available lead frame material may be applied as the material of the base member 110 .
  • a first pre-molding groove 111 is formed on the lower surface of the base member 110
  • a second pre-molding groove 112 is formed on the upper surface of the base member 110 .
  • the exposed portion S1 ( S2) serves as a terminal for electrical connection with a semiconductor chip or an external circuit board.
  • the first pre-mold resin 120 is disposed in the first pre-mold groove 111 .
  • the first pre-molded resin 120 forms the pre-molded substrate 100 together with the base member 110 and protects the base member 110 .
  • the first pre-mold resin 120 is an electrically insulating resin.
  • the first pre-mold resin 120 may be a thermoplastic resin or a thermosetting resin, and preferably contains 80 to 90% or more of silica to minimize thermal expansion.
  • the filling of the first pre-mold resin 120 may be performed using a liquid resin material or a solid tape containing a resin component.
  • the first pre-mold resin 120 is composed of an appropriate material for preventing the solder cream disposed in the exposed portions S1 and S2 of the base member 110 from spreading, but the present invention is not necessarily limited thereto. don't
  • the second pre-mold resin 130 is disposed in the second pre-mold groove 112 .
  • the second pre-mold resin 130 is an electrically insulating resin.
  • the second pre-mold resin 130 may be a thermoplastic resin or a thermosetting resin, and preferably contains 80 to 90% or more of silica to minimize thermal expansion.
  • the filling of the second pre-mold resin 130 may be performed using a liquid resin material or a solid tape containing a resin component.
  • the second pre-mold resin 130 is made of an appropriate material for preventing the solder cream disposed in the exposed portions S1 and S2 of the base member 110 from spreading, but the present invention is not necessarily limited thereto. don't
  • the first pre-mold resin 120 and the second pre-mold resin 130 are made of the same type of resin.
  • the resin disposed on both sides of the base member 110 is made of the same type, there is no difference in the coefficient of thermal expansion between the both sides of the pre-molded substrate 100, and thus the warping of the pre-molded substrate 100 is more effective. It can be prevented.
  • the first pre-mold resin 120 and the second pre-mold resin 130 are made of the same type of resin, but the present invention is not limited thereto. That is, according to the present invention, the first pre-mold resin 120 and the second pre-mold resin 130 may be made of different types of resins.
  • FIG. 2 to 8 are schematic cross-sectional views sequentially illustrating a process of manufacturing a pre-mold substrate according to an embodiment of the present invention
  • FIG. 9 is a semiconductor package to which a pre-mold substrate according to an embodiment of the present invention is applied.
  • 10 is a schematic flowchart illustrating a process of manufacturing a pre-mold substrate according to an embodiment of the present invention.
  • the base member 110 is prepared (step S1).
  • the base member 110 is made of an electrically conductive material and includes a lower surface 110a and an upper surface 110b.
  • Step S2 the lower surface 110a of the base member 100 is processed to form the first pre-mold groove 111 as shown in FIG. 3 (Step S2).
  • a method of processing the lower surface 110a of the base member 100 may use an etching method.
  • the etching method wet etching, dry etching, or the like may be applied.
  • a dry film resist made of photosensitive material is disposed on the lower surface 110a of the base member 100, and the dry film resist is exposed and developed to form a resist pattern with the dry film resist. Subsequently, etching may be performed using the formed resist pattern to form the first pre-mold groove 111 .
  • step S3 the first pre-mold resin 120 is applied and placed in the first pre-mold groove 111.
  • the first pre-mold resin 120 has a portion 120b located in the first pre-mold groove 111 as well as a portion 120b covering a portion of the lower surface 110a.
  • the exposed portion S1 may be formed by exposing the lower surface 110a of the base member 100 through a brushing process, a polishing process, an etching process, or the like, as shown in FIG. 5 .
  • step S4 the upper surface 110b of the base member 110 is processed to form the second pre-mold groove 112 (step S4).
  • a method of processing the upper surface 110b of the base member 100 may use an etching method.
  • the etching method wet etching, dry etching, or the like may be applied.
  • a dry film resist of a photosensitive material is disposed on the upper surface 110b of the base member 100, and the dry film resist is exposed and developed to form a resist pattern R with the dry film resist, as shown in FIG. do.
  • etching is performed using the formed resist pattern R to form second pre-mold grooves 112 as shown in FIG. 6 .
  • the second pre-mold resin 130 is applied and placed in the second pre-mold groove 112 (step S5).
  • the second pre-mold resin 130 has a portion 130b located in the second pre-mold groove 112 as well as a portion 130b covering a portion of the upper surface 110b.
  • the exposed portion S2 may be formed by exposing the upper surface 110b of the base member 100 as shown in FIG. 1 through a brushing process, a polishing process, an etching process, or the like.
  • exposed parts (S1) and (S2) that are not covered by the first pre-mold resin 120 and the second pre-mold resin 130 are electrically connected to the semiconductor chip or the external circuit board. It performs the function of the terminal for Accordingly, an additional process may be performed on the exposed portions S1 and S2. For example, at least a portion of the exposed portions S1 and S2 may be plated with Au, Pd, or the like, or organic solderability preservative (OSP) coating may be performed to increase solder adhesion in a subsequent process.
  • OSP organic solderability preservative
  • the manufacturing of the pre-mold substrate 100 is completed with the structure shown in FIG. 1, and the manufactured pre-mold substrate 100 is transferred to a semiconductor package manufacturing process to manufacture a semiconductor package.
  • the process may proceed, but the present invention is not limited thereto. That is, according to the present invention, in the manufacturing process of the pre-mold substrate 100, at least some of the exposed portions S1 and S2 of the base member 110 shown in FIG. 1, as shown in FIG. 8, A process of disposing solder cream (K) may be added. That is, the process of disposing the solder cream (K) is generally performed in the semiconductor packaging process, but as described above, the exposed portions (S1) (S2) of the base member 110 function as terminals for electrical connection.
  • the solder cream K may be previously disposed on at least a part of the exposed portions S1 and S2. In that case, even if the shape of the solder cream K is flexible, it does not deviate from the exposed portions S1 and S2, which is because the materials of the base member 110 and the first and second pre-mold resins 120 and 130 are different. This is because the surface of the first and second pre-mold resins 120 and 130 pushes the solder cream K out of the material, so that the spread of the solder cream K is prevented.
  • solder cream K After the solder cream K is disposed, electrical connection between the electrode P of the semiconductor chip C and the base member 110 is performed using the solder cream K in a semiconductor package manufacturing process. Subsequently, encapsulation is performed using a mold resin (G) such as an epoxy material or a urethane-based material to realize the structure of the semiconductor package 200 as shown in FIG. 9 .
  • G mold resin
  • the electrode P of the semiconductor chip C is electrically connected to the base member 110 by directly using the solder cream K, but the present invention is not limited thereto. That is, according to the present invention, electrical connection with the chip C may be performed by forming bumps using solder cream K.
  • the second pre-mold groove 112 is formed and the second pre-mold resin 130 is disposed, but the present invention is not limited thereto. That is, in the manufacturing process of the pre-mold substrate according to the present invention, the second pre-mold groove 112 is formed, the second pre-mold resin 130 is placed, and then the first pre-mold groove 111 is formed. 1 may proceed in the order of disposing the pre-mold resin 120 .
  • the first and second pre-mold grooves may be formed first, and then the first and second pre-mold resins may be disposed.
  • the process of pre-mold substrate 100 described above is performed in units of flat plates, the present invention is not limited thereto. That is, according to the present invention, the process of pre-mold substrate 100 described above can be continuously performed as a roll-to-roll process.
  • the first pre-molding grooves 111 are formed on the lower surface 110a of the base member 110, and the second pre-molding grooves are formed on the upper surface 110b. 112 is formed, the first pre-mold resin 120 is disposed in the first pre-mold groove 111, and the second pre-mold resin 130 is disposed in the second pre-mold groove 112, so that the base A pre-mold resin is disposed on both the lower surface side and the upper surface side of the member 110 .
  • the first pre-mold resin 120 and the second pre-mold resin 130 are made of the same type of resin, so that warping of the substrate can be more effectively prevented.
  • the solder cream K is placed on the exposed portions S1 and S2 of the base member 110.
  • the materials of the base member 110 and the first and second pre-molded resins 120 and 130 are different, spreading of the solder cream K is naturally prevented, and thus the quality of the semiconductor package is improved.
  • the pre-mold substrate and the method for manufacturing the pre-mold substrate according to the present embodiment can be applied to industries that manufacture pre-mold substrates.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 일 측면에 따르면, 하면에 제1 프리 몰드 홈이 형성되고 상면에 제2 프리 몰드 홈이 형성되며 회로 패턴을 이루는 전기 전도성의 베이스 부재와, 상기 제1 프리 몰드 홈에 배치된 제1 프리 몰드 수지와, 상기 제2 프리 몰드 홈에 배치된 제2 프리 몰드 수지를 포함하는 프리 몰드 기판을 제공한다.

Description

프리 몰드 기판 및 프리 몰드 기판의 제조 방법
본 발명은 프리 몰드 기판에 대한 것이다.
전자 제품의 소형, 경량화, 고속화 및 고용량화 추세가 진전됨에 따라 상기 전자 제품에 사용되는 기판 및 리드 프레임에 대한 기술이 비약적으로 발전하고 있다.
기판 또는 리드 프레임 중에는 몰드 수지의 일부가 배치된 프리 몰드형 기판 또는 프리 몰드형 리드 프레임이 있는데, 프리 몰드형 기판 또는 프리 몰드형 리드 프레임은 반도체 칩의 실장 전에 미리 몰드 수지의 일부가 배치되기 때문에 반도체 패키지 제조 공정을 단축시키는 장점이 있다.
한국 공개특허공보 10-2016-0021304호에는, 하면에 프리 몰드용 수지가 배치된 리드 프레임의 제조 방법이 개시되어 있다.
본 발명의 일 측면에 따르면, 개선된 프리 몰드 기판 및 프리 몰드 기판의 제조 방법을 제공하는 것을 주된 과제로 한다.
본 발명의 일 측면에 따르면, 하면에 제1 프리 몰드 홈이 형성되고, 상면에 제2 프리 몰드 홈이 형성되며, 회로 패턴을 이루는 전기 전도성의 베이스 부재;와, 상기 제1 프리 몰드 홈에 배치된 제1 프리 몰드 수지;와, 상기 제2 프리 몰드 홈에 배치된 제2 프리 몰드 수지를 포함하는, 프리 몰드 기판을 제공한다.
또한, 본 발명의 다른 측면에 따르면, 전기 전도성의 베이스 부재를 준비하는 단계;와, 상기 베이스 부재의 하면을 가공하여 제1 프리 몰드 홈을 형성하는 단계;와, 상기 형성된 제1 프리 몰드 홈에 제1 프리 몰드 수지를 배치하는 단계;와, 상기 베이스 부재의 상면을 가공하여 제2 프리 몰드 홈을 형성하는 단계;와, 상기 형성된 제2 프리 몰드 홈에 제2 프리 몰드 수지를 배치하는 단계를 포함하는, 프리 몰드 기판의 제조 방법을 제공한다.
본 발명의 일 측면에 따르면, 제1, 2 프리 몰드 수지가 각각 베이스 부재의 하면 측과 상면 측에 배치되므로, 프리 몰드 기판의 휘어짐이 방지되는 효과가 있다.
도 1은 본 발명의 일 실시예에 대한 프리 몰드 기판의 단면도이다.
도 2 내지 도 8은 본 발명의 일 실시예에 대한 프리 몰드 기판을 제조하는 공정을 순차적으로 도시한 개략적인 단면도이다.
도 9는 본 발명의 일 실시예에 대한 프리 몰드 기판이 적용된 반도체 패키지를 도시한 개략적인 단면도이다.
도 10은 본 발명의 일 실시예에 대한 프리 몰드 기판을 제조하는 공정을 도시한 개략적인 순서도이다.
본 발명의 일 측면에 따르면, 하면에 제1 프리 몰드 홈이 형성되고, 상면에 제2 프리 몰드 홈이 형성되며, 회로 패턴을 이루는 전기 전도성의 베이스 부재;와, 상기 제1 프리 몰드 홈에 배치된 제1 프리 몰드 수지;와, 상기 제2 프리 몰드 홈에 배치된 제2 프리 몰드 수지를 포함하는, 프리 몰드 기판을 제공한다.
여기서, 상기 제1 프리 몰드 수지와 상기 제2 프리 몰드 수지는 동일한 종류의 수지로 이루어질 수 있다.
여기서, 상기 베이스 부재의 부분 중 상기 제1 프리 몰드 수지와 상기 제2 프리 몰드 수지로 덮이지 않아 노출되는 부분의 적어도 일부에는, 솔더 크림이 배치될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 전기 전도성의 베이스 부재를 준비하는 단계;와, 상기 베이스 부재의 하면을 가공하여 제1 프리 몰드 홈을 형성하는 단계;와, 상기 형성된 제1 프리 몰드 홈에 제1 프리 몰드 수지를 배치하는 단계;와, 상기 베이스 부재의 상면을 가공하여 제2 프리 몰드 홈을 형성하는 단계;와, 상기 형성된 제2 프리 몰드 홈에 제2 프리 몰드 수지를 배치하는 단계를 포함하는, 프리 몰드 기판의 제조 방법을 제공한다.
여기서, 상기 제1 프리 몰드 수지와 상기 제2 프리 몰드 수지는 동일한 종류의 수지로 이루어질 수 있다.
여기서, 상기 제1 프리 몰드 홈을 형성하기 위해 상기 베이스 부재의 하면을 가공하는 단계는, 에칭을 이용하여 이루어질 수 있다.
여기서, 상기 에칭은, 감광성 소재의 드라이 필름 레지스트를 상기 베이스 부재의 하면에 배치하고, 상기 드라이 필름 레지스트로 레지스트 패턴을 형성하여 수행할 수 있다.
여기서, 상기 제2 프리 몰드 홈을 형성하기 위해 상기 베이스 부재의 상면을 가공하는 단계는, 에칭을 이용하여 이루어질 수 있다.
여기서, 상기 에칭은, 감광성 소재의 드라이 필름 레지스트를 상기 베이스 부재의 하면에 배치하고, 상기 드라이 필름 레지스트로 레지스트 패턴을 형성하여 수행할 수 있다.
여기서, 상기 베이스 부재의 부분 중 상기 제1 프리 몰드 수지와 상기 제2 프리 몰드 수지로 덮이지 않아 노출되는 부분의 적어도 일부에는, 솔더 크림을 배치하는 공정을 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성을 갖는 구성 요소에 대해서는, 동일한 부호를 사용함으로써 중복 설명을 생략하며, 도면에는 이해를 돕기 위해 크기, 길이의 비율 등에서 과장된 부분이 존재할 수 있다.
본 발명은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 상면, 하면, 상측, 하측, 좌측, 우측, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 즉, 용어들은 그 자체로 절대적인 방향이나 위치를 나타내는 것은 아니고, 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 일 실시예에 대한 프리 몰드 기판의 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 관한 프리 몰드 기판(100)은, 베이스 부재(110), 제1 프리 몰드 수지(120), 제2 프리 몰드 수지(130)를 포함한다.
베이스 부재(110)는 프리 몰드 기판(100)의 일부를 이루며, 가공 후에는 회로 패턴을 이룬다.
베이스 부재(110)는 전기 전도성의 소재로 이루어지면 되고, 그 외의 특별한 제한은 없다. 베이스 부재(110)의 소재의 예를 들면, Cu, Fe 등의 단일 소재로 이루어질 수 있고, Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn 등의 구리 합금, Fe-Ni, Fe-Ni-Co 등의 철 합금 등의 다양한 소재로 이루어질 수 있다. 또한, 베이스 부재(110)의 소재로 상용의 리드 프레임 소재가 적용될 수도 있다.
베이스 부재(110)의 하면에는 제1 프리 몰드 홈(111)이 형성되어 있고, 베이스 부재(110)의 상면에는 제2 프리 몰드 홈(112)이 형성되어 있다.
베이스 부재(110)의 부분 중 제1 프리 몰드 수지(120)와 제2 프리 몰드 수지(130)로 덮이지 않아 노출되는 부분(S1)(S2)이 존재하는데, 그 노출되는 부분(S1)(S2)은 반도체 칩이나 외부 회로 기판과의 전기적 연결을 위한 단자의 기능을 수행한다.
제1 프리 몰드 수지(120)는 제1 프리 몰드 홈(111)에 배치되어 있다.
제1 프리 몰드 수지(120)는 베이스 부재(110)와 함께 프리 몰드 기판(100)을 이루는데, 베이스 부재(110)를 보호한다.
제1 프리 몰드 수지(120)는 전기 절연성의 수지이다. 제1 프리 몰드 수지(120)는, 열 가소성 수지 또는 열 경화성 수지가 적용될 수 있는데, 열팽창을 최소화 하기 위해 실리카가 80~90%이상 함유된 것이 바람직하다. 제1 프리 몰드 수지(120)의 충전은 액상의 수지물질을 이용하여 이루어질 수도 있고, 수지 성분을 포함하는 고상의 테이프를 이용하여 이루어질 수도 있다.
아울러 제1 프리 몰드 수지(120)는, 베이스 부재(110)의 노출 부분(S1)(S2)에 배치되는 솔더 크림의 퍼짐을 방지하기 위한 적절한 소재로 구성되지만, 본 발명은 반드시 이에 한정되지는 않는다.
제2 프리 몰드 수지(130)는 제2 프리 몰드 홈(112)에 배치되어 있다.
제2 프리 몰드 수지(130)는 전기 절연성의 수지이다. 제2 프리 몰드 수지(130)는, 열 가소성 수지 또는 열 경화성 수지가 적용될 수 있는데, 열팽창을 최소화 하기 위해 실리카가 80~90%이상 함유된 것이 바람직하다. 제2 프리 몰드 수지(130)의 충전은 액상의 수지물질을 이용하여 이루어질 수도 있고, 수지 성분을 포함하는 고상의 테이프를 이용하여 이루어질 수도 있다.
아울러 제2 프리 몰드 수지(130)는, 베이스 부재(110)의 노출 부분(S1)(S2)에 배치되는 솔더 크림의 퍼짐을 방지하기 위한 적절한 소재로 구성되지만, 본 발명은 반드시 이에 한정되지는 않는다.
본 실시예에 따르면 제1 프리 몰드 수지(120)와 제2 프리 몰드 수지(130)는 동일한 종류의 수지로 이루어진다. 그렇게 되면 베이스 부재(110)의 양면 측에 배치되는 수지가 동일한 종류로 이루어져 있어 프리 몰드 기판(100)의 양면 측의 열팽창계수의 차이가 발생하지 않으므로, 프리 몰드 기판(100)의 휘어짐을 보다 효과적으로 방지할 수 있다.
본 실시예에 따르면 제1 프리 몰드 수지(120)와 제2 프리 몰드 수지(130)는 동일한 종류의 수지로 이루어지지만, 본 발명은 이에 한정하지 않는다. 즉 본 발명에 따르면 제1 프리 몰드 수지(120)와 제2 프리 몰드 수지(130)는 서로 다른 종류의 수지로 이루어질 수도 있다.
이하, 도 2 내지 도 10을 참조하여, 본 실시예에 대한 프리 몰드 기판(100)의 제조 방법에 대해 살펴본다.
도 2 내지 도 8은 본 발명의 일 실시예에 대한 프리 몰드 기판을 제조하는 공정을 순차적으로 도시한 개략적인 단면도이고, 도 9는 본 발명의 일 실시예에 대한 프리 몰드 기판이 적용된 반도체 패키지를 도시한 개략적인 단면도이며, 도 10은 본 발명의 일 실시예에 대한 프리 몰드 기판을 제조하는 공정을 도시한 개략적인 순서도이다.
먼저 도 2에 도시된 바와 같이, 베이스 부재(110)를 준비한다(단계 S1). 베이스 부재(110)는 전기 전도성의 소재로 이루어져 있고, 하면(110a)과 상면(110b)을 포함하고 있다.
그 다음, 베이스 부재(100)의 하면(110a)을 가공하여, 도 3에 도시된 바와 같이 제1 프리 몰드 홈(111)을 형성한다(단계 S2).
여기서, 베이스 부재(100)의 하면(110a)을 가공하는 방법은 에칭의 방법을 사용할 수 있다. 에칭 방법은 습식 에칭, 건식 에칭 등이 적용될 수 있다. 에칭 방법의 구체적인 예를 들면, 감광성 소재의 드라이 필름 레지스트를 베이스 부재(100)의 하면(110a)에 배치하고, 드라이 필름 레지스트를 노광, 현상하여, 드라이 필름 레지스트로 레지스트 패턴을 형성한다. 이어, 형성된 레지스트 패턴을 이용하여 에칭을 수행하여 제1 프리 몰드 홈(111)을 형성할 수 있다.
그 다음, 제1 프리 몰드 홈(111)에 제1 프리 몰드 수지(120)를 도포하여 배치한다(단계 S3).
제1 프리 몰드 수지(120)는, 도 4에 도시된 바와 같이, 제1 프리 몰드 홈(111)에 위치하는 부분(120a)뿐만 아니라 하면(110a)의 일부를 덮는 부분(120b)이 존재하도록 형성될 수 있다. 그 경우 브러싱 공정, 연마 공정, 에칭 공정 등으로, 도 5에 도시된 바와 같이, 베이스 부재(100)의 하면(110a)을 노출시켜 노출 부분(S1)을 형성할 수 있다.
그 다음, 베이스 부재(110)의 상면(110b)을 가공하여 제2 프리 몰드 홈(112)을 형성한다(단계 S4).
여기서, 베이스 부재(100)의 상면(110b)을 가공하는 방법은 에칭의 방법을 사용할 수 있다. 에칭 방법은 습식 에칭, 건식 에칭 등이 적용될 수 있다.
베이스 부재(100)의 상면(110b)을 가공하는 방법의 일 예를 구체적으로 설명하면 다음과 같다. 먼저 감광성 소재의 드라이 필름 레지스트를 베이스 부재(100)의 상면(110b)에 배치하고, 드라이 필름 레지스트를 노광, 현상하여, 도 5에 도시된 바와 같이, 드라이 필름 레지스트로 레지스트 패턴(R)을 형성한다. 이어, 형성된 레지스트 패턴(R)을 이용하여 에칭을 수행함으로써, 도 6에 도시된 바와 같이, 제2 프리 몰드 홈(112)을 형성한다.
그 다음, 제2 프리 몰드 홈(112)에 제2 프리 몰드 수지(130)를 도포하여 배치한다(단계 S5).
제2 프리 몰드 수지(130)는, 도 7에 도시된 바와 같이, 제2 프리 몰드 홈(112)에 위치하는 부분(130a)뿐만 아니라 상면(110b)의 일부를 덮는 부분(130b)이 존재하도록 형성될 수 있다. 그 경우 브러싱 공정, 연마 공정, 에칭 공정 등으로, 도 1에 도시된 바와 같이, 베이스 부재(100)의 상면(110b)을 노출시켜 노출 부분(S2)을 형성할 수 있다.
베이스 부재(110)의 부분 중 제1 프리 몰드 수지(120)와 제2 프리 몰드 수지(130)로 덮이지 않아 노출되는 부분(S1)(S2)은, 반도체 칩이나 외부 회로 기판과의 전기적 연결을 위한 단자의 기능을 수행한다. 따라서 그러한 노출 부분(S1)(S2)에 추가적인 공정을 수행할 수 있다. 예를 들면, 그러한 노출 부분(S1)(S2)의 적어도 일부에는 Au, Pd 등을 이용해 도금하거나, OSP(organic solderbility preservative) 코팅을 수행하여 차후 공정에서 솔더 접착력을 높일 수 있다.
한편, 프리 몰드 기판(100)을 제조함에 있어, 도 1에 도시된 구조로 프리 몰드 기판(100)의 제조를 완료하고, 제조된 프리 몰드 기판(100)을 반도체 패키지 제조 공정으로 넘겨 반도체 패키지 제조 공정이 진행될 수 있지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 프리 몰드 기판(100)의 제조 공정에서, 도 1에 도시된 베이스 부재(110)의 노출 부분(S1)(S2)의 적어도 일부에, 도 8에 도시된 바와 같이, 솔더 크림(K)을 배치하는 공정을 추가할 수도 있다. 즉, 솔더 크림(K)을 배치하는 공정은 반도체 패키징 공정에서 수행되는 것이 일반적이나, 전술한 바와 같이, 베이스 부재(110)의 노출 부분(S1)(S2)은 전기적 연결을 위한 단자의 기능을 수행하므로, 프리 몰드 기판(100)의 제조 공정에서 노출 부분(S1)(S2)의 적어도 일부에 미리 솔더 크림(K)을 배치할 수도 있다. 그 경우에는 솔더 크림(K)의 형태가 유동적이라도 노출 부분(S1)(S2)으로부터 벗어나지 않는데, 이는 베이스 부재(110)와 제1, 2 프리 몰드 수지(120)(130)의 소재가 상이하여 소재 특성 상 제1, 2 프리 몰드 수지(120)(130)의 표면이 솔더 크림(K)을 밀어내므로 솔더 크림(K)의 퍼짐이 방지되기 때문이다.
솔더 크림(K)이 배치된 다음에는, 반도체 패키지 제작 공정 공정에서 솔더 크림(K)을 이용하여 반도체 칩(C)의 전극(P)과 베이스 부재(110)와의 전기적 연결을 수행한다. 이어 에폭시 소재, 우레탄계 소재 등의 몰드 수지(G)를 이용한 엔켑슐레이션을 수행하여, 도 9에 도시된 바와 같이, 반도체 패키지(200)의 구조를 구현하게 된다.
본 실시예에 따르면, 솔더 크림(K)을 직접 이용하여 반도체 칩(C)의 전극(P)과 베이스 부재(110)와의 전기적 연결을 수행하지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면 솔더 크림(K)을 이용하여 범프를 형성하여 칩(C)과의 전기적 연결을 수행할 수도 있다.
이상과 같이 설명한 본 실시예에 따른 프리 몰드 기판(100)의 제조 공정은, 제1 프리 몰드 홈(111)을 형성하고, 제1 프리 몰드 수지(120)를 배치한 후에, 제2 프리 몰드 홈(112)을 형성하고 제2 프리 몰드 수지(130)를 배치하는 순서로 진행되지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 프리 몰드 기판의 제조 공정은 제2 프리 몰드 홈(112)을 형성하고, 제2 프리 몰드 수지(130)를 배치한 후에, 제1 프리 몰드 홈(111)을 형성하고 제1 프리 몰드 수지(120)를 배치하는 순서로 진행될 수 있다. 또한, 본 발명에 따른 프리 몰드 기판의 제조 공정은, 제1, 2 프리 몰드 홈을 먼저 형성한 후에, 제1, 2 프리 몰드 수지를 배치할 수도 있다.
이상과 같이 설명한 프리 몰드 기판(100)의 공정은 평판 단위로 수행되고 있지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 이상과 같이 설명한 프리 몰드 기판(100)의 공정은 롤-투-롤 공정으로 연속적으로 수행될 수 있다.
이상과 같이, 본 실시예에 따른 프리 몰드 기판(100)은, 베이스 부재(110)의 하면(110a)에 제1 프리 몰드 홈(111)이 형성되고, 상면(110b)에 제2 프리 몰드 홈(112)이 형성되고, 제1 프리 몰드 홈(111)에 제1 프리 몰드 수지(120)가 배치되고, 제2 프리 몰드 홈(112)에 제2 프리 몰드 수지(130)가 배치되므로, 베이스 부재(110)의 하면 측과 상면 측에 모두 프리 몰드 수지가 배치되게 된다. 이러한 구조를 가지게 되면 프리 몰드 기판(100)의 전체 구조를 볼 때 하면 측과 상면 측의 열팽창계수의 차이가 적게 되고, 이는 기판이 휘어지는 현상을 방지할 수 있게 된다. 특히, 본 실시예에 따르면 제1 프리 몰드 수지(120)와 제2 프리 몰드 수지(130)는 동일한 종류의 수지로 이루어져 더욱 효과적으로 기판의 휘어짐을 방지할 수 있다.
아울러 본 실시예에 따르면, 프리 몰드 기판(100)의 제조 공정 또는 반도체 패키지(200)의 제조 공정에서 베이스 부재(110)의 노출된 부분(S1)(S2)에 솔더 크림(K)을 배치하는 경우에, 베이스 부재(110)와 제1, 2 프리 몰드 수지(120)(130)의 소재가 상이하여 솔더 크림(K)의 퍼짐 현상이 자연스럽게 방지되므로, 반도체 패키지의 품질이 향상되게 된다.
본 발명의 일 측면들은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
본 실시예에 따른 프리 몰드 기판 및 프리 몰드 기판의 제조 방법은, 프리 몰드 기판을 제조하는 산업에 적용될 수 있다.

Claims (10)

  1. 하면에 제1 프리 몰드 홈이 형성되고, 상면에 제2 프리 몰드 홈이 형성되며, 회로 패턴을 이루는 전기 전도성의 베이스 부재;
    상기 제1 프리 몰드 홈에 배치된 제1 프리 몰드 수지; 및
    상기 제2 프리 몰드 홈에 배치된 제2 프리 몰드 수지를 포함하는, 프리 몰드 기판.
  2. 제1항에 있어서,
    상기 제1 프리 몰드 수지와 상기 제2 프리 몰드 수지는 동일한 종류의 수지로 이루어지는, 프리 몰드 기판.
  3. 제1항에 있어서,
    상기 베이스 부재의 부분 중 상기 제1 프리 몰드 수지와 상기 제2 프리 몰드 수지로 덮이지 않아 노출되는 부분의 적어도 일부에는, 솔더 크림이 배치되는, 프리 몰드 기판.
  4. 전기 전도성의 베이스 부재를 준비하는 단계;
    상기 베이스 부재의 하면을 가공하여 제1 프리 몰드 홈을 형성하는 단계;
    상기 형성된 제1 프리 몰드 홈에 제1 프리 몰드 수지를 배치하는 단계;
    상기 베이스 부재의 상면을 가공하여 제2 프리 몰드 홈을 형성하는 단계; 및
    상기 형성된 제2 프리 몰드 홈에 제2 프리 몰드 수지를 배치하는 단계를 포함하는, 프리 몰드 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 프리 몰드 수지와 상기 제2 프리 몰드 수지는 동일한 종류의 수지로 이루어지는, 프리 몰드 기판의 제조 방법.
  6. 제4항에 있어서,
    상기 제1 프리 몰드 홈을 형성하기 위해 상기 베이스 부재의 하면을 가공하는 단계는, 에칭을 이용하여 이루어지는, 프리 몰드 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 에칭은, 감광성 소재의 드라이 필름 레지스트를 상기 베이스 부재의 하면에 배치하고, 상기 드라이 필름 레지스트로 레지스트 패턴을 형성하여 수행하는, 프리 몰드 기판의 제조 방법.
  8. 제4항에 있어서,
    상기 제2 프리 몰드 홈을 형성하기 위해 상기 베이스 부재의 상면을 가공하는 단계는, 에칭을 이용하여 이루어지는, 프리 몰드 기판의 제조 방법.
  9. 제8항에 있어서,
    상기 에칭은, 감광성 소재의 드라이 필름 레지스트를 상기 베이스 부재의 하면에 배치하고, 상기 드라이 필름 레지스트로 레지스트 패턴을 형성하여 수행하는, 프리 몰드 기판의 제조 방법.
  10. 제4항에 있어서,
    상기 베이스 부재의 부분 중 상기 제1 프리 몰드 수지와 상기 제2 프리 몰드 수지로 덮이지 않아 노출되는 부분의 적어도 일부에는, 솔더 크림을 배치하는 공정을 더 포함하는, 프리 몰드 기판의 제조 방법.
PCT/KR2021/007958 2021-06-21 2021-06-24 프리 몰드 기판 및 프리 몰드 기판의 제조 방법 WO2022270654A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/428,258 US20240038652A1 (en) 2021-06-21 2021-06-24 Pre-mold substrate and method of manufacturing pre-mold substrate
CN202180002167.XA CN115715427A (zh) 2021-06-21 2021-06-24 预模制衬底及制造预模制衬底的方法
JP2021562376A JP2023534562A (ja) 2021-06-21 2021-06-24 プリモールド基板、及びプリモールド基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0080404 2021-06-21
KR1020210080404A KR102531701B1 (ko) 2021-06-21 2021-06-21 프리 몰드 기판 및 프리 몰드 기판의 제조 방법

Publications (1)

Publication Number Publication Date
WO2022270654A1 true WO2022270654A1 (ko) 2022-12-29

Family

ID=84538348

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/007958 WO2022270654A1 (ko) 2021-06-21 2021-06-24 프리 몰드 기판 및 프리 몰드 기판의 제조 방법

Country Status (6)

Country Link
US (1) US20240038652A1 (ko)
JP (1) JP2023534562A (ko)
KR (1) KR102531701B1 (ko)
CN (1) CN115715427A (ko)
TW (1) TWI777697B (ko)
WO (1) WO2022270654A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110124482A (ko) * 2010-05-11 2011-11-17 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
KR20120050711A (ko) * 2010-11-11 2012-05-21 삼성테크윈 주식회사 회로 기판 및 회로 기판의 제조 방법
KR20150081146A (ko) * 2014-01-03 2015-07-13 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20170008088A (ko) * 2015-07-13 2017-01-23 박성실 이미지센서 칩 패키지 제조방법
KR101999594B1 (ko) * 2018-02-23 2019-10-01 해성디에스 주식회사 반도체 패키지 기판 제조방법, 이를 이용하여 제조된 반도체 패키지 기판, 반도체 패키지 제조방법 및 이를 이용하여 제조된 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4459406B2 (ja) * 2000-07-27 2010-04-28 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル配線板製造方法
JP6617955B2 (ja) * 2014-09-16 2019-12-11 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6593842B2 (ja) 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
WO2018006738A1 (zh) * 2016-07-04 2018-01-11 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
JP6964477B2 (ja) * 2017-09-20 2021-11-10 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
TWI687142B (zh) * 2018-12-28 2020-03-01 南亞電路板股份有限公司 電路板結構及其製造方法
CN112309836B (zh) * 2019-08-01 2022-10-28 京东方科技集团股份有限公司 一种背板及其制备方法、背光模组和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110124482A (ko) * 2010-05-11 2011-11-17 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
KR20120050711A (ko) * 2010-11-11 2012-05-21 삼성테크윈 주식회사 회로 기판 및 회로 기판의 제조 방법
KR20150081146A (ko) * 2014-01-03 2015-07-13 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20170008088A (ko) * 2015-07-13 2017-01-23 박성실 이미지센서 칩 패키지 제조방법
KR101999594B1 (ko) * 2018-02-23 2019-10-01 해성디에스 주식회사 반도체 패키지 기판 제조방법, 이를 이용하여 제조된 반도체 패키지 기판, 반도체 패키지 제조방법 및 이를 이용하여 제조된 반도체 패키지

Also Published As

Publication number Publication date
KR20220169830A (ko) 2022-12-28
CN115715427A (zh) 2023-02-24
TWI777697B (zh) 2022-09-11
JP2023534562A (ja) 2023-08-10
KR102531701B1 (ko) 2023-05-12
US20240038652A1 (en) 2024-02-01
TW202301580A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
KR100300665B1 (ko) 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법
US6717253B2 (en) Assembly package with stacked dies and signal transmission plate
JP3947292B2 (ja) 樹脂封止型半導体装置の製造方法
WO2013065895A1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
WO2011142581A2 (ko) 적층형 반도체 패키지
WO2013147358A1 (ko) 반도체 패키지 및 그 제조 방법
US4377316A (en) High density interconnection means for chip carriers
CN113130437A (zh) 封装结构及其制造方法
US4845313A (en) Metallic core wiring substrate
WO2022270654A1 (ko) 프리 몰드 기판 및 프리 몰드 기판의 제조 방법
WO2011059205A2 (en) Lead frame and manufacturing method of the same
WO2011099817A2 (en) Embedded printed circuit board and method of manufacturing the same
WO2010137899A2 (en) Leadframe and method for manufacturing the same
WO2017159954A1 (ko) 반도체 패키지 기판 및 그 제조 방법
WO2011055984A2 (en) Leadframe and method of manufacuring the same
WO2018182327A1 (ko) 반도체 패키지 테스트 소켓 및 그 제작방법
KR20100034157A (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
WO2013141611A1 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same
WO2023101044A1 (ko) 프리 몰드 기판 및 프리 몰드 기판의 제조 방법
WO2013019032A2 (en) Optical device package and method of manufacturing the same
WO2012005435A9 (en) Manufacturing method of chip package and chip package manufactured using the same
US20040245613A1 (en) Chip scale package and method of fabricating the same
CN106847778A (zh) 半导体封装载板及其制造方法
WO2017039306A1 (ko) 반도체 패키지 및 그 제조방법
WO2021182790A1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 17428258

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2021562376

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21947245

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE