WO2022249370A1 - 表示装置の製造方法及び表示装置 - Google Patents

表示装置の製造方法及び表示装置 Download PDF

Info

Publication number
WO2022249370A1
WO2022249370A1 PCT/JP2021/020103 JP2021020103W WO2022249370A1 WO 2022249370 A1 WO2022249370 A1 WO 2022249370A1 JP 2021020103 W JP2021020103 W JP 2021020103W WO 2022249370 A1 WO2022249370 A1 WO 2022249370A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light
resist layer
emitting
region
Prior art date
Application number
PCT/JP2021/020103
Other languages
English (en)
French (fr)
Inventor
扇太郎 喜田
惇 佐久間
康 浅岡
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2021/020103 priority Critical patent/WO2022249370A1/ja
Publication of WO2022249370A1 publication Critical patent/WO2022249370A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Definitions

  • the present invention relates to a display device manufacturing method and a display device.
  • Patent Document 1 discloses a process for forming an EL element in which a light-emitting layer of N colors (N is an integer of 2 or more) is formed in a pattern by a lift-off method including the following processes 1) to 4).
  • Patent Document 1 1) a first-color photoresist layer forming process of forming a first-color photoresist layer on a substrate on which a first electrode layer is formed, and 2) 3) a first color photoresist layer patterning step of patterning the first color photoresist layer so that the first color photoresist layer in the first color light emitting region is removed; A first color light emitting layer forming step of applying a first color light emitting layer forming coating liquid onto a patterned substrate to form a first color light emitting layer; a first color light emitting layer patterning step of removing the resist layer and lifting off the first color light emitting layer on the first color photoresist layer; This is repeated according to the number of colors.
  • the light-emitting layer can be stably patterned by the lift-off method described above.
  • An object of the present disclosure is to provide a method of manufacturing a display device that can reduce the number of manufacturing steps required when forming a plurality of light-emitting layers using a lift-off method.
  • a method for manufacturing a display device includes: a) forming a first resist layer on a substrate; c) removing the first resist layer and patterning the first resist layer; forming a first luminescent material layer over a region; d) forming a second resist layer over the first luminescent material layer; e) forming a second resist layer over a second region of the substrate; removing the first resist layer by exposure and development, and lifting off the first light-emitting material layer and the second resist layer formed on the first resist layer on the second region; patterning a second resist layer; and f) forming a second light-emitting material layer over the patterned second resist layer and over the second regions of the substrate from which the second resist layer has been removed.
  • a display device includes: a plurality of pixel electrodes arranged according to a plurality of sub-pixel formation regions; a first common charge transport layer provided on the plurality of pixel electrodes; A first light-emitting layer and a second light-emitting layer provided on the common charge transport layer at positions facing the respective pixel electrodes, and a light-emitting region emitting light in each of the first light-emitting layer and the second light-emitting layer.
  • FIG. 2 is a plan view schematically showing the configuration of the display area of the display device according to the first embodiment;
  • FIG. 2 is a plan view schematically showing pixels included in the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view along III-III in the pixel shown in FIG. 2;
  • FIG. 4 is a flow chart showing a method of forming a light-emitting element layer included in the display device according to the first embodiment;
  • 4 is a flow chart showing an example of a process of forming a light-emitting layer included in the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view schematically illustrating an intermediate product of the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view schematically illustrating an intermediate product of the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view schematically illustrating an intermediate product of the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view schematically illustrating an intermediate product of the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view schematically illustrating an intermediate product of the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view schematically illustrating an intermediate product of the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view schematically illustrating an intermediate product of the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view schematically illustrating an intermediate product of the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view schematically illustrating an intermediate product of the display device according to the first embodiment;
  • FIG. 3 is a cross-sectional view schematically illustrating an intermediate product of the display device according to the first embodiment
  • 2 is a cross-sectional view schematically showing the configuration of the display area of the display device according to the first embodiment
  • FIG. 4 is a plan view schematically showing pixels included in a display device according to a modification of the first embodiment
  • FIG. 9 is a cross-sectional view along IX-IX in the pixel shown in FIG. 8
  • 6 is a flow chart showing an example of a process of forming a light-emitting layer included in a display device according to a modification of the first embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • FIG. 5 is a cross-section
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a modified example of the first embodiment
  • 6 is a flow chart showing an example of a process of forming a light-emitting layer included in a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a comparative example
  • FIG. 10 is a cross-sectional view of a pixel included in a display device according to a second embodiment; 8 is a flow chart showing a method of forming a light-emitting element layer included in the display device according to the second embodiment; 8 is a flow chart showing an example of a process of forming a light-emitting layer and individual charge transport layers included in the display device according to the second embodiment.
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment;
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment;
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment;
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment;
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 5 is a cross-sectional view schematically illustrating an intermediate product of a display device according to a second embodiment
  • FIG. 11 is a plan view schematically showing the configuration of a display area of a display device according to a third embodiment and a frame area surrounding the periphery of the display area
  • 23 is a cross-sectional view of the display device shown in FIG. 22 taken along line XXIII-XXIII
  • FIG. FIG. 24 is a cross-sectional view schematically illustrating an intermediate product along the XIII-XIII cross section shown in FIG. 23;
  • “same layer” means formed in the same process (film formation step), and “lower layer” means formed in a process earlier than the layer to be compared.
  • the term “upper layer” means that the layer is formed in a later process than the layer to be compared.
  • FIG. 1 is a plan view schematically showing the configuration of the display area 60 of the display device 1 according to the first embodiment.
  • the display device 1 is a display device such as an organic EL display or a quantum dot light emitting diode (QLED) display. A case where the display device 1 is a QLED display will be described below as an example.
  • QLED quantum dot light emitting diode
  • the display device 1 includes a plurality of pixels 11 in a display area 60 (effective display area).
  • a plurality of pixels 11 are arranged in a matrix in the display area 60 .
  • Each pixel 11 is composed of a first sub-pixel 21A and a second sub-pixel 21B, as shown in FIG.
  • FIG. 2 is a plan view schematically showing pixels 11 included in the display device 1 according to the first embodiment.
  • the first sub-pixel 21A and the second sub-pixel 21B are arranged side by side in the horizontal direction of the paper.
  • the first sub-pixel 21A and the second sub-pixel 21B are arranged in order. Note that the first sub-pixel 21A and the second sub-pixel 21B are simply referred to as sub-pixels 21 when there is no need to distinguish them for description.
  • FIG. 3 is a cross-sectional view schematically showing the configuration of the display area 60 of the display device 1 according to the first embodiment.
  • FIG. 3 is a cross-sectional view of the pixel 11 shown in FIG. 2 along line III-III.
  • the display device 1 includes a substrate 30, a light emitting element layer 31, and a bank 37.
  • the light-emitting element layer 31 includes a pixel electrode 32 , a first common charge-transport layer 33 , a light-emitting layer 34 , a second common charge-transport layer 35 and a common electrode 36 .
  • the display device 1 has a structure in which the light emitting element layer 31 and the bank 37 are arranged on the substrate 30 .
  • the substrate 30 is formed, for example, by laminating a resin layer, a barrier layer, a thin film transistor layer (TFT layer), etc. on a translucent supporting substrate.
  • the pixel electrode 32 is electrically connected to the thin film transistor of the TFT layer through a connection conductor provided inside a contact hole (not shown).
  • a pixel electrode 32 and a light-emitting layer 34 are provided for each sub-pixel 21 .
  • the pixel electrode 32 and the light-emitting layer 34 corresponding to the first sub-pixel 21A are referred to as a first pixel electrode 32A and a first light-emitting layer 34A.
  • the pixel electrode 32 and the light-emitting layer 34 corresponding to the second sub-pixel 21B are referred to as a second pixel electrode 32B and a second light-emitting layer 34B.
  • the first pixel electrode 32A and the second pixel electrode 32B are provided at positions facing the first light emitting layer 34A and the second light emitting layer 34B, respectively.
  • a region of the substrate 30 where the first sub-pixel 21A is formed and where the first pixel electrode 32A is provided is referred to as a first region 30A.
  • a region where the second sub-pixel 21B is formed and where the second pixel electrode 32B is provided is referred to as a second region 30B.
  • the first common charge transport layer 33, the second common charge transport layer 35, and the common electrode 36 are provided across the first sub-pixel 21A and the second sub-pixel 21B.
  • a plurality of pixel electrodes 32 are provided on the substrate 30 for each sub-pixel 21 , and a first common charge transport layer 33 is provided on the plurality of pixel electrodes 32 . is provided. Furthermore, a plurality of light-emitting layers 34 are provided on the first common charge transport layer 33 so as to face each pixel electrode 32 in plan view.
  • each light-emitting layer 34 is surrounded by a bank 37 .
  • the bank 37 is provided on the substrate 30 and has a tapered cross-sectional shape that tapers upward.
  • the bank 37 has, for example, a square shape so that the plurality of pixels 11 arranged in a matrix can be partitioned, and the plurality of sub-pixels 21 constituting each pixel 11 can be partitioned.
  • a second common charge transport layer 35 is provided on the plurality of light emitting layers 34 , and a common electrode 36 is provided on the second common charge transport layer 35 .
  • the light emitting element layer 31 has a structure in which the pixel electrode 32, the first common charge transport layer 33, the light emitting layer 34, the second common charge transport layer 35, and the common electrode 36 are laminated. It is not limited to this.
  • the light emitting element layer 31 has a first charge injection layer (not shown) between the pixel electrode 32 and the first common charge transport layer 33 , and a second charge injection layer (not shown) between the second common charge transport layer 35 and the common electrode 36 .
  • a configuration in which two charge injection layers (not shown) are respectively provided may be used.
  • the light-emitting element layer 31 does not necessarily need to include the first common charge transport layer 33.
  • the light-emitting element layer 31 has a structure in which the pixel electrode 32 is in direct contact with the light-emitting layer 34 .
  • the charge can be appropriately injected from the common electrode 36 into the light-emitting layer 34 , the light-emitting element layer 31 does not necessarily need to include the second common charge transport layer 35 .
  • the light-emitting element layer 31 is configured such that the common electrode 36 is in contact with and covers the light-emitting layer 34 .
  • the display device 1 having the above configuration, when a potential difference is applied between the pixel electrode 32 and the common electrode 36, a first charge is transferred from the pixel electrode 32 to the light emitting layer 34 via the first common charge transport layer 33. injected. Also, a second charge is injected from the common electrode 36 into the light emitting layer 34 via the second common charge transport layer 35 . As a result, the first charge and the second charge recombine in the light-emitting layer 34, and the light-emitting layer 34 emits light.
  • the first charges are electrons.
  • the second charge is a hole.
  • the pixel electrode 32 is a cathode.
  • the common electrode 36 is an anode.
  • the first common charge transport layer 33 is an electron transport layer.
  • the second common charge transport layer 35 is a hole transport layer.
  • the display device 1 may have the following configuration. That is, the first charges are holes. Also, the second charge is an electron. Also, the pixel electrode 32 is an anode. Also, the common electrode 36 is a cathode. Also, the first common charge transport layer 33 is a hole transport layer. Also, the second common charge transport layer 35 is an electron transport layer.
  • the pixel electrode 32 and common electrode 36 are made of a conductive material.
  • the conductive material includes, for example, at least one selected from the group consisting of metals and transparent conductive oxides.
  • the metal includes, for example, at least one selected from the group consisting of Al, Cu, Au and Ag.
  • Transparent conductive oxides are for example from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), aluminum zinc oxide (AZO) and boron zinc oxide (BZO). At least one selected is included.
  • the pixel electrode 32 and the common electrode 36 may be one layer made of one type of conductive material, or may be a laminate of two or more layers made of two or more different conductive materials. good too.
  • the two or more layers may include both a layer of metal and a layer of transparent conductive oxide.
  • the electron-transporting layer is composed of the following electron-transporting materials. That is, the electron-transporting material includes, for example, at least one selected from the group consisting of zinc oxide, titanium oxide, and strontium titanium oxide. Examples of electron-transporting materials containing zinc oxide include ZnO, MgZnO, AlZnO, and LiZnO. Further, examples of the electron-transporting material containing titanium oxide include TiO 2 and the like. Examples of electron-transporting materials containing strontium titanium oxide include SrTiO 3 and the like.
  • the electron-transporting material may be an electron-transporting material composed of one substance, or an electron-transporting material composed of a mixture of two or more substances.
  • the hole-transport layer is composed of the following hole-transport materials. That is, the hole-transporting material includes, for example, at least one selected from the group consisting of hole-transporting inorganic materials and hole-transporting organic materials.
  • the hole-transporting inorganic material includes, for example, at least one selected from the group consisting of metal oxides, nitrides and carbides.
  • the metal includes at least one selected from the group consisting of Zn, Cr, Ni, Ti, Nb, Al, Si, Mg, Ta, Hf, Zr, Y, La, W, Sr and Mo.
  • Hole-transporting organic materials include 4,4′,4′′-tris(9-carbazoyl)triphenylamine (TCTA), 4,4′-bis[N-(1-naphthyl)-N-phenyl-amino ]-biphenyl (NPB), zinc phthalocyanine (ZnPC), di[4-(N,N-ditolylamino)phenyl]cyclohexane (TAPC), 4,4′-bis(carbazol-9-yl)biphenyl (CBP), 2 ,3,6,7,10,11-hexacyano-1,4,5,8,9,12-hexaazatriphenylene (HATCN), poly(N-vinylcarbazole) (PVK), poly(2,7-( 9,9-di-n-octylfluorene)-(1,4-phenylene-((4-second-butylphenyl)imino)-1,4-phenylene (
  • the light-emitting layer 34 contains quantum dots as a light-emitting material.
  • a quantum dot is, for example, a semiconductor fine particle having a particle diameter of 100 nm or less.
  • the semiconductor fine particles contain, for example, at least one selected from the group consisting of II-VI group compounds, III-V group compounds, IV group compounds, and I-III-VI group compounds.
  • Group II-VI compounds include, for example, MgS, MgSe, MgTe, CaS, CaSe, CaTe, SrS, SrSe, SrTe, BaS, BaSe, BaTe, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, HgSe, HgTe , ZnTeSe, and CdTeSe.
  • the Group III-V compound includes, for example, at least one selected from the group consisting of GaAs, GaP, InN, InAs, InP and InSb.
  • the group IV compound includes, for example, at least one selected from the group consisting of Si and Ge.
  • Group I-III-VI compounds also include Ag-In-Ga-S and Ag(In,Ga)Se 2 .
  • the semiconductor fine particles may be semiconductor fine particles made of the crystal, or semiconductor fine particles having a core having a core/shell structure and made of the crystal and a shell made of a shell material having a wide bandgap and overcoating the core. may be
  • the light-emitting layer 34 includes quantum dots, but the light-emitting layer 34 may include organic phosphors.
  • the configuration in which the light-emitting layer 34 contains quantum dots is more preferable in that damage to the light-emitting layer 34 can be suppressed when the light-emitting layer 34 is formed using exposure and development. That is, when the light-emitting layer 34 contains an organic phosphor, an organic film is formed in the light-emitting layer 34 . Therefore, when developing the light-emitting layer 34 containing an organic phosphor, it is necessary to use a developer having a higher developing ability than when the light-emitting layer 34 contains quantum dots.
  • the developing solution exerts a stronger influence on the light-emitting layer 34 than in the case where the light-emitting layer 34 contains quantum dots, and there is a possibility that the light-emitting layer 34 may be greatly damaged. be.
  • FIG. 4 is a flow chart showing a method of forming the light emitting element layer 31 included in the display device 1 according to the first embodiment.
  • the substrate 30 is first prepared (step S11).
  • pixel electrodes are formed (step S12). That is, a plurality of pixel electrodes 32 are formed on the substrate 30 .
  • a first region 30A which is the region where the first light emitting layer 34A is to be formed
  • a second region 30B which is the region where the second light emitting layer 34B is to be formed. pre-determined.
  • a first pixel electrode 32A is provided on the first region 30A of the substrate 30 .
  • a second pixel electrode 32B is provided on the second region 30B of the substrate 30 .
  • a bank 37 is formed (step S13).
  • the bank 37 is formed by photolithography or vapor deposition, for example, so as to partition the plurality of sub-pixels 21 that constitute each pixel 11 .
  • a bank 37 is provided on the substrate 30 so as to surround the first pixel electrode 32A and the second pixel electrode 32B formed on the substrate 30 .
  • the angle formed by the side surface of the bank 37 and the main surface of the substrate 30 is large.
  • the angle formed by the side surface of the bank 37 and the main surface of the substrate 30 is preferably in the range of 5 degrees or more and 170 degrees or less.
  • the first common charge transport layer 33 is formed (step S14). That is, the first common charge transport layer 33 is formed by vapor deposition or coating on the substrate 30 provided with a plurality of pixel electrodes 32 and banks 37 arranged to surround each pixel electrode 32 .
  • step S15 the light emitting layer 34 is formed (step S15). That is, the light-emitting layer 34 is formed on the first common charge transport layer 3 formed in step S14 using, for example, a lift-off method. Details of the process of forming the light emitting layer 34 will be described later.
  • a second common charge transport layer 35 is formed (step S16). That is, the second common charge transport layer 35 is formed on the plurality of light emitting layers 34 and the banks 37 after performing the step of forming the light emitting layers 34 .
  • a common electrode 36 is formed on the second common charge transport layer 35 (step S17).
  • the light emitting element layer 31 included in the display device 1 according to the first embodiment can be formed on the substrate 30.
  • FIG. 5 is a flow chart showing an example of a process for forming the light-emitting layer 34 included in the display device 1 according to the first embodiment.
  • 6A to 6H are cross-sectional views schematically illustrating intermediate products of the display device 1 according to the first embodiment.
  • first resist layer 41a the second resist layer 41b, and the third resist layer 41c, which are used in the process of forming the light-emitting layer 34, are referred to simply as the resist layer 41 when there is no need to distinguish them from each other.
  • a first resist layer 41a is formed by applying an insulating positive photoresist over the substrate 30, that is, on the first common charge transport layer 33 (see FIGS. 5 and 6A). Step S41; step a)).
  • step S42 exposure and development are used to remove the portion of the first resist layer 41a formed on the first region 30A of the substrate 30, thereby removing the first resist layer 41a.
  • step S42 exposure and development are used to remove the portion of the first resist layer 41a formed on the first region 30A of the substrate 30, thereby removing the first resist layer 41a.
  • step S42 exposure and development are used to remove the portion of the first resist layer 41a formed on the first region 30A of the substrate 30, thereby removing the first resist layer 41a.
  • step S42 step patterned
  • the first resist layer 41a is exposed through the photomask 51 so that the portion corresponding to the first region 30A is removed in the first resist layer 41a.
  • it is developed with a developing solution and washed.
  • the first resist layer 41a is formed to have a pattern shape from which the portion corresponding to the first region 30A is removed.
  • development can be performed by, for example, spray development, spin development, or ultrasonic development.
  • a first light-emitting material layer 34a is formed on the substrate 30 on which the first resist layer 41a having the pattern shape described above is formed (step S43; step c). ). That is, above the first region 30A of the substrate 30 from which the first resist layer 41a has been removed, above the exposed first common charge transport layer 33, and above the patterned first resist layer 41a. A first light-emitting material each containing quantum dots is applied to form a first light-emitting material layer 34a.
  • the first light emitting material layer 34a can be formed on the first common charge transport layer 33 above the first region 30A in the substrate 30. As shown in FIG. In the process of forming the light-emitting layer 34 of the present disclosure, the same processing as steps S41 to S43 described above is repeated, and the second light-emitting material layer 34b can also be laminated above the second region 30G in the substrate 30.
  • a second light emitting material layer 34b is formed on the first common charge transport layer 33 above the second region 30B in the substrate 30. are laminated to finally form the first light emitting layer 34A and the second light emitting layer 34B.
  • a second resist layer 41b is formed on the first light-emitting material layer 34a formed in step S43 (step S44; step d)).
  • a positive photoresist having insulating properties is applied to a range including portions corresponding to the first region 30A, the second region 30B, and the bank 37 in the first light-emitting material layer 34a to form the second light-emitting material layer 34a.
  • a resist layer 41b is formed.
  • step S45; step e ) exposure and development are used to remove the portion of the first resist layer 41a formed on the second region 30B of the substrate 30.
  • the second resist layer 41b is patterned by lifting off the first light emitting material layer 34a and the second resist layer 41b formed on the removed portion of the first resist layer 41a (step S45; step e )).
  • the first resist layer 41a is exposed through the photomask 51 so that the portion corresponding to the second region 30B of the first resist layer 41a is removed. After that, it is developed with a developing solution and washed. Thus, the portion of the first resist layer 41a corresponding to the second region 30B is removed. A portion of the first light emitting material layer 34a and a portion of the second resist layer 41b laminated on the removed portion of the first resist layer 41a are lifted off. In this manner, a second resist layer 41b having a pattern shape in which portions corresponding to the second regions 30B are removed is formed.
  • a portion of the first resist layer 41a and a portion of the second resist layer 41b that are removed when lifted off are formed to have an inverse tapered shape that tapers toward the substrate 30 .
  • the portion of the first resist layer 41a and the portion of the second resist layer 41b that are removed when lifted off are not limited to a reverse tapered shape, but have a forward tapered shape that tapers upward from the substrate 30. good too.
  • the developing solution can easily reach the first resist layer 41a, so that the first resist layer 41a can be easily peeled off.
  • the second light-emitting material layer 34b is formed on the substrate 30 on which the patterned second resist layer 41b is formed by removing the portion corresponding to the second region 30B (step S46; step f )). That is, as shown in FIG. 6F, above the second region 30B of the substrate 30 from which the first resist layer 41a has been removed and above the exposed first common charge transport layer 33, and the patterned A second luminescent material layer 34b is formed by applying a second luminescent material containing quantum dots onto the second resist layer 41b.
  • the portion of the second resist layer 41b formed on the first light emitting material layer 34a at the position corresponding to the first region 30A is removed by exposure and development. Then, by lifting off the portion of the second light emitting material layer 34b formed on the removed portion of the second resist layer 41b, the first light emitting material layer 34a formed on the first region 30A is removed. 1 light emitting layer 34A. Also, the second light-emitting material layer 34b formed on the second region 30B is referred to as a second light-emitting layer 34B. Thus, the first light emitting layer 34A and the second light emitting layer 34B are formed. (Step S47; step g)).
  • step S47 As shown in FIG. 6G, exposure and development are used to remove the first resist layer 41a above the bank 37 and remove the first light emitting material layer 34a formed above the bank 37. part, the second resist layer 41b part, and the second light emitting material layer 34b part are lifted off.
  • the development performed in step S47 may be performed by organic solvent development.
  • organic solvent development exposure is not necessarily required. Moreover, even when exposure is performed, deterioration of the light-emitting layer 34 due to exposure can be suppressed.
  • the first light emitting layer 34A can be formed on the substrate 30 with the first pixel electrode 32A and the first common charge transport layer 33 interposed therebetween.
  • a second light emitting layer 34B can be formed on the substrate 30 with the second pixel electrode 32B and the first common charge transport layer 33 interposed therebetween.
  • the stack of the first resist layer 41a, the first light-emitting material layer 34a, the second resist layer 41b, and the second light-emitting material layer 34b on the bank 37 is removed. .
  • the light-emitting layer 34 is formed on the bank 37 by leaving the stack of the first resist layer 41a, the first light-emitting material layer 34a, the second resist layer 41b, and the second light-emitting material layer 34b.
  • the pixel 11 of the display device 1 has a cross-sectional structure shown in FIG.
  • FIG. 7 is a cross-sectional view schematically showing the configuration of the display area 60 of the display device 1 according to the first embodiment.
  • FIG. 7 is a cross-sectional view of the pixel 11 shown in FIG. 2 along line III-III, similar to FIG.
  • the first pixel electrodes 32A and the second pixel electrodes 32B are arranged according to the first area 30A and the second area 30B, respectively.
  • a first common charge transport layer 33 is provided on the first pixel electrode 32A and the second pixel electrode 32B. Furthermore, on the first common charge transport layer 33, a first light-emitting layer 34A is provided at a position facing the first pixel electrode 32A, and a second light-emitting layer 34B is provided at a position facing the second pixel electrode 32B. .
  • a common electrode 36 is provided on both the first light emitting layer 34A and the second light emitting layer 34B with the second common charge transport layer 35 interposed therebetween.
  • a bank 37 is formed to stand upward from the substrate 30 so as to define the end of the light-emitting region that emits light.
  • the first common charge transport layer 33 and common electrode 36 are also arranged on the bank 37 .
  • the first resist layer 41a and the second resist layer 41b remain formed between the first common charge transport layer 33 and the common electrode 36 at the position overlapping the bank 37. left. That is, on the bank 37, the first resist layer 41a, the first light-emitting material layer 34a, the second resist layer 41b, and the second light-emitting material layer 34b are laminated in this order from the lower layer to the upper layer. It is formed between the common charge transport layer 33 and the common electrode 36 .
  • the laminate including the first resist layer 41a and the second resist layer 41b is formed on the bank 37 in this manner, the gap between the first common charge transport layer 33 and the common electrode 36 is formed on the bank 37. You can keep your distance. Therefore, it is possible to prevent the two from being close to each other and to generate a leak current.
  • the first resist layer 41a is between the first light-emitting material layer 34a and the first common charge transport layer 33
  • the second resist layer 41b is between the second light-emitting material layer 34b and the first light-emitting material layer 34a. placed respectively. Therefore, it is possible to prevent the current flowing through the first common charge transport layer 33 from leaking to the first light-emitting material layer 34a or the second light-emitting material layer 34b above the bank 37 to cause light emission.
  • the first resist layer 41a is laminated on the shoulder 37a of the bank 37 as well.
  • the shoulder portion 37a of the bank 37 is a portion that connects the upper bottom of the bank 37 and the side surface of the bank 37.
  • the shoulder portion 37a of the bank 37 is easily thinned, and the distance between the first common charge transport layer 33 and the common electrode 36 is shortened. Therefore, by stacking the first resist layer 41a on the shoulder portion 37a of the bank 37, the first common charge transport layer 33 and the common electrode 36 are brought closer to each other, which can prevent the leakage current from occurring. can.
  • each pixel 11 is composed of a first sub-pixel 21A and a second sub-pixel 21B, as shown in FIG.
  • the sub-pixels 21 forming the pixel 11 are not limited to these two.
  • the pixel 11 may consist of a first sub-pixel 21A, a second sub-pixel 21B, and a third sub-pixel 21C.
  • FIG. 8 is a plan view schematically showing pixels 11 included in the display device 1 according to the modification of the first embodiment.
  • the first sub-pixel 21A, the second sub-pixel 21B, and the third sub-pixel 21C are arranged side by side in the horizontal direction of the paper surface. It is In the example shown in FIG. 8, the first sub-pixel 21A, the second sub-pixel 21B, and the third sub-pixel 21C are arranged in order. Note that the first sub-pixel 21A, the second sub-pixel 21B, and the third sub-pixel 21C are simply referred to as sub-pixels 21 when there is no need to specifically distinguish between them.
  • Each of the first sub-pixel 21A, second sub-pixel 21B, and third sub-pixel 21C can be a sub-pixel that emits green, red, and blue light, respectively.
  • FIG. 9 is a cross-sectional view schematically showing the configuration of the display area 60 of the display device 1 according to the modification of the first embodiment.
  • FIG. 9 is a cross-sectional view along IX-IX in the pixel 11 shown in FIG.
  • the pixel electrode 32 and the light-emitting layer 34 corresponding to the third sub-pixel 21C are referred to as a third pixel electrode 32C and a third light-emitting layer 34C.
  • the third pixel electrode 32C is provided at a position facing the third light emitting layer 34C.
  • a region of the substrate 30 where the third pixel electrode 32C is provided is referred to as a third region 30C.
  • Step of forming light-emitting layer The steps of forming the first light emitting layer 34A, the second light emitting layer 34B, and the third light emitting layer 34C will be described below with reference to FIGS. 10 and 11A to 11E.
  • FIG. 10 is a flow chart showing an example of the process of forming the light-emitting layer 34 included in the display device 1 according to the modified example of the first embodiment.
  • 11A to 11E are cross-sectional views schematically illustrating an intermediate product of the display device 1 according to the modified example of the first embodiment.
  • a first resist layer 41a is formed above the substrate 30, that is, on the first common charge transport layer 33 (step S51; process a)). That is, in the substrate 30, a first region 30A where the first light emitting layer 34A is to be formed, a second region 30B which is a region where the second light emitting layer 34B is to be formed, and a third light emitting layer 34C.
  • a third region 30C which is a region in which is to be formed, is defined in advance.
  • a first pixel electrode 32A is provided directly above the first region 30A of the substrate 30 .
  • a second pixel electrode 32B is provided directly above the second region 30B of the substrate 30 .
  • a third pixel electrode 32C is provided directly above the third region 30C of the substrate 30 . Above the range including the first region 30A, the second region 30B, and the third region 30C, a positive photoresist having insulating properties is applied on the first common charge transport layer 33, and the first A resist layer 41a is formed.
  • steps S52 to S56 are the same as steps S42 to S46 shown in FIG. 5, so description thereof will be omitted.
  • a second light emitting material layer 34b is formed on the exposed first common charge transport layer 33 above the second region 30B and on the patterned second resist layer 41b.
  • a third resist layer 41c is formed on the second luminescent material layer 34b (step S57; step h)). That is, a positive photoresist having insulating properties is applied over a range including portions corresponding to the first region 30A, the second region 30B, the third region 30C, and the bank 37 in the second light emitting material layer 34b.
  • a third resist layer 41c is formed by coating.
  • step S58 exposure and development are used to remove the portion of the first resist layer 41a formed on the third region 30C of the substrate 30. Then, as shown in FIGS. Then, as shown in FIGS. Then, the first light-emitting material layer 34a, the second resist layer 41b, the second light-emitting material layer 34b, and the third resist formed on the removed portion of the first resist layer 41a on the third region 30C
  • the third resist layer 41c is patterned by lifting off the layer 41c (step S58; step i)).
  • the first resist layer 41a is exposed through the photomask 51 so that the portion corresponding to the third region 30C of the first resist layer 41a is removed. After that, it is developed with a developing solution and washed. Thus, the portion of the first resist layer 41a corresponding to the third region 30C is removed. Then, the first light-emitting material layer 34a portion, the second resist layer 41b portion, the second light-emitting material layer 34b portion, and the third resist layer 41c portion laminated on the removed portion of the first resist layer 41a are lifted off. In this manner, a third resist layer 41c having a pattern shape in which a portion corresponding to the third region 30C is removed is formed.
  • the portions of the first resist layer 41a, the second resist layer 41b, and the third resist layer 41c that are removed when lifted off are formed to have an inverse tapered shape that tapers toward the substrate 30. be done.
  • the portions of the first resist layer 41a, the second resist layer 41b, and the third resist layer 41c that are removed when lifted off are not limited to an inverse tapered shape, and are tapered upward from the substrate 30. It may be a forward tapered shape.
  • the portion of the resist layer 41 to be removed has an inverse tapered shape, the developing solution can easily reach the first resist layer 41a, so that the first resist layer 41a can be easily peeled off.
  • each of the first resist layer 41a, the second resist layer 41b, and the third resist layer 41c can be several hundred nm. Also, the first resist layer 41a, the second resist layer 41b, and the third resist layer 41c are thinned in this order. In other words, the thickness of the resist layer 41 that is stacked in the lower layer is thinner. Therefore, when the laminate including the first resist layer 41a, the second resist layer 41b, and the third resist layer 41c is lifted off, the laminate can be easily peeled off from the substrate 30.
  • a liquid-repellent layer containing a liquid-repellent component may be formed on the top surface of each of the first resist layer 41a, the second resist layer 41b, and the third resist layer 41c.
  • liquid-repellent components include perfluoroalkyl compounds.
  • the ratio of the liquid-repellent component contained in the resist layer 41 is preferably in the range of 0.01% by weight or more and 1.00% by weight or less. In particular, a value in the range of 0.1% by weight or more and 1.00% by weight or less is more preferable. More specifically, liquid repellency is a property of repelling the solvent contained in the light emitting material layers (the first light emitting material layer 34a, the second light emitting material layer 34b, and the third light emitting material layer 34c). .
  • the liquid-repellent component moves to the upper surface side of the resist layer 41 when the resist layer 41 is solidified.
  • the upper surface side of the resist layer 41 becomes a liquid-repellent layer containing a highly concentrated liquid-repellent component.
  • the concentration of the liquid-repellent component is lower on the lower surface side of the resist layer 41 than on the upper surface side.
  • the resist layer 41 contains a liquid-repellent component in this way, it is possible to prevent the solvent of the light-emitting material layer laminated on the resist layer 41 from flowing to the lower layer side. amount can be reduced. Moreover, the resist layer 41 can be made thinner than a resist layer that does not contain a liquid-repellent component, and can be easily removed by development.
  • the developer used for development in step S58 is the first light-emitting material layer 34a, the second resist layer 41b, the second light-emitting material layer 34b, and the third light-emitting material layer 34a formed on the first resist layer 41a in the third region 30C.
  • An alkaline developer having an alkali concentration that allows the resist layer 41c to be lifted off can be used.
  • This developer may contain a surfactant.
  • As the surfactant for example, an anionic surfactant, a nonionic surfactant, or the like can be used.
  • an organic solvent may be contained.
  • the organic solvent for example, PGMA, PGME, acetone, or the like can be used.
  • a third light-emitting material layer 34c is formed on the substrate 30, on which the third resist layer 41c having a pattern shape from which the portion corresponding to the third region 30C is removed is formed. is formed (step S59; step j)). That is, as shown in FIG. 11C, above the exposed first common charge transport layer 33 above the third region 30C of the substrate 30 from which the first resist layer 41a has been removed, and the patterned A third light-emitting material containing quantum dots is applied onto the third resist layer 41c to form a third light-emitting material layer 34c.
  • the portion of the second resist layer 41b formed on the first light emitting material layer 34a at the position corresponding to the first region 30A is removed by exposure and development. Then, by lifting off the second light-emitting material layer 34b portion, the third resist layer 41c portion, and the third light-emitting material layer 34c portion formed on the removed portion of the second resist layer 41b, the first region
  • the first light-emitting material layer 34a formed on 30A is referred to as a first light-emitting layer 34A.
  • the portion of the third resist layer 41c formed on the second light emitting material layer 34b at the position corresponding to the second region 30B is exposed and developed to remove. Then, by lifting off the portion of the third light emitting material layer 34c formed on the removed portion of the third resist layer 41c, the second light emitting material layer 34b formed on the second region 30B is removed. A light-emitting layer 34B is used.
  • the third light-emitting material layer 34c formed on the third region 30C is referred to as a third light-emitting layer 34C.
  • the first light emitting layer 34A, the second light emitting layer 34B, and the third light emitting layer 34C are formed. (Step S60; process k)).
  • exposure and development are used to remove the first resist layer 41a above the banks 37, the portions of the first light emitting material layer 34a formed above the banks 37, the second The resist layer 41b portion, the second light emitting material layer 34b portion, the third resist layer 41c portion, and the third light emitting material layer 34c portion are lifted off.
  • the development performed in step S60 may be performed by organic solvent development.
  • organic solvent development exposure is not necessarily required. Moreover, even when exposure is performed, deterioration of the light-emitting layer 34 due to exposure can be suppressed.
  • FIG. 12 is a cross-sectional view schematically illustrating an intermediate product of the display device 1 according to the modified example of the first embodiment. In FIG. 12, for convenience of explanation, only the range including the first area 30A and the second area 30B is illustrated. FIG. 12 schematically shows the relationship between the thickness of the bank 37 and the thickness of the first resist layer 41a.
  • the thickness of the bank is 800 nm and the thickness of the first resist layer 41a is made larger than 800 nm, the thickness of the first resist layer 41a, The laminated body including the second resist layer 41 b and the third resist layer 41 c can be easily peeled off from the substrate 30 .
  • the first resist layer 41a, the first light-emitting material layer 34a, the second resist layer 41b, the second light-emitting material layer 34b, the third resist layer 41c, and The laminate of the third light emitting material layer 34c has been removed.
  • the pixel 11 has a structure in which a laminate including the first resist layer 41a, the second resist layer 41b, and the third resist layer 41c is left on the bank 37, on the bank 37, A distance between the first common charge transport layer 33 and the common electrode 36 can be maintained. Therefore, it is possible to prevent the first common charge transport layer 33 and the common electrode 36 from being adjacent to each other, thereby preventing leakage current from occurring.
  • the first resist layer 41a is between the first light emitting layer 34A (first light emitting material layer 34a) and the first common charge transport layer 33
  • the second resist layer 41b is between the second light emitting layer 34B (second light emitting material layer 34a).
  • a third resist layer 41c is disposed between the layer 34b) and the first light-emitting layer 34A, and between the third light-emitting layer 34C (third light-emitting material layer 34c) and the second light-emitting layer 34B, respectively. Therefore, it is possible to prevent the current flowing through the first common charge transport layer 33 from leaking to the first light emitting layer 34A, the second light emitting layer 34B, or the third light emitting layer 34C above the bank 37 and causing light emission. can be done.
  • the first light emitting layer 34A can be formed on the substrate 30 with the first pixel electrode 32A and the first common charge transport layer 33 interposed therebetween.
  • a second light emitting layer 34B can be formed on the substrate 30 with the second pixel electrode 32B and the first common charge transport layer 33 interposed therebetween.
  • a third light emitting layer 34C can be formed on the substrate 30 with the third pixel electrode 32C and the first common charge transport layer 33 interposed therebetween.
  • the first light emitting layer 34A formed on the substrate 30 contains first quantum dots
  • the second light emitting layer 34B contains second quantum dots
  • the third light emitting layer 34C contains third quantum dots.
  • the ratio of the ligands coordinate-bonded to the second quantum dots is made smaller than the ratio of the ligands coordinate-bonded to the first quantum dots and the third quantum dots.
  • the developer permeates the colloidal light-emitting layer 34 toward the lower layer side.
  • the presence of ligands in the light-emitting layer 34 impedes developer penetration. Therefore, in order to promote permeation of the developing solution, it is preferable that the ratio of the ligand contained in the light-emitting layer 34 is small.
  • the layered body removed by lift-off has the largest number of layers in step S58, corresponding to the third region 30C in the first resist layer 41a. This is the case of removing the part to be lifted off.
  • step S60 the portion corresponding to the first region 30A in the second resist layer 41b is removed and lifted off. In these two cases, the luminescent material layer that is included together in the removed stack is the second luminescent material layer 34b.
  • the ratio of ligands coordinated to the second quantum dots contained in the second light-emitting material layer 34b constituting the second light-emitting layer 34B is changed to By making it smaller than the ratio, it is possible to reduce the impediment of permeation of the developer when the laminate removed by lift-off has the largest number of layers.
  • each of the first sub-pixel 21A, the second sub-pixel 21B, and the third sub-pixel 21C included in the pixel 11 is a sub-pixel that emits light of three different colors (for example, green, red, and blue).
  • the second light-emitting layer 34B is a light-emitting layer that emits red light that has fewer ligands and has higher releasability than the light-emitting layer that emits green light and the light-emitting layer that emits blue light.
  • the first light emitting layer 34A, the second light emitting layer 34B, and the third light emitting layer 34C are separated from each other.
  • a bank 37 may be formed.
  • FIG. 13 is a cross-sectional view schematically illustrating an intermediate product of the display device 1 according to the modified example of the first embodiment.
  • the edge portion of the pixel electrode 32 and the pixel electrode 32 and the thin film transistor are electrically connected.
  • the first resist layer 41a may be left on the contact hole portion where the connection conductor to be connected is provided.
  • FIG. 14 is a cross-sectional view schematically illustrating an intermediate product of the display device 1 according to the modified example of the first embodiment.
  • FIG. 15 is a cross-sectional view schematically illustrating an intermediate product of the display device 1 according to the modified example of the first embodiment.
  • FIG. 15 shows an example in which part of the second resist layer 41b remains on the first light emitting layer 34A. That is, when the resist layer 41 is removed from the light emitting layer 34 by exposure and development, a part of the resist layer 41 remains on the light emitting layer 34 by performing intermediate exposure using a halftone mask or a graytone mask. can be made
  • the balance between the amount of holes injected into the quantum dots and the amount of electrons injected into the quantum dots in the light emitting layer 34 can be adjusted. .
  • the amount of exposure to the light-emitting layer 34 is reduced, so deterioration of the light-emitting layer 34 can be suppressed.
  • a method of forming each light emitting layer one by one using a lift-off method like the light emitting layer forming process disclosed in Patent Document 1 (hereinafter referred to as a light emitting layer according to a comparative example) formation process). Therefore, the formation process of the light-emitting layer 34 according to the modified example of the first embodiment will be taken as an example, and advantages compared to the formation process of the light-emitting layer according to the comparative example will be described.
  • FIG. 16 is a flow chart showing an example of a process for forming the light-emitting layer 134 included in the display device according to the comparative example.
  • 17A to 17L are cross-sectional views schematically illustrating intermediate products of display devices according to comparative examples.
  • FIGS. 17A to 17L banks and pixel electrodes are omitted for easy understanding of the manufacturing process.
  • each layer is expressed in block form.
  • the resist layer 141 may be referred to.
  • step S111 to step S113 shown in FIGS. 16 and 17A to 17C are the same as the steps from step S51 to step S53 shown in FIG. That is, as shown in FIGS. 16 and 17A, a first resist layer 141a is formed above the substrate 130 on which the first common charge transport layer 133 is laminated (step S111). Next, as shown in FIGS. 16 and 17B, the first resist layer 141a is patterned by removing the portion corresponding to the first region 130A of the first resist layer 141a by exposure and development (step S112). . Thereafter, as shown in FIGS. 16 and 17C, a first light-emitting material layer 134a is formed on the patterned first resist layer 141a (step S113).
  • the first resist layer 141a is removed by exposure and development (step S114).
  • the first light emitting layer 134A is formed on the substrate 30 above the first region 130A, that is, on the portion of the first common charge transport layer 133 corresponding to the first region 130A.
  • a second resist layer 141b is formed on the first common charge transport layer 133 on which the first light emitting layer 134A is formed (step S115). Then, as shown in FIGS. 16 and 17F, the second resist layer 141b is patterned by removing the portion corresponding to the second region 130B of the second resist layer 141b by exposure and development (step S116).
  • a second luminescent material layer 134b is formed (step S117). That is, the second light emitting material layer 134b is formed on the second region 130B of the substrate 130 and on the patterned second resist layer 141b.
  • the second resist layer 141b is removed by exposure and development (step S118).
  • the second light emitting layer 134B is formed on the substrate 30 above the second region 130B, that is, on the portion of the first common charge transport layer 133 corresponding to the second region 130B.
  • a third resist layer 141c is formed on the first common charge transport layer 133 on which the first light emitting layer 134A and the second light emitting layer 134B are formed (step S119). Then, as shown in FIGS. 16 and 17J, the third resist layer 141c is patterned by removing the portion corresponding to the third region 130C of the third resist layer 141c by exposure and development (step S120).
  • a third luminescent material layer 134c is formed (step S121). That is, the third light emitting material layer 134c is formed on the substrate 130 above the third region 130C and on the patterned third resist layer 141c.
  • step S122 exposure and development are used to remove the third resist layer 141c (step S122).
  • a third light emitting layer 134C is formed on the substrate 30 above the third region 130C, that is, on the portion of the first common charge transport layer 133 corresponding to the third region 130C.
  • a total of 12 processes are required in forming the light emitting layer 143 according to the comparative example in order to form the three types of light emitting layers on the substrate.
  • a total of 10 processes are required, and the number of manufacturing processes is reduced compared to the process of forming the light emitting layer 143 according to the comparative example.
  • the number of times the light-emitting material may be exposed to the developer and the number of times the light-emitting material may be affected by exposure are the same as those in steps S114, S116, S118, and S120 in the process of forming the light-emitting layer 143 according to the comparative example. , S122 five times.
  • steps S55, S58, and S60 are performed three times.
  • the light-emitting layer forming process according to the modified example of the first embodiment it is better to use the light-emitting layer forming process according to the comparative example.
  • the number of manufacturing steps can be reduced.
  • the number of times the luminescent material can be exposed to the developer and the number of times it can be affected by exposure can be reduced.
  • the process of forming the light-emitting layer 34 according to the first embodiment is more efficient than the case of using the light-emitting layer forming process according to the comparative example. can reduce the number of manufacturing steps. Furthermore, the number of times the luminescent material can be exposed to the developer and the number of times it can be affected by exposure can be reduced.
  • the portion corresponding to the first region 30A of the first light-emitting material layer 34a is covered with the resist layer 41 when the exposure and development are performed in step S55. It is in a broken state. Further, when exposure and development are performed in step S58, the portion corresponding to the first region 30A of the first light emitting material layer 34a and the portion corresponding to the second region 30B of the second light emitting material layer 34b are covered with the resist layer 41. It is covered.
  • the first light-emitting layer 134A and the second light-emitting layer 134B are covered with the resist layer 141 during the exposure and development in steps S114 and S118 described above. not in a state of
  • the first light-emitting layer 34A and the second light-emitting layer 34B are exposed to the atmosphere more than the process of forming the light-emitting layer 134 according to the comparative example. It is possible to reduce the possibility of being damaged and degraded.
  • the quantum dots constituting the light-emitting layer 34 are materials that are easily exposed to the atmosphere and deteriorate.
  • indium phosphide that is, at least one of the first quantum dots, the second quantum dots, and the third quantum dots may include indium phosphide. Therefore, indium phosphide can replace the highly toxic cadmium commonly found in quantum dots.
  • FIG. 18 is a cross-sectional view of the pixel 11 included in the display device 100 according to the second embodiment.
  • FIG. 18 is a cross-sectional view at the same position as IX-IX in the pixel 11 shown in FIG.
  • a display device 100 according to the second embodiment has a configuration in which a pixel 11 includes three sub-pixels 21, like the display device 1 according to the modification of the first embodiment.
  • the display device 100 according to the second embodiment differs in configuration from the display device 1 according to the modified example of the first embodiment in the following points.
  • the upper portions of the first pixel electrode 32A, the second pixel electrode 32B, and the third pixel electrode 32C are Individual charge transport layers 39 (first individual charge transport layer 39A, second individual charge transport layer 39B, and third It differs in that it has a separate charge transport layer 39C).
  • the display device 100 according to the second embodiment has the same configuration as the display device 1 according to the modified example of the first embodiment. omitted.
  • a first individual charge transport layer 39A is provided on the upper surface of the first pixel electrode 32A at a position corresponding to the first region 30A of the substrate 30.
  • a second individual charge transport layer 39B is provided on the upper surface of the second pixel electrode 32B at a position corresponding to the second region 30B of the substrate 30.
  • a third individual charge transport layer 39C is provided on the upper surface of the third pixel electrode 32C at a position corresponding to the third region 30C of the substrate 30.
  • the first individual charge transport layer 39A, the second individual charge transport layer 39B, and the third individual charge transport layer 39C may be referred to as individual charge transport layers 39 as a unit when there is no need to distinguish between them.
  • the individual charge transport layer 39 for each pixel electrode 32 By providing the individual charge transport layer 39 for each pixel electrode 32 in this manner, the individual charge transport layer 39 corresponding to each light emitting layer 34 can be provided. That is, the light-emitting layer 34 has a different bandgap depending on the color of emitted light. Therefore, by providing an individual charge transport layer 39 for each light emitting layer 34 according to the bandgap of the light emitting layer 34, the luminous efficiency can be improved.
  • FIG. 19 is a flow chart showing a method for forming the light emitting element layer 31 included in the display device 100 according to the second embodiment.
  • the substrate 30 is prepared (step S21).
  • pixel electrodes 32 are formed on the substrate 30 (step S22).
  • a bank 37 is formed so as to surround the pixel electrode 32 (step S23).
  • the light emitting layer 34 and the individual charge transport layers 39 are formed (step S24), and then the second common charge transport layer 35 is formed on the light emitting layer 34 and the banks 37 (step S25).
  • the common electrode 36 is formed on the second common charge transport layer 35 (step S26).
  • the first common charge transport layer 33 and the light emitting layer 34 are formed in separate steps.
  • the display device 100 according to the second embodiment is different in that the individual charge transport layer 39 is also formed when the light emitting layer 34 is formed in step S24.
  • the other steps are the method for forming the light emitting element layer 31 in the display device 100 according to the second embodiment, and the light emitting element layer in the display device 1 according to the first embodiment and the display device 1 according to the modification of the first embodiment. 31, the description is omitted.
  • the process of forming the light emitting layer 34 and the individual charge transport layer 39 will be described below with reference to FIGS. 20 and 21A to 21M.
  • FIG. 20 is a flow chart showing an example of the process of forming the light emitting layer 34 and the individual charge transport layer 39 included in the display device 100 according to the second embodiment.
  • 21A to 21M are cross-sectional views schematically illustrating intermediate products of the display device 100 according to the second embodiment.
  • a positive photoresist having insulating properties is applied to form a first resist layer 41a (step S71; step l)).
  • step S72 exposure and development are used to remove the portion of the first resist layer 41a formed on the first region 30A of the substrate 30, thereby removing the first resist layer 41a.
  • step S72 exposure and development are used to remove the portion of the first resist layer 41a formed on the first region 30A of the substrate 30, thereby removing the first resist layer 41a.
  • step S72 exposure and development are used to remove the portion of the first resist layer 41a formed on the first region 30A of the substrate 30, thereby removing the first resist layer 41a.
  • step S72 step patterned
  • the first resist layer 41a is exposed through the photomask 51 so that the portion corresponding to the first region 30A is removed in the first resist layer 41a.
  • it is developed with a developing solution and washed.
  • the first resist layer 41a is formed to have a pattern shape from which the portion corresponding to the first region 30A is removed.
  • development can be performed by, for example, spray development, spin development, or ultrasonic development.
  • a first charge transport material layer 39a is formed on the substrate 30 on which the first resist layer 41a having the pattern shape described above is formed (step S73; step n )). That is, above the first region 30A of the substrate 30 from which the first resist layer 41a has been removed, above the exposed first pixel electrode 32A and above the patterned first resist layer 41a. 1. Form a charge transport material layer 39a.
  • the first light-emitting material layer 34a is formed on the first charge-transporting material layer 39a formed in step S73 (step S74; process o)). That is, the first charge transport material layer 39a is coated with a light-emitting material over a range including portions corresponding to the first regions 30A, the second regions 30B, the third regions 30C, and the banks 37, respectively. Form layer 34a.
  • a second resist layer 41b is formed on the first light-emitting material layer 34a formed in step S74 (step S75; step p)).
  • a positive photoresist having insulating properties is applied over a range including portions corresponding to the first region 30A, the second region 30B, the third region 30C, and the bank 37 in the first light emitting material layer 34a.
  • a second resist layer 41b is formed by coating.
  • the first resist layer 41a is exposed through the photomask 51 so that the portion corresponding to the second region 30B of the first resist layer 41a is removed. After that, it is developed with a developing solution and washed. Thus, the portion of the first resist layer 41a corresponding to the second region 30B is removed. Then, the portions of the first charge transport material layer 39a, the first light emitting material layer 34a, and the second resist layer 41b, which are laminated on the removed portion of the first resist layer 41a, are lifted off. In this manner, a second resist layer 41b having a pattern shape in which portions corresponding to the second regions 30B are removed is formed.
  • step S76 a second charge transport material layer 39b is formed on the substrate 30 on which the patterned second resist layer 41b is formed with the portion corresponding to the second region 30B removed (step S77; Step r)).
  • a second light-emitting material containing quantum dots is applied onto the second charge-transporting material layer 39b to form a second light-emitting material layer 34b (step S78; step s)).
  • a third resist layer 41c is formed on the second light emitting material layer 34b (step S79; step u)). That is, a positive photoresist having insulating properties is applied over a range including portions corresponding to the first region 30A, the second region 30B, the third region 30C, and the bank 37 in the second light emitting material layer 34b.
  • a third resist layer 41c is formed by coating.
  • FIGS. 20 and 21J exposure and development are used to remove the portion of the first resist layer 41a formed on the third region 30C of the substrate 30.
  • FIG. the first charge-transporting material layer 39a, the first light-emitting material layer 34a, the second resist layer 41b, the second charge-transporting material layer 39b, the second charge-transporting material layer 39b, and the second charge-transporting material layer 39b are formed on the removed portion of the first resist layer 41a.
  • the third resist layer 41c is patterned by lifting off the light-emitting material layer 34b and the third resist layer 41c (step S80; step v)).
  • step S80 the third charge transport material layer 39c is formed on the substrate 30 on which the patterned third resist layer 41c is formed with the portion corresponding to the third region 30C removed (step S81; Step w)).
  • a third light-emitting material containing quantum dots is applied onto the third charge-transporting material layer 39c to form a third light-emitting material layer 34c (Step S82; Step x)).
  • step S82 the portion of the second resist layer 41b formed on the first light emitting material layer 34a at the position corresponding to the first region 30A is exposed and developed. Remove. Then, the second charge transport material layer 39b portion, the second light emitting material layer 34b portion, the third resist layer 41c, the third charge transport material layer 39c, which are formed on the removed portion of the second resist layer 41b, and the third light-emitting material layer 34c are lifted off so that the first charge-transporting material layer 39a and the first light-emitting material layer 34a formed on the first region 30A are formed into the first individual charge-transporting layer 39A and the first light-emitting material layer 34a, respectively. A light-emitting layer 34A is used.
  • the portion of the third resist layer 41c formed on the second light emitting material layer 34b at the position corresponding to the second region 30B is exposed and developed to remove. Then, by lifting off the third charge transport material layer 39c and the third light emitting material layer 34c formed on the removed portion of the third resist layer 41c, the third charge transport material layer 39c and the third light emitting material layer 34c formed on the second region 30B are lifted off.
  • the second charge-transporting material layer 39b and the second light-emitting material layer 34b are referred to as a second individual charge-transporting layer 39B and a second light-emitting layer 34B, respectively.
  • step S83 As shown in FIG. 21M, the first resist layer 41a, the first charge transport material layer 39a, the first light emitting material layer 34a, the second resist layer 41b, the second resist layer 41b, and the first resist layer 41a formed on the bank 37 are formed on the bank 37.
  • the laminate consisting of the second charge transport material layer 39b, the second light emitting material layer 34b, the third resist layer 41c, the third charge transport material layer 39c, and the third light emitting material layer 34c is also removed.
  • the first individual charge transport layer 39A, the second individual charge transport layer 39B, and the third individual charge transport layer 39C, the first light emitting layer 34A, the second light emitting layer 34B, and the third light emitting layer 34C are formed. to form
  • the laminate formed on the bank 37 is removed in step S83. good.
  • the process of forming the light-emitting layer 34 and the individual charge transport layer 39 has been described with respect to the display device 100 including the pixel 11 including three sub-pixels 21.
  • the pixel 11 may include two sub-pixels 21. good.
  • the process of forming the light emitting layer 34 and the individual charge transport layer 39 in the display device 100 having the pixel 11 including the two sub-pixels 21 is as follows.
  • step S78 shown in FIG. 20 the second resist layer 41b formed on the first light-emitting material layer 34a above the first region 30A is removed by exposure and development. Then, by lifting off the second charge transport material layer 39b and the second light emitting material layer 34b formed on the removed portion of the second resist layer 41b, the first light emitting material layer 34b formed above the first region 30A is lifted off.
  • the charge transport material layer 39a and the first light emitting material layer 34a are referred to as a first individual charge transport layer 39A and a first light emitting layer 34A.
  • the second charge-transporting material layer 39b and the second light-emitting material layer 34b formed above the second region 30B are referred to as the second individual charge-transporting layer 39B and the second light-emitting layer 34B.
  • each light emitting layer and each charge transport layer are formed (step t)).
  • the first discrete charge transport layer 39A contains the first nanoparticles
  • the second discrete charge transport layer 39B contains the second nanoparticles
  • the third discrete charge transport layer 39C contains the third nanoparticles. good too.
  • the ratio of ligands coordinately bonded to each particle satisfies the following relationship. That is, it is preferable that the ratio of ligands coordinately bonded to the second nanoparticles is smaller than the ratio of the ligands coordinately bonded to the first nanoparticles and the third nanoparticles.
  • the ratio of the ligand contained in the individual charge transport layer 39 is small.
  • the laminate removed by lift-off has the largest number of layers in the third region of the first resist layer 41a in step S80. This is the case where the portion corresponding to 30C is removed and lifted off.
  • the portion corresponding to the first region 30A in the second resist layer 41b is removed and lifted off.
  • the charge transport material layer that is included together in the laminate that is removed is the second charge transport material layer 39b that constitutes the second discrete charge transport layer 39B.
  • the ratio of ligands coordinated to the second quantum dots contained in the second charge-transporting material layer 39b constituting the second individual charge-transporting layer 39B is set to By making the ratio of the ligands smaller than the ratio of the ligands, it is possible to reduce the impediment of permeation of the developing solution when the laminate removed by lift-off has the largest number of layers.
  • FIG. 22 is a plan view schematically showing the configuration of the display area 60 of the display device 200 according to the third embodiment and the frame area 61 surrounding the outer circumference of the display area 60.
  • FIG. 23 is a cross-sectional view of the display device 200 shown in FIG. 22 taken along line XXIII-XXIII.
  • 24 is a cross-sectional view schematically illustrating the intermediate product along the XIII-XIII cross section shown in FIG. 23.
  • the configuration of the light emitting element layer 31 in the display area 60 is the same as that of the display device 1 according to the first embodiment. Therefore, the same members are denoted by the same reference numerals, and the description thereof is omitted.
  • the display device 200 according to the third embodiment has the same method of forming the light emitting element layer 31 as the display device 1 according to the first embodiment. Therefore, description of the method for forming the light emitting element layer 31 is omitted. Only the method for forming the common electrode contact portion 52, which will be described later, will be described below.
  • a frame area 61 is formed around the display area 60 as shown in FIGS.
  • a common electrode contact portion 52 that is a connection portion between the common electrode 36 and an external power source 62 is provided in the frame region 61 . That is, the common electrode 36 is provided across both the display area 60 and the frame area 61 .
  • the portion of the common electrode 36 in the frame region 61 is electrically connected to the common electrode contact portion 52 .
  • the frame region 61 is configured such that the first common charge transport layer 33 is not provided.
  • the method of forming the light emitting element layer 31 in the display area 60 of the display device 1 has been described.
  • the first resist layer 41a, the second resist layer 41b, the first light-emitting material layer 34a, and the second light-emitting material layer 34b are formed on the substrate 30. It is formed over the entire region including the first region 30A, the second region 30B, and the bank 37, and finally the first resist layer 41a or the second resist layer 41b is removed and lifted off, thereby forming the first light emitting layer 34A and the second resist layer 34A. 2 light emitting layer 34B is formed.
  • the first resist layer 41a, the second resist layer 41b, the first light-emitting material layer 34a, and the second light-emitting material layer 34b are formed on the substrate 30 by forming the first resist layer 41a, the second resist layer 41b, the first light-emitting material layer 34a, and the second light-emitting material layer.
  • the common electrode contact portion 52 is also formed.
  • the first resist layer 41a, the second resist layer 41b, the first light emitting material layer 34a, and the second light emitting material layer 34b formed on the common electrode contact portion 52 the light emitting element layer 31 shown in FIG.
  • the second common charge transport layer 35 is formed in step S16 in the formation method of 1
  • the second common charge transport layer 35 is removed. That is, after forming the second common charge transport layer 35 and before forming the common electrode 36 in step S17 of FIG. 4, the first resist layer 41a formed on the common electrode contact portion 52 is exposed and exposed. Remove by development. Then, the first light-emitting material layer 34a, the second resist layer 41b, the second light-emitting material layer 34b, and the second common charge transport layer 35 laminated on the removed first resist layer 41a portion are lifted off.
  • the common electrode 36 is formed on and in contact with the common electrode contact portion 52 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

表示装置の製造方法は、ａ）基板の上に第１レジスト層を形成する工程、ｂ）基板の第１領域の上に形成された第１レジスト層を除去して第１レジスト層をパターニングする工程、ｃ）パターニングされた第１レジスト層の上、および第１レジスト層が除去された基板の第１領域の上方に第１発光材料層を形成する工程、ｄ）第１発光材料層の上に第２レジスト層を形成する工程、ｅ）基板の第２領域の上に形成された第１レジスト層を除去し、第２領域の上の第１レジスト層の上に形成された第１発光材料層及び第２レジスト層をリフトオフすることで第２レジスト層をパターニングする工程、及びｆ）パターニングされた第２レジスト層の上、および第２レジスト層が除去された基板の第２領域の上方に第２発光材料層を形成する工程と、を含む。

Description

表示装置の製造方法及び表示装置
　本発明は、表示装置の製造方法及び表示装置に関する。
　特許文献１には、以下の１）から４）の工程を含むリフトオフ法によりＮ色（Ｎは２以上の整数）の発光層をパターン状に形成するＥＬ素子の形成工程が開示されている。
　すなわち、特許文献１で開示された形成工程では、１）第１電極層が形成された基板上に、第１色用フォトレジスト層を形成する第１色用フォトレジスト層形成工程と、２）第１色発光領域の第１色用フォトレジスト層が除去されるように第１色用フォトレジスト層をパターニングする第１色用フォトレジスト層パターニング工程と、３）第１色用フォトレジスト層がパターン状に形成された基板上に、第１色発光層形成用塗工液を塗布し、第１色発光層を形成する第１色発光層形成工程と、４）残存する第１色用フォトレジスト層を除去して、第１色用フォトレジスト層の上の第１色発光層をリフトオフする第１色発光層パターニング工程と、を含み、これら１）から４）の工程を、発光層の色数に応じて繰り返して実施する。
　特許文献１に開示された製造方法では、上記したリフトオフ法により発光層を安定してパターニングすることができる。
特開２００９－８７７６０号公報
　しかしながら、上述した特許文献１では、発光層の色ごとに上記した１）から４）の工程を含むリフトオフ法を繰り返す必要があるため、製造工程数が多くなってしまう。
　本開示の目的は、リフトオフ法を用いて複数の発光層を形成する際に必要となる製造工程数を低減させることができる表示装置の製造方法を提供することにある。
　本開示の一態様に係る表示装置の製造方法は、ａ）基板の上に第１レジスト層を形成する工程と、ｂ）露光及び現像を用いて、前記基板の第１領域の上に形成された前記第１レジスト層を除去して前記第１レジスト層をパターニングする工程と、ｃ）パターニングされた前記第１レジスト層の上、および前記第１レジスト層が除去された前記基板の前記第１領域の上方に第１発光材料層を形成する工程と、ｄ）前記第１発光材料層の上に第２レジスト層を形成する工程と、ｅ）前記基板の第２領域の上に形成された前記第１レジスト層を露光及び現像して除去し、前記第２領域の上の前記第１レジスト層の上に形成された前記第１発光材料層及び前記第２レジスト層をリフトオフすることで前記第２レジスト層をパターニングする工程と、ｆ）パターニングされた前記第２レジスト層の上、および前記第２レジスト層が除去された前記基板の前記第２領域の上方に第２発光材料層を形成する工程と、を含む。
　本開示の一態様に係る表示装置は、複数のサブ画素形成領域に応じて配置された複数の画素電極と、複数の画素電極の上に設けられた第１共通電荷輸送層と、前記第１共通電荷輸送層の上において、各画素電極と対向する位置にそれぞれが設けられた第１発光層及び第２発光層と、前記第１発光層及び前記第２発光層それぞれにおいて光を発する発光領域の端部を規定するように上方に向かって立設されたバンクと、前記第１発光層及び前記第２発光層の双方の上に設けられた共通電極と、前記第１共通電荷輸送層及び前記共通電極は前記バンクの上に配置されており、平面視において前記バンクと重畳する位置であって、前記第１共通電荷輸送層と前記共通電極との間に設けられたレジスト層と、を備える。
第１実施形態に係る表示装置の表示領域の構成を模式的に示す平面図である。 第１実施形態に係る表示装置が含む画素を模式的に示す平面図である。 図２に示される画素におけるＩＩＩ－ＩＩＩでの断面図である。 第１実施形態に係る表示装置が備える発光素子層の形成方法を示すフローチャートである。 第１実施形態に係る表示装置が備える発光層の形成工程の一例を示すフローチャートである。 第１実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態に係る表示装置の表示領域における構成を模式的に示す断面図である。 第１実施形態の変形例に係る表示装置が含む画素を模式的に示す平面図である。 図８に示される画素におけるＩＸ－ＩＸでの断面図である。 第１実施形態の変形例に係る表示装置が備える発光層の形成工程の一例を示すフローチャートである。 第１実施形態の変形例に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態の変形例に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態の変形例に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態の変形例に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態の変形例に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態の変形例に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態の変形例に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態の変形例に係る表示装置の中間品を模式的に図示する断面図である。 第１実施形態の変形例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置が備える発光層の形成工程の一例を示すフローチャートである。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 比較例に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置が備える画素における断面図である。 第２実施形態に係る表示装置が備える発光素子層の形成方法を示すフローチャートである。 第２実施形態に係る表示装置が備える発光層及び個別電荷輸送層の形成工程の一例を示すフローチャートである。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第２実施形態に係る表示装置の中間品を模式的に図示する断面図である。 第３実施形態に係る表示装置の表示領域および表示領域の外周を囲む額縁領域の構成を模式的に示す平面図である。 図２２に示す表示装置のＸＸＩＩＩ－ＸＸＩＩＩ断面図である。 図２３に示すＸＩＩＩ－ＸＩＩＩ断面における中間品を模式的に図示する断面図である。
　以下、本開示の実施形態および変形例を、図面を参照しながら説明する。なお、以下ではすべての図を通じて同一または相当する部材には同一の参照符号を付して、その重複する説明を省略する。また、以下に説明する実施形態及び変形例は、本開示の一例に過ぎず、本開示は、実施形態および変形例に限定されない。この実施形態および変形例以外であっても、本開示の技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
　なお、以下においては、「同層」とは同一のプロセス（成膜工程）にて形成されていることを意味し、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。
　［第１実施形態］
　（表示装置）
　図１を参照して、第１実施形態に係る表示装置１の構成について説明する。図１は、第１実施形態に係る表示装置１の表示領域６０の構成を模式的に示す平面図である。表示装置１は、有機ＥＬディスプレイまたは量子ドット発光ダイオード（ＱＬＥＤ）ディスプレイ等の表示装置である。以下では、表示装置１がＱＬＥＤディスプレイである場合を例に挙げて説明する。
　図１に示されるように、表示装置１は、表示領域６０（有効表示領域）において複数の画素１１を含む。複数の画素１１は、表示領域６０においてマトリクス状に配列されている。
　各画素１１は、図２に示されるように、第１サブ画素２１Ａ、及び第２サブ画素２１Ｂから構成される。図２は、第１実施形態に係る表示装置１が含む画素１１を模式的に示す平面図である。
　図２に示されるように、表示装置１では、第１サブ画素２１Ａ及び第２サブ画素２１Ｂは、紙面の左右方向に並んで配置されている。図２に示す例では、第１サブ画素２１Ａ及び第２サブ画素２１Ｂの順に並んで配置されている。なお、第１サブ画素２１Ａ及び第２サブ画素２１Ｂを特に区別して説明する必要がない場合は、単に、サブ画素２１と称する。
　表示装置１において画素１１が配列されている表示領域６０の断面構造は、図３に示される構造となる。図３は、の第１実施形態に係る表示装置１の表示領域６０における構成を模式的に示す断面図である。図３は、図２に示される画素１１におけるＩＩＩ－ＩＩＩでの断面図である。
　すなわち、図３に示されるように、表示装置１は、基板３０と発光素子層３１とバンク３７とを備える。発光素子層３１は、画素電極３２、第１共通電荷輸送層３３、発光層３４、第２共通電荷輸送層３５、及び共通電極３６を備える。そして、表示装置１では、この発光素子層３１及びバンク３７を基板３０の上に配置した構成となっている。
　なお、基板３０は、特に図示しないが、例えば、透光性を有する支持基板上に樹脂層、バリア層、及び薄膜トランジスタ層（ＴＦＴ層）等がそれぞれ積層されて形成されている。そして、画素電極３２は、不図示のコンタクトホールの内部に設けられた接続導体を介して、ＴＦＴ層の薄膜トランジスタに電気的に接続される。
　画素電極３２及び発光層３４は、サブ画素２１ごとに設けられる。本明細書では、第１サブ画素２１Ａに対応する画素電極３２及び発光層３４を、第１画素電極３２Ａ及び第１発光層３４Ａと称する。また、第２サブ画素２１Ｂに対応する画素電極３２及び発光層３４を第２画素電極３２Ｂ及び第２発光層３４Ｂと称する。
　なお、第１画素電極３２Ａ及び第２画素電極３２Ｂそれぞれは、第１発光層３４Ａ及び第２発光層３４Ｂそれぞれと対向する位置に設けられている。そして、基板３０において、第１サブ画素２１Ａの形成領域であって、第１画素電極３２Ａが設けられる領域を第１領域３０Ａと称する。また、第２サブ画素２１Ｂの形成領域であって、第２画素電極３２Ｂが設けられる領域を第２領域３０Ｂと称する。
　第１共通電荷輸送層３３、第２共通電荷輸送層３５、及び共通電極３６は、第１サブ画素２１Ａ及び第２サブ画素２１Ｂに跨って設けられる。
　具体的には、図３に示されように、基板３０の上には複数の画素電極３２がサブ画素２１ごとに設けられ、複数の画素電極３２の上には、第１共通電荷輸送層３３が設けられている。さらに、第１共通電荷輸送層３３の上において、複数の発光層３４が、平面視において各画素電極３２と対向して設けられる。
　各発光層３４の周縁はバンク３７によって囲まれている。バンク３７は、基板３０の上に設けられており、その断面形状は、上に向かって先細となるテーパー形状となっている。バンク３７は、マトリクス状に配された複数の画素１１をそれぞれ区画するとともに、各画素１１を構成する複数のサブ画素２１をそれぞれ区画することができるように例えば升目形状となっている。
　複数の発光層３４の上には、第２共通電荷輸送層３５が設けられ、第２共通電荷輸送層３５の上には共通電極３６が設けられる。
　なお、図３では、発光素子層３１は、画素電極３２、第１共通電荷輸送層３３、発光層３４、第２共通電荷輸送層３５、及び共通電極３６を積層させた構成となっているがこれに限定されるものではない。例えば、発光素子層３１は、画素電極３２と第１共通電荷輸送層３３との間に第１電荷注入層（不図示）が、第２共通電荷輸送層３５と共通電極３６との間に第２電荷注入層（不図示）がそれぞれ設けられた構成であってもよい。
　また、画素電極３２が発光層３４に電荷を適切に注入できる場合、発光素子層３１は必ずしも第１共通電荷輸送層３３を備える必要がない。この場合、発光素子層３１は、画素電極３２が発光層３４と直接、接する構成となる。また、共通電極３６から発光層３４に電荷を適切に注入できる場合、発光素子層３１は必ずしも第２共通電荷輸送層３５を備える必要はない。この場合、発光素子層３１は、共通電極３６が発光層３４と接して、覆う構成となる。
　上記した構成を有する表示装置１では、画素電極３２と共通電極３６との間に電位差が与えられると、画素電極３２から第１共通電荷輸送層３３を経由して発光層３４に第１電荷が注入される。また、共通電極３６から第２共通電荷輸送層３５を経由して発光層３４に第２電荷が注入される。その結果、発光層３４において第１電荷及び第２電荷が再結合し、発光層３４が光を発する。
　なお、表示装置１は、第１電荷は、電子である。また、第２電荷は、正孔である。また、画素電極３２は、陰極である。また、共通電極３６は、陽極である。また、第１共通電荷輸送層３３は、電子輸送層である。また、第２共通電荷輸送層３５は、正孔輸送層である。
　また、表示装置１は、以下の構成を有するものとしてもよい。すなわち、第１電荷は、正孔である。また、第２電荷は、電子である。また、画素電極３２は、陽極である。また、共通電極３６は、陰極である。また、第１共通電荷輸送層３３は、正孔輸送層である。また、第２共通電荷輸送層３５は、電子輸送層である。
　（発光素子層を構成する各層の材料）
　画素電極３２及び共通電極３６は、導電性材料により構成される。導電性材料は、例えば、金属及び透明導電性酸化物からなる群より選択される少なくとも１種を含む。金属は、例えば、Ａｌ、Ｃｕ、Ａｕ及びＡｇからなる群より選択される少なくとも１種を含む。透明導電性酸化物は、例えば、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、アルミニウム亜鉛酸化物（ＡＺＯ）及びホウ素亜鉛酸化物（ＢＺＯ）からなる群より選択される少なくとも１種を含む。画素電極３２及び共通電極３６は、１種の導電性材料により構成されるひとつの層であってもよいし、互いに異なる２種以上の導電性材料からなるふたつ以上の層の積層体であってもよい。ふたつ以上の層が、金属からなる層及び透明導電性酸化物からなる層の両方を含んでもよい。
　第１共通電荷輸送層３３または第２共通電荷輸送層３５が電子輸送層となる場合、電子輸送層は以下の電子輸送性材料により構成される。すなわち、電子輸送性材料は、例えば、酸化亜鉛、酸化チタン及び酸化ストロンチウムチタンからなる群より選択される少なくとも１種を含む。酸化亜鉛を含む電子輸送性材料としては、例えば、ＺｎＯ、ＭｇＺｎＯ、ＡｌＺｎＯ、ＬｉＺｎＯ等が挙げられる。また、酸化チタンを含む電子輸送性材料としては、例えば、ＴｉＯ２等が挙げられる。酸化ストロンチウムチタンを含む電子輸送性材料としては、例えば、ＳｒＴｉＯ３等が挙げられる。電子輸送性材料は、１種の物質からなる電子輸送性材料であってもよいし、２種以上の物質の混合物からなる電子輸送性材料であってもよい。
　一方、第１共通電荷輸送層３３または第２共通電荷輸送層３５が正孔輸送層となる場合、正孔輸送層は以下の正孔輸送性材料により構成される。すなわち、正孔輸送性材料は、例えば、正孔輸送性無機材料及び正孔輸送性有機材料からなる群より選択される少なくとも１種を含む。正孔輸送性無機材料は、例えば、金属の酸化物、窒化物及び炭化物からなる群より選択される少なくとも１種を含む。金属は、Ｚｎ、Ｃｒ、Ｎｉ、Ｔｉ、Ｎｂ、Ａｌ、Ｓｉ、Ｍｇ、Ｔａ、Ｈｆ、Ｚｒ、Ｙ、Ｌａ、Ｗ、Ｓｒ及びＭｏからなる群より選択される少なくとも１種を含む。正孔輸送性有機材料は、４,４´，４´´－トリス（９－カルバゾイル）トリフェニルアミン（ＴＣＴＡ）、４，４´－ビス［Ｎ－（１－ナフチル）－Ｎ－フェニル－アミノ］－ビフェニル（ＮＰＢ）、亜鉛フタロシアニン（ＺｎＰＣ）、ジ［４－（Ｎ，Ｎ－ジトリルアミノ）フェニル］シクロヘキサン（ＴＡＰＣ）、４，４´－ビス（カルバゾル－９－イル）ビフェニル（ＣＢＰ）、２，３，６，７，１０，１１－ヘキサシアノ－１，４，５，８，９，１２－ヘキサアザトリフェニレン（ＨＡＴＣＮ）、ポリ（Ｎ－ビニルカルバゾール）（ＰＶＫ）、ポリ（２，７－（９,９－ジ－ｎ－オクチルフルオレン）－（１，４－フェニレン－（（４－第２ブチルフェニル）イミノ）－１，４－フェニレン（ＴＦＢ）、ポリ（トリフェニルアミン）誘導体（Ｐｏｌｙ－ＴＰＤ）、ポリ（３,４－エチレンジオキシチオフェン）／ポリ（４－スチレンスルホン酸)（ＰＥＤＯＴ－ＰＳＳ）からなる群より選択される少なくとも１種を含む。なお、上記にて列挙した材料は、正孔輸送性材料の一例であって、これに限定されるものではない。また、正孔輸送性材料は、１種の物質からなる正孔輸送性材料であってもよいし、２種以上の物質の混合物からなる正孔輸送性材料であってもよい。
　発光層３４は、発光材料として量子ドットを含む。量子ドットは、例えば、１００ｎｍ以下の粒子径を有する半導体微粒子である。半導体微粒子は、例えば、ＩＩ－ＶＩ族化合物、ＩＩＩ－Ｖ族化合物、ＩＶ族化合物、及びＩ－ＩＩＩ－ＶＩ族化合物からなる群より選択される少なくとも１種を含む。ＩＩ－ＶＩ族化合物は、例えば、ＭｇＳ、ＭｇＳｅ、ＭｇＴｅ、ＣａＳ、ＣａＳｅ、ＣａＴｅ、ＳｒＳ、ＳｒＳｅ、ＳｒＴｅ、ＢａＳ、ＢａＳｅ、ＢａＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅ、ＺｎＴｅＳｅ、及びＣｄＴｅＳｅからなる群より選択される少なくとも１種を含む。ＩＩＩ－Ｖ族化合物は、例えば、ＧａＡｓ、ＧａＰ、ＩｎＮ、ＩｎＡｓ、ＩｎＰ及びＩｎＳｂからなる群より選択される少なくとも１種を含む。ＩＶ族化合物は、例えば、Ｓｉ及びＧｅからなる群より選択される少なくとも１種を含む。また、Ｉ－ＩＩＩ－ＶＩ族化合物は、Ａｇ-Ｉｎ-Ｇａ-Ｓ、及びＡｇ（Ｉｎ，Ｇａ）Ｓｅ２を含む。半導体微粒子は、当該結晶からなる半導体微粒子であってもよいし、コア／シェル構造を有し当該結晶からなるコア及び広いバンドギャップを有するシェル材料からなり当該コアをオーバーコートするシェルを備える半導体微粒子であってもよい。
　以上のように、発光層３４は量子ドットを含む構成となっているが発光層３４は、有機蛍光体を含む構成であってもよい。ただし、発光層３４が量子ドットを含む構成の方が、発光層３４を露光および現像を利用して形成するにあたり発光層３４に生じるダメージを抑制できる点で好適である。すなわち、発光層３４が有機蛍光体を含む構成の場合、発光層３４において有機膜が形成される。このため、有機蛍光体を含む発光層３４の現像を行う場合、発光層３４が量子ドットを含む構成のときよりも現像能力が高い現像液を用いる必要がある。それゆえ、発光層３４が有機蛍光体を含む構成の場合、発光層３４が量子ドットを含む構成よりも発光層３４に与える現像液の影響が強くなり発光層３４により大きなダメージが生じる可能性がある。
　（発光素子層の形成方法）
　図４は、第１実施形態に係る表示装置１が備える発光素子層３１の形成方法を示すフローチャートである。
　図４に示されるように、まず基板３０が準備される（ステップＳ１１）。次に、画素電極が形成される（ステップＳ１２）。すなわち、基板３０の上において、複数の画素電極３２が形成される。本実施形態では、基板３０の上において、第１発光層３４Ａが形成される予定の領域である第１領域３０Ａ、及び第２発光層３４Ｂが形成される予定の領域である第２領域３０Ｂがあらかじめ規定されている。基板３０の第１領域３０Ａの上には第１画素電極３２Ａが設けられている。基板３０の第２領域３０Ｂの上には第２画素電極３２Ｂが設けられている。
　次に、バンク３７が形成される（ステップＳ１３）。バンク３７は、例えば、フォトリソグラフィまたは蒸着により、各画素１１を構成する複数のサブ画素２１をそれぞれ区画するように形成される。具体的には、表示装置１を平面視したとき、基板３０の上に形成された第１画素電極３２Ａおよび第２画素電極３２Ｂを囲むように基板３０の上にバンク３７が設けられる。
　なお、レジスト層４１の剥離性を向上させる観点から、バンク３７の側面と基板３０の主面とがなす角度は大きい方が好ましい。例えば、バンク３７の側面と基板３０の主面とがなす角度は、５度以上、１７０度以下の範囲の角度とすることが好適である。
　バンク３７の形成後、第１共通電荷輸送層３３が形成される（ステップＳ１４）。すなわち、複数の画素電極３２、ならびに各画素電極３２を囲うように配置されたバンク３７がそれぞれ設けられた基板３０の上に第１共通電荷輸送層３３が蒸着または塗布により形成される。
　次に、発光層３４が形成される（ステップＳ１５）。すなわち、ステップＳ１４で形成された第１共通電荷輸送層３の上において、例えば、リフトオフ法を利用して発光層３４が形成される。なお、発光層３４の形成工程の詳細については後述する。
　次に、第２共通電荷輸送層３５が形成される（ステップＳ１６）。すなわち、発光層３４の形成工程の実施後、複数の発光層３４及びバンク３７の上に、第２共通電荷輸送層３５が形成される。そして、この第２共通電荷輸送層３５の上において共通電極３６が形成される（ステップＳ１７）。
　このようにして、第１実施形態に係る表示装置１が備える発光素子層３１を基板３０の上に形成することができる。
　（発光層の形成工程）
　次に、ステップＳ１５に示される発光層３４の形成工程について、図５、及び図６Ａから図６Ｈを参照して説明する。図５は、第１実施形態に係る表示装置１が備える発光層３４の形成工程の一例を示すフローチャートである。図６Ａから図６Ｈは、第１実施形態に係る表示装置１の中間品を模式的に図示する断面図である。
　なお、発光層３４の形成工程において利用する、後述の第１レジスト層４１ａ、第２レジスト層４１ｂ、および第３レジスト層４１ｃそれぞれを特に区別して示す必要がない場合、単にレジスト層４１と称する場合がある。
　図５及び図６Ａに示されるように、基板３０の上方、つまり第１共通電荷輸送層３３の上に、絶縁性を有するポジ型のフォトレジストを塗布して第１レジスト層４１ａを形成する（ステップＳ４１；工程ａ））。
　次に、図５及び図６Ｂに示されるように、露光及び現像を用いて、基板３０の第１領域３０Ａの上に形成された第１レジスト層４１ａ部分を除去して、第１レジスト層４１ａをパターニングする（ステップＳ４２；工程ｂ））。すなわち、第１レジスト層４１ａにおいて、第１領域３０Ａに対応する部分が除去されるようにフォトマスク５１を介して第１レジスト層４１ａを露光する。その後、現像液により現像し、洗浄する。このようにして、第１領域３０Ａと対応する部分が除去されたパターン形状を有する第１レジスト層４１ａが形成される。なお、現像は、例えば、スプレー現像、スピン現像、または超音波現像によって行うことができる。
　次に、図５及び図６Ｃに示されるように、上記したパターン形状を有する第１レジスト層４１ａが形成された基板３０の上に第１発光材料層３４ａを形成する（ステップＳ４３；工程ｃ））。つまり、第１レジスト層４１ａが除去された基板３０の第１領域３０Ａの上方であって、露出している第１共通電荷輸送層３３の上、及びパターニングされた第１レジスト層４１ａの上にそれぞれ量子ドットを含有する第１発光材料を塗布して第１発光材料層３４ａを形成する。
　以上のようにして、基板３０における第１領域３０Ａの上方であって、第１共通電荷輸送層３３の上に第１発光材料層３４ａを形成することができる。本開示の発光層３４の形成工程は、上記したステップＳ４１からステップＳ４３と同様な処理を繰り返し、第２発光材料層３４ｂについても、基板３０における第２領域３０Ｇの上方に積層させることができる。
　具体的には、図５、及び図６Ｄから図６Ｇに示されるようにして、基板３０における第２領域３０Ｂの上方であって、第１共通電荷輸送層３３の上に第２発光材料層３４ｂが積層され、最終的に第１発光層３４Ａ、第２発光層３４Ｂが形成される。
　すなわち、図５及び図６Ｄに示されるように、ステップＳ４３で形成した第１発光材料層３４ａの上に、第２レジスト層４１ｂを形成する（ステップＳ４４；工程ｄ））。つまり、第１発光材料層３４ａにおける、第１領域３０Ａ、第２領域３０Ｂ、及びバンク３７それぞれに対応する部分を含む範囲の上に、絶縁性を有するポジ型のフォトレジストを塗布して第２レジスト層４１ｂを形成する。
　そして、図５及び図６Ｅに示されるように、露光および現像を用いて、基板３０の第２領域３０Ｂの上に形成された第１レジスト層４１ａ部分を除去する。そして、第１レジスト層４１ａの除去される部分の上に形成された第１発光材料層３４ａ及び第２レジスト層４１ｂをリフトオフすることで、第２レジスト層４１ｂをパターニングする（ステップＳ４５；工程ｅ））。
　すなわち、第１レジスト層４１ａの第２領域３０Ｂと対応する部分が除去されるようにフォトマスク５１を介して第１レジスト層４１ａを露光する。その後、現像液により現像し、洗浄する。このようにして、第１レジスト層４１ａにおける第２領域３０Ｂと対応する部分が除去される。そして、この第１レジスト層４１ａの除去される部分の上に積層された第１発光材料層３４ａ部分及び第２レジスト層４１ｂ部分がリフトオフされる。このようにして、第２領域３０Ｂと対応する部分が除去されたパターン形状を有する第２レジスト層４１ｂが形成される。
　なお、リフトオフされる際に除去される第１レジスト層４１ａ部分および第２レジスト層４１ｂ部分は、基板３０に向かって先細となる逆テーパー形状となるように形成される。リフトオフされる際に除去される第１レジスト層４１ａ部分および第２レジスト層４１ｂ部分は、逆テーパー形状に限定されるものではなく、基板３０から上方に向かって先細となる順テーパー形状であってもよい。ただし、レジスト層４１における除去される部分が逆テーパー形状となっている方が、第１レジスト層４１ａまで現像液が下込みやすくなるため、第１レジスト層４１ａを剥離しやすくすることができる。
　ステップＳ４５の後、第２領域３０Ｂと対応する部分が除去されたパターン形状を有する第２レジスト層４１ｂが形成された基板３０の上に第２発光材料層３４ｂを形成する（ステップＳ４６；工程ｆ））。つまり、図６Ｆに示されるように、第１レジスト層４１ａが除去された基板３０の第２領域３０Ｂの上方であって、露出している第１共通電荷輸送層３３の上、及びパターニングされた第２レジスト層４１ｂの上にそれぞれ量子ドットを含有する第２発光材料を塗布して第２発光材料層３４ｂを形成する。
　そして、図５及び図６Ｇに示されるように、第１領域３０Ａに対応する位置にある第１発光材料層３４ａの上に形成された第２レジスト層４１ｂ部分を露光及び現像して除去する。そして、第２レジスト層４１ｂの除去される部分の上に形成された第２発光材料層３４ｂ部分をリフトオフすることで、前記第１領域３０Ａの上に形成された第１発光材料層３４ａを第１発光層３４Ａとする。また、第２領域３０Ｂの上に形成された第２発光材料層３４ｂを第２発光層３４Ｂとする。このようにして第１発光層３４Ａ及び第２発光層３４Ｂを形成する。（ステップＳ４７；工程ｇ））。
　ステップＳ４７を実施する際、図６Ｇに示されるように、露光および現像を用いて、バンク３７の上の第１レジスト層４１ａを除去し、バンク３７の上方に形成された第１発光材料層３４ａ部分、第２レジスト層４１ｂ部分、及び第２発光材料層３４ｂ部分をリフトオフする。
　なお、ステップＳ４７において行われる現像は、有機溶剤現像によって行われてもよい。有機溶剤現像の場合、露光は必ずしも行う必要がない。また、露光を行う場合であっても、露光による発光層３４の劣化を抑制することができる。
　以上のようにして、基板３０の上に、第１画素電極３２Ａ及び第１共通電荷輸送層３３を介して第１発光層３４Ａを形成することができる。また、基板３０の上に、第２画素電極３２Ｂ及び第１共通電荷輸送層３３を介して第２発光層３４Ｂを形成することができる。
　なお、上記した発光層３４の形成工程では、バンク３７の上における第１レジスト層４１ａ、第１発光材料層３４ａ、第２レジスト層４１ｂ、および第２発光材料層３４ｂの積層体を取り除いていた。しかしながら、図６Ｈに示されるように、バンク３７の上において、この積層体を残したままであってもよい。
　図６Ｈに示されるようにバンク３７の上において第１レジスト層４１ａ、第１発光材料層３４ａ、第２レジスト層４１ｂ、および第２発光材料層３４ｂの積層体を残して発光層３４を形成する場合、表示装置１の画素１１は、図７に示す断面構造となる。図７は、第１実施形態に係る表示装置１の表示領域６０における構成を模式的に示す断面図である。図７は、図３と同様に図２に示される画素１１におけるＩＩＩ－ＩＩＩでの断面図である。
　図７に示されるように、表示装置１の表示領域６０では、第１領域３０Ａおよび第２領域３０Ｂに応じて、第１画素電極３２Ａおよび第２画素電極３２Ｂがそれぞれ配置されている。
　第１画素電極３２Ａおよび第２画素電極３２Ｂの上には第１共通電荷輸送層３３が設けられている。さらに第１共通電荷輸送層３３の上において、第１画素電極３２Ａと対向する位置に第１発光層３４Ａが、第２画素電極３２Ｂと対向する位置に第２発光層３４Ｂがそれぞれ設けられている。また、第１発光層３４Ａおよび第２発光層３４Ｂの双方の上には第２共通電荷輸送層３５を介して共通電極３６が設けられている。
　さらにまた、第１発光層３４Ａ及び第２発光層３４Ｂそれぞれにおいて、光を発する発光領域の端部を規定するように基板３０から上方に向かって立設するようにバンク３７が形成されている。
　第１共通電荷輸送層３３及び共通電極３６は、バンク３７の上にも配置されている。表示装置１を平面視したとき、バンク３７と重畳する位置において、第１共通電荷輸送層３３と共通電極３６との間には、第１レジスト層４１ａおよび第２レジスト層４１ｂが形成されたまま残されている。つまり、バンク３７の上には、第１レジスト層４１ａ、第１発光材料層３４ａ、第２レジスト層４１ｂ、第２発光材料層３４ｂの順に下層から上層に向かって積層された積層体が第１共通電荷輸送層３３と共通電極３６との間に形成されている。
　このようにバンク３７の上に第１レジスト層４１ａおよび第２レジスト層４１ｂを含む積層体が形成されるため、バンク３７の上において、第１共通電荷輸送層３３と共通電極３６との間の距離を保つことができる。このため、両者が近接しリーク電流が発生することを防ぐことができる。
　また、第１レジスト層４１ａが第１発光材料層３４ａと第１共通電荷輸送層３３との間に、第２レジスト層４１ｂが第２発光材料層３４ｂと第１発光材料層３４ａとの間にそれぞれ配置されている。このため、第１共通電荷輸送層３３を通じて流れた電流がバンク３７の上の第１発光材料層３４ａまたは第２発光材料層３４ｂにリークして、発光させてしまうことを防ぐことができる。
　さらにまた、図７に示されるように第１レジスト層４１ａは、バンク３７の肩部３７ａの上にも積層されている。ここでバンク３７の肩部３７ａとは、バンク３７の上底とバンク３７の側面とを接続する部分である。このバンク３７の肩部３７ａでは薄膜化しやすく、第１共通電荷輸送層３３と共通電極３６との間の距離が短くなる。そこで、第１レジスト層４１ａをバンク３７の肩部３７ａの上に積層させることで、第１共通電荷輸送層３３と共通電極３６との間が近接し、リーク電流が発生することを防ぐことができる。
　（変形例）
　なお、上記した第１実施形態に係る表示装置１では、各画素１１は、図２に示されるように、第１サブ画素２１Ａ、及び第２サブ画素２１Ｂから構成されていた。しかしながら、画素１１を構成するサブ画素２１はこの２つに限定されるものではない。例えば、図８に示すように画素１１は、第１サブ画素２１Ａ、第２サブ画素２１Ｂ、及び第３サブ画素２１Ｃから構成されていてもよい。図８は、第１実施形態の変形例に係る表示装置１が含む画素１１を模式的に示す平面図である。
　図８に示されるように、第１実施形態の変形例に係る表示装置１では、第１サブ画素２１Ａ，第２サブ画素２１Ｂ、及び第３サブ画素２１Ｃは、紙面の左右方向に並んで配置されている。図８に示す例では、第１サブ画素２１Ａ、第２サブ画素２１Ｂ、及び第３サブ画素２１Ｃの順に並んで配置されている。なお、第１サブ画素２１Ａ、第２サブ画素２１Ｂ、及び第３サブ画素２１Ｃを特に区別して説明する必要がない場合は、単に、サブ画素２１と称する。第１サブ画素２１Ａ、第２サブ画素２１Ｂ、及び第３サブ画素２１Ｃそれぞれは、緑色、赤色，及び青色の光をそれぞれ発するサブ画素とすることができる。
　変形例に係る表示装置１において画素１１が配列されている表示領域６０の断面構造は、図９に示される構造となる。図９は、第１実施形態の変形例に係る表示装置１の表示領域６０における構成を模式的に示す断面図である。図９は、図８に示される画素１１におけるＩＸ－ＩＸでの断面図である。
　なお、本明細書では、第３サブ画素２１Ｃに対応する画素電極３２及び発光層３４を、第３画素電極３２Ｃ及び第３発光層３４Ｃと称する。第３画素電極３２Ｃは、第３発光層３４Ｃと対向する位置に設けられている。そして、基板３０において、第３画素電極３２Ｃが設けられる領域を第３領域３０Ｃと称する。
　（発光層の形成工程）
　以下において、第１発光層３４Ａ、第２発光層３４Ｂ、及び第３発光層３４Ｃの形成工程について図１０、図１１Ａ－図１１Ｅを参照して説明する。
　図１０は、第１実施形態の変形例に係る表示装置１が備える発光層３４の形成工程の一例を示すフローチャートである。図１１Ａから図１１Ｅは、第１実施形態の変形例に係る表示装置１の中間品を模式的に図示する断面図である。
　図１０示されるように、基板３０の上方、すなわち第１共通電荷輸送層３３の上に第１レジスト層４１ａを形成する（ステップＳ５１；工程ａ））。すなわち、基板３０において、第１発光層３４Ａが形成される予定の領域である第１領域３０Ａ、第２発光層３４Ｂが形成される予定の領域である第２領域３０Ｂ、および第３発光層３４Ｃが形成される予定の領域である第３領域３０Ｃがあらかじめ規定されている。基板３０の第１領域３０Ａの直上には第１画素電極３２Ａが設けられている。基板３０の第２領域３０Ｂの直上には第２画素電極３２Ｂが設けられている。基板３０の第３領域３０Ｃの直上には第３画素電極３２Ｃが設けられている。この第１領域３０Ａ、第２領域３０Ｂ、及び第３領域３０Ｃを含む範囲の上方であって、第１共通電荷輸送層３３の上に絶縁性を有するポジ型のフォトレジストを塗布して第１レジスト層４１ａを形成する。
　なお、これ以降のステップＳ５２からステップＳ５６（工程ｂ）から工程ｆ））までの処理は、図５に示されるステップＳ４２からステップＳ４６までの処理と同様であるため説明は省略する。
　ステップＳ５６において、第２領域３０Ｂの上方の、露出している第１共通電荷輸送層３３の上、及びパターニングされた第２レジスト層４１ｂの上に、第２発光材料層３４ｂが形成される。第２発光材料層３４ｂの形成後、図１０及び図１１Ａに示されるように、この第２発光材料層３４ｂの上に第３レジスト層４１ｃを形成する（ステップＳ５７；工程ｈ））。すなわち、第２発光材料層３４ｂにおける、第１領域３０Ａ、第２領域３０Ｂ、第３領域３０Ｃ、及びバンク３７それぞれに対応する部分を含む範囲の上に、絶縁性を有するポジ型のフォトレジストを塗布して第３レジスト層４１ｃを形成する。
　次に、図１０及び図１１Ｂに示されるように、露光および現像を用いて、基板３０の第３領域３０Ｃの上に形成された第１レジスト層４１ａ部分を除去する。そして、第３領域３０Ｃの上の、第１レジスト層４１ａの除去される部分の上に形成された第１発光材料層３４ａ、第２レジスト層４１ｂ、第２発光材料層３４ｂ、及び第３レジスト層４１ｃをリフトオフすることで、第３レジスト層４１ｃをパターニングする（ステップＳ５８；工程ｉ））。
　すなわち、第１レジスト層４１ａの第３領域３０Ｃと対応する部分が除去されるようにフォトマスク５１を介して第１レジスト層４１ａを露光する。その後、現像液により現像し、洗浄する。このようにして、第１レジスト層４１ａにおける第３領域３０Ｃと対応する部分が除去される。そして、この第１レジスト層４１ａの除去される部分の上に積層された第１発光材料層３４ａ部分、第２レジスト層４１ｂ部分、第２発光材料層３４ｂ部分、及び第３レジスト層４１ｃ部分がリフトオフされる。このようにして、第３領域３０Ｃと対応する部分が除去されたパターン形状を有する第３レジスト層４１ｃが形成される。
　なお、第１レジスト層４１ａ、第２レジスト層４１ｂ、及び第３レジスト層４１ｃそれぞれのリフトオフされる際に除去される部分は、基板３０に向かって先細となった逆テーパー形状となるように形成される。第１レジスト層４１ａ、第２レジスト層４１ｂ、及び第３レジスト層４１ｃそれぞれのリフトオフされる際に除去される部分は、逆テーパー形状に限定されるものではなく、基板３０から上方に向かって先細となった順テーパー形状であってもよい。ただし、レジスト層４１における除去される部分が逆テーパー形状となっている方が、第１レジスト層４１ａまで現像液が下込みやすくなるため、第１レジスト層４１ａを剥離しやすくすることができる。
　また、第１レジスト層４１ａ、第２レジスト層４１ｂ、及び第３レジスト層４１ｃそれぞれの厚さは、数百ｎｍとすることができる。また、第１レジスト層４１ａ、第２レジスト層４１ｂ、及び第３レジスト層４１ｃはこの順に薄くなっている。換言すると、より下層に積層されるレジスト層４１ほど厚さが薄くなっている。このため、第１レジスト層４１ａ、第２レジスト層４１ｂ、および第３レジスト層４１ｃを含む積層体をリフトオフする際、この積層体を基板３０から剥離しやすくすることができる。
　また、第１レジスト層４１ａ、第２レジスト層４１ｂ、及び第３レジスト層４１ｃそれぞれの上面には撥液成分を含む撥液層が形成されてもよい。撥液成分は、例えば、パーフルオロアルキル化合物が挙げられる。レジスト層４１に含まれる撥液成分の割合は、０．０１重量％以上、１．００重量％以下の範囲の値であることが好ましい。特には０．１重量％以上、１．００重量％以下の範囲の値であることがより好ましい。なお、撥液性とは、より具体的には、発光材料層（第１発光材料層３４ａ、第２発光材料層３４ｂ、及び第３発光材料層３４ｃ）に含まれる溶媒を撥ねる性質である。
　レジスト層４１に撥液成分が含まれる場合、レジスト層４１の固化時に撥液成分がレジスト層４１の上面側に移動する。これにより、レジスト層４１の上面側は、濃度が高い撥液成分を含んだ撥液層となる。また、レジスト層４１の下面側は、上面側より撥液成分の濃度が低くなる。
　このようにレジスト層４１に撥液成分が含まれる場合、レジスト層４１の上に積層される発光材料層の溶媒が下層側に流れることを防ぐことができるため、発光材料層に含まれる溶媒の量を低減させることができる。また、レジスト層４１を、撥液成分を含まないレジスト層よりも薄くすることができ、現像による除去を容易とすることができる。
　ステップＳ５８において現像で用いる現像液は、第３領域３０Ｃにおいて、第１レジスト層４１ａの上に形成された第１発光材料層３４ａ、第２レジスト層４１ｂ、第２発光材料層３４ｂ、及び第３レジスト層４１ｃをリフトオフ可能とするアルカリ濃度を有したアルカリ性現像液とすることができる。この現像液には、界面活性剤が含まれていてもよい。界面活性剤としては、例えば、アニオン性界面活性剤、または非イオン系界面活性剤等を利用することができる。また、有機溶剤が含まれていてもよい。有機溶剤としては、例えば、ＰＧＭＡ、ＰＧＭＥ、またはアセトン等を利用することができる。
　続いて、図１０及び図１１Ｃに示されるように、第３領域３０Ｃと対応する部分が除去されたパターン形状を有する第３レジスト層４１ｃが形成された基板３０の上に第３発光材料層３４ｃを形成する（ステップＳ５９；工程ｊ））。つまり、図１１Ｃに示されるように、第１レジスト層４１ａが除去された基板３０の第３領域３０Ｃの上方であって、露出している第１共通電荷輸送層３３の上、及びパターニングされた第３レジスト層４１ｃの上にそれぞれ量子ドットを含有する第３発光材料を塗布して第３発光材料層３４ｃを形成する。
　そして、図１０及び図１１Ｄに示されるように、第１領域３０Ａに対応する位置にある第１発光材料層３４ａの上に形成された第２レジスト層４１ｂ部分を露光及び現像して除去する。そして、第２レジスト層４１ｂの除去される部分の上に形成された第２発光材料層３４ｂ部分、第３レジスト層４１ｃ部分、及び第３発光材料層３４ｃ部分をリフトオフすることで、第１領域３０Ａの上に形成された第１発光材料層３４ａを第１発光層３４Ａとする。
　また、第２領域３０Ｂに対応する位置にある第２発光材料層３４ｂの上に形成された第３レジスト層４１ｃ部分を露光及び現像して除去する。そして、第３レジスト層４１ｃの除去される部分の上に形成された第３発光材料層３４ｃ部分をリフトオフすることで、第２領域３０Ｂの上に形成された第２発光材料層３４ｂを第２発光層３４Ｂとする。
　また、第３領域３０Ｃの上に形成された第３発光材料層３４ｃを第３発光層３４Ｃとする。このようにして第１発光層３４Ａ、第２発光層３４Ｂ、及び第３発光層３４Ｃを形成する。（ステップＳ６０；工程ｋ））。
　さらにまた、図１１Ｄに示されるように、露光および現像を用いて、バンク３７の上の第１レジスト層４１ａを除去し、バンク３７の上方に形成された第１発光材料層３４ａ部分、第２レジスト層４１ｂ部分、第２発光材料層３４ｂ部分、第３レジスト層４１ｃ部分、及び第３発光材料層３４ｃ部分をリフトオフする。
　ステップＳ６０において行われる現像は、有機溶剤現像によって行われてもよい。有機溶剤現像の場合、露光は必ずしも行う必要がない。また、露光を行う場合であっても、露光による発光層３４の劣化を抑制することができる。
　さらにまた、図１２に示すように、第１レジスト層４１ａの厚さがバンク３７の厚さよりも厚くなるように、基板３０の上に第１レジスト層４１ａを形成してもよい。図１２は、第１実施形態の変形例に係る表示装置１の中間品を模式的に図示する断面図である。図１２では、説明の便宜上、第１領域３０Ａおよび第２領域３０Ｂを含む範囲だけを図示している。図１２では、バンク３７の厚さと第１レジスト層４１ａの厚さとの関係を模式的に示している。例えば、バンクの厚さを８００ｎｍとし、第１レジスト層４１ａの厚さを８００ｎｍより大きくしたとき、第１レジスト層４１ａの厚さが８００ｎｍよりも小さいときと比較して、第１レジスト層４１ａ、第２レジスト層４１ｂ、および第３レジスト層４１ｃを含む積層体を基板３０から剥離しやすくすることができる。
　なお、上記した発光層３４の形成工程では、バンク３７の上における第１レジスト層４１ａ、第１発光材料層３４ａ、第２レジスト層４１ｂ、第２発光材料層３４ｂ、第３レジスト層４１ｃ、及び第３発光材料層３４ｃの積層体を取り除いていた。しかしながら、図１１Ｅに示されるように、バンク３７の上において、この積層体を残したままであってもよい。
　このように、画素１１が、バンク３７に上において第１レジスト層４１ａ、第２レジスト層４１ｂ、および第３レジスト層４１ｃを含む積層体が残された構成となる場合、バンク３７の上において、第１共通電荷輸送層３３と共通電極３６との間の距離を保つことができる。このため、第１共通電荷輸送層３３と共通電極３６とが近接しリーク電流が発生することを防ぐことができる。
　また、第１レジスト層４１ａが第１発光層３４Ａ（第１発光材料層３４ａ）と第１共通電荷輸送層３３との間に、第２レジスト層４１ｂが第２発光層３４Ｂ（第２発光材料層３４ｂ）と第１発光層３４Ａとの間に、第３レジスト層４１ｃが第３発光層３４Ｃ（第３発光材料層３４ｃ）と第２発光層３４Ｂとの間にそれぞれ配置されている。このため、第１共通電荷輸送層３３を通じて流れた電流がバンク３７の上の第１発光層３４Ａ、第２発光層３４Ｂ、または第３発光層３４Ｃにリークし、発光させてしまうことを防ぐことができる。
　以上のようにして、基板３０の上に、第１画素電極３２Ａ及び第１共通電荷輸送層３３を介して第１発光層３４Ａを形成することができる。また、基板３０の上に、第２画素電極３２Ｂ及び第１共通電荷輸送層３３を介して第２発光層３４Ｂを形成することができる。さらにまた、基板３０の上に第３画素電極３２Ｃ及び第１共通電荷輸送層３３を介して第３発光層３４Ｃを形成することができる。
　また、基板３０の上に形成される第１発光層３４Ａは第１量子ドットを含み、第２発光層３４Ｂは第２量子ドットを含み、第３発光層３４Ｃは第３量子ドットを含む。このとき、第２量子ドットに配位結合するリガンドの比率を、第１量子ドット及び第３量子ドットそれぞれに配位結合するリガンドの比率よりも小さくなるようにする。
　つまり、現像を行う際、現像液は、コロイド状の発光層３４内を下層側に向かって浸透する。発光層３４内においてリガンドが存在すると現像液の浸透が妨げられる。そこで、現像液の浸透を促進させるためには発光層３４内に含まれるリガンドの比率が小さい方が好ましい。
　ところで、第１実施形態の変形例に係る発光層３４の形成工程において、リフトオフにより除去された積層体が最も多層となるのは、ステップＳ５８において、第１レジスト層４１ａにおける第３領域３０Ｃに対応する部分を除去してリフトオフする場合である。あるいは、ステップＳ６０において、第２レジスト層４１ｂにおける第１領域３０Ａに対応する部分を除去してリフトオフする場合である。これら２つの場合において、除去される積層体においてともに含まれている発光材料層は第２発光材料層３４ｂである。
　そこで、第２発光層３４Ｂを構成する第２発光材料層３４ｂに含まれる第２量子ドットに配位結合するリガンドの比率を、第１量子ドット及び第３量子ドットそれぞれに配位結合するリガンドの比率よりも小さくすることで、リフトオフにより除去される積層体が最も多層となる場合において、現像液の浸透が妨げられることを低減させることができる。
　このため、第１実施形態の変形例１に係る発光層３４の形成工程において、リフトオフにより除去される積層体が最も多層となる場合であっても、この積層体の基板３０からの剥離性を改善することができる。
　なお、画素１１に含まれる第１サブ画素２１Ａ、第２サブ画素２１Ｂ、及び第３サブ画素２１Ｃそれぞれは、異なる３色（例えば、緑色、赤色，及び青色）の光をそれぞれ発するサブ画素とする場合、第２発光層３４Ｂを、緑色の光を発する発光層および青色の光を発する発光層よりもリガンドが少なく剥離性が高い赤色の光を発する発光層とする。
　なお、上記した第１実施形態および第１実施形態の変形例に係る表示装置１が備える発光層３４の形成工程では、バンク３７の形成後に発光層３４を形成する方法について説明した。
　しかしながら、第１発光層３４Ａ、第２発光層３４Ｂ、及び第３発光層３４Ｃを形成した後に、これら第１発光層３４Ａ、第２発光層３４Ｂ、及び第３発光層３４Ｃそれぞれを区画するようにバンク３７を形成してもよい。
　例えば、図１３に示されるように、第１発光層３４Ａと第２発光層３４Ｂとの間に形成された積層体（第１積層体３８Ａ）、第２発光層３４Ｂと第３発光層３４Ｃとの間に形成された積層体（第２積層体３８Ｂ）、および第３発光層３４Ｃと第１発光層３４Ａとの間に形成された積層体（第３積層体３８Ｃ）を除去せず、第１積層体３８Ａ、第２積層体３８Ｂ、及び第３積層体３８Ｃそれぞれをバンク３７として利用する構成であってもよい。図１３は、第１実施形態の変形例に係る表示装置１の中間品を模式的に図示する断面図である。このように、第１積層体３８Ａ、第２積層体３８Ｂ、及び第３積層体３８Ｃそれぞれをバンク３７として利用する構成では、画素電極３２のエッジ部分、及び画素電極３２と薄膜トランジスタとを電気的に接続する接続導体を設けるコンタクトホール部分の上には第１レジスト層４１ａが残るように構成されてもよい。
　また、例えば、図１４に示されるように、第１積層体３８Ａ、第２積層体３８Ｂ、及び第３積層体３８Ｃそれぞれを上から覆うようにバンク３７を形成する構成であってもよい。図１４は、第１実施形態の変形例に係る表示装置１の中間品を模式的に図示する断面図である。
　さらにまた、図１５に示されるように、第１発光層３４Ａ、第２発光層３４Ｂ、及び第３発光層３４Ｃのいずれかの上面においてレジスト層４１の一部が残存する構成であってもよい。図１５は、第１実施形態の変形例に係る表示装置１の中間品を模式的に図示する断面図である。図１５では、第１発光層３４Ａの上に第２レジスト層４１ｂの一部が残存する例を示している。すなわち、発光層３４の上からレジスト層４１を露光および現像によって除去する際、ハーフトーンマスクまたはグレイトーンマスクを用いた中間露光を行うことで発光層３４の上にレジスト層４１の一部を残存させることができる。
　このように発光層３４の上にレジスト層４１の一部を残存させた構成の場合、発光層３４において量子ドットへの正孔の注入量と電子の注入量とのバランスを調整することができる。また、発光層３４の上のレジスト層を除去する際に、発光層３４に対する露光量が減少するため、発光層３４の劣化を抑制することができる。
　（比較例との対比）
　ところで、上記した第１実施形態に係る発光層３４の形成工程、及び第１実施形態の変形例に係る発光層３４の形成工程では、最終工程でレジスト層４１を除去し、複数の発光層３４を形成した。
　これに対して、例えば、特許文献１などに開示された発光層の形成工程のように、リフトオフ法を用いて各発光層を１つずつ形成していく方法（以下、比較例に係る発光層の形成工程）がある。そこで、第１実施形態の変形例に係る発光層３４の形成工程を例に挙げて、比較例に係る発光層の形成工程と比して有利となる点について説明する。
　まず、比較例に係る発光層の形成工程について、図１６及び図１７Ａから図１７Ｌを参照して説明する。図１６は、比較例に係る表示装置が備える発光層１３４の形成工程の一例を示すフローチャートである。図１７Ａから図１７Ｌは、比較例に係る表示装置の中間品を模式的に図示する断面図である。図１７Ａから図１７Ｌでは、製造工程を容易に把握できるようにするため、バンクおよび画素電極は省略している。また、各層はブロック状に表現している。
　なお、比較例に係る発光層１３４の形成工程において利用する、後述の第１レジスト層１４１ａ、第２レジスト層１４１ｂ、および第３レジスト層１４１ｃそれぞれを特に区別して示す必要がない場合、単にレジスト層１４１と称する場合がある。
　図１６及び図１７Ａから図１７Ｃに示されるステップＳ１１１からステップＳ１１３までの工程は、図１０に示されるステップＳ５１からステップＳ５３までの工程と同様となる。すなわち、図１６及び図１７Ａに示されるように、第１共通電荷輸送層１３３が積層された基板１３０の上方に第１レジスト層１４１ａを形成する（ステップＳ１１１）。次に、図１６及び図１７Ｂに示されるように、第１レジスト層１４１ａの第１領域１３０Ａに対応する部分を露光及び現像により除去することによって、第１レジスト層１４１ａをパターニングする（ステップＳ１１２）。その後、図１６及び図１７Ｃに示されるように、パターニングされた第１レジスト層１４１ａの上に第１発光材料層１３４ａを形成する（ステップＳ１１３）。
　第１発光材料層１３４ａの形成後、図１６及び図１７Ｄに示されるように、露光及び現像により第１レジスト層１４１ａを除去する（ステップＳ１１４）。これによって、基板３０における第１領域１３０Ａの上方、すなわち、第１共通電荷輸送層１３３の第１領域１３０Ａに対応する部分の上に第１発光層１３４Ａが形成される。
　次に、図１６及び図１７Ｅに示されるように、第１発光層１３４Ａが形成された第１共通電荷輸送層１３３の上に第２レジスト層１４１ｂが形成される（ステップＳ１１５）。そして、図１６及び図１７Ｆに示されるように、第２レジスト層１４１ｂの第２領域１３０Ｂに対応する部分を露光及び現像により除去することによって、第２レジスト層１４１ｂをパターニングする（ステップＳ１１６）。
　次に、図１６及び図１７Ｇに示されるように、第２発光材料層１３４ｂを形成する（ステップＳ１１７）。すなわち、基板１３０における第２領域１３０Ｂの上、ならびにパターニングされた第２レジスト層１４１ｂの上に第２発光材料層１３４ｂを形成する。
　次に、図１６及び図１７Ｈに示されるように、露光及び現像により第２レジスト層１４１ｂを除去する（ステップＳ１１８）。これによって、基板３０における第２領域１３０Ｂの上方、すなわち、第１共通電荷輸送層１３３の第２領域１３０Ｂに対応する部分の上に第２発光層１３４Ｂが形成される。
　次に、図１６及び図１７Ｉに示されるように、第１発光層１３４Ａ及び第２発光層１３４Ｂが形成された第１共通電荷輸送層１３３の上に第３レジスト層１４１ｃが形成される（ステップＳ１１９）。そして、図１６及び図１７Ｊに示されるように、第３レジスト層１４１ｃの第３領域１３０Ｃに対応する部分を露光及び現像により除去することによって、第３レジスト層１４１ｃをパターニングする（ステップＳ１２０）。
　次に、図１６及び図１７Ｋに示されるように、第３発光材料層１３４ｃを形成する（ステップＳ１２１）。すなわち、基板１３０における第３領域１３０Ｃの上方、ならびにパターニングされた第３レジスト層１４１ｃの上に第３発光材料層１３４ｃを形成する。
　次に、図１６及び図１７Ｌに示されるように、露光及び現像を用いて第３レジスト層１４１ｃを除去する（ステップＳ１２２）。これによって、基板３０における第３領域１３０Ｃの上方、すなわち、第１共通電荷輸送層１３３の第３領域１３０Ｃに対応する部分の上に第３発光層１３４Ｃが形成される。
　以上のように、基板上に３種類の発光層を形成するにあたり、比較例に係る発光層１４３の形成工程では、全部で１２工程が必要となる。これに対して、本開示の第１実施形態の変形例に係る発光層３４の形成工程では、全部で１０工程が必要となり、比較例に係る発光層１４３の形成工程よりも製造工程数を低減させることができる。
　また、発光材料が現像液に暴露される可能性のある回数、及び露光による影響を受ける可能性がある回数は、比較例に係る発光層１４３の形成工程では、ステップＳ１１４、Ｓ１１６、Ｓ１１８、Ｓ１２０、Ｓ１２２の５回である。これに対して、第１実施形態の変形例に係る発光層３４の形成工程では、ステップＳ５５、Ｓ５８、Ｓ６０の３回となる。
　したがって、基板上に３種類の発光層を形成する場合、比較例に係る発光層の形成工程を利用した場合よりも、第１実施形態の変形例に係る発光層の形成工程を利用した方が製造工程数を低減させることができる。さらに発光材料が現像液に暴露される可能性のある回数、及び露光による影響を受ける可能性がある回数を低減させることができる。
　なお、基板３０の上に２種類の発光層を形成する場合も、比較例に係る発光層の形成工程を利用した場合と比較して、第１実施形態に係る発光層３４の形成工程の方が製造工程数を低減させることができる。さらに発光材料が現像液に暴露される可能性のある回数、及び露光による影響を受ける可能性がある回数を低減させることができる。
　また、第１実施形態の変形例に係る発光層３４の形成工程では、ステップＳ５５において露光及び現像を行う際、第１発光材料層３４ａの第１領域３０Ａに対応する部分がレジスト層４１に覆われた状態となっている。また、ステップＳ５８において露光及び現像を行う際、第１発光材料層３４ａの第１領域３０Ａに対応する部分、ならびに第２発光材料層３４ｂの第２領域３０Ｂに対応する部分は、レジスト層４１に覆われた状態となっている。
　これに対して、比較例に係る発光層１３４の形成工程では、上記したステップＳ１１４及びステップＳ１１８において露光及び現像を行う際、第１発光層１３４Ａ及び第２発光層１３４Ｂはレジスト層１４１に覆われた状態となっていない。
　このため、第１実施形態の変形例に係る発光層３４の形成工程では、比較例に係る発光層１３４の形成工程と比較して、第１発光層３４Ａおよび第２発光層３４Ｂが大気に暴露され劣化する可能性を低減させることができる。
　また、第１発光層３４Ａおよび第２発光層３４Ｂが大気に暴露され劣化する可能性を低減させることができるため、発光層３４を構成する量子ドットにおいて、大気に暴露され劣化しやすい材料である、例えば、リン化インジウムを含めることができる。つまり、第１量子ドット、第２量子ドット、及び第３量子ドットのうち少なくとも１つは、リン化インジウムを含むことができる。このため、一般的に量子ドットに含まれている毒性の高いカドミウムをリン化インジウムに置き換えることができる。
　［第２実施形態］
　次に、第２実施形態に係る表示装置１００について図１８を参照して説明する。図１８は、第２実施形態に係る表示装置１００が備える画素１１における断面図である。図１８は、図８に示す画素１１におけるＩＸ－ＩＸと同様な位置での断面図となる。第２実施形態に係る表示装置１００は、第１実施形態の変形例に係る表示装置１と同様に画素１１が３つのサブ画素２１を備えた構成となっている。ただし、第２実施形態に係る表示装置１００は、以下の点で第１実施形態の変形例に係る表示装置１とは構成が異なる。
　すなわち、第２実施形態に係る表示装置１００は、第１実施形態の変形例に係る表示装置１と比較して、第１画素電極３２Ａ、第２画素電極３２Ｂ、および第３画素電極３２Ｃの上に設けられた第１共通電荷輸送層３３の代わりに、画素電極３２ごとに個別に設けられた個別電荷輸送層３９（第１個別電荷輸送層３９Ａ、第２個別電荷輸送層３９Ｂ、および第３個別電荷輸送層３９Ｃ）を備える点で相違する。それ以外の点については第２実施形態に係る表示装置１００は、第１実施形態の変形例に係る表示装置１と同様な構成となるため、同じ部材には同じ符号を付し、その説明は省略する。
　すなわち、図１８に示されるように、基板３０の第１領域３０Ａに対応する位置であって、第１画素電極３２Ａの上面に第１個別電荷輸送層３９Ａが設けられている。また、基板３０の第２領域３０Ｂに対応する位置であって、第２画素電極３２Ｂの上面に第２個別電荷輸送層３９Ｂが設けられている。また、基板３０の第３領域３０Ｃに対応する位置であって、第３画素電極３２Ｃの上面に第３個別電荷輸送層３９Ｃが設けられている。なお、第１個別電荷輸送層３９Ａ、第２個別電荷輸送層３９Ｂ、及び第３個別電荷輸送層３９Ｃそれぞれを特に区別して示す必要がない場合、単位に個別電荷輸送層３９と称する場合がある。
　このように画素電極３２ごとに個別電荷輸送層３９を設けた構成とすることで、発光層３４ごとに応じた個別電荷輸送層３９を設けることができる。つまり、発光層３４は、発する光の色によってバンドギャップが異なっている。このため、発光層３４のバンドギャップに応じて、個別電荷輸送層３９を発光層３４ごとに設けることで発光効率を向上させることができる。
　（発光素子層の形成方法）
　次に、図１９を参照して第２実施形態に係る表示装置１００における発光素子層３１の形成方法について説明する。図１９は、第２実施形態に係る表示装置１００が備える発光素子層３１の形成方法を示すフローチャートである。
　図１９に示されるように、基板３０が準備される（ステップＳ２１）。次に、基板３０の上に画素電極３２が形成される（ステップＳ２２）。画素電極３２の形成後、画素電極３２を囲むようにバンク３７が形成される（ステップＳ２３）。バンク３７の形成後に、発光層３４及び個別電荷輸送層３９が形成され（ステップＳ２４）、その後、発光層３４及びバンク３７の上に、第２共通電荷輸送層３５が形成される（ステップＳ２５）。そして、第２共通電荷輸送層３５の形成後、第２共通電荷輸送層３５の上に共通電極３６が形成される（ステップＳ２６）。
　なお、図１９に示される発光素子層３１の形成方法のステップＳ２１～Ｓ２３、及びステップＳ２５～Ｓ２６は、図４に示される発光素子層３１の形成方法のステップＳ１１～Ｓ１３、及びステップＳ１６～Ｓ１７と同様であるため説明は省略する。
　すなわち、第１実施形態に係る表示装置１及び第１実施形態の変形例に係る表示装置１では、第１共通電荷輸送層３３と発光層３４とが別々の工程で形成されるのに対して、第２実施形態に係る表示装置１００では、ステップＳ２４において、発光層３４の形成の際に、個別電荷輸送層３９も合わせて形成する点で相違する。
　それ以外のステップは、第２実施形態に係る表示装置１００における発光素子層３１の形成方法は、第１実施形態の表示装置１および第１実施形態の変形例に係る表示装置１における発光素子層３１の形成方法と同様となるため説明は省略する。以下において、発光層３４及び個別電荷輸送層３９の形成工程について図２０および図２１Ａ～図２１Ｍを参照して説明する。
　（発光層及び個別電荷輸送層の形成工程）
　図２０は、第２実施形態に係る表示装置１００が備える発光層３４及び個別電荷輸送層３９の形成工程の一例を示すフローチャートである。図２１Ａから図２１Ｍは、第２実施形態に係る表示装置１００の中間品を模式的に図示する断面図である。
　図２０及び図２１Ａに示されるように、基板３０の上方、つまり基板３０の上に設けられた第１画素電極３２Ａ、第２画素電極３２Ｂ、第３画素電極３２Ｃ、及びバンク３７の上に、絶縁性を有するポジ型のフォトレジストを塗布して第１レジスト層４１ａを形成する（ステップＳ７１；工程ｌ））。
　次に、図２０及び図２１Ｂに示されるように、露光及び現像を用いて、基板３０の第１領域３０Ａの上に形成された第１レジスト層４１ａ部分を除去して、第１レジスト層４１ａをパターニングする（ステップＳ７２；工程ｍ））。すなわち、第１レジスト層４１ａにおいて、第１領域３０Ａに対応する部分が除去されるようにフォトマスク５１を介して第１レジスト層４１ａを露光する。その後、現像液により現像し、洗浄する。このようにして、第１領域３０Ａと対応する部分が除去されたパターン形状を有する第１レジスト層４１ａが形成される。なお、現像は、例えば、スプレー現像、スピン現像、または超音波現像によって行うことができる。
　次に、図２０及び図２１Ｃに示されるように、上記したパターン形状を有する第１レジスト層４１ａが形成された基板３０の上に第１電荷輸送材料層３９ａを形成する（ステップＳ７３；工程ｎ））。つまり、第１レジスト層４１ａが除去された基板３０の第１領域３０Ａの上方であって、露出している第１画素電極３２Ａの上、及びパターニングされた第１レジスト層４１ａの上にそれぞれ第１電荷輸送材料層３９ａを形成する。
　次に、図２０及び図２１Ｄに示されるように、ステップＳ７３で形成した第１電荷輸送材料層３９ａの上に第１発光材料層３４ａを形成する（ステップＳ７４；工程о））。つまり、第１電荷輸送材料層３９ａにおける、第１領域３０Ａ、第２領域３０Ｂ、第３領域３０Ｃ、及びバンク３７それぞれに対応する部分を含む範囲の上に発光材料を塗布して第１発光材料層３４ａを形成する。
　さらに、図２０及び図２１Ｅに示されるように、ステップＳ７４で形成した第１発光材料層３４ａの上に第２レジスト層４１ｂを形成する（ステップＳ７５；工程ｐ））。つまり、第１発光材料層３４ａにおける、第１領域３０Ａ、第２領域３０Ｂ、第３領域３０Ｃ、及びバンク３７それぞれに対応する部分を含む範囲の上に、絶縁性を有するポジ型のフォトレジストを塗布して第２レジスト層４１ｂを形成する。
　そして、図２０及び図２１Ｆに示されるように、露光および現像を用いて、基板３０の第２領域３０Ｂの上に形成された第１レジスト層４１ａ部分を除去する。そして、第１レジスト層４１ａの除去される部分の上に形成された、第１電荷輸送材料層３９ａ、第１発光材料層３４ａ、及び第２レジスト層４１ｂをリフトオフすることで、第２レジスト層４１ｂをパターニングする（ステップＳ７６；工程ｑ））。
　すなわち、第１レジスト層４１ａの第２領域３０Ｂと対応する部分が除去されるようにフォトマスク５１を介して第１レジスト層４１ａを露光する。その後、現像液により現像し、洗浄する。このようにして、第１レジスト層４１ａにおける第２領域３０Ｂと対応する部分が除去される。そして、この第１レジスト層４１ａの除去される部分の上に積層された、第１電荷輸送材料層３９ａ部分、第１発光材料層３４ａ部分、及び第２レジスト層４１ｂ部分がリフトオフされる。このようにして、第２領域３０Ｂと対応する部分が除去されたパターン形状を有する第２レジスト層４１ｂが形成される。
　ステップＳ７６の後、第２領域３０Ｂと対応する部分が除去されたパターン形状を有する第２レジスト層４１ｂが形成された基板３０の上に、第２電荷輸送材料層３９ｂを形成する（ステップＳ７７；工程ｒ））。
　つまり、図２１Ｇに示されるように、第１レジスト層４１ａが除去された基板３０の第２領域３９Ｂの上方であって、露出している第２画素電極３２Ｂの上、及びパターニングされた第２レジスト層４１ｂの上にそれぞれ第２電荷輸送材料層３９ｂを形成する。
　次いで、図２０及び図２１Ｈに示されるように、第２電荷輸送材料層３９ｂの上に、量子ドットを含有する第２発光材料を塗布して第２発光材料層３４ｂを形成する（ステップＳ７８；工程ｓ））。
　そして、図２０及び図２１Ｉに示されるように、第２発光材料層３４ｂの上に第３レジスト層４１ｃを形成する（ステップＳ７９；工程ｕ））。つまり、第２発光材料層３４ｂにおける、第１領域３０Ａ、第２領域３０Ｂ、第３領域３０Ｃ、及びバンク３７それぞれに対応する部分を含む範囲の上に、絶縁性を有するポジ型のフォトレジストを塗布して第３レジスト層４１ｃを形成する。
　そして、図２０及び図２１Ｊに示されるように、露光および現像を用いて、基板３０の第３領域３０Ｃの上に形成された第１レジスト層４１ａ部分を除去する。そして、第１レジスト層４１ａの除去される部分の上に形成された、第１電荷輸送材料層３９ａ、第１発光材料層３４ａ、第２レジスト層４１ｂ、第２電荷輸送材料層３９ｂ、第２発光材料層３４ｂ、及び第３レジスト層４１ｃをリフトオフすることで、第３レジスト層４１ｃをパターニングする（ステップＳ８０；工程ｖ））。
　ステップＳ８０の後、第３領域３０Ｃと対応する部分が除去されたパターン形状を有する第３レジスト層４１ｃが形成された基板３０の上に、第３電荷輸送材料層３９ｃを形成する（ステップＳ８１；工程ｗ））。
　つまり、図２１Ｋに示されるように、第１レジスト層４１ａが除去された基板３０の第３領域３０Ｃの上方であって、露出している第３画素電極３２Ｃの上、及びパターニングされた第３レジスト層４１ｃの上にそれぞれ第３電荷輸送材料層３９ｃを形成する。
　次いで、図２０及び図２１Ｌに示されるように、第３電荷輸送材料層３９ｃの上に、量子ドットを含有する第３発光材料を塗布して第３発光材料層３４ｃを形成する（ステップＳ８２；工程ｘ））。
　ステップＳ８２の後、図２０及び図２１Ｍに示されるように、第１領域３０Ａに対応する位置にある第１発光材料層３４ａの上に形成された第２レジスト層４１ｂ部分を露光及び現像して除去する。そして、第２レジスト層４１ｂの除去される部分の上に形成された、第２電荷輸送材料層３９ｂ部分、第２発光材料層３４ｂ部分、第３レジスト層４１ｃ、第３電荷輸送材料層３９ｃ、及び第３発光材料層３４ｃをリフトオフすることで、第１領域３０Ａの上に形成された第１電荷輸送材料層３９ａ及び第１発光材料層３４ａを、それぞれ第１個別電荷輸送層３９Ａ及び第１発光層３４Ａとする。
　また、第２領域３０Ｂに対応する位置にある第２発光材料層３４ｂの上に形成された第３レジスト層４１ｃ部分を露光及び現像して除去する。そして、第３レジスト層４１ｃの除去される部分の上に形成された、第３電荷輸送材料層３９ｃ及び第３発光材料層３４ｃをリフトオフすることで、第２領域３０Ｂの上に形成された第２電荷輸送材料層３９ｂ及び第２発光材料層３４ｂを、それぞれ第２個別電荷輸送層３９Ｂ及び第２発光層３４Ｂとする。
　また、第３領域３０Ｃに対応する位置にある第３発光材料層３４ｃの上に形成された第３電荷輸送材料層３９ｃ及び第３発光材料層３４ｃをそれぞれ第３個別電荷輸送層３９Ｃ及び第３発光層３４Ｃとする（ステップＳ８３；工程ｙ））。また、ステップＳ８３では、図２１Ｍに示されるように、バンク３７の上に形成された第１レジスト層４１ａ、第１電荷輸送材料層３９ａ、第１発光材料層３４ａ、第２レジスト層４１ｂ、第２電荷輸送材料層３９ｂ、第２発光材料層３４ｂ、第３レジスト層４１ｃ、第３電荷輸送材料層３９ｃ、及び第３発光材料層３４ｃからなる積層体も除去する。
　以上のようにして、第１個別電荷輸送層３９Ａ、第２個別電荷輸送層３９Ｂ，及び第３個別電荷輸送層３９Ｃ、ならびに第１発光層３４Ａ、第２発光層３４Ｂ、及び第３発光層３４Ｃを形成する。
　なお、上記ではステップＳ８３において、バンク３７の上に形成された積層体を除去する構成であったが、この積層体をバンク３７の上に残しておき、バンク３７の一部として利用してもよい。
　また、３つのサブ画素２１を含む画素１１を備える表示装置１００に関して、発光層３４及び個別電荷輸送層３９の形成工程について説明したが、画素１１は２つのサブ画素２１を含む構成であってもよい。２つのサブ画素２１を含む画素１１を備えた表示装置１００における発光層３４及び個別電荷輸送層３９の形成工程は、以下のようになる。
　すなわち、図２０に示すステップＳ７８の後、第１領域３０Ａの上方の第１発光材料層３４ａ上に形成された第２レジスト層４１ｂを露光及び現像して除去する。そして、第２レジスト層４１ｂの除去される部分の上に形成された第２電荷輸送材料層３９ｂ及び第２発光材料層３４ｂをリフトオフすることで、第１領域３０Ａの上方に形成された第１電荷輸送材料層３９ａ及び第１発光材料層３４ａを第１個別電荷輸送層３９Ａ及び第１発光層３４Ａとする。また、第２領域３０Ｂの上方に形成された第２電荷輸送材料層３９ｂ及び第２発光材料層３４ｂを第２個別電荷輸送層３９Ｂ及び第２発光層３４Ｂとする。このようにして、各発光層および各電荷輸送層をそれぞれ形成する（工程ｔ））。
　また、第１個別電荷輸送層３９Ａは、第１ナノ粒子を含み、第２個別電荷輸送層３９Ｂは、第２ナノ粒子を含み、第３個別電荷輸送層３９Ｃは第３ナノ粒子を含んでいてもよい。このように、第１個別電荷輸送層３９Ａ、第２個別電荷輸送層３９Ｂ、及び第３個別電荷輸送層３９Ｃそれぞれがナノ粒子を含む場合、第１ナノ粒子、第２ナノ粒子、および第３ナノ粒子それぞれに配位結合するリガンドの比率は以下の関係となっていることが好ましい。すなわち、第２ナノ粒子に配位結合するリガンドの比率が、第１ナノ粒子及び第３ナノ粒子それぞれに配位結合するリガンドの比率よりも小さくなるようにすることが好ましい。
　つまり、現像を行う際、個別電荷輸送層３９においてリガンドが存在すると現像液の浸透が妨げられる。そこで、現像液の浸透を促進させるためには個別電荷輸送層３９に含まれるリガンドの比率が小さい方が好ましい。
　ところで、第２実施形態に係る発光層３４及び個別電荷輸送層３９の形成工程において、リフトオフにより除去された積層体が最も多層となるのは、ステップＳ８０において、第１レジスト層４１ａにおける第３領域３０Ｃに対応する部分を除去してリフトオフする場合である。あるいは、ステップＳ８３において、第２レジスト層４１ｂにおける第１領域３０Ａに対応する部分を除去してリフトオフする場合である。これら２つの場合において、除去される積層体においてともに含まれている電荷輸送材料層は、第２個別電荷輸送層３９Ｂを構成する第２電荷輸送材料層３９ｂである。
　そこで、第２個別電荷輸送層３９Ｂを構成する第２電荷輸送材料層３９ｂに含まれる第２量子ドットに配位結合するリガンドの比率を、第１量子ドット及び第３量子ドットそれぞれに配位結合するリガンドの比率よりも小さくすることで、リフトオフにより除去される積層体が最も多層となる場合において、現像液の浸透が妨げられることを低減させることができる。
　このため、第２実施形態に係る発光層３４及び個別電荷輸送層３９の形成工程において、リフトオフにより除去される積層体が最も多層となる場合であっても、この積層体の基板３０からの剥離性を改善することができる。
　［第３実施形態］
　次に第３実施形態に係る表示装置２００について図２２から図２４を参照して説明する。図２２は、第３実施形態に係る表示装置２００の表示領域６０及び表示領域６０の外周を囲む額縁領域６１の構成を模式的に示す平面図である。図２３は、図２２に示す表示装置２００のＸＸＩＩＩ－ＸＸＩＩＩ断面図である。図２４は、図２３に示すＸＩＩＩ－ＸＩＩＩ断面における中間品を模式的に図示する断面図である。
　第３実施形態に係る表示装置２００では、表示領域６０における発光素子層３１の構成は第１実施形態に係る表示装置１と同様である。このため、同じ部材には同様の符号を付しその説明は省略する。また、第３実施形態に係る表示装置２００は、発光素子層３１の形成方法について第１実施形態に係る表示装置１と同様となる。このため、発光素子層３１の形成方法についての説明は省略する。そして、以下では、後述する共通電極コンタクト部５２の形成方法についてのみ説明する。
　第３実施形態に係る表示装置２００では、表示領域６０の外周には図２２および図２３に示すように、額縁領域６１が形成される。この額縁領域６１において、共通電極３６と外部電源６２との接続部である共通電極コンタクト部５２が設けられている。すなわち、共通電極３６は、表示領域６０および額縁領域６１の双方に跨って設けられている。そして、額縁領域６１における共通電極３６の部分で、共通電極コンタクト部５２と電気的に接続される。一方、額縁領域６１には、第１共通電荷輸送層３３は設けられないように構成されている。
　ところで、第１実施形態では、表示装置１の表示領域６０における発光素子層３１の形成方法について説明した。この発光素子層３１の形成方法における発光層３４の形成工程では、基板３０において第１レジスト層４１ａ、第２レジスト層４１ｂ、第１発光材料層３４ａ、及び第２発光材料層３４ｂを基板３０の第１領域３０Ａ、第２領域３０Ｂ、およびバンク３７を含む領域全体に形成し、最後に第１レジスト層４１ａまたは第２レジスト層４１ｂを除去して、リフトオフすることで第１発光層３４Ａおよび第２発光層３４Ｂを形成した。
　第３実施形態では、発光層３４の形成工程では、基板３０において第１レジスト層４１ａ、第２レジスト層４１ｂ、第１発光材料層３４ａ、及び第２発光材料層３４ｂを、基板３０の第１領域３０Ａ、第２領域３０Ｂ、およびバンク３７を含む領域に加えて、共通電極コンタクト部５２の上にも形成するようにする。
　そして、共通電極コンタクト部５２の上に形成された第１レジスト層４１ａ、第２レジスト層４１ｂ、第１発光材料層３４ａ、及び第２発光材料層３４ｂについては、図４に示す発光素子層３１の形成方法におけるステップＳ１６において第２共通電荷輸送層３５を形成した後に、除去する。すなわち、第２共通電荷輸送層３５の形成後であって、図４のステップＳ１７における共通電極３６の形成前に、共通電極コンタクト部５２の上に形成された第１レジスト層４１ａを、露光および現像によって除去する。そして、除去された第１レジスト層４１ａ部分の上に積層された第１発光材料層３４ａ、第２レジスト層４１ｂ、第２発光材料層３４ｂ、および第２共通電荷輸送層３５をリフトオフする。
　その後、共通電極コンタクト部５２が形成されている領域では、共通電極３６が共通電極コンタクト部５２の上に接するように形成される。
　このように、共通電極３６を形成する前まで、共通電極コンタクト部５２の上に、絶縁性を有する第１レジスト層４１ａおよび第２レジスト層４１ｂを残しておくことで、画素電極３２から電流が第１共通電荷輸送層３３を介して共通電極コンタクト部５２にリークすることを防ぐことができる。
 

Claims (24)

  1. 　ａ）基板の上に第１レジスト層を形成する工程と、
    　ｂ）露光及び現像を用いて、前記基板の第１領域の上方に形成された前記第１レジスト層を除去して前記第１レジスト層をパターニングする工程と、
    　ｃ）パターニングされた前記第１レジスト層の上、および前記第１レジスト層が除去された前記基板の前記第１領域の上方に第１発光材料層を形成する工程と、
    　ｄ）前記第１発光材料層の上に第２レジスト層を形成する工程と、
    　ｅ）前記基板の第２領域の上方に形成された前記第１レジスト層を露光及び現像して除去し、前記第２領域の上方の前記第１レジスト層の上に形成された前記第１発光材料層及び前記第２レジスト層をリフトオフすることで前記第２レジスト層をパターニングする工程と、
    　ｆ）パターニングされた前記第２レジスト層の上、および前記第１レジスト層が除去された前記基板の前記第２領域の上方に第２発光材料層を形成する工程と、
    を含む、表示装置の製造方法。
  2. 　ｇ）前記ｆ）の工程後、
    　前記基板の前記第１領域の上方の前記第１発光材料層の上に形成された前記第２レジスト層を露光及び現像して除去し、前記第１領域の上方の前記第２レジスト層の上に形成された前記第２発光材料層をリフトオフすることで、前記第１領域の上に形成された前記第１発光材料層を第１発光層とし、前記第２領域の上に形成された前記第２発光材料層を第２発光層として発光層を形成する工程と、
    を含む請求項１に記載の表示装置の製造方法。
  3. 　ｈ）前記ｆ）の工程後、
    　前記第２発光材料層の上に第３レジスト層を形成する工程と、
    　ｉ）前記基板の第３領域の上方に形成された前記第１レジスト層を露光及び現像して除去し、前記第３領域の上方の前記第１レジスト層の上に形成された前記第１発光材料層、前記第２レジスト層、前記第２発光材料層、及び前記第３レジスト層をリフトオフすることで前記第３レジスト層をパターニングする工程と、
    　ｊ）パターニングされた前記第３レジスト層の上、および前記第１レジスト層が除去された前記基板の前記第３領域の上方に第３発光材料層を形成する工程と、
    を含む請求項１に記載の表示装置の製造方法。
  4. 　ｋ）前記ｊ）の工程後、
    　前記基板の前記第１領域の上方の前記第１発光材料層の上に形成された前記第２レジスト層を露光及び現像して除去し、前記第１領域の上方の前記第２レジスト層の上に形成された前記第２発光材料層、前記第３レジスト層、および前記第３発光材料層をリフトオフするとともに、
    　前記基板の前記第２領域の上方の前記第２発光材料層の上に形成された前記第３レジスト層を露光及び現像して除去し、前記第２領域の上方の前記第３レジスト層の上に形成された前記第３発光材料層をリフトオフすることで、
    　前記第１領域の上に形成された前記第１発光材料層を第１発光層とし、前記第２領域の上に形成された前記第２発光材料層を第２発光層とし、前記第３領域の上に形成された前記第３発光材料層を第３発光層として、各発光層をそれぞれ形成する工程と、
    を含む請求項３に記載の表示装置の製造方法。
  5. 　前記工程ｉ）の現像で用いる現像液は、前記第３領域において前記第１レジスト層の上に形成された前記第１発光材料層、前記第２レジスト層、前記第２発光材料層、及び前記第３レジスト層をリフトオフ可能とするアルカリ濃度を有したアルカリ性現像液である請求項４に記載の表示装置の製造方法。
  6. 　前記現像液は、界面活性剤を含む、請求項５に記載の表示装置の製造方法。
  7. 　前記現像液は、有機溶剤を含む、請求項５または６に記載の表示装置の製造方法。
  8. 　前記現像は、スプレー現像、スピン現像、または超音波現像によって行われる請求項４から７のいずれか１項に記載の表示装置の製造方法。
  9. 　前記工程ｅ）及び前記工程ｉ）それぞれでリフトオフされる際に除去される前記第１レジスト層の部分、ならびに前記工程ｋ）でリフトオフされる際に除去される前記第２レジスト層の部分及び前記第３レジスト層の部分は、前記基板に向かって先細となった逆テーパ形状となるように形成される請求項４から８のいずれか１項に記載の表示装置の製造方法。
  10. 　前記第１レジスト層、前記第２レジスト層、及び前記第３レジスト層それぞれの上面には撥液成分を含む撥液層が形成される請求項４から９のいずれか１項に記載の表示装置の製造方法。
  11. 　前記基板の上方には、前記第１発光層、前記第２発光層、及び前記第３発光層それぞれにおいて光を発する発光領域の端部を規定するバンクが上方に向かって立設されており、
    　前記第１レジスト層、前記第２レジスト層、及び前記第３レジスト層それぞれの厚さは、前記バンクの厚さよりも厚くなる請求項４から１０のいずれか１項に記載の表示装置の製造方法。
  12. 　前記第１レジスト層、前記第２レジスト層、及び前記第３レジスト層それぞれの厚さは、前記第１レジスト層、前記第２レジスト層、及び前記第３レジスト層の順に薄くなる請求項４から１１のいずれか１項に記載の表示装置の製造方法。
  13. 　前記第１発光層は、第１量子ドットを含み、
    　前記第２発光層は、第２量子ドットを含み、
    　前記第３発光層は、第３量子ドットを含んでおり、
    　前記第２量子ドットに配位結合するリガンドの比率は、前記第１量子ドット及び前記第３量子ドットそれぞれに配位結合するリガンドの比率よりも小さい、請求項４から１２のいずれか１項に記載の表示装置の製造方法。
  14. 　前記第２発光層は、赤色の光を発する発光層である請求項１３に記載の表示装置の製造方法。
  15. 　ｌ）基板の上に第１レジスト層を形成する工程と、
    　ｍ）露光及び現像を用いて、前記基板の第１領域の上方に形成された前記第１レジスト層を除去して前記第１レジスト層をパターニングする工程と、
    　ｎ）パターニングされた前記第１レジスト層の上、および前記第１レジスト層が除去された前記基板の前記第１領域の上方に第１電荷輸送材料層を形成する工程と、
    　о）前記第１電荷輸送材料層の上に第１発光材料層を形成する工程と、
    　ｐ）前記第１発光材料層の上に第２レジスト層を形成する工程と、
    　ｑ）前記基板の第２領域の上方に形成された前記第１レジスト層を露光及び現像して除去し、前記第２領域の上方の前記第１レジスト層の上に形成された前記第１電荷輸送材料層、前記第１発光材料層、及び前記第２レジスト層をリフトオフすることで前記第２レジスト層をパターニングする工程と、
    　ｒ）パターニングされた前記第２レジスト層の上、および前記第１レジスト層が除去された前記基板の前記第２領域の上方に第２電荷輸送材料層を形成する工程と、
    　ｓ）前記第２電荷輸送材料層の上に第２発光材料層を形成する工程と、
    を含む、表示装置の製造方法。
  16. 　ｔ）前記ｓ）の工程後、
    　前記基板の前記第１領域の上方の前記第１発光材料層の上に形成された前記第２レジスト層を露光及び現像して除去し、前記第１領域の上方の前記第２レジスト層の上に形成された前記第２電荷輸送材料層及び前記第２発光材料層をリフトオフすることで、
    　前記第１領域の上方に形成された前記第１発光材料層および前記第１電荷輸送材料層を第１発光層および第１個別電荷輸送層とし、
    　前記第２領域の上方に形成された前記第２発光材料層及び前記第２電荷輸送材料層を第２発光層及び第２個別電荷輸送層として、各発光層および各電荷輸送層をそれぞれ形成する工程と、
    を含む請求項１５に記載の表示装置の製造方法。
  17. 　ｕ）前記ｓ）の工程後、
    　前記第２発光材料層の上に第３レジスト層を形成する工程と、
    　ｖ）前記基板の第３領域の上に形成された前記第１レジスト層を露光及び現像して除去し、前記第３領域の上方の前記第１レジスト層の上に形成された前記第１電荷輸送材料層、前記第１発光材料層、前記第２レジスト層、前記第２電荷輸送材料層、前記第２発光材料層、及び前記第３レジスト層をリフトオフすることで、前記第３レジスト層をパターニングする工程と、
    　ｗ）パターニングされた前記第３レジスト層の上、および前記第１レジスト層が除去された前記基板の前記第３領域の上方に第３電荷輸送材料層を形成する工程と、
    　ｘ）前記第３電荷輸送材料層の上に第３発光材料層を形成する工程と、
    を含む請求項１５に記載の表示装置の製造方法。
  18. 　ｙ）前記ｘ）の工程後、
    　前記基板の前記第１領域の上方の前記第１発光材料層の上に形成された前記第２レジスト層を露光及び現像して除去し、前記第１領域の上方の前記第２レジスト層の上に形成された前記第２電荷輸送材料層、前記第２発光材料層、前記第３レジスト層、前記第３電荷輸送材料層、及び前記第３発光材料層をリフトオフするとともに、
    　前記基板の前記第２領域の上方の前記第２発光材料層の上に形成された前記第３レジスト層を露光及び現像して除去し、前記第２領域の上方の前記第３レジスト層の上に形成された前記第３電荷輸送材料層及び前記第３発光材料層をリフトオフすることで、
    　前記第１領域の上方に形成された前記第１発光材料層及び前記第１電荷輸送材料層を、第１発光層及び第１個別電荷輸送層とし、
    　前記第２領域の上方に形成された前記第２発光材料層及び前記第２電荷輸送材料層を、第２発光層及び第２個別電荷輸送層とし、
    　前記第３領域の上方に形成された前記第３発光材料層及び前記第３電荷輸送材料層を、第３発光層及び第３個別電荷輸送層として、各発光層及び各電荷輸送層をそれぞれ形成する工程と、
    を含む請求項１７に記載の表示装置の製造方法。
  19. 　前記第１個別電荷輸送層は、第１ナノ粒子を含み、
    　前記第２個別電荷輸送層は、第２ナノ粒子を含み、
    　前記第３個別電荷輸送層は、第３ナノ粒子を含んでおり、
    　第２ナノ粒子に配位結合するリガンドの比率は、前記第１ナノ粒子及び前記第３ナノ粒子それぞれに配位結合するリガンドの比率よりも小さい、請求項１８に記載の表示装置の製造方法。
  20. 　前記第１量子ドット、前記第２量子ドット、及び前記第３量子ドットのうち少なくとも１つは、リン化インジウムを含む、請求項１３または１４に記載の表示装置の製造方法。
  21. 　複数のサブ画素形成領域に応じて配置された複数の画素電極と、
    　複数の画素電極の上に設けられた第１共通電荷輸送層と、
    　前記第１共通電荷輸送層の上において、各画素電極と対向する位置にそれぞれが設けられた第１発光層及び第２発光層と、
    　前記第１発光層及び前記第２発光層それぞれにおいて光を発する発光領域の端部を規定するように上方に向かって立設されたバンクと、
    　前記第１発光層及び前記第２発光層の双方の上に設けられた共通電極と、
    　前記第１共通電荷輸送層及び前記共通電極は前記バンクの上に配置されており、平面視において前記バンクと重畳する位置であって、前記第１共通電荷輸送層と前記共通電極との間に設けられたレジスト層と、を備える表示装置。
  22. 　前記バンクの上には、前記第１発光層、前記第２発光層、及び前記レジスト層それぞれを含む積層体が形成されており、
    　前記レジスト層は、前記第１共通電荷輸送層と、前記第１発光層及び前記第２発光層との間に配置されている請求項２１に記載の表示装置。
  23. 　有効表示領域と、前記有効表示領域の周囲に配された額縁領域と、を含んでおり、
    　前記額縁領域には前記第１共通電荷輸送層が設けられない請求項２１または２２に記載の表示装置。
  24. 　前記共通電極は、前記有効表示領域および前記額縁領域の双方に跨って配置されており、
    　前記額縁領域において、外部電源に接続された配線と前記共通電極とを接続する接続部を備える請求項２３に記載の表示装置。

     
PCT/JP2021/020103 2021-05-27 2021-05-27 表示装置の製造方法及び表示装置 WO2022249370A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/020103 WO2022249370A1 (ja) 2021-05-27 2021-05-27 表示装置の製造方法及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/020103 WO2022249370A1 (ja) 2021-05-27 2021-05-27 表示装置の製造方法及び表示装置

Publications (1)

Publication Number Publication Date
WO2022249370A1 true WO2022249370A1 (ja) 2022-12-01

Family

ID=84229543

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/020103 WO2022249370A1 (ja) 2021-05-27 2021-05-27 表示装置の製造方法及び表示装置

Country Status (1)

Country Link
WO (1) WO2022249370A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134150A (ja) * 2002-10-09 2004-04-30 Dainippon Printing Co Ltd 有機ｅｌ素子の製造方法
JP2009087760A (ja) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd エレクトロルミネッセンス素子の製造方法
US20130075768A1 (en) * 2011-09-22 2013-03-28 Lg Display Co., Ltd. Organic Light Emitting Diode Display Device and Method of Fabricating the Same
US20130341607A1 (en) * 2011-08-09 2013-12-26 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
WO2015041053A1 (ja) * 2013-09-19 2015-03-26 ソニー株式会社 有機発光素子の製造方法および表示装置の製造方法
JP2017510951A (ja) * 2014-03-28 2017-04-13 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 並置された多層膜の高解像度パターン形成
JP2018521459A (ja) * 2015-06-29 2018-08-02 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 有機層の高分解能パターニングのための方法
CN109920826A (zh) * 2019-03-15 2019-06-21 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
CN110620134A (zh) * 2019-09-25 2019-12-27 纳晶科技股份有限公司 光转换器件、其制备方法及具有其的显示装置
US20210057663A1 (en) * 2019-05-16 2021-02-25 Beijing Boe Technology Development Co., Ltd. Display panel, manufacturing method thereof and display device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134150A (ja) * 2002-10-09 2004-04-30 Dainippon Printing Co Ltd 有機ｅｌ素子の製造方法
JP2009087760A (ja) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd エレクトロルミネッセンス素子の製造方法
US20130341607A1 (en) * 2011-08-09 2013-12-26 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US20130075768A1 (en) * 2011-09-22 2013-03-28 Lg Display Co., Ltd. Organic Light Emitting Diode Display Device and Method of Fabricating the Same
WO2015041053A1 (ja) * 2013-09-19 2015-03-26 ソニー株式会社 有機発光素子の製造方法および表示装置の製造方法
JP2017510951A (ja) * 2014-03-28 2017-04-13 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 並置された多層膜の高解像度パターン形成
JP2018521459A (ja) * 2015-06-29 2018-08-02 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 有機層の高分解能パターニングのための方法
CN109920826A (zh) * 2019-03-15 2019-06-21 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
US20210057663A1 (en) * 2019-05-16 2021-02-25 Beijing Boe Technology Development Co., Ltd. Display panel, manufacturing method thereof and display device
CN110620134A (zh) * 2019-09-25 2019-12-27 纳晶科技股份有限公司 光转换器件、其制备方法及具有其的显示装置

Similar Documents

Publication Publication Date Title
JP6080438B2 (ja) 有機ｅｌ装置の製造方法
JP6519933B2 (ja) 有機発光デバイスとその製造方法
KR20130018501A (ko) 유기 발광 표시 장치의 제조 방법
CN110310973B (zh) 用于高分辨率发光装置的结构
US11903287B2 (en) Light emitting element, light emitting device, and method for manufacturing light emitting element
CN112640579B (zh) 显示设备
KR20180121757A (ko) 유기발광 표시장치 및 그 제조방법
WO2020089999A1 (ja) 発光素子、発光素子の製造方法
US20230337513A1 (en) Display device manufacturing method and display device
WO2022249370A1 (ja) 表示装置の製造方法及び表示装置
JP6332772B2 (ja) 有機発光デバイスと有機表示装置
US20230413656A1 (en) Method for producing light-emitting element, and light-emitting element
CN112349854A (zh) 显示器件及其制备方法和显示面板
CN114171693B (zh) 一种量子点发光基板及其制备方法、显示装置
WO2022018785A1 (ja) 発光装置および発光装置の製造方法
WO2022113179A1 (ja) 表示装置の製造方法
WO2022137342A1 (ja) 表示装置及び表示装置の製造方法
WO2022074751A1 (ja) 発光素子の製造方法および発光素子
WO2023032109A1 (ja) 表示装置、表示装置の製造方法
WO2022137310A1 (ja) 表示装置および表示装置の製造方法
US20240032320A1 (en) Method of manufacturing display device and display device
CN112640580A (zh) 显示设备及显示设备的制造方法
WO2023042244A1 (ja) 表示装置
WO2023053450A1 (ja) 発光素子、表示装置、および発光素子の製造方法
US20230064348A1 (en) Patterned light-emitting device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21943021

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18287425

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21943021

Country of ref document: EP

Kind code of ref document: A1