WO2022216090A1

WO2022216090A1 - 전기 전도성 접촉핀 및 이의 제조방법

Info

Publication number: WO2022216090A1
Application number: PCT/KR2022/005060
Authority: WO
Inventors: 안범모; 박승호; 변성현
Original assignee: (주)포인트엔지니어링
Priority date: 2021-04-09
Filing date: 2022-04-07
Publication date: 2022-10-13
Also published as: KR102577539B1; TW202240176A; KR20220140188A; KR20230134457A

Abstract

본 발명은 복수개의 금속층을 적층하여 형성되는 전기 전도성 접촉핀에 있어서 전기 전도성 접촉핀을 누르는 가압력을 단면적이 상대적으로 작은 팁부로 집중시킴으로써 의도치 않은 변형이 방지되도록 하는, 전기 전도성 접촉핀 및 그 제조방법을 제공한다.

Description

전기 전도성 접촉핀 및 이의 제조방법

본 발명은 전기 전도성 접촉핀 및 이의 제조방법에 관한 것이다.

전기 전도성 접촉핀은 검사대상물과 접촉하여 검사대상물을 검사하는 프로브 카드 또는 테스트 소켓에서 사용될 수 있는 접촉핀이다. 이하에서는 일례로 프로브 카드의 접촉핀을 예시하여 설명한다.

반도체 소자의 전기적 특성 시험은 다수의 전기 전도성 접촉핀을 구비한 프로브 카드에 반도체 웨이퍼를 접근시켜 전기 전도성 접촉핀을 반도체 웨이퍼상의 대응하는 전극 패드에 접촉시킴으로써 수행된다. 전기 전도성 접촉핀과 반도체 웨이퍼 상의 전극 패드를 접촉시킬 때, 양자가 접촉하기 시작하는 상태에 도달한 이후, 프로브 카드에 반도체 웨이퍼를 추가로 접근하는 처리가 이루어진다. 이러한 처리를 오버 드라이브라고 부른다. 오버 드라이브는 전기 전도성 접촉핀을 탄성 변형시키는 처리이며 오버 드라이브를 함으로써, 전극 패드의 높이나 전기 전도성 접촉핀의 높이에 편차가 있어도, 모든 전기 전도성 접촉핀을 전극 패드와 확실하게 접촉시킬 수 있다. 또한 오버 드라이브 시에 전기 전도성 접촉핀이 탄성 변형하고, 그 선단이 전극 패드상에서 이동함으로써, 스크러브가 이루어진다. 이 스크러브에 의해 전극 패드 표면의 산화막이 제거되고 접촉 저항을 감소시킬 수 있다.

이러한 전기 전도성 접촉핀은 MEMS 공정을 이용하여 제작될 수 있다. MEMS 공정을 이용하여 전기 전도성 접촉핀을 제작하는 과정을 살펴보면 먼저, 도전성 기재 표면에 포토 레지스트를 도포한 후 포토 레지스트를 패터닝한다. 이후 포토 레지스트를 몰드로 이용하여 전기 도금법에 의해 개구 내에서 금속재료를 석출시키고, 포토 레지시트와 도전성 기재를 제거하여 전기 전도성 접촉핀을 얻는다. 여기서 전기 전도성 접촉핀은 복수개의 금속재료가 상,하로 적층되면서 형성된다. 전기 전도성 접촉핀의 단부는 대상물과 접촉되는 부위인데, 복수개의 금속재료가 상,하로 적층되어 구성될 경우에는 바디부와 단부에서의 금속재료의 함량만을 서로 다르게 하는 것이 어려워 전기 전도성 접촉핀의 전류 운반 용량(Current Carrying Capacity)을 향상시키는데 한계가 있다.

특히, 전기 전도성 접촉핀이 대상물과 접촉할 때에 접촉 부위로 가압력이 집중되지 못해 전기 전도성 접촉핀의 길이방향으로 가해지는 가압력에 의해 전기 전도성 접촉핀에 의도치 않은 변형을 유발하며 심하게는 뒤틀림 변형을 야기하는 문제가 발생한다.

[선행기술문헌]

[특허문헌]

(특허문헌 1) 대한민국 등록번호 제10-0449308호 등록특허공보

본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 복수개의 금속층을 적층하여 형성되는 전기 전도성 접촉핀에 있어서 전기 전도성 접촉핀을 누르는 가압력을 단면적이 상대적으로 작은 팁부로 집중시킴으로써 의도치 않은 변형이 방지되도록 하는, 전기 전도성 접촉핀 및 그 제조방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 본 발명은 복수개의 금속층을 적층하여 형성되는 전기 전도성 접촉핀에 있어서 그 물리적 또는 전기적 특성을 향상시킨 전기 전도성 접촉핀 및 그 제조방법을 제공하는 것을 목적으로 한다.

상술한 목적을 달성하기 위해, 본 발명에 따른 전기 전도성 접촉핀은, 복수개의 금속층이 적층되어 형성되는 적층부를 포함하는 바디부; 및 상기 바디부의 적어도 일 단부에서 상기 바디부의 단면적보다 더 작은 단면적을 가지면서 돌출되어 구비되는 팁부를 포함한다.

또한, 상기 팁부의 상면은 상기 바디부의 상면의 연장평면으로부터 이격되고, 상기 팁부의 하면은 상기 바디부의 하면의 연장평면으로부터 이격되며, 상기 팁부의 제1측면은 상기 바디부의 제1측면의 연장평면으로부터 이격되고, 상기 팁부의 제2측면은 상기 바디부의 제2측면의 연장평면으로부터 이격된다.

또한, 상기 팁부의 중심축과 상기 바디부의 단부 중심축은 동일 축상에 위치한다.

또한, 상기 팁부는 단일 재질로 형성된다.

또한, 상기 적층부는 제1금속과 제2금속을 포함하되 상기 제1금속은 상기 제2금속에 비해 상대적으로 내마모성이 높은 금속이고 상기 제2금속은 상기 제1금속에 비해 상대적으로 전기 전도도가 높은 금속이며, 상기 팁부는 상기 제2금속에 비해 상대적으로 내마모성이 높은 금속으로 형성된다.

또한, 상기 제1금속은 로듐(rhodium, Rd), 백금 (platinum, Pt), 이리듐(iridium, Ir), 팔라듐(palladium) 이나 이들의 합금, 또는 팔라듐-코발트(palladium-cobalt, PdCo) 합금, 팔라듐-니켈(palladium-nickel, PdNi) 합금 또는 니켈-인(nickel-phosphor, NiPh) 합금, 니켈-망간(nickel-manganese, NiMn), 니켈-코발트(nickel-cobalt, NiCo) 또는 니켈-텅스텐(nickel-tungsten, NiW) 합금 중에서 적어도 하나 선택된 금속이고, 상기 제2금속은 구리(Cu), 은(Ag), 금(Au) 또는 이들의 합금 중에서 적어도 하나 선택된 금속이다.

또한, 상기 팁부는 상기 바디부의 내측에 위치하는 내측부와 상기 바디부의 외측에 위치하는 외측부를 포함한다.

또한, 상기 내측부를 기준으로 상기 내측부의 좌, 우측에는 상기 바디부가 구비되고, 상기 내측부를 기준으로 상기 내측부의 상, 하 측에는 상기 바디부가 구비되지 않는 여유공간부가 형성된다.

또한, 상기 내측부를 기준으로 상기 내측부의 좌, 우측에는 상기 바디부가 구비되고, 상기 내측부를 기준으로 상기 내측부의 상, 하 측에는 상기 팁부의 재질과 다른 재질의 강화부가 형성된다.

또한, 상기 내측부를 기준으로 상기 내측부의 좌, 우측에 형성되는 금속과 상기 내측부의 상, 하측에 형성되는 금속은 서로 다른 재질이다.

한편, 본 발명에 따른 전기 전도성 접촉핀은, 복수개의 금속층이 적층되어 형성되는 적층부를 포함하는 바디부; 단일 재질의 금속층으로 형성되며 상기 바디부의 단부에서 돌출되어 구비되는 팁부; 및 상기 적층부와 상기 팁부 사이에서 상기 바디부에 구비되는 연결부를 포함하고, 상기 팁부는 로듐(rhodium, Rd), 백금 (platinum, Pt), 이리듐(iridium, Ir), 팔라듐(palladium) 이나 이들의 합금, 또는 팔라듐-코발트(palladium-cobalt, PdCo) 합금, 팔라듐-니켈(palladium-nickel, PdNi) 합금 또는 니켈-인(nickel-phosphor, NiPh) 합금, 니켈-망간(nickel-manganese, NiMn), 니켈-코발트(nickel-cobalt, NiCo) 또는 니켈-텅스텐(nickel-tungsten, NiW) 합금 중에서 선택된 금속으로 형성되고, 상기 연결부는 로듐(rhodium, Rd), 백금 (platinum, Pt), 이리듐(iridium, Ir), 팔라듐(palladium) 이나 이들의 합금, 또는 팔라듐-코발트(palladium-cobalt, PdCo) 합금, 팔라듐-니켈(palladium-nickel, PdNi) 합금 또는 니켈-인(nickel-phosphor, NiPh) 합금, 니켈-망간(nickel-manganese, NiMn), 니켈-코발트(nickel-cobalt, NiCo) 또는 니켈-텅스텐(nickel-tungsten, NiW) 합금 중에서 선택된 금속으로 형성된다.

또한, 상기 연결부는 단일 재질의 금속층으로 형성된다.

한편, 본 발명에 따른 전기 전도성 접촉핀의 제조방법은, 복수개의 금속층이 적층되어 형성되는 적층부를 포함하는 바디부 및 상기 바디부의 적어도 일단부에서 돌출되어 구비되는 팁부를 포함하는 전기 전도성 접촉핀의 제조방법에 있어서, 상기 바디부와 상기 팁부는 몰드를 이용하여 각각 도금하여 형성한다.

또한, 상기 몰드는 양극산화막 재질로 구성된다.

또한, 본 발명은 본 발명은 복수개의 금속층을 적층하여 형성되는 전기 전도성 접촉핀에 있어서 그 물리적 또는 전기적 특성을 향상시킨 전기 전도성 접촉핀 및 그 제조방법을 제공한다.

도 1은 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀을 도시한 도면.

도 2내지 도 10은 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀의 제조방법을 도시한 도면.

도 11(a)은 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면.

도 11(b)는 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면.

도 12는 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀을 도시한 도면.

도 13내지 도 19는 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀의 제조방법을 도시한 도면.

도 20(a)은 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면.

도 20(b)는 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면.

도 21은 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀을 도시한 도면.

도 22내지 도 30은 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀의 제조방법을 도시한 도면.

도 31(a)은 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면.

도 31(b)는 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면.

도 32(a)은 본 발명의 바람직한 제4실시예에 따른 전기 전도성 접촉핀을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면.

도 31(b)는 본 발명의 바람직한 제4실시예에 따른 전기 전도성 접촉핀을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면.

이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.

본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 전기 전도성 접촉핀의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 본 명세서에서 사용한 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "구비하다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들에 대해 구체적으로 설명한다. 이하에서 다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.

본 발명의 바람직한 일 실시예에 따른 전기 전도성 접촉핀(100)은, 검사장치에 구비되어 검사대상물과 전기적, 물리적으로 접촉하여 전기적 신호를 전달하는데 사용된다. 검사장치는 반도체 제조공정에 사용되는 검사장치일 수 있으며, 그 일례로 프로브 카드일 수 있고, 테스트 소켓일 수 있다. 다만 본 발명의 바람직한 실시예에 따른 검사장치는 이에 한정되는 것은 아니며, 전기를 인가하여 검사대상물의 불량 여부를 확인하기 위한 장치라면 모두 포함된다. 다만, 이하에서는 검사장치의 일례로서 프로브 카드를 예시하여 설명한다. 반도체 소자의 전기적 특성 시험은 다수의 전기 전도성 접촉핀(100)을 형성한 프로브 카드에 반도체 웨이퍼(W)를 접근시켜 각 전기 전도성 접촉핀(100)을 반도체 웨이퍼(W)상의 대응하는 전극 패드(WP)에 접촉시킴으로써 수행된다. 전기 전도성 접촉핀(100)이 전극 패드(WP)에 접촉되는 위치까지 도달한 다음, 프로브 카드 측으로 웨이퍼(W)를 소정높이 추가 상승시킬 수 있다. 전기 전도성 접촉핀(100)은 가이드 플레이트의 가이드 구멍에 삽입되어 탄성 변형하는 구조로서, 이러한 전기 전도성 접촉핀(100)을 채택하여 수직형 프로브 카드가 된다. 본 발명의 바람직한 실시예로서 전기 전도성 접촉핀(100)은 미리 변형된(pre-deformed) 구조 즉 코브라 핀의 형태를 가지거나 상부, 하부 또는 추가적인 가이드 플레이트를 이동시켜 일자형 핀을 변형시키는 구조도 포함된다.

제1실시예

이하, 도 1 내지 도 11을 참조하여 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀(100)에 대해 설명한다. 도 1은 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀(100)을 도시한 도면이고, 도 2내지 도 10은 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀(100)의 제조방법을 도시한 도면이며, 도 11(a)은 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면이고, 도 11(b)는 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면이다.

도 1 및 도 11을 참조하면, 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀(100)은 복수개의 금속층이 상, 하 방향(두께 방향)으로 적층되어 형성되는 적층부(111)를 포함하는 바디부(110)와 바디부(110)의 단부에서 돌출되어 구비되는 팁부(130)를 포함한다. 팁부(130)는 바디부(110)의 적어도 일단부에 구비되는 것으로서 바디부(110)의 일단부 또는 양단부에 구비될 수 있다.

팁부(130)는 바디부(110)의 단부에서 바디부(110)의 단면적보다 더 작은 단면적을 가지면서 돌출되어 구비된다.

팁부(130)의 상면은 바디부(110)의 상면의 연장평면으로부터 이격되고, 팁부(130)의 하면은 바디부(110)의 하면의 연장평면으로부터 이격되며, 팁부(130)의 제1측면은 바디부(110)의 제1측면의 연장평면으로부터 이격되고, 팁부(130)의 제2측면은 바디부(110)의 제2측면의 연장평면으로부터 이격된다. 즉, 팁부(130)는 바디부(110)의 상면, 하면 및 좌우 측면에서 가상적으로 연장된 연장평면 안에 위치한다. 이로 인해 팁부(130)의 단면적은 팁부(130)가 연결되는 바디부(110)의 단부의 단면적보다 작다.

바디부(110)의 수직 단면은 직사각형으로 형성될 수 있고, 팁부(130)의 수직 단면 역시 직사각형으로 형성될 수 있다.

또한 팁부(130)의 중심축과 바디부(110)의 단부 중심축은 동일 축 상에 위치한다.

이러한 구성을 통해, 전기 전도성 접촉핀(100)을 누르는 가압력이 단면적이 상대적으로 작은 팁부(130)로 집중되도록 하여 접촉압을 향상시킬 수 있게 된다. 또한 전기 전도성 접촉핀(100)이 의도치 않게 변형되는 것을 방지할 수 있게 된다.

한편, 팁부(130)는 바디부(110)의 수직 단면 형상에 의해 결정되는 단면의 코어(core) 내에 위치할 수 있다. 여기서 단면의 코어(core)는 편심 하중의 편심 거리에 따라 단면 내에서 압축 응력만 발생하도록 하는 작용점을 이은 내부이다. 이를 통해 팁부(130)는 바디부(110)내부에는 압축 응력만 유발되고 인장 응력은 유발되지 않도록 할 수 있다. 팁부(130)가 바디부(110)의 단면 코어(core)에 있지 않을 경우에는 바디부(110)에 압측 응력뿐만 아니라 인장 응력을 유발하게 된다. 이로 인해 복수개의 금속 층간의 계면 박리를 야기한다. 하지만 팁부(130)가 바디부(110)의 수직 단면 형상의 단면 코어(core) 내에 위치하게 되면, 팁부(130)에 의해 바디부(110)로 인가되는 힘은 바디부(110)에 압축 응력만을 발생시키므로 복수개의 금속층이 적층되어 형성되는 금속층 간의 계면 박리를 방지할 수 있게 된다. 따라서 팁부(130)는 바디부(110)에 압축 응력만을 유발하는 단면의 코어 범위 내에 구비되는 것이 바람직하다.

전기 전도성 접촉핀(100)의 바디부(110)는 복수개의 금속층이 적층되어 형성되는 적층부(111)를 포함한다.

적층부(111)는 제1금속(121)과 제2금속(123)을 포함한다.

제1금속(121)은 제2금속(123)에 비해 상대적으로 내마모성이 높은 금속으로서 로듐(rhodium, Rd), 백금 (platinum, Pt), 이리듐(iridium, Ir), 팔라듐(palladium) 이나 이들의 합금, 또는 팔라듐-코발트(palladium-cobalt, PdCo) 합금, 팔라듐-니켈(palladium-nickel, PdNi) 합금 또는 니켈-인(nickel-phosphor, NiPh) 합금, 니켈-망간(nickel-manganese, NiMn), 니켈-코발트(nickel-cobalt, NiCo) 또는 니켈-텅스텐(nickel-tungsten, NiW) 합금을 포함한다.

제2금속(123)은 제1금속(121)에 비해 상대적으로 전기 전도도가 높은 금속으로서 구리(Cu), 은(Ag), 금(Au) 또는 이들의 합금을 포함한다.

팁부(130)는 제2금속(123)에 비해 상대적으로 내마모성이 높은 금속으로 형성된다. 바람직하게 팁부(130)는 제1금속(121)으로 형성된다. 팁부(130)는 적층부(111)를 구성하는 금속층 중 적어도 어느 하나와 동일 재질로 형성되거나 적층부(111)를 구성하는 금속층과 다른 재질로 형성될 수 있다. 예를 들어 적층부(111)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)과 구리(Cu) 재질의 제2금속(123)이 교번적으로 적층되어 형성될 수 있다. 이 경우 팁부(130)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)이거나, 로듐(rhodium, Rd) 재질의 제1금속(121)일 수 있다. 한편, 팁부(130)는 단일 재질의 금속층으로 형성될 수 있다.

바디부(110)는 전기 전도성 접촉핀(100)의 길이 방향으로 구분되어 형성되는 적층부(111)와 연결부(113)를 포함한다. 연결부(113)는 적층부(111)와 팁부(130) 사이에서 바디부(110)에 구비된다. 연결부(113)는 바디부(110)의 단부측에서 전체적으로 형성된다.

연결부(113)는 단일 재질의 금속층으로 형성될 수 있다. 바람직하게는 연결부(113)는 제1금속(121)으로 형성된다. 예를 들어 팁부(130)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)이 형성될 수 있다. 이 경우 연결부(113)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)이거나, 로듐(rhodium, Rd) 재질의 제1금속(121)일 수 있다. 다만, 도 1에는 연결부(123)가 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)인 것으로 도시되어 있다.

전기 전도성 접촉핀(100)의 팁부(130)는 대상물과 접촉하는 부위로서 내마모성 또는 경도가 높은 제1금속(121)을 형성되는 팁부(130)의 구성을 통해 팁부(130)의 물리적 특성을 개선할 수 있게 된다. 또한 전기 전도성 접촉핀(100)의 팁부(130)에 내마모성 또는 경도가 높은 금속의 함량을 높임으로써 전기 전도성 접촉핀(100)의 바디부(110)에는 전기 전도도가 높은 금속의 함량을 상대적으로 높일 수 있게 되므로 전체적으로 전류 운반 용량(Current Carrying Capacity)을 향상시킬 수 있게 된다.

팁부(130)의 길이는 100㎛ 이상 400㎛이하의 범위를 가진다. 전기 전도성 접촉핀(100)은 프로브 카드의 가이드 플레이트에 삽입되어 사용될 수 있는데, 이 경우 전기 전도성 접촉핀(100)의 단부는 가이드 플레이트(하부 가이드 플레이트)의 하부로 돌출된다. 이런 상태에서 전기 전도성 접촉핀(100)을 장시간 오랜 횟수 동안 사용하다 보면 이물질이 단부에 달라붙게 되고, 이를 제거하기 위해 단부를 갈아내는 공정을 수행하게 된다. 단부를 갈아내는 공정을 수행함에 따라 전기 전도성 접촉핀(100)의 전체 길이는 짧아지게 된다. 가이드 플레이트(하부 가이드 플레이트)의 하부로의 전기 전도성 접촉핀(100)의 돌출 길이는 100㎛ 이상 400㎛이하의 범위가 되는 것이 바람직한데, 갈아내는 공정에 따라 그 돌출 길이가 100㎛ 미만이 되면 전기 전도성 접촉핀(100)은 새로운 것으로 교체를 하게 된다. 팁부(130)의 길이가 100㎛ 이상 400㎛이하의 범위를 가지는 구성을 통해, 팁부(130)를 100㎛ 이상 400㎛이하의 범위에서 갈아내더라도 팁부(130)가 단부에 존재하도록 하는 것이 가능하므로 전기 전도성 접촉핀(100)의 팁부(130)의 단면 형상을 초기 상태로 유지할 수 있게 된다.

갈아내는 공정을 수행함에 있어서 더 이상 팁부(130)가 존재하지 않은 경우에는 새로운 전기 전도성 접촉핀(100)으로 교체하는 것이 바람직하다.

한편 가이드 플레이트에는 수 백 내지 수천 개의 가이드 구멍이 형성되고 각각의 가이드 구멍에 전기 전도성 접촉핀(100)이 삽입된다. 가이드 플레이트의 가이드 구멍의 제작 공차 및 전기 전도성 접촉핀(100)과 검사 대상물 간의 정렬 오차 등을 고려하여 팁부(130)의 폭은 10㎛ 이상 40㎛이하의 범위를 가진다. 이를 통해 전기 전도성 접촉핀(100)의 팁부(130)와 검사 대상물 간의 수평 방향 위치 오차가 발생하더라도 팁부(130)가 검사대상물과 접촉할 수 있도록 하는 것이 가능하게 된다.

이하에서는 도 2 내지 도 10을 참조하여 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀(100)의 제조방법에 대해 설명한다.

본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀(100)의 제조방법은, 복수개의 금속층이 적층되어 형성되는 적층부(111)를 포함하는 바디부(110) 및 바디부(110)의 단부에서 돌출되어 구비되는 팁부(130)를 포함하는 전기 전도성 접촉핀(100)의 제조방법에 있어서, 바디부(110)와 팁부(130)는 몰드(20)를 이용하여 각각 도금하여 단계를 포함한다. 이하에서 구체적으로 설명한다.

먼저, 도 2를 참조하면, 도 2(a)는 제1내부공간(21)이 구비된 몰드(20)의 평면도이고, 도2(b)는 도2(a)의 A-A’단면도이고, 도 2(c)는 도2(a)의 B-B’단면도이며, 도 2(d)는 도2(a)의 C-C’단면도이고, 도 2(e)는 도2(a)의 D-D’단면도이다.

도 2를 참조하면, 몰드(20)에는 제1내부 공간(21)이 형성되고 있고, 몰드(20)의 하부에는 시드층(30)이 구비되어 있다.

몰드(20)는 양극산화막, 포토레지스트, 실리콘 웨이퍼 또는 이와 유사한 재질로 구성될 있다. 다만, 바람직하게는 몰드(20)은 양극산화막 재질로 구성될 수 있다. 양극산화막은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 포어는 금속을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극산화하면 모재의 표면에 알루미늄 산화물(Al₂0₃) 재질의 양극산화막이 형성된다. 다만 모재 금속은 이에 한정되는 것은 아니며, Ta, Nb, Ti, Zr, Hf, Zn, W, Sb 또는 이들의 합금을 포함한다, 위와 같이 형성된 양극산화막은 수직적으로 내부에 포어가 형성되지 않은 배리어층과, 내부에 포어가 형성된 다공층으로 구분된다. 배리어층과 다공층을 갖는 양극산화막이 표면에 형성된 모재에서, 모재를 제거하게 되면, 알루미늄 산화물(Al₂0₃) 재질의 양극산화막만이 남게 된다. 양극산화막은 양극산화시 형성된 배리어층이 제거되어 포어의 상, 하로 관통되는 구조로 형성되거나 양극산화시 형성된 배리어층이 그대로 남아 포어의 상, 하 중 일단부를 밀폐하는 구조로 형성될 수 있다.

양극산화막은 2~3ppm/℃의 열팽창 계수를 갖는다. 이로 인해 고온의 환경에 노출될 경우, 온도에 의한 열변형이 적다. 따라서 전기 전도성 접촉핀(100)의 제작 환경에 비록 고온 환경이라 하더라도 열 변형없이 정밀한 전기 전도성 접촉핀(100)을 제작할 수 있다.

본 발명의 바람직한 실시예에 따른 전기 전도성 접촉핀(100)은 포토 레지스트 몰드 대신에 양극산화막 재질의 몰드(20)를 이용하여 제조된다는 점에서 포토 레지스트 몰드로는 구현하는데 한계가 있었던 형상의 정밀도, 미세 형상의 구현의 효과를 발휘할 수 있게 된다. 또한 기존의 포토 레지스트 몰드의 경우에는 40㎛ 두께 수준의 전기 전도성 접촉핀을 제작할 수 있으나 양극산화막 재질의 몰드를 이용할 경우에는 100㎛ 이상에서 200㎛ 이하의 두께를 가지는 전기 전도성 접촉핀(100)을 제작할 수 있게 된다.

몰드(20)의 하면에는 시드층(30)이 구비된다. 시드층(30)은 몰드(20)에 제1내부 공간(21)을 형성하기 이전에 몰드(20)의 하면에 구비될 수 있다. 한편 몰드(20)의 하부에는 지지기판(미도시)이 형성되어 몰드(20)의 취급성을 향상시킬 수 있다. 또한 이 경우 지지기판(미도시)의 상면에 시드층(30)을 형성하고 제1내부 공간(21)이 형성된 몰드(20)을 지지기판(미도시)에 결합하여 사용할 수도 있다. 시드층(30)은 구리(Cu)재질로 형성될 수 있고, 증착 방법에 의해 형성될 수 있다. 시드층(30)은 바디부(110)와 팁부(130)를 전기 도금법을 이용하여 형성할 때 이들의 도금 품질을 향상시키기 위해 사용된다.

제1내부 공간(21)은 양극산화막 재질의 몰드(20)을 습식 에칭하여 형성될 수 있다. 이를 위해 몰드(20)의 상면에 포토 레지스트를 구비하고 이를 패터닝한 다음, 패터닝되어 오픈된 영역의 양극산화막이 에칭 용액과 반응하여 제1내부 공간(21)이 형성될 수 있다. 구체적으로 설명하면, 제1내부 공간(21)을 형성하기 전의 몰드(20)의 상면에 감광성 재료를 구비한 다음 노광 및 현상 공정이 수행될 수 있다. 감광성 재료는 노광 및 현상 공정에 의해 오픈영역을 형성하면서 적어도 일부가 패터닝되어 제거될 수 있다. 양극산화막 재질의 몰드(20)는 패터닝 과정에 의해 감광성 재료가 제거된 오픈영역을 통해 에칭 공정이 수행되며, 에칭 용액에 의해 제1내부 공간(21)에 대응되는 위치의 양극산화막이 제거되어 제1내부 공간(21)을 형성하게 된다.

다음으로 도 3을 참조하면, 도 3(a)는 제1내부 공간(21)에 팁부(130) 형성을 위한 임시 적층부(150)를 형성한 몰드(20)의 평면도이고, 도3(b)는 도3(a)의 A-A’단면도이고, 도 3(c)는 도3(a)의 B-B’단면도이며, 도 3(d)는 도3(a)의 C-C’단면도이고, 도 3(e)는 도3(a)의 D-D’단면도이다.

몰드(20)의 제1내부 공간(21)에 전기 도금 공정을 수행하여 팁부(130) 형성을 위한 임시 적층부(150)를 형성하는 단계를 수행한다. 임시 적층부(150)는 복수회의 전기 도금 공정을 수행하여 전기 전도성 접촉핀(100)의 두께 방향으로 복수개의 금속층이 적층되어 형성된다. 임시 적층부(150)는 하부에서부터 희생층(130), 제1금속(121) 및 희생층(130) 순으로 적층되어 구성된다. 희생층(130)은 구리(Cu)재질의 금속으로 형성되며 향후 구리 에천트에 의해 제거된다

임시 적층부(150)의 두께 방향으로 제1금속(121)이 중앙에 위치하도록 도금 시간을 설정하여 제1금속(121)을 형성한다. 이를 통해 제1금속(121)의 중심을 기준으로 임시 적층부(150)가 상, 하로 대칭이 되도록 한다.

도금 공정이 완료되면 평탄화 공정이 수행될 수 있다. 화학적 기계적 연마(CMP) 공정을 통해 몰드(20)의 상면으로 돌출된 금속을 제거하면서 평탄화시킨다.

다음으로 도 4를 참조하면, 도 4(a)는 제2내부공간(22)을 형성한 몰드(20)의 평면도이고, 도4(b)는 도4(a)의 A-A’단면도이고, 도 4(c)는 도4(a)의 B-B’단면도이며, 도 4(d)는 도4(a)의 C-C’단면도이고, 도 4(e)는 도4(a)의 D-D’단면도이다.

몰드(20)의 일부분을 제거하는 공정을 수행한다. 몰드(20)의 일부분을 제거하여 제2내부 공간(22)을 몰드(20)에 형성한다. 구체적으로 설명하면, 몰드(20)의 상면에 감광성 재료를 구비한 다음 노광 및 현상 공정이 수행될 수 있다. 감광성 재료는 노광 및 현상 공정에 의해 오픈영역을 형성하면서 적어도 일부가 패터닝되어 제거될 수 있다. 패터닝 과정에 의해 감광성 재료가 제거된 오픈영역을 통해 에칭 공정이 수행되며, 에칭 용액에 의해 몰드(20)의 일부분이 제거되어 제2내부 공간(22)을 형성하게 된다.

제2내부공간(22)은 임시 적층부(150)와는 이격되어 형성된다. 제2내부공간(22)의 폭은 임시 적층부(150)의 폭보다 크게 형성된다. 다시 말해 임시 적층부(150)의 폭은 제2내부공간(22)의 폭보다 작다. 또한 임시 적층부(150)의 길이방향의 중심축과 제2내부공간(22)의 길이방향의 중심축은 동일 축상이 되도록, 제2내부공간(22)을 형성한다.

다음으로 도 5를 참조하면, 도 5(a)는 제2내부공간(22)에 바디부(110)의 적층부(111)를 형성한 몰드(20)의 평면도이고, 도5(b)는 도5(a)의 A-A’단면도이고, 도 5(c)는 도5(a)의 B-B’단면도이며, 도 5(d)는 도5(a)의 C-C’단면도이고, 도 5(e)는 도5(a)의 D-D’단면도이다.

바디부(110)의 적층부(111)를 형성하는 단계를 수행한다. 이전 단계에서 형성된 제2내부 공간(22)에 전기 도금 공정을 이용하여 바디부(110)의 적층부(111)를 형성한다.

적층부(111)는 제1금속(121)과 제2금속(123)을 포함하되, 제1금속(121)이 최하층에 위치하도록 먼저 도금하고 그 이후에 제2금속(123)를 적층한다. 그 결과 제1금속(121)과 제2금속(123)은 교번적으로 적층되어 형성되며 최하층과 최상층은 제1금속(121)이 형성된다.

다음으로 도 6을 참조하면, 도 6(a)는 제3내부공간(23)을 형성한 몰드(20)의 평면도이고, 도6(b)는 도6(a)의 A-A’단면도이고, 도 6(c)는 도6(a)의 B-B’단면도이며, 도 6(d)는 도 6(a)의 C-C’단면도이고, 도 6(e)는 도6(a)의 D-D’단면도이다.

몰드(20)의 일부분을 제거하는 공정을 수행한다. 몰드(20)의 일부분을 제거하여 제3내부 공간(23)을 몰드(20)에 형성한다. 구체적으로 설명하면, 몰드(20)의 상면에 감광성 재료를 구비한 다음 노광 및 현상 공정이 수행될 수 있다. 감광성 재료는 노광 및 현상 공정에 의해 오픈영역을 형성하면서 적어도 일부가 패터닝되어 제거될 수 있다. 패터닝 과정에 의해 감광성 재료가 제거된 오픈영역을 통해 에칭 공정이 수행되며, 에칭 용액에 의해 몰드(20)의 일부분이 제거되어 제3내부 공간(23)을 형성하게 된다.

제3내부공간(23)은 임시 적층부(150)와 적층부(111) 사이에 구비된다. 제3내부공간(23)의 노출된 2개의 측면에는 몰드(20)가 위치하고 노출된 2개의 대향 측면으로는 임시 적층부(150)와 적층부(111)가 위치한다.

다음으로 도 7을 참조하면, 도 7(a)는 제3내부공간(23)에 연결부(113)를 형성한 몰드(20)의 평면도이고, 도7(b)는 도7(a)의 A-A’단면도이고, 도 7(c)는 도7(a)의 B-B’단면도이며, 도 7(d)는 도7(a)의 C-C’단면도이고, 도 7(e)는 도7(a)의 D-D’단면도이다.

바디부(110)의 연결부(113)를 형성하는 단계를 수행한다. 이전 단계에서 형성된 제3내부 공간(22)에 전기 도금 공정을 이용하여 바디부(110)의 연결부(113)를 형성한다.

연결부(113)는 제1금속(121)으로 형성된다. 연결부(113)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)이거나, 로듐(rhodium, Rd) 재질의 제1금속(121)일 수 있다. 다만, 도 7에는 연결부(123)가 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)인 것으로 도시되어 있다.

다음으로 도 8을 참조하면, 도 8(a)는 제4내부공간(24)을 형성한 몰드(20)의 평면도이고, 도8(b)는 도8(a)의 A-A’단면도이고, 도 8(c)는 도8(a)의 B-B’단면도이며, 도 8(d)는 도 8(a)의 C-C’단면도이고, 도 8(e)는 도8(a)의 D-D’단면도이다.

몰드(20)의 일부분을 제거하는 공정을 수행한다. 몰드(20)의 일부분을 제거하여 제4내부 공간(24)을 몰드(20)에 형성한다. 구체적으로 설명하면, 몰드(20)의 상면에 감광성 재료를 구비한 다음 노광 및 현상 공정이 수행될 수 있다. 감광성 재료는 노광 및 현상 공정에 의해 오픈영역을 형성하면서 적어도 일부가 패터닝되어 제거될 수 있다. 패터닝 과정에 의해 감광성 재료가 제거된 오픈영역을 통해 에칭 공정이 수행되며, 에칭 용액에 의해 몰드(20)의 일부분이 제거되어 제4내부 공간(24)을 형성하게 된다.

제4내부공간(24)은 임시 적층부(150)의 희생층(130)이 노출될 수 있도록 임시 적층부(150)의 외측에 형성된다. 바람직하게 희생층(130)의 효과적인 제거를 위해 제4내부공간(24)는 임시 적층부(150)의 외측을 감싸면서 형성된다.

다음으로 도 9를 참조하면, 도 9(a)는 임시 적층부(150)의 희생층(130)이 제거된 상태의 몰드(20)의 평면도이고, 도9(b)는 도9(a)의 A-A’단면도이고, 도 9(c)는 도9(a)의 B-B’단면도이며, 도 9(d)는 도 9(a)의 C-C’단면도이고, 도 9(e)는 도9(a)의 D-D’단면도이다.

제4내부공간(24)에 희생층(130)에만 선택적으로 반응하는 에천트를 주입하여 임시 적층부(150)에 구비된 희생층(130)를 제거한다. 이전 공정에서 임시 적층부(150)는 희생층(130), 제1금속(121) 및 희생층(130)이 순차적으로 적층되어 구비되는데, 여기서 제1금속(121)의 상,하에 구비되는 희생층(130)이 제거된다. 이를 통해 제1금속(121)으로 구성된 팁부(130)는 일단에 연결부(113)에 연결되고 타단은 자유단으로 구성됨으로써 팁부(130)는 연결부(113)에 캔틸레버 형태로 연결된 상태로 구비된다.

희생층(130)이 구리(Cu) 재질의 금속인 경우, 에천트는 구리(Cu) 재질의 금속을 선택적으로 제거할 수 있는 구리 에천트이다. 이때 연결부(113)는 제1금속(121) 중에서 선택된 금속으로 형성되기 때문에 구리 에천트에 반응하지 않는다. 그 결과 연결부(113)는 에천트가 적층부(111) 내부로 침투하는 것을 방지하여 적층부(111)를 구성하는 제2금속(123)과 구리 에천트는 반응하지 않게 된다.

다음으로 도 10을 참조하면, 도 10(a)는 전기 전도성 접촉핀(100)의 평면도이고, 도10(b)는 도10(a)의 A-A’단면도이고, 도 10(c)는 도10(a)의 B-B’단면도이며, 도 10(d)는 도10(a)의 C-C’단면도이고, 도 10(e)는 도10(a)의 D-D’단면도이다.

이전 단계 이후에 몰드(20)와 시드층(30)를 제거하는 공정을 수행한다. 몰드(20)가 양극산화막 재질인 경우에는 양극산화막 재질에 선택적으로 반응하는 용액을 이용하여 몰드(20)를 제거한다. 또한 시드층(30)이 구리(Cu) 재질인 경우에는 구리(Cu)에 선택적으로 반응하는 용액을 이용하여 시드층(30)을 제거한다. 이전 단계에서 희생층(130)을 제거하기 위한 구리 에천트로 시드층(30)을 제거할 수 있지만, 시드층(30)까지 제거하기 위해 구리 에천트에 장시간 노출될 경우 다른 부분에도 영향을 줄 수 있기 때문에 본 단계에서 별도의 과정을 통해 시드층(30)을 제거하는 것이 바람직 할 수 있다.

앞선 설명에서는 제1내부 공간(21)이 형성된 몰드(20)를 이용하여 제1내부 공간(21)에 도금하여 임시 적층부(150)를 형성하는 단계를 먼저 수행하고 그 다음에 몰드(20)의 일부를 제거하여 제2내부 공간(22)을 형성하고 제2내부 공간(22)에 도금하여 적층부(111)를 형성하는 단계를 수행하고, 제3내부공간(23)을 형성하여 제3내부공간(23)에 도금하여 연결부(113)를 형성하는 것으로 설명하였으나, 반드시 이러한 순서로 한정되는 것은 아니고 임시 적층부(150), 적층부(111) 및 연결부(113)의 형성 순서는 앞선 설명과는 다른 순서로 형성될 수 있다. 다만 이 경우에도 연결부(113)를 구성하는 금속은 임시 적층부(150)의 희생층(130)을 제거하기 위한 에천트에 반응하지 않는 금속으로 형성되어야 한다.

도 11(a)은 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면이고, 도 11(b)는 본 발명의 바람직한 제1실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면이다.

도 11(a)를 참조하면, 전기 전도성 접촉핀(100)은 바디부(110)와 팁부(130)를 포함한다. 바디부(110)는 적층부(111)와 연결부(113)를 포함한다. 팁부(130)는 바디부(110)의 연결부(113)에 연결되어 캔틸레버 형태로 구비된다.

적층부(111)는 제1금속(121)과 제2금속(123)이 적층되어 형성되며, 연결부(113)와 팁부(130)는 제1금속(121)으로 형성된다.

바람직하게는, 전기 전도성 접촉핀(100)은, 팔라듐(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)과 구리(Cu) 재질의 제2금속(123)이 적층되어 형성되는 적층부(111)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 연결부(113)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 팁부(130)로 구성된다. 적층부(11)는 최하층부터 두께 방향으로 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121) 순으로 적층되어 구성된다. 연결부(113)와 팁부(130)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되며, 팔라듐-코발트(palladium-cobalt, PdCo) 합금의 단일 재질로 형성된다. 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)은, 적층부(111), 연결부(113) 및 팁부(130)에 모두 형성되어 이들을 일체화한다. 팁부(130)는 연결부(113)와 동일 재질로 구성되고 연결부(113)는 적층부(111)를 구성하는 금속 중 어느 하나와 동일 재질로 구성됨에 따라 팁부(130)가 바디부(110)에 견고하게 부착된다.

도 11(b)를 참조하면, 전기 전도성 접촉핀(100)은 바디부(110)와 팁부(130)를 포함한다. 바디부(110)는 적층부(111)와 연결부(113)를 포함한다. 팁부(130)는 바디부(110)의 연결부(113)에 연결되어 캔틸레버 형태로 구비된다. 적층부(111)는 제1금속(121)과 제2금속(123)이 적층되어 형성되며, 연결부(113)와 팁부(130)는 제1금속(121)으로 형성된다.

도 11(b)에 도시된 전기 전도성 접촉핀(100)은, 팔라듐(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)과 구리(Cu) 재질의 제2금속(123)이 적층되어 형성되는 적층부(111)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 연결부(113)와, 로듐(rhodium, Rd) 재질의 제1금속(121)으로 형성되는 팁부(130)로 구성된다. 적층부(11)는 최하층부터 두께 방향으로 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121) 순으로 적층되어 구성된다. 연결부(113)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되며, 팔라듐-코발트(palladium-cobalt, PdCo) 합금의 단일 재질로 형성된다. 팁부(130)는 로듐(rhodium, Rd) 재질의 제1금속(121)으로 형성되며, 로듐(rhodium, Rd)의 단일 재질로 형성된다.

제2실시예

다음으로, 본 발명에 따른 제2실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명은 되도록이면 생략한다.

이하, 도 12 내지 도 20을 참조하여 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀(100)에 대해 설명한다. 도 12는 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀(100)을 도시한 도면이고, 도 13내지 도 19는 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀(100)의 제조방법을 도시한 도면이며, 도 20(a)은 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면이고, 도 20(b)는 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면이다.

본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀(100)은, 바디부(110)의 구성이 제1실시예에 따른 전기 전도성 접촉핀(100)의 바디부(110)의 구성과 차이가 있다.

도 12 및 도 20을 참조하면, 전기 전도성 접촉핀(100)의 바디부(110)는 제1금속(121)과 제2금속(123)이 적층되어 형성되는 적층부(111)를 포함하며 바디부(110)의 단부 측의 측면에서 “┗”자 모양으로 형성되는 제1금속(121)과 제2금속(123)이 적층되면서 적층부(111)를 구성한다.

제1금속(121)은 제2금속(123)에 비해 상대적으로 내마모성이 높은 금속으로서 로듐(rhodium, Rd), 백금 (platinum, Pt), 이리듐(iridium, Ir), 팔라듐(palladium) 이나 이들의 합금, 또는 팔라듐-코발트(palladium-cobalt, PdCo) 합금, 팔라듐-니켈(palladium-nickel, PdNi) 합금 또는 니켈-인(nickel-phosphor, NiPh) 합금, 니켈-망간(nickel-manganese, NiMn), 니켈-코발트(nickel-cobalt, NiCo) 또는 니켈-텅스텐(nickel-tungsten, NiW) 합금을 포함하고, 제2금속(123)은 제1금속(121)에 비해 상대적으로 전기 전도도가 높은 금속으로서 구리(Cu), 은(Ag), 금(Au) 또는 이들의 합금을 포함한다.

적층부(111)의 최하층은 제1금속(121)으로 형성되며, 최하층의 제1금속(121)은 전기 전도성 접촉핀(100)의 하면에서 상면에 이르기까지 수직 방향으로 연장되어 형성됨에 따라 팁부(130)와 적층부(111)사이에 구비되는 연결부(113)를 구성한다. 적층부(111)의 단부 측면에서 “┗”자 모양을 가지는 제1금속(121)의 구성을 통해 연결부(113) 측에서 전단 파괴에 의해 파손되는 것을 방지할 수 있게 된다. 또한 적층부(111)의 단부 측면에서 “┗”자 모양을 가지는 제2금속(123)의 구성을 통해 단부 측에서의 전류 저항을 현저히 낮출 수 있게 된다. “┗”자 모양의 수직부가 단부측에 구비되고 “┗”자 모양의 수직부의 면적이 크기 때문에 전기 전도성 접촉핀(100)의 단부 측에서의 전류 저항을 낮출 수 있게 된다.

이하에서는 도 13 내지 도 19을 참조하여 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀(100)의 제조방법에 대해 설명한다.

본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀(100)의 제조방법은, 복수개의 금속층이 적층되어 형성되는 적층부(111)를 포함하는 바디부(110) 및 바디부(110)의 단부에서 돌출되어 구비되는 팁부(130)를 포함하는 전기 전도성 접촉핀(100)의 제조방법에 있어서, 바디부(110)와 팁부(130)는 몰드(20)를 이용하여 각각 도금하여 단계를 포함한다. 이하에서 구체적으로 설명한다.

먼저, 도 13을 참조하면, 도 13(a)는 제1내부공간(21)이 구비된 몰드(20)의 평면도이고, 도13(b)는 도 13(a)의 A-A’단면도이고, 도 13(c)는 도13(a)의 B-B’단면도이며, 도 13(d)는 도13(a)의 C-C’단면도이다.

도 13을 참조하면, 몰드(20)에는 제1내부 공간(21)이 형성되고 있고, 몰드(20)의 하부에는 시드층(30)이 구비되어 있다.

몰드(20)는 양극산화막, 포토레지스트, 실리콘 웨이퍼 또는 이와 유사한 재질로 구성될 있다. 다만, 바람직하게는 몰드(20)은 양극산화막 재질로 구성될 수 있다. 몰드(20)의 하면에는 시드층(30)이 구비된다.

다음으로 도 14를 참조하면, 도 14(a)는 제1내부 공간(21)에 팁부(130) 형성을 위한 임시 적층부(150)를 형성한 몰드(20)의 평면도이고, 도 14(b)는 도14(a)의 A-A’단면도이고, 도 14(c)는 도 14(a)의 B-B’단면도이며, 도 14(d)는 도14(a)의 C-C’단면도이다.

몰드(20)의 제1내부 공간(21)에 전기 도금 공정을 수행하여 팁부(130) 형성을 위한 임시 적층부(150)를 형성하는 단계를 수행한다. 임시 적층부(150)는 복수회의 전기 도금 공정을 수행하여 전기 전도성 접촉핀(100)의 두께 방향으로 복수개의 금속층이 적층되어 형성된다. 임시 적층부(150)는 하부에서부터 희생층(130), 제1금속(121) 및 희생층(130) 순으로 적층되어 구성된다. 희생층(130)은 구리(Cu)재질의 금속으로 형성되며 향후 구리 에천트에 의해 제거된다.

다음으로 도 15를 참조하면, 도 15(a)는 제2내부공간(22)을 형성한 몰드(20)의 평면도이고, 도15(b)는 도15(a)의 A-A’단면도이고, 도 15(c)는 도15(a)의 B-B’단면도이며, 도 15(d)는 도15(a)의 C-C’단면도이다.

제2내부공간(22)의 폭은 임시 적층부(150)의 폭보다 크게 형성된다. 다시 말해 임시 적층부(150)의 폭은 제2내부공간(22)의 폭보다 작다. 또한 임시 적층부(150)의 길이방향의 중심축과 제2내부공간(22)의 길이방향의 중심축은 동일 축상이 되도록, 제2내부공간(22)을 형성한다.

제2내부공간(22)의 일 측면으로는 임시 적층부(150)가 노출되고 나머지 측면으로는 몰드(20)가 노출된다.

다음으로 도 16 및 도 17을 참조하면, 도 16(a)는 제2내부공간(22)에 바디부(110)를 형성한 몰드(20)의 평면도이고, 도16(b)는 도16(a)의 A-A’단면도이고, 도 16(c)는 도16(a)의 B-B’단면도이며, 도 16(d)는 도16(a)의 C-C’단면도이고, 도 17은 도 16(b)의 점선 박스 부분을 확대한 도면이다.

바디부(110)를 형성하는 단계를 수행한다. 이전 단계에서 형성된 제2내부 공간(22)에 전기 도금 공정을 이용하여 바디부(110)를 형성한다. 바디부(110)는 복수개의 금속층이 상,하 방향(두께 방향)으로 적층된 적층부(111)와 임시 적층부(150) 측으로 형성된 연결부(113)를 포함한다.

바디부(110)는 제1금속(121)과 제2금속(123)이 적층되어 형성되는 적층부(111)를 포함하며 바디부(110)의 단부 측에서는 “┗”자 측면 모양을 가지는 제1금속(121)과 제2금속(123)이 적층되면서 적층부(111)를 구성한다.

적층부(111)의 최하층은 제1금속(121)으로 형성되며, 최하층의 제1금속(121)은 전기 전도성 접촉핀(100)의 하면에서 상면에 이르기까지 수직 방향으로 연장되어 형성되는 연결부(113)를 구성한다. 최하층의 제1금속(121)은 임시 적층부(150)의 에천트가 적층부(111) 내부로 침투하는 것을 방지하는 차단벽으로서의 기능을 수행한다.

다음으로 도 18을 참조하면, 도 18(a)는 제4내부공간(24)을 형성한 몰드(20)의 평면도이고, 도18(b)는 도18(a)의 A-A’단면도이고, 도 18(c)는 도18(a)의 B-B’단면도이며, 도 18(d)는 도 18(a)의 C-C’단면도이다.

이후, 제4내부공간(24)에 희생층(130)에만 선택적으로 반응하는 에천트를 주입하여 임시 적층부(150)에 구비된 희생층(130)를 제거한다. 이전 공정에서 임시 적층부(150)는 희생층(130), 제1금속(121) 및 희생층(130)이 순차적으로 적층되어 구비되는데, 여기서 제1금속(121)의 상,하에 구비되는 희생층(130)이 제거된다. 이를 통해 제1금속(121)으로 구성된 팁부(130)는 일단에 연결부(113)에 연결되고 타단은 자유단으로 구성됨으로써 팁부(130)는 연결부(113)에 캔틸레버 형태로 연결된 상태로 구비된다.

다음으로 도 19를 참조하면, 도 19(a)는 전기 전도성 접촉핀(100)의 평면도이고, 도19(b)는 도19(a)의 A-A’단면도이고, 도 19(c)는 도19(a)의 B-B’단면도이며, 도 19(d)는 도19(a)의 C-C’단면도이다.

앞선 설명에서는 제1내부 공간(21)이 형성된 몰드(20)를 이용하여 제1내부 공간(21)에 도금하여 임시 적층부(150)를 형성하는 단계를 먼저 수행하고 그 다음에 몰드(20)의 일부를 제거하여 제2내부 공간(22)을 형성하고 제2내부 공간(22)에 도금하여 바디부(110)를 형성하는 단계를 수행하는 것으로 설명하였으나, 반드시 이러한 순서로 한정되는 것은 아니고 그 반대의 순서로 형성될 수 있다.

도 20(a)은 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면이고, 도 20(b)는 본 발명의 바람직한 제2실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면이다.

도 20(a)를 참조하면, 전기 전도성 접촉핀(100)은 바디부(110)와 팁부(130)를 포함한다. 바디부(110)는 적층부(111)와 연결부(113)를 포함한다. 팁부(130)는 바디부(110)의 연결부(113)에 연결되어 캔틸레버 형태로 구비된다.

도 20(b)를 참조하면, 전기 전도성 접촉핀(100)은 바디부(110)와 팁부(130)를 포함한다. 바디부(110)는 적층부(111)와 연결부(113)를 포함한다. 팁부(130)는 바디부(110)의 연결부(113)에 연결되어 캔틸레버 형태로 구비된다. 적층부(111)는 제1금속(121)과 제2금속(123)이 적층되어 형성되며, 연결부(113)와 팁부(130)는 제1금속(121)으로 형성된다.

도 20(b)에 도시된 전기 전도성 접촉핀(100)은, 팔라듐(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)과 구리(Cu) 재질의 제2금속(123)이 적층되어 형성되는 적층부(111)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 연결부(113)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 팁부(130)로 구성된다. 적층부(11)는 최하층부터 두께 방향으로 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121) 순으로 적층되어 구성된다. 연결부(113)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되며, 팔라듐-코발트(palladium-cobalt, PdCo) 합금의 단일 재질로 형성된다. 팁부(130)는 로듐(rhodium, Rd) 재질의 제1금속(121)으로 형성되며, 로듐(rhodium, Rd)의 단일 재질로 형성된다.

제3실시예

다음으로, 본 발명에 따른 제3실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명은 되도록이면 생략한다.

이하, 도 21 내지 도 31을 참조하여 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)에 대해 설명한다. 도 21은 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)을 도시한 도면이고, 도 22내지 도 30은 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)의 제조방법을 도시한 도면이며, 도 31(a)은 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면이고, 도 31(b)는 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면이다.

본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)은, 팁부(130)와 연결부(113)의 구성이 제1실시예에 따른 전기 전도성 접촉핀(100)의 바디부(110)의 구성과 차이가 있다.

도 21 및 도 31을 참조하면, 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)은 복수개의 금속층이 상, 하 방향(두께 방향)으로 적층되어 형성되는 적층부(111)를 포함하는 바디부(110)와, 바디부(110)의 단부에서 돌출되어 구비되는 팁부(130)를 포함한다.

팁부(130)는 바디부(110)의 내측에 위치하는 내측부(135)와 바디부(110)의 외측에 위치하는 외측부(137)를 포함한다. 내측부(135)는 바디부(110)의 단부를 기준으로 단부 외측으로 돌출되지 않고 바디부(110)의 내측에 위치하는 팁부(130)의 일부분이고 외측부(137)는 바디부(110)의 단부를 기준으로 단부 외측으로 돌출되어 바디부(110)의 외측에 위치하는 팁부(130)의 일부분이다.

내측부(135)를 기준으로 내측부(135)의 좌, 우측에는 바디부(110, 보다 구체적으로는 연결부(113))가 구비되고, 내측부(135)를 기준으로 내측부(135)의 상, 하측에는 바디부(110)가 구비되지 않는다. 내측부(135)의 좌, 우측에 구비되는 바디부(110)에 의해 내측부(135)가 좌, 우측으로는 지지되지만 내측부(135)의 상, 하으로는 바디부(110)에 의해 지지되지 않는다. 즉, 내측부(135)를 기준으로 상, 하로는 바디부(110)가 구비되지 않은 여유공간부(115)가 형성된다.

바디부(110)의 단부에 형성되는 연결부(113)는, 내측부(135)의 저면 및 내측부(135)의 양 측면에서 팁부(130)를 고정한다.

전기 전도성 접촉핀(100)은 제1금속(121)을 포함하여 적층되기 때문에 가압력에 의해 전기 전도성 접촉핀(100)이 변형되는 방향은 전기 전도성 접촉핀(100)의 측면이 서로 근접하거나 멀어지는 방향이 된다. 이 경우 팁부(130)의 내측부(135)는 그 좌, 우측으로 바디부(110)의 연결부(113)가 구비되어 있기 때문에 팁부(130)의 파손을 효과적으로 방지할 수 있게 된다.

또한, 여유공간부(115)가 구성됨에 팁부(130)의 상, 하로 단부면에서 오목한 형태의 단부면을 형성함으로써 비젼카메라로 팁부(130)를 촬영하여 팁부(130)의 위치를 얼라인할 때 보다 정밀하게 팁부(130)의 위치를 얼라인할 수 게 된다. 보다 구체적으로 여유공간부(115)는 전기 전도성 접촉핀(100)의 단부면에서 움푹 파인 면을 형성함으로써 비젼카메라가 팁부(130)의 위치를 보다 정밀하게 확인할 수 있게 된다.

이하에서는 도 22 내지 도 30을 참조하여 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)의 제조방법에 대해 설명한다.

본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)의 제조방법은, 복수개의 금속층이 적층되어 형성되는 적층부(111)를 포함하는 바디부(110) 및 바디부(110)의 단부에서 돌출되어 구비되는 팁부(130)를 포함하는 전기 전도성 접촉핀(100)의 제조방법에 있어서, 바디부(110)와 팁부(130)는 몰드(20)를 이용하여 각각 도금하여 단계를 포함한다. 이하에서 구체적으로 설명한다.

먼저, 도 22를 참조하면, 도 22(a)는 제1내부공간(21)이 구비된 몰드(20)의 평면도이고, 도22(b)는 도22(a)의 A-A’단면도이고, 도 22(c)는 도22(a)의 B-B’단면도이며, 도 22(d)는 도22(a)의 C-C’단면도이고, 도 22(e)는 도22(a)의 D-D’단면도이다.

도 22를 참조하면, 몰드(20)에는 제1내부 공간(21)이 형성되고 있고, 몰드(20)의 하부에는 시드층(30)이 구비되어 있다.

몰드(20)는 양극산화막, 포토레지스트, 실리콘 웨이퍼 또는 이와 유사한 재질로 구성될 있다. 다만, 바람직하게는 몰드(20)은 양극산화막 재질로 구성될 수 있다.

몰드(20)의 하면에는 시드층(30)이 구비된다.

다음으로 도 23을 참조하면, 도 23(a)는 제1내부 공간(21)에 팁부(130) 형성을 위한 임시 적층부(150)를 형성한 몰드(20)의 평면도이고, 도23(b)는 도23(a)의 A-A’단면도이고, 도 23(c)는 도 23(a)의 B-B’단면도이며, 도 23(d)는 도23(a)의 C-C’단면도이고, 도 23(e)는 도23(a)의 D-D’단면도이다.

다음으로 도 24를 참조하면, 도 24(a)는 제2내부공간(22)을 형성한 몰드(20)의 평면도이고, 도24(b)는 도24(a)의 A-A’단면도이고, 도 24(c)는 도 24(a)의 B-B’단면도이며, 도 24(d)는 도 24(a)의 C-C’단면도이고, 도 24(e)는 도 24(a)의 D-D’단면도이다.

제2내부공간(22)은 임시 적층부(150)와는 이격되어 형성된다. 제2내부공간(22)의 폭은 임시 적층부(150)의 폭보다 크게 형성된다. 다시 말해 임시 적층부(150)의 폭은 제2내부공간(22)의 폭보다 작다. 또한 임시 적층부(150)의 길이방향의 중심축과 제2내부공간(22)의 길이방향의 중심축은 동일 축상이 되도록, 제2내부공간(22)을 형성한다. 제2내부공간(22)은 그 일 측에서 임시 적층부(150)를 외측에서 감싸듯이 연장되는 공간을 포함하고, 연장되는 공간은 폭 방향으로 임시 적층부(150)와 중첩된다.

다음으로 도 25를 참조하면, 도 25(a)는 제2내부공간(22)에 바디부(110)의 적층부(111)를 형성한 몰드(20)의 평면도이고, 도 25(b)는 도25(a)의 A-A’단면도이고, 도 25(c)는 도 25(a)의 B-B’단면도이며, 도 25(d)는 도25(a)의 C-C’단면도이고, 도 25(e)는 도 25(a)의 D-D’단면도이다.

다음으로 도 26을 참조하면, 도 26(a)는 제3내부공간(23)을 형성한 몰드(20)의 평면도이고, 도26(b)는 도26(a)의 A-A’단면도이고, 도 26(c)는 도 26(a)의 B-B’단면도이며, 도 26(d)는 도 26(a)의 C-C’단면도이고, 도 26(e)는 도 26(a)의 D-D’단면도이다.

제3내부공간(23)은 임시 적층부(150)와 적층부(111) 사이에 구비된다.

다음으로 도 27을 참조하면, 도 27(a)는 제3내부공간(23)에 연결부(113)를 형성한 몰드(20)의 평면도이고, 도27(b)는 도27(a)의 A-A’단면도이고, 도 27(c)는 도27(a)의 B-B’단면도이며, 도 27(d)는 도 27(a)의 C-C’단면도이고, 도 27(e)는 도 27(a)의 D-D’단면도이다.

연결부(113)는 제1금속(121)으로 형성된다. 연결부(113)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)이거나, 로듐(rhodium, Rd) 재질의 제1금속(121)일 수 있다.

다음으로 도 28을 참조하면, 도 28(a)는 제4내부공간(24)을 형성한 몰드(20)의 평면도이고, 도28(b)는 도28(a)의 A-A’단면도이고, 도 28(c)는 도28(a)의 B-B’단면도이며, 도 28(d)는 도 28(a)의 C-C’단면도이고, 도 28(e)는 도28(a)의 D-D’단면도이다.

다음으로 도 29를 참조하면, 도 29(a)는 임시 적층부(150)의 희생층(130)이 제거된 상태의 몰드(20)의 평면도이고, 도 29(b)는 도 29(a)의 A-A’단면도이고, 도 29(c)는 도 29(a)의 B-B’단면도이며, 도 29(d)는 도 29(a)의 C-C’단면도이고, 도 29(e)는 도29(a)의 D-D’단면도이다.

다음으로 도 30을 참조하면, 도 30(a)는 전기 전도성 접촉핀(100)의 평면도이고, 도30(b)는 도30(a)의 A-A’단면도이고, 도 30(c)는 도30(a)의 B-B’단면도이며, 도 30(d)는 도30(a)의 C-C’단면도이고, 도 30(e)는 도30(a)의 D-D’단면도이다.

도 31(a)은 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면이고, 도 31(b)는 본 발명의 바람직한 제3실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면이다.

도 31(a)를 참조하면, 전기 전도성 접촉핀(100)은 바디부(110)와 팁부(130)를 포함한다. 바디부(110)는 적층부(111)와 연결부(113)를 포함한다. 팁부(130)는 바디부(110)의 연결부(113)에 연결되어 캔틸레버 형태로 구비된다. 또한, 팁부(130)는 그 좌, 우측에 구비되는 연결부(113)에 의해 지지된다.

도 31(b)를 참조하면, 전기 전도성 접촉핀(100)은 바디부(110)와 팁부(130)를 포함한다. 바디부(110)는 적층부(111)와 연결부(113)를 포함한다. 팁부(130)는 바디부(110)의 연결부(113)에 연결되어 캔틸레버 형태로 구비된다. 적층부(111)는 제1금속(121)과 제2금속(123)이 적층되어 형성되며, 연결부(113)와 팁부(130)는 제1금속(121)으로 형성된다.

도 31(b)에 도시된 전기 전도성 접촉핀(100)은, 팔라듐(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)과 구리(Cu) 재질의 제2금속(123)이 적층되어 형성되는 적층부(111)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 연결부(113)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 팁부(130)로 구성된다. 적층부(11)는 최하층부터 두께 방향으로 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121) 순으로 적층되어 구성된다. 연결부(113)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되며, 팔라듐-코발트(palladium-cobalt, PdCo) 합금의 단일 재질로 형성된다. 팁부(130)는 로듐(rhodium, Rd) 재질의 제1금속(121)으로 형성되며, 로듐(rhodium, Rd)의 단일 재질로 형성된다.

제4실시예

다음으로, 본 발명에 따른 제4실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제3실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제3실시예와 동일하거나 유사한 구성요소들에 대한 설명은 되도록이면 생략한다.

이하, 도 32를 참조하여 본 발명의 바람직한 제4실시예에 따른 전기 전도성 접촉핀(100)에 대해 설명한다. 도 32(a)은 본 발명의 바람직한 제4실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 일례로 구성한 단부를 확대한 도면이고, 도 31(b)는 본 발명의 바람직한 제4실시예에 따른 전기 전도성 접촉핀(100)을 구성하는 금속 재질을 또 다른 례로 구성한 단부를 확대한 도면이다.

본 발명의 바람직한 제4실시예에 따른 전기 전도성 접촉핀(100)은, 제3실시예에 따른 전기 전도성 접촉핀(100)의 여유공간부(115)에 강화부(116)가 구비된다는 점에서 제3실시예의 바디부(110)의 구성과 차이가 있다.

본 발명의 바람직한 제4실시예에 따른 전기 전도성 접촉핀(100)은 복수개의 금속층이 상,하 방향(두께 방향)으로 적층되어 형성되는 적층부(111)를 포함하는 바디부(110)와, 바디부(110)의 단부에서 돌출되어 구비되는 팁부(130)를 포함한다.

팁부(130)는 바디부(110)의 내측에 위치하는 내측부(135)와 바디부(110)의 외측에 위치하는 외측부(137)를 포함한다. 내측부(135)는 바디부(110)의 단부를 기준으로 바디부(110)의 내측에 위치하고 외측부(137)는 바디부(110)의 단부를 기준으로 바디부(110)의 외측에 위치한다.

내측부(135)를 기준으로 내측부(135)의 좌, 우측에는 바디부(110)가 구비되고, 내측부(135)를 기준으로 내측부(135)의 상, 하측에는 강화부(116)가 구비된다. 내측부(135)의 좌, 우측에 구비되는 바디부(110)는 제1금속(121)으로 형성되고, 내측부(135)의 상, 하측에 구비되는 강화부(116)는 제2금속(123)으로 형성된다. 강화부(116)는 팁부(130)의 재질과 다른 재질로 형성될 수 있다. 또한 강화부(116)는 연결부(113)의 재질과 다른 재질로 형성될 수 있다.

제1금속(121)은 로듐(rhodium, Rd), 백금 (platinum, Pt), 이리듐(iridium, Ir), 팔라듐(palladium) 이나 이들의 합금, 또는 팔라듐-코발트(palladium-cobalt, PdCo) 합금, 팔라듐-니켈(palladium-nickel, PdNi) 합금 또는 니켈-인(nickel-phosphor, NiPh) 합금, 니켈-망간(nickel-manganese, NiMn), 니켈-코발트(nickel-cobalt, NiCo) 또는 니켈-텅스텐(nickel-tungsten, NiW) 합금을 포함하고, 제2금속(123)은 구리(Cu), 은(Ag), 금(Au) 또는 이들의 합금을 포함한다.

바람직하게는, 전기 전도성 접촉핀(100)은, 팔라듐(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)과 구리(Cu) 재질의 제2금속(123)이 적층되어 형성되는 적층부(111)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 연결부(113)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 팁부(130)로 구성된다. 적층부(11)는 최하층부터 두께 방향으로 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121) 순으로 적층되어 구성된다.

팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)은, 적층부(111), 연결부(113) 및 팁부(130)에 모두 형성되어 이들을 일체화한다. 팁부(130)는 연결부(113)와 동일 재질로 구성되고 연결부(113)는 적층부(111)를 구성하는 금속 중 어느 하나와 동일 재질로 구성됨에 따라 팁부(130)가 바디부(110)에 견고하게 부착된다.

여기서 강화부(116)는 강화부(116)의 필요 기능에 따라 제1금속(121) 또는 제2금속(123)으로 형성된다.

바람직하게는 강화부(116)는 제2금속(123)으로 형성될 수 있다. 전기 전도성 접촉핀(100)의 팁부(130)는 바디부(110)의 내측에 구비되는 내측부(135)를 포함하고, 내측부(135)의 좌, 우측으로는 내마모성 또는 경도가 높은 금속이 위치하고 내측부(135)의 상, 하측으로는 전기 전도도가 높은 금속 재질로 구성되는 강화부(116)가 위치함으로써, 팁부(130)의 파손을 효과적으로 방지할 수 있고 전류 허용 용량(Current Carrying Capacity)도 함께 향상시킬 수 있게 된다.

도 32(b)에 도시된 전기 전도성 접촉핀(100)은, 내측부(135)와 외측부(137)을 구비하는 팁부(130)의 재질이 로듐(rhodium, Rd) 재질의 제1금속(121)으로 형성된다는 점에서 도 32(a)에 도시된 전기 전도성 접촉핀(100)의 구성과 차이가 있다.

다시 말해, 도 32(b)에 도시된 전기 전도성 접촉핀(100)은, 팔라듐(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)과 구리(Cu) 재질의 제2금속(123)이 적층되어 형성되는 적층부(111)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 연결부(113)와, 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되는 팁부(130)로 구성된다. 적층부(11)는 최하층부터 두께 방향으로 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121), 구리(Cu) 재질의 제2금속(123), 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121) 순으로 적층되어 구성된다. 연결부(113)는 팔라듐-코발트(palladium-cobalt, PdCo) 합금 재질의 제1금속(121)으로 형성되며, 팔라듐-코발트(palladium-cobalt, PdCo) 합금의 단일 재질로 형성된다. 팁부(130)는 로듐(rhodium, Rd) 재질의 제1금속(121)으로 형성되며, 로듐(rhodium, Rd)의 단일 재질로 형성된다.

이상에서 설명한 실시예에서의 팁부(130)는 전기 전도성 접촉핀(100)의 적어도 일 단부에 구비되는 구성이며, 팁부(130)는 전기 전도성 접촉핀(100)의 일단부에 구비되거나 팁부(130)는 전기 전도성 접촉핀(100)의 양단부에 구비될 수 있다.

팁부(130)가 전기 전도성 접촉핀(100)의 양단부에 구비되는 구성에 있어서, 일단부에 구비되는 팁부(130)는 바디부(110)의 적층부(111)의 평균적인 내마모성 또는 경도 보다 높은 내마모성 또는 경도를 가지는 금속으로 구성되고, 타단부에 구비되는 팁부(130)는 바디부(110)의 적층부(111)의 평균적인 전기 전도도 보다 높은 전기 전도도를 가지는 금속으로 구성될 수 있다. 일례로 일단부에 구비되는 팁부(130)는 제1금속(121)으로 구성되고 타단부에 구비되는 팁부(130)는 제2금속(123)으로 구성될 수 있다.

이상에서 설명한 실시예에 따른 전기 전도성 접촉핀(100)의 표면에는 전류 운반 용량(Current Carrying Capacity)을 더욱 향상시키기 위해 금(Au) 재질의 도금막이 추가로 형성될 수 있다.

전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.

[부호의 설명]

100: 전기 전도성 접촉핀

110: 바디부

130: 팁부

Claims

복수개의 금속층이 적층되어 형성되는 적층부를 포함하는 바디부; 및

상기 바디부의 적어도 일 단부에서 상기 바디부의 단면적보다 더 작은 단면적을 가지면서 돌출되어 구비되는 팁부를 포함하는, 전기 전도성 접촉핀.
제1항에 있어서,

상기 팁부의 상면은 상기 바디부의 상면의 연장평면으로부터 이격되고,

상기 팁부의 하면은 상기 바디부의 하면의 연장평면으로부터 이격되며,

상기 팁부의 제1측면은 상기 바디부의 제1측면의 연장평면으로부터 이격되고,

상기 팁부의 제2측면은 상기 바디부의 제2측면의 연장평면으로부터 이격되는, 전기 전도성 접촉핀.
제1항에 있어서,

상기 팁부의 중심축과 상기 바디부의 단부 중심축은 동일 축상에 위치하는, 전기 전도성 접촉핀.
제1항에 있어서,

상기 팁부는 단일 재질로 형성되는, 전기 전도성 접촉핀.
제1항에 있어서,

상기 적층부는 제1금속과 제2금속을 포함하되 상기 제1금속은 상기 제2금속에 비해 상대적으로 내마모성이 높은 금속이고 상기 제2금속은 상기 제1금속에 비해 상대적으로 전기 전도도가 높은 금속이며,

상기 팁부는 상기 제2금속에 비해 상대적으로 내마모성이 높은 금속으로 형성되는, 전기 전도성 접촉핀.
제4항에 있어서,

상기 제1금속은 로듐(rhodium, Rd), 백금 (platinum, Pt), 이리듐(iridium, Ir), 팔라듐(palladium) 이나 이들의 합금, 또는 팔라듐-코발트(palladium-cobalt, PdCo) 합금, 팔라듐-니켈(palladium-nickel, PdNi) 합금 또는 니켈-인(nickel-phosphor, NiPh) 합금, 니켈-망간(nickel-manganese, NiMn), 니켈-코발트(nickel-cobalt, NiCo) 또는 니켈-텅스텐(nickel-tungsten, NiW) 합금 중에서 적어도 하나 선택된 금속이고,

상기 제2금속은 구리(Cu), 은(Ag), 금(Au) 또는 이들의 합금 중에서 적어도 하나 선택된 금속인, 전기 전도성 접촉핀.
제1항에 있어서,

상기 팁부는 상기 바디부의 내측에 위치하는 내측부와 상기 바디부의 외측에 위치하는 외측부를 포함하는, 전기 전도성 접촉핀.
제7항에 있어서,

상기 내측부를 기준으로 상기 내측부의 좌, 우측에는 상기 바디부가 구비되고

상기 내측부를 기준으로 상기 내측부의 상, 하 측에는 상기 바디부가 구비되지 않는 여유공간부가 형성되는, 전기 전도성 접촉핀.
제7항에 있어서,

상기 내측부를 기준으로 상기 내측부의 좌, 우측에는 상기 바디부가 구비되고

상기 내측부를 기준으로 상기 내측부의 상, 하 측에는 상기 팁부의 재질과 다른 재질의 강화부가 형성되는, 전기 전도성 접촉핀.
제7항에 있어서,

상기 내측부를 기준으로 상기 내측부의 좌, 우측에 형성되는 금속과 상기 내측부의 상, 하측에 형성되는 금속은 서로 다른 재질인, 전기 전도성 접촉핀.
복수개의 금속층이 적층되어 형성되는 적층부를 포함하는 바디부;

단일 재질의 금속층으로 형성되며 상기 바디부의 단부에서 돌출되어 구비되는 팁부; 및

상기 적층부와 상기 팁부 사이에서 상기 바디부에 구비되는 연결부를 포함하고,

상기 팁부는 로듐(rhodium, Rd), 백금 (platinum, Pt), 이리듐(iridium, Ir), 팔라듐(palladium) 이나 이들의 합금, 또는 팔라듐-코발트(palladium-cobalt, PdCo) 합금, 팔라듐-니켈(palladium-nickel, PdNi) 합금 또는 니켈-인(nickel-phosphor, NiPh) 합금, 니켈-망간(nickel-manganese, NiMn), 니켈-코발트(nickel-cobalt, NiCo) 또는 니켈-텅스텐(nickel-tungsten, NiW) 합금 중에서 선택된 금속으로 형성되고,

상기 연결부는 로듐(rhodium, Rd), 백금 (platinum, Pt), 이리듐(iridium, Ir), 팔라듐(palladium) 이나 이들의 합금, 또는 팔라듐-코발트(palladium-cobalt, PdCo) 합금, 팔라듐-니켈(palladium-nickel, PdNi) 합금 또는 니켈-인(nickel-phosphor, NiPh) 합금, 니켈-망간(nickel-manganese, NiMn), 니켈-코발트(nickel-cobalt, NiCo) 또는 니켈-텅스텐(nickel-tungsten, NiW) 합금 중에서 선택된 금속으로 형성되는, 전기 전도성 접촉핀.
제11항에 있어서,

상기 연결부는 단일 재질의 금속층으로 형성되는, 전기 전도성 접촉핀.
복수개의 금속층이 적층되어 형성되는 적층부를 포함하는 바디부 및 상기 바디부의 적어도 일단부에서 돌출되어 구비되는 팁부를 포함하는 전기 전도성 접촉핀의 제조방법에 있어서,

상기 바디부와 상기 팁부는 몰드를 이용하여 각각 도금하여 형성하는, 전기 전도성 접촉피의 제조방법.
제13항에 있어서,

상기 몰드는 양극산화막 재질로 구성되는, 전기 전도성 접촉핀의 제조방법.