WO2022201813A1 - 半導体レーザ、電子機器及び半導体レーザの製造方法 - Google Patents

半導体レーザ、電子機器及び半導体レーザの製造方法 Download PDF

Info

Publication number
WO2022201813A1
WO2022201813A1 PCT/JP2022/002106 JP2022002106W WO2022201813A1 WO 2022201813 A1 WO2022201813 A1 WO 2022201813A1 JP 2022002106 W JP2022002106 W JP 2022002106W WO 2022201813 A1 WO2022201813 A1 WO 2022201813A1
Authority
WO
WIPO (PCT)
Prior art keywords
grooves
semiconductor laser
ridge structure
side portion
resonator
Prior art date
Application number
PCT/JP2022/002106
Other languages
English (en)
French (fr)
Inventor
勇太 磯崎
雄一郎 菊地
秀和 川西
崇 水野
伸介 野澤
Original Assignee
ソニーグループ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーグループ株式会社 filed Critical ソニーグループ株式会社
Publication of WO2022201813A1 publication Critical patent/WO2022201813A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Definitions

  • this technology relates to semiconductor lasers, electronic devices, and semiconductor laser manufacturing methods.
  • a semiconductor laser including a resonator having a ridge structure is conventionally known. Some of such semiconductor lasers have a stepped confinement layer in the resonator (see, for example, Japanese Unexamined Patent Application Publication No. 2002-100001).
  • the main purpose of this technology is to provide a semiconductor laser capable of suppressing the decrease in yield while suppressing the influence on the laser characteristics.
  • This technology includes a first clad layer, a second cladding layer; an active layer disposed between the first and second cladding layers; A resonator having a laminated structure including a pair of resonator end faces facing each other, The resonator has a ridge structure extending in the resonator length direction on the surface on the second clad layer side, A semiconductor laser is provided in which a plurality of grooves are provided in at least one of one side portion and the other side portion sandwiching the ridge structure in a plan view of the surface of the resonator on the side of the second clad layer.
  • the plurality of grooves may be arranged in a direction crossing the resonator length direction. Each of the plurality of grooves may extend substantially parallel to the resonator length direction.
  • the plurality of grooves may be provided in at least a portion of at least one of the one side portion and the other side portion in the resonator length direction.
  • the plurality of grooves may include the grooves provided at least in a portion of at least one of the one-side portion and the other-side portion that includes one of the pair of resonator end faces.
  • the plurality of grooves may include the grooves provided at least in a portion of at least one of the one side portion and the other side portion that includes the other position of the pair of resonator end faces.
  • a plurality of first grooves which are the plurality of grooves, may be provided in the one side portion, and widths and/or depths of at least two of the plurality of first grooves may be different from each other.
  • the at least two first grooves may have a narrower width closer to the ridge structure.
  • the at least two first grooves may have shallower depths closer to the ridge structure.
  • the at least two first grooves may have a narrower width and a shallower depth closer to the ridge structure.
  • a plurality of second grooves which are the plurality of grooves, may be provided in the other side portion, and at least two of the plurality of second grooves may have different widths and/or depths.
  • the at least two second grooves may have a narrower width closer to the ridge structure.
  • the at least two second grooves may have shallower depths closer to the ridge structure.
  • the at least two second grooves may have a narrower width and a shallower depth closer to the ridge structure.
  • the resonator has a first protective structure extending in the resonator length direction on the side opposite to the ridge structure side of the one side portion, and on the side opposite to the ridge structure side of the other side portion. It may have a second protective structure extending in the resonator length direction.
  • the semiconductor laser may have a plurality of resonators.
  • the present invention also provides an electronic device comprising the semiconductor laser.
  • the present invention comprises a step of laminating a first clad layer, an active layer and a second clad layer on a substrate in this order to form a laminate; etching the laminate to form at least a ridge structure on the surface of the laminate on the second clad layer side; a step of forming a plurality of grooves in at least one of one side portion and the other side portion sandwiching the ridge structure in plan view on the surface of the laminate on the side of the second clad layer; a step of forming an emission end surface perpendicular to the longitudinal direction of the ridge structure on the laminate having the plurality of grooves;
  • a method of manufacturing a semiconductor laser is also provided, including: In the step of forming the plurality of grooves, at least two of the plurality of grooves may have different widths and/or depths.
  • a first protective structure extending in the longitudinal direction on the side of the one side portion opposite to the ridge structure side and a protective structure extending in the longitudinal direction on the side of the other side portion opposite to the ridge structure side A second protective structure extending in the direction may also be formed.
  • FIG. 1 is a flowchart for explaining a first example of a method for manufacturing a semiconductor laser according to a first embodiment of the present technology
  • FIG. 5 is a flowchart for explaining fault suppression groove generation processing 1 (fifth step in FIG. 4);
  • FIG. 5 is a cross-sectional view showing the first step of FIG.
  • FIG. 4 is a cross-sectional view showing a first sub-step of the second step of FIG. 4;
  • FIG. 5 is a cross-sectional view showing a second sub-step of the second step of FIG. 4;
  • FIG. 5 is a cross-sectional view showing a third sub-step of the second step of FIG. 4;
  • FIG. FIG. 5 is a cross-sectional view showing a third step of FIG. 4;
  • 5 is a cross-sectional view showing a first sub-step of the fourth step of FIG. 4;
  • FIG. 5 is a cross-sectional view showing a second sub-step of the fourth step of FIG. 4;
  • FIG. 5 is a cross-sectional view showing a third sub-step of the fourth step of FIG. 4;
  • FIG. 6 is a cross-sectional view showing the first step of FIG. 5;
  • FIG. 6 is a cross-sectional view showing a second step of FIG. 5;
  • FIG. 6 is a cross-sectional view showing a third step of FIG. 5;
  • FIG. 5 is a cross-sectional view showing a sixth step of FIG. 4;
  • FIG. 5 is a cross-sectional view showing a seventh step of FIG. 4;
  • 5 is a cross-sectional view showing the first sub-step of the eighth step of FIG. 4;
  • FIG. 5 is a cross-sectional view showing a second sub-step of the eighth step of FIG. 4;
  • FIG. 5 is a cross-sectional view showing a third sub-step of the eighth step of FIG. 4;
  • FIG. 5 is a cross-sectional view showing a ninth step of FIG. 4; 6 is a flow chart for explaining a second example of a method for manufacturing a semiconductor laser according to the first embodiment of the present technology;
  • FIG. 24 is a flowchart for explaining fault suppression groove generation processing 2 (fifth step in FIG. 23);
  • FIG. 25 is a cross-sectional view showing the first step of FIG. 24;
  • FIG. 25 is a cross-sectional view showing a second step of FIG. 24;
  • FIG. 25 is a cross-sectional view showing a third step of FIG. 24;
  • FIG. 25 is a cross-sectional view showing a fourth step of FIG. 24;
  • FIG. 25 is a cross-sectional view showing a fifth step of FIG. 24;
  • FIG. 25 is a cross-sectional view showing a sixth step of FIG. 24;
  • FIG. 25 is a cross-sectional view showing a seventh step of FIG. 24;
  • FIG. 25 is a cross-sectional view showing an eighth step of FIG. 24;
  • FIG. 25 is a cross-sectional view showing a ninth step of FIG. 24;
  • It is a sectional view showing composition of a semiconductor laser concerning a 2nd embodiment of this art. It is a sectional view showing composition of a semiconductor laser concerning a 3rd embodiment of this art. It is a sectional view showing composition of a semiconductor laser concerning a 4th embodiment of this art. It is a sectional view showing composition of a semiconductor laser concerning a 5th embodiment of this art.
  • FIG. 12 is a cross-sectional view showing the configuration of a semiconductor laser according to a seventh embodiment of the present technology
  • FIG. 4 is a plan view of a resonator of a semiconductor laser according to Modification 1 of the present technology
  • FIG. 10 is a plan view of a resonator of a semiconductor laser according to Modification 2 of the present technology
  • FIG. 3 is a cross-sectional view showing the configuration of a semiconductor laser of a comparative example
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system
  • FIG. FIG. 4 is an explanatory diagram showing an example of the installation position of the distance measuring device;
  • the ridge structure should be as low as possible to reduce DC resistance, and the longitudinal sides should be as nearly vertical as possible to reduce leakage current.
  • the width of the resonator facets changes abruptly in the vicinity of the skirts of the ridge structure when the resonator facets are formed by, for example, cleaving, dicing, etching, or the like. stress is likely to concentrate on the bottom portion, and a minute fault (step) of several ⁇ m or less is likely to occur from the bottom portion (see symbol F in FIG. 42).
  • semiconductor lasers according to the embodiments and modifications of the present technology as semiconductor lasers capable of suppressing the occurrence of such faults (steps) and, in turn, suppressing a decrease in yield. developed. Less than,
  • FIG. 1 is a cross-sectional view (Part 1) showing the configuration of a semiconductor laser 100 according to a first embodiment of the present technology.
  • FIG. 2 is a cross-sectional view (part 2) showing the configuration of the semiconductor laser 100 according to the first embodiment of the present technology.
  • FIG. 3 is a plan view of the resonator of the semiconductor laser 100 according to the first embodiment of the present technology. 3 is the cross section of the resonator of the semiconductor laser shown in FIG.
  • the BB cross section of FIG. 3 is the cross section of the resonator of the semiconductor laser shown in FIG.
  • the XYZ three-dimensional orthogonal coordinate system shown in FIGS. 1 to 3 will be used as appropriate. Further, the +Z side will be referred to as the upper side, and the ⁇ Z side will be referred to as the lower side.
  • the semiconductor laser 100 is an edge emitting semiconductor laser.
  • the semiconductor laser 100 a GaN-based edge-emitting semiconductor laser will be described as an example.
  • the semiconductor laser 100 includes a resonator R as shown in FIGS. 1 and 2.
  • FIG. The resonator R has a laminated structure including a first clad layer 102, a second clad layer 104, and an active layer 103 arranged between the first and second clad layers 102,104.
  • the first clad layer 102, the active layer 103 and the second clad layer 104 are laminated in this order from the -Z side to the +Z side. As shown in FIG.
  • the laminated structure has a pair of opposing resonator facets REF1 and REF2.
  • a pair of resonator end faces REF1 and REF2 face each other in the Y-axis direction.
  • the lamination direction in the lamination structure coincides with the Z-axis direction.
  • the resonator R is arranged on the substrate 101 .
  • the surface of the resonator R on the second clad layer 104 side is covered with an insulating layer 106 .
  • a contact hole CH is formed in the insulating layer 106 at a position corresponding to the top of the ridge structure RS (for example, the transparent conductive film 105).
  • An anode electrode 107 is provided on the insulating layer 106 .
  • the anode electrode 107 is in contact with the top of the ridge structure RS (for example, the transparent conductive film 105) through the contact hole CH.
  • the anode electrode 107 is connected to the anode (positive electrode) of the laser driver.
  • a cathode electrode 108 is provided on the back surface (surface on the ⁇ Z side) of the substrate 101 .
  • the cathode electrode 108 is connected to the cathode (negative electrode) of the laser driver.
  • the resonator R has a ridge structure RS extending in the resonator length direction (Y-axis direction), which is a direction orthogonal to each resonator end face, toward the second clad layer 104 (+Z side).
  • the ridge structure RS forms an elongated convex optical waveguide.
  • the longitudinal direction of the ridge structure RS coincides with the resonator length direction (Y-axis direction).
  • the ridge structure RS includes, for example, a second clad layer 104 and a transparent conductive film 105 disposed on the side (+Z side) opposite to the active layer 103 side ( ⁇ Z side) of the second clad layer 104.
  • the ridge structure RS has the function of constricting the current flowing from the anode electrode 107 and guiding it to the active layer 103 .
  • the height of the ridge structure RS is preferably as low as possible in order to reduce DC resistance.
  • the ridge structure RS preferably has longitudinal sides as close to vertical as possible to reduce leakage current, but may be slightly slanted.
  • the width of the ridge structure RS in the direction perpendicular to the cavity length direction (X-axis direction) is preferably 0.5 ⁇ m to 100 ⁇ m, and is set to 40 ⁇ m here.
  • the length of the ridge structure RS in the resonator length direction (Y-axis direction) is preferably 50 ⁇ m to 3000 ⁇ m, and is set to 1200 ⁇ m here.
  • a side surface ( The +X side surface) and the side surface of the other side portion ( ⁇ X side surface) are provided with chip separation grooves CST (chip separation grooves).
  • the bottom surface of each chip isolation trench CST is located in the first clad layer 102, for example.
  • a plurality of (for example, three) grooves T1a, T1b, and T1c are provided in one side portion SP1 of the surface of the resonator R on the second clad layer 104 side, and a plurality of (for example, three) grooves T2a are provided in the other side portion SP2.
  • T2b and T2c are provided (see FIGS. 1 and 3).
  • Each groove is hereinafter also referred to as a “fault suppression groove”.
  • the substrate 101 is, for example, an n-type GaN substrate (for example, a GaN free-standing substrate).
  • the active layer 103 has, for example, a quantum well structure including barrier layers and quantum well layers made of a GaN-based compound semiconductor.
  • This quantum well structure may be a single quantum well structure (QW structure) or a multiple quantum well structure (MQW structure).
  • QW structure single quantum well structure
  • MQW structure multiple quantum well structure
  • a region of the active layer 103 corresponding to the ridge structure RS is a light emitting region LA.
  • the first clad layer 102 is, for example, an n-type GaN layer including an n-type clad layer and an n-type guide layer.
  • the n-type guide layer is arranged between the n-type cladding layer and the active layer 103 .
  • the second clad layer 104 is, for example, a p-type GaN layer including a p-type clad layer and a p-type guide layer.
  • the p-type guide layer is arranged between the p-type cladding layer and the active layer 103 .
  • the region from the +X-side skirt of the ridge structure RS to the +X-side side surface is increased in resistance by ion implantation.
  • the region from the bottom portion on the ⁇ X side of the ridge structure RS to the side surface on the ⁇ X side is made highly resistive by ion implantation.
  • the second clad layer 104 may have a contact layer made of, for example, a p-type GaN layer between the transparent conductive film 105 and the p-type clad layer.
  • the transparent conductive film 105 is made of, for example, ITO (Indium Tin Oxide), ITiO (Indium Titanium Oxide), AZO (Al 2 O 3 —ZnO), IGZO (InGaZnOx), ZnO, or the like.
  • the transparent conductive film 105 has high carrier conductivity, and plays a role of facilitating the injection of carriers (for example, holes) flowing from the anode electrode 107 into the active layer 103 particularly in a GaN-based semiconductor laser.
  • the insulating layer 106 is made of dielectric such as SiO 2 , SiN, Al 2 O 3 and AlN.
  • the film thickness of the insulating layer 106 is preferably 10 nm to 500 nm, for example, and is set to 200 ⁇ m here, for example.
  • the anode electrode 107 has, for example, a layered structure in which a pad metal 107a, a barrier metal 107b and a bonding metal 107c are laminated.
  • the pad metal 107a is the bottom layer
  • the barrier metal 107b is the intermediate layer
  • the bonding metal 107c is the top layer.
  • the pad metal 107a is provided directly above the insulating layer 106 and is in contact with the top of the ridge structure RS (for example, the transparent conductive film 105) through the contact hole CH.
  • the pad metal 107a is made of, for example, Ti, Pt, Pd, Ni, Au, or the like.
  • the barrier metal 107b is made of Ti, Pt, Mo, W or the like, for example.
  • the bonding metal 107c is made of Ti, Pt, Au, for example.
  • the cathode electrode 108 is made of, for example, V, Ti, Pt, Au, or the like.
  • Each fault suppressing groove is a groove that suppresses the occurrence of a fault (step) in the vicinity of the bottom of the ridge structure RS during cleavage, dicing, etching, etc. when forming the cavity facets as described above. .
  • the fault suppression grooves T1a to T1c formed in the one side portion SP1 of the surface of the resonator R on the second clad layer 104 side are also referred to as first grooves T1a to T1c, and the fault suppression grooves formed in the other side portion SP2.
  • T2a to T2c are also called second grooves T2a to T2c.
  • the plurality of (for example, three) first grooves T1a to T1c are formed in the one side portion SP1 in a direction (X-axis direction).
  • the plurality of first grooves T1a to T1c are not limited to the direction orthogonal to the resonator length direction, and may be arranged in the direction intersecting the resonator length direction.
  • the plurality (for example, three) of the second grooves T2a to T2c are formed in the other side portion SP2 in a direction (X-axis direction).
  • the plurality of second grooves T2a to T2c are not limited to the direction perpendicular to the cavity length direction, and may be arranged in the direction crossing the cavity length direction.
  • Each of the plurality of first grooves T1a to T1c extends substantially parallel to the resonator length direction (Y-axis direction). At least one of the plurality of first grooves T1a to T1c may extend non-parallel to the resonator length direction.
  • Each of the plurality of second grooves T2a to T2c extends substantially parallel to the resonator length direction (Y-axis direction). At least one of the plurality of second grooves T2a to T2c may extend non-parallel to the resonator length direction.
  • the plurality of first grooves T1a to T1c are provided in part of the one side portion SP1 in the resonator length direction (Y-axis direction). More specifically, of the one-side portion SP1, a portion including the position of one resonator facet REF1 (-Y side end of the one-side portion SP1) and a portion including the position of the other resonator facet REF2 (one-side portion A plurality of first grooves T1a to T1c are provided in each of the +Y-side ends of SP1.
  • the plurality of first grooves T1a to T1c have the same length (the length in the resonator length direction), but at least two of the first grooves may have different lengths.
  • the plurality of second grooves T2a to T2c are provided in part of the other side portion SP2 in the resonator length direction (Y-axis direction). Specifically, of the other-side portion SP2, a portion including the position of one of the resonator facets REF1 (an end on the -Y side of the other-side portion SP2) and a portion including the position of the other resonator facet REF2 (the other-side portion A plurality of second grooves T2a to T2c are provided in each of the +Y-side ends of SP2.
  • the plurality of second grooves T2a to T2c have the same length (length in the cavity length direction), but at least two of the second grooves may have different lengths.
  • the plurality of first grooves T1a to T1c have different widths (widths in the X-axis direction) and depths. Specifically, the widths of the plurality of first trenches T1a to T1c are narrower as they are closer to the ridge structure RS. Specifically, among the plurality of first trenches T1a to T1c, the first trench T1a is furthest from the ridge structure RS and has the widest width, and the first trench T1c is closest to the ridge structure RS and has the narrowest width. The plurality of first trenches T1a to T1c have shallower depths closer to the ridge structure RS.
  • the first trench T1a is the farthest from the ridge structure RS and the deepest
  • the first trench T1c is the closest to the ridge structure RS and the shallowest. That is, the plurality of first trenches T1a to T1c have narrower widths and shallower depths closer to the ridge structure RS.
  • the plurality of second grooves T2a to T2c have different widths (widths in the X-axis direction) and depths. Specifically, the widths of the plurality of second trenches T2a to T2c are narrower as they are closer to the ridge structure RS. Specifically, of the plurality of second trenches T2a to T2c, the second trench T2a is furthest from the ridge structure RS and has the widest width, and the second trench T2c is closest to the ridge structure RS and has the narrowest width. The plurality of second trenches T2a to T2c have shallower depths closer to the ridge structure RS.
  • the second trench T2a is the furthest from the ridge structure RS and the deepest
  • the second trench T2c is the closest to the ridge structure RS and the shallowest. That is, the plurality of second trenches T2a to T2c have narrower widths and shallower depths closer to the ridge structure RS.
  • the groove which can be the starting point of this fault, be provided at a position as far away as possible from the ridge structure and the light emitting area LA. Therefore, the first groove T1a having the highest stress absorption among the first grooves T1a to T1c is provided at a position farthest from the ridge structure RS, and the first groove T1c having the lowest stress absorption is provided closest to the ridge structure RS.
  • a first groove T1b is provided between the first grooves T1a and T1c and has a stress absorption property between the first grooves T1a and T1c.
  • the second groove T2a having the highest stress absorption among the second grooves T2a to T2c is provided at a position farthest from the ridge structure RS, and the second groove T2c having the lowest stress absorption is provided furthest from the ridge structure RS.
  • a second groove T2b is provided between the second grooves T2a and T2c, which is provided at a close position and whose stress absorption property is between the second grooves T2a and T2c.
  • the width of the first and second grooves is preferably 0 to 10 ⁇ m, for example.
  • a plurality of second grooves may be provided.
  • the depths of the first and second grooves are preferably, for example, 0 to 500 nm.
  • a plurality of second grooves may be provided.
  • first and second trenches T1a and T2a farthest from the ridge structure RS have the same width and depth, but may have different widths and/or depths.
  • first and second trenches T1c and T2c closest to the ridge structure RS have the same width and depth, but may have different widths and/or depths.
  • first groove T1b positioned between the first groove T1a and the first groove T1c and the second groove T2b positioned between the second groove T2a and the second groove T2c have the same width and depth. but may have different widths and/or depths.
  • the plurality of first grooves T1a to T1c may have the same depth and different widths, or may have different depths and the same width.
  • the plurality of second grooves T2a to T2c may have the same depth and different widths, or may have different depths and the same width.
  • the bottom surfaces of the plurality of first trenches T1a to T1c and the bottom surfaces of the plurality of second trenches T2a to T2c are all located within the second cladding layer 104. /or the bottom surface of at least one second groove may be located within the first cladding layer 102;
  • the pair of resonant When the oscillation conditions are met, the pair of resonant The light is emitted to the outside at a predetermined rate from each of the device end faces REF1 and REF2.
  • the current that has passed through the active layer 103 reaches the cathode electrode 108 through the first clad layer 102 and the substrate 101, and flows out from the cathode electrode 108 to the cathode of the laser driver.
  • a laminate L is generated (see FIG. 6).
  • the first clad layer 102, the active layer 103, and the second clad layer 104 are formed on the substrate 101 by a chemical vapor deposition (CVD) method, such as a metal organic chemical vapor deposition (MOCVD) method.
  • CVD chemical vapor deposition
  • MOCVD metal organic chemical vapor deposition
  • step S2 chip separation trenches CST are formed.
  • a resist pattern RP1 made of, for example, SiO 2 , SiN, or the like is formed on the laminate L by vapor deposition, sputtering, or the like (see FIG. 7). More specifically, the resist pattern RP1 is obtained by forming a pattern in a resist film by photolithography, and then removing portions of the resist that will become openings in the resist film by dry etching or fluorination by RIE using a fluorine-based gas. It is formed by being removed by wet etching using a hydroacid-based etchant.
  • the laminate L is etched from the second clad layer 104 side to the inside of the first clad layer 102 by RIE (reactive ion etching) using a chlorine-based gas (FIG. 8). As a result, chip isolation trenches CST are formed.
  • the resist pattern RP1 is removed (see FIG. 9). Specifically, the resist pattern RP1 is removed by dry etching by the RIE method using a fluorine-based gas or wet etching using a hydrofluoric acid-based etchant.
  • a transparent conductive film 105 is formed. Specifically, the transparent conductive film 105 is laminated on the second clad layer 104 of the laminated body in which the chip separating groove CST is formed (see FIG. 10).
  • a ridge structure RS is formed. Specifically, first, a resist pattern RP2 is formed on the position of the transparent conductive film 105 corresponding to the position where the ridge structure RS of the transparent conductive film 105 and the second clad layer 104 is to be formed (see FIG. 11). reference). The resist pattern RP2 is formed by a method similar to that of the resist pattern RP1. Next, using the resist pattern RP2 as a mask, at least a portion (for example, a portion) of the transparent conductive film 105 and the second clad layer 104 in the thickness direction is etched by RIE or the like. As a result, a ridge structure RS is formed (see FIG. 12). Next, the resist pattern RP2 is removed (see FIG. 13). Specifically, the resist pattern RP2 is removed by dry etching or wet etching in the same manner as the resist pattern RP1.
  • step S5 fault suppression groove generation processing 1 (steps S5-1 to S5-3 in FIG. 5) is performed.
  • a resist pattern RP3 is formed. Specifically, a resist having openings at positions corresponding to positions where the first trenches T1a to T1c and the second trenches T2a to T2c of the laminate having the ridge structure RS formed thereon are formed.
  • a pattern RP3 is formed (see FIG. 14).
  • the resist pattern RP3 is formed by the same method as the resist patterns RP1 and RP2.
  • step S5-2 first grooves T1a to T1c and second grooves T2a to T2c are formed.
  • the second cladding layer 104 is etched by the RIE method using a chlorine-based gas to simultaneously form the first trenches T1a to T1c and the second trenches T2a to T2c. (See FIG. 15).
  • the first grooves T1a to T1c having different widths and depths and the second grooves T2a to T2c having different widths and depths are simultaneously formed.
  • the resist pattern RP3 is removed (see FIG. 16). Specifically, the resist pattern RP3 is removed by dry etching or wet etching in the same manner as the resist patterns RP1 and RP2.
  • step S6 an insulating layer 106 is formed. Specifically, the insulating layer 106 is formed by vapor deposition, sputtering, or the like on the laminate in which the ridge structure RS, the first grooves T1a to T1c, and the second grooves T2a to T2c are formed (see FIG. 17).
  • step S7 contact holes CH are formed. Specifically, the insulating layer 106 on the top of the ridge structure RS is removed by dry etching by the RIE method using a fluorine-based gas or wet etching using a hydrofluoric acid-based etchant. As a result, a contact hole CH is formed and the top of the ridge structure RS (for example, the transparent conductive film 105) is exposed (see FIG. 18).
  • step S8 the anode electrode 107 is formed. Specifically, first, a pad metal 107a is formed on the insulating layer 106 in which the contact hole CH is opened (see FIG. 19). More specifically, the material of the pad metal 107a is deposited by vapor deposition, sputtering, or the like, and patterned by lift-off, for example. Next, barrier metal 107b is formed on pad metal 107a by a similar method (see FIG. 20). Next, a bonding metal 107c is formed on the barrier metal 107b by a similar method (see FIG. 21).
  • step S9 the cathode electrode 108 is formed (see FIG. 22). Specifically, after the back surface of the substrate 101 is polished to a thickness suitable for cleaving, chipping, and mounting, a film of material for the cathode electrode 108 is formed on the back surface of the substrate 101 by vapor deposition or sputtering. Patterning is performed by lift-off.
  • step S10 cleavage is performed. Specifically, it is cleaved into a bar shape so that the emission facet (resonator facet) is exposed. Specifically, first, the edge of a wafer on which a plurality of semiconductor lasers 100 are formed is periodically (for each cavity length) scribed by a diamond cutter or laser (a ridge structure RS extending in a direction orthogonal to the longitudinal direction). (scratches). Next, pressure is applied from the back side of the scratched surface, and the cracked part is split open. This causes the wafer to crack along the crystal direction to obtain a plurality of bars.
  • the exposed facet (cleavage facet) of each bar becomes the cavity facet (emission facet) of the plurality of semiconductor lasers 100 .
  • stress tends to concentrate on the skirt portion due to a sudden change in area near the skirt portion of the ridge structure RS in the vicinity of the cleavage plane.
  • T1a absorbs a large amount of stress while reducing its transmission speed
  • the middle first groove T1b absorbs stress while further reducing its transmission speed
  • the inner first groove T1c absorbs stress. be able to.
  • the second grooves T2a on the outer side can greatly absorb the stress while reducing the transmission speed
  • the second grooves T2b in the middle can absorb the stress while further reducing the transmission speed. can be formed, and the stress can be absorbed by the inner second groove T2c. As a result, it is possible to suppress concentration of stress from the -X side on the ridge structure RS.
  • step S11 the end faces are coated. Specifically, the exposed end face (cleavage face) of each bar is coated in accordance with the device characteristics. More specifically, a dielectric film such as Al 2 O 3 , SiO 2 , Si 3 N 4 or the like is formed with a predetermined thickness on the cleaved surface of each bar by vapor deposition or sputtering.
  • a dielectric film such as Al 2 O 3 , SiO 2 , Si 3 N 4 or the like is formed with a predetermined thickness on the cleaved surface of each bar by vapor deposition or sputtering.
  • Step S12> Cleavage is performed in step S12. Specifically, the bar is marked along the longitudinal direction of the ridge structure RS, indexed, and chipped to obtain the chip-shaped semiconductor laser 100 .
  • a laminate L is generated (see FIG. 6).
  • the first clad layer 102, the active layer 103, and the second clad layer 104 are formed on the substrate 101 by a chemical vapor deposition (CVD) method, such as a metal organic chemical vapor deposition (MOCVD) method.
  • CVD chemical vapor deposition
  • MOCVD metal organic chemical vapor deposition
  • step S22 chip separation trenches CST are formed. Specifically, first, a resist pattern RP1 made of, for example, SiO 2 , SiN, or the like is formed on the laminate L by vapor deposition, sputtering, or the like (see FIG. 7). More specifically, the resist pattern RP1 is obtained by forming a pattern in a resist film by photolithography, and then removing portions of the resist that will become openings in the resist film by dry etching or fluorination by RIE using a fluorine-based gas. It is formed by being removed by wet etching using a hydroacid-based etchant.
  • a resist pattern RP1 made of, for example, SiO 2 , SiN, or the like is formed on the laminate L by vapor deposition, sputtering, or the like (see FIG. 7). More specifically, the resist pattern RP1 is obtained by forming a pattern in a resist film by photolithography, and then removing portions of the resist that will become openings
  • the laminate L is etched from the second clad layer 104 side to the inside of the first clad layer 102 by RIE (reactive ion etching) using a chlorine-based gas (FIG. 8). As a result, chip isolation trenches CST are formed.
  • the resist pattern RP1 is removed (see FIG. 9). Specifically, the resist pattern RP1 is removed by dry etching by the RIE method using a fluorine-based gas or wet etching using a hydrofluoric acid-based etchant.
  • a transparent conductive film 105 is formed. Specifically, the transparent conductive film 105 is laminated on the second clad layer 104 of the laminated body in which the chip separating groove CST is formed (see FIG. 10).
  • a ridge structure RS is formed. Specifically, first, a resist pattern RP2 is formed on the position of the transparent conductive film 105 corresponding to the position where the ridge structure RS of the transparent conductive film 105 and the second clad layer 104 is to be formed (see FIG. 11). reference). The resist pattern RP2 is formed by a method similar to that of the resist pattern RP1. Next, using the resist pattern RP2 as a mask, at least a portion (for example, a portion) of the transparent conductive film 105 and the second clad layer 104 in the thickness direction is etched by RIE or the like. As a result, a ridge structure RS is formed (see FIG. 12). Next, the resist pattern RP2 is removed (see FIG. 13). Specifically, the resist pattern RP2 is removed by dry etching or wet etching in the same manner as the resist pattern RP1.
  • step S25 fault suppression groove generation processing 2 (steps S25-1 to S25-9 in FIG. 24) is performed.
  • a first resist pattern RPa is formed. Specifically, a first groove T1a on the outer side (most +X side) and a second groove T2a on the outer side (most ⁇ X side) of the layered body having the ridge structure RS formed thereon are formed. A first resist pattern RPa is formed to have an opening at a position corresponding to the position where the first resist pattern RPa is formed (see FIG. 25). The resist pattern RPa is formed by a method similar to that of the resist patterns RP1 to RP3 described above.
  • outer first and second grooves T1a and T2a are formed. Specifically, using the first resist pattern RPa as a mask, the second cladding layer 104 is etched by RIE using a chlorine-based gas to form first and second grooves T1a having the same width and depth, T2a is formed at the same time (see FIG. 26).
  • the first resist pattern RPa is removed (see FIG. 27). Specifically, the first resist pattern RPa is removed by dry etching or wet etching in the same manner as the resist patterns RP1 to RP3 described above.
  • a second resist pattern RPb is generated. Specifically, a first groove T1b and a second groove T2b are formed in the stack in which the ridge structure RS and the first and second grooves T1a and T2a are formed. A second resist pattern RPb is formed to have an opening at a position corresponding to the position where the second resist pattern RPb is formed (see FIG. 28). The resist pattern RPb is formed by a method similar to that of the resist patterns RP1 to RP3 described above.
  • first and second grooves T1b and T2b are formed. Specifically, using the second resist pattern RPb as a mask, the second cladding layer 104 is etched by RIE using a chlorine-based gas to form first and second trenches T1b having the same width and depth, T2b is formed at the same time (see FIG. 29).
  • the second resist pattern RPb is removed (see FIG. 30). Specifically, the second resist pattern RPb is removed by dry etching or wet etching in the same manner as the resist patterns RP1 to RP3 described above.
  • a third resist pattern RPc is generated. Specifically, a first groove T1c on the inner side (most ⁇ X side) of the laminated body and the outer side ( A third resist pattern RPc is formed which opens at a position corresponding to the position where the second trench T2c (most +X side) is to be formed (see FIG. 31).
  • the resist pattern RPc is formed by a method similar to that of the resist patterns RP1 to RP3 described above.
  • inner first and second grooves T1b and T2b are formed.
  • the second cladding layer 104 is etched by RIE using a chlorine-based gas to form first and second trenches T1c having the same width and depth, T2c is formed at the same time (see FIG. 32).
  • the third resist pattern RPc is removed (see FIG. 33). Specifically, the third resist pattern RPc is removed by dry etching or wet etching in the same manner as the resist patterns RP1 to RP3 described above.
  • step S26 an insulating layer 106 is formed.
  • the insulating layer 106 is formed by a vapor deposition method, a sputtering method, or the like on the layered structure in which the ridge structure RS, the first grooves T1a to T1c, and the second grooves T2a to T2c are formed (see FIG. 17).
  • step S7 contact holes CH are formed. Specifically, the insulating layer 106 on the top of the ridge structure RS is removed by dry etching by the RIE method using a fluorine-based gas or wet etching using a hydrofluoric acid-based etchant. As a result, a contact hole CH is formed and the top of the ridge structure RS (for example, the transparent conductive film 105) is exposed (see FIG. 18).
  • step S28 the anode electrode 107 is formed. Specifically, first, a pad metal 107a is formed on the layered body in which the insulating layer 106 having the contact hole CH is formed (see FIG. 19). More specifically, the material of the pad metal 107a is deposited by vapor deposition, sputtering, or the like, and patterned by lift-off, for example. Next, barrier metal 107b is formed on pad metal 107a by a similar method (see FIG. 20). Next, a bonding metal 107c is formed on the barrier metal 107b by a similar method (see FIG. 21).
  • step S29 the cathode electrode 108 is formed (see FIG. 22). Specifically, after the back surface of the substrate 101 is polished to a thickness suitable for cleaving, chipping, and mounting, a film of material for the cathode electrode 108 is formed on the back surface of the substrate 101 by vapor deposition or sputtering. Patterning is performed by lift-off.
  • step S30 cleavage is performed. Specifically, similar to step S10 of the first example described above, a bar-like cleavage is performed so that the emission facet (resonator facet) is exposed.
  • step S11 the end faces are coated. Specifically, the exposed end face (cleavage face) of each bar is coated in accordance with the device characteristics. More specifically, a dielectric film such as Al 2 O 3 , SiO 2 , Si 3 N 4 or the like is formed with a predetermined thickness on the cleaved surface of each bar by vapor deposition or sputtering.
  • a dielectric film such as Al 2 O 3 , SiO 2 , Si 3 N 4 or the like is formed with a predetermined thickness on the cleaved surface of each bar by vapor deposition or sputtering.
  • Step S32> Cleavage is performed in step S12. Specifically, each bar is marked along the longitudinal direction of the ridge structure RS, indexed, and chipped to obtain the chip-shaped semiconductor laser 100 .
  • a semiconductor laser 100 according to the first embodiment has a laminated structure including a first clad layer 102, a second clad layer 104, and an active layer 103 disposed between the first and second clad layers 102 and 104. and the laminated structure includes a resonator R having a pair of opposed resonator end faces REF1 and REF2.
  • the resonator R has a ridge structure RS extending in the resonator length direction on the surface on the second clad layer 104 side.
  • a plurality of grooves are provided in each of the side portion SP1 and the other side portion SP2.
  • the plurality of grooves can reduce the progress speed of the cleavage (transmission speed of the stress) while absorbing the stress during the progress of the cleavage, so that the stress concentrates on the bottom portion of the ridge structure RS. can be suppressed, it is possible to suppress the occurrence of faults (steps) originating from the bottom of the ridge structure RS in the vicinity of the resonator facets.
  • the semiconductor laser 100 according to the first embodiment it is possible to provide a semiconductor laser capable of suppressing a decrease in yield while suppressing an influence on laser characteristics.
  • the semiconductor laser 100C of the comparative example shown in FIG. For example, as in the semiconductor laser 100C of the comparative example shown in FIG.
  • the cavity facets are formed by cleaving, stress is concentrated on the bottom of the ridge structure near the cavity facets, and a fine fault F (step) of several ⁇ m or less is generated from the bottom. . If this step overlaps the light emitting area LA of the active layer 103, the reliability is lowered. As a result, the yield is lowered.
  • the semiconductor laser disclosed in Patent Document 1 has a stepped confinement layer on the current path from the anode electrode to the light emitting region in the resonator, so that the laser characteristics (e.g., light emission characteristics) are not a little affected.
  • the semiconductor laser 100 of the first embodiment does not have a special layer such as the stepped confinement layer on the current path from the anode electrode 107 to the light emitting region LA in the resonator R. It is possible to suppress the influence on characteristics (for example, light emission characteristics).
  • the groove formed in the resonator R should not be so deep as to reach the active layer 103 or the first clad layer 102, for example. good too. As a result, the groove can be formed in a relatively short period of time, leading to an improvement in manufacturing efficiency.
  • a plurality of grooves are arranged in a direction crossing the resonator length direction. This makes it possible to gradually absorb the stress that tends to concentrate on the ridge structure RS.
  • Each of the plurality of grooves extends substantially parallel to the resonator length direction. Thereby, a plurality of grooves can be efficiently laid out in each of the one side portion SP1 and the other side portion SP2.
  • a plurality of grooves are provided in part of each of the one-side portion SP1 and the other-side portion SP2 in the resonator length direction.
  • the plurality of grooves (for example, the plurality of first grooves T1a to T1c) form one of the pair of resonator facets REF1 and REF2 of at least one of the one-side portion SP1 and the other-side portion SP2. is provided in a portion including the position of As a result, it is possible to effectively suppress a step that may occur on the resonator facet REF1.
  • a plurality of grooves are portions that include the position of the other of the pair of resonator facets REF1 and REF2 of at least one of the one-side portion SP1 and the other-side portion SP2. is provided in As a result, it is possible to effectively suppress a step that may occur on the resonator facet REF2.
  • a plurality of first grooves T1a to T1c which are a plurality of grooves, are provided in one side portion SP1 of the surface of the resonator R on the first clad layer 102 side, and the plurality of first grooves T1a to T1c have a width and/or a depth. different from each other. This allows the plurality of first grooves T1a to T1c to have different functions.
  • the plurality of first trenches Ta to T1c have narrower widths closer to the ridge structure RS. As a result, it is possible to suppress the concentration of stress on the skirt portion of the ridge structure RS, and it is possible to suppress the occurrence of a starting point of a fault in the vicinity of the ridge structure RS.
  • the depth of the plurality of first trenches Ta to T1c is shallower as it approaches the ridge structure RS. As a result, it is possible to suppress the concentration of stress on the skirt portion of the ridge structure RS, and it is possible to suppress the occurrence of a starting point of a fault in the vicinity of the ridge structure RS.
  • the plurality of first trenches Ta to T1c have narrower widths and shallower depths closer to the ridge structure RS. As a result, it is possible to sufficiently suppress the concentration of stress on the skirt portion of the ridge structure RS, and to sufficiently suppress the occurrence of the starting point of a fault in the vicinity of the ridge structure RS.
  • a plurality of second grooves T2a to T2c which are a plurality of grooves, are provided in the other side portion SP2 of the surface of the resonator R on the first clad layer 102 side, and the plurality of second grooves T2a to T2c have a width and/or a depth. different from each other. This allows the plurality of second grooves T2a to T2c to have different functions.
  • the width of the plurality of second trenches T2a to T2c is narrower as it approaches the ridge structure RS. As a result, it is possible to suppress the concentration of stress on the skirt portion of the ridge structure RS, and it is possible to suppress the occurrence of a starting point of a fault in the vicinity of the ridge structure RS.
  • the plurality of second trenches T2a to T2c have narrower widths and shallower depths closer to the ridge structure RS. As a result, it is possible to sufficiently suppress the concentration of stress on the skirt portion of the ridge structure RS, and to sufficiently suppress the occurrence of the starting point of a fault in the vicinity of the ridge structure RS.
  • the method for manufacturing the semiconductor laser 100 of the first embodiment comprises steps of forming a laminate L by laminating a first clad layer 102, an active layer 103 and a second clad layer 104 on a substrate 101 in this order; to form at least the ridge structure RS on the surface of the laminate L on the second clad layer 104 side; a step of forming a plurality of grooves in at least one of the side portion SP1 and the other side portion SP2; forming REF1, REF2).
  • a semiconductor laser capable of suppressing a decrease in yield while suppressing an influence on laser characteristics.
  • widths and/or depths of at least two of the plurality of grooves are made different from each other. This makes it possible to further suppress a decrease in yield.
  • the semiconductor laser 200 of the second embodiment has the same configuration as the semiconductor laser 100 of the first embodiment except that it has first and second protective structures PS1 and PS2. have. More specifically, in the semiconductor laser 200 of the second embodiment, the resonator R has a first protective structure PS1 extending in the resonator length direction (Y-axis direction) on the side opposite to the ridge structure RS side of the one-side portion SP1.
  • first and second protective structures PS1 and PS2 extend in the resonator length direction (Y-axis direction) on the side opposite to the ridge structure RS side of the other side portion SP2.
  • the upper surfaces (surfaces on the +Z side) of the first and second protective structures PS1 and PS2 are substantially flush with the upper surface (surface on the +Z side) of the second cladding layer 104 of the ridge structure RS. That is, the first and second protection structures PS1 and PS2 extend along the ridge structure RS at the same height as the ridge structure RS on the +X side and -X side of the ridge structure RS, respectively, to protect the ridge structure RS. have a function.
  • the plurality of first trenches T1a to T1c are located between the ridge structure RS and the first protective structure PS1 in plan view.
  • the plurality of second trenches T2a to T2c are positioned between the ridge structure RS and the second protective structure PS2 in plan view.
  • the semiconductor laser 200 can also be manufactured by a manufacturing method according to the first example or the second example of the manufacturing method of the semiconductor laser 100 of the first embodiment.
  • the method of manufacturing the semiconductor laser 200 at least in the step of forming the ridge structure RS, the ridges of the first protective structure PS1 and the other side portion SP2 extending in the resonator length direction on the side opposite to the ridge structure RS side of the one side portion SP1 are formed.
  • a second protective structure PS2 extending in the resonator length direction is also formed on the side opposite to the structure RS side.
  • the semiconductor laser 300 of the third embodiment is the same as the semiconductor laser 300 of the first embodiment except that the first groove T1b is not provided in the one side portion SP1 and the second groove T2b is not provided in the other side portion SP2. It has the same configuration as the semiconductor laser 100 . Although the semiconductor laser 300 is slightly inferior to the semiconductor laser 100 in the fault suppression effect, it can be expected to have the required fault suppression effect (capable of suppressing a decrease in yield) with a small number of grooves.
  • the semiconductor laser 300 can also be manufactured by a manufacturing method according to the first example or second example of the manufacturing method of the semiconductor laser 100 of the first embodiment. At this time, since there are few types of grooves, the etching process can be simplified.
  • the semiconductor laser 400 of the fourth embodiment has the same configuration as the semiconductor laser 100 of the first embodiment, except that the first grooves T1a to T1c are not provided in the one side portion SP1.
  • stress is assumed to be applied mainly from one side (-X side or +X side) to the ridge structure RS.
  • the semiconductor laser 400 is cleaved so that the stress is transmitted mainly from the -X side to the ridge structure RS at the time of cleavage, the plurality of second grooves T2a to T2c are formed only on the -X side of the ridge structure RS. is provided.
  • the semiconductor laser 400 when the stress at the time of cleavage is applied mainly from one side of the ridge structure RS, the effect of suppressing faults (which can suppress a decrease in yield) can be expected.
  • the stress is transmitted to the ridge structure RS mainly from the +X side at the time of cleavage, the plurality of first grooves T1a to T1c may be provided only in the one side portion SP1. Also in this case, the same effects as those of the semiconductor laser 400 can be obtained.
  • the semiconductor laser 400 can also be manufactured by a manufacturing method according to the first example or the second example of the manufacturing method of the semiconductor laser 100 of the first embodiment.
  • the semiconductor laser 500 of the fifth embodiment has the same configuration as the semiconductor laser 400 of the fourth embodiment except that the second groove T2b is not provided in the other side portion SP2.
  • the semiconductor laser 500 is slightly inferior in fault suppression effect to the semiconductor laser 400 of the fourth embodiment, it can be expected to have the required fault suppression effect (capable of suppressing a decrease in yield) with a small number of grooves.
  • the semiconductor laser 500 can also be manufactured by a manufacturing method according to the first example or the second example of the manufacturing method of the semiconductor laser 100 of the first embodiment.
  • a semiconductor laser 600 according to a sixth embodiment of the present technology will be described with reference to FIG.
  • a plurality (for example, two) of grooves T having the same width and depth are provided in the one side portion SP1
  • a plurality of grooves T having the same width and depth are provided in the other side portion SP2. It has the same configuration as the semiconductor laser 100 of the first embodiment except that (for example, two) grooves T are provided.
  • the groove T provided in the one side portion SP1 and the groove T provided in the other side portion SP2 have the same width and depth.
  • the semiconductor laser 600 is slightly inferior to the semiconductor laser 100 of the first embodiment in the fault suppression effect, it can be expected to have the required fault suppression effect (capable of suppressing a decrease in yield) with a small number of grooves.
  • the semiconductor laser 600 can also be manufactured by a manufacturing method according to the first example of the manufacturing method of the semiconductor laser 100 of the first embodiment. At this time, since all the grooves T have the same width and depth, all the grooves T can be simultaneously formed by one etching.
  • the semiconductor laser 700 of the seventh embodiment is similar to the semiconductor laser 100 except that the first grooves T1a to T1c and the second grooves T2a to T2c are deeper than the corresponding grooves of the semiconductor laser 100 of the first embodiment. has a configuration of
  • the bottom surfaces of the first trench T1c and the second trench T2c are positioned near the active layer 103 in the second cladding layer 104, and the bottom surfaces of the first trenches T1a and T1b and the second trenches T2a and T2b are located near the first trenches T2a and T2b.
  • the semiconductor laser 700 can be expected to have the effect of suppressing the generation of faults due to stress from a deeper direction than the semiconductor laser 100 of the first embodiment.
  • the semiconductor laser 700 can also be manufactured by a manufacturing method according to the first example or second example of the manufacturing method of the semiconductor laser 100 of the first embodiment.
  • the plurality of first grooves T1a to T1c and the plurality of second grooves T2a to T2c extend over the entire length of the resonator.
  • one side portion SP1 may be provided with four or more grooves, and the other side portion SP2 may be provided with four or more grooves.
  • the ridge structure RS may not have the transparent conductive film 105 .
  • the anode wiring may have a two-layer structure or a single-layer structure.
  • the semiconductor laser according to the present technology may include multiple resonators R.
  • the semiconductor laser according to the present technology may include a plurality of resonators R on the same substrate 101, for example.
  • the cavity facets are formed by cleavage, but they may be formed by dicing, etching (for example, dry etching), or the like.
  • etching for example, dry etching
  • a plurality of grooves are provided in at least one of the one-side portion SP1 and the other-side portion SP2, thereby forming a fault layer starting from the bottom portion of the ridge structure RS. can be suppressed from occurring, and thus a decrease in yield can be suppressed.
  • each layer constituting the semiconductor laser can be changed as appropriate within the scope of functioning as the semiconductor laser.
  • the technology (the present technology) according to the present disclosure can be applied to various products (electronic devices).
  • the technology according to the present disclosure can be realized as a device mounted on any type of moving body such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • a semiconductor laser according to the present technology can be applied, for example, as a light source for devices that form or display images using laser light (eg, laser printers, laser copiers, projectors, head-mounted displays, head-up displays, etc.).
  • laser printers e.g., laser printers, laser copiers, projectors, head-mounted displays, head-up displays, etc.
  • projectors e.g., head-mounted displays, head-up displays, etc.
  • FIG. 43 illustrates an example of a schematic configuration of a distance measuring device 1000 including a semiconductor laser 100 as an example of electronic equipment according to the present technology.
  • the distance measuring device 1000 measures the distance to the subject S by a TOF (Time Of Flight) method.
  • a distance measuring device 1000 includes a semiconductor laser 100 as a light source.
  • the distance measuring device 1000 includes, for example, a semiconductor laser 100, a light receiving device 120, lenses 115 and 130, a signal processing section 140, a control section 150, a display section 160 and a storage section 170.
  • the light receiving device 120 detects the light reflected by the subject S.
  • the lens 115 is a lens for collimating the light emitted from the semiconductor laser 100, and is a collimating lens.
  • the lens 130 is a lens for condensing the light reflected by the subject S and guiding it to the light receiving device 120, and is a condensing lens.
  • the signal processing section 140 is a circuit for generating a signal corresponding to the difference between the signal input from the light receiving device 120 and the reference signal input from the control section 150 .
  • the control unit 150 includes, for example, a Time to Digital Converter (TDC).
  • the reference signal may be a signal input from the control section 150 or an output signal of a detection section that directly detects the output of the semiconductor laser 100 .
  • the control unit 150 is, for example, a processor that controls the semiconductor laser 100 , the light receiving device 120 , the signal processing unit 140 , the display unit 160 and the storage unit 170 .
  • the control unit 150 is a circuit that measures the distance to the subject S based on the signal generated by the signal processing unit 140 .
  • the control unit 150 generates a video signal for displaying information about the distance to the subject S and outputs it to the display unit 160 .
  • the display unit 160 displays information about the distance to the subject S based on the video signal input from the control unit 150 .
  • the control unit 150 stores information about the distance to the subject S in the storage unit 170 .
  • any one of the semiconductor lasers 200 , 300 , 400 , 500 , 600 and 700 can be applied to the distance measuring device 1000 instead of the semiconductor laser 100 . 12.
  • FIG. 44 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • vehicle control system 12000 includes drive system control unit 12010 , body system control unit 12020 , vehicle exterior information detection unit 12030 , vehicle interior information detection unit 12040 , and integrated control unit 12050 .
  • integrated control unit 12050 As the functional configuration of the integrated control unit 12050, a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • the body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • a distance measuring device 12031 is connected to the vehicle exterior information detection unit 12030 .
  • Distance measuring device 12031 includes distance measuring device 1000 described above.
  • the vehicle exterior information detection unit 12030 causes the distance measuring device 12031 to measure the distance to an object (subject S) outside the vehicle, and acquires the distance data thus obtained.
  • the vehicle exterior information detection unit 12030 may perform object detection processing such as people, vehicles, obstacles, and signs based on the acquired distance data.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 45 is a diagram showing an example of the installation position of the distance measuring device 12031.
  • the vehicle 12100 has distance measuring devices 12101, 12102, 12103, 12104, and 12105 as the distance measuring device 12031.
  • the distance measuring devices 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • a distance measuring device 12101 provided on the front nose and a distance measuring device 12105 provided on the upper part of the windshield inside the vehicle mainly acquire data in front of the vehicle 12100 .
  • Distance measuring devices 12102 and 12103 provided in the side mirrors mainly acquire side data of the vehicle 12100 .
  • a distance measuring device 12104 provided on the rear bumper or back door mainly acquires data behind the vehicle 12100 .
  • the forward data obtained by the distance measuring devices 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, and the like.
  • FIG. 45 shows an example of the detection ranges of the distance measuring devices 12101 to 12104.
  • a detection range 12111 indicates the detection range of the distance measuring device 12101 provided on the front nose
  • detection ranges 12112 and 12113 indicate the detection ranges of the distance measuring devices 12102 and 12103 provided on the side mirrors, respectively
  • a detection range 12114 indicates the detection range of the distance measuring device 12104 provided on the rear bumper or back door.
  • the microcomputer 12051 calculates the distance to each three-dimensional object within the detection ranges 12111 to 12114 and changes in this distance over time (relative velocity to the vehicle 12100). ), the closest three-dimensional object on the traveling path of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100, is extracted as the preceding vehicle. can be done. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 based on the distance data obtained from the distance measuring devices 12101 to 12104, converts three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, etc. can be used for automatic avoidance of obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed.
  • driving support for collision avoidance can be performed.
  • this technique can also take the following structures.
  • each of the plurality of grooves extends substantially parallel to the cavity length direction.
  • the plurality of grooves include the grooves provided at least in a portion of at least one of the one-side portion and the other-side portion that includes one position of the pair of resonator facets;
  • the plurality of grooves include the grooves provided in at least one of the one-side portion and the other-side portion including the other of the pair of resonator facets;
  • the one side portion is provided with a plurality of first grooves that are the plurality of grooves, and at least two of the plurality of first grooves have different widths and/or depths, ( The semiconductor laser according to any one of 1) to (6).
  • the semiconductor laser according to (7) and (8), wherein the at least two first grooves are shallower as they approach the ridge structure.
  • the resonator has a first protective structure extending in the resonator length direction on the side opposite to the ridge structure side of the one side portion, and is separated from the ridge structure side of the other side portion.
  • An electronic device comprising the semiconductor laser according to any one of (1) to (17). (19) laminating the first clad layer, the active layer and the second clad layer on the substrate in this order to form a laminate; etching the laminate to form at least a ridge structure on the surface of the laminate on the second clad layer side; a step of forming a plurality of grooves in at least one of one side portion and the other side portion sandwiching the ridge structure in plan view on the surface of the laminate on the side of the second clad layer; a step of forming an emission end surface perpendicular to the longitudinal direction of the ridge structure on the laminate having the plurality of grooves; A method of manufacturing a semiconductor laser, comprising: (20) The method of manufacturing a semiconductor laser according to (19), wherein in the step of forming the plurality of grooves, widths and/or depths of at least two of the plurality of grooves are different from each other.

Abstract

本技術は、レーザ特性に影響を与えることを抑制しつつ歩留まりの低下を抑制できる半導体レーザを提供する。　本技術に係る半導体レーザは、第１クラッド層と、第２クラッド層と、前記第１及び第２クラッド層の間に配置された活性層と、を含む積層構造を有し、該積層構造が対向する一対の共振器端面を有する共振器を備え、前記共振器は、共振器長方向に延びるリッジ構造を前記第２クラッド層側の表面に有し、前記共振器の前記第２クラッド層側の表面の、平面視で前記リッジ構造を挟む一側部分及び他側部分の少なくとも一方に複数の溝が設けられている。

Description

半導体レーザ、電子機器及び半導体レーザの製造方法
　本開示に係る技術（以下「本技術」とも呼ぶ）は、半導体レーザ、電子機器及び半導体レーザの製造方法に関する。
　従来、リッジ構造を有する共振器を含む半導体レーザが知られている。
　このような半導体レーザの中には、共振器内に段差閉じ込め層を有するものがある（例えば特許文献１参照）。
特開２０１０－９３１２８号公報
　しかしながら、従来の半導体レーザでは、レーザ特性に影響を与えることを抑制しつつ歩留まりの低下を抑制することに関して改善の余地があった。
　そこで、本技術は、レーザ特性に影響を与えることを抑制しつつ歩留まりの低下を抑制できる半導体レーザを提供することを主目的とする。
　本技術は、第１クラッド層と、
　第２クラッド層と、
　前記第１及び第２クラッド層の間に配置された活性層と、
　を含む積層構造を有し、該積層構造が対向する一対の共振器端面を有する共振器を備え、
　前記共振器は、共振器長方向に延びるリッジ構造を前記第２クラッド層側の表面に有し、
　前記共振器の前記第２クラッド層側の表面の、平面視で前記リッジ構造を挟む一側部分及び他側部分の少なくとも一方に複数の溝が設けられている、半導体レーザを提供する。
　前記複数の溝は、前記共振器長方向に交差する方向に並んでいてもよい。
　前記複数の溝の各々は、前記共振器長方向に略平行に延びていてもよい。
　前記複数の溝は、前記一側部分及び前記他側部分の少なくとも一方の、前記共振器長方向の少なくとも一部に設けられていてもよい。
　前記複数の溝は、前記一側部分及び前記他側部分の少なくとも一方の、前記一対の共振器端面の一方の位置を含む部分に少なくとも設けられた前記溝を含んでいてもよい。
　前記複数の溝は、前記一側部分及び前記他側部分の少なくとも一方の、前記一対の共振器端面の他方の位置を含む部分に少なくとも設けられた前記溝を含んでいてもよい。
　前記一側部分に前記複数の溝である複数の第１溝が設けられ、前記複数の第１溝のうち少なくとも２つの第１溝は、幅及び／又は深さが互いに異なっていてもよい。
　前記少なくとも２つの第１溝は、前記リッジ構造に近いものほど幅が狭くてもよい。
　前記少なくとも２つの第１溝は、前記リッジ構造に近いものほど深さが浅くてもよい。
　前記少なくとも２つの第１溝は、前記リッジ構造に近いものほど幅が狭く且つ深さが浅くてもよい。
　前記他側部分に前記複数の溝である複数の第２溝が設けられ、前記複数の第２溝のうち少なくとも２つの第２溝は、幅及び／又は深さが互いに異なっていてもよい。
　前記少なくとも２つの第２溝は、前記リッジ構造に近いものほど幅が狭くてもよい。
　前記少なくとも２つの第２溝は、前記リッジ構造に近いものほど深さが浅くてもよい。
　前記少なくとも２つの第２溝は、前記リッジ構造に近いものほど幅が狭く且つ深さが浅くてもよい。
　前記共振器は、前記一側部分の前記リッジ構造側とは反対側に前記共振器長方向に延びる第１保護構造を有し、且つ、前記他側部分の前記リッジ構造側とは反対側に前記共振器長方向に延びる第２保護構造を有していてもよい。
　前記半導体レーザは、前記共振器を複数備えていてもよい。
　本発明は、前記半導体レーザを備える、電子機器も提供する。
　本発明は、基板上に第１クラッド層、活性層及び第２クラッド層をこの順に積層して積層体を生成する工程と、
　前記積層体をエッチングして前記積層体の前記第２クラッド層側の表面に少なくともリッジ構造を形成する工程と、
　前記積層体の前記第２クラッド層側の表面の、平面視で前記リッジ構造を挟む一側部分及び他側部分の少なくとも一方に複数の溝を形成する工程と、
　前記複数の溝が形成された前記積層体に前記リッジ構造の長手方向に直交する出射端面を形成する工程と、
　含む、半導体レーザの製造方法も提供する。
　前記複数の溝を形成する工程では、前記複数の溝のうち少なくとも２つの溝の幅及び／又は深さを互いに異ならせてもよい。
　前記少なくともリッジ構造を形成する工程では、前記一側部分の前記リッジ構造側とは反対側において前記長手方向に延びる第１保護構造及び前記他側部分の前記リッジ構造側とは反対側において前記長手方向に延びる第２保護構造も形成してもよい。
本技術の第１実施形態に係る半導体レーザの構成を示す断面図（その１）である。 本技術の第１実施形態に係る半導体レーザの構成を示す断面図（その２）である。 本技術の第１実施形態に係る半導体レーザの構成を示す平面図である。 本技術の第１実施形態に係る半導体レーザの製造方法の第１例を説明するためのフローチャートである。 断層抑制溝生成処理１（図４の第５工程）を説明するためのフローチャートである。 図４の第１工程を示す断面図である。 図４の第２工程の第１サブ工程を示す断面図である。 図４の第２工程の第２サブ工程を示す断面図である。 図４の第２工程の第３サブ工程を示す断面図である。 図４の第３工程を示す断面図である。 図４の第４工程の第１サブ工程を示す断面図である。 図４の第４工程の第２サブ工程を示す断面図である。 図４の第４工程の第３サブ工程を示す断面図である。 図５の第１工程を示す断面図である。 図５の第２工程を示す断面図である。 図５の第３工程を示す断面図である。 図４の第６工程を示す断面図である。 図４の第７工程を示す断面図である。 図４の第８工程の第１サブ工程を示す断面図である。 図４の第８工程の第２サブ工程を示す断面図である。 図４の第８工程の第３サブ工程を示す断面図である。 図４の第９工程を示す断面図である。 本技術の第１実施形態に係る半導体レーザの製造方法の第２例を説明するためのフローチャートである。 断層抑制溝生成処理２（図２３の第５工程）を説明するためのフローチャートである。 図２４の第１工程を示す断面図である。 図２４の第２工程を示す断面図である。 図２４の第３工程を示す断面図である。 図２４の第４工程を示す断面図である。 図２４の第５工程を示す断面図である。 図２４の第６工程を示す断面図である。 図２４の第７工程を示す断面図である。 図２４の第８工程を示す断面図である。 図２４の第９工程を示す断面図である。 本技術の第２実施形態に係る半導体レーザの構成を示す断面図である。 本技術の第３実施形態に係る半導体レーザの構成を示す断面図である。 本技術の第４実施形態に係る半導体レーザの構成を示す断面図である。 本技術の第５実施形態に係る半導体レーザの構成を示す断面図である。 本技術の第６実施形態に係る半導体レーザの構成を示す断面図である。 本技術の第７実施形態に係る半導体レーザの構成を示す断面図である。 本技術の変形例１に係る半導体レーザの共振器の平面図である。 本技術の変形例２に係る半導体レーザの共振器の平面図である。 比較例の半導体レーザの構成を示す断面図である。 本技術の第１実施形態に係る半導体レーザの距離測定装置への適用例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 距離測定装置の設置位置の一例を示す説明図である。
　以下に添付図面を参照しながら、本技術の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。以下に説明する実施形態は、本技術の代表的な実施形態を示したものであり、これにより本技術の範囲が狭く解釈されることはない。本明細書において、本技術に係る半導体レーザ、電子機器及び半導体レーザの製造方法が複数の効果を奏することが記載される場合でも、本技術に係る半導体レーザ、電子機器及び半導体レーザの製造方法は、少なくとも１つの効果を奏すればよい。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
　また、以下の順序で説明を行う。
１．導入
２．本技術の第１実施形態に係る半導体レーザ
（１）半導体レーザの構成
（２）半導体レーザの動作
（３）半導体レーザの製造方法の第１例
（４）半導体レーザの製造方法の第２例
（５）半導体レーザ及びその製造方法の効果
３．本技術の第２実施形態に係る半導体レーザ
４．本技術の第３実施形態に係る半導体レーザ
５．本技術の第４実施形態に係る半導体レーザ
６．本技術の第５実施形態に係る半導体レーザ
７．本技術の第６実施形態に係る半導体レーザ
８．本技術の第７実施形態に係る半導体レーザ
９．本技術の変形例
１０．電子機器への応用例
１１．半導体レーザを距離測定装置に適用した例
１２．距離測定装置を移動体に搭載した例
１．導入
　近年、リッジ構造を有する共振器を備える半導体レーザの開発が盛んに行われている。リッジ構造は、直流抵抗を低減するために高さを極力低くし、漏れ電流を低減するために長手方向に沿う側面ができるだけ垂直に近いことが望ましい。
　しかしながら、特に該側面が垂直に近いリッジ構造は、例えば劈開、ダイシング、エッチング等により共振器端面を形成するときに、共振器端面の幅がリッジ構造の裾部付近で急激に変わるため該裾部に応力が集中しやすく、該裾部から数μｍ以下の微小な断層（段差）が発生しやすい（図４２の符号Ｆ参照）。この断層が活性層の発光領域にかかると信頼性が低下するため、歩留まりが低下してしまう。
　そこで、発明者らは、鋭意検討の末、このような断層（段差）の発生を抑制でき、ひいては歩留まりの低下を抑制できる半導体レーザとして、本技術の各実施形態及び各変形例に係る半導体レーザを開発した。
　以下、
２．本技術の第１実施形態に係る半導体レーザ
　以下、第１実施形態に係る半導体レーザについて、図面を用いて説明する。
（１）半導体レーザの構成
（全体構成）
　図１は、本技術の第１実施形態に係る半導体レーザ１００の構成を示す断面図（その１）である。図２は、本技術の第１実施形態に係る半導体レーザ１００の構成を示す断面図（その２）である。図３は、本技術の第１実施形態に係る半導体レーザ１００の共振器の平面図である。図３のＡ－Ａ断面が図１に示す半導体レーザの共振器の断面である。図３のＢ－Ｂ断面が図２に示す半導体レーザの共振器の断面である。
　以下では、図１～図３に示すＸＹＺ３次元直交座標系を適宜用いて説明する。さらに、適宜、＋Ｚ側を上側とし、－Ｚ側を下側として説明する。
　半導体レーザ１００は、端面発光型半導体レーザである。ここでは、半導体レーザ１００として、ＧａＮ系の端面発光型半導体レーザを例にとって説明する。
　半導体レーザ１００は、一例として、図１及び図２に示すように、共振器Ｒを備える。
　共振器Ｒは、第１クラッド層１０２と、第２クラッド層１０４と、第１及び第２クラッド層１０２、１０４の間に配置された活性層１０３と、を含む積層構造を有する。
　当該積層構造において、第１クラッド層１０２、活性層１０３及び第２クラッド層１０４が－Ｚ側から＋Ｚ側にかけてこの順に積層されている。
　当該積層構造は、図３に示すように、対向する一対の共振器端面ＲＥＦ１、ＲＥＦ２を有する。一対の共振器端面ＲＥＦ１、ＲＥＦ２は、Ｙ軸方向に対向している。
　当該積層構造における積層方向がＺ軸方向に一致する。
　図１に戻り、共振器Ｒは、基板１０１上に配置されている。共振器Ｒの第２クラッド層１０４側の表面は、絶縁層１０６で覆われている。絶縁層１０６のリッジ構造ＲＳの頂部（例えば透明導電膜１０５）に対応する位置には、コンタクトホールＣＨが形成されている。
　絶縁層１０６上には、アノード電極１０７が設けられている。アノード電極１０７は、コンタクトホールＣＨを介してリッジ構造ＲＳの頂部（例えば透明導電膜１０５）に接触している。アノード電極１０７は、レーザドライバの陽極（正極）に接続される。
　基板１０１の裏面（－Ｚ側の面）には、カソード電極１０８が設けられている。カソード電極１０８は、レーザドライバの陰極（負極）に接続される。
　共振器Ｒは、図１～図３を総合すると分かるように、各共振器端面に直交する方向である共振器長方向（Ｙ軸方向）に延びるリッジ構造ＲＳを第２クラッド層１０４側（＋Ｚ側）の表面に有する。リッジ構造ＲＳは、細長い凸状の光導波路を形成している。リッジ構造ＲＳの長手方向は、共振器長方向（Ｙ軸方向）に一致する。
　リッジ構造ＲＳは、一例として、第２クラッド層１０４と、該第２クラッド層１０４の活性層１０３側（－Ｚ側）とは反対側（＋Ｚ側）に配置された透明導電膜１０５とを含んで構成される。
　リッジ構造ＲＳは、アノード電極１０７から流入された電流を狭窄して活性層１０３に導く機能を有する。
　リッジ構造ＲＳは、直流抵抗を低減するために高さが極力低いことが好ましい。
　リッジ構造ＲＳは、漏れ電流を低減するために長手方向に沿う側面ができるだけ垂直に近いことが望ましいが、多少傾斜していてもよい。
　リッジ構造ＲＳの共振器長方向に直交する方向（Ｘ軸方向）の幅は、例えば０．５μｍ～１００μｍが好ましく、ここでは、例えば４０μｍに設定されている。
　リッジ構造ＲＳの共振器長方向（Ｙ軸方向）の長さは、例えば５０μｍ～３０００μｍが好ましくは、ここでは、例えば１２００μｍに設定されている。
　共振器Ｒの第２クラッド層１０４側の表面の、平面視でリッジ構造ＲＳを挟む一側部分ＳＰ１（＋Ｘ側部分）及び他側部分ＳＰ２（－Ｘ側部分）のうち一側部分の側面（＋Ｘ側の面）と、他側部分の側面（－Ｘ側の面）とには、チップ分離溝ＣＳＴ（チップ分離用の溝）が設けられている。各チップ分離溝ＣＳＴの底面は、例えば第１クラッド層１０２内に位置する。
　共振器Ｒの第２クラッド層１０４側の表面の一側部分ＳＰ１に複数（例えば３つ）の溝Ｔ１ａ、Ｔ１ｂ、Ｔ１ｃが設けられ、他側部分ＳＰ２に複数（例えば３つ）の溝Ｔ２ａ、Ｔ２ｂ、Ｔ２ｃが設けられている（図１及び図３参照）。以下では、各溝を「断層抑制溝」とも呼ぶ。
（基板）
　基板１０１は、一例として、ｎ型のＧａＮ基板（例えばＧａＮ自立基板）である。
（活性層）
　活性層１０３は、一例として、ＧａＮ系化合物半導体からなる障壁層及び量子井戸層を含む量子井戸構造を有する。この量子井戸構造は、単一量子井戸構造（ＱＷ構造）であってもよいし、多重量子井戸構造（ＭＱＷ構造）であってもよい。
　活性層１０３の、リッジ構造ＲＳに対応する領域（詳しくはリッジ構造ＲＳの－Ｚ側の領域であって電流が注入される領域）が発光領域ＬＡである。
（第１クラッド層）
　第１クラッド層１０２は、一例として、ｎ型クラッド層及びｎ型ガイド層を含むｎ型のＧａＮ層からなる。ｎ型ガイド層は、ｎ型クラッド層と活性層１０３との間に配置されている。
（第２クラッド層）
　第２クラッド層１０４は、一例として、ｐ型クラッド層及びｐ型ガイド層を含むｐ型のＧａＮ層からなる。ｐ型ガイド層は、ｐ型クラッド層と活性層１０３との間に配置されている。
　第２クラッド層１０４は、一例として、リッジ構造ＲＳの＋Ｘ側の裾部から＋Ｘ側の側面までの領域がイオン注入により高抵抗化されている。第２クラッド層１０４は、リッジ構造ＲＳの－Ｘ側の裾部から－Ｘ側の側面までの領域がイオン注入により高抵抗化されている。当該イオン注入では、例えばホウ素が用いられている。
　すなわち、第２クラッド層１０４におけるリッジ構造ＲＳと活性層１０３との間の領域を取り囲む領域が電流狭窄領域（高抵抗領域）となっている。これにより、アノード電極１０７から流入されリッジ構造ＲＳで狭窄された電流を当該電流狭窄領域でも狭窄して活性層１０３に導くことができ、活性層１０３に効率良く電流を注入することができる。
　なお、第２クラッド層１０４は、透明導電膜１０５とｐ型クラッド層との間に例えばｐ型のＧａＮ層からなるコンタクト層を有していてもよい。
（透明導電膜）
　透明導電膜１０５は、例えばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、ＩＴｉＯ（Ｉｎｄｉｕｍ　Ｔｉｔａｎｉｕｍ　Ｏｘｉｄｅ）、ＡＺＯ（Ａｌ２Ｏ３－ＺｎＯ）、ＩＧＺＯ（ＩｎＧａＺｎＯｘ）、ＺｎＯ等からなる。透明導電膜１０５は、キャリア伝導性が高く、特にＧａＮ系の半導体レーザにおいてアノード電極１０７から流入されたキャリア（例えばホール）を活性層１０３に注入しやすくする役割を担う。
（絶縁層）
　絶縁層１０６は、例えばＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＡｌＮ等の誘電体からなる。絶縁層１０６の膜厚は、例えば１０ｎｍ～５００ｎｍが好ましく、ここでは、例えば２００μｍに設定されている。
（アノード電極）
　アノード電極１０７は、一例として、パッドメタル１０７ａ、バリアメタル１０７ｂ及びボンディングメタル１０７ｃが積層された層構造を有する。パッドメタル１０７ａが最下層であり、バリアメタル１０７ｂが中間層であり、ボンディングメタル１０７ｃが最上層である。
　パッドメタル１０７ａは、絶縁層１０６の直上に設けられており、コンタクトホールＣＨを介してリッジ構造ＲＳの頂部（例えば透明導電膜１０５）に接している。
　パッドメタル１０７ａは、例えばＴｉ、Ｐｔ、Ｐｄ、Ｎｉ、Ａｕ等からなる。バリアメタル１０７ｂは、例えばＴｉ、Ｐｔ、Ｍｏ、Ｗ等からなる。ボンディングメタル１０７ｃは、例えばＴｉ、Ｐｔ、Ａｕからなる。
（カソード電極）
　カソード電極１０８は、一例として、Ｖ、Ｔｉ、Ｐｔ、Ａｕ等からなる。
（断層抑制溝）
　各断層抑制溝は、前述したような共振器端面を形成する際の劈開時、ダイシング時、エッチング時等にリッジ構造ＲＳの裾部付近に断層（段差）が発生するのを抑制する溝である。
　以下、共振器Ｒの第２クラッド層１０４側の表面の一側部分ＳＰ１に形成された断層抑制溝Ｔ１ａ～Ｔ１ｃを第１溝Ｔ１ａ～Ｔ１ｃとも呼び、他側部分ＳＰ２に形成された断層抑制溝Ｔ２ａ～Ｔ２ｃを第２溝Ｔ２ａ～Ｔ２ｃとも呼ぶ。
　複数（例えば３つ）の第１溝Ｔ１ａ～Ｔ１ｃは、一例として、図１及び図３に示すように、一側部分ＳＰ１において、共振器長方向（Ｙ軸方向）に直交する方向（Ｘ軸方向）に並んでいる。なお、複数の第１溝Ｔ１ａ～Ｔ１ｃは、共振器長方向に直交する方向に限らず、共振器長方向に交差する方向に並んでいればよい。
　複数（例えば３つ）の第２溝Ｔ２ａ～Ｔ２ｃは、一例として、図１及び図３に示すように、他側部分ＳＰ２において、共振器長方向（Ｙ軸方向）に直交する方向（Ｘ軸方向）に並んでいる。なお、複数の第２溝Ｔ２ａ～Ｔ２ｃは、共振器長方向に直交する方向に限らず、共振器長方向に交差する方向に並んでいればよい。
　複数の第１溝Ｔ１ａ～Ｔ１ｃの各々は、共振器長方向（Ｙ軸方向）に略平行に延びている。なお、複数の第１溝Ｔ１ａ～Ｔ１ｃの少なくとも１つは、共振器長方向に非平行に延びていてもよい。
　複数の第２溝Ｔ２ａ～Ｔ２ｃの各々は、共振器長方向（Ｙ軸方向）に略平行に延びている。なお、複数の第２溝Ｔ２ａ～Ｔ２ｃの少なくとも１つは、共振器長方向に非平行に延びていてもよい。
　複数の第１溝Ｔ１ａ～Ｔ１ｃは、図１～図３に示すように、一側部分ＳＰ１の、共振器長方向（Ｙ軸方向）の一部に設けられている。
　詳述すると、一側部分ＳＰ１の、一方の共振器端面ＲＥＦ１の位置を含む部分（一側部分ＳＰ１の－Ｙ側の端部）及び他方の共振器端面ＲＥＦ２の位置を含む部分（一側部分ＳＰ１の＋Ｙ側の端部）の各々に複数の第１溝Ｔ１ａ～Ｔ１ｃが設けられている。
　ここでは、複数の第１溝Ｔ１ａ～Ｔ１ｃの長さ（共振器長方向の長さ）が同一とされているが、少なくとも２つの第１溝の長さが異なっていてもよい。
　複数の第２溝Ｔ２ａ～Ｔ２ｃは、図１～図３に示すように、他側部分ＳＰ２の、共振器長方向（Ｙ軸方向）の一部に設けられている。
　詳述すると、他側部分ＳＰ２の、一方の共振器端面ＲＥＦ１の位置を含む部分（他側部分ＳＰ２の－Ｙ側の端部）及び他方の共振器端面ＲＥＦ２の位置を含む部分（他側部分ＳＰ２の＋Ｙ側の端部）の各々に複数の第２溝Ｔ２ａ～Ｔ２ｃが設けられている。
　ここでは、複数の第２溝Ｔ２ａ～Ｔ２ｃの長さ（共振器長方向の長さ）が同一とされているが、少なくとも２つの第２溝の長さが異なっていてもよい。
　複数の第１溝Ｔ１ａ～Ｔ１ｃは、図１及び図３に示すように、幅（Ｘ軸方向の幅）及び深さが互いに異なる。
　具体的には、複数の第１溝Ｔ１ａ～Ｔ１ｃは、リッジ構造ＲＳに近いものほど幅が狭い。詳述すると、複数の第１溝Ｔ１ａ～Ｔ１ｃのうち第１溝Ｔ１ａがリッジ構造ＲＳから最も遠く最も幅が広く、第１溝Ｔ１ｃがリッジ構造ＲＳに最も近く最も幅が狭い。
　複数の第１溝Ｔ１ａ～Ｔ１ｃは、リッジ構造ＲＳに近いものほど深さが浅い。詳述すると、複数の第１溝Ｔ１ａ～Ｔ１ｃのうち第１溝Ｔ１ａがリッジ構造ＲＳから最も遠く最も深さが深く、第１溝Ｔ１ｃがリッジ構造ＲＳに最も近く深さが最も浅い。
　すなわち、複数の第１溝Ｔ１ａ～Ｔ１ｃは、リッジ構造ＲＳに近いものほど幅が狭く且つ深さが浅い。
　複数の第２溝Ｔ２ａ～Ｔ２ｃは、図１及び図３に示すように、幅（Ｘ軸方向の幅）及び深さが互いに異なる。
　具体的には、複数の第２溝Ｔ２ａ～Ｔ２ｃは、リッジ構造ＲＳに近いものほど幅が狭い。詳述すると、複数の第２溝Ｔ２ａ～Ｔ２ｃのうち第２溝Ｔ２ａがリッジ構造ＲＳから最も遠く最も幅が広く、第２溝Ｔ２ｃがリッジ構造ＲＳに最も近く最も幅が狭い。
　複数の第２溝Ｔ２ａ～Ｔ２ｃは、リッジ構造ＲＳに近いものほど深さが浅い。詳述すると、複数の第２溝Ｔ２ａ～Ｔ２ｃのうち第２溝Ｔ２ａがリッジ構造ＲＳから最も遠く最も深さが深く、第２溝Ｔ２ｃがリッジ構造ＲＳに最も近く最も深さが浅い。
　すなわち、複数の第２溝Ｔ２ａ～Ｔ２ｃは、リッジ構造ＲＳに近いものほど幅が狭く且つ深さが浅い。
　ここで、幅が大きい溝ほど、深さが深い溝ほど応力吸収性が高いと考えられるが、その反面、吸収した大きな応力により断層の起点ともなりうる。この断層の起点となりうる溝は、リッジ構造及び発光領域ＬＡからなるべく離れた位置に設けられることが好ましい。
　そこで、第１溝Ｔ１ａ～Ｔ１ｃのうち応力吸収性が最も高い第１溝Ｔ１ａがリッジ構造ＲＳから最も離れた位置に設けられ、応力吸収性が最も低い第１溝Ｔ１ｃがリッジ構造ＲＳから最も近い位置に設けられ、応力吸収性が第１溝Ｔ１ａ、Ｔ１ｃの間である第１溝Ｔ１ｂが第１溝Ｔ１ａ、Ｔ１ｃの間に設けられている。
　同様に、第２溝Ｔ２ａ～Ｔ２ｃのうち応力吸収性が最も高い第２溝Ｔ２ａがリッジ構造ＲＳから最も離れた位置に設けられ、応力吸収性が最も低い第２溝Ｔ２ｃがリッジ構造ＲＳから最も近い位置に設けられ、応力吸収性が第２溝Ｔ２ａ、Ｔ２ｃの間である第２溝Ｔ２ｂが第２溝Ｔ２ａ、Ｔ２ｃの間に設けられている。
　第１及び第２溝の幅は、例えば０～１０μｍであることが好ましく、例えば幅３μｍ、幅５μｍ、幅７μｍ等を中央値又は平均値として、異なる幅の複数の第１溝及び異なる幅の複数の第２溝が設けられてもよい。
　第１及び第２溝の深さは、例えば０～５００ｎｍであることが好ましく、例えば深さ１００ｎｍ、２００ｎｍ、３００ｎｍ等を中央値又は平均値として、異なる深さの複数の第１溝及び異なる深さの複数の第２溝が設けられてもよい。
　ここでは、リッジ構造ＲＳから最も遠い第１及び第２溝Ｔ１ａ、Ｔ２ａは、幅及び深さが同一であるが、幅及び／深さが異なっていてもよい。
　ここでは、リッジ構造ＲＳから最も近い第１及び第２溝Ｔ１ｃ、Ｔ２ｃは、幅及び深さが同一であるが、幅及び／又は深さが異なっていてもよい。
　ここでは、第１溝Ｔ１ａと第１溝Ｔ１ｃとの間に位置する第１溝Ｔ１ｂ及び第２溝Ｔ２ａと第２溝Ｔ２ｃとの間に位置する第２溝Ｔ２ｂは、幅及び深さが同一であるが、幅及び／深さが異なっていてもよい。
　複数の第１溝Ｔ１ａ～Ｔ１ｃは、深さが同じで且つ幅が異なっていてもよいし、深さが異なり且つ幅が同じであってもよい。
　複数の第２溝Ｔ２ａ～Ｔ２ｃは、深さが同じで且つ幅が異なっていてもよいし、深さが異なり且つ幅が同じであってもよい。
　ここでは、複数の第１溝Ｔ１ａ～Ｔ１ｃの底面及び複数の第２溝Ｔ２ａ～Ｔ２ｃの底面がいずれも第２クラッド層１０４内に位置しているが、例えば少なくとも１つの第１溝の底面及び／又は少なくとも１つの第２溝の底面が第１クラッド層１０２内に位置していてもよい。
（２）半導体レーザの動作
　以下に、半導体レーザ１００の動作について、図１を参照して説明する。
　半導体レーザ１００では、レーザドライバの陽極からアノード電極１０７を介して流入された電流は、透明導電膜１０５及び第２クラッド層１０４を経て（リッジ構造ＲＳ及び電流狭窄領域で狭窄されて）活性層１０３に注入される。このとき、活性層１０３が発光し、その光がリッジ構造ＲＳに沿って一対の共振器端面ＲＥＦ１、ＲＥＦ２の間を活性層１０３で増幅されつつ往復し、発振条件を満たしたときに一対の共振器端面ＲＥＦ１、ＲＥＦ２の各々から所定の割合で外部に放出される。活性層１０３を経た電流は、第１クラッド層１０２及び基板１０１を経てカソード電極１０８に達し、該カソード電極１０８からレーザドライバの陰極へ流出される。
（３）半導体レーザの製造方法の第１例
　以下、半導体レーザ１００の製造方法の第１例について、図４のフローチャート（ステップＳ１～Ｓ１２）、図５のフローチャート及び図６～図２２の工程図を参照して説明する。ここでは、一例として、半導体製造装置を用いた半導体製造方法により、基板１０１の基材となる１枚のウェハ（例えばＧａＮ基板）上に複数の半導体レーザ１００を同時に生成し、互いに分離することにより、チップ状の複数の半導体レーザ１００を得る。
＜ステップＳ１＞
　ステップＳ１では、積層体Ｌを生成する（図６参照）。具体的には、一例として、化学気層成長（ＣＶＤ）法、例えば有機金属気層成長（ＭＯＣＶＤ）法により、基板１０１上に第１クラッド層１０２、活性層１０３及び第２クラッド層１０４をこの順に積層して、積層体Ｌを生成する。
＜ステップＳ２＞
　ステップＳ２では、チップ分離溝ＣＳＴを形成する。
　具体的には、先ず、積層体Ｌ上に例えばＳｉＯ２、ＳｉＮ等からなるレジストパターンＲＰ１を蒸着法、スパッタ法等で形成する（図７参照）。詳述すると、レジストパターンＲＰ１は、フォトリソグラフィによってレジスト膜にパターンが形成された後、該レジスト膜における開口部となる部分のレジストが、フッ素系のガスを用いたＲＩＥ法によるドライエッチングやフッ化水素酸系のエッチャントを用いたウェットエッチングによって除去されることにより形成される。
　次いで、レジストパターンＲＰ１をマスクとして、塩素系のガスを用いたＲＩＥ法（反応性イオンエッチング）により積層体Ｌを第２クラッド層１０４側から第１クラッド層１０２の内部に達するまでエッチングする（図８参照）。この結果、チップ分離溝ＣＳＴが形成される。
　次に、レジストパターンＲＰ１を除去する（図９参照）。具体的には、フッ素系ガスを用いたＲＩＥ法によるドライエッチングやフッ化水素酸系のエッチャントを用いたウェットエッチングによりレジストパターンＲＰ１を除去する。
＜ステップＳ３＞
　ステップＳ３では、透明導電膜１０５を形成する。具体的には、チップ分離溝ＣＳＴが形成された積層体の第２クラッド層１０４上に透明導電膜１０５を積層する（図１０参照）。
＜ステップＳ４＞
　ステップＳ４では、リッジ構造ＲＳを形成する。
　具体的には、先ず、透明導電膜１０５の、透明導電膜１０５及び第２クラッド層１０４のリッジ構造ＲＳが形成されることとなる位置に対応する位置上にレジストパターンＲＰ２を形成する（図１１参照）。レジストパターンＲＰ２は、レジストパターンＲＰ１と同様の手法により形成される。
　次いで、レジストパターンＲＰ２をマスクとして、透明導電膜１０５及び第２クラッド層１０４の厚さ方向の少なくとも一部（例えば一部）をＲＩＥ等によりエッチングする。この結果、リッジ構造ＲＳが形成される（図１２参照）。
　次いで、レジストパターンＲＰ２を除去する（図１３参照）。具体的には、レジストパターンＲＰ２を、レジストパターンＲＰ１と同様にドライエッチングやウェットエッチングにより除去する。
＜ステップＳ５＞
　ステップＳ５では、断層抑制溝生成処理１（図５のステップＳ５－１～Ｓ５―３）を実施する。
　最初のステップＳ５－１では、レジストパターンＲＰ３を形成する。具体的には、リッジ構造ＲＳが形成された積層体上に該積層体の第１溝Ｔ１ａ～Ｔ１ｃ及び第２溝Ｔ２ａ～Ｔ２ｃが形成されることとなる位置に対応する位置に開口を有するレジストパターンＲＰ３を形成する（図１４参照）。レジストパターンＲＰ３は、レジストパターンＲＰ１、ＲＰ２と同様の手法より形成される。
　次のステップＳ５－２では、第１溝Ｔ１ａ～Ｔ１ｃ及び第２溝Ｔ２ａ～Ｔ２ｃを形成する。具体的には、レジストパターンＲＰ３をマスクとして、塩素系のガスを用いたＲＩＥ法により、第２クラッド層１０４をエッチングして、第１溝Ｔ１ａ～Ｔ１ｃ及び第２溝Ｔ２ａ～Ｔ２ｃを同時に形成する（図１５参照）。ここでは、マイクロローディング効果により、幅及び深さが異なる第１溝Ｔ１ａ～Ｔ１ｃと、幅及び深さが異なる第２溝Ｔ２ａ～Ｔ２ｃとが同時に形成される。
　最後のステップＳ５－３では、レジストパターンＲＰ３を除去する（図１６参照）。具体的には、レジストパターンＲＰ３を、レジストパターンＲＰ１、ＲＰ２と同様にドライエッチングやウェットエッチングにより除去する。
＜ステップＳ６＞
　ステップＳ６では、絶縁層１０６を形成する。具体的には、リッジ構造ＲＳ、第１溝Ｔ１ａ～Ｔ１ｃ及び第２溝Ｔ２ａ～Ｔ２ｃが形成された積層体上に絶縁層１０６を蒸着法、スパッタ法等により形成する（図１７参照）。
＜ステップＳ７＞
　ステップＳ７では、コンタクトホールＣＨを形成する。具体的には、リッジ構造ＲＳの頂部上の絶縁層１０６をフッ素系ガスを用いたＲＩＥ法によるドライエッチングやフッ化水素酸系のエッチャントを用いたウェットエッチングにより除去する。この結果、コンタクトホールＣＨが形成され、リッジ構造ＲＳの頂部（例えば透明導電膜１０５）が露出する（図１８参照）。
＜ステップＳ８＞
　ステップＳ８では、アノード電極１０７を形成する。
　具体的には、先ず、コンタクトホールＣＨが開口する絶縁層１０６上にパッドメタル１０７ａを形成する（図１９参照）。詳述すると、パッドメタル１０７ａの材料を蒸着法やスパッタ法等により成膜し、例えばリフトオフ法によりパターンニングを行う。
　次いで、同様の手法により、パッドメタル１０７ａ上にバリアメタル１０７ｂを形成する（図２０参照）。
　次いで、同様の手法により、バリアメタル１０７ｂ上にボンディングメタル１０７ｃを形成する（図２１参照）。
＜ステップＳ９＞
　ステップＳ９では、カソード電極１０８を形成する（図２２参照）。
　具体的には、基板１０１の裏面を劈開、チップ化、実装に適した厚さになるまで研磨した後、蒸着法やスパッタ法により基板１０１の裏面にカソード電極１０８の材料を成膜し、例えばリフトオフによりパターンニングを行う。
＜ステップＳ１０＞
　ステップＳ１０では、劈開を行う。具体的には、出射端面（共振器端面）が露出するようにバー状に劈開する。
　具体的には、先ず、複数の半導体レーザ１００が形成されたウェハの端部に周期的に（共振器長毎に）ダイヤモンドカッタやレーザでケガキ（リッジ構造ＲＳの長手方向に直交する方向に延びるキズ）を入れる。
　次いで、キズを入れた面の裏側から圧力をかけ、キズの部分を開くように割っていく。これにより、ウェハが結晶方向に沿って割れていき、複数のバーが得られる。各バーの露出した端面（劈開面）が複数の半導体レーザ１００の共振器端面（出射端面）となる。
　ここで、上記劈開時には、劈開面近傍のリッジ構造ＲＳの裾部付近での面積の急激な変化により該裾部に応力が集中しようとするが、リッジ構造ＲＳの＋Ｘ側において外側の第１溝Ｔ１ａで応力を大きく吸収しつつその伝達速度を落とすことができ、中間の第１溝Ｔ１ｂで応力を吸収しつつその伝達速度をさらに落とすことができ、内側の第１溝Ｔ１ｃで応力を吸収することができる。これにより、リッジ構造ＲＳに＋Ｘ側からの応力が集中するのを抑制でき、ひいては当該応力によるリッジ構造ＲＳの＋Ｘ側の裾部を起点とする断層の発生を抑制できる。
　リッジ構造ＲＳの－Ｘ側においても外側の第２溝Ｔ２ａで応力を大きく吸収しつつその伝達速度を落とすことができ、中間の第２溝Ｔ２ｂで応力を吸収しつつその伝達速度をさらに落とすことができ、内側の第２溝Ｔ２ｃで応力を吸収することができる。これにより、リッジ構造ＲＳに－Ｘ側からの応力が集中するのを抑制でき、ひいては当該応力によるリッジ構造ＲＳの－Ｘ側の裾部を起点とする断層の発生を抑制できる。
＜ステップＳ１１＞
　ステップＳ１１では、端面をコーティングする。具体的には、各バーの露出した端面（劈開面）にデバイス特性に合わせたコーティングを行う。詳述すると、蒸着法やスパッタ法により例えばＡｌ２Ｏ３、Ｓｉ０２、Ｓｉ３Ｎ４等の誘電体膜を各バーの劈開面に所定の厚さで成膜する。
＜ステップＳ１２＞
　ステップＳ１２では、裂開を行う。具体的には、バーにリッジ構造ＲＳの長手方向に沿ってケガキを入れ、割り出すことにより、チップ化することにより、チップ状の半導体レーザ１００を得る。
（４）半導体レーザの製造方法の第２例
　以下、半導体レーザ１００の製造方法の第２例について、図２３のフローチャート（ステップＳ２１～Ｓ３２）及び図２４のフローチャート及び図６～図１３、図１７～図２２、図２５～図３３の工程図を参照して説明する。ここでは、一例として、半導体製造装置を用いた半導体製造方法により、基板１０１の基材となる１枚のウェハ（例えばＧａＮ基板）上に複数の半導体レーザ１００を同時に生成し、互いに分離することにより、チップ状の複数の半導体レーザ１００を得る。
＜ステップＳ２１＞
　ステップＳ２１では、積層体Ｌを生成する（図６参照）。具体的には、一例として、化学気層成長（ＣＶＤ）法、例えば有機金属気層成長（ＭＯＣＶＤ）法により、基板１０１上に第１クラッド層１０２、活性層１０３及び第２クラッド層１０４をこの順に積層して、積層体Ｌを生成する。
＜ステップＳ２２＞
　ステップＳ２２では、チップ分離溝ＣＳＴを形成する。
　具体的には、先ず、積層体Ｌ上に例えばＳｉＯ２、ＳｉＮ等からなるレジストパターンＲＰ１を蒸着法、スパッタ法等で形成する（図７参照）。詳述すると、レジストパターンＲＰ１は、フォトリソグラフィによってレジスト膜にパターンが形成された後、該レジスト膜における開口部となる部分のレジストが、フッ素系のガスを用いたＲＩＥ法によるドライエッチングやフッ化水素酸系のエッチャントを用いたウェットエッチングによって除去されることにより形成される。
　次いで、レジストパターンＲＰ１をマスクとして、塩素系のガスを用いたＲＩＥ法（反応性イオンエッチング）により積層体Ｌを第２クラッド層１０４側から第１クラッド層１０２の内部に達するまでエッチングする（図８参照）。この結果、チップ分離溝ＣＳＴが形成される。
　次に、レジストパターンＲＰ１を除去する（図９参照）。具体的には、フッ素系ガスを用いたＲＩＥ法によるドライエッチングやフッ化水素酸系のエッチャントを用いたウェットエッチングによりレジストパターンＲＰ１を除去する。
＜ステップＳ２３＞
　ステップＳ１３では、透明導電膜１０５を形成する。具体的には、チップ分離溝ＣＳＴが形成された積層体の第２クラッド層１０４上に透明導電膜１０５を積層する（図１０参照）。
＜ステップＳ２４＞
　ステップＳ１４では、リッジ構造ＲＳを形成する。
　具体的には、先ず、透明導電膜１０５の、透明導電膜１０５及び第２クラッド層１０４のリッジ構造ＲＳが形成されることとなる位置に対応する位置上にレジストパターンＲＰ２を形成する（図１１参照）。レジストパターンＲＰ２は、レジストパターンＲＰ１と同様の手法により形成される。
　次いで、レジストパターンＲＰ２をマスクとして、透明導電膜１０５及び第２クラッド層１０４の厚さ方向の少なくとも一部（例えば一部）をＲＩＥ等によりエッチングする。この結果、リッジ構造ＲＳが形成される（図１２参照）。
　次いで、レジストパターンＲＰ２を除去する（図１３参照）。具体的には、レジストパターンＲＰ２を、レジストパターンＲＰ１と同様にドライエッチングやウェットエッチングにより除去する。
＜ステップＳ２５＞
　ステップＳ２５では、断層抑制溝生成処理２（図２４のステップＳ２５－１～Ｓ２５－９）を実施する。
　最初のステップＳ２５－１では、第１レジストパターンＲＰａを形成する。具体的には、リッジ構造ＲＳが形成された積層体上に該積層体の外側（最も＋Ｘ側）の第１溝Ｔ１ａ及び外側（最も－Ｘ側）の第２溝Ｔ２ａが形成されることとなる位置に対応する位置に開口する第１レジストパターンＲＰａを形成する（図２５参照）。レジストパターンＲＰａは、上述したレジストパターンＲＰ１～ＲＰ３と同様の手法により形成される。
　次のステップＳ２５－２では、外側の第１及び第２溝Ｔ１ａ、Ｔ２ａを形成する。具体的には、第１レジストパターンＲＰａをマスクとして、塩素系のガスを用いたＲＩＥ法により、第２クラッド層１０４をエッチングして、幅及び深さが同一の第１及び第２溝Ｔ１ａ、Ｔ２ａを同時に形成する（図２６参照）。
　次のステップＳ２５－３では、第１レジストパターンＲＰａを除去する（図２７参照）。具体的には、第１レジストパターンＲＰａを、上述したレジストパターンＲＰ１～ＲＰ３と同様にドライエッチングやウェットエッチングにより除去する。
　次のステップＳ２５－４では、第２レジストパターンＲＰｂを生成する。具体的には、リッジ構造ＲＳと第１及び第２溝Ｔ１ａ、Ｔ２ａとが形成された積層体上に該積層体の中間の第１溝Ｔ１ｂ及び中間の第２溝Ｔ２ｂが形成されることとなる位置に対応する位置に開口する第２レジストパターンＲＰｂを形成する（図２８参照）。レジストパターンＲＰｂは、上述したレジストパターンＲＰ１～ＲＰ３と同様の手法により形成される。
　次のステップＳ２５－５では、中間の第１及び第２溝Ｔ１ｂ、Ｔ２ｂを形成する。具体的には、第２レジストパターンＲＰｂをマスクとして、塩素系のガスを用いたＲＩＥ法により、第２クラッド層１０４をエッチングして、幅及び深さが同一の第１及び第２溝Ｔ１ｂ、Ｔ２ｂを同時に形成する（図２９参照）。
　次のステップＳ２５－６では、第２レジストパターンＲＰｂを除去する（図３０参照）。具体的には、第２レジストパターンＲＰｂを、上述したレジストパターンＲＰ１～ＲＰ３と同様にドライエッチングやウェットエッチングにより除去する。
　次のステップＳ２５－７では、第３レジストパターンＲＰｃを生成する。具体的には、リッジ構造ＲＳと第１溝Ｔ１ａ、Ｔ１ｂと第２溝Ｔ２ａ、Ｔ２ｂとが形成された積層体上に該積層体の内側（最も－Ｘ側）の第１溝Ｔ１ｃ及び外側（最も＋Ｘ側）の第２溝Ｔ２ｃが形成されることとなる位置に対応する位置に開口する第３レジストパターンＲＰｃを形成する（図３１参照）。レジストパターンＲＰｃは、上述したレジストパターンＲＰ１～ＲＰ３と同様の手法により形成される。
　次のステップＳ２５－８では、内側の第１及び第２溝Ｔ１ｂ、Ｔ２ｂを形成する。具体的には、第３レジストパターンＲＰｃをマスクとして、塩素系のガスを用いたＲＩＥ法により、第２クラッド層１０４をエッチングして、幅及び深さが同一の第１及び第２溝Ｔ１ｃ、Ｔ２ｃを同時に形成する（図３２参照）。
　最後のステップＳ２５－９では、第３レジストパターンＲＰｃを除去する（図３３参照）。具体的には、第３レジストパターンＲＰｃを、上述したレジストパターンＲＰ１～ＲＰ３と同様にドライエッチングやウェットエッチングにより除去する。
＜ステップＳ２６＞
　ステップＳ２６では、絶縁層１０６を形成する。具体的には、リッジ構造ＲＳ、第１溝Ｔ１ａ～Ｔ１ｃ、第２溝Ｔ２ａ～Ｔ２ｃが形成された積層体上に絶縁層１０６を蒸着法、スパッタ法等により形成する（図１７参照）。
＜ステップＳ２７＞
　ステップＳ７では、コンタクトホールＣＨを形成する。具体的には、リッジ構造ＲＳの頂部上の絶縁層１０６をフッ素系ガスを用いたＲＩＥ法によるドライエッチングやフッ化水素酸系のエッチャントを用いたウェットエッチングにより除去する。この結果、コンタクトホールＣＨが形成され、リッジ構造ＲＳの頂部（例えば透明導電膜１０５）が露出する（図１８参照）。
＜ステップＳ２８＞
　ステップＳ２８では、アノード電極１０７を形成する。
　具体的には、先ず、コンタクトホールＣＨが開口する絶縁層１０６が形成された積層体上にパッドメタル１０７ａを形成する（図１９参照）。詳述すると、パッドメタル１０７ａの材料を蒸着法やスパッタ法等により成膜し、例えばリフトオフ法によりパターンニングを行う。
　次いで、同様の手法により、パッドメタル１０７ａ上にバリアメタル１０７ｂを形成する（図２０参照）。
　次いで、同様の手法により、バリアメタル１０７ｂ上にボンディングメタル１０７ｃを形成する（図２１参照）。
＜ステップＳ２９＞
　ステップＳ２９では、カソード電極１０８を形成する（図２２参照）。
　具体的には、基板１０１の裏面を劈開、チップ化、実装に適した厚さになるまで研磨した後、蒸着法やスパッタ法により基板１０１の裏面にカソード電極１０８の材料を成膜し、例えばリフトオフによりパターンニングを行う。
＜ステップＳ３０＞
　ステップＳ３０では、劈開を行う。具体的には、上述した第１例のステップＳ１０と同様に、出射端面（共振器端面）が露出するようにバー状に劈開する。
＜ステップＳ３１＞
　ステップＳ１１では、端面をコーティングする。具体的には、各バーの露出した端面（劈開面）にデバイス特性に合わせたコーティングを行う。詳述すると、蒸着法やスパッタ法により例えばＡｌ２Ｏ３、Ｓｉ０２、Ｓｉ３Ｎ４等の誘電体膜を各バーの劈開面に所定の厚さで成膜する。
＜ステップＳ３２＞
　ステップＳ１２では、裂開を行う。具体的には、各バーにリッジ構造ＲＳの長手方向に沿ってケガキを入れ、割り出すことにより、チップ化することにより、チップ状の半導体レーザ１００を得る。
　以上説明した半導体レーザ１００の製造方法の第２例では、幅及び／又は深さが異なる複数の溝の各々を形成する毎にエッチングを行う必要があるが、半導体レーザ１００の製造方法の第１例と比較して、幅及び／又は深さが異なる複数の溝の選択、組合せの自由度が高い。
（５）半導体レーザ及びその製造方法の効果
　以下、本技術の第１実施形態に係る半導体レーザ１００及びその製造方法の効果について説明する。
　第１実施形態に係る半導体レーザ１００は、第１クラッド層１０２と、第２クラッド層１０４と、第１及び第２クラッド層１０２、１０４の間に配置された活性層１０３と、を含む積層構造を有し、該積層構造が対向する一対の共振器端面ＲＥＦ１、ＲＥＦ２を有する共振器Ｒを備える。共振器Ｒは、共振器長方向に延びるリッジ構造ＲＳを第２クラッド層１０４側の表面に有し、共振器Ｒの第２クラッド層１０４側の表面の、平面視でリッジ構造ＲＳを挟む一側部分ＳＰ１及び他側部分ＳＰ２の各々に複数の溝が設けられている。
　この場合、複数の溝により、劈開進行時に、応力を吸収しつつ劈開の進行速度（応力の伝達速度）を段階的に遅くしていくことができ、リッジ構造ＲＳの裾部に応力が集中するのを抑制できるため、リッジ構造ＲＳの裾部を起点とする断層（段差）が共振器端面近傍に発生するのを抑制することができる。
　結果として、第１実施形態に係る半導体レーザ１００によれば、レーザ特性に影響を与えることを抑制しつつ歩留まりの低下を抑制することが可能な半導体レーザを提供することができる。
　一方、例えば図４２に示す比較例の半導体レーザ１００Ｃのように、共振器Ｒの、リッジ構造ＲＳの＋Ｘ側及び／又は－Ｘ側の共振器端面近傍に複数の溝が形成されていない場合には、例えば劈開により共振器端面を形成するときに、共振器端面近傍のリッジ構造の裾部に応力が集中し、該裾部から数μｍ以下の微小な断層Ｆ（段差）が発生してしまう。この段差が活性層１０３の発光領域ＬＡにかかると信頼性が低下する。この結果、歩留まりが低下してしまう。
　なお、仮に共振器Ｒの、リッジ構造ＲＳの＋Ｘ側及び／又は－Ｘ側の共振器端面近傍に単一の溝が形成されていても応力をある程度吸収しつつその伝達速度を落とすことはできるが、該溝で吸収しきれなかった応力がリッジ構造ＲＳの裾部に集中して断層が発生するおそれや、該溝を起点とした断層が発生するおそれがある。
　例えば特許文献１に記載の半導体レーザは、共振器内の、アノード電極から発光領域へ至る電流経路上に段差閉じ込め層を有しているため、レーザ特性（例えば発光特性）に少なからず影響を与えてしまう。
　一方、第１実施形態の半導体レーザ１００では、共振器Ｒ内の、アノード電極１０７から発光領域ＬＡへ至る電流経路上に例えば上記段差閉じ込め層のような特殊な層を有していないので、レーザ特性（例えば発光特性）に影響を与えることを抑制できる。
　半導体レーザ１００では、リッジ構造ＲＳを起点とする段差の発生を抑制することを目的とするため、共振器Ｒに形成する溝を例えば活性層１０３や第１クラッド層１０２に達するほど深くしなくてもよい。これにより、溝を比較的短時間で形成することができ、製造効率の向上につながる。
　複数の溝は、共振器長方向に交差する方向に並んでいる。これにより、リッジ構造ＲＳに集中しようとする応力を段階的に吸収することができる。
　複数の溝の各々は、共振器長方向に略平行に延びている。これにより、複数の溝を一側部分ＳＰ１及び他側部分ＳＰ２の各々に効率的にレイアウトすることができる。
　複数の溝は、一側部分ＳＰ１及び他側部分ＳＰ２の各々の、共振器長方向の一部に設けられている。
　具体的には、複数の溝（例えば複数の第１溝Ｔ１ａ～Ｔ１ｃ）は、一側部分ＳＰ１及び他側部分ＳＰ２の少なくとも一方の、一対の共振器端面ＲＥＦ１、ＲＥＦ２の一方の共振器端面ＲＥＦ１の位置を含む部分に設けられている。これにより、共振器端面ＲＥＦ１に発生しうる段差を効果的に抑制することができる。複数の溝（例えば複数の第２溝Ｔ２ａ～Ｔ２ｃ）は、一側部分ＳＰ１及び他側部分ＳＰ２の少なくとも一方の、一対の共振器端面ＲＥＦ１、ＲＥＦ２の他方の共振器端面ＲＥＦ２の位置を含む部分に設けられている。これにより、共振器端面ＲＥＦ２に発生しうる段差を効果的に抑制することができる。
　共振器Ｒの第１クラッド層１０２側の表面の一側部分ＳＰ１に複数の溝である複数の第１溝Ｔ１ａ～Ｔ１ｃが設けられ、複数の第１溝Ｔ１ａ～Ｔ１ｃは、幅及び／又は深さが互いに異なる。これにより、複数の第１溝Ｔ１ａ～Ｔ１ｃに異なる機能を持たせることができる。
　複数の第１溝Ｔａ～Ｔ１ｃは、リッジ構造ＲＳに近いものほど幅が狭い。これにより、リッジ構造ＲＳの裾部に応力が集中するのを抑制でき、且つ、リッジ構造ＲＳ付近に断層の起点が生じるのを抑制することができる。
　複数の第１溝Ｔａ～Ｔ１ｃは、リッジ構造ＲＳに近いものほど深さが浅い。これにより、リッジ構造ＲＳの裾部に応力が集中するのを抑制でき、且つ、リッジ構造ＲＳ付近に断層の起点が生じるのを抑制することができる。
　複数の第１溝Ｔａ～Ｔ１ｃは、リッジ構造ＲＳに近いものほど幅が狭く且つ深さが浅い。これにより、リッジ構造ＲＳの裾部に応力が集中するのを十分に抑制でき、且つ、リッジ構造ＲＳ付近に断層の起点が生じるのを十分に抑制することができる。
　共振器Ｒの第１クラッド層１０２側の表面の他側部分ＳＰ２に複数の溝である複数の第２溝Ｔ２ａ～Ｔ２ｃが設けられ、複数の第２溝Ｔ２ａ～Ｔ２ｃは、幅及び／又は深さが互いに異なる。これにより、複数の第２溝Ｔ２ａ～Ｔ２ｃに異なる機能を持たせることができる。
　複数の第２溝Ｔ２ａ～Ｔ２ｃは、リッジ構造ＲＳに近いものほど幅が狭い。これにより、リッジ構造ＲＳの裾部に応力が集中するのを抑制でき、且つ、リッジ構造ＲＳ付近に断層の起点が生じるのを抑制することができる。
　複数の第２溝Ｔ２ａ～Ｔ２ｃリッジ構造ＲＳに近いものほど深さが浅い。これにより、リッジ構造ＲＳの裾部に応力が集中するのを抑制でき、且つ、リッジ構造ＲＳ付近に断層の起点が生じるのを抑制することができる。
　複数の第２溝Ｔ２ａ～Ｔ２ｃは、リッジ構造ＲＳに近いものほど幅が狭く且つ深さが浅い。これにより、リッジ構造ＲＳの裾部に応力が集中するのを十分に抑制でき、且つ、リッジ構造ＲＳ付近に断層の起点が生じるのを十分に抑制することができる。
　第１実施形態の半導体レーザ１００の製造方法は、基板１０１上に第１クラッド層１０２、活性層１０３及び第２クラッド層１０４をこの順に積層して積層体Ｌを生成する工程と、積層体Ｌをエッチングして積層体Ｌの第２クラッド層１０４側の表面に少なくともリッジ構造ＲＳを形成する工程と、積層体Ｌの第２クラッド層１０４側の表面の、平面視でリッジ構造ＲＳを挟む一側部分ＳＰ１及び他側部分ＳＰ２の少なくとも一方に複数の溝を形成する工程と、該複数の溝が形成された積層体を劈開してリッジ構造ＲＳの長手方向に直交する出射端面（共振器端面ＲＥＦ１、ＲＥＦ２）を形成する工程と、含む。
　これにより、レーザ特性に影響を与えることを抑制しつつ歩留まりの低下を抑制することが可能な半導体レーザを製造することができる。
　複数の溝を形成する工程では、複数の溝のうち少なくとも２つの溝の幅及び／又は深さを互いに異ならせる。これにより、歩留まりの低下をより抑制できる。
３．本技術の第２実施形態に係る半導体レーザ
　以下、本技術の第２実施形態に係る半導体レーザ２００について、図３４を参照して説明する。
　第２実施形態の半導体レーザ２００は、図３４に示すように、第１及び第２保護構造ＰＳ１、ＰＳ２を有している点を除いて、第１実施形態の半導体レーザ１００と同様の構成を有する。
　詳述すると、第２実施形態の半導体レーザ２００では、共振器Ｒは、一側部分ＳＰ１のリッジ構造ＲＳ側とは反対側に共振器長方向（Ｙ軸方向）に延びる第１保護構造ＰＳ１を有し、且つ、他側部分ＳＰ２のリッジ構造ＲＳ側とは反対側に共振器長方向（Ｙ軸方向）に延びる第２保護構造ＰＳ２を有する。第１及び第２保護構造ＰＳ１、ＰＳ２の上面（＋Ｚ側の面）は、リッジ構造ＲＳの第２クラッド層１０４の上面（＋Ｚ側の面）と略面一になっている。
　すなわち、第１及び第２保護構造ＰＳ１、ＰＳ２は、それぞれリッジ構造ＲＳの＋Ｘ側及び－Ｘ側でリッジ構造ＲＳと同じ高さでリッジ構造ＲＳに沿って延びており、リッジ構造ＲＳを保護する機能を有する。
　半導体レーザ２００では、平面視において、複数の第１溝Ｔ１ａ～Ｔ１ｃは、リッジ構造ＲＳと第１保護構造ＰＳ１との間に位置している。
　半導体レーザ２００では、平面視において、複数の第２溝Ｔ２ａ～Ｔ２ｃは、リッジ構造ＲＳと第２保護構造ＰＳ２との間に位置している。
　半導体レーザ２００も、第１実施形態の半導体レーザ１００の製造方法の第１例又は第２例に準じた製造方法により製造することができる。
　半導体レーザ２００の製造方法は、少なくともリッジ構造ＲＳを形成する工程では、一側部分ＳＰ１のリッジ構造ＲＳ側とは反対側において共振器長方向に延びる第１保護構造ＰＳ１及び他側部分ＳＰ２のリッジ構造ＲＳ側とは反対側において共振器長方向に延びる第２保護構造ＰＳ２も形成する。
４．本技術の第３実施形態に係る半導体レーザ
　以下、本技術の第３実施形態に係る半導体レーザ３００について、図３５を参照して説明する。
　第３実施形態の半導体レーザ３００は、一側部分ＳＰ１に第１溝Ｔ１ｂが設けられていない点及び他側部分ＳＰ２に第２溝Ｔ２ｂが設けられていない点を除いて、第１実施形態の半導体レーザ１００と同様の構成を有する。
　半導体レーザ３００では、半導体レーザ１００に対して断層抑制効果は若干劣るものの、少ない溝数で必要な（歩留まりの低下を抑制可能な）断層抑制効果を期待できる。
　半導体レーザ３００も、第１実施形態の半導体レーザ１００の製造方法の第１例又は第２例に準じた製造方法により製造することができる。この際、溝の種類が少ないため、エッチング工程を簡略化できる。
５．本技術の第４実施形態に係る半導体レーザ
　以下、本技術の４実施形態に係る半導体レーザ４００について、図３６を参照して説明する。
　第４実施形態の半導体レーザ４００は、一側部分ＳＰ１に複数の第１溝Ｔ１ａ～Ｔ１ｃが設けられていない点を除いて、第１実施形態の半導体レーザ１００と同様の構成を有する。
　ところで、劈開の方向によっては、リッジ構造ＲＳに主に一側（－Ｘ側又は＋Ｘ側）から応力がかかることが想定される。
　そこで、半導体レーザ４００は、劈開時に応力が主に－Ｘ側からリッジ構造ＲＳに伝わるように劈開される場合を想定して、リッジ構造ＲＳの－Ｘ側にのみ複数の第２溝Ｔ２ａ～Ｔ２ｃが設けられている。
　半導体レーザ４００では、劈開時の応力が主にリッジ構造ＲＳの一側からかかる場合に（歩留まりの低下を抑制可能な）断層抑制効果を期待できる。
　なお、劈開時に応力が主に＋Ｘ側からリッジ構造ＲＳに伝わるように劈開される場合を想定して、一側部分ＳＰ１にのみ複数の第１溝Ｔ１ａ～Ｔ１ｃが設けられていてもよい。この場合にも、半導体レーザ４００と同様の効果を得ることができる。
　半導体レーザ４００も、第１実施形態の半導体レーザ１００の製造方法の第１例又は第２例に準じた製造方法により製造することができる。
６．本技術の第５実施形態に係る半導体レーザ
　以下、本技術の５実施形態に係る半導体レーザ５００について、図３７を参照して説明する。
　第５実施形態の半導体レーザ５００は、他側部分ＳＰ２に第２溝Ｔ２ｂが設けられていない点を除いて、第４実施形態の半導体レーザ４００と同様の構成を有する。
　半導体レーザ５００では、第４実施形態の半導体レーザ４００に対して断層抑制効果は若干劣るものの、少ない溝数で必要な（歩留まりの低下を抑制可能な）断層抑制効果を期待できる。
　半導体レーザ５００も、第１実施形態の半導体レーザ１００の製造方法の第１例又は第２例に準じた製造方法により製造することができる。
７．本技術の第６実施形態に係る半導体レーザ
　以下、本技術の６実施形態に係る半導体レーザ６００について、図３８を参照して説明する。
　第６実施形態の半導体レーザ６００では、一側部分ＳＰ１に幅及び深さが同一の複数（例えば２つ）の溝Ｔが設けられ、且つ、他側部分ＳＰ２に幅及び深さが同一の複数（例えば２つ）の溝Ｔが設けられている点を除いて、第１実施形態の半導体レーザ１００と同様の構成を有する。一側部分ＳＰ１に設けられた溝Ｔ及び他側部分ＳＰ２に設けられた溝Ｔは、幅及び深さが同一である。
　半導体レーザ６００では、第１実施形態の半導体レーザ１００に対して断層抑制効果は若干劣るものの、少ない溝数で必要な（歩留まりの低下を抑制可能な）断層抑制効果を期待できる。
　半導体レーザ６００も、第１実施形態の半導体レーザ１００の製造方法の第１例に準じた製造方法により製造することができる。この際、全ての溝Ｔの幅及び深さが同一なので１回のエッチングで全ての溝Ｔを同時に形成することができる。
８．本技術の第７実施形態に係る半導体レーザ
　以下、本技術の７実施形態に係る半導体レーザ７００について、図３９を参照して説明する。
　第７実施形態の半導体レーザ７００では、第１溝Ｔ１ａ～Ｔ１ｃ及び第２溝Ｔ２ａ～Ｔ２ｃが、第１実施形態の半導体レーザ１００の対応する溝よりも深い点を除いて、半導体レーザ１００と同様の構成を有する。
　半導体レーザ７００では、第１溝Ｔ１ｃ及び第２溝Ｔ２ｃの底面が第２クラッド層１０４内の活性層１０３付近に位置し、第１溝Ｔ１ａ、Ｔ１ｂ及び第２溝Ｔ２ａ、Ｔ２ｂの底面が第１クラッド層１０２内に位置している。
　半導体レーザ７００では、第１実施形態の半導体レーザ１００に対してより深い方向からの応力による断層の発生を抑制する効果を期待できる。
　半導体レーザ７００も、第１実施形態の半導体レーザ１００の製造方法の第１例又は第２例に準じた製造方法により製造することができる。
９．本技術の変形例
　本技術は、上記各実施形態に限定されることなく、種々の変形が可能である。
　例えば、図４０に示す変形例１の半導体レーザの共振器Ｒのように、複数の第１溝Ｔ１ａ～Ｔ１ｃ及び複数の第２溝Ｔ２ａ～Ｔ２ｃは、共振器長方向の全域に延在していてもよい。
　例えば、図４１に示す変形例２の半導体レーザの共振器Ｒのように、複数の第１溝Ｔ１ａ～Ｔ１ｃ及び複数の第２溝Ｔ２ａ～Ｔ２ｃは、共振器長方向の中央部を除く領域に設けられていてもよい。
　例えば、一側部分ＳＰ１に４つ以上の溝が設けられてもよいし、他側部分ＳＰ２に４つ以上の溝が設けられてもよい。
　例えばリッジ構造ＲＳは、透明導電膜１０５を有していなくてもよい。
　例えばアノード配線は、２層構造であってもよいし、単層構造であってもよい。
　例えば、本技術に係る半導体レーザは、共振器Ｒを複数備えていてもよい。本技術に係る半導体レーザは、例えば共振器Ｒを同一基板１０１上に複数備えていてもよい。
　例えば、上記各実施形態の半導体レーザは、共振器端面が劈開により形成されているが、例えばダイシング、エッチング（例えばドライエッチング）等により形成されてもよい。例えばダイシング、ドライエッチング等により共振器端面が形成される場合も、一側部分ＳＰ１及び他側部分ＳＰ２の少なくとも一方に複数の溝が設けられることにより、リッジ構造ＲＳの裾部を起点とする断層の発生を抑制でき、ひいては歩留まりの低下を抑制できる。
　上記各実施形態及び各変形例の半導体レーザの構成の一部を相互に矛盾しない範囲内で組み合わせてもよい。
　以上説明した各実施形態及び各変形例において、半導体レーザを構成する各層の材料、導電型、数値等は、半導体レーザとして機能する範囲内で適宜変更可能である。
１０．電子機器への応用例
　本開示に係る技術（本技術）は、様々な製品（電子機器）へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　本技術に係る半導体レーザは、例えば、レーザ光により画像を形成又は表示する機器（例えばレーザプリンタ、レーザ複写機、プロジェクタ、ヘッドマウントディスプレイ、ヘッドアップディスプレイ等）の光源としても応用可能である。
１１．＜半導体レーザを距離測定装置に適用した例＞
　以下に、上記各実施形態及び変形例に係る半導体レーザの適用例について説明する。
　図４３は、本技術に係る電子機器の一例としての、半導体レーザ１００を備えた距離測定装置１０００の概略構成の一例を表したものである。距離測定装置１０００は、ＴＯＦ（Time Of Flight）方式により被検体Ｓまでの距離を測定するものである。距離測定装置１０００は、光源として半導体レーザ１００を備えている。距離測定装置１０００は、例えば、半導体レーザ１００、受光装置１２０、レンズ１１５、１３０、信号処理部１４０、制御部１５０、表示部１６０および記憶部１７０を備えている。
　受光装置１２０は、被検体Ｓで反射された光を検出する。レンズ１１５は、半導体レーザ１００から出射された光を平行光化するためのレンズであり、コリメートレンズである。レンズ１３０は、被検体Ｓで反射された光を集光し、受光装置１２０に導くためのレンズであり、集光レンズである。
信号処理部１４０は、受光装置１２０から入力された信号と、制御部１５０から入力された参照信号との差分に対応する信号を生成するための回路である。制御部１５０は、例えば、Time to Digital Converter (TDC)を含んで構成されている。参照信号は、制御部１５０から入力される信号であってもよいし、半導体レーザ１００の出力を直接検出する検出部の出力信号であってもよい。制御部１５０は、例えば、半導体レーザ１００、受光装置１２０、信号処理部１４０、表示部１６０および記憶部１７０を制御するプロセッサである。制御部１５０は、信号処理部１４０で生成された信号に基づいて、被検体Ｓまでの距離を計測する回路である。制御部１５０は、被検体Ｓまでの距離についての情報を表示するための映像信号を生成し、表示部１６０に出力する。表示部１６０は、制御部１５０から入力された映像信号に基づいて、被検体Ｓまでの距離についての情報を表示する。制御部１５０は、被検体Ｓまでの距離についての情報を記憶部１７０に格納する。
　本適用例において、半導体レーザ１００に代えて、上記半導体レーザ２００、３００、４００、５００、６００、７００のいずれかを距離測定装置１０００に適用することもできる。
１２．＜距離測定装置を移動体に搭載した例＞
　図４４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、距離測定装置１２０３１が接続される。距離測定装置１２０３１には、上述の距離測定装置１０００が含まれる。車外情報検出ユニット１２０３０は、距離測定装置１２０３１に車外の物体（被検体Ｓ）との距離を計測させ、それにより得られた距離データを取得する。車外情報検出ユニット１２０３０は、取得した距離データに基づいて、人、車、障害物、標識等の物体検出処理を行ってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図４５は、距離測定装置１２０３１の設置位置の例を示す図である。
　図４５では、車両１２１００は、距離測定装置１２０３１として、距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる距離測定装置１２１０１及び車室内のフロントガラスの上部に備えられる距離測定装置１２１０５は、主として車両１２１００の前方のデータを取得する。サイドミラーに備えられる距離測定装置１２１０２，１２１０３は、主として車両１２１００の側方のデータを取得する。リアバンパ又はバックドアに備えられる距離測定装置１２１０４は、主として車両１２１００の後方のデータを取得する。距離測定装置１２１０１及び１２１０５で取得される前方のデータは、主として先行車両又は、歩行者、障害物、信号機、交通標識等の検出に用いられる。
　なお、図４５には、距離測定装置１２１０１ないし１２１０４の検出範囲の一例が示されている。検出範囲１２１１１は、フロントノーズに設けられた距離測定装置１２１０１の検出範囲を示し、検出範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた距離測定装置１２１０２，１２１０３の検出範囲を示し、検出範囲１２１１４は、リアバンパ又はバックドアに設けられた距離測定装置１２１０４の検出範囲を示す。
　例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを基に、検出範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、距離測定装置１２０３１に適用され得る。
　本明細書中に記載した具体的な数値、形状、材料（組成を含む）等は、一例であって、これらに限定されるものではない。
　また、本技術は、以下のような構成をとることもできる。
（１）第１クラッド層と、
　第２クラッド層と、
　前記第１及び第２クラッド層の間に配置された活性層と、
　を含む積層構造を有し、該積層構造が対向する一対の共振器端面を有する共振器を備え、
　前記共振器は、共振器長方向に延びるリッジ構造を前記第２クラッド層側の表面に有し、
　前記共振器の前記第２クラッド層側の表面の、平面視で前記リッジ構造を挟む一側部分及び他側部分の少なくとも一方に複数の溝が設けられている、半導体レーザ。
（２）前記複数の溝は、前記共振器長方向に交差する方向に並んでいる、（１）に記載の半導体レーザ。
（３）前記複数の溝の各々は、前記共振器長方向に略平行に延びている、（１）又は（２）に記載の半導体レーザ。
（４）前記複数の溝は、前記一側部分及び前記他側部分の少なくとも一方の、前記共振器長方向の少なくとも一部に設けられている、（１）～（３）のいずれか１つに記載の半導体レーザ。
（５）前記複数の溝は、前記一側部分及び前記他側部分の少なくとも一方の、前記一対の共振器端面の一方の位置を含む部分に少なくとも設けられた前記溝を含む、（１）～（４）のいずれか１つに記載の半導体レーザ。
（６）前記複数の溝は、前記一側部分及び前記他側部分の少なくとも一方の、前記一対の共振器端面の他方の位置を含む部分に少なくとも設けられた前記溝を含む、（１）～（５）のいずれか１つに記載の半導体レーザ。
（７）前記一側部分に前記複数の溝である複数の第１溝が設けられ、前記複数の第１溝のうち少なくとも２つの第１溝は、幅及び／又は深さが互いに異なる、（１）～（６）のいずれか１つに記載の半導体レーザ。
（８）前記少なくとも２つの第１溝は、前記リッジ構造に近いものほど幅が狭い、（７）に記載の半導体レーザ。
（９）前記少なくとも２つの第１溝は、前記リッジ構造に近いものほど深さが浅い、（７）及び（８）に記載の半導体レーザ。
（１０）前記少なくとも２つの第１溝は、前記リッジ構造に近いものほど幅が狭く且つ深さが浅い、（７）～（９）のいずれか１つに記載の半導体レーザ。
（１１）前記他側部分に前記複数の溝である複数の第２溝が設けられ、前記複数の第２溝のうち少なくとも２つの第２溝は、幅及び／又は深さが互いに異なる、（１）～（１０）のいずれか１つに記載の半導体レーザ。
（１２）前記少なくとも２つの第２溝は、前記リッジ構造に近いものほど幅が狭い、（１１）に記載の半導体レーザ。
（１３）前記少なくとも２つの第２溝は、前記リッジ構造に近いものほど深さが浅い、（１１）又は（１２）に記載の半導体レーザ。
（１４）前記少なくとも２つの第２溝は、前記リッジ構造に近いものほど幅が狭く且つ深さが浅い、（１１）～（１３）のいずれか１つに記載の半導体レーザ。
（１５）前記複数の溝の底面は、いずれも前記第２クラッド層内に位置する、（１）～（１４）のいずれか１つに記載の半導体レーザ。
（１６）前記共振器は、前記一側部分の前記リッジ構造側とは反対側に前記共振器長方向に延びる第１保護構造を有し、且つ、前記他側部分の前記リッジ構造側とは反対側に前記共振器長方向に延びる第２保護構造を有する、（１）～（１５）のいずれか１つに記載の半導体レーザ。
（１７）前記共振器を複数備える、（１）～（１６）のいずれか１つに記載の半導体レーザ。
（１８）（１）～（１７）のいずれか１つに記載の半導体レーザを備える、電子機器。
（１９）基板上に第１クラッド層、活性層及び第２クラッド層をこの順に積層して積層体を生成する工程と、
　前記積層体をエッチングして前記積層体の前記第２クラッド層側の表面に少なくともリッジ構造を形成する工程と、
　前記積層体の前記第２クラッド層側の表面の、平面視で前記リッジ構造を挟む一側部分及び他側部分の少なくとも一方に複数の溝を形成する工程と、
　前記複数の溝が形成された前記積層体に前記リッジ構造の長手方向に直交する出射端面を形成する工程と、
　含む、半導体レーザの製造方法。
（２０）前記複数の溝を形成する工程では、前記複数の溝のうち少なくとも２つの溝の幅及び／又は深さを互いに異ならせる、（１９）に記載の半導体レーザの製造方法。
（２１）前記少なくともリッジ構造を形成する工程では、前記一側部分の前記リッジ構造側とは反対側において前記長手方向に延びる第１保護構造及び前記他側部分の前記リッジ構造側とは反対側において前記長手方向に延びる第２保護構造も形成する、（１９）又は（２０）に記載の半導体レーザの製造方法。
　１００、２００、３００、４００、５００、６００、７００：半導体レーザ、１０１：基板、１０２：第１クラッド層、１０３：活性層、１０４：第２クラッド層、１０００：距離測定装置（電子機器）、Ｒ：共振器、ＲＳ：リッジ構造、ＲＥＦ１、ＲＥＦ２：共振器端面、ＳＰ１：一側部分、ＳＰ２：他側部分、Ｔ１ａ、Ｔ１ｂ、Ｔ１ｃ：第１溝（溝）、Ｔ２ａ、Ｔ２ｂ、Ｔ２ｃ：第２溝（溝）、ＰＳ１：第１保護構造、ＰＳ２：第２保護構造。

Claims (20)

  1. 　第１クラッド層と、
    　第２クラッド層と、
    　前記第１及び第２クラッド層の間に配置された活性層と、
    　を含む積層構造を有し、該積層構造が対向する一対の共振器端面を有する共振器を備え、
    　前記共振器は、共振器長方向に延びるリッジ構造を前記第２クラッド層側の表面に有し、
    　前記共振器の前記第２クラッド層側の表面の、平面視で前記リッジ構造を挟む一側部分及び他側部分の少なくとも一方に複数の溝が設けられている、半導体レーザ。
  2. 　前記複数の溝は、前記共振器長方向に交差する方向に並んでいる、請求項１に記載の半導体レーザ。
  3. 　前記複数の溝の各々は、前記共振器長方向に略平行に延びている、請求項２に記載の半導体レーザ。
  4. 　前記複数の溝は、前記一側部分及び前記他側部分の少なくとも一方の、前記共振器長方向の少なくとも一部に設けられている、請求項３に記載の半導体レーザ。
  5. 　前記複数の溝は、前記一側部分及び前記他側部分の少なくとも一方の、前記一対の共振器端面の一方の位置を含む部分に少なくとも設けられた前記溝を含む、請求項４に記載の半導体レーザ。
  6. 　前記複数の溝は、前記一側部分及び前記他側部分の少なくとも一方の、前記一対の共振器端面の他方の位置を含む部分に少なくとも設けられた前記溝を含む、請求項４に記載の半導体レーザ。
  7. 　前記一側部分に前記複数の溝である複数の第１溝が設けられ、
    　前記複数の第１溝のうち少なくとも２つの第１溝は、幅及び／又は深さが互いに異なる、請求項２に記載の半導体レーザ。
  8. 　前記少なくとも２つの第１溝は、前記リッジ構造に近いものほど幅が狭い、請求項７に記載の半導体レーザ。
  9. 　前記少なくとも２つの第１溝は、前記リッジ構造に近いものほど深さが浅い、請求項７に記載の半導体レーザ。
  10. 　前記少なくとも２つの第１溝は、前記リッジ構造に近いものほど幅が狭く且つ深さが浅い、請求項７に記載の半導体レーザ。
  11. 　前記他側部分に前記複数の溝である複数の第２溝が設けられ、
    　前記複数の第２溝のうち少なくとも２つの第２溝は、幅及び／又は深さが互いに異なる、請求項７に記載の半導体レーザ。
  12. 　前記少なくとも２つの第２溝は、前記リッジ構造に近いものほど幅が狭い、請求項１１に記載の半導体レーザ。
  13. 　前記少なくとも２つの第２溝は、前記リッジ構造に近いものほど深さが浅い、請求項１１に記載の半導体レーザ。
  14. 　前記少なくとも２つの第２溝は、前記リッジ構造に近いものほど幅が狭く且つ深さが浅い、請求項１１に記載の半導体レーザ。
  15. 　前記共振器は、前記一側部分の前記リッジ構造側とは反対側に前記共振器長方向に延びる第１保護構造を有し、且つ、前記他側部分の前記リッジ構造側とは反対側に前記共振器長方向に延びる第２保護構造を有する、請求項１に記載の半導体レーザ。
  16. 　前記共振器を複数備える、請求項１に記載の半導体レーザ。
  17. 　請求項１に記載の半導体レーザを備える、電子機器。
  18. 　基板上に第１クラッド層、活性層及び第２クラッド層をこの順に積層して積層体を生成する工程と、
    　前記積層体をエッチングして前記積層体の前記第２クラッド層側の表面に少なくともリッジ構造を形成する工程と、
    　前記積層体の前記第２クラッド層側の表面の、平面視で前記リッジ構造を挟む一側部分及び他側部分の少なくとも一方に複数の溝を形成する工程と、
    　前記複数の溝が形成された前記積層体に前記リッジ構造の長手方向に直交する出射端面を形成する工程と、
    　含む、半導体レーザの製造方法。
  19. 　前記複数の溝を形成する工程では、前記複数の溝のうち少なくとも２つの溝の幅及び／又は深さを互いに異ならせる、請求項１８に記載の半導体レーザの製造方法。
  20. 　前記少なくともリッジ構造を形成する工程では、前記一側部分の前記リッジ構造側とは反対側において前記長手方向に延びる第１保護構造及び前記他側部分の前記リッジ構造側とは反対側において前記長手方向に延びる第２保護構造も形成する、請求項１８に記載の半導体レーザの製造方法。
PCT/JP2022/002106 2021-03-26 2022-01-21 半導体レーザ、電子機器及び半導体レーザの製造方法 WO2022201813A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-053033 2021-03-26
JP2021053033 2021-03-26

Publications (1)

Publication Number Publication Date
WO2022201813A1 true WO2022201813A1 (ja) 2022-09-29

Family

ID=83395416

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/002106 WO2022201813A1 (ja) 2021-03-26 2022-01-21 半導体レーザ、電子機器及び半導体レーザの製造方法

Country Status (1)

Country Link
WO (1) WO2022201813A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02178989A (ja) * 1988-12-29 1990-07-11 Sharp Corp 半導体レーザ素子
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
JP2005191547A (ja) * 2003-12-01 2005-07-14 Matsushita Electric Ind Co Ltd 半導体レーザ素子及びその製造方法
JP2005311308A (ja) * 2004-03-05 2005-11-04 Nichia Chem Ind Ltd 半導体レーザ素子
US20200321749A1 (en) * 2016-07-15 2020-10-08 Osram Opto Semiconductors Gmbh Semiconductor laser diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02178989A (ja) * 1988-12-29 1990-07-11 Sharp Corp 半導体レーザ素子
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
JP2005191547A (ja) * 2003-12-01 2005-07-14 Matsushita Electric Ind Co Ltd 半導体レーザ素子及びその製造方法
JP2005311308A (ja) * 2004-03-05 2005-11-04 Nichia Chem Ind Ltd 半導体レーザ素子
US20200321749A1 (en) * 2016-07-15 2020-10-08 Osram Opto Semiconductors Gmbh Semiconductor laser diode

Similar Documents

Publication Publication Date Title
WO2022201813A1 (ja) 半導体レーザ、電子機器及び半導体レーザの製造方法
US20230283048A1 (en) Surface emitting laser apparatus, electronic device, and method for manufacturing surface emitting laser apparatus
WO2022054411A1 (ja) 面発光レーザ装置、電子機器及び面発光レーザ装置の製造方法
WO2022239322A1 (ja) 面発光レーザ素子、電子機器及び面発光レーザ素子の製造方法
EP4020724A1 (en) Surface-emitting laser device
WO2021220879A1 (ja) 発光素子アレイ及び発光素子アレイの製造方法
WO2023067890A1 (ja) 面発光レーザ及び面発光レーザの製造方法
WO2023149087A1 (ja) 面発光レーザ、面発光レーザアレイ及び光源装置
WO2023037581A1 (ja) 面発光レーザ
WO2023042420A1 (ja) 面発光レーザ素子及び光源装置
WO2023233850A1 (ja) 面発光素子
WO2023171148A1 (ja) 面発光レーザ、面発光レーザアレイ及び面発光レーザの製造方法
WO2023181658A1 (ja) 面発光レーザ、光源装置及び電子機器
WO2023162488A1 (ja) 面発光レーザ、光源装置及び測距装置
WO2023132139A1 (ja) 面発光レーザ
WO2023162463A1 (ja) 発光デバイスおよびＶｏＳ（ＶＣＳＥＬ ｏｎ Ｓｉｌｉｃｏｎ）デバイス
WO2023233818A1 (ja) 面発光素子
WO2022158312A1 (ja) 面発光レーザ
WO2022201772A1 (ja) 面発光レーザ、光源装置、電子機器及び面発光レーザの製造方法
WO2022239330A1 (ja) 面発光レーザ、面発光レーザアレイ及び電子機器
US20240055833A1 (en) Surface emitting laser, electronic device, and method for manufacturing surface emitting laser
WO2022185766A1 (ja) 面発光レーザ及び面発光レーザの製造方法
WO2022130825A1 (ja) 面発光レーザ装置
WO2024014140A1 (ja) 面発光レーザ及び面発光レーザの製造方法
WO2023153084A1 (ja) 面発光レーザ及び面発光レーザの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22774615

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18551023

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22774615

Country of ref document: EP

Kind code of ref document: A1