WO2022172372A1 - Mems素子、光走査装置、測距装置およびmems素子の製造方法 - Google Patents

Mems素子、光走査装置、測距装置およびmems素子の製造方法 Download PDF

Info

Publication number
WO2022172372A1
WO2022172372A1 PCT/JP2021/005040 JP2021005040W WO2022172372A1 WO 2022172372 A1 WO2022172372 A1 WO 2022172372A1 JP 2021005040 W JP2021005040 W JP 2021005040W WO 2022172372 A1 WO2022172372 A1 WO 2022172372A1
Authority
WO
WIPO (PCT)
Prior art keywords
impurity region
insulating layer
layer
support
reflector
Prior art date
Application number
PCT/JP2021/005040
Other languages
English (en)
French (fr)
Inventor
裕介 白柳
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2021/005040 priority Critical patent/WO2022172372A1/ja
Priority to JP2022581089A priority patent/JPWO2022172372A1/ja
Priority to DE112021007048.7T priority patent/DE112021007048T5/de
Priority to CN202180092973.0A priority patent/CN116888065A/zh
Publication of WO2022172372A1 publication Critical patent/WO2022172372A1/ja

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006Interconnects
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095Interconnects
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00142Bridges
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/04Optical MEMS
    • B81B2201/042Micromirrors, not used as optical switches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0109Bridges

Definitions

  • the present disclosure relates to a MEMS element, an optical scanning device, a distance measuring device, and a method for manufacturing a MEMS element.
  • MEMS Micro Electro Mechanical System
  • pressure sensors such as pressure sensors, optical scanning devices (optical scanners), acceleration sensors, gyro sensors, vibration power generating elements, ultrasonic sensors, and infrared sensors
  • MEMS elements are manufactured using SOI (Silicon On Insulator) substrates.
  • SOI substrate is a substrate in which a silicon layer (active layer) is formed on a silicon support substrate (support layer) with an oxide film interposed therebetween.
  • an optical scanning device generally includes a reflector that reflects light, a support that supports the reflector, a drive beam that connects the reflector and the support, and a beam that rotates the reflector around the axis of the drive beam. It is composed of a driving part for rotating and driving. Electromagnetic, electrostatic or piezoelectric drives are known as drives.
  • the driving beam is provided with wiring for connecting the first conductive portion arranged on the reflector and the second conductive portion arranged on the support. Therefore, for example, when the reflector is driven at a relatively wide deflection angle, a relatively large stress is applied to the wiring on the driving beam, and its physical properties change.
  • Japanese Patent Application Laid-Open No. 2010-98905 discloses a diffusion conduction portion as an auxiliary conductor portion formed by diffusing an impurity in each of wiring patterns formed on a drive beam and divided into a plurality of parts into a semiconductor material constituting the drive beam.
  • a planar actuator is disclosed that is electrically connected to the .
  • the sheet resistance value of the diffusion conduction portion is higher than the sheet resistance value of the wiring portion made of silicide or metal. Therefore, when a high current flows through the diffusion conduction part, there is concern about heat generation in the diffusion conduction part.
  • a main object of the present disclosure is to provide a MEMS element, an optical scanning device, and a distance measuring device that include wiring portions that have relatively low sheet resistance while suppressing changes in physical properties.
  • the MEMS device includes a first insulating layer, an active layer, a second insulating layer, and a support layer that are stacked in order, an interface between the first insulating layer and the active layer, and an interface between the active layer and the second insulating layer. is formed at either the interface or the interface between the second insulating layer and the support layer, and is spaced apart in the stacking direction of the first insulating layer, the active layer, the second insulating layer, and the support layer and a first conductive portion and a second conductive portion spaced apart from each other on the first insulating layer.
  • the first impurity region and the second impurity region are electrically connected in parallel between the first conductive portion and the second conductive portion.
  • An optical scanning device includes a reflector having a reflective surface, a support arranged at a distance from the reflector, a drive beam connecting the reflector and the support, and the support, and a drive section for twisting and driving the reflector around the drive beam.
  • the driving portion includes a first conductive portion disposed on the reflector, a second conductive portion disposed on the support, and at least a driving beam disposed between the first conductive portion and the second conductive portion.
  • the driving beam includes a first insulating layer, a semiconductor layer, and a second insulating layer which are stacked in this order, a first impurity region formed at the interface between the first insulating layer and the semiconductor layer, and a semiconductor layer and the second insulating layer. and a second impurity region formed at the interface with the layer.
  • the first impurity region and the second impurity region constitute at least part of the wiring portion, and are electrically connected in parallel between the first conductive portion and the second conductive portion.
  • a method for manufacturing a MEMS device includes a first insulating layer, an active layer, a second insulating layer, and a support layer which are laminated in this order, an interface between the first insulating layer and the active layer, an active layer and the second insulating layer, and layer or the interface between the second insulating layer and the support layer, and is spaced apart in the stacking direction of the first insulating layer, the active layer, the second insulating layer, and the support layer.
  • the step of preparing an SOI substrate includes: forming a second impurity region on the first surface of the active layer; 3. forming an insulating film; and bonding the active layer and the supporting layer with the insulating film interposed therebetween.
  • the present invention it is possible to provide a MEMS element, an optical scanning device, and a distance measuring device having wiring with a low sheet resistance value while suppressing changes in physical properties.
  • FIG. 1 is a perspective view showing an optical scanning device according to Embodiment 1;
  • FIG. 2 is a plan view of the optical scanning device shown in FIG. 1;
  • FIG. 3 is a cross-sectional view showing together cross-sectional views along cross-sectional lines IIIa-IIIa, cross-sectional lines IIIb-IIIb, and cross-sectional lines IIIc-IIIc shown in FIG. 2;
  • FIG. 4 is a cross-sectional view showing one step of the method for manufacturing the optical scanning device according to Embodiment 1;
  • FIG. 5 is a cross-sectional view showing a step performed after the step shown in FIG. 4 in the method of manufacturing the optical scanning device according to Embodiment 1;
  • FIG. 6 is a cross-sectional view showing a step performed after the step shown in FIG.
  • FIG. 7 is a cross-sectional view showing a step performed after the step shown in FIG. 6 in the method of manufacturing the optical scanning device according to Embodiment 1
  • FIG. 8 is a cross-sectional view showing a step performed after the step shown in FIG. 7 in the method of manufacturing the optical scanning device according to Embodiment 1
  • FIG. 9 is a cross-sectional view showing a step performed after the step shown in FIG. 8 in the method of manufacturing the optical scanning device according to Embodiment 1
  • FIG. 10 is a cross-sectional view showing a step performed after the step shown in FIG. 9 in the method of manufacturing the optical scanning device according to Embodiment 1
  • FIG. 11 is a cross-sectional view showing a step performed after the step shown in FIG. 10 in the method of manufacturing the optical scanning device according to Embodiment 1;
  • FIG. FIG. 12 is a cross-sectional view showing a step performed after the step shown in FIG. 11 in the method of manufacturing the optical scanning device according to Embodiment 1;
  • 13 is a cross-sectional view showing a step performed after the step shown in FIG. 12 in the method of manufacturing the optical scanning device according to Embodiment 1;
  • FIG. 14 is a cross-sectional view showing a step performed after the step shown in FIG. 13 in the method of manufacturing the optical scanning device according to Embodiment 1;
  • FIG. 15 is a cross-sectional view showing a step performed after the step shown in FIG.
  • FIG. 16 is a cross-sectional view showing a step performed after the step shown in FIG. 15 in the method of manufacturing the optical scanning device according to Embodiment 1;
  • FIG. 17 is a perspective view showing an optical scanning device according to Embodiment 2;
  • FIG. 19 is a cross-sectional view showing together cross-sectional views along cross-sectional lines XIXa-XIXa, cross-sectional lines XIXb-XIXb, cross-sectional lines XIXc-XIXc, XIXd-XIXd, and cross-sectional lines XIXe-XIXe shown in FIG. 18;
  • FIG. 10 is a cross-sectional view showing one step of a method for manufacturing an optical scanning device according to Embodiment 2;
  • 21 is a cross-sectional view showing a step performed after the step shown in FIG. 20 in the method of manufacturing the optical scanning device according to Embodiment 2;
  • FIG. 10 is a cross-sectional view showing one step of a method for manufacturing an optical scanning device according to Embodiment 2;
  • 21 is a cross-sectional view showing a step performed after the step shown in FIG. 20 in the method of manufacturing the optical scanning device according to Embodiment 2;
  • FIG. 22 is a cross-sectional view showing a step performed after the step shown in FIG. 21 in the method of manufacturing the optical scanning device according to Embodiment 2
  • FIG. 23 is a cross-sectional view showing a step performed after the step shown in FIG. 22 in the method of manufacturing the optical scanning device according to the second embodiment
  • FIG. 24 is a cross-sectional view showing a step performed after the step shown in FIG. 23 in the method of manufacturing the optical scanning device according to the second embodiment
  • FIG. 25 is a cross-sectional view showing a step performed after the step shown in FIG. 24 in the method of manufacturing the optical scanning device according to Embodiment 2
  • FIG. 26 is a cross-sectional view showing a step performed after the step shown in FIG.
  • FIG. 27 is a cross-sectional view showing a step performed after the step shown in FIG. 26 in the method of manufacturing the optical scanning device according to the second embodiment
  • FIG. 28 is a cross-sectional view showing a step performed after the step shown in FIG. 27 in the method of manufacturing the optical scanning device according to Embodiment 2
  • FIG. 29 is a cross-sectional view showing a step performed after the step shown in FIG. 28 in the method of manufacturing the optical scanning device according to the second embodiment
  • FIG. 30 is a cross-sectional view showing a step performed after the step shown in FIG. 29 in the method of manufacturing the optical scanning device according to the second embodiment
  • FIG. 31 is a cross-sectional view showing a step performed after the step shown in FIG. 30 in the method of manufacturing the optical scanning device according to the second embodiment
  • FIG. 32 is a cross-sectional view showing a step performed after the step shown in FIG. 31 in the method of manufacturing the optical scanning device according to the second embodiment
  • FIG. FIG. 11 is a schematic diagram of a vehicle mounted with a distance measuring device to which an optical scanning device is applied, according to a third embodiment
  • FIG. 4 is a diagram schematically showing the structure of a distance measuring device in the same embodiment
  • the optical scanning device 1 includes a reflector 2 as a MEMS mirror, a support 3 , a plurality of (eg, two) drive beams 4 , and a drive section 5 .
  • the reflector 2 is driven around one axis.
  • the reflector 2 has a reflective surface 45 a of the reflective film 45 .
  • the reflecting surface 45a is exposed on the reflector 2, for example.
  • the reflectance of the reflecting surface 45a with respect to the light to be scanned is higher than the reflectance of the other surface of the reflector 2 (for example, the surface of the fourth insulating layer 36 described later) with respect to the light.
  • the support 3 is spaced apart from the reflector 2 in plan view.
  • the support 3 is arranged, for example, so as to surround the reflector 2 .
  • Viewing the optical scanning device 1 in plan means viewing the optical scanning device 1 from the side where the reflecting surface 45a faces in the direction perpendicular to the reflecting surface 45a as shown in FIG.
  • Each drive beam 4 connects the reflector 2 and the support 3 .
  • each drive beam 4 is arranged so as to sandwich the reflector 2 in the first direction.
  • One end of each drive beam 4 in the first direction is connected to the reflector 2 .
  • the other end of each drive beam 4 in the first direction is connected to the support 3 .
  • the drive unit 5 is, for example, an electromagnetically driven drive unit.
  • the drive unit 5 twists and drives the reflector 2 with respect to the support 3 about the drive beam 4 as an axis.
  • the drive unit 5 includes a first wiring portion 39A, a third wiring portion 39C, and a second wiring 37 as a first conductive portion arranged on the reflector 2, and a second conductive portion arranged on the support 3.
  • a plurality of sets for example, 2 sets of first impurity regions 16 and second impurity regions 17 and a pair of magnets 6 .
  • the plurality of sets of the first impurity regions 16 and the second impurity regions 17 are formed with the first sets of the first impurity regions 16 and the second impurity regions 17 arranged on the reflector 2, the support 3, and one drive beam 4A. , a reflector 2, a support 3, and a second set of first impurity regions 16 and second impurity regions 17 disposed on another drive beam 4B.
  • each pair of first impurity region 16 and second impurity region 17 is linearly arranged along the first direction.
  • One end in the first direction of each pair of the first impurity region 16 and the second impurity region 17 is arranged on the reflector 2 .
  • the other end in the first direction of each pair of first impurity region 16 and second impurity region 17 is arranged on support 3 .
  • Each set of first impurity region 16 and second impurity region 17 spans each drive beam 4A, 4B.
  • the first wiring portion 39A is arranged in a coil shape along the outer peripheral edge of the reflector 2 in plan view. Note that the illustration of the first wiring 39 is simplified in FIG. In plan view, one end of the first wiring portion 39A is arranged inside (the reflecting film 45 side) the other end of the first wiring portion 39A.
  • one end of the first wiring portion 39A is connected to one driving beam 4A of the reflector 2 via the second wiring 37 and the third wiring portion 39C. It is electrically connected to one end of the first set of first impurity regions 16 . Further, one end of the first wiring portion 39A is connected to one of the driving beams 4A of the reflector 2, and is connected to the first set via the second wiring 37, the third wiring portion 39C, and the plug 38A. is electrically connected to one end of the second impurity region 17 of .
  • the other end of the first wiring portion 39A is connected to one end of the second set of first impurity regions 16 in the portion of the reflector 2 connected to the other driving beam 4B. electrically connected. Furthermore, the other end of the first wiring portion 39A is connected to one end of the second set of second impurity regions 17 through the plug 38B in the portion of the reflector 2 that is connected to the other drive beam 4B. electrically connected.
  • connection structure between the other end of the first wiring portion 39A and each of the second set of first impurity regions 16 and the second impurity regions 17 is such that one end of the first wiring portion 39A and the first set of first impurity regions are connected to each other. It has basically the same configuration as the connection structure with each of region 16 and second impurity region 17 .
  • the connection structure between the other end of the first wiring portion 39A and each of the second set of first impurity regions 16 and second impurity regions 17 is such that the other end of the first wiring portion 39A and the second set of first impurity regions 16 are connected to each other. and the second impurity regions 17 are electrically connected to each other without the second wiring 37 serving as a bridging wiring. It differs from the connection structure with each of the second impurity regions 17 .
  • one end of one second wiring portion 39B is connected to the other end of the first set of first impurity regions 16 in the portion of the support 3 that is connected to one drive beam 4A. electrically connected. Further, one end of the one second wiring portion 39B is connected to the other end of the first set of second impurity regions 17 via a plug 38C in a portion of the support 3 that is connected to one drive beam 4A. is electrically connected to The other end of the one second wiring portion 39B is electrically connected to the electrode pad 44a.
  • one end of the other second wiring portion 39B is connected to the other one drive beam 4B of the support 3, and the second set of first impurity regions 16 is electrically connected to the other end of the Furthermore, one end of the other one second wiring portion 39B is connected to the other one drive beam 4B of the support 3 via the plug 38C to connect the second set of second impurity regions. 17 is electrically connected. The other end of the other second wiring portion 39B is electrically connected to the electrode pad 44b.
  • the first impurity region 16 and the second impurity region 17 of each set are electrically connected in parallel between the first wiring portion 39A and the second wiring portion 39B.
  • the first set of first impurity regions 16 and second impurity regions 17 across the drive beam 4A are electrically in parallel between one end of the first wiring portion 39A and one end of one second wiring portion 39B. It is connected.
  • a second set of first impurity regions 16 and second impurity regions 17 extending across the drive beam 4B is electrically connected between the other end of the first wiring portion 39A and one end of the other second wiring portion 39B. connected in parallel to
  • Each of the first impurity region 16 and the second impurity region 17 is a partial region of the first semiconductor layer 31 implanted and diffused with a dopant by any method.
  • Methods for diffusing the dopant include, for example, ion implantation using an arbitrary mask pattern or screen printing of the dopant paste followed by annealing at high temperature, or vapor phase diffusion using a silicon oxide film or silicon nitride film as a mask. is.
  • the first wiring portion 39A and the second wiring portion 39B are electrically connected only by the first impurity region 16 and the second impurity region 17 of each pair.
  • the first wiring portion 39A, the second wiring portion 39B, and the third wiring portion 39C are formed by the same process as the first wiring 39, for example.
  • the electrode pads 44a and 44b are electrically connected to an external power source (not shown).
  • the electrode pad 44a, one second wiring portion 39B, the first set of the first impurity region 16 and the second impurity region 17, the third wiring portion 39C, the second wiring 37, and the first wiring portion 39A , the second set of the first impurity region 16 and the second impurity region 17, the other second wiring portion 39B, and the electrode pad 44b are electrically connected in this order.
  • the pair of magnets 6 are arranged so as to sandwich the reflector 2 and the support 3.
  • the reflector 2 is twisted and driven (rotated) about each drive beam 4 by the Lorentz force based on the action of the current flowing through the first wiring portion 39A and the magnetic lines of force of the pair of magnets 6 .
  • area 81 is the cross-sectional area of reflector 2 viewed from the cross-sectional line IIIa-IIIa shown in FIG. 2
  • area 82 is the cross-sectional area of drive beam 4 viewed from the cross-sectional line IIIb-IIIb shown in FIG.
  • area 83 is the cross-sectional area of the support 3 as seen from the cross-sectional line IIIc--IIIc shown in FIG.
  • each of the reflector 2, the support 3, and each drive beam 4 includes a first insulating layer 34, a first semiconductor layer 31 (active layer), and a second insulating layer 32, which are laminated in order. (BOX (Buried Oxide) layer), first impurity region 16 and second impurity region 17 .
  • the direction in which the first insulating layer 34, the first semiconductor layer 31, and the second insulating layer 32 are stacked is simply referred to as the stacking direction.
  • At least part of the reflector 2 and the support 3 further includes a second semiconductor layer 33 (support layer).
  • the first semiconductor layer 31, the second insulating layer 32, the second semiconductor layer 33, the first impurity region 16 and the second impurity region 17 are formed from an SOI substrate 51 (see FIG. 4) which will be described later.
  • the entirety of reflector 2, support 3, drive beams 4A and 4B, and part of drive section 5 are formed from the SOI substrate.
  • the first impurity region 16 is formed at the interface between the first insulating layer 34 and the first semiconductor layer 31 in each of the reflector 2, the support 3, and each drive beam 4.
  • the second impurity region 17 is formed at the interface between the first semiconductor layer 31 and the second insulating layer 32 .
  • the first impurity region 16 is a region extending from the surface of the first semiconductor layer 31 toward the back surface in a direction perpendicular to the surface (the lamination direction).
  • the second impurity region 17 is a region extending from the back surface of the first semiconductor layer 31 toward the front surface in a direction perpendicular to the back surface.
  • first impurity region 16 is arranged so as to partially overlap, for example, the second impurity region 17 .
  • the width in the direction (second direction) perpendicular to the extending direction (first direction) of each of first impurity region 16 and second impurity region 17 is 50% or more of the width of each driving beam 4 in the second direction. Yes, preferably 70% or more.
  • first impurity region 16 may overlap with at least a portion of the second impurity region 17 in plan view.
  • a part of the first impurity region 16 may be arranged so as to overlap the entire second impurity region 17 in plan view.
  • the first semiconductor layer 31 has, for example, the first conductivity type.
  • Each of first impurity region 16 and second impurity region 17 has a second conductivity type different from the first conductivity type.
  • the impurity concentration of the first impurity region 16 and the impurity concentration of the second impurity region 17 are 1 ⁇ 10 18 atoms/cm 3 or higher.
  • the lower limit of the thickness of the first semiconductor layer 31 and the upper limit of the depth of each of the first impurity region 16 and the second impurity region 17 are determined by the punch between the first impurity region 16 and the second impurity region 17. It is set from the viewpoint of suppressing through.
  • the lower limit of the depth of each of first impurity region 16 and second impurity region 17 is set from the viewpoint of sufficiently reducing the sheet resistance value of each of first impurity region 16 and second impurity region 17 .
  • the thickness of the first semiconductor layer 31 is 10 ⁇ m or more and 120 ⁇ m or less.
  • the thickness of the first semiconductor layer 31 here is the distance in the lamination direction between the first impurity region 16 and the second impurity region 17 .
  • Each depth of the first impurity region 16 and the second impurity region 17 is, for example, 1 ⁇ m or more and 2 ⁇ m or less.
  • the depth of the first impurity region 16 is the distance between the surface of the first semiconductor layer 31 and the position where the impurity concentration is 1/10 of the maximum impurity concentration in the impurity concentration profile in the direction perpendicular to the surface of the first semiconductor layer 31 . is the distance between The depth of the second impurity region 17 is the distance between the position where the impurity concentration is 1/10 of the maximum impurity concentration in the impurity concentration profile in the direction perpendicular to the back surface of the first semiconductor layer 31 and the back surface of the first semiconductor layer 31 . is the distance between
  • the second wiring 37, the third insulating layer 35, the first wiring portion 39A, the third wiring portion 39C and the fourth wiring portion 39C of the first wiring 39 are formed on the first insulating layer 34.
  • An insulating layer 36 and a reflective film 45 are formed on the first insulating layer 34.
  • the second wiring 37 is covered with the third insulating layer 35. As shown in FIG. The second wiring 37 electrically connects one end of the first wiring portion 39A and one end of each of the first set of the first impurity region 16 and the second impurity region 17 .
  • the second wiring 37 is a so-called bridging wiring.
  • the second wiring 37 includes a portion overlapping one end of the first wiring portion 39A, a portion overlapping one end of each of the first set of first impurity regions 16 and the second impurity regions 17, and a portion extending between these portions. and has a portion overlapping with another portion of the first wiring portion 39A arranged outside one end of the first wiring portion 39A.
  • the first wiring portion 39A and the third wiring portion 39C are formed on the third insulating layer 35.
  • One end of the first wiring portion 39A is formed to bury a contact hole 43 (see FIG. 11) that penetrates the third insulating layer 35 and reaches the second wiring 37, and is electrically connected to the second wiring 37.
  • It is A portion of the third wiring portion 39 ⁇ /b>C is formed to fill a contact hole that penetrates the third insulating layer 35 and reaches the second wiring 37 , and is electrically connected to the second wiring 37 .
  • Another portion of the third wiring portion 39C is embedded in a contact hole 41 (see FIG.
  • the plug 38A is formed so as to fill the via hole 40 penetrating through the first semiconductor layer 31 and the first insulating layer 34 .
  • the plug 38A is connected to a portion of the first set of second impurity regions 17 that does not overlap with the first impurity region 16 in the stacking direction.
  • a part of the other end of the first wiring portion 39A is formed so as to fill a contact hole 41 that penetrates the third insulating layer 35 and the first insulating layer 34 and reaches the second set of first impurity regions 16 . , are electrically connected to the second set of first impurity regions 16 .
  • Another part of the other end of the first wiring portion 39A is formed so as to bury a contact hole 42 that penetrates the third insulating layer 35 and the first insulating layer 34 and reaches the plug 38B. are electrically connected to the second set of second impurity regions 17 .
  • the plug 38B is formed so as to fill the via hole 40 penetrating the first semiconductor layer 31 and the first insulating layer 34 .
  • the plug 38B is connected to a portion of the second set of second impurity regions 17 that does not overlap with the first impurity region 16 in the stacking direction.
  • the fourth insulating layer 36 covers the first wiring portion 39A.
  • a reflective film 45 is formed on the fourth insulating layer 36 .
  • a rib 47 is formed on the second insulating layer 32 in the region 81 .
  • the third insulating layer 35 and the fourth insulating layer 36 are formed on the first insulating layer 34 .
  • first impurity region 16 and second impurity region 17 are formed as conductive layers, and no conductive layer is arranged on first insulating layer 34 and second insulating layer 32 .
  • the third insulating layer 35, the second wiring portion 39B of the first wiring 39, the electrode pads 44a and 44b, and the fourth insulating layer 36 are formed on the first insulating layer 34.
  • the second wiring portion 39B is formed on the third insulating layer 35.
  • a plug 38C is formed in the first semiconductor layer 31 and the first insulating layer 34 in the region 83 .
  • a portion of the second wiring portion 39B is formed so as to fill the contact hole 41 penetrating the third insulating layer 35 and the first insulating layer 34 and reaching the first impurity region 16. It is electrically connected to impurity region 16 .
  • Another part of the second wiring portion 39B is formed so as to bury the contact hole 42 that penetrates the third insulating layer 35 and the first insulating layer 34 and reaches the plug 38C. It is electrically connected to impurity region 17 .
  • the plug 38C is formed so as to fill the via hole 40 penetrating through the first semiconductor layer 31 and the first insulating layer 34 . In plan view, the plug 38C is connected to a portion of the second impurity region 17 that does not overlap with the first impurity region 16 .
  • a first contact region 20 is formed on the peripheral surface.
  • the first contact region 20 is a region extending from the inner peripheral surface of the via hole in the direction perpendicular to the inner peripheral surface (the direction perpendicular to the stacking direction).
  • the first contact region 20 has the second conductivity type.
  • the first contact region 20 electrically isolates the plug 38A or the plug 38B from the first semiconductor layer 31 (pn junction isolation) by forming a pn junction with the first semiconductor layer 31.
  • First contact region 20 is electrically connected to second impurity region 17 .
  • the dopant contained in the first contact region 20 is the same as the dopant contained in the second impurity region 17 .
  • a second contact region 21 is formed.
  • the second contact region 21 is a region extending from the surface of the first semiconductor layer 31 (the interface between the first semiconductor layer 31 and the first insulating layer 34) in a direction perpendicular to the surface.
  • the second contact region 21 has the second conductivity type. Second contact region 21 is electrically connected to first impurity region 16 .
  • Each of the first contact region 20 and the second contact region 21 is a region in which a dopant is diffused into the first semiconductor layer 31 by any method.
  • the method of diffusing the dopant is, for example, ion implantation using an arbitrary mask pattern or screen printing of dopant paste followed by annealing at high temperature, or the first insulating layer 34 and the third insulating layer in which via holes are formed. 35 as a mask, and the like.
  • the first silicon substrate 11 has a first conductivity type.
  • a second impurity region 17 having a second conductivity type is formed on the back surface of the first silicon substrate 11 .
  • the second impurity region 17 is formed by, for example, ion implantation using a resist mask or screen printing of dopant paste followed by annealing at high temperature, or masking the first insulating layer 34 and the third insulating layer 35 in which each via hole is formed. It is formed by a vapor phase diffusion method or the like.
  • the impurity concentration of the second impurity region 17 is 1 ⁇ 10 18 atoms/cm 3 or higher.
  • the first conductivity type is N type and the second conductivity type is P type.
  • an arbitrary element that serves as a P-type dopant for Si may be diffused into the second impurity region 17, but for example, boron (B) is diffused.
  • the first conductivity type may be the P type and the second conductivity type may be the N type.
  • a first bonding film 13 is formed on the entire surface of the first silicon substrate 11 .
  • a second bonding film 14 is formed on the entire surface of the second silicon substrate 12 .
  • the first bonding film 13 and the second bonding film 14 are, for example, silicon oxide films (SiO 2 ).
  • Alignment marks 15 are formed on each of the first bonding film 13 and the second bonding film 14 .
  • Each alignment mark 15 is an alignment mark for aligning the relative positions of the first silicon substrate 11 and the second silicon substrate 12 when bonding the first silicon substrate 11 and the second silicon substrate 12 in the next step. is.
  • the alignment marks 15 formed in the first bonding film 13 are formed as trenches in the first bonding film 13 on the back surface of the first silicon substrate 11, for example.
  • the alignment marks 15 formed in the second bonding film 14 are formed as trenches in the second bonding film 14 on the surface of the second silicon substrate 12, for example.
  • Each alignment mark 15 may be formed as a trench in the first silicon substrate 11 or the second silicon substrate 12 .
  • the first silicon substrate 11 and the second silicon substrate 12 are bonded via the first bonding film 13 and the second bonding film 14 .
  • the first silicon substrate 11 and the second silicon substrate 12 are positioned so that the back surface of the first silicon substrate 11 faces the front surface of the second silicon substrate 12 and the alignment marks 15 overlap each other. be done.
  • the first bonding film 13 on the back surface of the first silicon substrate 11 and the second bonding film 14 on the front surface of the second silicon substrate 12 are pressed and bonded at room temperature.
  • the bonded body is heated in order to increase the bonding strength.
  • the heating temperature is, for example, 600° C. or higher.
  • the second insulating layer 32 is formed from the first bonding film 13 and the second bonding film 14 .
  • first semiconductor layer 31 is formed from the first silicon substrate 11 .
  • a second semiconductor layer 33 is formed from the second silicon substrate 12 .
  • a portion of the second silicon substrate 12 located on the back surface side may be further polished.
  • the thickness of the first semiconductor layer 31 is, for example, 10 ⁇ m or more and 120 ⁇ m or less as described above.
  • the thickness of the second semiconductor layer 33 can be appropriately selected in consideration of the handling property of the SOI substrate 51 in the post-process, and is, for example, 300 ⁇ m or more and 750 ⁇ m or less.
  • the thickness of the second insulating layer 32 is, for example, 0.1 ⁇ m or more and 3.0 ⁇ m or less.
  • a first impurity region 16 is formed on the surface side of the first semiconductor layer 31 .
  • the first impurity region 16 is formed by, for example, ion implantation using a resist mask or screen printing of dopant paste, or vapor phase diffusion using the first insulating layer 34 and the third insulating layer 35 in which via holes are formed as masks. Formed by law, etc.
  • Annealing is then performed to diffuse the dopant of each of first impurity region 16 and second impurity region 17 .
  • the annealing conditions are set such that the depth of each of first impurity region 16 and second impurity region 17 is 1 ⁇ m or more.
  • the annealing temperature is, for example, 800° C. or higher.
  • the first impurity region 16 like the second impurity region 17, has the second conductivity type.
  • An arbitrary element that serves as a P-type dopant for Si may be diffused into the first impurity region 16, but for example, boron (B) is diffused.
  • a first insulating layer 34 is formed on the surface of the first semiconductor layer 31 .
  • a method for forming the first insulating layer 34 is a thermal oxidation method.
  • the first insulating layer 34 is a thermal oxide film.
  • the thickness of the first insulating layer 34 is, for example, 0.05 ⁇ m or more and 1.00 ⁇ m or less.
  • SOI substrate 51 shown in FIG. 6 is formed.
  • SOI substrate 51 includes a region 81 for forming reflector 2 , a region 82 for forming drive beam 4 and a region 83 for forming support 3 .
  • each via hole 40 is a through hole for arranging the plugs 38A, 38B, 38C.
  • Methods for forming the via hole 40 include chemical dry etching, reactive ion etching, high density plasma etching, deep reactive ion etching (Deep-RIE), and the like. is a dry etching method.
  • An etching mask for etching the first insulating layer 34 is, for example, a resist mask.
  • a resist mask is formed by photolithography.
  • An etching mask for etching the first semiconductor layer 31 is, for example, a resist mask or the first insulating layer 34 .
  • the inner peripheral surface of the portion of each via hole 40 penetrating through the first semiconductor layer 31 (the inner peripheral surface of the first semiconductor layer 31 exposed in the via hole 40) is removed.
  • a first contact region 20 extending in a direction perpendicular to the inner peripheral surface is formed.
  • the first contact region 20 has the second conductivity type.
  • the dopant contained in the first contact region 20 is the same as the dopant contained in the second impurity region 17 .
  • the first contact region 20 is formed, for example, by ion implantation using the first insulating layer 34 with the via hole 40 formed as a mask, or by screen-printing dopant paste and then annealing at a high temperature, or by annealing the first insulating layer 34 with the via hole 40 formed. It is formed by a vapor phase diffusion method or the like using the layer 34 as a mask.
  • plugs 38A, 38B (not shown in FIG. 9), and plugs 38C that fill the inside of each via hole 40 are formed.
  • a film of a conductive material forming the plugs 38A, 38B, and 38C is formed, and the inside of each via hole 40 is filled with the conductive material.
  • etchback is performed by a dry etching process to planarize the conductive film and form plugs 38A, 38B, and 38C.
  • the material forming the plugs 38A, 38B, 38C may be any conductive material, including at least one of titanium (Ti) and tungsten (W), for example.
  • the plugs 38A, 38B, 38C are, for example, laminated bodies in which a Ti layer, a titanium nitride (TiN) layer, and a W layer are laminated in order.
  • the material forming plugs 38A, 38B, 38C may include, for example, polysilicon.
  • the method of forming the conductive material forming the plugs 38A, 38B, 38C is, for example, a sputtering method or a CVD (Chemical Vapor Deposition) method.
  • a second wiring 37 is formed on the first insulating layer 34.
  • a third insulating layer 35 is formed on the first insulating layer 34, plugs 38A, 38B, 38C, and second wiring 37.
  • a conductive material forming the second wiring 37 is deposited on the first insulating layer 34 and the plugs 38A, 38B, and 38C.
  • the film made of a conductive material is patterned by a dry etching process to form the second wiring 37 .
  • a third insulating layer 35 is formed so as to cover the second wiring 37 .
  • the material forming the second wiring 37 may be any conductive material, including at least one of polysilicon and metal silicide, for example.
  • the polysilicon contains, for example, at least one of phosphorus (P) and boron (B) at a high concentration.
  • the metal silicide includes, for example, at least one selected from the group consisting of tungsten silicide (WSi2), molybdenum silicide (MoSi2), tantalum silicide (TaSi2), and titanium silicide (TiSi2).
  • the thickness of the second wiring 37 is, for example, 0.1 ⁇ m or more and 5.0 ⁇ m or less, preferably 0.1 ⁇ m or more and 1.0 ⁇ m or less.
  • a method for forming a film of the conductive material that constitutes the second wiring 37 is, for example, the CVD method.
  • the dry etching process can be appropriately selected from the dry etching methods described above, and is RIE, for example.
  • An etching mask for the dry etching is, for example, a resist mask.
  • a resist mask is formed by photolithography.
  • the third insulating layer 35 is, for example, a silicon oxide film (SiO 2 ), a silicon oxide film to which phosphorus is added (PSG: Phospho Silicate Glass), a silicon oxide film to which boron is added (BSG: Boron Silicate Glass), boron and a silicon oxide film (BPSG: Boron Phospho Silicate Glass) to which phosphorus is added, a TEOS film (Tetra EthOxy Silane), an SOG film (Spin On Glass), and a silicon nitride film ( Si3N4 ); including at least one
  • the thickness of the third insulating layer 35 is, for example, 0.5 ⁇ m or more and 3.0 ⁇ m or less.
  • a method for forming the third insulating layer 35 is, for example, a sputtering method, a CVD method, or a coating method.
  • the CVD method is a low-pressure CVD method, an atmospheric pressure CVD method, or a plasma-enhanced CVD method.
  • a contact hole 41 passing through the third insulating layer 35 and the first insulating layer 34, and contact holes 42 and 43 passing through the third insulating layer 35 are formed. Furthermore, a second contact region 21 is formed in the first impurity region 16 .
  • Each contact hole 41, 42, 43 is a through hole for electrically connecting the first wiring portion 39A, the second wiring portion 39B, or the third wiring portion 39C to the first impurity region 16 or the plugs 38A, 38B, 38C. Hall.
  • a method for forming the contact holes 41, 42, 43 can be appropriately selected from the dry etching methods described above, and is RIE, for example.
  • An etching mask for etching the third insulating layer 35 and the first insulating layer 34 is, for example, a resist mask.
  • a resist mask is formed by photolithography.
  • the second contact region 21 has the second conductivity type.
  • the second contact region 21 is formed by, for example, ion implantation using the first insulating layer 34 and the third insulating layer 35 in which the contact hole 42 is formed and the third insulating layer 35 as a mask, or by screen-printing a dopant paste and then annealing at a high temperature, or by a method of annealing the contact hole. It is formed by a vapor phase diffusion method or the like using the first insulating layer 34 and the third insulating layer 35 on which 42 is formed as a mask.
  • the first wiring 39 is formed on the third insulating layer 35. Then, as shown in FIG. Specifically, first, a conductive material forming the first wiring 39 is deposited so as to fill the contact holes 41 , 42 , 43 . Next, the film made of a conductive material is patterned by a dry etching process or a wet etching process to form the first wiring 39 .
  • the material forming the first wiring 39 may be any conductive material, and includes, for example, at least one of Ti, aluminum (Al), and copper (Cu).
  • the first wiring 39 is, for example, the third insulating layer 35, the second wiring 37, and the first layer made of a material having high adhesion to the base such as the second contact region 21, and a material having high electrical conductivity. and a third layer made of a material having high corrosion resistance are laminated in order.
  • the first layer is, for example, a Ti layer, a titanium nitride (TiN) layer, or a laminate of these.
  • the second layer is, for example, an Al layer, an Al silicide (AlSi) layer, an Al-Cu alloy (AlCu) layer, an aluminum nitride (AlN) layer, or a Cu layer, or at least two layers selected from these groups.
  • AlSi Al silicide
  • AlCu Al-Cu alloy
  • AlN aluminum nitride
  • Cu copper
  • Third layer is, for example, a Ti layer, a titanium nitride (TiN) layer, or a laminate of these.
  • a method for forming a film of the conductive material forming the first wiring 39 is, for example, sputtering or plating.
  • the dry etching process can be appropriately selected from the dry etching methods described above, and is RIE, for example.
  • the wet etching process uses an etchant solution selected according to the material forming the first wiring 39 .
  • the etching mask for dry etching or wet etching is, for example, a resist mask.
  • a resist mask is formed by photolithography.
  • a fourth insulating layer 36 is formed. Specifically, first, an insulating material forming the fourth insulating layer 36 is deposited so as to cover the first wiring 39 . Next, the film made of an insulating material is patterned by a dry etching process to form the fourth insulating layer 36 .
  • the fourth insulating layer 36 includes, for example, at least one selected from the group consisting of SiO2 film, PSG film, BSG film, BPSG film, TEOS film and Si3N4 film.
  • the thickness of the fourth insulating layer 36 is, for example, 0.05 ⁇ m or more and 1 ⁇ m or less.
  • a method for forming the fourth insulating layer 36 is, for example, a plasma-enhanced CVD method, a sputtering method, or a coating method.
  • the dry etching process can be appropriately selected from the dry etching methods described above, and is RIE, for example.
  • An etching mask for the dry etching is, for example, a resist mask.
  • a resist mask is formed by photolithography.
  • the driving section 5 is formed on the SOI substrate 51.
  • the reflective film 45 is formed on the fourth insulating layer 36 in the region 81 .
  • a material forming the reflective film 45 is deposited on the fourth insulating layer 36 .
  • the film made of the material forming the reflective film 45 is patterned by a dry etching process or a wet etching process to form the reflective film 45 .
  • the material forming the reflective film 45 includes a material that exhibits high reflectance with respect to the light to be scanned.
  • the material forming the reflective film 45 contains gold (Au).
  • the reflective film 45 is composed of an adhesion layer made of a material having high adhesion to the underlying fourth insulating layer 36 and a reflective layer made of a material exhibiting a high reflectance with respect to the scanning light. It is a laminate.
  • the reflective film 45 is, for example, a laminate in which a chromium (Cr) film, a nickel (Ni) film, and an Au film are laminated in order, or a laminate in which a Ti film, a platinum (Pt) film, and an Au film are laminated in order.
  • a method for forming the reflective film 45 is, for example, a sputtering method or a vacuum deposition method.
  • the dry etching process can be appropriately selected from the dry etching methods described above, and is RIE, for example.
  • An etching mask for the dry etching is, for example, a resist mask.
  • a resist mask is formed by photolithography.
  • the fourth insulating layer 36, the third insulating layer 35, the first insulating layer 34, the first semiconductor layer 31, and the second insulating layer 32 are patterned by a dry etching process. Specifically, after forming an etching mask by photolithography, the fourth insulating layer 36, the third insulating layer 35, the first insulating layer 34, the first semiconductor layer 31, and the second insulating layer 32 are sequentially dry-etched. process. As a result, part of the second semiconductor layer 33 is also exposed on the surface side.
  • the dry etching process can be appropriately selected from the dry etching methods described above.
  • the dry etching process for the first semiconductor layer 31 is the Deep-RIE method.
  • a side wall surface 46 is formed in the first semiconductor layer 31 after being subjected to Deep-RIE. In a cross section along the thickness direction of the first semiconductor layer 31, the side wall surface 46 has a scallop shape.
  • a CDE process may be performed on the sidewall surfaces 46 prior to subjecting the second insulating layer 32 to the dry etching process.
  • the second semiconductor layer 33 is patterned by a dry etching process. Thereby, a structure including the reflector 2 , the support 3 and the plurality of drive beams 4 is formed from the SOI substrate 51 .
  • the dry etching process for the second semiconductor layer 33 is the Deep-RIE method.
  • Ribs 47 are formed on the second insulating layer 32 of the reflector 2 to increase the rigidity of the reflector 2 .
  • a plurality of structures including the reflector 2, the support 3, and the plurality of drive beams 4 are formed on the SOI substrate 51, and the first semiconductor layer 31 left as a dicing line is formed between the structures. connected through
  • a process for reducing the thickness of the second semiconductor layer 33 such as a polishing process for the back surface side of the second semiconductor layer 33, may be further performed.
  • the thickness of the second semiconductor layer 33 in the process preceding this process is selected in consideration of the handling properties of the SOI substrate 51 .
  • the thickness of the second semiconductor layer 33 after this step can be selected in consideration of the driving characteristics of the optical scanning device 1, and is, for example, 100 ⁇ m or more and 300 ⁇ m or less.
  • the structure including the reflector 2, the support 3, and the plurality of drive beams 4 is taken out from the SOI substrate 51 as a chip. Specifically, by dicing the first semiconductor layer 31 along the dicing lines by, for example, stealth laser dicing or blade dicing, the structure including the reflector 2, the support 3 and the driving beam 4 is formed into the optical scanning device. fetched as 1. Thus, the optical scanning device 1 shown in FIGS. 1 to 3 is manufactured.
  • ⁇ Effect> In an optical scanning device in which a conductive layer is formed on a driving beam, when the reflector is driven at a relatively wide deflection angle, a relatively large stress is applied to the conductive layer, which changes the physical properties of the conductive layer. It is easy to (degrade). In particular, voids (defects) are formed in the conductive layer due to stress migration when the reflector is continuously driven at a relatively wide deflection angle.
  • the drive beams 4A and 4B are formed of the first impurity region 16 formed at the interface between the first insulating layer 34 and the first semiconductor layer 31, the first semiconductor layer 31, and the second insulating layer 32. and a second impurity region 17 formed at the interface of First impurity region 16 and second impurity region 17 are divided into first wiring portion 39A, third wiring portion 39C, and second wiring 37 as first conductive portions, and second wiring portions 39B and 39B as second conductive portions. It electrically connects the electrode pads 44a and 44b.
  • a conductive layer for electrically connecting the first conductive portion and the second conductive portion is not required on the driving beams 4A and 4B. Even when the reflector 2 of the optical scanning device 1 is driven at a relatively wide deflection angle, the change in the physical properties of the first impurity region 16 and the second impurity region 17 extending over the drive beams 4A and 4B is , the change in the physical properties of the conductive layer can be suppressed as compared with the change in the physical properties of the conductive layer when the reflector of the optical scanning device having the conductive layer formed on the drive beam is driven in the same manner.
  • the first impurity region 16 and the second impurity region 17 are electrically connected in parallel between the first conductive portion and the second conductive portion. Therefore, the combined value of the sheet resistance values of the first impurity region 16 and the second impurity region 17 is, for example, only the first impurity region 16 electrically connecting the first conductive portion and the second conductive portion.
  • the sheet resistance value of the first impurity region 16 is reduced as compared with the sheet resistance value of the first impurity region 16 in the case where the
  • the first impurity region 16 and the second impurity region 17 act as a wiring portion having a low sheet resistance value while suppressing changes in physical properties.
  • the first impurity region 16 and the second impurity region 17 are arranged so as to overlap in the stacking direction.
  • the width in the second direction of each of the first impurity region 16 and the second impurity region 17 is the same as that when the first impurity region 16 and the second impurity region 17 are arranged so as not to overlap in the stacking direction.
  • the combined value of the sheet resistance values of the first impurity region 16 and the second impurity region 17 of the optical scanning device 1 is the sheet resistance of the conductive layer in the optical scanning device in which the conductive layer is formed on the drive beam. values can be reduced to equal or less.
  • the first impurity region 16 and the second impurity region 17 are formed on different surfaces of the SOI substrate 51 .
  • the degree of freedom in layout of the first impurity region 16 and the second impurity region 17 in a plan view is improved compared to the case where they are formed on a plane.
  • the optical scanning device 1 further includes a first contact region 20 formed on the inner peripheral surface of the via hole 40 as the first via hole or the second via hole.
  • the first contact region 20 has the second conductivity type like the second impurity region 17 .
  • the first contact region 20 electrically isolates the plug 38A or the plug 38B from the first semiconductor layer 31 (pn junction isolation) by forming a pn junction with the first semiconductor layer 31. ing.
  • the first contact region 20 is electrically connected to the second impurity region 17 . Therefore, the contact resistance between the second impurity region 17 and the plugs 38A, 38B, 38C and the first contact regions 20 is reduced as compared with the case where the first contact regions 20 are not provided.
  • each impurity concentration of the first impurity region 16 and the second impurity region 17 is 1 ⁇ 10 18 atoms/cm 3 or more.
  • the thickness of the first semiconductor layer 31 in the stacking direction is 10 ⁇ m or more. By doing so, punch-through between the first impurity region 16 and the second impurity region 17 can be sufficiently suppressed.
  • the optical scanning device 1 no conductive layer is arranged on the first insulating layer 34 and the second insulating layer 32 of the drive beams 4A and 4B. Therefore, in the optical scanning device 1, compared to the case where the conductive layer is formed on the drive beams 4A and 4B in addition to the first impurity region 16 and the second impurity region 17, the reflector is more likely to be affected by the change in the physical properties of the conductive layer. 2 is suppressed.
  • the first impurity region 16 is formed at the interface between the first semiconductor layer 31 and the first insulating layer 34, and the second impurity region 17 is formed between the first semiconductor layer 31 and the first insulating layer 34. Although it is formed at the interface with the second insulating layer 32, it is not limited to this.
  • the first impurity region 16 is formed between the interface between the first insulating layer 34 and the first semiconductor layer 31, the interface between the first semiconductor layer 31 and the second insulating layer 32, and the interface between the second insulating layer 32 and the second semiconductor layer 33.
  • the second impurity region 17 is formed between the interface between the first insulating layer 34 and the first semiconductor layer 31, the interface between the first semiconductor layer 31 and the second insulating layer 32, and the interface between the second insulating layer 32 and the second semiconductor layer 33. of the interfaces except for the interface where the first impurity region 16 is formed.
  • the optical scanning device 1 is formed at the interface between the second insulating layer 32 and the second semiconductor layer 33 and overlaps the first impurity region 16 and the second impurity region 17 in the stacking direction. It may further include a third impurity region arranged in the .
  • the first impurity region 16, the second impurity region 17, and the third impurity region are electrically connected in parallel between the first conductive portion and the second conductive portion. In such an optical scanning device, the resistance between the first conductive portion and the second conductive portion is lower than that of the optical scanning device 1 .
  • the optical scanning device 10 according to the second embodiment has basically the same configuration as the optical scanning device 1 according to the first embodiment, and has similar effects. It differs from the optical scanning device 1 in that it has a reflector 62 that is driven around two axes.
  • the optical scanning device 10 includes a first support 66 and a second support 63 as supports, and a plurality (eg, two) of first drive beams 64 and a plurality (eg, two) of second drive beams as drive beams. 65, and a first driving portion 67 and a second driving portion 68 as driving portions.
  • the optical scanning device 10 includes a plurality (for example, four sets) of first impurity regions 16 and second impurity regions 17 and a plurality (for example, two sets) of third impurity regions 18 .
  • the plurality of first impurity regions 16 and second impurity regions 17 are arranged in a first set of first impurity regions 16 and second impurity regions 17 arranged on the reflector 62, the first support 66, and the first drive beam 64A.
  • the plurality of third impurity regions 18 includes the third impurity regions 18 arranged on the first support 66, the second support 63, and the second drive beam 65A, the first support 66, the second support 63, and a third impurity region 18 arranged in the second drive beam 65B.
  • each third impurity region 18 is arranged linearly along the first direction. One end in the first direction of each set of third impurity regions 18 is arranged on the first support 66 . The other end in the first direction of each set of third impurity regions 18 is arranged on the second support 63 . A portion of the third impurity region 18 is arranged so as to overlap with the entirety of the first impurity region 16 and the second impurity region 17 in plan view.
  • the configurations of first impurity region 16 and second impurity region 17 are the same as in optical scanning device 1, and therefore description thereof will not be repeated.
  • first support 66 and the second support 63 are arranged so as to surround the reflector 62 .
  • second support 63 is arranged outside the first support 66 .
  • the second wiring portion 39B is arranged on the second support 63 .
  • Each first drive beam 64A, 64B connects the reflector 62 and the first support 66.
  • Each second drive beam 65 , 65 B connects the first support 66 and the second support 63 .
  • the first drive beams 64A and 64B are arranged so as to sandwich the reflector 62 in the second direction.
  • the second drive beams 65A and 65B are arranged so as to sandwich the reflector 62 in the first direction orthogonal to the second direction.
  • One end in the second direction of each of the first drive beams 64A and 64B is connected to the reflector 62 .
  • the other end in the first direction of each of the first drive beams 64A, 64B is connected to the first support 66. As shown in FIG.
  • One end in the first direction of each of the second drive beams 65A, 65B is connected to the first support 66. As shown in FIG. The other end in the first direction of each of the second drive beams 65A, 65B is connected to the second support 63. As shown in FIG.
  • the first drive section 67 and the second drive section 68 are, for example, electromagnetically driven drive sections.
  • the first driving section 67 twists and drives the reflector 62 with respect to the first support 66 about the first driving beams 64A and 64B.
  • the second driving section 68 twists and drives the reflector 62, the first driving beams 64A and 64B, and the first supporting body 66 integrally with respect to the second supporting body 63 about the second driving beams 65A and 65B.
  • the first driving portion 67 includes a fourth wiring portion 71A, a fifth wiring portion 72A, and a sixth wiring portion 71B as first conductive portions arranged on the reflector 62, and a fourth wiring portion 71A, a fifth wiring portion 72A, and a sixth wiring portion 71B arranged on the second support 63. Seventh wiring portions 71C1 and 71C2 and electrode pads 48a and 48b as two conductive portions, first impurity regions 16 and second impurity regions 17 extending over first drive beams 64A and 64B, and second drive beams 64A and 64B.
  • the third impurity region 18 extending over the beams 65A, 65B, the eighth wiring portions 71D1, 71D2, the ninth wiring portions 71E1, 71E2, and the tenth wiring portions 72B1, 72B2 arranged on the first support 66 and a pair of magnets 69 .
  • the first driving section 67 the first impurity region 16 and the second impurity region 17 arranged at the other end of the fourth wiring portion 71A, the second driving beam 65B, the eighth wiring portion 71D2, and the tenth wiring portion 72B2 , the ninth wiring portion 71E2, the third impurity region 18 disposed on the second drive beam 65B, the seventh wiring portion 71C2, and the electrode pad 48b are electrically connected in this order.
  • the first impurity region 16 and the second impurity region 17 arranged in the first drive beam 64A are electrically connected in parallel between the eighth wiring portion 71D1 and the sixth wiring portion 71B.
  • the first impurity region 16 and the second impurity region 17 arranged in the first drive beam 64B are electrically connected in parallel between the other end of the fourth wiring portion 71A and the eighth wiring portion 71D2.
  • the eighth wiring portion 71D1 and the sixth wiring portion 71B are electrically connected only through the first impurity region 16 and the second impurity region 17 arranged on the first drive beam 64A.
  • the other end of the fourth wiring portion 71A and the eighth wiring portion 71D2 are electrically connected only through the first impurity region 16 and the second impurity region 17 arranged in the first drive beam 64B.
  • the second driving portion 68 is arranged on the first support 66 and the eleventh wiring portion 73A, the twelfth wiring portion 74, and the thirteenth wiring portion 73B as the third conductive portion, and on the second support 63.
  • the electrode pad 49a, the fourteenth wiring portion 73C1, the first impurity region 16 and the second impurity region 17 arranged on the second driving beam 65A, the eleventh wiring portion 73A, the twelfth wiring portion 74, The 13th wiring portion 73B, the first impurity region 16 and the second impurity region 17 arranged in the second drive beam 65B, the 14th wiring portion 73C2, and the electrode pad 49b are electrically connected in this order.
  • the electrode pads 48a, 48B are electrically connected to a first external power supply (not shown).
  • the electrode pads 49a and 49B are electrically connected to a second external power supply (not shown) different from the first external power supply.
  • the first impurity region 16 and the second impurity region 17 arranged in the second drive beam 65A are electrically connected in parallel between one ends of the fourteenth wiring portion 73C1 and the eleventh wiring portion 73A.
  • the first impurity region 16 and the second impurity region 17 arranged in the second drive beam 65B are electrically connected in parallel between the 13th wiring portion 73B and the 14th wiring portion 73C2.
  • First impurity region 16 and second impurity region 17 arranged in each of second drive beams 65A and 65B are electrically separated from third impurity region 18 arranged in each of second drive beams 65A and 65B. ing. Both are electrically separated means that they are arranged so that different potentials are applied to them.
  • One ends of the fourteenth wiring portion 73C1 and the eleventh wiring portion 73A are electrically connected only through the first impurity region 16 and the second impurity region 17 arranged on the second drive beam 65A.
  • the thirteenth wiring portion 73B and the fourteenth wiring portion 73C2 are electrically connected only through the first impurity region 16 and the second impurity region 17 arranged in the second drive beam 65B.
  • the fourth wiring portion 71A, the sixth wiring portion 71B, the seventh wiring portions 71C1 and 71C2, the eighth wiring portions 71D1 and 71D2, and the ninth wiring portions 71E1 and 71E2 are formed by the same process, for example.
  • the fourth wiring portion 71A, the sixth wiring portion 71B, the seventh wiring portions 71C1 and 71C2, the eighth wiring portions 71D1 and 71D2, and the ninth wiring portions 71E1 and 71E2 are collectively referred to as the third wiring 71.
  • the third wiring 71 is arranged on the third insulating layer 35 .
  • the fifth wiring portion 72A and the tenth wiring portions 72B1 and 72B2 are formed by, for example, the same process.
  • the fifth wiring portion 72A and the tenth wiring portions 72B1 and 72B2 are collectively referred to as a fourth wiring 72.
  • FIG. The fourth wiring 72 is arranged on the first insulating layer 34 and covered with the third insulating layer 35 .
  • the eleventh wiring portion 73A, the thirteenth wiring portion 73B, and the fourteenth wiring portions 73C1 and 73C2 are formed, for example, in the same process.
  • the eleventh wiring portion 73A, the thirteenth wiring portion 73B, and the fourteenth wiring portions 73C1 and 73C2 are collectively referred to as a fifth wiring 73.
  • the fifth wiring 73 is arranged on the third insulating layer 35 .
  • the twelfth wiring portion 74 is arranged on the first insulating layer 34 and covered with the third insulating layer 35 .
  • the second driving section 68 has basically the same configuration as the driving section 5 of the optical scanning device 1 .
  • the connection structure between the fifth wiring 73, the twelfth wiring portion 74, the two sets of the first impurity region 16 and the second impurity region 17 is the first wiring 39, the second wiring 37, the two sets of the second impurity region 17 of the optical scanning device 1. It is the same as the connecting structure between the first impurity region 16 and the second impurity region 17 .
  • the first driving section 67 has basically the same configuration as the driving section 5 of the optical scanning device 1, but differs from the driving section 5 in the following points.
  • the third wiring 71 has basically the same configuration as the first wiring 39 of the optical scanning device 1, but differs from the first wiring 39 in the following points.
  • the fourth wiring 72 has basically the same configuration as the second wiring 37 of the optical scanning device 1, but differs from the second wiring 37 in the following points.
  • one end of the fourth wiring portion 71A is connected to the portion of the reflector 62 connected to the first drive beam 64A via the fifth wiring portion 72A and the sixth wiring portion 71B. , is electrically connected to one end of the first impurity region 16 arranged in the first drive beam 64A. Further, one end of the fourth wiring portion 71A is connected to the first driving beam 64A through the fifth wiring portion 72A, the sixth wiring portion 71B, and the plug 38A in the portion of the reflector 62 connected to the first drive beam 64A. It is electrically connected to one end of the second impurity region 17 arranged on the drive beam 64A.
  • the other end of the fourth wiring portion 71A is the first impurity region bridging the first drive beam 64B in the portion of the reflector 62 connected to the first drive beam 64B. 16 is electrically connected. Further, the other end of the fourth wiring portion 71A is a second impurity region bridging to the first drive beam 64B via the plug 38B in the portion of the reflector 62 connected to the first drive beam 64B. 17 is electrically connected.
  • first impurity regions 16 and the second impurity regions 17 spanning the first drive beams 64A and 64B are linearly arranged along the first direction.
  • first impurity region 16 and the second impurity region 17 spanning the second drive beams 65A and 65B are linearly arranged along the second direction.
  • one end of the eighth wiring portion 71D1 is connected to the first drive beam 64A in the portion of the first support 66 that is connected to the first drive beam 64A. It is electrically connected to the other end of region 16 . Further, one end of the eighth wiring portion 71D1 is connected to the first drive beam 64A via the plug 38C in the portion of the first support 66 that is connected to the first drive beam 64A. It is electrically connected to the other end of region 17 .
  • the other end of the eighth wiring portion 71D1 is connected to the second drive beam 65A via the tenth wiring portion 72B1, the ninth wiring portion 71E1, and the plug 38D. It is electrically connected to one end of impurity region 18 .
  • one end of the eighth wiring portion 71D2 is connected to the first drive beam 64B in the portion of the first support 66 that is connected to the first drive beam 64B. It is electrically connected to the other end of region 16 . Furthermore, one end of the eighth wiring portion 71D2 is connected to the first drive beam 64B via the plug 38C in the portion of the first support 66 that is connected to the first drive beam 64B. It is electrically connected to the other end of region 17 .
  • the other end of the eighth wiring portion 71D2 is connected to the second drive beam 65B via the tenth wiring portion 72B2, the ninth wiring portion 71E2, and the plug 38D. It is electrically connected to one end of impurity region 18 .
  • one end of the seventh wiring portion 71C1 is passed over the second drive beam 65A via the plug 38D at the portion of the support 3 that is connected to the second drive beam 65A. It is electrically connected to the other end of the third impurity region 18 . The other end of the seventh wiring portion 71C1 is electrically connected to the electrode pad 48a.
  • one end of the seventh wiring portion 71C2 is passed over the second drive beam 65B via the plug 38D at the portion of the support 3 that is connected to the second drive beam 65B. It is electrically connected to the other end of the third impurity region 18 . The other end of the seventh wiring portion 71C2 is electrically connected to the electrode pad 48b.
  • the third impurity region 18 is a partial region of the second semiconductor layer 33 implanted and diffused with a dopant by any method.
  • a pair of magnets 69 are arranged facing each other in the first direction.
  • a pair of magnets 70 are arranged to face each other in the second direction.
  • the reflector 62 is torsion driven (rotated) around the first drive beams 64A and 64B by the Lorentz force based on the action of the current flowing through the fourth wiring portion 71A and the magnetic lines of force of the pair of magnets 69.
  • the Lorentz force based on the action of the current flowing through the wiring portion 73A and the magnetic lines of force of the pair of magnets 70 twists and drives (rotates) the second drive beams 65A and 65B as axes.
  • region 91 is the cross-sectional region of reflector 62 viewed from cross-sectional line XIXa-XIXa shown in FIG. 18, and region 92 is the first drive beam 64A viewed from cross-sectional line XIXb-XIXb shown in FIG. 18, the region 93 is the cross-sectional region of the second drive beam 65A viewed from the cross-sectional line XIXc-XIXc shown in FIG. 18, and the region 94 is the cross-sectional region viewed from the cross-sectional line XIXd-XIXd shown in FIG. 18 is the cross-sectional area of support 66, and area 95 is the cross-sectional area of second support 63 viewed from the cross-sectional line XIXe--XIXe shown in FIG.
  • each of reflector 62, first support 66, second support 63, first drive beams 64A, 64B, and second drive beams 65A, 65B are laminated in order. It includes a first insulating layer 34 , a first semiconductor layer 31 (active layer), a second insulating layer 32 (BOX (Buried Oxide) layer), and a first impurity region 16 and a second impurity region 17 .
  • Each of the first support 66, the second support 63, and the second drive beams 65A and 65B further includes a second semiconductor layer 33 (support layer) and a third impurity region 18. Reflector 62 and each of first drive beams 64A and 64B do not include third impurity region 18 .
  • the first semiconductor layer 31, the second insulating layer 32, the second semiconductor layer 33, the first impurity region 16, the second impurity region 17, and the third impurity region 18 are formed from an SOI substrate 51 (see FIG. 21) described later. It is In other words, the reflector 62, the first support 66, the second support 63, the first drive beams 64A and 64B, the second drive beams 65A and 65B, the first drive section 67 and the second drive section 68, respectively. Some are formed from SOI substrates.
  • first impurity regions 16 is formed at the interface between the first insulating layer 34 and the first semiconductor layer 31
  • second impurity region 17 is formed at the interface between the first semiconductor layer 31 and the second insulating layer 32 .
  • the third impurity regions 18 are formed by the second insulating layer 32 and the second semiconductor layer. 33 is formed at the interface.
  • the third impurity region 18 is a region extending from the surface of the second semiconductor layer 33 toward the rear surface in a direction perpendicular to the surface.
  • each of the first impurity region 16 and the second impurity region 17 is arranged so as to partially overlap with the third impurity region 18 .
  • at least a portion of the first impurity region 16 may overlap with at least a portion of the third impurity region 18 in plan view.
  • the first semiconductor layer 31 and the second semiconductor layer 33 have, for example, the first conductivity type.
  • Each of first impurity region 16, second impurity region 17 and third impurity region 18 has a second conductivity type different from the first conductivity type.
  • each impurity concentration of the first impurity region 16, the second impurity region 17, and the third impurity region 18 is 1 ⁇ 10 18 atoms/cm 3 or more.
  • regions 91 and 92 have the same configuration as regions 81 and 92 of the optical scanning device 1 shown in FIG.
  • the fourth wiring portion 71A and the sixth wiring portion 71B are formed on the third insulating layer 35 and covered with the fourth insulating layer 36 .
  • the fifth wiring portion 72A is formed on the first insulating layer 34 and covered with the third insulating layer 35 .
  • the second semiconductor layer 33 and the third impurity region 18 are formed on the second insulating layer 32 in the region 93 .
  • region 93 only first impurity region 16 , second impurity region 17 , and third impurity region 18 are formed as conductive layers, and conductive layers are arranged on first insulating layer 34 and second semiconductor layer 33 . It has not been.
  • the third insulating layer 35, the eleventh wiring portion 73A, the ninth wiring portion 71E1, the eighth wiring portion 71D1, and the fourth insulating layer 36 are formed on the first insulating layer .
  • a plug 38D is formed in the first semiconductor layer 31, the first insulating layer 34, and the second insulating layer 32 in the region 94. As shown in FIG.
  • a portion of the ninth wiring portion 71E1 is formed to fill the contact hole 53 that penetrates the third insulating layer 35 and the first insulating layer 34 and reaches the plug 38D, through the plug 38C. It is electrically connected to second impurity region 17 .
  • the plug 38D is formed so as to fill the via hole 53 penetrating through the first semiconductor layer 31, the first insulating layer 34, and the second insulating layer 32. In plan view, plug 38D is connected to a portion of third impurity region 18 which does not overlap with each of first impurity region 16 and second impurity region 17 .
  • the third contact region 22 is formed on the inner peripheral surface of the portion of each via hole 53 that penetrates the first semiconductor layer 31 .
  • the third contact region 22 has basically the same configuration as the first contact region 20 .
  • the third contact region 22 is a region extending from the inner peripheral surface of the via hole in a direction perpendicular to the inner peripheral surface.
  • the third contact region 22 has the second conductivity type.
  • the third contact region 22 is in a pn junction with the first semiconductor layer 31, thereby electrically separating the plug 38D and the first semiconductor layer 31 (pn junction isolation).
  • the third contact region 22 is electrically connected with the third impurity region 18 .
  • a fourth contact region 23 is formed in a portion of the third impurity region 18 that is connected to the plug 38D.
  • the fourth contact region 23 has basically the same configuration as the second contact region 21 .
  • the fourth contact region 23 is a region extending from the surface of the second semiconductor layer 33 (the interface between the second semiconductor layer 33 and the second insulating layer 32) in a direction perpendicular to the surface.
  • the fourth contact region 23 has the second conductivity type.
  • the fourth contact region 23 is electrically connected with the third impurity region 18 .
  • a first silicon substrate 11 and a second silicon substrate 12 are prepared.
  • the second silicon substrate 12 has a first conductivity type.
  • a third impurity region 18 having a second conductivity type is formed on the surface of the second silicon substrate 12 .
  • the third impurity region 18 is formed by, for example, ion implantation using a resist mask or screen printing of dopant paste, or vapor phase diffusion using the first insulating layer 34 and the third insulating layer 35 in which via holes are formed as masks. formed by law.
  • the impurity concentration of the third impurity region 18 is 1 ⁇ 10 18 atoms/cm 3 or higher.
  • the first conductivity type is N type and the second conductivity type is P type.
  • an arbitrary element that serves as a P-type dopant for Si may be diffused into the third impurity region 18, but for example, boron (B) is diffused.
  • the first conductivity type may be P type and the second conductivity type may be N type.
  • the first silicon substrate 11 and the second silicon substrate 12 are bonded via the first bonding film 13 and the second bonding film 14 . Further, a part located on the front surface side of the first silicon substrate 11 is polished. Thereby, the first semiconductor layer 31 is formed from the first silicon substrate 11 . A second semiconductor layer 33 is formed from the second silicon substrate 12 .
  • the first impurity region 16 is formed on the surface side of the first semiconductor layer 31 . Furthermore, a first insulating layer 34 is formed on the surface of the first semiconductor layer 31 .
  • the SOI substrate 52 shown in FIG. 22 is formed.
  • the SOI substrate 52 has a region 91 for forming the reflector 62, a region 92 for forming the first drive beam 64A, a region 93 for forming the second drive beam 65A, and a first support 66. and a region 95 for forming the second support 63 .
  • a plurality of via holes 40 extending from the first insulating layer 34 to the second impurity region 17 and a plurality of via holes 53 extending from the first insulating layer 34 to the third impurity region 18 are formed. be done.
  • Each via hole 40 and each via hole 53 are formed simultaneously, for example by one etching process.
  • Each via hole 40 is a through hole for arranging the plugs 38A, 38B, 38C, and each via hole 53 is a through hole for arranging the plug 38D.
  • a first contact region 20, a third contact region 22 and a fourth contact region 23 are formed.
  • the first contact region 20, the third contact region 22 and the fourth contact region 23 are formed simultaneously, for example by one implantation and diffusion process.
  • plugs 38A, 38B (not shown in FIG. 25), and plugs 38C filling the insides of the via holes 40 and plugs 38D filling the via holes 53 are formed.
  • Plugs 38A, 38B, 38C, and 38D are formed simultaneously, for example, by one film formation process and one dry etching process.
  • the material forming the plug 38D may be any conductive material, and includes at least one of titanium (Ti) and tungsten (W), for example. Like the plugs 38A, 38B, and 38C, the plug 38D is, for example, a laminate in which a Ti layer, a titanium nitride (TiN) layer, and a W layer are laminated in order.
  • the material forming plug 38D may include, for example, polysilicon.
  • a fourth wiring 72 and a twelfth wiring portion 74 are formed on the first insulating layer . Furthermore, a third insulating layer 35 is formed on the first insulating layer 34 , plugs 38 A, 38 B, 38 C, 38 D, fourth wiring 72 and twelfth wiring portion 74 . Specifically, a conductive material forming the fourth wiring 72 and the twelfth wiring portion 74 is deposited on the first insulating layer 34 and the plugs 38A, 38B, 38C, and 38D. Next, the film made of conductive material is patterned by a dry etching process to form the fourth wiring 72 and the twelfth wiring portion 74 . Next, a third insulating layer 35 is formed so as to cover the fourth wiring 72 and the twelfth wiring portion 74 .
  • the fourth wiring 72 and the twelfth wiring portion 74 can be formed similarly to the second wiring 37 of the optical scanning device 1 .
  • the material forming the fourth wiring 72 and the twelfth wiring portion 74 may be any conductive material, including at least one of polysilicon and metal silicide, for example.
  • the polysilicon contains, for example, at least one of phosphorus (P) and boron (B) at a high concentration.
  • the metal silicide includes, for example, at least one selected from the group consisting of tungsten silicide (WSi2), molybdenum silicide (MoSi2), tantalum silicide (TaSi2), and titanium silicide (TiSi2).
  • the thickness of the fourth wiring 72 and the twelfth wiring portion 74 is, for example, 0.1 ⁇ m or more and 5.0 ⁇ m or less, preferably 0.1 ⁇ m or more and 1.0 ⁇ m or less.
  • a contact hole 41 penetrating the third insulating layer 35 and the first insulating layer 34, contact holes 42 and 43 penetrating the third insulating layer 35, and a via hole 53 are formed. do. Furthermore, a second contact region 21 is formed in the first impurity region 16 .
  • the via hole 53 is a through hole for electrically connecting the ninth wiring portion 71E1 to the plug 38D.
  • the via hole 53 is formed at the same time by the same dry etching process as the contact holes 41, 42, 43, for example.
  • a third wiring 71 is formed on the third insulating layer 35. Then, as shown in FIG. The third wiring 71 can be formed similarly to the first wiring 39 of the optical scanning device 1 .
  • the material forming the third wiring 71 may be any conductive material, and includes, for example, at least one of Ti, aluminum (Al), and copper (Cu).
  • the third wiring 71 is, for example, the third insulating layer 35, the fourth wiring 72, and the first layer made of a material having high adhesion to the base such as the second contact region 21; and a third layer made of a material having high corrosion resistance are laminated in order.
  • a fourth insulating layer 36 is formed.
  • the first driving section 67 and the second driving section 68 are formed on the SOI substrate 52.
  • FIG. 29 As shown in FIG. 29, a fourth insulating layer 36 is formed.
  • a reflective film 45 is formed on the fourth insulating layer 36 in the region 91 .
  • the fourth insulating layer 36, the third insulating layer 35, the first insulating layer 34, the first semiconductor layer 31, and the second insulating layer 32 are patterned by a dry etching process.
  • the second semiconductor layer 33 is patterned by a dry etching process.
  • a structure including the reflector 62, the first support 66, the second support 63, the plurality of first drive beams 64A and 64B, and the plurality of second drive beams 65A and 65B is formed from the SOI substrate 52. be done.
  • ribs 47 are formed on the second insulating layers 32 of the reflector 62 and the second drive beams 65A, 65B.
  • a structure including a structure including a reflector 62, a first support 66, a second support 63, a plurality of first drive beams 64A, 64B, and a plurality of second drive beams 65A, 65B is prepared as an SOI.
  • a chip is taken out from the substrate 52 .
  • the optical scanning device 1 shown in FIGS. 17-19 is manufactured.
  • the optical scanning device 10 similarly to the optical scanning device 1, the first impurity region 16 and the second impurity region 17 are electrically connected in parallel between the first conductive portion and the second conductive portion. Therefore, the optical scanning device 10 can achieve the same effects as the optical scanning device 1 .
  • the third impurity regions 18 arranged on the second drive beams 65A and 65B are the first impurity regions 16 and the second impurity regions 17 arranged on the second drive beams 65A and 65B, respectively.
  • Each of the second drive beams 65A and 65B of the optical scanning device 10 according to the second embodiment includes, in addition to the third impurity region 18, a fourth impurity region spaced apart from the third impurity region 18 in the stacking direction. may further include The third impurity region 18 and the fourth impurity region may be electrically connected in parallel between the first conductive portion and the second conductive portion in the first driving portion 67 .
  • the fourth impurity region may be formed, for example, at the interface between the back surface of the second semiconductor layer 33 and the fifth insulating layer formed on the back surface.
  • a piezoelectric drive type or electrostatic drive type is used. You may have a part.
  • a piezoelectric drive type drive unit includes a piezoelectric film arranged on a part of each drive beam, and a first impurity region and a second impurity region arranged on the other part of each drive beam and electrically connected to the piezoelectric film. and an impurity region.
  • the first impurity region and the second impurity region are the interface between the first insulating layer 34 and the first semiconductor layer 31, the interface between the first semiconductor layer 31 and the second insulating layer 32, and the interface between the second insulating layer 32 and the second insulating layer 32. It is formed at one of the interfaces with the semiconductor layer 33 .
  • the piezoelectric film has the function of converting electrical signals into stress, and is formed on the surface of each drive beam.
  • the piezoelectric film for example, lead zirconate titanate (PZT:Pb(Zr,Ti)O 3 ) or aluminum nitride (AlN) is applied.
  • PZT:Pb(Zr,Ti)O 3 lead zirconate titanate
  • AlN aluminum nitride
  • the electrostatic driving type driving section includes a fixed comb-teeth electrode, a movable comb-teeth electrode, and at least a first impurity region and a second impurity region electrically connected to the movable comb-teeth electrode.
  • the fixed comb-teeth electrode is formed on the support 3 and the movable comb-teeth electrode is formed on the reflector 2 .
  • fixed comb electrodes are formed on each of the first support 66 and second support 63, and movable comb electrodes are formed on each of the reflector 62 and first support 66.
  • the reflector is twisted around each drive beam and driven by the electrostatic force of the charge generated by the voltage applied to the fixed comb-teeth electrode and the voltage applied to the movable comb-teeth electrode.
  • the optical scanning devices 1 and 10 according to Embodiments 1 and 2 are examples of the MEMS element according to this embodiment.
  • the MEMS element according to this embodiment can also be applied to pressure sensor elements, infrared sensor elements, and the like.
  • the first impurity region 16, the second impurity region 17, and the third impurity region 18 are a wiring portion electrically connected to the piezoelectric element, or a photoelectric element (light receiving element) sensitive to the infrared region or a thermoelectric element. It constitutes at least part of a wiring portion electrically connected to the element.
  • Embodiment 3 Here, a distance measuring device to which the optical scanning devices 1 and 10 described in each embodiment are applied will be described.
  • a rangefinder is a device that measures the distance from a light source to an object by irradiating light from the light source to the object and receiving the light reflected by the object. Light reflected by an object is called return light.
  • the distance measuring device In recent years, for example, rangefinders using laser beams have been applied to automatic driving of automobiles.
  • the distance measuring device the presence or absence of an obstacle is detected depending on whether or not reflected light is received when a laser beam is irradiated. Further, the distance measuring device calculates the distance to the obstacle based on the time difference between the timing of emitting the laser light and the timing of receiving the reflected light.
  • FIG. 33 schematically shows a vehicle 117 on which the distance measuring device 101 is mounted.
  • distance measuring device 101 is installed in front of vehicle 117, for example.
  • Range finder 101 detects an object 119 in front.
  • Ranging device 101 calculates the distance from vehicle 117 to object 119 .
  • Object 119 is, for example, another vehicle, a bicycle, a pedestrian, or the like.
  • the distance measuring device 101 emits outgoing light 121 and detects reflected light 125 (see FIG. 34) from the object 119 .
  • the distance measuring device 101 generates a distance image based on the detected reflected light 125 .
  • FIG. 34 schematically shows the configuration of the distance measuring device 101.
  • Rangefinder 101 includes a plurality of light sources 103 , lens 123 , mirror 105 (light emitting side), mirror 127 (light receiving side), light receiving section 107 and control section 109 .
  • mirror 105 for example, the optical scanning device 1 described in the first embodiment and the like is applied.
  • These optical systems are housed within a housing 111 .
  • a window 113 is provided in the housing 111 . Each unit will be specifically described below.
  • Light source 103 emits light 115 .
  • Light source 103 is, for example, a laser light source.
  • the distance measuring device 101 can be provided with a plurality of light sources 103 . Although two light sources 103 are shown in FIG. 34, one light source may be used.
  • Light 115 is laser light emitted from the light source 103 .
  • the wavelength of laser light is, for example, about 870 nm to 1500 nm.
  • Lens 123 changes the light distribution of light 115 emitted from light source 103 .
  • Light distribution refers to the spatial distribution of light emitted in each direction from a light source.
  • the lens 123 changes the light distribution so that the outgoing light 121 emitted from the distance measuring device 101 becomes parallel light.
  • Lens 123 is, for example, a convex lens, a cylindrical lens, a toroidal lens, or the like. As the lens 123, two or more lenses may be used. Note that the lens 123 may be omitted if the emitted light 121 is emitted from the distance measuring device 101 as parallel light.
  • the mirror 105 is the reflecting surface 45a (see FIGS. 1 and 17) of the reflector 2, 62 of the optical scanning device 1, 10 according to the first or second embodiment.
  • Mirror 105 reflects light 115 emitted from light source 103 and transmitted through lens 123 .
  • Light 115 reflected by mirror 105 is emitted from distance measuring device 101 as outgoing light 121 .
  • the reflectors 2, 62 having the reflecting surface 45a that becomes the mirror 105 are torsionally driven (rotated) around the drive beams 4, 64, 65 (see FIGS. 1 and 17).
  • a torsional drive is a reciprocating motion.
  • the output light 121 is two-dimensionally scanned by twisting the mirror 105 .
  • Light 115 emitted from the plurality of light sources 103 is reflected in different directions by the mirror 105 .
  • the emitted light 121 is laser light emitted from the distance measuring device 101 .
  • the emitted light 121 includes light 115 emitted from the plurality of light sources 103 and reflected by the mirror 105 .
  • the emitted light 121 is parallel light.
  • a beam waist at which the beam of the emitted light 121 is most narrowed is set, for example, 60 m ahead.
  • the emitted light 121 is pulsed light.
  • the pulse width is, for example, 1 ns to 10 ns.
  • the emitted light 121 irradiates the object 119 .
  • the reflected light 125 is the light (component) of the light reflected by the object 119 when the object 119 is irradiated with the emitted light 121 and traveling from the object 119 toward the distance measuring device 101 .
  • the light receiving unit 107 detects light.
  • the light receiving unit 107 includes, for example, a light receiving element that detects light.
  • the light receiving element is, for example, a photodiode or an avalanche photodiode.
  • the light receiving unit 107 detects reflected light 125 that travels from the object 119 toward the distance measuring device 101 and is reflected by the mirrors 105 and 127 .
  • the light receiving section 107 may be arranged near the light source 103 .
  • the mirror 127 By arranging the mirror 127 , the light receiving section 107 can be arranged at a position away from the light source 103 .
  • a lens (not shown) that collects the reflected light 125 may be arranged in the light receiving unit 107 .
  • the mirror 127 reflects the reflected light 125 reflected by the mirror 105 toward the light receiving section 107 .
  • the mirror 127 is desirably a mirror having, for example, a through hole formed in the center so that the light 115 emitted from the light source 103 can pass through.
  • the mirror 127 may be one or more mirrors arranged at a position out of the optical path of the light 115 emitted from the light source 103 .
  • the mirror 127 may be a half mirror or a beam splitter that partially transmits and partially reflects the irradiated light.
  • the mirror 127 may have a light condensing function.
  • a control unit 109 controls operations of the distance measuring device 101 including the light source 103 , the mirror 105 and the light receiving unit 107 .
  • the control unit 109 controls the emission timing of, for example, the pulsed light 115 emitted from the light source 103 and detects the emission timing.
  • the control unit 109 controls driving of the mirror 105 and detects the tilt angle and normal angle of the mirror 105 .
  • the control unit 109 detects the light receiving condition of the light receiving unit 107 .
  • a housing 111 is an outer box that accommodates the optical system of the distance measuring device 101 .
  • the housing 111 accommodates an optical system including a plurality of light sources 103, mirrors 105, light receiving units 107, and the like.
  • the housing 111 has a light shielding property.
  • the inside of the housing 111 is desirably black in order to absorb stray light.
  • the housing 111 is provided with a window 113 through which the emitted light 121 and the reflected light 125 pass.
  • the window 113 is an opening, and the emitted light 121 is emitted from the window 113 toward the object 119 .
  • the reflected light 125 enters the housing 111 through the window 113 .
  • Window 113 desirably blocks light from the outside of housing 111 .
  • a window material having wavelength characteristics corresponding to the wavelength of light to be transmitted is attached to the window 113 .
  • a window material having wavelength characteristics for transmitting the light 115 is mounted.
  • An optical system may be used in which the optical path of the emitted light 121 and the optical path of the reflected light 125 are different, and a plurality of windows including a window for the emitted light 121 and a window for the reflected light 125 may be provided as the window 113.
  • the window 113 may have a light condensing function or a light diverging function.
  • the light 115 emitted from the light source 103 has its light distribution changed by the lens 123 .
  • Light 115 transmitted through lens 123 becomes, for example, parallel light.
  • the parallel light 115 passes through the mirror 127 or passes through a through hole (not shown) provided in the mirror 127 and is reflected by the mirror 105 .
  • the light 115 reflected by the mirror 105 is emitted as emitted light 121 from the distance measuring device 101 toward the object 119 .
  • the mirror 105 is the reflector 2, 62 of the optical scanning device 1, 10 (see FIGS. 1, 17), and the light 115 is scanned two-dimensionally or three-dimensionally by torsional driving of the reflector 2, 62. be done.
  • Light 115 scanned two-dimensionally or three-dimensionally is emitted from window 113 toward object 119 as outgoing light 121 .
  • the emitted light 121 irradiated to the object 119 is reflected by the object 119 .
  • Part of the reflected light 125 of the reflected light enters the housing 111 of the distance measuring device 101 through the window 113 .
  • the reflected light 125 that has entered the housing 111 is reflected by the mirror 105 and further reflected by the mirror 127 to enter the light receiving section 107 .
  • the incident reflected light 125 is detected by the light receiving unit 107 .
  • the control unit 109 measures the time from when the light 115 is emitted from the light source 103 until it is detected by the light receiving unit 107 .
  • the control unit 109 calculates the distance from the vehicle 117 to the object 119 based on the measured time.
  • the control unit 109 detects the normal direction of the twist-driven mirror 105 (reflectors 2 and 62). In this case, for example, a sensor that detects the cycle of torsion driving of the mirror 105 can be used. Also, the control unit 109 can detect the direction of the normal from the driving signal of the mirror 105 . Based on the position of the light source 103 and the normal direction of the mirror 105 , the control unit 109 calculates the emission direction of the emitted light 121 .
  • the control unit 109 calculates the direction and distance in which the object 119 is positioned with respect to the vehicle 117 based on the emission direction of the emitted light 121 and the distance to the object 119 .
  • the control unit 109 calculates the direction and distance in which the object 119 is positioned with respect to the vehicle 117 based on the output light 121 that is scanned every moment and the reflected light 125 that is detected, thereby obtaining a distance image. is obtained.
  • the optical system for the emitted light 121 and the optical system for the reflected light 125 are the same optical system.
  • An optical system may be used. Even with such an optical system, the distance to the object can be calculated based on the emitted light 121 and the detected reflected light 125 . Furthermore, based on the output light 121 that is scanned every moment and the reflected light 125 that is detected, a range image around the distance measuring device 101 (vehicle 117) including the object 119 can be acquired.

Abstract

MEMS素子である光走査装置(1)は、順に積層された第1絶縁層(34)、第1半導体層(31)、第2絶縁層(32)、および第2半導体層(33)と、第1絶縁層(34)と第1半導体層(31)との界面に形成された第1不純物領域(16)と、第1半導体層(31)と第2絶縁層(32)との界面に形成されている第2不純物領域(17)と、第1絶縁層(34)上に距離を隔てて配置されている第1配線部分(39A)および第2配線部分(39B)とを備える。第1不純物領域(16)および第2不純物領域(17)は、第1配線部分(39A)および第2配線部分(39B)の間に電気的に並列に接続されている。

Description

MEMS素子、光走査装置、測距装置およびMEMS素子の製造方法
 本開示は、MEMS素子、光走査装置、測距装置およびMEMS素子の製造方法に関する。
 圧力センサ、光走査装置(光スキャナ)、加速度センサ、ジャイロセンサ、振動発電素子、超音波センサ、赤外線センサ等のMEMS(Micro Electro Mechanical System)素子が知られている。一般的に、MEMS素子は、SOI(Silicon On Insulator)基板を用いて製造されている。SOI基板は、シリコンの支持基板(支持層)上に酸化膜を介在させてシリコン層(活性層)が形成された基板である。
 MEMS素子では、配線の物性が変化するケースが知られている。例えば、光走査装置は、一般的に、光を反射する反射体と、その反射体を支持する支持体と、反射体と支持体とを接続する駆動梁と、反射体を駆動梁の軸周りに回転駆動させるための駆動部とで構成されている。駆動部として、電磁駆動式、静電駆動式、または圧電駆動式の駆動部が知られている。いずれの駆動方式においても、駆動梁には、反射体に配置された第1導電部と支持体に配置された第2導電部とを接続するための配線が配置されている。そのため、例えば反射体が比較的広い振れ角で駆動されると、駆動梁上の配線に比較的大きな応力が加えられ、その物性が変化する。
 特開2010-98905号公報には、駆動梁上に形成されかつ複数に分断された配線パターンの各々を、駆動梁を構成する半導体材料に不純物を拡散させて成る補助導体部としての拡散導通部で電気的に接続した、プレーナ型アクチュエータが開示されている。
特開2010-98905号公報
 しかしながら、一般的に、拡散導通部のシート抵抗値は、シリサイドまたはメタルで構成された配線部のシート抵抗値よりも高い。そのため、拡散導通部に高電流が流れる場合、拡散導通部での発熱が懸念される。
 本開示の主たる目的は、物性変化が抑制されながらもシート抵抗値が比較的低い配線部を備えるMEMS素子、光走査装置、および測距装置を提供することにある。
 本開示に係るMEMS素子は、順に積層された第1絶縁層、活性層、第2絶縁層、および支持層と、第1絶縁層と活性層との界面、活性層と第2絶縁層との界面、および第2絶縁層と支持層との界面のいずれかに形成されており、かつ第1絶縁層、活性層、第2絶縁層、および支持層の積層方向に距離を隔てて配置されている第1不純物領域および第2不純物領域と、第1絶縁層上に距離を隔てて配置されている第1導電部および第2導電部とを備える。第1不純物領域および第2不純物領域は、第1導電部および第2導電部の間に電気的に並列に接続されている。
 本開示に係る光走査装置は、反射面を有する反射体と、反射体と距離を隔てて配置された支持体と、反射体と支持体とを接続する駆動梁と、支持体に対して、駆動梁を軸として、反射体を捻じれ駆動させる駆動部とを備える。駆動部は、反射体に配置された第1導電部と、支持体に配置された第2導電部と、少なくとも駆動梁に配置されており、かつ第1導電部と第2導電部との間を接続する配線部とを含む。駆動梁は、順に積層された第1絶縁層、半導体層、および第2絶縁層と、第1絶縁層と半導体層との界面に形成されている第1不純物領域と、半導体層と第2絶縁層との界面に形成されている第2不純物領域とを含む。第1不純物領域および第2不純物領域は、配線部の少なくとも一部を構成しており、第1導電部および第2導電部の間に電気的に並列に接続されている。
 本開示に係るMEMS素子の製造方法は、順に積層された第1絶縁層、活性層、第2絶縁層、および支持層と、第1絶縁層と活性層との界面、活性層と第2絶縁層との界面、および第2絶縁層と支持層との界面のいずれかに形成されており、かつ第1絶縁層、活性層、第2絶縁層、および支持層の積層方向に距離を隔てて配置されている第1不純物領域および第2不純物領域とを含むSOI基板を準備する工程と、第1絶縁層上に配置されており、かつ第1不純物領域および第2不純物領域の各々と接続されている第1導電部と、第1絶縁層上に第1導電部と距離を隔てて配置されており、かつ第1不純物領域および第2不純物領域の各々を介して第1導電部と接続されている第2導電部とを形成する工程とを備える。SOI基板を準備する工程は、活性層の第1面に第2不純物領域を形成する工程と、第2不純物領域が形成された第1面および支持層の第2面の少なくともいずれかの上に、絶縁膜を形成する工程と、絶縁膜を介して活性層と支持層とを貼り合わせる工程とを含む。
 本発明によれば、物性変化が抑制されながらもシート抵抗値が低い配線を備えるMEMS素子、光走査装置、および測距装置を提供できる。
実施の形態1に係る光走査装置を示す斜視図である。 図1に示される光走査装置の平面図である。 図2に示される断面線IIIa-IIIa、断面線IIIb-IIIb、および断面線IIIc-IIIcのそれぞれにおける断面図を合わせて示す断面図である。 実施の形態1に係る光走査装置の製造方法の一工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図4に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図5に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図6に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図7に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図8に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図9に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図10に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図11に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図12に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図13に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図14に示す工程の後に行われる工程を示す断面図である。 実施の形態1に係る光走査装置の製造方法の、図15に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置を示す斜視図である。 図17に示される光走査装置の平面図である。 図18に示す断面線XIXa-XIXa、断面線XIXb-XIXb、断面線XIXc-XIXc、XIXd-XIXd、および断面線XIXe-XIXeのそれぞれにおける断面図を合わせて示す断面図である。 実施の形態2に係る光走査装置の製造方法の一工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図20に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図21に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図22に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図23に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図24に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図25に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図26に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図27に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図28に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図29に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図30に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係る光走査装置の製造方法の、図31に示す工程の後に行われる工程を示す断面図である。 実施の形態3に係る、光走査装置を適用した測距装置を、車両に搭載した模式図である。 同実施の形態において、測距装置の構造を模式的に示す図である。
 以下、図面を参照して、本開示の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
 実施の形態1.
 <光走査装置1の構成>
 実施の形態1に係るMEMS素子の一例として、光走査装置1について説明する。図1に示されるように、光走査装置1は、MEMSミラーとしての反射体2と、支持体3と、複数(例えば2つ)の駆動梁4と、駆動部5とを備えている。実施の形態1に係る光走査装置1では、反射体2が1つの軸周りに駆動する。
 反射体2は、反射膜45の反射面45aを有する。反射面45aは、例えば反射体2において表出している。走査される光に対する反射面45aの反射率は、当該光に対する反射体2の他の表面(例えば後述する第4絶縁層36の表面)の反射率よりも高い。
 図2に示されるように、平面視において、支持体3は、反射体2と距離を隔てて配置されている。平面視において、支持体3は、例えば反射体2を取り囲むように配置されている。光走査装置1を平面視するとは、図2に示されるように反射面45aに垂直な方向の反射面45aが向いている側から光走査装置1を視ることをいう。
 各駆動梁4は、反射体2と支持体3とを接続する。平面視において、各駆動梁4は、第1方向において反射体2を挟むように配置されている。各駆動梁4の第1方向の一端は、反射体2に接続されている。各駆動梁4の第1方向の他端は、支持体3に接続されている。
 駆動部5は、例えば電磁駆動式の駆動部である。駆動部5は、支持体3に対して、駆動梁4を軸として、反射体2を捻じれ駆動させる。駆動部5は、反射体2に配置された第1導電部としての第1配線部分39A、第3配線部分39C、および第2配線37と、支持体3に配置された第2導電部としての第2配線部分39Bおよび電極パッド44a,44bと、各駆動梁4に配置されており、かつ第1導電部と第2導電部との間を電気的に接続する配線部としての複数組(例えば2組)の第1不純物領域16および第2不純物領域17と、一対の磁石6とを含む。
 複数組の第1不純物領域16および第2不純物領域17は、反射体2、支持体3、および1つの駆動梁4Aに配置された第1組の第1不純物領域16および第2不純物領域17と、反射体2、支持体3、および他の1つの駆動梁4Bに配置された第2組の第1不純物領域16および第2不純物領域17とを含む。平面視において、各組の第1不純物領域16および第2不純物領域17は、第1方向に沿って直線状に配置されている。各組の第1不純物領域16および第2不純物領域17の第1方向の一端は、反射体2に配置されている。各組の第1不純物領域16および第2不純物領域17の第1方向の他端は、支持体3に配置されている。各組の第1不純物領域16および第2不純物領域17は、各駆動梁4A,4Bに渡されている。
 図2に示されるように、平面視において、第1配線部分39Aは、反射体2の外周縁に沿ってコイル状に配置されている。なお、図1では、第1配線39の図示が簡略化されている。平面視において、第1配線部分39Aの一端は、第1配線部分39Aの他端よりも内側(反射膜45側)に配置されている。
 図2に示されるように、第1配線部分39Aの一端は、反射体2のうち1つの駆動梁4Aと接続されている部分において、第2配線37、および第3配線部分39Cを介して、第1組の第1不純物領域16の一端と電気的に接続されている。さらに、第1配線部分39Aの一端は、反射体2のうち1つの駆動梁4Aと接続されている部分において、第2配線37、第3配線部分39C、およびプラグ38Aを介して、第1組の第2不純物領域17の一端と電気的に接続されている。
 図2に示されるように、第1配線部分39Aの他端は、反射体2のうち他の1つの駆動梁4Bと接続されている部分において、第2組の第1不純物領域16の一端と電気的に接続されている。さらに、第1配線部分39Aの他端は、反射体2のうち他の1つの駆動梁4Bと接続されている部分において、プラグ38Bを介して、第2組の第2不純物領域17の一端と電気的に接続されている。
 言い換えると、第1配線部分39Aの他端と第2組の第1不純物領域16および第2不純物領域17の各々との接続構造は、第1配線部分39Aの一端と第1組の第1不純物領域16および第2不純物領域17の各々との接続構造と基本的に同様の構成を備えている。第1配線部分39Aの他端と第2組の第1不純物領域16および第2不純物領域17の各々との接続構造は、第1配線部分39Aの他端と第2組の第1不純物領域16および第2不純物領域17の各々とが跨ぎ配線としての第2配線37を介さずに電気的に接続されている点で、第1配線部分39Aの一端と第1組の第1不純物領域16および第2不純物領域17の各々との接続構造とは異なる。
 図2に示されるように、1つの第2配線部分39Bの一端は、支持体3のうち1つの駆動梁4Aと接続されている部分において、第1組の第1不純物領域16の他端と電気的に接続されている。さらに、当該1つの第2配線部分39Bの一端は、支持体3のうち1つの駆動梁4Aと接続されている部分において、プラグ38Cを介して、第1組の第2不純物領域17の他端と電気的に接続されている。当該1つの第2配線部分39Bの他端は、電極パッド44aと電気的に接続されている。
 図2に示されるように、他の1つの第2配線部分39Bの一端は、支持体3のうち他の1つの駆動梁4Bと接続されている部分において、第2組の第1不純物領域16の他端と電気的に接続されている。さらに、当該他の1つの第2配線部分39Bの一端は、支持体3のうち他の1つの駆動梁4Bと接続されている部分において、プラグ38Cを介して、第2組の第2不純物領域17の他端と電気的に接続されている。当該他の1つの第2配線部分39Bの他端は、電極パッド44bと電気的に接続されている。
 各組の第1不純物領域16および第2不純物領域17は、第1配線部分39Aと第2配線部分39Bとの間に電気的に並列に接続されている。駆動梁4Aに渡された第1組の第1不純物領域16および第2不純物領域17は、第1配線部分39Aの一端と1つの第2配線部分39Bの一端との間に電気的に並列に接続されている。駆動梁4Bに渡された第2組の第1不純物領域16および第2不純物領域17は、第1配線部分39Aの他端と他の1つの第2配線部分39Bの一端との間に電気的に並列に接続されている。
 第1不純物領域16および第2不純物領域17の各々は、任意の方法によってドーパントが注入、拡散された第1半導体層31の一部領域である。ドーパントを拡散する方法は、例えば、任意のマスクパターンを用いたイオン注入しもしくはドーパントペーストをスクリーン印刷した後に高温でアニールする方法、またはシリコン酸化膜もしくはシリコン窒化膜をマスクとする気相拡散法などである。第1配線部分39Aと第2配線部分39Bとは、各組の第1不純物領域16および第2不純物領域17のみによって電気的に接続されている。
 第1配線部分39A、第2配線部分39B、および第3配線部分39Cは、例えば第1配線39として同一工程により形成されている。
 電極パッド44a、44bは、外部電源(図示せず)と電気的に接続される。光走査装置1では、電極パッド44a、1つの第2配線部分39B、第1組の第1不純物領域16および第2不純物領域17、第3配線部分39C、第2配線37、第1配線部分39A、第2組の第1不純物領域16および第2不純物領域17、他の1つの第2配線部分39B、ならびに電極パッド44bが、この記載順に電気的に接続されている。
 平面視において、一対の磁石6は、反射体2および支持体3を挟み込むように配置されている。
 反射体2は、第1配線部分39Aに流れる電流と一対の磁石6の磁力線との作用に基づくローレンツ力によって、各駆動梁4を軸として捻じれ駆動(回転)する。
 次に、図3を参照して、光走査装置1の断面構造を説明する。図3において、領域81は図2に示される断面線IIIa-IIIaから視た反射体2の断面領域であり、領域82は図2に示される断面線IIIb-IIIbから視た駆動梁4の断面領域であり、領域83は図2に示される断面線IIIc-IIIcから視た支持体3の断面領域である。
 図3に示されるように、反射体2、支持体3、および各駆動梁4の各々は、順に積層された第1絶縁層34、第1半導体層31(活性層)、第2絶縁層32(BOX(Buried Oxide)層)と、第1不純物領域16および第2不純物領域17とを含む。以下では、第1絶縁層34、第1半導体層31、および第2絶縁層32が積層した方向を、単に積層方向とよぶ。
 図3に示されるように、反射体2および支持体3の少なくとも一部は、第2半導体層33(支持層)をさらに含む。第1半導体層31、第2絶縁層32、第2半導体層33、第1不純物領域16および第2不純物領域17は、後述するSOI基板51(図4参照)から形成されている。言い換えると、反射体2、支持体3、および各駆動梁4A,4Bの全体、ならびに駆動部5の一部は、SOI基板から形成されている。
 図3に示されるように、反射体2、支持体3、および各駆動梁4の各々において、第1不純物領域16は、第1絶縁層34と第1半導体層31との界面に形成されており、第2不純物領域17は、第1半導体層31と第2絶縁層32との界面に形成されている。第1不純物領域16は、第1半導体層31の表面から、当該表面に垂直な方向(上記積層方向)において裏面側に広がった領域である。第2不純物領域17は、第1半導体層31の裏面から、当該裏面に垂直な方向において表面側に広がった領域である。
 平面視において、第1不純物領域16の全体は、例えば第2不純物領域17の一部と重なるように配置されている。第1不純物領域16および第2不純物領域17の各々の延在方向(第1方向)に垂直な方向(第2方向)の幅は、各駆動梁4の第2方向の幅の50%以上であり、好ましくは70%以上である。
 なお、平面視において、第1不純物領域16の少なくとも一部が、第2不純物領域17の少なくとも一部と重なるように配置されていてもよい。平面視において、第1不純物領域16の一部が、第2不純物領域17の全体と重なるように配置されていてもよい。
 第1半導体層31は、例えば第1導電型を有している。第1不純物領域16および第2不純物領域17の各々は、第1導電型とは異なる第2導電型を有している。好ましくは、第1不純物領域16の不純物濃度、および第2不純物領域17の不純物濃度は、1×1018atoms/cm3以上である。
 第1半導体層31の厚みの下限値、ならびに第1不純物領域16および第2不純物領域17の各々の深さの上限値は、第1不純物領域16と第2不純物領域17との間でのパンチスルーを抑制する観点で設定される。第1不純物領域16および第2不純物領域17の各々の深さの下限値は、第1不純物領域16および第2不純物領域17の各シート抵抗値を十分に低くする観点で設定される。第1半導体層31の厚みは、10μm以上120μm以下である。ここでの第1半導体層31の厚みは、第1不純物領域16と第2不純物領域17との間の上記積層方向の距離である。第1不純物領域16および第2不純物領域17の各々の深さは、例えば1μm以上2μm以下である。
 第1不純物領域16の深さは、第1半導体層31の表面に垂直な方向での不純物濃度プロファイルにおいて最大不純物濃度の1/10の不純物濃度を示す位置と第1半導体層31の表面との間の距離である。第2不純物領域17の深さは、第1半導体層31の裏面に垂直な方向での不純物濃度プロファイルにおいて最大不純物濃度の1/10の不純物濃度を示す位置と第1半導体層31の裏面との間の距離である。
 図3に示されるように、領域81では、第1絶縁層34上に、第2配線37、第3絶縁層35、第1配線39の第1配線部分39A、第3配線部分39C、第4絶縁層36、および反射膜45が形成されている。領域81では、第1半導体層31および第1絶縁層34内に、プラグ38Aが形成されている。
 図3に示されるように、第2配線37は、第3絶縁層35に覆われている。第2配線37は、第1配線部分39Aの一端と、第1組の第1不純物領域16および第2不純物領域17の各一端との間を電気的に接続している。第2配線37は、いわゆる跨ぎ配線である。平面視において、第2配線37は、第1配線部分39Aの一端と重なる部分と、第1組の第1不純物領域16および第2不純物領域17の各一端と重なる部分と、両部分間に渡されておりかつ第1配線部分39Aの一端よりも外側に配置されている第1配線部分39Aの他の一部分と重なる部分とを有している。
 図3に示されるように、第1配線部分39Aおよび第3配線部分39Cは、第3絶縁層35上に形成されている。第1配線部分39Aの一端は、第3絶縁層35を貫通して第2配線37に達するコンタクトホール43(図11参照)を埋め込むように形成されており、第2配線37と電気的に接続されている。第3配線部分39Cの一部は、第3絶縁層35を貫通して第2配線37に達するコンタクトホールを埋め込むように形成されており、第2配線37と電気的に接続されている。第3配線部分39Cの他の一部は、第3絶縁層35および第1絶縁層34を貫通して第1組の第1不純物領域16に達するコンタクトホール41(図11参照)を埋め込むように形成されており、第1組の第1不純物領域16と電気的に接続されている。第3配線部分39Cのさらに他の一部は、第3絶縁層35および第1絶縁層34を貫通してプラグ38Aに達するコンタクトホール42(図11参照)を埋め込むように形成されており、プラグ38Aを介して第1組の第2不純物領域17と電気的に接続されている。
 プラグ38Aは、第1半導体層31および第1絶縁層34を貫通するビアホール40を埋め込むように形成されている。プラグ38Aは、上記積層方向において第1組の第2不純物領域17のうち第1不純物領域16と重ならない部分と接続されている。
 第1配線部分39Aの他端の一部は、第3絶縁層35および第1絶縁層34を貫通して第2組の第1不純物領域16に達するコンタクトホール41を埋め込むように形成されており、第2組の第1不純物領域16と電気的に接続されている。第1配線部分39Aの他端の他の一部は、第3絶縁層35および第1絶縁層34を貫通してプラグ38Bに達するコンタクトホール42を埋め込むように形成されており、プラグ38Bを介して第2組の第2不純物領域17と電気的に接続されている。
 プラグ38Bは、第1半導体層31および第1絶縁層34を貫通するビアホール40を埋め込むように形成されている。プラグ38Bは、上記積層方向において第2組の第2不純物領域17のうち第1不純物領域16と重ならない部分と接続されている。
 領域81において、第4絶縁層36は、第1配線部分39Aを覆っている。反射膜45は、第4絶縁層36上に形成されている。領域81において、第2絶縁層32上には、リブ47が形成されている。
 領域82では、第1絶縁層34上に、第3絶縁層35、および第4絶縁層36が形成されている。領域82では、第1不純物領域16および第2不純物領域17のみが導電層として形成されており、第1絶縁層34および第2絶縁層32上に導電層が配置されていない。
 領域83では、第1絶縁層34上に、第3絶縁層35、第1配線39の第2配線部分39B、電極パッド44a,44b、および第4絶縁層36が形成されている。第2配線部分39Bは、第3絶縁層35上に形成されている。領域83では、第1半導体層31および第1絶縁層34内に、プラグ38Cが形成されている。
 領域83において、第2配線部分39Bの一部は、第3絶縁層35および第1絶縁層34を貫通して第1不純物領域16に達するコンタクトホール41を埋め込むように形成されており、第1不純物領域16と電気的に接続されている。第2配線部分39Bの他の一部は、第3絶縁層35および第1絶縁層34を貫通してプラグ38Cに達するコンタクトホール42を埋め込むように形成されており、プラグ38Cを介して第2不純物領域17と電気的に接続されている。
 プラグ38Cは、第1半導体層31および第1絶縁層34を貫通するビアホール40を埋め込むように形成されている。平面視において、プラグ38Cは、第2不純物領域17において第1不純物領域16と重ならない部分と接続されている。
 反射体2および支持体3において、各ビアホール40のうち第1半導体層31を貫通している部分(第2ビアホール)の内周面(ビアホール40内に露出している第1半導体層31の内周面)には、第1コンタクト領域20が形成されている。第1コンタクト領域20は、ビアホールの内周面から、当該内周面に垂直な方向(上記積層方向に垂直な方向)に広がった領域である。第1コンタクト領域20は、第2導電型を有している。第1コンタクト領域20は、第1半導体層31とp-n接合していることにより、プラグ38Aまたはプラグ38Bと第1半導体層31とを電気的に分離(p-n接合分離)している。第1コンタクト領域20は、第2不純物領域17と電気的に接続されている。好ましくは、第1コンタクト領域20に含まれるドーパントは、第2不純物領域17に含まれるドーパントと同一である。
 平面視において、第1組の第1不純物領域16のうち第3配線部分39Cと重なる部分、ならびに、第1組および第2組の各第1不純物領域16のうち第2配線部分39Bと重なる部分には、第2コンタクト領域21が形成されている。第2コンタクト領域21は、第1半導体層31の表面(第1半導体層31と第1絶縁層34との界面)から、表面に垂直な方向に広がった領域である。第2コンタクト領域21は、第2導電型を有している。第2コンタクト領域21は、第1不純物領域16と電気的に接続されている。
 第1コンタクト領域20および第2コンタクト領域21の各々は、ドーパントが第1半導体層31に任意の方法によって拡散された領域である。ドーパントを拡散する方法は、例えば、任意のマスクパターンを用いたイオン注入しもしくはドーパントペーストをスクリーン印刷した後に高温でアニールする方法、または各ビアホールが形成された第1絶縁層34および第3絶縁層35をマスクとする気相拡散法などである。
 <光走査装置1の製造方法>
 次に、光走査装置1の製造方法の一例を説明する。図4に示されるように、まず、第1シリコン基板11および第2シリコン基板12を準備する。
 第1シリコン基板11は、第1導電型を有している。第1シリコン基板11の裏面には、第2導電型を有する第2不純物領域17が形成されている。第2不純物領域17は、例えばレジストマスクを用いたイオン注入しもしくはドーパントペーストをスクリーン印刷した後に高温でアニールする方法、または各ビアホールが形成された第1絶縁層34および第3絶縁層35をマスクとする気相拡散法などによって、形成されている。好ましくは、第2不純物領域17の不純物濃度は、1×1018atoms/cm3以上である。例えば、第1導電型がN型であり、第2導電型がP型である。この場合、第2不純物領域17には、Siに対してP型のドーパントとなる任意の元素が拡散していればよいが、例えばホウ素(B)が拡散している。なお、第1導電型がP型であり、第2導電型がN型であってもよい。
 第1シリコン基板11の全面上には、第1接合膜13が形成されている。第2シリコン基板12の全面上には、第2接合膜14が形成されている。第1接合膜13および第2接合膜14は、例えばシリコン酸化膜(SiO2)である。第1接合膜13および第2接合膜14の各々には、アライメントマーク15が形成されている。各アライメントマーク15は、次工程において第1シリコン基板11と第2シリコン基板12とを接合するときに、第1シリコン基板11と第2シリコン基板12との相対的な位置を合わせるためのアライメントマークである。第1接合膜13に形成されたアライメントマーク15は、例えば第1シリコン基板11の裏面上の第1接合膜13にトレンチとして形成されている。第2接合膜14に形成されたアライメントマーク15は、例えば第2シリコン基板12の表面上の第2接合膜14にトレンチとして形成されている。なお、各アライメントマーク15は、第1シリコン基板11または第2シリコン基板12にトレンチとして形成されていてもよい。
 次に、図5に示されるように、第1シリコン基板11と第2シリコン基板12とを第1接合膜13および第2接合膜14を介して接合する。
 具体的には、まず第1シリコン基板11の上記裏面と第2シリコン基板12の上記表面とが向かい合い、アライメントマーク15同士が重なるように、第1シリコン基板11および第2シリコン基板12が互いに位置決めされる。次に、第1シリコン基板11の裏面上の第1接合膜13と、第2シリコン基板12の表面上の第2接合膜14とが、常温で加圧されて接合される。次に、接合強度を高めるために、接合体を加熱する。加熱温度は、例えば600℃以上である。これにより、第1接合膜13および第2接合膜14から、第2絶縁層32が形成される。
 さらに、第1シリコン基板11の表面側に位置する一部が研磨される。これにより、第1シリコン基板11から、第1半導体層31が形成される。第2シリコン基板12から、第2半導体層33が形成される。なお、第2シリコン基板12の裏面側に位置する一部がさらに研磨されてもよい。
 第1半導体層31の厚みは、上述のように、例えば10μm以上120μm以下である。第2半導体層33の厚みは、後工程でのSOI基板51のハンドリング性を考慮して適宜選択され得るが、例えば300μm以上750μm以下である。第2絶縁層32の厚みは、例えば0.1μm以上3.0μm以下である。
 次に、第1半導体層31の表面側に第1不純物領域16を形成する。第1不純物領域16は、例えばレジストマスクを用いたイオン注入しもしくはドーパントペーストをスクリーン印刷する方法、または各ビアホールが形成された第1絶縁層34および第3絶縁層35をマスクとする気相拡散法などによって、形成される。その後、第1不純物領域16および第2不純物領域17の各々のドーパントを拡散させるためのアニール処理が行われる。アニール処理の条件は、第1不純物領域16および第2不純物領域17の各々の深さが1μm以上となるように、設定される。アニール処理の温度は、例えば800℃以上である。
 第1不純物領域16は、第2不純物領域17と同様に、第2導電型を有している。第1不純物領域16には、Siに対してP型のドーパントとなる任意の元素が拡散していればよいが、例えばホウ素(B)が拡散している。
 さらに、第1半導体層31の表面上に、第1絶縁層34を形成する。第1絶縁層34を形成する方法は、熱酸化法である。第1絶縁層34は、熱酸化膜である。第1絶縁層34の厚みは、例えば0.05μm以上1.00μm以下である。
 このようにして、図6に示されるSOI基板51が形成される。SOI基板51は、反射体2を形成するための領域81と、駆動梁4を形成するための領域82と、支持体3を形成するための領域83とを含む。
 次に、図7に示されるように、第1絶縁層34から第2不純物領域17に達する複数のビアホール40が形成される。各ビアホール40は、プラグ38A,38B,38Cを配置するためのスルーホールである。ビアホール40を形成する方法は、ケミカルドライエッチング(Chemical Dry Etching)、反応性イオンエッチング(Reactive Ion Etching)、高密度プラズマ(High Density Plasma)エッチング、深掘り反応性イオンエッチング(Deep-RIE)法などのドライエッチング法である。
 第1絶縁層34をエッチングする際のエッチングマスクは、例えばレジストマスクである。レジストマスクは、写真製版により形成される。第1半導体層31をエッチングする際のエッチングマスクは、例えばレジストマスクまたは第1絶縁層34である。
 次に、図8に示されるように、各ビアホール40のうち第1半導体層31を貫通している部分の内周面(ビアホール40内に露出している第1半導体層31の内周面)から、当該内周面に垂直な方向に広がった第1コンタクト領域20を形成する。第1コンタクト領域20は、第2導電型を有する。好ましくは、第1コンタクト領域20に含まれるドーパントは、第2不純物領域17に含まれるドーパントと同一である。
 第1コンタクト領域20は、例えばビアホール40が形成された第1絶縁層34をマスクとするイオン注入しもしくはドーパントペーストをスクリーン印刷した後に高温でアニールする方法、またはビアホール40が形成された第1絶縁層34をマスクとする気相拡散法などによって、形成される。
 次に、図9に示されるように、各ビアホール40の内部を埋め込むプラグ38A、プラグ38B(図9に図示されない)、およびプラグ38Cを形成する。具体的には、まず、プラグ38A,38B,38Cを構成する導電性材料を成膜し、当該導電性材料によって各ビアホール40の内部を埋め込む。次に、第1絶縁層34をマスクとして、ドライエッチングプロセスによるエッチバックを行い、導電性膜を平坦化してプラグ38A,38B,38Cを形成する。
 プラグ38A,38B,38Cを構成する材料は、任意の導電性材料であればよいが、例えばチタン(Ti)およびタングステン(W)の少なくともいずれかを含む。プラグ38A,38B,38Cは、例えば、Ti層、窒化チタン(TiN)層、およびW層が順に積層した積層体である。プラグ38A,38B,38Cを構成する材料は、例えばポリシリコンを含んでいてもよい。プラグ38A,38B,38Cを構成する導電性材料を成膜する方法は、例えばスパッタリング法、またはCVD(Chemical Vapor Deposition)法である。
 次に、図10に示されるように、第1絶縁層34上に第2配線37を形成する。さらに第1絶縁層34、プラグ38A,38B,38C、および第2配線37上に、第3絶縁層35を形成する。具体的には、第1絶縁層34、プラグ38A,38B,38C上に、第2配線37を構成する導電性材料を成膜する。次に、ドライエッチングプロセスによって導電性材料から成る膜をパターニングし、第2配線37を形成する。次に、第2配線37を覆うように、第3絶縁層35を成膜する。
 第2配線37を構成する材料は、任意の導電性材料であればよいが、例えばポリシリコンおよび金属シリサイドの少なくともいずれかを含む。上記ポリシリコンは、例えば高濃度のリン(P)およびホウ素(B)の少なくともいずれかを含む。上記金属シリサイドは、例えばタングステンシリサイド(WSi2)、モリブデンシリサイド(MoSi2)、タンタルシリサイド(TaSi2)、およびチタンシリサイド(TiSi2)から成る群から選択される少なくとも1つを含む。第2配線37の厚みは、例えば0.1μm以上5.0μm以下であり、好ましくは0.1μm以上1.0μm以下である。
 第2配線37を構成する導電性材料を成膜する方法は、例えばCVD法である。上記ドライエッチングプロセスは、上述したドライエッチング法から適宜選択され得るが、例えばRIEである。上記ドライエッチング時のエッチングマスクは、例えばレジストマスクである。レジストマスクは、写真製版により形成される。
 第3絶縁層35は、例えばシリコン酸化膜(SiO2)、リンが添加されたシリコン酸化膜(PSG:Phospho Silicate Glass)、ボロンが添加されたシリコン酸化膜(BSG:Boron Silicate Glass)、ボロンとリンとが添加されたシリコン酸化膜(BPSG:Boron Phospho Silicate Glass)、TEOS膜(Tetra EthOxy Silane)、SOG膜(Spin On Glass)、およびシリコン窒化膜(Si34)から成る群から選択される少なくとも1つを含む。第3絶縁層35の厚みは、例えば0.5μm以上3.0μm以下である。
 第3絶縁層35を成膜する方法は、例えばスパッタリング法、CVD法、または塗布法である。CVD法は、減圧CVD法、常圧CVD法、またはプラズマ励起CVD法である。
 次に、図11に示されるように、第3絶縁層35および第1絶縁層34を貫通するコンタクトホール41と、第3絶縁層35を貫通するコンタクトホール42,43とを形成する。さらに、第1不純物領域16に第2コンタクト領域21を形成する。
 各コンタクトホール41,42,43は、第1配線部分39A、第2配線部分39Bまたは第3配線部分39Cを、第1不純物領域16またはプラグ38A,38B,38Cに電気的に接続するためのスルーホールである。コンタクトホール41,42,43を形成する方法は、上述したドライエッチング法から適宜選択され得るが、例えばRIEである。
 第3絶縁層35および第1絶縁層34をエッチングする際のエッチングマスクは、例えばレジストマスクである。レジストマスクは、写真製版により形成される。
 第2コンタクト領域21は、第2導電型を有する。第2コンタクト領域21は、例えばコンタクトホール42が形成された第1絶縁層34および第3絶縁層35をマスクとするイオン注入しもしくはドーパントペーストをスクリーン印刷した後に高温でアニールする方法、またはコンタクトホール42が形成された第1絶縁層34および第3絶縁層35をマスクとする気相拡散法などによって、形成される。
 次に、図12に示されるように、第3絶縁層35上に、第1配線39を形成する。具体的には、まず第1配線39を構成する導電性材料を、各コンタクトホール41,42,43を埋め込むように成膜する。次に、ドライエッチングプロセスまたはウエットエッチングプロセスによって導電性材料から成る膜をパターニングし、第1配線39を形成する。
 第1配線39を構成する材料は、任意の導電性材料であればよいが、例えば、Ti、アルミニウム(Al)、および銅(Cu)の少なくともいずれかを含む。第1配線39は、例えば、第3絶縁層35、第2配線37、および第2コンタクト領域21等の下地に対して高い密着性を有する材料から成る第1層、高い電気伝導性を有する材料から成る第2層、および高い耐腐食性を有する材料からなる第3層が順に積層した積層体である。第1層は、例えばTi層、窒化チタン(TiN)層、またはこれらの積層体である。第2層は、例えばAl層、Alのシリサイド(AlSi)層、AlとCuとの合金(AlCu)層、窒化アルミニウム(AlN)層、もしくはCu層、またはこれらの群から選択される少なくとも2層の積層体である。第3層は、例えばTi層、窒化チタン(TiN)層、またはこれらの積層体である。
 第1配線39を構成する導電性材料を成膜する方法は、例えばスパッタリング法またはメッキ法である。上記ドライエッチングプロセスは、上述したドライエッチング法から適宜選択され得るが、例えばRIEである。上記ウエットエッチングプロセスは、第1配線39を構成する材料に応じて選択されたエッチャント溶液が用いられる。上記ドライエッチングまたは上記ウエットエッチング時のエッチングマスクは、例えばレジストマスクである。レジストマスクは、写真製版により形成される。
 次に、図13に示されるように、第4絶縁層36を形成する。具体的には、まず第4絶縁層36を構成する絶縁性材料を第1配線39を覆うように成膜する。次に、ドライエッチングプロセスによって絶縁性材料から成る膜をパターニングし、第4絶縁層36を形成する。第4絶縁層36は、例えばSiO2膜、PSG膜、BSG膜、BPSG膜、TEOS膜、およびSi34膜から成る群から選択される少なくとも1つを含む。第4絶縁層36の厚みは、例えば0.05μm以上1μm以下である。
 第4絶縁層36を成膜する方法は、例えばプラズマ励起CVD法、スパッタリング法、または塗布法である。上記ドライエッチングプロセスは、上述したドライエッチング法から適宜選択され得るが、例えばRIEである。上記ドライエッチング時のエッチングマスクは、例えばレジストマスクである。レジストマスクは、写真製版により形成される。
 このようにして、SOI基板51上に、駆動部5が形成される。
 次に、図14に示されるように、領域81の第4絶縁層36上に、反射膜45を形成する。具体的には、反射膜45を構成する材料を第4絶縁層36上に成膜する。次に、ドライエッチングプロセスまたはウエットエッチングプロセスによって反射膜45を構成する材料から成る膜をパターニングし、反射膜45を形成する。
 反射膜45を構成する材料は、走査される光に対して高い反射率を示す材料を含む。走査される光が赤外線の場合、反射膜45を構成する材料は金(Au)を含む。好ましくは、反射膜45は、下地である第4絶縁層36に対して高い密着性を有する材料からなる密着層と、走査される光に対して高い反射率を示す材料から成る反射層との積層体である。反射膜45は、例えば、クロム(Cr)膜、ニッケル(Ni)膜、およびAu膜が順に積層した積層体、またはTi膜、白金(Pt)膜、およびAu膜が順に積層した積層体である。反射膜45を成膜する方法は、例えばスパッタリング法または真空蒸着法である。
 上記ドライエッチングプロセスは、上述したドライエッチング法から適宜選択され得るが、例えばRIEである。上記ドライエッチング時のエッチングマスクは、例えばレジストマスクである。レジストマスクは、写真製版により形成される。
 次に、図15に示されるように、ドライエッチングプロセスにより、第4絶縁層36、第3絶縁層35、第1絶縁層34、第1半導体層31、および第2絶縁層32をパターニングする。具体的には、写真製版によりエッチングマスクを形成した後、第4絶縁層36、第3絶縁層35、第1絶縁層34、第1半導体層31、および第2絶縁層32に、順次ドライエッチングプロセスを施す。これにより、第2半導体層33の一部が表面側にも露出する。
 ドライエッチングプロセスは、上述したドライエッチング法から適宜選択され得る。第1半導体層31に対するドライエッチングプロセスは、Deep-RIE法である。Deep-RIEが施された後の第1半導体層31には、側壁面46が形成される。第1半導体層31の厚さ方向に沿った断面において、側壁面46は、スキャロップ形状を有している。側壁面46を平坦化するために、第2絶縁層32にドライエッチングプロセスを施す前に、側壁面46に対してCDE処理を施してもよい。
 次に、図16に示されるように、写真製版によりエッチングマスクを形成した後、ドライエッチングプロセスにより、第2半導体層33をパターニングする。これにより、SOI基板51から、反射体2、支持体3、および複数の駆動梁4を含む構造体が形成される。
 第2半導体層33に対するドライエッチングプロセスは、Deep-RIE法である。反射体2の剛性を高めるために、反射体2の第2絶縁層32上にはリブ47が形成される。
 なお、SOI基板51には、反射体2、支持体3、および複数の駆動梁4を含む構造体が複数個形成され、各構造体間はダイシングラインとして残されている第1半導体層31を介して接続されている。
 また、本工程では、第2半導体層33の裏面側に対する研磨処理等、第2半導体層33の厚みを減じる処理をさらに施してもよい。本工程よりも前工程での第2半導体層33の厚みは、SOI基板51のハンドリング性を考慮して選択されている。本工程後の第2半導体層33の厚みは、光走査装置1の駆動特性を考慮して選択され得るが、例えば100μm以上300μm以下である。
 次に、反射体2、支持体3、および複数の駆動梁4を含む構造体を、SOI基板51からチップとして取り出す。具体的には、例えばステルスレーザダイシングまたはブレードダイシングによって、ダインシングラインに沿って第1半導体層31をダイシングすることにより、反射体2、支持体3および駆動梁4を含む構造体が光走査装置1として取り出される。このようにして、図1~図3に示される光走査装置1が製造される。
 <作用効果>
 駆動梁上に導電層が形成されている光走査装置において、反射体が比較的広い振れ角で駆動された場合、導電層には比較的大きな応力が印加されるため、導電層の物性が変化(劣化)しやすい。特に、反射体が比較的広い振れ角で連続駆動される場合、導電層内にストレスマイグレーションによるボイド(欠陥)が形成される。
 光走査装置1では、駆動梁4A,4Bが、第1絶縁層34と第1半導体層31との界面に形成された第1不純物領域16と、第1半導体層31と第2絶縁層32との界面に形成された第2不純物領域17とを含む。第1不純物領域16および第2不純物領域17が、第1導電部としての第1配線部分39A、第3配線部分39C、および第2配線37と、第2導電部としての第2配線部分39Bおよび電極パッド44a,44bとの間を電気的に接続している。
 そのため、光走査装置1では、第1導電部と第2導電部との間を電気的に接続するための導電層が駆動梁4A,4B上に不要とされる。光走査装置1の反射体2が比較的広い振れ角で駆動された場合にも、駆動梁4A,4Bの各々に渡された第1不純物領域16および第2不純物領域17の各々の物性変化は、駆動梁上に導電層が形成されている光走査装置の反射体が同様に駆動された場合の当該導電層の物性変化と比べて、抑制され得る。
 さらに、光走査装置1では、第1不純物領域16および第2不純物領域17が、第1導電部と第2導電部との間に電気的に並列に接続されている。そのため、第1不純物領域16および第2不純物領域17の各シート抵抗値の合成値は、例えば第1不純物領域16のみが第1導電部と第2導電部との間を電気的に接続している場合の第1不純物領域16のシート抵抗値と比べて、低減されている。
 つまり、光走査装置1では、第1不純物領域16および第2不純物領域17が、物性変化が抑制されながらもシート抵抗値が低い配線部として作用する。
 特に、光走査装置1では、第1不純物領域16および第2不純物領域17は、積層方向に重なるように配置されている。この場合、第1不純物領域16および第2不純物領域17の各々の第2方向の幅は、第1不純物領域16および第2不純物領域17が積層方向に重ならないように配置されている場合のそれらと比べて、広くなり得る。その結果、光走査装置1の第1不純物領域16および第2不純物領域17の各シート抵抗値の合成値は、駆動梁上に導電層が形成されている光走査装置での導電層のシート抵抗値に対して、同等以下に低減され得る。
 また、光走査装置1では、第1不純物領域16および第2不純物領域17がSOI基板51の異なる面に形成されているため、第1不純物領域16および第2不純物領域17がSOI基板51の同一面に形成される場合と比べて、平面視における第1不純物領域16および第2不純物領域17のレイアウトの自由度が向上している。
 光走査装置1は、第1ヒアホールまたは第2ビアホールとしてのビアホール40の内周面に形成された第1コンタクト領域20をさらに備える。第1コンタクト領域20は、第2不純物領域17と同様に、第2導電型を有する。
 そのため、第1コンタクト領域20は、第1半導体層31とp-n接合していることにより、プラグ38Aまたはプラグ38Bと第1半導体層31とを電気的に分離(p-n接合分離)している。
 さらに、第1コンタクト領域20は、第2不純物領域17と電気的に接続されている。そのため、第2不純物領域17と、プラグ38A,38B,38Cおよび第1コンタクト領域20とのコンタクト抵抗は、第1コンタクト領域20を備えない場合と比べて、低減されている。
 光走査装置1では、第1不純物領域16および第2不純物領域17の各不純物濃度は、1×1018atoms/cm3以上である。このようにすれば、第1不純物領域16および第2不純物領域17の各シート抵抗値の合成値は十分に低くなり、第1不純物領域16および第2不純物領域17での発熱量を十分に抑制できる。
 光走査装置1では、第1半導体層31の積層方向の厚さは、10μm以上である。このようにすれば、第1不純物領域16と第2不純物領域17との間でのパンチスルーを十分に抑制できる。
 光走査装置1では、駆動梁4A,4Bの第1絶縁層34および第2絶縁層32上には、導電層が配置されていない。そのため、光走査装置1では、第1不純物領域16および第2不純物領域17に加えて導電層が駆動梁4A,4B上に形成されている場合と比べて、導電層の物性変化に伴う反射体2の駆動特性の変化が抑制されている。
 <変形例>
 実施の形態1に係る光走査装置1では、第1不純物領域16が第1半導体層31と第1絶縁層34との界面に形成されており、第2不純物領域17が第1半導体層31と第2絶縁層32との界面に形成されているが、これに限られるものではない。第1不純物領域16は、第1絶縁層34と第1半導体層31との界面、第1半導体層31と第2絶縁層32との界面、および第2絶縁層32と第2半導体層33との界面のいずれかに形成されていればよい。第2不純物領域17は、第1絶縁層34と第1半導体層31との界面、第1半導体層31と第2絶縁層32との界面、および第2絶縁層32と第2半導体層33との界面のうち、第1不純物領域16が形成されている界面を除くいずれかに形成されていればよい。
 実施の形態1に係る光走査装置1は、第2絶縁層32と第2半導体層33との界面に形成されており、かつ積層方向に第1不純物領域16および第2不純物領域17と重なるように配置されている第3不純物領域をさらに備えていてもよい。第1不純物領域16、第2不純物領域17、および第3不純物領域は、第1導電部および第2導電部の間に電気的に並列に接続されている。このような光走査装置では、第1導電部および第2導電部の間が光走査装置1よりも低抵抗に接続される。
 実施の形態2.
 図17~図19に示されるように、実施の形態2に係る光走査装置10は、実施の形態1に係る光走査装置1と基本的に同様の構成を備え同様の効果を奏するが、2つの軸周りに駆動される反射体62を備えている点で、光走査装置1とは異なる。光走査装置10は、支持体として第1支持体66および第2支持体63を備え、駆動梁として複数(例えば2つ)の第1駆動梁64および複数(例えば2つ)の第2駆動梁65を備え、さらに駆動部として第1駆動部67および第2駆動部68を備える。
 光走査装置10は、複数(例えば4組)の第1不純物領域16および第2不純物領域17と、複数(例えば2組)の第3不純物領域18とを含む。複数の第1不純物領域16および第2不純物領域17は、反射体62、第1支持体66、および第1駆動梁64Aに配置された第1組の第1不純物領域16および第2不純物領域17と、反射体62、第1支持体66、および第1駆動梁64Bに配置された第2組の第1不純物領域16および第2不純物領域17と、第1支持体66、第2支持体63、および第2駆動梁65Aに配置された第3組の第1不純物領域16および第2不純物領域17と、第1支持体66、第2支持体63、および第2駆動梁65Bに配置された第4組の第1不純物領域16および第2不純物領域17とを含む。複数の第3不純物領域18は、第1支持体66、第2支持体63、および第2駆動梁65Aに配置された第3不純物領域18と、第1支持体66、第2支持体63、および第2駆動梁65Bに配置された第3不純物領域18とを含む。
 平面視において、各第3不純物領域18は、第1方向に沿って直線状に配置されている。各組の第3不純物領域18の第1方向の一端は、第1支持体66に配置されている。各組の第3不純物領域18の第1方向の他端は、第2支持体63に配置されている。
平面視において、第3不純物領域18の一部は、第1不純物領域16および第2不純物領域17の全体と重なるように配置されている。なお、光走査装置10において、第1不純物領域16および第2不純物領域17の構成については、光走査装置1と共通するので、これらの説明は繰返さない。
 平面視において、第1支持体66および第2支持体63は、反射体62を囲むように配置されている。平面視において、第2支持体63は、第1支持体66よりも外側に配置されている。第2配線部分39Bは、第2支持体63に配置されている。
 各第1駆動梁64A,64Bは、反射体62と第1支持体66とを接続している。各第2駆動梁65,65Bは、第1支持体66と第2支持体63とを接続する。平面視において、各第1駆動梁64A,64Bは、第2方向において反射体62を挟むように配置されている。平面視において、各第2駆動梁65A,65Bは、第2方向と直交する第1方向において反射体62を挟むように配置されている。各第1駆動梁64A,64Bの第2方向の一端は、反射体62に接続されている。各第1駆動梁64A,64Bの第1方向の他端は、第1支持体66に接続されている。各第2駆動梁65A,65Bの第1方向の一端は、第1支持体66に接続されている。各第2駆動梁65A,65Bの第1方向の他端は、第2支持体63に接続されている。
 第1駆動部67および第2駆動部68は、例えば電磁駆動式の駆動部である。第1駆動部67は、第1支持体66に対して、第1駆動梁64A,64Bを軸として、反射体62を捻じれ駆動させる。第2駆動部68は、第2支持体63に対して、第2駆動梁65A,65Bを軸として、反射体62、第1駆動梁64A,64Bおよび第1支持体66を一体として捻じれ駆動させる。
 第1駆動部67は、反射体62に配置された第1導電部としての第4配線部分71A、第5配線部分72A、および第6配線部分71Bと、第2支持体63に配置された第2導電部としての第7配線部分71C1,71C2および電極パッド48a,48bと、各第1駆動梁64A,64Bに渡されている第1不純物領域16および第2不純物領域17と、各第2駆動梁65A,65Bに渡されている第3不純物領域18と、第1支持体66に配置されている第8配線部分71D1,71D2、第9配線部分71E1,71E2、および第10配線部分72B1,72B2と、一対の磁石69とを含む。
 第1駆動部67では、電極パッド48a、第7配線部分71C1、第2駆動梁65Aに配置された第3不純物領域18、第9配線部分71E、第10配線部分72B1、第8配線部分71D1、第2駆動梁65Aに配置された第1不純物領域16および第2不純物領域17、第6配線部分71B、第5配線部分72A、および第4配線部分71Aの一端が、順に電気的に接続されている。さらに、第1駆動部67では、第4配線部分71Aの他端、第2駆動梁65Bに配置された第1不純物領域16および第2不純物領域17、第8配線部分71D2、第10配線部分72B2、第9配線部分71E2、第2駆動梁65Bに配置された第3不純物領域18、第7配線部分71C2、および電極パッド48bが、順に電気的に接続されている。
 第1駆動梁64Aに配置された第1不純物領域16および第2不純物領域17は、第8配線部分71D1および第6配線部分71Bの間に電気的に並列に接続されている。第1駆動梁64Bに配置された第1不純物領域16および第2不純物領域17は、第4配線部分71Aの他端および第8配線部分71D2の間に電気的に並列に接続されている。
 第8配線部分71D1および第6配線部分71Bは、第1駆動梁64Aに配置された第1不純物領域16および第2不純物領域17のみを介して電気的に接続されている。第4配線部分71Aの他端および第8配線部分71D2は、第1駆動梁64Bに配置された第1不純物領域16および第2不純物領域17のみを介して電気的に接続されている。
 第2駆動部68は、第1支持体66に配置された第3導電部としての第11配線部分73A、第12配線部分74、および第13配線部分73Bと、第2支持体63に配置された第4導電部としての第14配線部分73C1,73C2および電極パッド49a,49bと、各第2駆動梁65A,65Bに渡されている第1不純物領域16および第2不純物領域17と、一対の磁石69とを含む。
 第2駆動部68では、電極パッド49a、第14配線部分73C1、第2駆動梁65Aに配置された第1不純物領域16および第2不純物領域17、第11配線部分73A、第12配線部分74、第13配線部分73B、第2駆動梁65Bに配置された第1不純物領域16および第2不純物領域17、第14配線部分73C2、および電極パッド49bが、順に電気的に接続されている。
 電極パッド48a,48Bは、第1外部電源(図示せず)と電気的に接続される。電極パッド49a,49Bは、第1外部電源とは異なる第2外部電源(図示せず)と電気的に接続される。
 第2駆動梁65Aに配置された第1不純物領域16および第2不純物領域17は、第14配線部分73C1および第11配線部分73Aの一端の間に電気的に並列に接続されている。第2駆動梁65Bに配置された第1不純物領域16および第2不純物領域17は、第13配線部分73Bおよび第14配線部分73C2の間に電気的に並列に接続されている。第2駆動梁65A,65Bの各々に配置された第1不純物領域16および第2不純物領域17は、第2駆動梁65A,65Bの各々に配置された第3不純物領域18と電気的に分離されている。両者が電気的に分離されているとは、両者に異なる電位が与えられるように両者が配置されていることを意味する。
 第14配線部分73C1および第11配線部分73Aの一端は、第2駆動梁65Aに配置された第1不純物領域16および第2不純物領域17のみを介して電気的に接続されている。第13配線部分73Bおよび第14配線部分73C2は、第2駆動梁65Bに配置された第1不純物領域16および第2不純物領域17のみを介して電気的に接続されている。
 第4配線部分71A、第6配線部分71B、第7配線部分71C1,71C2、第8配線部分71D1,71D2、第9配線部分71E1,71E2は、例えば同一工程により形成されている。第4配線部分71A、第6配線部分71B、第7配線部分71C1,71C2、第8配線部分71D1,71D2、および第9配線部分71E1,71E2を総称して、第3配線71とよぶ。第3配線71は、第3絶縁層35上に配置されている。
 第5配線部分72Aおよび第10配線部分72B1,72B2は、例えば同一工程により形成されている。第5配線部分72Aおよび第10配線部分72B1,72B2を総称して、第4配線72とよぶ。第4配線72は、第1絶縁層34上に配置されており、かつ第3絶縁層35に覆われている。
 第11配線部分73A、第13配線部分73B、および第14配線部分73C1,73C2は、例えば同一工程により形成されている。第11配線部分73A、第13配線部分73B、および第14配線部分73C1,73C2を総称して、第5配線73とよぶ。第5配線73は、第3絶縁層35上に配置されている。第12配線部分74は、第1絶縁層34上に配置されており、かつ第3絶縁層35に覆われている。
 第2駆動部68は、光走査装置1の駆動部5と基本的に同様の構成を備えている。第5配線73、第12配線部分74、2組の第1不純物領域16および第2不純物領域17間の接続構造は、光走査装置1の第1配線39、第2配線37、2組の第1不純物領域16および第2不純物領域17間の接続構造と同様である。
 第1駆動部67は、光走査装置1の駆動部5と基本的に同様の構成を備えているが、以下の点で駆動部5とは異なる。第3配線71は、光走査装置1の第1配線39と基本的に同様の構成を備えているが、以下の点で第1配線39とは異なる。第4配線72は、光走査装置1の第2配線37と基本的に同様の構成を備えているが、以下の点で第2配線37とは異なる。
 図18に示されるように、第4配線部分71Aの一端は、反射体62のうち第1駆動梁64Aと接続されている部分において、第5配線部分72A、および第6配線部分71Bを介して、第1駆動梁64Aに配置された第1不純物領域16の一端と電気的に接続されている。さらに、第4配線部分71Aの一端は、反射体62のうち第1駆動梁64Aと接続されている部分において、第5配線部分72A、第6配線部分71B、およびプラグ38Aを介して、第1駆動梁64Aに配置された第2不純物領域17の一端と電気的に接続されている。
 図18に示されるように、第4配線部分71Aの他端は、反射体62のうち第1駆動梁64Bと接続されている部分において、第1駆動梁64Bに渡されている第1不純物領域16の一端と電気的に接続されている。さらに、第4配線部分71Aの他端は、反射体62のうち第1駆動梁64Bと接続されている部分において、プラグ38Bを介して、第1駆動梁64Bに渡されている第2不純物領域17の一端と電気的に接続されている。
 平面視において、各第1駆動梁64A,64Bに渡されている第1不純物領域16および第2不純物領域17は、第1方向に沿って直線状に配置されている。平面視において、各第2駆動梁65A,65Bに渡されている第1不純物領域16および第2不純物領域17は、第2方向に沿って直線状に配置されている。
 図18に示されるように、第8配線部分71D1の一端は、第1支持体66のうち第1駆動梁64Aと接続されている部分において、第1駆動梁64Aに渡されている第1不純物領域16の他端と電気的に接続されている。さらに、第8配線部分71D1の一端は、第1支持体66のうち第1駆動梁64Aと接続されている部分において、プラグ38Cを介して、第1駆動梁64Aに渡されている第2不純物領域17の他端と電気的に接続されている。
 図18に示されるように、第8配線部分71D1の他端は、第10配線部分72B1、および第9配線部分71E1、およびプラグ38Dを介して、第2駆動梁65Aに渡されている第3不純物領域18の一端と電気的に接続されている。
 図18に示されるように、第8配線部分71D2の一端は、第1支持体66のうち第1駆動梁64Bと接続されている部分において、第1駆動梁64Bに渡されている第1不純物領域16の他端と電気的に接続されている。さらに、第8配線部分71D2の一端は、第1支持体66のうち第1駆動梁64Bと接続されている部分において、プラグ38Cを介して、第1駆動梁64Bに渡されている第2不純物領域17の他端と電気的に接続されている。
 図18に示されるように、第8配線部分71D2の他端は、第10配線部分72B2、および第9配線部分71E2、およびプラグ38Dを介して、第2駆動梁65Bに渡されている第3不純物領域18の一端と電気的に接続されている。
 図18に示されるように、第7配線部分71C1の一端は、支持体3のうち第2駆動梁65Aと接続されている部分において、プラグ38Dを介して、第2駆動梁65Aに渡された第3不純物領域18の他端と電気的に接続されている。第7配線部分71C1の他端は、電極パッド48aと電気的に接続されている。
 図18に示されるように、第7配線部分71C2の一端は、支持体3のうち第2駆動梁65Bと接続されている部分において、プラグ38Dを介して、第2駆動梁65Bに渡された第3不純物領域18の他端と電気的に接続されている。第7配線部分71C2の他端は、電極パッド48bと電気的に接続されている。
 第3不純物領域18は、任意の方法によってドーパントが注入、拡散された第2半導体層33の一部領域である。
 一対の磁石69は、第1方向に対向して配置されている。一対の磁石70は、第2方向に対向して配置されている。
 反射体62は、第4配線部分71Aに流れる電流と一対の磁石69の磁力線との作用に基づくローレンツ力によって、各第1駆動梁64A,64Bを軸として捻じれ駆動(回転)するとともに、第11配線部分73Aに流れる電流と一対の磁石70の磁力線との作用に基づくローレンツ力によって、各第2駆動梁65A,65Bを軸として捻じれ駆動(回転)する。
 次に、図19を参照して、光走査装置1の断面構造を説明する。図19において、領域91は図18に示される断面線XIXa-XIXaから視た反射体62の断面領域であり、領域92は図18に示される断面線XIXb-XIXbから視た第1駆動梁64Aの断面領域であり、領域93は図18に示される断面線XIXc-XIXcから視た第2駆動梁65Aの断面領域であり、領域94は図18に示される断面線XIXd-XIXdから視た第1支持体66の断面領域であり、領域95は図18に示される断面線XIXe-XIXeから視た第2支持体63の断面領域である。
 図19に示されるように、反射体62、第1支持体66、第2支持体63、各第1駆動梁64A,64B、および各第2駆動梁65A,65Bの各々は、順に積層された第1絶縁層34、第1半導体層31(活性層)、第2絶縁層32(BOX(Buried Oxide)層)と、第1不純物領域16および第2不純物領域17とを含む。
 第1支持体66、第2支持体63、および各第2駆動梁65A,65Bの各々は、第2半導体層33(支持層)と、第3不純物領域18とをさらに含む。反射体62および各第1駆動梁64A,64Bの各々は、第3不純物領域18を含まない。
 第1半導体層31、第2絶縁層32、第2半導体層33、第1不純物領域16、第2不純物領域17、および第3不純物領域18は、後述するSOI基板51(図21参照)から形成されている。言い換えると、反射体62、第1支持体66、第2支持体63、各第1駆動梁64A,64B、各第2駆動梁65A,65B、第1駆動部67および第2駆動部68の各一部は、SOI基板から形成されている。
 図19に示されるように、反射体62、第1支持体66、第2支持体63、各第1駆動梁64A,64B、および各第2駆動梁65A,65Bの各々において、第1不純物領域16は、第1絶縁層34と第1半導体層31との界面に形成されており、第2不純物領域17は、第1半導体層31と第2絶縁層32との界面に形成されている。
 図19に示されるように、第1支持体66、第2支持体63、および各第2駆動梁65A,65Bの各々において、第3不純物領域18は、第2絶縁層32と第2半導体層33との界面に形成されている。
 第3不純物領域18は、第2半導体層33の表面から、当該表面に垂直な方向において裏面側に広がった領域である。
 平面視において、第1不純物領域16および第2不純物領域17の各々の全体は、第3不純物領域18の一部と重なるように配置されている。なお、平面視において、第1不純物領域16の少なくとも一部が、第3不純物領域18の少なくとも一部と重なるように配置されていてもよい。
 第1半導体層31および第2半導体層33は、例えば第1導電型を有している。第1不純物領域16、第2不純物領域17、および第3不純物領域18の各々は、第1導電型とは異なる第2導電型を有している。好ましくは、第1不純物領域16、第2不純物領域17、および第3不純物領域18の各不純物濃度は、1×1018atoms/cm3以上である。
 図19に示されるように、領域91,92は、図3に示される光走査装置1の領域81,92と同様の構成を有している。第4配線部分71Aおよび第6配線部分71Bは、第3絶縁層35上に形成されており、かつ第4絶縁層36に覆われている。第5配線部分72Aは、第1絶縁層34上に形成されており、かつ第3絶縁層35に覆われている。
 領域93では、第2絶縁層32上に第2半導体層33および第3不純物領域18が形成されている。領域93では、第1不純物領域16、第2不純物領域17、および第3不純物領域18のみが導電層として形成されており、第1絶縁層34および第2半導体層33上には導電層が配置されていない。
 領域94では、第1絶縁層34上に、第3絶縁層35、第11配線部分73A、第9配線部分71E1、第8配線部分71D1、および第4絶縁層36が形成されている。領域94では、第1半導体層31、第1絶縁層34、および第2絶縁層32内に、プラグ38Dが形成されている。
 領域94において、第9配線部分71E1の一部は、第3絶縁層35および第1絶縁層34を貫通してプラグ38Dに達するコンタクトホール53を埋め込むように形成されており、プラグ38Cを介して第2不純物領域17と電気的に接続されている。
 プラグ38Dは、第1半導体層31、第1絶縁層34、および第2絶縁層32を貫通するビアホール53を埋め込むように形成されている。平面視において、プラグ38Dは、第3不純物領域18において第1不純物領域16および第2不純物領域17の各々と重ならない部分と接続されている。
 反射体62および支持体3において、各ビアホール53のうち第1半導体層31を貫通している部分の内周面には、第3コンタクト領域22が形成されている。第3コンタクト領域22は、第1コンタクト領域20と基本的に同様の構成を有している。第3コンタクト領域22は、ビアホールの内周面から、当該内周面に垂直な方向に広がった領域である。第3コンタクト領域22は、第2導電型を有している。第3コンタクト領域22は、第1半導体層31とp-n接合していることにより、プラグ38Dと第1半導体層31とを電気的に分離(p-n接合分離)している。第3コンタクト領域22は、第3不純物領域18と電気的に接続されている。
 平面視において、第3不純物領域18のうちプラグ38Dと接続されている部分には、第4コンタクト領域23が形成されている。第4コンタクト領域23は、第2コンタクト領域21と基本的に同様の構成を有している。第4コンタクト領域23は、第2半導体層33の表面(第2半導体層33と第2絶縁層32との界面)から、表面に垂直な方向に広がった領域である。第4コンタクト領域23は、第2導電型を有している。第4コンタクト領域23は、第3不純物領域18と電気的に接続されている。
 <光走査装置10の製造方法>
 次に、光走査装置10の製造方法の一例を説明する。以下では、光走査装置10の製造方法について、光走査装置1の製造方法との相違点のみを説明する。
 図20に示されるように、まず、第1シリコン基板11および第2シリコン基板12を準備する。第2シリコン基板12は、第1導電型を有している。第2シリコン基板12の表面には、第2導電型を有する第3不純物領域18が形成されている。第3不純物領域18は、例えばレジストマスクを用いたイオン注入しもしくはドーパントペーストをスクリーン印刷する方法、または各ビアホールが形成された第1絶縁層34および第3絶縁層35をマスクとする気相拡散法などによって、形成されている。好ましくは、第3不純物領域18の不純物濃度は、1×1018atoms/cm3以上である。例えば、第1導電型がN型であり、第2導電型がP型である。この場合、第3不純物領域18には、Siに対してP型のドーパントとなる任意の元素が拡散していればよいが、例えばホウ素(B)が拡散している。なお、第1導電型がP型であり、第2導電型がN型であってもよい。
 次に、図21に示されるように、第1シリコン基板11と第2シリコン基板12とを第1接合膜13および第2接合膜14を介して接合する。さらに、第1シリコン基板11の表面側に位置する一部が研磨される。これにより、第1シリコン基板11から、第1半導体層31が形成される。第2シリコン基板12から、第2半導体層33が形成される。
 次に、図22に示されるように、第1半導体層31の表面側に第1不純物領域16を形成する。さらに、第1半導体層31の表面上に、第1絶縁層34を形成する。
 このようにして、図22に示されるSOI基板52が形成される。SOI基板52は、反射体62を形成するための領域91と、第1駆動梁64Aを形成するための領域92と、第2駆動梁65Aを形成するための領域93と、第1支持体66を形成するための領域94と、第2支持体63を形成するための領域95とを含む。
 次に、図23に示されるように、第1絶縁層34から第2不純物領域17に達する複数のビアホール40と、第1絶縁層34から第3不純物領域18に達する複数のビアホール53とが形成される。各ビアホール40および各ビアホール53は、例えば1つのエッチングプロセスにより同時に形成される。各ビアホール40は、プラグ38A,38B,38Cを配置するためのスルーホールであり、各ビアホール53は、プラグ38Dを配置するためのスルーホールである。
 次に、図24に示されるように、第1コンタクト領域20、第3コンタクト領域22、および第4コンタクト領域23を形成する。第1コンタクト領域20、第3コンタクト領域22、および第4コンタクト領域23は、例えば1つの注入・拡散プロセスにより同時に形成される。
 次に、図25に示されるように、各ビアホール40の内部を埋め込むプラグ38A、プラグ38B(図25に図示されない)、およびプラグ38Cと、各ビアホール53を埋め込むプラグ38Dを形成する。プラグ38A,38B,38C,38Dは、例えば1つの成膜プロセスと、1つのドライエッチングプロセスとにより、同時に形成される。
 プラグ38Dを構成する材料は、任意の導電性材料であればよいが、例えばチタン(Ti)およびタングステン(W)の少なくともいずれかを含む。プラグ38Dは、プラグ38A,38B,38Cと同様に、例えば、Ti層、窒化チタン(TiN)層、およびW層が順に積層した積層体である。プラグ38Dを構成する材料は、例えばポリシリコンを含んでいてもよい。
 次に、図26に示されるように、第1絶縁層34上に第4配線72および第12配線部分74(図26に図示されない)を形成する。さらに第1絶縁層34、プラグ38A,38B,38C,38D、第4配線72、および第12配線部分74上に、第3絶縁層35を形成する。具体的には、第1絶縁層34、プラグ38A,38B,38C,38D上に、第4配線72および第12配線部分74を構成する導電性材料を成膜する。次に、ドライエッチングプロセスによって導電性材料から成る膜をパターニングし、第4配線72および第12配線部分74を形成する。次に、第4配線72および第12配線部分74を覆うように、第3絶縁層35を成膜する。
 第4配線72および第12配線部分74は、光走査装置1の第2配線37と同様に形成され得る。第4配線72および第12配線部分74を構成する材料は、任意の導電性材料であればよいが、例えばポリシリコンおよび金属シリサイドの少なくともいずれかを含む。上記ポリシリコンは、例えば高濃度のリン(P)およびホウ素(B)の少なくともいずれかを含む。上記金属シリサイドは、例えばタングステンシリサイド(WSi2)、モリブデンシリサイド(MoSi2)、タンタルシリサイド(TaSi2)、およびチタンシリサイド(TiSi2)から成る群から選択される少なくとも1つを含む。第4配線72および第12配線部分74の厚みは、例えば0.1μm以上5.0μm以下であり、好ましくは0.1μm以上1.0μm以下である。
 次に、図27に示されるように、第3絶縁層35および第1絶縁層34を貫通するコンタクトホール41と、第3絶縁層35を貫通するコンタクトホール42,43、およびビアホール53とを形成する。さらに、第1不純物領域16に第2コンタクト領域21を形成する。
 ビアホール53は、第9配線部分71E1をプラグ38Dに電気的に接続するためのスルーホールである。ビアホール53は、例えばコンタクトホール41,42,43と同一のドライエッチングプロセスにより同時に形成される。
 次に、図28に示されるように、第3絶縁層35上に、第3配線71を形成する。第3配線71は、光走査装置1の第1配線39と同様に形成され得る。第3配線71を構成する材料は、任意の導電性材料であればよいが、例えば、Ti、アルミニウム(Al)、および銅(Cu)の少なくともいずれかを含む。第3配線71は、例えば、第3絶縁層35、第4配線72、および第2コンタクト領域21等の下地に対して高い密着性を有する材料から成る第1層、高い電気伝導性を有する材料から成る第2層、および高い耐腐食性を有する材料からなる第3層が順に積層した積層体である。
 次に、図29に示されるように、第4絶縁層36を形成する。
 このようにして、SOI基板52上に、第1駆動部67および第2駆動部68(図17参照)が形成される。
 次に、図30に示されるように、領域91の第4絶縁層36上に、反射膜45を形成する。
 次に、図31に示されるように、ドライエッチングプロセスにより、第4絶縁層36、第3絶縁層35、第1絶縁層34、第1半導体層31、および第2絶縁層32をパターニングする。
 次に、図32に示されるように、写真製版によりエッチングマスクを形成した後、ドライエッチングプロセスにより、第2半導体層33をパターニングする。これにより、SOI基板52から、反射体62、第1支持体66、第2支持体63、複数の第1駆動梁64A,64B、および複数の第2駆動梁65A,65Bを含む構造体が形成される。
 反射体62および第2駆動梁65A,65Bの剛性を高めるために、反射体62および第2駆動梁65A,65Bの各第2絶縁層32上にはリブ47が形成される。
 次に、反射体62、第1支持体66、第2支持体63、複数の第1駆動梁64A,64B、および複数の第2駆動梁65A,65Bを含む構造体を含む構造体を、SOI基板52からチップとして取り出す。このようにして、図17~図19に示される光走査装置1が製造される。
 光走査装置10でも、光走査装置1と同様に、第1不純物領域16および第2不純物領域17が、第1導電部と第2導電部との間に電気的に並列に接続されている。そのため、光走査装置10は、光走査装置1と同様の効果を奏することができる。
 さらに、光走査装置10では、第2駆動梁65A,65Bに配置された第3不純物領域18が、第2駆動梁65A,65Bに配置された第1不純物領域16および第2不純物領域17の各々と電気的に分離されているため、前者を第1駆動部67の一部として、後者を第2駆動部68の一部として構成することにより、反射体62を2つの軸周りに駆動し得る。
 <変形例>
 実施の形態2に係る光走査装置10の第2駆動梁65A,65Bの各々は、第3不純物領域18に加え、第3不純物領域18と積層方向に距離を隔てて配置された第4不純物領域をさらに含んでいてもよい。第3不純物領域18および第4不純物領域は、第1駆動部67において、第1導電部と第2導電部との間に電気的に並列に接続されていてもよい。この場合、第4不純物領域は、例えば、第2半導体層33の裏面と当該裏面上に形成された第5絶縁層との界面に形成されていてもよい。
 実施の形態1,2に係る光走査装置1,10は、電磁駆動式の駆動部5、または第1駆動部67および第2駆動部68に代えて、圧電駆動型または静電駆動型の駆動部を備えていてもよい。
 圧電駆動方式の駆動部は、各駆動梁の一部分に配置された圧電膜と、各駆動梁の他の部分に配置されておりかつ圧電膜と電気的に接続された第1不純物領域および第2不純物領域とを含む。第1不純物領域および第2不純物領域は、第1絶縁層34と第1半導体層31との界面、第1半導体層31と第2絶縁層32との界面、および第2絶縁層32と第2半導体層33との界面のいずれかに形成されている。
 圧電膜は、電気信号を応力に変換する機能を有しており、各駆動梁の表面に形成されている。圧電膜として、たとえば、チタン酸ジルコン酸鉛(PZT:Pb(Zr,Ti)O)または窒化アルミニウム(AlN)等が適用される。圧電膜に電圧を印可することで膜応力が発生し、逆圧電効果によって駆動梁が変形する。駆動梁が変形することで反射体が駆動する。
 静電駆動方式の駆動部は、固定櫛歯電極と、可動櫛歯電極と、少なくとも可動櫛歯電極と電気的に接続された第1不純物領域および第2不純物領域とを含む。光走査装置1において、固定櫛歯電極は支持体3に形成され、可動櫛歯電極は反射体2に形成される。また、光走査装置10において、固定櫛歯電極は第1支持体66および第2支持体63の各々に形成され、可動櫛歯電極は反射体62および第1支持体66の各々に形成される。固定櫛歯電極に印可される電圧と可動櫛歯電極に印可される電圧とによって生じる電荷の静電力によって、各駆動梁を軸として反射体が捻じれ駆動する。
 実施の形態1,2に係る光走査装置1,10は、本実施の形態に係るMEMS素子の一例である。本実施の形態に係るMEMS素子は、圧力センサ素子、赤外線センサ素子などにも適用され得る。この場合、第1不純物領域16、第2不純物領域17、および第3不純物領域18は、圧電素子と電気的に接続される配線部、または赤外線域に感度を有する光電素子(受光素子)もしくは熱電素子と電気的に接続される配線部の少なくとも一部を構成する。
 実施の形態3.
 ここでは、各実施の形態において説明した光走査装置1,10を適用した測距装置について説明する。
 測距装置は、光源から対象物に向けて光を照射し、その対象物によって反射された光を受光することによって、光源から対象物までの距離を測定する装置である。対象物によって反射された光は戻り光と呼ばれる。
 近年、自動車の自動運転においては、たとえば、レーザ光を使用した測距装置が適用されている。測距装置では、レーザ光を照射した際に、反射光が受光されるか否かによって、障害物の有無が検出される。また、測距装置では、レーザ光の発光タイミングと反射光の受光タイミングとの時間差に基づいて、障害物までの距離が算出される。
 以下、実施の形態3に係る測距装置について説明する。図33に、測距装置101を搭載した車両117を模式的に示す。図33に示すように、測距装置101は、たとえば、車両117の前面に設置される。測距装置101は、前方の対象物119を検出する。測距装置101は、車両117から対象物119までの距離を算出する。対象物119とは、たとえば、他の車両、自転車または歩行者等である。測距装置101では、出射光121を出射し、対象物119からの反射光125(図34参照)が検出される。測距装置101では、検出された反射光125に基づいて距離画像が生成される。
 (測距装置の全体構成)
 図34に、測距装置101の構成を模式的に示す。測距装置101は、複数の光源103、レンズ123、ミラー105(出射側)、ミラー127(受光側)、受光部107および制御部109を備えている。ミラー105として、たとえば、実施の形態1等において説明した光走査装置1が適用されている。これらの光学系は、筐体111内に収容されている。筐体111には、窓113が設けられている。以下、各部について、具体的に説明する。
 (光源)
 光源103は、光115を出射する。光源103は、たとえば、レーザ光源等である。測距装置101では、複数の光源103を備えることができる。図34では、2つの光源103が示されているが、一つの光源でもよい。
 (光)
 光115は、光源103から出射されたレーザ光である。レーザ光の波長は、たとえば、870nm~1500nm程度である。
 (レンズ)
 レンズ123は、光源103から出射された光115の配光を変える。配光とは、光源から各方向に出射される光の空間的分布をいう。レンズ123は、測距装置101から出射される出射光121が平行光となるように配光を変える。レンズ123は、たとえば、凸レンズ、シリンドリカルレンズまたはトロイダルレンズ等である。レンズ123としては、2枚以上の複数枚のレンズを用いてもよい。なお、測距装置101から出射光121が平行光として出射されるのであれば、レンズ123は省いてもよい。
 (ミラー)
 ミラー105は、実施の形態1または2に係る光走査装置1,10の反射体2,62の反射面45a(図1,17参照)である。ミラー105は、光源103から出射され、レンズ123を透過した光115を反射する。ミラー105で反射された光115は、出射光121として、測距装置101から出射される。
 ミラー105となる反射面45aを有する反射体2,62は、各駆動梁4,64,65を軸として捻じれ駆動(回転)する(図1,17参照)。捻じれ駆動は往復動作である。ミラー105の捻じれ駆動によって、出射光121は、二次元に走査されることになる。複数の光源103から出射された光115は、ミラー105によって、それぞれ異なる方向に反射される。
 (出射光)
 出射光121は、測距装置101から出射されるレーザ光である。出射光121には、複数の光源103から出射されてミラー105で反射した光115を含む。出射光121は、平行光とされる。出射光121のビームが最も絞られたビームウエストは、たとえば、60m先に設定される。出射光121は、パルス光である。パルス幅は、たとえば、1ns~10nsである。出射光121は、対象物119に照射される。
 (反射光)
 反射光125は、出射光121が対象物119に照射されて、対象物119において反射した光のうち、対象物119から測距装置101へ向かって進む光(成分)である。
 (受光部)
 受光部107は、光を検知する。受光部107は、たとえば、光を検出する受光素子を備えている。受光素子は、たとえば、フォトダイオードまたはアバランシェフォトダイオード等である。受光部107では、対象物119から測距装置101へ向かって進み、ミラー105およびミラー127において反射した反射光125が検知される。
 なお、ミラー105において反射した反射光125は、光源103に向かって進むため、受光部107を光源103の近傍に配置してもよい。ミラー127を配置することで、受光部107を光源103から離れた位置に配置することができる。受光部107には、反射光125を集光するレンズ(図示せず)を配置してもよい。
 (ミラー)
 ミラー127は、ミラー105において反射された反射光125を受光部107へ向けて反射する。ミラー127は、光源103から出射された光115が通過するように、たとえば、中心に貫通穴が形成された態様のミラーが望ましい。また、ミラー127として、光源103から出射された光115の光路から外れた位置に配置した1枚または複数枚のミラーでもよい。さらに、ミラー127として、照射された光の一部を透過し、一部を反射する、ハーフミラーまたはビームスプリッターでもよい。また、ミラー127として、集光機能を備えていてもよい。
 (制御部)
 制御部109は、光源103、ミラー105、受光部107を含む測距装置101の動作を制御する。制御部109は、光源103から出射する、たとえば、パルス状の光115の出射タイミングを制御するとともに、その出射タイミングを検知する。制御部109は、ミラー105の駆動を制御するとともに、ミラー105の傾き角度および法線の角度を検知する。制御部109は、受光部107の受光状況を検知する。
 (筐体)
 筐体111は、測距装置101の光学系を収容した外装箱である。筐体111の内部には、複数の光源103、ミラー105および受光部107等を含む光学系が収容されている。筐体111は、遮光性を有している。筐体111の内側は、迷光を吸収するために黒色であることが望ましい。筐体111には、出射光121と反射光125とが通り抜ける窓113が設けられている。
 (窓)
 窓113は開口であり、出射光121は窓113から対象物119へ向けて出射される。反射光125は窓113から筐体111内に入射する。窓113は、筐体111の外部からの光を遮蔽することが望ましい。窓113には、透過させる光の波長に対応した波長特性を有する窓材が装着されている。窓材として、光115を透過する波長特性を有する窓材が装着されている。
 なお、出射光121の光路と反射光125の光路とが異なる光学系とし、窓113として、出射光121用の窓と、反射光125用の窓との複数の窓を設けるようにしてもよい。窓113として、光の集光機能を備えるようにしてもよいし、光の発散機能を備えるようにしてもよい。
 (測距装置の動作)
 次に、測距装置101の動作の一例について説明する。図34に示すように、光源103から出射した光115は、レンズ123において配光が変更される。レンズ123を透過した光115は、たとえば、平行光になる。平行光となった光115は、ミラー127を透過するか、ミラー127に設けられた貫通穴(図示せず)を通り抜けて、ミラー105において反射される。
 ミラー105で反射された光115は、出射光121として、測距装置101から対象物119へ向けて出射される。ここで、ミラー105は、光走査装置1,10(図1,17参照)の反射体2,62であり、光115は、反射体2,62の捻じれ駆動によって二次元または三次元に走査される。二次元または三次元に走査された光115は、出射光121として窓113から対象物119へ向けて出射される。
 対象物119に照射された出射光121は、対象物119において反射される。反射された反射光のうち、一部の反射光125は、窓113から測距装置101の筐体111内に入射する。筐体111内に入射した反射光125は、ミラー105で反射し、さらに、ミラー127で反射して受光部107に入射する。受光部107では、入射した反射光125が検知される。制御部109では、光源103から光115が出射されてから受光部107に検知されるまでの時間が計測される。制御部109では、計測された時間に基づいて、車両117から対象物119までの距離が算出される。
 制御部109では、捻じれ駆動するミラー105(反射体2,62)の法線の方向を検出する。この場合には、たとえば、ミラー105の捻じれ駆動の周期を検知するセンサを用いることができる。また、制御部109は、ミラー105の駆動信号から法線の方向を検出することができる。制御部109では、光源103の位置とミラー105の法線の方向とに基づいて、出射光121の出射方向が算出される。
 制御部109では、出射光121の出射方向と対象物119までの距離とに基づいて、車両117に対して対象物119が位置する方向と距離とが算出される。制御部109では、時々刻々走査されている出射光121と検知される反射光125とに基づいて、車両117に対して対象物119が位置する方向と距離とが算出されることで、距離画像が取得される。
 なお、上述した測距装置101では、出射光121の光学系と反射光125の光学系とを同じ光学系としたが、反射光125の光学系を、出射光121の光学系とは別の光学系としてもよい。このような光学系であっても、出射光121と検知される反射光125とに基づいて対象物までの距離を算出することができる。さらに、時々刻々走査されている出射光121と検知される反射光125とに基づいて、対象物119を含む測距装置101(車両117)の周辺の距離画像を取得することができる。
 今回開示された実施の形態は例示であってこれに制限されるものではない。本開示は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
 1,10 光走査装置、2,62 反射体、3 支持体、4,4A,4B,64,64A,64B,65,65A,65B 駆動梁、5 駆動部、6,69,70 磁石、11 第1シリコン基板、12 第2シリコン基板、13 第1接合膜、14 第2接合膜、15 アライメントマーク、16 第1不純物領域、17 第2不純物領域、18 第3不純物領域、20 第1コンタクト領域、21 第2コンタクト領域、22 第3コンタクト領域、23 第4コンタクト領域、31 第1半導体層、32 第2絶縁層、33 第2半導体層、34 第1絶縁層、35 第3絶縁層、36 第4絶縁層、37 第2配線、38A,38B,38C,38D プラグ、39 第1配線、39A 第1配線部分、39B 第2配線部分、39C 第3配線部分、40,53 ビアホール、41,42,43,44,53 コンタクトホール、44a,44b,48B,48a,48b,49B,49a,49b 電極パッド、45 反射膜、45a 反射面、46 側壁面、47 リブ、51,52 SOI基板、63 第2支持体、66 第1支持体、67 第1駆動部、68 第2駆動部、71 第3配線、71A 第4配線部分、71B 第6配線部分、71C1,71C2 第7配線部分、71D1,71D2 第8配線部分、71E1,71E,71E2 第9配線部分、72 第4配線、72A 第5配線部分、72B2,72B1 第10配線部分、73 第5配線、73A 第11配線部分、73B 第13配線部分、73C1,73C2 第14配線部分、74 第12配線部分、101 測距装置、103 光源、105,127 ミラー、107 受光部、109 制御部、111 筐体、113 窓、115 光、117 車両、119 対象物、121 出射光、123 レンズ、125 反射光。

Claims (15)

  1.  順に積層された第1絶縁層、活性層、第2絶縁層、および支持層と、
     前記第1絶縁層と前記活性層との界面、前記活性層と前記第2絶縁層との界面、および前記第2絶縁層と前記支持層との界面のいずれかに形成されており、かつ前記第1絶縁層、前記活性層、前記第2絶縁層、および前記支持層の積層方向に距離を隔てて配置されている第1不純物領域および第2不純物領域と、
     前記第1絶縁層上に距離を隔てて配置されている第1導電部および第2導電部とを備え、
     前記第1不純物領域および前記第2不純物領域は、前記第1導電部および前記第2導電部の間に電気的に並列に接続されている、MEMS素子。
  2.  前記第1不純物領域および前記第2不純物領域は、前記積層方向に重なるように配置されている、請求項1に記載のMEMS素子。
  3.  前記第1絶縁層と前記活性層との界面、前記活性層と前記第2絶縁層との界面、および前記第2絶縁層と前記支持層との界面のいずれかに形成されており、かつ前記積層方向に前記第1不純物領域および前記第2不純物領域と重なるように配置されている第3不純物領域をさらに備え、
     前記第1不純物領域、前記第2不純物領域、および前記第3不純物領域は、前記第1導電部および前記第2導電部の間に電気的に並列に接続されている、請求項1または2に記載のMEMS素子。
  4.  前記第1絶縁層と前記活性層との界面、前記活性層と前記第2絶縁層との界面、および前記第2絶縁層と前記支持層との界面のいずれかに形成されており、かつ前記積層方向に前記第1不純物領域および前記第2不純物領域と重なるように配置されている第4不純物領域をさらに備え、
     前記第4不純物領域は、前記第1不純物領域、前記第2不純物領域、前記第1導電部、および前記第2導電部とは電気的に分離されている、請求項1~3のいずれか1項に記載のMEMS素子。
  5.  前記活性層には、前記第1導電部と前記第2不純物領域とを接続するための第1ビアホールと、前記第2導電部と前記第2不純物領域とを接続するための第2ビアホールとが形成されており、
     前記活性層は、第1導電型を有し、
     前記第2不純物領域は、前記第1導電型とは異なる第2導電型を有し、
     前記第1ビアホールおよび前記第2ビアホールの各内周面に形成されており、かつ前記第2導電型を有するコンタクト領域をさらに備える、請求項1~4のいずれか1項に記載のMEMS素子。
  6.  前記第1不純物領域の不純物濃度、および前記第2不純物領域の不純物濃度は、1×1018atoms/cm3以上である、請求項1~5のいずれか1項に記載のMEMS素子。
  7.  前記活性層の前記積層方向の厚さは、10μm以上である、請求項1~6のいずれか1項に記載のMEMS素子。
  8.  前記第1絶縁層、前記活性層、前記第2絶縁層、および前記第1導電部を含み、前記第1絶縁層上に前記第1導電部と並んで配置された反射面を有する反射体と、
     前記第1絶縁層、前記活性層、前記第2絶縁層、および前記第2導電部を含み、前記反射体と距離を隔てて配置された支持体と、
     前記第1絶縁層、前記活性層、前記第2絶縁層、前記第1不純物領域、および前記第2不純物領域の各々の残部を含み、前記反射体と前記支持体とを接続する駆動梁とを備える、請求項1~7のいずれか1項に記載のMEMS素子。
  9.  前記駆動梁の前記第1絶縁層および前記第2絶縁層上には、導電層が配置されていない、請求項8に記載のMEMS素子。
  10.  反射面を有する反射体と、
     前記反射体と距離を隔てて配置された支持体と、
     前記反射体と前記支持体とを接続する駆動梁と、
     前記支持体に対して、前記駆動梁を軸として、前記反射体を捻じれ駆動させる駆動部とを備え、
     前記駆動部は、前記反射体に配置された第1導電部と、前記支持体に配置された第2導電部と、少なくとも前記駆動梁に配置されており、かつ前記第1導電部と前記第2導電部との間を接続する配線部とを含み、
     前記駆動梁は、
      順に積層された第1絶縁層、半導体層、および第2絶縁層と、
      前記第1絶縁層と前記半導体層との界面に形成されている第1不純物領域と、
      前記半導体層と前記第2絶縁層との界面に形成されている第2不純物領域とを含み、
     前記第1不純物領域および前記第2不純物領域は、前記配線部の少なくとも一部を構成しており、前記第1導電部および前記第2導電部の間に電気的に並列に接続されている、光走査装置。
  11.  前記反射体、前記支持体、および前記駆動梁の各々は、
     前記第2絶縁層に対して前記半導体層とは反対側に配置され、かつ前記第2絶縁層と接する支持層と、
     前記第2絶縁層と前記支持層との界面に形成された第3不純物領域をさらに含み、
     前記配線部は、前記第3不純物領域をさらに含み、
     前記第1不純物領域、前記第2不純物領域、および前記第3不純物領域は、前記第1導電部および前記第2導電部の間に電気的に並列に接続されている、請求項10に記載の光走査装置。
  12.  前記支持体は、
      平面視において前記反射体を囲むように配置されている第1支持体と、
      平面視において前記第1支持体よりも外側に配置されており、前記第2導電部が配置された第2支持体とを含み、
     前記駆動梁は、
      前記反射体と前記第1支持体とを接続する第1駆動梁と、
      前記第1支持体と前記第2支持体とを接続する第2駆動梁とを含み、
     前記駆動部は、前記第1駆動梁を軸として、前記反射体を捻じれ駆動させる第1駆動部と、前記第2駆動梁を軸として、前記反射体および前記第1支持体を捻じれ駆動させる第2駆動部とを含み、
     前記第1駆動部は、前記反射体に配置された前記第1導電部と、前記第2支持体に配置された前記第2導電部と、少なくとも前記第1駆動梁および前記第2駆動梁の各々に配置されており、かつ前記第1導電部と前記第2導電部との間を接続する第1配線部とを含み、
     前記第2駆動部は、前記第1支持体に配置された第3導電部と、前記第2支持体に配置された第4導電部と、少なくとも前記第2駆動梁に配置されており、かつ前記第3導電部と前記第4導電部との間を接続する第2配線部とを含み、
     前記反射体、前記第1駆動梁、前記第1支持体、前記第2駆動梁、および前記第2支持体の各々は、前記第1絶縁層、前記第1不純物領域、前記半導体層、前記第2不純物領域、および前記第2絶縁層を含み、
     前記第1支持体、前記第2駆動梁、および前記第2支持体の各々は、
      前記第2絶縁層に対して前記半導体層とは反対側に配置され、かつ前記第2絶縁層と接する支持層と、
      前記第2絶縁層と前記支持層との界面に形成された第4不純物領域をさらに含み、
     前記第4不純物領域は、前記第1不純物領域、前記第2不純物領域、前記第1導電部、および前記第2導電部とは電気的に分離されており、
     前記第1配線部は、前記第1不純物領域および前記第2不純物領域を含み、
     前記第2配線部は、前記第4不純物領域を含む、請求項10に記載の光走査装置。
  13.  前記駆動梁の前記第1絶縁層および前記第2絶縁層上には、導電層が配置されていない、請求項10~12のいずれか1項に記載の光走査装置。
  14.  請求項10~13のいずれか1項に記載の光走査装置を適用した測距装置であって、
     前記光走査装置に向けて光を出射する光源と、
     対象物に向けて前記光を反射する前記光走査装置と、
     前記対象物において反射した前記光を検出する光検出器と、
     前記光走査装置の動作の制御を含む制御部とを備える、測距装置。
  15.  順に積層された第1絶縁層、活性層、第2絶縁層、および支持層と、前記第1絶縁層と前記活性層との界面、前記活性層と前記第2絶縁層との界面、および前記第2絶縁層と前記支持層との界面のいずれかに形成されており、かつ前記第1絶縁層、前記活性層、前記第2絶縁層、および前記支持層の積層方向に距離を隔てて配置されている第1不純物領域および第2不純物領域とを含むSOI基板を準備する工程と、
     前記第1絶縁層上に配置されており、かつ前記第1不純物領域および前記第2不純物領域の各々と接続されている第1導電部と、前記第1絶縁層上に前記第1導電部と距離を隔てて配置されており、かつ前記第1不純物領域および前記第2不純物領域の各々を介して前記第1導電部と接続されている第2導電部とを形成する工程とを備え、
     前記SOI基板を準備する工程は、
      前記活性層の第1面に前記第2不純物領域を形成する工程と、
      前記第2不純物領域が形成された前記第1面および前記支持層の第2面の少なくともいずれかの上に、絶縁膜を形成する工程と、
      前記絶縁膜を介して前記活性層と前記支持層とを貼り合わせる工程とを含む、MEMS素子の製造方法。
PCT/JP2021/005040 2021-02-10 2021-02-10 Mems素子、光走査装置、測距装置およびmems素子の製造方法 WO2022172372A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2021/005040 WO2022172372A1 (ja) 2021-02-10 2021-02-10 Mems素子、光走査装置、測距装置およびmems素子の製造方法
JP2022581089A JPWO2022172372A1 (ja) 2021-02-10 2021-02-10
DE112021007048.7T DE112021007048T5 (de) 2021-02-10 2021-02-10 Mems-element, optische abtasteinrichtung, abstands-messeinrichtung, sowie herstellungsverfahren für mems-elemente
CN202180092973.0A CN116888065A (zh) 2021-02-10 2021-02-10 Mems元件、光扫描装置、测距装置以及mems元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/005040 WO2022172372A1 (ja) 2021-02-10 2021-02-10 Mems素子、光走査装置、測距装置およびmems素子の製造方法

Publications (1)

Publication Number Publication Date
WO2022172372A1 true WO2022172372A1 (ja) 2022-08-18

Family

ID=82838495

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/005040 WO2022172372A1 (ja) 2021-02-10 2021-02-10 Mems素子、光走査装置、測距装置およびmems素子の製造方法

Country Status (4)

Country Link
JP (1) JPWO2022172372A1 (ja)
CN (1) CN116888065A (ja)
DE (1) DE112021007048T5 (ja)
WO (1) WO2022172372A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186975A (ja) * 1994-12-28 1996-07-16 Nippon Signal Co Ltd:The 電磁アクチュエータ及びその製造方法
WO2004103892A1 (ja) * 2003-04-25 2004-12-02 Fujitsu Limited マイクロ構造体の製造方法およびマイクロ構造体
JP2010098905A (ja) * 2008-10-20 2010-04-30 Nippon Signal Co Ltd:The プレーナ型アクチュエータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186975A (ja) * 1994-12-28 1996-07-16 Nippon Signal Co Ltd:The 電磁アクチュエータ及びその製造方法
WO2004103892A1 (ja) * 2003-04-25 2004-12-02 Fujitsu Limited マイクロ構造体の製造方法およびマイクロ構造体
JP2010098905A (ja) * 2008-10-20 2010-04-30 Nippon Signal Co Ltd:The プレーナ型アクチュエータ

Also Published As

Publication number Publication date
JPWO2022172372A1 (ja) 2022-08-18
DE112021007048T5 (de) 2024-02-22
CN116888065A (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
CN112672260B (zh) 换能器、包括换能器的mems设备及用于制造换能器的方法
JP5486312B2 (ja) 封入能力を有するマイクロミラーアクチュエータ及びその製造方法
US7078778B2 (en) Micromechanical device
JP6465145B2 (ja) 光学デバイスおよびその製造方法
JP4949254B2 (ja) アクチュエータ
TWI411064B (zh) Microelectromechanical system
JP5344035B2 (ja) マイクロ可動素子アレイおよび通信機器
EP3343266A1 (en) Micro-electro-mechanical device with a movable structure, in particular micromirror, and manufacturing process thereof
JPWO2008069176A1 (ja) アクチュエータ
JPH1090298A (ja) 光学半導体素子およびその製造方法
US20140376069A1 (en) Micro-electromechanical reflector and method for manufacturing a micro-electromechanical reflector
JP2011112803A (ja) Mems光スキャナ
WO2022172372A1 (ja) Mems素子、光走査装置、測距装置およびmems素子の製造方法
JPH11305162A (ja) 光スキャナ
US20230047188A1 (en) Optical scanning device, distance measuring device, and method for manufacturing optical scanning device
US20220326353A1 (en) Photocurrent noise suppression for mirror assembly
JP6899974B1 (ja) 光走査装置およびその製造方法ならびに測距装置
Wolter et al. Improved layout for a resonant 2D micro scanning mirror with low operation voltages
US9244269B2 (en) Micro movable device and optical switching apparatus
CN114814290A (zh) 一种三轴闭环加速度传感器及其监测系统和方法
JP2018146263A (ja) 光検出器
US20140376070A1 (en) Micro-electromechanical reflector and method for manufacturing a micro-electromechanical reflector
JP2011091318A (ja) 発電デバイス
US20220326354A1 (en) Photocurrent noise suppression for mirror assembly
JP7105934B2 (ja) Memsミラー装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21925625

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022581089

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180092973.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021007048

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21925625

Country of ref document: EP

Kind code of ref document: A1