WO2022168802A1 - 電子部品、電子部品の製造方法、フィルタモジュール及び電子機器 - Google Patents

電子部品、電子部品の製造方法、フィルタモジュール及び電子機器 Download PDF

Info

Publication number
WO2022168802A1
WO2022168802A1 PCT/JP2022/003666 JP2022003666W WO2022168802A1 WO 2022168802 A1 WO2022168802 A1 WO 2022168802A1 JP 2022003666 W JP2022003666 W JP 2022003666W WO 2022168802 A1 WO2022168802 A1 WO 2022168802A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor pattern
insulator layer
pattern
conductor
electronic component
Prior art date
Application number
PCT/JP2022/003666
Other languages
English (en)
French (fr)
Inventor
智慶 樋江井
賢太郎 三川
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202280010812.7A priority Critical patent/CN116746056A/zh
Priority to JP2022579537A priority patent/JPWO2022168802A1/ja
Publication of WO2022168802A1 publication Critical patent/WO2022168802A1/ja
Priority to US18/220,894 priority patent/US20230352227A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present invention relates to an electronic component including an inductor and a capacitor, a method for manufacturing this electronic component, a filter module including the electronic component, and an electronic device including the same.
  • a conductor layer for forming an inductor and a conductor layer for forming a capacitor are formed in the same layer.
  • conductor layers for forming inductors formed in different layers are connected in parallel.
  • An electronic component as an example of the present disclosure includes a first insulator layer formed with a first conductor pattern for forming an inductor and a first electrode pattern for forming a capacitor, and a second conductor pattern for forming the inductor. and a second insulator layer on which a second electrode pattern for forming the capacitor is formed.
  • a capacitor is formed by the first electrode pattern and the second electrode pattern facing each other with the second insulator layer interposed therebetween, and the second conductor pattern is electrically connected along the first conductor pattern. characterized by
  • the occupation ratio of the inductor-forming conductors per unit volume is high. Therefore, an inductor with a high Q value can be obtained.
  • the first electrode pattern and the second electrode pattern for capacitor formation face each other with a single insulating layer interposed therebetween, the occupancy rate of the capacitor formation electrode obtained per unit volume is not lowered.
  • a method for manufacturing an electronic component as an example of the present invention includes the step of simultaneously forming a first conductor pattern for forming an inductor and a first electrode pattern for forming a capacitor on a first insulator layer; forming a second insulator layer on the surface of the insulator layer on which the first conductor pattern is formed, the second insulator layer having an opening above the first conductor pattern; forming the second conductor pattern for forming the inductor, and forming the second electrode pattern for forming the capacitor at a position facing the first electrode pattern through the second insulator layer. characterized by
  • the second electrode pattern and the second conductor pattern can be simultaneously formed on the second insulator layer and in the opening, so that the electronic component can be manufactured with a small number of steps.
  • a filter module as an example of the present disclosure includes the electronic component described in (A) and an inductor or a capacitor connected to the inductor or the capacitor of the electronic component.
  • An electronic device as an example of the present disclosure includes the electronic component described in (A) or the filter module described in (C).
  • an electronic component that is small and has an inductor with a high Q value as well as a capacitor, a method for manufacturing this electronic component, a filter module that includes this electronic component, and an electronic device that includes it.
  • FIG. 1 is an exploded plan view of an electronic component 11 according to the first embodiment.
  • 2(A) is a plan view of the electronic component 11
  • FIG. 2(B) is a cross-sectional view of the XX portion in FIG. 2(A)
  • FIG. 3 is a circuit diagram of the electronic component 11.
  • FIG. 4 is a circuit diagram of the filter module according to the first embodiment.
  • 5(A), 5(B), and 5(C) are cross-sectional views at each stage in the step of forming the first conductor pattern and the first electrode pattern.
  • 6A, 6B, and 6C are cross-sectional views at each stage in the process of forming the second insulator layer S2.
  • FIG. 7(A), 7(B), 7(C), and 7(D) show a first conductor pattern, a second conductor pattern, a first electrode pattern, a second electrode pattern, and a third insulator layer.
  • 3A and 3B are cross-sectional views at each stage in the formation process of FIG. 8A, 8B, and 8C are cross-sectional views of the electronic component when the line widths of the first conductor pattern LC11 and the second conductor pattern CL12 are made equal.
  • 9A and 9B are cross-sectional views showing examples of the positional relationship between the first conductor pattern CL11 and the second conductor pattern CL12.
  • FIG. 10 is an exploded plan view of an electronic component 12A according to the second embodiment.
  • FIG. 10 is an exploded plan view of an electronic component 12A according to the second embodiment.
  • FIG. 11(A) is a plan view of the electronic component 12A
  • FIG. 11(B) is a sectional view taken along the line XX in FIG. 11(A).
  • FIG. 12 is an exploded plan view of another electronic component 12B according to the second embodiment.
  • FIG. 13(A) is a plan view of the electronic component 12B
  • FIG. 13(B) is a sectional view taken along the line XX in FIG. 13(A).
  • FIG. 14 is a perspective view of the filter module 13 according to the third embodiment.
  • FIG. 15 is an exploded plan view showing each insulating layer of the filter module 13 and conductor patterns formed thereon.
  • FIG. 16 is a circuit diagram of the filter module 13. As shown in FIG. FIG. FIG.
  • FIG. 17 is an exploded plan view showing each insulator layer and conductor patterns formed thereon of another filter module according to the third embodiment.
  • FIG. 18 is an exploded plan view showing each insulator layer and conductor patterns formed thereon of another filter module according to the third embodiment.
  • 19(A), 19(B), 19(C), 19(D), and 19(E) schematically show a joint structure of a plurality of conductor patterns and via conductors V for forming an inductor.
  • FIG. 4 is a diagram showing;
  • FIG. 20 is a block diagram showing the configuration of an electronic device 201 according to the fifth embodiment.
  • FIG. 1 is an exploded plan view of an electronic component 11 according to the first embodiment.
  • 2(A) is a plan view of the electronic component 11
  • FIG. 2(B) is a cross-sectional view of the XX portion in FIG. 2(A)
  • the electronic component 11 includes a first insulator layer S1, a second insulator layer S2 and a third insulator layer S3.
  • a terminal electrode is formed on the lower surface of the first insulator layer S1.
  • a first conductor pattern CL11 for forming an inductor and a first electrode pattern EC11 for forming a capacitor are formed on the upper surface of the first insulator layer S1.
  • a second conductor pattern CL12 for forming an inductor and a second electrode pattern EC12 for forming a capacitor are formed on the upper surface of the second insulator layer S2.
  • the second conductor pattern CL12 is also formed inside the second insulator layer S2.
  • the second conductor pattern CL12 has a portion formed on the upper surface of the second insulator layer S2 and a portion formed inside the second insulator layer S2.
  • a third insulator layer S3 covering the second insulator layer S2, the second conductor pattern CL12 and the second electrode pattern EC12 is formed on the upper surface of the second insulator layer S2.
  • the first electrode pattern EC11 and the second electrode pattern EC12 face each other with the second insulator layer S2 interposed therebetween. With this structure, a capacitor is formed by the first electrode pattern EC11, the second electrode pattern EC12, and the second insulator layer S2.
  • the second conductor pattern CL12 formed on the second insulator layer S2 has a shape that continues along the first conductor pattern CL11.
  • the second conductor pattern CL12 is conductively connected to the first conductor pattern CL11 in the thickness direction of the second insulator layer S2 over the entire length of the extending shape (FIGS. 2B and 2C). 2(C)).
  • the portion of the second conductor pattern CL12 formed inside the second insulator layer S2 is connected to the first conductor pattern CL11 over the entire length of the shape extending in plan view of the second conductor pattern CL12. do.
  • an inductor is configured by the first conductor pattern CL11 and the second conductor pattern CL12.
  • the first conductor pattern CL11 and the second conductor pattern CL12 are formed so as to be conductively connected in the thickness direction of the second insulator layer S2, thereby increasing the thickness of the electrodes that constitute the inductor. can.
  • the surface area of the electrodes is increased, and an increase in high-frequency resistance due to the skin effect or the like when a high-frequency signal propagates through the electrodes constituting the inductor can be reduced, and the Q value of the inductor can be increased.
  • the first conductor pattern CL11 and the second conductor pattern CL12 are conductively connected over substantially the entire length of the shape extending in plan view of each pattern, but at least a part thereof is conductively connected. It is good if it is.
  • FIG. 3 is a circuit diagram of the electronic component 11.
  • FIG. The electronic component 11 includes the inductor L1 and the capacitor C1.
  • FIG. 4 is a circuit diagram of the filter module according to the first embodiment.
  • This filter module has terminals T1 and T2 forming an input/output port with the ground.
  • the filter circuit section is composed of inductors L1 and L2 and capacitors C1, C2 and C3.
  • a filter module can be configured by including the electronic component shown in FIGS. 1 to 3 and the inductor L2 or capacitors C2 and C3 connected to the inductor L1 or capacitor C1 of the electronic component.
  • Inductor L2 and capacitors C2 and C3 can be similarly formed in the insulator layers in which inductor L1 and capacitor C1 are formed.
  • 5(A), 5(B), and 5(C) are cross-sectional views at each stage in the step of forming the first conductor pattern and the first electrode pattern.
  • a photosensitive conductive paste film PP is formed by screen-printing a photosensitive conductive paste on the upper surface of the first insulator layer S1 and drying it.
  • the photosensitive conductive paste film PP is irradiated with UV light through the photomask PM.
  • the photosensitive conductive paste film PP is developed and sintered to form the first conductor pattern CL11 and the first electrode pattern EC11 as shown in FIG. 5(C).
  • 6(A), 6(B), and 6(C) are cross-sectional views at each stage in the process of forming the second insulator layer S2.
  • a photosensitive insulating paste film S2P is formed by screen-printing a photosensitive insulating paste on the upper surface of the first insulator layer S1 and drying it.
  • the film S2P of the photosensitive insulating paste is irradiated with UV light through the photomask PM.
  • the photosensitive insulating paste film S2P is developed and sintered to form a second insulating layer S2 having an opening AP, as shown in FIG. 6(C).
  • 7(A), 7(B), 7(C), and 7(D) show a first conductor pattern, a second conductor pattern, a first electrode pattern, a second electrode pattern, and a third insulator layer.
  • 3A and 3B are cross-sectional views at each stage in the formation process of FIG.
  • a photosensitive conductive paste film PP is formed by screen-printing a photosensitive conductive paste on the upper surface of the second insulator layer S2 and drying it.
  • the film PP of the photosensitive conductive paste is irradiated with UV light through the photomask PM.
  • the photosensitive conductive paste film PP is developed and sintered to form a second conductor pattern CL12 and a second electrode pattern EC12, as shown in FIG. 7(C).
  • a third insulator layer S3 is formed on the upper surface of the second insulator layer S2.
  • the second electrode pattern EC12 and the second conductor pattern CL12 can be simultaneously formed on the second insulator layer S2 and in the opening AP. can do.
  • the electronic component of the present invention is not limited to this manufacturing method.
  • it may be manufactured by a method of laminating insulating sheets using a process of forming an electrode pattern by screen printing or a process of making holes in an insulating layer with a laser and filling via electrodes.
  • FIGS. 8B and 8C are cross-sectional views of the electronic component when the line widths of the first conductor pattern LC11 and the second conductor pattern CL12 are made equal. These cross-sectional positions are the same as the cross-sectional positions shown in FIG. As shown in FIG. 8A, it is preferable that the first conductor pattern CL11 and the second conductor pattern CL12 have the same line width and overlap each other in plan view. However, as shown in FIGS. 8B and 8C, the second conductor pattern CL12 protrudes outside the line width of the first conductor pattern CL11 depending on the formation accuracy of the conductor patterns of each layer. As described above, if the conductor pattern has irregularities at the inner and outer edges of the loop, the current density becomes non-uniform, and the conductor loss increases at locations where the current density is high.
  • the first conductor pattern CL11 and the second conductor pattern CL12 have a loop shape or a shape forming a part of the loop.
  • the conductor pattern formed in the second insulator layer S2 among the second conductor patterns CL12 is the second conductor pattern CL12. It is positioned inside the line width (both ends in the width direction) of the conductor pattern formed on the upper surface of the insulator layer S2 and the line width (both ends in the width direction) of the first conductor pattern CL11.
  • the line width of the conductor pattern formed in the second insulator layer S2 among the second conductor patterns CL12 is the same as that formed on the upper surface of the second insulator layer S2 among the second conductor patterns CL12. It is determined to be narrower than the line width of the existing conductor pattern and the line width of the first conductor pattern CL11. This can prevent the conductor pattern formed in the second insulator layer S2 from protruding in the opening direction of the loop among the second conductor patterns CL12.
  • 9(A) and 9(B) are cross-sectional views showing examples of the positional relationship between the first conductor pattern CL11 and the second conductor pattern CL12. These cross-sectional positions are the same as the cross-sectional positions shown in FIG.
  • the line width of the conductor pattern formed in the second insulator layer S2 is equal to that of the second conductor
  • the line width of the pattern CL12 is narrower than the line width of the conductor pattern formed on the upper surface of the second insulator layer S2 and the line width of the first conductor pattern CL11.
  • the inner edges of the loops of the first conductor pattern CL11 and the second conductor pattern CL12 in a plan view viewed from the stacking direction of the first conductor pattern CL11 and the second conductor pattern CL12 are at the same location. be.
  • the inner peripheries of the first conductor pattern CL11 and the second conductor pattern CL12 are aligned.
  • the outer edges of the loops in plan view are at the same location in the first conductor pattern CL11 and the second conductor pattern CL12. That is, the outer peripheries of the first conductor pattern CL11 and the second conductor pattern CL12 are aligned.
  • the current density is higher in the inner peripheral portions of the first conductor pattern CL11 and the second conductor pattern CL12 that constitute the inductor due to the proximity effect. Therefore, as shown in FIG. 9A, it is preferable that the conductor patterns CL11 and CL12 protrude less in the opening direction of the loop.
  • FIG. 10 is an exploded plan view of an electronic component 12A according to the second embodiment.
  • FIG. 11(A) is a plan view of the electronic component 12A
  • FIG. 11(B) is a sectional view taken along the line XX in FIG. 11(A).
  • the electronic component 12A includes insulator layers Sa, Sb, Sc, and Sd.
  • a terminal electrode is formed on the lower surface of the insulator layer Sa.
  • a conductor pattern CL1a and an electrode pattern EC1a are formed on the upper surface of the insulator layer Sa.
  • a conductor pattern CL1b and an electrode pattern EC1b are formed on the upper surface of the insulator layer Sb.
  • a conductor pattern CL1b is also formed inside the insulator layer Sb. That is, the conductor pattern CL1b has a portion formed on the upper surface of the insulator layer Sb and a portion formed inside the insulator layer Sb.
  • a conductor pattern CL1c and an electrode pattern EC1c are formed on the upper surface of the insulator layer Sc.
  • a conductor pattern CL1c is also formed inside the insulator layer Sc. That is, the conductor pattern CL1c has a portion formed on the upper surface of the insulator layer Sc and a portion formed inside the insulator layer Sc.
  • An insulator layer Sd covering the insulator layer Sc, the conductor pattern CL1c, and the electrode pattern EC1c is formed on the upper surface of the insulator layer Sc.
  • the electronic component 12A includes insulator layers Sa, Sb, Sc, and Sd.
  • a terminal electrode is formed on the lower surface of the insulator layer Sa.
  • a conductor pattern CL1a and an electrode pattern EC1a are formed on the upper surface of the insulator layer Sa.
  • a conductor pattern CL1b and an electrode pattern EC1b are formed on the upper surface of the insulator layer Sb.
  • a conductor pattern CL1c is formed inside the insulator layer Sb.
  • a conductor pattern CL1c and an electrode pattern EC1c are formed on the upper surface of the insulator layer Sc.
  • a conductor pattern CL1c is formed inside the insulator layer Sc.
  • An insulator layer Sd covering the insulator layer Sc, the conductor pattern CL1c, and the electrode pattern EC1c is formed on the upper surface of the insulator layer Sc.
  • the conductor pattern CL1a is the first conductor pattern
  • the conductor pattern CL1b is the second conductor pattern
  • the insulator layer Sa is the first insulator layer
  • the insulator layer Sb is the second insulator layer
  • the insulator layer Sb is the second insulator layer.
  • the body layers Sc respectively correspond to the third insulator layers.
  • the conductor pattern CL1b and CL1c the conductor pattern CL1b is the first conductor pattern
  • the conductor pattern CL1c is the second conductor pattern
  • the insulator layer Sb is the first insulator layer
  • the insulator layer Sc is the second insulator layer.
  • the insulator layer Sd correspond to the third insulator layer.
  • the electrode pattern EC1a corresponds to the first electrode pattern
  • the electrode pattern EC1b corresponds to the second electrode pattern
  • the electrode pattern EC1b corresponds to the first electrode pattern
  • the electrode pattern EC1c corresponds to the second electrode pattern.
  • the conductor pattern CL1b continues along the conductor pattern CL1a, and the conductor pattern CL1c continues along the conductor pattern CL1b.
  • a portion of the conductor pattern CL1b formed inside the insulator layer Sb is connected to the conductor pattern CL1a over the entire length of the shape extending in plan view of the conductor pattern CL1b.
  • the portion of the conductor pattern CL1c formed inside the insulator layer Sc is connected to the conductor pattern CL1b over the entire length of the shape extending in plan view of the conductor pattern CL1c.
  • An inductor is configured by the conductor patterns CL1a, CL1b, and CL1c.
  • a capacitor is formed by the electrode patterns EC1a, EC1b, EC1c and the insulating layers Sb, Sc.
  • FIG. 12 is an exploded plan view of another electronic component 12B according to the second embodiment.
  • FIG. 13(A) is a plan view of the electronic component 12B
  • FIG. 13(B) is a sectional view taken along the line XX in FIG. 13(A).
  • the electronic component 12B includes insulator layers Sa, Sb, Sc, Sd, and Se.
  • a terminal electrode is formed on the lower surface of the insulator layer Sa.
  • a conductor pattern CL1a and an electrode pattern EC1a are formed on the upper surface of the insulator layer Sa.
  • An electrode pattern EC1b is formed on the upper surface of the insulator layer Sb.
  • a conductor pattern CL1b is formed on the upper surface of the insulator layer Sb and inside the insulator layer Sb.
  • a conductor pattern CL1c and an electrode pattern EC1c are formed on the upper surface of the insulator layer Sc. Via conductors V are formed in the insulator layer Sc to connect the ends of the conductor pattern CL1b and the conductor pattern CL1c.
  • An electrode pattern EC1d is formed on the upper surface of the insulator layer Sd.
  • a conductor pattern CL1d is formed on the upper surface of the insulator layer Sd and inside the insulator layer Sd.
  • An insulator layer Se covering the insulator layer Sd, the conductor pattern CL1d, and the electrode pattern EC1d is formed on the upper surface of the insulator layer Sd.
  • the conductor pattern CL1a is the first conductor pattern
  • the conductor pattern CL1b is the second conductor pattern
  • the insulator layer Sa is the first insulator layer
  • the insulator layer Sb is the second insulator layer
  • the insulator layer Sb is the second insulator layer.
  • the body layers Sc respectively correspond to the third insulator layers.
  • the conductor pattern CL1c and CL1d the conductor pattern CL1c is the first conductor pattern
  • the conductor pattern CL1d is the second conductor pattern
  • the insulator layer Sc is the first insulator layer
  • the insulator layer Sd is the second insulator layer.
  • the insulator layer Se corresponds to the third insulator layer.
  • the electrode pattern EC1a corresponds to the first electrode pattern
  • the electrode pattern EC1b corresponds to the second electrode pattern
  • the electrode pattern EC1c and EC1d corresponds to the first electrode pattern
  • the electrode pattern EC1d corresponds to the second electrode pattern.
  • the conductor pattern CL1b continues along the conductor pattern CL1a, and the conductor pattern CL1d continues along the conductor pattern CL1c.
  • a portion of the conductor pattern CL1b formed inside the insulator layer Sb is connected to the conductor pattern CL1a over the entire length of the shape extending in plan view of the conductor pattern CL1b.
  • a portion of the conductor pattern CL1d formed inside the insulator layer Sd is connected to the conductor pattern CL1c over the entire length of the shape extending in plan view of the conductor pattern CL1d.
  • An inductor is configured by the conductor patterns CL1a, CL1b, CL1c, and CL1d.
  • a capacitor is formed by the electrode patterns EC1a, EC1b, EC1c, EC1d and the insulating layers Sb, Sc, Sd.
  • the third embodiment illustrates a filter module.
  • FIG. 14 is a perspective view of the filter module 13 according to the third embodiment.
  • FIG. 15 is an exploded plan view showing each insulating layer of the filter module 13 and conductor patterns formed thereon.
  • FIG. 16 is a circuit diagram of the filter module 13. As shown in FIG.
  • the filter module 13 is composed of capacitors C1, C2 and inductors L2, Lg.
  • the value of each element is as follows.
  • the filter module 13 includes a rectangular parallelepiped laminate 1 formed by laminating a plurality of rectangular insulator layers S1 to S17.
  • a first terminal electrode ET1, a second terminal electrode ET2, a ground terminal electrode (a terminal hidden behind in FIG. 14), and a float for interlayer connection of the internal electrodes are formed on the outer surface of the laminate 1 by plating, for example.
  • a terminal electrode ENC is formed.
  • the inductor L2 is composed of a conductor pattern CL2 formed in the laminate 1 of a plurality of insulator layers
  • the inductor Lg is composed of a conductor pattern CLg formed in the laminate 1 of a plurality of insulator layers.
  • the capacitor C1 is composed of electrode patterns EC1 facing each other in the stacking direction of a plurality of insulator layers and insulator layers sandwiched between the electrode patterns EC1.
  • the capacitor C2 is composed of electrode patterns EC2 facing each other in the stacking direction of a plurality of insulating layers and insulating layers sandwiched between these electrode patterns.
  • the conductor pattern CL2 is composed of conductor patterns CL2a, CL2b, CL2c, and CL2d shown in FIG.
  • the conductor pattern CLg is composed of conductor patterns CLga, CLgb, CLgc, and CLgd shown in FIG.
  • the electrode pattern EC1 is composed of electrode patterns EC1a, EC1b, EC1c, EC1d, and EC1e shown in FIG.
  • the electrode pattern EC2 is composed of electrode patterns EC2a, EC2b, EC2c, EC2d, EC2e and EC2f shown in FIG. Electrodes of terminals T1, T2, GND, and NC are formed on the lower surface of the first insulator layer S1.
  • the electrodes of the terminals T1, T2, GND, and NC may be formed in advance on the insulator layer S1, or may be formed after laminating a plurality of insulator layers.
  • the insulator layers S1 to S17 are stacked in order is shown, but in the reverse order, starting from the insulator layer S17 in which the terminals T1, T2, GND, and NC are not formed, the insulating layers are stacked. Up to the body layer S1 may be laminated in order.
  • the conductor pattern CL2b for forming the inductor has a shape that is continuous along the conductor pattern CL2a.
  • a portion of the conductor pattern CL2b formed inside the insulator layer S5 is connected to the conductor pattern CL2a over the entire length of the shape extending in plan view of the conductor pattern CL2b.
  • the conductor pattern CL2d has a shape that continues along the conductor pattern CL2c.
  • the portion of the conductor pattern CL2d formed inside the insulator layer S7 is connected to the conductor pattern CL2c over the entire length of the shape extending in plan view of the conductor pattern CL2d.
  • the conductor pattern CLgd has a shape that is continuous along the conductor pattern CLgc.
  • a portion of the conductor pattern CLgd formed inside the insulator layer S17 is connected to the conductor pattern CLgc over the entire length of the shape extending in plan view of the conductor pattern CLgd.
  • the conductor pattern CLgb has a shape that is continuous along the conductor pattern CLga.
  • a portion of the conductor pattern CLgb formed inside the insulator layer S14 is connected to the conductor pattern CLga over the entire length of the shape extending in plan view of the conductor pattern CLgb.
  • One ends of the conductor patterns CL2a and CL2b and one ends of the conductor patterns CL2c and CL2d are connected via via conductors V.
  • One ends of the conductor patterns CLga and CLgb and one ends of the conductor patterns CLgc and CLgd are connected via via conductors V.
  • 17 and 18 are exploded plan views showing each insulator layer and conductor patterns formed thereon of another filter module according to the third embodiment.
  • the filter module shown in FIG. The shape of the electrode pattern EC1d formed on the layer S13 is different.
  • the conductor pattern CL2a and the conductor pattern CL2b are gradually lengthened in that order.
  • This structure smoothes the change in the conductor film thickness in the stacking direction of the conductor patterns CL2a and CL2b, thereby alleviating the concentration of the current flowing through the inductor L2.
  • the end of the conductor pattern CLgd formed on the insulator layer S17 is connected to the corner conductor that conducts to the terminal GND.
  • the conductor film thickness of the entire conductor patterns CLgc and CLgd is made uniform up to the ends, and the concentration of the current flowing through the inductor Lg is alleviated.
  • the end of the electrode pattern EC1d is connected to the conductor at the corner that conducts to the terminal NC, similarly to the electrode pattern EC1c.
  • the conductor pattern CL2c and the conductor pattern CL2d are gradually lengthened in that order. Furthermore, a via conductor V connecting the conductor pattern CL2b and the conductor pattern CL2c extends so as to connect the conductor pattern CL2b and the conductor pattern CL2c along the layer.
  • This structure smoothes the change in conductor film thickness in the stacking direction of the conductor patterns CL2b, CL2c, and CL2d, thereby further reducing the concentration of the current flowing through the inductor L2.
  • the conductor pattern CLga and the conductor pattern CLgb are gradually lengthened in that order.
  • the conductor pattern CLgc and the conductor pattern CLgd are gradually shortened in that order.
  • a via conductor V connecting the conductor pattern CLgb and the conductor pattern CLgc extends so as to connect the conductor pattern CLgb and the conductor pattern CLgc along the layer.
  • FIG. 19(A) is a diagram schematically showing the joint structure of the conductor patterns CLga, CLgb, CLgc, and CLgd for forming inductors and the via conductors V, viewed from the direction perpendicular to the stacking direction. Illustration of the insulator layer is omitted. These conductor patterns and via conductors correspond to the joint structure of conductor patterns CLga, CLgb, conductor patterns CLgc, CLgd and via conductors V in FIG.
  • the inductance of the inductor can be easily fine-tuned by the length of the non-connected portion.
  • FIG. 19(B) is a cross-sectional view of conductor patterns CLga, CLgb, CLgc, CLgd and via conductors V for forming inductors. Illustration of the insulator layer is omitted. These conductor patterns and via conductors correspond to the joint structure of conductor patterns CLga, CLgb, conductor patterns CLgc, CLgd and via conductors V in FIG.
  • the conduction of the conductor pattern CLgb to substantially the entire conductor pattern CLga and the conduction of the conductor pattern CLgd to substantially the entire conductor pattern CLgc result in the equivalent series resistance of the inductor. can be reduced, and an inductor with a high Q value can be obtained.
  • FIG. 19(C) is a cross-sectional view of conductor patterns CL2a, CL2b, CL2c, CL2d and via conductors V for forming inductors. Illustration of the insulator layer is omitted. These conductor patterns and via conductors correspond to the joint structure of conductor patterns CL2a, CL2b, conductor patterns CL2c, CL2d and via conductors V in FIG.
  • the change in the number of layers in the stacking direction of the conductor patterns becomes gentle, local current concentration is alleviated, and the Q value of the inductor can be effectively improved.
  • FIG. 19(D) is a cross-sectional view of conductor patterns CLga, CLgb, CLgc, CLgd and via conductors V for forming inductors. Illustration of the insulator layer is omitted. These conductor patterns and via conductors correspond to the joint structure of conductor patterns CLga, CLgb, conductor patterns CLgc, CLgd and via conductors V in FIG.
  • the inductance of the inductor Lg can be easily finely adjusted. .
  • FIG. 19(E) is a cross-sectional view of conductor patterns CL2a, CL2b, CL2c, CL2d and via conductors V for forming inductors. Illustration of the insulator layer is omitted. Compared to FIG. 19C, the connection lengths of the conductor patterns CL2b, CL2c and the via conductors V are shorter, and the conductor patterns are configured so as not to overlap three or more layers.
  • the fifth embodiment exemplifies an electronic device including the filter module described above.
  • FIG. 20 is a block diagram showing the configuration of an electronic device 201 according to the fifth embodiment.
  • This electronic device 201 is, for example, a so-called smart phone or mobile phone.
  • This electronic device 201 comprises a duplexer 53 , an antenna 54 , a control circuit 50 , an interface and memory 51 and a frequency synthesizer 52 .
  • the transmission system is composed of a transmitter 61 , a transmission signal processing circuit 62 , a transmission mixer 63 , a transmission filter 64 and a power amplifier 65 .
  • the receiving system comprises a low noise amplifier 71, a receiving filter 72, a receiving mixer 73, a received signal processing circuit 74 and a receiver 75.
  • a transmission signal output from the power amplifier 65 is output to the antenna 54 via the duplexer 53 . Also, the signal received by the antenna 54 is amplified by the low noise amplifier 71 via the duplexer 53 . In the case of data communication instead of telephone communication, the control circuit 50 processes the received signal.
  • the filter module of the present invention can be applied to the transmission filter 64 and the reception filter 72. Also, the filter module of the present invention can be applied to the high-frequency side filter of the duplexer 53 .
  • the filter module of the present invention can be applied to those filters.
  • FIG. 1 shows an example in which the second conductor pattern CL12 is formed in the insulator layer S2 and continuously conductive along the first conductor pattern CL11 through the insulator layer S2.
  • the two-conductor pattern CL12 may be discontinuously formed at a plurality of locations along the first conductor pattern CL11.
  • AP openings C1, C2, C3... capacitors CL11... first conductor patterns CL12... second conductor patterns CL1a, CL1b, CL1c, CL1d... conductor patterns CL2, CL2a, CL2b, CL2c, CL2d...
  • Electrode pattern ENC Floating terminal electrode ET1 First terminal electrode ET2 Second terminal electrodes L1, L2, Lg Inductor LC11 First conductor pattern PM Photomask PP Film of photosensitive conductive paste S1 First insulator layers S14 and S15 , S16, S17... Insulator layer S2... Second insulator layer S2P...
  • Photosensitive insulating paste film S3... Third insulator layers S4, S5, S6, S7... Insulator layers Sa, Sb, Sc, Sd, Se Insulator layers T1, T2, GND, NC Terminal V Via conductor 1 Laminate 11 Electronic components 12A, 12B Electronic components 13 Filter module 50 Control circuit 51 Memory 52 Frequency synthesizer 53 Duplexer 54 Antenna 61 Transmitter 62 Transmission signal processing circuit 63 Transmission mixer 64 Transmission filter 65 Power amplifier 71 Low noise amplifier 72 Reception filter 73 Reception mixer 74 Reception signal processing circuit 75 Receiver 201 Electronic equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)

Abstract

電子部品（１１）は、インダクタ形成用の第１導体パターン（ＣＬ１１）及びキャパシタ形成用の第１電極パターン（ＥＣ１１）が形成された第１絶縁体層（Ｓ１）と、インダクタ形成用の第２導体パターン（ＣＬ１２）及びキャパシタ形成用の第２電極パターン（ＥＣ１２）が形成された第２絶縁体層（Ｓ２）と、を備える。第１電極パターン（ＥＣ１１）と第２電極パターン（ＥＣ１２）とが第２絶縁体層（Ｓ２）を介して対向することでキャパシタが構成され、第２導体パターン（ＣＬ１２）は第１導体パターン（ＣＬ１１）に沿って導通する。

Description

電子部品、電子部品の製造方法、フィルタモジュール及び電子機器
　本発明は、インダクタ及びキャパシタを備える電子部品、この電子部品の製造方法、その電子部品を備えるフィルタモジュール、及びそれを備える電子機器に関する。
　特許文献１の電子部品では、インダクタ形成用の導体層とキャパシタ形成用の導体層とが同一層に形成されている。また、特許文献１の電子部品では、それぞれ異なる層に形成されたインダクタ形成用の導体層が並列接続されている。
特開２０１９－１８６６９６号公報
　特許文献１に記載の電子部品のように、インダクタを並列接続することによってインダクタのＱ値を改善する構造では、インダクタの体積効率が低い。そのため、Ｑ値の高いインダクタを得るためには電子部品が大型化し、また、外形サイズの限られた電子部品においては、インダクタのＱ値の改善効果が低い。
　そこで、本発明の目的は、小型でありながら、キャパシタとともにＱ値の高いインダクタを備える電子部品、この電子部品の製造方法、その電子部品を備えるフィルタモジュール、及びそれを備える電子機器を提供することにある。
（Ａ）本開示の一例としての電子部品は、インダクタ形成用の第１導体パターン及びキャパシタ形成用の第１電極パターンが形成された第１絶縁体層と、前記インダクタ形成用の第２導体パターン及び前記キャパシタ形成用の第２電極パターンが形成された第２絶縁体層と、を備える。そして、前記第１電極パターンと前記第２電極パターンとが前記第２絶縁体層を介して対向することでキャパシタが構成され、前記第２導体パターンは前記第１導体パターンに沿って導通することを特徴とする。
　上記構成によれば、第２導体パターンが第１導体パターンに沿って導通するので、単位体積あたりのインダクタ形成用導体の占有率が高い。そのため、Ｑ値の高いインダクタが得られる。また、キャパシタ形成用の第１電極パターンと第２電極パターンとは単一の絶縁体層を介して対向するので、単位体積あたりに得られるキャパシタ形成用電極の占有率を低下させることもない。
（Ｂ）本発明の一例としての電子部品の製造方法は、第１絶縁体層に、インダクタ形成用の第１導体パターン及びキャパシタ形成用の第１電極パターンを同時に形成する工程と、前記第１絶縁体層における前記第１導体パターンが形成された面に、前記第１導体パターンの上部を開口させた第２絶縁体層を形成する工程と、前記開口内及び前記第２絶縁体層上に前記インダクタ形成用の第２導体パターンを形成し、前記第２絶縁体層を介して前記第１電極パターンに対向する位置に前記キャパシタ形成用の第２電極パターンを形成する工程と、を備えることを特徴とする。
　上記製造方法によれば、第２絶縁体層上及び開口内に第２電極パターンと共に第２導体パターンを同時に形成できるので、電子部品を少ない工程数で製造できる。
（Ｃ）本開示の一例としてのフィルタモジュールは、（Ａ）に記載の電子部品と当該電子部品の前記インダクタ又は前記キャパシタに接続されたインダクタ又はキャパシタとを備えて構成される。
（Ｄ）本開示の一例としての電子機器は、（Ａ）に記載の電子部品又は（Ｃ）に記載のフィルタモジュールを備える。
　本発明によれば、小型でありながら、キャパシタとともにＱ値の高いインダクタを備える電子部品、この電子部品の製造方法、その電子部品を備えるフィルタモジュール、及びそれを備える電子機器が得られる。
図１は第１の実施形態に係る電子部品１１の分解平面図である。 図２（Ａ）は電子部品１１の平面図であり、図２（Ｂ）は図２（Ａ）におけるＸ－Ｘ部分の断面図あり、図２（Ｃ）は図２（Ａ）におけるＹ－Ｙ部分の断面図ある。 図３は電子部品１１の回路図である。 図４は第１の実施形態に係るフィルタモジュールの回路図である。 図５（Ａ）、図５（Ｂ）、図５（Ｃ）は、第１導体パターン及び第１電極パターン形成工程における各段階での断面図である。 図６（Ａ）、図６（Ｂ）、図６（Ｃ）は、第２絶縁体層Ｓ２の形成工程における各段階での断面図である。 図７（Ａ）、図７（Ｂ）、図７（Ｃ）、図７（Ｄ）は、第１導体パターン、第２導体パターン、第１電極パターン、第２電極パターン及び第３絶縁体層の形成工程における各段階での断面図である。 図８（Ａ）、図８（Ｂ）、図８（Ｃ）は、第１導体パターンＬＣ１１及び第２導体パターンＣＬ１２それぞれの線幅を等しくしたときの電子部品の断面図である。 図９（Ａ）、図９（Ｂ）は、第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２の位置関係の例を示す断面図である。 図１０は第２の実施形態に係る電子部品１２Ａの分解平面図である。 図１１（Ａ）は電子部品１２Ａの平面図であり、図１１（Ｂ）は図１１（Ａ）におけるＸ－Ｘ部分の断面図ある。 図１２は第２の実施形態に係る別の電子部品１２Ｂの分解平面図である。 図１３（Ａ）は電子部品１２Ｂの平面図であり、図１３（Ｂ）は図１３（Ａ）におけるＸ－Ｘ部分の断面図ある。 図１４は第３の実施形態に係るフィルタモジュール１３の斜視図である。 図１５はフィルタモジュール１３の各絶縁体層及びそれらに形成されている導体パターンを示す分解平面図である。 図１６はフィルタモジュール１３の回路図である。 図１７は第３の実施形態に係る別のフィルタモジュールの各絶縁体層及びそれらに形成されている導体パターンを示す分解平面図である。 図１８は第３の実施形態に係る別のフィルタモジュールの各絶縁体層及びそれらに形成されている導体パターンを示す分解平面図である。 図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）、図１９（Ｄ）、図１９（Ｅ）は、インダクタ形成用の複数の導体パターン及びビア導体Ｖの接合構造を模式的に示す図である。 図２０は第５の実施形態に係る電子機器２０１の構成を示すブロック図である。
　以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上、複数の実施形態に分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
　図１は第１の実施形態に係る電子部品１１の分解平面図である。図２（Ａ）は電子部品１１の平面図であり、図２（Ｂ）は図２（Ａ）におけるＸ－Ｘ部分の断面図あり、図２（Ｃ）は図２（Ａ）におけるＹ－Ｙ部分の断面図ある。
　この電子部品１１は、第１絶縁体層Ｓ１、第２絶縁体層Ｓ２及び第３絶縁体層Ｓ３を備える。第１絶縁体層Ｓ１の下面には端子電極が形成されている。第１絶縁体層Ｓ１の上面にはインダクタ形成用の第１導体パターンＣＬ１１及びキャパシタ形成用の第１電極パターンＥＣ１１が形成されている。第２絶縁体層Ｓ２の上面にはインダクタ形成用の第２導体パターンＣＬ１２及びキャパシタ形成用の第２電極パターンＥＣ１２が形成されている。第２導体パターンＣＬ１２は第２絶縁体層Ｓ２の内部にも形成されている。つまり、第２導体パターンＣＬ１２は、第２絶縁体層Ｓ２の上面に形成される部分と第２絶縁体層Ｓ２の内部に形成される部分を有している。第２絶縁体層Ｓ２の上面には第２絶縁体層Ｓ２、第２導体パターンＣＬ１２及び第２電極パターンＥＣ１２を被覆する第３絶縁体層Ｓ３が形成されている。
　第１電極パターンＥＣ１１と第２電極パターンＥＣ１２とは第２絶縁体層Ｓ２を介して対向している。この構造により、この第１電極パターンＥＣ１１、第２電極パターンＥＣ１２及び第２絶縁体層Ｓ２によってキャパシタが構成されている。
　第２絶縁体層Ｓ２に形成されている第２導体パターンＣＬ１２は第１導体パターンＣＬ１１に沿って連続する形状である。そして、本実施形態においては、第２導体パターンＣＬ１２は、延びる形状の全長に亘って、第２絶縁体層Ｓ２の厚み方向において第１導体パターンＣＬ１１に導通接続する（図２（Ｂ）、図２（Ｃ）参照）。言い換えれば、第２導体パターンＣＬ１２における第２絶縁体層Ｓ２の内部に形成されている部分は、第２導体パターンＣＬ１２を平面視して延びる形状の全長に亘って、第１導体パターンＣＬ１１に接続する。この構造により、第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２によってインダクタが構成されている。このように、第１導体パターンＣＬ１１と第２導体パターンＣＬ１２とが、第２絶縁体層Ｓ２の厚み方向において導通接続するように形成することで、インダクタを構成する電極の厚みを厚くすることができる。これにより、電極の表面積が大きくなり、インダクタを構成する電極を高周波信号が伝搬する際の表皮効果などによる高周波抵抗の増加を低減でき、インダクタとしてのＱ値を高くすることができる。なお、本実施形態においては、第１導体パターンＣＬ１１と第２導体パターンＣＬ１２とが、各パターンを平面視して延びる形状のほぼ全長に亘って導通接続されているが、少なくとも一部が導通接続されていればよい。
　図３は電子部品１１の回路図である。この電子部品１１は上記インダクタＬ１及び前記キャパシタＣ１を備える。
　図４は第１の実施形態に係るフィルタモジュールの回路図である。このフィルタモジュールは、グランドとの間で入出力ポートを構成する端子Ｔ１，Ｔ２を備える。そしてフィルタ回路部は、インダクタＬ１，Ｌ２及びキャパシタＣ１，Ｃ２，Ｃ３で構成されている。
　このように、図１～図３に示した電子部品と、当該電子部品のインダクタＬ１又はキャパシタＣ１に接続された、インダクタＬ２又はキャパシタＣ２，Ｃ３とを備えることでフィルタモジュールを構成できる。インダクタＬ２及びキャパシタＣ２，Ｃ３は、インダクタＬ１及びキャパシタＣ１が形成された複数の絶縁体層に同様に形成できる。
　次に電子部品１１の製造方法について例示する。図５（Ａ）、図５（Ｂ）、図５（Ｃ）は、第１導体パターン及び第１電極パターン形成工程における各段階での断面図である。
　まず、図５（Ａ）に示すように、第１絶縁体層Ｓ１の上面に感光性導電ペーストをスクリーン印刷し、乾燥させることによって、感光性導電ペーストの膜ＰＰを形成する。
　次に、図５（Ｂ）に示すように、フォトマスクＰＭを介して感光性導電ペーストの膜ＰＰにＵＶ光を照射する。
　その後、感光性導電ペーストの膜ＰＰを現像し、焼結させることによって、図５（Ｃ）に示すように、第１導体パターンＣＬ１１及び第１電極パターンＥＣ１１を形成する。
　図６（Ａ）、図６（Ｂ）、図６（Ｃ）は、第２絶縁体層Ｓ２の形成工程における各段階での断面図である。
　まず、図６（Ａ）に示すように、第１絶縁体層Ｓ１の上面に感光性絶縁ペーストをスクリーン印刷し、乾燥させることによって、感光性絶縁ペーストの膜Ｓ２Ｐを形成する。
　次に、図６（Ｂ）に示すように、フォトマスクＰＭを介して感光性絶縁ペーストの膜Ｓ２ＰにＵＶ光を照射する。
　その後、感光性絶縁ペーストの膜Ｓ２Ｐを現像し、焼結させることによって、図６（Ｃ）に示すように、開口ＡＰを有する第２絶縁体層Ｓ２を形成する。
　図７（Ａ）、図７（Ｂ）、図７（Ｃ）、図７（Ｄ）は、第１導体パターン、第２導体パターン、第１電極パターン、第２電極パターン及び第３絶縁体層の形成工程における各段階での断面図である。
　まず、図７（Ａ）に示すように、第２絶縁体層Ｓ２の上面に感光性導電ペーストをスクリーン印刷し、乾燥させることによって、感光性導電ペーストの膜ＰＰを形成する。
　次に、図７（Ｂ）に示すように、フォトマスクＰＭを介して感光性導電ペーストの膜ＰＰにＵＶ光を照射する。
　その後、感光性導電ペーストの膜ＰＰを現像し、焼結させることによって、図７（Ｃ）に示すように、第２導体パターンＣＬ１２及び第２電極パターンＥＣ１２を形成する。
　最後に、図７（Ｄ）に示すように、第２絶縁体層Ｓ２の上面に第３絶縁体層Ｓ３を形成する。
　以上に示した電子部品の製造方法によれば、第２絶縁体層Ｓ２上及び開口ＡＰ内に第２電極パターンＥＣ１２と共に第２導体パターンＣＬ１２を同時に形成できるので、電子部品を少ない工程数で製造することができる。
　以上では、フォトマスクを使用した製造方法を示したが、本発明の電子部品はこの製造方法に限らない。例えば、スクリーン印刷による電極パターンを形成する工程や、絶縁層にレーザーで孔をあけビア電極を充填する工程を用いて、絶縁シートを積層する工法で製造してもよい。
　次に、第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２の重なり具合についての幾つかの変形例を示す。
　図８（Ａ）、図８（Ｂ）、図８（Ｃ）は、第１導体パターンＬＣ１１及び第２導体パターンＣＬ１２それぞれの線幅を等しくしたときの電子部品の断面図である。これらの断面位置は、図２（Ｃ）に示した断面位置と同じである。図８（Ａ）に示すように、第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２それぞれの線幅が等しく且つ平面視で全体が重なっていることが好ましい。しかし、各層の導体パターンの形成精度に応じて、図８（Ｂ）、図８（Ｃ）に示すように、第２導体パターンＣＬ１２が第１導体パターンＣＬ１１の線幅より外側にはみ出す。このように、ループの内縁及び外縁において導体パターンの凹凸があると、電流密度が不均一となって、電流密度の高い箇所での導体損失が増大する。
　一方、図２（Ｂ）、図２（Ｃ）に示した例では、第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２はループ形状又はループの一部を形成する形状であり、第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２の積層方向から視た平面視で、第２導体パターンＣＬ１２のうち、第２絶縁体層Ｓ２内に形成されている導体パターンは、第２導体パターンＣＬ１２のうち、第２絶縁体層Ｓ２の上面に形成されている導体パターンの線幅（幅方向の両端）及び第１導体パターンＣＬ１１の線幅（幅方向の両端）より内側に位置する。このように、第２導体パターンＣＬ１２のうち、第２絶縁体層Ｓ２内に形成されている導体パターンの線幅を第２導体パターンＣＬ１２のうち、第２絶縁体層Ｓ２の上面に形成されている導体パターンの線幅及び第１導体パターンＣＬ１１の線幅より細く定めておく。これにより、第２導体パターンＣＬ１２のうち、第２絶縁体層Ｓ２内に形成されている導体パターンがループの開口方向へ突出する状態を避けることができる。
　図９（Ａ）、図９（Ｂ）は、第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２の位置関係の例を示す断面図である。これらの断面位置は、図２（Ｃ）に示した断面位置と同じである。
　図９（Ａ）、図９（Ｂ）に示すいずれの電子部品においても、第２導体パターンＣＬ１２のうち、第２絶縁体層Ｓ２内に形成されている導体パターンの線幅は、第２導体パターンＣＬ１２のうち、第２絶縁体層Ｓ２の上面に形成されている導体パターンの線幅及び第１導体パターンＣＬ１１の線幅より細い。図９（Ａ）に示す例では、第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２の積層方向から視た平面視でのループの内縁が第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２で同一箇所にある。つまり、第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２の内周は揃っている。図９（Ｂ）に示す例では、平面視でのループの外縁が第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２で同一箇所にある。つまり、第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２の外周は揃っている。
　インダクタを構成する第１導体パターンＣＬ１１及び第２導体パターンＣＬ１２の内周部は、近接効果により電流密度がより高い。したがって、図９（Ａ）に示すように、ループの開口方向への各導体パターンＣＬ１１，ＣＬ１２の突出が少ない方が好ましい。
《第２の実施形態》
　第２の実施形態では、複数の第１導体パターン、複数の第２導体パターン及び３つ以上の第１電極パターン又は第２電極パターンを備える電子部品について例示する。
　図１０は第２の実施形態に係る電子部品１２Ａの分解平面図である。図１１（Ａ）は電子部品１２Ａの平面図であり、図１１（Ｂ）は図１１（Ａ）におけるＸ－Ｘ部分の断面図ある。
　この電子部品１２Ａは、絶縁体層Ｓａ，Ｓｂ，Ｓｃ，Ｓｄを備える。絶縁体層Ｓａの下面には端子電極が形成されている。絶縁体層Ｓａの上面には導体パターンＣＬ１ａ及び電極パターンＥＣ１ａが形成されている。絶縁体層Ｓｂの上面には導体パターンＣＬ１ｂ及び電極パターンＥＣ１ｂが形成されている。絶縁体層Ｓｂの内部にも導体パターンＣＬ１ｂが形成されている。つまり、導体パターンＣＬ１ｂは、絶縁体層Ｓｂの上面に形成される部分と絶縁体層Ｓｂの内部に形成される部分を有している。絶縁体層Ｓｃの上面には導体パターンＣＬ１ｃ及び電極パターンＥＣ１ｃが形成されている。絶縁体層Ｓｃの内部にも導体パターンＣＬ１ｃが形成されている。つまり、導体パターンＣＬ１ｃは、絶縁体層Ｓｃの上面に形成される部分と絶縁体層Ｓｃの内部に形成される部分を有している。絶縁体層Ｓｃの上面には絶縁体層Ｓｃ、導体パターンＣＬ１ｃ及び電極パターンＥＣ１ｃを被覆する絶縁体層Ｓｄが形成されている。
　この電子部品１２Ａは、絶縁体層Ｓａ，Ｓｂ，Ｓｃ，Ｓｄを備える。絶縁体層Ｓａの下面には端子電極が形成されている。絶縁体層Ｓａの上面には導体パターンＣＬ１ａ及び電極パターンＥＣ１ａが形成されている。絶縁体層Ｓｂの上面には導体パターンＣＬ１ｂ及び電極パターンＥＣ１ｂが形成されている。絶縁体層Ｓｂの内部には導体パターンＣＬ１ｃが形成されている。絶縁体層Ｓｃの上面には導体パターンＣＬ１ｃ及び電極パターンＥＣ１ｃが形成されている。絶縁体層Ｓｃの内部には導体パターンＣＬ１ｃが形成されている。絶縁体層Ｓｃの上面には絶縁体層Ｓｃ、導体パターンＣＬ１ｃ及び電極パターンＥＣ１ｃを被覆する絶縁体層Ｓｄが形成されている。
　導体パターンＣＬ１ａ，ＣＬ１ｂの組において、導体パターンＣＬ１ａは第１導体パターン、導体パターンＣＬ１ｂは第２導体パターン、絶縁体層Ｓａは第１絶縁体層、絶縁体層Ｓｂは第２絶縁体層、絶縁体層Ｓｃは第３絶縁体層、にそれぞれ相当する。また、導体パターンＣＬ１ｂ，ＣＬ１ｃの組において、導体パターンＣＬ１ｂは第１導体パターン、導体パターンＣＬ１ｃは第２導体パターン、絶縁体層Ｓｂは第１絶縁体層、絶縁体層Ｓｃは第２絶縁体層、絶縁体層Ｓｄは第３絶縁体層、にそれぞれ相当する。
　電極パターンＥＣ１ａ，ＥＣ１ｂの組において、電極パターンＥＣ１ａは第１電極パターン、電極パターンＥＣ１ｂは第２電極パターンにそれぞれ相当する。また、電極パターンＥＣ１ｂ，ＥＣ１ｃの組において、電極パターンＥＣ１ｂは第１電極パターン、電極パターンＥＣ１ｃは第２電極パターンにそれぞれ相当する。
　導体パターンＣＬ１ｂは導体パターンＣＬ１ａに沿って連続し、導体パターンＣＬ１ｃは導体パターンＣＬ１ｂに沿って連続する。導体パターンＣＬ１ｂにおける絶縁体層Ｓｂの内部に形成されている部分は、導体パターンＣＬ１ｂを平面視して延びる形状の全長に亘って、導体パターンＣＬ１ａに接続する。導体パターンＣＬ１ｃにおける絶縁体層Ｓｃの内部に形成されている部分は、導体パターンＣＬ１ｃを平面視して延びる形状の全長に亘って、導体パターンＣＬ１ｂに接続する。そして、導体パターンＣＬ１ａ，ＣＬ１ｂ，ＣＬ１ｃによってインダクタが構成されている。また、電極パターンＥＣ１ａ，ＥＣ１ｂ，ＥＣ１ｃ及び絶縁体層Ｓｂ，Ｓｃによってキャパシタが構成されている。
　図１２は第２の実施形態に係る別の電子部品１２Ｂの分解平面図である。図１３（Ａ）は電子部品１２Ｂの平面図であり、図１３（Ｂ）は図１３（Ａ）におけるＸ－Ｘ部分の断面図ある。
　この電子部品１２Ｂは、絶縁体層Ｓａ，Ｓｂ，Ｓｃ，Ｓｄ，Ｓｅを備える。絶縁体層Ｓａの下面には端子電極が形成されている。絶縁体層Ｓａの上面には導体パターンＣＬ１ａ及び電極パターンＥＣ１ａが形成されている。絶縁体層Ｓｂの上面には電極パターンＥＣ１ｂが形成されている。絶縁体層Ｓｂの上面及び絶縁体層Ｓｂの内部には導体パターンＣＬ１ｂが形成されている。絶縁体層Ｓｃの上面には導体パターンＣＬ１ｃ及び電極パターンＥＣ１ｃが形成されている。絶縁体層Ｓｃの内部には、導体パターンＣＬ１ｂの端部と導体パターンＣＬ１ｃの端部とを導通させるビア導体Ｖが形成されている。絶縁体層Ｓｄの上面には電極パターンＥＣ１ｄが形成されている。絶縁体層Ｓｄの上面及び絶縁体層Ｓｄの内部には導体パターンＣＬ１ｄが形成されている。絶縁体層Ｓｄの上面には絶縁体層Ｓｄ、導体パターンＣＬ１ｄ及び電極パターンＥＣ１ｄを被覆する絶縁体層Ｓｅが形成されている。
　導体パターンＣＬ１ａ，ＣＬ１ｂの組において、導体パターンＣＬ１ａは第１導体パターン、導体パターンＣＬ１ｂは第２導体パターン、絶縁体層Ｓａは第１絶縁体層、絶縁体層Ｓｂは第２絶縁体層、絶縁体層Ｓｃは第３絶縁体層、にそれぞれ相当する。また、導体パターンＣＬ１ｃ，ＣＬ１ｄの組において、導体パターンＣＬ１ｃは第１導体パターン、導体パターンＣＬ１ｄは第２導体パターン、絶縁体層Ｓｃは第１絶縁体層、絶縁体層Ｓｄは第２絶縁体層、絶縁体層Ｓｅは第３絶縁体層、にそれぞれ相当する。
　電極パターンＥＣ１ａ，ＥＣ１ｂの組において、電極パターンＥＣ１ａは第１電極パターン、電極パターンＥＣ１ｂは第２電極パターンにそれぞれ相当する。また、電極パターンＥＣ１ｃ，ＥＣ１ｄの組において、電極パターンＥＣ１ｃは第１電極パターン、電極パターンＥＣ１ｄは第２電極パターンにそれぞれ相当する。
　導体パターンＣＬ１ｂは導体パターンＣＬ１ａに沿って連続し、導体パターンＣＬ１ｄは導体パターンＣＬ１ｃに沿って連続する。導体パターンＣＬ１ｂにおける絶縁体層Ｓｂの内部に形成されている部分は、導体パターンＣＬ１ｂを平面視して延びる形状の全長に亘って、導体パターンＣＬ１ａに接続する。導体パターンＣＬ１ｄにおける絶縁体層Ｓｄの内部に形成されている部分は、導体パターンＣＬ１ｄを平面視して延びる形状の全長に亘って、導体パターンＣＬ１ｃに接続する。そして、導体パターンＣＬ１ａ，ＣＬ１ｂ，ＣＬ１ｃ，ＣＬ１ｄによってインダクタが構成されている。また、電極パターンＥＣ１ａ，ＥＣ１ｂ，ＥＣ１ｃ，ＥＣ１ｄ及び絶縁体層Ｓｂ，Ｓｃ，Ｓｄによってキャパシタが構成されている。
《第３実施形態》
　第３の実施形態では、フィルタモジュールについて例示する。
　図１４は第３の実施形態に係るフィルタモジュール１３の斜視図である。図１５はフィルタモジュール１３の各絶縁体層及びそれらに形成されている導体パターンを示す分解平面図である。図１６はフィルタモジュール１３の回路図である。
　図１６に示すように、フィルタモジュール１３は、キャパシタＣ１，Ｃ２及びインダクタＬ２，Ｌｇで構成されている。各素子の値は例えば次のとおりである。
　Ｃ１：０．５６ｐＦ
　Ｃ２：０．７５ｐＦ
　Ｌｇ：０．９ｎＨ
　Ｌ２：１．２ｎＨ
　インダクタＬｇ－Ｌ２間の結合係数：０．３２
　図１４、図１５に示すように、フィルタモジュール１３は、それぞれ矩形の複数の絶縁体層Ｓ１～Ｓ１７が積層されて構成される直方体形状の積層体１を備える。この積層体１の外面に、例えばめっきで構成された第１端子電極ＥＴ１、第２端子電極ＥＴ２、グランド端子電極（図１４では後方に隠れている端子）、内部電極の層間接続のための浮き端子電極ＥＮＣが形成されている。
　インダクタＬ２は、複数の絶縁体層の積層体１に形成された導体パターンＣＬ２で構成されていて、インダクタＬｇは、複数の絶縁体層の積層体１に形成された導体パターンＣＬｇで構成されている。
　キャパシタＣ１は、複数の絶縁体層の積層方向に互いに対向する電極パターンＥＣ１及びこれら電極パターンＥＣ１で挟まれる絶縁体層で構成されている。また、キャパシタＣ２は、複数の絶縁体層の積層方向に互いに対向する電極パターンＥＣ２及びこれら電極パターンで挟まれる絶縁体層で構成されている。
　上記導体パターンＣＬ２は、図１５に示す導体パターンＣＬ２ａ，ＣＬ２ｂ，ＣＬ２ｃ，ＣＬ２ｄで構成されている。また、上記導体パターンＣＬｇは、図１５に示す導体パターンＣＬｇａ，ＣＬｇｂ，ＣＬｇｃ，ＣＬｇｄで構成されている。また、上記電極パターンＥＣ１は図１５に示す電極パターンＥＣ１ａ，ＥＣ１ｂ，ＥＣ１ｃ，ＥＣ１ｄ，ＥＣ１ｅで構成されている。さらに、上記電極パターンＥＣ２は図１５に示す電極パターンＥＣ２ａ，ＥＣ２ｂ，ＥＣ２ｃ，ＥＣ２ｄ，ＥＣ２ｅ，ＥＣ２ｆで構成されている。第１絶縁体層Ｓ１の下面には端子Ｔ１，Ｔ２，ＧＮＤ，ＮＣの各電極が形成されている。ここで、端子Ｔ１，Ｔ２，ＧＮＤ，ＮＣの各電極は絶縁体層Ｓ１に予め形成されていてもよいし、複数の絶縁体層が積層された後に形成されてもよい。また、本実施形態では絶縁体層Ｓ１から絶縁体層Ｓ１７までを順に積層する例を示したが、逆の順で、端子Ｔ１，Ｔ２，ＧＮＤ，ＮＣの形成されない絶縁体層Ｓ１７からはじめ、絶縁体層Ｓ１までを順に積層してもよい。
　インダクタ形成用の導体パターンＣＬ２ｂは導体パターンＣＬ２ａに沿って連続する形状である。導体パターンＣＬ２ｂにおける絶縁体層Ｓ５の内部に形成されている部分は、導体パターンＣＬ２ｂを平面視して延びる形状の全長に亘って、導体パターンＣＬ２ａに接続する。同様に、導体パターンＣＬ２ｄは導体パターンＣＬ２ｃに沿って連続する形状である。導体パターンＣＬ２ｄにおける絶縁体層Ｓ７の内部に形成されている部分は、導体パターンＣＬ２ｄを平面視して延びる形状の全長に亘って、導体パターンＣＬ２ｃに接続する。導体パターンＣＬｇｄは導体パターンＣＬｇｃに沿って連続する形状である。導体パターンＣＬｇｄにおける絶縁体層Ｓ１７の内部に形成されている部分は、導体パターンＣＬｇｄを平面視して延びる形状の全長に亘って、導体パターンＣＬｇｃに接続する。導体パターンＣＬｇｂは導体パターンＣＬｇａに沿って連続する形状である。導体パターンＣＬｇｂにおける絶縁体層Ｓ１４の内部に形成されている部分は、導体パターンＣＬｇｂを平面視して延びる形状の全長に亘って、導体パターンＣＬｇａに接続する。
　導体パターンＣＬ２ａ，ＣＬ２ｂの一端と導体パターンＣＬ２ｃ，ＣＬ２ｄの一端とはビア導体Ｖを介して接続されている。また、導体パターンＣＬｇａ，ＣＬｇｂの一端と導体パターンＣＬｇｃ，ＣＬｇｄの一端とはビア導体Ｖを介して接続されている。
　図１７、図１８それぞれは第３の実施形態に係る別のフィルタモジュールの各絶縁体層及びそれらに形成されている導体パターンを示す分解平面図である。
　図１７に示すフィルタモジュールは、図１５に比べて、絶縁体層Ｓ４，Ｓ５に形成されている導体パターンＣＬ２ａ，ＣＬ２ｂの形状、絶縁体層Ｓ１７に形成されている導体パターンＣＬｇｄの形状、絶縁体層Ｓ１３に形成されている電極パターンＥＣ１ｄの形状が異なる。
　図１７に示す例では、導体パターンＣＬ２ａ、導体パターンＣＬ２ｂがその順に次第に長くなっている。この構造により、導体パターンＣＬ２ａ，ＣＬ２ｂの積層方向における導体膜厚の変化が滑らかになって、インダクタＬ２に流れる電流の集中が緩和される。
　また、図１７に示す例では、絶縁体層Ｓ１７に形成されている導体パターンＣＬｇｄの端部は端子ＧＮＤに導通する角部の導体部にまで繋がっている。この構造により、導体パターンＣＬｇｃ，ＣＬｇｄ全体の導体膜厚が端部まで均等になって、インダクタＬｇに流れる電流の集中が緩和される。
　また、図１７に示す例では、電極パターンＥＣ１ｄの端部が、電極パターンＥＣ１ｃと同様に、端子ＮＣに導通する角部の導体部にまで繋がっている。この構造により、キャパシタＣ１を構成する電極パターンＥＣ１ｃ，ＥＣ１ｄの積層方向における導体膜厚の変化が緩やかになり、局所的な電流集中が緩和され、インダクタのＱ値が効果的に改善できる。
　図１８に示すフィルタモジュールは、図１７に比べて、絶縁体層Ｓ６に形成されているビア導体Ｖの形状、絶縁体層Ｓ６，Ｓ７に形成されている導体パターンＣＬ２ｃ，ＣＬ２ｄの形状、絶縁体層Ｓ１３，Ｓ１４に形成されている導体パターンＣＬｇａ，ＣＬｇｂの形状、絶縁体層Ｓ１５に形成されているビア導体Ｖの形状、絶縁体層Ｓ１６，Ｓ１７に形成されている導体パターンＣＬｇｃ，ＣＬｇｄの形状がそれぞれ異なる。
　図１８に示す例では、導体パターンＣＬ２ｃ、導体パターンＣＬ２ｄがその順に次第に長くなっている。さらに、導体パターンＣＬ２ｂと導体パターンＣＬ２ｃとを接続するビア導体Ｖが、導体パターンＣＬ２ｂと導体パターンＣＬ２ｃとを層に沿って繋ぐように延びている。この構造により、導体パターンＣＬ２ｂ，ＣＬ２ｃ，ＣＬ２ｄの積層方向における導体膜厚の変化が滑らかになって、インダクタＬ２に流れる電流の集中がより緩和される。
　また、図１８に示す例では、導体パターンＣＬｇａ、導体パターンＣＬｇｂがその順に次第に長くなっている。同様に、導体パターンＣＬｇｃ、導体パターンＣＬｇｄがその順に次第に短くなっている。さらに、導体パターンＣＬｇｂと導体パターンＣＬｇｃとを接続するビア導体Ｖが、導体パターンＣＬｇｂと導体パターンＣＬｇｃとを層に沿って繋ぐように延びている。この構造により、導体パターンＣＬｇａ，ＣＬｇｂ，ＣＬｇｃ，ＣＬｇｄの積層方向における導体膜厚の変化が滑らかになって、インダクタＬｇに流れる電流の集中が緩和される。
《第４の実施形態》
　第４の実施形態では、複数の導体パターンの積層方向での接合構造について例示する。
　図１９（Ａ）はインダクタ形成用の導体パターンＣＬｇａ，ＣＬｇｂ，ＣＬｇｃ，ＣＬｇｄ及びビア導体Ｖの接合構造を模式的に示す図であり、積層方向に対する垂直方向から視た図である。絶縁体層については図示を省略している。これら導体パターンおよびビア導体は、図１５における導体パターンＣＬｇａ，ＣＬｇｂ、導体パターンＣＬｇｃ，ＣＬｇｄ及びビア導体Ｖの接合構造に対応する。
　この図１９（Ａ）に示すように、導体パターンを積層方向に部分的に接続しない構造であれば、その非接続部の長さによってインダクタのインダクタンスを容易に微調整できる。
　図１９（Ｂ）はインダクタ形成用の導体パターンＣＬｇａ，ＣＬｇｂ，ＣＬｇｃ，ＣＬｇｄ及びビア導体Ｖの断面図である。絶縁体層については図示を省略している。これら導体パターンおよびビア導体は、図１７における導体パターンＣＬｇａ，ＣＬｇｂ、導体パターンＣＬｇｃ，ＣＬｇｄ及びビア導体Ｖの接合構造に対応する。
　この図１９（Ｂ）に示すように、導体パターンＣＬｇａの略全体に導体パターンＣＬｇｂが導通することにより、また、導体パターンＣＬｇｃの略全体に導体パターンＣＬｇｄが導通することにより、インダクタの等価直列抵抗を低減でき、Ｑ値の高いインダクタが得られる。
　図１９（Ｃ）はインダクタ形成用の導体パターンＣＬ２ａ，ＣＬ２ｂ，ＣＬ２ｃ，ＣＬ２ｄ及びビア導体Ｖの断面図である。絶縁体層については図示を省略している。これら導体パターンおよびビア導体は、図１７における導体パターンＣＬ２ａ，ＣＬ２ｂ、導体パターンＣＬ２ｃ，ＣＬ２ｄ及びビア導体Ｖの接合構造に対応する。
　この図１９（Ｃ）に示すように、導体パターンの積層方向に層数の変化が緩やかになり、局所的な電流集中が緩和され、インダクタのＱ値が効果的に改善できる。
　図１９（Ｄ）はインダクタ形成用の導体パターンＣＬｇａ，ＣＬｇｂ，ＣＬｇｃ，ＣＬｇｄ及びビア導体Ｖの断面図である。絶縁体層については図示を省略している。これら導体パターンおよびビア導体は、図１８における導体パターンＣＬｇａ，ＣＬｇｂ、導体パターンＣＬｇｃ，ＣＬｇｄ及びビア導体Ｖの接合構造に対応する。
　この図１９（Ｄ）に示すように、導体パターンＣＬｇａ，ＣＬｇｂと導体パターンＣＬｇｃ，ＣＬｇｄとを長い距離に亘ってビア導体Ｖを介して接続することにより、インダクタＬｇのインダクタンスを容易に微調整できる。
　図１９（Ｅ）はインダクタ形成用の導体パターンＣＬ２ａ，ＣＬ２ｂ，ＣＬ２ｃ，ＣＬ２ｄ及びビア導体Ｖの断面図である。絶縁体層については図示を省略している。図１９（Ｃ）に比べて、導体パターンＣＬ２ｂ，ＣＬ２ｃ及びビア導体Ｖの接合長さが短く、導体パターンが３層以上重ならないように構成されている。
　この図１９（Ｅ）に示すように、導体パターンの積層数が局所的に多くなる箇所を避けることにより、焼成時に絶縁体と導体パターンとの焼成収縮の仕方により発生するクラックなどの構造欠陥を抑制できる。
《第５の実施形態》
　第５の実施形態では、以上に示したフィルタモジュールを備える電子機器について例示する。
　図２０は第５の実施形態に係る電子機器２０１の構成を示すブロック図である。この電子機器２０１は、例えばいわゆるスマートフォンや携帯電話器である。この電子機器２０１は、デュプレクサ５３、アンテナ５４、制御回路５０、インターフェイス及びメモリ５１、周波数シンセサイザ５２を備える。送信系は、送話器６１、送信信号処理回路６２、送信ミキサ６３、送信フィルタ６４及びパワーアンプ６５で構成されている。受信系は、ローノイズアンプ７１、受信フィルタ７２、受信ミキサ７３、受信信号処理回路７４及び受話器７５で構成されている。パワーアンプ６５から出力される送信信号はデュプレクサ５３を介してアンテナ５４へ出力される。また、アンテナ５４で受信された信号はデュプレクサ５３を介してローノイズアンプ７１で増幅される。なお、通話ではなくデータ通信などの場合には、制御回路５０は受信信号を処理する。
　送信フィルタ６４や受信フィルタ７２には、本発明のフィルタモジュールを適用できる。また、デュプレクサ５３の高周波数側のフィルタに本発明のフィルタモジュールを適用できる。
　また、パワーアンプ６５の前後、ローノイズアンプ７１の前後、送信ミキサ６３の前後、受信ミキサ７３等の前後にフィルタを設ける場合に、それらのフィルタに、本発明のフィルタモジュールを適用できる。
　最後に、本発明は上述した実施形態に限られるものではない。当業者によって適宜変形及び変更が可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変形及び変更が含まれる。
　例えば、図１では、絶縁体層Ｓ２に、当該絶縁体層Ｓ２を貫通して第１導体パターンＣＬ１１に沿って連続的に導通する第２導体パターンＣＬ１２が形成された例を示したが、第２導体パターンＣＬ１２は第１導体パターンＣＬ１１に沿った複数箇所に非連続的に形成されてもよい。
ＡＰ：開口
Ｃ１，Ｃ２，Ｃ３…キャパシタ
ＣＬ１１…第１導体パターン
ＣＬ１２…第２導体パターン
ＣＬ１ａ，ＣＬ１ｂ，ＣＬ１ｃ，ＣＬ１ｄ…導体パターン
ＣＬ２，ＣＬ２ａ，ＣＬ２ｂ，ＣＬ２ｃ，ＣＬ２ｄ…導体パターン
ＣＬｇ，ＣＬｇａ，ＣＬｇｂ，ＣＬｇｃ，ＣＬｇｄ…導体パターン
ＥＣ１１…第１電極パターン
ＥＣ１２…第２電極パターン
ＥＣ１，ＥＣ１ａ，ＥＣ１ｂ，ＥＣ１ｃ，ＥＣ１ｄ，ＥＣ１ｅ…電極パターン
ＥＣ２，ＥＣ２ａ，ＥＣ２ｂ，ＥＣ２ｃ，ＥＣ２ｄ，ＥＣ２ｅ，ＥＣ２ｆ…電極パターン
ＥＮＣ…浮き端子電極
ＥＴ１…第１端子電極
ＥＴ２…第２端子電極
Ｌ１，Ｌ２，Ｌｇ…インダクタ
ＬＣ１１…第１導体パターン
ＰＭ…フォトマスク
ＰＰ…感光性導電ペーストの膜
Ｓ１…第１絶縁体層
Ｓ１４，Ｓ１５，Ｓ１６，Ｓ１７…絶縁体層
Ｓ２…第２絶縁体層
Ｓ２Ｐ…感光性絶縁ペーストの膜
Ｓ３…第３絶縁体層
Ｓ４，Ｓ５，Ｓ６，Ｓ７…絶縁体層
Ｓａ，Ｓｂ，Ｓｃ，Ｓｄ，Ｓｅ…絶縁体層
Ｔ１，Ｔ２，ＧＮＤ，ＮＣ…端子
Ｖ…ビア導体
１…積層体
１１…電子部品
１２Ａ，１２Ｂ…電子部品
１３…フィルタモジュール
５０…制御回路
５１…メモリ
５２…周波数シンセサイザ
５３…デュプレクサ
５４…アンテナ
６１…送話器
６２…送信信号処理回路
６３…送信ミキサ
６４…送信フィルタ
６５…パワーアンプ
７１…ローノイズアンプ
７２…受信フィルタ
７３…受信ミキサ
７４…受信信号処理回路
７５…受話器
２０１…電子機器

Claims (7)

  1. 　インダクタ形成用の第１導体パターン及びキャパシタ形成用の第１電極パターンが形成された第１絶縁体層と、
    　前記インダクタ形成用の第２導体パターン及び前記キャパシタ形成用の第２電極パターンが形成された第２絶縁体層と、
    　を備え、
    　前記第１電極パターンと前記第２電極パターンとが前記第２絶縁体層を介して対向することでキャパシタが構成され、
    　前記第２導体パターンは前記第１導体パターンに沿って少なくとも一部が導通する、
    　電子部品。
  2. 　前記第１導体パターン及び前記第１電極パターンは第１パターン形成工程により同時に形成され、
    　前記第２導体パターン及び前記第２電極パターンは第２パターン形成工程により同時に形成された、
    　請求項１に記載の電子部品。
  3. 　前記第２絶縁体層において、前記第１導体パターンの直上の少なくとも一部に開口部を備え、前記開口部に前記第２電極パターンが形成されている、
    　請求項１又は２に記載の電子部品
  4. 　前記第１導体パターン及び前記第２導体パターンはループ形状又はループの一部を形成する形状であり、前記第１導体パターン及び前記第２導体パターンの積層方向から視た平面視での前記ループの内縁は前記第１導体パターン及び前記第２導体パターンとで同一箇所にある、
    　請求項１から３のいずれかに記載の電子部品。
  5. 　第１絶縁体層に、インダクタ形成用の第１導体パターン及びキャパシタ形成用の第１電極パターンを同時に形成する工程と、
    　前記第１絶縁体層における前記第１導体パターンが形成された面に、前記第１導体パターンの上部を開口させた第２絶縁体層を形成する工程と、
    　前記開口内及び前記第２絶縁体層上に前記インダクタ形成用の第２導体パターンを形成し、前記第２絶縁体層を介して前記第１電極パターンに対向する位置に前記キャパシタ形成用の第２電極パターンを形成する工程と、
    　を備える、
    　電子部品の製造方法。
  6. 　請求項１から４のいずれかに記載の電子部品と、当該電子部品に接続された、インダクタ又はキャパシタとを備えた、
    　フィルタモジュール。
  7. 　請求項１から４のいずれかに記載の電子部品又は請求項６に記載のフィルタモジュールを備える電子機器。
PCT/JP2022/003666 2021-02-05 2022-01-31 電子部品、電子部品の製造方法、フィルタモジュール及び電子機器 WO2022168802A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202280010812.7A CN116746056A (zh) 2021-02-05 2022-01-31 电子部件、电子部件的制造方法、滤波器模块以及电子设备
JP2022579537A JPWO2022168802A1 (ja) 2021-02-05 2022-01-31
US18/220,894 US20230352227A1 (en) 2021-02-05 2023-07-12 Electronic component, method of manufacturing electronic component, filter module, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021017228 2021-02-05
JP2021-017228 2021-02-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/220,894 Continuation US20230352227A1 (en) 2021-02-05 2023-07-12 Electronic component, method of manufacturing electronic component, filter module, and electronic device

Publications (1)

Publication Number Publication Date
WO2022168802A1 true WO2022168802A1 (ja) 2022-08-11

Family

ID=82741425

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/003666 WO2022168802A1 (ja) 2021-02-05 2022-01-31 電子部品、電子部品の製造方法、フィルタモジュール及び電子機器

Country Status (4)

Country Link
US (1) US20230352227A1 (ja)
JP (1) JPWO2022168802A1 (ja)
CN (1) CN116746056A (ja)
WO (1) WO2022168802A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166808A (ja) * 1989-11-27 1991-07-18 Mitsubishi Materials Corp Ｅｍｉフィルターネットワーク
JP2000077911A (ja) * 1998-09-02 2000-03-14 Murata Mfg Co Ltd 多層伝送線路及びこれを用いた電子部品
JP2010016337A (ja) * 2008-06-30 2010-01-21 Taida Electronic Ind Co Ltd 磁性部品
JP2015220452A (ja) * 2014-05-21 2015-12-07 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップ電子部品及びその実装基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166808A (ja) * 1989-11-27 1991-07-18 Mitsubishi Materials Corp Ｅｍｉフィルターネットワーク
JP2000077911A (ja) * 1998-09-02 2000-03-14 Murata Mfg Co Ltd 多層伝送線路及びこれを用いた電子部品
JP2010016337A (ja) * 2008-06-30 2010-01-21 Taida Electronic Ind Co Ltd 磁性部品
JP2015220452A (ja) * 2014-05-21 2015-12-07 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップ電子部品及びその実装基板

Also Published As

Publication number Publication date
JPWO2022168802A1 (ja) 2022-08-11
CN116746056A (zh) 2023-09-12
US20230352227A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
JPH10200360A (ja) 積層バルントランス
KR20030035898A (ko) 방향성 결합기
JP2002319508A (ja) 積層型インピーダンス素子
JP3545701B2 (ja) コモンモードチョーク
JP2957573B1 (ja) 積層型フィルタ
JP2000077915A (ja) 方向性結合器
WO2022168802A1 (ja) 電子部品、電子部品の製造方法、フィルタモジュール及び電子機器
JP2001094315A (ja) 方向性結合器
JP2004096388A (ja) 高周波積層デバイス
KR20030084355A (ko) 내장형 커패시터와 이를 포함하는 적층기판
JPH09153708A (ja) 方向性結合器
JPH11219825A (ja) 表面実装型バラントランス
JP2001185972A (ja) 積層フィルタ
JP2003218604A (ja) 積層型誘電体共振器及び積層型誘電体フィルタ
WO2022050094A1 (ja) フィルタモジュール、フィルタ素子及び電子機器
JP2005143150A (ja) 積層型方向性結合器
JP3473893B2 (ja) 高周波積層型回路部品
JP2003069317A (ja) 積層型方向性結合器
JP3197249B2 (ja) 積層ｌｃハイパスフィルタ
JP2006222691A (ja) 電子部品
JP3735332B2 (ja) 積層型方向性結合器
JP3650433B2 (ja) アンテナスイッチ
JP2009055073A (ja) 高周波回路素子
JP2002299127A (ja) 積層型バルントランス
JP2001006941A (ja) 高周波トランスおよびインピーダンス変換器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22749674

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022579537

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280010812.7

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22749674

Country of ref document: EP

Kind code of ref document: A1