WO2022168240A1 - 炭化珪素半導体装置および電力変換装置 - Google Patents

炭化珪素半導体装置および電力変換装置 Download PDF

Info

Publication number
WO2022168240A1
WO2022168240A1 PCT/JP2021/004142 JP2021004142W WO2022168240A1 WO 2022168240 A1 WO2022168240 A1 WO 2022168240A1 JP 2021004142 W JP2021004142 W JP 2021004142W WO 2022168240 A1 WO2022168240 A1 WO 2022168240A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
region
silicon carbide
semiconductor device
carbide semiconductor
Prior art date
Application number
PCT/JP2021/004142
Other languages
English (en)
French (fr)
Inventor
裕 福井
英之 八田
梨菜 田中
基 吉田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2021551951A priority Critical patent/JP7047981B1/ja
Priority to PCT/JP2021/004142 priority patent/WO2022168240A1/ja
Publication of WO2022168240A1 publication Critical patent/WO2022168240A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

本開示の炭化珪素半導体装置は、活性領域と終端領域とを有し、第１導電型のドリフト層（２０）と、ドリフト層上の第２導電型のボディ領域（３０）と、活性領域内のボディ領域上に設けられた第１導電型のソース領域（４０）と、ボディ領域およびソース領域を貫通するゲートトレンチ（８１）と、ゲートトレンチ内にゲート絶縁膜（５０）を介して形成されたゲート電極（６０）と、活性領域内のボディ領域を貫通して形成されたショットキトレンチ（８２）と、終端領域内のボディ領域を貫通して互いに平行に形成された複数のＪＢＳトレンチ（８３）と、ソース領域と接続され、ショットキトレンチ内およびＪＢＳトレンチ内にドリフト層とショットキ接続されるソース電極（７０）とを備える。本開示の炭化珪素半導体装置によれば、信頼性の高い炭化珪素半導体装置を得ることができる。

Description

炭化珪素半導体装置および電力変換装置
　本開示は、トレンチゲートを有する炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置に関するものである。
　ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ－Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）等のユニポーラ型のスイッチング素子と、ショットキバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）等のユニポーラ型の還流ダイオードとを内蔵する電力用の半導体装置が知られている。そのような半導体装置は、同一のチップにＭＯＳＦＥＴセルとＳＢＤセルとを並列に配置することで実現でき、一般的には、チップ内の特定の領域にショットキ電極を設け、その領域をＳＢＤとして動作させることで実現できる。
　スイッチング素子のチップに還流ダイオードを内蔵させることで、スイッチング素子に還流ダイオードを外付けする場合に比べてコストを低減できる。特に、炭化珪素（ＳｉＣ）を母材として用いたＭＯＳＦＥＴでは、ＳＢＤを内蔵させることにより寄生ｐｎダイオードによるバイポーラ動作を抑制できることもメリットの一つとなる。なぜなら、炭化珪素半導体装置では、寄生ｐｎダイオード動作によるキャリアの再結合エネルギーに起因する結晶欠陥の拡張により、素子の信頼性が損なわれる場合があるからである。
　また、半導体層に形成されたトレンチ内にゲート電極が埋め込まれた構造を有するトレンチゲート型ＭＯＳＦＥＴでは、半導体層の表面上にゲート電極が形成された構造を有するプレーナー型ＭＯＳＦＥＴに比べ、トレンチの側壁にチャネルを形成できる分、チャネル長を小さくでき、オン抵抗を低減できることが知られていた（例えば特許文献１）。
　さらに、ＳＢＤ内蔵のＭＯＳＦＥＴにおいて、終端構造部分においてＳＢＤを高密度に配置する方法として、終端ボディ領域内にＪＢＳ（Ｊｕｎｃｔｉｏｎ　Ｂａｒｒｉｅｒ　Ｓｃｈｏｔｔｋｙ）を配置する構造が知られていた（例えば特許文献２）。
特開２０１９－２１６２２３号（図１等） 国際公開ＷＯ２０１４／１６２９６９号（図２１等）
　しかしながら、ＳＢＤ内蔵のトレンチ型ＭＯＳＦＥＴの終端領域としてｐ型ボディ領域をトレンチ底部に形成した場合、耐圧を保持するためにより高密度のユニポーラ電流が必要になる場合があった。
　また、特許文献２のような半導体層の表面に形成するＪＢＳと特許文献１のようなトレンチ側壁にショットキ面を形成する構造とを同一チップ内に形成すると、製造工程が多くなり、製造コストが高くなる場合があった。
　本開示は、上記のような課題を解決するためになされたものであり、ＳＢＤを内蔵させたトレンチ型のＳｉＣＭＯＳＦＥＴにおいて、終端構造に高密度のユニポーラ電流を流すことが可能な構造を提供することを目的とする。
　本開示の炭化珪素半導体装置は、活性領域と終端領域とを有し、第１導電型のドリフト層と、ドリフト層上に設けられた第２導電型のボディ領域と、活性領域内のボディ領域上に設けられた第１導電型のソース領域と、ボディ領域およびソース領域をドリフト層の厚さ方向に貫通するゲートトレンチと、ゲートトレンチ内にゲート絶縁膜を介してボディ領域と対向して形成されたゲート電極と、活性領域内のボディ領域をドリフト層の厚さ方向に貫通しゲートトレンチに平行に形成されたショットキトレンチと、終端領域内のボディ領域をドリフト層の厚さ方向に貫通して互いに平行に形成された複数のＪＢＳトレンチと、ゲートトレンチの底の前記ドリフト層内に形成された第１保護領域と、ショットキトレンチの底の前記ドリフト層内に形成された第２保護領域と、ＪＢＳトレンチの底の前記ドリフト層内に形成された第３保護領域と、ソース領域と接続されショットキトレンチ内およびＪＢＳトレンチ内にドリフト層とショットキ接続されて形成されるソース電極とを備えたものである。
　本発明にかかる炭化珪素半導体装置によれば、終端構造に高密度のユニポーラ電流を流すことができ、信頼性の高い炭化珪素半導体装置を低い製造コストで得ることができる。
実施の形態１に係る炭化珪素半導体装置の断面図である。 実施の形態１に係る炭化珪素半導体装置の平面図である。 実施の形態１に係る別形態の炭化珪素半導体装置の断面図である。 実施の形態１に係る別形態の炭化珪素半導体装置の断面図である。 実施の形態１に係る別形態の炭化珪素半導体装置の断面図である。 実施の形態１に係る別形態の炭化珪素半導体装置の断面図である。 実施の形態１に係る別形態の炭化珪素半導体装置の断面図である。 実施の形態２に係る炭化珪素半導体装置の断面図である。 実施の形態２に係る別形態の炭化珪素半導体装置の断面図である。 実施の形態２に係る別形態の炭化珪素半導体装置の断面図である。 実施の形態３に係る炭化珪素半導体装置の断面図である。 実施の形態３に係る別形態の炭化珪素半導体装置の断面図である。 実施の形態４に係る炭化珪素半導体装置の平面図である。 実施の形態５に係る電力変換装置の構成を示す模式図である。
　以下、添付の図面を参照しながら実施の形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
　実施の形態１．
　図１は、実施の形態１にかかる炭化珪素半導体装置であるショットキバリアダイオード内蔵トレンチ型炭化珪素ＭＯＳＦＥＴ（ＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴ）の活性領域から終端領域にかけての一部分の断面図である。また、図２は、図１に示すＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴに対応する平面図であり、トレンチだけを記載したものである。
　図１に示すように、ｎ型で低抵抗の炭化珪素で構成される半導体基板１０の表面上に、ｎ型の炭化珪素で構成されるドリフト層２０が形成されている。ドリフト層２０上にはｐ型の炭化珪素で構成されるボディ領域３０が設けられている。
　活性領域においては、ボディ領域３０が形成されたドリフト層２０にゲートトレンチ８１とショットキトレンチ８２とが交互に、かつ、平行に配置されている。ゲートトレンチ８１とショットキトレンチ８２とに隣接するボディ領域３０上には、ｎ型の炭化珪素で構成されるソース領域４０が設けられている。ゲートトレンチ８１とショットキトレンチ８２との間のボディ領域３０の表層部には、低抵抗ｐ型のコンタクト領域９０が形成されている。
　ゲートトレンチ８１は、ソース領域４０の表面からソース領域４０およびボディ領域３０を貫通してドリフト層２０に達するように形成されている。ショットキトレンチ８２は、ソース領域４０の表面からソース領域４０およびボディ領域３０を貫通してドリフト層２０に達するように形成されている。ゲートトレンチ８１内には酸化珪素からなるゲート絶縁膜５０を介してゲート電極６０が形成されている。ゲート電極６０は、不純物濃度が高い低抵抗多結晶珪素で構成されている。ゲート電極６０上には酸化珪素からなる層間絶縁膜５５が形成されている。ショットキトレンチ８２内にはソース電極７０が形成されており、ソース電極７０はドリフト層２０とショットキ接続する。ゲートトレンチ８１の底のドリフト層２０内には、ｐ型の第１保護領域３１が形成されている。ショットキトレンチ８２の底のドリフト層２０内には、ｐ型の第２保護領域３２が形成されている。第１保護領域３１と第２保護領域３２とは、同じ深さで同じ不純物濃度である。
　図２に示すように、活性領域の平面視上の外側に位置し、活性領域を囲んで形成された終端領域においては、活性領域に近い位置に第１外周トレンチ８４が形成され、活性領域から遠いチップ外周端に近い箇所にはチップ端にまでの第２外周トレンチ８５が形成されている。ここで、第２外周トレンチ８５がチップ端まで達している場合について説明するが、第２外周トレンチ８５はチップ端まで達していなくてもよく、チップ端より内側までに形成されていてもよい。第２外周トレンチ８５がチップ端まで達している場合にはトレンチ形状にはならないが、ここではトレンチがチップ端まで達していようがいまいがトレンチと呼ぶことにする。第１外周トレンチ８４と第２外周トレンチ８５との間には、複数のＪＢＳトレンチ８３が形成されている。ＪＢＳトレンチ８３と第１外周トレンチ８４と第２外周トレンチ８５とは、部分的に分断されている。
　活性領域のゲートトレンチ８１とショットキトレンチ８２と、および、終端領域のＪＢＳトレンチ８３、第１外周トレンチ８４と第２外周トレンチ８５とは、同じ深さで形成されている。
　終端領域の断面構造について説明する。図１に示すように、終端領域においては、活性領域に近い位置に、その幅がショットキトレンチ８１の幅より大きい第１外周トレンチ８４が形成されている。第１外周トレンチ８４の外周側には、複数のＪＢＳトレンチ８３が形成されている。複数のＪＢＳトレンチ８３の外周側には、第１外周トレンチ８４の幅より幅が大きい第２外周トレンチ８５が形成されている。
　ここで、チップのコーナー部以外では、第１外周トレンチ８４、複数のＪＢＳトレンチ８３、第２外周トレンチ８５は互いに平行に形成されている。
　第１外周トレンチ８４の底に接するドリフト層２０内には、ｐ型の第３保護領域３３が形成されている。また、第２外周トレンチ８５の底に接するドリフト層２０内の活性領域に近い箇所にはｐ型の第４保護領域３４が形成されている。さらに、第２外周トレンチ８５の底に接するドリフト層２０内の第４保護領域３４の外周側には、第４保護領域３４より不純物濃度が低いＪＴＥ（Ｊｕｎｃｔｉｏｎ　Ｔｅｒｍｉｎａｔｉｏｎ　Ｅｘｔｅｎｔｉｏｎ）領域３６が形成されている。
　また、ＪＢＳトレンチ８３の底に接するドリフト層２０内にはｐ型の第５保護領域３５が形成されている。
　ここで、第３保護領域３３、第４保護領域３４、および、第５保護領域３５は、活性領域の第１保護領域３１と第２保護領域３２と同じ深さで同じ不純物濃度である。
　第１外周トレンチ８４と第２外周トレンチ８５との間のドリフト層２０の表層部には、活性領域のボディ領域３０と同じ深さで同じ不純物濃度のｐ型のボディ領域３０が形成されている。さらに、ボディ領域３０の表層部には、低抵抗でｐ型の高濃度ｐ型領域９１が形成されている。ＪＢＳトレンチ８３の中にはショットキトレンチ８２の中と同様にソース電極７０が形成されており、ソース電極７０とドリフト層２０とはショットキ接続されている。ＪＢＳトレンチ８３上およびボディ領域３０と高濃度ｐ型領域９１上にはソース電極７０が形成されており、ボディ領域３０とソース電極７０とはオーミック接続されている。
　複数のＪＢＳトレンチ８３内のソース電極７０とドリフト層２０とのそれぞれのショットキ界面、複数のＪＢＳトレンチ８３の間のボディ領域３０と高濃度ｐ型領域９１、および、第５保護領域３５でＪＢＳを構成する。
　第１外周トレンチ８４の活性領域側の側壁に隣接するドリフト層２０の表層部には、高濃度低抵抗のコンタクト領域９０が形成されており、第１外周トレンチ８４内部の一部のボディ領域３０に面する領域には、ゲート絶縁膜５０を介してゲート電極６０が形成されている。また、第１外周トレンチ８４内部のゲート電極６０が形成されていない領域には、層間絶縁膜５５が形成されており、第１外周トレンチ８４内の層間絶縁膜５５を貫通して形成されたコンタクトホールの底の第３保護領域３３には、低抵抗でｎ型の低抵抗ｎ型領域４１が形成されている。コンタクトホール内のソース電極７０と低抵抗ｎ型領域４１とはオーミック接続されており、第４保護領域３４とソース電極７０とはオーミック接続されていない。
　第２外周トレンチ８５内部の第４保護領域３４上には、ゲート絶縁膜５０を介してゲート電極６０が形成されている。また、第２外周トレンチ８５内部のゲート電極６０が形成されていない領域およびゲート電極６０上には、層間絶縁膜５５が形成されており、第２外周トレンチ８５内の層間絶縁膜５５を貫通して形成されたコンタクトホールの底の第４保護領域３４には、低抵抗でｎ型の低抵抗ｎ型領域４１が形成されている。コンタクトホール内のソース電極７０と低抵抗ｎ型領域４１とはオーミック接続されており、第３保護領域３３とソース電極７０とはオーミック接続されていない。第２外周トレンチ８５内のゲート電極６０は、ゲート電極６０上の層間絶縁膜５５に形成されたコンタクトホールを介してゲートパッド７１と接続されている。
　ここで、複数のＪＢＳトレンチ８３は、その間隔が等しく形成されており、活性領域のゲートトレンチ８１とショットキトレンチ８２との間の間隔と同じ間隔で形成されている。また、最も内側のＪＢＳトレンチ８３と第１外周トレンチ８４との間隔および最外周のＪＢＳトレンチ８３と第２外周トレンチ８５との間隔も、複数のＪＢＳトレンチ８３間の間隔と同じになるように形成されている。
　次に、本実施の形態にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴの製造方法について説明する。
　まず、第１主面の面方位が有する（０００１）面から＜１１－２０＞方向に１°以上４°以下傾斜した４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０の上に、化学気相堆積法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）により、１×１０１５ｃｍ－３以上、１×１０１７ｃｍ－３以下の不純物濃度でｎ型、５μｍ以上、５０μｍ以下の厚さの炭化珪素からなるドリフト層２０をエピタキシャル成長させる。ドリフト層２０の主面も（０００１）面から＜１１－２０＞方向に１°以上４°以下傾斜する。
　つづいて、ドリフト層２０の表面にｐ型の不純物であるＡｌ（アルミニウム）をイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５μｍ以上、３μｍ以下程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０１７ｃｍ－３以上、１×１０１９ｃｍ－３以下の範囲でありドリフト層２０の不純物濃度より高くする。本工程によりＡｌイオンが注入された領域がボディ領域３０となる。
　次に、ドリフト層２０の表面のボディ領域３０の所定の箇所が開口するようにフォトレジスト等により注入マスクを形成し、ｎ型の不純物であるＮ（窒素）をイオン注入する。Ｎのイオン注入深さはボディ領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０１８ｃｍ－３以上、１×１０２１ｃｍ－３以下の範囲であり、ボディ領域３０のｐ型の不純物濃度を超えるものとする。本工程でＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。その後、注入マスクを除去する。
　また、同様の方法により、活性領域のソース領域４０に隣接したボディ領域３０の所定の領域、および、終端領域の第１外周トレンチ８４形成から第２外周トレンチ８５形成領域にかけての領域に、ボディ領域３０の不純物濃度より高い１×１０１９ｃｍ－３以上、１×１０２１ｃｍ－３以下の範囲の不純物濃度になるようにＡｌをイオン注入することにより、コンタクト領域９０と高濃度ｐ型領域９１とを形成する。
　次に、活性領域のソース領域４０が形成された領域の一部、ソース領域４０が形成されていない領域の一部、および、終端領域のボディ領域３０が形成された領域を開口するレジストマスクを形成し、ドライエッチング法により、ゲートトレンチ８１、ショットキトレンチ８２、ＪＢＳトレンチ８３、第１外周トレンチ８４および、第２外周トレンチ８５を形成する。これらのトレンチ８１～８５は、別工程で形成してもよい。
　ここで、活性領域のゲートトレンチ８１とショットキトレンチ８２とは、半導体基板１０のオフ角の方向である＜１１－２０＞方向と平行に形成されている。
　つづいて、各トレンチ８１～８５底部のドリフト層２０に、所定の位置をマスクしたレジストマスクを形成してｐ型不純物をイオン注入し、それぞれ第１保護領域３１、第２保護領域３２、第３保護領域３３、第４保護領域３４、および、第５保護領域３５を形成する。第１～第５保護領域のｐ型不純物濃度は、１×１０１７ｃｍ－３以上、１×１０１９ｃｍ－３以下である。
　また、同様の方法により、第１外周トレンチ８４の底部の一部と第２外周トレンチ８５の底部の一部とに低抵抗ｎ型領域４１を形成する。低抵抗ｎ型領域４１のｎ型不純物濃度は、ソース領域４０のｎ型不純物濃度と同程度である。
　次に、熱処理装置によって、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００から１９００℃の温度で、３０秒から１時間のアニールを行なう。このアニールにより、イオン注入されたＮ及びＡｌを電気的に活性化させる。
　つづいて、ショットキトレンチ８２とＪＢＳトレンチ８３とを絶縁膜で覆った状態でゲートトレンチ８１、第１外周トレンチ８４と第２外周トレンチ８５内に厚さが１０ｎｍ以上、３００ｎｍ以下の酸化珪素からなるゲート絶縁膜５０と導電性を有する多結晶珪素からなるゲート電極６０とを形成する。ゲート絶縁膜５０は熱酸化法で形成する。ゲート電極６０は減圧ＣＶＤ法により形成する。
　次に、厚さが５００ｎｍ以上、３０００ｎｍ以下の酸化珪素からなる層間絶縁膜５５を減圧ＣＶＤ法により形成する。
　つづいて、ゲートトレンチ８１上および第１外周トレンチ８４と第２外周トレンチ８５上の一部を残して層間絶縁膜５５をドライエッチングする。
　次に、Ｎｉなどの金属を堆積、アニールによるシリサイド化等の工程により、ソース領域４０上およびコンタクト領域９０上に図示しないオーミック電極を形成する。
　つづいて、ショットキトレンチ８２とＪＢＳトレンチ８３とのショットキ界面になるドリフト層２０表面をフッ酸でライトエッチングした後に、ソース電極７０、ゲートパッド７１となるＡｌ／Ｔｉ等の積層金属からなる電極を形成する、最後に半導体基板１０の裏面側にドレイン電極７２を形成することによって、本実施の形態のＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴを製造することができる。
　本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴによれば、終端領域に高密度のユニポーラ電流を流すことができ、その結果、終端領域のＳＢＤを形成する領域の面積を低減できる。したがって、より信頼性の高い炭化珪素半導体装置を得ることができる。また、本実施の形態のＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴは、活性領域のゲートトレンチ、ショットキトレンチと、終端領域のＪＢＳトレンチとを同じエッチング工程で形成することができるので、製造コストを低減できる。
　なお、ここまでの実施の形態では、ソース電極７０をそのままショットキトレンチ８２内とＪＢＳトレンチ８３内とに形成する例を説明したが、ショットキトレンチ８２内とＪＢＳトレンチ８３内とに別のショットキ金属７３を形成してもよい。図３に別のショットキ金属７３を使用して形成したＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴの断面図を示す。
　また、ここまでの実施の形態では、ドリフト層２０の不純物濃度が一定であるように説明してきたが、ドリフト層２０の不純物濃度は一定でなくでもよい。例えば、図４にその断面図を示すように、各保護領域３１～３５より上側には、それらより下側のドリフト層２０よりｎ型不純物濃度を高くした高濃度ドリフト層２１を形成してもよい。
　ゲートトレンチ８１近傍を各保護領域３１～３５より下側のドリフト層２０より不純物濃度が高い高濃度ドリフト層２１とすることにより、本実施の形態の炭化珪素半導体装置のオン抵抗をより低くすることができる。また、ＪＢＳトレンチ８３間を高濃度ドリフト層２１にすることにより、本実施の形態の炭化珪素半導体装置に、終端領域により大きなユニポーラ電流を流すことができる。
　さらに、活性領域のショットキトレンチ８２に接するドリフト層２０の不純物濃度より終端領域のＪＢＳトレンチ８３に接するドリフト層２０の不純物濃度を高くしてもよい。図５は、活性領域のショットキトレンチ８２に接する箇所に、各保護領域３１～３５より下側のドリフト層２０より不純物濃度が高い高濃度ドリフト層２１を形成し、終端領域のＪＢＳトレンチ８３に接する箇所に高濃度ドリフト層２１よりさらに不純物濃度が高い第２高濃度ドリフト層２２を形成した場合の断面模式図である。
　このように、活性領域のショットキトレンチ８２に接するドリフト層２０の不純物濃度より終端領域のＪＢＳトレンチ８３に接するドリフト層２０の不純物濃度を高くすることにより、終端領域にさらに大きなユニポーラ電流を流すことができる。
　また、ＪＢＳトレンチ８３底に、活性領域のゲートトレンチ８１、ショットキトレンチ８２の底の第１保護領域３１、第２保護領域３２のｐ型不純物濃度よりｐ型不純物濃度が小さい低濃度保護領域３７を形成してもよい。図６は、ＪＢＳトレンチ８３底に低濃度保護領域３７を形成した場合の断面模式図である。
　ＪＢＳトレンチ８３底に低濃度保護領域３７を形成することにより、ＪＢＳトレンチ８３間のドリフト層２０に拡がる空乏層の幅を小さくでき、より大きなユニポーラ電流を流すことができる。
　なお、本実施の形態の炭化珪素半導体装置中のＪＢＳは、複数の同じ深さのＪＢＳトレンチ８３とＪＢＳトレンチ８３間のドリフト層２０と、ドリフト層２０上層部に形成されたボディ領域３０と、ボディ領域３０上部に形成された高濃度ｐ型領域９１とを備えた構成により、従来のＳＢＤより高密度のユニポーラ電流を流すことができる。ＪＢＳは、ＪＢＳトレンチ８３底のドリフト層内に第５保護領域３５をさらに備えていてもよい。また、両端のＪＢＳトレンチ８３の両方の外側に、ＪＢＳトレンチ８３と同じ深さの第１外周トレンチ８４と第２外周トレンチ８５とを備えていてもよい。また、第１外周トレンチ８４と第２外周トレンチ８５との底に、ｐ型の第３保護領域３３と第４保護領域３４とを備えていてもよい。ＪＢＳトレンチ８３間のドリフト層２０を保護領域３３～３５より下側のドリフト層２０よりｎ型不純物濃度が高い高濃度ドリフト層２１としてもよい。
　また、活性領域のゲートトレンチ８１またはショットキトレンチ８２とＪＢＳトレンチ８３との間に第１外周トレンチ８４を形成しなくてもよい。図７は、第１外周トレンチ８４を形成しない場合の断面模式図である。図７の構造においても、終端領域に大きなユニポーラ電流を流すことができる。
　本実施の形態の炭化珪素半導体装置中では、活性領域のショットキトレンチ８１が、ソース領域４０と呼んだｎ型の領域を貫通して形成されている図を説明したが、ショットキトレンチ８１に接するソース領域４０は、なくてもよい。
　実施の形態２．
　実施の形態１では、ＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴの活性領域のゲートトレンチ８１とショットキトレンチ８２との間隔が、終端領域のＪＢＳトレンチ８３間の間隔と同じ例について説明したが、本実施の形態では、終端領域のＪＢＳトレンチ８３間の間隔が活性領域のゲートトレンチ８１とショットキトレンチ８２との間隔より小さい。その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
　図８は、実施の形態２にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴの活性領域から終端領域にかけての部分断面図である。図８において、活性領域のゲートトレンチ８１とショットキトレンチ８２との間隔Ｄ１は、終端領域のＪＢＳトレンチ８３間の間隔Ｄ２より大きく形成されている。
　本実施の形態のＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴは、実施の形態１のものと同じ工程で、マスクパターンを変えることによって形成できる。
　本発明の炭化珪素半導体装置においては、ショットキ界面に接するドリフト層２０の不純物濃度が高いほど、ショットキ界面に流れるユニポーラ電流密度が高くなり、オフ時にショットキ界面にかかる電界強度が大きくなる。したがって、ショットキ界面に流れる電流密度を大きくしたいという要求と、ショットキ界面にかかる電界の強度を小さくしたいという要求は、トレードオフの関係にある。
　活性領域では、ショットキ界面にかかる電界の強度を所定の値以下にするために、ドリフト層２０の不純物濃度が決められ、この不純物濃度によって、必要なゲートトレンチ８１とショットキトレンチ８２との間隔Ｄ１が決まる。また、この不純物濃度のドリフト層２０をオン電流が流れる。これに対して、終端領域では、ＪＢＳトレンチ８３間にオン電流が流れないので、ＪＢＳトレンチ８３間の間隔Ｄ２を小さくしてもよい。
　このような構成にすることにより、本実施の形態の炭化珪素半導体装置において、終端領域の幅を小さくすることができたり、同じ幅により多くのＪＢＳトレンチ８３を形成してより多くのユニポーラ電流を流したりすることができる。
　さらに、実施の形態１の図５で説明した構成と同様に、ＪＢＳトレンチ８３間のドリフト層２０の不純物濃度を活性領域のゲートトレンチ８１とショットキトレンチ８２との間のドリフト層２０の不純物濃度より高くすることもできる。この構造を採用することにより、終端構造により高密度のユニポーラ電流を流すことができる。
　また、ＪＢＳトレンチ８３の幅を活性領域のゲートトレンチ８１、ショットキトレンチ８２より小さくしてもよい。図９は、ＪＢＳトレンチ８３の幅をゲートトレンチ８１、ショットキトレンチ８２の幅より小さく形成した場合の活性領域から終端領域にかけての部分断面図である。ＪＢＳトレンチ８３にはゲートトレンチ８１のように複数の材料を埋め込む必要が無い。そのため、終端領域のＪＢＳトレンチ８３の幅Ｄ４を活性領域のゲートトレンチ８１、ショットキトレンチ８２の幅Ｄ３より小さくすることができる。この構造を採用することによっても、終端構造により高密度のユニポーラ電流を流すことができる。
　さらに、ＪＢＳトレンチ８３を活性領域のゲートトレンチ８１、ショットキトレンチ８２より深く形成してもよい。図１０は、ＪＢＳトレンチ８３をゲートトレンチ８１、ショットキトレンチ８２より深く形成した場合の活性領域から終端領域にかけての部分断面図である。ＪＢＳトレンチ８３を深く形成した場合にも、ＪＢＳトレンチ８３のショットキ界面の面積を増大させることができ、終端構造により高密度のユニポーラ電流を流すことができる。したがって、より信頼性の高い炭化珪素半導体装置を得ることができる。
　実施の形態３．
　実施の形態１では、ＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴの活性領域のゲートトレンチ８１とショットキトレンチ８２とが、終端領域のＪＢＳトレンチ８３と同じ深さで形成された構造について主に説明したが、本実施の形態では、終端領域のＪＢＳトレンチ８３が活性領域のゲートトレンチ８１、ショットキトレンチ８２より浅く形成されている。その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
　図１１は、実施の形態３にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴの活性領域から終端領域にかけての部分断面図である。図１１において、終端領域のＪＢＳトレンチ８３は、活性領域のゲートトレンチ８１とショットキトレンチ８２とより浅く形成されている。
　ここで、本実施の形態のＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴは、実施の形態１のものと同じ工程で形成し、ＪＢＳトレンチ８３のエッチングは、ゲートトレンチ８１とショットキトレンチ８２とのエッチングと別工程で行なってもよいし、同じ工程でＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）－ｌａｇを用いて行なってもよい。
　本発明の炭化珪素半導体装置においては、ゲートトレンチ８１とショットキトレンチ８２とよりＪＢＳトレンチ８３が浅く形成されているため、ＪＢＳトレンチ８３のショットキ界面の電界強度を相対的に小さくすることができる。そのため、ＪＢＳトレンチ８３底に形成する第３保護領域３３を設けなくすることができる。もちろん、第３保護領域３３は設けてもよい。
　ＪＢＳトレンチ８３底に形成する第３保護領域３３を設けない構成にすることにより、ＪＢＳトレンチ８３底にもドリフト層２０との間にショットキ界面を形成することができ、ユニポーラ電流密度をより高くすることができる。
　また、ＪＢＳトレンチ８３を浅く形成することにより、ＪＢＳトレンチ８３のショットキ界面の電界強度を相対的に小さくすることができ、そのため、ＪＢＳトレンチ８３間のドリフト層２０の不純物濃度を高くすることができる。　図１２は、本実施の形態の別形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴの活性領域から終端領域にかけての部分断面図である。図１２において、終端領域のＪＢＳトレンチ８３は、活性領域のゲートトレンチ８１とショットキトレンチ８２とより浅く形成されており、ＪＢＳトレンチ８３間には、第３保護領域３３より下部のドリフト層２０よりｎ型不純物濃度が高い第２高濃度ドリフト層２２が形成されている。
　この構造を採用することにより、より高密度のユニポーラ電流を流すことができる。
　本実施の形態のＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴによれば、終端領域の幅を小さくすることができたり、同じ幅により多くのＪＢＳトレンチ８３を形成してより多くのユニポーラ電流を流したりすることができる。したがって、より信頼性の高い炭化珪素半導体装置を得ることができる。
　実施の形態４．
　実施の形態１では、活性領域においてゲートトレンチ８１とショットキトレンチ８２とが一方向に形成され、終端領域のＪＢＳトレンチ８３が活性領域を取り囲むように形成されていたが、本実施の形態の炭化珪素半導体装置では、終端領域のＪＢＳトレンチ８３が、活性領域のゲートトレンチ８１とショットキトレンチ８２と同じ方向に形成されている。その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
　図１３は、実施の形態４にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴのコーナー部近傍の平面図である。図１３において、終端領域のＪＢＳトレンチ８３が、活性領域のゲートトレンチ８１とショットキトレンチ８２と同じ向きに形成されている。
　本実施の形態のＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴは、実施の形態１のものと同じ工程で、マスクパターンを変えることによって形成できる。
　本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴによれば、終端領域のショットキ界面が形成されるＪＢＳトレンチ８３のトレンチ側壁の結晶面が活性領域のショットキトレンチ８２と同じ結晶面になるので、活性領域のユニポーラ電流と終端領域のユニポーラ電流との大きさの差のばらつきを小さくできる。
　特に、半導体基板１０の第１主面の面方位が＜１１－２０＞方向にオフ角を有する（０００１）面とした場合、活性領域のゲートトレンチ８１、ショットキトレンチ８２、および、終端領域のＪＢＳトレンチ８３を全て＜１１－２０＞方向に平行に形成することにより、ショットキトレンチ８２とＪＢＳトレンチ８３との両側のトレンチ側壁が基板のオフ方向の影響を受けなくなるため、ショットキトレンチ８２とＪＢＳトレンチ８３とのショットキ界面のバリア高さのばらつきを低減できる。
　なお、実施の形態１～４においては、ｐ型不純物としてアルミニウム（Ａｌ）を用いたが、ｐ型不純物がホウ素（Ｂ）またはガリウム（Ｇａ）であってもよい。ｎ型不純物は、窒素（Ｎ）で無く燐（Ｐ）であってもよい。実施の形態１～４で説明したＭＯＳＦＥＴにおいては、ゲート絶縁膜は、必ずしもＳｉＯ２などの酸化膜である必要はなく、酸化膜以外の絶縁膜、または、酸化膜以外の絶縁膜と酸化膜とを組み合わせたものであってもよい。また、ゲート絶縁膜５０として炭化珪素を熱酸化した酸化珪素を用いたが、ＣＶＤ法による堆積膜の酸化珪素であってもよい。また、上記実施形態では、結晶構造、主面の面方位、オフ角および各注入条件等、具体的な例を用いて説明したが、これらの数値範囲に適用範囲が限られるものではない。
　また、炭化珪素半導体装置は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）にＳＢＤを内蔵させたものであってもよい。さらに、スーパージャンクション構造を有するＭＯＳＦＥＴ、ＩＧＢＴにＳＢＤを内蔵させたものにも適用することができる。
　　実施の形態５．
　本実施の形態は、上述した実施の形態１～４にかかる炭化珪素半導体装置の製造方法を電力変換装置の製造に適用したものである。本開示は特定の電力変換装置の製造方法に限定されるものではないが、以下、実施の形態４として、三相のインバータの製造方法に本開示を適用した場合について説明する。
　図１４は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
　図１４に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
　電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図３０に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
　駆動回路２０２は、ノーマリオフ型の各スイッチング素子を、ゲート電極の電圧とソース電極の電圧とを同電位にすることによってオフ制御している。
　負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
　以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず。内蔵されたＳＢＤでもよい。）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１～３のいずれかにかかる炭化珪素半導体装置の製造方法で製造された炭化珪素半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
　駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
　制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
　本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子として実施の形態１～４にかかる炭化珪素半導体装置の製造方法で製造された炭化珪素半導体装置を適用するため、低損失、かつ、高速スイッチングの信頼性を高めた電力変換装置を実現することができる。
　本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
　また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
１０　半導体基板、２０　ドリフト層、２１　高濃度ドリフト層、２２　第２高濃度ドリフト層、３０　ボディ領域、３１　第１保護領域、３２　第２保護領域、３３　第３保護領域、３４　第４保護領域、３５　第５保護領域、４０　ソース領域、４１　低抵抗ｎ型領域、５０　ゲート絶縁膜、５５　層間絶縁膜、６０　ゲート電極、７０　ソース電極、７１　ゲートパッド、７２　ドレイン電極、８１　ゲートトレンチ、８２　ショットキトレンチ、８３　ＪＢＳトレンチ、８４　第１外周トレンチ、８５　第２外周トレンチ、９０　コンタクト領域、９１　高濃度ｐ型領域、１００　電源、２００、電力変換装置、２０１　主変換回路、２０２　駆動回路、２０３　制御回路、３００　負荷。

Claims (13)

  1. 　活性領域と前記活性領域を囲んで形成された終端領域とを有し、
    　第１導電型のドリフト層と、
    　前記ドリフト層上に設けられた第２導電型のボディ領域と、
    　前記活性領域内の前記ボディ領域上に設けられた第１導電型のソース領域と、
    　前記ボディ領域および前記ソース領域を前記ドリフト層の厚さ方向に貫通するゲートトレンチと、
    　前記ゲートトレンチ内にゲート絶縁膜を介して前記ボディ領域と対向して形成されたゲート電極と、
    　前記活性領域内の前記ボディ領域を前記ドリフト層の厚さ方向に貫通し、前記ゲートトレンチに平行に形成されたショットキトレンチと、
    　前記終端領域内の前記ボディ領域を前記ドリフト層の厚さ方向に貫通して互いに平行に形成された複数のＪＢＳトレンチと、
    　前記ソース領域と接続され、前記ショットキトレンチ内および前記ＪＢＳトレンチ内に前記ドリフト層とショットキ接続されて形成されるソース電極と
    を備えた炭化珪素半導体装置。
  2. 　前記ゲートトレンチの底の前記ドリフト層内に形成された第２導電型の第１保護領域と、
    　前記ショットキトレンチの底の前記ドリフト層内に形成された第２導電型の第２保護領域と、
    　前記ＪＢＳトレンチの底の前記ドリフト層内に形成された第２導電型の第３保護領域とを備えた
    　請求項１に記載の炭化珪素半導体装置。
  3. 　前記ゲートトレンチと前記ショットキトレンチと前記ＪＢＳトレンチとは、同じ深さで形成されている
    　請求項１または請求項２に記載の炭化珪素半導体装置。
  4.  　前記複数のＪＢＳトレンチの間隔は、前記ゲートトレンチに隣接する前記ショットキトレンチと前記ゲートトレンチとの間隔と同じである
    　請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5.  　前記複数のＪＢＳトレンチの間隔は、前記ゲートトレンチに隣接する前記ショットキトレンチと前記ゲートトレンチとの間隔より小さい
    　請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
  6. 　前記ＪＢＳトレンチの幅は、前記ショットキトレンチの幅より小さい
    　請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
  7. 　前記ＪＢＳトレンチの深さは、前記ゲートトレンチおよび前記ショットキトレンチの深さより小さい
    　請求項１に記載の炭化珪素半導体装置。
  8. 　前記ＪＢＳトレンチの深さは、前記ゲートトレンチおよび前記ショットキトレンチの深さより大きい
    　請求項１に記載の炭化珪素半導体装置。
  9. 　複数の前記ＪＢＳトレンチの間の前記ドリフト層の不純物濃度は、前記ショットキトレンチに隣接する前記ドリフト層の不純物濃度より大きい
    　請求項１から請求項８のいずれか１項に記載の炭化珪素半導体装置。
  10. 　前記ドリフト層の主面は、（０００１）面から＜１１－２０＞方向に傾斜し、
    　前記ゲートトレンチと前記ショットキトレンチは、＜１１－２０＞方向に平行に形成された
    　請求項１から請求項９のいずれか１項に記載の炭化珪素半導体装置。
  11. 　前記ＪＢＳトレンチは、前記ゲートトレンチと前記ショットキトレンチと平行に形成された
    　請求項１０に記載の炭化珪素半導体装置。
  12. 　前記第３保護領域の第２導電型不純物濃度は、前記第１保護領域の第２導電型不純物濃度より小さい
    　請求項２から請求項１１のいずれか１項に記載の炭化珪素半導体装置。
  13. 　請求項１～１２のいずれか１項に記載の炭化珪素半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    　前記炭化珪素半導体装置の前記ゲート電極の電圧を前記ソース電極の電圧と同じにすることによってオフ動作させ、前記炭化珪素半導体装置を駆動する駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、
    　前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    　を備えた電力変換装置。
PCT/JP2021/004142 2021-02-04 2021-02-04 炭化珪素半導体装置および電力変換装置 WO2022168240A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021551951A JP7047981B1 (ja) 2021-02-04 2021-02-04 炭化珪素半導体装置および電力変換装置
PCT/JP2021/004142 WO2022168240A1 (ja) 2021-02-04 2021-02-04 炭化珪素半導体装置および電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/004142 WO2022168240A1 (ja) 2021-02-04 2021-02-04 炭化珪素半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
WO2022168240A1 true WO2022168240A1 (ja) 2022-08-11

Family

ID=81259122

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/004142 WO2022168240A1 (ja) 2021-02-04 2021-02-04 炭化珪素半導体装置および電力変換装置

Country Status (2)

Country Link
JP (1) JP7047981B1 (ja)
WO (1) WO2022168240A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274840A (zh) * 2022-09-29 2022-11-01 深圳芯能半导体技术有限公司 一种rc-igbt器件结构及其制备方法
CN116053316A (zh) * 2023-04-03 2023-05-02 北京昕感科技有限责任公司 混合栅型SiC MOSFET元胞结构、器件及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014157888A (ja) * 2013-02-15 2014-08-28 Panasonic Corp 半導体素子，半導体装置，保護回路および保護装置
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
JP2019216223A (ja) * 2018-06-14 2019-12-19 富士電機株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014157888A (ja) * 2013-02-15 2014-08-28 Panasonic Corp 半導体素子，半導体装置，保護回路および保護装置
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
JP2019216223A (ja) * 2018-06-14 2019-12-19 富士電機株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274840A (zh) * 2022-09-29 2022-11-01 深圳芯能半导体技术有限公司 一种rc-igbt器件结构及其制备方法
CN116053316A (zh) * 2023-04-03 2023-05-02 北京昕感科技有限责任公司 混合栅型SiC MOSFET元胞结构、器件及制备方法
CN116053316B (zh) * 2023-04-03 2023-06-06 北京昕感科技有限责任公司 混合栅型SiC MOSFET元胞结构、器件及制备方法

Also Published As

Publication number Publication date
JP7047981B1 (ja) 2022-04-05
JPWO2022168240A1 (ja) 2022-08-11

Similar Documents

Publication Publication Date Title
CN110709997B (zh) 半导体装置以及电力变换装置
US11282948B2 (en) Wide band gap semiconductor device and power conversion apparatus
JP7170781B2 (ja) 炭化珪素半導体装置および電力変換装置
JPWO2018084020A1 (ja) 炭化珪素半導体装置および電力変換装置
US11842895B2 (en) Semiconductor device and power conversion device
JP6641523B2 (ja) 半導体装置および電力変換装置
WO2022168240A1 (ja) 炭化珪素半導体装置および電力変換装置
JP6991370B2 (ja) 半導体装置及び電力変換装置
WO2020035938A1 (ja) 半導体装置および電力変換装置
JP7275407B1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP7370476B2 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置
JP7127748B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP6947338B1 (ja) 炭化珪素半導体装置および電力変換装置の製造方法
WO2020188686A1 (ja) 炭化珪素半導体装置および電力変換装置
WO2022264212A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置
WO2022190269A1 (ja) 炭化珪素半導体装置とその製造方法、および、電力変換装置
WO2022249397A1 (ja) 半導体装置及び電力変換装置
WO2023281669A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置
US20230378342A1 (en) Semiconductor device and power conversion device
JP7330396B2 (ja) 半導体装置及び電力変換装置
WO2022034636A1 (ja) 炭化珪素半導体装置および電力変換装置
WO2024024073A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
US20230139229A1 (en) Semiconductor device and power converter
JP2023008566A (ja) 半導体装置及び電力変換装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021551951

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21924635

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21924635

Country of ref document: EP

Kind code of ref document: A1