WO2022163259A1 - 受光素子、受光素子の製造方法及び測距システム - Google Patents

受光素子、受光素子の製造方法及び測距システム Download PDF

Info

Publication number
WO2022163259A1
WO2022163259A1 PCT/JP2021/048157 JP2021048157W WO2022163259A1 WO 2022163259 A1 WO2022163259 A1 WO 2022163259A1 JP 2021048157 W JP2021048157 W JP 2021048157W WO 2022163259 A1 WO2022163259 A1 WO 2022163259A1
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
light
type semiconductor
semiconductor region
receiving element
Prior art date
Application number
PCT/JP2021/048157
Other languages
English (en)
French (fr)
Inventor
ヤニック ベインズ
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2022163259A1 publication Critical patent/WO2022163259A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Definitions

  • the present disclosure relates to a light receiving element, a method for manufacturing the light receiving element, and a range finding system.
  • a SPAD Single Photon Avalanche Diode
  • PN junction region avalanche amplification
  • the light-receiving element having the SPAD structure as described above it is required to further suppress the generation of dark current in order to improve the accuracy of distance measurement.
  • conventional photodetectors have limitations in suppressing the generation of dark current.
  • the present disclosure proposes a light-receiving element, a method for manufacturing the light-receiving element, and a distance measuring system that can suppress the generation of dark current.
  • a photoelectric conversion unit is provided in a silicon substrate and generates electric charges by light incident from a light receiving surface of the silicon substrate; a multiplication region for amplifying charges from the photoelectric conversion part; and a first contact part provided on a surface of the multiplication region opposite to the light receiving surface, the first contact.
  • a light-receiving element is provided, which part consists of an epitaxially grown first silicon layer.
  • a photoelectric conversion unit that is provided in a silicon substrate and generates an electric charge by light incident from a light receiving surface of the silicon substrate; and a first contact portion provided on a surface of the multiplication region opposite to the light-receiving surface.
  • a method for manufacturing a light receiving element is provided, including forming the first contact portion by epitaxial growth on the silicon substrate.
  • an illumination device that emits irradiation light and a photodetector that receives reflected light of the irradiation light reflected by an object are provided, and the photodetector is arranged in a matrix in a silicon substrate.
  • each of the light receiving elements is provided in the silicon substrate and generates an electric charge from light incident from the light receiving surface of the silicon substrate; a multiplication region provided on the side opposite to the light receiving surface for amplifying the charge from the photoelectric conversion section; and a first contact provided on the surface of the multiplication region opposite to the light receiving surface. and wherein the first contact portion comprises an epitaxially grown first silicon layer.
  • FIG. 1 is an explanatory diagram (part 1) for explaining an example of a circuit configuration of a pixel 10
  • FIG. FIG. 2 is an explanatory diagram (part 2) for explaining an example of the circuit configuration of the pixel 10
  • 4 is a graph showing changes in the cathode voltage VS of the photodiode 100 and the detection signal PF out according to incident light.
  • 3 is a block diagram showing a configuration example of a photodetector 501.
  • FIG. 2 is a block diagram showing a configuration example of a distance measuring system 611 incorporating a photodetector 501.
  • FIG. 3 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100a according to a comparative example
  • 1 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to a first embodiment of the present disclosure
  • FIG. FIG. 4 is a schematic diagram for explaining a method for manufacturing the photodiode 100 according to the first embodiment of the present disclosure
  • FIG. FIG. 3 is a cross-sectional schematic diagram (part 1) showing an example of a detailed configuration of a photodiode 100 according to Modification 1 of the first embodiment of the present disclosure
  • FIG. 2 is a cross-sectional schematic diagram (No.
  • FIG. 4 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to Modification 2 of the first embodiment of the present disclosure
  • FIG. 10 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to Modification 3 of the first embodiment of the present disclosure
  • FIG. 11 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to Modification 4 of the first embodiment of the present disclosure
  • FIG. 11 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to Modification 5 of the first embodiment of the present disclosure
  • FIG. 11 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to Modification 6 of the first embodiment of the present disclosure
  • FIG. 11 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to Modification 7 of the first embodiment of the present disclosure
  • FIG. 11 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to Modification 8 of the first embodiment of the present disclosure
  • FIG. 11 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to Modification 9 of the first embodiment of the present disclosure
  • FIG. 4 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to a second embodiment of the present disclosure
  • FIG. 10 is a schematic diagram for explaining a method of manufacturing the photodiode 100 according to the second embodiment of the present disclosure
  • FIG. 10 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to a third embodiment of the present disclosure
  • FIG. 10 is a schematic diagram for explaining a method of manufacturing the photodiode 100 according to the third embodiment of the present disclosure
  • FIG. 11 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100 according to a fourth embodiment of the present disclosure;
  • FIG. 11 is a schematic diagram for explaining a method for manufacturing the photodiode 100 according to the fourth embodiment of the present disclosure;
  • FIG. 12 is a schematic diagram for explaining a method for manufacturing the photodiode 100 according to the fifth embodiment of the present disclosure;
  • FIG. 14 is a schematic diagram for explaining a method for manufacturing the photodiode 100 according to Modification 1 of the fifth embodiment of the present disclosure;
  • FIG. 14 is a schematic diagram for explaining a method of manufacturing the photodiode 100 according to Modification 2 of the fifth embodiment of the present disclosure;
  • FIG. 2 is a block diagram showing a configuration example of a smart phone 900 as an electronic device to which a ranging system 611 according to an embodiment of the present disclosure is applied;
  • the drawings referred to in the following description are drawings for explaining the embodiments of the present disclosure and promoting understanding thereof, and for the sake of clarity, the shapes, dimensions, ratios, etc. shown in the drawings are actual. may differ.
  • the light-receiving element (photodiode) shown in the drawings, the components included in the light-receiving element, and the like can be appropriately changed in design in consideration of the following description and known techniques.
  • the vertical direction of the laminated structure of the light receiving element is the relative direction when the light receiving element is arranged so that the light incident on the light receiving element is directed from top to bottom. shall correspond to
  • electrically connected refers to a connection in which electricity (signal) is conducted between a plurality of elements. means that in addition, "electrically connected” in the following description includes not only the case of directly and electrically connecting a plurality of elements, but also the case of indirectly and electrically connecting a plurality of elements through other elements. It also includes the case of connecting to
  • gate refers to the gate electrode of a field effect transistor.
  • drain represents the drain region of the field effect transistor, and “source” represents the source region of the field effect transistor.
  • first conductivity type refers to either “p-type” or “n-type”
  • second conductivity type refers to the “p-type” different from the “first conductivity type”. ” or “n-type”.
  • FIGS. 1 and 2 are explanatory diagrams for explaining an example of the circuit configuration of the pixel 10. More specifically, it can be applied to a distance sensor that measures distance by a direct ToF (Time-of-Flight) method.
  • 1 shows a circuit configuration of a pixel 10 including a photodiode (light receiving element) 100 having a SPAD (Single Photon Avalanche Diode) structure. As shown in FIG. 1, the pixel 10 has a photodiode 100, an inverter 24, and a transistor . Each element of the pixel 10 will be sequentially described below.
  • the photodiode 100 has a SPAD structure and can be operated at a bias voltage higher than the breakdown voltage VBD (Geiger mode).
  • the photodiode 100 multiplies electrons (charges) generated by photoelectric conversion in a pn junction region (multiplication region) provided for each pixel 10 and to which a high electric field is applied, thereby generating one light (photon ) can be detected for each pixel 10 .
  • the photodiode 100 is a photodiode (single-photon avalanche photodiode) that avalanche-amplifies electrons (charges) generated by incident light and outputs a signal voltage VS obtained by the amplification to the inverter 24 . ).
  • the photodiode 100 has a cathode electrically connected to the input terminal of the inverter 24 and the drain of the transistor 26 . Furthermore, the photodiode 100 has an anode electrically connected to a power supply. For example, in order to efficiently detect light (photons), the photodiode 100 is applied with a voltage higher than the breakdown voltage VBD of the photodiode 100 (hereinafter referred to as excess bias). Further, the power supply voltage VSPAD supplied to the anode of the photodiode 100 is, for example, the same negative bias (negative potential) as the breakdown voltage VBD of the photodiode 100 .
  • the transistor 26 is composed of, for example, a p-type MOS (Metal Oxide Semiconductor) transistor that operates in the saturation region, and performs passive quenching by acting as a quenching resistor. Further, the transistor 26 is supplied with the power supply voltage VE. Also, the transistor 26 may be configured using a pull-up resistor or the like instead of the p-type MOS transistor.
  • MOS Metal Oxide Semiconductor
  • the pixel 10 may have another transistor (not shown) connected to the cathode of the photodiode 100, the input terminal of the inverter 24, and the drain of the transistor 26.
  • the source of the other transistor is connected to ground (GND), and the gate of the other transistor is supplied with a control signal from a pixel driving section (not shown) that drives the pixel 10 .
  • a Lo (Low) control signal is supplied from the pixel driving section to the gate of the transistor.
  • a Hi (High) control signal is supplied from the pixel driving section to the gate of the transistor.
  • an effective pixel is a pixel that can detect light
  • a non-effective pixel means a pixel that does not detect light.
  • the inverter 24 is composed of, for example, a NOT gate, and outputs a Hi signal PF out when the voltage VS from the cathode of the photodiode 100 as an input signal is Lo, and when the voltage VS from the cathode is Hi, A Lo signal PF out is output.
  • the photodiode 100 can also be a photodiode whose polarity is reversed with respect to the photodiode 100 shown in FIG.
  • FIG. 2 shows an example of the circuit configuration.
  • pixel 10 shown in FIG. 2 also includes photodiode 100 , inverter 24 and transistor 26 .
  • the photodiode 100 is a photodiode with the polarity reversed from that of the photodiode 100 shown in FIG.
  • the transistor 26 is composed of, for example, an n-type MOS transistor
  • the inverter 24 is composed of, for example, a NOT gate.
  • FIG. 3 is a graph showing changes in the cathode voltage VS of the photodiode 100 and the detection signal PF out according to incident light.
  • the operation of the pixel 10 shown in FIG. 1 will be described.
  • the transistor (not shown) is turned off by the Lo control signal.
  • the cathode of the photodiode 100 is supplied with the power supply voltage VE, and the anode thereof is supplied with the power supply VDD. Therefore, by applying a reverse voltage higher than the breakdown voltage VBD to the photodiode 100, the photodiode 100 is set to the Geiger mode. In this state, the cathode voltage VS of the photodiode 100 is the same as the power supply voltage VE.
  • avalanche multiplication occurs and current flows through the photodiode 100 .
  • a current also flows through the p-type MOS transistor 26 as a constant current source, and the resistance component of the transistor 26 causes a voltage rise. A descent will occur.
  • the cathode voltage VS of the photodiode 100 becomes lower than 0 V
  • a reverse voltage smaller than the breakdown voltage VBD is applied to the photodiode 100, so avalanche amplification stops.
  • the current generated by the avalanche amplification flows through the transistor 26 to generate a voltage drop, and the cathode voltage VS becomes lower than 0 V with the generated voltage drop, thereby stopping the avalanche amplification. is called a quench operation.
  • a Hi (High) PF out signal is output during the period from time t1 to time t3.
  • a Hi control signal is supplied from the pixel driving section (not shown) to the gate of the transistor (not shown) to turn on the transistor.
  • the cathode voltage VS of the photodiode 100 becomes 0 V (GND)
  • the anode-cathode voltage of the photodiode 100 becomes equal to or less than the breakdown voltage VBD. never.
  • FIG. 4 is a block diagram showing a configuration example of the photodetector 501.
  • the photodetector 501 has a pixel drive section 511 , a pixel array section 512 , a MUX (multiplexer) 513 , a time measurement section 514 and an input/output section 515 .
  • the details of each block included in the photodetector 501 will be sequentially described below.
  • Pixels 10 are arranged in a matrix in a pixel array portion 512, which will be described later, and pixel drive lines 522 are horizontally wired for each row of the pixels 10.
  • the pixel drive section 511 drives each pixel 10 by supplying a predetermined drive signal to each pixel 10 through the pixel drive line 522 .
  • the pixel drive unit 511 controls part of the plurality of pixels 10 arranged two-dimensionally in a matrix at timing corresponding to a light emission timing signal supplied from the outside via an input/output unit 515, which will be described later. It is possible to perform control to make it an effective pixel.
  • the pixel array unit 512 has a configuration in which the pixels 10 that detect light and output detection signals PF out indicating detection results as pixel signals are two-dimensionally arranged in rows and columns in a matrix. Note that the numbers of rows and columns of the pixels 10 in the pixel array section 512 are not limited to the numbers shown in FIG. Then, as described above, the pixel driving lines 522 are wired in the horizontal direction for each pixel row in the matrix-like pixel arrangement of the pixel array section 512 . Furthermore, although the pixel drive line 522 is shown as one wiring, it can be configured with a plurality of wirings. Also, one end of the pixel driving line 522 is connected to an output terminal corresponding to each pixel row of the pixel driving section 511 .
  • the MUX 513 selects outputs from effective pixels according to switching between effective pixels and non-effective pixels in the pixel array section 512, and outputs pixel signals input from the selected effective pixels to the time measuring section 514 described later. be able to.
  • Time measurement unit 5114 Based on the pixel signal of the effective pixels supplied from the MUX 513 and the light emission timing signal indicating the light emission timing of the light emission source (not shown), the time measurement unit 514 measures the time when the effective pixel emits light after the light emission source emits light. generates a count value corresponding to the time to detect The light emission timing signal is externally supplied via an input/output unit 515, which will be described later.
  • the input/output unit 515 outputs the effective pixel count value supplied from the time measurement unit 514 to the outside as a pixel signal.
  • the input/output unit 515 also supplies an externally supplied light emission timing signal to the pixel driving unit 511 and the time measurement unit 514 .
  • FIG. 5 is a block diagram showing a configuration example of a distance measuring system 611 incorporating the photodetector 501.
  • the ranging system 611 is a system that captures a range image using, for example, the ToF method.
  • the distance image is an image composed of distance pixel signals based on the detected distance, which is detected for each pixel in the depth direction from the distance measuring system 611 to the subject.
  • the ranging system 611 has an illumination device 621 and an imaging device 622 . The details of each block included in the distance measuring system 611 will be described below.
  • the illumination device 621 has an illumination controller 631 and a light source 632 as shown in FIG.
  • the illumination control unit 631 controls the pattern of light irradiation from the light source 632 under the control of the control unit 642 of the imaging device 622 .
  • the illumination control unit 631 controls the pattern in which the light source 632 emits light according to the irradiation code included in the irradiation signal supplied from the control unit 642 .
  • the irradiation code consists of two values of 1 (High) and 0 (Low). 632 is turned off.
  • the light source 632 emits light in a predetermined wavelength range under the control of the illumination control section 631 .
  • Light source 632 may comprise, for example, an infrared laser diode. Note that the type of the light source 632 and the wavelength range of the irradiation light can be arbitrarily set according to the application of the distance measuring system 611 and the like.
  • the imaging device 622 is a device that receives light (irradiation light) emitted from the illumination device 621 and reflected by the subject 612 and the subject 613 or the like.
  • the imaging device 622 has an imaging unit 641, a control unit 642, a display unit 643, and a storage unit 644, as shown in FIG.
  • the imaging unit 641 has a lens 651, a signal processing circuit 653, and a photodetector 501, as shown in FIG.
  • the lens 651 can form an image of incident light on the light receiving surface of the photodetector 501 .
  • the configuration of the lens 651 is arbitrary, and for example, it is possible to configure the lens 651 with a plurality of lens groups.
  • the photodetector 501 described above can be applied to the photodetector 501 .
  • the photodetector 501 Under the control of the control unit 642 , the photodetector 501 receives reflected light from the subject 612 , the subject 613 , and the like, and supplies the resulting pixel signal to the signal processing circuit 653 .
  • the pixel signal indicates a digital count value obtained by counting the time from when the illumination device 621 emits irradiation light until when the light detection device 501 receives the light.
  • a light emission timing signal indicating the timing at which the light source 632 emits light is supplied from the control section 642 to the photodetector 501 .
  • the signal processing circuit 653 processes pixel signals supplied from the photodetector 501 under the control of the control unit 642 . For example, the signal processing circuit 653 detects the distance to the subjects 612 and 613 for each pixel based on the pixel signal supplied from the photodetector 501, and detects the distance to the subjects 612 and 613 for each pixel 10. Generate an image. Specifically, the signal processing circuit 653 measures the time (count value) from when the light source 632 emits light to when each pixel 10 of the photodetector 501 receives light a plurality of times (for example, thousands to tens of thousands of times). The signal processing circuit 653 creates a histogram corresponding to the acquired times.
  • the signal processing circuit 653 determines the time until the light emitted from the light source 632 is reflected by the subject 612 or 613 and returns. Further, the signal processing circuit 653 performs calculations to find the distances to the objects 612 and 613 based on the determined time and speed of light. The signal processing circuit 653 supplies the generated distance image to the control section 642 .
  • the control unit 642 is composed of, for example, a control circuit such as an FPGA (Field Programmable Gate Array) or a DSP (Digital Signal Processor), a processor, or the like.
  • the controller 642 controls the illumination controller 631 and the photodetector 501 . Specifically, the controller 642 supplies an irradiation signal to the illumination controller 631 and a light emission timing signal to the photodetector 501 .
  • the light source 632 emits irradiation light according to the irradiation signal.
  • the light emission timing signal may be an illumination signal supplied to the illumination control section 631 .
  • the control unit 642 supplies the distance image acquired from the imaging unit 641 to the display unit 643 and causes the display unit 643 to display it. Furthermore, the control unit 642 stores the distance image acquired from the imaging unit 641 in the storage unit 644 . Also, the control unit 642 outputs the distance image acquired from the imaging unit 641 to the outside.
  • the display unit 643 is, for example, a panel-type display device such as a liquid crystal display device or an organic EL (Electro Luminescence) display device.
  • a panel-type display device such as a liquid crystal display device or an organic EL (Electro Luminescence) display device.
  • the storage unit 644 can be configured by any storage device, storage medium, or the like, and stores distance images and the like.
  • FIG. 6 is a schematic cross-sectional view showing an example of a detailed configuration of a photodiode 100a according to a comparative example.
  • FIG. 6 in order to make the positional relationship of the constituent elements easy to understand, it is schematically shown, and may differ from the actual cross section.
  • the photodiode 100a is a back-illuminated photodiode in which light is incident from the upper surface (rear surface) side of FIG.
  • the photodiode 100a is not limited to the back-illuminated type, and may be a front-illuminated photodiode 100a in which light is incident through a wiring layer (not shown) provided on the surface of the semiconductor substrate. good.
  • the comparative example means a photodiode that the inventor of the present invention repeatedly studied before making an embodiment of the present disclosure.
  • the cross-sectional view of the photodiode 100a shown in FIG. 6 mainly shows the structure related to the semiconductor substrate 200, the upper side of FIG. , a planarizing film 104, a protective film 106, and the like are formed. Further, the back surface serves as a light receiving surface on which reflected light reflected from the subject is incident. On the other hand, the lower side of FIG. 6 is the surface side of the semiconductor substrate 200, and an insulating film 230 including a circuit (not shown) for driving the photodiode 100a and wiring 234 is formed.
  • the photodiode 100a includes a well region 202, an n-type semiconductor region 210, a high-concentration n-type semiconductor region 220, and a p-type semiconductor region provided in a semiconductor substrate 200 made of a silicon substrate. It has a region 212 , a charge storage film 204 , a charge fixation film 206 and a high-concentration p-type semiconductor region 222 . Elements of the photodiode 100a will be sequentially described below.
  • the well region 202 is a region with a low impurity concentration in the semiconductor substrate 200 having n-type conductivity or p-type conductivity, and generates an electric field for transferring electrons generated by photoelectric conversion to an avalanche multiplication region described later. do.
  • a p-type semiconductor region 212 and an n-type semiconductor region 210 are configured to form a pn junction on the well region 202 .
  • a depletion layer generated in a region where the p-type semiconductor region 212 and the n-type semiconductor region 210 are joined forms the above-described avalanche multiplication region.
  • the impurity concentration of the well region 202 is preferably set to a low concentration of 1E+14/cm 3 or less.
  • the impurity concentration of each of the n-type semiconductor region 210 and the p-type semiconductor region 211 forming the avalanche multiplication region is preferably set to a high concentration of 1E+16/cm 3 or more. By doing so, the photodetection efficiency called PDE (Photon Detection Efficiency) can be improved.
  • PDE Photon Detection Efficiency
  • the n-type semiconductor region 210 has a high-concentration n-type semiconductor region 220, which is a high-concentration n-type semiconductor region formed from the surface side of the semiconductor substrate 200 to a predetermined depth, in the upper center portion thereof.
  • the heavily doped n-type semiconductor region 220 functions as a cathode for supplying a positive voltage for forming the avalanche multiplication region. Therefore, the power supply voltage VE is applied to the high-concentration n-type semiconductor region 220 through the wiring 234 .
  • the high-concentration n-type semiconductor region 220 has a higher impurity concentration than the n-type semiconductor region 210, and is preferably as high as 1E+20/cm 3 , for example.
  • the charge storage film 204 is a p-type semiconductor region formed to cover the side surface of the well region 202, and can store positive charges (holes) generated by photoelectric conversion. Specifically, due to the accumulated holes, electrons caused by the interface level between the element isolation portion 108 and the semiconductor substrate 200 recombine with the accumulated holes and disappear. Diffusion to the pn junction can be prevented. As a result, the charge storage film 204 can reduce the influence of dark current caused by the interface level.
  • a high-concentration p-type semiconductor region 222 having a high concentration of p-type impurities is provided in a region of the charge storage film 204 near the surface of the semiconductor substrate 200 .
  • the high-concentration p-type semiconductor region 222 functions as an anode. Therefore, the power supply voltage VSPAD is applied to the high-concentration p-type semiconductor region 222 through the wiring 234 .
  • the charge fixing film 206 is a dielectric film having negative fixed charges formed to cover the side surfaces of the well region 202 and the back surface of the semiconductor substrate 200 .
  • the negative fixed charges generate an electric field with the interface of the semiconductor substrate 200 , positive charges (holes) are accumulated at the interface, and the interface states of the semiconductor substrate 200 are pinned. By pinning the interface states, it is possible to prevent charges from being trapped in the interface states and reduce dark current.
  • the photodiode 100a includes an element isolation portion 108 that surrounds the photodiode 100a and isolates it from other adjacent photodiodes 100a, and a light shielding portion that blocks light from the other adjacent photodiodes 100a. and a membrane 110 .
  • the element isolation part 108 may be composed of only an insulating layer such as a silicon oxide film (SiO 2 ), for example, or the outside of a metal layer such as tungsten (W) is covered with an insulating layer such as a silicon oxide film. It may be a layered structure.
  • the light shielding film 110 is a film that shields light from the adjacent photodiode 100a.
  • each semiconductor region of the photodiode 100a has a conductivity type that is the opposite of the conductivity type described above.
  • the high-concentration n-type semiconductor region 220 is formed by introducing n-type impurities by ion implantation. Therefore, in the high-concentration n-type semiconductor region 220, many crystal defects occur due to the ion-implantation of n-type impurities at a high concentration. It is difficult to repair all such crystal defects. Therefore, many crystal defects exist in the high-concentration n-type semiconductor region 220 .
  • the high-concentration n-type semiconductor region 220 is provided near the avalanche multiplication region, which is the pn junction of the p-type semiconductor region 212 and the n-type semiconductor region 210 . Therefore, even when no light is incident on the photodiode 100a, electrons trapped in crystal defects in the high-concentration n-type semiconductor region 220 reach the avalanche multiplication region, are multiplied, and become dark. The problem of unintentional detection as current tends to occur.
  • the high-concentration n-type semiconductor region 220 be provided at a predetermined distance or more from the avalanche multiplication region. It is
  • the volume of the well region 202 that generates electrons by photoelectric conversion can be increased, more light can be detected in the photodiode 100, and the photodetection efficiency (PDE) of the photodiode 100a can be improved. be able to. Therefore, it is preferable to provide the pn junction at a position as shallow as possible from the surface of the semiconductor substrate 200.
  • the high-concentration n-type semiconductor region 220 and the avalanche multiplication region are provided at positions close to each other. .
  • the high-concentration n-type semiconductor region 220 must be provided at a predetermined distance or more from the avalanche multiplication region. there were.
  • the present inventors have extensively studied the structure of a photodiode that can improve the photodetection efficiency (PDE) while suppressing the generation of dark current.
  • PDE photodetection efficiency
  • the present inventors have found that in the photodiode (light receiving element) 100 having the SPAD structure, the high-concentration n-type semiconductor region 220 is formed by epitaxial growth or selective epitaxial growth instead of by ion implantation. was originally conceived.
  • Epitaxial growth refers to a method of growing a crystal having the same lattice constant as or close to that of the underlying substrate on the underlying substrate.
  • the underlying substrate and the crystal to be grown are the same, it is particularly called homoepitaxial growth.
  • epitaxial growth the growing crystal grows under the influence of the underlying substrate, so if the underlying substrate has good crystallinity, it is possible to obtain a high-quality crystal with few crystal defects even on the substrate.
  • the high-concentration n-type semiconductor region 220 is formed by epitaxial growth instead of ion implantation, there is no need to consider crystal defects caused by ion implantation of impurities. , the high-concentration n-type semiconductor region 220 can contain high-concentration impurities.
  • the high-concentration n-type semiconductor region 220 by forming the high-concentration n-type semiconductor region 220 using epitaxial growth, it has few crystal defects and contains high-concentration impurities (for example, up to about 1E+20/cm 3 ), a high-concentration n-type semiconductor region 220 can be obtained.
  • the embodiment of the present disclosure it is possible to obtain the high-concentration n-type semiconductor region 220 with few crystal defects, so it is possible to improve the light detection efficiency while suppressing the generation of dark current. Furthermore, according to the present embodiment, it is possible to obtain the high-concentration n-type semiconductor region 220 functioning as a cathode with few crystal defects. becomes difficult. That is, according to the embodiments of the present disclosure, the reliability of the photodiode can be improved, and in addition, the photodiode can be made smaller while maintaining reliability.
  • the high-concentration n-type semiconductor region 220 and the n-type semiconductor region 210 can be formed by using epitaxial growth so that the high-concentration n-type semiconductor region 220 and the n-type semiconductor region 210 can contain high-concentration impurities. It is possible to improve the electrical connection between Furthermore, according to the embodiments of the present disclosure, the impurity concentration can be adjusted with high accuracy by using epitaxial growth. Efficiency can be further improved. The details of each embodiment of the present disclosure will be sequentially described below.
  • FIG. 7 is a schematic cross-sectional view showing an example of the detailed configuration of the photodiode 100 according to this embodiment.
  • the photodiode 100 is a back-illuminated photodiode in which light is incident from the upper surface (rear surface) side of FIG. 7 .
  • the photodiode 100 is not limited to the back-illuminated type, and may be a front-illuminated photodiode 100 in which light is incident through the insulating film 230 provided on the surface of the semiconductor substrate 200 .
  • the cross-sectional view of the photodiode 100 shown in FIG. 7 mainly shows the structure related to the semiconductor substrate 200, the upper side of FIG. , a planarizing film 104, a protective film 106, and the like are formed.
  • the back surface serves as a light receiving surface on which reflected light reflected from the subject is incident.
  • FIG. 7 is the surface side of the semiconductor substrate 200, and an insulating film 230 including a circuit (not shown) for driving the photodiode 100, etc., an upper substrate 232 and a lower substrate 240 are formed.
  • FIG. 7 in order to make the positional relationship of the constituent elements easy to understand, it is schematically shown, and may differ from the actual cross section. Each element of the photodiode 100 according to this embodiment will be described below.
  • the photodiode 100 includes a well region (photoelectric conversion portion) 202 provided in a semiconductor substrate 200 made of a silicon substrate and an n-type semiconductor device, similarly to the photodiode 100a according to the comparative example.
  • the well region 202 has an n-type conductivity type (second conductivity type) or a p-type conductivity type (first conductivity type) in the semiconductor substrate 200. is the thin region.
  • the well region 202 transfers electrons generated by photoelectric conversion of light incident from the light receiving surface to an avalanche multiplication region, which will be described later.
  • the p-type semiconductor region 212 and the n-type semiconductor region 210 are provided to form a pn junction.
  • a depletion layer generated in the pn junction region forms the above-described avalanche multiplication region (multiplication region).
  • an avalanche multiplication region that amplifies charges from the photoelectric conversion portion is provided on the opposite side of the well region 202 from the light receiving surface.
  • the impurity concentration of the well region 202 is preferably set to a low concentration of 1E+14/cm 3 or less.
  • the impurity concentration of each of the n-type semiconductor region 210 and the p-type semiconductor region 212 forming the avalanche multiplication region is preferably set to a high concentration of 1E+16/cm 3 or more. By doing so, the photodetection efficiency called PDE can be improved.
  • the high-concentration n-type semiconductor region 220 functioning as a cathode is located on the center of the surface of the n-type semiconductor region 210 opposite to the light-receiving surface. It is formed. Therefore, in this embodiment, the surface of the avalanche multiplication region opposite to the light receiving surface is provided flush with the surface of the semiconductor substrate 200 opposite to the light receiving surface. A high voltage is applied to the high-concentration n-type semiconductor region 220 .
  • the high-concentration n-type semiconductor region 220 is formed by applying a uniform electric field to the n-type semiconductor region 210 through the high-concentration n-type semiconductor region 220 so that the avalanche multiplication region is uniformly formed. It is preferably provided on the center of region 210 .
  • the high-concentration n-type semiconductor region 220 preferably has a higher n-type impurity concentration than the n-type semiconductor region 210.
  • n-type impurity concentration for example, 1E+20/cm 3 .
  • the high-concentration n-type semiconductor region 220 is formed from a silicon layer (first silicon layer) by epitaxial growth.
  • the high-concentration n-type semiconductor region 220 is, for example, crystalline silicon having the same crystal orientation (eg, (100), (111), (110)) and lattice constant as the surface of the semiconductor substrate 200 made of silicon.
  • the high-concentration n-type semiconductor region 220 is formed of crystalline silicon or polysilicon (polysilicon) selectively epitaxially grown on the surface of the semiconductor substrate 200 exposed through the opening of a hard mask made of silicon oxide (SiO 2 ) or the like. -Si).
  • the heavily doped n-type semiconductor region 220 may be, for example, crystalline silicon or polysilicon epitaxially grown on the surface of the semiconductor substrate 200 .
  • the high-concentration n-type semiconductor region 220 by forming the high-concentration n-type semiconductor region 220 using epitaxial growth, the high-concentration n-type semiconductor region 220 has few crystal defects and contains high-concentration impurities (for example, , to the order of 1E+20/cm 3 ).
  • the charge storage film (hole storage region) 204 covers the outer surface of the well region 202 and the inner surface of the element isolation portion 108, which will be described later. It is a p-type semiconductor region formed as follows.
  • the charge storage film 204 can store positive charges (holes) generated by photoelectric conversion. Specifically, due to the holes accumulated in the charge storage film 204, electrons caused by the interface level between the element isolation portion 108 and the semiconductor substrate 200 recombine with the accumulated holes and disappear. The electrons can be prevented from diffusing to the pn junction. As a result, the charge storage film 204 can reduce the influence of dark current caused by the interface level.
  • a high-concentration p-type semiconductor region (second contact region) containing a high concentration of p-type impurities is formed. part) 222 is provided.
  • the high-concentration p-type semiconductor region 222 is provided so as to be embedded in the semiconductor substrate 200 .
  • the high-concentration p-type semiconductor region 222 functions as an anode. Therefore, the power supply voltage VSPAD is applied to the high-concentration p-type semiconductor region 222 through the wiring 234 .
  • the charge fixing film 206 is a dielectric film having negative fixed charges formed to cover the side surfaces of the well region 202 and the back surface of the semiconductor substrate 200 .
  • the negative fixed charges generate an electric field with the interface of the semiconductor substrate 200 , positive charges (holes) are accumulated at the interface, and the interface states of the semiconductor substrate 200 are pinned. By pinning the interface states, it is possible to prevent charges from being trapped in the interface states and reduce dark current.
  • the charge fixing film 206 is composed of oxides such as aluminum (Al), tantalum (Ta), hafnium (Hf), zirconium (Gr), titanium (Ti), magnesium (Mg) and yttrium (Y). can be done.
  • the photodiode 100 similarly to the photodiode 100a according to the comparative example, as shown in FIG. 108.
  • the photodiode 100 has a light shielding film 110 that shields light from other adjacent photodiodes 100 .
  • the element isolation part 108 may be composed of only an insulating layer such as a silicon oxide film (SiO 2 ), for example, or the outside of a metal layer such as tungsten (W) is covered with an insulating layer such as a silicon oxide film. It may be a layered structure. Specifically, the element isolation portion 108 has, for example, an STI (Shallow Trench Isolation) structure having an oxide film (for example, a silicon oxide film) embedded in a groove provided near the surface of the semiconductor substrate 200. may be configured. In this embodiment, by providing the element isolation section 108, electrical and optical crosstalk between adjacent photodiodes 100 can be reduced.
  • STI Shallow Trench Isolation
  • the light shielding film 110 is a film that shields light from the adjacent photodiodes 100 .
  • the light shielding film 110 can be made of metal such as tungsten (W), for example.
  • tungsten W
  • a composite film of titanium (Ti) and titanium nitride (TiN) may be provided as a barrier layer between the light shielding film 110 and the element isolation portion 108 .
  • an on-chip lens 102, a planarizing film 104 and a protective film 106 are provided on the back surface of the semiconductor substrate 200, like the photodiode 100a according to the comparative example. Light from above the light receiving surface is collected by the on-chip lens 102 and enters the semiconductor substrate 200 .
  • the on-chip lens 102 can be made of, for example, a silicon nitride film (SiN), or a resin material such as styrene resin, acrylic resin, styrene-acrylic copolymer resin, or siloxane resin.
  • the planarizing film 104 and the protective film 106 can be formed of an insulating film such as silicon oxide (SiO 2 ).
  • an insulating film 230 made of silicon oxide (SiO 2 ) or the like is formed on the surface of the semiconductor substrate 200, like the photodiode 100a according to the comparative example.
  • an upper substrate 232 and a lower substrate 232 including wiring connected to a circuit (not shown) for driving the photodiode 100, etc. are provided below the insulating film 230 on the surface side of the semiconductor substrate 200.
  • 240 are formed.
  • the upper substrate 232 has traces 234, 236 formed therein, and the lower substrate 240 has traces 244 formed therein.
  • the wirings 234, 236, 244 are formed of a metal film such as tungsten (W), for example.
  • the wiring 236 of the upper substrate 232 may be electrically connected to the high-concentration n-type semiconductor region 220 via the wiring 234 .
  • the upper substrate 232 and the lower substrate 240 are laminated and joined by connecting portions 238 and 242 made of copper (Cu), for example, provided on surfaces facing each other.
  • the connection portions 238 and 242 may function not only to join the upper substrate 232 and the lower substrate 240 but also to electrically connect them.
  • the wiring 244 provided on the lower substrate 240 may be electrically connected via the connecting portions 238 and 242 .
  • each semiconductor region of the photodiode 100 has a conductivity type that is the opposite of the conductivity type described above.
  • the high-concentration n-type semiconductor region 220 has few crystal defects and contains high-concentration impurities. can be Therefore, according to the present embodiment, the high-concentration n-type semiconductor region 220 with few crystal defects can be obtained. It can be suppressed.
  • the high-concentration n-type semiconductor region 220 since it is possible to suppress the generation of dark current, it is possible to relax the restriction that the high-concentration n-type semiconductor region 220 should be separated from the avalanche multiplication region by a predetermined distance or more. , the thickness of the n-type semiconductor region 210 need not be increased.
  • the high-concentration n-type semiconductor region 220 is formed so as to be buried inside the n-type semiconductor region 210, and instead of being embedded in the n-type semiconductor region 210, the surface of the n-type semiconductor region 210 opposite to the light receiving surface is formed. formed on top.
  • the film thickness t (see FIG. 7) of the n-type semiconductor region 210 can be set to approximately 100 nm.
  • the film thickness of the n-type semiconductor region 210 can be reduced, an electric field can be easily applied uniformly to the n-type semiconductor region 210 via the high-concentration n-type semiconductor region 220.
  • the avalanche multiplication region can be uniformly formed in the .
  • the film thickness of the n-type semiconductor region 210 can be reduced, the volume of the well region 202 that absorbs light can be increased. (PDE) can be improved.
  • the photodiode 100 is less likely to be destroyed and less likely to deteriorate. That is, according to this embodiment, the reliability of the photodiode 100 can be improved, and in addition, the photodiode 100 can be made smaller.
  • the present embodiment since epitaxial growth is used, there is no need to consider crystal defects caused by ion implantation of impurities. It is possible to contain impurities at a high concentration. Therefore, according to the present embodiment, since the high-concentration n-type semiconductor region 220 can contain high-concentration impurities, the ohmic between the high-concentration n-type semiconductor region 220 and the n-type semiconductor region 210 can be improved. can be Furthermore, according to the present embodiment, the impurity concentration can be adjusted with high accuracy by using epitaxial growth. Efficiency can be improved.
  • FIG. 8A and 8B are schematic diagrams for explaining the method of manufacturing the photodiode 100 according to the present embodiment. Specifically, each drawing shows the cross-sectional configuration of the photodiode 100 of FIG. 7 at each stage in the manufacturing process. It is a sectional view corresponding to a schematic diagram. However, in FIG. 8, the upper side of FIG. 8 is the surface side of the semiconductor substrate 200 unlike FIG.
  • silicon oxide (silicon oxide) is formed on the surface of a semiconductor substrate 200 made of a silicon substrate provided with an n-type semiconductor region 210 by ion-implanting an n-type impurity.
  • An insulating film 230 (or a hard mask) made of SiO 2 or the like is formed.
  • a p-type semiconductor region 212 is formed by ion-implanting p-type impurities into the semiconductor substrate 200 .
  • a charge storage film 204 is formed by ion-implanting p-type impurities so as to surround the photodiode 100 .
  • an opening is formed in the insulating film 230 (or hard mask) to expose the surface of the semiconductor substrate 200 .
  • a high-concentration n-type semiconductor region 220 is formed by selective epitaxial growth of silicon containing n-type impurities on the surface of the semiconductor substrate 200 exposed from the opening.
  • a high-concentration p-type semiconductor region 222 is formed by ion-implanting p-type impurities into the charge storage film 204 near the surface of the semiconductor substrate 200 . do.
  • FIG. 9A is a schematic cross-sectional view showing an example of the detailed configuration of the photodiode 100 according to Modification 1 of the present embodiment. Specifically, the photodiode 100 is cut along the film thickness direction of the semiconductor substrate 200. It is a cross-sectional view of the case.
  • FIG. 9B is a schematic cross-sectional view showing an example of the detailed configuration of the photodiode 100 according to Modification 1 of the present embodiment. It is sectional drawing at the time of cutting
  • FIG. 9A and FIG. 9B in order to make the positional relationship of the components easy to understand, they are schematically shown, and may differ from the actual cross section.
  • the photodiode 100 according to this modification has a configuration in common with the photodiode 100 according to this embodiment described using FIG.
  • the high-concentration n-type semiconductor region 220 according to this modification is provided so as not to be elongated in the lateral direction in the drawing, as compared with the first embodiment.
  • the high-concentration n-type semiconductor region 220 is electrically connected to two wirings 234 .
  • the high-concentration n-type semiconductor region (first contact portion) 220 of the photodiode 100 has a substantially rectangular shape. Specifically, the length in the longitudinal direction of the rectangle is shorter than the length in the same direction of the n-type semiconductor region 210 and the p-type semiconductor region 212, and the length in the width direction of the rectangle is the length of the n-type semiconductor region. It is shorter than the length along the same direction of the region 210 and the p-type semiconductor region 212 .
  • FIGS. 10A to 10H are schematic cross-sectional views showing an example of the detailed configuration of the photodiode 100 according to Modifications 2 to 9 of the present embodiment, and specifically correspond to the cross-sectional view of FIG. 9B. It should be noted that FIGS. 10A to 10H are schematic representations in order to facilitate understanding of the positional relationship of the constituent elements, and may differ from the actual cross section.
  • the high-concentration n-type semiconductor region 220 of the photodiode 100 may consist of three small approximately squares.
  • the squares are arranged in a row on the diagonal line of the rectangular n-type semiconductor region 210 and p-type semiconductor region 212 .
  • the high-concentration n-type semiconductor region 220 of the photodiode 100 may be composed of four small approximately squares. In this modification, each square is arranged near each vertex of the rectangular n-type semiconductor region 210 and p-type semiconductor region 212 .
  • the high-concentration n-type semiconductor region 220 of the photodiode 100 may be composed of two small approximately squares.
  • the squares are arranged in a row on the diagonal line of the rectangular n-type semiconductor region 210 and p-type semiconductor region 212 .
  • the high-concentration n-type semiconductor region 220 of the photodiode 100 may be composed of one small approximately square.
  • the square is arranged at the center of the rectangular n-type semiconductor region 210 and p-type semiconductor region 212 .
  • the high-concentration n-type semiconductor region 220 of the photodiode 100 may be composed of one substantially rectangular shape.
  • the high-concentration n-type semiconductor region 220 is arranged such that the central axis in the longitudinal direction of the rectangle overlaps with the diagonal lines of the rectangular n-type semiconductor region 210 and p-type semiconductor region 212 .
  • the high-concentration n-type semiconductor region 220 of the photodiode 100 may have a cross shape.
  • the high-concentration n-type semiconductor region 220 is arranged so that the cross shape overlaps with the diagonal lines of the rectangular n-type semiconductor region 210 and the p-type semiconductor region 212 .
  • the high-concentration n-type semiconductor region (first contact portion) 220 of the photodiode 100 may be composed of one large approximately square.
  • the square is formed in the rectangular n-type semiconductor region 210 and the p-type semiconductor region 212 that can be arranged inside the rectangular n-type semiconductor region 210 and the p-type semiconductor region 212. It has a slightly narrower size.
  • the high-concentration n-type semiconductor region (first contact portion) 220 of the photodiode 100 may have a cross shape.
  • the high-concentration n-type semiconductor region 220 is arranged so that each rectangle forming a cross shape extends parallel to each side of the rectangular n-type semiconductor region 210 and p-type semiconductor region 212 . be.
  • the high-concentration n-type semiconductor region 220 is applied to the n-type semiconductor region 210 via the high-concentration n-type semiconductor region 220 in accordance with the characteristics required for the photodiode 100 .
  • the type semiconductor region 220 are possible.
  • one or a plurality of high-concentration n-type semiconductor regions 220 may be formed, and the shape thereof is not limited.
  • the size of the photodiode 100 is large, the size of the high-concentration n-type semiconductor region 220 is increased or a plurality of high-concentration n-type semiconductor regions 220 are formed so that the voltage is applied uniformly.
  • the high-concentration n-type semiconductor region 220 as the cathode and the high-concentration p-type semiconductor region 222 as the anode are separated as much as possible in order to avoid breakdown of the photodiode 100 due to voltage. It is preferable to provide them separately.
  • the size of the high-concentration n-type semiconductor region 220 may be reduced to increase the distance from the high-concentration p-type semiconductor region 222 .
  • FIG. 11 is a schematic cross-sectional view showing an example of the detailed configuration of the photodiode 100 according to this embodiment.
  • FIG. 11 in order to make the positional relationship of the constituent elements easy to understand, it is schematically shown, and may differ from the actual cross section.
  • the photodiode 100 has a detailed configuration common to the photodiode 100 according to the first embodiment described using FIG.
  • all or part of the high-concentration n-type semiconductor region 220 is formed so as to be embedded in the n-type semiconductor region 210, which is different from the first embodiment. Different from the form.
  • a voltage can be easily applied uniformly to the n-type semiconductor region 210.
  • the high-concentration n-type semiconductor region 220 is formed from a silicon layer by epitaxial growth.
  • the high-concentration n-type semiconductor region 220 is made of, for example, crystalline silicon having the same crystal orientation and lattice constant as the surface of the semiconductor substrate 200 made of silicon.
  • the high-concentration n-type semiconductor region 220 is formed of crystalline silicon or polysilicon (polysilicon) selectively epitaxially grown on the surface of the semiconductor substrate 200 exposed through the opening of a hard mask made of silicon oxide (SiO 2 ) or the like. -Si).
  • the heavily doped n-type semiconductor region 220 may be, for example, crystalline silicon or polysilicon epitaxially grown on the surface of the semiconductor substrate 200 .
  • the high-concentration n-type semiconductor region 220 by forming the high-concentration n-type semiconductor region 220 using epitaxial growth, the high-concentration n-type semiconductor region 220 has few crystal defects and contains high-concentration impurities. can do.
  • the high-concentration n-type semiconductor region 220 has few crystal defects and contains high-concentration impurities. can be Therefore, according to the present embodiment, the high-concentration n-type semiconductor region 220 with few crystal defects can be obtained. It can be suppressed.
  • the thickness of the n-type semiconductor region 210 need not be increased.
  • the film thickness of the n-type semiconductor region 210 can be reduced, an electric field can be easily applied uniformly to the n-type semiconductor region 210 via the high-concentration n-type semiconductor region 220.
  • the avalanche multiplication region can be uniformly formed in the .
  • the film thickness of the n-type semiconductor region 210 can be reduced, the volume of the well region 202 that absorbs light can be increased. (PDE) can be improved.
  • the present embodiment it is possible to obtain the high-concentration n-type semiconductor region 220 functioning as a cathode with few crystal defects. difficult to deteriorate. That is, according to this embodiment, the reliability of the photodiode 100 can be improved, and in addition, the photodiode 100 can be made smaller while maintaining the reliability of this embodiment.
  • the present embodiment since epitaxial growth is used, there is no need to consider crystal defects caused by ion implantation of impurities. It is possible to contain impurities at a high concentration. Therefore, according to the present embodiment, since the high-concentration n-type semiconductor region 220 can contain high-concentration impurities, the ohmic between the high-concentration n-type semiconductor region 220 and the n-type semiconductor region 210 can be improved. can be Furthermore, according to the present embodiment, the impurity concentration can be adjusted with high accuracy by using epitaxial growth. Efficiency can be improved.
  • FIGS. 12A and 12B are schematic diagrams for explaining the method of manufacturing the photodiode 100 according to the present embodiment. Specifically, each drawing shows the cross-sectional configuration of the photodiode 100 of FIG. 11 at each stage in the manufacturing process. It is a sectional view corresponding to a schematic diagram. However, in FIG. 12, unlike FIG. 11, the upper side of FIG. 12 is the surface side of the semiconductor substrate 200 .
  • an opening is formed in the insulating film 230 (or hard mask) to expose the surface of the semiconductor substrate 200, and the semiconductor substrate is exposed through the opening. Etch the surface of 200; Furthermore, a high-concentration n-type semiconductor region 220 is formed by selective epitaxial growth of silicon containing n-type impurities in the etched portion.
  • the heavily doped p-type semiconductor region 222 may also be formed from an epitaxially grown silicon layer. By doing so, in the present embodiment, by forming the high-concentration p-type semiconductor region 222 using epitaxial growth, the high-concentration p-type semiconductor region 222 has few crystal defects and high-concentration impurities. can include A detailed configuration of the photodiode 100 according to the third embodiment of the present disclosure will be described below with reference to FIG. 13 .
  • FIG. 13 is a schematic cross-sectional view showing an example of the detailed configuration of the photodiode 100 according to this embodiment.
  • FIG. 13 in order to make the positional relationship of the constituent elements easy to understand, it is schematically shown, and may differ from the actual cross section.
  • the photodiode 100 according to this embodiment has a detailed configuration common to the photodiode 100 according to the first embodiment described using FIG.
  • the present embodiment differs from the first embodiment in that a high-concentration p-type semiconductor region 222 is formed on the surface of a semiconductor substrate 200 made of a silicon substrate opposite to the light-receiving surface. .
  • the high-concentration p-type semiconductor region 222 is formed from a silicon layer (second silicon layer) by epitaxial growth.
  • the high-concentration p-type semiconductor region 222 is, for example, crystalline silicon having the same crystal orientation (eg, (100), (111), (110)) and lattice constant as the surface of the semiconductor substrate 200 made of silicon.
  • the high-concentration p-type semiconductor region 222 is formed of crystalline silicon or polysilicon (polysilicon) selectively epitaxially grown on the surface of the semiconductor substrate 200 exposed through the opening of a hard mask made of silicon oxide (SiO 2 ) or the like. -Si).
  • the heavily doped p-type semiconductor region 222 may be, for example, crystalline silicon or polysilicon epitaxially grown on the surface of the semiconductor substrate 200 .
  • the high-concentration p-type semiconductor region 222 by forming the high-concentration p-type semiconductor region 222 using epitaxial growth, the high-concentration p-type semiconductor region 222 has few crystal defects and contains high-concentration impurities (for example, , to the order of 1E+20/cm 3 ).
  • the high-concentration p-type semiconductor region 222 has few crystal defects and contains high-concentration impurities. can be Therefore, according to the present embodiment, the high-concentration p-type semiconductor region 222 with few crystal defects can be obtained. can be suppressed, and the light detection efficiency of the photodiode 100 can be improved.
  • a high voltage is applied to the high-concentration p-type semiconductor region 222 functioning as an anode and the high-concentration n-type semiconductor region 220 functioning as a cathode.
  • the high-concentration p-type semiconductor region 222 and the high-concentration n-type semiconductor region 220 are required to be separated by a predetermined distance or more.
  • the high-concentration p-type semiconductor region 222 and the high-concentration n-type semiconductor region 220 are formed using epitaxial growth, and thus have few crystal defects.
  • the photodiode 100 even if a high voltage is applied to the high-concentration p-type semiconductor region 222 and the high-concentration n-type semiconductor region 220, the photodiode 100 is unlikely to break down, so reliability can be improved. In addition, the photodiode 100 can be made smaller.
  • the present embodiment by using epitaxial growth, there is no need to consider crystal defects caused by ion implantation of impurities. It is possible to contain impurities at a high concentration. Therefore, according to the present embodiment, since the high-concentration p-type semiconductor region 222 can contain high-concentration impurities, the ohmic between the high-concentration p-type semiconductor region 222 and the charge storage film 204 can be improved. can be
  • FIGS. 14A and 14B are schematic diagrams for explaining the method of manufacturing the photodiode 100 according to the present embodiment. Specifically, each drawing shows the cross-sectional configuration of the photodiode 100 of FIG. 13 at each stage in the manufacturing process. It is a sectional view corresponding to a schematic diagram. 14, however, unlike FIG. 13, the upper side of FIG. 14 is the surface side of the semiconductor substrate 200. In FIG.
  • the insulating film 230 (or hard mask) on the charge storage film 204 is removed, and p-type impurities are added to the removed portion of the semiconductor substrate 200 .
  • a high-concentration p-type semiconductor region 222 is formed by selectively epitaxially growing silicon containing .
  • FIG. 15 is a schematic cross-sectional view showing an example of the detailed configuration of the photodiode 100 according to this embodiment.
  • FIG. 15 in order to make the positional relationship of the constituent elements easy to understand, it is schematically shown, and may differ from the actual cross section.
  • the photodiode 100 according to this embodiment has a detailed configuration common to the photodiode 100 according to the first embodiment described using FIG.
  • part of the high-concentration p-type semiconductor region 222 is formed to be embedded in the semiconductor substrate 200 and the rest of the high-concentration p-type semiconductor region 222 protrudes from the semiconductor substrate 200. This point differs from the first embodiment.
  • the high-concentration p-type semiconductor region 222 is formed from a silicon layer by epitaxial growth.
  • the high-concentration p-type semiconductor region 222 is made of crystalline silicon having the same crystal orientation and lattice constant as the surface of the semiconductor substrate 200 made of silicon, for example.
  • the high-concentration p-type semiconductor region 222 is formed of crystalline silicon or polysilicon (polysilicon) selectively epitaxially grown on the surface of the semiconductor substrate 200 exposed through the opening of a hard mask made of silicon oxide (SiO 2 ) or the like. -Si).
  • the heavily doped p-type semiconductor region 222 may be, for example, crystalline silicon or polysilicon epitaxially grown on the surface of the semiconductor substrate 200 .
  • the high-concentration p-type semiconductor region 222 by forming the high-concentration p-type semiconductor region 222 using epitaxial growth, the high-concentration p-type semiconductor region 222 has few crystal defects and contains high-concentration impurities. can do.
  • the high-concentration p-type semiconductor region 222 has few crystal defects and contains high-concentration impurities. can be Therefore, according to the present embodiment, the high-concentration p-type semiconductor region 222 with few crystal defects can be obtained. can be suppressed, and the light detection efficiency of the photodiode 100 can be improved.
  • the high-concentration p-type semiconductor region 222 and the high-concentration n-type semiconductor region 220 are formed using epitaxial growth, and thus have few crystal defects. Therefore, even in the present embodiment, even if a high voltage is applied to the high-concentration p-type semiconductor region 222 and the high-concentration n-type semiconductor region 220, the photodiode 100 is unlikely to break down, so reliability can be improved. In addition, the photodiode 100 can be made smaller.
  • the present embodiment by using epitaxial growth, there is no need to consider crystal defects caused by ion implantation of impurities. It is possible to contain impurities at a high concentration. Therefore, according to the present embodiment, since the high-concentration p-type semiconductor region 222 can contain high-concentration impurities, the ohmic between the high-concentration p-type semiconductor region 222 and the charge storage film 204 can be improved. can be
  • FIGS. 16A and 16B are schematic diagrams for explaining the method of manufacturing the photodiode 100 according to the present embodiment. Specifically, each drawing shows the cross-sectional configuration of the photodiode 100 of FIG. 15 at each stage in the manufacturing process. It is a sectional view corresponding to a schematic diagram. However, in FIG. 16, unlike FIG. 15, the upper side of FIG. 16 is the surface side of the semiconductor substrate 200 .
  • the insulating film 230 on the charge storage film 204 and the surface of the charge storage film 204 are etched.
  • a high-concentration p-type semiconductor region 222 is formed by selective epitaxial growth of silicon containing p-type impurities on the etched portion of the charge storage film 204 .
  • FIG. 17 is a schematic diagram for explaining the method of manufacturing the photodiode 100 according to the present embodiment.
  • FIG. 4 is an enlarged cross-sectional view of a portion where a region 220 is formed;
  • the upper side of FIG. 17 is the surface side of the semiconductor substrate 200 .
  • a hard mask (or wiring layer) 400 made of silicon oxide (SiO 2 ) or silicon nitride (SiN) is formed on the surface of a semiconductor substrate 402 made of silicon. Form.
  • an opening 404 is formed in the hard mask 400 by wet etching or dry etching to expose part of the surface of the semiconductor substrate 402 . Furthermore, it is preferable to perform RCA cleaning or the like on the exposed surface of the semiconductor substrate 402 .
  • an n-type impurity is formed on the exposed surface of the semiconductor substrate 402 by an MBE (Molecular Beam Epitaxy) method or a CVD (Chemical Vapor Deposition) method.
  • a high-concentration n-type semiconductor region 406 is formed by selectively epitaxially growing silicon containing silicon.
  • the high-concentration n-type semiconductor region 406 may be a single-crystal silicon layer or a polysilicon layer, and is not particularly limited.
  • the hard mask 400 is removed by etching, an insulating film 408 is laminated on the semiconductor substrate 402, and the high-concentration n-type semiconductor region 406 is further covered.
  • An insulating film 410 is laminated as follows.
  • a diode 100 can be obtained.
  • FIG. 18 is a schematic diagram for explaining a method for manufacturing the photodiode 100 according to Modification 1 of the present embodiment.
  • 3 is an enlarged cross-sectional view of a portion where a concentration n-type semiconductor region 220 is formed; FIG. However, in FIG. 18 , the upper side of FIG. 18 is the surface side of the semiconductor substrate 200 .
  • an opening 404 is formed in the hard mask 400 by wet etching or dry etching to expose part of the surface of the semiconductor substrate 402 .
  • grooves are formed in the exposed surface of the semiconductor substrate 402 by wet etching or dry etching. Furthermore, it is preferable to perform RCA cleaning or the like on the surface of the groove of the semiconductor substrate 402 .
  • silicon containing n-type impurities is selectively epitaxially grown in the grooves of the semiconductor substrate 402 by MBE or CVD to obtain high-concentration n-type silicon.
  • a semiconductor region 406 is formed.
  • the high-concentration n-type semiconductor region 406 may be a single crystal silicon layer or a polysilicon layer.
  • FIG. 19 is a schematic diagram for explaining a method for manufacturing the photodiode 100 according to Modification 2 of the present embodiment.
  • 3 is an enlarged cross-sectional view of a portion where a concentration n-type semiconductor region 220 is formed; FIG. However, in FIG. 19 , the upper side of FIG. 19 is the surface side of the semiconductor substrate 200 .
  • a semiconductor substrate 420 made of a silicon substrate is prepared.
  • high-concentration n-type semiconductor regions 422 are formed by epitaxially growing silicon containing n-type impurities on the semiconductor substrate 420 by MBE, CVD, or the like. to form
  • the high-concentration n-type semiconductor region 406 may be a single crystal silicon layer or a polysilicon layer.
  • the high-concentration n-type semiconductor region 422 is patterned by etching into a predetermined shape. Then, for example, as shown in the fourth row from the top in FIG. 19, an insulating film 424 is laminated so as to cover the high concentration n-type semiconductor region 422 . Further, for example, as shown in the fifth row from the top in FIG. 19, the photodiode 100 according to this modified example can be obtained by forming the wiring 426 in the insulating film 424 .
  • the high-concentration n-type semiconductor region 220 by forming the high-concentration n-type semiconductor region 220 using epitaxial growth, the high-concentration n-type semiconductor region 220 has few crystal defects and high-concentration impurities. can be included. Therefore, according to the present embodiment, the high-concentration n-type semiconductor region 220 with few crystal defects can be obtained. It can be suppressed.
  • the thickness of the n-type semiconductor region 210 need not be increased.
  • the film thickness of the n-type semiconductor region 210 can be reduced, an electric field can be easily applied uniformly to the n-type semiconductor region 210 via the high-concentration n-type semiconductor region 220.
  • the avalanche multiplication region can be uniformly formed in the .
  • the film thickness of the n-type semiconductor region 210 can be reduced, the volume of the well region 202 that absorbs light can be increased. (PDE) can be improved.
  • the photodiode 100 is less likely to be destroyed and less likely to deteriorate. That is, according to this embodiment, the reliability of the photodiode 100 can be improved, and in addition, the photodiode 100 can be made smaller.
  • the present embodiment since epitaxial growth is used, there is no need to consider crystal defects caused by ion implantation of impurities. It becomes possible to contain impurities at a high concentration. Therefore, according to the present embodiment, since the high-concentration n-type semiconductor region 220 can contain high-concentration impurities, the ohmic between the high-concentration n-type semiconductor region 220 and the n-type semiconductor region 210 can be improved. can be Furthermore, according to the present embodiment, the impurity concentration can be adjusted with high accuracy by using epitaxial growth. Efficiency can be improved.
  • the semiconductor substrate 200 does not necessarily have to be a silicon substrate, and may be another substrate (for example, an SOI (Silicon On Insulator) substrate, a SiGe substrate, etc.). Further, the semiconductor substrate 200 may be one in which a semiconductor structure or the like is formed in such various substrates.
  • SOI Silicon On Insulator
  • the conductivity types of the semiconductor substrate 200 and each semiconductor region may be reversed. It is possible to apply That is, in the above-described embodiment of the present disclosure, the photodiode 100 in which the first conductivity type is p-type, the second conductivity type is n-type, and electrons are used as signal charges, is described. Embodiments are not limited to such examples. For example, embodiments of the present disclosure can be applied to photodiodes 100 in which the first conductivity type is n-type, the second conductivity type is p-type, and holes are used as signal charges.
  • the photodiode 100 according to the embodiment of the present disclosure is not limited to being applied to the photodetector 501 applied to the distance measuring system 611.
  • the photodiode 100 according to the embodiment of the present disclosure may be applied to an imaging device that captures an image obtained by detecting the distribution of incident light amount of visible light.
  • the present embodiment includes an imaging device that captures the distribution of incident amounts of infrared rays, X-rays, particles, etc. as an image, and a distribution of other physical quantities, such as pressure and capacitance, that is detected and captured as an image. It can be applied to an imaging device (physical quantity distribution detection device) such as a fingerprint detection sensor.
  • methods for forming each layer, each film, each element, etc. described above include, for example, a physical vapor deposition method (PVD method) and a chemical vapor deposition method (CVD method). ) etc. can be mentioned.
  • PVD method physical vapor deposition method
  • CVD method chemical vapor deposition method
  • the PVD method includes a vacuum deposition method using resistance heating or high frequency heating, an EB (electron beam) deposition method, various sputtering methods (magnetron sputtering method, RF (Radio Frequency)-DC (Direct Current) combined bias sputtering method, ECR (Electron Cyclotron Resonance) sputtering method, facing target sputtering method, high frequency sputtering method, etc.), ion plating method, laser ablation method, molecular beam epitaxy (MBE) method, laser transfer method and the like can be mentioned.
  • sputtering methods include plasma CVD, thermal CVD, MO (Metal Organic)-CVD, and optical CVD.
  • other methods include electrolytic plating method, electroless plating method, spin coating method; immersion method; casting method; microcontact printing method; drop casting method; screen printing method, inkjet printing method, offset printing method, gravure printing.
  • Various printing methods such as printing method, flexographic printing method; stamp method; spray method; air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll coater method, transfer roll coater method, gravure coater method , kiss coater method, cast coater method, spray coater method, slit orifice coater method and calendar coater method.
  • planarization techniques include a CMP (Chemical Mechanical Polishing) method, a laser planarization method, a reflow method, and the like. That is, the pixel 10 according to the embodiment of the present disclosure can be manufactured easily and inexpensively using existing manufacturing processes for semiconductor devices.
  • each step in the manufacturing method according to the embodiment of the present disclosure described above does not necessarily have to be processed in the described order.
  • each step may be processed in an appropriately changed order.
  • the method used in each step does not necessarily have to be performed along the described method, and may be performed by another method.
  • FIG. 20 is a block diagram showing a configuration example of a smart phone 900 as an electronic device to which the ranging system 611 according to the embodiment of the present disclosure is applied.
  • a smartphone 900 includes a CPU (Central Processing Unit) 901, a ROM (Read Only Memory) 902, and a RAM (Random Access Memory) 903.
  • Smartphone 900 also includes storage device 904 , communication module 905 , and sensor module 907 .
  • smart phone 900 includes ranging system 611 described above, and additionally includes imaging device 909 , display device 910 , speaker 911 , microphone 912 , input device 913 , and bus 914 .
  • the smartphone 900 may have a processing circuit such as a DSP (Digital Signal Processor) in place of the CPU 901 or together with it.
  • DSP Digital Signal Processor
  • the CPU 901 functions as an arithmetic processing device and a control device, and controls all or part of the operations within the smartphone 900 according to various programs recorded in the ROM 902, RAM 903, storage device 904, or the like.
  • a ROM 902 stores programs and calculation parameters used by the CPU 901 .
  • a RAM 903 temporarily stores programs used in the execution of the CPU 901, parameters that change as appropriate during the execution, and the like.
  • the CPU 901 , ROM 902 and RAM 903 are interconnected by a bus 914 .
  • the storage device 904 is a data storage device configured as an example of a storage unit of the smartphone 900 .
  • the storage device 904 is composed of, for example, a magnetic storage device such as a HDD (Hard Disk Drive), a semiconductor storage device, an optical storage device, or the like.
  • the storage device 904 stores programs executed by the CPU 901, various data, and various data acquired from the outside.
  • the communication module 905 is, for example, a communication interface configured with a communication device for connecting to the communication network 906.
  • the communication module 905 can be, for example, a communication card for wired or wireless LAN (Local Area Network), Bluetooth (registered trademark), or WUSB (Wireless USB).
  • the communication module 905 may be a router for optical communication, a router for ADSL (Asymmetric Digital Subscriber Line), a modem for various types of communication, or the like.
  • a communication network 906 connected to the communication module 905 is a wired or wireless network, such as the Internet, home LAN, infrared communication, or satellite communication.
  • the sensor module 907 is, for example, a motion sensor (eg, an acceleration sensor, a gyro sensor, a geomagnetic sensor, etc.), a biological information sensor (eg, a pulse sensor, a blood pressure sensor, a fingerprint sensor, etc.), or a position sensor (eg, GNSS (Global Navigation Satellite system) receiver, etc.) and various sensors.
  • a motion sensor eg, an acceleration sensor, a gyro sensor, a geomagnetic sensor, etc.
  • a biological information sensor eg, a pulse sensor, a blood pressure sensor, a fingerprint sensor, etc.
  • GNSS Global Navigation Satellite system
  • the distance measurement system 611 is provided on the surface of the smartphone 900, and can acquire, for example, the distance and three-dimensional shape of the subjects 612 and 613 facing the surface as distance measurement results.
  • the imaging device 909 is provided on the surface of the smartphone 900 and can image the target object 800 and the like located around the smartphone 900 .
  • the imaging device 909 includes an imaging device (not shown) such as a CMOS (Complementary MOS) image sensor, and a signal processing circuit (not shown) that performs imaging signal processing on signals photoelectrically converted by the imaging device.
  • an imaging device such as a CMOS (Complementary MOS) image sensor
  • a signal processing circuit (not shown) that performs imaging signal processing on signals photoelectrically converted by the imaging device.
  • the imaging device 909 includes an optical system mechanism (not shown) composed of an imaging lens, an aperture mechanism, a zoom lens, a focus lens, and the like, and a drive system mechanism (not shown) for controlling the operation of the optical system mechanism. You can have more.
  • the image sensor collects incident light from the subjects 612 and 613 as an optical image, and the signal processing circuit photoelectrically converts the formed optical image pixel by pixel, and converts the signal of each pixel into an image pickup signal.
  • a picked-up image can be acquired by reading out as and performing image processing.
  • the display device 910 is provided on the surface of the smartphone 900 and can be, for example, a display device such as an LCD (Liquid Crystal Display) or an organic EL (Electro Luminescence) display.
  • the display device 910 can display an operation screen, captured images acquired by the imaging device 909 described above, and the like.
  • the speaker 911 can output, for example, the voice of a call, the voice accompanying the video content displayed by the display device 910 described above, and the like to the user.
  • the microphone 912 can collect, for example, the user's call voice, voice including commands for activating functions of the smartphone 900 , and ambient environment voice of the smartphone 900 .
  • the input device 913 is, for example, a device operated by a user, such as a button, keyboard, touch panel, or mouse.
  • the input device 913 includes an input control circuit that generates an input signal based on information input by the user and outputs the signal to the CPU 901 .
  • the user can input various data to the smartphone 900 and instruct processing operations.
  • a configuration example of the smartphone 900 has been shown above.
  • Each component described above may be configured using general-purpose members, or may be configured by hardware specialized for the function of each component. Such a configuration can be changed as appropriate according to the technical level of implementation.
  • the present technology can also take the following configuration.
  • a photoelectric conversion unit that is provided in a silicon substrate and generates an electric charge by light incident from a light receiving surface of the silicon substrate; a multiplication region provided on the side opposite to the light-receiving surface with respect to the photoelectric conversion unit and amplifying charges from the photoelectric conversion unit; a first contact portion provided on a surface of the multiplication region opposite to the light receiving surface; with The first contact portion is made of an epitaxially grown first silicon layer, Light receiving element.
  • the second contact portion is provided on the surface of the silicon substrate opposite to the light receiving surface.
  • the second contact portion is provided so as to be embedded in the silicon substrate.
  • a plurality of the first contact portions are provided.
  • the first contact portion has a rectangular, square, or cross shape;
  • the light receiving element according to any one of (1) to (17) above.
  • a photoelectric conversion unit that is provided in a silicon substrate and generates an electric charge by light incident from a light receiving surface of the silicon substrate; a multiplication region provided on the side opposite to the light-receiving surface with respect to the photoelectric conversion unit and amplifying charges from the photoelectric conversion unit; a first contact portion provided on a surface of the multiplication region opposite to the light receiving surface; A method for manufacturing a light receiving element having forming the first contact portion by epitaxial growth on the silicon substrate; A method for manufacturing a light receiving element.
  • a lighting device that emits irradiation light; a photodetector that receives reflected light of the irradiation light reflected by a subject; with The photodetector is including a plurality of light receiving elements arranged in a matrix in a silicon substrate, Each light receiving element, a photoelectric conversion unit that is provided in the silicon substrate and generates an electric charge by light incident from the light receiving surface of the silicon substrate; a multiplication region provided on the side opposite to the light-receiving surface with respect to the photoelectric conversion unit and amplifying charges from the photoelectric conversion unit; a first contact portion provided on a surface of the multiplication region opposite to the light receiving surface; has The first contact portion is made of an epitaxially grown first silicon layer, ranging system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

シリコン基板（２００）内に設けられ、前記シリコン基板の受光面から入射した光により電荷を発生する光電変換部（２０２）と、前記光電変換部に対して、前記受光面とは反対側に設けられ、前記光電変換部からの電荷を増幅する増倍領域と、前記増倍領域の、前記受光面とは反対側の面に設けられた第１のコンタクト部（２２０）とを備え、前記第１のコンタクト部は、エピタキシャル成長した第１のシリコン層からなる、受光素子（１００）を提供する。

Description

受光素子、受光素子の製造方法及び測距システム
　本開示は、受光素子、受光素子の製造方法及び測距システムに関する。
　近年、ＴｏＦ（Ｔｉｍｅ　ｏｆ　Ｆｌｉｇｈｔ）法により距離計測を行う測距システムが注目されている。測距システムに含まれる受光素子として、ＳＰＡＤ（Ｓｉｎｇｌｅ　Ｐｈｏｔｏｎ　Ａｖａｌａｎｃｈｅ　Ｄｉｏｄｅ）を用いたものがある。当該ＳＰＡＤにおいては、１個の光（フォトン）光が入射し、光電変換により発生した電子（電荷）を、ＰＮ接合領域で増倍させること（アバランシェ増幅）で、高精度に光を検出することができる。そして、当該測距システムにおいては、増倍された電子による電流が流れたタイミングを検出することで、高精度に距離を計測することができる。
国際公開第２０１８／０７４５３０号
　上述のようなＳＰＡＤ構造を持つ受光素子においては、距離の計測の精度向上のため、暗電流の発生をより抑制することが求められている。しかしながら、従来の受光素子においては、暗電流の発生を抑制することに限界があった。
　そこで、本開示では、暗電流の発生を抑えることができる、受光素子、受光素子の製造方法及び測距システムを提案する。
　本開示によれば、シリコン基板内に設けられ、前記シリコン基板の受光面から入射した光により電荷を発生する光電変換部と、前記光電変換部に対して、前記受光面とは反対側に設けられ、前記光電変換部からの電荷を増幅する増倍領域と、前記増倍領域の、前記受光面とは反対側の面に設けられた第１のコンタクト部とを備え、前記第１のコンタクト部は、エピタキシャル成長した第１のシリコン層からなる、受光素子が提供される。
　また、本開示によれば、シリコン基板内に設けられ、前記シリコン基板の受光面から入射した光により電荷を発生する光電変換部と、前記光電変換部に対して、前記受光面とは反対側に設けられ、前記光電変換部からの電荷を増幅する増倍領域と、前記増倍領域の、前記受光面とは反対側の面に設けられた第１のコンタクト部とを有する受光素子の製造方法であって、前記シリコン基板上にエピタキシャル成長させて前記第１のコンタクト部を形成することを含む、受光素子の製造方法が提供される。
　さらに、本開示によれば、照射光を照射する照明装置と、前記照射光が被写体により反射された反射光を受光する光検出装置とを備え、前記光検出装置は、シリコン基板内にマトリックス状の並ぶ複数の受光素子を含み、前記各受光素子は、前記シリコン基板内に設けられ、前記シリコン基板の受光面から入射した光により電荷を発生する光電変換部と、前記光電変換部に対して、前記受光面とは反対側に設けられ、前記光電変換部からの電荷を増幅する増倍領域と、前記増倍領域の、前記受光面とは反対側の面に設けられた第１のコンタクト部とを有し、前記第１のコンタクト部は、エピタキシャル成長した第１のシリコン層からなる、測距システムが提供される。
画素１０の回路構成の一例を説明するための説明図（その１）である。 画素１０の回路構成の一例を説明するための説明図（その２）である。 光の入射に応じたフォトダイオード１００のカソード電圧ＶＳの変化と検出信号ＰＦｏｕｔを示すグラフである。 光検出装置５０１の構成例を示すブロック図である。 光検出装置５０１を組み込んだ測距システム６１１の構成例を示すブロック図である。 比較例に係るフォトダイオード１００ａの詳細構成の一例を表す断面模式図である。 本開示の第１の実施形態に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第１の実施形態に係るフォトダイオード１００の製造方法を説明するための模式図である。 本開示の第１の実施形態の変形例１に係るフォトダイオード１００の詳細構成の一例を表す断面模式図（その１）である。 本開示の第１の実施形態の変形例１に係るフォトダイオード１００の詳細構成の一例を表す断面模式図（その２）である。 本開示の第１の実施形態の変形例２に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第１の実施形態の変形例３に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第１の実施形態の変形例４に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第１の実施形態の変形例５に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第１の実施形態の変形例６に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第１の実施形態の変形例７に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第１の実施形態の変形例８に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第１の実施形態の変形例９に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第２の実施形態に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第２の実施形態に係るフォトダイオード１００の製造方法を説明するための模式図である。 本開示の第３の実施形態に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第３の実施形態に係るフォトダイオード１００の製造方法を説明するための模式図である。 本開示の第４の実施形態に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。 本開示の第４の実施形態に係るフォトダイオード１００の製造方法を説明するための模式図である。 本開示の第５の実施形態に係るフォトダイオード１００の製造方法を説明するための模式図である。 本開示の第５の実施形態の変形例１に係るフォトダイオード１００の製造方法を説明するための模式図である。 本開示の第５の実施形態の変形例２に係るフォトダイオード１００の製造方法を説明するための模式図である。 本開示の実施形態に係る測距システム６１１を適用した電子機器としてのスマートフォン９００の構成例を示すブロック図である。
　以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。また、本明細書及び図面において、実質的に同一又は類似の機能構成を有する複数の構成要素を、同一の符号の後に異なるアルファベットを付して区別する場合がある。ただし、実質的に同一又は類似の機能構成を有する複数の構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。
　また、以下の説明で参照される図面は、本開示の実施形態の説明とその理解を促すための図面であり、わかりやすくするために、図中に示される形状や寸法、比などは実際と異なる場合がある。さらに、図中に示される受光素子（フォトダイオード）や受光素子に含まれる構成要素等は、以下の説明と公知の技術を参酌して適宜、設計変更することができる。また、以下の説明においては、受光素子の積層構造の上下方向は、特段の断りがない限りは、受光素子へ入射する光が上から下へ向かうように、受光素子を配置した場合の相対方向に対応するものとする。
　以下の説明における具体的な形状についての記載は、幾何学的に定義される形状だけを意味するものではない。詳細には、以下の説明における具体的な形状についての記載は、受光素子（フォトダイオード）、その製造工程、及び、その使用・動作において許容される程度の違い（誤差・ひずみ）がある場合やその形状に類似する形状をも含むものとする。例えば、以下の説明において「略矩形状」と表現した場合には、四角に限定されるものではなく、４隅のいずれかが面取りされた四角に類似する形状をも含むことを意味することとなる。
　また、以下の回路（電気的な接続）の説明においては、特段の断りがない限りは、「電気的に接続」とは、複数の要素の間を電気（信号）が導通するように接続することを意味する。加えて、以下の説明における「電気的に接続」には、複数の要素を直接的に、且つ、電気的に接続する場合だけでなく、他の要素を介して間接的に、且つ、電気的に接続する場合も含むものとする。
　なお、本明細書において、「ゲート」とは、電界効果トランジスタのゲート電極を表す。また、「ドレイン」とは、電界効果トランジスタのドレイン領域を表し、「ソース」とは、電界効果トランジスタのソース領域を表す。また、「第１の導電型」とは、「ｐ型」又は「ｎ型」のいずれか一方を表し、「第２の導電型」とは、「第１の導電型」と異なる「ｐ型」又は「ｎ型」のいずれか他方を表す。
　以下、本開示を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．　本発明者が本開示の実施形態を創作するに至る背景
　　　　１．１　画素１０の回路構成
　　　　１．２　光検出装置５０１の構成例
　　　　１．３　測距システム６１１の構成例
　　　　１．４　比較例に係るフォトダイオード１００ａの詳細構成
　　　　１．５　背景
　２．　第１の実施形態
　　　　２．１　詳細構成
　　　　２．２　製造方法
　　　　２．３　変形例
　３．　第２の実施形態
　　　　３．１　詳細構成
　　　　３．２　製造方法
　４．　第３の実施形態
　　　　４．１　詳細構成
　　　　４．２　製造方法
　５．　第４の実施形態
　　　　５．１　詳細構成
　　　　５．２　製造方法
　６．　第５の実施形態
　　　　６．１　製造方法
　　　　６．２　変形例
　７．　まとめ
　８．　適用例
　９．　補足
　＜＜１．　本発明者が本開示の実施形態を創作するに至る背景＞＞
　＜１．１　画素１０の回路構成＞
　まずは、本開示の実施形態の詳細を説明する前に、図１及び図２を参照して、本開示の実施形態を適用することができる画素１０の回路構成の一例を説明する。図１及び図２は、画素１０の回路構成の一例を説明するための説明図であり、詳細には、直接型ＴｏＦ（Ｔｉｍｅ－ｏｆ－Ｆｌｉｇｈｔ）法により距離計測を行う測距センサに適用可能な、ＳＰＡＤ（Ｓｉｎｇｌｅ　Ｐｈｏｔｏｎ　Ａｖａｌａｎｃｈｅ　Ｄｉｏｄｅ）構造を持つフォトダイオード（受光素子）１００を含む画素１０の回路構成を示す。図１に示すように、画素１０は、フォトダイオード１００と、インバータ２４と、トランジスタ２６とを有する。以下、当該画素１０の各要素について順次説明する。
　フォトダイオード１００は、先に説明したように、ＳＰＡＤ構造を有し、降伏電圧ＶＢＤよりも大きなバイアス電圧で動作させる（ガイガーモード）ことができる。当該フォトダイオード１００は、光電変換により発生した電子（電荷）を画素１０毎に設けられた高電界が印加されたｐｎ接合領域（増倍領域）で増倍させることで、１個の光（フォトン）を画素１０毎に検出することができる素子である。より具体的には、フォトダイオード１００は、入射した光により発生した電子（電荷）をアバランシェ増幅させて、増幅させて得た信号電圧ＶＳをインバータ２４に出力するフォトダイオード（単一光子アバランシェフォトダイオード）である。
　当該フォトダイオード１００は、インバータ２４の入力端子及びトランジスタ２６のドレインに電気的に接続されたカソードを有する。さらに、当該フォトダイオード１００は、電源に電気的に接続されたアノードを有する。例えば、フォトダイオード１００には、効率よく、光（フォトン）を検出するため、フォトダイオード１００の降伏電圧ＶＢＤよりも大きな電圧（以下、過剰バイアス（Ｅｘｃｅｓｓ　Ｂｉａｓ）と称する。）が印加される。さらに、フォトダイオード１００のアノードに供給される電源電圧ＶＳＰＡＤは、例えば、フォトダイオード１００の降伏電圧ＶＢＤと同じ電圧の負バイアス（負の電位）とされる。
　また、トランジスタ２６は、例えば、飽和領域で動作するｐ型のＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタで構成され、クエンチング抵抗として働くことにより、パッシブクエンチを行う。さらに、トランジスタ２６には、電源電圧ＶＥが供給されている。また、トランジスタ２６は、ｐ型のＭＯＳトランジスタの代わりに、プルアップ抵抗等を用いて構成されてもよい。
　さらに、画素１０は、フォトダイオード１００のカソード、インバータ２４の入力端子、及び、トランジスタ２６のドレインに接続された他のトランジスタ（図示省略）を有していてもよい。例えば、当該他のトランジスタのソースは、グランド（ＧＮＤ）に接続され、当該他のトランジスタのゲートには、制御信号が、画素１０を駆動する画素駆動部（図示省略）から供給される。より具体的には、画素１０が有効画素とされる場合には、Ｌｏ（Ｌｏｗ）の制御信号が、画素駆動部から当該トランジスタのゲートに供給される。一方、画素１０が有効画素とされていない場合には、Ｈｉ（Ｈｉｇｈ）の制御信号が、画素駆動部から当該トランジスタのゲートに供給される。なお、ここで、有効画素とは、光を検出することができる状態にある画素であり、一方、有効画素とされていない画素は、光を検出しない状態にある画素のことを意味する。
　そして、インバータ２４は、例えばＮＯＴゲートから構成され、入力信号としてのフォトダイオード１００のカソードからの電圧ＶＳがＬｏのとき、Ｈｉの信号ＰＦｏｕｔを出力し、カソードからの電圧ＶＳがＨｉのとき、Ｌｏの信号ＰＦｏｕｔを出力する。
　なお、本開示の実施形態においては、フォトダイオード１００は、図１に示すフォトダイオード１００に対して極性を反転したフォトダイオードであることもでき、このようなフォトダイオードを使用した場合の画素１０の回路構成の一例として、図２を示す。詳細には、図２示す画素１０も、フォトダイオード１００と、インバータ２４と、トランジスタ２６とを有する。詳細には、当該フォトダイオード１００は、図１に示すフォトダイオード１００とは、極性が反転したフォトダイオードであり、インバータ２４の入力端子及びトランジスタ２６のドレインに電気的に接続されたアノードを有する。また、図２においては、トランジスタ２６は、例えば、ｎ型のＭＯＳトランジスタで構成され、インバータ２４は、例えばＮＯＴゲートから構成される。
　次に、図３を参照して、画素１０が有効画素とされた場合の動作について説明する。図３は、光の入射に応じたフォトダイオード１００のカソード電圧ＶＳの変化と検出信号ＰＦｏｕｔを示すグラフである。ここでは、図１に示す画素１０における動作を説明する。
　まず、画素１０が有効画素である場合、トランジスタ（図示省略）は、Ｌｏの制御信号により、オフに設定される。そして、時刻ｔ０以前の時刻においては、フォトダイオード１００のカソードには電源電圧ＶＥが供給され、アノードには電源ＶＤＤが供給される。従って、フォトダイオード１００に降伏電圧ＶＢＤより大きい逆電圧が印加されることにより、フォトダイオード１００はガイガーモードに設定される。この状態においては、フォトダイオード１００のカソード電圧ＶＳは、電源電圧ＶＥと同じである。
　そして、ガイガーモードに設定されたフォトダイオード１００に光が入射すると、アバランシェ増倍が発生し、フォトダイオード１００に電流が流れる。具体的には、時刻ｔ０において、アバランシェ増倍が発生し、フォトダイオード１００に電流が流れた場合、定電流源としてのｐ型のＭＯＳトランジスタ２６にも電流が流れ、トランジスタ２６の抵抗成分により電圧降下が発生することとなる。
　さらに、フォトダイオード１００のカソード電圧ＶＳが０Ｖよりも低くなると、降伏電圧ＶＢＤよりも小さな逆電圧がフォトダイオード１００に印加されることとなるため、アバランシェ増幅が停止する。ここで、アバランシェ増幅により発生する電流がトランジスタ２６に流れることで電圧降下を発生させ、発生した電圧降下に伴って、カソード電圧ＶＳが０Ｖよりも低い状態となることで、アバランシェ増幅を停止させる動作のことを、クエンチ動作と呼ぶ。
　そして、時刻ｔ２においてアバランシェ増幅が停止すると、トランジスタ２６に流れる電流が徐々に減少することから、時刻ｔ４において、カソード電圧ＶＳが再び元の電源電圧ＶＥまで回復し、フォトダイオード１００は、新たに光を検出できる状態となる（リチャージ動作）。
　例えば、インバータ２４は、入力電圧であるカソード電圧ＶＳが所定の閾値電圧Ｖｔｈ（＝ＶＥ／２）以上のとき、Ｌｏ（Ｌｏｗ）のＰＦｏｕｔ信号を出力し、カソード電圧ＶＳが所定の閾値電圧Ｖｔｈ未満のとき、ＨｉのＰＦｏｕｔ信号を出力する。図３に示す例では、時刻ｔ１から時刻ｔ３の期間、Ｈｉ（Ｈｉｇｈ）のＰＦｏｕｔ信号が出力される。
　なお、画素１０が有効画素とされていない場合には、Ｈｉの制御信号が、画素駆動部（図示省略）からトランジスタ（図示省略）のゲートに供給され、当該トランジスタがオンされることとなる。これにより、フォトダイオード１００のカソード電圧ＶＳが０Ｖ（ＧＮＤ）となり、フォトダイオード１００のアノード－カソード間電圧が降伏電圧ＶＢＤ以下となるので、フォトダイオード１００に光が入射しても、電流を発生することはない。
　＜１．２　光検出装置５０１の構成例＞
　そして、上述した画素１０は、例えば、図４に示される光検出装置５０１の画素に適用することができる。ここで、図４を参照して、光検出装置５０１の構成例について説明する。図４は、光検出装置５０１の構成例を示すブロック図である。図４に示すように、例えば、光検出装置５０１は、画素駆動部５１１と、画素アレイ部５１２と、ＭＵＸ(マルチプレクサ)５１３と、時間計測部５１４と、入出力部５１５とを有する。以下、光検出装置５０１に含まれる各ブロックの詳細を順次説明する。
　（画素駆動部５１１）
　後述する画素アレイ部５１２には、マトリックス状に画素１０が配列しており、画素１０の行ごとに画素駆動線５２２が水平方向に沿って配線されている。そして、画素駆動部５１１は、画素駆動線５２２を介して所定の駆動信号を各画素１０に供給することにより、各画素１０を駆動する。具体的には、画素駆動部５１１は、後述する入出力部５１５を介して外部から供給される発光タイミング信号に応じたタイミングにより、マトリックス状に２次元配置された複数の画素１０の一部を有効画素とする制御を行うことができる。
　（画素アレイ部５１２）
　画素アレイ部５１２は、光を検出し、検出結果を示す検出信号ＰＦｏｕｔを画素信号として出力する画素１０が行方向及び列方向の行列状（マトリックス状）に２次元配置された構成を持つ。なお、画素アレイ部５１２の画素１０の行数、列数が、図４に示す数に限定されるものではない。そして、先に説明したように、画素アレイ部５１２の行列状の画素配列に対して、画素行ごとに画素駆動線５２２が水平方向に沿って配線されている。さらに、画素駆動線５２２は、１本の配線として示しているが、複数の配線で構成することもできる。また、画素駆動線５２２の一端は、画素駆動部５１１の各画素行に対応した出力端に接続されている。
　（ＭＵＸ５１３）
　ＭＵＸ５１３は、画素アレイ部５１２内の有効画素と非有効画素の切替えにしたがい、有効画素からの出力を選択し、選択した有効画素から入力される画素信号を、後述する時間計測部５１４へ出力することができる。
　（時間計測部５１４）
　時間計測部５１４は、ＭＵＸ５１３から供給される有効画素の画素信号と、発光源（図示省略）の発光タイミングを示す発光タイミング信号とに基づいて、発光源が光を発光してから有効画素が光を検出するまでの時間に対応するカウント値を生成する。なお、発光タイミング信号は、後述する入出力部５１５を介して外部から供給される。
　（入出力部５１５）
　入出力部５１５は、時間計測部５１４から供給される有効画素のカウント値を、画素信号として外部に出力する。また、入出力部５１５は、外部から供給される発光タイミング信号を、画素駆動部５１１及び時間計測部５１４に供給する。
　＜１．３　測距システム６１１の構成例＞
　上述した光検出装置５０１は、例えば、図５に示される測距システム６１１に適用することができる。ここで、図５を参照して、測距システム６１１の構成例について説明する。図５は、光検出装置５０１を組み込んだ測距システム６１１の構成例を示すブロック図である。測距システム６１１は、例えば、ＴｏＦ法を用いて距離画像の撮影を行うシステムである。ここで、距離画像とは、測距システム６１１から被写体までの奥行き方向の距離を画素毎に検出し、検出した距離に基づく距離画素信号からなる画像のことである。詳細には、図５に示すように、測距システム６１１は、照明装置６２１及び撮像装置６２２を有する。以下、測距システム６１１に含まれる各ブロックの詳細を順次説明する。
　（照明装置６２１）
　照明装置６２１は、図５に示すように、照明制御部６３１及び光源６３２を有する。照明制御部６３１は、撮像装置６２２の制御部６４２の制御により、光源６３２の光を照射するパターンを制御する。具体的には、照明制御部６３１は、制御部６４２から供給される照射信号に含まれる照射コードに従って、光源６３２が光を照射するパターンを制御する。例えば、照射コードは、１（Ｈｉｇｈ）と０（Ｌｏｗ）の２値からなり、照明制御部６３１は、照射コードの値が１のとき光源６３２を点灯させ、照射コードの値が０のとき光源６３２を消灯させる。
　光源６３２は、照明制御部６３１の制御により、所定の波長域の光を照射する。光源６３２は、例えば、赤外線レーザダイオードからなることができる。なお、光源６３２の種類、及び、照射光の波長域は、測距システム６１１の用途等に応じて任意に設定することができる。
　（撮像装置６２２）
　撮像装置６２２は、照明装置６２１から照射された光（照射光）が被写体６１２及び被写体６１３等により反射された反射光を受光する装置である。撮像装置６２２は、図５に示すように、撮像部６４１、制御部６４２、表示部６４３、及び、記憶部６４４を有する。
　詳細には、撮像部６４１は、図５に示すように、レンズ６５１、信号処理回路６５３、及び、光検出装置５０１を有する。レンズ６５１は、入射光を光検出装置５０１の受光面に結像させることができる。なお、レンズ６５１の構成は任意であり、例えば、複数のレンズ群によりレンズ６５１を構成することも可能である。
　光検出装置５０１は、先に説明した光検出装置５０１を適用することができる。光検出装置５０１は、制御部６４２の制御により、被写体６１２及び被写体６１３等からの反射光を受光し、その結果得られた画素信号を信号処理回路６５３に供給する。当該画素信号は、照明装置６２１が照射光を照射してから光検出装置５０１が受光するまでの時間をカウントしたデジタルのカウント値を示す。光源６３２が発光するタイミングを示す発光タイミング信号は、制御部６４２から光検出装置５０１に供給される。
　信号処理回路６５３は、制御部６４２の制御により、光検出装置５０１から供給される画素信号の処理を行う。例えば、信号処理回路６５３は、光検出装置５０１から供給される画素信号に基づいて、画素毎に被写体６１２、６１３までの距離を検出し、画素１０毎の被写体６１２、６１３までの距離を示す距離画像を生成する。具体的には、信号処理回路６５３は、光源６３２が光を発光してから光検出装置５０１の各画素１０が光を受光するまでの時間（カウント値）を画素１０毎に複数回（例えば、数千から数万回）取得する。信号処理回路６５３は、取得した時間に対応するヒストグラムを作成する。そして、信号処理回路６５３は、ヒストグラムのピークを検出することで、光源６３２から照射された光が被写体６１２または被写体６１３で反射して戻ってくるまでの時間を判定する。さらに、信号処理回路６５３は、判定した時間と光速に基づいて被写体６１２、６１３までの距離を求める演算を行う。信号処理回路６５３は、生成した距離画像を制御部６４２に供給する。
　制御部６４２は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）等の制御回路やプロセッサ等により構成される。制御部６４２は、照明制御部６３１、及び、光検出装置５０１の制御を行う。具体的には、制御部６４２は、照明制御部６３１に照射信号を供給するとともに、発光タイミング信号を光検出装置５０１に供給する。光源６３２は、照射信号に応じて照射光を発光する。発光タイミング信号は、照明制御部６３１に供給される照射信号であってもよい。また、制御部６４２は、撮像部６４１から取得した距離画像を表示部６４３に供給し、表示部６４３に表示させる。さらに、制御部６４２は、撮像部６４１から取得した距離画像を記憶部６４４に格納する。また、制御部６４２は、撮像部６４１から取得した距離画像を外部に出力する。
　表示部６４３は、例えば、液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のパネル型表示装置からなる。
　記憶部６４４は、任意の記憶装置や記憶媒体等により構成することができ、距離画像等を記憶する。
　＜１．４　比較例に係るフォトダイオード１００ａの詳細構成＞
　次に、図６を参照して、本開示の実施形態と比較される、比較例に係るフォトダイオード１００ａの詳細構成の一例を説明する。図６は、比較例に係るフォトダイオード１００ａの詳細構成の一例を表す断面模式図である。なお、図６においては、構成要素の位置関係を分かりやすくするため、模式的に表したものであり、実際の断面と異なっていてもよい。以下の説明においては、図６の上側の面（裏面）側から光が入射される、裏面照射型のフォトダイオード１００ａであるものとして説明する。しかしながら、フォトダイオード１００ａは、裏面照射型に限定されるものではなく、半導体基板の表面の設けられた配線層（図示省略）を介して光が入射する表面照射型のフォトダイオード１００ａであってもよい。また、ここで、比較例とは、本発明者が、本開示の実施形態をなす前に、検討を重ねていたフォトダイオードのことを意味するものとする。
　詳細には、図６に示されるフォトダイオード１００ａの断面図においては、主に半導体基板２００に関する構造が示され、図６の上側が半導体基板２００の裏面側となり、裏面上にはオンチップレンズ１０２、平坦化膜１０４及び保護膜１０６等が形成される。さらに、当該裏面は、被写体から反射されてきた反射光が入射される受光面となる。一方、図６の下側が半導体基板２００の表面側であり、フォトダイオード１００ａを駆動する回路(図示省略)や配線２３４を含む絶縁膜２３０が形成される。
　図６に示されるように、フォトダイオード１００ａは、シリコン基板からなる半導体基板２００内に設けられた、ウェル領域２０２と、ｎ型半導体領域２１０と、高濃度ｎ型半導体領域２２０と、ｐ型半導体領域２１２と、電荷蓄積膜２０４と、電荷固定膜２０６と、高濃度ｐ型半導体領域２２２とを有する。以下に、当該フォトダイオード１００ａの要素について順次説明する。
　ウェル領域２０２は、ｎ型の導電型又はｐ型の導電型を有する半導体基板２００内の不純物濃度が薄い領域であり、光電変換により発生する電子を後述するアバランシェ増倍領域へ転送する電界を生成する。
　そして、ウェル領域２０２上に、ｐ型半導体領域２１２とｎ型半導体領域２１０とが、ｐｎ接合を形成するように構成される。当該ｐ型半導体領域２１２とｎ型半導体領域２１０とが接合する領域に生成される空乏層によって、上述のアバランシェ増倍領域が形成される。なお、例えば、ウェル領域２０２の不純物濃度は、１Ｅ＋１４／ｃｍ３以下の低濃度とされることが好ましい。また、例えば、アバランシェ増倍領域を形成するｎ型半導体領域２１０とｐ型半導体領域２１１のそれぞれの不純物濃度は、１Ｅ＋１６／ｃｍ３以上の高濃度とすることが好ましい。このようにすることで、ＰＤＥ（Ｐｈｏｔｏｎ　Ｄｅｔｅｃｔｉｏｎ　Ｅｆｆｉｃｉｅｎｃｙ）と呼ばれる光検出効率を向上させることができる。
　ｎ型半導体領域２１０は、その中央上部に、半導体基板２００の表面側から所定の深さまでの間に形成された高濃度のｎ型の半導体領域である高濃度ｎ型半導体領域２２０を有する。高濃度ｎ型半導体領域２２０は、アバランシェ増倍領域を形成するための正電圧を供給するためのカソードとして機能する。従って、高濃度ｎ型半導体領域２２０には、配線２３４を介して電源電圧ＶＥが印加される。高濃度ｎ型半導体領域２２０は、ｎ型半導体領域２１０に比べて、不純物濃度が高く、例えば、１Ｅ＋２０／ｃｍ３程度まで高濃度とすることが好ましい。
　また、電荷蓄積膜２０４は、ウェル領域２０２の側面を覆うように形成されるｐ型の半導体領域であり、光電変換により発生した正電荷（ホール）を蓄積することができる。詳細には、この蓄積されたホールにより、素子分離部１０８及び半導体基板２００の間の界面準位に起因する電子が、蓄積されたホールと再結合を生じて消滅することから、当該電子が上記ｐｎ接合への拡散することを防止することができる。その結果、当該電荷蓄積膜２０４により、上記界面準位に起因する暗電流の影響を軽減することができる。
　さらに、電荷蓄積膜２０４の、半導体基板２００の表面の近傍領域には、ｐ型の不純物の濃度が高い、高濃度ｐ型半導体領域２２２が設けられている。高濃度ｐ型半導体領域２２２は、アノードとして機能する。従って、高濃度ｐ型半導体領域２２２には、配線２３４を介して電源電圧ＶＳＰＡＤが印加される。
　また、電荷固定膜２０６は、ウェル領域２０２の側面及び半導体基板２００の裏面を覆うように形成された、負極性の固定電荷を有する誘電体膜である。詳細には、負極性の固定電荷により、半導体基板２００の界面との間に電界を生じ、界面に正電荷（ホール）が蓄積され、半導体基板２００の界面準位がピニングされる。そして、界面準位がピニングされることにより、界面準位への電荷の捕獲を防ぐことができ、暗電流を低減することができる。
　さらに、図６に示すように、フォトダイオード１００ａは、フォトダイオード１００ａを取り囲み、隣接する他のフォトダイオード１００ａと分離する素子分離部１０８と、隣接する他のフォトダイオード１００からの光を遮蔽する遮光膜１１０とを有する。
　素子分離部１０８は、例えば、シリコン酸化膜（ＳｉＯ２）などの絶縁層のみで構成されてもよいし、タングステン（Ｗ）などの金属層の外側を、シリコン酸化膜等の絶縁層で覆う２重構造であってもよい。素子分離部１０８を設けることにより、隣接するフォトダイオード１００ａ間における、電気的、及び、光学的なクロストークを低減することができる。また、遮光膜１１０は、隣接するフォトダイオード１００ａからの光を遮光する膜である。
　なお、上述したフォトダイオード１００ａは、信号電荷（電荷）として電子を読み出す構造であるものとして説明したが、これに限定されるものではなく、ホールを読み出す構造であってもよい。この場合、フォトダイオード１００ａの各半導体領域は、上述した導電型が反転した導電型を持つこととなる。
　＜１．５　背景＞
　次に、上述した比較例に係るフォトダイオード１００ａの構成を踏まえ、本発明者が本開示の実施形態を創作するに至った背景の詳細を説明する。
　比較例に係るフォトダイオード１００ａにおいては、高濃度ｎ型半導体領域２２０は、イオン注入によりｎ型の不純物が導入されることにより形成される。従って、高濃度ｎ型半導体領域２２０内においては、高濃度にｎ型の不純物がイオン注入されることにより多くの結晶欠陥が発生することとなるが、不純物の注入後にアニール等を行っても、このような結晶欠陥を全て修復することは難しい。そのため、高濃度ｎ型半導体領域２２０内には、多くの結晶欠陥が存在する。
　さらに、図６からわかるように、高濃度ｎ型半導体領域２２０は、ｐ型半導体領域２１２とｎ型半導体領域２１０とによるｐｎ接合であるアバランシェ増倍領域の近傍に設けられている。そのため、フォトダイオード１００ａに光が入射していない状況であっても、高濃度ｎ型半導体領域２２０内の結晶欠陥にトラップされていた電子がアバランジェ増倍領域に到達し、増倍されて、暗電流とし意図せず検出されてしまうという問題が生じやすい。そこで、比較例に係るフォトダイオード１００ａにおいては、このような暗電流の発生を抑制するために、高濃度ｎ型半導体領域２２０を、上記アバランシェ増倍領域から所定の距離以上離して設けることが求められている。
　しかしながら、高濃度ｎ型半導体領域２２０をアバランシェ増倍領域から所定の距離以上離して設けるという設計ルールだけでは、高濃度ｎ型半導体領域２２０内に多くの結晶欠陥が存在することから、暗電流の発生を抑制する効果には限界があった。
　さらに、光電変換により電子を発生するウェル領域２０２の体積を大きくすることができれば、フォトダイオード１００においてより多くの光を検出することが可能となり、フォトダイオード１００ａの光検出効率（ＰＤＥ）を向上させることができる。従って、なるべく半導体基板２００の表面から浅い位置にｐｎ接合が設けられることが好ましく、このような構成においては、高濃度ｎ型半導体領域２２０とアバランシェ増倍領域とが近い位置に設けられることとなる。しかしながら、暗電流により、高濃度ｎ型半導体領域２２０をアバランシェ増倍領域から所定の距離以上離して設けなくてはならないことから、比較例に係るフォトダイオード１００ａにおいては、ＰＤＥの向上にも限界があった。
　そこで、本発明者は、上述した状況を鑑み、暗電流の発生を抑えつつ、光検出効率（ＰＤＥ）を向上させることができるフォトダイオードの構造について鋭意検討を重ね、以下に説明する本開示の実施形態を創作するに至った。詳細には、本発明者は、ＳＰＡＤ構造を持つフォトダイオード（受光素子）１００において、イオン注入を用いて形成する代わりに、エピタキシャル成長又は選択エピタキシャル成長を用いて高濃度ｎ型半導体領域２２０を形成することを、独自に着想した。エピタキシャル成長とは、下地の基板上に、当該下地の基板と同じ又は近い格子定数を持つ結晶を成長させる方法を言い、下地の基板と成長させる結晶が同じ場合を特にホモエピタキシャル成長と呼ぶ。エピタキシャル成長においては、成長する結晶は下地の基板の影響を受けて成長するため、下地の基板の結晶性が良好であれば、当該基板の上でも結晶欠陥の少ない良質な結晶を得ることができる。さらに、イオン注入の代わりにエピタキシャル成長を用いて高濃度ｎ型半導体領域２２０を形成することから、不純物をイオン注入することで発生する結晶欠陥を考慮する必要がないため、イオン注入の場合に比べて、高濃度ｎ型半導体領域２２０に、高濃度の不純物を含ませることが可能となる。
　以上により、本発明者が創作した本開示の実施形態においては、エピタキシャル成長を用いて高濃度ｎ型半導体領域２２０を形成することにより、結晶欠陥が少なく、且つ、高濃度の不純物を含む（例えば、１Ｅ＋２０／ｃｍ３程度まで）高濃度ｎ型半導体領域２２０を得ることができる。
　従って、本開示の実施形態によれば、結晶欠陥の少ない高濃度ｎ型半導体領域２２０を得ることができることから、暗電流の発生を抑えつつ、光検出効率を向上させることができる。さらに、本実施形態によれば、結晶欠陥の少ない、カソードとして機能する高濃度ｎ型半導体領域２２０を得ることができることから、カソードに高い電圧が印加されても、フォトダイオードは破壊し難く、劣化し難くなる。すなわち、本開示の実施形態によれば、フォトダイオードの信頼性を向上させることができ、加えて、信頼性を維持しつつ、フォトダイオードをより小さくすることも可能となる。
　また、本開示の実施形態によれば、エピタキシャル成長を用いることで、高濃度ｎ型半導体領域２２０が高濃度の不純物を含むことができることから、高濃度ｎ型半導体領域２２０とｎ型半導体領域２１０との間の電気的に接合をより良好なものとすることができる。さらに、本開示の実施形態によれば、エピタキシャル成長を用いることで、不純物濃度を精度良く調整することができることから、高濃度ｎ型半導体領域２２０の不純物濃度を精度よく調整し、フォトダイオードの光検出効率をより向上させることができる。以下、このような本開示の各実施形態の詳細を順次説明する。
　＜＜２．　第１の実施形態＞＞
　＜２．１　詳細構成＞
　まずは、図７を参照して、本発明者が創作した本開示の第１の実施形態に係るフォトダイオード１００の詳細構成を説明する。図７は、本実施形態に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。なお、以下の説明においては、図７の上側の面（裏面）側から光が入射される、裏面照射型のフォトダイオード１００であるものとして説明する。しかしながら、フォトダイオード１００は、裏面照射型に限定されるものではなく、半導体基板２００の表面の設けられた絶縁膜２３０を介して光が入射する表面照射型のフォトダイオード１００であってもよい。詳細には、図７に示されるフォトダイオード１００の断面図においては、主に半導体基板２００に関する構造が示され、図７の上側が半導体基板２００の裏面側となり、裏面上にはオンチップレンズ１０２、平坦化膜１０４及び保護膜１０６等が形成される。さらに、当該裏面は、被写体から反射されてきた反射光が入射される受光面となる。一方、図７の下側が半導体基板２００の表面側であり、フォトダイオード１００を駆動する回路(図示省略)等を含む絶縁膜２３０、上側基板２３２及び下側基板２４０が形成される。なお、図７においては、構成要素の位置関係を分かりやすくするため、模式的に表したものであり、実際の断面と異なっていてもよい。以下、本実施形態に係るフォトダイオード１００の各要素について説明する。
　図７に示されるように、フォトダイオード１００は、比較例に係るフォトダイオード１００ａと同様に、シリコン基板からなる半導体基板２００内に設けられた、ウェル領域（光電変換部）２０２と、ｎ型半導体領域（第２の半導体層）２１０と、高濃度ｎ型半導体領域（第１のコンタクト部）２２０と、ｐ型半導体領域（第１の半導体層）２１２と、電荷蓄積膜２０４と、電荷固定膜２０６と、高濃度ｐ型半導体領域（第２のコンタクト部）２２２とを有する。
　ウェル領域２０２は、比較例に係るフォトダイオード１００ａと同様に、ｎ型の導電型（第２の導電型）又はｐ型の導電型（第１の導電型）を有する半導体基板２００内の不純物濃度が薄い領域である。ウェル領域２０２は、受光面から入射した光の光電変換により発生する電子を後述するアバランシェ増倍領域へ転送する。
　そして、本実施形態に係るフォトダイオード１００は、比較例に係るフォトダイオード１００ａと同様に、ウェル領域２０２上に設けられたｐ型の不純物を含むｐ型半導体領域２１２と、ｐ型半導体領域２１２上に積層されたｎ型の不純物を含むｎ型半導体領域２１０とを有する。言い換えると、本実施形態においては、ｐ型半導体領域２１２とｎ型半導体領域２１０とは、ｐｎ接合を形成するように設けられる。そして、当該ｐｎ接合領域に生成される空乏層によって、上述のアバランシェ増倍領域（増倍領域）が形成される。より具体的には、光電変換部からの電荷を増幅するアバランシェ増倍領域は、ウェル領域２０２に対して、受光面とは反対側に設けられている。なお、例えば、ウェル領域２０２の不純物濃度は、１Ｅ＋１４／ｃｍ３以下の低濃度とされることが好ましい。また、例えば、アバランシェ増倍領域を形成するｎ型半導体領域２１０とｐ型半導体領域２１２のそれぞれの不純物濃度は、１Ｅ＋１６／ｃｍ３以上の高濃度とすることが好ましい。このようにすることで、ＰＤＥと呼ばれる光検出効率を向上させることができる。
　また、本実施形態においては、比較例に係るフォトダイオード１００ａと異なり、カソードとして機能する高濃度ｎ型半導体領域２２０は、ｎ型半導体領域２１０の、受光面とは反対側の面の中央上に形成される。従って、本実施形態においては、アバランシェ増倍領域の、受光面とは反対側の面は、半導体基板２００の、受光面とは反対側の面と面一に設けられることとなる。そして、当該高濃度ｎ型半導体領域２２０には、高い電圧が印加されることとなる。従って、高濃度ｎ型半導体領域２２０は、高濃度ｎ型半導体領域２２０を介してｎ型半導体領域２１０に均一に電界が印加されて均一にアバランシェ増倍領域が形成されるように、ｎ型半導体領域２１０の中央上に設けられることが好ましい。
　さらに、本実施形態においても、比較例に係るフォトダイオード１００ａと同様に、高濃度ｎ型半導体領域２２０は、ｎ型半導体領域２１０に比べて、ｎ型の不純物濃度が高くすることが好ましく、例えば、１Ｅ＋２０／ｃｍ３程度まで高濃度とすることが好ましい。
　加えて、本実施形態においては、高濃度ｎ型半導体領域２２０は、エピタキシャル成長によるシリコン層（第１のシリコン層）から形成される。詳細には、高濃度ｎ型半導体領域２２０は、例えば、シリコン基板からなる半導体基板２００の表面と同じ結晶方位(例えば、（１００）、（１１１）、（１１０）)及び格子定数を持つ結晶シリコンからなる。本実施形態においては、例えば、高濃度ｎ型半導体領域２２０は、酸化シリコン（ＳｉＯ２）等からなるハードマスクの開口から露出した半導体基板２００の表面上に選択エピタキシャル成長した結晶シリコンやポリシリコン（ｐｏｌｙ－Ｓｉ）であってもよい。もしくは、本実施形態においては、高濃度ｎ型半導体領域２２０は、例えば、半導体基板２００の表面上にエピタキシャル成長した結晶シリコンやポリシリコンであってもよい。このように、本実施形態においては、エピタキシャル成長を用いて高濃度ｎ型半導体領域２２０を形成することにより、高濃度ｎ型半導体領域２２０を結晶欠陥が少なく、且つ、高濃度の不純物を含む（例えば、１Ｅ＋２０／ｃｍ３程度まで）ようにすることができる。
　また、本実施形態においても、比較例に係るフォトダイオード１００ａと同様に、電荷蓄積膜（ホール蓄積領域）２０４は、ウェル領域２０２の外側面を覆い、後述する素子分離部１０８の内側面を覆うように形成されるｐ型の半導体領域である。電荷蓄積膜２０４は、光電変換により発生した正電荷（ホール）を蓄積することができる。詳細には、電荷蓄積膜２０４に蓄積されたホールにより、素子分離部１０８及び半導体基板２００の間の界面準位に起因する電子が、蓄積されたホールと再結合を生じて消滅することから、当該電子が上記ｐｎ接合への拡散することを防止することができる。その結果、当該電荷蓄積膜２０４により、上記界面準位に起因する暗電流の影響を軽減することができる。
　さらに、電荷蓄積膜２０４の、半導体基板２００の、受光面とは反対側の面である表面の近傍領域には、ｐ型の不純物を高濃度で含む高濃度ｐ型半導体領域（第２のコンタクト部）２２２が設けられている。詳細には、本実施形態においては、図７に示すように、高濃度ｐ型半導体領域２２２は、半導体基板２００に埋め込まれるように設けられている。そして、高濃度ｐ型半導体領域２２２は、アノードとして機能する。従って、高濃度ｐ型半導体領域２２２には、配線２３４を介して電源電圧ＶＳＰＡＤが印加される。
　また、電荷固定膜２０６は、ウェル領域２０２の側面及び半導体基板２００の裏面を覆うように形成された、負極性の固定電荷を有する誘電体膜である。詳細には、負極性の固定電荷により、半導体基板２００の界面との間に電界を生じ、界面に正電荷（ホール）が蓄積され、半導体基板２００の界面準位がピニングされる。そして、界面準位がピニングされることにより、界面準位への電荷の捕獲を防ぐことができ、暗電流を低減することができる。電荷固定膜２０６は、例えば、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｇｒ）、チタン（Ｔｉ）、マグネシウム（Ｍｇ）、イットリウム（Ｙ）等の酸化物により構成することができる。
　さらに、本実施形態においては、比較例に係るフォトダイオード１００ａと同様に、図７に示すように、フォトダイオード１００は、フォトダイオード１００を取り囲み、隣接する他のフォトダイオード１００と分離する素子分離部１０８を有する。加えて、本実施形態によれば、フォトダイオード１００は、隣接する他のフォトダイオード１００からの光を遮蔽する遮光膜１１０を有する。
　素子分離部１０８は、例えば、シリコン酸化膜（ＳｉＯ２）などの絶縁層のみで構成されてもよいし、タングステン（Ｗ）などの金属層の外側を、シリコン酸化膜等の絶縁層で覆う２重構造であってもよい。具体的には、素子分離部１０８は、例えば、半導体基板２００の表面近傍に設けられた溝に埋め込まれた酸化膜（例えば、シリコン酸化膜）を有するＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）構造を持つように構成されてもよい。本実施形態においては、素子分離部１０８を設けることにより、隣接するフォトダイオード１００間における、電気的、及び、光学的なクロストークを低減することができる。
　遮光膜１１０は、隣接するフォトダイオード１００からの光を遮光する膜である。当該遮光膜１１０は、例えば、タングステン（Ｗ）等の金属により構成することができる。また、遮光膜１１０と素子分離部１０８との間には、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の複合膜をバリア層として設けてもよい。
　また、本実施形態においては、比較例に係るフォトダイオード１００ａと同様に、半導体基板２００の裏面上には、オンチップレンズ１０２、平坦化膜１０４及び保護膜１０６が設けられている。受光面上方からの光は、オンチップレンズ１０２により集光され、半導体基板２００に入射する。オンチップレンズ１０２は、例えば、シリコン窒化膜（ＳｉＮ）、又は、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂、もしくは、シロキサン系樹脂等の樹脂系材料によって形成することができる。また、平坦化膜１０４及び保護膜１０６は、酸化シリコン（ＳｉＯ２）等の絶縁膜により形成することができる。
　また、本実施形態においては、比較例に係るフォトダイオード１００ａと同様に、半導体基板２００の表面上には、酸化シリコン（ＳｉＯ２）等により形成される絶縁膜２３０が形成される。
　さらに、図７に示すように、半導体基板２００の表面側の絶縁膜２３０の下方には、フォトダイオード１００を駆動する回路(図示省略)等に接続された配線を含む上側基板２３２及び下側基板２４０が形成される。詳細には、上側基板２３２は、基板内に形成された配線２３４、２３６を有し、下側基板２４０は、基板内に形成された配線２４４を有する。配線２３４、２３６、２４４は、例えば、タングステン（Ｗ）等の金属膜により形成される。また、上側基板２３２の配線２３６は、配線２３４を介して高濃度ｎ型半導体領域２２０と電気的に接続されてもよい。さらに、上側基板２３２と下側基板２４０とは、積層され、互いに向かい合う面に設けられた、例えば銅（Ｃｕ）からなる接続部２３８、２４２によって接合される。加えて、当該接続部２３８、２４２は、上側基板２３２と下側基板２４０とを接合するだけでなく、電気的に接続する機能を果たしてもよく、例えば、上側基板２３２に設けられた配線２３６と下側基板２４０に設けられた配線２４４とは、接続部２３８、２４２を介して電気的に接続されてもよい。
　なお、上述したフォトダイオード１００は、信号電荷（電荷）として電子を読み出す構造であるものとして説明したが、本実施形態においてはこれに限定されるものではなく、ホールを読み出す構造であってもよい。この場合、フォトダイオード１００の各半導体領域は、上述した導電型が反転した導電型を持つこととなる。
　以上のように、本実施形態においては、エピタキシャル成長を用いて高濃度ｎ型半導体領域２２０を形成することにより、高濃度ｎ型半導体領域２２０を結晶欠陥が少なく、且つ、高濃度の不純物を含むようにすることができる。従って、本実施形態によれば、結晶欠陥の少ない高濃度ｎ型半導体領域２２０を得ることができることから、高濃度ｎ型半導体領域２２０の結晶欠陥にトラップされた電子に起因する暗電流の発生を抑えることはできる。
　さらに、本実施形態においては、暗電流の発生を抑えることができることから、高濃度ｎ型半導体領域２２０を、上記アバランシェ増倍領域から所定の距離以上離して設けるという制限を緩和することができることから、ｎ型半導体領域２１０の膜厚を厚くする必要がない。加えて、本実施形態においては、高濃度ｎ型半導体領域２２０は、ｎ型半導体領域２１０の内部に埋め込まれるように形成される代わりにｎ型半導体領域２１０の、受光面とは反対側の面上に形成されている。従って、高濃度ｎ型半導体領域２２０を内包するために、ｎ型半導体領域２１０の膜厚を厚くする必要がない。そこで、本実施形態においては、例えば、ｎ型半導体領域２１０の膜厚ｔ（図７　参照）を１００ｎｍ程度にすることができる。その結果、ｎ型半導体領域２１０の膜厚を薄くすることができることから、高濃度ｎ型半導体領域２２０を介してｎ型半導体領域２１０に均一に電界が印加されやすくなり、半導体基板２００の浅い位置にアバランシェ増倍領域が均一に形成されるようにすることができる。加えて、本実施形態によれば、ｎ型半導体領域２１０の膜厚を薄くすることができることから、光を吸収するウェル領域２０２の体積を大きくすることができることから、フォトダイオード１００の光検出効率（ＰＤＥ）を向上させることができる。
　さらに、本実施形態によれば、結晶欠陥の少ない、カソードとして機能する高濃度ｎ型半導体領域２２０を得ることができることから、カソードに高い電圧（例えば、電界として５０Ｖ／μｍ程度となるように電圧が印加）が印加されても、フォトダイオード１００は破壊し難く、劣化し難くなる。すなわち、本実施形態によれば、フォトダイオード１００の信頼性を向上させることができ、加えて、フォトダイオード１００をより小さくすることも可能となる。
　また、本実施形態においては、エピタキシャル成長を用いることで、不純物をイオン注入することに起因した結晶欠陥を考慮する必要がないため、イオン注入の場合に比べて、高濃度ｎ型半導体領域２２０に、高濃度の不純物を含ませることが可能となる。従って、本実施形態によれば、高濃度ｎ型半導体領域２２０が高濃度の不純物を含むことができることから、高濃度ｎ型半導体領域２２０とｎ型半導体領域２１０との間のオーミックをより良好なものとすることができる。さらに、本実施形態によれば、エピタキシャル成長を用いることで、不純物濃度を精度良く調整することができることから、高濃度ｎ型半導体領域２２０の不純物濃度を精度よく調整し、よりフォトダイオード１００の光検出効率を向上させることができる。
　＜２．２　製造方法＞
　次に、図８を参照して、本実施形態に係るフォトダイオード１００の製造方法を説明する。図８は、本実施形態に係るフォトダイオード１００の製造方法を説明するための模式図であり、詳細には、各図面は、製造工程における各段階における、図７のフォトダイオード１００の断面構成の模式図に対応する断面図である。ただし、図８においては、図７と異なり、図８の上側が半導体基板２００の表面側となる。
　まずは、例えば、図８の一番上に示すように、ｎ型の不純物をイオン注入することによりｎ型半導体領域２１０が設けられた、シリコン基板からなる半導体基板２００の表面上に、酸化シリコン（ＳｉＯ２）等からなる絶縁膜２３０（又は、ハードマスク）を形成する。
　次に、例えば、図８の上から２段目に示すように、半導体基板２００にｐ型の不純物をイオン注入することによりｐ型半導体領域２１２を形成する。
　そして、例えば、図８の上から３段目に示すように、フォトダイオード１００を取り囲むようにして、ｐ型の不純物をイオン注入することにより、電荷蓄積膜２０４を形成する。
　次に、例えば、図８の上から４段目に示すように、絶縁膜２３０（又はハードマスク）に開口部を形成し、半導体基板２００の表面を露出させる。そして、開口部から露出した半導体基板２００の表面上に、ｎ型の不純物を含むシリコンを選択エピタキシャル成長させることにより、高濃度ｎ型半導体領域２２０を形成する。
　そして、例えば、図８の上から５段目に示すように、電荷蓄積膜２０４の半導体基板２００の表面近傍に、ｐ型の不純物をイオン注入することにより、高濃度ｐ型半導体領域２２２を形成する。
　さらに、例えば、図８の上から６段目に示すように、絶縁膜２３０の上に、配線層２３４等が形成された上側基板２３２を接合することにより、本実施形態に係るフォトダイオード１００を得ることができる。なお、高濃度ｎ型半導体領域２２０の形成方法の詳細は、後述する。
　＜２．３　変形例＞
　（変形例１）
　本実施形態に係るフォトダイオード１００は、以下に説明するように変形することもできる。次に、図９Ａ及び図９Ｂを参照して、本実施形態の変形例１に係るフォトダイオード１００の詳細構成を説明する。図９Ａは、本実施形態の変形例１に係るフォトダイオード１００の詳細構成の一例を表す断面模式図であって、詳細には、フォトダイオード１００を半導体基板２００の膜厚方向に沿って切断した際の断面図である。図９Ｂは、本実施形態の変形例１に係るフォトダイオード１００の詳細構成の一例を表す断面模式図であって、詳細には、図９Ａに示すＡ－Ａ´線に沿ってフォトダイオード１００を切断した際の断面図である。なお、図９Ａ及び図９Ｂにおいては、構成要素の位置関係を分かりやすくするため、模式的に表したものであり、実際の断面と異なっていてもよい。
　図９Ａに示すように、本変形例に係るフォトダイオード１００は、図７を用いて説明した本実施形態に係るフォトダイオード１００と共通する構成を有する。しかしながら、図９Ａに示されるように、本変形例に係る高濃度ｎ型半導体領域２２０は、第１の実施形態に比べて図中横方向に長くないように設けられている。さらに、本変形例においては、高濃度ｎ型半導体領域２２０は、２つの配線２３４に電気的に接続されている。
　そして、図９Ｂに示すように、本変形例に係るフォトダイオード１００の高濃度ｎ型半導体領域（第１のコンタクト部）２２０は、略長方形の形状を有する。詳細には、当該長方形の長手方向の長さは、ｎ型半導体領域２１０及びｐ型半導体領域２１２の同一方向に沿った長さよりも短く、当該長方形の短手方向の長さは、ｎ型半導体領域２１０及びｐ型半導体領域２１２の同一方向に沿った長さよりも短い。
　（変形例２～８）
　さらに、本実施形態に係るフォトダイオード１００は、以下に説明するように様々に変形することもできる。次に、図１０Ａから図１０Ｈを参照して、本実施形態の変形例２から変形例９に係るフォトダイオード１００の詳細構成を説明する。図１０Ａから図１０Ｈは、本実施形態の変形例２から変形例９に係るフォトダイオード１００の詳細構成の一例を表す断面模式図であって、詳細には、図９Ｂの断面図に対応する。なお、図１０Ａから図１０Ｈにおいては、構成要素の位置関係を分かりやすくするため、模式的に表したものであり、実際の断面と異なっていてもよい。
　例えば、変形例２では、図１０Ａに示すように、フォトダイオード１００の高濃度ｎ型半導体領域２２０は、３つの小さな略正方形から構成されてもよい。本変形例においては、各正方形は、矩形状のｎ型半導体領域２１０及びｐ型半導体領域２１２の対角線上に一列に配置されている。
　また、例えば、変形例３では、図１０Ｂに示すように、フォトダイオード１００の高濃度ｎ型半導体領域２２０は、４つの小さな略正方形から構成されてもよい。本変形例においては、各正方形は、矩形状のｎ型半導体領域２１０及びｐ型半導体領域２１２の各頂点の近傍に配置されている。
　また、例えば、変形例４では、図１０Ｃに示すように、フォトダイオード１００の高濃度ｎ型半導体領域２２０は、２つの小さな略正方形から構成されてもよい。本変形例においては、各正方形は、矩形状のｎ型半導体領域２１０及びｐ型半導体領域２１２の対角線上に一列に配置されている。
　また、例えば、変形例５では、図１０Ｄに示すように、フォトダイオード１００の高濃度ｎ型半導体領域２２０は、１つの小さな略正方形から構成されてもよい。本変形例においては、当該正方形は、矩形状のｎ型半導体領域２１０及びｐ型半導体領域２１２の中心に配置されている。
　また、例えば、変形例６では、図１０Ｅに示すように、フォトダイオード１００の高濃度ｎ型半導体領域２２０は、１つの略長方形から構成されてもよい。本変形例においては、当該長方形の長手方向の中心軸が、矩形状のｎ型半導体領域２１０及びｐ型半導体領域２１２の対角線と重なるように、高濃度ｎ型半導体領域２２０は配置される。
　また、例えば、変形例７では、図１０Ｆに示すように、フォトダイオード１００の高濃度ｎ型半導体領域２２０は、十字形状を有していてもよい。本変形例においては、高濃度ｎ型半導体領域２２０は、十字形状が、矩形状のｎ型半導体領域２１０及びｐ型半導体領域２１２の対角線と重なるように配置される。
　また、例えば、変形例８では、図１０Ｇに示すように、フォトダイオード１００の高濃度ｎ型半導体領域（第１のコンタクト部）２２０は、１つの大きな略正方形から構成されてもよい。本変形例においては、当該正方形は、矩形状のｎ型半導体領域２１０及びｐ型半導体領域２１２の内側に配置することができるような、矩形状のｎ型半導体領域２１０及びｐ型半導体領域２１２に比べて少し狭いサイズを有する。
　また、例えば、変形例９では、図１０Ｈに示すように、フォトダイオード１００の高濃度ｎ型半導体領域（第１のコンタクト部）２２０は、十字形状を有してもよい。本変形例においては、高濃度ｎ型半導体領域２２０は、十字形状を構成する各長方形が、矩形状のｎ型半導体領域２１０及びｐ型半導体領域２１２の各辺と平行に延伸するように配置される。
　以上のように、本実施形態の変形例においては、フォトダイオード１００に求められる特性に応じて高濃度ｎ型半導体領域２２０を介してｎ型半導体領域２１０に電圧が印加されるよう、高濃度ｎ型半導体領域２２０を様々に変形することができる。例えば、これら変形においては、高濃度ｎ型半導体領域２２０を１つ又は複数個形成してもよく、その形状も限定されるものではない。例えば、フォトダイオード１００のサイズが大きい場合には、均一に電圧が印加されるよう、高濃度ｎ型半導体領域２２０のサイズを大きくしたり、複数の高濃度ｎ型半導体領域２２０を形成したりしてもよい。また、例えば、フォトダイオード１００のサイズが小さい場合には、フォトダイオード１００の電圧による破壊を避けるため、カソードである高濃度ｎ型半導体領域２２０とアノードである高濃度ｐ型半導体領域２２２とのなるべく離し設けることが好ましい。その場合、本変形例においては、高濃度ｎ型半導体領域２２０のサイズを小さくして、高濃度ｐ型半導体領域２２２との間の距離を長くするようにしてもよい。
　＜＜３．　第２の実施形態＞＞
　＜３．１　詳細構成＞
　また、本開示の実施形態においては、第１の実施形態と異なり、高濃度ｎ型半導体領域２２０の全体又は一部が、ｎ型半導体領域２１０に埋め込まれるように形成されてもよい。このように、高濃度ｎ型半導体領域２２０を、半導体基板２００の表面から深くに形成することにより、ｎ型半導体領域２１０に電圧が均一に印加されやすくすることができる。以下、図１１を参照して、本開示の第２の実施形態に係るフォトダイオード１００の詳細構成を説明する。図１１は、本実施形態に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。なお、図１１においては、構成要素の位置関係を分かりやすくするため、模式的に表したものであり、実際の断面と異なっていてもよい。
　図１１に示すように、本実施形態に係るフォトダイオード１００は、図７を用いて説明した第１の実施形態に係るフォトダイオード１００と共通する詳細構成を有する。しかしながら、本実施形態においては、先に説明したように、高濃度ｎ型半導体領域２２０の全体又は一部が、ｎ型半導体領域２１０に埋め込まれるように形成されている点が、第１の実施形態と異なる。このように、本実施形態においては、高濃度ｎ型半導体領域２２０を、半導体基板２００の表面から深くに形成することにより、ｎ型半導体領域２１０に電圧が均一に印加されやすくすることができる。
　さらに、本実施形態においても、高濃度ｎ型半導体領域２２０は、エピタキシャル成長によるシリコン層から形成される。詳細には、高濃度ｎ型半導体領域２２０は、例えば、シリコン基板からなる半導体基板２００の表面と同じ結晶方位及び格子定数を持つ結晶シリコンからなる。本実施形態においては、例えば、高濃度ｎ型半導体領域２２０は、酸化シリコン（ＳｉＯ２）等からなるハードマスクの開口から露出した半導体基板２００の表面上に選択エピタキシャル成長した結晶シリコンやポリシリコン（ｐｏｌｙ－Ｓｉ）であってもよい。もしくは、本実施形態においては、高濃度ｎ型半導体領域２２０は、例えば、半導体基板２００の表面上にエピタキシャル成長した結晶シリコンやポリシリコンであってもよい。このように、本実施形態においては、エピタキシャル成長を用いて高濃度ｎ型半導体領域２２０を形成することにより、高濃度ｎ型半導体領域２２０を結晶欠陥が少なく、且つ、高濃度の不純物を含むようにすることができる。
　以上のように、本実施形態においては、エピタキシャル成長を用いて高濃度ｎ型半導体領域２２０を形成することにより、高濃度ｎ型半導体領域２２０を結晶欠陥が少なく、且つ、高濃度の不純物を含むようにすることができる。従って、本実施形態によれば、結晶欠陥の少ない高濃度ｎ型半導体領域２２０を得ることができることから、高濃度ｎ型半導体領域２２０の結晶欠陥にトラップされた電子に起因する暗電流の発生を抑えることはできる。
　さらに、本実施形態においては、暗電流の発生を抑えることができることから、高濃度ｎ型半導体領域２２０を、上記アバランシェ増倍領域から所定の距離以上離して設けるという制限を緩和することができることから、ｎ型半導体領域２１０の膜厚を厚くする必要がない。その結果、ｎ型半導体領域２１０の膜厚を薄くすることができることから、高濃度ｎ型半導体領域２２０を介してｎ型半導体領域２１０に均一に電界が印加されやすくなり、半導体基板２００の浅い位置にアバランシェ増倍領域が均一に形成されるようにすることができる。加えて、本実施形態によれば、ｎ型半導体領域２１０の膜厚を薄くすることができることから、光を吸収するウェル領域２０２の体積を大きくすることができることから、フォトダイオード１００の光検出効率（ＰＤＥ）を向上させることができる。
　さらに、本実施形態によれば、結晶欠陥の少ない、カソードとして機能する高濃度ｎ型半導体領域２２０を得ることができることから、カソードに高い電圧が印加されても、フォトダイオード１００は破壊し難く、劣化し難くなる。すなわち、本実施形態によれば、フォトダイオード１００の信頼性を向上させることができ、加えて、本実施形態に信頼性を維持しつつ、フォトダイオード１００をより小さくすることも可能となる。
　また、本実施形態においては、エピタキシャル成長を用いることで、不純物をイオン注入することに起因した結晶欠陥を考慮する必要がないため、イオン注入の場合に比べて、高濃度ｎ型半導体領域２２０に、高濃度の不純物を含ませることが可能となる。従って、本実施形態によれば、高濃度ｎ型半導体領域２２０が高濃度の不純物を含むことができることから、高濃度ｎ型半導体領域２２０とｎ型半導体領域２１０との間のオーミックをより良好なものとすることができる。さらに、本実施形態によれば、エピタキシャル成長を用いることで、不純物濃度を精度良く調整することができることから、高濃度ｎ型半導体領域２２０の不純物濃度を精度よく調整し、よりフォトダイオード１００の光検出効率を向上させることができる。
　＜３．２　製造方法＞
　次に、図１２を参照して、本実施形態に係るフォトダイオード１００の製造方法を説明する。図１２は、本実施形態に係るフォトダイオード１００の製造方法を説明するための模式図であり、詳細には、各図面は、製造工程における各段階における、図１１のフォトダイオード１００の断面構成の模式図に対応する断面図である。ただし、図１２においては、図１１と異なり、図１２の上側が半導体基板２００の表面側となる。
　なお、図１２の一番上から、上から３段目までの図に関する説明は、図８の一番上から、上から３段目までの図を参照して説明した第１の実施形態の説明と同様であるため、ここでは説明を省略する。
　次に、例えば、図１２の上から４段目に示すように、絶縁膜２３０（又はハードマスク）に開口部を形成し、半導体基板２００の表面を露出させ、当該開口部を介して半導体基板２００の表面をエッチングする。さらに、エッチングした部分に、ｎ型の不純物を含むシリコンを選択エピタキシャル成長させることにより、高濃度ｎ型半導体領域２２０を形成する。
　さらに、図１２の上から５段目、及び、上から６段目の図に関する説明は、図８の上から５段目、及び、上から６段目の図を参照して説明した第１の実施形態の説明と同様であるため、ここでは説明を省略する。
　＜＜４．　第３の実施形態＞＞
　＜４．１　詳細構成＞
　また、本開示の実施形態においては、高濃度ｐ型半導体領域２２２も、エピタキシャル成長によるシリコン層から形成することができる。このようにすることで、本実施形態においては、エピタキシャル成長を用いて高濃度ｐ型半導体領域２２２を形成することにより、高濃度ｐ型半導体領域２２２を、結晶欠陥が少なく、且つ、高濃度の不純物を含むものとすることができる。以下、図１３を参照して、本開示の第３の実施形態に係るフォトダイオード１００の詳細構成を説明する。図１３は、本実施形態に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。なお、図１３においては、構成要素の位置関係を分かりやすくするため、模式的に表したものであり、実際の断面と異なっていてもよい。
　図１３に示すように、本実施形態に係るフォトダイオード１００は、図７を用いて説明した第１の実施形態に係るフォトダイオード１００と共通する詳細構成を有する。しかしながら、本実施形態においては、高濃度ｐ型半導体領域２２２が、シリコン基板からなる半導体基板２００の、受光面とは反対側の表面上に形成されている点で、第１の実施形態と異なる。
　さらに、本実施形態においては、高濃度ｐ型半導体領域２２２は、エピタキシャル成長によるシリコン層（第２のシリコン層）から形成される。詳細には、高濃度ｐ型半導体領域２２２は、例えば、シリコン基板からなる半導体基板２００の表面と同じ結晶方位(例えば、（１００）、（１１１）、（１１０）)及び格子定数を持つ結晶シリコンからなる。本実施形態においては、例えば、高濃度ｐ型半導体領域２２２は、酸化シリコン（ＳｉＯ２）等からなるハードマスクの開口から露出した半導体基板２００の表面上に選択エピタキシャル成長した結晶シリコンやポリシリコン（ｐｏｌｙ－Ｓｉ）であってもよい。もしくは、本実施形態においては、高濃度ｐ型半導体領域２２２は、例えば、半導体基板２００の表面上にエピタキシャル成長した結晶シリコンやポリシリコンであってもよい。このように、本実施形態においては、エピタキシャル成長を用いて高濃度ｐ型半導体領域２２２を形成することにより、高濃度ｐ型半導体領域２２２を結晶欠陥が少なく、且つ、高濃度の不純物を含む（例えば、１Ｅ＋２０／ｃｍ３程度まで）ようにすることができる。
　以上のように、本実施形態においては、エピタキシャル成長を用いて高濃度ｐ型半導体領域２２２を形成することにより、高濃度ｐ型半導体領域２２２を結晶欠陥が少なく、且つ、高濃度の不純物を含むようにすることができる。従って、本実施形態によれば、結晶欠陥の少ない高濃度ｐ型半導体領域２２２を得ることができることから、高濃度ｐ型半導体領域２２２の結晶欠陥にトラップされたホールに起因する電子との再結合の発生を抑え、フォトダイオード１００の光検出効率を向上させることができる。
　アノードして機能する高濃度ｐ型半導体領域２２２とカソードして機能する高濃度ｎ型半導体領域２２０とには高い電圧が印加されることとなるが、従来技術においては、フォトダイオード１００の電圧による破壊を避けるために、高濃度ｐ型半導体領域２２２と高濃度ｎ型半導体領域２２０とは、所定の距離以上離して設けることが求められる。しかしながら、本実施形態においては、高濃度ｐ型半導体領域２２２及び高濃度ｎ型半導体領域２２０は、エピタキシャル成長を用いて形成されることから、結晶欠陥が少ない。従って、本実施形態においては、高濃度ｐ型半導体領域２２２と高濃度ｎ型半導体領域２２０とに高い電圧が印加されても、フォトダイオード１００は破壊し難いことから、信頼性を向上させることができ、加えて、フォトダイオード１００をより小さくすることも可能となる。
　また、本実施形態においては、エピタキシャル成長を用いることで、不純物をイオン注入することに起因した結晶欠陥を考慮する必要がないため、イオン注入の場合に比べて、高濃度ｐ型半導体領域２２２に、高濃度の不純物を含ませることが可能となる。従って、本実施形態によれば、高濃度ｐ型半導体領域２２２が高濃度の不純物を含むことができることから、高濃度ｐ型半導体領域２２２と電荷蓄積膜２０４との間のオーミックをより良好なものとすることができる。
　＜４．２　製造方法＞
　次に、図１４を参照して、本実施形態に係るフォトダイオード１００の製造方法を説明する。図１４は、本実施形態に係るフォトダイオード１００の製造方法を説明するための模式図であり、詳細には、各図面は、製造工程における各段階における、図１３のフォトダイオード１００の断面構成の模式図に対応する断面図である。ただし、図１４においては、図１３と異なり、図１４の上側が半導体基板２００の表面側となる。
　なお、図１４の一番上から、上から４段目までの図に関する説明は、図８の一番上から、上から４段目までの図を参照して説明した第１の実施形態の説明と同様であるため、ここでは説明を省略する。
　そして、例えば、図１４の上から５段目に示すように、電荷蓄積膜２０４上の絶縁膜２３０（又は、ハードマスク）を除去し、除去した部分の半導体基板２００上に、ｐ型の不純物を含むシリコンを選択エピタキシャル成長させることにより、高濃度ｐ型半導体領域２２２を形成する。
　さらに、図１４の上から６段目の図に関する説明は、図８の上から６段目の図を参照して説明した第１の実施形態の説明と同様であるため、ここでは説明を省略する。
　＜＜５．　第４の実施形態＞＞
　＜５．１　詳細構成＞
　また、上述した第３の実施形態に係る高濃度ｐ型半導体領域２２２の一部又は全部は、半導体基板２００の埋め込まれるように形成されてもよい。以下、図１５を参照して、本開示の第４の実施形態に係るフォトダイオード１００の詳細構成を説明する。図１５は、本実施形態に係るフォトダイオード１００の詳細構成の一例を表す断面模式図である。なお、図１５においては、構成要素の位置関係を分かりやすくするため、模式的に表したものであり、実際の断面と異なっていてもよい。
　図１５に示すように、本実施形態に係るフォトダイオード１００は、図７を用いて説明した第１の実施形態に係るフォトダイオード１００と共通する詳細構成を有する。しかしながら、本実施形態においては、高濃度ｐ型半導体領域２２２の一部が半導体基板２００に埋め込まれるように形成され、高濃度ｐ型半導体領域２２２の残りの部分は、半導体基板２００から突出している点が、第１の実施形態と異なる。
　さらに、本実施形態においても、上述した第３の実施形態と同様に、高濃度ｐ型半導体領域２２２は、エピタキシャル成長によるシリコン層から形成される。詳細には、高濃度ｐ型半導体領域２２２は、例えば、シリコン基板からなる半導体基板２００の表面と同じ結晶方位及び格子定数を持つ結晶シリコンからなる。本実施形態においては、例えば、高濃度ｐ型半導体領域２２２は、酸化シリコン（ＳｉＯ２）等からなるハードマスクの開口から露出した半導体基板２００の表面上に選択エピタキシャル成長した結晶シリコンやポリシリコン（ｐｏｌｙ－Ｓｉ）であってもよい。もしくは、本実施形態においては、高濃度ｐ型半導体領域２２２は、例えば、半導体基板２００の表面上にエピタキシャル成長した結晶シリコンやポリシリコンであってもよい。このように、本実施形態においては、エピタキシャル成長を用いて高濃度ｐ型半導体領域２２２を形成することにより、高濃度ｐ型半導体領域２２２を結晶欠陥が少なく、且つ、高濃度の不純物を含むようにすることができる。
　以上のように、本実施形態においても、エピタキシャル成長を用いて高濃度ｐ型半導体領域２２２を形成することにより、高濃度ｐ型半導体領域２２２を結晶欠陥が少なく、且つ、高濃度の不純物を含むようにすることができる。従って、本実施形態によれば、結晶欠陥の少ない高濃度ｐ型半導体領域２２２を得ることができることから、高濃度ｐ型半導体領域２２２の結晶欠陥にトラップされたホールに起因する電子との再結合の発生を抑え、フォトダイオード１００の光検出効率を向上させることができる。
　本実施形態においては、高濃度ｐ型半導体領域２２２及び高濃度ｎ型半導体領域２２０は、エピタキシャル成長を用いて形成されることから、結晶欠陥が少ない。従って、本実施形態においても、高濃度ｐ型半導体領域２２２と高濃度ｎ型半導体領域２２０とに高い電圧が印加されても、フォトダイオード１００は破壊し難いことから、信頼性を向上させることができ、加えて、フォトダイオード１００をより小さくすることも可能となる。
　また、本実施形態においても、エピタキシャル成長を用いることで、不純物をイオン注入することに起因した結晶欠陥を考慮する必要がないため、イオン注入の場合に比べて、高濃度ｐ型半導体領域２２２に、高濃度の不純物を含ませることが可能となる。従って、本実施形態によれば、高濃度ｐ型半導体領域２２２が高濃度の不純物を含むことができることから、高濃度ｐ型半導体領域２２２と電荷蓄積膜２０４との間のオーミックをより良好なものとすることができる。
　＜５．２　製造方法＞
　次に、図１６を参照して、本実施形態に係るフォトダイオード１００の製造方法を説明する。図１６は、本実施形態に係るフォトダイオード１００の製造方法を説明するための模式図であり、詳細には、各図面は、製造工程における各段階における、図１５のフォトダイオード１００の断面構成の模式図に対応する断面図である。ただし、図１６においては、図１５と異なり、図１６の上側が半導体基板２００の表面側となる。
　なお、図１６の一番上から、上から４段目までの図に関する説明は、図８の一番上から、上から４段目までの図を参照して説明した第１の実施形態の説明と同様であるため、ここでは説明を省略する。
　そして、例えば、図１６の上から５段目に示すように、電荷蓄積膜２０４上の絶縁膜２３０及び電荷蓄積膜２０４の表面をエッチングする。そして、エッチングした部分の電荷蓄積膜２０４上に、ｐ型の不純物を含むシリコンを選択エピタキシャル成長させることにより、高濃度ｐ型半導体領域２２２を形成する。
　さらに、図１６の上から６段目の図に関する説明は、図８の上から６段目の図を参照して説明した第１の実施形態の説明と同様であるため、ここでは説明を省略する。
　＜＜６．　第５の実施形態＞＞
　＜６．１　製造方法＞
　次に、図１７を参照して、本開示の第５の実施形態として、高濃度ｎ型半導体領域２２０の製造方法の詳細を説明する。図１７は、本実施形態に係るフォトダイオード１００の製造方法を説明するための模式図であり、詳細には、各図面は、製造工程における各段階における、フォトダイオード１００の、高濃度ｎ型半導体領域２２０が形成される個所を拡大した断面図である。ただし、図１７においては、図１７の上側が半導体基板２００の表面側となる。
　まずは、例えば、図１７の一番上に示すように、シリコン基板からなる半導体基板４０２の表面上に、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）からなるハードマスク(又は配線層)４００を形成する。
　次に、例えば、図１７の上から２段目に示すように、ハードマスク４００に、ウエットエッチング又はドライエッチングにより開口部４０４を形成し、半導体基板４０２の表面の一部を露出させる。さらに、露出した半導体基板４０２の表面に対して、ＲＣＡ洗浄等を行うことが好ましい。
　次に、例えば、図１７の上から３段目に示すように、露出した半導体基板４０２の表面上に、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法やＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により、ｎ型の不純物を含むシリコンを選択エピタキシャル成長させることにより、高濃度ｎ型半導体領域４０６を形成する。なお、本実施形態においては、高濃度ｎ型半導体領域４０６は、単結晶シリコン層であってもよく、ポリシリコン層であってもよく、特に限定されるものではない。
　次に、例えば、図１７の上から４段目に示すように、ハードマスク４００をエッチングにより除去し、半導体基板４０２上に絶縁膜４０８を積層し、さらに、高濃度ｎ型半導体領域４０６を覆うように絶縁膜４１０を積層する。
　さらに、例えば、図１７の上から５段目に示すように、絶縁膜４１０をさらに厚くするように積層し、絶縁膜４１０内に配線４１２を形成することにより、本開示の実施形態に係るフォトダイオード１００を得ることができる。
　＜６．２　変形例＞
　（変形例１）
　図１８を参照して、本開示の第５の実施形態の変形例１として、高濃度ｎ型半導体領域２２０の別の製造方法の詳細を説明する。図１８は、本実施形態の変形例１に係るフォトダイオード１００の製造方法を説明するための模式図であり、詳細には、各図面は、製造工程における各段階における、フォトダイオード１００の、高濃度ｎ型半導体領域２２０が形成される個所を拡大した断面図である。ただし、図１８においては、図１８の上側が半導体基板２００の表面側となる。
　なお、図１８の一番上の図に関する説明は、図１７の一番上の図を参照して説明した第５の実施形態の説明と同様であるため、ここでは説明を省略する。
　次に、例えば、図１８の上から２段目に示すように、ハードマスク４００に、ウエットエッチング又はドライエッチングにより開口部４０４を形成し、半導体基板４０２の表面の一部を露出させる。さらに、露出した半導体基板４０２の表面に、ウエットエッチング又はドライエッチングにより、溝を形成する。さらに、半導体基板４０２の溝の表面に対して、ＲＣＡ洗浄等を行うことが好ましい。
　次に、例えば、図１８の上から３段目に示すように、半導体基板４０２の溝に、ＭＢＥ法やＣＶＤ法により、ｎ型の不純物を含むシリコンを選択エピタキシャル成長させることにより、高濃度ｎ型半導体領域４０６を形成する。なお、本実施形態においては、高濃度ｎ型半導体領域４０６は、単結晶シリコン層であってもよく、ポリシリコン層であってもよい。
　なお、図１８の上から４段目及び５段目の図に関する説明は、図１７の上から４段目及び５段目の図を参照して説明した第５の実施形態の説明と同様であるため、ここでは説明を省略する。
　（変形例２）
　図１９を参照して、本開示の第５の実施形態の変形例２として、高濃度ｎ型半導体領域２２０の他の製造方法の詳細を説明する。図１９は、本実施形態の変形例２に係るフォトダイオード１００の製造方法を説明するための模式図であり、詳細には、各図面は、製造工程における各段階における、フォトダイオード１００の、高濃度ｎ型半導体領域２２０が形成される個所を拡大した断面図である。ただし、図１９においては、図１９の上側が半導体基板２００の表面側となる。
　まずは、例えば、図１９の一番上に示すように、シリコン基板からなる半導体基板４２０を準備する。次に、図１９の上から２段目に示すように、半導体基板４２０上に、ＭＢＥ法やＣＶＤ法等により、ｎ型の不純物を含むシリコンをエピタキシャル成長させることにより、高濃度ｎ型半導体領域４２２を形成する。なお、本実施形態においては、高濃度ｎ型半導体領域４０６は、単結晶シリコン層であってもよく、ポリシリコン層であってもよい。
　次に、例えば、図１９の上から３段目に示すように、エッチングにより、高濃度ｎ型半導体領域４２２をパターニングして、所定の形状に加工する。そして、例えば、図１９の上から４段目に示すように、高濃度ｎ型半導体領域４２２を覆うように絶縁膜４２４を積層する。さらに、例えば、図１９の上から５段目に示すように、絶縁膜４２４内に配線４２６を形成することにより、本変形例に係るフォトダイオード１００を得ることができる。
　なお、本実施形態及び変形例は、第３及び第４の実施形態に係る高濃度ｐ型半導体領域２２２の形成にも適用することができる。
　＜＜７．　まとめ＞＞
　以上のように、本開示の各実施形態においては、エピタキシャル成長を用いて高濃度ｎ型半導体領域２２０を形成することにより、高濃度ｎ型半導体領域２２０を結晶欠陥が少なく、且つ、高濃度の不純物を含むようにすることができる。従って、本実施形態によれば、結晶欠陥の少ない高濃度ｎ型半導体領域２２０を得ることができることから、高濃度ｎ型半導体領域２２０の結晶欠陥にトラップされた電子に起因する暗電流の発生を抑えることはできる。
　さらに、本実施形態においては、暗電流の発生を抑えることができることから、高濃度ｎ型半導体領域２２０を、上記アバランシェ増倍領域から所定の距離以上離して設けるという制限を緩和することができることから、ｎ型半導体領域２１０の膜厚を厚くする必要がない。その結果、ｎ型半導体領域２１０の膜厚を薄くすることができることから、高濃度ｎ型半導体領域２２０を介してｎ型半導体領域２１０に均一に電界が印加されやすくなり、半導体基板２００の浅い位置にアバランシェ増倍領域が均一に形成されるようにすることができる。加えて、本実施形態によれば、ｎ型半導体領域２１０の膜厚を薄くすることができることから、光を吸収するウェル領域２０２の体積を大きくすることができることから、フォトダイオード１００の光検出効率（ＰＤＥ）を向上させることができる。
　さらに、本実施形態によれば、結晶欠陥の少ない、カソードとして機能する高濃度ｎ型半導体領域２２０を得ることができることから、カソードに高い電圧（例えば、電界として５０Ｖ／μｍ程度となるように電圧が印加）が印加されても、フォトダイオード１００は破壊し難く、劣化し難くなる。すなわち、本実施形態によれば、フォトダイオード１００の信頼性を向上させることができ、加えて、フォトダイオード１００をより小さくすることも可能となる。
　また、本実施形態においては、エピタキシャル成長を用いることで、不純物をイオン注入することに起因した結晶欠陥を考慮する必要がないため、イオン注入の場合に比べて、高濃度ｎ型半導体領域２２０に、高濃度の不純物を含ませることが可能となる。従って、本実施形態によれば、高濃度ｎ型半導体領域２２０が高濃度の不純物を含むことができることから、高濃度ｎ型半導体領域２２０とｎ型半導体領域２１０との間のオーミックをより良好なものとすることができる。さらに、本実施形態によれば、エピタキシャル成長を用いることで、不純物濃度を精度良く調整することができることから、高濃度ｎ型半導体領域２２０の不純物濃度を精度よく調整し、よりフォトダイオード１００の光検出効率を向上させることができる。
　また、上述した本開示の実施形態においては、半導体基板２００は、必ずしもシリコン基板でなくてもよく、他の基板（例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板やＳｉＧｅ基板等）であってもよい。また、上記半導体基板２００は、このような種々の基板内に半導体構造等が形成されたものであってもよい。
　なお、上述した本開示の実施形態においては、上述した半導体基板２００及び各半導体領域等の導電型を逆にしてもよく、例えば、本実施形態は、正孔を信号電荷として用いるフォトダイオード１００に適用することが可能である。すなわち、上述した本開示の実施形態においては、第１の導電型をｐ型とし、第２の導電型をｎ型とし、電子を信号電荷として用いたフォトダイオード１００について説明したが、本開示の実施形態はこのような例に限定されるものではない。例えば、本開示の実施形態は、第１の導電型をｎ型とし、第２の導電型をｐ型とし、正孔を信号電荷として用いるフォトダイオード１００に適用することが可能である。
　さらに、本開示の実施形態に係るフォトダイオード１００は、測距システム６１１に適用される光検出装置５０１に適用されることに限定されるものではない。例えば、本開示の実施形態に係るフォトダイオード１００は、可視光の入射光量の分布を検知した画像として撮像する撮像装置に適用されてもよい。また、例えば、本実施形態は、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する撮像装置や、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の撮像装置（物理量分布検知装置）に対して適用することができる。
　また、本開示の実施形態においては、上述の各層、各膜、各素子等を形成する方法としては、例えば、物理気相成長法（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）及び化学気相成長法（ＣＶＤ）等を挙げることができる。ＰＶＤ法としては、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）－ＤＣ（Ｄｉｒｅｃｔ　Ｃｕｒｒｅｎｔ）結合形バイアススパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法等）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー（ＭＢＥ）法、レーザ転写法等を挙げることができる。また、ＣＶＤ法としては、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ）－ＣＶＤ法、光ＣＶＤ法等を挙げることができる。さらに、他の方法としては、電解メッキ法や無電解メッキ法、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を挙げることができる。また、各層のパターニング法としては、シャドーマスク、レーザ転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザ等による物理的エッチング等を挙げることができる。加えて、平坦化技術としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法、レーザ平坦化法、リフロー法等を挙げることができる。すなわち、本開示の実施形態に係る画素１０は、既存の半導体装置の製造工程を用いて、容易に、且つ、安価に製造することが可能である。
　また、上述した本開示の実施形態に係る製造方法における各ステップは、必ずしも記載された順序に沿って処理されなくてもよい。例えば、各ステップは、適宜順序が変更されて処理されてもよい。さらに、各ステップで用いられる方法についても、必ずしも記載された方法に沿って行われなくてもよく、他の方法によって行われてもよい。
　＜＜８．　適用例＞＞
　なお、上述した測距システム６１１は、例えば、測距機能を備えるカメラ、測距機能を備えたスマートフォン、生産ラインに設けられる産業用カメラといった各種の電子機器に適用することができる。そこで、図２０を参照して、本技術を適用した電子機器としての、スマートフォン９００の構成例について説明する。図２０は、本開示の実施形態に係る測距システム６１１を適用した電子機器としてのスマートフォン９００の構成例を示すブロック図である。
　図２０に示すように、スマートフォン９００は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）９０１、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）９０２、及びＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）９０３を含む。また、スマートフォン９００は、ストレージ装置９０４、通信モジュール９０５、及びセンサモジュール９０７を含む。さらに、スマートフォン９００は、上述した測距システム６１１を含み、加えて、撮像装置９０９、表示装置９１０、スピーカ９１１、マイクロフォン９１２、入力装置９１３、及びバス９１４を含む。また、スマートフォン９００は、ＣＰＵ９０１に代えて、又はこれとともに、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）等の処理回路を有してもよい。
　ＣＰＵ９０１は、演算処理装置及び制御装置として機能し、ＲＯＭ９０２、ＲＡＭ９０３、又はストレージ装置９０４等に記録された各種プログラムに従って、スマートフォン９００内の動作全般又はその一部を制御する。ＲＯＭ９０２は、ＣＰＵ９０１が使用するプログラムや演算パラメータなどを記憶する。ＲＡＭ９０３は、ＣＰＵ９０１の実行において使用するプログラムや、その実行において適宜変化するパラメータ等を一次記憶する。ＣＰＵ９０１、ＲＯＭ９０２、及びＲＡＭ９０３は、バス９１４により相互に接続されている。また、ストレージ装置９０４は、スマートフォン９００の記憶部の一例として構成されたデータ格納用の装置である。ストレージ装置９０４は、例えば、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス等により構成される。このストレージ装置９０４は、ＣＰＵ９０１が実行するプログラムや各種データ、及び外部から取得した各種のデータ等を格納する。
　通信モジュール９０５は、例えば、通信ネットワーク９０６に接続するための通信デバイスなどで構成された通信インタフェースである。通信モジュール９０５は、例えば、有線又は無線ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＷＵＳＢ（Ｗｉｒｅｌｅｓｓ　ＵＳＢ）用の通信カード等であり得る。また、通信モジュール９０５は、光通信用のルータ、ＡＤＳＬ（Ａｓｙｍｍｅｔｒｉｃ　Ｄｉｇｉｔａｌ　Ｓｕｂｓｃｒｉｂｅｒ　Ｌｉｎｅ）用のルータ、又は、各種通信用のモデム等であってもよい。通信モジュール９０５は、例えば、インターネットや他の通信機器との間で、ＴＣＰ／ＩＰなどの所定のプロトコルを用いて信号等を送受信する。また、通信モジュール９０５に接続される通信ネットワーク９０６は、有線又は無線によって接続されたネットワークであり、例えば、インターネット、家庭内ＬＡＮ、赤外線通信又は衛星通信等である。
　センサモジュール９０７は、例えば、モーションセンサ（例えば、加速度センサ、ジャイロセンサ、地磁気センサ等）、生体情報センサ（例えば、脈拍センサ、血圧センサ、指紋センサ等）、又は位置センサ（例えば、ＧＮＳＳ（Ｇｌｏｂａｌ　Ｎａｖｉｇａｔｉｏｎ　Ｓａｔｅｌｌｉｔｅ　Ｓｙｓｔｅｍ）受信機等）等の各種のセンサを含む。
　測距システム６１１は、スマートフォン９００の表面に設けられ、例えば、当該表面と向かい合う、被写体６１２、６１３の距離や３次元形状を測距結果として取得することができる。
　撮像装置９０９は、スマートフォン９００の表面に設けられ、スマートフォン９００の周囲に位置する対象物８００等を撮像することができる。詳細には、撮像装置９０９は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　ＭＯＳ）イメージセンサ等の撮像素子（図示省略）と、撮像素子で光電変換された信号に対して撮像信号処理を施す信号処理回路（図示省略）とを含んで構成することができる。さらに、撮像装置９０９は、撮像レンズ、絞り機構、ズームレンズ、及びフォーカスレンズ等により構成される光学系機構（図示省略）及び、上記光学系機構の動作を制御する駆動系機構（図示省略）をさらに有することができる。そして、上記撮像素子は、被写体６１２、６１３からの入射光を光学像として集光し、上記信号処理回路は、結像された光学像を画素単位で光電変換し、各画素の信号を撮像信号として読み出し、画像処理することにより撮像画像を取得することができる。
　表示装置９１０は、スマートフォン９００の表面に設けられ、例えば、ＬＣＤ（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ等の表示装置であることができる。表示装置９１０は、操作画面や、上述した撮像装置９０９が取得した撮像画像などを表示することができる。
　スピーカ９１１は、例えば、通話音声や、上述した表示装置９１０が表示する映像コンテンツに付随する音声等を、ユーザに向けて出力することができる。
　マイクロフォン９１２は、例えば、ユーザの通話音声、スマートフォン９００の機能を起動するコマンドを含む音声や、スマートフォン９００の周囲環境の音声を集音することができる。
　入力装置９１３は、例えば、ボタン、キーボード、タッチパネル、マウス等、ユーザによって操作される装置である。入力装置９１３は、ユーザが入力した情報に基づいて入力信号を生成してＣＰＵ９０１に出力する入力制御回路を含む。ユーザは、この入力装置９１３を操作することによって、スマートフォン９００に対して各種のデータを入力したり処理動作を指示したりすることができる。
　以上、スマートフォン９００の構成例を示した。上記の各構成要素は、汎用的な部材を用いて構成されていてもよいし、各構成要素の機能に特化したハードウェアにより構成されていてもよい。かかる構成は、実施する時々の技術レベルに応じて適宜変更され得る。
　＜＜９．　補足＞＞
　以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
　また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
　なお、本技術は以下のような構成も取ることができる。
（１）
　シリコン基板内に設けられ、前記シリコン基板の受光面から入射した光により電荷を発生する光電変換部と、
　前記光電変換部に対して、前記受光面とは反対側に設けられ、前記光電変換部からの電荷を増幅する増倍領域と、
　前記増倍領域の、前記受光面とは反対側の面に設けられた第１のコンタクト部と、
　を備え、
　前記第１のコンタクト部は、エピタキシャル成長した第１のシリコン層からなる、
　受光素子。
（２）
　前記増倍領域の前記受光面とは反対側の面は、前記シリコン基板の前記受光面とは反対側の面と面一に設けられる、上記（１）に記載の受光素子。
（３）
　前記第１のシリコン層は、前記シリコン基板の表面と同じ結晶方位及び格子定数を持つ結晶シリコンからなる、上記（１）又は（２）に記載の受光素子。
（４）
　前記第１のシリコン層は、ポリシリコンからなる、上記（１）又は（２）に記載の受光素子。
（５）
　前記第１のシリコン層は、選択エピタキシャル成長したシリコン層からなる、上記（３）又は（４）に記載の受光素子。
（６）
　前記増倍領域は、
　前記光電変換部側に設けられた、第１の導電型の不純物を含む第１の半導体層と、
　前記第１の半導体層に積層され、前記第１の導電型とは反対の導電型である第２の導電型の不純物を含む第２の半導体層と、
　を有する、
　上記（１）～（５）のいずれか１つに記載の受光素子。
（７）
　前記第１のコンタクト部は、前記第２の半導体層の、前記受光面とは反対側の面上に設けられている、上記（６）に記載の受光素子。
（８）
　前記第１のコンタクト部は、前記第２の半導体層に埋め込まれるように設けられている、上記（６）に記載の受光素子。
（９）
　前記第１のコンタクト部は、前記第２の半導体層と比べて高い濃度で、前記第２の導電型の不純物を含む、上記（６）～（８）のいずれか１つに記載の受光素子。
（１０）
　前記受光素子を取り囲む素子分離壁と、
　前記素子分離壁の内側面を覆うように設けられたホール蓄積領域と、
　前記素子分離壁の内側面を覆う前記ホール蓄積領域の、前記受光面とは反対側の面上に設けられた第２のコンタクト部と、
　をさらに備え、
　前記第２のコンタクト部は、前記第１の導電型の不純物を含む、
　上記（６）～（９）のいずれか１つに記載の受光素子。
（１１）
　前記第２のコンタクト部は、エピタキシャル成長した第２のシリコン層からなる、上記（１０）に記載の受光素子。
（１２）
　前記第２のシリコン層は、前記シリコン基板の表面と同じ結晶方位及び格子定数を持つ結晶シリコンからなる、上記（１１）に記載の受光素子。
（１３）
　前記第２のシリコン層は、ポリシリコンからなる、上記（１１）に記載の受光素子。
（１４）
　前記第２のシリコン層は、選択エピタキシャル成長したシリコン層からなる、上記（１２）又は（１３）に記載の受光素子。
（１５）
　前記第２のコンタクト部は、前記シリコン基板の、前記受光面とは反対側の面上に設けられている、上記（１０）～（１４）のいずれか１つに記載の受光素子。
（１６）
　前記第２のコンタクト部は、前記シリコン基板に埋め込まれるように設けられている、上記（１０）～（１４）のいずれか１つに記載の受光素子。
（１７）
　前記第１のコンタクト部は、複数個設けられる、上記（１）～（１６）のいずれか１つに記載の受光素子。
（１８）
　前記シリコン基板を前記受光面とは反対側の面の上方から見た場合、
　前記第１のコンタクト部は、長方形、正方形、又は十字形の形状を持つ、
　上記（１）～（１７）のいずれか１つに記載の受光素子。
（１９）
　シリコン基板内に設けられ、前記シリコン基板の受光面から入射した光により電荷を発生する光電変換部と、
　前記光電変換部に対して、前記受光面とは反対側に設けられ、前記光電変換部からの電荷を増幅する増倍領域と、
　前記増倍領域の、前記受光面とは反対側の面に設けられた第１のコンタクト部と、
　を有する受光素子の製造方法であって、
　前記シリコン基板上にエピタキシャル成長させて前記第１のコンタクト部を形成することを含む、
　受光素子の製造方法。
（２０）
　照射光を照射する照明装置と、
　前記照射光が被写体により反射された反射光を受光する光検出装置と、
　を備え、
　前記光検出装置は、
　シリコン基板内にマトリックス状の並ぶ複数の受光素子を含み、
　前記各受光素子は、
　前記シリコン基板内に設けられ、前記シリコン基板の受光面から入射した光により電荷を発生する光電変換部と、
　前記光電変換部に対して、前記受光面とは反対側に設けられ、前記光電変換部からの電荷を増幅する増倍領域と、
　前記増倍領域の、前記受光面とは反対側の面に設けられた第１のコンタクト部と、
　を有し、
　前記第１のコンタクト部は、エピタキシャル成長した第１のシリコン層からなる、
　測距システム。
　　１０　　画素
　　２４　　インバータ
　　２６　　トランジスタ
　　１００、１００ａ　　フォトダイオード
　　１０２　　オンチップレンズ
　　１０４　　平坦化膜
　　１０６　　保護膜
　　１０８　　素子分離部
　　１１０　　遮光膜
　　２００、４０２、４２０　　半導体基板
　　２０２　　ウェル領域
　　２０４　　電荷蓄積膜
　　２０６　　電荷固定膜
　　２１０　　ｎ型半導体領域
　　２１２　　ｐ型半導体領域
　　２２０、４０６、４２２　　高濃度ｎ型半導体領域
　　２２２　　高濃度ｐ型半導体領域
　　２３０、４０８、４２４　　絶縁膜
　　２３２　　上側基板
　　２３４、２３６、２４４、４１２、４２６　　配線
　　２３８、２４２　　接続部
　　２４０　　下側基板
　　４００　　ハードマスク
　　４０４　　開口部
　　５０１　　光検出装置
　　５１１　　画素駆動部
　　５１２　　画素アレイ部
　　５１３　　ＭＵＸ
　　５１４　　時間計測部
　　５１５　　入出力部
　　５２２　　画素駆動線
　　６１１　　測距システム
　　６１２、６１３　　被写体
　　６２１　　照明装置
　　６２２　　撮像装置
　　６３１　　照明制御部
　　６３２　　光源
　　６４１　　撮像部
　　６４２　　制御部
　　６４３　　表示部
　　６４４　　記憶部
　　６５１　　レンズ
　　６５３　　信号処理回路
　　９０１　　ＣＰＵ
　　９０２　　ＲＯＭ
　　９０３　　ＲＡＭ
　　９０４　　ストレージ装置
　　９０５　　通信モジュール
　　９０６　　通信ネットワーク
　　９０７　　センサモジュール
　　９１０　　表示装置
　　９１１　　スピーカ
　　９１２　　マイクロフォン
　　９１３　　入力装置
　　９１４　　バス

Claims (20)

  1. 　シリコン基板内に設けられ、前記シリコン基板の受光面から入射した光により電荷を発生する光電変換部と、
    　前記光電変換部に対して、前記受光面とは反対側に設けられ、前記光電変換部からの電荷を増幅する増倍領域と、
    　前記増倍領域の、前記受光面とは反対側の面に設けられた第１のコンタクト部と、
    　を備え、
    　前記第１のコンタクト部は、エピタキシャル成長した第１のシリコン層からなる、
    　受光素子。
  2. 　前記増倍領域の前記受光面とは反対側の面は、前記シリコン基板の前記受光面とは反対側の面と面一に設けられる、請求項１に記載の受光素子。
  3. 　前記第１のシリコン層は、前記シリコン基板の表面と同じ結晶方位及び格子定数を持つ結晶シリコンからなる、請求項１に記載の受光素子。
  4. 　前記第１のシリコン層は、ポリシリコンからなる、請求項１に記載の受光素子。
  5. 　前記第１のシリコン層は、選択エピタキシャル成長したシリコン層からなる、請求項３に記載の受光素子。
  6. 　前記増倍領域は、
    　前記光電変換部側に設けられた、第１の導電型の不純物を含む第１の半導体層と、
    　前記第１の半導体層に積層され、前記第１の導電型とは反対の導電型である第２の導電型の不純物を含む第２の半導体層と、
    　を有する、
    　請求項１に記載の受光素子。
  7. 　前記第１のコンタクト部は、前記第２の半導体層の、前記受光面とは反対側の面上に設けられている、請求項６に記載の受光素子。
  8. 　前記第１のコンタクト部は、前記第２の半導体層に埋め込まれるように設けられている、請求項６に記載の受光素子。
  9. 　前記第１のコンタクト部は、前記第２の半導体層と比べて高い濃度で、前記第２の導電型の不純物を含む、請求項６に記載の受光素子。
  10. 　前記受光素子を取り囲む素子分離壁と、
    　前記素子分離壁の内側面を覆うように設けられたホール蓄積領域と、
    　前記素子分離壁の内側面を覆う前記ホール蓄積領域の、前記受光面とは反対側の面上に設けられた第２のコンタクト部と、
    　をさらに備え、
    　前記第２のコンタクト部は、前記第１の導電型の不純物を含む、
    　請求項６に記載の受光素子。
  11. 　前記第２のコンタクト部は、エピタキシャル成長した第２のシリコン層からなる、請求項１０に記載の受光素子。
  12. 　前記第２のシリコン層は、前記シリコン基板の表面と同じ結晶方位及び格子定数を持つ結晶シリコンからなる、請求項１１に記載の受光素子。
  13. 　前記第２のシリコン層は、ポリシリコンからなる、請求項１１に記載の受光素子。
  14. 　前記第２のシリコン層は、選択エピタキシャル成長したシリコン層からなる、請求項１２に記載の受光素子。
  15. 　前記第２のコンタクト部は、前記シリコン基板の、前記受光面とは反対側の面上に設けられている、請求項１０に記載の受光素子。
  16. 　前記第２のコンタクト部は、前記シリコン基板に埋め込まれるように設けられている、請求項１０に記載の受光素子。
  17. 　前記第１のコンタクト部は、複数個設けられる、請求項１に記載の受光素子。
  18. 　前記シリコン基板を前記受光面とは反対側の面の上方から見た場合、
    　前記第１のコンタクト部は、長方形、正方形、又は十字形の形状を持つ、
    　請求項１に記載の受光素子。
  19. 　シリコン基板内に設けられ、前記シリコン基板の受光面から入射した光により電荷を発生する光電変換部と、
    　前記光電変換部に対して、前記受光面とは反対側に設けられ、前記光電変換部からの電荷を増幅する増倍領域と、
    　前記増倍領域の、前記受光面とは反対側の面に設けられた第１のコンタクト部と、
    　を有する受光素子の製造方法であって、
    　前記シリコン基板上にエピタキシャル成長させて前記第１のコンタクト部を形成することを含む、
    　受光素子の製造方法。
  20. 　照射光を照射する照明装置と、
    　前記照射光が被写体により反射された反射光を受光する光検出装置と、
    　を備え、
    　前記光検出装置は、
    　シリコン基板内にマトリックス状の並ぶ複数の受光素子を含み、
    　前記各受光素子は、
    　前記シリコン基板内に設けられ、前記シリコン基板の受光面から入射した光により電荷を発生する光電変換部と、
    　前記光電変換部に対して、前記受光面とは反対側に設けられ、前記光電変換部からの電荷を増幅する増倍領域と、
    　前記増倍領域の、前記受光面とは反対側の面に設けられた第１のコンタクト部と、
    　を有し、
    　前記第１のコンタクト部は、エピタキシャル成長した第１のシリコン層からなる、
    　測距システム。
PCT/JP2021/048157 2021-01-27 2021-12-24 受光素子、受光素子の製造方法及び測距システム WO2022163259A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021011221A JP2022114788A (ja) 2021-01-27 2021-01-27 受光素子、受光素子の製造方法及び測距システム
JP2021-011221 2021-01-27

Publications (1)

Publication Number Publication Date
WO2022163259A1 true WO2022163259A1 (ja) 2022-08-04

Family

ID=82654472

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/048157 WO2022163259A1 (ja) 2021-01-27 2021-12-24 受光素子、受光素子の製造方法及び測距システム

Country Status (2)

Country Link
JP (1) JP2022114788A (ja)
WO (1) WO2022163259A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111069A (ja) * 1988-10-20 1990-04-24 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2018201005A (ja) * 2016-10-18 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 光検出器
JP2019033136A (ja) * 2017-08-04 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2019102675A (ja) * 2017-12-05 2019-06-24 ソニーセミコンダクタソリューションズ株式会社 フォトダイオード、画素回路、電子機器、および、フォトダイオードの製造方法
JP2019140132A (ja) * 2018-02-06 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 画素構造、撮像素子、撮像装置、および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111069A (ja) * 1988-10-20 1990-04-24 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2018201005A (ja) * 2016-10-18 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 光検出器
JP2019033136A (ja) * 2017-08-04 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2019102675A (ja) * 2017-12-05 2019-06-24 ソニーセミコンダクタソリューションズ株式会社 フォトダイオード、画素回路、電子機器、および、フォトダイオードの製造方法
JP2019140132A (ja) * 2018-02-06 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 画素構造、撮像素子、撮像装置、および電子機器

Also Published As

Publication number Publication date
JP2022114788A (ja) 2022-08-08

Similar Documents

Publication Publication Date Title
US20220384501A1 (en) Solid state image sensor and electronic device
US20170040361A1 (en) Photoelectric conversion device, ranging apparatus, and information processing system
US9743026B2 (en) Semiconductor photodetector
TWI541991B (zh) 具有高度的短波長偵測效率之背側照明單光子崩潰二極體成像感測器系統
US8319867B2 (en) Solid-state imager device, drive method of solid-state imager device and camera apparatus
JP2019134167A (ja) 多数電流によって補助される放射線検出器デバイス
TW201724488A (zh) 堆疊式單光子雪崩二極體影像感測器
WO2020202880A1 (ja) アバランシェフォトダイオードセンサおよびセンサ装置
CN104779259A (zh) 用于互补金属氧化物半导体堆叠式芯片应用的单光子雪崩二极管成像传感器
TW201143058A (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP2006173351A (ja) 裏面入射型固体撮像装置及びその製造方法
TW201635504A (zh) 光檢測裝置
KR101515697B1 (ko) Bsi 이미지 센서를 위한 금속 실드 구조 및 방법
WO2022158233A1 (ja) 光検出装置、電子機器及び測距システム
US20180003806A1 (en) Optical apparatus, system, and transport apparatus
TWI764550B (zh) 操作裝置的方法、半導體結構以及互補式金屬氧化物半導體影像感測器
Sun et al. A flexible ultrathin-body single-photon avalanche diode with dual-side illumination
WO2022163259A1 (ja) 受光素子、受光素子の製造方法及び測距システム
JP2017036971A (ja) 光電変換デバイス、測距装置および情報処理システム
JP2007324632A (ja) 固体撮像素子の製造方法
WO2022118602A1 (ja) 受光素子、光検出装置及び測距システム
JP2017037937A (ja) 光電変換デバイス、測距装置および情報処理システム
WO2022124139A1 (ja) 固体撮像装置、調整方法及び電子機器
TWI855039B (zh) 崩潰光二極體感測器及感測裝置
WO2022254797A1 (ja) 光検出素子、光検出素子の製造方法、及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21923262

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21923262

Country of ref document: EP

Kind code of ref document: A1