WO2022160594A1 - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
WO2022160594A1
WO2022160594A1 PCT/CN2021/103636 CN2021103636W WO2022160594A1 WO 2022160594 A1 WO2022160594 A1 WO 2022160594A1 CN 2021103636 W CN2021103636 W CN 2021103636W WO 2022160594 A1 WO2022160594 A1 WO 2022160594A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
substrate
metal layer
electrically connected
orthographic projection
Prior art date
Application number
PCT/CN2021/103636
Other languages
English (en)
French (fr)
Inventor
王林
Original Assignee
长鑫存储技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 长鑫存储技术有限公司 filed Critical 长鑫存储技术有限公司
Priority to KR1020227028003A priority Critical patent/KR20220127892A/ko
Priority to EP21893119.4A priority patent/EP4064348A4/en
Priority to JP2022543500A priority patent/JP7454683B2/ja
Priority to US17/446,293 priority patent/US20220238428A1/en
Publication of WO2022160594A1 publication Critical patent/WO2022160594A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Definitions

  • the capacitor structure 300 is completely located below the pad structure 200 , so the utilization rate of the area where the pad structure 200 is located can be more effectively utilized, so that the chip area is completely unaffected by the setting of the capacitor structure 300 , thereby facilitating the realization of a small chip change.
  • the capacitor structure 300 is directly opposite to the pad structure 200 , which is beneficial to make the performance of the capacitor structure 300 relatively uniform everywhere.
  • the first conductive portion 410 is electrically connected to the first electrode plates 3111 of each capacitor device 311 , that is, the first electrode plates 3111 of each capacitor device 311 in each capacitor unit 310 are electrically connected to the first conductive portion 410 . Therefore, the arrangement of the first conductive portion 410 can electrically connect the first plates 3111 of the capacitor devices 311 in the capacitor units 310 to the same circuit node.
  • the first conductive portion 410 and the second conductive portion 420 may be formed in steps. At this time, the first conductive portion 410 and the second conductive portion 420 may both be provided in an integral structure. At this time, the orthographic projection of the first conductive portion 410 on the substrate 100 and the orthographic projection of the second conductive portion 420 on the substrate 100 may also overlap or partially overlap.
  • the pad structure 200 further includes a second metal layer 220 , a third metal layer 230 and a fourth metal layer 240 .
  • the third metal layer 230 is connected to the second metal layer 220 through the third through holes 230a
  • the fourth metal layer 240 is connected to the third metal layer 230 through the fourth through holes 240a.
  • the shape of the orthographic projection of the second metal layer 220 on the substrate 100 can be set to be annular, and the orthographic projection of the second metal layer 220 on the substrate 100 surrounds the orthographic projection of the capacitor structure 300 on the substrate 100 .
  • the capacitive device 311 includes a transistor-type capacitor. 7 , the gate 10 of the transistor type capacitor constitutes a first electrode plate 3111 of the capacitor device, and the source and drain electrodes of the transistor type capacitor and corresponding parts of the substrate 100 constitute a second electrode plate 3112 of the capacitor device.
  • the first conductive portion 410 of the split structure is electrically connected to the power terminal, and the second conductive portion 420 of the integrated structure is electrically connected to the ground terminal.
  • the semiconductor structure further includes a guard ring 500 .
  • One end of the guard ring 500 is connected to the substrate 100 , and the other end is connected to the second conductive part 420 , and can be grounded through the second conductive part.
  • the capacitor unit 310 includes at least two transistor-type capacitors. In the same capacitor unit 310 , two adjacent transistor-type capacitors share the source electrode 20 or the drain electrode 30 . At this time, a relatively large capacitance value can be made when the area is constant.

Abstract

一种半导体结构包括：焊盘结构，位于衬底上方；电容结构，位于衬底与焊盘结构之间，与焊盘结构相对设置，包括至少两个并联且间隔设置的电容单元，每个电容单元包括至少一个电容器件。

Description

半导体结构
相关申请的交叉引用
本申请要求于2021年1月28日提交中国专利局、申请号为2021101169290、发明名称为“半导体结构”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构。
背景技术
电容具有储能性能，其并联在电源端与接地端之间，可以使得电路工作过程中电源端产生的电压波动变的平缓，使得电源端的工作性能更加稳定。所以，在电路设计中，常常需要加上大量的电容结构，以加强电源端的稳定性。不仅仅是电源端，当信号端需要去除高频噪声时，也可以通过在信号端加电容的方式实现。
现有半导体芯片中，通常是在芯片中空余的地方增加电容结构，以稳定芯片中电源端或信号端。但是，这样的话无形之中会增加芯片面积，从而增加产品成本。
发明内容
根据一些实施例，提供一种半导体芯片。
一种半导体结构，包括：
焊盘结构，位于衬底上方；
电容结构，位于所述衬底与所述焊盘结构之间，与所述焊盘结构相对设置，包括至少两个并联且间隔设置的电容单元，每个所述电容单元包括至少一个电容器件。
上述半导体结构，可以有效提升焊盘结构所在区域的利用率。相对于传统地在芯片中空余的地方增加电容结构的设置方式，本申请可以有效防止芯片面积由于电容结构的设置而增大。同时，本申请在较大尺寸的焊盘结构下的每个电容单元的尺寸相对较小。而在工艺制作过程中，较小尺寸的电容单元的各相关膜层更容易进行均匀成膜。因此，本申请可以提高各相关膜层的成膜质量，从而使得电容结构的可靠性更高，从而使得相关电源的电源电压更加稳定。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的半导体结构的剖面示意图；
图2为一实施例中提供的半导体结构的平面示意图；
图3为一实施例中提供的半导体结构的局部结构示意图；
图4为一实施例中提供的导电层与电容器件电连接示意图；
图5为图3中的导电层示意图；
图6为图3中的第一金属层与第一导电部以及第三导电部示意图；
图7为晶体管类型的电容示意图；
图8为图3中的电容结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一导电部成为第二导电部，且类似地，可以将第二导电部成为第一掺杂类型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
请参阅图1以及图2，在一个实施例中，提供一种半导体结构，包括衬底100、焊盘结构200以及电容结构300。具体地，半导体结构可以为半导体芯片上的上结构。
衬底100可以但不限于为硅衬底。
焊盘结构200位于衬底100上方，其可以为电源焊盘或者信号焊盘或者接地焊盘等。即焊盘结构200的具体种类并没有限制。
具体地，当焊盘结构200为电源焊盘时，其可以通过打引线与封装基板进行电连接，从而获取相应的电源电压(如VDDQ、VPP、VDD等)。当焊盘结构200为信号焊盘时，其可以通过打引线与封装基板进行电连接，从而获取相应的控制信号(如片选信号CS、复位信号RESET等)。当焊盘结构200为接地焊盘时，其可以通过打引线与封装基板进行电连接，从并联在而进行接地。
电容结构300并联在芯片电路的电源端与接地端之间，用于使得电路工作过程中电源产生的电压波动变的平缓，去除电源上的高频噪声，使得电源的工作性能更加稳定。
具体地，电容结构300位于衬底100与焊盘结构200之间，且与焊盘结构200相对设置。所以，电容结构300位于焊盘结构200下方。
因此，在本实施例中，可以有效提升焊盘结构200所在区域的利用率。相对于传统地在芯片中空余的地方增加电容结构的设置方式，本实施例可以有效防止芯片面积由于电容结构的设置而增大。
同时，请参阅图3，在本实施例电容结构300包括至少两个并联且间隔设置的电容单元310。每个电容单元可以包括一个电容器件311，也可以包括更多个电容器件311。
因此，在较大尺寸的焊盘结构200下的每个电容单元310的尺寸相对较小。而在工艺制作过程中，较小尺寸的电容单元的各相关膜层更容易进行均匀成膜。因此，本申请可以提高各相关膜层的成膜质量，从而使得电容结构的可靠性更高，从而使得相关电源的电源电压更加稳定。
可以理解的是，这里的“相关电源”指的是电容结构300所连接的电源端。
在一个实施例中，电容结构300在衬底100上的正投影位于焊盘结构200在衬底100上的正投影的内部。
此时，电容结构300完全位于焊盘结构200的下方，因此可以更加有效地利用焊盘结构200所在区域的利用率，使得芯片面积完全不受电容结构300设置的影响，从而有利于实现芯片小型化。
当然，本申请并不以此为限制，电容结构300在衬底100上的正投影也可以部分位于焊盘结构200在衬底100上的正投影的外部。或者，电容结构300在衬底100上的正投影也可以与焊盘结构200在衬底100上的正投影重合。
在一个实施例中，电容结构300在衬底100上的正投影的中心与焊盘结构200在衬底100上的正投影的中心重合。
此时，电容结构300与焊盘结构200正相对，从而有利于使得电容结构300在各处性能比较均匀。
值得注意的是，本申请电容结构300在衬底100上的正投影的中心与焊盘结构200在衬底100上的正投影的中心也可以不重合，本申请对此并没有限制。
在一个实施例中，请参阅图4，电容单元310中的电容器件311包括第一极板3111以及第二极板3112。第一极板3112与第二极板3112相对设置，从而进行电荷存储。
同时，请同时参阅图1，半导体结构还包括导电层400。导电层400包括第一导电部410与第二导电部420。第一导电部410与第二导电部420相互绝缘。
第一导电部410电连接各电容器件311的第一极板3111，即各个电容单元310内的各电容器件311的第一极板3111均电连接至第一导电部410。因此，第一导电部410的设置，可以将各个电容单元310内的各电容器件311的第一极板3111均电连接至同一电路节点处。
同样地，第二导电部420电连接各电容器件311的第二极板3112，即各个电容单元310内的各电容器件311的第二极板3112均电连接至第二导电部420。因此，第二导电部420的设置，可以将各个电容单元310内的各电容器件311的第二极板3112均电连接至同一电路节点处。
因此，导电层400的设置，可以方便有效地将各电容单元310内的各电容器件311并联而形成电容结构310。
同时，第一导电部410与第二导电部420中的其中一个还电连接电源端，另一个还电连接接地端。即第一导电部410还电连接芯片电路中的电源端，第二导电部420还电连接芯片电路中的接地端。或者，第二导电部420还电连接芯片电路中的电源端，第一导电部410还电连接芯片电路中的接地端。
此时，可以方便有效地将各电容器件311并联后形成的电容结构310引入芯片电路中。
具体地，电容器件311可以为晶体管类型的电容，请参阅图4以及图7，晶体管类型的电容的栅极构成电容器件的第一极板3111，晶体管类型的电容的源极、漏极以及衬底 100的相应部分构成电容器件311的第二极板3112。
此时，可以设置各电容器件311的第一极板3111(即晶体管类型的电容的栅极)通过第一电容通孔410a电连接至第一导电部410。各电容器件311的第二极板3112(即晶体管类型的电容的源极、漏极以及衬底100的相应部分)可以通过第二电容通孔420a电连接至第二导电部420。
同时，此时可以设置第一导电部410还电连接芯片电路中的电源端，第二导电部420还电连接芯片电路中的接地端。
当电容器件311可以为晶体管类型的电容时，也可以是晶体管类型的电容的栅极构成电容器件的第二极板3112，晶体管类型的电容的源极、漏极以及衬底100的相应部分构成电容器件311的第一极板3111。本申请对此并没有限制。
或者电容器件311也可以为其他类型的电容(例如两个相对设置的金属板形成的平行板电容)，本申请对此也没有限制。
在一个实施例中，请参阅图5以及图3，导电层400的第二导电部420为一体结构，且跨越电容结构300内的各个电容器件311，进而使得电容结构300内的各个电容器件311的第二极板3112均可以通过互连通孔而与第二导电部420电连接。
第一导电部410为分体结构，且包括多个电连接的子导电部411。子导电部411跨越电容结构300内的相邻的电容器件311，进而使得相邻的电容器件311的第一极板3111可以通过互连通孔而与同一子导电部411电连接。于此同时，第一导电部410的各个子导电部411相互电连接。因此此时可以将电容结构300内的各个电容器件311的第一极板3111均电连接在一起。
同时，本实施例第一导电部410的各子导电部411在衬底100上的正投影与第二导电部420在衬底100上的正投影间隔设置，即第一导电部410的正投影与第二导电部420在衬底100上的正投影间隔设置。
此时，本实施例第一导电部410与第二导电部420可以便于在成膜工艺过程中同时形成，进而可以有效简化工艺过程，提高生产效率。
具体地，在工艺过程中，可以首先形成一层导电材料层，然后再将导电材料层图形化，从而形成第二导电部420与多个子导电部411。
当然，本实施例第一导电部410与第二导电部420也可以于不同的成膜工艺过程中，分步形成。此时第一导电部410的各子导电部411在衬底100上的正投影与第二导电部420在衬底100上的正投影间隔设置。
值得注意的是，在本实施例中，第一导电部410的正投影与第二导电部420在衬底100上的正投影间隔设置。但是，本申请也并不以此为限制。
例如，在一些实施例中，第一导电部410与第二导电部420可以分步形成。此时，第一导电部410与第二导电部420可以均设置成一体结构形式。此时，第一导电部410在衬底100上的正投影与第二导电部420在衬底100上的正投影也可以重叠或者部分重叠。
又如，在一些实施例中，第一导电部410与第二导电部420可以分步形成。此时，分体结构的第一导电部410在衬底100上的正投影与一体结构的第二导电部420在衬底100上的正投影也可以相互连接。
此外，在本实施例中，如果导电层400的分体结构的第一导电部410电连接电源端，而一体结构第二导电部420电连接接地端。则，进一步地，当半导体芯片上设多个本实施例的半导体结构时，多个半导体结构的导电层200的第二导电部420也可以为一个连接在一起的一体结构。
当然，当半导体芯片上设多个本实施例的半导体结构时，多个半导体结构的导电层200的第二导电部420也可以为分体设置，而每个半导体结构内的第二导电部420为一体结构。
同时，在本实施例中，也可以设置分体结构的第一导电部410电连接接地端，而一体结构的第二导电部420电连接电源端。此时，各当半导体芯片上设多个本实施例的半导体结构时，多个半导体结构的导电层200可以相互独立设置。
在一个实施例中，请继续参阅图3，在上述实施例的基础上，每个电容单元310包括至少两个并联设置的电容器件311。电容结构300内的各电容器件311呈M行N列的阵列排布，M和N均为大于等于2的整数。
通过阵列排布电容器件311，可以便于第一导电部410的各个子导电部411与第二导电部420的版图设计。
在本实施例中，请同时参阅图3以及图5，子导电部411包括第一子部4111。同一第一子部4111跨越在两两相邻且呈中心对称分布的四个电容器件311。此时，同一第一子部4111可以同时电连接四个电容器件311，而为四个电容器件311提供电源端信号，进而实现其多功能性。作为示例，第一子部4111可以呈“工”字型。
此时，进一步地，可以设置每个电容器件311的四个角落均电连接子导电部411，从而使得每个电容器件311均可以稳定可靠地获取电信号。
可以理解的是，子导电部411包括除了第一子部4111之外，还可以包括只跨域相邻两个电容器件311的第二子部4112。第二子部4112可以跨越位于电容结构300的边缘的相邻两个电容器件311，而第一子部4111可以位于第一子部4112形成的环状区域内部。
同时，导电层400还可以包括第三导电部430，第三导电部430可以设置在位于角落的电容结构311的上方而电连接位于角落的电容结构311。
在一个实施例中，请查阅图3以及图6，焊盘结构200包括第一金属层210。第一金属层210一端电连接电源端。并且，第一金属层210的另一端通过第一通孔210a电连接各子导电部411。
通过第一金属层210的设置，可以简便有效地将各子导电部411电连接在一起，并与电源端取得电连接。此时，分体结构的第一导电部410电连接电源端，而一体结构第二导电部420电连接接地端。
在一个实施例中，同样请查阅图3以及图6，焊盘结构200包括第一金属层210。第一金属层210一端电连接接地端。并且，第一金属层210的另一端通过第一通孔210a电连接各子导电部411。
通过第一金属层210的设置，可以简便有效地将各子导电部411电连接在一起，并与接地端取得电连接。此时，分体结构的第一导电部410电连接接地端，而一体结构的第二导电部420电连接电源端。
在一个实施例中，请参阅图1，焊盘结构200还包括第二金属层220、第三金属层230以及第四金属层240。第三金属层230通过第三通孔230a与第二金属层220连接，第四金属层240通过第四通孔240a与第三金属层230连接。
通过多层金属层的设置，可以有效提高焊盘结构200的机械强度，使得焊盘结构200通过打线工艺与封装基板进行电连接时，可以不被损坏。
进一步地，可以设置第二金属层220在衬底100上的正投影的形状为环状，且第二金属层220在衬底100上的正投影围绕电容结构300在衬底100上的正投影。
此时，环状的第二金属层220一方面可以保障焊盘结构200的机械强度，另一方面，其在打线工艺过程中承受压力，也可以有效防止被其环绕的电容结构300在打线过程受到损伤。
更进一步地，可以设置第三金属层230在衬底100上的正投影与第二金属层220在衬底100上的正投影相重叠，进而进一步强化第二金属层230的作用。
在一个实施例中，焊盘结构200为电源焊盘。此时，如前述说明，焊盘结构200(具体地为第四金属层240)可以通过打引线与封装基板进行电连接，从而获取相应的电源电 压(如VDDQ、VPP、VDD等)。
所以，此时焊盘结构200用于向芯片电路输入电源电压，从而可以作为芯片电路的一个电源端。焊盘结构200的第四金属层240接收封装基板上的相应电源信号，并依次通过第三金属层230与第二金属层220将电源信号输入芯片电路中。
同时，在本实施例中，还将第二金属层220通过第二通孔电连接第一金属层210，进而电连接的各子导电部411。而各子导电部411又电连接电容结构300的各电容器件311。
因此，此时可以将电容结构300的一端电连接其上方的焊盘结构200，从而稳定由焊盘结构200输入的电源电压。
在一个实施例中，焊盘结构200为接地焊盘。此时，如前述说明，焊盘结构200(具体地为第四金属层240)可以通过打引线与封装基板进行电连接，从而进行接地。
所以，此时焊盘结构200可以作为芯片电路的一个接地端。焊盘结构200的第二金属层220、第三金属层230以及第四金属层240依次电连接，并通过第四金属层240电连接封装基板而接地。
同时，在本实施例中，还将第二金属层220通过第二通孔电连接第一金属层210，进而电连接的各子导电部411。而各子导电部411又电连接电容结构300的各电容器件311。
因此，此时可以将电容结构300的一端有效接地，从而稳定由电源端输入的电源电压。
当然，在其他实施例中，焊盘结构200也可以不为电源焊盘和/或接地焊盘。此时，电源端和/或接地端可以位于焊盘结构200之外的外部电路中。
或者，焊盘结构200为电源焊盘时，电源端也可以位于焊盘结构200之外的外部电路中。焊盘结构200为接地焊盘时，接地端也可以位于焊盘结构200之外的外部电路中本申请对此并没有限制。
这里，可以理解的是，焊盘结构200之外的外部电路，是指芯片电路中的与焊盘结构200无电连接关系的电路。
在一个实施例中，电容器件311包括晶体管类型的电容。请参阅图7，晶体管类型的电容的栅极10构成电容器件的第一极板3111，晶体管类型的电容的源极、漏极以及衬底100的相应部分构成电容器件的第二极板3112。分体结构的第一导电部410电连接电源端，而一体结构第二导电部420电连接接地端。
请参阅图1、图2以及图3，半导体结构还包括保护环500。保护环500一端连接衬底100，而另一端连接第二导电部420，进而可以通过第二导电部接地。
并且，保护环500在衬底100上的正投影围绕电容结构300在衬底100上的正投影。可以理解的是，图3为半导体结构的局部结构示意图，因此图3中只有右侧部分示出了保护环500。
因此，本实施例中，保护环50可以有效防止晶体管类型的电容发生闩锁效应。
同时，保护环500的设置也可以使得各个各个晶体管类型的电容的作为第二极板3112的衬底部分可以通过保护环500统一与第二导电部420电连接。
在一个实施例中，请参阅图3以及图8，电容单元310包括至少两个晶体管类型的电容，同一电容单元310内，相邻两个晶体管类型的电容共用源极20或漏极30。此时，可以在面积一定时，做出相对比较大的电容容值。
当然，相邻两个晶体管类型的电容也可以不共用源极或漏极，本申请对此没有限制。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“一个实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

  1. 一种半导体结构，包括：
    焊盘结构，位于衬底上方；
    电容结构，位于所述衬底与所述焊盘结构之间，与所述焊盘结构相对设置，包括至少两个并联且间隔设置的电容单元，每个所述电容单元包括至少一个电容器件。
  2. 根据权利要求1所述的半导体结构，其中所述电容结构在所述衬底上的正投影位于所述焊盘结构在所述衬底上的正投影的内部。
  3. 根据权利要求1或2所述的半导体结构，其中所述电容结构在所述衬底上的正投影的中心与所述焊盘结构在所述衬底上的正投影的中心重合。
  4. 根据权利要求1所述的半导体结构，其中所述电容器件包括相对设置的第一极板以及第二极板，所述半导体结构还包括导电层，所述导电层包括相互绝缘的第一导电部与第二导电部，所述第一导电部电连接各所述电容器件的所述第一极板，所述第二导电部电连接各所述电容器件的所述第二极板，并且，所述第一导电部与所述第二导电部中的其中一个还电连接电源端，另一个还电连接接地端。
  5. 根据权利要求4所述的半导体结构，其中所述第二导电部为一体结构，且跨越所述电容结构内的各个电容器件，所述第一导电部为分体结构，且包括多个相互电连接的子导电部，所述子导电部跨越所述电容结构内的相邻的所述电容器件，各所述子导电部在所述衬底上的正投影与所述第二导电部在所述衬底上的正投影间隔设置。
  6. 根据权利要求5所述的半导体结构，其中每个所述电容单元包括至少两个并联设置的电容器件，所述电容结构内的各所述电容器件呈M行N列的阵列排布，所述M和所述N均为大于等于2的整数；
    所述子导电部包括第一子部，同一所述第一子部跨越在两两相邻且呈中心对称分布的四个电容器件。
  7. 根据权利要求5所述的半导体结构，其中所述焊盘结构包括第一金属层，所述第一金属层一端电连接所述电源端或者所述接地端，且另一端通过第一通孔电连接各所述子导电部。
  8. 根据权利要求7所述的半导体结构，其中所述焊盘结构还包括第二金属层、第三金属层以及第四金属层，所述第三金属层通过第三通孔与所述第二金属层连接，所述第四金属层通过第四通孔与所述第三金属层连接。
  9. 根据权利要求8所述的半导体结构，其中所述第二金属层在所述衬底上的正投影的形状为环状，且所述第二金属层在所述衬底上的正投影围绕所述电容结构在所述衬底上的正投影。
  10. 根据权利要求9所述的半导体结构，其中所述第三金属层在所述衬底上的正投影与所述第二金属层在所述衬底上的正投影相重叠。
  11. 根据权利要求8-10任一项所述的半导体结构，其中所述焊盘结构为电源焊盘或接地焊盘，且所述第二金属层通过第二通孔电连接所述第一金属层。
  12. 根据权利要求4-10任一项所述的半导体结构，其中所述电源端和/或所述接地端位于所述焊盘结构之外的外部电路。
  13. 根据权利要求5所述的半导体结构，其中所述电容器件包括晶体管类型的电容，所述晶体管类型的电容的栅极构成所述电容器件的第一极板，所述晶体管类型的电容的源极、漏极以及所述衬底构成所述电容器件的第二极板。
  14. 根据权利要求13所述的半导体结构，其中所述第一导电部电连接所述电源端，且所述第二导电部电连接所述接地端；
    所述半导体结构还包括保护环，所述保护环两端分别连接所述衬底与所述第二导电部，且所述保护环在所述衬底上的正投影围绕所述电容结构在所述衬底上的正投影。
  15. 根据权利要求13所述的半导体结构，其中所述电容单元包括至少两个所述晶体管类型的电容，同一所述电容单元内，相邻两个所述晶体管类型的电容共用所述源极或所述漏极。
PCT/CN2021/103636 2021-01-28 2021-06-30 半导体结构 WO2022160594A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020227028003A KR20220127892A (ko) 2021-01-28 2021-06-30 반도체 구조
EP21893119.4A EP4064348A4 (en) 2021-01-28 2021-06-30 SEMICONDUCTOR STRUCTURE
JP2022543500A JP7454683B2 (ja) 2021-01-28 2021-06-30 半導体構造
US17/446,293 US20220238428A1 (en) 2021-01-28 2021-08-28 Semiconductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110116929.0A CN112908994B (zh) 2021-01-28 2021-01-28 半导体结构
CN202110116929.0 2021-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/446,293 Continuation US20220238428A1 (en) 2021-01-28 2021-08-28 Semiconductor structure

Publications (1)

Publication Number Publication Date
WO2022160594A1 true WO2022160594A1 (zh) 2022-08-04

Family

ID=76119565

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/103636 WO2022160594A1 (zh) 2021-01-28 2021-06-30 半导体结构

Country Status (2)

Country Link
CN (1) CN112908994B (zh)
WO (1) WO2022160594A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117172188A (zh) * 2023-09-15 2023-12-05 合芯科技(苏州)有限公司 集成电路版图结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908994B (zh) * 2021-01-28 2023-05-26 长鑫存储技术有限公司 半导体结构
JP7454683B2 (ja) * 2021-01-28 2024-03-22 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造
CN117174694A (zh) * 2022-05-25 2023-12-05 长鑫存储技术有限公司 封装基板、电源噪声测试装置及电源噪声测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050121744A1 (en) * 2003-12-04 2005-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. High density MIM capacitor structure and fabrication process
US20060237726A1 (en) * 2005-04-25 2006-10-26 Renesas Technology Corp. Semiconductor device
US20120161217A1 (en) * 2010-12-27 2012-06-28 Jumpei Sato Semiconductor device
US20200013434A1 (en) * 2018-07-05 2020-01-09 Sandisk Technologies Llc Non-volatile memory with capacitors using metal under pads
CN110970387A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 半导体器件和形成半导体器件的方法
CN112908994A (zh) * 2021-01-28 2021-06-04 长鑫存储技术有限公司 半导体结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793365B2 (ja) * 1984-09-11 1995-10-09 株式会社東芝 半導体記憶装置およびその製造方法
KR100294449B1 (ko) * 1998-07-15 2001-07-12 윤종용 본딩패드하부에형성되는커패시터를구비한반도체집적회로장치
CN105575959B (zh) * 2014-11-21 2018-06-15 威盛电子股份有限公司 集成电路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050121744A1 (en) * 2003-12-04 2005-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. High density MIM capacitor structure and fabrication process
US20060237726A1 (en) * 2005-04-25 2006-10-26 Renesas Technology Corp. Semiconductor device
US20120161217A1 (en) * 2010-12-27 2012-06-28 Jumpei Sato Semiconductor device
US20200013434A1 (en) * 2018-07-05 2020-01-09 Sandisk Technologies Llc Non-volatile memory with capacitors using metal under pads
CN110970387A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 半导体器件和形成半导体器件的方法
CN112908994A (zh) * 2021-01-28 2021-06-04 长鑫存储技术有限公司 半导体结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117172188A (zh) * 2023-09-15 2023-12-05 合芯科技(苏州)有限公司 集成电路版图结构

Also Published As

Publication number Publication date
CN112908994B (zh) 2023-05-26
CN112908994A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
WO2022160594A1 (zh) 半导体结构
CN101894795B (zh) 具有多级电容器的集成电路系统及其制造方法
US7339225B2 (en) Capacitor structure
US20070268653A1 (en) High yield, high density on-chip capacitor design
US8304854B2 (en) Semiconductor integrated circuit chip, multilayer chip capacitor and semiconductor integrated circuit chip package
TWI761540B (zh) 分佈式ｌｃ濾波器結構
US6445564B1 (en) Power supply bypass capacitor circuit for reducing power supply noise and semiconductor integrated circuit device having the capacitor circuit
US20220223585A1 (en) Trench capacitor assembly for high capacitance density
WO2017215561A1 (zh) 指纹传感器及电子装置
TWI511257B (zh) 半導體元件之內連接結構
TW202221933A (zh) 電容器以及包含所述電容器的濾波器與重佈線層結構
US8466497B2 (en) Semiconductor integrated circuit chip and layout method for the same
US9431337B2 (en) Semiconductor device having an inner power supply plate structure
TWI707480B (zh) 電容結構
US8154847B2 (en) Capacitor structure
EP4064348A1 (en) Semiconductor structure
TWI692787B (zh) 電容器結構
US20080273286A1 (en) Guard ring device receiving different voltages for forming decoupling capacitor and semiconductor device having the same
TWI819776B (zh) 金屬氧化物金屬電容結構及其半導體裝置
US20220416011A1 (en) Capacitor structure
JP4175155B2 (ja) 半導体装置
US9076771B2 (en) Varactor that applies bias voltage to two through wafer vias to determine capacitance of depletion region capacitor formed between the two through wafer vias
TWI774364B (zh) 能夠朝向布局邊緣形成寄生電容的半導體電容陣列布局
TWI574389B (zh) 積體電路
TW202131459A (zh) 電子封裝件及其基板結構

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021893119

Country of ref document: EP

Effective date: 20220527

ENP Entry into the national phase

Ref document number: 2022543500

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE