WO2022157954A1 - 半導体素子メモリ装置 - Google Patents

半導体素子メモリ装置 Download PDF

Info

Publication number
WO2022157954A1
WO2022157954A1 PCT/JP2021/002368 JP2021002368W WO2022157954A1 WO 2022157954 A1 WO2022157954 A1 WO 2022157954A1 JP 2021002368 W JP2021002368 W JP 2021002368W WO 2022157954 A1 WO2022157954 A1 WO 2022157954A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
voltage
gate conductor
gate
conductor layer
Prior art date
Application number
PCT/JP2021/002368
Other languages
English (en)
French (fr)
Inventor
康司 作井
望 原田
Original Assignee
ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
康司 作井
望 原田
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニサンティス エレクトロニクス シンガポール プライベート リミテッド, 康司 作井, 望 原田 filed Critical ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
Priority to CN202180096312.5A priority Critical patent/CN117063234A/zh
Priority to KR1020237028681A priority patent/KR20230134575A/ko
Priority to JP2021525272A priority patent/JP7057036B1/ja
Priority to PCT/JP2021/002368 priority patent/WO2022157954A1/ja
Priority to TW111101484A priority patent/TWI807586B/zh
Publication of WO2022157954A1 publication Critical patent/WO2022157954A1/ja
Priority to US18/225,572 priority patent/US20230377634A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells

Definitions

  • the present invention relates to a columnar semiconductor memory device using semiconductor elements.
  • the channel In a normal planar MOS transistor, the channel extends horizontally along the upper surface of the semiconductor substrate. In contrast, the SGT channel extends in a direction perpendicular to the upper surface of the semiconductor substrate (see Patent Document 1 and Non-Patent Document 1, for example). For this reason, the SGT enables a higher density semiconductor device compared to a planar MOS transistor.
  • a DRAM Dynamic Random Access Memory
  • PCM Phase Change Memory
  • RRAM Resistive Random Access Memory
  • MRAM Magnetic-resistive Random Access Memory
  • Non-Patent Document 5 Magnetic-resistive Random Access Memory
  • the present application relates to a dynamic flash memory that does not have resistance change elements or capacitors and can be configured only with MOS transistors.
  • FIGS. 8(a) to 8(d) show the write operation of a DRAM memory cell composed of a single MOS transistor without the aforementioned capacitor
  • FIGS. 9(a) and 9(b) show the operation. Problems and the read operation are shown in FIGS. FIG. 8(a) shows a "1" write state.
  • the memory cell is formed on the SOI substrate 100, the source N + layer 103 is connected to the source line SL, the drain N + layer 104 is connected to the bit line BL, and the gate conductive layer 105 is connected to the word line SL.
  • WL is connected, it is composed of a floating body 102 of a MOS transistor 110, does not have a capacitor, and one MOS transistor 110 constitutes a DRAM memory cell.
  • the SiO 2 layer 101 of the SOI substrate is in contact directly below the floating body 102 .
  • the MOS transistor 110 is operated in the saturation region. That is, the electron channel 107 extending from the source N + layer 103 has a pinch-off point 108 and does not reach the drain N + layer 104 connected to the bit line.
  • both the bit line BL connected to the drain N + layer and the word line WL connected to the gate conductive layer 105 are set at a high voltage, and the MOS transistor 110 is turned on by setting the gate voltage to about half the drain voltage. In operation, the electric field strength is maximum at the pinch-off point 108 near the drain N + layer 104 .
  • a small portion of the very hot electrons jump over the gate oxide film 109 and reach the gate conductive layer 105 .
  • the holes 106 generated at the same time charge the floating body 102 . In this case, the generated holes contribute as increments of majority carriers because the floating body 102 is P-type Si.
  • the floating body 102 is filled with the generated holes 106, and when the voltage of the floating body 102 becomes higher than that of the source N + layer 103 by Vb or more, the generated holes are discharged to the source N + layer 103.
  • Vb is the built-in voltage of the PN junction between the source N + layer 103 and the floating body 102 of the P layer, which is approximately 0.7V.
  • FIG. 8B shows the floating body 102 saturated with the generated holes 106 .
  • FIG. 8(c) shows how the "1" write state is rewritten to the "0" write state.
  • the voltage of the bit line BL is negatively biased, and the PN junction between the drain N + layer 104 and the floating body 102 of the P layer is forward biased.
  • the holes 106 previously generated in the floating body 102 in the previous cycle flow to the drain N + layer 104 connected to the bit line BL.
  • two memory cells 110 FIG.
  • FIGS. 10(a) to (c) The read operation is shown in FIGS. 10(a) to (c), where FIG. 10(a) shows a "1" write state and FIG. 10(b) shows a "0" write state.
  • FIGS. 10(a) to (c) show a "1" write state
  • FIG. 10(b) shows a "0" write state.
  • Vb the floating body 102
  • the floating body 102 is pulled down to a negative bias when the word line returns to 0 V at the end of writing.
  • the negative bias becomes even deeper. Therefore, as shown in FIG. Therefore, it has been difficult to commercialize a DRAM memory cell that does not actually have a capacitor.
  • Critoloveanu “A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration,” Electron Device Letters, Vol. 35, No.2, pp. 179-181 (2012) T. Ohsawa, K. Fujita, T. Higashi, Y. Iwata, T. Kajiyama, Y. Asao, and K. Sunouchi: “Memory design using a one-transistor gain cell on SOI,” IEEE JSSC, vol.37, No.11, pp1510-1522 (2002). T. Shino, N. Kusunoki, T. Higashi, T. Ohsawa, K. Fujita, K. Hatsuda, N. Ikumi, F.
  • a columnar semiconductor memory cell includes: a semiconductor body on a substrate, standing vertically or extending horizontally with respect to the substrate; a first impurity layer and a second impurity layer at both ends of the semiconductor matrix; a first gate insulating layer surrounding part or all of a side surface of the semiconductor base body between the first impurity layer and the second impurity layer and in contact with or adjacent to the first impurity layer; , a second gate insulating layer surrounding part or all of a side surface of the semiconductor base, connected to the first gate insulating layer, and in contact with or close to the second impurity layer; a first gate conductor layer covering the first gate insulating layer; a second gate conductor layer covering the second gate insulating layer; the semiconductor matrix has a channel semiconductor layer covered with the first gate insulating layer and the second gate insulating layer; By controlling the voltage applied to the first gate conductor layer, the second gate conductor layer, the first impurity region, and the second
  • the first capacitive coupling and the second capacitive coupling set the voltage of the channel semiconductor layer to a second data retention voltage lower than the first data retention voltage
  • the voltage of the first gate conductor layer is changed from a first voltage to a second voltage higher than the first voltage, and the voltage of the second gate conductor layer is changed from a third voltage to the third voltage. a fourth voltage higher than the voltage of 3,
  • the voltage of the channel semiconductor layer is controlled to be higher than the first data retention voltage by the first capacitive coupling and the second capacitive coupling;
  • the voltage of the channel semiconductor layer is increased by a built-in voltage higher than the voltage of one or both of the first impurity layer and the second impurity layer, and the holes remaining in the group of holes extracting a group of holes from the inside of the channel semiconductor layer through one or both of the first impurity layer and the second impurity layer;
  • the first capacitive coupling and the second capacitive coupling cause the voltage of the channel semiconductor layer to be a second data retention voltage lower than the first data retention voltage; It is characterized by (Second invention
  • the channel semiconductor is controlled by using one or both of the first capacitive coupling and the second capacitive coupling depending on the voltage applied to the first impurity region and the second impurity region. preventing the formation of an inversion layer in the channel semiconductor layer during the first period during which the voltage of the layer is changed and part or all of the second period; It is characterized by (Third Invention)
  • the first gate capacitance between the first gate conductor layer and the channel semiconductor layer is the first gate capacitance between the second gate conductor layer and the channel semiconductor layer. formed to be larger than the gate capacitance of 2, It is characterized by (Fourth invention)
  • a columnar semiconductor memory device In a columnar semiconductor memory device according to the present invention, a plurality of columnar semiconductor memory cells according to any one of the first to fourth aspects of the present invention are arranged in a matrix to form a block, and all the cells in the block are erased during the memory erase operation. simultaneously performing the memory erase operation on the semiconductor base; It is characterized by (Fifth invention)
  • a columnar semiconductor memory device includes a block group in which a plurality of columnar semiconductor memory devices according to the fifth aspect of the present invention are arranged,
  • the first impurity layer is connected to a source line
  • the second impurity layer is connected to a bit line
  • one of the first gate conductor layer and the second gate conductor layer is a word line.
  • the other is connected to the first drive control line
  • the source line is connected between the semiconductor base bodies in the block;
  • any one of the above fifth and sixth inventions comprising a logical-physical conversion table that associates physical addresses and logical addresses of the blocks, and a controller circuit that manages the logical-physical conversion table,
  • a logical-physical conversion table that associates physical addresses and logical addresses of the blocks
  • a controller circuit that manages the logical-physical conversion table
  • One or both of the logical-to-physical conversion table and the controller circuit are outside the columnar semiconductor memory cell, It is characterized by (Seventh invention)
  • FIG. 1 is a structural diagram of a memory device having SGTs according to the first embodiment;
  • FIG. The gate capacitance of the first gate conductor layer 5a connected to the plate line PL of the memory device having the SGT according to the first embodiment is greater than the gate capacitance of the second gate conductor layer 5b connected to the word line WL.
  • FIG. 10 is a diagram for explaining the effect of increasing the .
  • FIG. 4 is a diagram for explaining a write operation mechanism of a memory device having SGTs according to the first embodiment;
  • FIG. 3 is a diagram for explaining an erase operation mechanism of a memory device having SGTs according to the first embodiment;
  • FIG. 3 is a diagram for explaining an erase operation mechanism of a memory device having SGTs according to the first embodiment;
  • FIG. 3 is a diagram for explaining an erase operation mechanism of a memory device having SGTs according to the first embodiment;
  • FIG. 10A is a circuit block diagram for explaining a block erase operation of a memory device having an SGT according to the second embodiment, and an application voltage diagram for performing block erase
  • FIG. 10A is a circuit block diagram for explaining a block erase operation of a memory device having an SGT according to the second embodiment, and an application voltage diagram for performing block erase
  • FIG. 12 is a circuit block diagram for explaining block rewrite operation and block erase operation of a memory device having SGTs according to the third embodiment
  • FIG. 12 is a circuit block diagram for explaining block rewrite operation and block erase operation of a memory device having SGTs according to the third embodiment
  • FIG. 12 is a circuit block diagram for explaining block rewrite operation and block erase operation of a memory device having SGTs according to the third embodiment
  • FIG. 10A is a circuit block diagram for explaining a block erase operation of a memory device having an SGT according to the second embodiment, and an application voltage diagram for performing block erase
  • FIG. 12 is a circuit block diagram for explaining block rewrite operation and
  • FIG. 12 is a circuit block diagram for explaining block rewrite operation and block erase operation of a memory device having SGTs according to the third embodiment
  • FIG. 12 is a circuit block diagram for explaining block rewrite operation and block erase operation of a memory device having SGTs according to the third embodiment
  • FIG. 10 is a diagram for explaining a write operation of a conventional DRAM memory cell that does not have a capacitor
  • FIG. 4 is a diagram for explaining operational problems of a conventional DRAM memory cell that does not have a capacitor
  • FIG. 2 illustrates a read operation of a DRAM memory cell without a conventional capacitor
  • dynamic flash memory a memory device using semiconductor elements (hereinafter referred to as dynamic flash memory) according to the present invention will be described with reference to the drawings.
  • FIG. 1 The structure and operation mechanism of the dynamic flash memory cell according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 5.
  • FIG. 2 The structure of a dynamic flash memory cell will be described with reference to FIG.
  • the gate capacitance of the first gate conductor layer 5a connected to the plate line PL becomes larger than the gate capacitance of the second gate conductor layer 5b connected to the word line WL.
  • a data write operation mechanism will be described with reference to FIG. 3
  • a data erase operation mechanism will be described with reference to FIG. 4
  • a data read operation mechanism will be described with reference to FIG.
  • FIG. 1 shows the structure of a dynamic flash memory cell according to a first embodiment of the invention.
  • a first gate insulating layer 4a (which is an example of the "first gate insulating layer” in the claims) and a second gate insulating layer 4b (the “first gate insulating layer” in the claims) surround the channel region 7. 2) is formed.
  • the first gate insulating layer 4a and the second gate insulating layer 4b are in contact with or close to the N.sup .+ layers 3a and 3b serving as the source and drain, respectively.
  • a first gate conductor layer 5a (which is an example of the "first gate conductor layer” in the scope of claims) and a second gate conductor layer 5a surround the first gate insulation layer 4a and the second gate insulation layer 4b.
  • a gate conductor layer 5b (which is an example of the "second gate conductor layer” in the claims) is formed respectively.
  • the first gate conductor layer 5a and the second gate conductor layer 5b are separated by an insulating layer 6 (which is an example of the "first insulating layer” in the claims).
  • a channel region 7 between the N + layers 3a and 3b is a first channel Si layer 7a (an example of a "first channel semiconductor layer” in the scope of claims) surrounded by a first gate insulating layer 4a.
  • a dynamic flash memory cell 10 is formed.
  • the N + layer 3a serving as the source is connected to the source line SL (an example of the "source line” in the scope of claims), and the N + layer 3b serving as the drain is connected to the bit line BL ("bit line" in the scope of claims).
  • the first gate conductor layer 5a is connected to the plate line PL which is the first drive control line (which is an example of the “first drive control line” in the scope of claims), the second are connected to word lines WL (one example of "word lines” in the claims).
  • the gate capacitance of the first gate conductor layer 5a to which the plate line PL is connected may be larger than the gate capacitance of the second gate conductor layer 5b to which the word line WL is connected. desirable.
  • the gate capacitance of the first gate conductor layer 5a connected to the plate line PL is made larger than the gate capacitance of the second gate conductor layer 5b connected to the word line WL.
  • the gate length of the first gate conductor layer 5a is made longer than the gate length of the second gate conductor layer 5b.
  • the gate length of the first gate conductor layer 5a is not made longer than the gate length of the second gate conductor layer 5b.
  • the thickness of the gate insulating film of the gate insulating layer 4a may be thinner than the thickness of the gate insulating film of the second gate insulating layer 4b.
  • the dielectric constant of the gate insulating film of the first gate insulating layer 4a is made higher than that of the gate insulating film of the second gate insulating layer 4b.
  • the gate capacitance of the first gate conductor layer 5a connected to the plate line PL is It may be larger than the gate capacitance of the second gate conductor layer 5b to which the word line WL is connected.
  • FIG. 2(a) shows a structural diagram of the dynamic flash memory cell according to the first embodiment of the present invention with only the main parts simplified.
  • a bit line BL, a word line WL, a plate line PL, and a source line SL are connected to the dynamic flash memory cell, and the potential state of the channel region 7 is determined by the voltage state thereof.
  • FIG.2(b) is a figure for demonstrating each capacity
  • the capacitance CFB of the channel region 7 is composed of the capacitance CWL between the gate conductor layer 5b connected to the word line WL and the channel region 7, and the capacitance CWL between the gate conductor layer 5a connected to the plate line PL and the channel region 7.
  • C PL >C WL ⁇ PL > ⁇ WL .
  • FIG. 2(c) is a diagram for explaining changes in the voltage VFB of the channel region 7 when the voltage VWL of the word line WL rises and then falls during read and write operations.
  • the voltage VFB of the channel region 7 and the potential difference ⁇ VFB between the low voltage state VFBL and the high voltage state VFBH is , below.
  • FIG. 3(a)-(d) show the write operation of the dynamic flash memory cell according to the first embodiment of the present invention.
  • FIG. 3(a) shows the mechanism of the write operation
  • FIG. 3(b) shows operation waveforms of the bit line BL, the source line SL, the plate line PL, the word line WL, and the channel region 7 which is the floating body FB.
  • Vss is applied to the bit line BL, source line SL and word line WL
  • V PLL is applied to the plate line PL.
  • Vss is 0V and V PLL is 2V.
  • word line WL rises from Vss to V WLH .
  • the threshold voltage for erasing "0" of the second N-channel MOS transistor is VtWL "0".
  • the voltage of the line WL rises, from Vss to Vt WL "0", the second capacitive coupling between the word line WL and the channel region 7 (an example of the "second capacitive coupling" in the scope of claims).
  • the voltage of the channel region 7 becomes V FB "0"+ ⁇ BL ⁇ V BLH + ⁇ WL ⁇ Vt WL "0".
  • an annular inversion layer 12b is formed in the channel region 7 on the inner circumference of the second gate conductor layer 5b, and the word line WL and the channel region 7 are separated from each other. block the capacitive coupling of 2.
  • FIG. 3A an annular inversion layer 12a is formed in the inner peripheral channel region 7 of the first gate conductor layer 5a connected to the plate line PL.
  • a pinch-off point 13 exists.
  • the first N-channel MOS transistor having the first gate conductor layer 5a operates in the linear region.
  • the second N-channel MOS transistor having the second gate conductor layer 12b connected to the word line WL operates in the saturation region.
  • there is no pinch-off point in channel region 7 on the inner periphery of second gate conductor layer 5b connected to word line WL and inversion layer 12b is formed on the entire inner periphery of gate conductor layer 5b.
  • the inversion layer 12b formed entirely on the inner periphery of the second gate conductor layer 5b connected to the word line WL is the substantial drain of the second N-channel MOS transistor having the second gate conductor layer 5b.
  • the channel region 7 between the first N-channel MOS transistor having the first gate conductor layer 5a and the second N-channel MOS transistor having the second gate conductor layer 5b, which are connected in series, has a second The electric field is maximum at the boundary region of 1 and the impact ionization phenomenon occurs in this region. Since this region is the region on the source side viewed from the second N-channel MOS transistor having the second gate conductor layer 5b connected to the word line WL, this phenomenon is called the source-side impact ionization phenomenon. Due to this source-side impact ionization phenomenon, electrons flow from the N + layer 3a connected to the source line SL toward the N + layer 3b connected to the bit line.
  • the generated hole group 9 (an example of the "hole group” in the claims) is the majority carrier in the channel region 7, and the channel region 7 is Charge to positive bias. Since the N + layer 3a connected to the source line SL is at 0V, the channel region 7 is at the built-in voltage Vb (approximately 0 V) of the PN junction between the N + layer 3a connected to the source line SL and the channel region 7. .7V). When channel region 7 is positively biased, the threshold voltages of the first N-channel MOS transistor and the second N-channel MOS transistor are lowered due to the substrate bias effect.
  • bit line BL drops from V BLH to Vss. Since the bit line BL and the channel region 7 are capacitively coupled, the final "1" write voltage V FB "1" of the channel region 7 is as follows.
  • VFB "1" Vb - ⁇ WL x VtWL "1" - ⁇ BL x VBLH (7)
  • the coupling ratio ⁇ BL between the bit line BL and the channel region 7 is also small.
  • FIG. 3(d) the threshold voltage of the second N-channel MOS transistor in the second channel region 7b connected to the word line WL is lowered.
  • a memory write operation (“memory (which is an example of a write operation), and is assigned to the logical storage data "1".
  • Electron-hole pairs may be generated by the impact ionization phenomenon in the third boundary region between the channel semiconductor layer 7b and the channel region 7 may be charged with the generated hole groups 9 .
  • FIG. 4A(a) shows the timing operation waveform diagram of the main nodes of the erase operation.
  • T0 to T12 represent times from the start to the end of the erasing operation.
  • FIG. 4A(b) shows a state in which the hole groups 9 generated by impact ionization in the previous cycle are stored in the channel region 7 at time T0 before the erasing operation.
  • the bit line BL and the source line SL go from Vss to high voltage states of V BLH and V SLH , respectively.
  • Vss is 0V, for example.
  • the plate line PL and the word line WL are set to the first voltage ( From V PLL (which is an example of the "first voltage” in the scope of claims) to V PLH (which is an example of the "second voltage” in the scope of claims), a third voltage ( From Vss (an example of a “third voltage” in the claims) to a fourth voltage (an example of a "fourth voltage” in the claims) VWLH , the high voltage state is reached, and the channel region 7 Inversion layer 12a (which is an example of the "inversion layer” in the scope of claims) on the inner periphery of the first gate conductor layer 5a to which the plate line PL is connected, and the second gate to which the word line WL is connected The inversion layer 12b on the inner circumference of the conductor layer 5b is not formed.
  • V BLH and V SLH correspond to the threshold voltages of the second N-channel MOS transistor on the word line WL side and the first N-channel MOS transistor on the plate line PL side as V tWL and V tPL respectively. Then, it is desirable that V BLH >V WLH +V tWL and V SLH >V PLH +V tPL . For example, if V tWL and V tPL are 0.5 V, V WLH and V PLH should be set to 3 V, and V BLH and V SLH should be set to 3.5 V or higher.
  • the plate line PL and the word line WL are set to the high voltage state of the second voltage V PLH and the fourth voltage V WLH , so that the floating channel region 7 is applied to the first capacitive coupling between the plate line PL and the channel region 7 (which is an example of the “first capacitive coupling” in the scope of claims) and the second capacitive coupling between the word line WL and the channel region 7 . It is pushed up by capacitive coupling. The voltage of the channel region 7 becomes a high voltage from V FB "1" in the "1" write state.
  • the voltages of the bit line BL and the source line SL are high voltages V BLH and V SLH , this is because the PN junction between the source N + layer 3a and the channel region 7, the drain N + layer 3b and the channel Since the PN junction with region 7 is in a reverse-biased state, boosting is possible.
  • the erase operation mechanism of FIG. 4A(a) will be described.
  • the voltages of the bit line BL and the source line SL change from the high voltages V BLH and V SLH to to Vss.
  • the PN junction between the source N + layer 3a and the channel region 7 and the PN junction between the drain N + layer 3b and the channel region 7 are forward biased as shown in FIG.
  • the remaining hole groups (an example of the "residual hole group" in the scope of claims) of the hole groups 9 in the channel region 7 are located in the source N + layer 3a and the drain N + layer 3b. ,Discharge.
  • the voltage V FB of the channel region 7 becomes the PN junction formed between the source N + layer 3 a and the P layer channel region 7 and the PN junction formed between the drain N + layer 3 b and the P layer channel region 7 . is the built-in voltage Vb.
  • the erase operation mechanism of FIG. 4A(a) will be described.
  • the voltages of the bit line BL and the source line SL rise from Vss to high voltages V BLH and V SLH .
  • the plate line PL and the word line WL are connected at times T11 to T12 in the third period (an example of the "third period" in the scope of claims).
  • the inversion layer 12 a on the plate line PL side and the word line side inversion layer 12 a on the word line side are formed in the channel region 7 .
  • the voltage V FB of the channel region 7 is effectively controlled by the first capacitive coupling between the plate line PL and the channel region 7 and the second capacitance between the word line WL and the channel region 7. Coupling goes from Vb to V FB "0". Therefore, the voltage difference ⁇ V FB between the "1" written state and the "0" erased state of the channel region 7 is expressed by the following equation.
  • VFB “1” Vb - ⁇ WL x VtWL “1” - ⁇ BL x VBLH (7)
  • V FB “0” Vb - ⁇ WL ⁇ V WLH - ⁇ PL ⁇ (V PLH - V PLL )
  • the sum of ⁇ WL and ⁇ PL is 0.8 or more, ⁇ V FB becomes large, and a sufficient margin can be obtained.
  • a large margin can be obtained between the "1" write state and the "0" erase state.
  • the erase operation mechanism of FIG. 4A(a) will be described.
  • the voltages of the bit line BL and the source line SL drop from V BLH to Vss and from V SLH to Vss respectively, and the erase operation ends.
  • the bit line BL and the source line SL slightly lower the voltage of the channel region 7 by capacitive coupling. Since it is equal to the increased amount, the increase and decrease of the voltages of the bit line BL and the source line SL are canceled out, and as a result, the voltage of the channel region 7 is not affected.
  • a memory erase operation (which is an example of a "second data retention voltage” in the scope of claims) using the voltage VFB “0" in the “0" erased state of the channel region 7 as a second data retention voltage (an example of a “second data retention voltage” in the scope of claims) (which is an example of the “memory erasing operation" in the scope of claims) is performed and assigned to the logical storage data "0".
  • FIG. 5A to 5C are diagrams for explaining the read operation of the dynamic flash memory cell according to the first embodiment of the present invention.
  • FIG. 5(a) when the channel region 7 is charged to the built-in voltage Vb (approximately 0.7V), a second N-channel having a second gate conductor layer 5b connected to the word line WL is formed.
  • the threshold voltage of the MOS transistor is lowered due to the substrate bias effect. This state is assigned to logical storage data "1".
  • FIG. 5(b) the memory block selected before writing is in the erased state "0" in advance, and the voltage VFB of the channel region 7 is VFB "0".
  • a write operation randomly stores a write state of "1".
  • logical storage data of logical "0" and “1” are created for the word line WL.
  • reading is performed by the sense amplifier using the level difference between the two threshold voltages for the word line WL.
  • the vertical length of the first gate conductor layer 5a connected to the plate line PL is made longer than the vertical length of the second gate conductor layer 5b connected to the word line WL, It is desirable that C PL >C WL .
  • simply adding the plate line PL reduces the capacitive coupling ratio (C WL /(C PL +C WL +C BL +C SL )) of the word line WL to the channel region 7 .
  • the potential variation ⁇ V FB of the channel region 7 of the floating body becomes small.
  • the voltage V PLL of the plate line PL may be a fixed voltage of 2 V, for example, in each operation mode other than selective erasing in the block erasing operation.
  • the dynamic flash memory operation described in this embodiment can be performed.
  • Circular, elliptical, and rectangular dynamic flash memory cells may also be mixed on the same chip.
  • a first gate insulating layer 4a and a second gate insulating layer 4b surrounding the entire side surface of the Si pillar 2 standing vertically on the substrate 1 are provided.
  • the dynamic flash memory device has been described by taking the SGT having the first gate conductor layer 5a and the second gate conductor layer 5b surrounding the entire second gate insulating layer 4b as an example.
  • the dynamic flash memory device may have any structure as long as it satisfies the condition that the hole groups 9 generated by the impact ionization phenomenon are retained in the channel region 7 .
  • the channel region 7 may have a floating body structure separated from the substrate 1 .
  • Non-Patent Document 10 GAA (Gate All Around: see, for example, Non-Patent Document 10 10) technology and Nanosheet technology (see, for example, Non-Patent Document 11), which is one of SGTs, the semiconductor matrix in the channel region is formed into the substrate 1
  • the dynamic flash memory operation described above is possible even if it is formed horizontally with respect to the
  • it may be a device structure using SOI (Silicon On Insulator) (for example, see Non-Patent Documents 7 to 10).
  • SOI Silicon On Insulator
  • the bottom of the channel region is in contact with the insulating layer of the SOI substrate, and another channel region is surrounded by a gate insulating layer and an element isolation insulating layer.
  • the channel region has a floating body structure.
  • the dynamic flash memory device provided by the present embodiment only needs to satisfy the condition that the channel region has a floating body structure. Also, even in a structure in which a Fin transistor (see, for example, Non-Patent Document 13) is formed on an SOI substrate, the dynamic flash operation can be performed if the channel region has a floating body structure.
  • a gate insulating layer, a gate conductor layer, or the like covers a channel or the like means “to cover”. It also includes the case of surrounding a part of the transistor like a transistor, and the case of overlapping a planar object like a planar transistor.
  • FIG. 4B An example of erase operation conditions is shown in FIG. 4B.
  • the hole group 9 in the channel region 7 can be removed from either or both of the N + layer 3a and the N + layer 3b, the source line SL, the plate line PL, and the bit line BL , the voltage applied to the word line WL may be changed.
  • the N + layer 3a serving as the source is connected to the source line SL
  • the N + layer 3b serving as the drain is connected to the bit line BL
  • the first gate conductor layer 5a is connected to the plate line PL
  • the second gate conductor layer 5b is connected to the word line. line WL, respectively.
  • the structure is characterized in that the gate capacitance of the first gate conductor layer 5a to which the plate line PL is connected is larger than the gate capacitance of the second gate conductor layer 5b to which the word line WL is connected. .
  • a first gate conductor layer and a second gate conductor layer are stacked vertically. Therefore, the structure is such that the gate capacitance of the first gate conductor layer 5a to which the plate line PL is connected is larger than the gate capacitance of the second gate conductor layer 5b to which the word line WL is connected.
  • it does not increase the memory cell area in plan view. As a result, high performance and high integration of dynamic flash memory cells can be realized at the same time.
  • the first gate conductor layer 5a to which the plate line PL is connected and the second gate electrode 5b to which the word line WL are connected and , change from a low voltage state to a high voltage state, and by capacitive coupling with the channel region 7, the PN junction between the source N + layer 3a and the channel region 7, the drain N + layer 3b and the channel region. 7 is forward-biased, the hole group 9 in the channel region 7 is discharged to the source N + layer 3a and the drain N + layer 3b.
  • FIG. 6A shows the memory block schematic selected for block erase.
  • Source lines SL 1 to SL 3 bit lines BL 1 to BL 3 , plate lines PL 1 to PL 3 and word lines WL 1 to WL 3 are connected to each memory cell.
  • FIG. 6B the source lines SL 1 -SL 3 , bit lines BL 1 -BL 3 , plate lines PL 1 -PL 3 , and word lines WL 1 -WL 3 of the memory block selected for block erasure.
  • the pulse waveform shown in FIG. 3(b) is input. A pulse waveform is not input to blocks that are not to be erased (recorded data retention blocks).
  • bit lines BL, source lines SL, plate lines PL, and word lines WL can be independently controlled for each block in order to perform block erasing independently for each block. .
  • FIGS. 7A to 7D are circuit block diagrams for explaining block rewrite and block erase operations of the dynamic flash memory cell of the third embodiment.
  • a controller circuit 33 (which is an example of the “controller circuit” in the scope of claims) and a logical/physical block address conversion lookup table circuit 32 (abbreviated as a logical-to-physical conversion table (in the scope of claims) )), which is an example of a "logical-to-physical conversion table”, always manages which physical block address in the dynamic flash memory corresponds to the data stored in the logical block address. This is because in dynamic flash memory, as with flash memory, block data rewriting requires constant management of the correspondence between logical block addresses and physical block addresses because blocks that have already been erased are used for rewriting. is.
  • the controller circuit 33 and logical-physical conversion table 32 may be provided within the chip of the dynamic flash memory, or may be provided outside the chip as shown in FIG. 7(a). Instructions from the logical-to-physical conversion table 32 are input to the block address decoder circuit 34, and the block to be rewritten and the block to be erased are blocks BLK00 to BLK33 (an example of "block” in the claims). is selected from
  • FIG. 7B An erasing operation accompanying rewriting of stored data will be specifically described with reference to FIGS. 7B to 7D.
  • blocks BLK01 and BLK13 are already erased blocks, and data are stored in other blocks.
  • controller circuit 33 issues an instruction to rewrite the data stored in the block BLK21.
  • controller circuit 33 refers to logical-to-physical conversion table 32 to find out which blocks are erased blocks.
  • the data not to be rewritten in the block BLK21 to be rewritten is copied to the erased block BLK01, and the page data related to the word line WL to be rewritten is newly written to the block BLK01.
  • FIG. 7D when the data copy from block BLK21 to block BLK01 and the writing of new data in block BLK01 are completed, the old stored data in block BLK21 is block-erased. Then, the physical block BLK01 is registered in the logical-physical conversion table 32 through the controller circuit 33.
  • block erasing is performed, but block erasing may be performed by simultaneously selecting at least one or more blocks.
  • flash memory operations similar to block rewriting and block erasing described with reference to FIGS. 7B to 7D are performed.
  • the controller circuit monitors and manages how many times each block has been rewritten.
  • a high electric field is applied to transfer electrons stored in a storage node through a tunnel oxide film. For this reason, the rewriting life of the tunnel oxide film is determined in specifications.
  • rewriting is performed at a much lower electric field than in flash memory. Therefore, in terms of reliability, it is not necessary to set limits on the number of rewrites for each block.
  • a cache memory (not shown) for temporarily storing data stored in blocks to be rewritten may be required.
  • the cache memory may be provided inside or outside the chip of the dynamic flash memory of this embodiment.
  • the logical-to-physical conversion table 32 or the cache memory may be composed of a memory cell array in which dynamic flash memory cells are made accessible at high speed.
  • a refresh operation may be performed for each block in order to retain the stored data in the block. In this case, since refresh is performed within the block of the physical address, block rewrite operation or block erase operation does not have to be performed.
  • the dynamic flash memory cell of the third embodiment is a volatile memory, it realizes block rewrite operation and block erase operation, which are conventionally available only in non-volatile flash memories, and thus achieves higher integration. possible memory cells.
  • a Si pillar is formed, but a semiconductor pillar made of a semiconductor material other than Si may be used. This also applies to other embodiments according to the present invention.
  • the logical-to-physical conversion tables of FIGS. 7A to 7D are provided outside the columnar semiconductor memory device chip, but they may be provided on-chip within the columnar semiconductor memory device. This also applies to other embodiments according to the present invention.
  • the memory elements of the logical-to-physical conversion tables in FIGS. 7A to 7D of the third embodiment may be configured with dynamic flash memories that can be accessed at high speed. This also applies to other embodiments according to the present invention.
  • a timer circuit may be provided for each of the blocks BLK00 to BLK33 in FIGS. 7A to 7D of the third embodiment, and each block may be refreshed according to instructions from the timer circuit. This also applies to other embodiments according to the present invention.
  • At least two or more blocks may be block-erased simultaneously. This also applies to other embodiments according to the present invention.
  • a semiconductor pillar is used as a channel. formed in the direction
  • the semiconductor pillars at both ends of these memory cells have a source line impurity layer corresponding to the source and a bit line impurity layer corresponding to the drain.
  • the vertical NAND flash memory circuit is one of the SGT circuits. Therefore, the present invention can also be applied to mixed circuits with NAND flash memory circuits.
  • Non-Patent Document 14 In addition, in writing “1”, electron-hole pairs are generated by impact ionization phenomenon using a GIDL (Gate Induced Drain Leakage) current referred to [Non-Patent Document 14], and the generated hole group The inside of the floating body FB may be filled. This also applies to other embodiments according to the present invention.
  • a dynamic flash memory which is a memory device using high-density and high-performance SGTs, can be obtained.
  • Dynamic flash memory cell 2 Si pillars 3a, 3b having conductivity type of P-type or i-type (intrinsic type): N + layer 7: Channel regions 4a, 4b: Gate insulating layers 5a, 5b: Gate conductor layer 6 : insulating layer for separating two gate conductor layers BL: bit line SL: source line PL: plate line WL: word line FB: Floating body CL11 to CL33 , CL0 to CL3: memory cells SL1 to SL3 , SL: source lines BL1 to BL3, BL0 to BL3: bit lines PL1 to PL3 , PL: plate lines WL1 to WL3 , WL: word line 35, BLK00 to BLK33: block 34: block address decoder circuit 33: controller circuit 32: logical-physical conversion table 110: DRAM memory cell without capacitor 100: SOI substrate 101: SiO 2 film of SOI substrate 102: Floating Body 103: Source N + layer 104: Drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

第１のゲート導体層と、第２のゲート導体層と、第１の不純物領域と、第２の不純物領域と、に印加する電圧を制御して、チャネル半導体層の内部に、インパクトイオン化現象、またはゲート誘起ドレインリーク電流により形成した正孔群を保持するデータ保持動作と、前記第１のゲート導体層と、前記第２のゲート導体層と、前記第３のゲート導体層と、前記第４のゲート導体層と、前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧を制御して、前記正孔群を前記チャネル半導体層の内部から除去し、さらにチャネル半導体層の電圧を、前記第１のゲート導体層と、前記第２のゲート導体層との、容量結合により、引き下げる、データ消去動作と、を行う柱状半導体メモリ装置である。

Description

半導体素子メモリ装置
　本発明は、半導体素子を用いた柱状半導体メモリ装置に関する。
　近年、ＬＳＩ（Large Scale Integration) 技術開発において、メモリ素子の高集積化と高性能化が求められている。
　通常のプレナー型ＭＯＳトランジスタでは、チャネルが半導体基板の上表面に沿う水平方向に延在する。これに対して、ＳＧＴのチャネルは、半導体基板の上表面に対して垂直な方向に延在する（例えば、特許文献１、非特許文献１を参照）。このため、ＳＧＴはプレナー型ＭＯＳトランジスタと比べ、半導体装置の高密度化が可能である。このＳＧＴを選択トランジスタとして用いて、キャパシタを接続したＤＲＡＭ（Dynamic Random Access Memory、例えば、非特許文献２を参照）、抵抗変化素子を接続したＰＣＭ（Phase Change Memory、例えば、非特許文献３を参照）、ＲＲＡＭ（Resistive Random Access Memory、例えば、非特許文献４を参照)、電流により磁気スピンの向きを変化させて抵抗を変化させるＭＲＡＭ（Magneto-resistive Random Access Memory、例えば、非特許文献５を参照）などの高集積化を行うことができる。また、キャパシタを有しない、１個のＭＯＳトランジスタで構成された、ＤＲＡＭメモリセル（非特許文献７を参照）などがある。本願は、抵抗変化素子やキャパシタを有しない、ＭＯＳトランジスタのみで構成可能な、ダイナミック フラッシュ メモリに関する。
　図８（ａ）～（ｄ）に、前述したキャパシタを有しない、１個のＭＯＳトランジスタで構成された、ＤＲＡＭメモリセルの書込み動作と、図９（ａ）と（ｂ）に、動作上の問題点と、図１０（ａ）～（ｃ）に、読出し動作を示す（非特許文献７～１０を参照）。図８（ａ）は、“１”書込み状態を示している。ここで、メモリセルは、ＳＯＩ基板１００に形成され、ソースＮ+層１０３にはソース線ＳＬが接続され、ドレインＮ+層１０４にはビット線ＢＬが接続され、ゲート導電層１０５にはワード線ＷＬが接続され、ＭＯＳトランジスタ１１０のフローティングボディ（Floating Body）１０２により構成され、キャパシタを有さず、ＭＯＳトランジスタ１１０が１個でＤＲＡＭのメモリセルが構成されている。なお、フローティングボディ１０２直下には、ＳＯＩ基板のＳｉＯ2層１０１が接している。このＭＯＳトランジスタ１１０、１個で構成されたメモリセルの“１”書込みを行う際には、ＭＯＳトランジスタ１１０を飽和領域で動作させる。すなわち、ソースＮ+層１０３から延びる電子のチャネル１０７には、ピンチオフ点１０８があり、ビット線が接続しているドレインＮ+層１０４までには、到達していない。このようにドレインＮ+層に接続されたビット線ＢＬとゲート導電層１０５に接続されたワード線ＷＬを共に高電圧にして、ゲート電圧をドレイン電圧の約１／２程度で、ＭＯＳトランジスタ１１０を動作させると、ドレインＮ+層１０４近傍のピンチオフ点１０８において、電界強度が最大となる。この結果、ソースＮ+層１０３からドレインＮ+層１０４に向かって流れる加速された電子は、Ｓｉの格子に衝突して、その時に失う運動エネルギーによって、電子・正孔対が生成される（インパクトイオン化現象）。発生した大部分の電子（図示せず）は、ドレインＮ+層１０４に到達する。また、ごく一部のとても熱い電子は、ゲート酸化膜１０９を飛び越えて、ゲート導電層１０５に到達する。そして、同時に発生した正孔１０６は、フローティングボディ１０２を充電する。この場合、発生した正孔は、フローティングボディ１０２がＰ型Ｓｉのため、多数キャリアの増分として、寄与する。フローティングボディ１０２は、生成された正孔１０６で満たされ、フローティングボディ１０２の電圧がソースＮ+層１０３よりもＶｂ以上に高くなると、さらに生成された正孔は、ソースＮ+層１０３に放電する。ここで、Ｖｂは、ソースＮ+層１０３とＰ層のフローティングボディ１０２との間のＰＮ接合のビルトイン電圧であり、約０．７Ｖである。図８（ｂ）には、生成された正孔１０６でフローティングボディ１０２が飽和充電された様子を示している。
　次に、図８（ｃ）を用いて、メモリセル１１０の“０”書込み動作を説明する。共通な選択ワード線ＷＬに対して、ランダムに“１”書込みのメモリセル１１０と“０”書込みのメモリセル１１０が存在する。図８（ｃ）では、“１”書込み状態から“０”書込み状態に書き換わる様子を示している。“０”書込み時には、ビット線ＢＬの電圧を負バイアスにして、ドレインＮ+層１０４とＰ層のフローティングボディ１０２との間のＰＮ接合を順バイアスにする。この結果、フローティングボディ１０２に予め前サイクルで生成された正孔１０６は、ビット線ＢＬに接続されたドレインＮ+層１０４に流れる。書込み動作が終了すると、生成された正孔１０６で満たされたメモリセル１１０（図８（ｂ））と、生成された正孔が吐き出されたメモリセル１１０（図８（ｃ））の２つのメモリセルの状態が得られる。正孔１０６で満たされたメモリセル１１０のフローティングボディ１０２の電位は、生成された正孔がいないフローティングボディ１０２よりも高くなる。したがって、“１”書込みのメモリセル１１０のしきい値電圧は、“０”書込みのメモリセル１１０のしきい値電圧よりも低くなる。その様子を図８（ｄ）に示している。
　次に、この１個のＭＯＳトランジスタ１１０で構成されたメモリセルの動作上の問題点を図９（ａ）と（ｂ）を用いて、説明する。図９（ａ）で示したように、フローティングボディの容量ＣFBは、ワード線の接続されたゲートとフローティングボディ間の容量ＣWLと、ソース線の接続されたソースＮ+層１０３とフローティングボディ１０２との間のＰＮ接合の接合容量CSLと、ビット線の接続されたドレインＮ+層１０４とフローティングボディ１０２との間のＰＮ接合の接合容量CBLとの総和で、
CFB = CWL + CBL + CSL　（１０）
で表される。また、ワード線の接続されたゲートとフローティングボディ間の容量結合比βWLは、
βWL＝ＣWL／（CWL + CBL + CSL）　（１１）
で表される。したがって、読出し時または書込み時にワード線電圧ＶWLが振幅すると、メモリセルの記憶ノード（接点）となるフローティングボディ１０２の電圧も、その影響を受ける。その様子を図９（ｂ）に示している。読出し時、または、書込み時にワード線電圧ＶWLが０ＶからＶWLHに上昇すると、フローティングボディ１０２の電圧ＶFBは、ワード線電圧が変化する前の初期状態の電圧ＶFB1からＶFB2へワード線との容量結合によって上昇する。その電圧変化量ΔＶFBは、
ΔＶFB ＝ ＶFB1 － ＶFB2
       ＝ βWL ×ＶWLH　（１２）
で表される。
ここで、式（１１）のβWLにおいて、ＣWLの寄与率が大きく、例えば、ＣWL：ＣBL：ＣSL＝８：１：１である。この場合、β＝０．８となる。ワード線が、例えば、書込み時の５Ｖから、書込み終了後に０Ｖになると、ワード線ＷＬとフローティングボディ１０２との容量結合によって、フローティングボディ１０２が、５Ｖ×βWL＝４Ｖも振幅ノイズを受ける。このため、書込み時のフローティングボディ１０２の“１”電位と“０”電位との電位差マージンを十分に取れない問題点があった。
　図１０（ａ）～（ｃ）に読出し動作を示しており、図１０（ａ）は、“１”書込み状態を、図１０（ｂ）は、“０”書込み状態を示している。しかし、実際には、“１”書込みでフローティングボディ１０２にＶｂが書き込まれていても、書込み終了でワード線が０Ｖに戻ると、フローティングボディ１０２は、負バイアスに引き下げられる。“０”が書かれる際には、さらに深く負バイアスになってしまうため、図１０（ｃ）に示すように、書込みの際に“１”と“０”との電位差マージンを十分に大きく出来ないため、実際にキャパシタを有しない、ＤＲＡＭメモリセルの製品化が困難な状況にあった。
特開平２－１８８９６６号公報 特開平３－１７１７６８号公報 特許第３９５７７７４号公報
Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991) H. Chung, H. Kim, H. Kim, K. Kim, S. Kim, K. Dong, J. Kim, Y.C. Oh, Y. Hwang, H. Hong, G. Jin, and C. Chung: "4F2 DRAM Cell with Vertical Pillar Transistor (VPT)," 2011 Proceeding of the European Solid-State Device Research Conference, (2011) H. S. Philip Wong, S. Raoux, S. Kim, Jiale Liang, J. R. Reifenberg, B. Rajendran, M. Asheghi and K. E. Goodson: "Phase Change Memory," Proceeding of IEEE, Vol.98, No 12, December, pp.2201-2227 (2010) T. Tsunoda, K. Kinoshita, H. Noshiro, Y. Yamazaki, T. Iizuka, Y. Ito, A. Takahashi, A. Okano, Y. Sato, T. Fukano, M. Aoki, and Y. Sugiyama: "Low Power and High Speed Switching of Ti-doped NiO ReRAM under the Unipolar Voltage Source of less than 3V," IEDM (2007) W. Kang, L. Zhang, J. Klein, Y. Zhang, D. Ravelosona, and W. Zhao: "Reconfigurable Codesign of STT-MRAM Under Process Variations in Deeply Scaled Technology," IEEE Transaction on Electron Devices, pp.1-9 (2015) M. G. Ertosum, K. Lim, C. Park, J. Oh, P. Kirsch, and K. C. Saraswat: "Novel Capacitorless Single-Transistor Charge-Trap DRAM (1T CT DRAM) Utilizing Electron," IEEE Electron Device Letter, Vol. 31, No.5, pp.405-407 (2010) J. Wan, L. Rojer, A. Zaslavsky, and S. Critoloveanu: "A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration," Electron Device Letters, Vol. 35, No.2, pp.179-181 (2012) T. Ohsawa, K. Fujita, T. Higashi, Y. Iwata, T. Kajiyama, Y. Asao, and K. Sunouchi: "Memory design using a one-transistor gain cell on SOI," IEEE JSSC, vol.37, No.11, pp1510-1522 (2002). T. Shino, N. Kusunoki, T. Higashi, T. Ohsawa, K. Fujita, K. Hatsuda, N. Ikumi, F. Matsuoka, Y. Kajitani, R. Fukuda, Y. Watanabe, Y. Minami, A. Sakamoto, J. Nishimura, H. Nakajima, M. Morikado, K. Inoh, T. Hamamoto, A. Nitayama: "Floating Body RAM Technology and its Scalability to 32nm Node and Beyond," IEEE IEDM (2006). E. Yoshida: "A Capacitorless 1T-DRAM Technology Using Gate-Induced Drain-Leakage (GIDL) Current for Low-Power and High-Speed Embedded Memory," IEEE IEDM (2006). J. Y. Song, W. Y. Choi, J. H. Park, J. D. Lee, and B-G. Park: "Design Optimization of Gate-All-Around (GAA) MOSFETs," IEEE Trans. Electron Devices, vol. 5, no. 3, pp.186-191, May 2006. N. Loubet, et al.: "Stacked Nanosheet Gate-All-Around Transistor to Enable Scaling Beyond FinFET," 2017 IEEE Symposium on VLSI Technology Digest of Technical Papers, T17-5, T230-T231, June 2017. H. Jiang, N. Xu, B. Chen, L. Zeng1, Y. He, G. Du, X. Liu and X. Zhang: "Experimental investigation of self-heating effect (SHE) in multiple-fin SOI FinFETs," Semicond. Sci. Technol. 29 (2014) 115021 (7pp). E. Yoshida, and T. Tanaka: "A Capacitorless 1T-DRAM Technology Using Gate-Induced Drain-Leakage (GIDL) Current for Low-Power and High-Speed Embedded Memory," IEEE Transactions on Electron Devices, Vol. 53, No. 4, pp. 692-69, Apr. 2006.
　ＳＧＴを用いたメモリ装置でキャパシタを無くした、１個のトランジス型のＤＲＡＭ（ゲインセル）では、ワード線とフローティング状態のＳＧＴのボディとの容量結合カップリングが大きく、データ読み出し時や書き込み時にワード線の電位を振幅させると、直接ＳＧＴボディへのノイズとして、伝達されてしまう問題点があった。この結果、誤読み出しや記憶データの誤った書き換えの問題を引き起こし、キャパシタを無くした１トランジス型のＤＲＡＭ（ゲインセル）の実用化が困難となっていた。
　上記の課題を解決するために、本発明に係る柱状半導体メモリセルは、
　基板上に、前記基板に対して、垂直方向に立つか、または水平方向に伸延する半導体母体と、
　前記半導体母体の両端にある第１の不純物層と、第２の不純物層と、
　前記第１の不純物層と前記第２の不純物層の間の前記半導体母体の側面の一部または全てを囲み、前記第１の不純物層に接するか、または、近接した第１のゲート絶縁層と、
　前記半導体母体の側面の一部または全てを囲み、前記第１のゲート絶縁層に繋がり、且つ前記第２の不純物層に接するか、または、近接した第２のゲート絶縁層と、
　前記第１のゲート絶縁層を覆う第１のゲート導体層と、
　前記第２のゲート絶縁層を覆う第２のゲート導体層と、
　前記半導体母体が前記第１のゲート絶縁層と、前記第２のゲート絶縁層とで覆われたチャネル半導体層をと、有し、
　前記第１のゲート導体層と、前記第２のゲート導体層と、前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧を制御して、前記チャネル半導体層の内部に、インパクトイオン化現象、またはゲート誘起ドレインリーク電流により生成した正孔群を保持し、
　書込み動作時に、前記チャネル半導体層の電圧を、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高い、第１のデータ保持電圧とし、
　前記第１のゲート導体層と前記チャネル半導体層との間の第１の容量結合と、前記第２のゲート導体層と前記チャネル半導体層との間の第２の容量結合とにより、前記チャネル半導体層の電圧を前記第１のデータ保持電圧よりも高い電圧に制御して、前記チャネル半導体層の電圧が、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高くなるまで、前記正孔群のうちの残存正孔群を前記チャネル半導体層の内部から、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方通して除去し、
　消去動作時に、前記第１の容量結合及び前記第２の容量結合により、前記チャネル半導体層の電圧を、前記第１のデータ保持電圧よりも低い、第２のデータ保持電圧とする、
　ことを特徴とする。（第１発明）
　上記第１発明において、
　前記消去動作時に、
　前記第１のゲート導体層の電圧を、第１の電圧から、前記第１の電圧よりも高い第２の電圧とし、前記第２のゲート導体層の電圧を、第３の電圧から、前記第３の電圧よりも高い第４の電圧とし、
　第１の期間において、前記第１の容量結合と前記第２の容量結合とにより、前記チャネル半導体層の電圧を前記第１のデータ保持電圧よりも高い電圧に制御し、
　第２の期間において、前記チャネル半導体層の電圧を、前記第１の不純物層と前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高くなるまで、前記正孔群のうちの残存正孔群を前記チャネル半導体層の内部から、前記第１の不純物層と、前記第２の不純物層の一方もしくは両方を通して抜きとり、
　第３の期間において、前記第１の容量結合と前記第２の容量結合とにより、前記チャネル半導体層の電圧を、前記第１のデータ保持電圧よりも低い、第２のデータ保持電圧とする、
　ことを特徴とする。（第２発明）
　上記第１発明において、前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧により前記第１の容量結合及び前記第２の容量結合の一方もしくは両方を用い、前記チャネル半導体層の電圧を変化させる前記第１の期間と、前記第２の期間の一部、又はすべての期間で、前記チャネル半導体層に反転層を形成させない、
　ことを特徴とする。（第３発明）
　上記第１発明において、前記第１のゲート導体層と、前記チャネル半導体層との間、の第１のゲート容量が、前記第２のゲート導体層と、前記チャネル半導体層との間、の第２のゲート容量よりも大きくなるように形成する、
　ことを特徴とする。（第４発明）
　本発明に係る柱状半導体メモリ装置は、上記第１乃至４発明のいずれかの柱状半導体メモリセルを複数個行列状に配列してブロックとし、前記メモリ消去動作の際に前記ブロック内の全ての前記半導体母体に対して、同時に前記メモリ消去動作を行う、
　ことを特徴とする。（第５発明）
　本発明に係る柱状半導体メモリ装置は、上記第５発明の柱状半導体メモリ装置を複数配置したブロック群を含み、
　前記第１の不純物層は、ソース線と接続し、前記第２の不純物層は、ビット線と接続し、前記第１のゲート導体層と前記第２のゲート導体層のうちの一方がワード線と接続すれば、他方が第１の駆動制御線と接続し、
　前記ソース線は、前記ブロック内の前記半導体母体間で繋がり、
　前記ソース線と、前記ビット線と、前記第１の駆動制御線と、前記ワード線とに印加する電圧により、前記ブロック群の中の選択した前記ブロックの全ての前記半導体母体にある前記残存正孔群を除去する前記消去動作を行う、
　ことを特徴とする。（第６発明）
　上記第５及び第６発明のいずれかにおいて、前記ブロックの物理アドレスと論理アドレスを対応させる論物変換テーブルと、前記論物変換テーブルを管理するコントローラ回路を備え、
前記論物変換テーブルと、前記コントローラ回路とが、片方、もしくは、両方が前記柱状半導体メモリセルの外部にある、
　ことを特徴とする。（第７発明）
第１実施形態に係るＳＧＴを有するメモリ装置の構造図である。 第１実施形態に係るＳＧＴを有するメモリ装置のプレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるようにした場合の効果を説明する図である。 第１実施形態に係るＳＧＴを有するメモリ装置の書込み動作メカニズムを説明するための図である。 第１実施形態に係るＳＧＴを有するメモリ装置の消去動作メカニズムを説明するための図である。 第１実施形態に係るＳＧＴを有するメモリ装置の消去動作メカニズムを説明するための図である。 第１実施形態に係るＳＧＴを有するメモリ装置の読出し動作メカニズムを説明するための図である。 第２実施形態に係るＳＧＴを有するメモリ装置のブロック消去動作を説明するための回路ブロック図とブロック消去を行うための印加電圧図である。 第２実施形態に係るＳＧＴを有するメモリ装置のブロック消去動作を説明するための回路ブロック図とブロック消去を行うための印加電圧図である。 第３実施形態に係るＳＧＴを有するメモリ装置のブロック書き換え動作とブロック消去動作を説明するための回路ブロック図である。 第３実施形態に係るＳＧＴを有するメモリ装置のブロック書き換え動作とブロック消去動作を説明するための回路ブロック図である。 第３実施形態に係るＳＧＴを有するメモリ装置のブロック書き換え動作とブロック消去動作を説明するための回路ブロック図である。 第３実施形態に係るＳＧＴを有するメモリ装置のブロック書き換え動作とブロック消去動作を説明するための回路ブロック図である。 従来例のキャパシタを有しない、ＤＲＡＭメモリセルの書込み動作を説明するための図である。 従来例のキャパシタを有しない、ＤＲＡＭメモリセルの動作上の問題点を説明するための図である。 従来例のキャパシタを有しない、ＤＲＡＭメモリセルの読出し動作を示す図である。
　以下、本発明に係る、半導体素子を用いたメモリ装置（以後、ダイナミック フラッシュ メモリと呼ぶ）の実施形態について、図面を参照しながら説明する。
（第１実施形態）
　図１～図５を用いて、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの構造と動作メカニズムを説明する。図１を用いて、ダイナミック フラッシュ メモリセルの構造を説明する。そして、図２を用いて、プレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるようにした場合の効果を説明する。そして、図３を用いてデータ書込み動作メカニズムを、図４を用いてデータ消去動作メカニズムを、図５を用いてデータ読出し動作メカニズムを説明する。
　図１に、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの構造を示す。基板１（特許請求の範囲の「基板」の一例である）上に形成した、Ｐ型又はｉ型（真性型）の導電型を有するシリコン半導体柱２（以下、シリコン半導体柱を「Ｓｉ柱」と称する。）（特許請求の範囲の「半導体母体」の一例である）内の上下の位置に、一方がソースとなる場合に、他方がドレインとなるＮ+層３ａ、３ｂ（以下、ドナー不純物を高濃度で含む半導体領域を「Ｎ+層」と称する。）（特許請求の範囲の「第１の不純物層」、「第２の不純物層」の一例である）が形成されている。このソース、ドレインとなるＮ+層３ａ、３ｂ間のＳｉ柱２の部分がチャネル領域７（特許請求の範囲の「チャネル半導体層」の一例である）となる。このチャネル領域７を囲むように第１のゲート絶縁層４ａ（特許請求の範囲の「第１のゲート絶縁層」の一例である）、第２のゲート絶縁層４ｂ（特許請求の範囲の「第２のゲート絶縁層」の一例である）が形成されている。この第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂは、このソース、ドレインとなるＮ+層３ａ、３ｂに、それぞれ接する、または近接している。この第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂを囲むように第１のゲート導体層５ａ（特許請求の範囲の「第１のゲート導体層」の一例である）、第２のゲート導体層５ｂ（特許請求の範囲の「第２のゲート導体層」の一例である）がそれぞれ形成されている。そして、第１のゲート導体層５ａ、第２のゲート導体層５ｂは絶縁層６（特許請求の範囲の「第１の絶縁層」の一例である）により分離されている。そして、Ｎ+層３ａ、３ｂ間のチャネル領域７は、第１のゲート絶縁層４ａで囲まれた第１のチャネルＳｉ層７ａ（特許請求の範囲の「第１のチャネル半導体層」の一例である）と、第２のゲート絶縁層４ｂで囲まれた第２のチャネルＳｉ層７ｂ（特許請求の範囲の「第２のチャネル半導体層」の一例である）と、よりなる。これによりソース、ドレインとなるＮ+層３ａ、３ｂ、チャネル領域７、第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂ、第１のゲート導体層５ａ、第２のゲート導体層５ｂからなるダイナミック フラッシュ メモリセル１０が形成される。そして、ソースとなるＮ+層３ａはソース線ＳＬ（特許請求の範囲の「ソース線」の一例である）に、ドレインとなるＮ+層３ｂはビット線ＢＬ（特許請求の範囲の「ビット線」の一例である）に、第１のゲート導体層５ａは第１の駆動制御線（特許請求の範囲の「第１の駆動制御線」の一例である）であるプレート線ＰＬに、第２のゲート導体層５ｂはワード線ＷＬ（特許請求の範囲の「ワード線」の一例である）に、それぞれ接続している。プレート線ＰＬが接続された、第１のゲート導体層５ａのゲート容量は、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるような構造を有することが望ましい。
　なお、図１では、プレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるように第１のゲート導体層５ａのゲート長を、第２のゲート導体層５ｂのゲート長よりも長くしている。しかし、その他にも、第１のゲート導体層５ａのゲート長を、第２のゲート導体層５ｂのゲート長よりも長くせずに、それぞれのゲート絶縁層の膜厚を変えて、第１のゲート絶縁層４ａのゲート絶縁膜の膜厚を、第２のゲート絶縁層４ｂのゲート絶縁膜の膜厚よりも薄くしてもよい。また、それぞれのゲート絶縁層の材料の誘電率を変えて、第１のゲート絶縁層４ａのゲート絶縁膜の誘電率を、第２のゲート絶縁層４ｂのゲート絶縁膜の誘電率よりも高くしてもよい。また、ゲート導体層５ａ、５ｂの長さ、ゲート絶縁層４ａ、４ｂの膜厚、誘電率のいずれかを組み合わせて、プレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくしてもよい。
　図２（ａ）～（ｃ）は、プレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるようにした場合の効果を説明する図である。
　図２（ａ）は、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの構造図を主要部分のみを簡略化して示している。ダイナミック フラッシュ メモリセルには、ビット線ＢＬ、ワード線ＷＬ、プレート線ＰＬ、ソース線ＳＬが接続されており、その電圧状態によって、チャネル領域７の電位状態が決まる。
　図２（ｂ）は、それぞれの容量関係を説明するための図である。チャネル領域７の容量ＣFBは、ワード線ＷＬの接続されたゲート導体層５ｂとチャネル領域７間の容量ＣWLと、プレート線ＰＬの接続されたゲート導体層５ａとチャネル領域７間の容量ＣPLと、ソース線ＳＬの接続されたソースＮ+層３ａとチャネル領域７との間のＰＮ接合の接合容量CSLと、ビット線ＢＬの接続されたドレインＮ+層３ｂとチャネル領域７との間のＰＮ接合の接合容量CBLとの総和で、
CFB = CWL + CPL + CBL + CSL　（１）
で表される。
したがって、ワード線ＷＬとチャネル領域７間のカップリング率βWL、プレート線ＰＬとチャネル領域７間のカップリング率βPL、ビット線ＢＬとチャネル領域７間のカップリング率βBL、ソース線ＳＬとチャネル領域７間のカップリング率βSLは、以下でそれぞれ表される。
βWL＝ ＣWL / (ＣWL + CPL＋ ＣBL ＋ ＣSL)　（２）
βPL＝ ＣPL / (ＣWL + CPL＋ ＣBL ＋ ＣSL)　（３）
βBL＝ ＣBL / (ＣWL + CPL＋ ＣBL ＋ ＣSL)　（４）
βSL＝ ＣSL / (ＣWL + CPL＋ ＣBL ＋ ＣSL)　（５）
ここで、ＣPL ＞ＣWL であるため、βPL＞βWLとなる。
　図２（ｃ）は、ワード線ＷＬの電圧ＶWLが、読出し動作と書込み動作で、上昇し、その後に下降する時のチャネル領域７の電圧ＶFBの変化を説明するための図である。ここで、ワード線ＷＬの電圧ＶWLが、０Ｖから高電圧状態ＶWLHに上がった時に、チャネル領域７の電圧ＶFBが、低電圧状態ＶFBLから高出圧状態ＶFBHの電位差ΔＶFBは、以下となる。
ΔＶFB＝ＶFBH－ＶFBL
　　　　＝βWL×ＶWLH　（６）
ワード線ＷＬとチャネル領域７間のカップリング率βWLが小さく、プレート線ＰＬとチャネル領域７間のカップリング率βPLが大きいため、ΔＶFBは、小さく、ワード線ＷＬの電圧ＶWLが、読出し動作と書込み動作で、上下しても、チャネル領域７の電圧ＶFBは、殆ど変化しない。
　図３（ａ）～（ｄ）に、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの書込み動作を示す。図３（ａ）に書込み動作のメカニズム、図３（ｂ）にビット線ＢＬ、ソース線ＳＬ、プレート線ＰＬ、ワード線ＷＬと、フローティングボディＦＢとなっているチャネル領域７の動作波形を示す。時刻Ｔ０で、ダイナミック フラッシュ メモリセルは、“０”消去状態にあり、チャネル領域７の電圧は、ＶFB“０”となっている。また、ビット線ＢＬ、ソース線ＳＬ、ワード線ＷＬには、Ｖｓｓが、プレート線ＰＬには、ＶPLLが印加している。ここで、例えば、Ｖｓｓは０Ｖで、ＶPLLは、２Ｖである。次に時刻Ｔ１～Ｔ２で、ビット線ＢＬがＶｓｓからＶBLHへと上がると、例えば、Ｖｓｓが０Ｖの場合、チャネル領域７の電圧は、ビット線ＢＬとチャネル領域７との容量結合により、ＶFB“０”＋βBL×ＶBLHとなる。
　引き続き、図３（ａ）と（ｂ）を用いて、ダイナミック フラッシュ メモリセルの書込み動作を説明する。時刻Ｔ３～Ｔ４で、ワード線ＷＬがＶｓｓからＶWLHへと上がる。これにより、ワード線ＷＬの接続された第２のゲート導体層５ｂがチャネル領域７を取り囲む第２のＮチャネルＭＯＳトランジスタの“０”消去のしきい値電圧をＶｔWL“０”とすると、ワード線ＷＬの電圧上昇に伴い、ＶｓｓからＶｔWL“０”までは、ワード線ＷＬとチャネル領域７との第２の容量結合（特許請求の範囲の「第２の容量結合」の一例である）により、チャネル領域７の電圧は、ＶFB“０”＋βBL×ＶBLH＋βWL×ＶｔWL“０”となる。ワード線ＷＬの電圧がＶｔWL“０”以上に上昇すると、第２のゲート導体層５ｂの内周のチャネル領域７に環状の反転層１２ｂが形成され、ワード線ＷＬとチャネル領域７との第２の容量結合を遮る。
　引き続き、図３（ａ）と（ｂ）を用いて、ダイナミック フラッシュ メモリセルの書込み動作を説明する。時刻Ｔ３～Ｔ４で、プレート線ＰＬの接続された第１のゲート導体層５ａに、例えば、ＶPLL＝２Ｖを固定入力し、ワード線ＷＬの接続された第２のゲート導体層５ｂに、例えば、ＶWLH＝４Ｖまで上がる。その結果、図３（ａ）で示したように、プレート線ＰＬの接続された第１のゲート導体層５ａの内周のチャネル領域７に環状の反転層１２ａが形成され、その反転層１２ａには、ピンチオフ点１３が存在する。この結果、第１のゲート導体層５ａを有する第１のＮチャネルＭＯＳトランジスタは線形領域で動作する。一方、ワード線ＷＬの接続された第２のゲート導体層１２ｂを有する第２のＮチャネルＭＯＳトランジスタは飽和領域で動作する。この結果、ワード線ＷＬの接続された第２のゲート導体層５ｂの内周のチャネル領域７にピンチオフ点は存在せずにゲート導体層５ｂの内周全面に反転層１２ｂが形成される。このワード線ＷＬの接続された第２のゲート導体層５ｂの内周に全面に形成された反転層１２ｂは、第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタの実質的なドレインとして働く。この結果、直列接続された第１のゲート導体層５ａを有する第１のＮチャネルＭＯＳトランジスタと、第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタとの間のチャネル領域７の第１の境界領域で電界は最大となり、この領域でインパクトイオン化現象が生じる。この領域は、ワード線ＷＬの接続された第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタから見たソース側の領域であるため、この現象をソース側インパクトイオン化現象と呼ぶ。このソース側インパクトイオン化現象により、ソース線ＳＬの接続されたＮ+層３ａからビット線の接続されたＮ+層３ｂに向かって電子が流れる。加速された電子が格子Ｓｉ原子に衝突し、その運動エネルギーによって、電子・正孔対が生成される。生成された電子の一部は、第１のゲート導体層５ａと第２のゲート導体層５ｂに流れるが、大半はビット線ＢＬの接続されたＮ+層３ｂに流れる（図示せず）。
　そして、図３（ｃ）に示すように、生成された正孔群９（特許請求の範囲の「正孔群」の一例である）は、チャネル領域７の多数キャリアであり、チャネル領域７を正バイアスに充電する。ソース線ＳＬの接続されたＮ+層３ａは、０Ｖであるため、チャネル領域７はソース線ＳＬの接続されたＮ+層３ａとチャネル領域７との間のＰＮ接合のビルトイン電圧Ｖｂ（約０．７Ｖ）まで充電される。チャネル領域７が正バイアスに充電されると、第１のＮチャネルＭＯＳトランジスタと第２のＮチャネルＭＯＳトランジスタのしきい値電圧は、基板バイアス効果によって、低くなる。
　引き続き、図３（ｂ）を用いて、ダイナミック フラッシュ メモリセルの書込み動作を説明する。時刻Ｔ６～Ｔ７で、ワード線ＷＬの電圧がＶWLHからＶｓｓに低下する。その際にワード線ＷＬとチャネル領域７とは、第２の容量結合をするが、ワード線ＷＬの電圧ＶWLHが、チャネル領域７の電圧がＶｂの時の、第２のＮチャネルＭＯＳトランジスタのしきい値電圧ＶｔWL“１”以下になるまでは、反転層１２ｂが、この第２の容量結合を遮る。したがって、ワード線ＷＬとチャネル領域７との、実質的な容量結合は、ワード線ＷＬがＶｔWL“１”以下になり、Ｖｓｓまで下降する時のみである。この結果、チャネル領域７の電圧は、Ｖｂ－βWL×ＶｔWL“１”となる。ここで、ＶｔWL“１”は、前記ＶｔWL“０”よりも低く、βWL×ＶｔWL“１”は小さい。
　引き続き、図３（ｂ）を用いて、ダイナミック フラッシュ メモリセルの書込み動作を説明する。時刻Ｔ８～Ｔ９で、ビット線ＢＬが、ＶBLHからＶｓｓへと低下する。ビット線ＢＬとチャネル領域７とは、容量結合しているため、最終的にチャネル領域７の“１”書込み電圧ＶFB“１”は、以下のようになる。
ＶFB“１”＝Ｖｂ－βWL×ＶｔWL“１”－βBL×ＶBLH　　　　　（７）
　ここで、ビット線ＢＬとチャネル領域７とのカップリング比βBLも小さい。これにより、図３（ｄ）で示すように、ワード線ＷＬの接続された第２のチャネル領域７ｂの第２のＮチャネルＭＯＳトランジスタのしきい値電圧は、低くなる。このチャネル領域７の“１”書込み状態を第１のデータ保持電圧（特許請求の範囲の「第１のデータ保持電圧」の一例である）とする、メモリ書込み動作（特許請求の範囲の「メモリ書込み動作」の一例である）を行い、論理記憶データ“１”に割り当てる。
　なお、書込み動作時に、第１の境界領域に替えて、第１の不純物層３ａと第１のチャネル半導体層７ａとの間の第２の境界領域、または、第２の不純物層３ｂと第２のチャネル半導体層７ｂとの間の第３の境界領域において、インパクトイオン化現象で、電子・正孔対を発生させ、発生した正孔群９でチャネル領域７を充電しても良い。
　図４Ａ（ａ）～図４Ｂ（ｅ）を用いて、消去動作メカニズムを説明する。Ｎ+層３ａ、３ｂ間のチャネル領域７は、電気的に基板から分離され、フローティングボディとなっている。図４Ａ（ａ）は、消去動作の主要ノードのタイミング動作波形図を示している。図４Ａ（ａ）において、Ｔ０～Ｔ１２は、消去動作開始から終了までの時刻を表している。図４Ａ（ｂ）に消去動作前の時刻Ｔ０に、前のサイクルでインパクトイオン化により生成された正孔群９がチャネル領域７に蓄えられている状態を示す。そして、時刻Ｔ１～Ｔ２において、ビット線ＢＬとソース線ＳＬとが、それぞれＶｓｓからＶBLHとＶSLHの高電圧状態になる。ここで、Ｖｓｓは、例えば、０Ｖである。この動作は、次の第１の期間（特許請求の範囲の「第１の期間」の一例である）の時刻Ｔ３～Ｔ４で、プレート線ＰＬとワード線ＷＬとが、それぞれ第１の電圧（特許請求の範囲の「第１の電圧」の一例である）ＶPLLから第２の電圧（特許請求の範囲の「第２の電圧」の一例である）ＶPLHと、第３の電圧（特許請求の範囲の「第３の電圧」の一例である）Ｖｓｓから第４の電圧（特許請求の範囲の「第４の電圧」の一例である）ＶWLHと高電圧状態になり、チャネル領域７にプレート線ＰＬの接続された第１のゲート導体層５ａの内周の反転層１２ａ（特許請求の範囲の「反転層」の一例である）と、ワード線ＷＬの接続された第２のゲート導体層５ｂの内周の反転層１２ｂとを、形成させない。したがって、ＶBLHとＶSLHの電圧は、ワード線ＷＬ側の第２のＮチャネルＭＯＳトランジスタとプレート線ＰＬ側の第１のＮチャネルＭＯＳトランジスタのしきい値電圧を、それぞれＶtWLとＶtPLとした場合、ＶBLH＞ＶWLH＋ＶtWL、ＶSLH＞ＶPLH＋ＶtPLであることが望ましい。例えば、ＶtWLとＶtPLが０．５Ｖの場合、ＶWLHとＶPLHは、３Ｖに設定して、ＶBLHとＶSLHは、３．５Ｖ以上に設定すれば良い。
　引き続き、図４Ａ（ａ）の消去動作メカニズムを説明する。第１の期間の時刻Ｔ３～Ｔ４で、プレート線ＰＬとワード線ＷＬとが、第２の電圧ＶPLHと第４の電圧ＶWLHの高電圧状態になるのに伴い、フローティング状態のチャネル領域７の電圧が、プレート線ＰＬとチャネル領域７との第１の容量結合（特許請求の範囲の「第１の容量結合」の一例である）と、ワード線ＷＬとチャネル領域７との第２の容量結合とによって、押し上げられる。チャネル領域７の電圧は、“１”書込み状態のＶFB“１”から高電圧になる。これは、ビット線ＢＬとソース線ＳＬの電圧が、ＶBLHとＶSLHと高電圧であるため、ソースＮ+層３ａとチャネル領域７との間のＰＮ接合と、ドレインＮ+層３ｂとチャネル領域７との間のＰＮ接合が逆バイアス状態であるため、昇圧することが可能である。
　引き続き、図４Ａ（ａ）の消去動作メカニズムを説明する。次に第２の期間（特許請求の範囲の「第２の期間」の一例である）の時刻Ｔ５～Ｔ６で、ビット線ＢＬとソース線ＳＬの電圧が、高電圧のＶBLHとＶSLHからＶｓｓへと低下する。この結果、ソースＮ+層３ａとチャネル領域７との間のＰＮ接合と、ドレインＮ+層３ｂとチャネル領域７との間のＰＮ接合は、図４Ａ（ｃ）に示すように、順バイアス状態となり、チャネル領域７の正孔群９のうちの残存正孔群（特許請求の範囲の「残存正孔群」の一例である）は、ソースＮ+層３ａと、ドレインＮ+層３ｂとに、排出する。その結果、チャネル領域７の電圧ＶFBは、ソースＮ+層３ａとＰ層のチャネル領域７とが形成するＰＮ接合と、ドレインＮ+層３ｂとＰ層のチャネル領域７とが形成するＰＮ接合のビルトイン電圧Ｖｂとなる。
　引き続き、図４Ａ（ａ）の消去動作メカニズムを説明する。次に時刻Ｔ７～Ｔ８で、ビット線ＢＬとソース線ＳＬの電圧が、Ｖｓｓから高電圧のＶBLHとＶSLHへと上昇する。この施策によって、図４Ｂ（ｄ）に示すように、第３の期間（特許請求の範囲の「第３の期間」の一例である）の時刻Ｔ１１～Ｔ１２で、プレート線ＰＬとワード線ＷＬを第２の電圧ＶPLHと第４の電圧ＶWLHからそれぞれ第１の電圧ＶPLLと第３の電圧Ｖｓｓに下降する際に、チャネル領域７にプレート線ＰＬ側の反転層１２ａとワード線側の反転層１２ｂを形成させずに、効率良く、チャネル領域７の電圧ＶFBは、プレート線ＰＬとチャネル領域７との第１の容量結合と、ワード線ＷＬとチャネル領域７との第２の容量結合によって、ＶｂからＶFB“０”となる。したがって、“１”書込み状態と“０”消去状態のチャネル領域７の電圧差ΔＶFBは、以下の式で表される。

ＶFB“１”＝Ｖｂ－βWL×ＶｔWL“１”－βBL×ＶBLH　　（７）
ＶFB“０”＝Ｖｂ－βWL×ＶWLH－βPL×（ＶPLH－ＶPLL）　（８）
ΔＶFB＝ＶFB“１”－ＶFB“０”
　　　　＝βWL×ＶWLH＋βPL×（ＶPLH－ＶPLL）
　　　　　－βWL×ＶｔWL“１”－βBL×ＶBLH　　　　　　（９）
ここで、βWLとβPLとの和は、０．８以上あり、ΔＶFBは、大きくなり、十分にマージンが取れる。その結果、図４Ｂ（ｅ）に示すように、“１”書込み状態と“０”消去状態とで、マージンを大きく取れる。
　引き続き、図４Ａ（ａ）の消去動作メカニズムを説明する。次に第３の期間の時刻Ｔ１１～Ｔ１２で、ビット線ＢＬとソース線ＳＬの電圧が、ＶBLHからVｓｓへ、ＶSLHからＶｓｓへとそれぞれ下降して、消去動作が終了する。その際、ビット線ＢＬとソース線ＳＬとが、チャネル領域７の電圧を容量結合で若干引き下げるが、時刻Ｔ７～Ｔ８にビット線ＢＬとソース線ＳＬとが、チャネル領域７の電圧を容量結合で引き上げていた分と同等であるため、ビット線ＢＬとソース線ＳＬの電圧の上げ下げは相殺され、結果的にチャネル領域７の電圧に影響を与えない。このチャネル領域７の“０”消去状態の電圧ＶFB“０”を第２のデータ保持電圧（特許請求の範囲の「第２のデータ保持電圧」の一例である）とする、メモリ消去動作（特許請求の範囲の「メモリ消去動作」の一例である）を行い、論理記憶データ“０”に割り当てる。
　図５（ａ）～（ｃ）は、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの読出し動作を説明するための図である。図５（ａ）に示すように、チャネル領域７がビルトイン電圧Ｖｂ（約０．７Ｖ）まで充電されると、ワード線ＷＬの接続された第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタのしきい値電圧が基板バイアス効果によって、低下する。この状態を論理記憶データ“１”に割り当てる。図５（ｂ）に示すように、書込みを行う前に選択するメモリブロックは、予め消去状態“０”になっており、チャネル領域７の電圧ＶFBはＶFB“０”となっている。書込み動作によってランダムに書込み状態“１”が記憶される。この結果、ワード線ＷＬに対して、論理“０”と“１”の論理記憶データが作成される。図５（ｃ）に示すように、このワード線ＷＬに対する２つのしきい値電圧の高低差を利用して、センスアンプで読出しが行われる。
　なお、図１において、プレート線ＰＬの接続する第１のゲート導体層５ａの垂直方向の長さを、ワード線ＷＬの接続する第２のゲート導体層５ｂの垂直方向の長さより更に長くし、CPL＞CWLとすることが、望ましい。しかし、プレート線ＰＬを付加することだけで、ワード線WLのチャネル領域７に対する、容量結合のカップリング比（CWL/(CPL＋CWL＋CBL＋CSL)）が小さくなる。その結果、フローティングボディのチャネル領域７の電位変動ΔＶFBは、小さくなる。
　また、プレート線ＰＬの電圧ＶPLLは、ブロック消去動作で選択消去される以外の各動作モードでは、例えば、２Ｖの固定電圧を印加しても良い。
　また、図１において、Ｓｉ柱２の断面形状は、円形状、楕円状、長方形状であっても、本実施形態で説明したダイナミック フラッシュ メモリ動作ができる。また、同一チップ上に、円形状、楕円状、長方形状のダイナミック フラッシュ メモリセルを混在させてもよい。
　また、図１では、基板１上に垂直方向に立ったＳｉ柱２の側面全体を囲んだ第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂを設け、第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂの全体を囲んで第１のゲート導体層５ａ、第２のゲート導体層５ｂを有するＳＧＴを例にダイナミック フラッシュ メモリ素子を説明した。本実施形態の説明で示したように、本ダイナミック フラッシュ メモリ素子は、インパクトイオン化現象により発生した正孔群９がチャネル領域７に保持される条件を満たす構造であればよい。このためには、チャネル領域７は基板１と分離されたフローティングボディ構造であればよい。これより、例えばＳＧＴの１つであるＧＡＡ（Gate All Around :　例えば非特許文献１０を参照）技術、Nanosheet技術(例えば、非特許文献１１を参照）を用いて、チャネル領域の半導体母体を基板１に対して水平に形成されていても、前述のダイナミック フラッシュ メモリ動作ができる。また、ＳＯＩ（Silicon On Insulator）を用いたデバイス構造（例えば、非特許文献７～１０を参照）であってもよい。このデバイス構造ではチャネル領域の底部がＳＯＩ基板の絶縁層に接しており、且つ他のチャネル領域を囲んでゲート絶縁層、及び素子分離絶縁層で囲まれている。この構造においても、チャネル領域はフローティングボディ構造となる。このように、本実施形態が提供するダイナミック フラッシュ メモリ素子では、チャネル領域がフローティングボディ構造である条件を満足すればよい。また、Ｆｉｎトランジスタ（例えば非特許文献１３を参照）をＳＯＩ基板上に形成した構造であっても、チャネル領域がフローティングボディ構造であれば、本ダイナミック フラッシュ動作が出来る。
　なお、本明細書及び特許請求の範囲において「ゲート絶縁層やゲート導体層等がチャネル等を覆う」と言った場合の「覆う」の意味として、ＳＧＴやＧＡＡのように全体を囲む場合、Ｆｉｎトランジスタのように一部を残して囲む場合、さらにプレナー型トランジスタのように平面的なものの上に重なるような場合も含む。
　なお、図４Ｂで消去動作条件の一例を示した。これに対して、チャネル領域７にある正孔群９を、Ｎ+層３ａ、Ｎ+層３ｂのいずれか、または両方から除去する状態が実現できれば、ソース線ＳＬ、プレート線ＰＬ、ビット線ＢＬ、ワード線ＷＬに印加する電圧を変えてもよい。
　また、図１において、垂直方向において、第１の絶縁層である絶縁層６で囲まれた部分のチャネル領域７では、第１のチャネル領域７ａ、第２のチャネル領域７ｂの電位分布が繋がって形成されている。これにより、第１のチャネル領域７ａ、第２のチャネル領域７ｂのチャネル領域７が、垂直方向において、第１の絶縁層である絶縁層６で囲まれた領域で繋がっている。
　本実施形態は、下記の特徴を供する。
（特徴１）
　本実施形態のダイナミック フラッシュ メモリセルでは、ソース、ドレインとなるＮ+層３ａ、３ｂ、チャネル領域７、第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂ、第１のゲート導体層５ａ、第２のゲート導体層５ｂが、全体として柱状に形成される。また、ソースとなるＮ+層３ａはソース線ＳＬに、ドレインとなるＮ+層３ｂはビット線ＢＬに、第１のゲート導体層５ａはプレート線ＰＬに、第２のゲート導体層５ｂはワード線ＷＬに、それぞれ接続している。プレート線ＰＬが接続された、第１のゲート導体層５ａのゲート容量は、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるような構造を特徴としている。本ダイナミック フラッシュ メモリセルでは、垂直方向に第１のゲート導体層と、第２のゲート導体層が、積層されている。このため、プレート線ＰＬが接続された、第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるような構造にしても、平面視において、メモリセル面積を大きくさせない。これによりダイナミック フラッシュ メモリセルの高性能化と高集積化が同時に実現できる。
（特徴２）
　本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの消去動作をする際に、プレート線ＰＬが接続された第１のゲート導体層５ａと、ワード線ＷＬが接続された第２のゲート電極５ｂと、の両者が、低電圧状態から高電圧状態になり、チャネル領域７との容量結合によって、ソースＮ+層３ａとチャネル領域７との間のＰＮ接合と、ドレインＮ+層３ｂとチャネル領域７との間のＰＮ接合を、順バイアス状態として、チャネル領域７の正孔群９は、ソースＮ+層３ａと、ドレインＮ+層３ｂとに、排出する。
（特徴３）
　本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの（特徴２）で説明した動作に続いて、プレート線ＰＬが接続された、第１のゲート導体層５ａと、ワード線ＷＬが接続された第２のゲート導体層５ｂと、の両者が、高電圧状態から低電圧状態に戻り、再びチャネル領域７との容量結合によって、チャネル領域７の電圧を負バイアスにする。このように、ソースＮ+層３ａ、または、ドレインＮ+層３ｂに負バイアスを印加せずに“0”消去状態のチャネル領域７の電圧を負バイアスすることが可能である。これにより、負バイアスを印加するための二重構造ウェルや負バイアス発生回路が必要なくなり、メモリコアおよび周辺回路設計とプロセスが容易になる。
（特徴４）
　本発明の第１実施形態に係るダイナミック フラッシュ メモリセルのプレート線ＰＬの接続する第１のゲート導体層５ａの役割に注目すると、ダイナミック フラッシュ メモリセルが書込み、読出し動作をする際に、ワード線ＷＬの電圧が上下に振幅する。この際に、プレート線ＰＬは、ワード線ＷＬとチャネル領域７との間の容量結合比を低減させる役目を担う。この結果、ワード線ＷＬの電圧が上下に振幅する際の、チャネル領域７の電圧変化の影響を著しく抑えることができる。これにより、論理“０”と“１”を示すワード線ＷＬのＳＧＴトランジスタのしきい値電圧差を大きくすることが出来る。これは、ダイナミック フラッシュ メモリセルの動作マージンの拡大に繋がる。
（第２実施形態）
　図６Ａ、図６Ｂを参照して、第２実施形態に係るＳＧＴを有するメモリ装置のブロック消去動作を説明する。
　図６Ａに、ブロック消去のために選択されたメモリブロック回路図を示す。ここでは、メモリセルは、３行×３列の計９個CL11～CL33を示しているが、実際のメモリブロックは、この行列よりも大きい。各メモリセルには、ソース線ＳＬ1～ＳＬ3、ビット線ＢＬ1～ＢＬ3、プレート線ＰＬ1～ＰＬ3、ワード線ＷＬ1～ＷＬ3が接続されている。図６Ｂに示すように、ブロック消去のために選択されたメモリブロックのソース線ＳＬ1～ＳＬ3、ビット線ＢＬ1～ＢＬ3、プレート線ＰＬ1～ＰＬ3、ワード線ＷＬ1～ＷＬ3には、図３（ｂ）に示したパルス波形が入力する。そして、消去をしないブロック（記録データ維持ブロック）では、パルス波形は入力しない。
（特徴１）
　第２実施形態のダイナミック フラッシュ メモリセルでは、ブロック毎で独立にブロック消去を行うために、ブロック毎で、ビット線ＢＬ、ソース線ＳＬ、プレート線ＰＬ、ワード線ＷＬを独立に制御することができる。
（特徴２）
　第２実施形態のダイナミック フラッシュ メモリセルでは、フラッシュメモリと同様な、図６Ａ、図６Ｂで説明したブロック消去動作を行うが、フラッシュメモリに比べて、遥かに低電界で書き換えを行っている。このため、信頼性上、ブロック毎の書き換え回数制限を定める必要がない。
（第３実施形態）
　図７（ａ）～（ｄ）は、第３実施形態のダイナミック フラッシュ メモリセルのブロック書き換え動作とブロック消去動作を説明するための回路ブロック図を示している。
　図７Ａにおいて、コントローラ回路３３（特許請求の範囲の「コントローラ回路」の一例である）と、論理・物理ブロックアドレス変換ルックアップテーブル回路３２（省略形は、論物変換テーブル（特許請求の範囲の「論物変換テーブル」の一例である））によって、論理ブロックアドレスに記憶しているデータは、ダイナミック フラッシュ メモリのどの物理ブロックアドレスに対応しているかを常に管理している。これは、ダイナミック フラッシュ メモリでは、フラッシュメモリと同様にブロックのデータ書き換えに関して、既に消去しているブロックを用いて書き換えるため、論理ブロックアドレスと物理ブロックアドレスとの対応関係を常に管理する必要があるためである。このコントローラ回路３３と、論物変換テーブル３２は、ダイナミック フラッシュ メモリのチップ内に設けても良いが、図７（ａ）に示すようにチップ外に設けても良い。論物変換テーブル３２からの命令は、ブロックアドレスデコーダー回路３４に入力し、書き換えを行うブロックと、消去を行うブロックとが、ブロックＢＬＫ００～ＢＬＫ３３（特許請求の範囲の「ブロック」の一例である）の中から、選択される。
　図７Ｂ～図７Ｄを用いて、記憶データの書き換えに伴う、消去動作を具体的に説明する。図７Ｂにおいて、ダイナミック フラッシュ メモリのブロックＢＬＫ００～ＢＬＫ３３の４×４＝１６ブロックの内、ブロックＢＬＫ０１とＢＬＫ１３は、既に消去されているブロックであり、その他のブロックには、データが記憶されている。例えば、ブロックＢＬＫ２１の記憶データを書き換える命令がコントローラ回路３３から出た場合を想定する。最初にコントローラ回路３３は、論物変換テーブル３２を参照して、どのブロックが消去済ブロックであるかを探す。次に所望の消去済ブロックＢＬＫ０１を見つける。
　その後、図７Ｃに示すように、書き換えを行うブロックＢＬＫ２１内の書き換えを行わないデータは、消去済みのブロックＢＬＫ０１にコピーされ、書き換えを行うワード線ＷＬに関するページデータをブロックＢＬＫ０１に新たに書き込む。
　その後、図７Ｄに示すように、ブロックＢＬＫ２１からブロックＢＬＫ０１へのデータコピーと、ブロックＢＬＫ０１内の新規データの書込みが終了すると、ブロックＢＬＫ２１内の古い記憶データは、ブロック消去される。そして、物理ブロックＢＬＫ０１が、コントローラ回路３３を通して、論物変換テーブル３２に登録される。
　なお、図７Ａ～図７Ｄにおいて、１個のブロックＢＬＫ２１を選択して、ブロックＢＬＫ２１からブロックＢＬＫ０１へのデータコピーと、ブロックＢＬＫ０１内の新規データの書込みが終了すると、ブロックＢＬＫ２１内の古い記憶データは、ブロック消去を行っているが、ブロック消去は、少なくとも１個以上の複数個のブロックを同時に選択して、ブロック消去を行っても良い。
　なお、フラッシュメモリでは、図７Ｂ～図７Ｄで説明したブロック書き換えとブロック消去と同様な動作を行うが、フラッシュメモリでは、それに加えて、ブロック毎に何回書き換えたかをコントローラ回路でモニター管理している。フラッシュメモリでは、高電界を印加して、トンネル酸化膜を通して、ストレージノードに蓄積される電子の出し入れを行っている。このため、トンネル酸化膜に関する、書き換えの寿命がスペック上定められている。しかし、本実施形態のダイナミック　 ・フラッシュ メモリセルにおいては、フラッシュメモリに比べて、遥かに低電界で書き換えを行っている。このため、信頼性上、ブロック毎の書き換え回数制限を定める必要がない。
　なお、図７Ｂ～図７Ｄで説明したブロック書き換えとブロック消去動作において、書き換えを行うブロックの記憶データを一時保管するキャッシュメモリ（図示せず）が必要な場合がある。そのキャッシュメモリは、本実施形態のダイナミック フラッシュ メモリのチップ内、あるいは、チップ外に設けても良い。
　また、論物変換テーブル３２、または、前記キャッシュメモリは、ダイナミック フラッシュ メモリセルを高速にアクセス可能にしたメモリセルアレイで構成しても良い。
　また、ブロック内の記憶データの保持のため、ブロック毎のリフレッシュ動作を行っても良い。この場合には、当該物理アドレスのブロック内でリフレッシュを行うため、ブロック書換え動作、または、ブロック消去動作をしなくても良い。
（特徴）
　第３実施形態のダイナミック フラッシュ メモリセルでは、揮発性メモリでありながら、従来、不揮発性メモリのフラッシュメモリにしか無かった機能である、ブロック書き換え動作とブロック消去動作を実現し、より高集積化が可能なメモリセルを提供することが可能となる。
（その他の実施形態）
　なお、本発明では、Ｓｉ柱を形成したが、Ｓｉ以外の半導体材料よりなる半導体柱であってもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、第３実施形態では図７Ａ～図７Ｄの論物変換テーブルを柱状半導体メモリ装置チップ外に設けているが、柱状半導体メモリ装置内のオンチップに設けてもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、第３実施形態の図７Ａ～図７Ｄの論物変換テーブルのメモリ素子を高速アクセス可能なダイナミック フラッシュ メモリで構成してもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、第３実施形態の図７Ａ～図７ＤのブロックＢＬＫ００～ＢＬＫ３３毎にタイマー回路を設けて、そのタイマー回路の指示に従って、各ブロックをリフレッシュしてもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、第３実施形態の図７Ａ～図７ＤのブロックＢＬＫ００～ＢＬＫ３３において、少なくとも２個以上の複数個のブロックを同時にブロック消去してもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、第３実施形態の図７Ａ～図７ＤのブロックＢＬＫ００～ＢＬＫ３３のあるブロックが選択的にブロック消去中に、同時にその他のブロックにおいて、書き込み、あるいは、読出しをしてもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、縦型ＮＡＮＤ型フラッシュメモリ回路では、半導体柱をチャネルにして、この半導体柱を囲んだトンネル酸化層、電荷蓄積層、層間絶縁層、制御導体層から構成されるメモリセルが複数段、垂直方向に形成される。これらメモリセルの両端の半導体柱には、ソースに対応するソース線不純物層と、ドレインに対応するビット線不純物層がある。また、１つのメモリセルに対して、その両側のメモリセルの一方がソースならば、他方がドレインの役割を行う。このように、縦型ＮＡＮＤ型フラッシュメモリ回路はＳＧＴ回路の１つである。従って、本発明はＮＡＮＤ型フラッシュメモリ回路との混在回路に対しても適用することができる。
　また、“１”書込みにおいて、〔非特許文献１４〕を参照したＧＩＤＬ（Gate Induced Drain Leakage）電流を用いた、インパクトイオン化現象により、電子・正孔対を発生させ、生成された正孔群でフローティングボディＦＢ内を満たしてもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した各実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。上記実施例及び変形例は任意に組み合わせることができる。さらに、必要に応じて上記実施形態の構成要件の一部を除いても本発明の技術思想の範囲内となる。
　本発明に係る、ＳＧＴを用いたメモリ装置の製造方法によれば、高密度で、かつ高性能のＳＧＴを用いたメモリ装置であるダイナミック フラッシュ メモリが得られる。
１０：ダイナミック フラッシュ メモリセル
２：Ｐ型又はｉ型（真性型）の導電型を有するＳｉ柱
３ａ、３ｂ：Ｎ+層
７：チャネル領域
４ａ、４ｂ：ゲート絶縁層
５ａ、５ｂ：ゲート導体層
６：2層のゲート導体層を分離するための絶縁層
ＢＬ：ビット線
ＳＬ：ソース線
ＰＬ：プレート線
ＷＬ：ワード線
FB：フローティングボディ

CL11～CL33、ＣＬ０～ＣＬ３：メモリセル
ＳＬ1～ＳＬ3、ＳＬ：ソース線
ＢＬ1～ＢＬ3、ＢＬ０～ＢＬ３：ビット線
ＰＬ1～ＰＬ3、ＰＬ：プレート線
ＷＬ1～ＷＬ3、ＷＬ：ワード線
３５、ＢＬＫ００～ＢＬＫ３３：ブロック
３４：ブロックアドレスデコーダー回路
３３：コントローラ回路
３２：論物変換テーブル

１１０：キャパシタを有しない、ＤＲＡＭメモリセル
１００：ＳＯＩ基板
１０１：ＳＯＩ基板のＳｉＯ2膜
１０２：フローティングボディ（Floating Body）
１０３：ソースＮ+層
１０４：ドレインＮ+層
１０５：ゲート導電層
１０６：正孔
１０７：反転層、電子のチャネル
１０８：ピンチオフ点
１０９：ゲート酸化膜

Claims (7)

  1. 　基板上に、前記基板に対して、垂直方向に立つか、または水平方向に伸延する半導体母体と、
    　前記半導体母体の両端にある第１の不純物層と、第２の不純物層と、
    　前記第１の不純物層と前記第２の不純物層の間の前記半導体母体の側面の一部または全てを囲み、前記第１の不純物層に接するか、または、近接した第１のゲート絶縁層と、
    　前記半導体母体の側面の一部または全てを囲み、前記第１のゲート絶縁層に繋がり、且つ前記第２の不純物層に接するか、または、近接した第２のゲート絶縁層と、
    　前記第１のゲート絶縁層を覆う第１のゲート導体層と、
    　前記第２のゲート絶縁層を覆う第２のゲート導体層と、
    　前記半導体母体が前記第１のゲート絶縁層と、前記第２のゲート絶縁層とで覆われたチャネル半導体層をと、有し、
    　前記第１のゲート導体層と、前記第２のゲート導体層と、前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧を制御して、前記チャネル半導体層の内部に、インパクトイオン化現象、またはゲート誘起ドレインリーク電流により生成した正孔群を保持し、
    　書込み動作時に、前記チャネル半導体層の電圧を、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高い、第１のデータ保持電圧とし、
    　前記第１のゲート導体層と前記チャネル半導体層との間の第１の容量結合と、前記第２のゲート導体層と前記チャネル半導体層との間の第２の容量結合とにより、前記チャネル半導体層の電圧を前記第１のデータ保持電圧よりも高い電圧に制御して、前記チャネル半導体層の電圧が、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高くなるまで、前記正孔群のうちの残存正孔群を前記チャネル半導体層の内部から、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方通して除去し、
    　消去動作時に、前記第１の容量結合及び前記第２の容量結合により、前記チャネル半導体層の電圧を、前記第１のデータ保持電圧よりも低い、第２のデータ保持電圧とする、
    　ことを特徴とする柱状半導体メモリセル。
  2. 　前記消去動作時に、
    　前記第１のゲート導体層の電圧を、第１の電圧から、前記第１の電圧よりも高い第２の電圧とし、前記第２のゲート導体層の電圧を、第３の電圧から、前記第３の電圧よりも高い第４の電圧とし、
    　第１の期間において、前記第１の容量結合と前記第２の容量結合とにより、前記チャネル半導体層の電圧を前記第１のデータ保持電圧よりも高い電圧に制御し、
    　第２の期間において、前記チャネル半導体層の電圧を、前記第１の不純物層と前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高くなるまで、前記正孔群のうちの残存正孔群を前記チャネル半導体層の内部から、前記第１の不純物層と、前記第２の不純物層の一方もしくは両方を通して抜きとり、
    　第３の期間において、前記第１の容量結合と前記第２の容量結合とにより、前記チャネル半導体層の電圧を、前記第１のデータ保持電圧よりも低い、第２のデータ保持電圧とする、
    　ことを特徴とする請求項１に記載の柱状半導体メモリセル。
  3. 　前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧により前記第１の容量結合及び前記第２の容量結合の一方もしくは両方を用い、前記チャネル半導体層の電圧を変化させる前記第１の期間と、前記第２の期間の一部、又はすべての期間で、前記チャネル半導体層に反転層を形成させない、
    　ことを特徴とする請求項１に記載の柱状半導体メモリセル。
  4. 　前記第１のゲート導体層と、前記チャネル半導体層との間、の第１のゲート容量が、前記第２のゲート導体層と、前記チャネル半導体層との間、の第２のゲート容量よりも大きくなるように形成する、
    　ことを特徴とする請求項１に記載の柱状半導体メモリセル。
  5. 　請求項１乃至４のいずれかに記載の柱状半導体メモリセルを複数個行列状に配列してブロックとし、前記メモリ消去動作の際に前記ブロック内の全ての前記半導体母体に対して、同時に前記メモリ消去動作を行う、
    　ことを特徴とする柱状半導体メモリ装置。
  6. 　請求項５に記載の柱状半導体メモリ装置を複数配置したブロック群を含み、
    　前記第１の不純物層は、ソース線と接続し、前記第２の不純物層は、ビット線と接続し、前記第１のゲート導体層と前記第２のゲート導体層のうちの一方がワード線と接続すれば、他方が第１の駆動制御線と接続し、
    　前記ソース線は、前記ブロック内の前記半導体母体間で繋がり、
    　前記ソース線と、前記ビット線と、前記第１の駆動制御線と、前記ワード線とに印加する電圧により、前記ブロック群の中の選択した前記ブロックの全ての前記半導体母体にある前記残存正孔群を除去する前記消去動作を行う、
    　ことを特徴とする柱状半導体メモリ装置。
  7. 　前記ブロックの物理アドレスと論理アドレスを対応させる論物変換テーブルと、前記論物変換テーブルを管理するコントローラ回路を備え、
    　前記論物変換テーブルと、前記コントローラ回路とが、片方、もしくは、両方が前記柱状半導体メモリセルの外部にある、
    　ことを特徴とする請求項５又は６に記載の柱状半導体メモリ装置。
PCT/JP2021/002368 2021-01-25 2021-01-25 半導体素子メモリ装置 WO2022157954A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202180096312.5A CN117063234A (zh) 2021-01-25 2021-01-25 半导体元件记忆装置
KR1020237028681A KR20230134575A (ko) 2021-01-25 2021-01-25 반도체 소자 메모리 장치
JP2021525272A JP7057036B1 (ja) 2021-01-25 2021-01-25 半導体素子メモリ装置
PCT/JP2021/002368 WO2022157954A1 (ja) 2021-01-25 2021-01-25 半導体素子メモリ装置
TW111101484A TWI807586B (zh) 2021-01-25 2022-01-13 半導體元件記憶裝置
US18/225,572 US20230377634A1 (en) 2021-01-25 2023-07-24 Semiconductor element memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/002368 WO2022157954A1 (ja) 2021-01-25 2021-01-25 半導体素子メモリ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/225,572 Continuation-In-Part US20230377634A1 (en) 2021-01-25 2023-07-24 Semiconductor element memory device

Publications (1)

Publication Number Publication Date
WO2022157954A1 true WO2022157954A1 (ja) 2022-07-28

Family

ID=81291711

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/002368 WO2022157954A1 (ja) 2021-01-25 2021-01-25 半導体素子メモリ装置

Country Status (6)

Country Link
US (1) US20230377634A1 (ja)
JP (1) JP7057036B1 (ja)
KR (1) KR20230134575A (ja)
CN (1) CN117063234A (ja)
TW (1) TWI807586B (ja)
WO (1) WO2022157954A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080280A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2008218556A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JPH03171768A (ja) 1989-11-30 1991-07-25 Toshiba Corp 半導体記憶装置
TW426900B (en) * 1999-10-14 2001-03-21 United Microelectronics Corp Method for simultaneously forming salicide on the transistors in the wordline and logic circuit regions of DRAM
US7387932B2 (en) * 2004-07-06 2008-06-17 Macronix International Co., Ltd. Method for manufacturing a multiple-gate charge trapping non-volatile memory
US8373235B2 (en) * 2009-05-22 2013-02-12 Unisantis Electronics Singapore Pte Ltd. Semiconductor memory device and production method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080280A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2008218556A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
US20230377634A1 (en) 2023-11-23
TW202244929A (zh) 2022-11-16
JPWO2022157954A1 (ja) 2022-07-28
CN117063234A (zh) 2023-11-14
KR20230134575A (ko) 2023-09-21
JP7057036B1 (ja) 2022-04-19
TWI807586B (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
WO2022162870A1 (ja) 半導体素子を用いたメモリ装置
WO2022172318A1 (ja) 半導体素子を用いたメモリ装置
WO2022239100A1 (ja) 半導体素子を用いたメモリ装置
US20240023309A1 (en) Semiconductor element memory device
TWI815350B (zh) 半導體元件記憶裝置
WO2023281613A1 (ja) 半導体素子を用いたメモリ装置
WO2022219704A1 (ja) 半導体素子を用いたメモリ装置
WO2022219703A1 (ja) 半導体素子を用いたメモリ装置
WO2022168158A1 (ja) 半導体メモリ装置
WO2022219694A1 (ja) 半導体素子を用いたメモリ装置
WO2022157954A1 (ja) 半導体素子メモリ装置
WO2022168149A1 (ja) 半導体メモリセル及び半導体メモリ装置
WO2022172316A1 (ja) 半導体素子を用いたメモリ装置
WO2022168159A1 (ja) 半導体素子を用いたメモリ装置
WO2022185540A1 (ja) 半導体素子を用いたメモリ装置
WO2022168147A1 (ja) 半導体メモリ装置
WO2022219696A1 (ja) 半導体素子を用いたメモリ装置
WO2022239193A1 (ja) 半導体素子を用いたメモリ装置
WO2022234614A1 (ja) 半導体素子を用いたメモリ装置
WO2023199474A1 (ja) 半導体素子を用いたメモリ装置
WO2022269737A1 (ja) 半導体素子を用いたメモリ装置
WO2023170755A1 (ja) 半導体素子を用いたメモリ装置
WO2022239199A1 (ja) 半導体素子を用いたメモリ装置
WO2022168220A1 (ja) 半導体素子を用いたメモリ装置
WO2022269740A1 (ja) 半導体素子を用いたメモリ装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021525272

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21921062

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20237028681

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020237028681

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 202180096312.5

Country of ref document: CN

122 Ep: pct application non-entry in european phase

Ref document number: 21921062

Country of ref document: EP

Kind code of ref document: A1