WO2022130588A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2022130588A1
WO2022130588A1 PCT/JP2020/047262 JP2020047262W WO2022130588A1 WO 2022130588 A1 WO2022130588 A1 WO 2022130588A1 JP 2020047262 W JP2020047262 W JP 2020047262W WO 2022130588 A1 WO2022130588 A1 WO 2022130588A1
Authority
WO
WIPO (PCT)
Prior art keywords
nut
semiconductor device
lead frame
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/047262
Other languages
English (en)
French (fr)
Inventor
篤志 前田
達也 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to US18/004,429 priority Critical patent/US20230298984A1/en
Priority to JP2022569636A priority patent/JP7487798B2/ja
Priority to DE112020007850.7T priority patent/DE112020007850T5/de
Priority to PCT/JP2020/047262 priority patent/WO2022130588A1/ja
Priority to CN202080107864.7A priority patent/CN116601769B/zh
Publication of WO2022130588A1 publication Critical patent/WO2022130588A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/60—Securing means for detachable heating or cooling arrangements, e.g. clamps
    • H10W40/611—Bolts or screws
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/763—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes

Definitions

  • This disclosure relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • Patent Document 1 discloses a method for manufacturing a power semiconductor device.
  • an insulating layer and a metal circuit layer are adhered on a metal substrate, a heat radiating plate is placed on the upper surface of the metal circuit layer via a solder sheet, and a silicon semiconductor chip is placed on the upper surface of the heat radiating plate via the solder sheet.
  • a terminal portion on one side of the lead frame is arranged on the upper surface of the silicon semiconductor chip via a solder sheet. All of these are heated to melt all the solder sheets.
  • the metal circuit layer and the heat sink, the heat sink and the silicon semiconductor chip, and the silicon semiconductor chip and the one-side terminal portion of the lead frame are collectively joined.
  • solder joining process as in Patent Document 1, it is conceivable that the solder is heated from the substrate side and melts. In this case, it may take time to melt the solder.
  • An object of the present disclosure is to obtain a semiconductor device capable of melting solder in a short time and a method for manufacturing the semiconductor device.
  • the semiconductor device includes a substrate, a semiconductor chip provided on the substrate, a nut, and a lead frame provided on the semiconductor chip and the nut and screwed to the nut.
  • a nut box having an opening formed at the bottom for accommodating the nut and exposing the nut downward, and at least a solder provided between the semiconductor chip and the substrate or the lead frame. ..
  • the method for manufacturing a semiconductor device includes a substrate, a semiconductor chip provided on the substrate, a nut, a semiconductor chip, a lead frame provided on the nut, and the nut.
  • a semiconductor device comprising a nut box with an opening formed at the bottom to accommodate and expose the nut downward, and at least solder provided between the semiconductor chip and the substrate or lead frame. It is mounted on a lower jig having a convex portion on the upper surface, the convex portion is brought into contact with the nut through the opening, and the lower jig is heated with the convex portion in contact with the nut.
  • the semiconductor chip is bonded to the substrate or the lead frame with the solder.
  • the method for manufacturing a semiconductor device includes a substrate, a semiconductor chip provided on the substrate, a lead frame provided on the semiconductor chip, and at least the semiconductor chip and the substrate or the substrate.
  • a semiconductor device including a solder provided between the lead frame and a case surrounding the semiconductor chip is mounted on a lower jig having a convex portion formed of metal on the upper surface thereof, and the convex portion is mounted on the lower jig. Is in contact with the lead frame, the lower jig is heated in a state where the convex portion is in contact with the lead frame, and the semiconductor chip and the substrate or the lead frame are joined with the solder.
  • heat can be transferred to the solder via a lead frame. Therefore, the solder can be melted in a short time.
  • FIG. It is sectional drawing of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is a flowchart which shows the manufacturing method of the semiconductor device which concerns on Embodiment 1. It is sectional drawing of the semiconductor device which concerns on a comparative example. It is sectional drawing of the semiconductor device which concerns on Embodiment 2. FIG. It is sectional drawing of the semiconductor device which concerns on Embodiment 3. FIG. It is sectional drawing of the semiconductor device which concerns on Embodiment 4. FIG. It is sectional drawing of the semiconductor device which concerns on Embodiment 5.
  • FIG. 1 is a cross-sectional view of the semiconductor device 100 according to the first embodiment.
  • the semiconductor device 100 has a DLB (Direct Lead Bonding) structure in which the lead frame 8 is directly soldered to the semiconductor chip 10.
  • the semiconductor device 100 includes a base plate 2 and an insulating circuit board 4 bonded to the central portion of the upper surface of the base plate 2 with solder 3.
  • the case 5 is fixed to the outer peripheral portion of the upper surface of the base plate 2 with an adhesive or the like.
  • the base plate 2 is made of, for example, Cu, Al or AlSiC.
  • the insulating circuit board 4 has an insulating substrate 6 and a circuit pattern 7 provided on the upper surface and the back surface of the insulating substrate 6.
  • the circuit pattern 7 provided on the back surface of the insulating substrate 6 is fixed to the base plate 2 via the solder 3.
  • the circuit pattern 7 provided on the upper surface of the insulating substrate 6 constitutes an electric circuit. Therefore, the circuit pattern 7 provided on the upper surface of the insulating substrate 6 has a lower coverage ratio on the insulating substrate 6 than the circuit pattern 7 provided on the back surface.
  • the insulating substrate 6 is formed of, for example, Al2O3, AlN or Si3N4.
  • the circuit pattern 7 is formed of, for example, Al or Cu.
  • a plurality of semiconductor chips 10 are provided on the insulating circuit board 4.
  • the back surfaces of the plurality of semiconductor chips 10 are fixed to the circuit pattern 7 provided on the upper surface of the insulating substrate 6 via the solder 9.
  • the solder 9 is formed of, for example, paste solder or plate solder.
  • the semiconductor chip 10 is formed of, for example, Si.
  • the semiconductor chip 10 may be formed of a wide bandgap semiconductor. Wide bandgap semiconductors are, for example, silicon carbide, gallium nitride based materials or diamond.
  • a lead frame 8 is provided on the plurality of semiconductor chips 10 and the nut 12 described later.
  • the lead frame 8 is bonded to the upper surfaces of a plurality of semiconductor chips 10 via solder 11.
  • the solder 11 is formed of, for example, paste solder or plate solder.
  • the lead frame 8 is formed of, for example, Cu or Al.
  • the lead frame 8 is fixed to the case 5.
  • the case 5 surrounds the insulating circuit board 4 and the plurality of semiconductor chips 10.
  • Case 5 is formed of, for example, PPS (Poly Phenylene Sulfide).
  • a screw hole 12a is formed in the nut 12.
  • the screw hole 12a overlaps with the through hole 8a formed in the lead frame 8 in a plan view.
  • the nut 12 and the lead frame 8 are screwed with the screw 20 through the through hole 8a and the screw hole 12a.
  • the nut 12 is made of, for example, aluminum, stainless steel or titanium.
  • the nut box 13 stores the nut 12.
  • the nut box 13 is open on the side where the lead frame 8 is provided.
  • the nut 12 is in contact with the lead frame 8 while being housed in the nut box 13.
  • the nut box 13 has an opening 13a formed at the bottom thereof to expose the nut 12 downward.
  • the nut box 13 is provided outside the area of the case 5 for accommodating the semiconductor chip 10.
  • the nut box 13 is fixed to the case 5.
  • the nut box 13 may be a part of the case 5.
  • the nut box 13 is formed of, for example, PPS.
  • the lower jig 50 is used in the manufacturing process of the semiconductor device 100.
  • the lower jig 50 has a convex portion 51 on the upper surface.
  • the lower jig 50 is installed so as to come into contact with the base plate 2.
  • the convex portion 51 is installed so as to come into contact with the nut 12 through the opening 13a.
  • the lower jig 50 and the convex portion 51 are formed of a metal such as stainless steel.
  • FIG. 2 is a flowchart showing a manufacturing method of the semiconductor device 100 according to the first embodiment.
  • step S1 the base plate 2, the insulating circuit board 4, the semiconductor chip 10, the solder 3, 9, 11, the lead frame 8, the case 5, the nut 12, and the nut box 13 are mounted. Place in position. That is, the insulating circuit board 4 is arranged on the base plate 2 via the solder 3, and the semiconductor chip 10 is arranged on the insulating circuit board 4 via the solder 9. Further, the nut 12 is stored in the nut box 13. Further, the lead frame 8 is arranged on the semiconductor chip 10 via the solder 11. Further, the case 5 is arranged on the base plate 2. The end of the lead frame 8 is arranged on the nut 12.
  • step S2 the semiconductor device 100 is placed on the lower jig 50.
  • the convex portion 51 comes into contact with the nut 12 through the opening 13a of the nut box 13.
  • step S3 the lower jig 50 is heated with the convex portion 51 in contact with the nut 12.
  • the solders 3, 9 and 11 are heated via the base plate 2.
  • the solders 3, 9 and 11 are heated via the nut 12 and the lead frame 8.
  • the solders 3, 9 and 11 are melted. Therefore, the base plate 2 and the insulating circuit board 4, the semiconductor chip 10 and the insulating circuit board 4, the semiconductor chip 10 and the lead frame 8 are joined by solders 3, 9, and 11.
  • FIG. 3 is a cross-sectional view of the semiconductor device 800 according to the comparative example.
  • the semiconductor device 800 according to the comparative example is different from the semiconductor device 100 in that an opening is not formed at the bottom of the nut box 813.
  • the semiconductor device 800 according to the comparative example when the lower jig 850 is heated, the solders 3, 9, and 11 are heated and melted through the base plate 2. At this time, it may take time to melt the solders 3, 9, and 11.
  • heat can be transferred to the solders 3, 9, and 11 via the lead frame 8 by bringing the convex portion 51 of the lower jig 50 into contact with the nut 12. Therefore, the solders 3, 9 and 11 can be melted in a short time. This can improve the tact of the solder joining process.
  • the solders 3, 9 and 11 can be reliably melted. Therefore, the reliability of the semiconductor device 100 can be improved.
  • the convex portion 51 may have a higher thermal conductivity than the portion of the lower jig 50 other than the convex portion 51.
  • the convex portion 51 is formed of, for example, Cu.
  • step S3 the lower jig 50 may be heated while the lead frame 8 is pressed toward the convex portion 51. Pressurization is performed using, for example, a plunger. As a result, the contact thermal resistance between the lower jig 50 and the lead frame 8 can be reduced. Therefore, heat is easily transferred to the solders 3, 9, and 11.
  • the configuration of the semiconductor device 100 is not limited to that shown in FIG. Although three semiconductor chips 10 are shown in FIG. 1, the number of semiconductor chips 10 provided in the semiconductor device 100 may be one or more. Further, the case 5 may be fixed to the insulating circuit board 4. Further, the solder may be provided at least between the semiconductor chip 10 and the insulating circuit board 4 or the lead frame 8.
  • FIG. 4 is a cross-sectional view of the semiconductor device 200 according to the second embodiment.
  • the structure of the lead frame 208 of the semiconductor device 200 is different from that of the semiconductor device 100. Other configurations are the same as those of the first embodiment.
  • the lead frame 208 has a main body portion 208a and an external connection terminal portion 208b.
  • the main body portion 208a is provided directly above the semiconductor chip 10.
  • the external connection terminal portion 208b is joined to the main body portion 208a with solder 216 and is provided directly above the nut 12.
  • the main body portion 208a and the external connection terminal portion 208b are formed of, for example, Cu or Al.
  • the external connection terminal portion 208b is fixed by the case 5.
  • heat can be transferred from the lower jig 50 to the solder 216 via the nut 12 and the external connection terminal portion 208b. Therefore, even when the lead frame 208 has a solder joint, the solder 216 can be melted in a short time.
  • FIG. 5 is a cross-sectional view of the semiconductor device 300 according to the third embodiment.
  • the convex portion 351 of the lower jig 350 is inserted into the screw hole 12a of the nut 12.
  • the convex portion 351 is threaded and screwed to the nut 12.
  • the lead frame 8 and the nut 12 are screwed together with the screws 20.
  • the lower jig 350 is heated with the convex portion 351 and the nut 12 and the lead frame 8 and the nut 12 screwed together.
  • the lower jig 350 may be heated with only one of the protrusion 351 and the nut 12 or the nut 12 and the lead frame 8 screwed.
  • FIG. 6 is a cross-sectional view of the semiconductor device 400 according to the fourth embodiment.
  • the semiconductor device 400 differs from the semiconductor device 100 in that fins 417 are provided under the insulating circuit board 4. Other configurations are the same as those of the first embodiment.
  • the fin 417 is provided on the back surface of the base plate 2.
  • the fin 417 is, for example, a pin fin. Thereby, the cooling performance of the semiconductor device 400 can be improved.
  • the fin 417 may be a part of the base plate 2 or may be a separate part from the base plate 2.
  • FIG. 7 is a cross-sectional view of the semiconductor device 500 according to the fifth embodiment.
  • the semiconductor device 500 is different from the semiconductor device 100 in that the nut 12 and the nut box 13 are not provided.
  • Other configurations are the same as those of the first embodiment.
  • the insulating circuit board 4 is placed on the base plate 2 via the solder 3, and the semiconductor chip 10 is placed on the insulating circuit board 4 via the solder 9. Further, the lead frame 8 is arranged on the semiconductor chip 10 via the solder 11. Further, the case 5 is arranged on the base plate 2.
  • the semiconductor device 500 is mounted on the lower jig 50, and the convex portion 51 is brought into contact with the lead frame 8.
  • the lower jig 50 is heated with the convex portion 51 in contact with the lead frame 8.
  • the convex portion 51 of the lower jig 50 is formed of metal.
  • the solders 3, 9 and 11 are heated via the base plate 2.
  • the solders 3, 9 and 11 are heated via the lead frame 8.
  • the solders 3, 9 and 11 are melted. Therefore, the base plate 2 and the insulating circuit board 4, the semiconductor chip 10 and the insulating circuit board 4, the semiconductor chip 10 and the lead frame 8 are joined by solders 3, 9, and 11.

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本開示に係る半導体装置は、基板と、基板の上に設けられた半導体チップと、ナットと、半導体チップとナットの上に設けられ、ナットとネジ止めされるリードフレームと、ナットを収納し、下方に向かってナットを露出させる開口が底部に形成されたナットボックスと、少なくとも半導体チップと基板またはリードフレームとの間に設けられたはんだと、を備える。

Description

半導体装置および半導体装置の製造方法
　本開示は、半導体装置および半導体装置の製造方法に関する。
　特許文献１には、パワー半導体装置の製造方法が開示されている。この製造方法では、金属基板の上に絶縁層および金属回路層を接着し、金属回路層の上面に半田シートを介して放熱板を配置し、放熱板の上面に半田シートを介してシリコン半導体チップを配置する。また、シリコン半導体チップの上面に半田シートを介してリードフレームの一側端子部を配置する。これら全体を加熱して全ての半田シートを溶融させる。これにより、金属回路層と放熱板、放熱板とシリコン半導体チップ、及びシリコン半導体チップとリードフレームの一側端子部を一括して接合する。
日本特開２００７－１５７８６３号公報
　特許文献１のようなはんだ接合工程において、はんだは基板側から熱せられ、溶融することが考えられる。この場合、はんだの溶融に時間がかかるおそれがある。
　本開示は、はんだを短時間で溶融させることができる半導体装置および半導体装置の製造方法を得ることを目的とする。
　第１の開示に係る半導体装置は、基板と、該基板の上に設けられた半導体チップと、ナットと、該半導体チップと該ナットの上に設けられ、該ナットとネジ止めされるリードフレームと、該ナットを収納し、下方に向かって該ナットを露出させる開口が底部に形成されたナットボックスと、少なくとも該半導体チップと該基板または該リードフレームとの間に設けられたはんだと、を備える。
　第２の開示に係る半導体装置の製造方法は、基板と、該基板の上に設けられた半導体チップと、ナットと、該半導体チップと該ナットの上に設けられたリードフレームと、該ナットを収納し下方に向かって該ナットを露出させる開口が底部に形成されたナットボックスと、少なくとも該半導体チップと該基板または該リードフレームとの間に設けられたはんだと、を備えた半導体装置を、上面に凸部を有する下治具の上に搭載し、該開口を介して該凸部を該ナットと接触させ、該凸部を該ナットと接触させた状態で該下治具を加熱し、該半導体チップと該基板または該リードフレームを該はんだで接合する。
　第３の開示に係る半導体装置の製造方法は、基板と、該基板の上に設けられた半導体チップと、該半導体チップの上に設けられたリードフレームと、少なくとも該半導体チップと該基板または該リードフレームとの間に設けられたはんだと、該半導体チップを囲むケースと、を備えた半導体装置を、上面に金属から形成された凸部を有する下治具の上に搭載し、該凸部を該リードフレームと接触させ、該凸部を該リードフレームと接触させた状態で該下治具を加熱し、該半導体チップと該基板または該リードフレームを該はんだで接合する。
　本開示に係る半導体装置および半導体装置の製造方法では、リードフレームを介してはんだに熱を伝えることができる。従って、はんだを短時間で溶融させることができる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 比較例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の断面図である。 実施の形態５に係る半導体装置の断面図である。
　各実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、リードフレーム８が半導体チップ１０に直接はんだ接合されたＤＬＢ（Ｄｉｒｅｃｔ　Ｌｅａｄ　Ｂｏｎｄｉｎｇ）構造を有する。半導体装置１００は、ベース板２と、ベース板２の上面のうち中央部にはんだ３で接合された絶縁回路基板４を備える。ベース板２の上面のうち外周部には、接着材等によりケース５が固定される。ベース板２は例えばＣｕ、ＡｌまたはＡｌＳｉＣで形成されている。
　絶縁回路基板４は絶縁基板６と、絶縁基板６の上面および裏面に設けられた回路パターン７を有する。絶縁基板６の裏面に設けられた回路パターン７は、はんだ３を介してベース板２に固定される。絶縁基板６の上面に設けられた回路パターン７は、電気回路を構成する。このため、絶縁基板６の上面に設けられた回路パターン７は、裏面に設けられた回路パターン７よりも、絶縁基板６に対する被覆率が低い。絶縁基板６は例えばＡｌ２Ｏ３、ＡｌＮまたはＳｉ３Ｎ４で形成される。回路パターン７は例えばＡｌまたはＣｕで形成される。
　絶縁回路基板４の上には、複数の半導体チップ１０が設けられる。複数の半導体チップ１０の裏面は、絶縁基板６の上面に設けられた回路パターン７にはんだ９を介して固定される。はんだ９は例えばペーストはんだまたは板はんだで形成される。半導体チップ１０は例えばＳｉから形成される。半導体チップ１０はワイドバンドギャップ半導体によって形成されていても良い。ワイドバンドギャップ半導体は、例えば炭化珪素、窒化ガリウム系材料またはダイヤモンドである。
　複数の半導体チップ１０と後述するナット１２の上には、リードフレーム８が設けられる。リードフレーム８は、複数の半導体チップ１０の上面に、はんだ１１を介して接合されている。はんだ１１は例えばペーストはんだまたは板はんだで形成される。リードフレーム８は例えばＣｕまたはＡｌで形成される。リードフレーム８はケース５に固定される。ケース５は絶縁回路基板４と複数の半導体チップ１０を囲む。ケース５は例えばＰＰＳ（Ｐｏｌｙ　Ｐｈｅｎｙｌｅｎｅ　Ｓｕｌｆｉｄｅ）で形成される。
　ナット１２にはネジ穴１２ａが形成される。ネジ穴１２ａは、リードフレーム８に形成された貫通孔８ａと平面視で重なる。貫通孔８ａおよびネジ穴１２ａを介して、ナット１２とリードフレーム８はネジ２０でネジ止めされる。ナット１２は例えばアルミ、ステンレスまたはチタンで形成される。
　ナットボックス１３は、ナット１２を収納する。ナットボックス１３はリードフレーム８が設けられた側が開口している。ナットボックス１３に収納された状態で、ナット１２はリードフレーム８と接触している。また、ナットボックス１３は、下方に向かってナット１２を露出させる開口１３ａが底部に形成されている。
　ナットボックス１３はケース５のうち、半導体チップ１０を収納する領域の外側に設けられる。ナットボックス１３はケース５に固定されている。ナットボックス１３はケース５の一部であっても良い。ナットボックス１３は例えばＰＰＳで形成される。
　下治具５０は、半導体装置１００の製造工程で用いられる。下治具５０は、上面に凸部５１を有する。下治具５０はベース板２に接触するように設置される。凸部５１は、開口１３ａを介してナット１２に接触するように設置される。下治具５０、凸部５１は例えばステンレス鋼等の金属から形成される。
　図２は、実施の形態１に係る半導体装置１００の製造方法を示すフローチャートである。まず、ステップＳ１にて、図１に示されるように、ベース板２、絶縁回路基板４、半導体チップ１０、はんだ３、９、１１、リードフレーム８、ケース５、ナット１２、ナットボックス１３を搭載位置へ配置する。つまり、ベース板２の上にはんだ３を介して絶縁回路基板４を配置し、絶縁回路基板４の上にはんだ９を介して半導体チップ１０を配置する。また、ナットボックス１３にナット１２を収納する。また、半導体チップ１０の上にはんだ１１を介してリードフレーム８を配置する。また、ベース板２の上にケース５を配置する。リードフレーム８の端部はナット１２の上に配置される。
　次に、ステップＳ２にて、下治具５０の上に半導体装置１００を配置する。このとき、ナットボックス１３の開口１３ａを介して凸部５１がナット１２と接触する。次に、ステップＳ３にて、凸部５１をナット１２と接触させた状態で下治具５０を加熱する。これにより、ベース板２を介してはんだ３、９、１１が熱せられる。さらに、ナット１２およびリードフレーム８を介して、はんだ３、９、１１が熱せられる。この結果、はんだ３、９、１１は溶融する。従って、ベース板２と絶縁回路基板４、半導体チップ１０と絶縁回路基板４、半導体チップ１０とリードフレーム８がはんだ３、９、１１で接合される。
　図３は、比較例に係る半導体装置８００の断面図である。比較例に係る半導体装置８００は、ナットボックス８１３の底部に開口が形成されない点が半導体装置１００と異なる。比較例に係る半導体装置８００では、下治具８５０を加熱すると、はんだ３、９、１１はベース板２を介して熱せられて溶融する。このとき、はんだ３、９、１１の溶融に時間がかかるおそれがある。
　これに対し本実施の形態では、下治具５０の凸部５１とナット１２を接触させることで、リードフレーム８を介してはんだ３、９、１１に熱を伝えることができる。従って、はんだ３、９、１１を短時間で溶融させることができる。これにより、はんだ接合工程のタクトを改善できる。
　また、ベース板２およびリードフレーム８からはんだ３、９、１１に効率よく熱を伝えることで、はんだ３、９、１１を確実に溶融させることができる。従って、半導体装置１００の信頼性を向上できる。
　本実施の形態の変形例として、凸部５１は、下治具５０のうち凸部５１以外の部分よりも熱伝導率が高くても良い。凸部５１は、例えばＣｕから形成される。これにより、リードフレーム８に効率よく熱を伝えることができ、はんだ３、９、１１に熱が伝わり易くなる。
　また、ステップＳ３において、図１の矢印８０に示されるように、リードフレーム８を凸部５１に向かって押さえつけた状態で、下治具５０を加熱しても良い。加圧は例えばプランジャーを用いて行う。これにより、下治具５０とリードフレーム８との間の接触熱抵抗を小さくできる。このため、はんだ３、９、１１に熱が伝わり易くなる。
　半導体装置１００の構成は図１に示されるものに限らない。図１では３つの半導体チップ１０が示されているが、半導体装置１００に設けられる半導体チップ１０は１つ以上であれば良い。また、絶縁回路基板４にケース５が固定されても良い。また、はんだは、少なくとも半導体チップ１０と絶縁回路基板４またはリードフレーム８との間に設けられれば良い。
　これらの変形は、以下の実施の形態に係る半導体装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図４は、実施の形態２に係る半導体装置２００の断面図である。半導体装置２００はリードフレーム２０８の構成が半導体装置１００と異なる。他の構成は、実施の形態１の構成と同様である。リードフレーム２０８は、本体部２０８ａと外部接続端子部２０８ｂを有する。本体部２０８ａは、半導体チップ１０の直上に設けられる。外部接続端子部２０８ｂは、本体部２０８ａにはんだ２１６で接合され、ナット１２の直上に設けられる。本体部２０８ａ、外部接続端子部２０８ｂは例えばＣｕまたはＡｌで形成される。外部接続端子部２０８ｂはケース５により固定される。
　本実施の形態では、下治具５０からナット１２、外部接続端子部２０８ｂを介してはんだ２１６に熱を伝えることができる。従って、リードフレーム２０８がはんだ接合部を有する場合にも、はんだ２１６を短時間で溶融させることができる。
実施の形態３．
　図５は、実施の形態３に係る半導体装置３００の断面図である。半導体装置３００の製造工程において、ナット１２のネジ穴１２ａには、下治具３５０の凸部３５１が挿入される。凸部３５１はネジ切りされ、ナット１２とネジ止めされる。また、リードフレーム８とナット１２はネジ２０でネジ止めされる。凸部３５１とナット１２およびリードフレーム８とナット１２がそれぞれネジ止めされた状態で、下治具３５０は加熱される。
　これにより、凸部３５１とナット１２間と、ナット１２とリードフレーム８間の接触熱抵抗を低減できる。従って、はんだ３、９、１１に熱が伝わり易くなる。なお、凸部３５１とナット１２間、または、ナット１２とリードフレーム８間の一方のみがネジ止めされた状態で、下治具３５０が加熱されても良い。
　実施の形態４．
　図６は、実施の形態４に係る半導体装置４００の断面図である。半導体装置４００は、絶縁回路基板４の下にフィン４１７が設けられる点が、半導体装置１００と異なる。他の構成は、実施の形態１の構成と同様である。フィン４１７は、ベース板２の裏面に設けられる。フィン４１７は、例えばピンフィンである。これにより、半導体装置４００の冷却性能を向上させることができる。フィン４１７は、ベース板２の一部であっても良く、ベース板２とは別部品であっても良い。
実施の形態５．
　図７は、実施の形態５に係る半導体装置５００の断面図である。半導体装置５００は、ナット１２およびナットボックス１３が設けられない点が、半導体装置１００と異なる。他の構成は、実施の形態１の構成と同様である。
　次に、半導体装置５００の製造方法を説明する。まず、ベース板２の上にはんだ３を介して絶縁回路基板４を配置し、絶縁回路基板４の上にはんだ９を介して半導体チップ１０を配置する。また、半導体チップ１０の上にはんだ１１を介してリードフレーム８を配置する。また、ベース板２の上にケース５を配置する。
　次に、半導体装置５００を下治具５０の上に搭載し、凸部５１をリードフレーム８と接触させる。次に、凸部５１をリードフレーム８と接触させた状態で、下治具５０を加熱する。下治具５０の凸部５１は金属から形成される。これにより、ベース板２を介して、はんだ３、９、１１が熱せられる。さらにリードフレーム８を介して、はんだ３、９、１１が熱せられる。この結果、はんだ３、９、１１は溶融する。従って、ベース板２と絶縁回路基板４、半導体チップ１０と絶縁回路基板４、半導体チップ１０とリードフレーム８がはんだ３、９、１１で接合される。
　本実施の形態では、下治具５０の凸部５１とリードフレーム８を接触させることで、リードフレーム８を介してはんだ３、９、１１に熱を伝えることができる。従って、はんだ３、９、１１を短時間で溶融させることができる。これにより、はんだ接合工程のタクトを改善できる。
　各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
　２　ベース板、４　絶縁回路基板、５　ケース、６　絶縁基板、７　回路パターン、８　リードフレーム、８ａ　貫通孔、１０　半導体チップ、１２　ナット、１２ａ　ネジ穴、１３　ナットボックス、１３ａ　開口、２０　ネジ、５０　下治具、５１　凸部、１００、２００　半導体装置、２０８　リードフレーム、２０８ａ　本体部、２０８ｂ　外部接続端子部、３００　半導体装置、３５０　下治具、３５１　凸部、４００　半導体装置、４１７　フィン、５００、８００　半導体装置、８１３　ナットボックス、８５０　下治具

Claims (12)

  1. 　基板と、
    　前記基板の上に設けられた半導体チップと、
    　ナットと、
    　前記半導体チップと前記ナットの上に設けられ、前記ナットとネジ止めされるリードフレームと、
    　前記ナットを収納し、下方に向かって前記ナットを露出させる開口が底部に形成されたナットボックスと、
    　少なくとも前記半導体チップと前記基板または前記リードフレームとの間に設けられたはんだと、
    　を備えることを特徴とする半導体装置。
  2. 　前記リードフレームと前記ナットは接触することを特徴とする請求項１に記載の半導体装置。
  3. 　前記半導体チップを囲むケースを備え、
    　前記ナットボックスは前記ケースに設けられることを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記リードフレームは、前記半導体チップの直上に設けられた本体部と、前記本体部にはんだで接合され前記ナットの直上に設けられた外部接続端子部と、を有することを特徴とする請求項１から３の何れか１項に記載の半導体装置。
  5. 　前記基板の下に設けられたフィンを備えることを特徴とする請求項１から４の何れか１項に記載の半導体装置。
  6. 　前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  7. 　前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項６に記載の半導体装置。
  8. 　基板と、前記基板の上に設けられた半導体チップと、ナットと、前記半導体チップと前記ナットの上に設けられたリードフレームと、前記ナットを収納し下方に向かって前記ナットを露出させる開口が底部に形成されたナットボックスと、少なくとも前記半導体チップと前記基板または前記リードフレームとの間に設けられたはんだと、を備えた半導体装置を、上面に凸部を有する下治具の上に搭載し、前記開口を介して前記凸部を前記ナットと接触させ、
    　前記凸部を前記ナットと接触させた状態で前記下治具を加熱し、前記半導体チップと前記基板または前記リードフレームを前記はんだで接合することを特徴とする半導体装置の製造方法。
  9. 　基板と、前記基板の上に設けられた半導体チップと、前記半導体チップの上に設けられたリードフレームと、少なくとも前記半導体チップと前記基板または前記リードフレームとの間に設けられたはんだと、前記半導体チップを囲むケースと、を備えた半導体装置を、上面に金属から形成された凸部を有する下治具の上に搭載し、前記凸部を前記リードフレームと接触させ、
    　前記凸部を前記リードフレームと接触させた状態で前記下治具を加熱し、前記半導体チップと前記基板または前記リードフレームを前記はんだで接合することを特徴とする半導体装置の製造方法。
  10. 　前記凸部は、前記下治具のうち前記凸部以外の部分よりも熱伝導率が高いことを特徴とする請求項８または９に記載の半導体装置の製造方法。
  11. 　前記リードフレームを前記凸部に向かって押さえつけた状態で、前記下治具を加熱することを特徴とする請求項８から１０の何れか１項に記載の半導体装置の製造方法。
  12. 　前記凸部はネジ切りされ、前記ナットとネジ止めされることを特徴とする請求項８に記載の半導体装置の製造方法。
PCT/JP2020/047262 2020-12-17 2020-12-17 半導体装置および半導体装置の製造方法 Ceased WO2022130588A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US18/004,429 US20230298984A1 (en) 2020-12-17 2020-12-17 Semiconductor device and method for manufacturing semiconductor device
JP2022569636A JP7487798B2 (ja) 2020-12-17 2020-12-17 半導体装置および半導体装置の製造方法
DE112020007850.7T DE112020007850T5 (de) 2020-12-17 2020-12-17 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
PCT/JP2020/047262 WO2022130588A1 (ja) 2020-12-17 2020-12-17 半導体装置および半導体装置の製造方法
CN202080107864.7A CN116601769B (zh) 2020-12-17 2020-12-17 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/047262 WO2022130588A1 (ja) 2020-12-17 2020-12-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2022130588A1 true WO2022130588A1 (ja) 2022-06-23

Family

ID=82057471

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/047262 Ceased WO2022130588A1 (ja) 2020-12-17 2020-12-17 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20230298984A1 (ja)
JP (1) JP7487798B2 (ja)
CN (1) CN116601769B (ja)
DE (1) DE112020007850T5 (ja)
WO (1) WO2022130588A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
WO2015004990A1 (ja) * 2013-07-10 2015-01-15 日立オートモティブシステムズ株式会社 電力用半導体モジュール
JP2019220648A (ja) * 2018-06-22 2019-12-26 三菱電機株式会社 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063733B2 (ja) * 1998-04-22 2000-07-12 日本電気株式会社 半導体パッケージ
JP2007157863A (ja) 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP4907178B2 (ja) * 2006-01-26 2012-03-28 パナソニック株式会社 半導体装置およびそれを備えた電子機器
JP5098772B2 (ja) * 2007-06-29 2012-12-12 ダイキン工業株式会社 電装品ユニット
EP2725609B1 (en) * 2011-06-27 2019-11-13 Rohm Co., Ltd. Semiconductor module
JP6208262B2 (ja) * 2014-01-09 2017-10-04 日立オートモティブシステムズ株式会社 パワー半導体装置の製造方法、パワー半導体装置並びにそれを用いた電力変換装置
JP6719585B2 (ja) * 2016-11-29 2020-07-08 三菱電機株式会社 半導体装置、制御装置および半導体装置の製造方法
JP7735655B2 (ja) * 2020-10-15 2025-09-09 富士電機株式会社 半導体装置
US11664434B2 (en) * 2020-11-13 2023-05-30 Wolfspeed, Inc. Semiconductor power devices having multiple gate trenches and methods of forming such devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
WO2015004990A1 (ja) * 2013-07-10 2015-01-15 日立オートモティブシステムズ株式会社 電力用半導体モジュール
JP2019220648A (ja) * 2018-06-22 2019-12-26 三菱電機株式会社 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法

Also Published As

Publication number Publication date
JPWO2022130588A1 (ja) 2022-06-23
JP7487798B2 (ja) 2024-05-21
DE112020007850T5 (de) 2023-10-12
CN116601769B (zh) 2026-03-20
US20230298984A1 (en) 2023-09-21
CN116601769A (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
CN109478521B (zh) 半导体装置
KR100849914B1 (ko) 패키지형 전력 반도체 장치의 제조방법
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US12040301B2 (en) Semiconductor device
US7800220B2 (en) Power electronics assembly with cooling element
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
JPS59141249A (ja) 電力チツプ・パツケ−ジ
KR20010042424A (ko) 집적 회로 패키지를 열 싱크에 고착시키기 위한 용량성의설치 장치
CN111584474B (zh) 半导体装置的制造方法
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP6884217B2 (ja) 凹形湾曲部を備えた底部プレートを有する半導体モジュール
JP7204174B2 (ja) 半導体装置及び半導体装置の製造方法
JP5218009B2 (ja) 半導体装置
WO2017163593A1 (ja) 半導体モジュールおよびその製造方法
JP2007157863A (ja) パワー半導体装置及びその製造方法
JP7487798B2 (ja) 半導体装置および半導体装置の製造方法
JP7480715B2 (ja) 半導体装置
JP4013423B2 (ja) セラミックス層と金属導体層の接合体
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
KR20240043915A (ko) 파워모듈 및 이의 제조방법
JP2014187180A (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
WO2019167273A1 (ja) 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置
JP2010098144A (ja) リードフレーム及び半導体装置
JP3522975B2 (ja) 半導体装置
JP2001085580A (ja) 半導体モジュール用基板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20965975

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022569636

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202080107864.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112020007850

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20965975

Country of ref document: EP

Kind code of ref document: A1