JP2019220648A - パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 - Google Patents

パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 Download PDF

Info

Publication number
JP2019220648A
JP2019220648A JP2018118959A JP2018118959A JP2019220648A JP 2019220648 A JP2019220648 A JP 2019220648A JP 2018118959 A JP2018118959 A JP 2018118959A JP 2018118959 A JP2018118959 A JP 2018118959A JP 2019220648 A JP2019220648 A JP 2019220648A
Authority
JP
Japan
Prior art keywords
transistor element
plate electrode
diode element
power module
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018118959A
Other languages
English (en)
Other versions
JP7091878B2 (ja
Inventor
藤野 純司
Junji Fujino
純司 藤野
翔平 小川
Shohei Ogawa
翔平 小川
智香 松井
Chika Matsui
智香 松井
井本 裕児
Yuji Imoto
裕児 井本
宮本 昇
Noboru Miyamoto
宮本  昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018118959A priority Critical patent/JP7091878B2/ja
Publication of JP2019220648A publication Critical patent/JP2019220648A/ja
Application granted granted Critical
Publication of JP7091878B2 publication Critical patent/JP7091878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】熱応力によるひずみを低減するとともに、トランジスタ素子へのダメージを抑制するパワーモジュールを提供する。【解決手段】導体層を有する絶縁基板と、導体層上の導電部にそれぞれの裏面電極が接合されたダイオード素子及びトランジスタ素子と、ダイオード素子の表面電極上に形成された第1の接合部と、トランジスタ素子の表面電極上に形成され、第1の接合部よりも厚く形成された第2の接合部と、第1の接合部及び第2の接合部を介してダイオード素子及びトランジスタ素子と外部端子を接続するプレート電極と、プレート電極、ダイオード素子、トランジスタ素子を封止する封止樹脂部によりパワーモジュールを構成する。【選択図】 図2

Description

本発明は、複数の半導体素子が基板に実装されたパワーモジュール、パワーモジュールを用いた電力変換装置、及びパワーモジュールの製造方法に関する。
産業機器から家電まであらゆる分野にパワーモジュールが普及し、小型軽量化、多品種適用、高信頼性、高生産性が求められている。従来のパワーモジュールは、例えばトランジスタ素子とダイオード素子が配線基板上に実装され、トランジスタ素子でスイッチ動作させるとともに、トランジスタ素子の動作をダイオード素子で制御する。これら複数の半導体素子を配線基板上に実装する技術として、プレート電極を用いて半導体素子の電極と外部端子とを接続させる技術がある。このような実装に用いる部材は、それぞれ熱膨張係数が異なるため、熱応力によるひずみが生じる。
この熱応力によるひずみを低減する半導体装置として、例えばプレート電極のハーフカット部に凸部を設け、凸部に半田を用いて半導体チップと接合する技術が提案されている。この技術においては、ハーフカット部の凸部側から突出するエンボス加工部を備え、エンボス加工部を半導体チップに当接させることによってエンボス加工部の高さだけ、接合材の厚みを確保する。そして、ハーフカット部及びエンボス加工部の高さによって、複数の半導体チップの接合材の厚みを均一に保ち、ヒートサイクル性を向上させる(例えば、特許文献1参照)。
特開2012−74543号公報
しかしながら、このような半導体装置にあっては、エンボス加工部が、緻密な構造を有するIGBT(Insulated Gate Bipolar Transistor)等のトランジスタ素子にダメージを与えるという課題があった。
本発明は、上述の課題を解決するためになされたもので、熱応力によるひずみを低減するとともに、トランジスタ素子へのダメージを抑制するパワーモジュールを提供することを目的とする。
本発明にかかるパワーモジュールは、導体層を有する絶縁基板と、導体層上の導電部にそれぞれの裏面電極が接合されたダイオード素子及びトランジスタ素子と、ダイオード素子の表面電極上に形成された第1の接合部と、トランジスタ素子の表面電極上に形成され、第1の接合部よりも厚く形成された第2の接合部と、第1の接合部及び第2の接合部を介してダイオード素子及びトランジスタ素子と外部端子を接続するプレート電極と、プレート電極、ダイオード素子、トランジスタ素子を封止する封止樹脂部を備えたものである。
本発明によれば、トランジスタ素子上の接合部をダイオード素子上の接合部よりも厚くでき、トランジスタ素子上の接合部の厚みを確保できるため、複数の実装部材の熱膨張係数差によって生じる熱応力によるひずみを低減できる。
本発明の実施の形態1にかかるパワーモジュールの概略構成図である。 本発明の実施の形態1にかかるパワーモジュールの概略断面図である。 本発明の実施の形態1にかかるパワーモジュールの製造工程を示す概略図である。 本発明の実施の形態1にかかるパワーモジュールの概略断面図である。 本発明の実施の形態2にかかるパワーモジュールの概略断面図である。 本発明の実施の形態3にかかるパワーモジュールの製造工程の一部を示す概略図である。 本発明の実施の形態5にかかるパワーモジュールを適用した電力変換システムの構成を示すブロック図である。
実施の形態1.
発明者らは、鋭意検討により、基板実装する実装部材の横方向の熱膨張係数差による熱応力を、縦方向で緩和することを見出した。すなわち、複数の半導体素子と、プレート電極との接合において、接合部の厚みを十分確保すれば、熱膨張係数差による横方向の熱応力を、縦方向に緩和できる。そして、熱応力によるダメージが発生しやすい緻密な構造を有するトランジスタ素子の表面に、エンボス加工等による突起を設けることなく熱応力を低減できる。以下、図を用いて本発明を説明する。
パワーモジュール100は、例えば図1に示すように、ケース5に固定された絶縁基板11の導体層13上に、トランジスタ素子22及びダイオード素子21が実装され、プレート電極60を用いて外部端子であるドレイン端子61、エミッタ端子62及び信号端子63と接続される。ケース5には、樹脂が充填され、封止される。
図2は、本発明の実施の形態1にかかるパワーモジュールの構成を示す概略断面図である。図2において、パワーモジュール100には大電流による発熱を効率よく排熱できる窒化アルミニウム(AlN)からなる絶縁基板11を用いる。絶縁基板11は両面に導体層12、13を有し、導体層13にトランジスタ素子22及びダイオード素子21の裏面電極がそれぞれ導電部3を介して接合される。トランジスタ素子22及びダイオード素子21が実装された絶縁基板11は、予め外部端子であるドレイン端子61、エミッタ端子62、信号端子63が設置されたケース5に、例えば接着剤8によって固定される。
ドレイン端子61は、リード64と接続され、リード64は導体層13と接続される。絶縁基板11は、トランジスタ素子22及びダイオード素子21と主端子であるプレート電極60が接合される構成となっている。トランジスタ素子22の表面電極221は、接合部32を介し、ダイオード素子21の表面電極211は、接合部31を介し、接合部32が接合部31をよりも厚く形成されるように規制されて、プレート電極60と接続される。エミッタ端子62は、接合部33を介し、プレート電極60によって、トランジスタ素子22及びダイオード素子21と接続される。信号端子63は、トランジスタ素子22上の制御電極222とワイヤ4により接続される。これらによって、トランジスタ素子22及びダイオード素子21と各外部端子が接続される。
ケース5には封止樹脂が充填され、ドレイン端子61、エミッタ端子62、信号端子63を露出させ、プレート電極60、トランジスタ素子22、ダイオード素子21、接合部31、32、33及びその周辺部分を覆う封止樹脂部7が形成される。
ここで、プレート電極60には、トランジスタ素子22側がダイオード素子21側より高くなるように曲げ加工が施され、折曲部600と緩衝部9が形成されている。折曲部600は、接合部32の厚さが接合部31よりも大きくなるように規制する。緩衝部9は、熱応力によるひずみを吸収する役割を果たす。
接合部31、32、33には、接合材として、例えばAg焼結材が用いられる。例えば、保護膜が施されたAg粒子を、溶媒を繋ぎとして接合部31、32、33に供給する。これらをプレート電極60で規制しながら焼成すると、溶媒、保護膜が飛ばされ、Ag−Agの新生面が互いに接することにより、固相接合される。焼成後、Ag粒子が連なることにより、フレキシブルな状態で、厚みを確保でき、電気的に接続される。
そして、トランジスタ素子22とプレート電極60を接合する接合部32の厚み、すなわちギャップを大きくすることができ、トランジスタ素子22とプレート電極60の熱膨張係数差によって生じる横方向のひずみを縦(厚み)方向に緩和でき、結果として熱応力によるひずみを低減できる。したがって、緻密な構造を有するトランジスタ素子22のダメージを抑制できる。トランジスタ素子22内にトレンチを有する場合は、特にこれに起因するダメージを防止できる。
本発明の実施の形態1にかかるパワーモジュールの製造工程について図3に基づき説明する。図3は、本発明の実施の形態1にかかるパワーモジュールの製造工程を示す概略図である。
図3(a)に示すように、両面に導体層12、13が形成された絶縁基板11の導体層13上に、導電材としてはんだを用いて、トランジスタ素子22及びダイオード素子21を接合する。例えば融点220度の導電部3となるシート状はんだ30を配置し、シート状はんだ30上にトランジスタ素子22及びダイオード素子21をそれぞれ配置する。
さらに、シート状はんだ30を加熱し、導体層13とトランジスタ素子22及びダイオード素子21のそれぞれの裏面電極とを接合して、トランジスタ素子22及びダイオード素子21を実装した絶縁基板11を形成する。
また、予め例えばインサート成型によって、外部端子となるドレイン端子61、エミッタ端子62、信号端子63の一部を露出させ、埋め込んだケース5を形成する。
次に、図3(b)に示すように、トランジスタ素子22及びダイオード素子21を実装した絶縁基板11を、外部端子を有するケース5の底部に導体層12を外部に露出させるように、シリコーン樹脂を接着剤8として用いて接着固定する。
次に、図3(c)に示すように、トランジスタ素子22上及びダイオード素子21上に接合材を供給し、接合して接合部31、32を形成する。例えば、トランジスタ素子22の表面電極221上にディスペンサを用いて接合部32となるAg焼結材322を供給し、また、ダイオード素子21の表面電極211上にディスペンサを用いて接合部31となるにAg焼結材311を供給する。このとき、Ag焼結材322は、Ag焼結材311より供給量が多くなるようにする。さらに、エミッタ端子62上にもディスペンサを用いて接合部33を形成するためのAg焼結材333を供給する。そして、Ag焼結材311、322、333上に、トランジスタ素子22上の接合部32がダイオード素子21上の接合部31より厚くなるように折曲部600及び緩衝部9が設けられたプレート電極60を配置して、接合部31、32の厚さを規制しながらAg焼結材311、322、333を焼成する。
このとき、接合部32と接するプレート電極60の裏面を接合面602、接合部31と接するプレート電極60の裏面を接合面601とする。
ここで、例えば接合面601は、ダイオード素子21と0.2mm程度のギャップを有し、接合面602は、トランジスタ素子22と0.5mm程度のギャップを有した状態とする。200℃のオーブンで1時間加熱し、表面電極211、221及びエミッタ端子62上のAg焼結材を焼成することにより、プレート電極60を介して、エミッタ端子62は、トランジスタ素子22及びダイオード素子21と接続される。また、ドレイン端子61及び導体層13もリード64を介してトランジスタ素子22及びダイオード素子21と接続される。
また、プレート電極60の接合部31、32とのコンタクト部には、余剰のAg焼結材311、322が逃げる逃げ穴65を設けると好ましい。また、この逃げ穴65は、Ag焼結材311、322を逃がす役割の他、検査時の覗き窓ともなる。
次に、図3(d)に示すように、外部端子を露出させ、プレート電極60、トランジスタ素子22及びダイオード素子21を封止するように、ケース5内に封止樹脂を例えば60℃で充填し、真空脱泡した後、封止樹脂を加熱硬化させ、封止樹脂部7を形成して、パワーモジュール100が作製される。ここで、加熱硬化は、例えば封止樹脂を100℃、1.5時間の加熱した後、140℃、1.5時間加熱することにより行う。封止樹脂としては、例えばエポキシ樹脂を用いることができる。シリコーンゲルを用いてもよい。
このように、トランジスタ素子22及びダイオード素子21を、ダイオード素子21側の接合部31(第1の接合部)より厚いトランジスタ素子22側の接合部32(第2の接合部)を介してプレート電極60と接合できる。
絶縁基板11は、例えば外形寸法40mm×25mm×厚さ0.6mmのAlN基板を用いることができ、絶縁基板11の表面及び裏面には、例えばパターン厚さ0.4mmのCuの導体層12、13が設けられる。導電部3には、例えば厚さ0.15mmのはんだを用いる。
トランジスタ素子22としては、例えば外形寸法15mm×15mm×厚さ0.3mmのSi基板を用いたIGBTを用いることができ、ダイオード素子21としては、外形寸法15mm×15mm×厚さ0.3mmの整流ダイオードを用いることができる。環流ダイオード、サージ保護用ダイオードを用いてもよい。
また、トランジスタ素子22の裏面電極の導電部3の厚さを、接合部31、32よりも薄くすることによって、トランジスタ素子22との膨張係数差が絶縁基板11より大きなプレート電極60との熱応力を低減でき、さらに好ましい。
外部端子であるドレイン端子61、エミッタ端子62、信号端子63は、さらに他のデバイスと接続される。例えば、図3に示すようにネジ穴622を形成して、ネジ止めすればよい。
ケース5は、例えばPPS(PolyPhenylene Sulfide)樹脂で形成でき、例えば外形寸法48mm×28mm×高さ12mmとすればよい。
ケース5に固定された信号端子63は、トランジスタ素子22の表面に設けられた制御電極222と例えば径0.15mmのAlのワイヤ4を介してゲート電極や温度センサ電極等と接続される。
ここで、例えばCuのプレート電極60の熱膨張係数が約17ppm/Kであるのに対して、接合するトランジスタ素子22及びダイオード素子21の熱膨張係数は3〜3.5ppm/Kであり、トランジスタ素子22及びダイオード素子21を搭載するAlNの絶縁基板11は両面の導体層12、13を含めて熱膨張係数は全体で約10ppm/Kとなる。
接合するプレート電極60とトランジスタ素子22及びダイオード素子21の熱膨張係数の差は特に大きい。トランジスタ素子22は応力に対する感受性が高いため、ひずみに伴う変形によって特性変動を起こしたり、ヒートサイクル試験によって繰り返し起こる熱変形によりクラックが生じたりする等の懸念があったところ、プレート電極60の高さを規制してトランジスタ素子22側の接合部32を厚く構成することにより熱応力を低減でき、信頼性を高めることができる。
なお、本発明の実施の形態1では、プレート電極60に折曲部600を設けた例を示したが、トランジスタ素子22の厚み、絶縁基板11の厚みを変えることにより接合部31、32の厚みを規制できれば、折曲部600はなくてもよい。また、緩衝部9で熱応力を緩和する例を示したが、省略してもよい。
また、例えば接合部32が接合部31よりも厚くなるように、Ag焼結材322の供給量を多くした例を示したが、接合部32を厚くすることができれば、必ずしもAg焼結材322の供給量をAg焼結材311より多くしなくてもよい。
また、接合部31、32、33には、Ag焼結材を用いた例を示したが、Cu焼結材など、他の金属焼結材を用いてもよい。
また、プレート電極60の接合箇所に円形の逃げ穴65をあける例を示したが、円形に限らず、四角形でも多角形でもよい。また、逃げ穴65を設けなくてもよい。
また、信号端子63とトランジスタ素子22の表面の制御電極222との接続を、ワイヤ4で接続する例を示したが、図4に示すように、板状電極40を用いる構成でもよい。このとき、信号端子63と制御電極222上にAg焼結材を供給し、接合部34、35を形成する。この構成により、プレート電極60の接続と同様に、Ag焼結材を用いることで、200℃を超える動作温度に対する信頼性の向上できる。
導電部3を形成する導電材としてシート状はんだ30を用いた例を示したが、Agフィラーをエポキシ樹脂に分散させた導電性接着剤を用いてもよい。Ag焼結材又はCu焼結材でもよい。
また、パワーモジュール100は、1対のトランジスタ素子22及びダイオード素子21を用いる1in1としたが、2対の2in1や、6対の6in1であってもよい。
また、絶縁基板11には、セラミック基板であるAlNを用いた例を示したが、絶縁性が得られ、導体層12、13が形成できれば、例えば、アルミナや炭化ケイ素、窒化ケイ素等を用いてもよい。ガラスエポキシ基板又は金属ベース基板でもよい。
また、導体層12、13には、Cuを用いた例を示したが、Ni、Au、Ag等の金属を用いてもよい。
また、接合部31、32にAg焼結材を用いる場合、表面電極211、221は、Cu、Au、Ag、Pt等を用いればよく、導電部3にはんだを用いる場合、それぞれの裏面電極は、Cu、Ni、Au、Ag等を用いればよい。
また、ワイヤ4には、Al、Cu、Al被覆Cu、Au等を用いることができる。ワイヤ4をリボンボンド、バスバーにしてもよい。
また、トランジスタ素子22としてIGBTを用いた例を示したが、MOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)を用いてもよい。
ケース5の材料として、PPS樹脂を用いた例を示したが、LCP(Liquid Crystal Polymer、液晶ポリマー)樹脂を用いてもよい。
また、封止樹脂部7の形成においては、封止樹脂を充填する例を示したが、モールド樹脂を用いてトランスファーモールドしてもよい。
このように、本実施の形態のパワーモジュールは、トランジスタ素子22上の接合部32(第2の接合部)がダイオード素子21上の接合部31(第1の接合部)よりも厚く形成されているため、接合部32の厚みを確保でき、実装部材の熱膨張係数差によって生じる熱応力によるひずみを低減できる。
実施の形態2.
図5は、本発明の実施の形態2にかかるパワーモジュールを示す概略断面図である。図6において、図2と同じ符号を付けたものは、同一又は対応する構成を示しており、その説明を省略する。本発明の実施の形態1とは、プレート電極60に規制部10を備えた構成が相違している。
プレート電極60と絶縁基板11又は導体層13との間に、例えば耐熱性を有する樹脂を用いた規制部10を形成する。この規制部10は、一端をプレート電極60の裏面に、他端を絶縁基板11又は導体層13に接するように、トランジスタ素子22及びダイオード素子21の間に配置される。
このように、本実施の形態のパワーモジュールのプレート電極60は規制部10により支持されるため、より精度よく接合部32(第2の接合部)の厚みを接合部31(第1の接合部)よりも厚くなるように規制することができ、実装部材の熱膨張係数差によって生じる熱応力によるひずみを低減できる。
実施の形態3.
図6は、本発明の実施の形態3にかかるパワーモジュールの製造工程の一部を示す概略図である。図6において、図3と同じ符号を付けたものは、同一又は対応する構成を示しており、その説明を省略する。本発明の実施の形態1とは、ケース5とプレート電極60を予め一体化した構成が相違している。
本実施の形態の製造方法を以下に示す。
両面に導体層12、13が形成された絶縁基板11の導体層13上に、導電部3を形成する導電材として例えばシート状はんだ30を配置し、シート状はんだ30上にトランジスタ素子22及びダイオード素子21をそれぞれ配置する。さらに、シート状はんだ30を加熱し、導体層13とトランジスタ素子22及びダイオード素子21のそれぞれの裏面電極とを接合し、トランジスタ素子22及びダイオード素子21が実装された実装基板101を作製する。
実装基板101のトランジスタ素子22及びダイオード素子21上に、接合材としてAg焼結材322、311を配置する。
また、別途折曲部600により、トランジスタ素子22側がダイオード素子21側より高くなるように高低差を設けたプレート電極60のエミッタ端子62、信号端子63側を、ケース5と一体化させ、プレート電極付ケース102を作製する。
そして、プレート電極60の低い部位をダイオード素子21上のAg焼結材311上に配置し、プレート電極60の高い部位をトランジスタ素子22上のAg焼結材322上に配置する。トランジスタ素子22及びダイオード素子21が実装された実装基板101上のAg焼結材311、322をプレート電極付ケース102で規制しながら、Ag焼結材311、322、355を加熱して接合し、接合部31及び接合部31より厚い接合部32を形成する。
そして、実装基板101とプレート電極付ケース102を接合させた後、内部に封止樹脂を例えば60℃で充填する。真空脱泡した後、封止樹脂を加熱硬化させ、パワーモジュール100を作製する。
このように、ケース5に高低差を設けたプレート電極60を固定し、プレート電極60の低い部位をAg焼結材311上に、プレート電極60の高い部位をAg焼結材322上に接合させて、厚みの異なる接合部31、32を形成することにより、ダイオード素子21上及びトランジスタ素子22上のAg焼結材311、322の厚みの規制が容易となる。すなわち、パワーモジュール100の製造工程を簡略化することができる。
このように作製されたパワーモジュール100は、トランジスタ素子22上の接合部32(第2の接合部)の厚みをダイオード素子21上の接合部31(第1の接合部)の厚みよりも厚く形成できるため、実装部材の熱膨張係数差によって生じる熱応力によるひずみを低減できる。
実施の形態4.
実施の形態1〜3では、トランジスタ素子22はSi基板に形成されたIGBTの例を示したが、トランジスタ素子22又はダイオード素子21を、Si基板に比べてバンドギャップが大きいワイドバンドギャップ半導体基板によって形成してもよい。ワイドバンドギャップ半導体基板の材料としては、例えば、炭化珪素、窒化ガリウム、ダイヤモンド等を用いることができる。
このようなワイドバンドギャップ半導体基板に形成されたトランジスタ素子22及びダイオード素子21は、耐電圧性が高く、許容電流密度も高いため、トランジスタ素子22及びダイオード素子21の小型化が可能であり、これら小型化されたトランジスタ素子22及びダイオード素子21を用いることにより、これらの素子を組み込んだパワーモジュールの小型化が可能となる。
また耐熱性も高いため、ヒートシンクの放熱フィンの小型化及び水冷部の空冷化が可能であるので、パワーモジュールの一層の小型化が可能になる。
更に電力損失が低いため、トランジスタ素子22及びダイオード素子21の高効率化が可能であり、延いてはパワーモジュールの高効率化が可能になる。
なお、トランジスタ素子22及びダイオード素子21の両方がワイドバンドギャップ半導体によって形成されていてもよく、いずれか一方の素子がワイドバンドギャップ半導体よって形成されていてもよい。
実施の形態5.
本実施の形態は、実施の形態1〜4にかかるパワーモジュールを電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態5として、三相のインバータに本発明を適用した場合について説明する。
図7は、本実施の形態にかかるパワーモジュールを適用した電力変換システムの構成を示すブロック図である。
図7に示す電力変換システムは、電源700、電力変換装置710、負荷720から構成される。電源700は、直流電源であり、電力変換装置710に直流電力を供給する。電源700は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができる。交流系統に接続された整流回路やAC/DCコンバータで構成してもよい。また、電源700を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成してもよい。
電力変換装置710は、電源700と負荷720の間に接続された三相のインバータであり、電源700から供給された直流電力を交流電力に変換し、負荷720に交流電力を供給する。電力変換装置710は、図7に示すように、直流電力を交流電力に変換して出力する主変換回路711と、主変換回路711を制御する制御信号を主変換回路711に出力する制御回路713とを備えている。
負荷720は、電力変換装置710から供給された交流電力によって駆動される三相の電動機である。なお、負荷720は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置710の詳細を説明する。主変換回路711は、トランジスタ素子とダイオード素子を備えており(図示せず)、トランジスタ素子がスイッチングすることによって、電源700から供給される直流電力を交流電力に変換し、負荷720に供給する。主変換回路711の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路711は2レベルの三相フルブリッジ回路であり、6つのトランジスタ素子とそれぞれのトランジスタ素子に逆並列された6つのダイオード素子から構成することができる。主変換回路711は、実施の形態1〜4のいずれかのトランジスタ素子、ダイオード素子を備えたパワーモジュール712によって構成される。6つのトランジスタ素子は2つのトランジスタ素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路711の3つの出力端子は、負荷720に接続される。
また、主変換回路711は、各トランジスタ素子を駆動する駆動回路(図示せず)を備えているが、駆動回路はパワーモジュール712に内蔵されていてもよいし、パワーモジュール712とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路711のトランジスタ素子を駆動する駆動信号を生成し、主変換回路711のトランジスタ素子の制御電極に供給する。具体的には、後述する制御回路713からの制御信号に従い、トランジスタ素子をオン状態にする駆動信号とトランジスタ素子をオフ状態にする駆動信号とを各トランジスタ素子の制御電極に出力する。トランジスタ素子をオン状態に維持する場合、駆動信号はトランジスタ素子の閾値電圧以上の電圧信号(オン信号)であり、トランジスタ素子をオフ状態に維持する場合、駆動信号はトランジスタ素子の閾値電圧以下の電圧信号(オフ信号)となる。
制御回路713は、負荷720に所望の電力が供給されるよう主変換回路711のトランジスタ素子を制御する。具体的には、負荷720に供給すべき電力に基づいて主変換回路711の各トランジスタ素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてトランジスタ素子のオン時間を変調するPWM(Pulse Width Modulation)制御によって主変換回路711を制御することができる。そして、各時点においてオン状態となるべきトランジスタ素子にはオン信号を、オフ状態となるべきトランジスタ素子にはオフ信号が出力されるよう、主変換回路711が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各トランジスタ素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態にかかる電力変換装置では、主変換回路711に実施の形態1〜4のいずれかにかかるパワーモジュールを適用するため、熱応力を低減でき、信頼性を向上できる。
本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わない。単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに本発明を適用することも可能である。
また、本発明の電力変換装置の負荷720は電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
3 導電部、4 ワイヤ、5 ケース、7 樹脂封止部、8 接着剤、9 緩衝部、
10 規制部、11 絶縁基板、12、13 導体層、21 ダイオード素子、
22 トランジスタ素子、30 シート状はんだ、31、32、33、34、35 接合部、40 板状電極、60 プレート電極、61 ドレイン端子、62 エミッタ端子、
63 信号端子、64 リード、65 逃げ穴、100、712 パワーモジュール、
101 実装基板、102 プレート電極付ケース、211、221 表面電極、
222 制御電極、311、322、333、355 Ag焼結材、600 折曲部、
601、602 接合面、622 ネジ穴、700 電源、710 電力変換装置、
711 主変換回路、713 制御回路、720 負荷。

Claims (11)

  1. 導体層を有する絶縁基板と、
    前記導体層上の導電部にそれぞれの裏面電極が接合されたダイオード素子及びトランジスタ素子と、
    前記ダイオード素子の表面電極上に形成された第1の接合部と、
    前記トランジスタ素子の表面電極上に形成され、前記第1の接合部よりも厚く形成された第2の接合部と、
    前記第1の接合部及び前記第2の接合部を介して前記ダイオード素子及び前記トランジスタ素子と外部端子を接続するプレート電極と、
    前記プレート電極、前記ダイオード素子及び前記トランジスタ素子を封止する封止樹脂部と
    を備えたことを特徴とするパワーモジュール。
  2. トランジスタ素子上のプレート電極の裏面が、ダイオード素子上の前記プレート電極の裏面よりも高くなるように、前記プレート電極に折曲部が設けられたことを特徴とする請求項1に記載のパワーモジュール。
  3. プレート電極の、第1の接合部と第2の接合部の間とを繋ぐ部位に緩衝部が設けられたことを特徴とする請求項1又は2に記載のパワーモジュール。
  4. ダイオード素子とトランジスタ素子との間の絶縁基板又は導体層上に一端が接し、他端がプレート電極の裏面に接するように配置され、前記プレート電極の高さを規制する規制部が設けられたことを特徴とする請求項1〜3のいずれか1項に記載のパワーモジュール。
  5. 導電部にはんだ、第1の接合部及び第2の接合部に金属焼結材が用いられていることを特徴とする請求項1〜4のいずれか1項に記載のパワーモジュール。
  6. 導電部、第1の接合部、及び第2の接合部に金属焼結材が用いられていることを特徴とする請求項1〜4のいずれか1項に記載のパワーモジュール。
  7. ダイオード素子及びトランジスタ素子の少なくともいずれかはワイドバンドギャップ半導体基板に形成されていることを特徴とする請求項1〜6のいずれか1項に記載のパワーモジュール。
  8. ワイドバンドギャップ半導体基板は、炭化珪素、窒化ガリウム、ダイヤモンドのいずれかを材料とすることを特徴とする請求項7に記載のパワーモジュール。
  9. 請求項1〜8のいずれか1項に記載のパワーモジュールを有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
    を備えた電力変換装置。
  10. 絶縁基板の導体層上に配置された導電材上にダイオード素子及びトランジスタ素子を配置する工程と、
    前記導電材を加熱して前記ダイオード素子及び前記トランジスタ素子のそれぞれの裏面電極を前記導体層と接合する工程と、
    前記ダイオード素子及び前記トランジスタ素子のそれぞれの表面電極上に接合材を配置する工程と、
    前記ダイオード素子上及び前記トランジスタ素子上に、前記トランジスタ素子上のプレート電極の裏面の高さが前記ダイオード素子上の前記プレート電極の裏面の高さより高くなるように前記プレート電極を配置し、前記接合材を加熱することにより前記プレート電極と前記ダイオード素子及び前記トランジスタ素子をそれぞれ接合する工程と、
    前記プレート電極、前記トランジスタ素子、及び前記ダイオード素子を封止する工程と
    を備えたパワーモジュールの製造方法。
  11. 絶縁基板の導体層上に配置された導電材上にダイオード素子及びトランジスタ素子を配置する工程と、
    前記導電材を加熱して前記ダイオード素子及び前記トランジスタ素子のそれぞれの裏面電極を前記導体層と接合して実装基板を作製する工程と、
    前記実装基板の前記ダイオード素子及び前記トランジスタ素子のそれぞれの表面電極上に接合材を配置する工程と、
    高低差を設けたプレート電極をケースに固定したプレート電極付ケースを作製する工程と、
    前記プレート電極付ケースの前記プレート電極の低い部位を前記ダイオード素子上の前記接合材上に、前記プレート電極の高い部位を前記トランジスタ素子上の前記接合材上に配置し、前記接合材を加熱して接合する工程と、
    接合された前記実装基板と前記プレート電極付ケースを樹脂で封止する工程と
    を備えたパワーモジュールの製造方法。
JP2018118959A 2018-06-22 2018-06-22 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 Active JP7091878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018118959A JP7091878B2 (ja) 2018-06-22 2018-06-22 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018118959A JP7091878B2 (ja) 2018-06-22 2018-06-22 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2019220648A true JP2019220648A (ja) 2019-12-26
JP7091878B2 JP7091878B2 (ja) 2022-06-28

Family

ID=69097002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018118959A Active JP7091878B2 (ja) 2018-06-22 2018-06-22 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法

Country Status (1)

Country Link
JP (1) JP7091878B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022130588A1 (ja) * 2020-12-17 2022-06-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2023112195A1 (ja) * 2021-12-15 2023-06-22 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7482259B2 (ja) 2020-06-12 2024-05-13 無錫利普思半導体有限公司 パワー半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004943A (ja) * 2011-06-22 2013-01-07 Renesas Electronics Corp 半導体装置及びその製造方法
JP2018093244A (ja) * 2014-05-20 2018-06-14 三菱電機株式会社 電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004943A (ja) * 2011-06-22 2013-01-07 Renesas Electronics Corp 半導体装置及びその製造方法
JP2018093244A (ja) * 2014-05-20 2018-06-14 三菱電機株式会社 電力用半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7482259B2 (ja) 2020-06-12 2024-05-13 無錫利普思半導体有限公司 パワー半導体モジュール
WO2022130588A1 (ja) * 2020-12-17 2022-06-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2023112195A1 (ja) * 2021-12-15 2023-06-22 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP7091878B2 (ja) 2022-06-28

Similar Documents

Publication Publication Date Title
CN109727960B (zh) 半导体模块、其制造方法以及电力变换装置
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
JP7014012B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN109860159B (zh) 半导体模块、其制造方法以及电力变换装置
CN108538793B (zh) 半导体功率模块及电力变换装置
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP2019207897A (ja) パワーモジュール、その製造方法および電力変換装置
JP6644196B1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2019140233A (ja) パワーモジュールおよび電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JPWO2020136810A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2019043950A1 (ja) 半導体モジュール及び電力変換装置
JP2019153607A (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP7045978B2 (ja) 半導体装置および電力変換装置
US20210118815A1 (en) Semiconductor device and power conversion device
CN113646876A (zh) 功率半导体模块以及电力变换装置
JPWO2020174584A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
WO2020245890A1 (ja) パワーモジュール及び電力変換装置
WO2020240699A1 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
WO2020245998A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2023195325A1 (ja) パワーモジュールおよび電力変換装置
WO2023022001A1 (ja) パワーモジュールおよび電力変換装置
JP7286007B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
US20230307326A1 (en) Semiconductor device, method for producing semiconductor device, and power conversion apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220322

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220530

R151 Written notification of patent or utility model registration

Ref document number: 7091878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151