WO2022054852A1

WO2022054852A1 - 半導体発光装置および半導体ユニット

Info

Publication number: WO2022054852A1
Application number: PCT/JP2021/033072
Authority: WO
Inventors: 孝幸石原; 吾郎仲谷; 佳広多田; 勲山本; 晃久吉田; 智一郎外山
Original assignee: ローム株式会社
Priority date: 2020-09-10
Filing date: 2021-09-09
Publication date: 2022-03-17
Also published as: JPWO2022054852A1

Abstract

半導体発光装置（１）は、主面を有する基材（１０）と、主面と接合された搭載面（３０ｒ）を有する半導体基板（３０）と、基材（１０）および半導体基板（３０）から構成されて、側方に開口した収容凹部（７０）と、収容凹部（７０）に収容された半導体発光素子（５０）と、基材（１０）および半導体基板（３０）の少なくとも一方に設けられた集積回路（４０）と、基材（１０）および半導体基板（３０）の少なくとも一方に設けられており、半導体発光素子（５０）と集積回路（４０）とを電気的に接続する導電体（１５，１６，３７）と、を備えている。

Description

半導体発光装置および半導体ユニット

　本開示は、半導体発光装置および半導体ユニットに関する。

　上記半導体発光装置の一例として、厚さ方向において反対側を向く基板主面および基板裏面を有する基板と、基板の基板主面に形成された凹部の底面に搭載された半導体発光素子と、基板の基板裏面に形成された複数の端子と、を備える半導体発光装置が知られている（たとえば特許文献１参照）。このような半導体発光装置は、装置外部に設けられた制御回路等の集積回路によって制御される。

特開２０１８－１８９５４号公報

　ところで、集積回路が半導体発光装置の外部に設けられているため、配線等を用いて集積回路と半導体発光装置の半導体発光素子とを電気的に接続する。これにより、半導体発光素子と集積回路との間の導電経路が長くなるため、この導電経路の長さに起因するインダクタンスが増加するおそれがある。

　本開示の目的は、インダクタンスの増加を抑制しつつ半導体発光素子と集積回路とを電気的に接続できる半導体発光装置および半導体ユニットを提供することにある。

　上記課題を解決する半導体発光装置は、主面を有する基材と、前記主面と接合された搭載面を有する半導体基板と、前記基材および前記半導体基板から構成されており、前記主面および前記搭載面と垂直な方向とは異なりかつ前記主面および前記搭載面と交差する方向である側方に開口した収容凹部と、前記収容凹部に収容された半導体発光素子と、前記基材および前記半導体基板の少なくとも一方に設けられた集積回路と、前記基材および前記半導体基板の少なくとも一方に設けられており、前記半導体発光素子と前記集積回路とを電気的に接続する導電体と、を備えている。

　この構成によれば、半導体発光装置が集積回路を備えている。そして、基材および半導体基板の少なくとも一方に設けられた導電体によって半導体発光装置の内部で半導体発光素子と集積回路とが電気的に接続されている。これにより、半導体発光装置の外部に集積回路が設けられる場合、つまり半導体発光装置の外部の導電体によって半導体発光素子と集積回路とが電気的に接続された場合と比較して、半導体発光素子と集積回路との間の導電経路が短くなる。したがって、半導体発光素子と集積回路との間の導電経路の長さに起因するインダクタンスの増加を抑制できる。

　上記半導体発光装置および半導体ユニットによれば、インダクタンスの増加を抑制しつつ半導体発光素子と集積回路とを電気的に接続できる。

第１実施形態の半導体発光装置の斜視図。第１実施形態の半導体発光装置の模式的な側面図。図１の半導体発光装置の裏面図。図１の半導体発光装置について、基材の平面図。図４の一部拡大図。図１の半導体発光装置について、半導体基板の裏面図。図３の半導体発光装置の７－７線の断面図。図７の一部拡大図。第１実施形態の半導体発光装置について、集積回路の電気構成を示す模式的な回路図。第１実施形態の半導体発光装置の製造方法について、製造工程の一例を説明するための説明図。第１実施形態の半導体発光装置の製造方法について、製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。第１実施形態の半導体ユニットの電気的な接続構成の一例を示す回路図。第２実施形態の半導体発光装置の側面図。図２５の半導体発光装置の正面図。図２５の半導体発光装置について、基材の平面図。図２５の半導体発光装置の裏面図。図２８の半導体発光装置の２９－２９線の断面図。図２８の半導体発光装置の３０－３０線の断面図。図２９の一部拡大図。図２９の一部拡大図。図３０の一部拡大図。第２実施形態の半導体発光装置の製造方法について、製造工程の一例を説明するための説明図。（ａ）半導体発光装置の製造方法の製造工程の一例を説明するための説明図、（ｂ）（ａ）の一部拡大図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。（ａ）半導体発光装置の製造方法の製造工程の一例を説明するための説明図、（ｂ）（ａ）の一部拡大図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。（ａ）半導体発光装置の製造方法の製造工程の一例を説明するための説明図、（ｂ）（ａ）の一部拡大図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。半導体発光装置の製造方法の製造工程の一例を説明するための説明図。第１実施形態の半導体発光装置の変更例について、半導体発光装置の正面図。第１実施形態の半導体発光装置の変更例について、半導体発光装置を側面から視た部分断面図。図４８の半導体発光装置の正面図。第１実施形態の半導体発光装置の変更例について、半導体発光装置を側面から視た部分断面図。図５０の半導体発光装置の正面図。第１実施形態の半導体発光装置の変更例について、半導体発光装置を側面から視た部分断面図。図５２の半導体発光装置の正面図。第１実施形態の半導体発光装置の変更例について、半導体発光装置の正面図。第２実施形態の半導体発光装置の変更例について、半導体発光装置を側面から視た部分断面図。図５５の半導体発光装置の正面図。第２実施形態の半導体発光装置の変更例について、半導体発光装置を側面から視た部分断面図。第１実施形態の半導体発光装置の変更例について、半導体発光装置を側面から視た部分断面図。図５８の半導体発光装置の正面図。第１実施形態の半導体発光装置の変更例について、半導体発光装置の模式的な側面図。図６０の半導体発光装置の光センサの電気的な接続構成の一例を示す回路図。図６０の半導体発光装置の電気的な接続構成の一例を示す回路図。

　以下、半導体発光装置の実施形態について図面を参照して説明する。以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態は、種々の変更を加えることができる。本明細書における記述「Ａ及びＢの少なくとも一つ」は、「Ａのみ、または、Ｂのみ、または、ＡとＢの両方」を意味するものとして理解されたい。

　［第１実施形態］
　（半導体発光装置の構成）
　図１～図９を参照して、第１実施形態の半導体発光装置１の構成について説明する。なお、図２は半導体発光装置１を模式的に示した図であり、半導体発光装置１の電気的接続に関する部品を省略して示している。

　図１に示すように、半導体発光装置１は、基材１０と、基材１０に搭載された半導体基板３０および半導体発光素子５０と、半導体基板３０に設けられた集積回路４０と、半導体発光素子５０を封止する透光性の封止樹脂６０と、を備えている。図１に示すとおり、半導体発光装置１は、全体的に視て、直方体状に形成されている。

　以降の説明において、基材１０と半導体基板３０とが積層される方向をｚ方向とし、ｚ方向と直交する方向のうち、互いに直交する２方向をｘ方向およびｙ方向とする。ｚ方向は、半導体発光装置１の高さ方向ともいえる。ｚ方向のうち基材１０から半導体基板３０に向かう方向を上方とし、半導体基板３０から基材１０に向かう方向を下方とする。ｘ方向およびｙ方向は、ｚ方向から半導体発光装置１を視た場合の半導体発光装置１の一辺が延びる方向である。

　基材１０は、たとえばガラスエポキシ樹脂からなり、ｘ方向およびｙ方向の長さよりもｚ方向の長さが短い平板状に形成されている。本実施形態では、基材１０は、プリント配線板等に用いられるガラスエポキシ基板からなる。基材１０は、ｚ方向において互いに反対側を向く基材主面１０ｓおよび基材裏面１０ｒと、基材主面１０ｓおよび基材裏面１０ｒと交差する方向（本実施形態では、基材主面１０ｓおよび基材裏面１０ｒと直交する方向）を向く基材側面１１～１４と、を備えている。基材主面１０ｓは上方を向いており、基材裏面１０ｒは下方を向いており、基材側面１１～１４は側方を向いている。基材側面１１～１４は、基材主面１０ｓと基材裏面１０ｒを繋いでいる。なお、基材主面１０ｓは基材の主面の一例であり、基材裏面１０ｒは基材の裏面の一例である。

　基材主面１０ｓおよび基材裏面１０ｒは、同一形状であり、ｚ方向から視て、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる矩形状に形成されている。基材主面１０ｓおよび基材裏面１０ｒはそれぞれ、ｚ方向に直交する平坦面からなる。なお、基材主面１０ｓおよび基材裏面１０ｒは互いに異なる形状であってもよい。

　基材側面１１，１２は、ｙ方向において互いに離間した状態で、ｙ方向において互いに反対側を向く面である。基材側面１３，１４は、ｘ方向において互いに離間した状態で、ｙ方向において互いに反対側を向く面である。ｚ方向から視て、基材側面１１，１２と基材側面１３，１４とは直交している。基材主面１０ｓには、半導体基板３０が接合されている。本実施形態では、半導体基板３０は、ｙ方向において基材主面１０ｓのうち基材主面１０ｓのｙ方向の中央に対して基材側面１２寄りに配置されている。

　半導体基板３０は、たとえばＳｉ（シリコン）からなり、一部が切り欠かれた直方体状に形成されている。半導体基板３０は、ｚ方向において互いに反対側を向く基板主面３０ｓおよび基板裏面３０ｒと、基板主面３０ｓおよび基板裏面３０ｒと交差する方向（本実施形態では、基板主面３０ｓおよび基板裏面３０ｒと直交する方向）を向く基板側面３１～３４と、を備えている。基板主面３０ｓは基材主面１０ｓと同じく上方を向いており、基板裏面３０ｒは基材裏面１０ｒと同じく下方を向いている。基板主面３０ｓおよび基板裏面３０ｒはそれぞれ、ｚ方向に直交する平坦面からなる。なお、半導体基板３０は、Ｓｉ以外の半導体材料から構成されてもよい。

　基板側面３１，３２は、ｙ方向において互いに離間した状態で、ｙ方向において互いに反対側を向く面である。基板側面３１は基材側面１１と同じ側を向いており、基板側面３２は基材側面１２と同じ側を向いている。基板側面３３，３４は、ｘ方向において互いに離間した状態で、ｘ方向において互いに反対側を向く面である。基板側面３３は基材側面１３と同じ側を向いており、基板側面３４は基材側面１４と同じ側を向いている。本実施形態では、基板側面３１と基材側面１１とは面一となっており、基板側面３２と基材側面１２とは面一となっており、基板側面３３と基材側面１３とは面一となっており、基板側面３４と基材側面１４とは面一となっている。

　基板主面３０ｓおよび基板裏面３０ｒは互いに異なる形状である。基板主面３０ｓおよび基板裏面３０ｒはともに、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる矩形状である。一方、基板主面３０ｓのｙ方向の長さは基板裏面３０ｒのｙ方向の長さよりも長い。また基板主面３０ｓのｘ方向の長さは基板裏面３０ｒのｘ方向の長さと等しい。このように、基板主面３０ｓの面積は、基板裏面３０ｒの面積よりも大きい。なお、基板主面３０ｓおよび基板裏面３０ｒのｘ方向の長さは基材主面１０ｓのｘ方向の長さと等しい。また、基板主面３０ｓのｙ方向の長さは基材主面１０ｓのｙ方向の長さと等しい。つまり、基板主面３０ｓの面積は基材主面１０ｓおよび基材裏面１０ｒの面積と等しく、基板裏面３０ｒの面積は基材主面１０ｓおよび基材裏面１０ｒの面積よりも小さい。基材裏面１０ｒは、ｙ方向において基材主面１０ｓの中央よりも基材側面１２寄りに形成されている。基板裏面３０ｒは、基材主面１０ｓに接合されている。つまり、基板裏面３０ｒは、基材１０に半導体基板３０を搭載する搭載面であるといえる。

　半導体基板３０のｙ方向の両端部のうち基板側面３１に近い方の端部には、切欠部３５が設けられている。切欠部３５のｙ方向の長さは、半導体基板３０のｙ方向の長さの１／４程度である。切欠部３５は、半導体基板３０のうちｘ方向の両側およびｙ方向のうち基板側面３１寄りの部位を開口している。ｘ方向から視て、切欠部３５のｚ方向の長さは、ｙ方向において基板側面３１から基板側面３２に向かうにつれて徐々に小さくなる。このため、基板側面３１のｚ方向の長さは、基板側面３２～３４のｚ方向の長さよりも短い。つまり、基板側面３１のｚ方向の長さは、半導体基板３０のｚ方向の長さ（半導体基板３０の厚さ）よりも短い。基板側面３１は、ｚ方向において基板主面３０ｓと隣り合うように設けられている。換言すると、基板側面３１は、ｚ方向において基板裏面３０ｒから離間して設けられている。

　切欠部３５は、基板側面３１と基板裏面３０ｒとを繋ぐ傾斜面である反射面３５ａを有している。反射面３５ａは、基板側面３１から基板裏面３０ｒに向かうにつれて基板側面３１から基板側面３２に向けて傾斜する平坦面からなる。図２に示すように、反射面３５ａの傾斜角度θは、５４．７°である。ここで、傾斜角度θは、基板主面３０ｓと平行な面と、反射面３５ａとがなす鋭角である。ｚ方向から視て、反射面３５ａは、基材主面１０ｓと重なる位置に設けられている。

　図７に示すように、半導体基板３０には、集積回路４０が設けられている。集積回路４０は、半導体発光素子５０の動作を制御する回路を含み、たとえばＬＳＩ（Large-Scale Integration）からなる。集積回路４０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などのトランジスタやダイオードを含む回路素子と、回路素子に電気的に接続されており、ｚ方向において積層された多層配線とを含んでいる。

　集積回路４０は、ｚ方向から視て、基板側面３１よりも基板側面３２寄りに形成されている。ｚ方向において、集積回路４０は、基板主面３０ｓよりも基板裏面３０ｒの近くに形成されている。より詳細には、ｚ方向において、集積回路４０は、基板裏面３０ｒに露出するように形成されている。集積回路４０のｚ方向の長さは、半導体基板３０のｚ方向の長さよりも短い。本実施形態では、集積回路４０は、基板裏面３０ｒの外縁よりも一回り小さく形成されている。つまり、ｚ方向から視た集積回路４０の外縁は、基板裏面３０ｒの外縁よりも内方に位置している。

　なお、集積回路４０の形状やサイズはそれぞれ任意に変更可能である。一例では、ｚ方向から視て、集積回路４０は、基板裏面３０ｒの全面にわたり形成されてもよい。また集積回路４０のｚ方向から視た形状は矩形状に限られず、凹形状や凸形状といった形状であってもよい。

　半導体発光装置１は、複数（本実施形態では３つ）の半導体発光素子５０を収容する収容凹部７０が設けられている。本実施形態では、収容凹部７０は、基材１０および半導体基板３０によって形成されている。具体的には、収容凹部７０は、基材主面１０ｓのうち半導体基板３０の基板裏面３０ｒよりも基材側面１１の近くの部分および反射面３５ａからなる。収容凹部７０は、ｙ方向のうち基材側面１１（基板側面３１）に向かって開口している。本実施形態では、収容凹部７０は、ｘ方向の両側も開口している。

　収容凹部７０には、封止樹脂６０が充填されている。封止樹脂６０は、半導体発光素子５０からの光に対する透光性を有する透明または半透明の樹脂材料からなり、たとえばエポキシ樹脂、シリコーン樹脂、アクリル樹脂、ポリビニル系樹脂等からなる。封止樹脂６０は、半導体発光素子５０からの光を拡散する拡散材、半導体発光素子５０からの光によって励起されて半導体発光素子５０からの光の波長と異なる波長の光を発する蛍光体等を含むものであってもよい。

　本実施形態では、複数の半導体発光素子５０はそれぞれ、基材主面１０ｓのうち半導体基板３０の基板裏面３０ｒと重ならない部分、つまりｚ方向において反射面３５ａと重なる部分に実装されている。具体的には、各半導体発光素子５０は、Ａｇ（銀）ペーストやはんだ等の導電性接合材ＳＤによって基材主面１０ｓに実装されている。各半導体発光素子５０は、集積回路４０と電気的に接続されている。ｚ方向から視て、複数の半導体発光素子５０はそれぞれ、集積回路４０と重ならない位置に配置されている。またｙ方向から視て、複数の半導体発光素子５０はそれぞれ、集積回路４０と重なるように配置されている。複数の半導体発光素子５０は、ｙ方向において基材１０のｙ方向の中央よりも基材側面１３の近くに配置されている。ｚ方向から視て、複数の半導体発光素子５０は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。各半導体発光素子５０は、発光面５０ｓが基材主面１０ｓと同じ側を向くように配置されている。

　本実施形態では、半導体発光装置１の使用状態において、３つの半導体発光素子５０のうち最も基材側面１４の近くに配置された半導体発光素子５０は赤色の波長帯域の光を出射し、３つの半導体発光素子５０のうち最も基材側面１３の近くに配置された半導体発光素子５０は青色の波長帯域の光を出射し、３つの半導体発光素子５０のうちｘ方向において中央に配置された半導体発光素子５０は緑色の波長帯域の光を出射する。

　図２に示すように、半導体発光素子５０は、発光面５０ｓから上方に向けて所定の角度範囲にわたり光を出射する。発光面５０ｓからの光は、反射面３５ａによって反射して基材側面１１および基板側面３１に向けて出射する。このように、半導体発光装置１は、半導体発光装置１の側方に向けて光を出射する側面発光型の半導体発光装置である。ここで、半導体発光装置１の側方とは、半導体発光装置１の高さ方向（ｚ方向）と交差する方向である。

　図５に示すように、赤色の波長帯域の光を出射する半導体発光素子５０においては、その発光面５０ｓに第１電極５１が形成されており、ｚ方向において発光面５０ｓとは反対側の面に第２電極（図示略）が形成されている。この半導体発光素子５０の第１電極５１はカソード電極であり、第２電極はアノード電極である。

　緑色および青色の波長帯域の光を出射する半導体発光素子５０においては、その発光面５０ｓに第１電極５１および第２電極５２が形成されている。これら半導体発光素子５０の第１電極５１はカソード電極であり、第２電極はアノード電極である。

　次に、半導体発光装置１の電気的な接続構造について説明する。

　図３および図４に示すように、基材１０は、たとえばＣｕ（銅）箔などの導電材料からなる配線や端子が設けられている。本実施形態では、図４に示すように、基材１０は、複数（本実施形態では３つ）の第１配線１５、複数（本実施形態では３つ）の第２配線１６、複数（本実施形態では４つ）の第３配線１７、および、複数（本実施形態では６つ）の第４配線１８を有している。また、図３に示すように、基材１０は、複数の第１配線１５に個別に電気的に接続された複数（本実施形態では３つ）の第１端子２１、複数の第３配線１７に個別に電気的に接続された複数（本実施形態では４つ）の第２端子２２、および、複数の第４配線１８に個別に電気的に接続された複数（本実施形態では６つ）の第３端子２３を有している。

　図３および図４に示すように、基材側面１１，１２，１４のそれぞれには、複数の凹部１１ａ，１２ａ，１４ａが設けられている。各凹部１１ａ，１２ａ，１４ａは、基材１０をｚ方向に貫通するように設けられている。本実施形態では、ｚ方向から視た各凹部１１ａ，１２ａ，１４ａの形状は、円弧凹状（より詳細には半円凹状）である。

　複数（本実施形態では３個）の凹部１１ａは、ｘ方向において互いに離間して設けられている。複数（本実施形態では４個）の凹部１２ａは、ｘ方向において互いに離間して設けられている。複数（本実施形態では６個）の凹部１４ａは、ｙ方向において互いに離間して設けられている。

　複数の凹部１１ａは、複数の第１配線１５と複数の第１端子２１とを個別に繋ぐように設けられている。ｚ方向から視て、第１配線１５と第１端子２１とは互いに重なる位置に設けられており、互いに電気的に接続されている。

　図５に示すように、複数の第１配線１５は、複数の半導体発光素子５０と対応して設けられている。より詳細には、複数の第１配線１５は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。複数の第１配線１５には、複数の半導体発光素子５０が個別に搭載されている。

　第１配線１５は、半導体発光素子５０と第１端子２１とを電気的に接続するための配線である。つまり、第１配線１５は、半導体発光素子５０と第１端子２１との導電経路を構成している。各半導体発光素子５０は、導電性接合材ＳＤによって各第１配線１５に接合されている。これにより、赤色の波長帯域の光を出射する半導体発光素子５０の第２電極（アノード電極）と第１配線１５とが電気的に接続されている。つまり、赤色の波長帯域の光を出射する半導体発光素子５０の第２電極は第１端子２１と電気的に接続されている。緑色および青色の波長帯域の光を出射する半導体発光素子５０はそれぞれ、その第２電極５２（アノード電極）がワイヤＷによって第１配線１５に接続されている。これにより、緑色および青色の波長帯域の光を出射する半導体発光素子５０の第２電極５２と第１配線１５とが電気的に接続されている。つまり、緑色および青色の波長帯域の光を出射する半導体発光素子５０の第２電極５２はその半導体発光素子５０に対応する第１端子２１と電気的に接続されている。このように、複数の第１端子２１は、複数の半導体発光素子５０のアノード端子を個別に構成している。

　第１配線１５は、基材主面１０ｓに形成された搭載配線部１５ａと、凹部１１ａに形成された貫通電極１５ｂと、を有している。搭載配線部１５ａは、半導体発光素子５０が搭載される配線部であり、基材主面１０ｓのｙ方向の両端部のうち基材側面１１に近い方向の端部に形成されている。貫通電極１５ｂは、搭載配線部１５ａと第１端子２１（図４参照）とを接続する導電部であり、凹部１１ａの内壁に沿って形成されている。

　図３に示すように、複数の第１端子２１は、半導体発光装置１が配線基板（図示略）に実装される際に、複数の半導体発光素子５０のそれぞれのアノード電極と配線基板とを電気的に接続するための外部端子である。

　図５に示すように、複数の第２配線１６は、複数の第１配線１５（複数の半導体発光素子５０）と対応して設けられている。より詳細には、複数の第２配線１６はそれぞれ、ｙ方向において、複数の第１配線１５よりも基材側面１１とは反対側に配置されている。ｙ方向から視て、第２配線１６は、その第２配線１６と対応する第１配線１５と重なる位置に配置されている。各第２配線１６は、基材主面１０ｓに形成されている。

　第２配線１６は、半導体発光素子５０の第１電極５１（カソード電極）と集積回路４０とを電気的に接続する配線である。半導体発光素子５０の第１電極５１は、ワイヤＷによって第２配線１６に接続されている。これにより、半導体発光素子５０の第１電極５１と第２配線１６とが電気的に接続されている。つまり、半導体発光素子５０の第１電極５１と集積回路４０とが電気的に接続されている。

　各第２配線１６は、集積回路４０と電気的に接続するため、ｚ方向から視て集積回路４０（半導体基板３０の基板裏面３０ｒ）と重なる部分と、各半導体発光素子５０の第１電極５１と接続するため、ｚ方向から視て集積回路４０（基板裏面３０ｒ）と重ならない部分と、を有している。

　図５に示すように、第２配線１６は、ワイヤＷが接続される第１接続部１６ａと、集積回路４０と電気的に接続するための第２接続部１６ｂと、第１接続部１６ａと第２接続部１６ｂとを繋ぐ連結部１６ｃと、を有している。本実施形態では、第２配線１６は、第１接続部１６ａ、第２接続部１６ｂおよび連結部１６ｃが一体に形成された単一部品である。第１接続部１６ａはｚ方向から視て集積回路４０（半導体基板３０の基板裏面３０ｒ）と重ならない位置に形成されており、第２接続部１６ｂはｚ方向から視て集積回路４０（基板裏面３０ｒ）と重なる位置に形成されている。

　集積回路４０は、複数の第３配線１７、複数の第４配線１８、複数の第２端子２２および複数の第３端子２３と電気的に接続されている。

　図３および図４に示すように、複数の第３配線１７および複数の第２端子２２はそれぞれ、複数の凹部１２ａに対応して設けられている。つまり、複数の第３配線１７はそれぞれ基材主面１０ｓのｙ方向の両端部のうち基材側面１２に近い方の端部に形成されており、複数の第２端子２２はそれぞれ基材裏面１０ｒのｙ方向の両端部のうち基材側面１２に近い方の端部に形成されている。複数の第３配線１７および複数の第２端子２２はそれぞれ、ｘ方向において互いに離間して配列されている。ｚ方向から視て、複数の第３配線１７は複数の第２端子２２と個別に重なる位置に設けられている。各第３配線１７は、ｚ方向から視てその全てが集積回路４０（半導体基板３０の基板裏面３０ｒ）と重なる位置に設けられている。

　第３配線１７は集積回路４０と第２端子２２とを電気的に接続する配線である。第３配線１７は、基材主面１０ｓに設けられた基板接続部１７ａと、凹部１２ａに設けられた貫通電極１７ｂと、を有している。基板接続部１７ａは、集積回路４０と電気的に接続するための配線部であり、基材主面１０ｓのｙ方向の両端部のうち基材側面１２に近い方の端部に設けられている。貫通電極１７ｂは、基板接続部１７ａと第２端子２２とを接続する配線部であり、凹部１２ａの内壁に沿って形成されている。

　図３に示すように、各第２端子２２は、半導体発光装置１が配線基板（図示略）に実装される際に、集積回路４０と配線基板とを電気的に接続するための外部端子である。第２端子２２は、たとえば集積回路４０を駆動するための制御電源に接続するための電源端子およびグランド端子と、半導体発光装置１の外部に設けられた制御回路と接続する２個の接続端子と、を構成している。ここで、制御回路は、集積回路４０を制御するための制御信号を集積回路４０に出力する回路であり、たとえば配線基板に設けられている。

　図３および図４に示すように、複数の第４配線１８および複数の第３端子２３はそれぞれ、複数の凹部１４ａに対応して設けられている。つまり、複数の第４配線１８は基材主面１０ｓのｘ方向の両端部のうち基材側面１３に近い方の端部に形成されており、複数の第３端子２３は基材裏面１０ｒのｘ方向の両端部のうち基材側面１３に近い方の端部に形成されている。複数の第４配線１８および複数の第３端子２３はそれぞれ、ｙ方向において互いに離間して配列されている。ｚ方向から視て、複数の第４配線１８は複数の第３端子２３と個別に重なる位置に設けられている。各第４配線１８は、ｚ方向から視てその全てが集積回路４０（半導体基板３０の基板裏面３０ｒ）と重なる位置に設けられている。

　第４配線１８は集積回路４０と第３端子２３とを電気的に接続する配線である。第４配線１８は、集積回路４０と接続されるための基板接続部１８ａと、第３端子２３と接続するための端子接続部１８ｂと、基板接続部１８ａと端子接続部１８ｂとを繋ぐ連結部１８ｃと、凹部１４ａに設けられた貫通電極１８ｄと、を有している。基板接続部１８ａ、端子接続部１８ｂおよび連結部１８ｃは基材主面１０ｓに設けられている。端子接続部１８ｂは、基材主面１０ｓのｘ方向の両端部のうち基材側面１３に近い方の端部に設けられている。基板接続部１８ａは、ｘ方向において基材主面１０ｓのうち端子接続部１８ｂよりも内方に位置している。貫通電極１８ｄは、端子接続部１８ｂと第３端子２３とを接続する配線部であり、凹部１４ａの内壁に沿って形成されている。

　図３に示すように、各第３端子２３は、半導体発光装置１が配線基板（図示略）に実装される際に、集積回路４０と配線基板とを電気的に接続するための外部端子である。複数の第３端子２３は、たとえば半導体発光装置１の個別アドレスを設定するための端子である。つまり、集積回路４０は、半導体発光装置１の外部の電子部品（上記制御回路等）と通信するためのインターフェースを有している。

　集積回路４０と複数の第２配線１６、複数の第３配線１７および複数の第４配線１８との接続構造について説明する。

　図７に示すように、半導体基板３０の基板裏面３０ｒには、集積回路４０をｚ方向から覆うように電気絶縁性の絶縁層３６が形成されている。絶縁層３６のうち複数の第２配線１６、複数の第３配線１７および複数の第４配線１８にそれぞれ対応する部分には、絶縁層３６をｚ方向に貫通する複数の開口３６ａ（図８参照）が形成されている。つまり、各開口３６ａを通じて、集積回路４０がｚ方向に露出している。各開口３６ａには、接合部３７が設けられている。接合部３７は、集積回路４０と複数の第２配線１６、複数の第３配線１７および複数の第４配線１８とを電気的に接続するための導電層である。図６に示すように、複数の接合部３７は、複数の第２配線１６、複数の第３配線１７および複数の第４配線１８に対応して設けられている。

　図８に示すように、各接合部３７は、絶縁層３６の開口３６ａに形成された再配線部３７ａと、再配線部３７ａ上に形成された載置部３７ｂと、載置部３７ｂ上に形成されたはんだバンプ３７ｃと、を有している。複数の接合部３７のはんだバンプ３７ｃが複数の第２配線１６、複数の第３配線１７および複数の第４配線１８が個別に接合することによって、基材１０と半導体基板３０とが接合されている。このように、はんだバンプ３７ｃは、複数の接合部３７が形成される導電性接合材の一例である。

　集積回路４０の電気的な構成の一例および各半導体発光素子５０との接続構造について図９を用いて説明する。

　図９に示すように、集積回路４０は、各半導体発光素子５０を駆動させる駆動回路４１を有している。より詳細には、駆動回路４１は、複数の半導体発光素子５０を個別に制御できる構成を有している。つまり、駆動回路４１は、各半導体発光素子５０に対応したスイッチング回路４１Ａを有している。スイッチング回路４１Ａは、半導体発光素子５０に供給する電流を制御するための回路である。スイッチング回路４１Ａは、たとえば半導体発光素子５０に予め設定された第１駆動電流が流れるように構成された定電流回路である。

　また、集積回路４０は、これらスイッチング回路４１Ａの動作を制御するための信号を生成する信号生成部４２を有している。信号生成部４２は、上記信号を複数のスイッチング回路４１Ａに対して個別に生成し、各スイッチング回路４１Ａに出力する。このように、複数のスイッチング回路４１Ａが複数の半導体発光素子５０に対して個別に設けられ、信号生成部４２から複数のスイッチング回路４１Ａに信号が個別に出力されるため、集積回路４０は、複数の半導体発光素子５０の動作を個別に制御できる。

　集積回路４０は、４つの第２端子２２のうち電源端子およびグランド端子となる２つの第２端子２２を通じて、電力が供給される。つまり、集積回路４０は、上記２つの第２端子２２間の電圧に基づいて駆動する。

　集積回路４０は、残りの２個の第２端子２２を通じて、半導体発光装置１の外部に設けられた制御回路の制御信号が信号生成部４２に入力される。信号生成部４２は、制御信号に基づいて各スイッチング回路４１Ａの後述するスイッチング素子４１ａのゲート電極にゲート電圧を印加するためのゲート信号を生成し、各スイッチング回路４１Ａに出力する。各スイッチング回路４１Ａは、ゲート信号に基づいてスイッチング素子４１ａのオンオフ動作を制御する。このスイッチング素子４１ａのオンオフ動作によって、各半導体発光素子５０に供給される電流が制御される。制御回路と集積回路４０との通信としては、たとえばＩ^２Ｃ（Inter-Integrated Circuit）通信が用いられる。制御回路の制御信号は、たとえばＰＷＭ（Pulse Width Modulation）信号である。つまり、各スイッチング回路４１Ａのスイッチング素子４１ａがＰＷＭ制御されることによって、各半導体発光素子５０に供給される電流が制御される。

　信号生成部４２は、半導体発光装置１の外部の制御回路に接続されている。すなわち、制御回路からの制御信号に基づいて、スイッチング素子４１ａをオンオフするための信号（ＰＷＭ信号）を生成する。つまり、集積回路４０に含まれる各スイッチング回路４１Ａのスイッチング素子４１ａのオンオフ動作によって、各半導体発光素子５０に供給される電流が制御される。

　図９に示すとおり、各スイッチング回路４１Ａは、スイッチング素子４１ａ、オペアンプ４１ｂ、定電流源４１ｃ、第１抵抗４１ｄおよび第２抵抗４１ｅを有している。

　本実施形態のスイッチング素子４１ａは、Ｎ型のＭＯＳＦＥＴである。スイッチング素子４１ａのドレイン電極は、半導体発光素子５０の第２電極５２（カソード電極）に接続されている。スイッチング素子４１ａのソース電極は、第２抵抗４１ｅを介してグランドに接続されている。スイッチング素子４１ａがオンすることによって半導体発光素子５０に第１駆動電流が流れ、スイッチング素子４１ａがオフすることによって半導体発光素子５０に第１駆動電流が流れない。

　オペアンプ４１ｂの出力端子は、スイッチング素子４１ａのゲート電極に接続されている。オペアンプ４１ｂの反転入力端子（－）は、スイッチング素子４１ａのソース電極および第２抵抗４１ｅの第１端子に接続されている。すなわちオペアンプ４１ｂの反転入力端子（－）には、スイッチング素子４１ａのソース電極の電圧がフィードバックされる。第２抵抗４１ｅの第２端子は、グランドに接続されている。オペアンプ４１ｂの非反転入力端子（＋）は、定電流源４１ｃに接続されている。定電流源４１ｃの第１端子は、外部電源に接続された第２端子２２（電源端子）に接続されている。定電流源４１ｃの第２端子は、オペアンプ４１ｂの非反転入力端子（＋）および第１抵抗４１ｄの第１端子と接続されている。第１抵抗４１ｄの第２端子は、グランドに接続されている。またオペアンプ４１ｂの正電源端子には、信号生成部４２からのＰＷＭ信号が入力される。

　オペアンプ４１ｂは、ＰＷＭ信号に基づいて活性化／非活性化（動作／停止）する。活性化したオペアンプ４１ｂは、スイッチング素子４１ａをオンする。オペアンプ４１ｂの非活性化によってスイッチング素子４１ａはオフする。このように、オペアンプ４１ｂは、ＰＷＭ信号に基づいてスイッチング素子４１ａを間欠的にオンオフする。そして、ＰＷＭ信号のＤＵＴＹ値が大きくなるにつれてスイッチング素子４１ａがオンする期間が長くなる。スイッチング素子４１ａのオン期間は、半導体発光素子５０に流れる電流量に対応する。したがって、スイッチング回路４１Ａは、スイッチング素子４１ａのオン期間、つまりＰＷＭ信号のＤＵＴＹ値に応じた量の電流（第１駆動電流）を半導体発光素子５０に供給する。

　また、集積回路４０は、記憶部４３を有している。記憶部４３は、たとえば不揮発性メモリによって形成されている。不揮発性メモリの一例は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）である。記憶部４３には、たとえば半導体発光装置１の個別アドレス情報（またはＩＤ情報）が記憶されている。

　各半導体発光素子５０と集積回路４０とは、複数のワイヤＷ、複数の第２配線１６および複数の接合部３７を介して電気的に接続されている。本実施形態では、複数のワイヤＷ、複数の第２配線１６および複数の接合部３７は、各半導体発光素子５０と集積回路４０とを電気的に接続する導電体の一例である。このため、導電体は、複数の接合部３７を含んでいる。

　（半導体発光装置の製造方法）
　図１０～図２４を参照して、本実施形態の半導体発光装置１の製造方法の一例について説明する。

　半導体発光装置１の製造方法は、シリコンウェハ８００に集積回路４０を形成する工程を備えている。一例では、図１０に示すように、ｚ方向において互いに反対側を向く主面８０１および裏面８０２を有するシリコンウェハを用意する。シリコンウェハ８００の主面８０１および裏面８０２の面方位はそれぞれ、（１００）面である。集積回路４０は、裏面８０２に形成される。一例では、集積回路４０は、既知のＬＳＩの製造方法によって形成される。

　具体的には、まず、たとえば熱酸化法またはスパッタリング法によってシリコンウェハ８００の裏面８０２に酸化膜（ＳｉＯ_２）を形成する。次に、リソグラフィパターニングによって酸化膜がエッチングされて集積回路４０をパターニングするためのマスク層が形成される。次に、マスク層のうち集積回路４０に対応する開口にｎ型ドーパントまたはｐ型ドーパントをドーピングすることによってシリコンウェハ８００のｚ方向の両端部のうち裏面８０２に近い方の端部にｎ型導電層またはｐ型導電層を形成する。また、集積回路４０においてトランジスタ（たとえばＭＯＳＦＥＴ）を形成する場合、ｎ型導電層またはｐ型導電層上にゲート電極を形成した後、ｎ型導電層またはｐ型導電層内にソース層およびドレイン層を形成する。次に、配線層を形成する。配線層は、たとえば多層配線からなる。一例では、ゲート電極、ｎ型導電層およびｐ型導電層を覆うように第１絶縁膜を形成した後、第１絶縁膜においてゲート電よく、ソース層およびドレイン層と導通するためのコンタクトホールを形成する。そしてこれらコンタクトホールにたとえばＷ（タングステン）からなるメタルを埋め込む。次に、第１絶縁膜上に第２絶縁膜を形成した後、第２絶縁膜に複数の溝を形成する。そしてこれら溝にＣｕを埋め込む。次に、第２絶縁膜上に第３絶縁膜を形成した後、第３絶縁膜に配線パターンとなる穴や溝を形成する。これら穴や溝にＣｕを埋め込む。このようにして配線層が形成される。以上の工程を経て、シリコンウェハ８００の裏面８０２から露出するように集積回路４０が形成される。ｚ方向から視て、集積回路４０は、シリコンウェハ８００の裏面８０２のうち所定の領域に形成される。図１０に示すように、集積回路４０は、ｙ方向において間隔をあけて複数形成される。また図示していないが、集積回路４０は、ｘ方向において間隔をあけて複数形成される。

　半導体発光装置１の製造方法は、図１０～図１２に示すように、シリコンウェハ８００の裏面８０２を覆う絶縁層８３６を形成する工程を備えている。絶縁層８３６は窒化膜である。この工程では、まず、図１０に示すように、プラズマＣＶＤ（Chemical Vapor Deposition）によってシリコンウェハ８００の裏面８０２の全体にわたり窒化膜を形成する。窒化膜は、絶縁層８３６を構成する。次に、図１１に示すように、絶縁層８３６上にマスク層８８０を形成する。マスク層８８０には、複数の開口８８１が形成されている。続いて、図１２に示すように、リソグラフィパターニングと反応性イオンエッチングによって複数の開口８８１から露出した絶縁層８３６を除去する。これにより、シリコンウェハ８００の裏面８０２（集積回路４０）の一部がｚ方向に露出する開口８３６ａが形成される。

　半導体発光装置１の製造方法は、シリコンウェハ８００に凹部８３５を形成する工程を備えている。一例では、図１３に示すように、複数の開口８３６ａから露出したシリコンウェハ８００の裏面８０２に対して、水酸化カリウム（ＫＯＨ）水溶液を用いたウェットエッチングを行うことによって形成される。これにより、シリコンウェハ８００には、裏面８０２と同じ側を向く底面８３５ａと、底面８３５ａから主面８０１に向かうにつれてｙ方向に向けて傾斜する一対の傾斜面８３５ｂと、を有する凹部８３５が形成される。一対の傾斜面８３５ｂは、底面８３５ａから主面８０１に向かうにつれて互いに離れる方向に傾斜している。ここで、傾斜面８３５ｂと底面８３５ａとがなす傾斜角度は、５４．７°である。この工程では、シリコンウェハ８００に凹部８３５を形成した後、マスク層８８０を除去する。マスク層８８０は、反応性イオンエッチングによって除去される。

　半導体発光装置１の製造方法は、図１４～図１６に示すように、再配線部３７ａを形成する工程を備えている。一例では、図１４に示すように、絶縁層８３６上にマスク層８９０を形成する。マスク層８９０には、複数の開口８９１が形成されている。続いて、図１５に示すように、リソグラフィパターニングと反応性イオンエッチングによって複数の開口８９１から露出した絶縁層８３６を除去する。これにより、シリコンウェハ８００の裏面８０２（集積回路４０）の一部がｚ方向に露出する開口８３６ｂが形成される。次に、図１６に示すように、再配線部３７ａを開口８３６ａに形成する。より詳細には、たとえばまずＣｕを含むシード層を開口８３６ａ内に形成する。続いて、シード層を導電経路とした電解めっきによってＣｕ膜を形成する。これにより、再配線部３７ａが形成される。再配線部３７ａは開口８３６ａを埋めるように形成される。再配線部３７ａはたとえばＣｕからなる。開口８３６ｂは集積回路４０の一部を露出しているため、再配線部３７ａは集積回路４０と接する。つまり、再配線部３７ａは集積回路４０と電気的に接続される。

　半導体発光装置１の製造方法は、図１７に示すように、載置部３７ｂを形成する工程を備えている。載置部３７ｂはたとえばＣｕからなる。この工程では、たとえばプラズマＣＶＤによって載置部３７ｂを形成する。なお、載置部３７ｂを形成する工程では、再配線部３７ａを形成する工程と同様に、たとえばまずＣｕを含むシード層を形成した後、このシード層を導電経路とした電解めっきによってＣｕ膜を形成することによって載置部３７ｂを形成してもよい。

　半導体発光装置１の製造方法は、図１８に示すように、はんだバンプ３７ｃを形成する工程を備えている。はんだバンプ３７ｃを形成する工程では、載置部３７ｂにはんだバンプ３７ｃが接合される。その後、たとえばリフロー処理が実施される。以上の工程を経て、接合部３７が形成される。図１９に示すように、シリコンウェハ８００のうちｙ方向に隣り合う凹部８３５の間には、複数の接合部３７が形成されている。

　半導体発光装置１の製造方法は、シリコンウェハ８００を切断する工程を備えている。一例では、図１８および図１９に示すように、二点鎖線の切断線に沿ってシリコンウェハ８００を切断する。これにより、複数の半導体基板３０が形成される。

　図１９に示すように、シリコンウェハ８００のうちｙ方向に隣り合う凹部８３５の間には、複数の半導体基板３０が形成されている。ｙ方向に隣り合う凹部８３５の間には、２つの半導体基板３０が隣り合うように形成されている。この２つの半導体基板３０の接合部３７は、２つの半導体基板３０の境界のｘ方向に沿って延びる二点鎖線を中心として線対称に配置されている。

　半導体発光装置１の製造方法は、基材８１０を用意する工程を備えている。図２０は、基材８１０の一例を示している。

　基材８１０は、複数の基材１０が連結された基材連結体である。基材８１０の主面８１０ｓのうち各基材１０が形成される領域（図２０では二点鎖線によって囲まれた領域）には、複数の第１配線１５、複数の第２配線１６、複数の第３配線１７および複数の第４配線１８が形成される。また図示していないが、基材８１０の裏面のうち各基材１０が形成される領域には、複数の第１端子２１、複数の第２端子２２および複数の第３端子２３が形成される。また基材８１０のうち各基材１０が形成される領域の境界には、複数の貫通電極８１１が形成される。

　これら各配線１５～１８、各端子２１～２３および各貫通電極８１１はそれぞれ、たとえばＣｕ箔からなり、基材８１０の主面８１０ｓ上および基材８１０の裏面上にそれぞれＣｕ箔およびレジスト膜の順に積層した状態から露光・現像によってパターニングした後、レジスト膜を除去することによって形成される。貫通電極８１１は、予め上記領域の境界に貫通孔を形成する。貫通孔は、基材８１０をその厚さ方向に貫通している。貫通孔を構成する内周面にＣｕ箔を形成することによって貫通電極８１１が形成される。

　半導体発光装置１の製造方法は、複数の半導体発光素子５０を基材８１０に実装する工程を備えている。一例では、図２１に示すように、各第１配線１５のうち半導体発光素子５０が搭載される領域に、はんだやＡｇペースト等の導電性接合材ＳＤ（図７参照）を塗布する。続いて、導電性接合材ＳＤ上に半導体発光素子５０を搭載する。各第１配線１５に各半導体発光素子５０を搭載した後、リフロー処理を実施し、導電性接合材ＳＤを溶融した後、冷却し、導電性接合材ＳＤを固化させることによって、導電性接合材ＳＤを介して各第１配線１５と各半導体発光素子５０とが接合される。

　半導体発光装置１の製造方法は、図２２に示すように、複数のワイヤＷを形成する工程を備えている。これらワイヤＷは、たとえばＣｕ、Ａｕ、Ａｌ等の導電性材料からなり、図示していないワイヤボンディング装置を用いて形成される。

　半導体発光装置１の製造方法は、基材８１０を切断する工程を備えている。一例では、図示していないダイシングブレードを用いて、図２２の二点鎖線に沿って基材８１０を切断する。これにより、基材１０が形成される。

　半導体発光装置１の製造方法は、図２３に示すように、基材１０と半導体基板３０とを組み付ける工程を備えている。一例では、半導体基板３０の接合部３７が各第２配線１６の連結部１６ｃ、各第３配線１７および各第４配線１８の連結部１８ｃ（ともに図４参照）に接するように、半導体基板３０を基材１０に載置する。続いて、リフロー処理を実施し、各接合部３７のはんだバンプ３７ｃを溶融した後、冷却し、はんだバンプ３７ｃを固化させることによって、各接合部３７と各第２配線１６の連結部１６ｃ、各第３配線１７および各第４配線１８の連結部１８ｃとを接合する。これにより、基材１０と半導体基板３０とが組み付けられる。

　図示していないが、半導体発光装置１の製造方法は、封止樹脂６０を形成する工程を備えている。封止樹脂６０は、たとえば透光性の樹脂材料からなる。一例では、基材１０と半導体基板３０とからなる収容凹部７０に上記樹脂材料をポッティングすることによって、封止樹脂６０が形成される。以上の工程を経て、半導体発光装置１が製造される。

　なお、半導体発光装置１の製造方法は以下のように変更してもよい。

　・シリコンウェハ８００と基材８１０とを組み付けた後、シリコンウェハ８００と基材８１０とを同時に切断してもよい。

　・シリコンウェハ８００と基材８１０とを組み付け、封止樹脂６０を構成する封止樹脂層によって各半導体発光素子５０を封止した後、シリコンウェハ８００、基材８１０および封止樹脂層を同時に切断することによって、半導体発光装置１を形成してもよい。

　（半導体発光装置の適用例）
　図２４を参照して、本実施形態の半導体発光装置１の適用例について説明する。

　車両は、車内灯やインジケータなどに用いられる複数の照明装置を備えている。複数の照明装置は、車両に設けられたＥＣＵ（Electronic Control Unit）を通じて個別に制御される。その照明装置に本実施形態の半導体発光装置１が適用される。つまり、車両には、複数の半導体発光装置１が搭載されている。

　図２４に示すように、半導体ユニット１Ｕは、車両に設けられた複数の半導体発光装置１を備えている。複数の半導体発光装置１はそれぞれ、車両の電力線ＰＬに接続されている。より詳細には、各半導体発光装置１における各半導体発光素子５０の第１電極５１（アノード電極）が個別に１本の電力線ＰＬ（共通の電力線ＰＬ）に電気的に接続されている。また各半導体発光素子５０の第２電極５２（カソード電極）が個別に各半導体発光装置１の集積回路４０と電気的に接続されている。このように、複数の半導体発光装置１の各半導体発光素子５０は、１本の電力線ＰＬによって互いに並列に接続されている。さらに、半導体発光装置１の各半導体発光素子５０は、１本の電力線ＰＬによって互いに並列に接続されている。

　各半導体発光装置１の集積回路４０は、車両のＥＣＵ２００とＩ^２Ｃ通信によって接続されている。より詳細には、ＥＣＵ２００がマスタとなり、各半導体発光装置１の集積回路４０がスレーブとなる。各集積回路４０は、第１接続線ＣＬ１（ＣＬＫ）および第２接続線ＣＬ２（ＳＤＩ）を介してＥＣＵ２００と接続されている。図示された例においては、ＥＣＵ２００に接続された第１接続線ＣＬ１および第２接続線ＣＬ２はそれぞれ、分岐して集積回路４０に個別に接続されている。なお、各集積回路４０は、ＥＣＵ２００に対して直列に接続されてもよい。各半導体発光装置１の集積回路４０は、６個の第３端子２３によって固有のアドレスが設定されている。アドレスは、６個の第３端子２３をそれぞれプルアップまたはプルダウンすることによって設定される。

　このような構成によれば、半導体ユニット１Ｕは、複数の半導体発光装置１の制御モードとして、複数の半導体発光装置１が個別に制御される個別制御モードと、複数の半導体発光装置１が一括に制御される一括制御モードとを有している。

　個別制御モードについて説明する。

　ＥＣＵ２００は、制御対象となる集積回路４０の個別アドレス情報（またはＩＤ情報）とその情報に紐付けされた制御情報を含む第１指令信号としての個別制御データを各集積回路４０に送信する。制御情報の一例は、各半導体発光素子５０をＰＷＭ制御するためのデータである。

　各集積回路４０は、上記個別制御データが入力された場合には、その個別制御データに含まれる個別アドレス情報（またはＩＤ情報）と自身の個別アドレス情報（またはＩＤ情報）とを照合し、個別制御データに含まれる個別アドレス情報（またはＩＤ情報）と自身の個別アドレス情報（またはＩＤ情報）とが合致すれば、個別制御データに含まれる制御情報に基づいて各半導体発光素子５０の駆動を個別に制御する。

　一方、各集積回路４０は、個別制御データに含まれるアドレス情報（またはＩＤ情報）と自身の個別アドレス情報（またはＩＤ情報）とが合致しない場合、個別制御データに含まれる制御情報に基づいて各半導体発光素子５０の駆動を個別に制御しない。

　一括制御モードについて説明する。

　ＥＣＵ２００は、各接続線ＣＬ１，ＣＬ２を介して、予め設定された共通アドレス情報と、制御情報とを含む第２指令信号としての一括制御データを各集積回路４０に送信する。共通アドレス情報は、たとえば各接続線ＣＬ１，ＣＬ２に接続された全て半導体発光装置１の集積回路４０が応答する特別なアドレス情報（ゼネラル・コール・アドレス）である。各集積回路４０は、一括制御データが入力された場合、一括制御データに含まれるアドレス情報を照合する。そして、各集積回路４０は、照合されたアドレス情報が記憶部４３の共通アドレス情報と合致した場合、一括制御データに含まれる制御情報に基づいて各半導体発光素子５０の駆動を制御する。これにより、複数の半導体発光装置１は、一括して駆動する。

　ＥＣＵ２００からの制御情報は、複数の半導体発光素子５０の駆動を個別に制御するための個別制御情報を含む場合がある。制御情報が個別制御情報を含む場合では、各半導体発光装置１において、集積回路４０は、個別制御情報に基づいて各半導体発光素子５０の駆動を制御する。つまり、各半導体発光装置１において、集積回路４０は、複数の半導体発光素子５０を個別に制御する。このため、たとえば、各半導体発光素子５０の発光のタイミングが互いに異なったり、発光時の光の強度が互いに異なったりする場合がある。

　（作用）
　本実施形態の半導体発光装置１の作用について説明する。

　半導体発光装置１は、複数の半導体発光素子５０が基材１０に設けられており、集積回路４０が半導体基板３０に設けられた構成である。つまり、各半導体発光素子５０および集積回路４０は、半導体発光装置１内に設けられている。基材１０および半導体基板３０には、各半導体発光素子５０と集積回路４０とを個別に電気的に接続する複数の第１配線１５、複数の第２配線１６および複数の接合部３７が設けられている。つまり、各半導体発光素子５０と集積回路４０とが半導体発光装置１の内部で電気的に接続されている。これにより、たとえば集積回路４０が半導体発光装置の外部に設けられた構成の半導体発光装置と比較して、各半導体発光素子５０と集積回路４０との間の導電経路をそれぞれ短くすることができる。

　（効果）
　本実施形態の半導体発光装置１によれば、以下の効果が得られる。

　（１－１）半導体発光装置１は、基材１０と半導体基板３０とからなる収容凹部７０に収容されている複数の半導体発光素子５０と、半導体基板３０の内部に形成された集積回路４０と、各半導体発光素子５０と集積回路４０とを電気的に接続する導電体である複数のワイヤＷ、複数の第２配線１６および複数の接合部３７と、を備えている。この構成によれば、複数の第１配線１５、複数の第２配線１６および複数の接合部３７によって半導体発光装置１の内部で各半導体発光素子５０と集積回路４０とが個別に電気的に接続されているため、たとえば集積回路４０が半導体発光装置１の外部に設けられた構成の半導体発光装置と比較して、各半導体発光素子５０と集積回路４０との間の導電経路をそれぞれ短くすることができる。したがって、各半導体発光素子５０と集積回路４０との間の導電経路の長さに起因するインダクタンスの増加を抑制できる。

　（１－２）半導体基板３０のうち基材１０の基材主面１０ｓと接合される搭載面となる基板裏面３０ｒには、導電性接合材であるはんだバンプ３７ｃを有する複数の接合部３７が設けられている。複数の接合部３７は、基材１０の複数の第２配線１６および複数の第３配線１７と個別に接続されている。これにより、複数の接合部３７を介して集積回路４０と各半導体発光素子５０とが接続されている。この構成によれば、半導体基板３０の基板側面３１～３４を介して集積回路４０と各半導体発光素子５０とが電気的に接続される構成と比較して、集積回路４０と各半導体発光素子５０との間の導電経路を短くすることができる。

　（１－３）集積回路４０は、搭載面となる基板裏面３０ｒを含む部分を有している。この構成によれば、半導体基板３０のうち基材１０に最も近い部分に集積回路４０が形成されるため、集積回路４０と各半導体発光素子５０との間の導電経路をさらに短くすることができる。

　（１－４）集積回路４０は、各半導体発光素子５０を駆動させる駆動回路４１を有している。この構成によれば、集積回路４０によって各半導体発光素子５０の動作を制御できる。

　（１－５）集積回路４０は、半導体発光装置１の外部の電子部品（制御回路等）と通信するためのインターフェースを有している。この構成によれば、集積回路４０を通じて、半導体発光装置１が半導体発光装置１の外部の電子部品と通信できるため、半導体発光装置１は、電子部品からの制御データ等の情報を取得できる。したがって、半導体発光装置１は、電子部品からの情報に基づいて各半導体発光素子５０の動作を制御できる。

　（１－６）集積回路４０は、記憶部４３を有している。この構成によれば、半導体発光装置１の外部に記憶部４３を設ける必要がなくなるため、半導体発光装置１が実装される配線基板等の電子部品の大型化を抑制できる。

　（１－７）記憶部４３には、半導体発光装置１の個別アドレス情報が記憶されている。この構成によれば、たとえば複数の半導体発光装置１が半導体発光装置１の外部の電子部品（制御回路）に共通の配線によって接続されたとしても、電子部品（制御回路）のからの制御データに半導体発光装置１の個別アドレス情報を含めることによって、複数の半導体発光装置１を個別に制御できる。

　（１－８）記憶部４３には、半導体発光装置１の個別アドレス情報および共通アドレス情報が記憶されている。この構成によれば、たとえば複数の半導体発光装置１が半導体発光装置１の外部の電子部品（制御回路）に共通の配線によって接続されたとしても、電子部品（制御回路）のからの制御データに半導体発光装置１の個別アドレス情報を含めることによって、複数の半導体発光装置１を個別に制御できる。また、制御データに共通アドレス情報を含めることによって、複数の半導体発光装置１を一括に制御できる。つまり、アドレス情報の種類に応じて、個別制御モードおよび一括制御モードを切り替えることができる。

　（１－９）複数の第１端子２１、複数の第２端子２２および複数の第３端子２３はそれぞれ、基材１０の基材裏面１０ｒに設けられている。この構成によれば、ｚ方向から視て、半導体発光装置１をたとえば配線基板に実装するための複数の端子が基材１０から外方に突出していないため、半導体発光装置１のｘ方向およびｙ方向の大型化を抑制できる。

　（１－１０）半導体発光装置１は、複数の半導体発光素子５０を封止する透光性の封止樹脂６０を備えている。この構成によれば、各半導体発光素子５０を保護することができるとともに、各半導体発光素子５０からの光を収容凹部７０の外部（半導体発光装置１の外部）に出射することができる。

　（１－１１）駆動回路４１は、複数の半導体発光素子５０に対応した複数のスイッチング回路４１Ａを有している。複数のスイッチング素子４１ａは、複数の半導体発光素子５０と個別に電気的に接続されている。つまり、駆動回路４１は、複数の半導体発光素子５０の動作を個別に制御できる。したがって、半導体発光装置１の性能を高めることができる。

　（１－１２）ｚ方向から視て、集積回路４０の面積は、各半導体発光素子５０よりも大きい。この構成によれば、集積回路４０に複数の機能を持たせることができる。したがって、半導体発光装置１の高機能化を図ることができる。

　（１－１３）半導体基板３０の製造方法において、水酸化カリウム（ＫＯＨ）水溶液を用いたウェットエッチングによってシリコンウェハ８００から凹部８３５を形成する。この構成によれば、凹部８３５の傾斜面８３５ｂの裏面８０２に対する傾斜角度が一定の角度（約５４．７°）となるため、半導体基板３０の製品ごとにその傾斜角度のばらつきが発生することを抑制できる。

　（１－１４）基材１０の基材側面１１には、複数の第１配線１５と複数の第１端子２１とを個別に接続する複数の貫通電極１５ｂと、複数の第３配線１７と複数の第２端子２２とを個別に接続する複数の貫通電極１７ｂと、複数の第４配線１８と複数の第３端子２３とを個別に接続する複数の貫通電極１８ｄと、が設けられている。この構成によれば、たとえばはんだやＡｇペースト等の導電性接合材を用いて半導体発光装置１を配線基板に実装する場合、各貫通電極１５ｂ，１７ｂ，１８ｄに導電性接合材が接する。これにより、半導体発光装置１の外部から各端子２１～２３と配線基板との接合状態を視認できる。

　（１－１５）複数の接合部３７は、ｚ方向から視て、集積回路４０と重なる位置に設けられている。この構成によれば、集積回路４０と各半導体発光素子５０との間の導電経路をそれぞれ短くできる。

　（１－１６）集積回路４０は、半導体基板３０に直接的に設けられている。この構成によれば、たとえば集積回路４０がチップとして設けられた構成と比較して、ｚ方向から視た集積回路４０の形状の自由度が高まる。したがって、集積回路４０は、半導体基板３０の基板裏面３０ｒに対する占有面積を向上させやすくなる。

　また、集積回路４０がチップとして設けられた構成では、集積回路４０を半導体基板３０の内部に設ける場合、集積回路４０を半導体基板３０内に収容するための収容穴を半導体基板３０に設ける必要がある。これにより、半導体基板３０の強度が低下する。このため、半導体基板３０の収容穴を構成する側壁の強度を確保するため、側壁の厚さを厚くする必要がある。つまり、ｘ方向に延びる側壁の厚さである側壁のｙ方向の長さを長くする必要があり、ｙ方向に延びる側壁の厚さである側壁のｘ方向の長さを長くする必要がある。その結果、半導体発光装置１のｘ方向およびｙ方向のサイズが大きくなる。

　その点、本実施形態では、集積回路４０が半導体基板３０の内部に直接的に形成されるため、収容穴を構成する側壁の厚さを考慮する必要がなくなるため、集積回路４０を半導体基板３０の内部に設けたとしても半導体発光装置１のｘ方向およびｙ方向のサイズが大きくなることを抑制できる。

　（１－１７）半導体ユニット１Ｕは、複数の半導体発光装置１を備えている。各半導体発光装置１の各半導体発光素子５０は、１本の電力線によって互いに並列に接続されている。また、各半導体発光装置１は、固有の個別アドレス情報を有しており、半導体ユニット１Ｕの外部からの個別アドレス情報と個別アドレス情報に紐付けされた制御情報に基づいて、外部からの個別アドレス情報と一致した個別アドレス情報を有する半導体発光装置１の各半導体発光素子５０の動作を制御情報に基づいて制御する。この構成によれば、半導体ユニット１Ｕの複数の半導体発光装置１を個別に制御できる状態（個別制御モード）において、半導体ユニット１Ｕと半導体ユニット１Ｕの外部の電子部品（たとえば制御装置）とを接続する配線数を減らすことができる。

　（１－１８）半導体ユニット１Ｕは、複数の半導体発光装置１の制御モードとして、複数の半導体発光装置１が個別に制御される個別制御モードと、複数の半導体発光装置１が一括に制御される一括制御モードとを有している。この構成によれば、半導体ユニット１Ｕの使用状況に合わせて適切な制御を実行できる。

　［第２実施形態］
　図２５～図４４を参照して、第２実施形態の半導体発光装置１について説明する。本実施形態の半導体発光装置１は、第１実施形態の半導体発光装置１と比較して、基材１０および半導体基板３０に代えて、基材８０および半導体基板９０を備えている点が主に異なる。以降の説明において、第１実施形態の半導体発光装置１の構成要素と共通の構成要素には同一の符号を付し、その説明を省略する。

　（半導体発光装置の構成）
　図２５～図３３を参照して、本実施形態の半導体発光装置１の構成について説明する。

　図２５および図２６に示すように、基材８０および半導体基板９０は概ね同一の外形形状である。基材８０は、半導体基板９０と比較して、半導体発光装置１をたとえば配線基板（図示略）に実装するための構成を備えている点が異なる。換言すると、半導体基板９０は、半導体発光装置１をたとえば配線基板に実装するための構成を備えていない。本実施形態では、基材８０は、半導体基板９０と同一の材料からなる。つまり、基材８０は、Ｓｉからなる。

　基材８０は、半導体基板９０に接合される部材であって、複数の半導体発光素子５０が実装される部材である。基材８０は、基材８０の厚さ方向であるｚ方向において互いに反対側を向く基材主面８０ｓおよび基材裏面８０ｒと、４つの基材側面８１～８４とを有する直方体状に形成されている。本実施形態では、基材８０は、ｚ方向の長さがｘ方向の長さおよびｙ方向の長さよりも短い矩形平板状に形成されている。なお、基材主面８０ｓは基材の主面の一例であり、基材裏面８０ｒは基材の裏面の一例である。

　基材主面８０ｓは半導体基板９０、つまり上方を向く面であり、基材裏面８０ｒは下方を向く面である。基材主面８０ｓおよび基材裏面８０ｒはそれぞれ、ｚ方向に交差する平坦面、本実施形態ではｚ方向に直交する平坦面である。

　基材側面８１～８４は、ｚ方向において基材主面８０ｓと基材裏面８０ｒとを繋ぐ面であり、基材主面８０ｓおよび基材裏面８０ｒと交差する方向、本実施形態では基材主面８０ｓおよび基材裏面８０ｒと直交する方向を向く面である。基材側面８１，８２は、ｙ方向において互いに反対側を向く面であり、ｚ方向から視てｘ方向に延びている。基材側面８３，８４は、ｘ方向において互いに反対側を向く面であり、ｚ方向から視てｙ方向に延びている。

　基材８０には、基材主面８０ｓから基材裏面８０ｒに向けて凹む凹部８５が設けられている。凹部８５は、上方および基材側面８１に向けて側方に開口している。凹部８５は、基材主面８０ｓと同じ側を向く底面８５ａと、底面８５ａと基材主面８０ｓとを繋ぐ３つの中間面８５ｂと、を有している。

　凹部８５は、ｙ方向において基材８０に対して偏って設けられている。より詳細には、凹部８５は、基材８０のｙ方向の中心に対して基材側面８１寄りに設けられている。

　凹部８５の底面８５ａは、基材側面８１と繋がるように設けられている。本実施形態では、底面８５ａのｙ方向の両端縁のうち基材側面８２に近い方の端縁は、基材８０のｙ方向の中央よりも基材側面８１の近くに位置している。ｚ方向から視た底面８５ａの形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる矩形状である。

　凹部８５の中間面８５ｂは、底面８５ａの各辺のうち基材側面８１と繋がる辺以外の３辺に設けられている。中間面８５ｂは、底面８５ａから基材主面８０ｓに向かうにつれて基材８０の外方に向けて傾斜する傾斜面を有している。底面８５ａと中間面８５ｂとがなす傾斜角度θ１は、たとえば５４．７°である。

　本実施形態では、凹部８５の底面８５ａおよび中間面８５ｂと基材主面８０ｓのそれぞれには、絶縁層８０ｓａが形成されている。絶縁層８０ｓａは、電気絶縁性を有する材料からなり、たとえば窒化膜からなる。

　基材８０の基材裏面８０ｒ寄りの部分のうち外周部には、傾斜面８６が設けられている。傾斜面８６は、ｚ方向から視て、基材８０の全周にわたり形成されている。基材裏面８０ｒに対する傾斜面８６の傾斜角度は、約５４．７°である。この傾斜角度は、基材裏面８０ｒと平行する面と傾斜面８６とが成す鋭角によって規定される。

　半導体基板９０は、基材８０と同様に、基板主面９０ｓ、基板裏面９０ｒおよび基板側面９１～９４を有している。また半導体基板９０には、基材８０の凹部８５と同様に、凹部９５が設けられている。凹部９５は、凹部８５と同様に、底面９５ａおよび３つの中間面９５ｂを有している。中間面９５ｂは、底面９５ａから基板主面９０ｓに向かうにつれて半導体基板９０の外方に向けて傾斜する傾斜面を有している。底面９５ａと中間面９５ｂとがなす傾斜角度θ２は、たとえば５４．７°である。

　半導体基板９０は、基材８０に対して、基板主面９０ｓと基材主面８０ｓとが接合されるように配置されている。つまり、半導体基板９０は、基板主面９０ｓが下方を向き、基板裏面９０ｒが上方を向くように配置されている。また半導体基板９０は、基板側面９１が基材側面８１と同じ側を向き、基板側面９２が基材側面８２と同じ側を向き、基板側面９３が基材側面８３と同じ側を向き、基板側面９４が基材側面８４と同じ側を向くように配置されている。本実施形態では、基板側面９１と基材側面８１とが面一となり、基板側面９２と基材側面８２とが面一となり、基板側面９３と基材側面８３とが面一となり、基板側面９４と基材側面８４とが面一となる。また、半導体基板９０の凹部９５は、下方および基板側面９１を開口している。凹部９５は、基材８０の凹部８５と同一形状であるため、凹部９５の中間面９５ｂのうち基板裏面９０ｒ寄りの端縁は、凹部８５の中間面８５ｂのうち基材主面８０ｓ寄りの端縁と隣接している。

　本実施形態では、凹部９５の底面９５ａ、中間面９５ｂおよび基板裏面９０ｒのそれぞれには、絶縁層９０ｒａが形成されている。絶縁層９０ｒａは、電気絶縁性を有する材料からなり、たとえば窒化膜からなる。

　半導体発光装置１には、基材８０の凹部８５と半導体基板９０の凹部９５とからなる収容凹部１００が設けられている。収容凹部１００は、ｙ方向の一方を開口している。本実施形態では、収容凹部１００は、ｙ方向のうち基材側面８１（基板側面９１）に向けて開口している。収容凹部１００には、複数の半導体発光素子５０が収容されている。

　図２５および図２６に示すように、複数の半導体発光素子５０は、凹部８５の底面８５ａに実装されている。つまり、複数の半導体発光素子５０は、凹部８５に収容されている。複数の半導体発光素子５０の配置態様は、第１実施形態の複数の半導体発光素子５０の配置態様と同様である。また各半導体発光素子５０の構成は、第１実施形態と同様である。

　図２７に示すように、基材８０は、複数の第１配線８７および複数の第２配線８８を有している。第１配線８７は第１実施形態の第１配線１５（図５参照）に相当し、第２配線８８は第１実施形態の第２配線１６（図５参照）に相当する。

　各第１配線８７は、半導体発光素子５０が搭載される配線であり、半導体発光素子５０と電気的に接続される配線である。各第１配線８７は、半導体発光素子５０よりも基材側面８１に向けて延びる部分を有している。

　複数の第２配線８８は、半導体発光素子５０と電気的に接続される配線であり、第１配線８７と同数設けられている。ｙ方向から視て、第２配線８８は、第１配線８７と重なる位置に設けられている。第２配線８８は、第１配線８７よりも基材側面８２の近くに配置されている。

　各半導体発光素子５０は、導電性接合材ＳＤ（図２９参照）によって各第１配線８７に接合されている。赤色の波長帯域の光を出射する半導体発光素子５０の第２電極（図示略）は、導電性接合材ＳＤと接するため、第１配線８７と電気的に接続されている。

　緑色および青色の波長帯域を出射する半導体発光素子５０はそれぞれ、発光面５０ｓに第２電極５２が形成されているため、ワイヤＷによって第１配線８７のうち半導体発光素子５０よりも基材側面８１の近くの部分に接続されている。このように、半導体発光素子５０の第２電極５２は、第１配線８７に電気的に接続されている。

　各半導体発光素子５０の第１電極５１は発光面５０ｓに形成されているため、ワイヤＷによって第２配線８８に接続されている。このように、各半導体発光素子５０の第１電極５１は第２配線８８に電気的に接続されている。

　図２７～図２９に示すように、集積回路４０は、基材８０内に設けられている。図２９に示すように、集積回路４０は、ｚ方向において、基材８０のうち基材裏面８０ｒを含むように形成されている。一方、集積回路４０は、ｚ方向において、基材主面８０ｓから離れた位置に形成されている。

　図２７および図２９に示すように、集積回路４０は、ｚ方向から視て、ｙ方向において凹部８５の底面８５ａよりも基材側面８２の近くに配置されている。つまり、ｚ方向から視て、集積回路４０は、各半導体発光素子５０と重ならない位置に配置されている。また、図２７および図２８に示すように、集積回路４０は、ｚ方向から視て、ｘ方向において基材８０の中央に形成されている。本実施形態では、ｚ方向から視た集積回路４０の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。

　集積回路４０は、ｘ方向およびｙ方向において基材側面８１～８４よりも内方に設けられている。つまり、集積回路４０の外縁は、基材裏面８０ｒの外縁よりも内方に位置している。図２８に示すように、本実施形態では、集積回路４０は、ｘ方向およびｙ方向において傾斜面８６よりも内方に設けられている。つまり、集積回路４０の外縁は、傾斜面８６のうち基材裏面８０ｒと接する部分よりも内方に位置している。ｚ方向から視た集積回路４０の面積は、ｚ方向から視た各半導体発光素子５０の面積よりも大きい。本実施形態では、ｚ方向から視た集積回路４０の面積は、ｚ方向から視た凹部８５の底面８５ａの面積よりも大きい。

　なお、集積回路４０の配置位置、形状やサイズはそれぞれ任意に変更可能である。一例では、ｚ方向から視て、集積回路４０は、ｙ方向において基材側面８２よりも基材側面８１の近くに設けられてもよい。つまり、ｚ方向から視て、集積回路４０は、凹部８５の底面８５ａと重なる位置に設けられてもよい。また一例では、ｚ方向から視て、集積回路４０は、基材裏面８０ｒの全面にわたり形成されてもよい。また集積回路４０のｚ方向から視た形状は矩形状に限られず、凹形状や凸形状といった形状であってもよい。

　図２９および図３０に示すように、本実施形態の半導体発光装置１は、集積回路４０を基材裏面８０ｒから覆う第１絶縁層１１１と、第１絶縁層１１１を基材８０とは反対側から覆う第２絶縁層１１２と、を備えている。つまり、基材８０（集積回路４０）、第１絶縁層１１１および第２絶縁層１１２は、ｚ方向において積層されている。

　各絶縁層１１１，１１２は、電気絶縁性材料からなり、たとえば樹脂材料からなる。第１絶縁層１１１は、ｚ方向から視て、集積回路４０の全面を覆うように形成されている。第１絶縁層１１１は、ｚ方向から視て、基材裏面８０ｒの略全面を覆っている。第１絶縁層１１１の外縁は、ｚ方向から視て、基材裏面８０ｒの外縁と重なる位置に設けられている。第２絶縁層１１２は、ｚ方向から視て、第１絶縁層１１１の全面を覆うように形成されている。

　図２８に示すように、基材８０の基材裏面８０ｒには、第１実施形態と同様に、複数の第１端子２１、複数の第２端子２２および複数の第３端子２３が設けられている。各端子２１～２３の役割は、第１実施形態と同様である。

　複数の第１端子２１はそれぞれ、基材裏面８０ｒのｙ方向の両端部のうち基材側面８１に近い方の端部に設けられている。ｚ方向から視て、各第１端子２１は、集積回路４０と重ならない位置に設けられている。複数の第１端子２１は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。ｚ方向から視て、複数の第１端子２１は、複数の第１配線８７（図２７参照）と個別に重なる位置に設けられている。各第１端子２１は、基材裏面１０ｒと傾斜面８６との境界を跨ぐように形成されている。つまり、ｚ方向から視て、各第１端子２１は、基材裏面１０ｒと重なる部分と、傾斜面８６と重なる部分とを有している。

　複数の第２端子２２および複数の第３端子２３はそれぞれ、ｚ方向から視て、集積回路４０の周囲に設けられている。より詳細には、複数の第２端子２２および複数の第３端子２３はそれぞれ、ｚ方向から視て、集積回路４０を基材側面８２～８４から取り囲むように配置されている。

　複数の第２端子２２は、ｙ方向において基材裏面８０ｒの中央よりも基材側面１２の近くに配置されている。ｘ方向から視て、各第２端子２２は、集積回路４０と重なる位置に配置されている。ｚ方向から視て、複数の第２端子２２は、集積回路４０のｘ方向の両側に配置されている。より詳細には、ｚ方向から視て、２つの第２端子２２は集積回路４０よりも基材側面８３の近くに配置されており、残りの２つの第２端子２２は集積回路４０よりも基材側面８４の近くに配置されている。各第２端子２２は、基材裏面８０ｒと傾斜面８６との境界を跨ぐように形成されている。つまり、ｚ方向から視て、各第２端子２２は、基材裏面８０ｒと重なる部分と、傾斜面８６と重なる部分とを有している。

　複数の第３端子２３は、基材裏面８０ｒのｙ方向の両端部のうち基材側面８２に近い方の端部に設けられている。ｚ方向から視て、複数の第３端子２３は、集積回路４０よりも基材側面８２の近くに配置されている。ｚ方向から視て、複数の第３端子２３は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。ｚ方向から視て、各第３端子２３は、基材裏面１０ｒと傾斜面８６との境界を跨ぐように形成されている。つまり、ｚ方向から視て、各第３端子２３は、基材裏面８０ｒと重なる部分と、傾斜面８６と重なる部分とを有している。

　各端子２１～２３と、各絶縁層１１１，１１２の側面および基材８０の傾斜面８６との間には、絶縁層８０ｓｓが形成されている。絶縁層８０ｓｓは、たとえば絶縁層８０ｓａと同じ窒化膜である。なお、絶縁層８０ｓｓを省略してもよい。

　図２８～図３３に示すように、本実施形態の半導体発光装置１は、基材８０の内部に設けられた複数（本実施形態では３つ）の第１連絡配線８９Ａ、複数（本実施形態では４つ）の第２連絡配線８９Ｂ、複数（本実施形態では６つ）の第３連絡配線８９Ｃ、複数（本実施形態では３つ）の第１貫通配線８９Ｄ、複数（本実施形態では３つ）の第２貫通配線８９Ｅ、複数（本実施形態では３つ）の第１パッド８９Ｆおよび複数（本実施形態では３つ）の第２パッド８９Ｇを備えている。各連絡配線８９Ａ，８９Ｂ，８９Ｃと各貫通配線８９Ｄ，８９Ｅと各パッド８９Ｆ，８９Ｇは、たとえばＣｕからなる。

　複数の第１貫通配線８９Ｄは、複数の第１配線８７と複数の第１端子２１とを個別に接続するための配線である。各第１貫通配線８９Ｄは、凹部８５の底面８５ａに設けられており、基材１０の厚さ方向（ｚ方向）において基材１０を貫通している。ｚ方向から視て、各第１貫通配線８９Ｄは、各第１配線８７のうち半導体発光素子５０よりも基材側面８１の近くの部分と重なる位置に設けられている。

　図３１に示すように、第１貫通配線８９Ｄは、第１絶縁層１１１の厚さ方向（ｚ方向）において第１絶縁層１１１を貫通している。より詳細には、凹部８５の底面８５ａから第１絶縁層１１１までｚ方向に貫通した貫通孔を構成する内周面には、電気絶縁性を有する絶縁層８０ｓｃが設けられている。第１貫通配線８９Ｄは、絶縁層８０ｓｃによって囲まれた貫通孔内に設けられている。複数の第１パッド８９Ｆは、ｚ方向において第１絶縁層１１１と第２絶縁層１１２との間に設けられている。複数の第１パッド８９Ｆは、ｚ方向から視て、複数の第１貫通配線８９Ｄと重なる位置に個別に配置されており、複数の第１貫通配線８９Ｄを個別に覆っている。複数の第１パッド８９Ｆは、複数の第１貫通配線８９Ｄと個別に接している。

　ｚ方向から視て、第２絶縁層１１２のうち第１貫通配線８９Ｄ（第１パッド８９Ｆ）と重なる部分には、開口１１２ａが設けられている。開口１１２ａは、第２絶縁層１１２の厚さ方向（ｚ方向）において第２絶縁層１１２を貫通している。

　第１端子２１は、第２絶縁層１１２のうち第１絶縁層１１１とは反対側に設けられており、開口１１２ａに入り込むように設けられている。これにより、第１端子２１は、第１パッド８９Ｆと接している。第１端子２１は、第１絶縁層１１１および第２絶縁層１１２の側面を通り傾斜面８６まで延びている。

　図２８に示すように、複数の第１連絡配線８９Ａ、複数の第２貫通配線８９Ｅおよび複数の第２パッド８９Ｇ（図３１参照）は、複数の第２配線８８と集積回路４０とを個別に接続する配線である。

　図２７に示すように、複数の第２貫通配線８９Ｅは、複数の第２配線８８と個別に接続されている。各第２貫通配線８９Ｅは、凹部８５の底面８５ａに設けられており、基材８０の厚さ方向（ｚ方向）において基材８０を貫通している。より詳細には、凹部８５の底面８５ａから基材裏面８０ｒまでｚ方向に貫通した貫通孔を構成する内周面には、電気絶縁性を有する絶縁層８０ｓｃが設けられている。第２貫通配線８９Ｅは、絶縁層８０ｓｃによって囲まれた貫通孔内に設けられている。各第２貫通配線８９Ｅは、各第１貫通配線８９Ｄよりも基材側面８２の近くに配置されている。ｚ方向から視て、各第２貫通配線８９Ｅは、各第２配線８８と重なる位置に設けられている。

　図２８に示すように、複数の第１連絡配線８９Ａは、複数の第２貫通配線８９Ｅと個別に接続されている。換言すると、各第２貫通配線８９Ｅは、各第１連絡配線８９Ａと各第２配線８８とを接続する配線である。複数の第１連絡配線８９Ａは、ｙ方向に沿って延びており、集積回路４０に接続されている。つまり、第１連絡配線８９Ａは、第２貫通配線８９Ｅと集積回路４０とを接続する配線である。複数の第１連絡配線８９Ａは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。

　図３１に示すように、ｚ方向から視て、複数の第２貫通配線８９Ｅと重なる位置にはそれぞれ第２パッド８９Ｇが配置されている。複数の第２パッド８９Ｇはそれぞれ、基材裏面８０ｒに配置されており、第１絶縁層１１１によって覆われている。複数の第２パッド８９Ｇは、複数の第２貫通配線８９Ｅを個別に覆っている。複数の第２パッド８９Ｇは、複数の第２貫通配線８９Ｅと個別に接している。

　ｚ方向から視て、第１絶縁層１１１のうち第２貫通配線８９Ｅ（第２パッド８９Ｇ）と重なる部分には、開口１１１ａが設けられている。開口１１１ａは、第１絶縁層１１１の厚さ方向（ｚ方向）において第１絶縁層１１１を貫通している。

　第１連絡配線８９Ａは、ｚ方向において第１絶縁層１１１と第２絶縁層１１２との間に設けられている。第１連絡配線８９Ａのｙ方向の両端部のうち基材側面８１に近い方の端部は、開口１１１ａに入り込むように設けられている。これにより、第１連絡配線８９Ａは、第２パッド８９Ｇと接している。第１連絡配線８９Ａのｙ方向の両端部のうち基材側面８２に近い方の端部は、集積回路４０と重なる位置まで延びている。集積回路４０が形成された基材裏面８０ｒには、パッド４０ａが設けられている。ｚ方向から視て、第１絶縁層１１１のうちパッド４０ａと重なる位置には開口１１１ｂが設けられている。第１連絡配線８９Ａは、開口１１１ｂに入り込むように設けられている。これにより、第１連絡配線８９Ａは、パッド４０ａと接している。このように、第１連絡配線８９Ａは、集積回路４０と第２貫通配線８９Ｅとを電気的に接続している。

　図２７に示すように、複数の第２連絡配線８９Ｂは、複数の第２端子２２に個別に接続されている。また、各第２連絡配線８９Ｂは、集積回路４０に接続されている。つまり、第２連絡配線８９Ｂは、第２端子２２と集積回路４０とを接続する配線である。４つの第２連絡配線８９Ｂのうち２つの第２連絡配線８９Ｂは、集積回路４０のｘ方向の両端部のうち基材側面１３に近い方の端部と２つの第２端子２２とに接続しており、残りの２つの第２連絡配線８９Ｂは、集積回路４０のｘ方向の両端部のうち基材側面１４に近い方の端部と残りの２つの第２端子２２とを接続している。各第２連絡配線８９Ｂは、ｘ方向に沿って延びている。

　図３３に示すように、第２連絡配線８９Ｂは、ｚ方向において第１絶縁層１１１と第２絶縁層１１２との間に設けられている。ｚ方向から視て、第１絶縁層１１１のうち集積回路４０のパッド４０ａと重なる位置には開口１１１ｂが設けられている。第２連絡配線８９Ｂは、開口１１１ｂに入り込むように設けられていることによってパッド４０ａと接している。これにより、第２連絡配線８９Ｂと集積回路４０とが電気的に接続されている。第２絶縁層１１２のうち第２連絡配線８９Ｂと重なる位置には開口１１２ｂが設けられている。開口１１２ｂは、第２絶縁層１１２の厚さ方向（ｚ方向）において第２絶縁層１１２を貫通している。第２端子２２は、ｚ方向において第２絶縁層１１２のうち第１絶縁層１１１とは反対側に設けられている。第２端子２２は、開口１１２ｂに入り込むように設けられていることによって第２連絡配線８９Ｂと接している。これにより、第２端子２２と第２連絡配線８９Ｂとが電気的に接続されている。

　複数の第３連絡配線８９Ｃは、複数の第３端子２３に個別に接続されている。また、各第３連絡配線８９Ｃは、集積回路４０に接続されている。つまり、第３連絡配線８９Ｃは、第３端子２３と集積回路４０とを接続する配線である。各第３連絡配線８９Ｃは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。各第３連絡配線８９Ｃは、ｘ方向に沿って延びている。

　図３２に示すように、第３連絡配線８９Ｃは、ｚ方向において第１絶縁層１１１と第２絶縁層１１２との間に設けられている。ｚ方向から視て、第１絶縁層１１１のうち集積回路４０のパッド４０ａと重なる位置には開口１１１ｂが設けられている。第３連絡配線８９Ｃは、開口１１１ｂに入り込むように設けられていることによってパッド４０ａと接している。これにより、第３連絡配線８９Ｃと集積回路４０とが電気的に接続されている。第２絶縁層１１２のうち第３連絡配線８９Ｃと重なる位置には開口１１２ｃが設けられている。開口１１２ｃは、第２絶縁層１１２の厚さ方向（ｚ方向）において第２絶縁層１１２と貫通している。第３端子２３は、ｚ方向において第２絶縁層１１２のうち第１絶縁層１１１とは反対側に設けられている。第３端子２３は、開口１１２ｃに入り込むように設けられていることによって第３連絡配線８９Ｃと接している。これにより、第３端子２３と第３連絡配線８９Ｃとが電気的に接続されている。

　このように、集積回路４０は、第１連絡配線８９Ａ、第２パッド８９Ｇ、第２貫通配線８９Ｅ、第２配線８８およびワイヤＷを介して半導体発光素子５０の第１電極５１に接続されている。このように、本実施形態では、第１連絡配線８９Ａ、第２パッド８９Ｇ、第２貫通配線８９Ｅ、第２配線８８およびワイヤＷは、半導体発光素子と集積回路とを電気的に接続する導電体の一例である。また集積回路４０は、第２連絡配線８９Ｂを介して複数の第２端子２２に接続されており、第３連絡配線８９Ｃを介して複数の第３端子２３に接続されている。

　（半導体発光装置の製造方法）
　図３４～図４６を参照して、本実施形態の半導体発光装置１の製造方法について説明する。

　半導体発光装置１の製造方法は、大別して、半導体発光素子５０を備える基材８０を製造する工程と、半導体基板９０を製造する工程と、基材８０と半導体基板９０とを組み付ける工程と、を備えている。

　図３４～図４３を参照して、上記基材８０を製造する工程について説明する。

　基材８０を製造する工程は、基材９００に集積回路４０を形成する工程を備えている。一例では、図３４に示すように、ｚ方向において互いに反対側を向く基材主面９０１および基材裏面９０２を有する基材９００を用意する。つまり、ｚ方向は、基材９００の厚さ方向であるといえる。基材９００はたとえばシリコンウェハである。基材９００の結晶構造に基づく基材主面９０１および基材裏面９０２の面方位はそれぞれ、（１００）面である。

　集積回路４０は、基材裏面９０２に形成され、本実施形態において基材側集積回路を構成する。より詳細には、集積回路４０は、基材９００のｘ方向の一部、ｙ方向の一部およびｚ方向の一部に形成される。図３４に示すように、集積回路４０は、ｙ方向に離間して複数形成される。また図示していないが、集積回路４０は、ｘ方向に離間して複数形成される。集積回路４０の形成方法は、第１実施形態の集積回路４０の形成方法と同様である。

　次に、集積回路４０上に複数のパッド４０ａを形成する。各パッド４０ａはたとえばＣｕからなる。また、基材裏面９０２上に複数の第２パッド８９Ｇを形成する。各第２パッド８９ＧはたとえばＣｕからなる。これらパッド４０ａ，８９Ｇはそれぞれ、たとえばスパッタリング法によって形成される。

　基材８０を製造する工程は、基材裏面９０２に第１絶縁層９１１、第２絶縁層９１２、第１連絡配線８９Ａ、第２連絡配線８９Ｂ、第３連絡配線８９Ｃおよび第１パッド８９Ｆを形成する工程を備えている。

　第１絶縁層９１１は、たとえばポリイミドからなり、たとえばプラズマＣＶＤによって形成される。この場合、第１絶縁層９１１は、集積回路４０の複数のパッド４０ａおよび複数の第２パッド８９Ｇを覆うように形成される。

　次に、たとえばエッチングによって第１絶縁層９１１に複数の開口１１１ａ，１１１ｂをそれぞれ形成する。これら開口１１１ａ，１１１ｂを通じて集積回路４０の複数のパッド４０ａおよび複数の第２パッド８９Ｇがそれぞれ露出する。

　次に、第１絶縁層９１１上に複数の第１パッド８９Ｆを形成する。本実施形態では、各第１パッド８９Ｆの形成方法は、各パッド４０ａおよび各第２パッド８９Ｇの形成方法と同一である。

　次に、第１絶縁層９１１上に第１連絡配線８９Ａ、第２連絡配線８９Ｂおよび第３連絡配線８９Ｃを形成する。各連絡配線８９Ａ～８９Ｃは、Ｃｕからなり、たとえばスパッタリング法、リソグラフィパターニングおよび反応性イオンエッチングによって形成される。第１連絡配線８９Ａの一部は第１絶縁層９１１の開口１１１ａに入り込むように形成され、第２連絡配線８９Ｂの一部および第３連絡配線８９Ｃの一部はそれぞれ第１絶縁層９１１の開口１１１ｂに入り込むように形成される。これにより、第１連絡配線８９Ａは第１パッド８９Ｆと接し、第２連絡配線８９Ｂおよび第３連絡配線８９Ｃは集積回路４０のパッド４０ａと接する。

　基材８０を製造する工程は、基材９００に凹部９８５および外周凹部９８６を形成する工程を備えている。

　まず、基材９００の一部を除去する。一例では、図３６に示すように、第２絶縁層１１２上に第１マスク層９７１を形成する。第１マスク層９７１は、第２絶縁層１１２の全体にわたり形成される。第１マスク層９７１の形成方法として、たとえば熱酸化法またはスパッタリング法によって第２絶縁層１１２上に酸化膜（ＳｉＯ_２）を形成する。続いて、リソグラフィパターンニングおよび反応性イオンエッチングによって酸化膜の一部を除去する。これにより、ｚ方向において酸化膜を貫通する第１開口９７１ａが設けられる。第１開口９７１ａを通じて第２絶縁層１１２がｚ方向に露出する。第１開口９７１ａは、基材８０の外周部に相当する。つまり、本実施形態では、第１開口９７１ａは、ｚ方向から視て、矩形枠状となる。

　次に、たとえばリソグラフィパターニングおよび反応性イオンエッチングによって、第１開口９７１ａから露出した第２絶縁層９１２と、第１開口９７１ａに対応する第１絶縁層９１１とを除去する。つまり、本実施形態の半導体発光装置１の傾斜面８６が形成される位置に相当する第１絶縁層９１１および第２絶縁層９１２を矩形枠状に除去する。これにより、基材９００のうち基材８０の傾斜面８６が形成される部分がｚ方向において露出する。

　また、図３６に示すように、基材９００の基材主面９０１に第２マスク層９７２を形成する。より詳細には、まず、プラズマＣＶＤによって基材主面９０１に窒化膜を形成する。次に、リソグラフィパターニングおよび反応性イオンエッチングによって窒化膜の一部を除去する。これにより、窒化膜には、窒化膜の厚さ方向（ｚ方向）において窒化膜を貫通する第２開口９７２ａが形成される。

　次に、図３７に示すように、基材主面９０１から基材裏面９０２に向けて凹む凹部９８５と、基材裏面９０２から基材主面９０１に向けて凹む外周凹部９８６とを形成する。一例では、凹部９８５は、図３６に示す第２マスク層９７２の第２開口９７２ａから露出する基材主面９０１に対して、水酸化カリウム水溶液（ＫＯＨ）を用いたウェットエッチングを行うことによって形成される。これにより、基材９００には、凹部９８５の構成要素となる底面９８５ａと、複数（本実施形態では４個）の中間面９８５ｂとが形成される。また外周凹部９８６は、図３６に示すように、ｚ方向において露出した基材裏面９０２に対して、凹部９８５と同様に水酸化カリウム水溶液（ＫＯＨ）を用いたウェットエッチングを行うことによって形成される。これにより、基材９００には、半導体発光装置１の基材８０の傾斜面８６を構成する傾斜面９８６ａが形成される。凹部９８５および外周凹部９８６をそれぞれ形成した後、第１マスク層９７１および第２マスク層９７２をそれぞれ除去する。第１マスク層９７１は、たとえばフッ化水素酸を用いたウェットエッチングによって除去される。第２マスク層９７２は、たとえば反応性イオンエッチングによって除去される。なお、第１マスク層９７１は、外周凹部９８６を形成する前に除去してもよい。

　ここで、凹部９８５の底面９８５ａに対する中間面９８５ｂの傾斜角度および基材裏面９０２に対する傾斜面９８６ａの傾斜角度は、互いに等しい。これら傾斜角度はたとえば、約５４．７°である。

　基材８０を製造する工程は、図３８に示すように、絶縁層８０ｓａを形成する工程を備えている。絶縁層８０ｓａは窒化膜である。絶縁層８０ｓａは、たとえばプラズマＣＶＤによって形成される。続いて、リソグラフィパターニングおよび反応性イオンエッチングによって、第１貫通配線８９Ｄおよび第２貫通配線８９Ｅに対応する箇所に開口８０ｓｂを形成する。

　基材８０を製造する工程は、図３９および図４０に示すように、第１貫通配線８９Ｄおよび第２貫通配線８９Ｅを形成する工程を備えている。

　まず、図３９に示すように、絶縁層８０ｓａの複数の開口８０ｓｂからｚ方向に露出する基材９００に対して、たとえばレーザ加工によって基材９００を貫通する貫通孔９０３を形成する。複数の貫通孔９０３のうち第１貫通配線８９Ｄに対応する貫通孔９０３は、第１絶縁層９１１も併せて貫通する。これら貫通孔９０３によって、第１パッド８９Ｆおよび第２パッド８９Ｇがｚ方向において基材主面９０１から露出する。

　次に、図４０に示すように、複数の貫通孔９０３のそれぞれに導電体を埋め込む。導電体の一例は、Ｃｕである。より詳細には、各貫通孔９０３を構成する内面に絶縁層８０ｓｃを形成する。そして絶縁層８０ｓｃ内に導電体を埋め込む。これにより、第１貫通配線８９Ｄおよび第２貫通配線８９Ｅが形成される。第１貫通配線８９Ｄは第１パッド８９Ｆと接し、第２貫通配線８９Ｅは第２パッド８９Ｇに接する。

　基材８０を製造する工程は、図４１に示すように、第１配線８７および第２配線８８を形成する工程を備えている。

　まず、絶縁層８０ｓａ上に下地層を形成する。下地層は、たとえばスパッタリング法によって金属薄膜を成膜することによって形成される。より詳細には、Ｔｉからなるバリア層を絶縁層８０ｓａに成膜した後、このバリア層上にＣｕからなるシード層を成膜することによって、下地層が形成される。

　続いて、下地層上に複数の配線本体層を形成する。各配線本体層はたとえばＣｕからなる。各配線本体層は、下地層に対するリソグラフィパターニングを経た後、下地層を導電経路とした電解めっきによって形成される。複数の配線本体層は、ｚ方向から視て、第１配線８７および第２配線８８と同じ形状となる。

　続いて、下地層のうち複数の配線本体層が積層されていない部分を除去する。この部分は、Ｈ_２ＳＯ_４（硫酸）およびＨ_２Ｏ_２（過酸化水素）の混合溶液を用いたウェットエッチングによって除去される。この工程によって、下地層と下地層に積層された配線本体層とにより構成される部分が第１配線８７および第２配線８８となる。第１配線８７の下地層は第１貫通配線８９Ｄと接し、第２配線８８の下地層は第２貫通配線８９Ｅと接する。

　基材８０を製造する工程は、図４２に示すように、第１配線８７に半導体発光素子５０を実装する工程を備えている。この工程は、第１実施形態の第１配線１５に半導体発光素子５０を実装する工程と同様である。

　基材８０を製造する工程は、図４２に示すように、ワイヤＷを形成する工程を備えている。この工程は、第１実施形態のワイヤＷを形成する工程と同様である。

　図４２および図４３に示すように、基材８０を製造する工程は、複数の第１端子２１、複数の第２端子２２および複数の第３端子２３を形成する工程を備えている。

　図４２に示すように、まず、ｚ方向から視て第２絶縁層９１２のうち第１連絡配線８９Ａ、第２連絡配線８９Ｂおよび第３連絡配線８９Ｃと重なる部分であって第１端子２１、第２端子２２および第３端子２３が形成される部分には、開口１１２ａ，１１２ｂ，１１２ｃが形成されている。図４２では、第１連絡配線８９Ａに対応する開口１１２ａおよび第３連絡配線８９Ｃに対応する開口１１２ｃが示されている。続いて、図４３に示すように、外周凹部９８６内に絶縁層８０ｓｓを形成する。絶縁層８０ｓｓはたとえば絶縁層８０ｓａと同様の方法で形成される。続いて、図４３に示すように、各端子２１～２３は、たとえばスクリーン印刷によって形成される。具体的には、まず、第２絶縁層９１２の開口１１２ａ，１１２ｂ，１１２ｃが開口したマスク（図示略）を第２絶縁層９１２上に形成する。続いて、各端子２１～２３を形成するためのペースト状の導電体を、たとえばスキージ装置（図示略）を用いてマスクに塗布する。これにより、ペースト状の導電体は、マスクの開口に入り込む。マスクの開口に入り込んだペースト状の導電体が各端子２１～２３を形成する。このとき、ペースト状の導電体は、第２絶縁層９１２の開口１１２ａ，１１２ｂ，１１２ｃに入り込む。次に、第２絶縁層９１２からマスクを除去する。以上の工程を経て、複数の第１端子２１、複数の第２端子２２および複数の第３端子２３がそれぞれ形成される。

　基材８０を製造する工程は、図４３に示すように、基材９００を切断して個片化する工程を備えている。一例では、ｚ方向において基材９００の基材主面９０１にテープ（図示略）を貼り付ける。続いて、ダイシングブレードを用いて、一点鎖線で示す切断線ＣＬに沿って基材９００を切断する。切断線ＣＬは、基材９００の厚さ方向（ｚ方向）に沿って延びる切断線であって、外周凹部９８６の中央に位置している。基材９００を切断することによって、半導体発光素子５０を備える基材８０が製造される。図４３では、切断線ＣＬに沿って基材９００を切断することによって２つの基材８０が製造される。

　図４４および図４５を参照して、半導体基板９０を製造する工程について説明する。

　半導体基板９０を製造する工程は、図４４に示すように、ｚ方向において互いに反対側を向く主面９９１および裏面９９２を有するシリコンウェハ９９０を用意する。つまり、ｚ方向は、シリコンウェハ９９０の厚さ方向であるといえる。シリコンウェハ９９０の結晶構造に基づく主面９９１および裏面９９２の面方位はそれぞれ、（１００）面である。

　続いて、シリコンウェハ９９０の主面９９１上にマスク層９９３を形成する。より詳細には、まず、プラズマＣＶＤによってシリコンウェハ９９０の主面９９１に窒化膜を形成する。次に、リソグラフィパターニングおよび反応性イオンエッチングによって窒化膜の一部を除去する。これにより、窒化膜には、窒化膜の厚さ方向（ｚ方向）において窒化膜を貫通する開口９９３ａが形成される。

　次に、図４５に示すように、シリコンウェハ９９０の主面９９１から裏面９９２に向けて凹む凹部９９５を形成する。一例では、凹部９９５は、図３４に示すマスク層９９３の開口９９３ａから露出する主面９９１に対して、水酸化カリウム水溶液（ＫＯＨ）を用いたウェットエッチングを行うことによって形成される。これにより、シリコンウェハ９９０には、凹部９９５の構成要素となる底面９９５ａと、複数（本実施形態では４個）の中間面９９５ｂとが形成される。ここで、凹部９９５の底面９９５ａに対する中間面９９５ｂの傾斜角度はたとえば、約５４．７°である。凹部９９５を形成した後、マスク層９９３を除去する。マスク層９９３は、たとえば反応性イオンエッチングによって除去される。

　続いて、図示していないが、シリコンウェハ９９０の主面９９１と、凹部９９５の底面９９５ａおよび各中間面９９５ｂとのそれぞれに、たとえばプラズマＣＶＤによって絶縁膜を形成する。絶縁膜の一例は、窒化膜である。

　半導体基板９０を製造する工程は、シリコンウェハ９９０を切断して個片化する工程を備えている。一例では、ｚ方向においてシリコンウェハ９９０の主面９９１にテープ（図示略）を貼り付ける。続いて、ダイシングブレードを用いて、一点鎖線で示す切断線ＣＬに沿ってシリコンウェハ９９０を切断する。切断線ＣＬは、シリコンウェハ９９０の厚さ方向（ｚ方向）に沿って延びる切断線であって、半導体基板９０の外縁と同じ位置である。シリコンウェハ９９０を切断することによって、半導体基板９０が製造される。図４５では、切断線ＣＬに沿ってシリコンウェハ９９０を切断することによって２つの半導体基板９０が製造される。

　図４６を参照して、基材８０と半導体基板９０とを組み付ける工程について説明する。

　この工程では、まず、基材８０の基材主面８０ｓに接着層ＡＨを形成する。一例では、基材８０の絶縁層８０ｓａ上に接着剤を塗布することによって接着層ＡＨが形成される。接着層ＡＨは、ｚ方向から視て凹部８５以外の基材主面８０ｓに対応する絶縁層８０ｓａ上に形成される。続いて、基材８０に半導体基板９０を搭載する。半導体基板９０は、接着層ＡＨによって基材８０に接着される。これにより、基材８０と半導体基板９０とが組み付けられる。

　最後に図示していないが、半導体発光装置１の製造方法は、封止樹脂６０を形成する工程を備えている。封止樹脂６０は、透明な樹脂材料からなる。封止樹脂６０は、たとえばポッティングによって、基材８０と半導体基板９０とによって形成された収容凹部１００に充填される。以上の工程を経て、半導体発光装置１が製造される。

　（効果）
　本実施形態の半導体発光装置１によれば、第１実施形態の半導体発光装置１の（１－４）～（１－１２）、（１－１７）および（１－１８）に準じた効果に加え、以下の効果が得られる。

　（２－１）半導体発光装置１は、基材８０と半導体基板９０とからなる収容凹部１００に収容されている複数の半導体発光素子５０と、半導体基板９０の内部に形成された集積回路４０と、各半導体発光素子５０と集積回路４０とを個別に電気的に接続する導電体であるワイヤＷ、第２配線８８、第１連絡配線８９Ａ、第２貫通配線８９Ｅおよび第２パッド８９Ｇと、を備えている。この構成によれば、ワイヤＷ、各配線８８，８９Ａ，８９Ｅおよび第２パッド８９Ｇによって半導体発光装置１の内部で各半導体発光素子５０と集積回路４０とが電気的に接続されているため、たとえば集積回路４０が半導体発光装置１の外部に設けられた構成の半導体発光装置と比較して、各半導体発光素子５０と集積回路４０との間の導電経路をそれぞれ短くすることができる。したがって、各半導体発光素子５０と集積回路４０との間の導電経路の長さに起因するインダクタンスの増加を抑制できる。

　（２－２）集積回路４０は、基材８０に直接的に形成されている。この構成によれば、たとえば集積回路４０がチップとして設けられた構成と比較して、ｚ方向から視た集積回路４０の形状の自由度が高まる。したがって、集積回路４０は、基材８０の基材裏面８０ｒに対する占有面積を向上させやすくなる。

　また、集積回路４０がチップとして設けられた構成では、集積回路４０を基材の内部に設ける場合、集積回路４０を基材内に収容するための収容穴を基材に設ける必要がある。これにより、基材の強度が低下する。このため、基材の強度を確保するため、基材のｚ方向のサイズを大きくする必要がある。その結果、半導体発光装置のｚ方向のサイズが大きくなる。

　その点、本実施形態では、集積回路４０が基材８０の内部に直接的に形成されるため、基材８０の強度の低下を抑制できる。したがって、集積回路４０を基材８０の内部に設けたとしても半導体発光装置１のｚ方向のサイズが大きくなることを抑制できる。

　（２－３）集積回路４０は、基材裏面８０ｒを含む領域に形成されている。この構成によれば、集積回路４０に電気的に接続される複数の第２端子２２および複数の第３端子２３が基材裏面８０ｒに形成されているため、各端子２２，２３と集積回路４０とを第１絶縁層１１１および第２絶縁層１１２において接続することができる。このため、基材８０に連絡穴等の加工を必要としないため、各端子２２，２３を集積回路４０に直接的に接続しやすくなる。したがって、基材８０の強度の低下を抑制でき、かつ各端子２２，２３を容易に形成することができる。

　（２－５）ｚ方向から視て、複数の第２端子２２および複数の第３端子２３はそれぞれ、集積回路４０の周囲に設けられている。この構成によれば、各端子２２，２３のうち隣り合う端子の間の距離を大きくとることができる。したがって、各端子２２，２３のうち隣り合う端子同士が短絡することを抑制できる。

　（２－６）基材８０には、基材主面８０ｓからｚ方向に凹む凹部８５が設けられている。凹部８５には、各半導体発光素子５０が収容されている。つまり、凹部８５の底面８５ａには、第１配線８７および第２配線８８が配置されており、第２貫通配線８９Ｅが設けられている。この構成によれば、第２貫通配線８９Ｅが基材８０のうち基材８０の厚さが薄くなる凹部８５において基材８０を貫通するように設けられているため、半導体発光素子５０と集積回路４０との間の導電経路を短くすることができる。したがって、半導体発光素子５０と集積回路４０との間の導電経路の長さに起因するインダクタンスの増加を抑制できる。

　（２－７）基材８０の外周部には、基材裏面８０ｒから基材主面８０ｓに向かうにつれて基材８０の外周縁に向けて傾斜する傾斜面８６が設けられている。各端子２１～２３は、基材裏面８０ｒから傾斜面８６までにわたり形成されている。この構成によれば、はんだやＡｇペースト等の導電性接合材によって半導体発光装置１をたとえば配線基板に実装した場合、各端子２１～２３が傾斜面８６まで形成されているため、傾斜面８６に形成された各端子２１～２３に接する導電性接合材が半導体発光装置１から露出する。このため、半導体発光装置１の外部から導電性接合材の状態を視認できる。すなわち、半導体発光装置１と配線基板との接合状態を半導体発光装置１の外部から視認できる。

　（２－８）半導体発光装置１の製造方法は、基材９００の基材裏面９０２から基材主面９０１に向けて凹む外周凹部９８６を形成する工程と、外周凹部９８６をｚ方向に切断することによって、基材８０の傾斜面８６を形成する工程と、を備えている。そして、外周凹部９８６は、ＫＯＨを用いたエッチングによって形成されている。この構成によれば、ＫＯＨを用いて外周凹部９８６を形成することによって、基材裏面９０２と傾斜面９８６ａとのなす傾斜角度がそれぞれ約５４．７°となる。したがって、所定の傾斜角度を有する傾斜面８６を容易に形成することができる。

　（２－９）半導体発光装置１の製造方法は、基材９００の基材主面９０１から基材裏面９０２に向けて凹む凹部９８５を形成する工程を備えている。そして、凹部９８５は、ＫＯＨを用いたエッチングによって形成されている。この構成によれば、ＫＯＨを用いて凹部９８５を形成することによって、基材主面９０１と凹部９８５の中間面９８５ｂとのなす傾斜角度が約５４．７°となる。したがって、所定の傾斜角度を有する中間面９８５ｂを容易に形成することができる。

　（２－１０）半導体発光装置１の製造方法において、外周凹部９８６および凹部９８５は、ＫＯＨを用いたエッチングによって同時に形成される。つまり、ＫＯＨを用いたエッチングによって、基材主面９０１に凹部９８５を形成する工程と、基材裏面９０２に外周凹部９８６を形成する工程とを同一の工程で実施する。この構成によれば、半導体発光装置１の生産効率を向上させることができる。

　（２－１１）基材側面８２～８４と基材裏面８０ｒとの間に形成された傾斜面８６はそれぞれ、基材８０の凹部８５の底面８５ａよりも外方に設けられている。この構成によれば、傾斜面８６によって基材裏面８０ｒの面積が過度に小さくなることを抑制できる。したがって、基材８０内に集積回路４０が形成可能な領域が過度に小さくなることを抑制できるため、ｚ方向から視た集積回路４０の面積を大きく取ることができ、集積回路４０に様々な機能を持たせることができる。

　（２－１２）基材側面８２～８４と基材裏面８０ｒとの間に形成された傾斜面８６はそれぞれ、凹部８５よりも外方に設けられている。この構成によれば、基材裏面８０ｒの面積が小さくなることを一層抑制できるため、基材８０内に集積回路４０が形成可能な領域が過度に小さくなることを一層抑制できる。したがって、集積回路４０にさらに様々な機能を持たせることができる。

　［変更例］
　上記各実施形態は本開示に関する半導体発光装置および半導体発光装置の製造方法が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する半導体発光装置および半導体発光装置の製造方法は、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、または上記各実施形態に新たな構成を付加した形態である。また、以下の各変更例は、技術的に矛盾しない限り、互いに組み合わせることができる。以下の各変更例において、上記各実施形態に共通する部分については、上記各実施形態と同一符号を付してその説明を省略する。なお、図４７～図５９はそれぞれ、半導体発光装置１の構成を模式的に示した図であり、第１配線１５、第２配線１６、導電性接合材ＳＤ、ワイヤＷ等を省略して示している。

　・第１実施形態では、収容凹部７０はｘ方向の両側が開口する構成であったが、これに限られない。たとえば収容凹部７０は、ｘ方向の両側が閉塞した構成であってもよい。一例では、図４７に示すように、半導体基板３０の切欠部３５は、ｘ方向の両側に設けられた一対の反射面３５ｂを有している。ｚ方向から視て、一対の反射面３５ｂは、基材主面１０ｓと重なる位置に設けられており、基材１０の基材主面１０ｓと接することによって、収容凹部７０のｘ方向の両側を閉塞している。図示された例においては、ｙ方向から視た収容凹部７０の形状は、台形である。

　一対の反射面３５ｂのうち基板側面３３の近くの反射面３５ｂは、基板側面３１から基板裏面３０ｒに向かうにつれて基板側面３３から基板側面３４に向けて傾斜する平坦面からなる。一対の反射面３５ｂのうち基板側面３４の近くの反射面３５ｂは、基板側面３１から基板裏面３０ｒに向かうにつれて基板側面３４から基板側面３３に向けて傾斜する平坦面からなる。各反射面３５ｂの傾斜角度θｂは、５４．７°である。ここで、傾斜角度θｂは、基板主面３０ｓと平行な面と、反射面３５ｂとがなす鋭角である。各反射面３５ｂは、図示していない反射面３５ａと繋がっている。

　このような半導体基板３０の製造方法としては、まず、図示していないが、シリコンウェハ８００の裏面８０２において、ｚ方向から視て矩形枠状のマスクを形成する。続いて、水酸化カリウム（ＫＯＨ）水溶液を用いたウェットエッチングによってシリコンウェハ８００に裏面８０２から主面８０１に向けて凹む凹部を形成する。凹部は、裏面８０２と同じ側を向く底面と、底面と裏面８０２とを繋ぐ４つの中間面と、を有している。４つの中間面は、ｘ方向において互いに離間する一対の第１中間面と、ｙ方向において互いに離間する一対の第２中間面とを含む。一対の第１中間面は、底面から裏面８０２に向かうにつれてｘ方向において互いに離れるように傾斜する平坦面である。一対の第２中間面は、底面から裏面８０２に向かうにつれてｙ方向において互いに離れるように傾斜する平坦面である。

　次に、たとえばダイシングブレードを用いて、凹部のｙ方向の中央においてｘ方向に沿ってシリコンウェハ８００を切断する。これにより、半導体基板３０が形成される。この場合、一対の第１中間面がｙ方向の中央で切断されるため、切断された一対の第１中間面のそれぞれが一対の反射面３５ｂを構成する。また一対の第２中間面がそれぞれ、反射面３５ａ（図示略）を構成する。

　・第１実施形態では、各半導体発光素子５０は基材１０の基材主面１０ｓに搭載されていたが、これに限られない。たとえば、図４８および図４９に示すように、各半導体発光素子５０は基材１０に設けられた複数の凹部１９に個別に収容されていてもよい。各凹部１９は、基材主面１０ｓから基材裏面１０ｒに向けて凹んでいる。複数の凹部１９の底面１９ａには複数の半導体発光素子５０が個別に搭載されている。一例では、ｚ方向から視た各凹部１９の形状は矩形状である。

　複数の凹部１９の底面１９ａには、複数の第１配線１５（図示略）が個別に形成されている。複数の第２配線１６は、複数の凹部１９の底面１９ａに個別に形成されていてもよいし、各凹部１９よりも基材側面１２の近くの基材主面１０ｓに形成されていてもよい。

　図示された例においては、各凹部１９のｚ方向の長さは、各半導体発光素子５０のｚ方向の長さよりも長い。換言すると、各凹部１９の深さは、各半導体発光素子５０の厚さよりも深い。

　なお、各凹部１９のｚ方向の長さは任意に変更可能である。各凹部１９の底面１９ａが基材主面１０ｓよりも基材裏面１０ｒの近くに位置していればよい。このため、たとえば各凹部１９のｚ方向の長さは、各半導体発光素子５０のｚ方向の長さと等しくてもよいし、各半導体発光素子５０のｚ方向の長さよりも短くてもよい。また凹部１９は、複数の半導体発光素子５０を収容可能に形成されてもよい。

　封止樹脂６０は、収容凹部７０のほかに、各凹部１９にも入り込んでいる。これにより、封止樹脂６０は、各半導体発光素子５０を封止している。なお、封止樹脂６０は、少なくとも各凹部１９に入り込んでいればよく、たとえば収容凹部７０から封止樹脂６０を省略してもよい。

　このような構成によれば、各凹部１９に収容された各半導体発光素子５０からの光が図４８に示すように半導体基板３０の反射面３５ａのうち基材主面１０ｓの近くで反射しやすくなる。これにより、半導体発光装置１のより側面方向に光を出射しやすくなる。

　なお、第２実施形態においても、各半導体発光素子５０を収容する凹部を基材８０に設けてもよい。この場合、凹部は、基材８０の凹部８５の底面８５ａに設けられる。そして、各半導体発光素子５０を収容する凹部を設ける分、底面８５ａと基材裏面８０ｒとのｚ方向の間の距離（基材８０の厚さ）が大きく設定される。

　・図４８および図４９に図示された例においては、半導体基板３０の切欠部３５が図４７の切欠部３５と同様の形状であったが、これに限られない。たとえば、第１実施形態の半導体基板３０の切欠部３５のようにｘ方向の両側が開口していてもよい。

　・第１実施形態では、半導体基板３０の切欠部３５のｙ方向の長さは半導体基板３０のｙ方向の長さの１／４程度であったが、これに限られず、切欠部３５のｙ方向の長さは任意に変更可能である。一例では、図５０に示すように、切欠部３５のｙ方向の長さは、第１実施形態の切欠部３５のｙ方向の長さよりも長くてもよい。図示された例においては、切欠部３５のｙ方向の長さは、半導体基板３０のｙ方向の長さの１／２程度である。

　図５０および図５１に示すように、切欠部３５は、ｚ方向と直交する底面３５ｃと、反射面３５ａと、一対の反射面３５ｂとからなる。底面３５ｃは、基板裏面３０ｒと同じ側を向いており、基材主面１０ｓとｚ方向において間隔をあけて対面している。底面３５ｃは、基板側面３１から半導体基板３０のｙ方向の中央まで延びている。図５１に示すように、底面３５ｃは、各半導体発光素子５０の発光面５０ｓとｚ方向において対向するように形成されている。

　反射面３５ａは第１実施形態の反射面３５ａと同一形状である。一対の反射面３５ｂは、底面３５ｃのｘ方向の両端縁のうちｙ方向の全体にわたり形成されている。ｙ方向から視た一対の反射面３５ｂの形状は、図４７の一対の反射面３５ｂと同様である。このような切欠部３５の形成方法は、第１実施形態の切欠部３５や図４７の切欠部３５と同様に、水酸化カリウム（ＫＯＨ）水溶液を用いたウェットエッチングである。

　半導体発光装置１の収容凹部７０は、切欠部３５の反射面３５ａ、一対の反射面３５ｂおよび底面３５ｃと基材１０の基材主面１０ｓとによって囲まれた空間によって形成されている。図示された例においては、各半導体発光素子５０は第１実施形態と同様に基材１０の基材主面１０ｓに搭載されている。つまり、各半導体発光素子５０は、収容凹部７０に収容されている。収容凹部７０には、封止樹脂６０が設けられている。これにより、封止樹脂６０は、各半導体発光素子５０を封止している。

　各半導体発光素子５０の発光面５０ｓからの光は、切欠部３５の底面３５ｃに向かい、底面３５ｃにおいて反射する。つまり、底面３５ｃは、各半導体発光素子５０からの光を反射する反射面を構成している。これにより、収容凹部７０の全体が光るようになる。収容凹部７０のうち基材側面１１（基板側面３１）が開口しているため、各半導体発光素子５０からの光は、収容凹部７０の開口部から漏れるようになる。

　・図５０および図５１に示す変更例において、基材１０の基材主面１０ｓに搭載された各半導体発光素子５０のｙ方向における搭載位置は、ｚ方向から視て、基材主面１０ｓのうち半導体基板３０の切欠部３５と重なる範囲内であれば、任意に変更可能である。

　・図５０および図５１に示す変更例において、図４８および図４９に示す凹部１９を有する基材１０を用いてもよい。この場合、各半導体発光素子５０は、凹部１９の底面１９ａに搭載される。なお、凹部１９のｙ方向の位置は、ｚ方向から視て、半導体基板３０の切欠部３５と重なる範囲内であれば任意に変更可能である。

　・図５０および図５１に示す変更例において、各半導体発光素子５０の搭載位置は任意に変更可能である。一例では、図５２および図５３に示すように、各半導体発光素子５０は、半導体基板３０における切欠部３５の底面３５ｃに搭載されていてもよい。より詳細には、切欠部３５の底面３５ｃには、複数の第１配線１５および複数の第２配線１６が形成されている。複数の半導体発光素子５０はたとえば導電性接合材ＳＤによって複数の第１配線１５に個別に実装されている。つまり、各半導体発光素子５０は、収容凹部７０に収容されている。収容凹部７０には、封止樹脂６０が設けられている。これにより、封止樹脂６０は、各半導体発光素子５０を封止している。

　各半導体発光素子５０の発光面５０ｓは、基板裏面３０ｒと同じ方向を向いている。つまり、各半導体発光素子５０の発光面５０ｓは、基材１０の基材主面１０ｓと対面している。各半導体発光素子５０からの光は、基材主面１０ｓに向かい、基材主面１０ｓにおいて反射する。つまり、基材主面１０ｓは、各半導体発光素子５０からの光を反射する反射面を構成している。これにより、収容凹部７０の全体が光るようになる。収容凹部７０のうち基材側面１１（基板側面３１）が開口しているため、各半導体発光素子５０からの光は、収容凹部７０の開口部から漏れるようになる。

　・図５２および図５３に示す変更例において、ｘ方向において隣り合う半導体発光素子５０の間に仕切壁が設けられてもよい。一例では、図５４に示すように、変更例の半導体発光装置１は、２つの半導体発光素子５０を備えている。これら半導体発光素子５０は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。これら半導体発光素子５０のｘ方向の間には、仕切壁３８が設けられている。仕切壁３８は、収容凹部７０を２つの半導体発光素子５０のそれぞれが収容される２つの収容凹部７０Ａ，７０Ｂに区画している。仕切壁３８は、半導体基板３０と一体に形成されている。具体的には、仕切壁３８は、切欠部３５の底面３５ｃから基材主面１０ｓに向けて延びている。仕切壁３８の先端面は、基材主面１０ｓに接している。仕切壁３８は、一対の傾斜面３８ａを有している。一対の傾斜面３８ａは、切欠部３５の底面３５ｃから基材主面１０ｓに向かうにつれて互いに接近するように傾斜する平坦面である。一例では、切欠部３５の底面３５ｃに対する各傾斜面３８ａの傾斜角度θｃは、互いに等しく、たとえば約５４．７°である。

　仕切壁３８は、たとえば切欠部３５の底面３５ｃのｘ方向の中央において底面３５ｃのｙ方向の全体にわたり延びている。一例では、仕切壁３８は傾斜面３８ａ（図５４では図示略、図５２参照）と繋がっている。これにより、収容凹部７０Ａ，７０Ｂはそれぞれ、切欠部３５の底面３５ｃ、仕切壁３８の傾斜面３８ａ、反射面３５ａ（図５４では図示略），３５ｂおよび基材主面１０ｓによって囲まれた空間からなる。各収容凹部７０Ａ，７０Ｂには、封止樹脂６０が設けられている。これにより、封止樹脂６０は、各半導体発光素子５０を封止している。

　・第２実施形態において、半導体発光素子５０の個数は任意に変更可能である。一例では、図５５および図５６に示すように、６つの半導体発光素子５０を備えていてもよい。より詳細には、基材８０に搭載された３つの半導体発光素子５０と、半導体基板９０に搭載された３つの半導体発光素子５０とは、ｚ方向において個別に対向している。

　図示された例においては、半導体基板９０は、基材８０と同一の構造である。つまり、半導体基板９０は、半導体基板９０に搭載された３つの半導体発光素子５０を制御する集積回路４０を備えている。半導体基板９０に設けられた集積回路４０の構成は、たとえば基材８０に設けられた集積回路４０の構成と同一である。

　図示していないが、半導体基板９０は、基材８０と同様に、複数の第１端子２１、複数の第２端子２２および複数の第３端子２３を有している。これら端子２１～２３は、半導体基板９０および基材８０をそれぞれｚ方向に貫通する貫通配線によって互いに接続されている。各貫通配線は、たとえばＳｉ貫通電極であるＴＳＶ（through-silicon via）からなる。複数の貫通配線は、半導体発光装置１のｘ方向の両端部、換言すると基材８０の基材側面８３，８４と半導体基板９０の基板側面９３，９４とに設けられている。

　このように、半導体基板９０の各端子２１～２３と基材８０の各端子２１～２３とが個別に電気的に接続されているため、半導体発光装置１をたとえば配線基板に実装する際、半導体基板９０の基板主面９０ｓを実装面としてもよいし、基材８０の基材裏面８０ｒを実装面としてもよい。ここで、実装面とは、半導体発光装置１のうち配線基板に実装される面をいう。

　なお、基材８０および半導体基板９０の一方から複数の第３端子２３を省略してもよい。この場合、基材８０の基材裏面８０ｒおよび半導体基板９０の基板主面９０ｓのうち複数の第３端子２３が省略されていない方が実装面となる。

　基材８０に搭載された各半導体発光素子５０からの光は、半導体基板９０の凹部９５の底面９５ａに向かい、底面９５ａで反射する。このため、底面９５ａは、基材８０に搭載された各半導体発光素子５０からの光を反射する反射面を構成している。半導体基板９０に搭載された各半導体発光素子５０からの光は、基材８０の凹部８５の底面８５ａに向かい、底面８５ａで反射する。このため、底面８５ａは、半導体基板９０に搭載された各半導体発光素子５０からの光を反射する反射面を構成している。これにより、収容凹部１００の全体が光るようになる。収容凹部１００のうち基材側面８１（基板側面９１）が開口しているため、基材８０および半導体基板９０のそれぞれに搭載された各半導体発光素子５０からの光は、収容凹部１００の開口部から漏れるようになる。

　・図５５および図５６に示す変更例において、基材８０に搭載された複数の半導体発光素子５０と、半導体基板９０に搭載された複数の半導体発光素子５０とは、ｘ方向およびｙ方向の少なくとも一方において、互いにずれて配置されてもよい。つまり、基材８０に搭載された複数の半導体発光素子５０と、半導体基板９０に搭載された複数の半導体発光素子５０とは対向配置でなくてもよい。

　・第２実施形態において、各半導体発光素子５０の搭載位置は任意に変更可能である。一例では、図５７に示すように、各半導体発光素子５０は、半導体基板９０の凹部９５の中間面９５ｂに搭載されてもよい。具体的には、中間面９５ｂには複数の第１配線１５（図示略）が形成されており、底面９５ａには複数の第２配線１６（図示略）が形成されている。各半導体発光素子５０は、中間面９５ｂに形成された複数の第１配線１５に、導電性接合材ＳＤ（図示略）によって個別に実装されている。

　この場合、各半導体発光素子５０の発光面５０ｓは、中間面９５ｂと平行となる。つまり、発光面５０ｓは、基板主面９０ｓから基板裏面９０ｒに向かうにつれて基板側面９１から基板側面９２に向けて傾いている。図５７に示すとおり、各半導体発光素子５０からの光は、基材８０の凹部８５の底面８５ａに向かい、底面８５ａで反射して収容凹部１００の外部に出射する。なお、各半導体発光素子５０からの光の一部は、収容凹部１００の外部に直接出射する場合もある。

　・図５７に示す変更例において、各半導体発光素子５０は、基材８０の凹部８５の中間面８５ｂに搭載されてもよい。また、各半導体発光素子５０は、基材８０の凹部８５の中間面８５ｂおよび半導体基板９０お凹部８５の中間面９５ｂの両方に搭載されてもよい。

　・第１実施形態では、各半導体発光素子５０の発光面５０ｓは基材主面１０ｓと同じ方向を向いていたが、これに限られない。たとえば図５８および図５９に示すように、各半導体発光素子５０の発光面５０ｓは基材１０の基材側面１１と同じ方向を向いていてもよい。

　より詳細には、図５８および図５９に示す変更例の半導体発光装置１は、ｙ方向の長さがｘ方向の長さおよびｚ方向の長さよりも短い直方体に形成されている。基材１０は、ｙ方向の長さがｘ方向よりも短い平板状に形成されている。基材１０の基材主面１０ｓには、半導体基板３０が搭載されている。

　半導体基板３０は、ｙ方向の長さがｘ方向の長さおよびｚ方向の長さよりも短い略直方体に形成されている。半導体基板３０には、基板側面３１から基板側面３２に向けて凹む凹部３９が設けられている。凹部３９は、基板側面３１および基板裏面３０ｒに向けて開口している。凹部３９は、ｚ方向に沿って延びる底面３９ａと、底面３９ａに対して交差する方向に延びる３つの中間面３９ｂと、を有している。図示された例においては、底面３９ａは、ｙ方向において半導体基板３０の中央よりも基板側面３２の近くに位置している。各中間面３９ｂは、底面３９ａと基板側面３１とを繋ぐ面である。３つの中間面３９ｂのうち底面３９ａの基板主面３０ｓ寄りの端縁に形成された中間面３９ｂは、底面３９ａから基板側面３１に向かうにつれて基板裏面３０ｒから基板主面３０ｓに向けて傾斜する平坦面である。３つの中間面３９ｂのうち底面３９ａのｘ方向の両端縁に形成された一対の中間面３９ｂは、底面３９ａから基板側面３１に向かうにつれてｘ方向において互いに離間するように傾斜する平坦面である。

　図示された例においては、収容凹部７０は、凹部３９と基材１０の基材主面１０ｓとからなる。つまり、収容凹部７０は、凹部３９の底面３９ａと３つの中間面３９ｂと基材主面１０ｓとからなる空間である。収容凹部７０には、各半導体発光素子５０が収容されている。具体的には、凹部３９の底面３９ａには、各半導体発光素子５０が搭載されている。より詳細には、図示していないが、凹部３９の底面３９ａには、複数の第１配線１５および複数の第２配線１６が形成されている。複数の半導体発光素子５０は導電性接合材ＳＤによって複数の第１配線１５に個別に実装されている。このように、各半導体発光素子５０の発光面５０ｓは、基板側面３１（基材側面１１）と同じ方向を向いている。また収容凹部７０には、封止樹脂６０が設けられている。これにより、封止樹脂６０は、各半導体発光素子５０を封止している。

　各半導体発光素子５０の発光面５０ｓからの光は、基板側面３１（基材側面１１）に向かい、そのまま半導体発光装置１の外部に出射する。このため、図５８および図５９に示す変更例の半導体発光装置１は、各半導体発光素子５０からの光を反射する反射面を有していない。

　半導体基板３０には、第１実施形態と同様に、集積回路４０が形成されている。集積回路４０は、ｚ方向において基板裏面３０ｒを含むように形成されている。集積回路４０のｙ方向の長さは、半導体基板３０のｙ方向の長さよりも短い。図示していないが、集積回路４０のｘ方向の長さは、半導体基板３０のｘ方向の長さよりも短い。集積回路４０と各半導体発光素子５０は、第１実施形態と同様に、互いに電気的に接続されている。

　図示していないが、基材１０の基材裏面１０ｒには、複数の第１端子２１、複数の第２端子２２および複数の第３端子２３が形成されている。つまり、基材裏面１０ｒは、半導体発光装置１が配線基板に実装される際の実装面となる。

　・第１実施形態において、基材１０の基材主面１０ｓと半導体基板３０の基板裏面３０ｒとのｚ方向の間には、複数の接合部３７を封止する樹脂層（アンダーフィル樹脂）が形成されていてもよい。樹脂層としては、たとえば、エポキシ樹脂を主剤とした樹脂材料からなる。樹脂層は、基材主面１０ｓと基板裏面３０ｒとの双方に接している。この構成によれば、基材１０と半導体基板３０との接合強度を向上させることができ、かつ複数の接合部３７のそれぞれを保護できる。

　第１実施形態の半導体発光装置１の製造方法は、アンダーフィル形成工程を備えている。アンダーフィル形成工程は、たとえば基材１０と半導体基板３０とを組み付ける工程（図２３参照）の後に実施される。より詳細には、基材１０の第２配線１６、第３配線１７および第４配線１８と、半導体基板３０の複数の接合部３７とが接合された後、基材１０の基材主面１０ｓと半導体基板３０の基板裏面３０ｒとのｚ方向の間に、たとえばエポキシ樹脂を主剤とした樹脂材料を充填する。この樹脂材料は、毛細管現象によって基材１０の基材主面１０ｓと半導体基板３０の基板裏面３０ｒとのｚ方向の間に入り込む。これにより、複数の接合部３７が樹脂材料によって封止されることとなり、樹脂層（アンダーフィル樹脂）が形成される。

　・第２実施形態において、収容凹部１００の構成は任意に変更可能である。一例では、収容凹部１００は、基材８０の凹部８５および半導体基板９０の凹部９５のいずれか一方のみから構成されてもよい。つまり、収容凹部１００から凹部８５，９５の一方を省略してもよい。

　・第２実施形態において、各半導体発光素子５０および各半導体発光素子５０に接続されたワイヤＷを収容可能であれば、収容凹部１００のｚ方向の大きさは任意に変更可能である。一例では、基材８０の凹部８５のｚ方向の大きさ（凹部８５の底面８５ａと基材主面８０ｓとのｚ方向の間の距離）が各半導体発光素子５０の厚さ（ｚ方向の大きさ）よりも小さくてもよい。半導体基板９０の凹部９５のｚ方向の大きさ（凹部９５の底面９５ａと基板裏面９０ｒとのｚ方向の間の距離）が各半導体発光素子５０の厚さよりも小さくてもよい。

　・第１実施形態において、図６０および図６１に示すように、半導体発光装置１は、各半導体発光素子５０の周囲の光の強度を検出する光センサ１２０を備えていてもよい。光の強度の一例は、照度である。半導体発光装置１は、複数の光センサ１２０を備えていてもよいし、１つの光センサ１２０を備えていてもよい。半導体発光装置１が複数の光センサ１２０を備えている場合、半導体発光素子５０の個数と光センサ１２０の個数とを揃えてもよい。この場合、複数の光センサ１２０は、複数の半導体発光素子５０に対してｘ方向において互いに揃った状態で、ｙ方向において複数の半導体発光素子５０からずれた位置に配置されてもよい。ちなみに、図６０および図６１に示す変更例においては、半導体発光装置１は、２つの光センサ１２０を備えている。

　図６０に示すように、ｙ方向において、光センサ１２０は、各半導体発光素子５０よりも基材側面１２の近くに配置されている。つまり、各光センサ１２０は、収容凹部７０において、ｙ方向において各半導体発光素子５０よりも収容凹部７０の開口部とは反対側に配置されている。各光センサ１２０は、ｘ方向において隣り合う半導体発光素子５０の間の位置に配置されている。

　図示していないが、基材１０の基材主面１０ｓには、光センサ１２０を実装するためのセンサ用配線が形成されている。センサ用配線は、光センサ１２０と集積回路４０とを電気的に接続する配線である。センサ用配線は、半導体基板３０の接合部３７に接続されている。これにより、各光センサ１２０の検出結果は、集積回路４０に出力される。

　図６１は、光センサ１２０の回路図を示している。図６１に示すように、光センサ１２０は、受光部１２１、変換部１２２、演算部１２３、電圧生成部１２４および記憶部１２５を有している。

　受光部１２１は、可視光や赤外線を検出するための複数の受光画素を有している。受光画素は、受光素子と、その受光素子を覆うカラーフィルタと、を有している。本実施形態では、受光部１２１は、受光画素として赤色受光画素１２１Ｒ、青色受光画素１２１Ｂおよび緑色受光画素１２１Ｇを有している。赤色受光画素１２１Ｒは、受光素子と、その受光素子を覆う赤色フィルタと、を有している。青色受光画素１２１Ｂは、受光素子と、その受光素子を覆う青色フィルタと、を有している。緑色受光画素１２１Ｇは、受光素子と、その受光素子を覆う緑色フィルタと、を有している。これら受光素子は、受光することによって光電流が流れる１または複数のフォトダイオードを有している。各受光画素１２１Ｒ，１２１Ｂ，１２１Ｇは、変換部１２２と電気的に接続されている。

　変換部１２２は、たとえば積分型のアナログ／デジタル変換回路であり、複数の入力チャンネルを有している。一例では、変換部１２２は、３チャンネルのアナログ／デジタル変換回路である。変換部１２２は、各チャンネルのアナログ信号をそれぞれデジタル信号に変換する。変換部１２２は、３個のアナログ／デジタル変換回路１２２ａ～１２２ｃを有している。アナログ／デジタル変換回路１２２ａは、赤色受光画素１２１Ｒの受光素子の光電流をデジタル信号に変換する。アナログ／デジタル変換回路１２２ｂは、青色受光画素１２１Ｂの受光素子の光電流をデジタル信号に変換する。アナログ／デジタル変換回路１２２ｃは、緑色受光画素１２１Ｇの受光素子の光電流をデジタル信号に変換する。変換部１２２は、演算部１２３に電気的に接続されている。変換部１２２は、アナログ／デジタル変換回路１２２ａ～１２２ｃがそれぞれ変換したデジタル信号を演算部１２３に出力する。

　演算部１２３は、受光部１２１が受光した光の強度を演算する機能を有している。演算部１２３は、たとえばＬＳＩなどの集積回路からなり、トランジスタ、キャパシタ、レジスタなどの各種回路素子を有している。演算部１２３は、各色の受光画素の出力信号（変換部１２２によって変換されたデジタル信号）に基づいて、特定の波長帯域の可視光の強度を演算する。つまり、演算部１２３は、受光素子であるフォトダイオードに流れる光電流の大きさに基づいて、受光部１２１が受光した光の強度を演算する。このように、光センサ１２０は、受光部１２１が受光することによって生成されたアナログ信号をデジタル信号に変換したうえで、変換したデジタル信号に基づいて受光部１２１が受光した光の強度を演算する光強度演算部を有しているともいえる。

　図６２は、本実施形態の半導体発光装置１の回路図を示している。

　図６２に示すように、集積回路４０は、第１実施形態と同様に、半導体発光素子５０を駆動させる駆動回路４１（複数のスイッチング回路４１Ａ）と、半導体発光装置１の外部の電子部品（制御回路等）と通信するためのインターフェースと、記憶部４３と、を有している。記憶部４３には、たとえば半導体発光装置１の固有の個別アドレス情報（またはＩＤ情報）が記憶されている。

　各光センサ１２０は、集積回路４０と電気的に接続されている。このため、各光センサ１２０は、各半導体発光素子５０の周囲光に関する情報（本実施形態では、各半導体発光素子５０の周囲光の照度）を集積回路４０に出力する。より詳細には、各光センサ１２０の演算部１２３は、集積回路４０の信号生成部４２と電気的に接続されている。このため、各光センサ１２０の演算部１２３は、演算結果を信号生成部４２に出力する。これらの演算結果は、各半導体発光素子５０の周囲光に関する情報としての特定の波長帯域の可視光の強度である。これらの演算結果に基づいて、集積回路４０は、ＰＷＭ制御によって各半導体発光素子５０の発光態様を制御する。つまり、集積回路４０は、光センサ１２０が検出した光の強度に基づいて半導体発光素子５０が出射する光の強度を変更する。本実施形態では、集積回路４０は、光センサ１２０が検出した光の強度に基づいて、赤色発光素子である半導体発光素子５０の光の強度、緑色発光素子である半導体発光素子５０の光の強度、および青色発光素子である半導体発光素子５０の光の強度を個別に変更する。

　このような半導体発光装置１は、光センサ１２０を用いて各半導体発光素子５０の照度の調整を行うことができる。

　一例では、半導体発光装置１の製造方法は、光センサ１２０を用いた各半導体発光素子５０の光の強度の調整工程を備えている。

　より詳細には、収容凹部７０の開口部を覆うように半導体発光装置１を支持する支持台（図示略）を用意する。支持台は、光が反射可能な材料、たとえば金属材料からなる。この状態において、集積回路４０は、たとえば半導体発光素子５０を発光させて光センサ１２０によって検出された光の強度を取得する。そして集積回路４０は、光センサ１２０から取得した半導体発光素子５０の光の強度が予め設定された光の強度に等しい、または近づくように半導体発光素子５０の光の強度を調整する。

　より詳細には、たとえば図示しない検査装置は、半導体発光素子５０に予め設定された電圧（以下、「基準電圧」）を供給することによって半導体発光素子５０を発光させる。検査装置は、半導体発光素子５０を駆動させる駆動回路４１（スイッチング回路４１Ａ）を予め設定されたＤＵＴＹ値によって駆動させる。これにより、半導体発光素子５０に基準電圧が供給される。これにより、半導体発光素子５０が発光する。

　光センサ１２０は、半導体発光素子５０が出射した光の強度（照度）を検出する。半導体発光素子５０からの光は、支持台によって反射されて収容凹部７０の外部に漏れない。そして支持台によって反射された光が光センサ１２０に入射される。光センサ１２０の記憶部１２５には、半導体発光素子５０に対して予め設定された照度範囲が記憶されている。光センサ１２０は、検出結果として半導体発光素子５０の光の強度を集積回路４０に出力する。

　集積回路４０は、光センサ１２０が検出した半導体発光素子５０の光の強度に基づいて、補正電流を演算する。より詳細には、集積回路４０は、検出結果として半導体発光素子５０が出射した光の照度が記憶部１２５の照度範囲内であれば、補正電流は０である。また集積回路４０は、半導体発光素子５０が射出した光の照度が記憶部１２５の照度範囲未満であれば、照度範囲の下限値と半導体発光素子５０が出射した光の照度と差に応じたプラスの補正電流を演算する。また集積回路４０は、半導体発光素子５０が出射した光の照度が記憶部１２５の照度範囲よりも大きければ、照度範囲の上限値と半導体発光素子５０が出射した光の照度との差に応じたマイナスの補正電流を演算する。そして集積回路４０は、これら演算した補正電流に関する情報を検査装置に出力する。そして、検査装置は、半導体発光素子５０に基準電流に補正電流を加えた電流となるように駆動回路４１（スイッチング回路４１Ａ）のＤＵＴＹ値を調整する。ここで、基準電流は、基準電圧および予め設定されたＤＵＴＹ値で駆動回路４１（スイッチング回路４１Ａ）を駆動させた場合に半導体発光素子５０に流れる電流である。

　半導体発光素子５０への基準電圧の供給およびＤＵＴＹ値の調整は、半導体発光素子５０が出射した光の照度が記憶部１２５の照度範囲内となるまで繰り返し実施される。そして、集積回路４０の記憶部４３または光センサ１２０の記憶部１２５には、ＤＵＴＹ値の調整値が記憶される。なお、集積回路４０の記憶部４３または光センサ１２０の記憶部１２５には、調整されたＤＵＴＹ値が記憶されてもよい。つまり、記憶部４３または記憶部１２５には、各半導体発光素子５０の照度に関する補正値が記憶される。ここで、各半導体発光素子５０の予め設定された光の強度は、各半導体発光素子５０に対して共通した値であってもよいし、複数の半導体発光素子５０に対して個別に設定された値であってもよい。

　また、補正電流の演算および補正電流に基づくＤＵＴＹ値の演算は、集積回路４０ではなく、検査装置が実施してもよい。この場合、光センサ１２０の検出結果は、集積回路４０を通じて検査装置に出力される。検査装置は、光センサ１２０の検出結果に基づいて補正電流を演算し、演算された補正電流に基づいてＤＵＴＹ値を演算する。

　このような光センサ１２０を備える半導体発光装置１の制御モードは、半導体発光装置１の出荷時に各半導体発光素子５０の照度を調整する第１調整モードと、半導体発光装置１が機器に組み込まれた後に周囲の光に応じて各半導体発光素子５０の照度を調整する第２調整モードと、半導体発光装置１が機器に組み込まれた後に半導体発光素子５０が発光した状態の照度に基づいて半導体発光素子５０の照度を調整する第３調整モードと、を有している。

　第１調整モードは、上述のとおり、各半導体発光素子５０の照度が予め設定された照度範囲内となるように各半導体発光素子５０に供給される電流量（スイッチング回路４１ＡのＤＵＴＹ値）を調整し、その調整値（補正値）を記憶するためのモードである。集積回路４０は、たとえば予め第１調整モードに設定されており、第１調整モードの終了後、第１調整モード以外の調整モードに移行するように設けられている。すなわち、半導体発光装置１が出荷された後の集積回路４０の制御状態は、第１調整モード以外の調整モード（たとえば第２調整モード）となっている。つまり、半導体発光装置１が出荷された後、すなわち半導体発光装置１が機器に組み込まれた後、各半導体発光素子５０が発光する場合、スイッチング回路４１ＡのＤＵＴＹ値に第１調整モードで補正された補正値を加えたＤＵＴＹ値に基づいて各半導体発光素子５０に電流が供給される。

　第２調整モードは、半導体発光装置１の周囲光を検出し、検出した周囲光に基づいて各半導体発光素子５０の照度を調整するモードである。より詳細には、第２調整モードでは、光センサ１２０は、半導体発光装置１の各半導体発光素子５０が発光していない状態において半導体発光装置１の周囲光（各半導体発光素子５０の周囲光）を検出する。光センサ１２０は、たとえば、半導体発光装置１の周囲光を赤色の波長帯域、緑色の波長帯域および青色の波長帯域に分光して検出する。そして、これら分光の検出結果に基づいて、各半導体発光素子５０に対応するスイッチング回路４１ＡのＤＵＴＹ値をそれぞれ調整する。すなわち、光センサ１２０の記憶部１２５または集積回路４０の記憶部４３には、赤色の波長帯域の光の照度範囲、緑色の波長帯域の光の照度範囲、および青色の波長帯域の光の照度範囲が記憶されている。たとえば、光センサ１２０が検出した赤色の波長帯域の光の照度が、赤色の波長帯域の光の照度範囲よりも大きければ、赤色の波長帯域の光を出射する半導体発光素子５０に供給する電流量を増やすようにスイッチング回路４１ＡのＤＵＴＹ値を大きくする。またたとえば、光センサ１２０が検出した赤色の波長帯域の光の照度が、赤色の波長帯域の光の照度範囲未満であれば、赤色の波長帯域の光を出射する半導体発光素子５０に供給する電流量を減らすようにスイッチング回路４１ＡのＤＵＴＹ値を小さくする。またたとえば、光センサ１２０が検出した赤色の波長帯域の光の照度が、赤色の波長帯域の光の照度範囲内であれば、スイッチング回路４１ＡのＤＵＴＹ値を変更しない。なお、青色および緑色の波長帯域の光を出社する半導体発光素子５０についても同様に調整する。

　第３調整モードは、各半導体発光素子５０のいずれかが発光した状態において光センサ１２０が照度を検出し、その照度に基づいて、発光した半導体発光素子の照度を調整するモードである。つまり、たとえば経年劣化によって各半導体発光素子５０の特性が変化した場合に各半導体発光素子５０の照度を経年劣化する前の各半導体発光素子５０の照度となるように各半導体発光素子５０に供給する電流量を調整する。

　具体的には、たとえば半導体発光装置１を機器に取り付けた状態において、スイッチング回路４１Ａの予め設定されたＤＵＴＹ値で半導体発光素子５０を発光させた状態で光センサ１２０によって照度を検出する。記憶部４３は、光センサ１２０によって検出された照度を基準値として記憶する。そして、第３調整モードにおいて、スイッチング回路４１Ａの予め設定されたＤＵＴＹ値で半導体発光素子５０を発光させた状態で光センサ１２０によって照度を検出する。集積回路４０は、光センサ１２０によって検出された照度が基準値となるように、スイッチング回路４１ＡのＤＵＴＹ値を調整する。

　このように、半導体発光装置１が光センサ１２０を備えているため、各調整モードにおいて光センサ１２０が検出した照度に基づいて各半導体発光素子５０の発光状態を調整できる。

　第１調整モードにおいては、各半導体発光素子５０の照度について個別の製品ばらつきが生じたとしても、各半導体発光素子５０の照度が予め設定された照度範囲内となるように調整される。このため、半導体発光装置１の出荷時において各半導体発光素子５０の照度の製品ばらつきを抑制できる。

　また、第２調整モードにおいては、半導体発光装置１について個別に半導体発光装置１の周囲光（各半導体発光素子５０の周囲光）を検出できる。このため、半導体発光装置１は、半導体発光装置１の周囲光に基づいて各半導体発光素子５０の照度をそれぞれ調整できるため、各半導体発光素子５０は、半導体発光装置１の配置場所に適した照度で発光できる。

　また、第３調整モードにおいては、光センサ１２０によって各半導体発光素子５０の照度の経年による変化を検出し、その照度の変化を減らす、もしくは無くすように各半導体発光素子５０の照度が調整される。このため、経年劣化に起因する各半導体発光素子５０の照度の変化を抑制できる。

　以上の説明では、各半導体発光装置１に関する制御であったが、第１実施形態と同様に、複数の半導体発光装置１を備える半導体ユニットは、複数の半導体発光装置１の制御モードとして、複数の半導体発光装置１が個別に制御される個別制御モードと、複数の半導体発光装置１が一括に制御される一括制御モードとを有していてもよい。ここで、上記半導体ユニットは、第１実施形態の半導体ユニット１Ｕと同様に、複数の半導体発光装置１の各半導体発光素子５０が１つの電力線ＰＬによって互いに並列に接続されている。また、第１実施形態と同様に、半導体ユニットを制御するＥＣＵが各接続線ＣＬ１，ＣＬ２によって各半導体発光装置１の集積回路４０に接続されている。

　個別制御モードについて説明する。

　ＥＣＵ２００（図２４参照）は、制御対象となる集積回路４０の個別アドレス情報（またはＩＤ情報）とその個別アドレス情報（またはＩＤ情報）に紐付けされた制御情報を含む第１指令信号としての個別制御データを各半導体発光装置１の集積回路４０に送信する。制御情報の一例では、各半導体発光素子５０をＰＷＭ制御するためのデータである。

　各半導体発光装置１の集積回路４０は、上記個別制御データが入力された場合には、その個別制御データに含まれる個別アドレス情報（またはＩＤ情報）と自身の個別アドレス情報（またはＩＤ情報）とを照合し、個別制御データに含まれる個別アドレス情報（またはＩＤ情報）と自身の個別アドレス情報（またはＩＤ情報）とが合致すれば、個別制御データに含まれる制御情報に基づいて各半導体発光素子５０の駆動を個別に制御する。

　一方、各半導体発光装置１の集積回路４０は、個別制御データに含まれる個別アドレス情報（またはＩＤ情報）と自身の個別アドレス情報（またはＩＤ情報）とが合致しない場合、個別制御データに含まれる制御情報に基づいて各半導体発光素子５０の駆動を個別に制御しない。

　一括制御モードについて説明する。

　ＥＣＵ２００は、各接続線ＣＬ１，ＣＬ２を介して、予め設定された共通アドレス情報と制御情報とを含む第２指令信号としての一括制御データを各半導体発光装置１の集積回路４０に送信する。共通アドレス情報は、たとえば各接続線ＣＬ１，ＣＬ２に接続された全ての半導体発光装置１の集積回路４０が応答する特別なアドレス情報（ゼネラル・コール・アドレス）である。各半導体発光装置１の集積回路４０は、一括制御データが入力された場合、一括制御データに含まれるアドレス情報を照合する。そして、各集積回路４０は、照合されたアドレス情報が記憶部４３の共通アドレス情報と合致した場合、一括制御データに含まれる制御情報に基づいて各半導体発光素子５０の駆動を制御する。これにより、複数の半導体発光装置１は、一括して駆動する。

　ここで、ＥＣＵ２００からの制御情報は、複数の半導体発光素子５０の駆動を個別に制御するための個別制御情報を含む場合がある。

　制御情報が個別制御情報を含む場合では、各半導体発光装置１の集積回路４０は、個別制御情報に基づいて各半導体発光素子５０の駆動を制御する。つまり、各半導体発光装置１の集積回路４０は、複数の半導体発光素子５０を個別に制御する。このため、たとえば、各半導体発光素子５０の発光のタイミングが互いに異なったり、発光時の光の強度が互いに異なったりする場合がある。

　また、第２実施形態において、半導体発光装置１の周囲の光を検出する光センサを備えていてもよい。この光センサの構成は、図６２の光センサ１２０の構成と同じであってもよい。また光センサ１２０を備える半導体発光装置１の制御モードとして、第１～第３調整モードを有してもよい。

　・図６０～図６２に示す変更例において、半導体発光装置１から集積回路４０を省略してもよい。この場合、光センサ１２０と電気的に接続されたセンサ用端子が基材１０の基材裏面１０ｒに形成されてもよい。

　・第１実施形態において、半導体発光装置１のパッケージ構造は任意に変更可能である。一例では、半導体発光装置１のパッケージ構造はＷＬ－ＣＳＰ（Wafer Level Chip Size Package）であってもよい。

　・各実施形態において、半導体発光装置は、半導体発光素子以外の補助素子を備えていてもよい。補助素子の一例としては、半導体発光素子と逆並列に接続されている保護ダイオードである。保護ダイオードの一例は、ツェナーダイオードである。

　第１実施形態において、補助素子は、半導体基板３０内に設けられてもよい。この場合、半導体基板３０は、第１半導体層を主要素として含んでいる。第１半導体層は、Ｓｉなどの半導体材料にｐ型ドーパントがドーピングされたものである。このｐ型ドーパントは、たとえばＢ（ホウ素）である。これにより、第１半導体層は、ｐ型（ｐ^＋）半導体層となる。補助素子は、第１半導体層の一部と、第１半導体層とは異なる導電型の複数の第２半導体層とを有している。複数の第２半導体層は、第１半導体層に対してｎ型ドーパントがドーピングされたものである。このｎ型ドーパントは、たとえばＰ（リン）である。これにより、第２半導体層は、ｎ型（ｎ＋）半導体層とされている。補助素子は、所定方向において第１半導体層と第２半導体層とが交互に設けられた構成である。このように、補助素子は、ツェナーダイオードを構成している。

　第２実施形態において、補助素子は、基材８０および半導体基板９０の少なくとも一方の内部に設けられてもよい。この場合、基材８０および半導体基板９０の少なくとも一方は、第１半導体層を主要素として含んでいる。第１半導体層は、上記第１半導体層と同じ構成である。補助素子の構成は、上記補助素子と同様に、所定方向において第１半導体層と第２半導体層が交互に設けられた構成である。第２半導体層は、上記第２半導体層と同じ構成である。

　・第２実施形態において、基材８０に代えて、半導体基板９０に集積回路４０が形成されてもよい。この場合、たとえば半導体基板９０の基板主面９０ｓに第１端子２１、第２端子２２および第３端子２３が形成されてもよい。つまり、半導体基板９０の基板主面９０ｓは、半導体発光装置１が配線基板に実装される際の実装面となる。

　また、基材８０および半導体基板９０のそれぞれに集積回路４０が形成されてもよい。この場合、基材８０の集積回路４０と、半導体基板９０の集積回路４０とは電気的に接続されていてもよい。

　・第２実施形態において、基材８０の基材主面８０ｓが半導体発光素子５０の発光面５０ｓよりも基材裏面８０ｒの近くとなるように凹部８５の深さ（ｚ方向の長さ）が設定されてもよい。つまり、半導体発光素子５０およびワイヤＷを含めて、収容凹部１００に収容可能となるように基材８０の凹部８５および半導体基板９０の凹部９５が形成されていればよい。

　・第２実施形態において、傾斜面８６に代えて段差部が形成されてもよい。段差部は、第１絶縁層１１１および第２絶縁層１１２の各々の側面を含み、ｚ方向に沿って延びる垂直面と、垂直面からｚ方向に直交する平面方向において外方に向けて延びる水平面と、を有している。水平面は、基材８０の側面８１～８４と繋がっている。第１端子２１、第２端子２２および第３端子２３は、基材裏面８０ｒから段差部の垂直面までにわたり形成されている。つまり、各端子２１～２３は、基材裏面８０ｒと段差部との境界を跨るように設けられている。

　・第２実施形態において、傾斜面８６を省略してもよい。

　・第２実施形態において、半導体基板９０に形成された絶縁層９０ｒａと、基材８０に形成された絶縁層８０ｓａとの少なくとも一方を省略してもよい。

　・各実施形態において、複数の半導体発光装置１を備える半導体ユニットは、複数の半導体発光装置が個別に制御される個別制御モードと、複数の半導体発光装置１が一括に制御される一括制御モードとのいずれかを省略してもよい。上記個別制御モードを省略する場合、半導体発光装置１は、個別アドレスを有していなくてもよい。つまり、半導体発光装置１は、個別アドレスを設定する複数の第２端子２２を省略してもよい。

　・各実施形態において、集積回路４０は、半導体発光装置１の複数の半導体発光素子５０を個別に制御するのではなく、複数の半導体発光素子５０を一括に制御するのみであってもよい。

　・第２実施形態において、個別制御モードとして、各半導体発光装置１の集積回路４０は、個別制御データが入力された場合には、個別制御データに含まれる個別アドレス情報と記憶部４３の個別アドレス情報（またはＩＤ情報）とを照合し、個別制御データに含まれる個別アドレス情報（またはＩＤ情報）と記憶部４３の個別アドレス情報（またはＩＤ情報）とが合致すれば、その個別アドレス情報（またはＩＤ情報）が合致した半導体発光装置１の光センサ１２０が検出した光の強度（照度）が取得されてもよい。つまり、複数の半導体発光装置１のうち個別制御データに含まれる個別アドレス情報と一致した個別アドレス情報を有する半導体発光装置１の集積回路４０は、光センサ１２０が検出した光の強度（照度）をＥＣＵに出力する。光センサ１２０が検出する光は、各半導体発光素子５０が発光していない状態における各半導体発光素子５０の周囲の光の強度（照度）であってもよいし、各半導体発光素子５０の少なくとも１つが発光している状態における各半導体発光素子５０の周囲の光の強度（照度）であってもよい。

　この場合、ＥＣＵは、取得した光の強度（照度）に基づいて、複数の半導体発光装置１に制御情報を出力してもよい。つまり、所定の半導体発光装置１の光の強度（照度）に基づいて各半導体発光装置１の各半導体発光素子５０の照度を調整してもよい。

　・各実施形態において、光センサ１２０を備える半導体発光装置１を複数備える半導体ユニットは、各半導体発光装置１の光センサ１２０が検出した光の強度（照度）をＥＣＵに出力するモードを有していてもよい。この場合、各半導体発光装置１の各半導体発光素子５０は発光していない。

　・各実施形態において、複数の半導体発光素子５０の全てを発光させて白色発光する場合の各半導体発光素子５０に供給される電流量を調整してもよい。具体的には、各半導体発光素子５０の出射光を合成して得られる光のｘｙ色度で示される白色領域の中央となる白色点（標準値）と一致または白色点（標準値）に近づけるように、各半導体発光素子５０に供給される電流量が調整される。この電流量の調整値は、たとえば記憶部４３に記憶される。

　・各実施形態において、集積回路４０は、駆動回路４１、半導体発光装置１の外部の電子部品と通信するためのインターフェース、および、記憶部４３を有していたが、集積回路４０の構成はこれに限られない。集積回路４０は、駆動回路４１、上記インターフェースおよび記憶部４３のうち１つまたは２つを省略した構成であってもよい。

　・各実施形態において、赤色の波長帯域の光を出射する半導体発光素子５０は、第１電極が第１配線１５（８７）に導電性接合材によって接続され、ワイヤＷによって第２配線１６（８８）に接続された構成であったが、この半導体発光素子５０の第１配線１５（８７）および第２配線１６（８８）への接続構造はこれに限られない。たとえば、半導体発光素子５０は、ｚ方向において、第１電極が第１配線１５（８７）と対面し、第２電極５２が第２配線１６（８８）と対面するような構成であってもよい。つまり、半導体発光素子５０は、フリップチップ型のパッケージ構造であってもよい。

　また、緑色および青色の波長帯域の光を出射する半導体発光素子５０は、第１電極５１がワイヤＷによって第１配線１５（８７）に接続され、第２電極５２がワイヤＷによって第２配線１６（８８）に接続された構成であったが、半導体発光素子５０の第１配線１５（８７）および第２配線１６（８８）への接続構造はこれに限られない。たとえば、半導体発光素子５０は、ｚ方向において、第１電極５１が第１配線１５（８７）と対面し、第２電極５２が第２配線１６（８８）と対面するような構成であってもよい。つまり、半導体発光素子５０は、フリップチップ型のパッケージ構造であってもよい。

　・各実施形態では、複数の半導体発光素子５０がｙ方向において互いに離間して一列に配列されていたが、これに限られない。複数の半導体発光素子５０の配置態様は任意に変更可能である。一例では、複数の半導体発光素子５０は、ｘ方向において互いに揃っていなくてもよい。また、複数の半導体発光素子５０のうちの一部の半導体発光素子５０がｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されてもよい。

　・各実施形態において、半導体発光素子５０は、発光ダイオードに代えて、フォトトランジスタ、フォトダイオード、レーザ素子等の他の発光素子であってもよい。

　・各実施形態において、半導体発光素子５０に代えて、たとえばＭＯＳＦＥＴ等の発光ダイオード等の発光素子以外の半導体素子であってもよいし、コンデンサ、抵抗、コイル等の半導体素子以外の電子部品であってもよい。半導体発光素子以外の半導体素子のみが収容凹部７０，１００に収容される場合、半導体発光装置に代えて、半導体装置となる。半導体素子以外の電子部品のみが収容凹部７０，１００に収容される場合、半導体発光装置に代えて、電子装置となる。

　［付記］
　上記各実施形態および上記各変更例から把握できる技術的思想を以下に記載する。

　（付記Ａ１）主面を有する基材と、前記主面と接合された搭載面と前記搭載面と交差する側面とを有する半導体基板と、前記半導体基板の前記側面から凹んだものであって、側方に開口した収容凹部と、前記収容凹部に収容された半導体素子と、前記基材および前記半導体基板の少なくとも一方に設けられた集積回路と、前記基材および前記半導体基板の少なくとも一方に設けられており、前記半導体素子と前記集積回路とを電気的に接続する導電体と、を備えている、半導体装置。

　（付記Ａ２）主面を有する基材と、前記主面と接合された搭載面と前記搭載面と交差する側面とを有する半導体基板と、前記半導体基板の前記側面から凹んだものであって、側方に開口した収容凹部と、前記収容凹部に収容された電子部品と、前記基材および前記半導体基板の少なくとも一方に設けられた集積回路と、前記基材および前記半導体基板の少なくとも一方に設けられており、前記電子部品と前記集積回路とを電気的に接続する導電体と、を備えている、電子装置。

　（付記Ａ３）主面を有する基材と、前記主面と接合された搭載面と前記搭載面と交差する側面とを有する半導体基板と、前記半導体基板の前記側面から凹んだものであって、側方に開口した収容凹部と、前記収容凹部に収容された半導体発光素子と、を備えている、半導体発光装置。

　（付記Ａ４）主面を有する基材と、前記主面と接合された搭載面と前記搭載面と交差する側面とを有する基板と、前記基板の前記側面から凹んだものであって、側方に開口した収容凹部と、前記収容凹部に収容された半導体発光素子と、前記基材および前記基板の少なくとも一方に設けられた集積回路と、前記基材および前記基板の少なくとも一方に設けられており、前記半導体発光素子と前記集積回路とを電気的に接続する導電体と、を備えている、半導体発光装置。

　（付記Ｂ１）主面を有する基材と、前記主面と接合された搭載面を有する半導体基板と、前記基材および前記半導体基板から構成されており、前記主面および前記搭載面と垂直な方向とは異なりかつ前記主面および前記搭載面と交差する方向である側方に開口した収容凹部と、前記収容凹部に収容された半導体発光素子と、前記基材および前記半導体基板の少なくとも一方に設けられた集積回路と、前記基材および前記半導体基板の少なくとも一方に設けられており、前記半導体発光素子と前記集積回路とを電気的に接続する導電体と、を備える、半導体発光装置。

　（付記Ｂ２）前記基材と前記半導体基板との配置方向を前記半導体発光装置の高さ方向とすると、前記半導体発光装置の高さ方向から視て、前記集積回路は、前記半導体発光素子と重ならない位置に設けられている、付記Ｂ１に記載の半導体発光装置。

　（付記Ｂ３）前記半導体発光装置の高さ方向から視て、前記集積回路は、前記収容凹部と重ならない位置に設けられている、付記Ｂ２に記載の半導体発光装置。

　（付記Ｂ４）前記半導体発光装置の高さ方向から視て、前記集積回路は、前記収容凹部と重なる部分と、前記収容凹部と重ならない部分とを有している、付記Ｂ１に記載の半導体発光装置。

　（付記Ｂ５）前記基材は、前記基材の厚さ方向において前記主面とは反対側を向く裏面を有しており、前記半導体基板は、前記半導体基板の厚さ方向において前記裏面と同じ側を向く基板主面と、前記主面と同じ側を向く基板裏面と、を有しており、前記収容凹部は、前記基材の前記主面から前記裏面に向けて凹みかつ前記側方が開口された基材側凹部と、前記半導体基板の前記基板裏面から前記基板主面に向けて凹みかつ前記側方が開口された基板側凹部とが前記厚さ方向に対向してなる、付記Ｂ１～Ｂ４のいずれか１つに記載の半導体発光装置。

　（付記Ｂ６）前記基材側凹部は、前記主面と同じ方向を向く基材側底面と、前記基材側底面から前記主面に向かうにつれて外方に向けて傾斜する基材側中間面と、を有しており、前記半導体発光素子は、前記基材側底面に搭載されている、付記Ｂ５に記載の半導体発光装置。

　（付記Ｂ７）前記基材側凹部は、前記主面と同じ方向を向く基材側底面と、前記基材側底面から前記主面に向かうにつれて外方に向けて傾斜する基材側中間面と、を有しており、前記半導体発光装置は、前記基材側中間面に搭載されている、付記Ｂ５に記載の半導体発光装置。

　（付記Ｂ８）前記基板側凹部は、前記基板裏面と同じ方向を向く基板側底面と、前記基板側底面から前記基板裏面に向かうにつれて外方に向けて傾斜する基板側中間面と、を有しており、前記半導体発光素子は、前記基板側底面に搭載されている、付記Ｂ５またはＢ６に記載の半導体発光装置。

　（付記Ｂ９）前記基板側凹部は、前記基板裏面と同じ方向を向く基板側底面と、前記基板側底面から前記基板裏面に向かうにつれて外方に向けて傾斜する基板側中間面と、を有しており、前記半導体発光素子は、前記基板側中間面に搭載されている、付記Ｂ５に記載の半導体発光装置。

　（付記Ｂ１０）前記半導体基板は、前記半導体基板の厚さ方向において前記搭載面と反対側を向く基板主面と、前記半導体基板の側面から前記半導体基板の内方に向かうにつれて前記基板主面から前記搭載面に向けて傾斜する反射面と、を有しており、前記収容凹部は、前記基材の前記主面と、前記反射面とからなり、前記半導体発光素子は、前記基材の前記主面に搭載されている、付記Ｂ１に記載の半導体発光装置。

　（付記Ｂ１１）前記基材と前記半導体基板との配置方向を前記半導体発光装置の高さ方向とすると、前記半導体発光装置の高さ方向において前記半導体発光素子の発光面と前記反射面とは対向している、付記Ｂ１０に記載の半導体発光装置。

　（付記Ｂ１２）前記半導体発光装置の高さ方向と直交する方向のうち互いに直交する２方向を第１方向および第２方向とすると、前記収容凹部は、前記第１方向および前記第２方向の双方において開口している、付記Ｂ１０またはＢ１１に記載の半導体発光装置。

　（付記Ｂ１３）前記半導体発光装置の高さ方向と直交する方向のうち互いに直交する２方向を第１方向および第２方向とすると、前記収容凹部は、前記第１方向および前記第２方向のうち一方において開口している、付記Ｂ１０またはＢ１１に記載の半導体発光装置。

　（付記Ｂ１４）前記基材には、前記主面から凹む凹部が設けられており、前記半導体発光素子は、前記凹部に配置されている、付記Ｂ１０～Ｂ１３のいずれか１つに記載の半導体発光装置。

　（付記Ｂ１５）前記半導体発光素子は、前記基材の前記主面に搭載されており、前記集積回路および前記導電体は、前記基材の内部に設けられている、付記Ｂ１に記載の半導体発光装置。

　（付記Ｂ１６）前記半導体発光素子は、前記収容凹部のうち前記基材に搭載された基材側発光素子と、前記収容凹部のうち前記半導体基板に搭載された基板側発光素子と、を含み、前記集積回路は、前記基材に設けられた基材側集積回路と、前記半導体基板に設けられた基板側集積回路と、を含み、前記導電体は、前記基材に設けられた基材側導電体と、前記半導体基板に設けられた基板側導電体と、を含む、付記Ｂ１５に記載の半導体発光装置。

　（付記Ｂ１７）前記基材と前記半導体基板との配置方向を前記半導体発光装置の高さ方向とすると、前記半導体発光装置の高さ方向から視て、前記基材の前記裏面のうち前記基材側集積回路の周囲には、複数の基材側端子が設けられており、前記半導体基板において前記搭載面とは反対側の面である基板主面のうち前記基板側集積回路の周囲には、複数の基板側端子が設けられており、前記複数の基材側端子と前記複数の基板側端子とは、前記半導体発光装置の高さ方向において前記基材および前記半導体基板の双方を貫通する複数の貫通電極によって個別に接続されている、付記Ｂ１６に記載の半導体発光装置。

　（付記Ｂ１８）前記基材はＳｉからなり、前記複数の貫通電極は、Ｓｉ貫通電極（ＴＳＶ）である、付記Ｂ１７に記載の半導体発光装置。

　（付記Ｂ１９）主面を有する基材と、前記主面と接合された搭載面を有する半導体基板と、前記基材および前記半導体基板から構成されており、前記主面および前記搭載面と垂直な方向とは異なりかつ前記主面および前記搭載面と交差する方向である側方に開口した収容凹部と、前記収容凹部に収容された半導体発光素子および光センサと、を備えている、半導体発光装置。

　（付記Ｂ２０）前記半導体発光装置は、前記基材および前記半導体基板の少なくとも一方に設けられた集積回路と、前記基材および前記半導体基板の少なくとも一方に設けられており、前記半導体発光素子と前記光センサと前記集積回路とを電気的に接続する導電体と、を備えている、付記Ｂ１９に記載の半導体発光装置。

　（付記Ｂ２１）前記光センサは、光を検出する受光部と、前記受光部が受光した光の強度を演算する演算部と、を有している、付記Ｂ１９またはＢ２０に記載の半導体発光装置。

　（付記Ｂ２２）前記集積回路は、前記半導体発光素子が発光していない状態において前記光センサが検出した前記半導体発光素子の周囲光の強度に基づいて、前記半導体発光素子が出射する光の強度を変更する、付記Ｂ１９～Ｂ２１のいずれか１つに記載の半導体発光装置。

　（付記Ｂ２３）前記光センサは、前記半導体発光素子が光を出射した場合の光の強度を検出して前記集積回路に出力し、前記集積回路は、前記光センサが検出した光の強度に基づいて、前記半導体発光素子が出射する光の強度を変更する、付記Ｂ１９～Ｂ２１のいずれか１つに記載の半導体発光装置。

　（付記Ｂ２４）前記光センサは、前記半導体発光素子が光を出射した場合の光の強度を検出して前記集積回路に出力するものであり、前記集積回路は、前記光センサが検出した光の強度に基づいて、前記半導体発光素子が出射した光の強度の補正値を記憶する記憶部を有している、付記Ｂ１９～Ｂ２１のいずれか１つに記載の半導体発光装置。

　（付記Ｂ２５）付記Ｂ１９～Ｂ２４のいずれか１つに記載の半導体発光装置を複数備える半導体ユニットであって、前記複数の半導体発光装置のそれぞれの半導体発光素子は、１本の電力線によって互いに並列に接続されており、前記半導体ユニットは、前記複数の半導体発光装置の制御モードとして、前記複数の半導体発光装置が個別に制御される個別制御モードを有しており、前記各半導体発光装置の集積回路は、個別アドレス情報を有しており、前記個別制御モードは、前記半導体ユニットの外部から前記個別アドレス情報を含むデータが入力された場合に、前記複数の半導体発光装置のうち前記個別アドレス情報と一致した個別アドレス情報を有する半導体発光装置の光センサが検出された光の強度が取得される制御モードである、半導体ユニット。

　（付記Ｃ１）厚さ方向において互いに反対側を向く基材主面および基材裏面を有しており、半導体材料からなる基材を用意し、前記基材の前記基材裏面から前記基材主面に向けて凹む外周凹部を形成する工程と、前記基材に半導体発光素子を搭載する工程と、前記基材裏面から前記外周凹部の一部にわたり複数の端子を形成する工程と、前記外周凹部を前記基材の厚さ方向に切断することによって、前記半導体発光素子を搭載する基板と、前記基板に形成された傾斜面とを形成する工程と、を備えている、半導体発光装置の製造方法。

　（付記Ｃ２）前記基材裏面は、（１００）面であり、前記外周凹部は、ＫＯＨを用いたエッチングによって形成される、付記Ｃ１に記載の半導体発光装置の製造方法。

　（付記Ｃ３）前記基材主面から前記基材裏面に向けて凹む凹部を形成する工程をさらに備えており、前記凹部は、前記基材の厚さ方向において前記基材主面と同じ側を向く底面と、前記基板の厚さ方向において前記基材主面のうち前記凹部よりも外周側となる外周主面から前記底面に向かうにつれて前記基材主面の中央に向けて傾斜する中間面と、を有しており、前記基材主面は、（１００）面であり、前記凹部を形成する工程では、ＫＯＨを用いたエッチングによって前記凹部を形成する、付記Ｃ２に記載の半導体発光装置の製造方法。

　（付記Ｃ４）前記外周凹部および前記凹部は、ＫＯＨを用いたエッチングにおいて同時に形成される、付記Ｃ３に記載の半導体発光装置の製造方法。

　（付記Ｃ５）厚さ方向において互いに反対側を向く基材主面および基材裏面を有しており、基材を用意し、前記基材の前記基材裏面から前記基材主面に向けて凹む第１溝を形成する工程と、前記基材に半導体発光素子を搭載する工程と、前記基材裏面から前記第１溝の一部にわたり複数の端子を形成する工程と、前記第１溝よりも幅狭であって、前記基材を前記基材の厚さ方向に貫通する第２溝を形成することによって、前記半導体発光素子を搭載する基板と、前記基板に形成された段差部とを形成する工程と、を備えている、半導体発光装置の製造方法。

　１…半導体発光装置
　１Ｕ…半導体ユニット
　１０…基材
　１０ｓ…基材主面（主面）
　１０ｒ…基材裏面（裏面）
　１５…第１配線（導電体）
　１６…第２配線（導電体）
　３０…半導体基板
　３０ｒ…基板裏面（搭載面）
　３５ａ…反射面
　３５ｂ…反射面
　３７…接合部（導電体）
　３７ｃ…はんだバンプ（導電性接合材）
　５０…半導体発光素子
　４０…集積回路
　４１…駆動回路
　４３…記憶部
　６０…封止樹脂
　７０，７０Ａ，７０Ｂ…収容凹部
　８０…基材
　８０ｓ…基材主面（主面）
　８０ｒ…基材裏面（裏面）
　８７…第１配線（導電体）
　８８…第２配線（導電体）
　８９Ａ…第１連絡配線（導電体）
　８９Ｅ…第２貫通配線（導電体）
　８９Ｇ…第２パッド（導電体）
　９０…半導体基板
　１００…収容凹部
　１２０…光センサ
　１２１…受光部
　１２３…演算部
　ＰＬ…電力線
　Ｗ…ワイヤ（導電体）

Claims

　主面を有する基材と、
　前記主面と接合された搭載面を有する半導体基板と、
　前記基材および前記半導体基板から構成されており、前記主面および前記搭載面と垂直な方向とは異なりかつ前記主面および前記搭載面と交差する方向である側方に開口した収容凹部と、
　前記収容凹部に収容された半導体発光素子と、
　前記基材および前記半導体基板の少なくとも一方に設けられた集積回路と、
　前記基材および前記半導体基板の少なくとも一方に設けられており、前記半導体発光素子と前記集積回路とを電気的に接続する導電体と、
を備えている、半導体発光装置。
　前記導電体は、前記搭載面に設けられており、導電性接合材によって形成された１または複数の接合部を含む
　請求項１に記載の半導体発光装置。
　前記集積回路は、前記搭載面を含む部分を有している
　請求項２に記載の半導体発光装置。
　前記半導体基板の厚さ方向から視て、前記接合部は、前記集積回路と重なる位置に設けられている
　請求項３に記載の半導体発光装置。
　前記半導体発光素子は、前記主面に配置されており、
　前記収容凹部は、前記半導体発光素子からの光を前記側方に向けて反射する反射面と、前記主面と、を有している
　請求項１～４のいずれか一項に記載の半導体発光装置。
　前記半導体基板は、Ｓｉからなる
　請求項１～５のいずれか一項に記載の半導体発光装置。
　前記基材は、前記基材の厚さ方向において前記主面と反対側を向く裏面を有しており、
　前記集積回路は、前記基材に設けられた基材側集積回路を有しており、
　前記基材側集積回路は、前記裏面に面する部分を有している
　請求項１～６のいずれか一項に記載の半導体発光装置。
　前記集積回路は、前記半導体発光素子を駆動させる駆動回路を含む
　請求項１～７のいずれか一項に記載の半導体発光装置。
　前記集積回路は、前記半導体発光装置の外部の電子部品と通信するためのインターフェースを有している
　請求項１～８のいずれか一項に記載の半導体発光装置。
　前記集積回路は、前記半導体発光装置の個別アドレス情報が記憶されている記憶部を有している
　請求項１～９のいずれか一項に記載の半導体発光装置。
　前記半導体発光装置は、光を検出する受光部と、前記受光部が受光した光の強度を演算する演算部とを有している光センサを備えており、
　前記集積回路は、前記半導体発光素子および前記光センサとそれぞれ電気的に接続されている
　請求項１～１０のいずれか一項に記載の半導体発光装置。
　前記半導体発光装置は、前記半導体発光素子を封止する透光性の封止樹脂を備えている
　請求項１～１１のいずれか一項に記載の半導体発光装置。
　請求項１～１２のいずれか一項に記載の半導体発光装置を複数備える半導体ユニットであって、
　前記複数の半導体発光装置のそれぞれの半導体発光素子は、１本の電力線によって互いに並列に接続されている
　半導体ユニット。
　前記半導体ユニットは、前記複数の半導体発光装置の制御モードとして、前記複数の半導体発光装置が個別に制御される個別制御モードと、前記複数の半導体発光装置が一括に制御される一括制御モードとの少なくとも一方を有している
　請求項１３に記載の半導体ユニット。
　前記各半導体発光装置は、個別アドレス情報を有しており、
　前記個別制御モードは、前記半導体ユニットの外部から前記個別アドレス情報と前記個別アドレス情報に紐付けされた制御情報とを含むデータが入力された場合に、前記複数の半導体発光装置のうち前記個別アドレス情報と一致した個別アドレス情報を有する半導体発光装置の前記半導体発光素子が前記制御情報に基づいて制御される制御モードである
　請求項１４に記載の半導体ユニット。
　前記一括制御モードは、前記半導体ユニットの外部から共通アドレス情報と制御情報とを含むデータが入力された場合に、前記各半導体発光装置の前記半導体発光素子が前記制御情報に基づいて制御される制御モードである
　請求項１４に記載の半導体ユニット。