TWI532225B - Multi - grain cladding module packaging method - Google Patents
Multi - grain cladding module packaging method Download PDFInfo
- Publication number
- TWI532225B TWI532225B TW102147955A TW102147955A TWI532225B TW I532225 B TWI532225 B TW I532225B TW 102147955 A TW102147955 A TW 102147955A TW 102147955 A TW102147955 A TW 102147955A TW I532225 B TWI532225 B TW I532225B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- conductive
- light
- layer
- emitting
- Prior art date
Links
Landscapes
- Led Device Packages (AREA)
Description
本發明是有關於一種封裝方法,特別是指一種易於對位的多晶粒覆晶模組封裝方法。
參閱圖1,習知水平導通式發光二極體1具有一基板100、一形成於該基板100表面的第一型半導體層11、一形成於該第一型半導體層11部分表面的發光層12、一形成於該發光層12表面的第二型半導體層13及分別形成於該第一、二型半導體層11、13表面的第一、二電極14、15;之後,會藉由打線(wire bonding)方式,自該第一、二電極14、15形成對外電連接的n導線16及p導線17,令該水平導通式發光二極體可接收外界提供的電源,但是此結構由於位於出光面的電極15及p導線17不透光,因此,會有遮光問題,而影響該水平導通式發光二極體1的發光效率。
參閱圖2,為了解決習知水平導通式發光二極體1於正向出光時電極遮光的問題,有業者利用覆晶封裝方式,將前述該水平導通式發光二極體1利用焊錫/金方式與一具有導電線路的電路板200,例如印刷電路板,於該電路板200預定與該1的第一、二電極14、15電連接的
線路位置先形成錫球201後,再將該水平導通式發光二極體1的第一、二電極14、15經由與該錫球201對位連接而封裝於該電路板200,利用讓該水平導通式發光二極體1的出光方向為朝向基板100方向行進,而解決電極遮光的問題。
然而,當要將多個以覆晶封裝方式的水平導通式發光二極體串聯成LED模組時,仍須要利用打線方式,令該等水平導通式發光二極體彼此電連接。例如,美國專利第20050274959公開號(以下簡稱’959公開專利)揭示利用多個LED1所構成的封裝模組。參閱圖3、4,圖3是該封裝模組的示意圖,圖4則是該封裝模組的其中一個LED1的結構示意圖。該’959公開專利是將多個水平導通式發光二極體1利用覆晶封裝方式先分別與一具有導電塊202的封裝座200電連接後,再經由打線方式自該等封裝座200的導電塊202延伸的導電電極203分別形成可對外電連接的n導線17a,及p導線17b,再將該等n導線17a及p導線17b分別延伸至一設置於一基座300的n電極片301及p電極片302,最後再利用該n電極片301及p電極片302對外電連接,而得到一發光模組。
由前述說明可知,以覆晶方式封裝的水平導通式發光二極體1,雖然可以避免電極遮光的問題,但是,當要對外電連接,尤其是要讓該等水平導通式發光二極體1同時對外電連接時,仍必須使用打線方式進行電連接,然而利用打線方式進行電連接,因為打線連接的位置是在
靠近封裝元件的內側,不易進行,因此大都須要先再製作延伸電極203以方便進行打線,所以製程會較為繁複;此外,因為形成的導線17a、17b容易斷線,也會造成後續成品良率不佳的問題。
因此,本發明之目的,即在提供一種對位容易且容易操作的多晶粒覆晶模組封裝方法。
於是,本發明的多晶粒覆晶模組封裝方法,包含一基板製備步驟、一發光模組製備步驟、一第一連接步驟,及一第二連接步驟。
該基板製備步驟是先準備一具有彼此反向的一第一表面及一第二表面的基材,將該基材形成多個貫穿該基材的通孔,再於該些通孔中填充導電層,接著再自該第一表面形成多個彼此不相接觸且覆蓋該等導電層的導電塊,得到一封裝用基板。
該發光模組製備步驟是先準備一個透光基板、於該透光基板上形成多個間隔設置於該透光基板表面的LED發光單元,該每一個LED發光單元具有一與該透光基板表面連接的第一型半導體層、一形成於該第一型半導體層部分表面的發光層、一形成於該發光層表面的第二型半導體層,與分別形成於該第一、二半導體層表面的第一、二電極,接著形成一層覆蓋該第一、二半導體層裸露之表面的絕緣層,再形成兩個分別覆蓋該第一、二電極並具有相同水平高度的接觸電極塊,得到一個發光模組,其中,
該等接觸電極塊彼此不相接觸,且該等導電塊會與該等發光LED發光單元的接觸電極塊的位置相對應。
該第一連接步驟是將該發光模組利用該等接觸電極塊朝向該覆晶封裝基板的導電塊,令該等LED發光單元的接觸電極塊分別與該等電連接孔的導電塊對應並彼此電連接。
該第二連接步驟是自該第二表面形成電連接線路,令該等LED發光單元對外電連接。
較佳地,前述該多晶粒覆晶模組封裝方法,其中,該基板製備步驟是先將該基材形成多個通孔,再將該具有多個通孔的基材置於一表面具有一晶種層的暫時基板上,利用電鍍方式於該等通孔填覆金屬形成導電層,之後將該基材自該暫時基板移除,再於該基材的第一表面形成多個對應該等通孔位置的電極塊,以製得該封裝用基板。
較佳地,前述該多晶粒覆晶模組封裝方法,其中,該第二連接步驟是先經由裸露於該第二表面的該等導電層形成令該等LED發光單元呈串聯迴路的電連接線路。
較佳地,前述該多晶粒覆晶模組封裝方法,其中,該第二連接步驟是經由裸露於該第二表面的該等導電層形成令該等LED發光單元可分別對外電連接的電連接線路。
較佳地,前述該多晶粒覆晶模組封裝方法,其中,該基材選自氮化鋁或高阻值之矽基板。
較佳地,前述該多晶粒覆晶模組封裝方法,其
中,該發光模組製備步驟是先於該透光基板上形成多個LED發光單元,接著於該等LED發光單元的表面沉積一層絕緣層,再利用微影蝕刻方式將對應該等第一、二電極表面的絕緣層移除,然後於該絕緣層表面形成一層光阻層,之後再於該第一、二電極、絕緣層及光阻層的表面沉積一層導電層,最後蝕刻移除該光阻層及對應形成於該光阻層上的導電層,令殘留於該第一、二電極上的導電層形成該兩個接觸電極塊,即可得到該發光模組。
本發明之功效在於:利用延伸電極的概念,將封裝用的基板,及該LED發光單元32中有高、低落差的第一、二電極,均事先形成用於電連接的導電塊及可降低該第一、二電極高度差的接觸電極,因此,可更易於封裝及進行對位。
21‧‧‧基板製備步驟
22‧‧‧發光模組製備步驟
23‧‧‧第一連接步驟
24‧‧‧第二連接步驟
3‧‧‧基板
31‧‧‧基材
311‧‧‧第一表面
312‧‧‧第二表面
32‧‧‧電連接孔
321‧‧‧通孔
322‧‧‧導電層
323‧‧‧導電塊
4‧‧‧發光模組
41‧‧‧透光基板
42‧‧‧LED發光單元
400‧‧‧半導體單元
421‧‧‧第一型半導體層
422‧‧‧發光層
423‧‧‧第二型半導體層
424‧‧‧第一電極
425‧‧‧第二電極
43‧‧‧絕緣層
44‧‧‧接觸電極塊
501‧‧‧光阻層
502‧‧‧光阻
601‧‧‧導電材料
100‧‧‧暫時基板
101‧‧‧晶種層
本發明之其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:圖1是一示意圖,說明習知水平導通式發光二極體;圖2是一示意圖,說明習知利用覆晶封裝的水平導通式發光二極體;圖3是一示意圖,說明習知覆晶封裝的水平導通式發光二極體所組成的發光模組;圖4是一局部放大圖,輔助說明圖3;圖5是一流程圖,說明本發明多晶粒覆晶模組封裝方法的較佳實施例;
圖6是一流程示意圖,輔助說明步驟21;圖7是一流程示意圖,輔助說明步驟22;圖8是一示意圖,說明由該較佳實施例封裝而得的多晶粒覆晶封裝模組。
參閱圖5,本發明的多晶粒覆晶模組封裝方法的一較佳實施例是包含一基板製備步驟21、一發光模組製備步驟22、一第一連接步驟23,及一第二連接步驟24。
配合參閱圖6,該基板製備步驟21是提供一封裝用基板3,該封裝用基板3包括一個具有彼此反向的一第一表面311及一第二表面312的基材31,及多組電連接孔32,且該每一組電連接孔32具有兩個貫穿該基材31的通孔321、分別填充於該等通孔321的導電層322,及分別自該等導電層322延伸至該第一表面311的導電塊323,且該等導電塊323彼此不相接觸。
詳細的說,該步驟21是先將一個具有彼此反向的一第一表面311及一第二表面312的氮化鋁基材31,以蝕刻或鑽孔方式形成多個貫通該基材31的通孔321,再將該具有多個通孔321的基材31與一表面具有一晶種層101的暫時基板100連接,令該晶種層101可經由該等通孔321裸露;之後,利用電鍍方式自該等通孔321中的晶種層101上電鍍增厚,於該等通孔321中形成導電層322,接著,將該基材31自該暫時基板100移除,並將蓋覆於該基材31的第一、二表面311、312的多餘導電材料進行拋
光移除。由於前述該晶種層101的材料選擇及電鍍的詳細製程參數為本技術領域者周知,因此不再多加說明。
接著,形成一層覆蓋該基材31的第一表面311及導電層322的光阻,再利用微影製程將對應該等通孔321位置的光阻移除,形成一圖案化的光阻層501,然後利用電鍍方式,形成覆蓋該第一表面311、該等導電層322與該光阻層501的導電材料601,接著再將該光阻層501及對應形成於該殘留的光阻501表面的導電材料601移除,令殘留的導電材料形成該等導電塊323,即可得到該具有多組電連接孔32的封裝用基板3。
配合參閱圖7,該發光模組製備步驟22是準備一個發光模組4,該發光模組4具有一個透光基板41、多個間隔設置於該透光基板41表面的LED發光單元42,圖7是以兩個LED發光單元42做說明。其中,該每一個LED發光單元42具有一與該透光基板41表面連接的第一型半導體層421、一形成於該第一型半導體層421部分表面的發光層422、一形成於該發光層422表面的第二型半導體層423,及分別形成於該第一、二半導體層421、423表面的第一、二電極424、425、一層覆蓋該第一、二半導體層421、423裸露之表面的絕緣層43,及兩個分別覆蓋該第一、二電極424、425並具有相同水平高度的接觸電極塊44,且該兩個接觸電極塊44彼此不相接觸。其中,該等接觸電極塊44的位置會分別與該等電連接孔32相對應。
詳細的說,本發明該步驟22是先於一透光基板
41上依序形成一層第一型半導體層421、一層發光層422,及一層第二型半導體層423,之後利用蝕刻方式移除部分的第一型半導體層421、發光層422,及第二型半導體層423形成多條交錯的切割道,得到多個彼此間隔的半導體單元400。
接著再進行第二次蝕刻,將該每一個半導體單元400自該第二型半導體層423的部分表面向下移除對應之該第二型半導體層423及發光層422直到該第一型半導體層421裸露。接著再於該每一個半導體單元400裸露出之第一型半導體層421的表面及第二型半導體層423的表面分別沉積由金屬材料構成的一第一電極424及一第二電極425,即可製得多個LED發光單元42。接著於該等LED發光單元42的表面沉積一層絕緣層43,然後利用蝕刻(如感應耦合電漿,ICP-RIE)方式移除對應形成於該等第一電極424及第二電極425上方的絕緣層43,令該等第一、二電極424、425露出。
接著再於該等第一、二電極424、425及該殘留的絕緣層43表面形成一層光阻502,再利用微影蝕刻方式將對應該等第一、二電極424、425位置的光阻502移除。之後,利用蒸鍍方式沉積一層覆蓋該絕緣層43、第一、二電極424、425及殘留之光阻502表面的導電材料,最後再蝕刻移除該殘留之光阻502及對應形成於該殘留之光阻502上的導電材料,即可得到由該導電材料構成,覆蓋該第一、二電極424、425的兩個接觸電極塊44,而得
到該發光模組4。
前述該透光基板41是選自不會吸收或影響該等LED發光單元42所發出之光波長的材料,例如,藍寶石、氮化鎵,或矽等材料構成,該第一、二型半導體層421、423是指電性相反的半導體材料,例如,當該第一型半導體層421是n型半導體材料,則該第二型半導體層423是p型半導體材料,反之則反;該絕緣層43則是半導體常用之絕緣材料例如二氧化矽、氮化矽等,該導電材料為由導電性佳的金屬(例如鋁、金、銀),或是合金金屬(例如金鍺鎳合金、金鈹合金等合金材料)所構成,由於該等材料的選擇為本技術領域週知,因此不再多加贅述。
較佳地,為了增加該封裝用基板3的導電塊323與該發光模組4之接觸電極塊44的對位性,該導電塊323的表面積大於該對應的通孔321的表面積,而該等接觸電極塊44的表面積則會大於該第一、二電極424、425的表面積。
接著進行第一連接步驟23,該步驟23是將該發光模組4利用該等接觸電極塊44朝向該封裝用基板3的導電塊323,令該每一個LED發光單元42的兩個接觸電極塊44分別與一組電連接孔32的兩個導電塊323對應並彼此電連接,即可得到一如圖8所示的多晶粒封裝模組。
最後,進行第二連接步驟24,該步驟24是自該封裝用基板3的第二表面312形成令該等LED發光單元42對外電連接的電連接線路,即可完成本發明該多晶粒覆晶
模組封裝方法。
具體的說,該步驟24可以是經由裸露於該第二表面312的該等導電層322以沉積方式令該等LED發光單元42形成至少一個串聯迴路的電連接迴路後,再將該串聯迴路對外電連接;此外,該步驟24也可以是經由裸露於該第二表面312的該等導電層322延伸,而令該等LED發光單元42可分別對外電連接。經由裸露於該第二表面312的該等導電層322延伸形成令該發光模組4形成對外電連接的導電線路(圖未示),因為該第二表面312的導電位置為外露且在同一平面,因此,可令該多晶粒封裝模組更易於對外電連接。
綜上所述,本發明利用先於封裝用基板3上形成多組用於導電的電連接孔32,再利用電極延伸的概念,將原本該等LED發光單元42中有高、低落差的第一電極424及第二電極425利用電鍍增厚的方式形成接觸電極塊44,而將該第一、二電極424、425的水平高度延伸成一致,因此,於封裝時,不僅可降低習知第一、二電極424、425因為高度差所造成的問題,同時因為該封裝用基板3及該發光模組4具有可對應電連接的導電塊323及接觸電極塊44,因此可更易於對位使用;此外,該等LED發光單元可分別經由裸露於該第二表面312的該等導電層322對外電連接,因為該第二表面312的導電位置為外露,且在同一平面,因此,可令該多晶粒封裝模組更易於對外電連接,故確實能達成本發明之目的。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
21‧‧‧基板製備步驟
22‧‧‧發光模組製備步驟
23‧‧‧第一連接步驟
24‧‧‧第二連接步驟
Claims (4)
- 一種多晶粒覆晶模組封裝方法,包含:一基板製備步驟,準備一具有彼此反向的一第一表面及一第二表面的基材,將該基材形成多個貫穿該基材的通孔,再將該具有多個通孔的基材置於一表面具有一晶種層的暫時基板上,再於該些通孔中填充導電材料構成的導電層,之後將該基材自該暫時基板移除,接著再自該基材的該第一表面形成多個彼此不相接觸且對應該等通孔位置並覆蓋該等導電層的導電塊,製得一封裝用基板;一發光模組製備步驟,準備一個透光基板,於該透光基板上形成多個間隔設置於該透光基板表面的LED發光單元,該每一個LED發光單元具有一與該透光基板表面連接的第一型半導體層、一形成於該第一型半導體層部分表面的發光層、一形成於該發光層表面的第二型半導體層,與分別形成於該第一、二半導體層表面的第一、二電極,接著於該等LED發光單元的表面沉積一層覆蓋該第一、二半導體層的絕緣層,再利用微影蝕刻方式將對應該第一、二電極表面的絕緣層移除,,然後於該絕緣層表面形成一層光阻層,之後再於該第一、二電極、絕緣層及光阻層表面沉積一層導電層,最後蝕刻移除該光阻層及對應形成於該光阻層上的導電層,而令殘留於該第一、二電極上的導電層形成兩個分別覆蓋該第一、二電極並具有相同水平高度的接觸電極塊,得到一 個發光模組,其中,該等接觸電極塊彼此不相接觸,且該等導電塊會與該等發光LED發光單元的接觸電極塊的位置相對應;一第一連接步驟,將該發光模組利用該等接觸電極塊朝向該覆晶封裝基板的導電塊,令該等LED發光單元的接觸電極塊分別與該等電連接孔的導電塊對應並彼此電連接;及一第二連接步驟,自該第二表面形成電連接線路,令該等LED發光單元對外電連接。
- 如請求項1所述的多晶粒覆晶模組封裝方法,其中,該第二連接步驟是先經由裸露於該第二表面的該等導電層形成令該等LED發光單元呈串聯迴路的電連接線路。
- 如請求項1所述的多晶粒覆晶模組封裝方法,其中,該第二連接步驟是經由裸露於該第二表面的該等導電層形成令該等LED發光單元可分別對外電連接的電連接線路。
- 如請求項1所述的多晶粒覆晶模組封裝方法,其中,該基材選自氮化鋁或高阻值矽基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102147955A TWI532225B (zh) | 2013-12-24 | 2013-12-24 | Multi - grain cladding module packaging method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102147955A TWI532225B (zh) | 2013-12-24 | 2013-12-24 | Multi - grain cladding module packaging method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201526303A TW201526303A (zh) | 2015-07-01 |
TWI532225B true TWI532225B (zh) | 2016-05-01 |
Family
ID=54197805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102147955A TWI532225B (zh) | 2013-12-24 | 2013-12-24 | Multi - grain cladding module packaging method |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI532225B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI707466B (zh) * | 2019-07-23 | 2020-10-11 | 國立中興大學 | 亮度均勻之被動式微發光二極體陣列裝置 |
-
2013
- 2013-12-24 TW TW102147955A patent/TWI532225B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201526303A (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9502627B2 (en) | Wafer level photonic devices dies structure and method of making the same | |
US8241932B1 (en) | Methods of fabricating light emitting diode packages | |
US8889440B2 (en) | Light emitting diode optical emitter with transparent electrical connectors | |
TWI535077B (zh) | 發光單元及其發光模組 | |
EP3767688A1 (en) | Light emitting diode | |
JP6199948B2 (ja) | 発光素子、発光素子パッケージ | |
KR101007128B1 (ko) | 발광소자 및 그 제조방법 | |
CN105247695A (zh) | 半导体发光元件和半导体发光器件 | |
JP2012019217A (ja) | 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト | |
WO2014036803A1 (zh) | 一种改善出光率的发光二极管倒装芯片及其制备方法 | |
CN103647012A (zh) | 一种用于led的晶圆级封装的芯片转移方法 | |
US20140183444A1 (en) | High-voltage flip-chip led structure and manufacturing method thereof | |
TW201409777A (zh) | 發光二極體元件 | |
US8853728B2 (en) | LED mounting substrate and method of manufacturing the same | |
KR101616615B1 (ko) | 웨이퍼 레벨 칩 스케일 발광다이오드 패키지 | |
KR101578266B1 (ko) | 웨이퍼 레벨 칩 스케일 발광다이오드 패키지 | |
TWI532225B (zh) | Multi - grain cladding module packaging method | |
TWI453952B (zh) | Light emitting element and manufacturing method thereof | |
CN204102928U (zh) | 一种出光效率高的倒装led芯片、及其led器件 | |
CN203503689U (zh) | 覆晶式led芯片 | |
KR101128261B1 (ko) | 전공정이 웨이퍼 레벨로 제조된 led 패키지 및 그 제조방법 | |
TWI467808B (zh) | 發光二極體元件、其製作方法以及發光裝置 | |
CN108963054B (zh) | 覆晶式发光二极管及其制造方法 | |
CN104112815B (zh) | 发光二极管装置及其制作方法 | |
TWI523270B (zh) | Electrode - free light - emitting diode and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |