WO2022054452A1 - 過電流検出回路および駆動回路 - Google Patents

過電流検出回路および駆動回路 Download PDF

Info

Publication number
WO2022054452A1
WO2022054452A1 PCT/JP2021/028166 JP2021028166W WO2022054452A1 WO 2022054452 A1 WO2022054452 A1 WO 2022054452A1 JP 2021028166 W JP2021028166 W JP 2021028166W WO 2022054452 A1 WO2022054452 A1 WO 2022054452A1
Authority
WO
WIPO (PCT)
Prior art keywords
condition
control
voltage
unit
switching element
Prior art date
Application number
PCT/JP2021/028166
Other languages
English (en)
French (fr)
Inventor
正志 赤羽
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2022547438A priority Critical patent/JP7420273B2/ja
Priority to DE112021000465.4T priority patent/DE112021000465T5/de
Priority to CN202180016272.9A priority patent/CN115176420A/zh
Publication of WO2022054452A1 publication Critical patent/WO2022054452A1/ja
Priority to US17/890,251 priority patent/US20220390492A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Definitions

  • the present invention relates to an overcurrent detection circuit and a drive circuit.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2006-323393 Patent Document 2 Japanese Patent Application Laid-Open No. 2015-53749 Patent Document 3 Japanese Patent Application Laid-Open No. 2015-139271 Patent Document 4 Japanese Patent Application Laid-Open No. 6-120787 Patent Document 5 International Publication No. 2019/077895
  • the drive circuit it is preferable to be able to accurately detect whether or not an overcurrent is flowing in the switching element.
  • an overcurrent detection circuit for detecting an overcurrent flowing when the switching element is turned on.
  • the overcurrent detection circuit may include a main current detection unit that detects whether or not the input signal corresponding to the main current flowing through the switching element is equal to or higher than the set detection threshold value.
  • the overcurrent detection circuit may include a condition control unit that controls at least one of the waveform of the input signal and the detection threshold in the main current detection unit to control the comparison condition in the main current detection unit.
  • the condition control unit sets the comparison condition as the first condition during the period from when the switching element is turned on until the first period elapses, and between the elapse of the first period and the elapse of the second period.
  • the comparison condition may be set to the second condition in which the input signal is less likely to exceed the detection threshold than the first condition.
  • the first condition and the third condition may be the same.
  • the first condition may be a condition in which the input signal is more likely to be equal to or higher than the detection threshold value than the third condition.
  • the first period may be longer than the time from when the switching element in the short-circuited state turns on to when the input signal reaches the detection threshold under the first condition.
  • the second period may be continued until the timing at which the control current flowing through the switching element that is not in the short-circuited state converges to a steady value, or until later than the timing.
  • the condition control unit may determine the length of the second period based on both the control voltage and the control current applied to the switching element.
  • the condition control unit may set a period in which the control current is equal to or greater than the current threshold value and the control voltage is smaller than the voltage threshold value as the second period.
  • the condition control unit may have a control current detection unit that detects whether or not the control current is equal to or greater than the current threshold value and outputs a current detection signal according to the detection result.
  • the condition control unit may have a delay unit that delays the current detection signal.
  • the condition control unit may have a control voltage detection unit that detects whether or not the control voltage is equal to or higher than the voltage threshold value and outputs a voltage detection signal according to the detection result.
  • the condition control unit sets the comparison condition as the second condition, and the control current is set to the second condition. It may have a logic calculation unit that sets the comparison condition to the third condition when it is smaller than the current threshold value or satisfies at least one of the control voltage becomes equal to or higher than the voltage threshold value.
  • the overcurrent detection circuit may include a condition maintenance unit that maintains the third condition until the signal that turns off the switching element is detected after the condition control unit sets the third condition.
  • the overcurrent detection circuit may include an amplitude adjusting unit that adjusts the amplitude of the input signal based on the detection result of the logical operation unit.
  • the control voltage detection unit may have a first voltage dividing resistance that is provided in series between any end of the control resistance and the reference potential and divides the control voltage.
  • the control voltage detection unit may have a second comparison unit that compares the control voltage divided by the first voltage dividing resistor with the voltage threshold value.
  • the resistivity ratio in the second voltage dividing resistor and the resistivity ratio in the third voltage dividing resistor may be different.
  • the overcurrent detection circuit is a timer that outputs a control signal that turns off the switching element when the main current detection unit continuously outputs a comparison signal indicating that the input signal is equal to or higher than the detection threshold for a predetermined period. It may be equipped with a circuit.
  • an overcurrent detection circuit that detects an overcurrent flowing when the switching element is turned on.
  • the overcurrent detection circuit may include a main current detection unit that detects whether or not the input signal corresponding to the main current flowing through the switching element is equal to or higher than the set detection threshold value.
  • the overcurrent detection circuit may include a condition control unit that controls at least one of the waveform of the input signal and the detection threshold value in the main current detection unit to control the comparison condition in the threshold value comparison unit.
  • the condition control unit sets the comparison condition as the second condition after the switching element is turned on, and the control current flowing through the switching element is equal to or higher than the current threshold value, and the control voltage applied to the switching element is equal to or higher than the voltage threshold value.
  • the comparison condition may be set to the third condition in which the input signal is more likely to be equal to or higher than the detection threshold value than the second condition.
  • a third aspect of the present invention provides a drive circuit including an overcurrent detection circuit according to the first or second aspect and a control circuit for controlling a switching element into an on state and an off state.
  • error When referred to as “same” or “equal” in the present specification, it may include a case where there is an error due to manufacturing variation or the like.
  • the error is, for example, within 10%.
  • FIG. 1 is a diagram showing an example of a power supply circuit 100 according to an embodiment of the present invention.
  • the power supply circuit 100 supplies power to the load 300.
  • the power supply circuit 100 of this example includes a switching element 130, a switching element 131, a drive circuit 110, a drive circuit 10, and a power supply 140.
  • the switching element 130 and the switching element 131 are, for example, transistors such as insulated gate bipolar transistors (IGBTs), but are not limited thereto.
  • Each switching element may have a gate terminal G, a collector terminal C, an emitter terminal E, and a current sense terminal s.
  • the switching element 130 and the switching element 131 of this example are connected in series.
  • the power supply 140 supplies power to the switching element 130 and the switching element 131 connected in series.
  • the collector terminal of the switching element 130 is connected to the high voltage terminal of the power supply 140, and the collector terminal of the switching element 131 is connected to the emitter terminal of the switching element 130. Further, the emitter terminal of the switching element 131 is connected to a reference potential (ground potential GND in this example).
  • the power supply circuit 100 supplies power to the load 300 from the connection point between the switching element 130 and the switching element 131.
  • the switching element 130 and the switching element 131 are switched on and off in a complementary manner to each other. That is, when one switching element is in the on state, the other switching element is controlled in the off state. As a result, the load 300 is switched between connecting to the high voltage terminal of the power supply 140 and connecting to the reference potential.
  • the drive circuit 110 controls the switching element 130 to switch between an on state and an off state.
  • the drive circuit 110 of this example generates a control signal to be input to the gate terminal G of the switching element 130.
  • the drive circuit 110 may have the same configuration as the drive circuit 10. In FIG. 1, the specific configuration of the drive circuit 110 is omitted.
  • the drive circuit 10 controls the switching element 131 to switch between an on state and an off state.
  • the drive circuit 10 of this example generates a control signal to be input to the gate terminal G of the switching element 131.
  • the drive circuit 10 includes an input circuit 12, a control circuit 14, and an overcurrent detection circuit 200.
  • a first control signal VLin indicating whether the switching element 131 should be controlled in the on state or the off state is input to the input circuit 12.
  • the first control signal VLin is a signal indicating a logical value according to an on state and an off state.
  • the input circuit 12 generates and outputs a second control signal in based on the first control signal VLin. For example, the input circuit 12 samples the waveform of the first control signal VLin at a predetermined cycle to generate the second control signal in.
  • the control circuit 14 generates and outputs a drive signal drv based on the second control signal in.
  • the drive signal drv is a signal having a voltage equal to or higher than the threshold voltage of the switching element 131 during the period when the switching element 131 should be turned on, and a voltage lower than the threshold voltage during the period when the switching element 131 should be turned off. be.
  • a gate voltage Vg corresponding to the drive signal drv is applied to the gate terminal G of the switching element 131.
  • the control circuit 14 supplies the switching element 131 with a gate current Ig for charging / discharging the parasitic capacitance at the gate terminal G or the like of the switching element 131.
  • the overcurrent detection circuit 200 detects whether or not an excessive main current IS is flowing in the switching element 131.
  • the main current IS is the current flowing through the load 300.
  • the main current IS of this example is the collector current of the switching element 131.
  • the overcurrent detection circuit 200 may detect the sense current Is flowing through the current sense terminal s of the switching element 131.
  • the sense current Is is a current smaller than the main current IS and proportional to the main current IS.
  • the sense current Is may be a current value of 1/100 or less of the main current IS. By detecting the current value of the sense current Is, the current value of the main current IS can be estimated.
  • the overcurrent detection circuit 200 may detect whether or not an overcurrent is flowing in the switching element 131 when the switching element 131 is turned on, that is, when the switching element 131 transitions from the off state to the on state.
  • the overcurrent detection circuit 200 determines that an overcurrent is flowing in the switching element 131
  • the cutoff signal Vthoc for turning off the switching element 131 may be input to the control circuit 14. This can protect the switching element 131 and other circuits. Further, when the overcurrent detection circuit 200 determines that an overcurrent is flowing in the switching element 131, the overcurrent detection circuit 200 may notify an external circuit to that effect.
  • the overcurrent detection circuit 200 has a condition control unit 50 and a main current detection unit 20.
  • the main current detection unit 20 inputs an input signal corresponding to the main current IS flowing through the switching element 131.
  • the input signal of this example is a signal corresponding to the sense current Is or the sense voltage Vs.
  • the sense voltage Vs is a signal obtained by converting the sense current Is into a voltage. For example, by passing the sense current Is through a predetermined resistance, the sense current Is can be converted into a voltage signal. In this specification, the sense voltage Vs is described as an input signal Vs.
  • the main current detection unit 20 detects whether or not the value of the input signal Vs is equal to or higher than the set detection threshold value. This makes it possible to detect whether or not an overcurrent is flowing in the switching element 131.
  • the condition control unit 50 controls at least one of the waveform of the input signal Vs in the main current detection unit 20 and the detection threshold value to control the comparison condition in the main current detection unit 20.
  • the condition control unit 50 of this example inputs the condition control signal Small that controls the comparison condition to the main current detection unit 20.
  • the value of the input signal Vs can be easily or less likely to be equal to or higher than the detection threshold. For example, by increasing the detection threshold value or decreasing the amplitude of the input signal Vs, the value of the input signal Vs is less likely to exceed the detection threshold value. Further, by reducing the detection threshold value or increasing the amplitude of the input signal Vs, the value of the input signal Vs tends to be equal to or higher than the detection threshold value. That is, the condition control unit 50 adjusts the sensitivity of the main current detection unit 20 to detect the overcurrent.
  • the condition control unit 50 of this example changes the comparison conditions in the main current detection unit 20 at predetermined periods after the switching element 131 is turned on. As a result, it is possible to accurately detect whether or not an overcurrent is flowing in the switching element 131.
  • FIG. 2 is a diagram showing a waveform of an input signal Vs and a detection threshold value Vref in a comparative example.
  • the waveform of the input signal Vs when the switching element 131 is not short-circuited is shown by a solid line
  • the waveform of the input signal Vs when the switching element 131 is short-circuited is shown by a broken line.
  • a short circuit is a state in which a large current is applied between the collector and emitter terminals of the switching element 131, for example, when the switching element 130 and the switching element 131 are turned on at the same time.
  • the switching element 131 When a predetermined gate voltage Vg is applied to the gate terminal G of the switching element 131, the switching element 131 turns on.
  • the time when the switching element 131 is turned on is T0.
  • a large main current IS momentarily flows through the switching element 131. Therefore, the input signal Vs momentarily becomes a large value.
  • the main current IS converges to a predetermined value, and the input signal Vs also converges to a predetermined value.
  • the period from when the switching element 131 is turned on until the input signal Vs converges to a predetermined value may be referred to as a transient period.
  • the transition period is from time T0 to T2.
  • the period after the input signal Vs has converged to a predetermined value may be referred to as a steady period.
  • the steady-state period is after time T2.
  • the comparison condition so that overcurrent is more difficult to detect than in the steady period.
  • the detection threshold Vrefb in the transient period it is conceivable to set the detection threshold Vrefb in the transient period to be higher than the detection threshold Vref in the steady period.
  • the overcurrent detection sensitivity during the transient period is lowered, it becomes difficult to detect that the switching element 131 is in a short-circuited state.
  • the detection threshold value Vrefb is larger than the transient current flowing through the switching element 131 in the short-circuited state, the short-circuited state cannot be detected in the transient period. Therefore, the timing of shutting off the switching element 131 may be delayed, and the switching element 131 may not be properly protected.
  • the condition control unit 50 makes the amplitude of the input signal Vs in the second period T12 smaller than the amplitude of the input signal Vs in the first period T01.
  • the amplitude of the input signal Vs may be a gain when the sense current Is is converted into the sense voltage Vs. More specifically, the gain (that is, the amplitude) of the sense voltage Vs (input signal Vs) can be adjusted by adjusting the resistance value of the resistor through which the sense current Is flows.
  • the condition control unit 50 adjusts the amplitude of the input signal Vs so that the maximum value of the input signal Vs in the second period T12 of the normal switching element 131 is 70% or more and 90% or less of the detection threshold value Vref. good.
  • the amplitude of the input signal Vs in the second period T12 may be 50% or more of the amplitude of the input signal Vs in the first period T01.
  • the overcurrent detection sensitivity is relatively low in the second period T12. This makes it possible to suppress erroneous detection of overcurrent in the second period T12. Further, in the first period T01, the overcurrent detection sensitivity is relatively high. As a result, overcurrent can be detected with high sensitivity in the first period T01 immediately after the switching element 131 is turned on. When the switching element 131 is in the short-circuited state, a large current is applied to the switching element 131. Therefore, as shown in FIG. 2, the input signal Vs rises sharply immediately after the switching element 131 is turned on. According to this example, since the overcurrent detection sensitivity in the first period T01 immediately after the turn-on is high, it becomes easy to detect the overcurrent in the short-circuited state.
  • the first period T01 is longer than the time from when the short-circuited switching element 131 is turned on until the input signal Vs reaches the detection threshold value Vref under the first condition.
  • the first period T01 may be longer than the time from when the short-circuited switching element 131 is turned on until the input signal Vs reaches the maximum value Vmax. This makes it easier to detect the overcurrent in the short-circuited state.
  • the second period T12 is preferably continued until the timing (time T2 in the example of FIG. 3) at which the control current flowing through the switching element 131 that is not in the short-circuited state converges to a steady value, or until later than the timing. As a result, erroneous detection of overcurrent in the second period T12 can be further suppressed.
  • the second period T12 may be longer than the first period T01.
  • the second period T12 may be twice or more than the first period T01, may be five times or more, and may be ten times or more.
  • the first period T01 is 500 ns or more and 2 ⁇ s or less
  • the second period T12 is 2 ⁇ s or more and 10 ⁇ s or less.
  • the condition control unit 50 sets the comparison condition in the main current detection unit 20 as the third condition in which the input signal Vs is more likely to be equal to or higher than the detection threshold value Vref than the second condition.
  • the third period T30 is a steady period. That is, the condition control unit 50 makes the sensitivity of the overcurrent detection in the third period T30 higher than the sensitivity of the overcurrent detection in the second period T12. As a result, it is possible to accurately detect the overcurrent in the third period T30 while suppressing the erroneous detection of the overcurrent in the second period T12 which is the transient period.
  • the detection threshold value Vref may be the same in each period.
  • the detection threshold value Vref is smaller than the maximum value Vmax of the input signal Vs when the switching element 131 is short-circuited. Further, the detection threshold value Vref may be larger than the maximum value of the input signal Vs in the second condition of the switching element 131 in the second period. Further, the detection threshold value Vref is larger than the steady value of the input signal Vs under the third condition of the switching element 131 in the third period.
  • the third condition may be the same as the first condition.
  • the resistance for converting the sense current Is to the sense voltage Vs can be shared under the first condition and the third condition.
  • the third condition may be different from the first condition.
  • the first condition may be a condition in which the input signal Vs is more likely to be equal to or higher than the detection threshold value Vref than the third condition. That is, the sensitivity of the overcurrent detection in the first period T01 may be higher than the sensitivity of the overcurrent detection in the third period T30. As a result, the overcurrent in the short-circuited state can be detected accurately, and the switching element 131 in the short-circuited state and other circuits can be easily protected.
  • FIG. 4 is a diagram illustrating another operation example of the condition control unit 50.
  • the condition control unit 50 of this example sequentially changes the comparison condition in each period to the first condition, the second condition, or the third condition by changing the detection threshold value Vref in each period.
  • the condition control unit 50 of this example sets the detection threshold value in the first period T01 to Vref1.
  • the detection threshold value Vref1 is smaller than the maximum value Vmax of the input signal Vs when the switching element 131 is short-circuited.
  • condition control unit 50 sets the detection threshold value in the second period T12 to Vref2, which is larger than Vref1.
  • the detection threshold value Vref2 may be larger than the maximum value of the input signal Vs in the second condition of the normal switching element 131 in the second period.
  • the condition control unit 50 sets the detection threshold value in the third period T30 to Vref3, which is smaller than Vref2.
  • the detection threshold value Vref3 is larger than the steady value of the input signal Vs under the third condition of the normal switching element 131 in the third period. In this way, the detection sensitivity of the overcurrent in each period can also be adjusted by adjusting the detection threshold value Vref.
  • the detection threshold value Vref3 may be the same as or different from the detection threshold value Vref1.
  • the detection threshold Vref1 may be smaller than the detection threshold Vref3. In this case, the overcurrent in the short-circuited state can be detected accurately, and the switching element 131 in the short-circuited state and other circuits can be easily protected.
  • the condition control unit 50 of this example does not have to adjust the amplitude of the input signal Vs in each period. That is, in each period, the gain for converting the sense current Is into the sense voltage Vs (input signal Vs) may be the same.
  • the condition control unit 50 may change both the amplitude of the input signal Vs and the detection threshold value Vref in each period. That is, the condition control unit 50 may execute the control example shown in FIG. 3 in combination with the control example shown in FIG.
  • the condition control unit 50 may adjust the sensitivity of overcurrent detection in each period to be relatively large by the amplitude of the input signal Vs, and may be adjusted to be relatively small by the detection threshold value Vref.
  • the ratio of the amplitude of the input signal Vs (that is, the gain with respect to the sense current Is) in each period may be larger than the ratio of the detection threshold value Vref in each period. Since the detection threshold value Vref can be adjusted relatively accurately, the sensitivity of overcurrent detection can be finely adjusted.
  • FIG. 5 is a diagram showing an example of the main current detection unit 20 and the condition control unit 50.
  • the main current detection unit 20 of this example includes a comparison circuit 22, a power supply 26, a resistor 28, a resistor 30, an amplitude adjusting unit 32, a timer circuit 24, and a protection element 34.
  • the power supply 26 generates a detection threshold value Vref.
  • the power supply 26 may be a variable power supply.
  • the condition control unit 50 may set the comparison condition for each period by controlling the power supply 26.
  • the comparison circuit 22 compares the voltage value of the input signal Vs with the detection threshold value Vref, and outputs the comparison result. For example, the comparison circuit 22 outputs a signal indicating the H level when the voltage value of the input signal Vs is equal to or higher than the detection threshold value Vref, and outputs a signal indicating the L level when the voltage value of the input signal Vs is smaller than the detection threshold value Vref. You can do it.
  • the protection element 34 prevents an input signal Vs having a predetermined voltage or more from being input to the comparison circuit 22.
  • the protection element 34 of this example is a Zener diode connected in the opposite direction between the input terminal (+) to which the input signal Vs is input in the comparison circuit 22 and the reference potential.
  • the protection element 34 conducts the input terminal (+) and the reference potential when the input signal Vs becomes a predetermined voltage or more. As a result, the protection element 34 protects the comparison circuit 22.
  • the resistance 28 and the resistance 30 generate an input signal Vs from the sense current Is.
  • the resistance 28 and the resistance 30 of this example are provided in series between the input terminal (+) of the comparison circuit 22 and the reference potential.
  • a sense current Is flows through the resistance 28 and the resistance 30, and a voltage (input signal Vs) corresponding to the sense current Is is generated.
  • the amplitude adjusting unit 32 changes the amplitude of the input signal Vs.
  • the amplitude adjusting unit 32 of this example is provided in parallel with the resistor 30, and either the amplitude adjusting unit 32 is increased in resistance to allow the sense current Is to flow through the resistor 30, or the amplitude adjusting unit 32 is decreased in resistance to cause the sense current Is.
  • Is a transistor for switching whether to flow the current through the amplitude adjusting unit 32.
  • the on-resistance of the amplitude adjusting unit 32 is sufficiently smaller than the resistance 30.
  • the condition control unit 50 may set comparison conditions for each period as described in FIG. 3 by controlling the amplitude adjustment unit 32.
  • the resistance value of the combined resistance through which the sense current Is flows can be changed to various values, and more.
  • Various comparison conditions can be set.
  • the timer circuit 24 determines that the comparison circuit 22 is an overcurrent when the comparison signal Vs is equal to or higher than the detection threshold value is continuously output for a predetermined period, and the switching element 131 is turned off.
  • the cutoff signal Vthoc may be output. Thereby, the switching element 131 and the like can be protected. Further, by providing the timer circuit 24, it is possible to prevent the switching element 131 from being interrupted by erroneously detecting an overcurrent due to noise or the like.
  • the condition control unit 50 includes a control current detection unit 70, a control voltage detection unit 80, and a logic operation unit 60.
  • the control current detection unit 70 detects the control current flowing through the switching element 131.
  • the control current in this example is the gate current Ig.
  • the control current detection unit 70 may detect whether or not the control current is equal to or higher than a predetermined current threshold value, and output a current detection signal Vton indicating the detection result.
  • the control voltage detection unit 80 detects the control voltage applied to the switching element 131.
  • the control voltage of this example is the voltage of the drive signal drv or the gate voltage Vg.
  • the control voltage detection unit 80 may detect whether or not the control voltage is equal to or higher than a predetermined voltage threshold value, and output a voltage detection signal up indicating the detection result.
  • the logical operation unit 60 outputs the amplitude control signal Small based on the current detection signal Vton and the voltage detection signal up.
  • the amplitude control signal Small may be a signal for switching on / off of the amplitude adjusting unit 32.
  • the logical operation unit 60 may detect the start timing and the end timing of at least one period of the first period T01, the second period T12, and the third period T30 based on the current detection signal Vton and the voltage detection signal up.
  • the main current detection unit 20 may further have a buffer circuit 40.
  • the buffer circuit 40 converts the amplitude control signal Small output by the logical operation unit 60 into the amplitude control signal Small'and inputs it to the amplitude adjustment unit 32.
  • the logical operation unit 60 may input the amplitude control signal Small to the amplitude adjustment unit 32.
  • the buffer circuit 40 moderates the change in the input signal Vs when shifting from the second period T12 to the third period T30.
  • the input signal Vs at the time of transition from the second period T12 to the third period T30 changes more slowly than the input signal Vs at the time of transition from the first period T01 to the second period T12. is doing.
  • undershoot of the input signal Vs at the time of transition from the second period T12 to the third period T30 can be suppressed.
  • the buffer circuit 40 may generate an amplitude control signal Small'that reduces the high frequency component of the amplitude control signal Small when shifting from the second period T12 to the third period T30.
  • the buffer circuit 40 of this example has an inverter 41, a pMOS transistor 45, an nMOS transistor 42, a capacitance 43, and a resistance 44.
  • the inverter 41 outputs a signal in which the logic pattern of the amplitude control signal Small (that is, the transition pattern of the H level and the L level) is inverted.
  • the pMOS transistor 45, the resistance 44, and the nMOS transistor 42 are provided in series in this order between the predetermined high potential vdd and the ground potential.
  • the capacitance 43 is provided between the connection point of the nMOS transistor 42 and the resistance 44 and the ground potential. Further, the potential at the connection point between the pMOS transistor 45 and the resistance 44 is input to the amplitude adjusting unit 32 as the amplitude control signal Small'.
  • the buffer circuit 40 outputs the amplitude control signal Small'corresponding to the high potential vdd.
  • the buffer circuit 40 outputs the amplitude control signal Small'according to the ground potential.
  • the nMOS transistor 42 is turned on and the amplitude control signal Small'transitions from the H level to the L level, the high frequency component of the amplitude control signal Small' flows to the ground potential via the capacitance 43.
  • the high frequency component of the amplitude control signal Small'in the transition from the second period T12 to the third period T30 can be reduced, and the change in the input signal Vs can be moderated.
  • FIG. 6 is a diagram showing an example of the control current detection unit 70 and the control voltage detection unit 80.
  • the control current detection unit 70 has a control resistance 71, a first comparison unit 72, and a delay unit 73.
  • the control resistor 71 is provided between the control circuit 14 and the gate terminal G of the switching element 131, and is a resistor through which the control current (gate current Ig) passes.
  • the first comparison unit 72 compares the voltages across the control resistor 71 and outputs a current detection signal based on the comparison result.
  • the first comparison unit 72 outputs a current detection signal Vton indicating an H level when the voltage across the control resistor 71 is equal to or higher than a predetermined current threshold value and an L level when the voltage across the control resistor 71 is smaller than the current threshold value. You can do it.
  • the first comparison unit 72 detects the timing at which the control current begins to flow, that is, the time T0 at which the switching element 131 turns on.
  • the delay unit 73 delays the current detection signal Vton output by the first comparison unit 72 by a predetermined delay time, and outputs the current detection signal Vton to the logic operation unit 60.
  • the delay time in the delay unit 73 is the same as the length (T1-T0) of the first period T01.
  • the condition control unit 50 sets the first period T01 from the detection that the control current starts to flow in the switching element 131 until the delay time in the delay unit 73 elapses. To set the delay time of the delay unit 73, first, the measured waveforms of the input signals Vs are acquired for each of the short-circuited and non-short-circuited switching elements 131.
  • the end point of the first period T01 is set to be a timing between the timing at which the input signal Vs becomes the voltage threshold Vref at the time of short circuit and the timing at which the input signal Vs becomes the voltage threshold Vref at the time of non-short circuit.
  • the control voltage detection unit 80 has a first voltage dividing resistor 81, a first voltage dividing resistor 82, and a second comparing unit 65.
  • the first voltage dividing resistor 81 and the first voltage dividing resistor 82 output a voltage dividing signal det obtained by dividing the control voltage.
  • the first voltage dividing resistor 81 and the first voltage dividing resistor 82 of this example are provided in series between any input terminal of the first comparison unit 72 and the reference potential. In the example of FIG. 6, the first voltage dividing resistor 81 and the first voltage dividing resistor 82 are provided between the input terminal (+) to which the drive signal drv is input in the first comparison unit 72 and the reference potential. There is.
  • the first voltage dividing resistor 81 and the first voltage dividing resistor 82 divide the drive signal drv and output it.
  • the first voltage dividing resistor 81 and the first voltage dividing resistor 82 may be provided between the input terminal (-) at which the gate voltage Vg is input in the first comparison unit 72 and the reference potential. good. In this case, the first voltage dividing resistor 81 and the first voltage dividing resistor 82 divide the gate voltage Vg and output it.
  • the second comparison unit 65 detects whether or not the control voltage is equal to or higher than a predetermined voltage threshold value based on the voltage dividing signal det.
  • the second comparison unit 65 outputs a voltage detection signal up indicating a detection result.
  • the second comparison unit 65 of this example has a resistor 64 and a MOS transistor 68.
  • the resistance 64 is arranged between a predetermined high potential and the MOS transistor 68.
  • the MOS transistor 68 is arranged between the resistance 64 and a predetermined low potential (eg, reference potential).
  • the second comparison unit 65 outputs the potential at the connection point 67 between the MOS transistor 68 and the resistance 64 to the logic operation unit 60 as a voltage detection signal up.
  • a partial pressure signal det is input to the gate terminal of the MOS transistor 68.
  • the MOS transistor 68 When the voltage dividing signal det is equal to or higher than the threshold voltage of the MOS transistor 68, the MOS transistor 68 is turned on. In this case, the connection point 67 is connected to the reference potential, and the potential of the voltage detection signal up becomes the L level.
  • the voltage dividing signal det is smaller than the threshold voltage of the MOS transistor 68, the MOS transistor 68 is turned off. In this case, the potential of the voltage detection signal up becomes the H level.
  • the steady state refers to a state in which the control voltage converges to a constant value after the drive signal drv that turns off the switching element 131 is output.
  • FIG. 7 is a diagram showing a configuration example of the logical operation unit 60.
  • the logical operation unit 60 determines the length of the second period T12 based on both the control voltage and the control current applied to the switching element 131.
  • the logical operation unit 60 may determine the length of the first period T01 and may determine the length of the third period T30 based on at least one of the control voltage and the control current.
  • the logical operation unit 60 of this example has a logical product circuit 62.
  • the AND circuit 62 outputs the amplitude control signal Small, which is the logical product of the current detection signal Vton and the voltage detection signal up, to the amplitude adjustment unit 32.
  • the AND circuit 62 controls the length of each period based on the current detection signal Vton and the voltage detection signal up. For example, in the logic product circuit 62, when the current detection signal Vton and the voltage detection signal up are input, the control current is equal to or greater than the current threshold value, and the control voltage is smaller than the voltage threshold value, the comparison condition in the main current detection unit 20 is set.
  • the second period T12 is started by setting the second condition.
  • the logic product circuit 62 sets the comparison condition in the main current detection unit 20 as the second condition when at least one of whether the control current is smaller than the current threshold value or the control voltage is equal to or higher than the voltage threshold value is satisfied.
  • the third period T30 is started.
  • FIG. 8 is a timing chart showing an operation example of the drive circuit 10.
  • the switching element 131 When the switching element 131 is turned on, the first control signal VLin transitions from the L level to the H level. Along with this, the second control signal in also transitions from the L level to the H level. Further, the drive signal drv also transitions from the L level to the H level.
  • the control current detection unit 70 detects that the gate current Ig has started to flow (time T0). Further, the current detection signal Vton output by the control current detection unit 70 is delayed by the delay unit 73 according to the length of the first period T01. Therefore, the current detection signal Vton transitions from the L level to the H level at the time T1 delayed from the time T0. Since the gate voltage Vg is smaller than the voltage threshold value Vref4 in the first period T01 from the time T0 to the time T1, the voltage detection signal up output by the control voltage detection unit 80 is H level.
  • the amplitude control signal Small output by the logical operation unit 60 is a logical product of the current detection signal Vton and the voltage detection signal up. Therefore, in the first period T01, the amplitude control signal Small is at the L level. Therefore, the amplitude adjusting unit 32 shown in FIG. 5 is turned off, and the amplitude of the input signal Vs becomes an amplitude corresponding to the combined resistance values of the resistance 28 and the resistance 30 (that is, the amplitude of the first condition).
  • the amplitude control signal Small transitions to the H level. Therefore, the amplitude adjusting unit 32 is turned on, and the amplitude of the input signal Vs becomes the amplitude corresponding to the resistance value of the resistance 28 (that is, the amplitude of the second condition). As a result, the first period T01 ends and the second period T12 starts.
  • the second period T12 ends and the third period T30 starts.
  • the second period T12 is specified based only on the current detection signal Vton. That is, it is conceivable that the period in which the current detection signal Vton is H level is set to the second period T12.
  • the second period T12 is defined based on both the current detection signal Vton and the voltage detection signal up. That is, the condition control unit 50 sets the period in which the gate current Ig is equal to or greater than the current threshold value and the gate voltage Vg is smaller than the voltage threshold value Vref 4 as the second period. Therefore, even when the gate current Ig is small, the end of the second period T12 (that is, the end of the transient period) can be detected with high accuracy.
  • the overcurrent detection sensitivity of the first period T01 can be maintained high while the overcurrent detection sensitivity of the second period T12 is lowered. Therefore, the overcurrent at the time of short circuit in the first period T01 can be detected, and the erroneous detection of the overcurrent in the second period T12 can be suppressed. Further, since the overcurrent detection sensitivity of the third period T30 can be increased, it becomes easy to detect the overcurrent in the steady state.
  • FIG. 9 is a diagram showing another configuration example of the control current detection unit 70.
  • the control current detection unit 70 of this example in addition to the configuration of the control current detection unit 70 of any of the embodiments described with reference to FIGS. 1 to 8, the second partial pressure resistance 74, the second partial pressure resistance 75, and the third partial pressure division are added. It also has a pressure resistance 76.
  • the second voltage dividing resistor 74 and the second voltage dividing resistor 75 are provided in series between one end of the control resistance 71 (the end on the control circuit 14 side in FIG. 9) and the reference potential for control.
  • the voltage at the end of the resistor 71 in FIG. 9, the voltage of the drive signal drv
  • the second voltage dividing resistor 74 and the second voltage dividing resistor 75 input the divided voltage to the terminal (+ terminal in FIG. 9) of the first comparison unit 72.
  • the third voltage dividing resistor 76 is in series with another third voltage dividing resistor between the other end of the control resistor 71 (the end on the switching element 131 side in FIG. 9) and the reference potential. It is provided and divides the voltage at the end of the control resistor 71 (gate voltage Vg in FIG. 9).
  • the combined resistance of the first voltage dividing resistor 81 and the first voltage dividing resistor 82 functions as another third voltage dividing resistor. That is, the third voltage dividing resistor 76, the first voltage dividing resistor 81, and the first voltage dividing resistor 82 are connected in series.
  • the third voltage dividing resistor 76 inputs the divided voltage to the terminal (-terminal in FIG. 9) of the first comparison unit 72. Further, the voltage at the connection point between the third voltage dividing resistor 76 and the first voltage dividing resistor 81 is applied to the ⁇ terminal of the first comparison unit 72.
  • each of the voltages across the control resistor 71 can be divided by a predetermined resistance ratio and input to the first comparison unit 72. Therefore, even when the power supply voltage of the first comparison unit 72 is smaller than the drive signal drv, the first comparison unit 72 can detect the voltage across the control resistance 71.
  • each voltage dividing resistance has a resistance value sufficiently larger than that of the control resistance 71.
  • the resistance value of the voltage dividing resistor may be 1000 times or more the control resistance 71, and may be 10,000 times or more. Thereby, the influence on the gate current Ig due to the provision of the voltage dividing resistor can be reduced.
  • the resistance values of the first voltage dividing resistance 81, the first voltage dividing resistance 82, the second voltage dividing resistance 74, the second voltage dividing resistance 75, and the third voltage dividing resistance 76 are R81, R82, R74, R75, and R76. ..
  • the resistance ratio (R74 / R75) of the second voltage dividing resistor 74 and the second voltage dividing resistor 75 is slightly different from the resistance ratio of the third voltage dividing resistor 76 (R76 / (R81 + R82) in this example). Is preferable.
  • the first comparison unit 72 can be operated by hysteresis, and the output of the first comparison unit 72 can be stabilized.
  • the difference in the resistivity ratio may be 10% or less.
  • FIG. 10 is a diagram showing another configuration example of the logical operation unit 60.
  • the logical operation unit 60 of this example further includes a condition maintenance unit 61 in addition to the configuration of the logical operation unit 60 in any of the embodiments described with reference to FIGS. 1 to 9.
  • the condition maintenance unit 61 maintains the third condition until the condition control unit 50 detects a signal for turning off the switching element 131 after setting the third condition in the main current detection unit 20.
  • the condition maintenance unit 61 of this example detects the second control signal in as a signal for turning off the switching element 131, but detects the first control signal VLin, the drive signal drv, and the like instead of the second control signal in. May be good.
  • condition maintenance unit 61 In the condition maintenance unit 61 of this example, the inverting signal of the second control signal in is input to the set terminal S, the inverting signal of the voltage detection signal up is input to the reset terminal R, and the output terminal Q is the input of the logic product circuit 62. It is a set reset latch circuit connected to. That is, the condition maintenance unit 61 outputs the H level to the AND circuit 62 from the transition of the second control signal in to the L level to the transition of the voltage detection signal up to the L level. In the other period, the condition maintenance unit 61 outputs the L level to the AND circuit 62 and fixes the condition control signal Small to the L level.
  • condition maintenance unit 61 By providing the condition maintenance unit 61, it is possible to prevent the second period T12 from being erroneously started due to noise or the like after the third period T30 is started. Therefore, the overcurrent in the third period T30 can be detected accurately.
  • FIG. 11 is a diagram showing another configuration example of the second comparison unit 65.
  • the voltage threshold Vref4 is input to the + terminal
  • the voltage dividing signal det is input to the-terminal
  • the voltage detection signal up corresponding to the difference between the voltage threshold Vref4 and the voltage dividing signal det is output. It is a comparison circuit. Even with such a configuration, the voltage detection signal up can be generated.
  • the second comparison unit 65 shown in FIG. 11 can be applied to each embodiment of the present specification.
  • FIG. 12 is a diagram showing another configuration example of the control current detection unit 70.
  • the control current detection unit 70 of this example is different from the control current detection unit 70 shown in FIG. 6 in that it does not have the delay unit 73.
  • Other configurations are similar to the example of FIG.
  • the circuit in the subsequent stage of the logical operation unit 60 or the like may have the delay unit 73.
  • FIG. 13 is a diagram showing another configuration example of the control current detection unit 70.
  • the control current detection unit 70 of this example is different from the control current detection unit 70 shown in FIG. 9 in that it does not have the delay unit 73.
  • Other configurations are similar to the example of FIG.
  • the circuit in the subsequent stage of the logical operation unit 60 or the like may have the delay unit 73.
  • FIG. 14 is a diagram showing another configuration example of the logical operation unit 60.
  • the logical operation unit 60 of this example is different from the logical operation unit 60 of FIG. 7 in that it has a delay unit 73 that delays the output of the AND circuit 62.
  • the logical operation unit 60 of this example is used in combination with the control current detection unit 70 described with reference to FIG. 12 or 13.
  • the delay amount of the delay unit 73 is the same as the length of the first period T01. Even with such a configuration, the comparison conditions in the main current detection unit 20 in each period can be set as in the examples of FIGS. 1 to 11.
  • FIG. 15 is a diagram showing another configuration example of the logical operation unit 60.
  • the logical operation unit 60 of this example is different from the logical operation unit 60 of FIG. 10 in that it has a delay unit 73 that delays the output of the AND circuit 62.
  • the logical operation unit 60 of this example is used in combination with the control current detection unit 70 described with reference to FIG. 12 or 13.
  • the delay amount of the delay unit 73 is the same as the length of the first period T01. Even with such a configuration, the comparison conditions in the main current detection unit 20 in each period can be set as in the examples of FIGS. 1 to 11.
  • FIG. 16 is a diagram showing another configuration example of the main current detection unit 20.
  • the main current detection unit 20 of this example is different from the main current detection unit 20 shown in FIG. 5 in that it does not have a resistance 28.
  • Other configurations are the same as in the example of FIG.
  • the amplitude adjusting unit 32 when the amplitude adjusting unit 32 is in the off state (first condition and third condition), the amplitude of the input signal Vs is determined by the gate current Ig and the resistance value of the resistor 30. On the other hand, when the amplitude adjusting unit 32 is in the ON state (second condition), the amplitude of the input signal Vs is determined by the gate current Ig and the on resistance of the amplitude adjusting unit 32.
  • the on-resistance of the amplitude adjusting unit 32 can be adjusted by adjusting the concentration of impurities injected into the semiconductor substrate and the like. Even with such a configuration, the amplitude of the input signal Vs in each period can be adjusted.
  • the main current detection unit 20 may or may not have the buffer circuit 40.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

スイッチング素子のターンオン時に流れる過電流を検出する過電流検出回路であって、スイッチング素子に流れる主電流に応じた入力信号が、設定された検出閾値以上であるか否かを検出する主電流検出部と、主電流検出部における入力信号の波形および検出閾値の少なくとも一方を制御して、主電流検出部における比較条件を制御する条件制御部とを備え、条件制御部は、スイッチング素子がターンオンしてから第１期間が経過するまでの間、比較条件を第１条件に設定し、第１期間が経過してから、第２期間が経過するまでの間、比較条件を、第１条件よりも入力信号が検出閾値以上になりにくい第２条件に設定する過電流検出回路を提供する。

Description

過電流検出回路および駆動回路
　本発明は、過電流検出回路および駆動回路に関する。
　トランジスタ等のスイッチング素子を制御する駆動回路が知られている（例えば、特許文献１－５参照）。
　特許文献１　特開２００６－３２３９３号公報
　特許文献２　特開２０１５－５３７４９号公報
　特許文献３　特開２０１５－１３９２７１号公報
　特許文献４　特開平６－１２０７８７号公報
　特許文献５　国際公開第２０１９／０７７８９５号
解決しようとする課題
　駆動回路においては、スイッチング素子に過電流が流れているか否かを、精度よく検出できることが好ましい。
一般的開示
　上記課題を解決するために、本発明の一つの態様においては、スイッチング素子のターンオン時に流れる過電流を検出する過電流検出回路を提供する。過電流検出回路は、スイッチング素子に流れる主電流に応じた入力信号が、設定された検出閾値以上であるか否かを検出する主電流検出部を備えてよい。過電流検出回路は、主電流検出部における入力信号の波形および検出閾値の少なくとも一方を制御して、主電流検出部における比較条件を制御する条件制御部を備えてよい。条件制御部は、スイッチング素子がターンオンしてから第１期間が経過するまでの間、比較条件を第１条件に設定し、第１期間が経過してから、第２期間が経過するまでの間、比較条件を、第１条件よりも入力信号が検出閾値以上になりにくい第２条件に設定してよい。
　条件制御部は、第２期間が経過した後、比較条件を、第２条件よりも入力信号が検出閾値以上になりやすい第３条件に設定してよい。
　第１条件および第３条件が同一であってよい。第１条件は、第３条件よりも入力信号が検出閾値以上になりやすい条件であってよい。
　第１期間は、短絡状態であるスイッチング素子がターンオンしてから、第１条件において入力信号が検出閾値に到達するまでの時間以上であってよい。
　第２期間は、短絡状態でないスイッチング素子に流れる制御電流が定常値に収束するタイミングまでか、当該タイミングよりも遅くまで継続してよい。
　条件制御部は、スイッチング素子に印加される制御電圧および制御電流の両方に基づいて、第２期間の長さを決定してよい。
　条件制御部は、制御電流が電流閾値以上であり、且つ、制御電圧が電圧閾値より小さい期間を、第２期間としてよい。
　条件制御部は、制御電流が電流閾値以上であるか否かを検出し、検出結果に応じた電流検出信号を出力する制御電流検出部を有してよい。条件制御部は、電流検出信号を、遅延させる遅延部を有してよい。
　条件制御部は、制御電圧が電圧閾値以上であるか否かを検出し、検出結果に応じた電圧検出信号を出力する制御電圧検出部を有してよい。条件制御部は、電流検出信号と電圧検出信号が入力され、制御電流が電流閾値以上であり、且つ、制御電圧が電圧閾値より小さい場合に、比較条件を第２条件に設定し、制御電流が電流閾値より小さくなるか、または、制御電圧が電圧閾値以上となるかの少なくとも一方を満たした場合に、比較条件を第３条件に設定する論理演算部を有してよい。
　過電流検出回路は、条件制御部が第３条件を設定した後に、スイッチング素子をターンオフさせる信号を検出するまでは、第３条件を維持させる条件維持部を備えてよい。
　過電流検出回路は、論理演算部の検出結果に基づいて、入力信号の振幅を調整する振幅調整部を備えてよい。
　制御電流検出部は、制御電流が通過する制御抵抗を有してよい。制御電流検出部は、制御抵抗の両端の電圧を比較して、比較結果に基づいて電流検出信号を出力する第１比較部を有してよい。
　制御電圧検出部は、制御抵抗のいずれかの端部と、基準電位との間に直列に設けられ、制御電圧を分圧する第１分圧抵抗を有してよい。制御電圧検出部は、第１分圧抵抗により分圧された制御電圧と、電圧閾値とを比較する第２比較部を有してよい。
　制御電流検出部は、制御抵抗の一方の端部と、基準電位との間に直列に設けられ、制御抵抗の一方の端部における電圧を分圧して第１比較部に入力する第２分圧抵抗を有してよい。制御電流検出部は、制御抵抗の他方の端部と、基準電位との間に直列に設けられ、制御抵抗の他方の端部における電圧を分圧して第１比較部に入力する第３分圧抵抗を有してよい。
　第２分圧抵抗における抵抗比と、第３分圧抵抗における抵抗比が異なってよい。
　過電流検出回路は、主電流検出部が、入力信号が検出閾値以上である旨の比較信号を、予め定められた期間継続して出力した場合に、スイッチング素子をターンオフする制御信号を出力するタイマー回路を備えてよい。
　本発明の第２の態様においては、スイッチング素子のターンオン時に流れる過電流を検出する過電流検出回路を提供する。過電流検出回路は、スイッチング素子に流れる主電流に応じた入力信号が、設定された検出閾値以上であるか否かを検出する主電流検出部を備えてよい。過電流検出回路は、主電流検出部における入力信号の波形および検出閾値の少なくとも一方を制御して、閾値比較部における比較条件を制御する条件制御部を備えてよい。条件制御部は、スイッチング素子がターンオンした後において比較条件を第２条件に設定し、スイッチング素子に流れる制御電流が電流閾値以上であり、且つ、スイッチング素子に印加される制御電圧が電圧閾値以上となった場合に、比較条件を第２条件よりも入力信号が検出閾値以上になりやすい第３条件に設定してよい。
　本発明の第３の態様においては、第１または第２の態様に係る過電流検出回路と、スイッチング素子をオン状態およびオフ状態に制御する制御回路とを備える駆動回路を提供する。
本発明の一つの実施形態に係る電力供給回路１００の一例を示す図である。 比較例における入力信号Ｖｓの波形および検出閾値Ｖｒｅｆを示す図である。 条件制御部５０の動作例を説明する図である。 条件制御部５０の他の動作例を説明する図である。 主電流検出部２０および条件制御部５０の一例を示す図である。 制御電流検出部７０および制御電圧検出部８０の一例を示す図である。 論理演算部６０の構成例を示す図である。 駆動回路１０の動作例を示すタイミングチャートである。 制御電流検出部７０の他の構成例を示す図である。 論理演算部６０の他の構成例を示す図である。 第２比較部６５の他の構成例を示す図である。 制御電流検出部７０の他の構成例を示す図である。 制御電流検出部７０の他の構成例を示す図である。 論理演算部６０の他の構成例を示す図である。 論理演算部６０の他の構成例を示す図である。 主電流検出部２０の他の構成例を示す図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、又、本発明に直接関係のない要素は図示を省略する。また、１つの図面において、同一の機能、構成を有する要素については、代表して符合を付し、その他については符合を省略する場合がある。
　本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
　図１は、本発明の一つの実施形態に係る電力供給回路１００の一例を示す図である。電力供給回路１００は、負荷３００に電力を供給する。本例の電力供給回路１００は、スイッチング素子１３０、スイッチング素子１３１、駆動回路１１０、駆動回路１０および電源１４０を備える。
　スイッチング素子１３０およびスイッチング素子１３１は、一例として絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタであるが、これに限定されない。それぞれのスイッチング素子は、ゲート端子Ｇ、コレクタ端子Ｃ、エミッタ端子Ｅおよび電流センス端子ｓを有してよい。
　本例のスイッチング素子１３０およびスイッチング素子１３１は、直列に接続されている。電源１４０は、直列に接続されたスイッチング素子１３０およびスイッチング素子１３１に電源電力を供給する。本例では、スイッチング素子１３０のコレクタ端子が電源１４０の高圧端子に接続されており、スイッチング素子１３１のコレクタ端子がスイッチング素子１３０のエミッタ端子に接続されている。また、スイッチング素子１３１のエミッタ端子は基準電位（本例では接地電位ＧＮＤ）に接続されている。
　電力供給回路１００は、スイッチング素子１３０およびスイッチング素子１３１の接続点から、負荷３００に電力を供給する。スイッチング素子１３０およびスイッチング素子１３１は、互いに相補的にオンオフ状態が切り替わる。すなわち、一方のスイッチング素子がオン状態の場合、他方のスイッチング素子はオフ状態に制御される。これにより、負荷３００を電源１４０の高圧端子に接続するか、基準電位に接続するかを切り替える。
　駆動回路１１０は、スイッチング素子１３０を制御してオン状態およびオフ状態を切り替える。本例の駆動回路１１０は、スイッチング素子１３０のゲート端子Ｇに入力する制御信号を生成する。駆動回路１１０は、駆動回路１０と同様の構成を有してよい。図１においては、駆動回路１１０の具体的な構成を省略している。
　駆動回路１０は、スイッチング素子１３１を制御してオン状態およびオフ状態を切り替える。本例の駆動回路１０は、スイッチング素子１３１のゲート端子Ｇに入力する制御信号を生成する。
　駆動回路１０は、入力回路１２、制御回路１４および過電流検出回路２００を有する。入力回路１２には、スイッチング素子１３１をオン状態またはオフ状態のいずれに制御すべきかを示す第１制御信号ＶＬｉｎが入力される。例えば第１制御信号ＶＬｉｎは、オン状態およびオフ状態に応じた論理値を示す信号である。
　入力回路１２は、第１制御信号ＶＬｉｎに基づいて、第２制御信号ｉｎを生成して出力する。例えば入力回路１２は、第１制御信号ＶＬｉｎの波形を所定の周期でサンプリングして第２制御信号ｉｎを生成する。
　制御回路１４は、第２制御信号ｉｎに基づいて、駆動信号ｄｒｖを生成して出力する。駆動信号ｄｒｖは、スイッチング素子１３１をオン状態にすべき期間では、スイッチング素子１３１の閾値電圧以上の電圧となり、スイッチング素子１３１をオフ状態にすべき期間では、当該閾値電圧より低い電圧となる信号である。スイッチング素子１３１のゲート端子Ｇには、駆動信号ｄｒｖに応じたゲート電圧Ｖｇが印加される。制御回路１４は、スイッチング素子１３１のゲート端子Ｇ等における寄生容量を充放電するためのゲート電流Ｉｇを、スイッチング素子１３１に供給する。
　過電流検出回路２００は、スイッチング素子１３１に過大な主電流ＩＳが流れているか否かを検出する。主電流ＩＳは、負荷３００に流れる電流である。本例の主電流ＩＳは、スイッチング素子１３１のコレクタ電流である。過電流検出回路２００は、スイッチング素子１３１の電流センス端子ｓに流れるセンス電流Ｉｓを検出してよい。例えばセンス電流Ｉｓは、主電流ＩＳより小さく、且つ、主電流ＩＳに比例した電流である。センス電流Ｉｓは、主電流ＩＳの１／１００以下の電流値であってよい。センス電流Ｉｓの電流値を検出することで、主電流ＩＳの電流値を推定できる。過電流検出回路２００は、スイッチング素子１３１がターンオンした場合、すなわちオフ状態からオン状態に遷移した場合に、スイッチング素子１３１に過電流が流れているか否かを検出してよい。
　過電流検出回路２００は、スイッチング素子１３１に過電流が流れていると判定した場合に、スイッチング素子１３１をオフ状態にするための遮断信号Ｖｔｈｏｃを制御回路１４に入力してよい。これにより、スイッチング素子１３１および他の回路を保護できる。また、過電流検出回路２００は、スイッチング素子１３１に過電流が流れていると判定した場合に、外部の回路にその旨を通知してもよい。
　過電流検出回路２００は、条件制御部５０および主電流検出部２０を有する。主電流検出部２０は、スイッチング素子１３１に流れる主電流ＩＳに応じた入力信号が入力される。本例の入力信号は、センス電流Ｉｓ、または、センス電圧Ｖｓに応じた信号である。なおセンス電圧Ｖｓは、センス電流Ｉｓを電圧に変換した信号である。例えばセンス電流Ｉｓを所定の抵抗に流すことで、センス電流Ｉｓを電圧信号に変換できる。本明細書では、センス電圧Ｖｓを入力信号Ｖｓとして説明する。主電流検出部２０は、入力信号Ｖｓの値が、設定された検出閾値以上であるか否かを検出する。これにより、スイッチング素子１３１に過電流が流れているか否かを検出できる。
　条件制御部５０は、主電流検出部２０における入力信号Ｖｓの波形、および、検出閾値の少なくとも一方を制御して、主電流検出部２０における比較条件を制御する。本例の条件制御部５０は、比較条件を制御する条件制御信号Ｓｍａｌｌを、主電流検出部２０に入力する。比較条件を制御することで、入力信号Ｖｓの値が検出閾値以上になりやすくし、または、なりにくくできる。例えば検出閾値を大きくし、または、入力信号Ｖｓの振幅を小さくすることで、入力信号Ｖｓの値は検出閾値以上になりにくくなる。また、検出閾値を小さくし、または、入力信号Ｖｓの振幅を大きくすることで、入力信号Ｖｓの値は検出閾値以上になりやすくなる。つまり、条件制御部５０は、主電流検出部２０が過電流を検出する感度を調整する。
　本例の条件制御部５０は、スイッチング素子１３１がターンオンした後の所定の期間ごとに、主電流検出部２０における比較条件を変化させる。これにより、スイッチング素子１３１に過電流が流れているか否かを精度よく検出する。
　図２は、比較例における入力信号Ｖｓの波形および検出閾値Ｖｒｅｆを示す図である。図２においては、スイッチング素子１３１が非短絡時の入力信号Ｖｓの波形を実線で示し、短絡時の入力信号Ｖｓの波形を破線で示している。なお短絡とは、例えばスイッチング素子１３０およびスイッチング素子１３１が同時にオン状態となることで、スイッチング素子１３１のコレクタ－エミッタ端子間に大きな電流が印加された状態である。
　スイッチング素子１３１のゲート端子Ｇに所定のゲート電圧Ｖｇが印加されると、スイッチング素子１３１がターンオンする。図２においては、スイッチング素子１３１がターンオンした時刻をＴ０とする。スイッチング素子１３１のターンオン直後は、瞬間的にスイッチング素子１３１に大きな主電流ＩＳが流れる。このため、入力信号Ｖｓは瞬間的に大きな値になる。ターンオンから所定の期間が経過すると、主電流ＩＳは所定の値に収束し、入力信号Ｖｓも所定の値に収束する。本明細書では、スイッチング素子１３１がターンオンしてから、入力信号Ｖｓが所定の値に収束するまでの期間を過渡期間と称する場合がある。図２の例においては、時刻Ｔ０からＴ２までが過渡期間である。また、入力信号Ｖｓが所定の値に収束した後の期間を定常期間と称する場合がある。図２の例においては、時刻Ｔ２以降が定常期間である。
　過渡期間においては、正常なスイッチング素子１３１（例えば、非短絡状態のスイッチング素子１３１）に対しても瞬間的に大きな主電流ＩＳが流れるので、入力信号Ｖｓが検出閾値Ｖｒｅｆを超えやすくなる。このため、過渡期間において、定常期間と同一の比較条件で過電流を検出していると、正常なスイッチング素子１３１であっても過電流を検出してしまう場合がある。
　これに対し、過渡期間においては、定常期間よりも過電流を検出しにくい比較条件にすることが考えられる。例えば、過渡期間の検出閾値Ｖｒｅｆｂを、定常期間の検出閾値Ｖｒｅｆよりも高くすることが考えられる。これにより、正常なスイッチング素子１３１に対する過電流の誤検出を抑制できる。
　一方で、過渡期間における過電流の検出感度を下げると、スイッチング素子１３１が短絡状態であることを検出しにくくなる。例えば、検出閾値Ｖｒｅｆｂが、短絡状態のスイッチング素子１３１に流れる過渡電流よりも大きいと、過渡期間においては短絡状態を検出できなくなる。このため、スイッチング素子１３１を遮断するタイミングが遅くなり、スイッチング素子１３１を適切に保護できない場合がある。
　図３は、実施例に係る条件制御部５０の動作を説明する図である。条件制御部５０は、スイッチング素子１３１がターンオンしてから第１期間Ｔ０１（図３の例では期間Ｔ０－Ｔ１）が経過するまでの間、比較条件を第１条件に設定する。また、条件制御部５０は、第１期間Ｔ０１が経過してから、第２期間Ｔ１２（図３の例では期間Ｔ１－Ｔ２）が経過するまでの間、比較条件を第２条件に設定する。第２条件は、第１条件よりも入力信号Ｖｓが検出閾値Ｖｒｅｆ以上になりにくい条件である。
　図３の例では、条件制御部５０は、第２期間Ｔ１２における入力信号Ｖｓの振幅を、第１期間Ｔ０１における入力信号Ｖｓの振幅よりも小さくする。入力信号Ｖｓの振幅とは、センス電流Ｉｓをセンス電圧Ｖｓに変換するときのゲインであってよい。より具体的には、センス電流Ｉｓを流す抵抗の抵抗値を調整することで、センス電圧Ｖｓ（入力信号Ｖｓ）のゲイン（すなわち振幅）を調整できる。条件制御部５０は、正常なスイッチング素子１３１の第２期間Ｔ１２における入力信号Ｖｓの最大値が、検出閾値Ｖｒｅｆの７０％以上、９０％以下となるように、入力信号Ｖｓの振幅を調整してよい。第２期間Ｔ１２における入力信号Ｖｓの振幅は、第１期間Ｔ０１における入力信号Ｖｓの振幅の５０％以上であってもよい。
　本例では、第２期間Ｔ１２では過電流の検出感度を比較的に低くする。これにより、第２期間Ｔ１２における過電流の誤検出を抑制できる。また、第１期間Ｔ０１では過電流の検出感度を比較的に高くする。これにより、スイッチング素子１３１のターンオン直後の第１期間Ｔ０１においては過電流を高感度で検出できる。スイッチング素子１３１が短絡状態の場合、スイッチング素子１３１には大電流が印加されている。このため図２に示したように、スイッチング素子１３１のターンオン直後に、入力信号Ｖｓは急峻に立ち上がる。本例によれば、ターンオン直後の第１期間Ｔ０１における過電流の検出感度が高いので、短絡状態における過電流を検出しやすくなる。
　第１期間Ｔ０１は、短絡状態にしたスイッチング素子１３１がターンオンしてから、第１条件において入力信号Ｖｓが検出閾値Ｖｒｅｆに到達するまでの時間以上であることが好ましい。第１期間Ｔ０１は、短絡状態にしたスイッチング素子１３１がターンオンしてから、入力信号Ｖｓが最大値Ｖｍａｘに達するまでの時間以上であってもよい。これにより、短絡状態における過電流を更に検出しやすくなる。
　第２期間Ｔ１２は、短絡状態でないスイッチング素子１３１に流れる制御電流が定常値に収束するタイミング（図３の例では時刻Ｔ２）までか、当該タイミングよりも遅くまで継続することが好ましい。これにより、第２期間Ｔ１２における過電流の誤検出を更に抑制できる。第２期間Ｔ１２は、第１期間Ｔ０１よりも長くてよい。第２期間Ｔ１２は、第１期間Ｔ０１の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。一例として第１期間Ｔ０１は、５００ｎｓ以上、２μｓ以下であり、第２期間Ｔ１２は、２μｓ以上、１０μｓ以下である。
　条件制御部５０は、第２期間Ｔ１２が経過した後の第３期間Ｔ３０において、主電流検出部２０における比較条件を、第２条件よりも入力信号Ｖｓが検出閾値Ｖｒｅｆ以上になりやすい第３条件に設定する。本例において第３期間Ｔ３０は、定常期間である。つまり条件制御部５０は、第３期間Ｔ３０における過電流検出の感度を、第２期間Ｔ１２における過電流検出の感度よりも高くする。これにより、過渡期間である第２期間Ｔ１２における過電流の誤検出を抑制しつつ、第３期間Ｔ３０における過電流を精度よく検出できる。
　本例において検出閾値Ｖｒｅｆは、各期間で同一であってよい。検出閾値Ｖｒｅｆは、スイッチング素子１３１の短絡時における入力信号Ｖｓの最大値Ｖｍａｘより小さい。また、検出閾値Ｖｒｅｆは、スイッチング素子１３１の第２条件での入力信号Ｖｓの、第２期間における最大値より大きくてよい。また、検出閾値Ｖｒｅｆは、第３期間において、スイッチング素子１３１の第３条件での入力信号Ｖｓの定常値よりも大きい。
　第３条件は、第１条件と同一の条件であってよい。この場合、センス電流Ｉｓをセンス電圧Ｖｓに変換する抵抗を、第１条件および第３条件で共通化できる。他の例では、第３条件は第１条件と異なっていてもよい。一例として、第１条件は、第３条件よりも入力信号Ｖｓが検出閾値Ｖｒｅｆ以上になりやすい条件であってよい。つまり、第１期間Ｔ０１における過電流検出の感度は、第３期間Ｔ３０における過電流検出の感度よりも高くてよい。これにより、短絡状態における過電流を精度よく検出でき、短絡状態のスイッチング素子１３１、および、他の回路を保護しやすくなる。
　図４は、条件制御部５０の他の動作例を説明する図である。本例の条件制御部５０は、各期間における検出閾値Ｖｒｅｆを変更することで、各期間における比較条件を第１条件、第２条件または第３条件に順次変更する。
　本例の条件制御部５０は、第１期間Ｔ０１における検出閾値をＶｒｅｆ１に設定する。検出閾値Ｖｒｅｆ１は、スイッチング素子１３１の短絡時における入力信号Ｖｓの最大値Ｖｍａｘより小さい。
　次に条件制御部５０は、第２期間Ｔ１２における検出閾値を、Ｖｒｅｆ１よりも大きいＶｒｅｆ２に設定する。検出閾値Ｖｒｅｆ２は、正常なスイッチング素子１３１の第２条件での入力信号Ｖｓの、第２期間における最大値より大きくてよい。
　次に条件制御部５０は、第３期間Ｔ３０における検出閾値を、Ｖｒｅｆ２よりも小さいＶｒｅｆ３に設定する。検出閾値Ｖｒｅｆ３は、第３期間において、正常なスイッチング素子１３１の第３条件での入力信号Ｖｓの定常値よりも大きい。このように、検出閾値Ｖｒｅｆを調整することによっても、それぞれの期間における過電流の検出感度を調整できる。検出閾値Ｖｒｅｆ３は、検出閾値Ｖｒｅｆ１と同一であってよく、異なっていてもよい。一例として、検出閾値Ｖｒｅｆ１は、検出閾値Ｖｒｅｆ３よりも小さくてよい。この場合、短絡状態における過電流を精度よく検出でき、短絡状態のスイッチング素子１３１、および、他の回路を保護しやすくなる。
　本例の条件制御部５０は、各期間における入力信号Ｖｓの振幅を調整しなくてよい。つまり、各期間において、センス電流Ｉｓをセンス電圧Ｖｓ（入力信号Ｖｓ）に変換するゲインは同一であってよい。他の例では、条件制御部５０は、各期間における入力信号Ｖｓの振幅と、検出閾値Ｖｒｅｆの両方を変更してもよい。つまり条件制御部５０は、図３に示した制御例と、図４に示した制御例とを組み合わせて実行してもよい。一例として条件制御部５０は、各期間における過電流検出の感度を、入力信号Ｖｓの振幅によって比較的に大きく調整し、検出閾値Ｖｒｅｆによって比較的に小さく調整してもよい。つまり、各期間における入力信号Ｖｓの振幅（すなわち、センス電流Ｉｓに対するゲイン）の比は、各期間における検出閾値Ｖｒｅｆの比よりも大きくてよい。検出閾値Ｖｒｅｆは比較的に精度よく調整できるので、過電流検出の感度を細かく調整できる。
　図５は、主電流検出部２０および条件制御部５０の一例を示す図である。本例の主電流検出部２０は、比較回路２２、電源２６、抵抗２８、抵抗３０、振幅調整部３２、タイマー回路２４および保護素子３４を有する。
　電源２６は、検出閾値Ｖｒｅｆを生成する。電源２６は可変電源であってよい。この場合、図４において説明したように、条件制御部５０は電源２６を制御することで、各期間の比較条件を設定してよい。
　比較回路２２は、入力信号Ｖｓの電圧値と、検出閾値Ｖｒｅｆとを比較して、比較結果を出力する。例えば比較回路２２は、入力信号Ｖｓの電圧値が検出閾値Ｖｒｅｆ以上の場合にＨレベルを示す信号を出力し、入力信号Ｖｓの電圧値が検出閾値Ｖｒｅｆより小さい場合にＬレベルを示す信号を出力してよい。
　保護素子３４は、比較回路２２に所定電圧以上の入力信号Ｖｓが入力されることを防ぐ。本例の保護素子３４は、比較回路２２において入力信号Ｖｓが入力される入力端子（＋）と、基準電位との間に逆方向接続されたツェナーダイオードである。保護素子３４は、入力信号Ｖｓが所定電圧以上となった場合に、当該入力端子（＋）と基準電位とを導通させる。これにより保護素子３４は比較回路２２を保護する。
　抵抗２８および抵抗３０は、センス電流Ｉｓから入力信号Ｖｓを生成する。本例の抵抗２８および抵抗３０は、比較回路２２の入力端子（＋）と基準電位との間において直列に設けられている。抵抗２８および抵抗３０にはセンス電流Ｉｓが流れ、センス電流Ｉｓに応じた電圧（入力信号Ｖｓ）を生成する。
　振幅調整部３２は、入力信号Ｖｓの振幅を変更する。本例の振幅調整部３２は、抵抗３０と並列に設けられており、振幅調整部３２を高抵抗化してセンス電流Ｉｓを抵抗３０に流すか、振幅調整部３２を低抵抗化してセンス電流Ｉｓを振幅調整部３２に流すかを切り替えるトランジスタである。振幅調整部３２のオン抵抗は、抵抗３０よりも十分に小さい。振幅調整部３２のオンオフを切り替えることで、センス電流Ｉｓが流れる合成抵抗の抵抗値を変更でき、入力信号Ｖｓの振幅を変更できる。条件制御部５０は、振幅調整部３２を制御することで、図３において説明したように各期間の比較条件を設定してよい。本例においては、２つの抵抗および１つのスイッチを用いる例を説明したが、より多くの抵抗およびスイッチを用いることで、センス電流Ｉｓが流れる合成抵抗の抵抗値を多様な値に変更でき、より多様な比較条件を設定できる。
　タイマー回路２４は、比較回路２２が、入力信号Ｖｓが検出閾値以上である旨の比較信号を、予め定められた期間継続して出力した場合に過電流と判定して、スイッチング素子１３１をオフ状態にするための遮断信号Ｖｔｈｏｃを出力してよい。これにより、スイッチング素子１３１等を保護できる。また、タイマー回路２４を設けることで、ノイズ等により過電流を誤検出して、スイッチング素子１３１が遮断されることを抑制できる。
　条件制御部５０は、制御電流検出部７０、制御電圧検出部８０および論理演算部６０を有する。制御電流検出部７０は、スイッチング素子１３１に流れる制御電流を検出する。本例の制御電流はゲート電流Ｉｇである。制御電流検出部７０は、制御電流が所定の電流閾値以上か否かを検出し、検出結果を示す電流検出信号Ｖｔｏｎを出力してよい。
　制御電圧検出部８０は、スイッチング素子１３１に印加される制御電圧を検出する。本例の制御電圧は、駆動信号ｄｒｖの電圧、または、ゲート電圧Ｖｇである。制御電圧検出部８０は、制御電圧が所定の電圧閾値以上か否かを検出し、検出結果を示す電圧検出信号ｕｐを出力してよい。
　論理演算部６０は、電流検出信号Ｖｔｏｎおよび電圧検出信号ｕｐに基づいて振幅制御信号Ｓｍａｌｌを出力する。振幅制御信号Ｓｍａｌｌは、振幅調整部３２のオンオフを切り替える信号であってよい。論理演算部６０は、電流検出信号Ｖｔｏｎおよび電圧検出信号ｕｐに基づいて、第１期間Ｔ０１、第２期間Ｔ１２、第３期間Ｔ３０の少なくとも一つの期間の開始タイミングおよび終了タイミングを検出してよい。
　また、主電流検出部２０は、緩衝回路４０を更に有してよい。緩衝回路４０は、論理演算部６０が出力する振幅制御信号Ｓｍａｌｌを、振幅制御信号Ｓｍａｌｌ'に変換して、振幅調整部３２に入力する。緩衝回路４０が設けられていない場合、論理演算部６０が、振幅調整部３２に振幅制御信号Ｓｍａｌｌを入力してもよい。
　緩衝回路４０は、第２期間Ｔ１２から第３期間Ｔ３０に移行する場合の、入力信号Ｖｓの変化を緩やかにする。例えば図３の例においては、第２期間Ｔ１２から第３期間Ｔ３０に移行する場合の入力信号Ｖｓは、第１期間Ｔ０１から第２期間Ｔ１２に移行する場合の入力信号Ｖｓよりも、緩やかに変化している。これにより、第２期間Ｔ１２から第３期間Ｔ３０に移行する場合の入力信号Ｖｓのアンダーシュートを抑制できる。
　緩衝回路４０は、第２期間Ｔ１２から第３期間Ｔ３０に移行する場合の振幅制御信号Ｓｍａｌｌの高周波成分を低減した振幅制御信号Ｓｍａｌｌ'を生成してよい。本例の緩衝回路４０は、インバータ４１、ｐＭＯＳトランジスタ４５、ｎＭＯＳトランジスタ４２、容量４３および抵抗４４を有する。インバータ４１は、振幅制御信号Ｓｍａｌｌの論理パターン（すなわちＨレベルおよびＬレベルの遷移パターン）を反転した信号を出力する。
　ｐＭＯＳトランジスタ４５、抵抗４４およびｎＭＯＳトランジスタ４２は、所定の高電位ｖｄｄと、接地電位との間に、この順番で直列に設けられている。容量４３は、ｎＭＯＳトランジスタ４２および抵抗４４の接続点と、接地電位との間に設けられている。また、ｐＭＯＳトランジスタ４５と抵抗４４との接続点における電位が、振幅制御信号Ｓｍａｌｌ'として、振幅調整部３２に入力されている。
　本例によれば、振幅制御信号ＳｍａｌｌがＨレベルになると、ｐＭＯＳトランジスタ４５がオン状態となり、ｎＭＯＳトランジスタ４２がオフ状態となる。これにより緩衝回路４０は、高電位ｖｄｄに応じた振幅制御信号Ｓｍａｌｌ'を出力する。
　また、振幅制御信号ＳｍａｌｌがＬレベルになると、ｐＭＯＳトランジスタ４５がオフ状態となり、ｎＭＯＳトランジスタ４２がオン状態となる。これにより緩衝回路４０は、接地電位に応じた振幅制御信号Ｓｍａｌｌ'を出力する。なお、ｎＭＯＳトランジスタ４２がオン状態となり、振幅制御信号Ｓｍａｌｌ'がＨレベルからＬレベルに遷移する場合に、振幅制御信号Ｓｍａｌｌ'の高周波成分が、容量４３を介して接地電位に流れる。これにより、第２期間Ｔ１２から第３期間Ｔ３０に移行する場合の振幅制御信号Ｓｍａｌｌ'の高周波成分を低減して、入力信号Ｖｓの変化を緩やかにできる。
　図６は、制御電流検出部７０および制御電圧検出部８０の一例を示す図である。制御電流検出部７０は、制御抵抗７１、第１比較部７２および遅延部７３を有する。制御抵抗７１は、制御回路１４およびスイッチング素子１３１のゲート端子Ｇとの間に設けられ、制御電流（ゲート電流Ｉｇ）が通過する抵抗である。
　第１比較部７２は、制御抵抗７１の両端の電圧を比較し、比較結果に基づいて電流検出信号を出力する。第１比較部７２は、制御抵抗７１の両端電圧が所定の電流閾値以上となった場合にＨレベルを示し、当該両端電圧が当該電流閾値より小さい場合にＬレベルを示す電流検出信号Ｖｔｏｎを出力してよい。これにより第１比較部７２は、制御電流が流れ始めたタイミング、すなわち、スイッチング素子１３１がターンオンした時刻Ｔ０を検出する。
　遅延部７３は、第１比較部７２が出力する電流検出信号Ｖｔｏｎを、所定の遅延時間で遅延させて、論理演算部６０に出力する。遅延部７３における遅延時間は、第１期間Ｔ０１の長さ（Ｔ１－Ｔ０）と同一である。条件制御部５０は、スイッチング素子１３１に制御電流が流れ始めたことを検出してから、遅延部７３における遅延時間が経過するまでを第１期間Ｔ０１とする。遅延部７３の遅延時間の設定は、まず、スイッチング素子１３１の短絡時および非短絡時それぞれについての、入力信号Ｖｓの実測波形を取得する。そして、第１期間Ｔ０１の終点が、短絡時に入力信号Ｖｓが電圧閾値Ｖｒｅｆとなるタイミングと、非短絡時に入力信号Ｖｓが電圧閾値Ｖｒｅｆとなるタイミングとの間のタイミングとなるように設定する。
　制御電圧検出部８０は、第１分圧抵抗８１、第１分圧抵抗８２および第２比較部６５を有する。第１分圧抵抗８１および第１分圧抵抗８２は、制御電圧を分圧した分圧信号ｄｅｔを出力する。本例の第１分圧抵抗８１および第１分圧抵抗８２は、第１比較部７２のいずれかの入力端子と、基準電位との間に直列に設けられている。図６の例では、第１分圧抵抗８１および第１分圧抵抗８２は、第１比較部７２において駆動信号ｄｒｖが入力される入力端子（＋）と、基準電位との間に設けられている。この場合、第１分圧抵抗８１および第１分圧抵抗８２は、駆動信号ｄｒｖを分圧して出力する。他の例では、第１分圧抵抗８１および第１分圧抵抗８２は、第１比較部７２においてゲート電圧Ｖｇが入力される入力端子（－）と、基準電位との間に設けられてもよい。この場合、第１分圧抵抗８１および第１分圧抵抗８２は、ゲート電圧Ｖｇを分圧して出力する。
　第２比較部６５は、分圧信号ｄｅｔに基づいて、制御電圧が所定の電圧閾値以上か否かを検出する。第２比較部６５は、検出結果を示す電圧検出信号ｕｐを出力する。本例の第２比較部６５は、抵抗６４およびＭＯＳトランジスタ６８を有する。抵抗６４は、所定の高電位とＭＯＳトランジスタ６８との間に配置される。ＭＯＳトランジスタ６８は、抵抗６４と所定の低電位（例えば基準電位）との間に配置される。第２比較部６５は、ＭＯＳトランジスタ６８と抵抗６４との接続点６７における電位を、電圧検出信号ｕｐとして論理演算部６０に出力する。
　ＭＯＳトランジスタ６８のゲート端子には、分圧信号ｄｅｔが入力される。分圧信号ｄｅｔがＭＯＳトランジスタ６８の閾値電圧以上の場合にＭＯＳトランジスタ６８はオン状態となる。この場合、接続点６７は基準電位に接続され、電圧検出信号ｕｐの電位はＬレベルとなる。分圧信号ｄｅｔがＭＯＳトランジスタ６８の閾値電圧より小さい場合、ＭＯＳトランジスタ６８はオフ状態となる。この場合、電圧検出信号ｕｐの電位はＨレベルとなる。
　ＭＯＳトランジスタ６８の閾値電圧を調整することで、制御電圧が定常状態に近づいたことを検出できる。定常状態とは、スイッチング素子１３１をターンオフさせる駆動信号ｄｒｖを出力した後に、制御電圧が一定の値に収束した状態を指す。
　図７は、論理演算部６０の構成例を示す図である。論理演算部６０は、スイッチング素子１３１に印加される制御電圧および制御電流の両方に基づいて、第２期間Ｔ１２の長さを決定する。論理演算部６０は、制御電圧および制御電流の少なくとも一方に基づいて、第１期間Ｔ０１の長さを決定してよく、第３期間Ｔ３０の長さを決定してもよい。本例の論理演算部６０は、論理積回路６２を有する。
　論理積回路６２は、電流検出信号Ｖｔｏｎと、電圧検出信号ｕｐとの論理積である振幅制御信号Ｓｍａｌｌを、振幅調整部３２に出力する。これにより論理積回路６２は、電流検出信号Ｖｔｏｎと、電圧検出信号ｕｐとに基づいて、各期間の長さを制御する。例えば論理積回路６２は、電流検出信号Ｖｔｏｎと電圧検出信号ｕｐが入力され、制御電流が電流閾値以上であり、且つ、制御電圧が電圧閾値より小さい場合に、主電流検出部２０における比較条件を第２条件に設定して第２期間Ｔ１２を開始する。また、論理積回路６２は、制御電流が電流閾値より小さくなるか、または、制御電圧が電圧閾値以上となるかの少なくとも一方を満たした場合に、主電流検出部２０における比較条件を第２条件から第３条件に変更して、第３期間Ｔ３０を開始する。
　図８は、駆動回路１０の動作例を示すタイミングチャートである。スイッチング素子１３１をターンオンさせる場合、第１制御信号ＶＬｉｎがＬレベルからＨレベルに遷移する。これに伴い、第２制御信号ｉｎもＬレベルからＨレベルに遷移する。また、駆動信号ｄｒｖもＬレベルからＨレベルに遷移する。
　駆動信号ｄｒｖがＨレベルに遷移すると、スイッチング素子１３１のゲート容量等を充電するゲート電流Ｉｇが流れ、スイッチング素子１３１のゲート電圧Ｖｇが徐々に増加する。制御電流検出部７０は、ゲート電流Ｉｇが流れ始めたことを検知する（時刻Ｔ０）。また、制御電流検出部７０が出力する電流検出信号Ｖｔｏｎは、遅延部７３により、第１期間Ｔ０１の長さに応じて遅延する。このため電流検出信号Ｖｔｏｎは、時刻Ｔ０から遅延した時刻Ｔ１において、ＬレベルからＨレベルに遷移する。なお、時刻Ｔ０から時刻Ｔ１の第１期間Ｔ０１では、ゲート電圧Ｖｇが電圧閾値Ｖｒｅｆ４より小さいので、制御電圧検出部８０が出力する電圧検出信号ｕｐはＨレベルである。
　論理演算部６０が出力する振幅制御信号Ｓｍａｌｌは、電流検出信号Ｖｔｏｎと、電圧検出信号ｕｐの論理積である。このため、第１期間Ｔ０１においては、振幅制御信号ＳｍａｌｌはＬレベルである。従って、図５に示した振幅調整部３２はオフ状態となり、入力信号Ｖｓの振幅は、抵抗２８および抵抗３０の合成抵抗値に応じた振幅（すなわち、第１条件の振幅）となる。
　時刻Ｔ１において電流検出信号ＶｔｏｎがＨレベルに遷移すると、振幅制御信号ＳｍａｌｌもＨレベルに遷移する。従って、振幅調整部３２はオン状態となり、入力信号Ｖｓの振幅は、抵抗２８の抵抗値に応じた振幅（すなわち、第２条件の振幅）となる。これにより、第１期間Ｔ０１が終了し、第２期間Ｔ１２が開始する。
　次に、ゲート電圧Ｖｇが電圧閾値Ｖｒｅｆ４以上になると（時刻Ｔ２）、電圧検出信号ｕｐがＬレベルに遷移する。従って、振幅調整部３２はオフ状態となり、入力信号Ｖｓの振幅は、抵抗２８および抵抗３０の合成抵抗値に応じた振幅（すなわち、第３条件＝第１条件の振幅）となる。これにより、第２期間Ｔ１２が終了し、第３期間Ｔ３０が開始する。
　なお、電流検出信号Ｖｔｏｎだけに基づいて、第２期間Ｔ１２を規定することも考えられる。つまり、電流検出信号ＶｔｏｎがＨレベルの期間を第２期間Ｔ１２とすることも考えられる。一方で、ゲート電流Ｉｇが微小な場合、制御抵抗７１の両端電圧が小さくなり、ゲート電流Ｉｇの変化を検知できない場合がある。本例では、電流検出信号Ｖｔｏｎおよび電圧検出信号ｕｐの両方に基づいて第２期間Ｔ１２を規定している。つまり、条件制御部５０は、ゲート電流Ｉｇが電流閾値以上であり、且つ、ゲート電圧Ｖｇが電圧閾値Ｖｒｅｆ４より小さい期間を、第２期間とする。このため、ゲート電流Ｉｇが小さい場合であっても、第２期間Ｔ１２の終了（すなわち、過渡期間の終了）を精度よく検出できる。
　本例によれば、第２期間Ｔ１２の過電流検出感度を低くしつつ、第１期間Ｔ０１の過電流検出感度を高く維持できる。このため、第１期間Ｔ０１における短絡時の過電流を検出でき、且つ、第２期間Ｔ１２における過電流の誤検出を抑制できる。また、第３期間Ｔ３０の過電流検出感度を高くできるので、定常状態における過電流を検出しやすくなる。
　図９は、制御電流検出部７０の他の構成例を示す図である。本例の制御電流検出部７０は、図１から図８において説明したいずれかの態様の制御電流検出部７０の構成に加え、第２分圧抵抗７４、第２分圧抵抗７５および第３分圧抵抗７６を更に有する。第２分圧抵抗７４および第２分圧抵抗７５は、制御抵抗７１の一方の端部（図９では、制御回路１４側の端部）と、基準電位との間に直列に設けられ、制御抵抗７１の当該端部における電圧（図９では、駆動信号ｄｒｖの電圧）を分圧する。第２分圧抵抗７４および第２分圧抵抗７５は、分圧した電圧を、第１比較部７２の端子（図９では＋端子）に入力する。
　また、第３分圧抵抗７６は、制御抵抗７１の他方の端部（図９では、スイッチング素子１３１側の端部）と、基準電位との間に、他の第３分圧抵抗と直列に設けられ、制御抵抗７１の当該端部における電圧（図９では、ゲート電圧Ｖｇ）を分圧する。図９の例では、第１分圧抵抗８１および第１分圧抵抗８２の合成抵抗が、他の第３分圧抵抗として機能する。つまり、第３分圧抵抗７６、第１分圧抵抗８１および第１分圧抵抗８２は、直列に接続されている。第３分圧抵抗７６は、分圧した電圧を、第１比較部７２の端子（図９では－端子）に入力する。また、第３分圧抵抗７６と、第１分圧抵抗８１との接続点の電圧が、第１比較部７２の－端子に印加されている。
　本例によれば、制御抵抗７１の両端の電圧のそれぞれを所定の抵抗比で分圧して、第１比較部７２に入力できる。このため、第１比較部７２の電源電圧が、駆動信号ｄｒｖよりも小さい場合であっても、第１比較部７２は、制御抵抗７１の両端の電圧を検出できる。
　それぞれの分圧抵抗は、制御抵抗７１よりも十分大きな抵抗値を有することが好ましい。分圧抵抗の抵抗値は、制御抵抗７１の１０００倍以上であってよく、１００００倍以上であってもよい。これにより、分圧抵抗を設けたことによる、ゲート電流Ｉｇへの影響を低減できる。
　第１分圧抵抗８１、第１分圧抵抗８２、第２分圧抵抗７４、第２分圧抵抗７５、第３分圧抵抗７６の抵抗値を、Ｒ８１、Ｒ８２、Ｒ７４、Ｒ７５、Ｒ７６とする。第２分圧抵抗７４と第２分圧抵抗７５の抵抗比（Ｒ７４／Ｒ７５）は、第３分圧抵抗７６の抵抗比（本例では、Ｒ７６／（Ｒ８１＋Ｒ８２））とわずかに異なっていることが好ましい。これにより、第１比較部７２をヒステリシス動作させることができ、第１比較部７２の出力を安定化できる。当該抵抗比の差異は、１０％以下であってよい。
　図１０は、論理演算部６０の他の構成例を示す図である。本例の論理演算部６０は、図１から図９において説明したいずれかの態様の論理演算部６０の構成に加えて、条件維持部６１を更に有する。条件維持部６１は、条件制御部５０が、主電流検出部２０に第３条件を設定した後に、スイッチング素子１３１をターンオフさせる信号を検出するまでは、第３条件を維持させる。本例の条件維持部６１は、スイッチング素子１３１をターンオフさせる信号として第２制御信号ｉｎを検出するが、第２制御信号ｉｎに代えて、第１制御信号ＶＬｉｎ、駆動信号ｄｒｖ等を検出してもよい。
　本例の条件維持部６１は、第２制御信号ｉｎの反転信号がセット端子Ｓに入力され、電圧検出信号ｕｐの反転信号がリセット端子Ｒに入力され、出力端子Ｑが論理積回路６２の入力に接続されるセットリセットラッチ回路である。つまり、条件維持部６１は、第２制御信号ｉｎがＬレベルに遷移してから、電圧検出信号ｕｐがＬレベルに遷移するまで、論理積回路６２にＨレベルを出力する。他の期間においては、条件維持部６１は、論理積回路６２にＬレベルを出力して、条件制御信号ＳｍａｌｌをＬレベルに固定する。
　条件維持部６１を設けることで、第３期間Ｔ３０が開始した後に、ノイズ等により第２期間Ｔ１２を誤って開始することを抑制できる。このため、第３期間Ｔ３０における過電流を精度よく検出できる。
　図１１は、第２比較部６５の他の構成例を示す図である。本例の第２比較部６５は、＋端子に電圧閾値Ｖｒｅｆ４が入力され、－端子に分圧信号ｄｅｔが入力され、電圧閾値Ｖｒｅｆ４および分圧信号ｄｅｔの差分に応じた電圧検出信号ｕｐを出力する比較回路である。このような構成によっても、電圧検出信号ｕｐを生成できる。図１１に示した第２比較部６５は、本明細書のそれぞれの実施例に適用できる。
　図１２は、制御電流検出部７０の他の構成例を示す図である。本例の制御電流検出部７０は、遅延部７３を有さない点で、図６に示した制御電流検出部７０と相違する。他の構成は、図６の例と同様である。本例の制御電流検出部７０を用いる場合、論理演算部６０等の後段の回路が遅延部７３を有してよい。
　図１３は、制御電流検出部７０の他の構成例を示す図である。本例の制御電流検出部７０は、遅延部７３を有さない点で、図９に示した制御電流検出部７０と相違する。他の構成は、図９の例と同様である。本例の制御電流検出部７０を用いる場合、論理演算部６０等の後段の回路が遅延部７３を有してよい。
　図１４は、論理演算部６０の他の構成例を示す図である。本例の論理演算部６０は、論理積回路６２の出力を遅延させる遅延部７３を有する点で、図７の論理演算部６０と相違する。本例の論理演算部６０は、図１２または図１３において説明した制御電流検出部７０と組み合わせて用いる。遅延部７３の遅延量は、第１期間Ｔ０１の長さと同一である。このような構成によっても、図１から図１１の例と同様に、各期間における主電流検出部２０における比較条件を設定できる。
　図１５は、論理演算部６０の他の構成例を示す図である。本例の論理演算部６０は、論理積回路６２の出力を遅延させる遅延部７３を有する点で、図１０の論理演算部６０と相違する。本例の論理演算部６０は、図１２または図１３において説明した制御電流検出部７０と組み合わせて用いる。遅延部７３の遅延量は、第１期間Ｔ０１の長さと同一である。このような構成によっても、図１から図１１の例と同様に、各期間における主電流検出部２０における比較条件を設定できる。
　図１６は、主電流検出部２０の他の構成例を示す図である。本例の主電流検出部２０は、抵抗２８を有さない点で、図５に示した主電流検出部２０と相違する。他の構成は、図５の例と同様である。
　本例においては、振幅調整部３２がオフ状態の場合（第１条件および第３条件）、入力信号Ｖｓの振幅は、ゲート電流Ｉｇと抵抗３０の抵抗値により定まる。一方で、振幅調整部３２がオン状態の場合（第２条件）、入力信号Ｖｓの振幅は、ゲート電流Ｉｇと振幅調整部３２のオン抵抗により定まる。振幅調整部３２のオン抵抗は、半導体基板に注入する不純物濃度等により調整できる。このような構成によっても、各期間における入力信号Ｖｓの振幅を調整できる。なお、図５の例と同様に、主電流検出部２０は、緩衝回路４０を有してよく、有していなくてもよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・駆動回路、１２・・・入力回路、１４・・・制御回路、２０・・・主電流検出部、２２・・・比較回路、２４・・・タイマー回路、２６・・・電源、２８・・・抵抗、３０・・・抵抗、３２・・・振幅調整部、３４・・・保護素子、４０・・・緩衝回路、４１・・・インバータ、４２・・・ｎＭＯＳトランジスタ、４３・・・容量、４４・・・抵抗、４５・・・ｐＭＯＳトランジスタ、５０・・・条件制御部、６０・・・論理演算部、６１・・・条件維持部、６２・・・論理積回路、６４・・・抵抗、６５・・・第２比較部、６７・・・接続点、６８・・・ＭＯＳトランジスタ、７０・・・制御電流検出部、７１・・・制御抵抗、７２・・・第１比較部、７３・・・遅延部、７４、７５・・・第２分圧抵抗、７６・・・第３分圧抵抗、８０・・・制御電圧検出部、８１、８２・・・第１分圧抵抗、１００・・・電力供給回路、１１０・・・駆動回路、１３０、１３１・・・スイッチング素子、１４０・・・電源、２００・・・過電流検出回路、３００・・・負荷

Claims (19)

  1. 　スイッチング素子のターンオン時に流れる過電流を検出する過電流検出回路であって、
    　前記スイッチング素子に流れる主電流に応じた入力信号が、設定された検出閾値以上であるか否かを検出する主電流検出部と、
    　前記主電流検出部における前記入力信号の波形および前記検出閾値の少なくとも一方を制御して、前記主電流検出部における比較条件を制御する条件制御部と
    　を備え、
    　前記条件制御部は、前記スイッチング素子がターンオンしてから第１期間が経過するまでの間、前記比較条件を第１条件に設定し、前記第１期間が経過してから、第２期間が経過するまでの間、前記比較条件を、前記第１条件よりも前記入力信号が前記検出閾値以上になりにくい第２条件に設定する
    　過電流検出回路。
  2. 　前記条件制御部は、前記第２期間が経過した後、前記比較条件を、前記第２条件よりも前記入力信号が前記検出閾値以上になりやすい第３条件に設定する
    　請求項１に記載の過電流検出回路。
  3. 　前記第１条件および前記第３条件が同一である
    　請求項２に記載の過電流検出回路。
  4. 　前記第１条件は、前記第３条件よりも前記入力信号が前記検出閾値以上になりやすい条件である
    　請求項２に記載の過電流検出回路。
  5. 　前記第１期間は、短絡状態である前記スイッチング素子がターンオンしてから、前記第１条件において前記入力信号が前記検出閾値に到達するまでの時間以上である
    　請求項１から４のいずれか一項に記載の過電流検出回路。
  6. 　前記第２期間は、短絡状態でない前記スイッチング素子に流れる制御電流が定常値に収束するタイミングまでか、当該タイミングよりも遅くまで継続する
    　請求項１から５のいずれか一項に記載の過電流検出回路。
  7. 　前記条件制御部は、前記スイッチング素子に印加される制御電圧および制御電流の両方に基づいて、前記第２期間の長さを決定する
    　請求項１から６のいずれか一項に記載の過電流検出回路。
  8. 　前記条件制御部は、前記制御電流が電流閾値以上であり、且つ、前記制御電圧が電圧閾値より小さい期間を、前記第２期間とする
    　請求項７に記載の過電流検出回路。
  9. 　前記条件制御部は、
    　前記制御電流が前記電流閾値以上であるか否かを検出し、検出結果に応じた電流検出信号を出力する制御電流検出部と、
    　前記電流検出信号を遅延させる遅延部と
    　を有する請求項８に記載の過電流検出回路。
  10. 　前記条件制御部は、
    　前記制御電圧が前記電圧閾値以上であるか否かを検出し、検出結果に応じた電圧検出信号を出力する制御電圧検出部と、
    　前記電流検出信号と前記電圧検出信号が入力され、前記制御電流が前記電流閾値以上であり、且つ、前記制御電圧が前記電圧閾値より小さい場合に、前記比較条件を前記第２条件に設定し、前記制御電流が前記電流閾値より小さくなるか、または、前記制御電圧が前記電圧閾値以上となるかの少なくとも一方を満たした場合に、前記比較条件を前記第２条件よりも前記入力信号が前記検出閾値以上になりやすい第３条件に設定する論理演算部と
    　を更に有する請求項９に記載の過電流検出回路。
  11. 　前記条件制御部が前記第３条件を設定した後に、前記スイッチング素子をターンオフさせる信号を検出するまでは、前記第３条件を維持させる条件維持部を更に備える
    　請求項１０に記載の過電流検出回路。
  12. 　前記論理演算部の検出結果に基づいて、前記入力信号の振幅を調整する振幅調整部を更に備える請求項１０または１１に記載の過電流検出回路。
  13. 　前記制御電流検出部は、
    　前記制御電流が通過する制御抵抗と、
    　前記制御抵抗の両端の電圧を比較して、比較結果に基づいて前記電流検出信号を出力する第１比較部と
    　を有する請求項１０から１２のいずれか一項に記載の過電流検出回路。
  14. 　前記制御電圧検出部は、
    　前記制御抵抗のいずれかの端部と、基準電位との間に直列に設けられ、前記制御電圧を分圧する第１分圧抵抗と、
    　前記第１分圧抵抗により分圧された前記制御電圧と、前記電圧閾値とを比較する第２比較部と
    　を有する請求項１３に記載の過電流検出回路。
  15. 　前記制御電流検出部は、
    　前記制御抵抗の一方の端部と、基準電位との間に直列に設けられ、前記制御抵抗の前記一方の端部における電圧を分圧して前記第１比較部に入力する第２分圧抵抗と、
    　前記制御抵抗の他方の端部と、前記基準電位との間に直列に設けられ、前記制御抵抗の前記他方の端部における電圧を分圧して前記第１比較部に入力する第３分圧抵抗と
    　を更に有する請求項１３または１４に記載の過電流検出回路。
  16. 　前記第２分圧抵抗における抵抗比と、前記第３分圧抵抗における抵抗比が異なる
    　請求項１５に記載の過電流検出回路。
  17. 　前記主電流検出部が、前記入力信号が前記検出閾値以上である旨の比較信号を、予め定められた期間継続して出力した場合に、前記スイッチング素子をターンオフする制御信号を出力するタイマー回路を更に備える
    　請求項１から１６のいずれか一項に記載の過電流検出回路。
  18. 　スイッチング素子のターンオン時に流れる過電流を検出する過電流検出回路であって、
    　前記スイッチング素子に流れる主電流に応じた入力信号が、設定された検出閾値以上であるか否かを検出する主電流検出部と、
    　前記主電流検出部における前記入力信号の波形および前記検出閾値の少なくとも一方を制御して、前記主電流検出部における比較条件を制御する条件制御部と
    　を備え、
    　前記条件制御部は、前記スイッチング素子がターンオンした後において前記比較条件を第２条件に設定し、前記スイッチング素子に流れる制御電流が電流閾値以上であり、且つ、前記スイッチング素子に印加される制御電圧が電圧閾値以上となった場合に、前記比較条件を前記第２条件よりも前記入力信号が前記検出閾値以上になりやすい第３条件に設定する
    　過電流検出回路。
  19. 　請求項１から１８のいずれか一項に記載の過電流検出回路と、
    　前記スイッチング素子をオン状態およびオフ状態に制御する制御回路と
    　を備える駆動回路。
PCT/JP2021/028166 2020-09-11 2021-07-29 過電流検出回路および駆動回路 WO2022054452A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022547438A JP7420273B2 (ja) 2020-09-11 2021-07-29 過電流検出回路および駆動回路
DE112021000465.4T DE112021000465T5 (de) 2020-09-11 2021-07-29 Überstrom-detektionsschaltung und treiberschaltung
CN202180016272.9A CN115176420A (zh) 2020-09-11 2021-07-29 过电流检测电路以及驱动电路
US17/890,251 US20220390492A1 (en) 2020-09-11 2022-08-17 Overcurrent detection circuit and drive circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020152961 2020-09-11
JP2020-152961 2020-09-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/890,251 Continuation US20220390492A1 (en) 2020-09-11 2022-08-17 Overcurrent detection circuit and drive circuit

Publications (1)

Publication Number Publication Date
WO2022054452A1 true WO2022054452A1 (ja) 2022-03-17

Family

ID=80632536

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/028166 WO2022054452A1 (ja) 2020-09-11 2021-07-29 過電流検出回路および駆動回路

Country Status (5)

Country Link
US (1) US20220390492A1 (ja)
JP (1) JP7420273B2 (ja)
CN (1) CN115176420A (ja)
DE (1) DE112021000465T5 (ja)
WO (1) WO2022054452A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186691A (ja) * 2017-04-27 2018-11-22 富士電機株式会社 半導体素子の駆動装置
WO2019077895A1 (ja) * 2017-10-17 2019-04-25 富士電機株式会社 過電流検出装置、制御装置および過電流検出方法
JP2019110486A (ja) * 2017-12-20 2019-07-04 富士電機株式会社 半導体素子の電流検出回路及び電流検出方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2999887B2 (ja) 1992-10-09 2000-01-17 三菱電機株式会社 Ｉｇｂｔの過電流保護回路及び半導体集積回路装置
JP4346518B2 (ja) 2004-07-12 2009-10-21 三菱電機株式会社 電力用半導体装置
JP6076223B2 (ja) 2013-09-05 2017-02-08 三菱電機株式会社 電力用半導体素子の駆動回路
JP6190280B2 (ja) 2014-01-22 2017-08-30 株式会社日立製作所 半導体駆動装置ならびにこれを用いた電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186691A (ja) * 2017-04-27 2018-11-22 富士電機株式会社 半導体素子の駆動装置
WO2019077895A1 (ja) * 2017-10-17 2019-04-25 富士電機株式会社 過電流検出装置、制御装置および過電流検出方法
JP2019110486A (ja) * 2017-12-20 2019-07-04 富士電機株式会社 半導体素子の電流検出回路及び電流検出方法

Also Published As

Publication number Publication date
JP7420273B2 (ja) 2024-01-23
JPWO2022054452A1 (ja) 2022-03-17
US20220390492A1 (en) 2022-12-08
DE112021000465T5 (de) 2022-10-27
CN115176420A (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
US6967519B2 (en) Drive circuit for a power semiconductor device
US8035365B2 (en) DC converter which has switching control unit to select PWM signal or PFM signal
JP6468368B2 (ja) 電圧生成回路および過電流検出回路
JP7087373B2 (ja) 半導体素子の電流検出回路及び電流検出方法
US8810984B2 (en) Gate circuit
CN108809059B (zh) 半导体元件的驱动装置
US11545970B2 (en) Current detection circuit, current detection method, and semiconductor module
WO2008150976A2 (en) Adaptive rectifier architecture and method for switching regulators
JP5692717B2 (ja) ゲート駆動回路及びゲート駆動方法
CN108377095B (zh) 振铃振幅调整电路及方法
JP5831528B2 (ja) 半導体装置
US20010010458A1 (en) Power supply control device and method
US11105830B2 (en) Voltage detector
US20200259415A1 (en) Zero current detection system
WO2015064206A1 (ja) 半導体装置
US11581886B2 (en) Current detection circuit, current detection method, and semiconductor module
WO2022054452A1 (ja) 過電流検出回路および駆動回路
WO2021124644A1 (ja) ゲート駆動回路
US10958065B2 (en) Switching circuit
US20100295530A1 (en) Power supply voltage control circuit
JP7463952B2 (ja) 過電流検出回路およびスイッチング電源回路
WO2022255008A1 (ja) ゲート駆動装置
US11855614B2 (en) Semiconductor device
JP5687091B2 (ja) 電源電圧検出回路
JP7427925B2 (ja) ゲート電位制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21866412

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022547438

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21866412

Country of ref document: EP

Kind code of ref document: A1