WO2022044655A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
WO2022044655A1
WO2022044655A1 PCT/JP2021/027710 JP2021027710W WO2022044655A1 WO 2022044655 A1 WO2022044655 A1 WO 2022044655A1 JP 2021027710 W JP2021027710 W JP 2021027710W WO 2022044655 A1 WO2022044655 A1 WO 2022044655A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency module
high frequency
impedance
switch element
filter element
Prior art date
Application number
PCT/JP2021/027710
Other languages
English (en)
French (fr)
Inventor
一仁 遠江
弘嗣 森
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2022044655A1 publication Critical patent/WO2022044655A1/ja
Priority to US18/113,636 priority Critical patent/US20230199943A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/60—Electric coupling means therefor
    • H03H9/605—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6403—Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6483—Ladder SAW filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/026—Inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Definitions

  • the present invention relates to a high frequency module, and more particularly to a high frequency module including an electronic component and a structure.
  • thermosetting resin layer a thermosetting resin layer and a thermoplastic resin layer are laminated
  • a bare chip of a semiconductor integrated circuit and a capacitor are built in the thermosetting resin layer
  • SAW piezoelectric is formed on the thermoplastic resin layer.
  • SAW devices equipped with elements are known. It is disclosed that this configuration makes it possible to reduce the size of the SAW device.
  • the layout density of the wiring and the via conductor becomes high, so that the characteristics may deteriorate.
  • an object of the present invention is to provide a high frequency module capable of suppressing deterioration of characteristics while reducing the size.
  • the high frequency module of the present invention has a structure having a first main surface and a second main surface facing each other, a filter element arranged on the first main surface of the structure, and a switch built in the structure.
  • the element and the impedance element built in the structure and connected to the switch element and the filter element are provided, and the switch element and the filter element are at least when viewed in a plan view from the normal direction of the first main surface.
  • an input / output terminal and a first ground terminal are arranged on the second main surface of the structure, the structure has a plurality of vias arranged in the normal direction, and the plurality of vias are the first.
  • the first via connects the input / output terminal and the filter element
  • the second via has an impedance adjustment having a switch element and an impedance element.
  • the third via is located in the smallest rectangular region including the first via and the second via.
  • the present invention in a high frequency module, it is possible to suppress characteristic deterioration due to signal skipping due to unnecessary coupling between vias while reducing the size.
  • any direction of the high frequency module may be upward or downward, but in the following, for convenience, the orthogonal coordinate system XYZ is defined and in the XZ plane, the orthogonal coordinate system XYZ is defined.
  • the positive side in the Z direction (upper side of the paper surface in FIG. 2) is upward, and the negative side in the Z direction (lower side of the paper surface in FIG. 2) is lower, and terms such as upper, lower, upper, and lower are used. ..
  • FIG. 1 is a perspective view of the high frequency module 100 according to the first embodiment.
  • the high frequency module 100 is connected to the circuit board 70 via the conductive electrode 80.
  • the circuit board 70 is, for example, a printed wiring board
  • the conductive electrode 80 is, for example, a columnar electrode. That is, the high frequency module 100 is electrically connected to the circuit board 70.
  • FIG. 2 is a cross-sectional view of the high frequency module 100 according to the first embodiment.
  • the high-frequency module 100 includes a structure 1 having a first main surface 1a and a second main surface 1b facing each other, a filter element 2, a switch element 3, and an impedance element 4. .
  • the filter element 2 is arranged on the first main surface 1a via the solder bump 7.
  • the switch element 3 is built in the structure 1, and when viewed in a plan view from the normal direction (Z direction) of the first main surface 1a, at least a part thereof overlaps with the filter element 2.
  • the impedance element 4 is built in the structure 1.
  • FIG. 3 is an exploded perspective view of the high frequency module 100 according to the first embodiment.
  • the filter element 2, the wiring layer 5 including the impedance element 4, and the switch element 3 are arranged in this order from the top. Further, the terminal electrode 8 is located below the via 10a, and the switch element 3 is located below the via 10b.
  • the via 10a and the via 10b may be collectively referred to as the via 10.
  • the structure 1 is a plate-shaped molded body as shown in FIGS. 2 and 3.
  • the structure 1 is configured to hold the switch element 3, the wiring layer 5, and a plurality of vias 10.
  • the structure 1 viewed from the Z direction is rectangular, but is not limited to this, for example. It may have an elliptical shape. When viewed from the thickness direction of the structure 1, the structure 1 is larger than any of the filter element 2, the switch element 3, the wiring layer 5, and the plurality of vias 10.
  • the structure 1 is formed of a resin or the like having electrical insulation. Further, the structure 1 contains, for example, a filler mixed with the resin in addition to the resin, but the filler is not an essential component.
  • the resin is, for example, an epoxy resin.
  • the resin is not limited to the epoxy resin, and may be, for example, a polyimide resin, an acrylic resin, a urethane resin, a silicon resin, a maleimide-based resin, or the like.
  • the filler is, for example, an inorganic filler such as silica or alumina.
  • the structure 1 may contain a black pigment such as carbon black in addition to the resin and the filler. Further, the structure 1 can be formed by using ceramics.
  • the structure 1 further incorporates a plurality of vias 10 which are examples of columnar electrodes and a wiring layer 5, and a terminal electrode 8 is formed on the second main surface 1b.
  • the plurality of vias 10 extend in the Z direction and include vias 10a and 10b.
  • the wiring layer 5 is formed along the first main surface 1a of the structure 1 and contains an impedance element 4.
  • the wiring layer 5 and the impedance element 4 are electrically connected to each other.
  • the filter element 2 is connected to the wiring layer 5 via the solder bump 7, the terminal electrode 8 is connected via the via 10a, and the switch element 3 is connected via the via 10b. That is, the filter element 2, the switch element 3, and the impedance element 4 are electrically connected.
  • the detailed connection relationship will be described later in (3) Circuit configuration.
  • the filter element 2 is an elastic wave device.
  • it is a SAW (Surface Acoustic Wave) filter.
  • the filter is not limited to the SAW filter, and may be, for example, a BAW (Bulk Acoustic Wave) filter, a waveguide filter, or the like.
  • the device is not limited to the elastic wave device, and may be a dielectric filter, an LC filter, or the like.
  • the filter element 2 is, for example, a rectangular parallelepiped long in the X direction.
  • the switch element 3 when viewed from the Y direction has a rectangular shape, but is not limited to this, and may be, for example, a square shape.
  • the filter element 2 is arranged on the first main surface 1a of the structure 1 via the solder bump 7.
  • the filter element 2 may be arranged directly on the first main surface 1a of the structure 1, or another element between the filter element 2 and the first main surface 1a of the structure 1. May be arranged.
  • the switch element 3 is configured here by CMOS (Complementary Metal Oxide Insulator), and may be specifically configured by an SOI (Silicon on Insulator) process. Further, it may be composed of at least one of GaAs, SiGe and GaN.
  • CMOS Complementary Metal Oxide Insulator
  • SOI Silicon on Insulator
  • the switch element 3 is, for example, a rectangular parallelepiped long in the X direction.
  • the switch element 3 when viewed from the Y direction has a rectangular shape, but is not limited to this, and may be, for example, a square shape.
  • the switch element 3 is built in the structure 1.
  • the term "built-in" as used herein includes a first state and a second state.
  • the first state means a state in which one main surface of the switch element 3 is not covered by the structure 1 (that is, one main surface of the switch element 3 is exposed from the structure 1).
  • the second state is a state in which the remaining portion (including one main surface) of the switch element 3 except for the connection portion to the external circuit is covered by the structure 1. Further, when the structure 1 is viewed from the Z direction, at least a part of the filter element 2, the switch element 3, the wiring layer 5, and the impedance element 4 overlap each other.
  • the impedance element 4 in the high frequency module 100 according to the first embodiment is a capacitor.
  • the impedance element 4 may be, for example, an inductor, a resistor, or the like.
  • the impedance element 4 is, for example, a rectangular parallelepiped long in the X direction.
  • the switch element 3 when viewed from the Y direction has a rectangular shape, but is not limited to this, and may be, for example, a square shape.
  • the impedance element 4 is built in the wiring layer 5. That is, in the Z direction, the impedance element 4 is located between the switch element 3 and the filter element 2.
  • the impedance element 4 is electrically connected to the switch element 3 and the filter element 2. The detailed circuit connection relationship will be described later in (3) Circuit configuration.
  • the wiring layer 5 is formed, for example, along the first main surface 1a of the structure 1.
  • the wiring layer 5 has a rectangular parallelepiped shape that is long in the X direction.
  • the wiring layer 5 when viewed from the Y direction has a rectangular shape, but is not limited to this, and may be, for example, a square shape.
  • the wiring layer 5 is a laminated body including a resin layer and a metal layer, but when explaining the electrical connection relationship and the like, the metal layer included in the wiring layer 5 is referred to as the wiring layer 5. There is also.
  • the wiring layer 5 has a built-in impedance element 4.
  • the wiring layer 5 and the impedance element 4 are electrically connected to each other.
  • the filter element 2 is connected to the wiring layer 5 via the solder bump 7, and the switch element 3 and the terminal electrode 8 are connected via the via 10.
  • the wiring layer 5 is, for example, a single layer or a laminated body of alloy or metal.
  • the material of the wiring layer 5 is, for example, a material obtained by adding at least one selected from the group consisting of chromium, nickel, iron, cobalt, and zinc to copper.
  • the wiring layer 5 may be a laminate of copper and titanium.
  • a plurality of vias 10 are held in the structure 1.
  • the plurality of vias 10 include a via 10a connecting the wiring layer 5 and the terminal electrode 8 and a via 10b connecting the wiring layer 5 and the switch element 3.
  • the via 10a is arranged laterally of the switch element 3 in the X direction.
  • the via 10b is arranged above the switch element 3.
  • the plurality of vias 10 are arranged apart from each other in the XY plane.
  • Each of the plurality of vias 10 is, for example, a rectangular parallelepiped type extending in the Z direction of the structure 1.
  • the present invention is not limited to this, and each of the plurality of vias 10 may be, for example, cylindrical.
  • each via 10 is, for example, metal.
  • the material of each via 10 is, for example, copper or gold.
  • a plurality of terminal electrodes 8 are arranged on the second main surface 1b of the structure 1. Each of the plurality of terminal electrodes 8 is electrically connected to the wiring layer 5 via the corresponding via 10 among the plurality of vias 10.
  • the plurality of terminal electrodes 8 have ground terminals 21 to 28 connected to the ground and input / output terminals 20 (20a.20b) of the high frequency module 100.
  • Each of the plurality of terminal electrodes 8 has a laminated structure including, for example, a nickel layer and a gold layer.
  • Each of the plurality of terminal electrodes 8 is not limited to the laminated structure, and may have a single layer structure.
  • the filter element 2 and the structure 1 are covered with the protective layer 9.
  • the material of the protective layer 9 is, for example, a synthetic resin such as an epoxy resin or a polyimide resin. Seen from the Y direction of the structure 1, the size of the protective layer 9 is larger than the size of the structure 1, and the protective layer 9 contains the structure 1 and the filter element 2.
  • the protective layer 9 does not have to cover all of the filter element 2 and the structure 1, and may cover only the filter element 2. Further, the lengths of the structure 1 and the protective layer 9 do not have to match in the X direction. For example, the protective layer 9 may have a shorter length than the structure 1 in the X direction.
  • FIG. 4 is an equivalent circuit diagram of the high frequency module 100.
  • the filter element 2 is a ladder type filter F having a plurality of series arm resonators S1 to S3 and a plurality of parallel arm resonators P1 to P3.
  • the series arm resonators S1 to S3 are connected between the input terminal Fin and the output terminal Fout, and the series arm resonator S1, the series arm resonator S2, and the series arm resonator S3 are connected in series in order from the input terminal Fin. It is connected to the.
  • the parallel arm resonators P1 to P3 are connected between the path connecting the input terminal Fin and the output terminal Fout and the ground. Specifically, the parallel arm resonator P1 is connected between the path connecting the input terminal Fin and the series arm resonator S1 and the ground formed by the ground terminal 21. The parallel arm resonator P2 is connected between the path connecting the series arm resonator S1 and the series arm resonator S2 and the ground formed by the ground terminal 24. The parallel arm resonator P3 is connected between the path connecting the series arm resonator S2 and the series arm resonator S3 and the ground formed by the ground terminal 25.
  • the parallel arm resonator P1 is connected at a position closer to the input terminal Fin than the parallel arm resonator P2, and the parallel arm resonator P2 is connected at a position closer to the input terminal Fin than the parallel arm resonator P3.
  • connection relationship between the series arm resonators S1 to S3 and the parallel arm resonators P1 to P3 is not limited to FIG.
  • the parallel arm resonator P1 is connected between the path connecting the series arm resonator S1 and the series arm resonator S2 and the ground formed by the ground terminal 21, and the parallel arm resonator P2 is a series arm.
  • the path connecting the resonator S2 and the series arm resonator S3 is connected between the ground formed by the ground terminal 24, and the parallel arm resonator P3 is connected to the path connecting the series arm resonator S3 and the output terminal Fout.
  • a plurality of impedance adjustment circuits including a switch element 3 and an impedance element 4 are connected to the ladder type filter F.
  • the plurality of impedance adjustment circuits include an impedance adjustment circuit I1, an impedance adjustment circuit I2, and an impedance adjustment circuit I3.
  • the plurality of impedance adjustment circuits have a pair of impedance elements 4 and a switch element 3 connected in series to parallel arm resonators (P1 to P3) and connected in parallel with each other.
  • the capacitors C C1 to C3) are shown as an example of the impedance element 4, and the switches SW (SW1 to SW3) are shown as an example of the switch element 3.
  • the impedance adjustment circuit I1 includes a pair of capacitors C1 and a switch SW1 connected in parallel to each other, and is connected in series to the parallel arm resonator P1.
  • the impedance adjustment circuit I2 includes a pair of capacitors C2 and a switch SW2 connected in parallel to each other, and is connected in series to the parallel arm resonator P2.
  • the impedance adjustment circuit I3 includes a pair of capacitors C3 and a switch SW3 connected in parallel to each other, and is connected in series to the parallel arm resonator P3.
  • the impedance adjustment circuit in which the capacitor C and the switch SW are connected in parallel is connected in series to the parallel arm resonator between the path connecting the input terminal Fin and the output terminal Fout and the ground.
  • the ground and the parallel arm resonator are connected in series.
  • the capacitor C and the switch SW may be connected between the path connecting the input terminal Fin and the output terminal Fout and the parallel arm resonator.
  • “connected” includes a state of being directly connected and a state of being indirectly connected. That is, unless otherwise specified, "connected” includes a state of being indirectly connected.
  • the capacitor C is an impedance element 4 connected in series to a parallel arm resonator.
  • the frequency variable width of the pass band of the filter depends on the constant of the capacitor C.
  • the capacitor may be a variable capacitor such as a varicap and a DTC (Digital Tubble Capacitor). This makes it possible to finely adjust the variable frequency width.
  • the switch SW is, for example, an SPST (Single Pole Single Throw) type switch element in which one terminal is connected between the parallel arm resonator and the capacitor C and the other terminal is connected to the ground.
  • the switch SW conducts or does not conduct between the parallel arm resonator and the capacitor C and the ground by switching between conduction (on) and non-conduction (off) by a control signal from the control unit (not shown). Make it conductive.
  • the inductor L1 is connected between the series arm resonator S3 and the output terminal Fout, and between the ground formed by the ground terminal 26.
  • the inductor is not limited to the inductor, and for example, a capacitor, a resistor, or the like may be used.
  • the high frequency module 100 configured as described above is provided with a tunable filter whose pass band is variable according to the switching between conduction and non-conduction of the switch SW.
  • the ground terminal 21 corresponds to the "first ground terminal” in the present disclosure.
  • the ground terminal 22 becomes the “second ground terminal” in the present disclosure
  • the ground terminal 23 becomes the “third ground terminal” in the present disclosure
  • the ground terminal 24 becomes the "fourth ground terminal” in the present disclosure. handle.
  • the parallel arm resonator P1 corresponds to the "first parallel arm resonator” in the present disclosure.
  • the parallel arm resonator P2 corresponds to the "second parallel arm resonator” in the present disclosure.
  • the impedance adjustment circuit I1 corresponds to the "first impedance adjustment circuit” in the present disclosure
  • the impedance adjustment circuit I2 corresponds to the "second impedance adjustment circuit” in the present disclosure.
  • FIG. 5 is a layout diagram of the via 10 of the high frequency module 100. More specifically, it is a cross-sectional view taken along the line AA'in FIG.
  • the plurality of vias 10a include vias 11, 12a to c, 13, 14, and 15.
  • vias 12a to 12c may be referred to as vias 12.
  • the via 11 connects the input terminal 20a and the filter element 2.
  • the via 12a connects an impedance adjusting circuit having a switch element 3 and an impedance element 4 to a ground terminal 21.
  • the via 13 connects the ground pattern included in the wiring layer 5 and the ground terminal 22, and the via 14 connects the ground pattern included in the wiring layer 5 and the ground terminal 23.
  • the via 15 connects the wiring layer 5 and the output terminal 20b.
  • the via 10a connected to the ground terminals 21 to 28 may be referred to as a ground via.
  • the via 11 may be arranged on a path connecting the input terminal 20a and the filter element 2 without directly connecting the input terminal 20a and the filter element 2. Further, the same applies to a plurality of vias 10a including the via 11, and the present invention is not limited to the mode in which the two points are directly connected, and may be arranged on the path of the two points.
  • the via 11 corresponds to a portion connecting the input terminal 20a and the input terminal Fin.
  • the via 12a connects the impedance adjustment circuit I1 and the ground
  • the via 12b connects the impedance adjustment circuit I2 and the ground
  • the via 12c corresponds to the portion connecting the impedance adjustment circuit I3 and the ground.
  • the via 13 corresponds to a portion connecting the path connecting the input terminal 20a and the input terminal Fin and the ground
  • the via 14 connects the input terminal Fin and the output terminal 20b. It corresponds to the part connecting the route and the ground.
  • the via 15 corresponds to a portion connecting the output terminal Fout and the output terminal 20b.
  • the plurality of vias 12 connect the via 12a connecting the impedance adjustment circuit I1 and the ground terminal 21, the via 12b connecting the impedance adjustment circuit I2 and the ground terminal 24, and the impedance adjustment circuit I3 and the ground terminal 25. Includes via 12c.
  • the plurality of vias 10a include via 16, via 17, via 18, and via 19.
  • the via 16 connects the filter element 2 and the inductor L1 as an impedance element.
  • the via 17 is a via for power supply that connects the power supply terminal of the switch element 3 and the external terminal for power supply (a certain terminal electrode 8).
  • the via 18 is a control via that connects the control terminal of the switch element 3 and the external terminal for control (a certain terminal electrode 8).
  • the via 19 includes 19a and 19b, the via 19a connects the ground pattern and the ground terminal 27 included in the wiring layer 5, and the via 19b includes the ground pattern and the ground terminal 28 included in the wiring layer 5. Is connected to.
  • a plurality of vias 10b in the high frequency module 100 are arranged in 3 rows ⁇ 4 columns. Assuming that the upper left via 11 in FIG. 5 is located in the first column of the first row, the via 10a (11), the via 10a (13), and the via 10a (12b) are in order from the first column in the first row. ) Is placed. Similarly, vias 10a (14), vias 10a (12a), and vias 10a (16) are arranged on the second row, and vias 10a (12c), vias 10a (17), and vias 10a are arranged on the third row. (19a) is arranged, and vias 10a (18), vias 10a (19b), and vias 10a (15) are arranged on the fourth row.
  • the via 13 is arranged in the rectangular area A. That is, the rectangular area A is an area inscribed by the via 11 and the via 12a. To give a more detailed definition, the rectangular area A is the smallest rectangular area among the rectangular areas that can cover all of the outer edge of the via 11 and the outer edge of the via 12a, and the via 11 is diagonal to the rectangular area.
  • the via 12a is located. Further, the outer edge of the via 13 is located in the rectangular region A.
  • the rectangular area A may be the smallest rectangular area including the vias 11 and 12b, or may be the smallest rectangular area including the vias 11 and 12c. That is, when there are a plurality of vias 12 connecting the impedance adjustment circuit having the switch element 3 and the impedance element 4 and the ground terminal 21, any of the vias 12 and the via 11 may define the rectangular region A. , At least a part of the via 13 is located in the rectangular region A.
  • the via 11 and the via 13 are adjacent to each other in the rectangular region A. In other words, no other via is located between the via 11 and the via 13.
  • Via 14 is also located in the rectangular area A. To be precise, the outer edge of the via 14 is located in the rectangular region A.
  • the distance between the via 11 and the via 12a is shorter than the distance between the via 11 and the via 12b.
  • the distance between the via 11 and the via 12a connecting the impedance adjusting circuit I1 and the ground terminal 21 is defined as the distance D1.
  • the distance between the via 11 and the via 12b connecting the impedance adjustment circuit I2 and the ground terminal 24 is defined as the distance D2.
  • the distance D1 is the distance connecting the outer edge of the via 11 and the outer edge of the via 12a in the shortest distance
  • the distance D2 is the distance connecting the outer edge of the via 11 and the outer edge of the via 12b in the shortest distance. be. In that case, as shown in FIG. 5, the distance D1 is shorter than the distance D2.
  • the via 15 and the via 11 are arranged so as to sandwich the switch element 3. Further, the via 15 arranged in the 4th row and the 3rd column and the via 11 arranged in the 1st row and the 1st column are arranged diagonally. In other words, the distance between the via 11 and the via 15 is longer than any distance between the via 11 and any via other than the via 15 except for the distance between the via 12a and the via 18.
  • the via 11 corresponds to the “first via” in the present disclosure.
  • the via 12 is the “second via” in the present disclosure
  • the via 13 is the “third via” in the present disclosure
  • the via 14 is the “fourth via” in the present disclosure.
  • the distance D1 corresponds to the "first distance” in the present disclosure
  • the distance D2 corresponds to the "second distance” in the present disclosure.
  • the via 13 is located in the smallest rectangular region A including the via 11 and the via 12. That is, the distance between the via 11 and the via 13 is shorter than the distance between the via 11 and the via 12. Therefore, the signal skip between the via 11 and the via 12 can be suppressed by the via 13. That is, since the distance between the via 11 and the via 13 is shorter than the distance between the via 11 and the via 12, there is an advantage that signal skipping between the via 11 and the via 12 can be suppressed and characteristic deterioration is less likely to occur. ..
  • the via 11 connects the input terminal 20a and the filter element 2, and the via 12a connects the impedance adjusting circuit I1 and the ground including the ground terminal 21.
  • the signal E1 which is an input signal flows from the input terminal 20a toward the input terminal Fin of the filter.
  • the signal E1 is converted into the signal E2 via the parallel arm resonator P1 and the capacitor C1 or the switch SW1.
  • the signal E1 and the signal E2 are compared, the signal E1 is a signal before flowing into the element such as the filter, and the signal E2 is a signal after flowing into the element such as the filter.
  • a via 13 through which a power supply or control signal different from the input signal flows (or a ground via) is arranged at a position shorter than the distance from the via 11 through which the signal before conversion flows to the via 12 through which the signal after conversion flows.
  • the impedance adjustment circuit is a tunable filter whose pass band is variable according to the switching between conduction and non-conduction of the switch SW as in the first embodiment
  • the coupling of the via 11 and the via 12 causes the filter. It is difficult to change the pass band to a desired pass band. That is, the desired characteristics of the filter cannot be obtained.
  • the present disclosure devises the layout of the vias connected to the impedance adjustment circuit in order to suppress the occurrence of unnecessary signal skipping and deterioration of the filter characteristics due to such coupling between vias. There is.
  • the via 13 is connected to the ground terminal 22. Therefore, there is an advantage that signal skipping between vias can be further suppressed. In other words, the shielding effect of the via 13 against the via 11 and the via 12 is high.
  • the ground via 13 is arranged at a position shorter than the distance between the via 11 through which the signal before conversion flows and the via 12 through which the signal after conversion flows. Even if there is a signal jump from the via 11 to the via 13, the ground via 13 is short-circuited to the ground, so that it is difficult for the signal jump from the via 13 to another via. Therefore, by arranging the ground via 13 at a position shorter than the distance from the via 11 through which the signal before conversion flows to the via 12 through which the signal after conversion flows, the shielding effect can be further enhanced.
  • the ground via refers to a via in which at least a part of the plurality of vias 10 is connected to the ground.
  • the via 14 connected to the ground terminal 23 is also located in the rectangular region A. Therefore, there is an advantage that the shielding effect on the via 11 and the via 12 can be further enhanced.
  • the via 14 having the ground characteristic is further arranged in the rectangular area A. That is, the via 11 and the via 13 and the via 11 and the via 14 are arranged at a distance shorter than the distance between the via 11 and the via 12. Therefore, the shielding effect on the via 11 and the via 12 can be further enhanced.
  • the switch element 3, the filter element 2, and the impedance element 4 overlap when viewed in a plan view from the Z direction.
  • characteristic deterioration such as signal skipping is more likely to occur. Therefore, by applying this embodiment, it is possible to further obtain the effect that characteristic deterioration is less likely to occur.
  • the impedance element 4 is located between the switch element 3 and the filter element 2 in the Z direction. Also in this case, since the layout density is high, the effect of the present disclosure that characteristic deterioration is unlikely to occur can be further obtained.
  • the impedance element and the switch element are connected in parallel. Therefore, the parallel connection divides the path between the via connecting the impedance element and the ground and the via connecting the switch element 3 and the ground, so that the effect of coupling with the via 11 can be suppressed.
  • the distance D1 between the via 11 and the via 12a connecting the impedance adjusting circuit I1 and the ground terminal 21 is such that the via 11 and the impedance adjusting circuit I2 and the ground terminal 24 are used. It is shorter than the distance D2 from the connecting via 12b. Since the signal skip between the via 11 and the via 12b is preferable to the signal skip between the via 11 and the via 12a, the distance D2 is longer than the distance D1 and the signal skip between the via 11 and the via 12b is suppressed. Can be done.
  • the signal E3 is a signal flowing between the impedance adjusting circuit I2 and the ground.
  • the signal E3 becomes a signal after passing the series arm resonator S1 in addition to the capacitor C2 and the parallel arm resonator P2. That is, the difference between the signals E1 and the signal E3 is larger than that of the signals E1 and E2.
  • the signal jump between the via 11 and the via 12b is more preferable than the signal jump between the via 11 and the via 12a, and the distance D1 between the via 11 and the via 12 is larger than the distance D2 between the via 11 and the via 12b. Should be short.
  • the via 15 and the via 11 connected to the output terminal Fout of the filter element 2 are arranged so as to sandwich the switch element 3 when viewed in a plan view from the Z direction. .. Therefore, signal skipping between the via 11 and the via 15 can be suppressed.
  • the via 11 and the via 15 are arranged diagonally in the structure 1 when viewed in a plan view from the Z direction. In this case, since the distance between the via 11 and the via 15 is longer than the distance between the via 11 and the vias other than the via 15, signal skipping between the via 11 and the via 15 can be further suppressed.
  • the via 11 and the via 13 are arranged adjacent to each other. In other words, no other via is arranged between the via 11 and the via 13. Therefore, there is an advantage that signal skipping from the via 11 to a via other than the via 13 can be suppressed by the via 13 having the shortest distance from the via 11.
  • the via 15 corresponds to a portion connecting the input terminal Fin and the output terminal 20b.
  • the via 12c corresponds to a portion connecting the impedance adjustment circuit I3 and the ground.
  • the via 19 corresponds to a portion connecting the path connecting the output terminal 20b and the output terminal Fout and the ground.
  • the via 19 may be located in the smallest rectangular region including the via 15 and the via 12c, as shown in FIG. Therefore, the signal skip between the via 15 and the via 12c can be suppressed by the via 19. That is, since the distance between the via 15 and the via 19 is shorter than the distance between the via 15 and the via 12c, there is an advantage that signal skipping can be suppressed and characteristic deterioration is less likely to occur.
  • FIG. 6 is an equivalent circuit diagram of the high frequency module 200 according to the first modification.
  • the capacitor C1 and the switch SW1 are connected in parallel to each other in the impedance adjustment circuit I1, but as shown in FIG. 6, the capacitor C1 And the switch SW1 may be connected in series. That is, in the impedance adjustment circuit including the switch element 3 and the impedance element 4, the switch element 3 and the impedance element 4 may be connected in series.
  • the high frequency module 100a according to the first modification is configured in the same manner as the high frequency module 100 of the first embodiment except for the connection relationship between the switch element 3 and the impedance element 4. Therefore, the layout of the via is the same as that of the high frequency module 100 according to the first embodiment. Specifically, the via 13 is located in the smallest rectangular region A including the via 11 and the via 12. The signal skip between the 11 and the via 12 can be suppressed by the via 13. Therefore, there is an advantage that signal skipping can be suppressed and characteristic deterioration is unlikely to occur.
  • FIG. 7 is a cross-sectional view of the high frequency module 100b according to the modified example 2.
  • the filter element 2, the impedance element 4, and the switch element 3 overlap each other when viewed in a plan view from the Z direction.
  • the filter element 2, the impedance element 4, and the switch element 3 do not have to overlap each other.
  • the high frequency module 100b according to the second modification has the same configuration as the high frequency module 100 of the first embodiment except for the positional relationship between the filter element 2, the switch element 3, and the impedance element 4 in the structure 1. Has been done. Therefore, the layout of the via is the same as that of the high frequency module 100 according to the first embodiment, and there is an advantage that signal skipping can be suppressed and characteristic deterioration is unlikely to occur.
  • the positional relationship between the filter element 2, the switch element 3, and the impedance element 4 is not limited to this, and if the filter element 2, the switch element 3, and the impedance element 4 all overlap when viewed in a plan view. It may not be necessary, or it may be an arrangement method in which only a part of the parts overlap.
  • FIG. 8 is a layout diagram of vias of the high frequency module 100c according to the modified example 3.
  • the via 11 and the via 12a are arranged without the switch element 3, but as shown in FIG. 8, the via 11 and the via 12a are arranged without interposing the switch element 3.
  • the via 11 and the via 12a may be arranged so as to sandwich the switch element 3.
  • the plurality of vias 10b in the high frequency module 100c are arranged in 4 rows ⁇ 3 columns. Assuming that the upper left via 11 in FIG. 8 is located in the first column of the first row, the via 11, the via 13, and the via 12b (12) are arranged in order from the first column in the first row. .. Similarly, vias 14, vias 17, and vias 15 are arranged on the second row, vias 15, vias 12a (12), and vias 15 are arranged on the third row, and vias 12c are arranged on the fourth row. (12), via 12c (12), and via 19 are arranged.
  • the via 11 and the via 12a are arranged so as to sandwich the switch element 3. More specifically, in FIG. 8, the via 11, the switch element 3, and the via 12a are arranged in this order in the X direction. Therefore, when compared with the high frequency module 100 according to the first embodiment, first, the distance between the via 11 and the via 12a is long, and secondly, the switch element 3 is located between the via 11 and the via 12a. Since it is located, high isolation can be ensured, and as a result, there is an advantage that signal skipping between the via 11 and the via 12a can be further suppressed.
  • FIG. 9 is an equivalent circuit diagram of the high frequency module 200 according to the second embodiment.
  • an impedance adjustment circuit is connected in series to a parallel arm resonator between the path connecting the input terminal Fin and the output terminal Fout and the ground.
  • an impedance adjustment circuit may be connected between the input / output terminal 20 (20a) and the filter element F1 and the filter element F2. That is, the impedance adjustment circuit may be a matching circuit.
  • the high frequency module 200 has the same configuration as the high frequency module 100 of the first embodiment except for the connection position of the impedance adjustment circuit. Therefore, the layout of the via is the same as that of the high frequency module 100 according to the first embodiment, and there is an advantage that signal skipping can be suppressed and characteristic deterioration is unlikely to occur.
  • FIG. 10 is an equivalent circuit diagram of the high frequency module 200a according to the modified example 4.
  • the capacitor C1 and the switch SW1 are connected in parallel to each other in the impedance adjustment circuit I1, but as shown in FIG. 11, the capacitor C1 and the capacitor C1 are connected to each other.
  • the switch SW1 may be connected in series. That is, in the impedance adjustment circuit including the switch element 3 and the impedance element 4, the switch element 3 and the impedance element 4 may be connected in series.
  • the high frequency module 200a according to the modification 4 is configured in the same manner as the high frequency module 200 of the second embodiment except for the connection relationship between the switch element 3 and the impedance element 4. Therefore, the layout of the via is the same as that of the second embodiment, and the advantages that signal skipping can be suppressed and characteristic deterioration is unlikely to occur can be obtained as well.
  • the impedance adjustment circuit is a matching circuit as in the second embodiment, it is difficult to obtain desired matching due to the coupling between the via 11 and the via 12. That is, the desired characteristics of the filter cannot be obtained, and the desired characteristics cannot be obtained in the high frequency module.
  • the present disclosure devises the layout of the vias connected to the impedance adjustment circuit in order to suppress the occurrence of unnecessary signal skipping and deterioration of the filter characteristics due to such coupling between vias. There is.
  • FIG. 11 is a layout diagram of vias of the high frequency module 300 according to the third embodiment.
  • the high frequency module 300 according to the third embodiment is configured in the same manner as the high frequency module 100 of the first embodiment except for the layout of the vias.
  • a plurality of vias 10b in the high frequency module 300 are arranged so as to surround the switch element 3.
  • vias 11 are arranged in the first column
  • vias 13 are arranged in the second column
  • vias 12b (12) are arranged in the first row.
  • vias 11, vias 18, vias 12a, vias 13, vias 12c, and vias 19c are arranged in the first row in order from the top (on the negative side of the X-axis) in FIG.
  • the via 13 and the via 17 are arranged in this order
  • the via 12b, the via 19a, the via 16b, the via 19b, and the via 15 are arranged in this order.
  • the via 18 is arranged in the rectangular area A. Therefore, the signal skip between the via 11 and the via 12 can be suppressed by the via 18. More specifically, since the distance between the via 11 and the via 18 is shorter than the distance between the via 11 and the via 12, there is an advantage that signal skipping can be suppressed and characteristic deterioration is less likely to occur.
  • the via 18 is a via that conducts a control signal that connects the control terminal of the switch element 3 and the external terminal for control. Also in this case, since the via 18 that conducts a signal different from the input / output signal in the via 11 and the via 12 is arranged between the via 11 and the via 12, the signal between the via 11 and the via 12 You can suppress the flight.
  • the via is not limited to the via that conducts the control signal, and may be a via for a power source.
  • the shape of the plurality of vias 10 may be a cylindrical shape extending in the Z direction.
  • the cross-sectional shape of the via when the structure 1 is cross-sectionally viewed from the Z direction, the cross-sectional shape of the via may be circular. In this case, when compared with the rectangular via, the number of facing portions of the plurality of vias 10 is reduced, so that signal skipping between the vias can be suppressed.
  • FIG. 12 is an equivalent circuit diagram of the high frequency module 300.
  • the impedance element 4 in the impedance adjustment circuit is a capacitor in the circuit configuration, but as shown in FIG. 12, the impedance element 4 in the impedance adjustment circuit is used. May be an inductor.
  • the impedance adjustment circuit I1 includes a pair of inductors L1 and a switch SW1 connected in parallel to each other, and is connected in series to the parallel arm resonator P1.
  • the impedance adjustment circuit I2 includes a pair of inductors L2 and a switch SW2 connected in parallel to each other, and is connected in series to the parallel arm resonator P2.
  • the impedance adjustment circuit I3 includes a pair of inductors L3 and a switch SW3 connected in parallel to each other, and is connected in series to the parallel arm resonator P3.
  • the impedance adjustment circuit in which the inductor L and the switch SW are connected in parallel is connected in series to the parallel arm resonator between the path connecting the input terminal Fin and the output terminal Fout and the ground.
  • the ground and the parallel arm resonator are connected in series.
  • the inductor L and the switch SW may be connected between the path connecting the input terminal Fin and the output terminal Fout and the parallel arm resonator.
  • FIG. 13 is a cross-sectional view of the high frequency module 100d according to the fourth embodiment.
  • the high frequency module 100d according to the fourth embodiment is configured in the same manner as the high frequency module 100b according to the modification 2 except for the arrangement of the filter element 2 and the switch element 3.
  • the filter element 2 and the arrangement of the switch element 3 are interchanged. That is, the filter element 2 is built in the structure 1, and the switch element 3 is arranged on the first main surface 1a via the solder bump 7.
  • the high frequency module 100d according to the fourth embodiment is the same as the high frequency module 100 according to the first embodiment in terms of via layout, it is possible to obtain the effect that signal skipping can be suppressed and characteristic deterioration is unlikely to occur. There are advantages that can be done.
  • Both the filter element 2 and the switch element 3 may be built in the structure 1, or both the filter element 2 and the switch element 3 may be arranged on the first main surface 1a.
  • FIG. 14 is a cross-sectional view of the high frequency module 100e according to the fifth embodiment.
  • the high frequency module 100e according to the fifth embodiment is configured in the same manner as the high frequency module 100b according to the second modification, except that the Si substrate 30 is provided.
  • the Si substrate 30 is arranged on the positive direction side of the Z axis of the wiring layer 5.
  • the Si substrate 30 and the structure 1 are collectively referred to as a structure 31. That is, the switch element 3 is built in the structure 31.
  • the high frequency module 100e according to the fifth embodiment is the same as the high frequency module 100 according to the first embodiment in terms of via layout, it is possible to obtain the effect that signal skipping can be suppressed and characteristic deterioration is unlikely to occur. There are advantages that can be done.
  • the Si substrate 30 by providing the Si substrate 30, it is possible to easily adjust the thickness of the silicon substrate as the protective layer by grinding or the like while protecting the wiring layer 5. There are advantages.
  • FIG. 15 is a cross-sectional view of the high frequency module 100f according to the modified example 5.
  • the high frequency module 100f according to the modified example 5 is provided with a via 10c between the Si substrate 30A and the wiring layer 5, and the switch element 3 and the via 10b are arranged on the positive direction side of the Z axis of the wiring layer 5. It is configured in the same manner as the high frequency module 100e according to the fifth embodiment, except that the structure 1 is replaced with the Si substrate 30B.
  • the via 10c is arranged between the Si substrate 30A and the wiring layer 5.
  • the Si substrate 30A is electrically connected to the wiring layer 5 via the via 10c. Further, by arranging the via 10c, a space is created between the Si substrate 30A and the wiring layer 5.
  • the switch element 3 is arranged in the space between the Si substrate 30A and the wiring layer 5.
  • the high frequency module 100f according to the modified example 5 is the same as the high frequency module 100 according to the first embodiment in terms of the layout of the vias, there is an advantage that signal skipping can be suppressed and characteristic deterioration is less likely to occur. There is.
  • the switch element 3 is arranged between the wiring layer 5 and the Si substrate 30A by providing the via 10c between the Si substrate 30A and the wiring layer 5.
  • the switch element 3 and the via 10b are arranged on the positive direction side of the Z axis of the wiring layer 5, so that the structure 1 and the wiring layer 5 are formed after being formed.
  • the switch element 3 can be mounted.
  • the structure 1 is composed of the Si substrate 30A and the Si substrate 30B, there is an advantage that the production of the high frequency module 100f can be completed by the semiconductor process. There is.
  • FIG. 16 is a cross-sectional view of a high frequency module 100 g according to the sixth embodiment.
  • the high frequency module 100g according to the sixth embodiment is configured in the same manner as the high frequency module 100b according to the second modification, except that the cover portion 40 and the support portion 41 for supporting the cover portion 40 are provided.
  • the high frequency module 100g shown in FIG. 16 includes a cover portion 40 such as a Si substrate that covers the filter element 2.
  • the support portion 41 is arranged between the cover portion 40 and the wiring layer 5, and supports the cover portion 40.
  • the support portion 41 may have a wall shape extending in the Y direction or a pillar shape extending in the Z direction.
  • the high frequency module 100g according to the sixth embodiment is the same as the high frequency module 100 according to the first embodiment in terms of the layout of the vias, it is possible to obtain the effect that signal skipping can be suppressed and characteristic deterioration is unlikely to occur. There are advantages that can be done.
  • the filter element 2 is covered with the cover portion 40, there is an advantage that the strength of the high frequency module 100g can be improved.
  • FIG. 17 is an equivalent circuit diagram of the high frequency module 100h according to the seventh embodiment.
  • the high frequency module 100 according to the first embodiment includes parallel arm resonators P1 to P3 connected between the path connecting the input terminal Fin and the output terminal Fout and the ground.
  • the high frequency module 100h shown in FIG. 17 further includes parallel arm resonators P4 and P5.
  • the parallel arm resonator P4 is connected between the path connecting the series arm resonator S2 and the series arm resonator S3 and the ground.
  • the parallel arm resonator P5 is connected between the path connecting the output terminal 20b and the output terminal Fout and the ground.
  • the via 13 corresponds to a portion connecting the parallel arm resonator P4 and the ground, or a portion connecting the parallel arm resonator P5 and the ground.
  • the high frequency module 100h according to the seventh embodiment is configured in the same manner as the high frequency module 100 according to the first embodiment except for the position of the via 13. Therefore, the layout of the via is the same as that of the high frequency module 100 according to the first embodiment.
  • the via 13 is located in the smallest rectangular region A including the via 11 and the via 12.
  • the signal skip between the 11 and the via 12 can be suppressed by the via 13. Therefore, there is an advantage that signal skipping can be suppressed and characteristic deterioration is less likely to occur.
  • the via 13 corresponds to a portion connecting the parallel arm resonator P4 and the ground, or a portion connecting the parallel arm resonator P5 and the ground.
  • the ground via 13 is arranged at a distance shorter than the distance from the via 11 through which the signal before conversion flows to the via 12 through which the signal after conversion flows.
  • the ground via 13 is short-circuited to the ground even if there is a signal jump from the via 11 to the via 13, for example. Therefore, in the high frequency module 100h according to the seventh embodiment, it is possible to short-circuit to the ground in the shortest distance without passing through the capacitor C1 which is an impedance element, and signal skipping from the via 13 to another via is unlikely to occur. , Has the advantage. Therefore, the shielding effect can be further enhanced.
  • the via 13 may not be connected to the ground terminals 21 to 28 including the ground terminal 22.
  • it may be connected to a control terminal controlled by the switch element 3.
  • the via 14 may be located outside the rectangular region A.
  • the impedance element 4 does not have to be located between the switch element 3 and the filter element 2.
  • the form may include the impedance element 4 inside the circuit board 70.
  • the distance D1 between the via 11 and the via 12a connecting the impedance adjusting circuit I1 and the ground terminal 21 is the via 12b connecting the via 11 and the impedance adjusting circuit I2 and the ground terminal 24.
  • the via 11 and the via 15 do not have to be arranged diagonally in the structure 1.
  • the via 11 and the via 13 do not have to be adjacent to each other.
  • the impedance element 4 may be a matching element such as an inductor instead of a capacitor.
  • the filter element 2 may be a filter such as an LC filter instead of an elastic wave device.
  • the via 13 may not be present between the via 11 and the via 12.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Transceivers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

高周波モジュールは、構造体（１）と、構造体（１）上に配置されているフィルタ素子（２）と、構造体（１）に内蔵されているスイッチ素子（３）及び、スイッチ素子（３）及びフィルタ素子（２）に接続されているインピーダンス素子（４）とを備える。構造体（１）を平面視したときに、スイッチ素子（３）とフィルタ素子（２）とは少なくとも一部が重なり、構造体（１）は、ビア（１１）と、ビア（１２）と、ビア（１３）とを含む複数のビア有する。ビア（１１）が、入出力端子（２０）とフィルタ素子（２）とを接続し、ビア（１２）が、スイッチ素子（３）及びインピーダンス素子（４）を持つインピーダンス調整回路とグランド端子（２１）とを接続する。平面視したとき、ビア（１１）とビア（１２）とを包含する最小の矩形領域（Ａ）に、ビア（１３）が位置する。

Description

高周波モジュール
　本発明は、高周波モジュールに関し、より詳細には電子部品と構造体とを備える高周波モジュールに関する。
　従来、熱硬化性樹脂層と熱可塑性樹脂層とを積層した多層構造の配線基板において、熱硬化性樹脂層に半導体集積回路のベアチップ及び、コンデンサを内蔵し、熱可塑性樹脂層の上にＳＡＷ圧電素子を実装したＳＡＷデバイスが知られている。この構成により、ＳＡＷデバイスの小型化が実現できる旨、開示されている。
特開２００６－２１１６１３号公報
　このようなＳＡＷデバイス等の高周波モジュールにおいて、さらなる小型化を図った場合、配線やビア導電体のレイアウト密度が高くなるため、特性劣化が生じる可能性がある。
　そこで、本発明の目的は、小型化しつつ、特性劣化を抑制可能な高周波モジュールを提供することにある。
　本発明の高周波モジュールは、対向する第１主面及び第２主面を有する構造体と、構造体の第１主面の上に配置されているフィルタ素子と、構造体に内蔵されているスイッチ素子と、構造体に内蔵されており、スイッチ素子及びフィルタ素子に接続されているインピーダンス素子とを備え、第１主面の法線方向から平面視したときに、スイッチ素子とフィルタ素子とは少なくとも一部が重なり、構造体における第２主面には入出力端子と第１グランド端子が配置され、構造体は、法線方向に配置された複数のビア有し、複数のビアは、第１のビアと、第２のビアと、第３のビアとを含み、第１のビアが、入出力端子とフィルタ素子とを接続し、第２のビアが、スイッチ素子及びインピーダンス素子を持つインピーダンス調整回路と第１グランド端子とを接続し、平面視したとき、第１のビアと第２のビアとを包含する最小の矩形領域に、第３のビアが位置する。
　本発明によれば、高周波モジュールにおいて、小型化しつつ、ビア間の不要な結合による信号飛びによる特性劣化が抑制可能である。
第１の実施形態に係る高周波モジュールの斜視図である。 第１の実施形態に係る高周波モジュールの断面図である。 第１の実施形態に係る高周波モジュールの分解斜視図である。 第１の実施形態に係る高周波モジュールの等価回路図である。 第１の実施形態に係る高周波モジュールのビアのレイアウト図である。 変形例１に係る高周波モジュールの等価回路図である。 変形例２に係る高周波モジュールの断面図である。 変形例３に係る高周波モジュールのビアのレイアウト図である。 第２の実施形態に係る高周波モジュールの等価回路図である。 変形例４に係る高周波モジュールの等価回路図である。 第３の実施形態に係る高周波モジュールのビアのレイアウト図である。 第３の実施形態に係る高周波モジュールの等価回路図である。 第４の実施形態に係る高周波モジュールの断面図である。 第５の実施形態に係る高周波モジュールの断面図である。 変形例５に係る高周波モジュールの断面図である。 第６の実施形態に係る高周波モジュールの断面図である。 第７の実施形態に係る高周波モジュールの等価回路図である。
　以下、本発明を実施した形態の一例について説明する。但し、下記の実施形態は、単なる例示であり、本発明は、下記の実施形態に何ら限定されない。
　また、実施形態等で参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。加えて、図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
　なお、本明細書及び請求の範囲の記載において、高周波モジュールは、何れの方向が上方又は下方とされてもよいが、以下では便宜的に、直交座標系ＸＹＺを定義すると共に、ＸＺ平面においては、Ｚ方向の正側（図２の紙面上側）を上方、Ｚ方向の負側（図２の紙面下側）を下方として、上方、下方、及び、上、下等の用語を用いるものとする。
　（第１の実施形態）
　図１は、第１の実施形態に係る高周波モジュール１００の斜視図である。図１に示すように、高周波モジュール１００は、導電性の電極８０を介して回路基板７０に接続される。回路基板７０は、例えばプリント配線板であり、導電性の電極８０は、例えば柱状電極である。つまり、高周波モジュール１００は回路基板７０と電気的に接続されている。
　（１）高周波モジュールの全体構造
　まず、高周波モジュール１００の全体構成について、図２を参照して説明する。
　図２は、第１の実施形態に係る高周波モジュール１００の断面図である。高周波モジュール１００は、図２に示すように、対向する第１主面１ａ及び第２主面１ｂを有する構造体１と、フィルタ素子２と、スイッチ素子３と、インピーダンス素子４とを備えている。フィルタ素子２は、第１主面１ａ上にはんだバンプ７を介して配置されている。スイッチ素子３は、構造体１に内蔵されており、第１主面１ａの法線方向（Ｚ方向）から平面視したときに、フィルタ素子２とは少なくとも一部が重なっている。インピーダンス素子４は、構造体１に内蔵されている。
　図３は第１の実施形態に係る高周波モジュール１００の分解斜視図である。上から順に、フィルタ素子２、インピーダンス素子４を含む配線層５、スイッチ素子３の順に配置されている。また、ビア１０ａの下方に端子電極８があり、ビア１０ｂの下方にスイッチ素子３がある。以降、ビア１０ａ及びビア１０ｂを総称してビア１０と称することがある。
　（２）高周波モジュールの各構成要素
　次に、高周波モジュール１００の各構成要素について、図面を参照して説明する。
　（２．１）構造体
　構造体１は、図２及び図３に示すように板状の成形体である。構造体１は、スイッチ素子３、配線層５、複数のビア１０を保持するように構成されている、Ｚ方向から見た構造体１は、矩形状であるが、これに限らず、例えば、楕円形状であってもよい。構造体１の厚さ方向から見て、構造体１は、フィルタ素子２と、スイッチ素子３、配線層５、複数のビア１０の何れよりも大きい。
　構造体１は、電気絶縁性を有する樹脂等によって形成されている。また、構造体１は、例えば、樹脂の他に、樹脂に混合されているフィラーを含んでいるが、フィラーは必須の構成要素ではない。樹脂は、例えば、エポキシ樹脂である。ただし、樹脂は、エポキシ樹脂に限らず、例えば、ポリイミド樹脂、アクリル樹脂、ウレタン樹脂、又はシリコン樹脂、マレイミド系樹脂等であってもよい。フィラーは、例えば、シリカ、アルミナ等の無機フィラーである。構造体１は、樹脂及びフィラーの他に、例えば、カーボンブラック等の黒色顔料を含んでいてもよい。また、構造体１は、セラミックスを用いて形成され得る。
　構造体１は、柱状電極の一例である複数のビア１０と、配線層５とを更に内蔵しており、第２主面１ｂに端子電極８が形成されている。複数のビア１０は、Ｚ方向に延在しており、ビア１０ａとビア１０ｂとを含む。配線層５は、構造体１の第１主面１ａに沿って形成されており、インピーダンス素子４を内蔵している。配線層５とインピーダンス素子４とは電気的に接続されている。また、配線層５には、はんだバンプ７を介してフィルタ素子２が接続されており、ビア１０ａを介して端子電極８が接続され、ビア１０ｂを介してスイッチ素子３が接続されている。つまり、フィルタ素子２とスイッチ素子３とインピーダンス素子４とは電気的に接続されている。なお、詳細な接続関係については（３）回路構成で後述する。
　（２．２）フィルタ素子
　フィルタ素子２は、弾性波装置である。ここでは、例えば、ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタである。ただし、ＳＡＷフィルタに限らず、例えば、ＢＡＷ（Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタ、導波管フィルタ等であってもよい。また、弾性波装置に限らず、誘電体フィルタ、ＬＣフィルタ等であってもよい。
　フィルタ素子２は、例えば、Ｘ方向に長い直方体状である。Ｙ方向から見たときのスイッチ素子３は、矩形状であるが、これに限らず、例えば正方形状であってもよい。
　フィルタ素子２は、構造体１の第１主面１ａ上にはんだバンプ７を介して配置されている。ここで、フィルタ素子２は、構造体１の第１主面１ａ上に直接、配置されてもよく、また、フィルタ素子２と、構造体１の第１主面１ａとの間に別の素子が配置されていてもよい。
　（２．３）スイッチ素子
　スイッチ素子３は、ここでは、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　ｅｍｉｃｏｎｄｕｃｔｏｒ）で構成され、具体的にはＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）プロセスにより構成されてもよい。また、ＧａＡｓ、ＳｉＧｅ及びＧａＮのうちの少なくとも１つで構成されてもよい。
　スイッチ素子３は、例えば、Ｘ方向に長い直方体状である。Ｙ方向から見たときのスイッチ素子３は、矩形状であるが、これに限らず、例えば正方形状であってもよい。
　スイッチ素子３は、構造体１に内蔵されている。ここで言う「内蔵されている」とは、第１の状態と、第２の状態とを含む。第１の状態は、スイッチ素子３の一主面が構造体１によって覆われていない（つまり、スイッチ素子３の一主面が構造体１から露出している）状態をいう。第２の状態は、スイッチ素子３における外部回路への接続部分を除く残りの部分（一主面を含む）が構造体１によって覆われている状態をいう。また、構造体１をＺ方向から見て、フィルタ素子２、スイッチ素子３、配線層５及びインピーダンス素子４は少なくとも一部が重なっている。
　（２．４）インピーダンス素子
　第１の実施形態に係る高周波モジュール１００における、インピーダンス素子４はコンデンサである。但し、これに限らず、インピーダンス素子４は、例えば、インダクタ、抵抗等であってもよい。
　インピーダンス素子４は、例えば、Ｘ方向に長い直方体状である。Ｙ方向から見たときのスイッチ素子３は、矩形状であるが、これに限らず、例えば正方形状であってもよい。第１の実施形態に係る高周波モジュール１００においては、インピーダンス素子４は配線層５に内蔵されている。つまり、Ｚ方向において、インピーダンス素子４は、スイッチ素子３とフィルタ素子２との間に位置している。
　インピーダンス素子４は、スイッチ素子３及びフィルタ素子２に電気的に接続されている。詳細な回路の接続関係は（３）回路構成で後述する。
　（２．５）配線層
　配線層５は、例えば、構造体１の第１主面１ａに沿って形成されている。言い換えるならば、配線層５は、Ｘ方向に長い直方体状である。Ｙ方向から見たときの配線層５は、矩形状であるが、これに限らず、例えば正方形状であってもよい。ここで、配線層５は、樹脂層と金属層とを含む積層体であるが、電気的な接続関係等を説明する際には、配線層５に含まれる金属層を配線層５と称する場合もある。
　配線層５は、インピーダンス素子４を内蔵している。配線層５とインピーダンス素子４とは電気的に接続されている。また、配線層５には、はんだバンプ７を介してフィルタ素子２が接続されており、ビア１０を介してスイッチ素子３及び端子電極８が接続されている。
　配線層５は、例えば、合金、又は金属の単層もしくは積層体である。実施形態に係る高周波モジュール１００では、配線層５の材料は、例えば、銅にクロム、ニッケル、鉄、コバルト、及び亜鉛からなる群から選択される少なくとも１種を添加した材料である。又は、配線層５は、銅とチタンとの積層体であってもよい。
　（２．６）ビア
　第１の実施形態に係る高周波モジュール１００では、図２に示すように、複数のビア１０が構造体１に保持されている。複数のビア１０は、配線層５と端子電極８とを接続するビア１０ａと、配線層５とスイッチ素子３とを接続するビア１０ｂとを含む。ビア１０ａは、図３に示すようにスイッチ素子３のＸ方向における側方に配置されている。ビア１０ｂはスイッチ素子３の上方に配置されている。複数のビア１０は、ＸＹ平面において互いに離間して配置されている。
　複数のビア１０の各々は、例えば、構造体１のＺ方向に延びる直方体型である。ただし、これに限らず、複数のビア１０の各々は、例えば、円筒型であってもよい。
　各ビア１０の材料は、例えば、金属である。第１の実施形態に係る高周波モジュール１００では、各ビア１０の材料は、例えば、銅、又は金である。
　（２．７）端子電極
　複数の端子電極８は、構造体１の第２主面１ｂに配置されている。複数の端子電極８の各々は、複数のビア１０のうち対応するビア１０を介して配線層５に電気的に接続されている。
　複数の端子電極８は、グランドに接続されるグランド端子２１～２８、高周波モジュール１００の入出力端子２０（２０ａ．２０ｂ）を有する。
　複数の端子電極８の各々は、例えば、ニッケル層と、金層とを含む積層構造を有する。なお、複数の端子電極８の各々は、積層構造に限らず、単層構造であってもよい。
　（２．８）保護層
　第１の実施形態に係る高周波モジュール１００では、図２に示すように、フィルタ素子２及び構造体１が保護層９により覆われている。保護層９の材料は、例えば、エポキシ樹脂、ポリイミド樹脂等の合成樹脂である。構造体１のＹ方向から見て、ここでは、保護層９のサイズは、構造体１のサイズより大きく、保護層９は構造体１及びフィルタ素子２を内蔵している。
　なお、保護層９は、フィルタ素子２及び構造体１の全てを覆う必要はなく、フィルタ素子２のみを覆う場合であってもよい。また、Ｘ方向において、構造体１と保護層９との長さが一致せずともよく、例えば、Ｘ方向において、保護層９が構造体１よりも短い長さであってもよい。
　（３）回路構成
　ここまで、高周波モジュール１００の構造について説明した。次に、このような高周波モジュール１００によって形成されている回路構成について説明する。図４は、高周波モジュール１００の等価回路図である。
　図４に示す通り、フィルタ素子２は、複数の直列腕共振子Ｓ１～Ｓ３と複数の並列腕共振子Ｐ１～Ｐ３とを有するラダー型フィルタＦである。
　直列腕共振子Ｓ１～Ｓ３は、入力端子Ｆｉｎと出力端子Ｆｏｕｔとの間に接続されており、入力端子Ｆｉｎから近い順に直列腕共振子Ｓ１、直列腕共振子Ｓ２、直列腕共振子Ｓ３が直列に接続されている。
　並列腕共振子Ｐ１～Ｐ３は、入力端子Ｆｉｎと出力端子Ｆｏｕｔとを結ぶ経路とグランドとの間に接続されている。詳細には、並列腕共振子Ｐ１は、入力端子Ｆｉｎと直列腕共振子Ｓ１とを結ぶ経路と、グランド端子２１で形成されるグランドとの間に接続される。並列腕共振子Ｐ２は、直列腕共振子Ｓ１と直列腕共振子Ｓ２とを結ぶ経路と、グランド端子２４で形成されるグランドとの間に接続される。並列腕共振子Ｐ３は、直列腕共振子Ｓ２と直列腕共振子Ｓ３とを結ぶ経路と、グランド端子２５で形成されるグランドとの間に接続される。つまり、並列腕共振子Ｐ１は並列腕共振子Ｐ２よりも入力端子Ｆｉｎに近い位置で接続されており、並列腕共振子Ｐ２は並列腕共振子Ｐ３よりも入力端子Ｆｉｎに近い位置で接続されている。
　なお、直列腕共振子Ｓ１～Ｓ３及び並列腕共振子Ｐ１～Ｐ３の接続関係は図４に限定されない。例えば、並列腕共振子Ｐ１は、直列腕共振子Ｓ１と直列腕共振子Ｓ２とを結ぶ経路と、グランド端子２１で形成されるグランドとの間に接続され、並列腕共振子Ｐ２は、直列腕共振子Ｓ２と直列腕共振子Ｓ３とを結ぶ経路と、グランド端子２４で形成されるグランドとの間に接続され、並列腕共振子Ｐ３は直列腕共振子Ｓ３と出力端子Ｆｏｕｔとを結ぶ経路と、グランド端子２５で形成されるグランドとの間に接続されてもよい。つまり、入力端子Ｆｉｎが直列腕共振子Ｓ１と接続されていてもよい。
　また、ラダー型フィルタＦには、スイッチ素子３とインピーダンス素子４とを含む複数のインピーダンス調整回路が接続されている。複数のインピーダンス調整回路は、インピーダンス調整回路Ｉ１、インピーダンス調整回路Ｉ２、インピーダンス調整回路Ｉ３を含む。
　複数のインピーダンス調整回路（Ｉ１～Ｉ３）は、並列腕共振子（Ｐ１～Ｐ３）に直列接続され、かつ、互いに並列接続された一対のインピーダンス素子４及びスイッチ素子３を有する。ここでは、インピーダンス素子４の一例としてコンデンサＣ（Ｃ１～Ｃ３）及びスイッチ素子３の一例としてスイッチＳＷ（ＳＷ１～ＳＷ３）を示している。具体的には、インピーダンス調整回路Ｉ１は、互いに並列接続された一対のコンデンサＣ１及びスイッチＳＷ１を含み、並列腕共振子Ｐ１に直列接続される。インピーダンス調整回路Ｉ２は、互いに並列接続された一対のコンデンサＣ２及びスイッチＳＷ２を含み、並列腕共振子Ｐ２に直列接続される。インピーダンス調整回路Ｉ３は、互いに並列接続された一対のコンデンサＣ３及びスイッチＳＷ３を含み、並列腕共振子Ｐ３に直列接続される。
　つまり、第１の実施形態では、コンデンサＣ及びスイッチＳＷが並列接続されたインピーダンス調整回路が、入力端子Ｆｉｎと出力端子Ｆｏｕｔとを結ぶ経路と、グランドとの間で並列腕共振子に直列接続され、具体的には、グランドと並列腕共振子との間で直列接続されている。なお、コンデンサＣ及びスイッチＳＷは、入力端子Ｆｉｎと出力端子Ｆｏｕｔとを結ぶ経路と、並列腕共振子との間に接続されていてもよい。ここで「接続されている」とは、直接接続されている状態と、間接的に接続されている状態とを含む。つまり、特段の断りがない限りは「接続されている」とは、間接的に接続されている状態も含む。
　コンデンサＣは、本実施形態では、並列腕共振子に直列接続されたインピーダンス素子４である。フィルタの通過帯域の周波数可変幅はコンデンサＣの定数に依存し、例えばコンデンサＣの定数が小さいほど周波数可変幅が広くなる。このため、コンデンサＣの定数は、フィルタに要求される周波数仕様に応じて、適宜決定され得る。また、コンデンサは、バリキャップ及びＤＴＣ（Ｄｉｇｉｔａｌ　Ｔｕｎａｂｌｅ　Ｃａｐａｃｉｔｏｒ）等の可変コンデンサであってもかまわない。これにより、周波数可変幅を細かく調整することが可能となる。
　スイッチＳＷは、一方の端子が並列腕共振子とコンデンサＣとの間に接続され、他方の端子がグランドに接続された、例えばＳＰＳＴ（Ｓｉｎｇｌｅ　Ｐｏｌｅ　Ｓｉｎｇｌｅ　Ｔｈｒｏｗ）型のスイッチ素子である。スイッチＳＷは、制御部（図示せず）からの制御信号によって導通（オン）及び非導通（オフ）が切り替えられることにより、並列腕共振子とコンデンサＣとの間と、グランドとを導通又は非導通とする。
　インダクタＬ１は、直列腕共振子Ｓ３と出力端子Ｆｏｕｔ間と、グランド端子２６で形成されるグランドとの間に接続される。但し、インダクタに限らず、例えば、コンデンサ、抵抗等であってもよい。
　以上のように構成された高周波モジュール１００は、スイッチＳＷの導通及び非導通の切り替えに応じて、通過帯域が可変するチューナブルフィルタを備えている。
　なお、グランド端子２１は、本開示における「第１グランド端子」に対応する。同様に、グランド端子２２は、本開示における「第２グランド端子」に、グランド端子２３は、本開示における「第３グランド端子」に、グランド端子２４は、本開示における「第４グランド端子」に対応する。並列腕共振子Ｐ１は、本開示における「第１の並列腕共振子」に対応する。並列腕共振子Ｐ２は、本開示における「第２の並列腕共振子」に対応する。
　インピーダンス調整回路Ｉ１は、本開示における「第１のインピーダンス調整回路」に対応し、インピーダンス調整回路Ｉ２は、本開示における「第２のインピーダンス調整回路」に対応する。
　（４）ビアのレイアウト
　高周波モジュール１００では、ビア１０同士の結合による特性の劣化を抑制するために、複数のビア１０が所定のレイアウトで配置されている。以下、該所定のレイアウトについて説明する。図５は、高周波モジュール１００のビア１０のレイアウト図である。詳細には、図２中のＡ－Ａ’線における断面図である。
　以下では、構造体１が有するビア１０のうち、配線層５と端子電極８とを接続するビア１０ａのレイアウトについて説明する。
　複数のビア１０ａは、ビア１１、１２ａ～ｃ、１３、１４、１５を含む。以下では、ビア１２ａ～ｃはビア１２と記載することもある。ビア１１は、入力端子２０ａとフィルタ素子２とを接続する。ビア１２ａは、スイッチ素子３及びインピーダンス素子４を持つインピーダンス調整回路とグランド端子２１とを接続している。ビア１３は配線層５に含まれるグランドパターンとグランド端子２２とを接続し、ビア１４は配線層５に含まれるグランドパターンとグランド端子２３とを接続している。ビア１５は配線層５と出力端子２０ｂとを接続している。なお、グランド端子２１～２８と接続されるビア１０ａをグランドビアと称することもある。
　ここでビア１１は、入力端子２０ａとフィルタ素子２とを直接接続せず、入力端子２０ａとフィルタ素子２とを接続する経路上に配置されてもよい。また、ビア１１を含む複数のビア１０ａにおいても同様であり、２点を直接接続する態様に限定されず、２点の経路上に配置される場合であってもよい。
　図４において、ビア１１は入力端子２０ａと入力端子Ｆｉｎとを結ぶ部分に相当する。ビア１２ａはインピーダンス調整回路Ｉ１とグランドとを結び、ビア１２ｂはインピーダンス調整回路Ｉ２とグランドとを結び、ビア１２ｃはインピーダンス調整回路Ｉ３とグランドとを結ぶ部分に相当する。図４には描かれていないが、ビア１３は、入力端子２０ａと入力端子Ｆｉｎとを結ぶ経路と、グランドとを結ぶ部分に相当し、ビア１４は、入力端子Ｆｉｎと出力端子２０ｂとを結ぶ経路とグランドとを結ぶ部分に相当する。ビア１５は、出力端子Ｆｏｕｔと出力端子２０ｂとを結ぶ部分に相当する。
　複数のビア１２は、インピーダンス調整回路Ｉ１とグランド端子２１とを接続するビア１２ａと、インピーダンス調整回路Ｉ２とグランド端子２４とを接続するビア１２ｂと、インピーダンス調整回路Ｉ３とグランド端子２５とを接続するビア１２ｃとを含む。
　更に、複数のビア１０ａは、ビア１６、ビア１７、ビア１８及びビア１９を含む。ビア１６はフィルタ素子２とインピーダンス素子としてのインダクタＬ１とを接続している。ビア１７はスイッチ素子３の電源端子と電源用の外部端子（或る端子電極８）とを接続する、電源用のビアである。ビア１８はスイッチ素子３の制御端子と制御用の外部端子（或る端子電極８）とを接続する、制御用のビアである。ビア１９は、１９ａと１９ｂとを含み、ビア１９ａは、配線層５に含まれるグランドパターンとグランド端子２７とを接続しており、ビア１９ｂは、配線層５に含まれるグランドパターンとグランド端子２８とを接続している。
　図５に示すように、高周波モジュール１００における複数のビア１０ｂは３行×４列で配置されている。図５における左上のビア１１が１行目の１列目に位置しているとすると、１行目には１列目から順に、ビア１０ａ（１１）、ビア１０ａ（１３）、ビア１０ａ（１２ｂ）が配置している。同様に、２行目には、ビア１０ａ（１４）、ビア１０ａ（１２ａ）、ビア１０ａ（１６）が配置され、３行目には、ビア１０ａ（１２ｃ）、ビア１０ａ（１７）、ビア１０ａ（１９ａ）が配置され、４行目には、ビア１０ａ（１８）、ビア１０ａ（１９ｂ）、ビア１０ａ（１５）が配置されている。
　ここで、ビア１１とビア１２ａとを包含する最小の矩形領域を矩形領域Ａとしたとき、ビア１３は矩形領域Ａに配置されている。つまり、矩形領域Ａは、ビア１１及びビア１２ａが内接する領域である。より詳細な定義をするならば、矩形領域Ａは、ビア１１の外縁とビア１２ａの外縁との全てを包括し得る矩形領域のうち最小の矩形領域であり、矩形領域の対角にビア１１とビア１２ａとが位置している。また、ビア１３の外縁は、矩形領域Ａに位置している。
　なお、矩形領域Ａは、ビア１１と１２ｂを包含する最小の矩形領域であってもよいし、ビア１１と１２ｃを包含する最小の矩形領域であってもよい。つまり、スイッチ素子３及びインピーダンス素子４を持つインピーダンス調整回路とグランド端子２１とを接続しているビア１２が複数存在する場合、何れのビア１２とビア１１とで矩形領域Ａを定めてもよいが、該矩形領域Ａにビア１３の少なくとも一部が位置している。
　また、ビア１１とビア１３とは、矩形領域Ａにおいて隣り合っている。言い換えるならば、ビア１１とビア１３との間には他のビアが位置していない。
　ビア１４も矩形領域Ａに位置している。正確には、ビア１４の外縁は矩形領域Ａに位置している。
　ビア１１と、ビア１２ａとの間の距離は、ビア１１と、ビア１２ｂとの間の距離よりも短い。詳細には、ビア１１と、インピーダンス調整回路Ｉ１とグランド端子２１とを接続するビア１２ａとの距離を距離Ｄ１とする。ビア１１と、インピーダンス調整回路Ｉ２とグランド端子２４とを接続するビア１２ｂとの距離を距離Ｄ２とする。ここで、より正確には、距離Ｄ１は、ビア１１の外縁とビア１２ａの外縁とを最短で結ぶ距離であり、距離Ｄ２は、ビア１１の外縁とビア１２ｂの外縁とを最短で結ぶ距離である。その場合、図５に示すように、距離Ｄ１は距離Ｄ２よりも短い。
　ビア１５とビア１１とは、スイッチ素子３を挟んで配置されている。更には、４行３列目に配置されているビア１５と１行１列目に配置されているビア１１とは、対角に配置されている。言い換えるならば、ビア１１とビア１５との距離は、ビア１２ａとビア１８との距離を除いてビア１１とビア１５以外のビア間の何れの距離よりも長い。
　なお、ビア１１は、本開示における「第１のビア」に対応する。同様に、ビア１２は、本開示における「第２のビア」に、ビア１３は、本開示における「第３のビア」に、ビア１４は、本開示における「第４のビア」に、ビア１５は、本開示における「第５のビア」に対応する。距離Ｄ１は、本開示における「第１距離」に対応し、距離Ｄ２は、本開示における「第２距離」に対応する。
　（５）効果
　第１の実施形態に係る高周波モジュール１００において、ビア１１とビア１２とを包含する最小の矩形領域Ａに、ビア１３が位置する。つまり、ビア１１とビア１３の距離は、ビア１１とビア１２の距離もよりも短い。そのため、ビア１１とビア１２との間における信号飛びを、ビア１３によって抑制することができる。つまり、ビア１１とビア１２との距離よりも、ビア１１とビア１３との距離の方が短いため、ビア１１とビア１２との信号飛びを抑制でき、特性劣化が生じにくい、という利点がある。
　詳細には、図４を参照して説明する。ビア１１は、入力端子２０ａとフィルタ素子２とを接続しており、ビア１２ａは、インピーダンス調整回路Ｉ１とグランド端子２１からなるグランドとを接続している。例えば入力信号である信号Ｅ１が、入力端子２０ａからフィルタの入力端子Ｆｉｎへ向かって流れる。その後、信号Ｅ１は、並列腕共振子Ｐ１と、コンデンサＣ１あるいはスイッチＳＷ１とを介して信号Ｅ２へと変換される。このとき、信号Ｅ１と信号Ｅ２とを比較すると、信号Ｅ１はフィルタをはじめとする素子に流れ込む前の信号であり、信号Ｅ２はフィルタをはじめとする素子に流れ込んだ後の信号である。このような中で、ビア１３は、変換前の信号或いは変換後の信号ではない信号が流れている。そこで、変換前の信号が流れるビア１１から、変換後の信号が流れるビア１２への距離よりも短い位置に、入力信号とは異なった電源や制御信号が流れる（或いはグランドビア）ビア１３を配置することで、変換前の信号と変換後の信号の干渉及び、信号飛びを抑制することができる。結果として、高周波モジュール１００の特性劣化が生じにくい。
　本開示においては、入力端子２０ａに接続されたビア１１と、インピーダンス調整回路とグランドとを接続するビア１２との結合による信号飛びが抑制可能である旨を説明してきた。ここで、仮に、入力端子２０ａに接続されたビア１１と、インピーダンス調整回路に接続されたビア１２とが結合してしまう場合を考える。
　第１の実施形態のようにインピーダンス調整回路が、スイッチＳＷの導通及び非導通の切り替えに応じて、通過帯域が可変するチューナブルフィルタである場合、ビア１１とビア１２との結合によって、フィルタの通過帯域を所望の通過帯域へ可変することが難しい。すなわち、フィルタの所望の特性を得ることができない。
　本開示は、このようなビア間の結合によって、不要な信号飛びが発生し、フィルタの特性が劣化してしまうことを抑制するために、インピーダンス調整回路に接続されるビアのレイアウトを工夫している。
　第１の実施形態に係る高周波モジュール１００において、ビア１３はグランド端子２２に接続されている。そのため、ビア間の信号飛びをより抑制することができる、という利点がある。言い換えるならば、ビア１１及びビア１２に対するビア１３によるシールド効果が高い。
　詳細には、変換前の信号が流れるビア１１と、変換後の信号が流れるビア１２との距離よりも短い位置に、グランドのビア１３を配置する。グランドのビア１３は、例えばビア１１からビア１３への信号飛びがあった場合でも、その信号はグランドへ短絡するため、ビア１３から他のビアへの信号飛びが生じ辛い。従って、変換前の信号が流れるビア１１から、変換後の信号が流れるビア１２への距離よりも短い位置に、グランドのビア１３を配置することで、よりシールド効果を高めることができる。なお、グランドのビアとは、複数のビア１０において、少なくとも一部がグランドに接続されている状態のビアを指す。
　第１の実施形態に係る高周波モジュール１００において、グランド端子２３に接続されているビア１４も矩形領域Ａに位置している。そのため、ビア１１及びビア１２に対するシールド効果をより高めることができる、という利点がある。
　詳細には、グランド特性を持ったビア１４を矩形領域Ａに更に配置する。つまり、ビア１１とビア１２との距離よりも短い距離で、ビア１１とビア１３及び、ビア１１とビア１４とが配置されている。そのため、ビア１１及びビア１２に対するシールド効果をより高めることができる。
　第１の実施形態に係る高周波モジュール１００において、Ｚ方向から平面視した際に、スイッチ素子３とフィルタ素子２とインピーダンス素子４とは少なくとも一部が重なる。この場合、レイアウト密度が高くなるため、信号飛びなどの特性劣化がより生じやすい。そのため、本実施形態を適用することで、特性劣化が生じにくいという効果をより得ることができる。
　第１の実施形態に係る高周波モジュール１００において、Ｚ方向において、インピーダンス素子４は、スイッチ素子３とフィルタ素子２との間に位置する。この場合も、レイアウト密度が高くなるため、特性劣化が生じにくいという本開示の効果をより得ることができる。
　第１の実施形態に係る高周波モジュール１００のインピーダンス調整回路において、インピーダンス素子及びスイッチ素子が並列接続されている。そのため、並列接続により、インピーダンス素子とグランドを接続するビアと、スイッチ素子３とグランドを接続するビアとの経路に分かれるため、ビア１１との結合の影響を抑制できるという効果を得ることができる。
　第１の実施形態に係る高周波モジュール１００において、ビア１１と、インピーダンス調整回路Ｉ１とグランド端子２１とを接続するビア１２ａとの距離Ｄ１は、ビア１１と、インピーダンス調整回路Ｉ２とグランド端子２４とを接続するビア１２ｂとの距離Ｄ２よりも短い。ビア１１とビア１２ａ間の信号飛びよりも、ビア１１とビア１２ｂ間の信号飛びの方が好ましくないため、距離Ｄ２が距離Ｄ１よりも長く、ビア１１とビア１２ｂ間の信号飛びを抑制することができる。
　ここで、ビア１１とビア１２ａ間の信号飛びよりも、ビア１１とビア１２ｂ間の信号飛びの方が好ましくない理由を述べてきたが、詳細に図４を参照して改めて説明する。信号Ｅ３は、インピーダンス調整回路Ｉ２とグランドとを流れる信号である。信号Ｅ２と信号Ｅ３とを比較した場合、信号Ｅ３は、コンデンサＣ２や、並列腕共振子Ｐ２に加えて、直列腕共振子Ｓ１も通過した後の信号になる。つまり、信号Ｅ１及び信号Ｅ２よりも信号Ｅ１及び信号Ｅ３との方が、信号の違いが大きい。そのため、ビア１１とビア１２ａ間の信号飛びよりも、ビア１１とビア１２ｂ間の信号飛びの方が好ましくなく、ビア１１とビア１２との距離Ｄ１は、ビア１１とビア１２ｂとの距離Ｄ２よりも短いほうがよい。
　ここまでは、入力端子２０ａに接続されたビア１１と、インピーダンス調整回路とグランドとを接続するビア１２との信号飛びを抑制する事例を紹介してきたが、入力端子２０ａと出力端子２０ｂ間の経路における信号飛びによってもフィルタ特性が劣化する。
　第１の実施形態に係る高周波モジュール１００において、Ｚ方向から平面視した際に、フィルタ素子２の出力端子Ｆｏｕｔに接続されるビア１５とビア１１とは、スイッチ素子３を挟んで配置されている。そのため、ビア１１とビア１５との信号飛びを抑制することができる。
　第１の実施形態に係る高周波モジュール１００において、Ｚ方向から平面視した際に、ビア１１とビア１５とは、構造体１において対角に配置されている。この場合、ビア１１とビア１５との距離は、ビア１１とビア１５以外のビアとの距離よりも遠いため、ビア１１とビア１５との信号飛びをより抑制することができる。
　第１の実施形態に係る高周波モジュール１００において、ビア１１とビア１３とは隣り合って配置されている。言い換えるならば、ビア１１とビア１３との間には他のビアが配置されていない。そのため、ビア１１からビア１３以外のビアへの信号飛びを、ビア１１からの距離が最も近いビア１３によって抑制することができる、という利点がある。
　なお、ここまで入力端子２０ａに接続されたビア１１に着目し、例えば、ビア１１とビア１２ａとの信号飛びが抑制できる旨を説明してきたが、出力端子２０ｂに接続されたビア１５においても同じ思想であり、例えば、ビア１９がビア１５と隣り合って配置されることにより、ビア１５とビア１２ｃとの信号飛びを防ぐことができる。
　ビア１５とビア１２ｃとの信号飛びについて、具体的には、図４及び図５を用いて説明する。図４において、ビア１５は、入力端子Ｆｉｎと出力端子２０ｂとを結ぶ部分に相当する。ビア１２ｃは、インピーダンス調整回路Ｉ３とグランドとを結ぶ部分に相当する。図４には描かれていないが、ビア１９は、出力端子２０ｂと出力端子Ｆｏｕｔとを結ぶ経路と、グランドとを結ぶ部分に相当する。
　ここで、ビア１５とビア１２ｃとの信号飛びを抑制するためには、図５に示すように、ビア１５とビア１２ｃとを包含する最小の矩形領域に、ビア１９が位置すればよい。そのため、ビア１５とビア１２ｃとの間における信号飛びを、ビア１９によって抑制することができる。つまり、ビア１５とビア１２ｃとの距離よりも、ビア１５とビア１９との距離の方が短いため、信号飛びを抑制でき、特性劣化が生じにくい、という利点がある。
　（６）第１の実施形態の変形例
　以下、第１の実施形態に係る高周波モジュール１００の変形例について説明する。
　（６．１）変形例１
　図６は、変形例１に係る高周波モジュール２００の等価回路図である。第１の実施形態に係る高周波モジュール１００では、図４に示すように、インピーダンス調整回路Ｉ１において、コンデンサＣ１と、スイッチＳＷ１とが互いに並列接続されているが、図６に示すように、コンデンサＣ１と、スイッチＳＷ１とが直列接続されていてもよい。つまり、スイッチ素子３とインピーダンス素子４とを含むインピーダンス調整回路において、スイッチ素子３とインピーダンス素子４とは直列接続されていてもよい。
　変形例１に係る高周波モジュール１００ａは、スイッチ素子３とインピーダンス素子４との接続関係を除いては、第１の実施形態の高周波モジュール１００と同様に構成されている。そのため、ビアのレイアウトに関して第１の実施形態に係る高周波モジュール１００と同様であり、具体的には、ビア１１とビア１２とを包含する最小の矩形領域Ａに、ビア１３が位置するので、ビア１１とビア１２との間における信号飛びを、ビア１３によって抑制することができる。従って、信号飛びを抑制でき、特性劣化が生じにくい、という利点がある。
　また、コンデンサＣ１（インピーダンス素子４）と、スイッチＳＷ１（スイッチ素子３）とを直列接続することで、インピーダンス調整回路Ｉ１とグランド端子２１とを接続する経路（ビア１２ａ）が１つになるため、信号飛びを抑制するためのレイアウト自由度が向上する、という利点がある。
　（６．２）変形例２
　図７は、変形例２に係る高周波モジュール１００ｂの断面図である。第１の実施形態に係る高周波モジュール１００では、図２に示すように、Ｚ方向から平面視した際に、フィルタ素子２と、インピーダンス素子４と、スイッチ素子３とが重なっているが、図７に示すように、フィルタ素子２と、インピーダンス素子４と、スイッチ素子３とが重なっていなくてもよい。
　変形例２に係る高周波モジュール１００ｂは、構造体１における、フィルタ素子２と、スイッチ素子３と、インピーダンス素子４との位置関係を除いては、第１の実施形態の高周波モジュール１００と同様に構成されている。そのため、ビアのレイアウトに関して第１の実施形態に係る高周波モジュール１００と同様であり、信号飛びを抑制でき、特性劣化が生じにくい、という利点がある。
　また、配線層５におけるインピーダンス素子４の配置場所に制約がないため、設計自由度が上がるという利点がある。
　なお、フィルタ素子２と、スイッチ素子３と、インピーダンス素子４との位置関係は、これに限定されず、平面視した際にフィルタ素子２と、スイッチ素子３と、インピーダンス素子４とがすべて重ならなくてもよいし、一部だけ重なる配置方法であってもよい。
　（６．３）変形例３
　図８は、変形例３に係る高周波モジュール１００ｃのビアのレイアウト図である。第１の実施形態に係る高周波モジュール１００では、図５に示すように、ビアのレイアウトにおいて、ビア１１とビア１２ａがスイッチ素子３を介さずに配置されていたが、図８に示すように、ビア１１とビア１２ａがスイッチ素子３を挟んで配置されていてもよい。
　高周波モジュール１００ｃにおける複数のビア１０ｂは４行×３列で配置されている。図８における左上のビア１１が１行目の１列目に位置しているとすると、１行目には１列目から順に、ビア１１、ビア１３、ビア１２ｂ（１２）が配置している。同様に、２行目には、ビア１４、ビア１７、ビア１５が配置され、３行目には、ビア１５、ビア１２ａ（１２）、ビア１５が配置され、４行目には、ビア１２ｃ（１２）、ビア１２ｃ（１２）、ビア１９が配置されている。
　高周波モジュール１００ｃは、第１の実施形態に係る高周波モジュール１００と同様に、ビア１１とビア１２ａとを包含する最小の矩形領域を矩形領域Ａとしたとき、ビア１３は矩形領域Ａに配置されている。そのため、信号飛びを抑制でき、特性劣化が生じにくい、という利点がある。更には、ビア１１とビア１２ａとがスイッチ素子３を挟んで配置されている。より詳細には、図８においてＸ方向にビア１１、スイッチ素子３、ビア１２ａがこの順に並んでいる。そのため、第１の実施形態に係る高周波モジュール１００と比較した場合、第１にビア１１と、ビア１２ａとの距離が長く、第２にビア１１、と、ビア１２ａとの間にスイッチ素子３が位置しているため高いアイソレーションを確保することができ、結果として、ビア１１とビア１２ａとの信号飛びを更に抑制できる、という利点がある。
　（７）第２の実施形態
　図９は、第２の実施形態に係る高周波モジュール２００の等価回路図である。第１の実施形態に係る高周波モジュール１００では、図４に示すように、インピーダンス調整回路が、入力端子Ｆｉｎと出力端子Ｆｏｕｔとを結ぶ経路と、グランドとの間で並列腕共振子に直列接続されていたが、図９に示すように、入出力端子２０（２０ａ）とフィルタ素子Ｆ１及びフィルタ素子Ｆ２との間に、インピーダンス調整回路が接続されてもよい。つまり、インピーダンス調整回路がマッチング回路の場合であってもよい。
　高周波モジュール２００ではインピーダンス調整回路の接続位置を除いては、第１の実施形態の高周波モジュール１００と同様に構成されている。そのため、ビアのレイアウトに関して第１の実施形態に係る高周波モジュール１００と同様であり、信号飛びを抑制でき、特性劣化が生じにくい、という利点がある。
　（８）第２の実施形態の変形例
　以下、第２の実施形態に係る高周波モジュール２００の変形例について説明する。
　（８．１）変形例４
　図１０は、変形例４に係る高周波モジュール２００ａの等価回路図である。実施形態２に係る高周波モジュール２００では、図１０に示すように、インピーダンス調整回路Ｉ１において、コンデンサＣ１と、スイッチＳＷ１とが互いに並列接続されているが、図１１に示すように、コンデンサＣ１と、スイッチＳＷ１とが直列接続されていてもよい。つまり、スイッチ素子３とインピーダンス素子４とを含むインピーダンス調整回路において、スイッチ素子３とインピーダンス素子４とは直列接続されていてもよい。
　変形例４に係る高周波モジュール２００ａは、スイッチ素子３とインピーダンス素子４との接続関係を除いては、第２の実施形態の高周波モジュール２００と同様に構成されている。そのため、ビアのレイアウトに関して第２の実施形態と同様であり、信号飛びを抑制でき、特性劣化が生じにくい、という利点を同様に得ることができる。
　また、コンデンサＣ１（インピーダンス素子４）と、スイッチＳＷ１（スイッチ素子３）とを直列接続することで、インピーダンス調整回路Ｉ１とグランド端子２１とを接続する経路（ビア１２ａ）が１つになるため、信号飛びを抑制するためのレイアウト自由度が向上する、という利点がある。
　ここで、仮に、入力端子２０ａに接続されたビア１１と、インピーダンス調整回路に接続されたビア１２とが結合してしまう場合を考える。第２の実施形態のようにインピーダンス調整回路が、マッチング回路であるとき、ビア１１とビア１２との結合によって、所望のマッチングがとり辛い。すなわち、フィルタの所望の特性が得られず、高周波モジュールにおいて所望の特性が得られない。
　本開示は、このようなビア間の結合によって、不要な信号飛びが発生し、フィルタの特性が劣化してしまうことを抑制するために、インピーダンス調整回路に接続されるビアのレイアウトを工夫している。
　（９）第３の実施形態
　図１１は、第３の実施形態に係る高周波モジュール３００のビアのレイアウト図である。第３の実施形態に係る高周波モジュール３００では、ビアのレイアウトを除いては、第１の実施形態の高周波モジュール１００と同様に構成されている。
　図１１に示すように、高周波モジュール３００における複数のビア１０ｂはスイッチ素子３を囲うように配置されている。図１１における左から（Ｙ軸負側）順に１列目～３列目とすると、１列目にはビア１１、２列目にはビア１３、１列目にはビア１２ｂ（１２）が配置されている。そして、各列において、図１２における上から（Ｘ軸負側）順に１列目は、ビア１１、ビア１８、ビア１２ａ、ビア１３、ビア１２ｃ、ビア１９ｃが配置されている。２列目は、ビア１３、ビア１７がこの順番で配置され、３列目は、ビア１２ｂ、ビア１９ａ、ビア１６ｂ、ビア１９ｂ、ビア１５、がこの順番で配置されている。
　ビア１１とビア１２ａ（１２）とを包含する最小の矩形領域を矩形領域Ａとしたとき、ビア１８が矩形領域Ａに配置されている。そのため、ビア１１とビア１２との間における信号飛びを、ビア１８によって抑制することができる。より詳細には、ビア１１とビア１２との距離よりも、ビア１１とビア１８との距離の方が短いため、信号飛びを抑制でき、特性劣化が生じにくい、という利点がある。
　ここで、ビア１８はスイッチ素子３の制御端子と制御用の外部端子とを接続する制御信号を導電するビアである。この場合においても、ビア１１やビア１２における入出力信号とは異なった信号を導通するビア１８がビア１１とビア１２との間に配置されているため、ビア１１とビア１２との間における信号飛びを抑制できる。なお、制御信号を導電するビアに限定されず、電源用のビアであってもよい。
　また、複数のビア１０の形状は、Ｚ方向に延びる円筒型であってもよい。言い換えるならば、図１１に示すように、Ｚ方向から構造体１を断面視した際に、ビアの断面形状が円形であってもよい。この場合、矩形状のビアと比較した場合、複数のビア１０同士の対向する部分が少なくなるため、ビア間の信号飛びを抑制することができる。
　図１２は、高周波モジュール３００の等価回路図である。第１の実施形態に係る高周波モジュール１００では、図４に示すように、回路構成においてインピーダンス調整回路におけるインピーダンス素子４がコンデンサであったが、図１２に示すように、インピーダンス調整回路におけるインピーダンス素子４がインダクタであってもよい。
　インピーダンス調整回路Ｉ１は、互いに並列接続された一対のインダクタＬ１及びスイッチＳＷ１を含み、並列腕共振子Ｐ１に直列接続される。インピーダンス調整回路Ｉ２は、互いに並列接続された一対のインダクタＬ２及びスイッチＳＷ２を含み、並列腕共振子Ｐ２に直列接続される。インピーダンス調整回路Ｉ３は、互いに並列接続された一対のインダクタＬ３及びスイッチＳＷ３を含み、並列腕共振子Ｐ３に直列接続される。
　つまり、実施形態３では、インダクタＬ及びスイッチＳＷが並列接続されたインピーダンス調整回路が、入力端子Ｆｉｎと出力端子Ｆｏｕｔとを結ぶ経路と、グランドとの間で並列腕共振子に直列接続され、具体的には、グランドと並列腕共振子との間で直列接続されている。なお、インダクタＬ及びスイッチＳＷは、入力端子Ｆｉｎと出力端子Ｆｏｕｔとを結ぶ経路と、並列腕共振子との間に接続されていてもよい。
　（１０）第４の実施形態
　図１３は、第４の実施形態に係る高周波モジュール１００ｄの断面図である。第４の実施形態に係る高周波モジュール１００ｄは、フィルタ素子２およびスイッチ素子３の配置を除いては、変形例２に係る高周波モジュール１００ｂと同様に構成されている。
　図１３に示す高周波モジュール１００ｄにおいては、フィルタ素子２の配置と、スイッチ素子３の配置とが入れ替わっている。すなわち、フィルタ素子２は、構造体１に内蔵され、スイッチ素子３は、第１主面１ａ上にはんだバンプ７を介して配置されている。
　第４の実施形態に係る高周波モジュール１００ｄは、ビアのレイアウトに関して第１の実施形態に係る高周波モジュール１００と同様であるため、信号飛びを抑制でき、特性劣化が生じにくい、という効果を得ることができる利点がある。
　また、フィルタ素子２とスイッチ素子３との配置場所に制約がないため、設計自由度が上がるという利点がある。なお、フィルタ素子２およびスイッチ素子３の両方が構造体１に内蔵されてもよいし、あるいは、フィルタ素子２およびスイッチ素子３の両方が第１主面１ａ上に配置されてもよい。
　（１１）第５の実施形態
　図１４は、第５の実施形態に係る高周波モジュール１００ｅの断面図である。第５の実施形態に係る高周波モジュール１００ｅは、Ｓｉ基板３０を備える点を除いては、変形例２に係る高周波モジュール１００ｂと同様に構成されている。
　図１４に示す高周波モジュール１００ｅにおいては、配線層５のＺ軸の正方向側にＳｉ基板３０が配置されている。以下では、Ｓｉ基板３０と構造体１とをまとめて構造体３１と称する。すなわち、スイッチ素子３は、構造体３１に内蔵されている。
　第５の実施形態に係る高周波モジュール１００ｅは、ビアのレイアウトに関して第１の実施形態に係る高周波モジュール１００と同様であるため、信号飛びを抑制でき、特性劣化が生じにくい、という効果を得ることができる利点がある。
　また、第５の実施の形態に係る高周波モジュール１００ｅでは、Ｓｉ基板３０を備えることにより、配線層５を保護しつつ、研削などによる保護層としてのシリコン基板厚みの調整を容易にすることができる利点がある。
　（１２）第５の実施形態の変形例
　以下、第５の実施形態に係る高周波モジュール１００ｅの変形例について説明する。
　（１２．１）変形例５
　図１５は、変形例５に係る高周波モジュール１００ｆの断面図である。変形例５に係る高周波モジュール１００ｆは、Ｓｉ基板３０Ａと配線層５との間にビア１０ｃを備える点と、スイッチ素子３およびビア１０ｂが配線層５のＺ軸の正方向側に配置されている点と、構造体１がＳｉ基板３０Ｂに代えられている点を除いては、第５の実施の形態に係る高周波モジュール１００ｅと同様に構成されている。
　ビア１０ｃは、Ｓｉ基板３０Ａと配線層５との間に配置される。Ｓｉ基板３０Ａは、ビア１０ｃを介して配線層５と電気的に接続される。また、ビア１０ｃが配置されることにより、Ｓｉ基板３０Ａと配線層５との間に空間が生じる。スイッチ素子３は、Ｓｉ基板３０Ａと配線層５との間の空間に配置される。
　変形例５に係る高周波モジュール１００ｆは、ビアのレイアウトに関して第１の実施形態に係る高周波モジュール１００と同様であるため、信号飛びを抑制でき、特性劣化が生じにくい、という効果を得ることができる利点がある。
　また、第５の実施の形態に係る高周波モジュール１００ｆでは、Ｓｉ基板３０Ａと配線層５との間にビア１０ｃを備えることにより、配線層５とＳｉ基板３０Ａとの間にスイッチ素子３を配置することができる利点がある。第５の実施の形態に係る高周波モジュール１００ｆでは、スイッチ素子３およびビア１０ｂが配線層５のＺ軸の正方向側に配置されていることにより、構造体１と配線層５と形成した後に、スイッチ素子３を搭載することができる利点がある。また、第５の実施の形態に係る高周波モジュール１００ｆでは、構造体１がＳｉ基板３０ＡおよびＳｉ基板３０Ｂから構成されることにより、高周波モジュール１００ｆの製造を半導体プロセスにより完結することができる、という利点がある。
　（１３）第６の実施形態
　図１６は、第６の実施形態に係る高周波モジュール１００ｇの断面図である。第６の実施形態に係る高周波モジュール１００ｇは、カバー部４０および該カバー部４０を支持する支持部４１を備える点を除いては、変形例２に係る高周波モジュール１００ｂと同様に構成されている。
　図１６に示す高周波モジュール１００ｇは、フィルタ素子２を覆う、例えばＳｉ基板などのカバー部４０を備える。支持部４１は、カバー部４０と配線層５との間に配置され、カバー部４０を支持する。支持部４１は、Ｙ方向に延伸する壁形状を有していてもよいし、Ｚ方向に延伸する柱形状を有していてもよい。
　第６の実施形態に係る高周波モジュール１００ｇは、ビアのレイアウトに関して第１の実施形態に係る高周波モジュール１００と同様であるため、信号飛びを抑制でき、特性劣化が生じにくい、という効果を得ることができる利点がある。
　また、第６の実施の形態に係る高周波モジュール１００ｇでは、フィルタ素子２がカバー部４０によって覆われていることで、高周波モジュール１００ｇの強度が向上させることができる利点がある。
　（１４）第７の実施形態
　図１７は、第７の実施形態に係る高周波モジュール１００ｈの等価回路図である。第１の実施形態に係る高周波モジュール１００は、入力端子Ｆｉｎと出力端子Ｆｏｕｔとを結ぶ経路とグランドとの間に接続されている並列腕共振子Ｐ１～Ｐ３を備える。図１７に示す高周波モジュール１００ｈは、さらに並列腕共振子Ｐ４，Ｐ５を備える。並列腕共振子Ｐ４は、直列腕共振子Ｓ２と直列腕共振子Ｓ３とを結ぶ経路と、グランドとの間に接続されている。並列腕共振子Ｐ５は、出力端子２０ｂと出力端子Ｆｏｕｔとを結ぶ経路と、グランドとの間に接続されている。
　第７の実施形態において、ビア１３は、並列腕共振子Ｐ４とグランドとを結ぶ部分、または、並列腕共振子Ｐ５とグランドとを結ぶ部分に相当する。第７の実施形態に係る高周波モジュール１００ｈは、ビア１３の位置を除いては、第１の実施形態の高周波モジュール１００と同様に構成されている。そのため、ビアのレイアウトに関して第１の実施形態に係る高周波モジュール１００と同様であり、具体的には、ビア１１とビア１２とを包含する最小の矩形領域Ａに、ビア１３が位置するので、ビア１１とビア１２との間における信号飛びを、ビア１３によって抑制することができる。したがって、信号飛びを抑制でき、特性劣化が生じにくい、という効果を得ることができる利点がある。
　また、第７の実施の形態に係る高周波モジュール１００ｈでは、ビア１３が並列腕共振子Ｐ４とグランドとを結ぶ部分、または、並列腕共振子Ｐ５とグランドとを結ぶ部分に相当する。詳細には、変換前の信号が流れるビア１１から、変換後の信号が流れるビア１２までの距離よりも短い距離にグランドのビア１３が配置される。グランドのビア１３は、例えばビア１１からビア１３への信号飛びがあった場合でも、その信号はグランドへ短絡する。そのため、第７の実施の形態に係る高周波モジュール１００ｈでは、インピーダンス素子であるコンデンサＣ１を介さず最短距離でグランドへ短絡することが可能になり、ビア１３から他のビアへの信号飛びが生じ辛い、という利点がある。したがって、よりシールド効果を高めることができる。
　（１５）その他の変形例
　以上、本発明の実施形態に係る高周波モジュールについて、実施形態及びその変形例を挙げて説明したが、本発明は、上記実施形態及びその変形例に限定されるものではない。上記実施形態及び変形例における任意の構成要素を組み合わせて実現される別の実施形態や、上記実施形態及びその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る高周波モジュールを内蔵した各種部品も本発明に含まれる。
　例えば、第１の実施形態において、ビア１３はグランド端子２２を含むグランド端子２１～２８に接続されていなくてもかまわない。例えばスイッチ素子３の制御する制御端子に接続されていてもよい。
　例えば、第１の実施形態において、ビア１４は矩形領域Ａの外に位置していてもよい。
　例えば、第１の実施形態において、インピーダンス素子４は、スイッチ素子３とフィルタ素子２との間に位置しなくてもよい。例として、回路基板７０の内部にインピーダンス素子４を含む形態であってもかまわない。
　例えば、第１の実施形態においてビア１１と、インピーダンス調整回路Ｉ１とグランド端子２１とを接続するビア１２ａとの距離Ｄ１は、ビア１１と、インピーダンス調整回路Ｉ２とグランド端子２４とを接続するビア１２ｂとの距離Ｄ２と等しいか、あるいは長くても構わない。
　例えば、第１の実施形態において、ビア１１とビア１５とは、構造体１において、対角に配置されていなくてもよい。
　例えば、第１の実施形態において、ビア１１とビア１３とは、隣り合わなくてもかまわない。
　例えば、第１の実施形態において、インピーダンス素子４は、コンデンサでなく、インダクタなどの整合素子でもかまわない。
　例えば、第１の実施形態において、フィルタ素子２は、弾性波装置でなく、ＬＣフィルタなどのフィルタでも構わない。
　例えば、第３の実施形態において、ビア１１とビア１２との間にビア１３がなくても構わない。
　１　構造体、１ａ　第１主面、１ｂ　第２主面、２　フィルタ素子、３　スイッチ素子、４　インピーダンス素子、５　配線層、７　はんだバンプ、８　端子電極、９　保護層、１０～１９　ビア、２０，２０ａ，２０ｂ　入出力端子、２１～２８　グランド端子、３０　Ｓｉ基板、４０　カバー部、４１　支持部、７０　回路基板、８０　電極、１００　高周波モジュール、Ａ　矩形領域、Ｃ　コンデンサ、Ｄ１　第１距離、Ｄ２　第２距離、Ｅ１～Ｅ３　信号、Ｆ　ラダー型フィルタ、Ｆ１　フィルタ素子、Ｆｉｎ　入力端子、Ｌ　インダクタ、Ｐ１～Ｐ５　並列腕共振子、Ｓ１～Ｓ３　直列腕共振子、ＳＷ，ＳＷ１～ＳＷ３　スイッチ。

Claims (20)

  1. 　対向する第１主面及び第２主面を有する構造体と、
    　前記構造体の前記第１主面の上に配置されているフィルタ素子と、
    　前記構造体に内蔵されているスイッチ素子と、
    　前記構造体に内蔵されており、前記スイッチ素子及び前記フィルタ素子に接続されているインピーダンス素子とを備え、
    　前記第１主面の法線方向から平面視したとき、前記スイッチ素子と前記フィルタ素子とは少なくとも一部が重なり、
    　前記構造体における前記第２主面には入出力端子と第１グランド端子が配置され、
    　前記構造体は、前記法線方向に配置された複数のビアを有し、
    　前記複数のビアは、第１のビアと、第２のビアと、第３のビアとを含み、
    　前記第１のビアが、前記入出力端子と前記フィルタ素子とを接続し、
    　前記第２のビアが、前記スイッチ素子及び前記インピーダンス素子を持つインピーダンス調整回路と前記第１グランド端子とを接続し、
    　前記平面視したとき、前記第１のビアと前記第２のビアとを包含する最小の矩形領域に、前記第３のビアが位置する、高周波モジュール。
  2. 　前記平面視したとき、前記第１のビアと前記第３のビアの距離は、前記第１のビアと前記第２のビアの距離もよりも短い、請求項１に記載の高周波モジュール。
  3. 　前記第３のビアは第２グランド端子に接続されている、請求項１又は２に記載の高周波モジュール。
  4. 　前記複数のビアは、第３グランド端子に接続されている第４のビアを含み、
    　前記平面視したとき、前記第４のビアは、前記矩形領域に位置している、請求項１～３の何れか１項に記載の高周波モジュール。
  5. 　前記平面視したとき、前記スイッチ素子と前記フィルタ素子と前記インピーダンス素子とは少なくとも一部が重なる、請求項１～４の何れか１項に記載の高周波モジュール。
  6. 　前記法線方向において、前記インピーダンス素子は、前記スイッチ素子と前記フィルタ素子との間に位置する、請求項１～５の何れか１項に記載の高周波モジュール。
  7. 　前記インピーダンス調整回路において、前記インピーダンス素子及び前記スイッチ素子が並列接続されている、請求項１～６の何れか１項に記載の高周波モジュール。
  8. 　前記インピーダンス調整回路において、前記インピーダンス素子及び前記スイッチ素子が直列接続されている、請求項１～７の何れか１項に記載の高周波モジュール。
  9. 　前記平面視したとき、前記第１のビアと前記第２のビアとは、前記スイッチ素子を挟んで配置されている、請求項１～８の何れか１項に記載の高周波モジュール。
  10. 　前記フィルタ素子は、複数の直列腕共振子と複数の並列腕共振子とを有するラダー型フィルタであり、
    　前記複数の並列腕共振子は、第１の並列腕共振子と第２の並列腕共振子とを含み、
    　前記第１の並列腕共振子は、前記第２の並列腕共振子よりも前記入出力端子に近く接続されており、
    　前記高周波モジュールは、前記ラダー型フィルタに接続される複数の前記インピーダンス調整回路を含み、
    　前記複数のインピーダンス調整回路は、第１のインピーダンス調整回路と第２のインピーダンス調整回路とを含み、
    　前記第１のインピーダンス調整回路は前記第１の並列腕共振子に接続され、前記第２のインピーダンス調整回路は前記第２の並列腕共振子に接続されており、
    　前記第１のビアと、前記第１のインピーダンス調整回路と前記第１グランド端子とを接続する前記第２のビアとの第１距離は、
    　前記第１のビアと、前記第２のインピーダンス調整回路と第４グランド端子とを接続する前記第２のビアとの第２距離よりも短い、請求項１～９の何れか１項に記載の高周波モジュール。
  11. 　前記入出力端子は、前記フィルタ素子の入力端子に接続されており、
    　前記複数のビアは、前記フィルタ素子の出力端子に接続される第５のビアを含み、
    　前記平面視したとき、前記第１のビアと前記第５のビアとは、前記スイッチ素子を挟んで配置されている、請求項１～１０の何れか１項に記載の高周波モジュール。
  12. 　前記平面視したとき、前記第１のビアと前記第５のビアとは、前記構造体において対角に配置されている、請求項１１に記載の高周波モジュール。
  13. 　前記入出力端子と前記フィルタ素子との間に、前記インピーダンス調整回路が接続されている、請求項１～１２の何れか１項に記載の高周波モジュール。
  14. 　前記第１のビアと前記第３のビアが隣り合う、請求項１～１３の何れか１項に記載の高周波モジュール。
  15. 　前記インピーダンス素子はコンデンサまたはインダクタを含む、請求項１～１４の何れか１項に記載の高周波モジュール。
  16. 　前記フィルタ素子は、弾性波装置である、請求項１～１５の何れか１項に記載の高周波モジュール。
  17. 　前記第１のビアと前記第２のビアとの間に前記第３のビアがある、請求項１～１６の何れか１項に記載の高周波モジュール。
  18. 　前記ビアの形状は前記法線方向に延びる直方体型である、請求項１～１７の何れか１項に記載の高周波モジュール。
  19. 　前記ビアの形状は前記法線方向に延びる円筒型である、請求項１～１７の何れか１項に記載の高周波モジュール。
  20. 　対向する第１主面及び第２主面を有する構造体と、
    　前記構造体に内蔵されているフィルタ素子と、
    　前記構造体の前記第１主面の上に配置されているスイッチ素子と、
    　前記構造体に内蔵されており、前記スイッチ素子及び前記フィルタ素子に接続されているインピーダンス素子とを備え、
    　前記第１主面の法線方向から平面視したとき、前記スイッチ素子と前記フィルタ素子とは少なくとも一部が重なり、
    　前記構造体における前記第２主面には入出力端子と第１グランド端子が配置され、
    　前記構造体は、前記法線方向に配置された複数のビアを有し、
    　前記複数のビアは、第１のビアと、第２のビアと、第３のビアとを含み、
    　前記第１のビアが、前記入出力端子と前記フィルタ素子とを接続し、
    　前記第２のビアが、前記スイッチ素子及び前記インピーダンス素子を持つインピーダンス調整回路と前記第１グランド端子とを接続し、
    　前記平面視したとき、前記第１のビアと前記第２のビアとを包含する最小の矩形領域に、前記第３のビアが位置する、高周波モジュール。
PCT/JP2021/027710 2020-08-24 2021-07-27 高周波モジュール WO2022044655A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/113,636 US20230199943A1 (en) 2020-08-24 2023-02-24 Radio-frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-140572 2020-08-24
JP2020140572A JP2023169441A (ja) 2020-08-24 2020-08-24 高周波モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/113,636 Continuation US20230199943A1 (en) 2020-08-24 2023-02-24 Radio-frequency module

Publications (1)

Publication Number Publication Date
WO2022044655A1 true WO2022044655A1 (ja) 2022-03-03

Family

ID=80353101

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/027710 WO2022044655A1 (ja) 2020-08-24 2021-07-27 高周波モジュール

Country Status (3)

Country Link
US (1) US20230199943A1 (ja)
JP (1) JP2023169441A (ja)
WO (1) WO2022044655A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140863A (ja) * 2004-11-15 2006-06-01 Tdk Corp 高周波モジュール
WO2006070616A1 (ja) * 2004-12-28 2006-07-06 Murata Manufacturing Co., Ltd. 平衡－不平衡型フィルタモジュールおよび通信装置
JP2009252919A (ja) * 2008-04-04 2009-10-29 Nec Corp プリント配線基板
WO2018123698A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュールおよび通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140863A (ja) * 2004-11-15 2006-06-01 Tdk Corp 高周波モジュール
WO2006070616A1 (ja) * 2004-12-28 2006-07-06 Murata Manufacturing Co., Ltd. 平衡－不平衡型フィルタモジュールおよび通信装置
JP2009252919A (ja) * 2008-04-04 2009-10-29 Nec Corp プリント配線基板
WO2018123698A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュールおよび通信装置

Also Published As

Publication number Publication date
JP2023169441A (ja) 2023-11-30
US20230199943A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
CN110392926B (zh) 高频模块
JP5152409B2 (ja) 高周波スイッチモジュール
CN112470407B (zh) 高频模块以及通信装置
US8405472B2 (en) Elastic wave filter device
US11825603B2 (en) High-frequency module
WO2014050219A1 (ja) 弾性波フィルタ装置及びデュプレクサ
JP4946219B2 (ja) 可変インダクタ及びこれを用いた半導体装置
WO2020179504A1 (ja) 高周波モジュール及び通信装置
KR20130079196A (ko) 회로 기판
US10340883B2 (en) High-frequency module
KR20210024028A (ko) 회로 모듈 및 통신 장치
WO2020071020A1 (ja) 高周波モジュールおよび通信装置
US20230170862A1 (en) Radio-frequency module and communication device
WO2022044655A1 (ja) 高周波モジュール
CN111697984B (zh) 开关电路、高频模块以及通信装置
US20230319984A1 (en) Radio-frequency module and communication device
WO2022209757A1 (ja) 高周波モジュールおよび通信装置
JP4170184B2 (ja) 半導体回路装置
WO2022209726A1 (ja) 高周波モジュールおよび通信装置
WO2022123823A1 (ja) ハイブリッドフィルタ、マルチプレクサ、高周波モジュールおよび通信装置
WO2022209727A1 (ja) 高周波モジュールおよび通信装置
WO2022202328A1 (ja) 高周波モジュールおよび通信装置
US11362634B2 (en) Filter module and high frequency module
JP4398201B2 (ja) 複合高周波部品
WO2021049399A1 (ja) 電子部品モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21861083

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21861083

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP