CN111697984B - 开关电路、高频模块以及通信装置 - Google Patents

开关电路、高频模块以及通信装置 Download PDF

Info

Publication number
CN111697984B
CN111697984B CN202010155118.7A CN202010155118A CN111697984B CN 111697984 B CN111697984 B CN 111697984B CN 202010155118 A CN202010155118 A CN 202010155118A CN 111697984 B CN111697984 B CN 111697984B
Authority
CN
China
Prior art keywords
switch
terminal
series
electrode
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010155118.7A
Other languages
English (en)
Other versions
CN111697984A (zh
Inventor
宫崎雄太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111697984A publication Critical patent/CN111697984A/zh
Application granted granted Critical
Publication of CN111697984B publication Critical patent/CN111697984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H04B1/1615—Switching on; Switching off, e.g. remotely
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/163—Special arrangements for the reduction of the damping of resonant circuits of receivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Transceivers (AREA)

Abstract

本发明提供一种能够通过接地端子的公共化来谋求开关电路的小型化并且能够抑制由接地电位的变动造成的隔离度特性的劣化的开关电路。开关电路(300)具备：第一串联开关(321)以及第二串联开关(322)，串联地配置在连结第一端子(311)以及第二端子(312)的路径上；第三串联开关(323)以及第四串联开关(324)，串联地配置在连结第一端子以及第三端子(313)的路径上；第一并联开关(331)，与公共接地端子(315)和第一串联开关与第二串联开关之间的第一节点(341)连接；以及第二并联开关(332)，与公共接地端子和第三串联开关与第四串联开关之间的第二节点(342)连接。

Description

开关电路、高频模块以及通信装置
技术领域
本发明涉及开关电路和具备该开关电路的高频模块以及通信装置。
背景技术
在便携式电话等移动通信设备中，伴随着多频段化的发展，采用了对多个高频滤波器进行切换的开关电路。
在专利文献1公开了对四个端子间(RF1-RF4)的连接进行切换的高频功率开关。该高频功率开关是能够在使端子RF1与端子RF2以及端子RF4中的一者导通的同时使端子RF3与端子RF2以及端子RF4中的另一者导通的DPDT(Double-Pole Double-Throw，双刀双掷)开关。
在先技术文献
专利文献
专利文献1：日本特开2006-165524号公报
然而，在上述专利文献1记载的DPDT开关中，根据在端子间流过的信号的朝向，有时信号在不经由串联连接型的开关(以下，称为串联开关)的情况下流到与接地电位连接的并联连接型的开关(以下，称为并联开关)。例如，在从端子RF1输入了信号的情况下，信号不经由串联开关而流到并联开关。在该情况下，经由并联开关向接地端子流过大电流，有时接地电位会变动。因此，如果为了开关电路的小型化而将连接两个并联开关的接地端子公共化，则由于接地电位的变动，开关电路的隔离度特性劣化。
发明内容
发明要解决的课题
本发明是为了解决上述课题而完成的，其目的在于，提供一种能够通过与多个并联开关连接的接地端子的公共化来谋求开关电路的小型化并且能够抑制由接地电位的变动造成的隔离度特性的劣化的开关电路等。
用于解决课题的技术方案
为了达到上述目的，本发明的一个方式涉及的开关电路具备：第一端子、第二端子、第三端子以及公共接地端子；第一开关以及第二开关，串联地配置在连结所述第一端子以及所述第二端子的路径上；第三开关以及第四开关，串联地配置在连结所述第一端子以及所述第三端子的路径上；第五开关，与所述公共接地端子和所述第一开关与所述第二开关之间的第一节点连接；以及第六开关，与所述公共接地端子和所述第三开关与所述第四开关之间的第二节点连接。
发明效果
根据本发明，能够通过与多个并联开关连接的接地端子的公共化来谋求开关电路的小型化，并且能够抑制由接地电位的变动造成的隔离度特性的劣化。
附图说明
图1是实施方式1涉及的开关模块的电路结构图。
图2是实施方式1涉及的开关模块的俯视图。
图3A是实施方式1中的第一动作状态的开关电路的电路图。
图3B是实施方式1中的第一动作状态的开关电路的俯视图。
图4A是实施方式1中的第二动作状态的开关电路的电路图。
图4B是实施方式1中的第二动作状态的开关电路的俯视图。
图5A是实施方式涉及的开关模块的半导体封装件的主视图。
图5B是实施方式涉及的开关模块的半导体封装件的仰视图。
图6是实施方式1的变形例涉及的开关电路的俯视图。
图7是实施方式2涉及的开关电路的俯视图。
图8是实施方式3涉及的开关电路的电路结构图。
图9是实施方式3涉及的开关电路的俯视图。
图10是另一个实施方式涉及的通信装置的电路结构图。
附图标记说明
1：高频模块；
2a、2b：天线元件；
3：RF信号处理电路(RFIC)；
4：基带信号处理电路(BBIC)；
5：通信装置；
10：开关模块；
11、310：基板；
21、22：接收低噪声放大器；
61、62：接收滤波器；
100、100A、200、300：开关电路；
111、211、311：第一端子；
112、212、312：第二端子；
113、213、313：第三端子；
114、214：第四端子；
115、315：公共接地端子；
121、221、321：第一串联开关；
122、222、322：第二串联开关；
123、223、323：第三串联开关；
124、224、324：第四串联开关；
125、225：第五串联开关；
126、226：第六串联开关；
127、227：第七串联开关；
128、228：第八串联开关；
131、331：第一并联开关；
132、332：第二并联开关；
133：第三并联开关；
134：第四并联开关；
141、341：第一节点；
142、342：第二节点；
143：第三节点；
144：第四节点；
151、251、351a、351b：第一电极；
152、252、352：第二电极；
153、253、353：第三电极；
154、254、354：第四电极；
155、255、355：第五电极；
156、156A、256：第六电极；
156AP、157AP：突出部；
157、157A、257：第七电极；
158、258：第八电极；
161：第一区域；
162：第二区域；
163：第三区域；
164：第四区域；
170：控制电路；
171：电源端子；
172：接地端子；
173：控制端子；
1000：半导体封装件；
1010：凸块电极；
1020：接合焊盘；
1030、1031、1032、1033、1034、1035：引线框；
1040：密封树脂。
具体实施方式
以下，使用附图对本发明的实施方式及其变形例进行详细说明。另外，以下说明的实施方式及其变形例均示出总括性或具体的例子。在以下的实施方式及其变形例中示出的数值、形状、材料、构成要素、构成要素的配置以及连接方式等是一个例子，其主旨并不在于限定本发明。关于以下的实施方式及其变形例中的构成要素中的、未记载于独立权利要求的构成要素，作为任意的构成要素而进行说明。
另外，各图是为了示出本发明而适当地进行了强调、省略、或比率的调整的示意图，未必一定严谨地进行了图示，有时与实际的形状、位置关系、以及比率不同。在各图中，对于实质上相同的结构标注相同的附图标记，有时省略或简化重复的说明。
在以下的各图中，X轴以及Y轴是在与基板的主面平行的平面上相互正交的轴，分别对应于第一轴以及第二轴。此外，Z轴是与模块基板的主面垂直的轴。
此外，在本发明中，所谓“连接”，不仅包含通过连接端子和/或布线导体直接连接的情况，还包含经由其它电路元件电连接的情况。
此外，在本发明中，平行以及垂直等表示要素间的关系性的用语、以及矩形等表示要素的形状的用语、和数值范围并不是仅表示严格的意思，还意味着实质上等同的范围，例如包含几％程度的差异。
此外，在本发明中，所谓“俯视”，意味着从与Z轴平行的方向将物体投影到XY平面而进行观察。
(实施方式1)
参照图1～图5B对实施方式1进行说明。
[1.1开关模块10的电路结构]
首先，参照图1对本实施方式涉及的开关模块10的电路结构进行说明。图1是实施方式1涉及的开关模块10的电路结构图。开关模块10具备开关电路100和控制电路170。
开关电路100是所谓的DPDT开关，设置在基板。也就是说，开关电路100对四个端子间的导通以及非导通进行切换。关于开关电路100的详细的电路结构，将在后面叙述。需要指出，开关电路100也可以不设置在基板。
控制电路170例如与开关电路100设置在同一基板，对开关电路100的动作进行控制。具体地，控制电路170例如包含与外部的通信部、解码器、电源部、产生负电压的电荷泵等电压变换部、以及电平转换器等。关于与外部的通信，例如能够使用串行通信以及并行通信等。
控制电路170具备电源端子171、接地端子172、以及控制端子173。在电源端子171被输入驱动电力。接地端子172是控制电路170用的接地端子。在控制端子173被输入开关电路100的控制信号。
另外，控制电路170不是本发明涉及的开关模块必需的构成要素。
[1.2开关电路100的电路结构]
在此，参照图1对开关电路100的电路结构进行具体说明。
如图1所示，开关电路100具备第一端子111～第四端子114、公共接地端子115、第一串联开关121～第八串联开关128、以及第一并联开关131～第四并联开关134。开关电路100对第一端子111与第二端子112之间、第一端子111与第三端子113之间、第二端子112与第四端子114之间、以及第三端子113与第四端子114之间各自的导通以及非导通进行切换。
第一串联开关121以及第二串联开关122分别是第一开关以及第二开关的一个例子，串联地配置在连结第一端子111以及第二端子112的路径上。第一串联开关121对第一端子111与第一节点141之间的导通以及非导通进行切换。第二串联开关122对第二端子112与第一节点141之间的导通以及非导通进行切换。第一节点141是第一串联开关121与第二串联开关122之间的节点。
第三串联开关123以及第四串联开关124分别是第三开关以及第四开关的一个例子，串联地配置在连结第一端子111以及第三端子113的路径上。第三串联开关123对第一端子111与第二节点142之间的导通以及非导通进行切换。第四串联开关124对第三端子113与第二节点142之间的导通以及非导通进行切换。第二节点142是第三串联开关123与第四串联开关124之间的节点。
第五串联开关125以及第六串联开关126分别是第七开关以及第八开关的一个例子，串联地配置在连结第四端子114以及第二端子112的路径上。第五串联开关125对第四端子114与第三节点143之间的导通以及非导通进行切换。第六串联开关126对第二端子112与第三节点143之间的导通以及非导通进行切换。第三节点143是第五串联开关125与第六串联开关126之间的节点。
第七串联开关127以及第八串联开关128分别是第九开关以及第十开关的一个例子，串联地配置在连结第四端子114以及第三端子113的路径上。第七串联开关127对第四端子114与第四节点144之间的导通以及非导通进行切换。第八串联开关128对第三端子113与第四节点144之间的导通以及非导通进行切换。第四节点144是第七串联开关127与第八串联开关128之间的节点。
这些第一串联开关121～第八串联开关128各自能够由串联连接的多个MOS-FET构成。由此，在各串联开关中，能够耐受更高的电压。作为MOS-FET的串联连接的级数，例如能够使用八级，但是并不限定于此。例如，只要根据所需的耐电压而使用一级以上的任意的级数即可。一般来说，多数情况下使用五级至十五级中的任一级数。
另外，第一串联开关121～第八串联开关128的结构并不限定于此，也可以代替MOS-FET而使用双极晶体管等其它晶体管。此外，也可以为了谋求施加于各FET的电压的均匀化而在各FET的漏极与源极之间并联地配置电容器。
第一并联开关131是第五开关的一个例子，与第一节点141和公共接地端子115连接。第一并联开关131对第一节点141与公共接地端子115之间的导通以及非导通进行切换。
第二并联开关132是第六开关的一个例子，与第二节点142和公共接地端子115连接。第二并联开关132对第二节点142与公共接地端子115之间的导通以及非导通进行切换。
第三并联开关133是第十一开关的一个例子，与第三节点143和公共接地端子115连接。第三并联开关133对第三节点143与公共接地端子115之间的导通以及非导通进行切换。
第四并联开关134是第十二开关的一个例子，与第四节点144和公共接地端子115连接。第四并联开关134对第四节点144与公共接地端子115之间的导通以及非导通进行切换。
这些第一并联开关131～第四并联开关134各自能够由串联连接的多个MOS-FET构成。作为MOS-FET的串联连接的级数，例如能够使用八级，但是并不限定于此。例如，只要根据所需的耐电压而使用一级以上的任意的级数即可。一般来说，多数情况下使用五级至十五级中的任一级数。另外，第一并联开关131～第四并联开关134的结构并不限定于此，也可以代替MOS-FET而使用其它晶体管。
[1.3开关模块10内的电路元件的配置]
接着，参照图2对构成开关模块10的电路元件的配置进行具体说明。图2是实施方式1涉及的开关模块10的俯视图。另外，在图2中，省略了控制电路170内的电路元件。
开关模块10除了开关电路100以及控制电路170以外，还进一步具备在俯视下具有矩形形状的基板11。在基板11安装图1所示的开关电路100以及控制电路170。另外，基板11的形状是一个例子，并不限定于矩形。
作为基板11，能够使用半导体基板。作为半导体基板，能够使用在高电阻硅基板上层叠了富陷阱层、被称为BOX层的绝缘层以及功能用的硅层的SOI(Silicon on Insulator，绝缘体上的硅)半导体基板。此外，根据使用频带以及性能的要求，作为半导体基板，也可以使用还被称为体CMOS的通常的硅基板。此外，作为半导体基板，也可以使用砷化镓基板。进而，作为基板11，也可以使用印刷基板(Printed Circuit Board：PCB，印刷电路板)、低温共烧陶瓷(Low Temperature Co-fired Ceramics：LTCC)基板、或树脂多层基板等。另外，基板11并不限定于上述的基板。
开关电路100除了图1所示的电路元件以及端子以外，还进一步具备第一电极151～第八电极158。
第一电极151是将第一端子111和第一串联开关121以及第三串联开关123连接的布线。第二电极152是将第二端子112和第二串联开关122以及第六串联开关126连接的布线。第三电极153是将第三端子113和第四串联开关124以及第八串联开关128连接的布线。第四电极154是将第四端子114和第五串联开关125以及第七串联开关127连接的布线。
第五电极155是连接第一串联开关121、第二串联开关122以及第一并联开关131的布线。第六电极156是连接第三串联开关123、第四串联开关124以及第二并联开关132的布线。第七电极157是连接第五串联开关125、第六串联开关126以及第三并联开关133的布线。第八电极158是连接第七串联开关127、第八串联开关128以及第四并联开关134的布线。
以下，对俯视下的基板11上的各电路元件等的形状以及配置进行说明。
第一端子111～第四端子114配置在基板11上的矩形的四个顶点的位置。更具体地，第一端子111、第二端子112、第四端子114以及第三端子113以第一端子111为左上顶点而右旋地依次配置在矩形的四个顶点的位置。此外，公共接地端子115配置在基板11上的该矩形的区域内。另外，该矩形是通过用直线将四个端子假想地连结而表示的假想形状，并不是基板11上的实际的构造的形状。
第一串联开关121～第八串联开关128各自配置为在与Y轴平行的方向上流过信号。此外，第一串联开关121～第八串联开关128各自沿着X轴延伸。第一串联开关121～第八串联开关128具有相同尺寸以及相同形状。具体地，第一串联开关121～第八串联开关128各自的形状是具有与X轴平行的长边的矩形形状。
第一串联开关121～第八串联开关128空开间隔排列为矩阵状。在图2中，第一串联开关121～第八串联开关128排列为四行两列。具体地，第一串联开关121、第三串联开关123、第四串联开关124以及第八串联开关128沿着Y轴排列为一列。此外，第二串联开关122、第五串联开关125、第六串联开关126以及第七串联开关127沿着Y轴排列为一列。
另外，在本说明书中，所谓“排列为一列”，并不限于在俯视了基板的情况下构成排列为一列的各要素的外周的边处于相同的直线上的情况。即，所谓“排列为一列”，并不限定于与列垂直的方向上的多个要素的位置严格一致的情况，意味着包含可视为实质上一致的范围的例如几％的偏移的情况。例如，构成第一串联开关121的外周的与Y轴平行的边(例如，左边)的位置和构成第三串联开关123的外周的与Y轴平行的边(例如，左边)的位置可以在X方向上偏移，例如，可以偏移几μm程度。关于其它开关，也是同样的。
第一并联开关131～第四并联开关134具有沿着X轴或Y轴延伸的矩形形状。第一并联开关131～第四并联开关134具有相同尺寸以及相同形状。
第一并联开关131配置在第一串联开关121与第二串联开关122之间的区域。此外，第一并联开关131配置在第三串联开关123与第六串联开关126之间。具体地，第一并联开关131跨越第一串联开关121与第二串联开关122之间的区域和第三串联开关123与第六串联开关126之间的区域配置。
在图2中，第一并联开关131配置在第一区域161，从公共接地端子115至第五电极155向Y轴的正的朝向延伸。第一区域161是沿着Y轴排列的第一串联开关121、第一电极151以及第三串联开关123的列与沿着Y轴排列的第二串联开关122、第二电极152以及第六串联开关126的列之间的区域。第一并联开关131相对于第一串联开关121、第一电极151以及第三串联开关123的列和第二串联开关122、第二电极152以及第六串联开关126的列空开间隙配置。
第二并联开关132配置在第三串联开关123与第四串联开关124之间的区域。此外，第二并联开关132配置在第一串联开关121与第八串联开关128之间。在图2中，第二并联开关132配置在第二区域162，从公共接地端子115至第六电极156向X轴的负的朝向延伸。第二区域162是将第三串联开关123以及第四串联开关124连接的U形状的第六电极156的内侧区域。第二并联开关132与第六电极156的沿着X轴延伸的侧部空开间隙配置。
第三并联开关133配置在第五串联开关125与第六串联开关126之间的区域。此外，第三并联开关133配置在第二串联开关122与第七串联开关127之间。在图2中，第三并联开关133配置在第三区域163，从公共接地端子115至第七电极157向X轴的正的朝向延伸。第三区域163是将第五串联开关125以及第六串联开关126连接的U形状的第七电极157的内侧区域。第三并联开关133与第七电极157的沿着X轴延伸的侧部空开间隙配置。
第四并联开关134配置在第七串联开关127与第八串联开关128之间的区域。此外，第四并联开关134配置在第四串联开关124与第五串联开关125之间。具体地，第四并联开关134跨越第七串联开关127与第八串联开关128之间的区域和第四串联开关124与第五串联开关125之间的区域配置。
在图2中，第四并联开关134配置在第四区域164，从公共接地端子115至第八电极158向Y轴的负的朝向延伸。第四区域164是沿着Y轴排列的第四串联开关124、第三电极153以及第八串联开关128的列与沿着Y轴排列的第五串联开关125、第四电极154以及第七串联开关127的列之间的区域。第四并联开关134相对于第四串联开关124、第三电极153以及第八串联开关128的列和第五串联开关125、第四电极154以及第七串联开关127的列空开间隙配置。
像这样配置的第一并联开关131～第四并联开关134以公共接地端子115为中心形成十字形。也就是说，第一并联开关131以及第四并联开关134从公共接地端子115起沿着Y轴向相互相反的朝向延伸。此外，第二并联开关132以及第三并联开关133从公共接地端子115起沿着X轴向相互相反的朝向延伸。
另外，八个串联开关以及四个并联开关配置为以公共接地端子115为对称点的点对称。具体地，在第一串联开关121以及第七串联开关127的组、第二串联开关122以及第八串联开关128的组、第三串联开关123以及第五串联开关125的组、第四串联开关124以及第六串联开关126的组、第一并联开关131以及第四并联开关134的组、第二并联开关132以及第三并联开关133的组的各组中，两个开关以公共接地端子115为对称点配置为点对称。
第一电极151在第一串联开关121以及第三串联开关123之间的区域中沿着X轴延伸，具有沿着X轴延伸的相互对置的两个长边部。第一电极151在相互对置的两个长边部与第一串联开关121的长边部以及第三串联开关123的长边部分别接合。
第二电极152在第二串联开关122与第六串联开关126之间的区域中沿着X轴延伸，具有沿着X轴延伸的相互对置的两个长边部。第二电极152在相互对置的两个长边部与第二串联开关122的长边部以及第六串联开关126的长边部分别接合。
第三电极153在第四串联开关124与第八串联开关128之间的区域中沿着X轴延伸，具有沿着X轴延伸的相互对置的两个长边部。第三电极153在相互对置的两个长边部与第四串联开关124的长边部以及第八串联开关128的长边部分别接合。
第四电极154在第五串联开关125与第七串联开关127之间的区域中沿着X轴延伸，具有沿着X轴延伸的相互对置的两个长边部。第四电极154在相互对置的两个长边部与第五串联开关125的长边部以及第七串联开关127的长边部分别接合。
第五电极155在第一端子111与第二端子112之间的区域中沿着X轴延伸。第五电极155具有沿着X轴延伸的长边部，并沿着该长边部与第一串联开关121的长边部以及第二串联开关122的长边部接合。此外，第五电极155在与第一节点141对应的长尺寸方向的中间部分与第一并联开关131的前端部(第一并联开关131的与公共接地端子115侧的端部相反侧的端部)接合。
第六电极156配置在第三串联开关123与第四串联开关124之间的区域，具有朝向公共接地端子115开口的U形状。第六电极156在U形状的两个臂部的外缘处与第三串联开关123的长边部以及第四串联开关124的长边部接合。此外，第六电极156在与第二节点142对应的U形状的底部的内缘处与第二并联开关132的前端部(第二并联开关132的与公共接地端子115侧的端部相反侧的端部)接合。
第七电极157配置在第五串联开关125与第六串联开关126之间的区域，具有朝向公共接地端子115开口的U形状。第七电极157在U形状的两个臂部的外缘处与第五串联开关125的长边部以及第六串联开关126的长边部接合。此外，第七电极157在与第三节点143对应的U形状的底部的内缘处与第三并联开关133的前端部(第三并联开关133的与公共接地端子115侧的端部相反侧的端部)接合。
第八电极158具有沿着X轴延伸的长条形状。第八电极158沿着该长条形状的长边部与第七串联开关127的长边部以及第八串联开关128的长边部接合。此外，第八电极158在与第四节点144对应的长尺寸方向的中间部分与第四并联开关134的前端部(第四并联开关134的与公共接地端子115侧的端部相反侧的端部)接合。
控制电路170的电源端子171、接地端子172以及控制端子173沿着X轴排列为一列。电源端子171和第一端子111以及第三端子113沿着Y轴排列为一列。接地端子172和公共接地端子115沿着Y轴排列为一列。控制端子173和第二端子112以及第四端子114沿着Y轴排列为一列。
另外，控制电路170也可以不与开关电路100安装在同一基板。也就是说，控制电路170也可以安装在与开关电路100不同的基板。在该情况下，开关电路100也可以进一步具备用于从控制电路170输入控制信号的控制端子。
[1.4开关电路100的动作状态]
接着，参照图3A～图4B对像以上那样构成的开关电路100的动作状态进行具体说明。图3A以及图3B是实施方式1中的第一动作状态的开关电路100的电路图以及俯视图。图4A以及图4B是实施方式1中的第二动作状态的开关电路100的电路图以及俯视图。另外，在图3B以及图4B中，被附加影线的部分表示被设定为接地电位的部分。
首先，对第一动作状态进行说明。
如图3A所示，在第一动作状态下，第一串联开关121、第二串联开关122、第七串联开关127、第八串联开关128、第二并联开关132以及第三并联开关133接通。相反，第三串联开关123、第四串联开关124、第五串联开关125、第六串联开关126、第一并联开关131以及第四并联开关134断开。
由此，第一端子111和第二端子112连接，第三端子113和第四端子114连接。相反，第一端子111和第三端子113隔离，第二端子112和第四端子114隔离。
也就是说，如果从第一端子111输入高频信号，则高频信号依次经由第一电极151、第一串联开关121、第五电极155、第二串联开关122以及第二电极152从第二端子112输出。另一方面，如果从第二端子112输入高频信号，则高频信号按与其相反的顺序经由它们而从第一端子111输出。
同样地，如果从第三端子113输入高频信号，则高频信号依次经由第三电极153、第八串联开关128、第八电极158、第七串联开关127以及第四电极154而从第四端子114输出。另一方面，如果从第四端子114输入高频信号，则高频信号按与其相反的顺序经由它们而从第三端子113输出。
此时，如图3B所示，第六电极156经由第二并联开关132与公共接地端子115连接，被设定为接地电位。此外，第七电极157经由第三并联开关133与公共接地端子115连接，被设定为接地电位。
接着，对第二动作状态进行说明。
如图4A所示，在第二动作状态下，第三串联开关123、第四串联开关124、第五串联开关125、第六串联开关126、第一并联开关131以及第四并联开关134接通。相反，第一串联开关121、第二串联开关122、第七串联开关127、第八串联开关128、第二并联开关132以及第三并联开关133断开。
由此，第一端子111和第三端子113连接，第二端子112和第四端子114连接。相反，第一端子111和第二端子112隔离，第三端子113和第四端子114隔离。
也就是说，如果从第一端子111输入高频信号，则高频信号经由第一电极151、第三串联开关123、第六电极156、第四串联开关124以及第三电极153而从第三端子113输出。另一方面，如果从第三端子113输入高频信号，则高频信号按与其相反的顺序经由它们而从第一端子111输出。
同样地，如果从第二端子112输入高频信号，则高频信号依次经由第二电极152、第六串联开关126、第七电极157、第五串联开关125以及第四电极154而从第四电极输出。另一方面，如果从第四端子114输入高频信号，则高频信号按与其相反的顺序经由它们而从第二端子112输出。
此时，如图4B所示，第五电极155经由第一并联开关131与公共接地端子115连接，被设定为接地电位。此外，第八电极158经由第四并联开关134与公共接地端子115连接，被设定为接地电位。
另外，开关电路100的动作状态并不仅限定于第一动作状态以及第二动作状态。开关电路100也可以具有与第一动作状态以及第二动作状态不同的其它动作状态。
[1.5开关模块10的封装]
接着，参照图5A以及图5B对开关模块10的半导体封装件1000进行具体说明。如图5A以及图5B所示，半导体封装件1000具备开关模块10、多个凸块电极1010、多个接合焊盘1020、包含引线框1031～1035的多个引线框1030、以及密封树脂1040。
多个引线框1030各自能够在通过蚀刻或压制对铜或以铜为主成分的合金进行冲裁之后通过压制弯曲加工等进行加工。
开关模块10的第一端子111～第四端子114、公共接地端子115、电源端子171、接地端子172以及控制端子173通过多个凸块电极1010粘接于设置在多个引线框1030的多个接合焊盘1020。
密封树脂1040通过将热固化性树脂(例如，环氧树脂等)和填料(例如，玻璃纤维等)的混合物射出到封装器内的传递成型进行成型。作为密封树脂1040，也可以使用热塑性树脂。在该情况下，也可以使用注塑成型。
由此，第一端子111～第四端子114、公共接地端子115、电源端子171、接地端子172以及控制端子173各自与多个引线框1030中的任一个连接。例如，第一端子111～第四端子114与引线框1031～1034分别连接。此外，公共接地端子115与引线框1035连接。
另外，图5A以及图5B所示的半导体封装件1000是开关模块10的封装的一个例子，开关模块10的封装并不限定于此。例如，也可以代替引线框而设置印刷基板的端子。进而，根据需要，树脂表面也可以用钛、铜、镍等一种以上的金属膜进行覆盖。而且，也可以将金属膜设定为接地电位而赋予电磁屏蔽的功能。此外，还能够直接使用基板11作为芯片尺寸封装件。
[1.6实施方式1的效果]
像以上那样，本实施方式涉及的开关电路100是安装在基板11的开关电路100，可以具备：第一端子111、第二端子112、第三端子113以及公共接地端子115；第一串联开关121以及第二串联开关122，串联地配置在连结第一端子111以及第二端子112的路径上；第三串联开关123以及第四串联开关124，串联地配置在连结第一端子111以及第三端子113的路径上；第一并联开关131，与公共接地端子115和第一串联开关121与第二串联开关122之间的第一节点141连接；以及第二并联开关132，与公共接地端子115和第三串联开关123与第四串联开关124之间的第二节点142连接。开关电路100可以进一步具备：第四端子114；第五串联开关125以及第六串联开关126，串联地配置在连结第四端子114以及第二端子112的路径上；第七串联开关127以及第八串联开关128，串联地配置在连结第四端子114以及第三端子113的路径上；第三并联开关133，与公共接地端子115和第五串联开关125与第六串联开关126之间的第三节点143连接；以及第四并联开关134，与公共接地端子115和第七串联开关127与第八串联开关128之间的第四节点144连接。
由此，第一并联开关131～第四并联开关134与一个公共接地端子115连接。因此，能够削减开关电路100的端子数，能够谋求开关电路100的小型化。进而，各并联开关与两个串联开关之间的节点连接。因此，无论在端子间流过的信号的朝向是哪个朝向，都能够防止在不经由串联开关的情况下向并联开关流过大电流。例如，无论是从第一端子111以及第二端子112中的哪一个输入信号的情况，都能够通过使第一串联开关121以及第二串联开关122断开，从而电流被第一串联开关121以及第二串联开关122中的任一者切断或衰减，防止向第一并联开关131流过大电流。其结果是，开关电路100能够使接地电位稳定，能够抑制由接地电位的变动造成的隔离度特性的劣化。
此外，根据本实施方式涉及的开关电路100，可以是，在基板11的俯视下，第一并联开关131配置在第一串联开关121与第二串联开关122之间的区域，第二并联开关132配置在第三串联开关123与第四串联开关124之间的区域，第三并联开关133配置在第五串联开关125与第六串联开关126之间的区域，第四并联开关134配置在第七串联开关127与第八串联开关128之间的区域。
由此，能够在串联地配置在连结两个端子的路径上的两个串联开关之间的区域配置与公共接地端子115连接的并联开关。多数情况下，为了隔离度而在两个串联开关之间的区域设置空隙。因此，通过在两个串联开关之间的区域配置并联开关，从而能够有效利用空隙，能够谋求开关电路100的小型化。
此外，根据本实施方式涉及的开关电路100，可以是，在基板11的俯视下，第一并联开关131配置在第三串联开关123与第六串联开关126之间，第二并联开关132配置在第一串联开关121与第八串联开关128之间，第三并联开关133配置在第二串联开关122与第七串联开关127之间，第四并联开关134配置在第七串联开关127以及第八串联开关128之间的区域。
由此，通过使与两个非导通路径连接的两个并联开关接通，从而能够在两个导通路径之间配置被设定为接地电位的区域。因此，能够使两个导通路径间的隔离度特性提高。参照图3A～图4B对此进行具体说明。
在第一动作状态下，如图3A所示，第一端子111与第二端子112连接，第三端子113与第四端子114连接。此时，能够在第一端子111以及第二端子112和配置在连结它们的路径上的第一电极151、第一串联开关121、第五电极155、第二串联开关122以及第二电极152(以下，将它们称为第一-第二电路)与第三端子113以及第四端子114和配置在连结它们的路径上的第三电极153、第八串联开关128、第八电极158、第七串联开关127以及第四电极154(以下，将它们称为第三-第四电路)之间，配置被设定为接地电位的区域(图3B的影线区域)。因此，能够抑制在第一-第二电路产生的电场传播到第三-第四电路。同样地，还能够抑制在第三-第四电路产生的电场传播到第一-第二电路。其结果是，能够使第一端子111以及第二端子112与第三端子113以及第四端子114之间的隔离度特性提高。
在第二动作状态下，如图4A所示，第一端子111与第三端子113连接，第二端子112与第四端子114连接。此时，能够在第一端子111以及第三端子113和配置在连结它们的路径上的第一电极151、第三串联开关123、第六电极156、第四串联开关124以及第三电极153(以下，将它们称为第一-第三电路)与第二端子112以及第四端子114和配置在连结它们的路径上的第二电极152、第六串联开关126、第七电极157、第五串联开关125以及第四电极154(以下，将它们称为第二-第四电路)之间，配置被设定为接地电位的区域(图4B的影线区域)。因此，能够抑制在第一-第三电路产生的电场传播到第二-第四电路。同样地，还能够抑制在第二-第四电路产生的电场传播到第一-第三电路。其结果是，能够使第一端子111以及第三端子113与第二端子112以及第四端子114之间的隔离度特性提高。
此外，根据本实施方式涉及的开关电路100，可以是，第一端子111、第二端子112、第三端子113以及第四端子114配置在矩形的四个顶点的位置，公共接地端子115配置在该矩形的区域内，在基板11的俯视下，第一并联开关131以及第四并联开关134从公共接地端子115起沿着Y轴向相互相反的朝向延伸，第二并联开关132以及第三并联开关133从公共接地端子115起沿着X轴向相互相反的朝向延伸。
由此，能够以配置在将四个端子作为顶点的矩形的区域内的公共接地端子115为中心，将第一并联开关131～第四并联开关134配置为十字形。因此，能够将与第一并联开关131～第四并联开关134连接的第一节点141～第四节点144从公共接地端子115分离地配置为四方向对称。其结果是，能够将与四个端子连接的串联开关以及电极配置为对称，能够使端子间的电特性的对称性提高。进而，因为第一并联开关131～第四并联开关134沿着X轴或Y轴延伸，所以能够沿着X轴或Y轴使两个串联开关分开，能够使隔离度特性提高。
此外，根据本实施方式涉及的开关电路100，可以是，在基板11的俯视下，第一串联开关121～第八串联开关128各自配置为在与Y轴平行的方向上流过信号，第一串联开关121、第三串联开关123、第四串联开关124以及第八串联开关128沿着Y轴排列为一列，第二串联开关122、第五串联开关125、第六串联开关126以及第七串联开关127沿着Y轴排列为一列。
由此，能够将多个串联开关沿着Y轴排列为两列。因此，在多个串联开关具有相同尺寸的矩形形状的情况下，能够将多个串联开关以更高的密度配置为矩阵状，能够谋求开关电路100的进一步的小型化。
此外，本实施方式涉及的开关电路100具备：第一电极151，将第一端子111和第一串联开关121以及第三串联开关123连接；第二电极152，将第二端子112和第二串联开关122以及第六串联开关126连接；第三电极153，将第三端子113和第四串联开关124以及第八串联开关128连接；以及第四电极154，将第四端子114和第五串联开关125以及第七串联开关127连接，在基板11的俯视下，第一串联开关121～第八串联开关128各自沿着X轴延伸，第一电极151在第一串联开关121与第三串联开关123之间的区域中沿着X轴延伸，第二电极152在第二串联开关122与第六串联开关126之间的区域中沿着X轴延伸，第三电极153在第四串联开关124与第八串联开关128之间的区域中沿着X轴延伸，第四电极154在第五串联开关125与第七串联开关127之间的区域中沿着X轴延伸。
由此，能够使第一串联开关121～第八串联开关128以及第一电极151～第四电极154各自沿着X轴延伸。因此，能够沿着X轴将串联开关与电极接合，能够增大串联开关与电极的接触面积。其结果是，能够抑制电极与串联开关之间的电阻损耗，能够使开关电路100的特性提高。
(实施方式1的变形例)
接着，对实施方式1的变形例进行说明。在本变形例中，主要是与第二并联开关连接的第六电极的形状和与第三并联开关连接的第七电极的形状与上述实施方式1不同。以下，参照图6以与上述实施方式1的不同点为中心对本变形例进行具体说明。
图6是实施方式1的变形例涉及的开关电路100A的俯视图。本变形例涉及的开关电路100A代替实施方式1中的第六电极156以及第七电极157而具备第六电极156A以及第七电极157A。
第六电极156A与上述实施方式1中的第六电极156同样地，是将第三串联开关123、第四串联开关124以及第二并联开关132连接的布线。另外，在本变形例中，第六电极156A具备向相对于连结第一端子111以及第三端子113的线垂直的X轴的负的朝向突出的突出部156AP。该突出部156AP配置在连结第一端子111和第三端子113的线上。在此，作为连结两个端子的线，能够使用将两个端子的中心彼此连结的线。
第七电极157A与上述实施方式1中的第七电极157同样地，是将第五串联开关125、第六串联开关126以及第三并联开关133连接的布线。另外，在本变形例中，第七电极157A具备向相对于连结第二端子112以及第四端子114的线垂直的X轴的正的朝向突出的突出部157AP。该突出部157AP配置在连结第二端子112和第四端子114的线上。
另外，第六电极156A以及第七电极157A的形状并不限定于图6。只要并联开关以及与并联开关连接的电极中的至少一者被配置在将相邻的两个端子连结的线上，电极的形状就可以是任何形状。
像以上那样，可以是，本变形例涉及的开关电路100A具备：第五电极155，将第一串联开关121、第二串联开关122以及第一并联开关131连接；第六电极156A，将第三串联开关123、第四串联开关124以及第二并联开关132连接；第七电极157A，将第五串联开关125、第六串联开关126以及第三并联开关133连接；以及第八电极158，将第七串联开关127、第八串联开关128以及第四并联开关134连接，在基板11的俯视下，第一并联开关131以及第五电极155中的至少一者配置在连结第一端子111以及第二端子112的线上，第二并联开关132以及第六电极156A中的至少一者配置在连结第一端子111以及第三端子113的线上，第三并联开关133以及第七电极157A中的至少一者配置在连结第二端子112以及第四端子114的线上，第四并联开关134以及第八电极158中的至少一者配置在连结第三端子113以及第四端子114的线上。
由此，能够将在并联开关被设为接通时被设定为接地电位的并联开关以及电极中的至少一者配置在将相邻的两个端子连结的线上。因此，能够使端子间的隔离度特性进一步提高。
(实施方式2)
接着，对实施方式2进行说明。在本实施方式中，主要是串联开关的配置与上述实施方式1不同。以下，参照图7以与上述实施方式1的不同点为中心对本实施方式进行具体说明。另外，关于本实施方式涉及的开关电路的电路结构以及动作状态，除了第一串联开关121～第八串联开关128被代替为第一串联开关221～第八串联开关228这一点以外，与上述实施方式1相同，因此省略图示以及说明。
[2.1开关电路200内的电路元件的配置]
图7是实施方式2涉及的开关电路200的俯视图。本实施方式涉及的开关电路200具备第一端子211～第四端子214、公共接地端子115、第一串联开关221～第八串联开关228、第一并联开关131～第四并联开关134、以及第一电极251～第八电极258。
第一端子211～第四端子214配置在矩形的四个顶点的位置。更具体地，第一端子211、第二端子212、第四端子214以及第三端子213将第一端子211作为左上顶点并右旋地依次配置在矩形的四个顶点的位置。此外，公共接地端子115配置在该矩形的区域的中心。也就是说，第一端子211～第四端子214以公共接地端子115为对称点配置为点对称。
第一串联开关221～第八串联开关228具有相同尺寸以及相同形状。具体地，第一串联开关221～第八串联开关228各自具有矩形形状。
第一串联开关221、第二串联开关222、第七串联开关227以及第八串联开关228各自配置为在与X轴平行的方向上流过信号。第一串联开关221以及第二串联开关222在第一端子211与第二端子212之间沿着X轴排列。第七串联开关227以及第八串联开关228在第三端子213与第四端子214之间沿着X轴排列。
第三串联开关223、第四串联开关224、第五串联开关225以及第六串联开关226各自配置为在与Y轴平行的方向上流过信号。第三串联开关223以及第四串联开关224在第一端子211与第三端子213之间沿着Y轴排列。第五串联开关225以及第六串联开关226在第二端子212与第四端子214之间沿着Y轴排列。
这些第一串联开关221～第八串联开关228各自与实施方式1同样地，能够由串联连接的多个MOS-FET构成，但是并不限定于此。
第一电极251是将第一端子211和第一串联开关221以及第三串联开关223连接的布线。在本实施方式中，第一电极251具有沿着X轴的边部和沿着Y轴的边部。第一电极251的沿着Y轴的边部与第一串联开关221接合。第一电极251的沿着X轴的边部与第三串联开关223接合。
第二电极252是将第二端子212和第二串联开关222以及第六串联开关226连接的布线。在本实施方式中，第二电极252具有沿着X轴的边部和沿着Y轴的边部。第二电极252的沿着Y轴的边部与第二串联开关222接合。第二电极252的沿着X轴的边部与第六串联开关226接合。
第三电极253是将第三端子213和第四串联开关224以及第八串联开关228连接的布线。在本实施方式中，第三电极253具有沿着X轴的边部和沿着Y轴的边部。第三电极253的沿着X轴的边部与第四串联开关224接合。第三电极253的沿着Y轴的边部与第八串联开关228接合。
第四电极254是将第四端子214和第五串联开关225以及第七串联开关227连接的布线。在本实施方式中，第四电极254具有沿着X轴的边部和沿着Y轴的边部。第四电极254的沿着X轴的边部与第五串联开关225接合。第四电极254的沿着Y轴的边部与第七串联开关227接合。
第五电极255是将第一串联开关221、第二串联开关222以及第一并联开关131连接的布线。第五电极255以及第一并联开关131中的至少一者配置在连结第一端子211以及第二端子212的线上。
第六电极256是将第三串联开关223、第四串联开关224以及第二并联开关132连接的布线。第六电极256以及第二并联开关132中的至少一者配置在连结第一端子211以及第三端子213的线上。
第七电极257是将第五串联开关225、第六串联开关226以及第三并联开关133连接的布线。第七电极257以及第三并联开关133中的至少一者配置在连结第二端子112以及第四端子214的线上。
第八电极258是将第七串联开关227、第八串联开关228以及第四并联开关134连接的布线。第八电极258以及第四并联开关134中的至少一者配置在连结第三端子113以及第四端子214的线上。
[2.2实施方式2的效果]
像以上那样，根据本实施方式涉及的开关电路200，在基板11的俯视下，第一开关、所述第二开关、所述第九开关以及所述第十开关各自配置为在与所述第一轴平行的方向上流过信号，所述第三开关、所述第四开关、所述第七开关以及所述第八开关各自配置为在与所述第二轴平行的方向上流过信号，所述第一开关以及所述第二开关在所述第一端子与所述第二端子之间沿着所述第一轴排列，所述第三开关以及所述第四开关在所述第一端子与所述第三端子之间沿着所述第二轴排列，所述第七开关以及所述第八开关在所述第二端子与所述第四端子之间沿着所述第二轴排列，所述第九开关以及所述第十开关在所述第三端子与所述第四端子之间沿着所述第一轴排列。
即使像这样配置各元件，开关电路200也与实施方式1同样地，能够通过公共接地端子115削减开关电路200的端子数，能够谋求开关电路200的小型化。进而，开关电路200能够使接地电位稳定，能够抑制由接地电位的变动造成的隔离度特性的劣化。
此外，根据本实施方式涉及的开关电路200，能够将第一端子211～第四端子214以公共接地端子115为对称点配置为点对称。因此，能够使端子间的电特性的对称性进一步提高。进而，能够使相邻的端子间的直线距离增加，能够使隔离度特性提高。
(实施方式3)
接着，对实施方式3进行说明。在本实施方式中，对本发明应用于SPDT(Single-Pole Double-Throw，单刀双掷)开关的情况进行说明。以下，参照图8以及图9，以与上述实施方式1或2的不同点为中心对本实施方式进行具体说明。
[3.1开关电路300的电路结构]
首先，参照图8对本实施方式涉及的开关电路300的电路结构进行具体说明。图8是实施方式3涉及的开关电路300的电路结构图。
开关电路300是所谓的SPDT开关，安装在基板。开关电路300具备第一端子311～第三端子313、公共接地端子315、第一串联开关321～第四串联开关324、和第一并联开关331以及第二并联开关332。开关电路300对第一端子311与第二端子312之间、以及第一端子311与第三端子313之间的导通以及非导通进行切换。
第一串联开关321以及第二串联开关322是第一开关以及第二开关的一个例子，串联地配置在连结第一端子311以及第二端子312的路径上。第一串联开关321对第一端子311与第一节点341之间的导通以及非导通进行切换。第二串联开关322对第二端子312与第一节点341之间的导通以及非导通进行切换。第一节点341是第一串联开关321与第二串联开关322之间的节点。
第三串联开关323以及第四串联开关324是第三开关以及第四开关的一个例子，串联地配置在连结第一端子311以及第三端子313的路径上。第三串联开关323对第一端子311与第二节点342之间的导通以及非导通进行切换。第四串联开关324对第三端子313与第二节点342之间的导通以及非导通进行切换。第二节点342是第三串联开关323与第四串联开关324之间的节点。
第一并联开关331是第五开关的一个例子，与第一节点341和公共接地端子315连接。第一并联开关331对第一节点341与公共接地端子315之间的导通以及非导通进行切换。
第二并联开关332是第六开关的一个例子，与第二节点342和公共接地端子315连接。第二并联开关332对第二节点342与公共接地端子315之间的导通以及非导通进行切换。
与实施方式1同样地，这些串联开关以及并联开关各自能够由串联连接的多个MOS-FET构成，但是并不限定于此。
[3.2开关电路300内的电路元件的配置]
接着，参照图9对构成开关电路300的电路元件的配置进行具体说明。图9是实施方式3涉及的开关电路300的俯视图。
开关电路300除了图8所示的电路元件以及端子以外，还进一步具备在俯视下具有矩形形状的基板310和第一电极351a～第五电极355。
在基板310配置第一端子311～第三端子313、公共接地端子315、第一串联开关321～第四串联开关324、第一并联开关331以及第二并联开关332、和第一电极351a～第五电极355。另外，基板310的形状是一个例子，并不限定于矩形。此外，作为基板310，能够使用与实施方式1中的基板11同样的基板，但是无需特别限定。
第一电极351a是将第一端子311和第一串联开关321连接的布线。第一电极351b是将第一端子311和第三串联开关323连接的布线。第二电极352是将第二端子312和第二串联开关322连接的布线。第三电极353是将第三端子313和第四串联开关324连接的布线。第四电极354是将第一串联开关321、第二串联开关322以及第一并联开关331连接的布线。第五电极355是将第三串联开关323、第四串联开关324以及第二并联开关332连接的布线。
以下，对俯视下的基板310上的各电路元件等的形状以及配置进行说明。
第一端子311、第二端子312以及第三端子313配置在三角形的三个顶点的位置。更具体地，第一端子311配置在等腰三角形的底边的相反侧的顶点的位置，第二端子312以及第三端子313配置在该等腰三角形的其它两个顶点的位置。此外，公共接地端子315配置在该等腰三角形的区域内。另外，该等腰三角形是通过用直线将三个端子连结而表示的假想形状，并不是基板310上的实际的构造的形状。
第一串联开关321～第四串联开关324各自配置为在与X轴平行的方向上流过信号。第一串联开关321～第四串联开关324具有相同尺寸以及相同形状。具体地，第一串联开关321～第四串联开关324各自是具有与X轴平行的长边的矩形形状。
第一串联开关321～第四串联开关324空开间隔排列为矩阵状。在图9中，第一串联开关321～第四串联开关324排列为两行两列。具体地，第一串联开关321以及第二串联开关322沿着X轴排列。第三串联开关323以及第四串联开关324沿着X轴排列。第一串联开关321以及第三串联开关323沿着Y轴排列。第二串联开关322以及第四串联开关324沿着Y轴排列。
第一并联开关331以及第二并联开关332的形状是具有与Y轴平行的长边的矩形形状。第一并联开关331以及第二并联开关332具有相同尺寸以及相同形状。
第一并联开关331配置在第一串联开关321与第二串联开关322之间的区域。具体地，第一并联开关331在第一串联开关321与第二串联开关322之间的区域中从公共接地端子315起向Y轴的正的朝向延伸。
第二并联开关332配置在第三串联开关323与第四串联开关324之间的区域。具体地，第二并联开关332在第三串联开关323与第四串联开关324之间的区域中从公共接地端子315起向Y轴的负的朝向延伸。也就是说，第一并联开关331以及第二并联开关332从公共接地端子315起向相互相反的朝向延伸。
这样的四个串联开关以及两个并联开关的配置成为以通过公共接地端子315的、与X轴平行的直线为对称轴的线对称配置。具体地，第一串联开关321与第三串联开关323配置为线对称，第二串联开关322与第四串联开关324配置为线对称。此外，第一并联开关331与第二并联开关332配置为线对称。
第一电极351a以及第一电极351b各自具有沿着Y轴延伸的边部。第一电极351a在该边部和第一串联开关321的与Y轴平行的边部接合。第一电极351b在该边部和第三串联开关323的与Y轴平行的边部接合。
第二电极352以及第三电极353各自也具有沿着Y轴延伸的边部。第二电极352在该边部和第二串联开关322的与Y轴平行的边部接合。第三电极353在该边部和第四串联开关324的与Y轴平行的边部接合。
第四电极354配置在第一串联开关321与第二串联开关322之间的区域，具有朝向公共接地端子315开口的U形状。第四电极354在U形状的两个臂部的外缘处与第一串联开关321的边部以及第二串联开关322的边部接合。此外，第四电极354在与第一节点341对应的U形状的底部的内缘处与第一并联开关331的前端部接合。
第五电极355配置在第三串联开关323与第四串联开关324之间的区域，具有朝向公共接地端子315开口的U形状。第五电极355在U形状的两个臂部的外缘处与第三串联开关323的边部以及第四串联开关324的边部接合。此外，第五电极355在与第二节点342对应的U形状的底部的内缘处与第二并联开关332的前端部接合。
[3.3实施方式3的效果]
像以上那样，本实施方式涉及的开关电路300是安装在基板310的开关电路300，可以具备：第一端子311、第二端子312、第三端子313以及公共接地端子315；第一串联开关321以及第二串联开关322，串联地配置在连结第一端子311以及第二端子312的路径上；第三串联开关323以及第四串联开关324，串联地配置在连结第一端子311以及第三端子313的路径上；第一并联开关331，与公共接地端子315和第一串联开关321与第二串联开关322之间的第一节点341连接；以及第二并联开关332，与公共接地端子315和第三串联开关323与第四串联开关324之间的第二节点342连接。
由此，第一并联开关331以及第二并联开关332与一个公共接地端子315连接。因此，能够削减开关电路300的端子数，能够谋求开关电路300的小型化。进而，各并联开关与两个串联开关之间的节点连接。因此，无论在端子间流过的信号的朝向是哪个朝向，都能够防止在不经由串联开关的情况下向并联开关流过大电流。例如，无论是从第一端子311以及第二端子312中的哪一个输入信号的情况，均能够通过使第一串联开关321以及第二串联开关322断开，从而电流被第一串联开关321以及第二串联开关322中的任一者切断或衰减，防止向第一并联开关331流过大电流。其结果是，开关电路300能够使接地电位稳定，能够抑制由接地电位的变动造成的隔离度特性的劣化。
此外，根据本实施方式涉及的开关电路300，在基板310的俯视下，第一并联开关331能够配置在第一串联开关321与第二串联开关322之间的区域，第二并联开关332能够配置在第三串联开关323与第四串联开关324之间的区域。
由此，能够在串联地配置在连结两个端子的路径上的两个串联开关之间的区域配置与公共接地端子315连接的并联开关。多数情况下，为了隔离度而在两个串联开关之间的区域设置空隙。因此，通过在两个串联开关之间的区域配置并联开关，从而能够有效利用空隙，能够谋求开关电路300的小型化。
(其它实施方式)
以上，列举实施方式及其变形例对本发明涉及的开关电路进行了说明，但是本发明涉及的开关电路并不限定于上述实施方式及其变形例。将上述实施方式及其变形例中的任意的构成要素组合而实现的其它实施方式、在不脱离本发明的主旨的范围内对上述实施方式及其变形例实施本领域技术人员想到的各种变形而得到的变形例、内置了上述开关电路的各种设备也包含于本发明。
例如，在上述各实施方式及其各变形例涉及的开关电路中，也可以在附图公开的各电路元件以及对信号路径进行连接的路径之间插入有其它电路元件以及布线等。
此外，虽然在实施方式1及其变形例中，第一端子111～第四端子114以及与它们连接的第一电极151～第四电极154并没有以公共接地端子115为对称点配置为点对称，但是并不限定于此。也就是说，开关电路100以及100A也可以以公共接地端子115为对称点而构成为点对称。由此，能够使四个端子间的电特性的对称性进一步提高。
此外，上述各实施方式及其变形例涉及的开关电路也可以内置于通信装置的高频模块。参照图10对具备实施方式1涉及的开关电路100以及控制电路170的通信装置5进行具体说明。
图10是另一个实施方式涉及的通信装置5的电路结构图。通信装置5具备高频模块1、天线元件2a以及2b、RF信号处理电路(RFIC)3、以及基带信号处理电路(BBIC)4。
高频模块1在天线元件2a以及2b与RFIC3之间传递高频信号。高频模块1例如是在LTE(Long Term Evolution，长期演进)、Wi-Fi(注册商标)、蓝牙(Bluetooth，注册商标)、GPS(Global Positioning System，全球定位系统)等的无线前端电路中使用的将各种功能部件一体化的集成模块。另外，本发明涉及的高频模块并不限定于此。
天线元件2a以及2b接收来自外部的高频信号并向高频模块1输出。天线元件2a以及2b例如能够用作分集式天线，但是并不限定于此。
RFIC3是对由天线元件2a以及2b收发的高频信号进行处理的RF信号处理电路。具体地，RFIC3通过下变频等对由高频模块1传递并输入的高频接收信号进行信号处理，并将进行该信号处理而生成的接收信号输出到BBIC4。
BBIC4是使用与在高频模块1传播的高频信号相比为低频的中频频带进行信号处理的电路。由BBIC4处理的信号例如作为用于图像显示的图像信号使用，或者为了经由扬声器的通话而作为声音信号使用。
另外，天线元件2a以及2b和BBIC4并不是本发明涉及的通信装置所必需的构成要素。
在此，对高频模块1的详细的结构进行说明。在本实施方式中，高频模块1构成高频信号的接收电路。
如图10所示，高频模块1具备接收低噪声放大器21以及22、接收滤波器61以及62、开关电路100、以及控制电路170。
接收低噪声放大器21以及22各自是放大电路的一个例子，以低噪声对从天线元件2a或2b经由接收滤波器61或62输入的高频信号进行放大。被放大的高频信号输出到RFIC3。
接收滤波器61是高频滤波器的一个例子，配置在连结接收低噪声放大器21和开关电路100的第二端子112的路径。接收滤波器61使从天线元件2a或2b输入的高频信号中的第一通信频段的接收频带的高频信号通过。
接收滤波器62是高频滤波器的一个例子，配置在连结接收低噪声放大器22和开关电路100的第三端子113的路径。接收滤波器62使从天线元件2a或2b输入的高频信号中的、与第一通信频段不同的第二通信频段的接收频带的高频信号通过。
接收滤波器61以及62可以是声表面波滤波器、使用了BAW(BulkAcoustic Wave，体声波)的弹性波滤波器、压电薄膜谐振器(FBAR：FilmBulk Acoustic Resonator，薄膜体声波谐振器)滤波器、LC谐振滤波器、以及电介质滤波器中的任一者，进而，并不限定于这些滤波器。
开关电路100配置在连结天线元件2a以及2b和接收滤波器61以及62的路径，对天线元件2a以及2b各自与接收滤波器61以及62各自的导通以及非导通进行切换。更具体地，开关电路100对(1)天线元件2a和接收滤波器61的连接、(2)天线元件2b和接收滤波器62的连接、(3)天线元件2a和接收滤波器62的连接、以及(4)天线元件2b和接收滤波器61的连接进行切换。开关电路100能够同时进行上述(1)～(4)中的(1)以及(2)的连接或(3)以及(4)的连接。另外，开关电路100也可以仅进行上述(1)～(4)中的任一连接。
控制电路170对开关电路100进行控制。
另外，接收低噪声放大器21以及22和控制电路170并不是本发明涉及的高频模块所必需的构成要素。
另外，在高频模块1以及通信装置5中，也可以在附图公开的各电路元件以及对信号路径进行连接的路径之间插入有其它电路元件以及布线等。例如，在图10中，也可以在接收低噪声放大器与接收滤波器之间插入获得接收低噪声放大器与接收滤波器的阻抗匹配的匹配电路。
另外，虽然在图10中，高频模块1具备实施方式1涉及的开关电路100，但是也可以代替开关电路100而具备实施方式1的变形例涉及的开关电路100A或实施方式2涉及的开关电路200。此外，在天线元件的数目为一个的情况下，高频模块1也可以代替开关电路100而具备实施方式3涉及的开关电路300。
另外，上述各实施方式涉及的开关电路的用途并不限定于高频模块的天线的切换。例如，上述各实施方式涉及的开关电路也可以用作对多个接收滤波器与一个以上的接收低噪声放大器之间的导通以及非导通进行切换的开关。此外，上述各实施方式涉及的开关电路也可以用于其它设备。
另外，虽然在图10中，作为具备开关电路100的高频模块的一个例子对接收电路进行了说明，但是高频模块也可以是发送电路。也就是说，高频模块也可以代替接收滤波器以及接收低噪声放大器而具备发送滤波器以及发送功率放大器。在该情况下，滤波器以及放大器等的输入以及输出相反。例如，发送功率放大器的输出信号输入到发送滤波器。此外，高频模块也可以是收发电路。
产业上的可利用性
本发明作为用于高频模块的开关电路，能够广泛利用于便携式电话等通信设备。

Claims (12)

1.一种开关电路，具备：
第一端子、第二端子、第三端子以及公共接地端子；
第一开关以及第二开关，串联地配置在连结所述第一端子以及所述第二端子的路径上；
第三开关以及第四开关，串联地配置在连结所述第一端子以及所述第三端子的路径上；
第五开关，与所述公共接地端子和所述第一开关与所述第二开关之间的第一节点连接；以及
第六开关，与所述公共接地端子和所述第三开关与所述第四开关之间的第二节点连接。
2.根据权利要求1所述的开关电路，其中，
所述开关电路设置在基板，
在所述基板的俯视下，
所述第五开关配置在所述第一开关与所述第二开关之间的区域，
所述第六开关配置在所述第三开关与所述第四开关之间的区域。
3.根据权利要求1所述的开关电路，其中，
所述开关电路还具备：
第四端子；
第七开关以及第八开关，串联地配置在连结所述第四端子以及所述第二端子的路径上；
第九开关以及第十开关，串联地配置在连结所述第四端子以及所述第三端子的路径上；
第十一开关，与所述公共接地端子和所述第七开关与所述第八开关之间的第三节点连接；以及
第十二开关，与所述公共接地端子和所述第九开关与所述第十开关之间的第四节点连接。
4.根据权利要求3所述的开关电路，其中，
所述开关电路设置在基板，
在所述基板的俯视下，
所述第五开关配置在所述第一开关与所述第二开关之间的区域，
所述第六开关配置在所述第三开关与所述第四开关之间的区域，
所述第十一开关配置在所述第七开关与所述第八开关之间的区域，
所述第十二开关配置在所述第九开关与所述第十开关之间的区域。
5.根据权利要求4所述的开关电路，其中，
在所述基板的俯视下，
所述第五开关配置在所述第三开关与所述第八开关之间，
所述第六开关配置在所述第一开关与所述第十开关之间，
所述第十一开关配置在所述第二开关与所述第九开关之间，
所述第十二开关配置在所述第四开关与所述第七开关之间。
6.根据权利要求5所述的开关电路，其中，
在所述基板的俯视下，
所述第一端子、所述第二端子、所述第三端子以及所述第四端子配置在矩形的四个顶点的位置，
所述公共接地端子配置在所述矩形的区域内，
所述第五开关以及所述第十二开关从所述公共接地端子起沿着第二轴向相互相反的朝向延伸，
所述第六开关以及所述第十一开关从所述公共接地端子起沿着与所述第二轴垂直的第一轴向相互相反的朝向延伸。
7.根据权利要求6所述的开关电路，其中，
在所述基板的俯视下，
所述第一开关～所述第四开关以及所述第七开关～所述第十开关各自配置为在与所述第二轴平行的方向上流过信号，
所述第一开关、所述第三开关、所述第四开关以及所述第十开关沿着所述第二轴排列为一列，
所述第二开关、所述第七开关、所述第八开关以及所述第九开关沿着所述第二轴排列为一列。
8.根据权利要求7所述的开关电路，其中，
所述开关电路还具备：
第一电极，将所述第一端子和所述第一开关以及所述第三开关连接；
第二电极，将所述第二端子和所述第二开关以及所述第八开关连接；
第三电极，将所述第三端子和所述第四开关以及所述第十开关连接；以及
第四电极，将所述第四端子和所述第七开关以及所述第九开关连接，
在所述基板的俯视下，
所述第一开关～所述第四开关以及所述第七开关～所述第十开关各自沿着所述第一轴延伸，
所述第一电极在所述第一开关与所述第三开关之间的区域中沿着所述第一轴延伸，
所述第二电极在所述第二开关与所述第八开关之间的区域中沿着所述第一轴延伸，
所述第三电极在所述第四开关与所述第十开关之间的区域中沿着所述第一轴延伸，
所述第四电极在所述第七开关与所述第九开关之间的区域中沿着所述第一轴延伸。
9.根据权利要求8所述的开关电路，其中，
所述开关电路还具备：
第五电极，将所述第一开关、所述第二开关以及所述第五开关连接；
第六电极，将所述第三开关、所述第四开关以及所述第六开关连接；
第七电极，将所述第七开关、所述第八开关以及所述第十一开关连接；以及
第八电极，将所述第九开关、所述第十开关以及所述第十二开关连接，
在所述基板的俯视下，
所述第五开关以及所述第五电极中的至少一者配置在连结所述第一端子以及所述第二端子的线上，
所述第六开关以及所述第六电极中的至少一者配置在连结所述第一端子以及所述第三端子的线上，
所述第十一开关以及所述第七电极中的至少一者配置在连结所述第二端子以及所述第四端子的线上，
所述第十二开关以及所述第八电极中的至少一者配置在连结所述第三端子以及所述第四端子的线上。
10.根据权利要求6所述的开关电路，其中，
在所述基板的俯视下，
所述第一开关、所述第二开关、所述第九开关以及所述第十开关各自配置为在与所述第一轴平行的方向上流过信号，
所述第三开关、所述第四开关、所述第七开关以及所述第八开关各自配置为在与所述第二轴平行的方向上流过信号，
所述第一开关以及所述第二开关在所述第一端子与所述第二端子之间沿着所述第一轴排列，
所述第三开关以及所述第四开关在所述第一端子与所述第三端子之间沿着所述第二轴排列，
所述第七开关以及所述第八开关在所述第二端子与所述第四端子之间沿着所述第二轴排列，
所述第九开关以及所述第十开关在所述第三端子与所述第四端子之间沿着所述第一轴排列。
11.一种高频模块，具备：
多个高频滤波器；以及
权利要求1～10中的任一项所述的开关电路，
所述开关电路对一个以上的天线元件各自与所述多个高频滤波器各自之间的导通以及非导通进行切换。
12.一种通信装置，具备：
权利要求11所述的高频模块；以及
RF信号处理电路，对由一个以上的天线元件收发的高频信号进行处理，
所述高频模块在所述一个以上的天线元件与所述RF信号处理电路之间传递所述高频信号。
CN202010155118.7A 2019-03-15 2020-03-06 开关电路、高频模块以及通信装置 Active CN111697984B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019048879A JP7293757B2 (ja) 2019-03-15 2019-03-15 スイッチ回路、高周波モジュール及び通信装置
JP2019-048879 2019-03-15

Publications (2)

Publication Number Publication Date
CN111697984A CN111697984A (zh) 2020-09-22
CN111697984B true CN111697984B (zh) 2021-11-26

Family

ID=72422641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010155118.7A Active CN111697984B (zh) 2019-03-15 2020-03-06 开关电路、高频模块以及通信装置

Country Status (3)

Country Link
US (1) US11430786B2 (zh)
JP (1) JP7293757B2 (zh)
CN (1) CN111697984B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111587538B (zh) * 2018-01-11 2022-03-11 株式会社村田制作所 开关模块
CN112039606B (zh) * 2020-11-06 2021-02-02 上海芯龙半导体技术股份有限公司 一种解码电路及芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023494A (en) * 1989-10-20 1991-06-11 Raytheon Company High isolation passive switch
US5616945A (en) * 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
DE102005049247A1 (de) * 2004-11-05 2006-05-11 Infineon Technologies Ag Hochfrequenzschalttransistor und Hochfrequenzschaltung
KR20120010499A (ko) * 2010-07-26 2012-02-03 엘지이노텍 주식회사 누설 전류 방지수단을 구비한 차량용 윈도우 스위치
CN103066977A (zh) * 2012-12-20 2013-04-24 南京佳立实通信科技有限公司 一种低通高隔离智能射频开关
CN104733810A (zh) * 2013-12-24 2015-06-24 株式会社村田制作所 开关电路及高频模块
CN206712764U (zh) * 2017-03-13 2017-12-05 惠州市鼎力智能科技有限公司 一种低漏电流的多通道开关电路
CN109088604A (zh) * 2018-08-06 2018-12-25 上海华虹宏力半导体制造有限公司 一种可变增益低噪声放大器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238716A (ja) * 1986-11-14 1988-10-04 Nec Corp スイッチ回路
JP3216419B2 (ja) * 1994-05-24 2001-10-09 三菱電機株式会社 移相器
JP3049189B2 (ja) * 1994-06-21 2000-06-05 松下電器産業株式会社 高周波電力用スイッチ装置およびその製造方法
JP3441236B2 (ja) * 1995-04-24 2003-08-25 ソニー株式会社 半導体集積回路装置
JP3596209B2 (ja) * 1997-01-29 2004-12-02 ソニー株式会社 スイッチ回路
JPH10150395A (ja) * 1996-11-20 1998-06-02 Hitachi Ltd スイッチ回路およびスイッチならびに無線装置
JP2001119201A (ja) * 1999-10-18 2001-04-27 Nec Kansai Ltd 高周波切り替え回路ｉｃ
JP2003298305A (ja) * 2002-03-28 2003-10-17 Fujitsu Quantum Devices Ltd 高周波スイッチ装置及びこれを用いた電子装置
JP3849600B2 (ja) 2002-07-12 2006-11-22 日本電気株式会社 高周波スイッチ
JP3891443B2 (ja) * 2004-11-17 2007-03-14 松下電器産業株式会社 高周波スイッチ回路及び半導体装置
JP4297368B2 (ja) * 2005-06-16 2009-07-15 Ｔｄｋ株式会社 高周波モジュール
JP2009231583A (ja) * 2008-03-24 2009-10-08 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
TWI430315B (zh) * 2010-12-02 2014-03-11 Richwave Technology Corp 雙極雙投開關裝置
JP2015115884A (ja) * 2013-12-13 2015-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2015173227A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体スイッチ及び半導体基板
CN110114979A (zh) * 2016-12-22 2019-08-09 株式会社村田制作所 高频开关以及通信装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023494A (en) * 1989-10-20 1991-06-11 Raytheon Company High isolation passive switch
US5023494B1 (zh) * 1989-10-20 1992-10-27 Raytheon Co
US5616945A (en) * 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
DE102005049247A1 (de) * 2004-11-05 2006-05-11 Infineon Technologies Ag Hochfrequenzschalttransistor und Hochfrequenzschaltung
KR20120010499A (ko) * 2010-07-26 2012-02-03 엘지이노텍 주식회사 누설 전류 방지수단을 구비한 차량용 윈도우 스위치
CN103066977A (zh) * 2012-12-20 2013-04-24 南京佳立实通信科技有限公司 一种低通高隔离智能射频开关
CN104733810A (zh) * 2013-12-24 2015-06-24 株式会社村田制作所 开关电路及高频模块
CN206712764U (zh) * 2017-03-13 2017-12-05 惠州市鼎力智能科技有限公司 一种低漏电流的多通道开关电路
CN109088604A (zh) * 2018-08-06 2018-12-25 上海华虹宏力半导体制造有限公司 一种可变增益低噪声放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CMOS 单片高隔离度 Ka 波段单刀双掷开关的设计;刘超 等;《电子技术应用》;20160430;第42卷(第4期);全文 *
Compact 35–70 GHz SPDT Switch With High Isolation for High Power Application;Li Zhao，等;《IEEE Microwave and Wireless Components Letters》;20170426;全文 *

Also Published As

Publication number Publication date
JP2020150510A (ja) 2020-09-17
CN111697984A (zh) 2020-09-22
US20200294996A1 (en) 2020-09-17
JP7293757B2 (ja) 2023-06-20
US11430786B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
CN213213459U (zh) 高频模块和通信装置
CN113574658A (zh) 高频模块和通信装置
KR20210034505A (ko) 고주파 모듈 및 통신 장치
CN215682277U (zh) 高频模块和通信装置
CN111697984B (zh) 开关电路、高频模块以及通信装置
US20230261382A1 (en) Radio frequency module and communication device
CN113412578A (zh) 高频模块和通信装置
US11539385B2 (en) Radio-frequency module and communication device
CN215186738U (zh) 高频模块和通信装置
WO2022091893A1 (ja) 高周波モジュール
KR102455844B1 (ko) 고주파 모듈 및 통신장치
CN213937899U (zh) 高频模块和通信装置
CN214959527U (zh) 高频模块以及通信装置
CN113302839B (zh) 高频模块以及通信装置
US20240030894A1 (en) Radio-frequency module and communication device
WO2023171260A1 (ja) 高周波回路
US20240030955A1 (en) Radio-frequency module and communication device
US20240014804A1 (en) Radio-frequency module and communication device
WO2023021792A1 (ja) 高周波モジュール及び通信装置
WO2022209728A1 (ja) 高周波モジュール及び通信装置
JP2024049152A (ja) 高周波回路及び通信装置
CN113302839A (zh) 高频模块以及通信装置
CN117941273A (zh) 高频模块
CN116670817A (zh) 集成电路和高频模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant