JP2024049152A - 高周波回路及び通信装置 - Google Patents

Abstract

【課題】素子数の低減と伝送特性の向上とを両立する。【解決手段】高周波回路１は、電力増幅器１０と、電力増幅器１０の出力端子１２に接続される整合回路２０と、を備える。整合回路２０は、電力増幅器１０の出力伝送経路に直列に接続されるインダクタ２１と、インダクタ２１の一端とグランドとの間に直列に接続されるコンデンサ２３と、コンデンサ２３とグランドとの間に直列に接続されるインダクタ２２と、共通端子２７ａ並びに選択端子２７ｂ及び２７ｃを有するスイッチ２７と、共通端子２７ａとインダクタ２１の一端との間に直列に接続されるコンデンサ２４と、を有する。選択端子２７ｂは、グランドに接続され、選択端子２７ｃは、インダクタ２１の他端に接続される。【選択図】図２

Description

本発明は、高周波回路及び通信装置に関する。

特許文献１には、給電回路とアンテナ素子との間に接続された、可変リアクタンス回路を含むアンテナ整合回路が開示されている。特許文献１に開示されたアンテナ整合回路の可変リアクタンス回路は、送受信信号伝送路に対して並列又は直列に接続されるリアクタンス素子と、当該リアクタンス素子の接続状態を切り替えるスイッチと、を含む。

国際公開第２０１５／１７８２０４号

上記整合回路では、直列接続及び並列接続の各々のリアクタンス素子が設けられており、素子数が多くなる。一方で素子数を減らすと、信号に応じて適切なインピーダンス整合をとることができなくなり、伝送特性が劣化するおそれがある。

そこで、本発明は、素子数の低減と伝送特性の向上とを両立することができる高周波回路及び通信装置を提供することを目的とする。

本発明の一態様に係る高周波回路は、電力増幅器と、電力増幅器の出力端子に接続される整合回路と、を備え、整合回路は、電力増幅器の出力伝送経路に直列に接続される第１インダクタと、第１インダクタの一端とグランドとの間に直列に接続される第１コンデンサと、第１コンデンサとグランドとの間に直列に接続される第２インダクタと、第１共通端子、第１選択端子及び第２選択端子を有する第１スイッチと、第１共通端子と第１インダクタの一端との間に直列に接続される第２コンデンサと、を有し、第１選択端子は、グランドに接続され、第２選択端子は、第１インダクタの他端に接続される。

本発明の一態様に係る通信装置は、上記一態様に係る高周波回路と、高周波回路を伝送される高周波信号を処理するＲＦ信号処理回路と、を備える。

本発明に係る高周波回路及び通信装置によれば、素子数の低減と伝送特性の向上とを両立することができる。

図１は、実施の形態に係る高周波回路及び通信装置の回路構成図である。 図２は、実施の形態に係る高周波回路の整合回路の回路構成図である。 図３は、実施の形態に係る高周波回路の整合回路における各回路素子の配置の一例を示す平面図である。 図４は、実施の形態の変形例１に係る高周波回路の整合回路の回路構成図である。 図５は、実施の形態の変形例２に係る高周波回路の整合回路の回路構成図である。 図６は、実施の形態の変形例３に係る高周波回路の整合回路の回路構成図である。 図７は、実施の形態の変形例４に係る高周波回路の整合回路の回路構成図である。 図８は、実施の形態の変形例５に係る高周波回路の整合回路の回路構成図である。 図９は、実施の形態の変形例６に係る高周波回路の整合回路の回路構成図である。 図１０は、実施の形態の変形例７に係る高周波回路の整合回路の回路構成図である。

以下では、本発明の実施の形態に係る高周波回路及び通信装置について、図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、いずれも本発明の一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する趣旨ではない。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。

また、本明細書において、直角に接続など要素間の関係性を示す用語、及び、長方形又はＬ字状などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

また、本明細書において、「接続される」とは、直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。また、「直接接続される」とは、互いの端子同士が物理的に接触している場合だけでなく、配線導体及び／又はビア導体で電気的に接続される場合であって、他の回路素子を介さずに電気的に接続される場合を意味する。

また、「ＡとＢとの間に接続される」とは、ＡとＢとの間でＡ及びＢの両方に接続されることを意味する。「ＡとＢとの間に直列に接続される」とは、ＡとＢとを結ぶ配線経路上に電気的に直列に接続されることを意味する。例えば、ＣがＡとＢとの間に直列に接続される場合、Ｃの第１端子がＡに接続され、第１端子とは異なるＣの第２端子がＢに接続される。

また、本明細書において、「第１」、「第２」などの序数詞は、特に断りの無い限り、構成要素の数又は順序を意味するものではなく、同種の構成要素の混同を避け、区別する目的で用いられている。

また、本明細書において、「送信経路」とは、高周波送信信号を伝送する配線、当該配線に直接接続された電極、及び当該配線又は当該電極に直接接続された端子などで構成された伝送線路であることを意味する。また、「受信経路」とは、高周波受信信号を伝送する配線、当該配線に直接接続された電極、及び当該配線又は当該電極に直接接続された端子などで構成された伝送線路であることを意味する。また、「送受信経路」とは、高周波送信信号及び高周波受信信号の双方を伝送する配線、当該配線に直接接続された電極、及び当該配線又は当該電極に直接接続された端子などで構成された伝送線路であることを意味する。

（実施の形態）
［１ 高周波回路１及び通信装置５の回路構成］
まず、実施の形態に係る高周波回路１及び通信装置５の回路構成について、図１を用いて説明する。図１は、本実施の形態に係る高周波回路１及び通信装置５の回路構成図である。

［１．１ 通信装置５の回路構成］
まず、通信装置５の回路構成について説明する。図１に示される通信装置５は、通信システムで用いられる装置であり、例えばスマートフォン又はタブレットコンピュータなどの携帯端末である。図１に示すように、本実施の形態に係る通信装置５は、高周波回路１と、アンテナ２と、ＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）３と、ＢＢＩＣ（Ｂａｓｅｂａｎｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）４と、を備える。

高周波回路１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。本実施の形態では、高周波回路１は、高周波信号の一例である送信信号を伝送する。なお、高周波回路１は、高周波信号の一例である受信信号を伝送してもよい。高周波回路１の詳細な構成については後で説明する。

アンテナ２は、高周波回路１のアンテナ接続端子１００に接続され、高周波回路１から出力された高周波信号を送信する。あるいは、アンテナ２は、外部から高周波信号を受信して高周波回路１へ出力してもよい。

ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、ＢＢＩＣ４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波送信信号を、高周波回路１の送信経路に出力する。また、ＲＦＩＣ３は、高周波回路１の受信経路を介して入力された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力してもよい。また、ＲＦＩＣ３は、高周波回路１が有するスイッチ及び増幅器などを制御する制御部を有する。なお、ＲＦＩＣ３の制御部としての機能の一部又は全部は、ＲＦＩＣ３の外部に実装されてもよく、例えば、ＢＢＩＣ４又は高周波回路１に実装されてもよい。

ＢＢＩＣ４は、高周波回路１が伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４が処理する信号としては、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のための音声信号などである。

なお、図１に表された通信装置５の回路構成は、例示であり、これに限定されない。例えば、通信装置５は、アンテナ２及び／又はＢＢＩＣ４を備えなくてもよい。また、通信装置５は、複数のアンテナ２を備えてもよい。

［１．２ 高周波回路１の回路構成］
次に、高周波回路１の具体的な回路構成について、図１を用いて説明する。

図１に示すように、高周波回路１は、電力増幅器１０と、整合回路２０と、スイッチ３０と、フィルタ４１、４２及び４３と、スイッチ５０と、を備える。また、高周波回路１は、アンテナ接続端子１００と、高周波入力端子１０１と、を有する。

アンテナ接続端子１００は、高周波回路１の内部でスイッチ５０の共通端子５０ａに接続され、高周波回路１の外部でアンテナ２に接続される。高周波回路１を伝送された送信信号は、アンテナ接続端子１００を介してアンテナ２に出力される。

高周波入力端子１０１は、高周波回路１の内部で電力増幅器１０の入力端子１１に接続され、高周波回路１の外部でＲＦＩＣ３に接続される。これにより、高周波入力端子１０１を介してＲＦＩＣ３から受けた送信信号は、電力増幅器１０によって増幅される。

高周波入力端子１０１とアンテナ接続端子１００とを結ぶ配線経路が、高周波信号の伝送経路９０である。本実施の形態では、ＲＦＩＣ３から入力される送信信号が、高周波入力端子１０１からアンテナ接続端子１００まで伝送経路９０を伝送される。

電力増幅器１０は、高周波入力端子１０１から入力された送信信号を増幅する。図１に示すように、電力増幅器１０は、入力端子１１及び出力端子１２を有する。入力端子１１は、高周波入力端子１０１に接続されている。出力端子１２は、整合回路２０に接続されている。

電力増幅器１０は、例えば、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのバイポーラトランジスタを含む。あるいは、電力増幅器１０は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの電界効果トランジスタ（ＦＥＴ）を含んでもよい。電力増幅器１０は、バイポーラトランジスタ又は電界効果トランジスタを複数含み、複数のトランジスタの多段構成を有してもよい。

整合回路２０は、電力増幅器１０の出力端子１２に接続される。具体的には、整合回路２０は、出力端子１２とスイッチ３０の共通端子３０ａとの間に直列に接続される。整合回路２０は、電力増幅器１０の出力インピーダンスを整合させるために設けられている。また、整合回路２０は、送信信号の高調波を減衰させるなどのフィルタとしても機能する。

整合回路２０は、インピーダンスが変更可能なインピーダンス可変回路である。整合回路２０のインピーダンスは、図示しない制御部（又は、ＲＦＩＣ３の制御部）によって変更される。例えば、整合回路２０のインピーダンスは、送信信号の周波数帯域（通信バンド）又はパワーなどに応じて変更される。

整合回路２０の具体的な回路構成については、後で説明する。

スイッチ３０は、共通端子と、複数の選択端子と、を有する第２スイッチの一例である。図１に示すように、スイッチ３０は、共通端子３０ａと、３つの選択端子３０ｂ、３０ｃ及び３０ｄと、を有する。スイッチ３０は、共通端子３０ａと、選択端子３０ｂ、３０ｃ及び３０ｄの各々との接続（導通）及び非接続（非導通）を切り替える。スイッチ３０は、ＳＰ３Ｔ（Ｓｉｎｇｌｅ－Ｐｏｌｅ Ｔｒｉｐｌｅ－Ｔｈｒｏｗ）型のスイッチ回路である。スイッチ３０は、例えば、トランジスタなどの１以上のスイッチング素子を用いて構成されている。

共通端子３０ａは、第２共通端子の一例であり、整合回路２０に接続されている。共通端子３０ａは、高周波信号の伝送経路９０の一部であり、整合回路２０を介して電力増幅器１０の出力端子１２に接続されている。選択端子３０ｂは、フィルタ４１の入力端に接続されている。選択端子３０ｃは、フィルタ４２の入力端に接続されている。選択端子３０ｄは、フィルタ４３の入力端に接続されている。

フィルタ４１、４２及び４３はそれぞれ、互いに異なる通信バンドを含む通過帯域を有する。例えば、フィルタ４１、４２及び４３はそれぞれ、所定の通信バンドのアップリンク動作バンド（ｕｐｌｉｎｋ ｏｐｅｒａｔｉｎｇ ｂａｎｄ）を含む通過帯域を有する送信フィルタである。

なお、通信バンドは、無線アクセス技術（ＲＡＴ：Ｒａｄｉｏ Ａｃｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ）を用いて構築される通信システムのための周波数バンドである。バンドＡは、標準化団体など（例えば３ＧＰＰ（登録商標）（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）及びＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）など）によって予め定義される。通信システムの例としては、５ＧＮＲ（５ｔｈ Ｇｅｎｅｒａｔｉｏｎ Ｎｅｗ Ｒａｄｉｏ）システム、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）システム及びＷＬＡＮ（Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）システムなどを挙げることができる。

なお、フィルタ４１、４２及び４３の少なくとも１つは、通信バンドにおける周波数分割複信（ＦＤＤ：Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）を可能にするデュプレクサに含まれる送信フィルタであってもよい。あるいは、フィルタ４１、４２及び４３の少なくとも１つは、時分割複信（ＴＤＤ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）を可能にする送受信フィルタであってもよい。

フィルタ４１、４２及び４３は、例えば、弾性表面波（ＳＡＷ：Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタ、バルク弾性波（ＢＡＷ：Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタ、ＬＣ共振フィルタ及び誘電体フィルタのいずれを用いて構成されてもよく、さらには、これらには限定されない。

スイッチ５０は、共通端子と、複数の選択端子と、を有する第３スイッチの一例である。スイッチ５０は、共通端子５０ａと、３つの選択端子５０ｂ、５０ｃ及び５０ｄと、を有する。スイッチ５０は、共通端子５０ａと、選択端子５０ｂ、５０ｃ及び５０ｄの各々との接続（導通）及び非接続（非導通）を切り替える。スイッチ５０は、ＳＰ３Ｔ型のスイッチ回路である。スイッチ５０は、例えば、トランジスタなどの１以上のスイッチング素子を用いて構成されている。

共通端子５０ａは、アンテナ接続端子１００に接続されている。選択端子５０ｂは、フィルタ４１の出力端に接続されている。選択端子５０ｃは、フィルタ４２の出力端に接続されている。選択端子５０ｄは、フィルタ４３の出力端に接続されている。

本実施の形態に係る高周波回路１では、送信信号の周波数帯域（通信バンド）又はパワーに応じて、スイッチ３０及び５０の各々の接続関係が切り替えられる。これにより、電力増幅器１０で増幅された高周波信号は、フィルタ４１、４２及び４３のいずれかを通過させることができる。本実施の形態では、マルチバンド／マルチモードに対応した高周波回路１を実現することができる。

なお、図１に表された高周波回路１の回路構成は、例示であり、これに限定されない。例えば、高周波回路１は、スイッチ３０、フィルタ４１、４２及び４３、並びに、スイッチ５０を備えなくてもよい。また、例えば、高周波回路１は、フィルタ４１、４２及び４３のうちの１つ又は２つのみを備えてもよく、これら以外の１以上のフィルタを備えてもよい。高周波回路１が備えるフィルタの数に応じて、スイッチ３０及び５０の各々の選択端子の数が変更されてもよい。例えば、フィルタが２つの場合には、スイッチ３０及び５０はそれぞれ、ＳＰＤＴ（Ｓｉｎｇｌｅ－Ｐｏｌｅ Ｄｏｕｂｌｅ－Ｔｈｒｏｗ）型のスイッチ回路であってもよい。フィルタが４つ以上の場合には、スイッチ３０及び５０はそれぞれ、ＳＰｎＴ型（Ｓｉｎｇｌｅ－Ｐｏｌｅ ｎ－Ｔｈｒｏｗ）型のスイッチ回路（マルチスロー型のスイッチ回路）であってもよい。また、高周波回路１が備えるフィルタが１つのみである場合には、スイッチ３０及び５０を備えなくてもよい。

また、上述したように、高周波回路１は、高周波信号の一例である受信信号を伝送してもよい。すなわち、高周波回路１は、送信信号を伝送する送信回路と、受信信号を伝送する受信回路と、を含んでもよい。この場合、高周波回路１は、例えば、受信信号を増幅する低雑音増幅器（ＬＮＡ：Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、受信信号を出力する高周波出力端子、送信経路と受信経路との切り替えを行うスイッチ、フィルタ、及び、インピーダンス整合回路などを含む。

［１．３ 整合回路２０の回路構成］
続いて、整合回路２０の具体的な回路構成について、図２を用いて説明する。

図２は、本実施の形態に係る高周波回路１の整合回路２０の回路構成図である。なお、図２では、高周波入力端子１０１、電力増幅器１０及びスイッチ３０も図示している。

図２に示すように、整合回路２０は、インダクタ２１及び２２と、コンデンサ２３、２４、２５及び２６と、スイッチ２７と、を有する。また、整合回路２０は、ノードＮ１、Ｎ２、Ｎ３、Ｎ４及びＮ５を有する。

インダクタ２１は、第１インダクタの一例であり、電力増幅器１０の出力伝送経路に直列に接続されている。出力伝送経路は、伝送経路９０の一部であり、電力増幅器１０の出力端子１２とアンテナ接続端子１００との間の部分である。具体的には、インダクタ２１は、電力増幅器１０の出力端子１２とスイッチ３０の共通端子３０ａとの間に直列に接続されている。より具体的には、インダクタ２１の一端は、電力増幅器１０の出力端子１２と、コンデンサ２３の一端と、コンデンサ２４の一端とに直接接続されている。インダクタ２１の他端は、コンデンサ２５の一端と、コンデンサ２６の一端とに直接接続されている。インダクタ２１の他端は、コンデンサ２６を介してスイッチ３０の共通端子３０ａに接続されている。

インダクタ２２は、第２インダクタの一例であり、コンデンサ２３とグランドとの間に直列に接続されている。インダクタ２２の一端は、コンデンサ２３の他端と、スイッチ２７の選択端子２７ｂとに直接接続されている。インダクタ２２の他端は、グランドに直接接続されている。

コンデンサ２３は、第１コンデンサの一例であり、インダクタ２１の一端とグランドとの間に直列に接続されている。具体的には、コンデンサ２３の一端は、伝送経路９０上のノードＮ１に直接接続されている。コンデンサ２３の他端は、インダクタ２２の一端と、スイッチ２７の選択端子２７ｂとに直接接続されている。

コンデンサ２４は、第２コンデンサの一例であり、スイッチ２７の共通端子２７ａとインダクタ２１の一端との間に直列に接続されている。具体的には、コンデンサ２４の一端は、伝送経路９０上のノードＮ２に直接接続されている。コンデンサ２４の他端は、スイッチ２７の共通端子２７ａに直接接続されている。

コンデンサ２５は、インダクタ２１の他端とスイッチ３０の共通端子３０ａとの間で、電力増幅器１０が増幅した信号の伝送経路９０に接続されている。具体的には、コンデンサ２５は、第４コンデンサの一例であり、インダクタ２１の他端とグランドとの間に直列に接続されている。より具体的には、コンデンサ２５の一端は、伝送経路９０上のノードＮ５に直接接続されている。コンデンサ２５の他端は、グランドに直接接続されている。

コンデンサ２６は、第３コンデンサの一例であり、インダクタ２１の他端とスイッチ３０の共通端子３０ａとの間で、電力増幅器１０が増幅した信号の伝送経路９０に接続されている。具体的には、コンデンサ２６は、インダクタ２１の他端と共通端子３０ａとの間に直列に接続されている。より具体的には、コンデンサ２６の一端は、インダクタ２１の他端に直接接続されている。コンデンサ２６の他端は、共通端子３０ａに直接接続されている。

スイッチ２７は、第１スイッチの一例であり、共通端子２７ａと、選択端子２７ｂ及び２７ｃと、を有する。スイッチ２７は、共通端子２７ａと、選択端子２７ｂ及び２７ｃの各々との接続（導通）及び非接続（非導通）を切り替える。スイッチ２７は、ＳＰＤＴ型のスイッチ回路である。スイッチ２７は、例えば、トランジスタなどの１以上のスイッチング素子を用いて構成されている。

共通端子２７ａは、第１共通端子の一例であり、コンデンサ２４の他端に接続されている。選択端子２７ｂは、第１選択端子の一例であり、グランドに接続されている。本実施の形態では、選択端子２７ｂは、インダクタ２２を介してグランドに接続されている。具体的には、選択端子２７ｂは、ノードＮ３に直接接続されている。選択端子２７ｃは、第２選択端子の一例であり、インダクタ２１の他端に接続されている。具体的には、選択端子２７ｃは、伝送経路９０上のノードＮ４に直接接続されている。

ノードＮ１、Ｎ２、Ｎ３、Ｎ４及びＮ５はそれぞれ、電気回路上の分岐点である。ノードＮ１、Ｎ２、Ｎ３、Ｎ４及びＮ５は、例えば、配線導体若しくはビア導体の一部又は接続端子などで実現される。ノードＮ１、Ｎ２、Ｎ４及びＮ５は、電力増幅器１０で増幅された信号の伝送経路９０上に位置している。具体的には、ノードＮ１及びＮ２は、電力増幅器１０の出力端子１２とインダクタ２１の一端との間の伝送経路９０上に位置している。ノードＮ４及びＮ５は、インダクタ２１の他端とスイッチ３０の共通端子３０ａとの間の伝送経路９０上に位置している。ノードＮ３は、伝送経路９０とグランドとを接続する経路（シャント経路）上に位置している。

なお、ノードＮ１、Ｎ２、Ｎ３、Ｎ４及びＮ５はそれぞれ、電気的に同電位とみなせる範囲内で、図示した位置とは異なる位置に設けられていてもよい。例えば、ノードＮ１は、ノードＮ２とコンデンサ２４との間に位置してもよい。ノードＮ２は、ノードＮ１とコンデンサ２３との間に位置してもよく、あるいは、電力増幅器１０の出力端子１２とノードＮ１との間に位置してもよい。ノードＮ４及びノードＮ５についても同様に、位置が変更されてもよい。

また、ノードＮ１、Ｎ２、Ｎ３、Ｎ４及びＮ５のうち、互いに同電位とみなせるノードは、１つのノードであってもよい。例えば、ノードＮ１とノードＮ２とは、配線導体又はビア導体の同一部位であってもよい。具体的には、コンデンサ２３の一端とコンデンサ２４の一端とは、配線導体又はビア導体の同一部位に直接接続されていてもよい。ノードＮ４とノードＮ５とについても同様である。

なお、同一部位とは、実質的に同一とみなせる程度の大きさの部位である。例えば、配線導体又はビア導体の同一部位は、配線導体の幅又はビア導体の直径若しくは最大幅を一辺とする正方形の領域とみなすことができる。

［２ 整合回路２０による作用効果］
続いて、整合回路２０による主な作用効果について説明する。

整合回路２０は、伝送経路９０に直列に接続されたシリーズ素子であるインダクタ２１と、伝送経路９０とグランドとの間に直列に接続されたシャント素子であるコンデンサ２３及び２５と、によってローパスフィルタを構成している。これにより、送信信号の高調波を抑制することができる。

また、伝送経路９０とグランドとを接続するシャント経路には、インダクタ２２とコンデンサ２３との直列接続によるＬＣ共振回路が構成されている。これにより、特定の減衰極を発生させて、特定の周波数帯域を減衰させることができる。

整合回路２０が減衰させるべき周波数帯域は、送信信号の特性に応じて決定される。マルチバンド／マルチモード対応の高周波回路１の場合、送信信号の周波数帯域（通信バンド）及び／又はパワーに応じて、整合回路２０が減衰させるべき周波数帯域が変わる。このため、本実施の形態に係る整合回路２０では、スイッチ２７によってＬＣ共振回路の減衰極を変更する。

具体的には、スイッチ２７は、送信信号の周波数帯域（通信バンド）又はパワーに応じて、共通端子２７ａの接続先を、選択端子２７ｂと選択端子２７ｃとで切り替えが可能である。接続先の切り替えは、図示されない制御部又はＲＦＩＣ３によって実行される。

共通端子２７ａと選択端子２７ｂとが接続された場合、コンデンサ２４は、伝送経路９０に接続されたシャント素子として機能し、インダクタ２２を介してグランドに接続される。この場合、コンデンサ２４は、コンデンサ２３に並列に接続される。つまり、コンデンサ２３及び２４とインダクタ２２とによってＬＣ共振回路（ＬＣ直列回路）を構成する。

一方で、共通端子２７ａと選択端子２７ｃとが接続された場合、コンデンサ２４は、伝送経路９０に接続されたシリーズ素子として機能し、インダクタ２１に対して並列に接続される。すなわち、コンデンサ２４とインダクタ２１とによってＬＣ共振回路（ＬＣ並列回路）を構成する。

このように、整合回路２０では、コンデンサ２４をシリーズ素子及びシャント素子のいずれかとして機能させることによって、異なる回路構成のＬＣ共振回路を構成することができる。コンデンサ２４の接続態様を切り替えることによって、異なる減衰極を発生させることができる。インダクタ２１及び２２のインダクタンス値、並びに、コンデンサ２３及び２４の容量値を調整しておくことで、例えば、送信信号の高調波に対応する周波数などの所望の周波数帯域を減衰させることができる。

また、１つのコンデンサ２４がシリーズ接続及びシャント接続の２つの用途に共用されるので、シリーズ接続及びシャント接続の各々に専用のコンデンサを設けなくてもよい。このため、整合回路２０（及び高周波回路１）に含まれるコンデンサの数を減らすことができる。

以上のように、本実施の形態に係る高周波回路１は、電力増幅器１０と、電力増幅器１０の出力端子１２に接続される整合回路２０と、を備える。整合回路２０は、電力増幅器１０の出力伝送経路に直列に接続されるインダクタ２１と、インダクタ２１の一端とグランドとの間に直列に接続されるコンデンサ２３と、コンデンサ２３とグランドとの間に直列に接続されるインダクタ２２と、共通端子２７ａ並びに選択端子２７ｂ及び２７ｃを有するスイッチ２７と、共通端子２７ａとインダクタ２１の一端との間に直列に接続されるコンデンサ２４と、を有する。選択端子２７ｂは、グランドに接続され、選択端子２７ｃは、インダクタ２１の他端に接続される。

これにより、コンデンサ２４をシリーズ接続及びシャント接続の２つの用途に共用することができるので、高周波回路１の素子数を低減することができる。また、コンデンサ２４の接続形態を変更することで、減衰極の異なるＬＣ共振回路を構成することができる。このため、例えば、高調波を減衰させるなど伝送特性を高めることができる。このように、高周波回路１によれば、素子数の低減と伝送特性の向上とを両立させることができる。

また、例えば、選択端子２７ｂは、インダクタ２２を介してグランドに接続される。

これにより、スイッチ２７の共通端子２７ａと選択端子２７ｂとを接続した場合には、シャント経路において直列接続されたＬＣ共振回路を構成することができる。

また、例えば、高周波回路１は、共通端子３０ａと、複数の選択端子３０ｂ、３０ｃ及び３０ｄとを有するスイッチ３０を備える。共通端子３０ａは、インダクタ２１の他端に接続される。

これにより、スイッチ３０によって、整合回路２０の出力を複数に分岐させることができる。例えば、スイッチ３０の複数の選択端子３０ｂ、３０ｃ及び３０ｄにはそれぞれ、通過帯域が異なるフィルタを接続することによって、マルチバンド対応の高周波回路１を実現することができる。このため、例えば、送信信号の周波数帯域が異なる場合に整合回路２０のＬＣ共振回路による減衰極を変更することで、高調波などの不要な信号を効率良く減衰させることができ、伝送特性を向上させることができる。

また、例えば、高周波回路１では、整合回路２０は、インダクタ２１の他端とグランドとの間に直列に接続されるコンデンサ２５を有する。

これにより、整合回路２０によるインピーダンス整合を行いやすくすることができる。

また、本実施の形態に係る通信装置５は、高周波回路１と、高周波回路１を伝送される高周波信号を処理するＲＦＩＣ３と、を備える。

これにより、高周波回路１と同様に、素子数の低減と伝送特性の向上とを両立させることができる。

［３ 整合回路２０の素子レイアウト］
続いて、整合回路２０に含まれる各素子のレイアウトの例について、図３を用いて説明する。図３は、本実施の形態に係る高周波回路１の整合回路２０における各回路素子の配置の一例を示す平面図である。例えば、図３は、高周波回路１が設けられるモジュール基板の主面（図示せず）を平面視した場合の各回路素子の配置を示している。以下の説明において特に断りのない限り、「平面視」とは、モジュール基板の主面を平面視する場合を意味する。図３では、電力増幅器１０及びスイッチ３０も図示している。

図３に示すように、インダクタ２１及び２２はそれぞれ、チップ部品（チップインダクタ）で実現される。例えば、インダクタ２１の一端及び他端は、チップインダクタの２つの端子電極であり、基板に設けられた配線導体、ビア導体又は接続端子に接続される部分とみなすことができる。チップインダクタの平面視形状は、例えば長方形であり、長手方向の両端に２つの端子電極が設けられている。２つの端子電極は、チップインダクタ内において、配線導体又はビア導体で電気的に接続されている。インダクタ２２についても同様である。なお、チップインダクタの大きさ及び形状は特に限定されない。

また、コンデンサ２３、２４、２５及び２６はそれぞれ、チップ部品（チップコンデンサ）で実現される。例えば、コンデンサ２３の一端及び他端は、チップコンデンサの２つの端子電極であり、基板に設けられた配線導体、ビア導体又は接続端子に接続される部分とみなすことができる。チップコンデンサの平面視形状は、例えば長方形であり、長手方向の両端に２つの端子電極が設けられている。２つの端子電極は、チップコンデンサ内において、平行平板状に配置された第１電極及び第２電極にそれぞれ接続されている。コンデンサ２４、２５及び２６についても同様である。なお、チップコンデンサの大きさ及び形状は特に限定されない。

スイッチ２７は、集積回路（ＩＣ）素子に形成されている。ＩＣ素子は、例えば、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＧａＮなどの半導体材料を用いた半導体プロセスによって形成される。スイッチ２７に含まれるトランジスタは、半導体プロセスによって半導体基板に形成される。なお、電力増幅器１０及びスイッチ３０も同様に、ＩＣ素子に形成されている。

整合回路２０に含まれる各回路素子は、伝送経路９０と、配線導体９１、９２及び９３とによって接続されている。図３に示すように、伝送経路９０は、直線に沿って延びており、電力増幅器１０の出力端子１２とスイッチ３０の共通端子３０ａとを最短距離で結んでいる。これにより、伝送経路９０の配線長を短くすることができるので、信号の損失を低減することができる。

伝送経路９０は、配線導体９０ａ、９０ｂ及び９０ｃを含む。配線導体９０ａ、９０ｂ及び９０ｃはそれぞれ、一直線に延びるように並んで設けられている。

配線導体９０ａは、電力増幅器１０の出力端子１２とインダクタ２１の一端とを接続している。電力増幅器１０の出力端子１２が、平面視で配線導体９０ａの一端に重なり、重なる部分で配線導体９０ａに接触している。インダクタ２１の一端が、平面視で配線導体９０ａの他端に重なり、重なる部分で配線導体９０ａに接触している。

また、配線導体９０ａに対して、コンデンサ２３及び２４が平面視で重なるように配置されている。具体的には、コンデンサ２３の一端及びコンデンサ２４の一端がそれぞれ、平面視で配線導体９０ａに重なり、重なる部分で配線導体９０ａに接触している。このため、コンデンサ２３の一端とノードＮ１とが一致し、コンデンサ２４の一端とノードＮ２とが一致している。ノードＮ１とコンデンサ２３の一端とを結ぶ配線長、及び、ノードＮ２とコンデンサ２４の一端とを結ぶ配線長がいずれも短くなる。これにより、不要な寄生インダクタ又は寄生容量の発生を抑制することができ、信号の損失を低減することができる。

配線導体９０ｂは、インダクタ２１の他端とコンデンサ２６の一端とを接続している。インダクタ２１の他端が、平面視で配線導体９０ｂの一端に重なり、重なる部分で配線導体９０ｂに接触している。コンデンサ２６の一端が、平面視で配線導体９０ｂの他端に重なり、重なる部分で配線導体９０ｂに接触している。

また、配線導体９０ｂに対して、コンデンサ２５が平面視で重なるように配置されている。具体的には、コンデンサ２５の一端が、平面視で配線導体９０ｂに重なり、重なる部分で配線導体９０ｂに接触するように設けられている。このため、コンデンサ２５の一端とノードＮ５とが一致し、ノードＮ５とコンデンサ２５の一端とを結ぶ配線長が短くなる。これにより、不要な寄生インダクタ又は寄生容量の発生を抑制することができ、信号の損失を低減することができる。

配線導体９０ｃは、コンデンサ２６の他端とスイッチ３０の共通端子３０ａとを接続している。コンデンサ２６の他端が、平面視で配線導体９０ｃの一端に重なり、重なる部分で配線導体９０ｃに接触している。スイッチ３０の共通端子３０ａが、平面視で配線導体９０ｃの他端に重なり、重なる部分で配線導体９０ｃに接触している。

配線導体９１は、コンデンサ２４の他端とスイッチ２７の共通端子２７ａとを接続している。配線導体９１の平面視形状は、上下左右反転させたＬ字状（２本の線分が直角に接続した形状）である。コンデンサ２４の他端が、平面視で配線導体９１の一端に重なり、重なる部分で配線導体９１に接触している。スイッチ３０の共通端子２７ａが、平面視で配線導体９１の他端に重なり、重なる部分で配線導体９１に接触している。

配線導体９２は、インダクタ２２の一端とスイッチ２７の選択端子２７ｂとを接続している。配線導体９２の平面視形状は、クランク状（１本の線分の両端から直角で、かつ、互いに反対方向に延びる２本の線分を有する形状）である。インダクタ２２の一端が、平面視で配線導体９２の一端に重なり、重なる部分で配線導体９２に接触している。スイッチ２７の選択端子２７ｂが、平面視で配線導体９２の他端に重なり、重なる部分で配線導体９２に接触している。

また、配線導体９２に対して、コンデンサ２３が平面視で重なるように配置されている。具体的には、コンデンサ２３の他端が、平面視で配線導体９２の屈曲部分に重なり、重なる部分で配線導体９２に接触している。コンデンサ２３の他端と配線導体９２との重なり部分がノードＮ３である。すなわち、コンデンサ２３の他端とノードＮ３とが一致し、ノードＮ３とコンデンサ２３の他端とを結ぶ配線長が短くなる。これにより、不要な寄生インダクタ又は寄生容量の発生を抑制することができ、信号の損失を低減することができる。

配線導体９３は、スイッチ２７の選択端子２７ｃとインダクタ２１の他端とを接続している。配線導体９３の平面視形状は、左右反転させたＬ字状である。スイッチ２７の選択端子２７ｃが、平面視で配線導体９３の一端に重なり、重なる部分で配線導体９３に接触している。インダクタ２１の他端が、平面視で配線導体９３の他端に重なり、重なる部分で配線導体９３に接触している。

配線導体９０ａ、９０ｂ、９０ｃ、９１、９２及び９３はそれぞれ、金属などの導電材料を用いて形成されている。例えば、配線導体９０ａ、９０ｂ、９０ｃ、９１、９２及び９３はいずれも、モジュール基板の表面若しくは裏面、又は、内部に設けられている。配線導体９０ａ、９０ｂ、９０ｃ、９１、９２及び９３は、同一の配線層に設けられていてもよく、異なる２以上の配線層に設けられ、モジュール基板の少なくとも一部を貫通するビア導体によって互いに接続されていてもよい。

以上のように、伝送経路９０を一直線に延びるように設けることで、信号の損失を低減することができる。また、各回路素子を可能な限り近づけて配置し、かつ、配線導体９１、９２及び９３を短くすることにより、整合回路２０の小面積化が実現され、高周波回路１の小型化を実現することができる。

また、本実施の形態では、コンデンサ２４は、コンデンサ２３よりも電力増幅器１０の出力端子１２から離れて設けられている。具体的には、電力増幅器１０の出力端子１２とコンデンサ２３との間の配線距離は、出力端子１２とコンデンサ２４との間の配線距離より短い。

コンデンサ２４には、スイッチ２７が接続されているため、コンデンサ２３と比較すると、スイッチ２７のオン抵抗の影響を受けてＱ値が低くなる。このため、コンデンサ２４よりもＱ値が高いコンデンサ２３を、インピーダンスが低い電力増幅器１０の出力端子１２に対して短い距離で接続することによって、整合回路２０による高調波の減衰効果及びインピーダンスの整合の精度を高めることができる。よって、伝送経路９０を伝送される信号の損失を低減することができる。

なお、図３に示される回路素子のレイアウトは一例にすぎず、限定されるものではない。配線導体９０ａ、９０ｂ、９０ｃ、９１、９２及び９３の各々の平面形状は特に限定されない。また、例えば、コンデンサ２３及び２４の少なくとも一方は、平面視で配線導体９０ａに重なっていなくてもよい。配線導体９０ａのノードＮ１又はＮ２から延びる配線導体が設けられ、当該配線導体にコンデンサ２３又は２４の一端が接続されていてもよい。コンデンサ２５についても同様に、平面視で配線導体９０ｂに重ならなくてもよい。

また、例えば、配線導体９３の他端は、配線導体９０ｂのうち、インダクタ２１の他端及びコンデンサ２５の一端のいずれとも重ならない部分に接続されていてもよい。すなわち、インダクタ２１の他端は、平面視で配線導体９３に重なっていなくてもよい。

また、図３では、インダクタ２１及び２２、並びに、コンデンサ２３、２４、２５及び２６の各々がチップ部品で実現されている例を示したが、これに限定されない。例えば、インダクタ２１及び２２の少なくとも一方は、基板に設けられた配線導体又はビア導体の少なくとも一部によって実現されてもよい。言い換えると、インダクタ２１及び２２の少なくとも一方は、配線導体又はビア導体が有する寄生インダクタ成分であってもよい。例えば、インダクタ２２は、基板に設けられた配線導体又はビア導体であってもよい。これにより、高周波回路１の素子数をさらに減らすことができる。

また、例えば、コンデンサ２３、２４、２５及び２６の少なくとも１つは、基板に設けられた複数の導体によって実現されてもよい。言い換えると、コンデンサ２３、２４、２５及び２６の少なくとも１つは、複数の導体間に発生する寄生容量成分であってもよい。

［４ 変形例］
続いて、実施の形態に係る高周波回路１の変形例について、図４～図１０を用いて説明する。以下では、実施の形態との相違点を中心に説明を行い、共通点の説明を省略又は簡略化する。

［４．１ 変形例１］
まず、変形例１に係る高周波回路１Ａについて、図４を用いて説明する。図４は、変形例１に係る高周波回路１Ａの整合回路２０Ａの回路構成図である。

図４に示される高周波回路１Ａは、高周波回路１の整合回路２０の代わりに整合回路２０Ａを備える。整合回路２０Ａは、整合回路２０と比較して、スイッチ２７の選択端子２７ｃの接続先が相違する。

具体的には、選択端子２７ｃは、コンデンサ２６を介してインダクタ２１の他端に接続される。すなわち、選択端子２７ｃは、コンデンサ２６の他端と、スイッチ３０の共通端子３０ａとに直接接続されている。

言い換えると、選択端子２７ｃが接続される伝送経路９０上のノードＮ４の位置が、図２に示される高周波回路１とは異なっている。ノードＮ４は、コンデンサ２６とスイッチ３０の共通端子３０ａとの間に位置している。

以上のように、本変形例に係る高周波回路１Ａでは、整合回路２０Ａは、インダクタ２１の他端と選択端子２７ｃとの間で、かつ、伝送経路９０に接続されるコンデンサ２６を有する。すなわち、選択端子２７ｃがコンデンサ２６を介して、インダクタ２１の他端に接続されている。

このように、選択端子２７ｃの伝送経路９０上の接続位置が変わったとしても、実施の形態と同様に、素子数の低減と伝送特性の向上とを両立することができる。

［４．２ 変形例２］
次に、変形例２に係る高周波回路１Ｂについて、図５を用いて説明する。図５は、変形例２に係る高周波回路１Ｂの整合回路２０Ａの回路構成図である。

図５に示される高周波回路１Ｂは、変形例１に係る高周波回路１Ａと回路構成は同じである。本変形例では、スイッチ２７及び３０は、１つの集積回路６０Ｂに形成されている。

これにより、複数のスイッチ２７及び３０を一体化させることにより、高周波回路１Ｂの小型化を実現することができる。

また、スイッチ２７の選択端子２７ｃとスイッチ３０の共通端子３０ａとが直接接続されているので、選択端子２７ｃと共通端子３０ａとを接続する配線導体も集積回路６０Ｂ内で形成することができる。このため、集積回路６０Ｂに設ける外部接続端子の数も減らすことができるので、さらなる小型化に貢献することができる。

なお、本変形例に係る高周波回路１Ｂの回路構成は、高周波回路１と同じであってもよい。すなわち、選択端子２７ｃは、インダクタ２１の他端に直接接続されていてもよい。

［４．３ 変形例３］
次に、変形例３に係る高周波回路１Ｃについて、図６を用いて説明する。図６は、変形例３に係る高周波回路１Ｃの整合回路２０Ａの回路構成図である。

図６に示される高周波回路１Ｃでは、変形例２に係る高周波回路１Ｂの集積回路６０Ｂの代わりに集積回路６０Ｃを含んでいる。集積回路６０Ｃでは、スイッチ２７及び３０だけでなく、コンデンサ２４も含んでいる。言い換えると、スイッチ２７及び３０と、コンデンサ２４とが、１つの集積回路６０Ｃに形成されている。

これにより、高周波回路１Ｃのさらなる小型化を実現することができる。

なお、集積回路６０Ｃには、コンデンサ２４の代わりに、又は、コンデンサ２４に加えて、コンデンサ２３、２５又は２６の少なくとも１つが形成されていてもよい。

また、集積回路６０Ｃには、スイッチ２７とコンデンサ２４とが形成されており、スイッチ３０は形成されていなくてもよい。あるいは、コンデンサ２４は、電力増幅器１０を制御する制御ＩＣに形成されていてもよい。コンデンサ２３、２５又は２６についても同様であってもよい。

［４．４ 変形例４］
次に、変形例４に係る高周波回路１Ｄについて、図７を用いて説明する。図７は、変形例４に係る高周波回路１Ｄの整合回路２０Ｄの回路構成図である。

図７に示される高周波回路１Ｄでは、変形例３に係る高周波回路１Ｃの整合回路２０Ａの代わりに整合回路２０Ｄを備える。整合回路２０Ｄは、整合回路２０Ａと比較して、インダクタ２８を含む点と、スイッチ２７の選択端子２７ｂの接続先と、が相違する。

具体的には、選択端子２７ｂは、インダクタ２８の一端に接続されている。言い換えると、選択端子２７ｂは、インダクタ２８を介してグランドに接続されている。インダクタ２８は、第３インダクタの一例であり、選択端子２７ｂとグランドとの間に直列に接続される。

共通端子２７ａと選択端子２７ｂとを接続した場合に、シャント経路には、コンデンサ２４とインダクタ２８とのＬＣ共振回路（ノッチフィルタ）が追加されることになる。このため、より適切な減衰極の設定を行いやすくなる。このため、送信信号の減衰などを抑制し、伝送特性の劣化を抑制することができる。

なお、インダクタ２８は、チップ部品で実現されてもよく、配線導体又はビア導体の寄生インダクタ成分であってもよい。

［４．５ 変形例５］
次に、変形例５に係る高周波回路１Ｅについて、図８を用いて説明する。図８は、変形例５に係る高周波回路１Ｅの整合回路２０Ｅの回路構成図である。

図８に示される高周波回路１Ｅでは、実施の形態に係る高周波回路１の整合回路２０の代わりに整合回路２０Ｅを備える。整合回路２０Ｅは、整合回路２０と比較して、スイッチ２７の代わりにスイッチ２７Ｅを含む点が相違する。

スイッチ２７Ｅは、スイッチ２７の構成に加えて、選択端子２７ｄを有する。選択端子２７ｄは、第３選択端子の一例であり、伝送経路９０及びグランドのいずれにも接続されていない。例えば、選択端子２７ｄの電位は固定されておらず、フローティング状態である。

スイッチ２７Ｅは、共通端子２７ａと選択端子２７ｂ、２７ｃ及び２７ｄの各々との接続（導通）及び非接続（非導通）を切り替える。スイッチ２７Ｅは、ＳＰ３Ｔ型のスイッチ回路である。

スイッチ２７Ｅは、共通端子２７ａを選択端子２７ｄに接続することで、選択端子２７ｂ及び２７ｃのいずれにも接続されない状態をとることができる。この場合、共通端子２７ａに接続されたコンデンサ２４の他端は、伝送経路９０及びシャント経路のいずれにも接続されずにフローティング状態となる。整合回路２０Ｅの回路構成からコンデンサ２４を除いた回路を作ることができるので、整合回路２０Ｅが実現できる回路構成のパターンを増やすことができ、送信信号の通信バンド又はパワーに応じて適切なインピーダンス整合及び減衰極の発生を実現することができる。

なお、共通端子２７ａが選択端子２７ｂ、２７ｃ及び２７ｄのいずれにも接続されない場合には、整合回路２０Ｅの動作が不安定になる場合がある。例えば、スイッチ２７Ｅの制御端子（図示せず）に供給される電圧又は電流の変動を受けてスイッチ２７Ｅが誤動作を起こし、共通端子２７ａが選択端子２７ｂ及び２７ｃのいずれかに接続される場合が起こりうる。この場合、整合回路２０Ｅのインピーダンスが変わってしまい、信号の損失などの伝送特性の劣化に繋がりうる。

本変形例に係る高周波回路１Ｅでは、スイッチ２７Ｅの共通端子２７ａを選択端子２７ｄに接続しておくことにより、共通端子２７ａが選択端子２７ｂ又は２７ｃに接続される誤動作の発生を抑制することができる。このため、整合回路２０Ｅのインピーダンスが安定し、伝送特性の劣化を抑制することができる。

［４．６ 変形例６］
次に、変形例６に係る高周波回路１Ｆについて、図９を用いて説明する。図９は、変形例６に係る高周波回路１Ｆの整合回路２０Ｆの回路構成図である。

図９に示される高周波回路１Ｆでは、実施の形態に係る高周波回路１の整合回路２０の代わりに整合回路２０Ｆを備える。整合回路２０Ｆは、整合回路２０と比較して、スイッチ２７の代わりにスイッチ２７Ｆを含む点と、コンデンサ２９をさらに含む点と、が相違する。

スイッチ２７Ｆは、スイッチ２７の構成に加えて、共通端子２７ｆを有する。スイッチ２７Ｆは、共通端子２７ａ及び２７ｆと、選択端子２７ｂ及び２７ｃとの接続（導通）及び非接続（非導通）を切り替える。スイッチ２７Ｆは、ＤＰＤＴ（Ｄｏｕｂｌｅ－Ｐｏｌｅ Ｄｏｕｂｌｅ－Ｔｈｒｏｗ）型のスイッチ回路である。

例えば、スイッチ２７Ｆは、以下の４つの場合を切り替えることができる。４つの場合とは、（ｉ）共通端子２７ａ及び２７ｆの各々が選択端子２７ｂに接続される場合、（ｉｉ）共通端子２７ａ及び２７ｆの各々が選択端子２７ｃに接続される場合、（ｉｉｉ）共通端子２７ａが選択端子２７ｂに接続され、かつ、共通端子２７ｆが選択端子２７ｃに接続される場合、及び（ｉｖ）共通端子２７ａが選択端子２７ｃに接続され、共通端子２７ｆが選択端子２７ｂに接続される場合である。

これにより、コンデンサ２４及び２９の各々を、シリーズ素子又はシャント素子として機能させることができる。具体的には、（ｉ）の場合では、コンデンサ２４及び２９の両方をシャント素子として機能させる。（ｉｉ）の場合では、コンデンサ２４及び２９の両方をシリーズ素子として機能させる。（ｉｉｉ）及び（ｉｖ）の場合では、コンデンサ２４及び２９の一方をシャント素子として、他方をシリーズ素子として機能させる。このように、整合回路２０Ｆの回路構成のパターンを増やすことができるので、送信信号の通信バンド又はパワーに応じて適切なインピーダンス整合及び減衰極の発生を実現することができる。

なお、スイッチ２７Ｆは、変形例５に係るスイッチ２７Ｅと同様に、選択端子２７ｄを有してもよい。共通端子２７ａ及び２７ｆはそれぞれ、選択端子２７ｄに接続可能であってもよい。これにより、整合回路２０Ｆの回路構成のパターンをさらに増やすことができる。

コンデンサ２９は、第２コンデンサの一例であり、スイッチ２７Ｆの共通端子２７ｆとインダクタ２１の一端との間に直列に接続されている。具体的には、コンデンサ２９の一端は、伝送経路９０上のノードＮ６に直接接続されている。コンデンサ２９の他端は、スイッチ２７Ｆの共通端子２７ｆに直接接続されている。

コンデンサ２９は、例えば、コンデンサ２４とは異なる容量値を有する。これにより、上記（ｉｉｉ）及び（ｉｖ）の場合で、整合回路２０Ｆのインピーダンスを異ならせることができる。なお、コンデンサ２９は、コンデンサ２４と同じ大きさの容量値を有してもよい。

コンデンサ２９は、例えば、チップ部品（チップコンデンサ）で実現されるが、これに限定されない。コンデンサ２９は、基板に設けられた複数の導体によって実現されてもよい。あるいは、コンデンサ２９は、変形例３に示したコンデンサ２４と同様に、スイッチ２７Ｆとともに１つの集積回路素子に形成されてもよい。

なお、ノードＮ６は、電気回路上の分岐点である。ノードＮ６は、例えば、配線導体若しくはビア導体の一部又は接続端子などで実現される。ノードＮ６は、電力増幅器１０で増幅された信号の伝送経路９０上に位置している。具体的には、ノードＮ６は、電力増幅器１０の出力端子１２とインダクタ２１の一端との間の伝送経路９０上に位置している。

なお、ノードＮ６は、電気的に同電位とみなせる範囲内で、図示した位置とは異なる位置に設けられていてもよい。例えば、ノードＮ６は、ノードＮ１とコンデンサ２３との間、又は、ノードＮ２とコンデンサ２４との間に位置してもよい。あるいは、ノードＮ６は、出力端子１２とノードＮ１との間、又は、ノードＮ１とノードＮ２との間に位置してもよい。また、ノードＮ６は、ノードＮ１及びＮ２の少なくとも一方と同じであってもよい。

［４．７ 変形例７］
次に、変形例７に係る高周波回路１Ｇについて、図１０を用いて説明する。図１０は、変形例７に係る高周波回路１Ｇの整合回路２０Ｇの回路構成図である。

図１０に示される高周波回路１Ｇでは、実施の形態に係る高周波回路１の整合回路２０の代わりに整合回路２０Ｇを備える。整合回路２０Ｇは、整合回路２０と比較して、コンデンサ２５の代わりに、インダクタ２２Ｇと、コンデンサ２３Ｇ及び２４Ｇと、スイッチ２７Ｇと、を含む点が相違する。

図１０に示すように、インダクタ２２Ｇ、コンデンサ２３Ｇ及び２４Ｇ、並びに、スイッチ２７Ｇの接続関係は、インダクタ２２、コンデンサ２３及び２４、並びにスイッチ２７の接続関係と同じである。また、スイッチ２７Ｇは、スイッチ２７と同様に、共通端子２７Ｇａと、選択端子２７Ｇｂ及び２７Ｇｃと、を有する。スイッチ２７Ｇは、スイッチ２７と同様の動作が可能である。また、スイッチ２７Ｇは、スイッチ２７Ｅと同様に、選択端子２７ｄを有してもよい。

整合回路２０Ｇには、ノードＮ１、Ｎ２、Ｎ３及びＮ４それぞれに相当するノードＮ５、Ｎ７、Ｎ８及びＮ９が設けられている。なお、伝送経路９０に直列に接続されたインダクタ２１の代わりに、コンデンサ２６が伝送経路９０に直列に接続されている。具体的には、コンデンサ２４Ｇの一端は、コンデンサ２６の一端（ノードＮ８）に接続されている。また、スイッチ２７Ｇの選択端子２７Ｇｃは、コンデンサ２６の他端（ノードＮ９）に接続されている。

これにより、コンデンサ２４Ｇを、コンデンサ２４と同様に、シリーズ接続及びシャント接続の２つの用途に共用することができるので、素子数の低減を実現することができる。また、コンデンサ２４Ｇの接続形態を変更することで、整合回路２０Ｇの回路構成のパターンを増やすことができ、送信信号の通信バンド又はパワーに応じてより適切なインピーダンス整合をとることができる。このように、高周波回路１Ｇによれば、素子数の低減と伝送特性の向上とを両立させることができる。

（その他）
以上、本発明に係る高周波回路及び通信装置について、上記の実施の形態などに基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。

例えば、コンデンサ２３の一端及びコンデンサ２４の一端は、インダクタ２１の他端（スイッチ３０側の端子）に接続されてもよい。この場合、スイッチ２７の選択端子２７ｃは、インダクタ２１の一端（電力増幅器１０の出力端子１２）に接続される。すなわち、ノードＮ１及びＮ２は、インダクタ２１とスイッチ３０との間の伝送経路９０上に位置し、ノードＮ４は、出力端子１２とインダクタ２１との間の伝送経路９０上に位置していてもよい。

また、例えば、電力増幅器１０は、送信信号ではなく、受信信号を増幅してもよい。すなわち、伝送経路９０は、受信信号を伝送する伝送経路であってもよい。

以下に、上記の実施の形態及び変形例に基づいて説明した高周波回路及び通信装置の特徴を示す。

＜１＞
電力増幅器と、
前記電力増幅器の出力端子に接続される整合回路と、を備え、
前記整合回路は、
前記電力増幅器の出力伝送経路に直列に接続される第１インダクタと、
前記第１インダクタの一端とグランドとの間に直列に接続される第１コンデンサと、
前記第１コンデンサとグランドとの間に直列に接続される第２インダクタと、
第１共通端子、第１選択端子及び第２選択端子を有する第１スイッチと、
前記第１共通端子と前記第１インダクタの一端との間に直列に接続される第２コンデンサと、を有し、
前記第１選択端子は、グランドに接続され、
前記第２選択端子は、前記第１インダクタの他端に接続される、
高周波回路。

＜２＞
前記第１選択端子は、前記第２インダクタを介してグランドに接続される、
＜１＞に記載の高周波回路。

＜３＞
前記整合回路は、前記第１選択端子とグランドとの間に直列に接続される第３インダクタを有する、
＜１＞に記載の高周波回路。

＜４＞
前記第２インダクタは、基板に設けられた配線導体又はビア導体である、
＜１＞～＜３＞のいずれか１つに記載の高周波回路。

＜５＞
前記整合回路は、前記第１インダクタの他端と前記第２選択端子との間で、かつ、前記出力伝送経路に接続される第３コンデンサを有する、
＜１＞～＜４＞のいずれか１つに記載の高周波回路。

＜６＞
第２共通端子と、複数の選択端子とを有する第２スイッチを備え、
前記第２共通端子は、前記第１インダクタの他端に接続される、
＜１＞～＜５＞のいずれか１つに記載の高周波回路。

＜７＞
前記第１スイッチと前記第２スイッチとは、一つの集積回路素子に形成されている、
＜６＞に記載の高周波回路。

＜８＞
前記第２コンデンサは、前記集積回路素子に形成されている、
＜７＞に記載の高周波回路。

＜９＞
前記第１スイッチは、前記出力伝送経路及びグランドのいずれにも接続されていない第３選択端子を有する、
＜１＞～＜８＞のいずれか１つに記載の高周波回路。

＜１０＞
前記電力増幅器の出力端子と前記第１コンデンサとの間の配線距離は、前記電力増幅器の出力端子と前記第２コンデンサとの間の配線距離より短い、
＜１＞～＜９＞のいずれか１つに記載の高周波回路。

＜１１＞
前記整合回路は、前記第１インダクタの他端とグランドとの間に直列に接続される第４コンデンサを有する、
＜１＞～＜１０＞のいずれか１つに記載の高周波回路。

＜１２＞
＜１＞～＜１１＞のいずれか１つに記載の高周波回路と、
前記高周波回路を伝送される高周波信号を処理するＲＦ信号処理回路と、を備える、
通信装置。

その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。

本発明は、例えば、マルチバンド／マルチモード対応のフロントエンド回路などとして、携帯電話などの通信機器などに利用することができる。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ 高周波回路
２ アンテナ
３ ＲＦＩＣ
４ ＢＢＩＣ
５ 通信装置
１０ 電力増幅器
１１ 入力端子
１２ 出力端子
２０、２０Ａ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ 整合回路
２１、２２、２２Ｇ、２８ インダクタ
２３、２３Ｇ、２４Ｇ、２４、２５、２６、２９ コンデンサ
２７、２７Ｅ、２７Ｆ、２７Ｇ、３０、５０ スイッチ
２７ａ、２７ｆ、２７Ｇａ、３０ａ、５０ａ 共通端子
２７ｂ、２７ｃ、２７ｄ、２７Ｇｂ、２７Ｇｃ、３０ｂ、３０ｃ、３０ｄ、５０ｂ、５０ｃ、５０ｄ 選択端子
４１、４２、４３ フィルタ
６０Ｂ、６０Ｃ 集積回路
９０ 伝送経路
９０ａ、９０ｂ、９０ｃ、９１、９２、９３ 配線導体
１００ アンテナ接続端子
１０１ 高周波入力端子
Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５、Ｎ６、Ｎ７、Ｎ８、Ｎ９ ノード

Claims (12)

1. 電力増幅器と、
   前記電力増幅器の出力端子に接続される整合回路と、を備え、
   前記整合回路は、
   前記電力増幅器の出力伝送経路に直列に接続される第１インダクタと、
   前記第１インダクタの一端とグランドとの間に直列に接続される第１コンデンサと、
   前記第１コンデンサとグランドとの間に直列に接続される第２インダクタと、
   第１共通端子、第１選択端子及び第２選択端子を有する第１スイッチと、
   前記第１共通端子と前記第１インダクタの一端との間に直列に接続される第２コンデンサと、を有し、
   前記第１選択端子は、グランドに接続され、
   前記第２選択端子は、前記第１インダクタの他端に接続される、
   高周波回路。
2. 前記第１選択端子は、前記第２インダクタを介してグランドに接続される、
   請求項１に記載の高周波回路。
3. 前記整合回路は、前記第１選択端子とグランドとの間に直列に接続される第３インダクタを有する、
   請求項１に記載の高周波回路。
4. 前記第２インダクタは、基板に設けられた配線導体又はビア導体である、
   請求項１～３のいずれか１項に記載の高周波回路。
5. 前記整合回路は、前記第１インダクタの他端と前記第２選択端子との間で、かつ、前記出力伝送経路に接続される第３コンデンサを有する、
   請求項１～３のいずれか１項に記載の高周波回路。
6. 第２共通端子と、複数の選択端子とを有する第２スイッチを備え、
   前記第２共通端子は、前記第１インダクタの他端に接続される、
   請求項１～３のいずれか１項に記載の高周波回路。
7. 前記第１スイッチと前記第２スイッチとは、一つの集積回路素子に形成されている、
   請求項６に記載の高周波回路。
8. 前記第２コンデンサは、前記集積回路素子に形成されている、
   請求項７に記載の高周波回路。
9. 前記第１スイッチは、前記出力伝送経路及びグランドのいずれにも接続されていない第３選択端子を有する、
   請求項１～３のいずれか１項に記載の高周波回路。
10. 前記電力増幅器の出力端子と前記第１コンデンサとの間の配線距離は、前記電力増幅器の出力端子と前記第２コンデンサとの間の配線距離より短い、
    請求項１～３のいずれか１項に記載の高周波回路。
11. 前記整合回路は、前記第１インダクタの他端とグランドとの間に直列に接続される第４コンデンサを有する、
    請求項１～３のいずれか１項に記載の高周波回路。
12. 請求項１～３のいずれか１項に記載の高周波回路と、
    前記高周波回路を伝送される高周波信号を処理するＲＦ信号処理回路と、を備える、
    通信装置。

Images