WO2022013947A1

WO2022013947A1 - 電力用半導体素子の駆動調整回路、パワーモジュール、および電力変換装置

Info

Publication number: WO2022013947A1
Application number: PCT/JP2020/027387
Authority: WO
Inventors: 健一諸熊; 拓也酒井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2020-07-14
Filing date: 2020-07-14
Publication date: 2022-01-20
Anticipated expiration: 2023-01-14
Also published as: JP6865910B1; JPWO2022013947A1; US12334807B2; DE112020007419T5; CN115769476A; CN115769476B; US20230198373A1

Abstract

電力用半導体素子の駆動調整回路（１０００）は、電力用半導体素子（１）のゲート電圧を微分する微分回路（５）と、比較参照電圧を生成する電源（８）と、微分回路（５）に接続される第１の入力端子と、比較参照電圧を受ける第２の入力端子とを有する比較器（７）と、比較器（７）の出力に基づいて、電力用半導体素子（１）のゲート電圧を調整する電圧調整回路（６）とを備える。

Description

電力用半導体素子の駆動調整回路、パワーモジュール、および電力変換装置

　本開示は、電力用半導体素子の駆動調整回路、パワーモジュールおよび電力変換装置に関する。

　大電力を制御する電力用半導体素子は、直流または交流から周波数の異なる交流を発生させる電源回路、またはその回路を有する電力変換装置（インバータ）などに使われている。電力用半導体素子がインバータなどに使用される場合には、温室効果ガスの削減のために電力消費を抑えることが重要である。電力用半導体素子を制御することによって、電力用半導体素子で発生するエネルギーを低減する方法が知られている。

　例えば、特許文献１には、電力用半導体素子の消費電力を省力化し、かつスイッチング速度を高速化する方法が記載されている。特許文献１の図１のパワー半導体回路およびパワーモジュール回路装置は、ターンオフ時にワイヤーが有するインダクタンス成分によって生じる誘起電圧、過渡電圧、および跳ね上がり電圧等によってゲートドライバ耐圧破壊を防ぐとともに、パワートランジスタのセルフターンオンを抑止し、スイッチング損失を抑制することができる。

特開２０１９－８０３５９号公報

　しかしながら、特許文献１のパワー半導体駆動回路は、電力用半導体素子のオフ状態からオン状態、もしくはオン状態からオフ状態における遷移動作において電圧および電流を制御することができない。その結果、このパワー半導体駆動回路は、遷移動作におけるスイッチング損失を低減することができない。

　それゆえに、本開示の目的は、遷移動作におけるスイッチング損失を低減することができる電力用半導体素子の駆動調整回路、パワーモジュールおよび電力変換装置を提供することである。

　本開示の電力用半導体素子の駆動調整回路は、電力用半導体素子のゲート電圧を微分する微分回路と、比較参照電圧を生成する電源と、微分回路に接続される第１の入力端子と、比較参照電圧を受ける第２の入力端子とを有する比較器と、比較器の出力に基づいて、電力用半導体素子のゲート電圧を調整する電圧調整回路とを備える。

　本開示によれば、ゲート電圧を微分した電圧と、電源によって生成された比較参照電圧の大きさとの比較結果に従って、電力用半導体素子のゲート電圧を調整するので、遷移動作におけるスイッチング損失を低減することができる。

実施の形態１による電力用半導体素子の駆動調整回路１０００を表わす図である。微分回路５Ａの構成を表わす図である。電圧調整回路６の構成を表わす図である。電圧調整回路６Ａの構成を表わす図である。実施の形態１による電力用半導体素子の駆動調整回路１０００の動作を説明するための図である。実施の形態１の電力用半導体素子の駆動調整回路１０００において、スイッチ９をオンにした場合とオフにした場合の動作波形を示す図である。実施の形態２による電力用半導体素子の駆動調整回路２０００を示す図である。電圧調整回路６Ｄの構成を表わす図である。電圧調整回路６Ｅの構成を表わす図である。実施の形態２による電力用半導体素子の駆動調整回路２０００の動作を説明するための図である。実施の形態３の電力用半導体素子の駆動調整回路３０００を示す図である。立ち上がりエッジ検出回路１０の構成例を示す図である。電圧調整回路６Ｂの構成を示す図である。電圧調整回路６Ｃの構成を表わす図である。実施の形態３による電力用半導体素子の駆動調整回路３０００の動作を示す図である。実施の形態４のパワーモジュール５０００の構成を表わす図である。実施の形態５によるパワーモジュール４０００の構成を表わす図である。実施の形態６の電力変換システムの構成を示すブロック図である。

　以下、実施の形態について、図面を参照して説明する。以下の各実施の形態において、同様の構成要素については同一の符号を付している。

　実施の形態１．
　図１は、実施の形態１による電力用半導体素子の駆動調整回路１０００を表わす図である。駆動調整回路１０００は、微分回路５と、比較器７と、電圧調整回路６と、スイッチ９とを備える。

　図１に示すように、電力用半導体素子１は、たとえば、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）、バイポーラトランジスタ、またはパワーＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）によって構成される。フリーホイールダイオード２は、電力用半導体素子１に逆並列に接続される。駆動回路３は、制御信号ＣＴによって駆動が制御される。駆動回路３は、ゲート抵抗４の第１端と接続する。ゲート抵抗４の第２端は、電力用半導体素子１のゲート端子と接続する。電力用半導体素子１のエミッタ端子は、基準電位Ｖｓｓに接続される。Ｖｓｓは、電力用半導体素子１の基準電位である。

　微分回路５は、電力用半導体素子１のゲート端子のゲート電圧Ｖｇを微分して、電圧Ｖｄｉｆｆを出力する。微分回路５は、直列に接続されたキャパシタ５ａと抵抗５ｂとを備える。キャパシタ５ａの第１端は電力用半導体素子１のゲート端子に接続される。抵抗５ｂの第１端は基準電位Ｖｓｓに接続される。キャパシタ５ａの第２端と抵抗５ｂの第２端とがノードＮＤ１に接続される。ノードＮＤ１は、微分回路５の出力端子である。ノードＮＤ１は、比較器７の負の入力端子に接続される。

　図１の微分回路５の構成は一例である。図２は、微分回路５Ａの構成を表わす図である。図１の微分回路５に代えて、図２に示す微分回路５Ａを用いてもよい。

　微分回路５Ａは、抵抗５ｄと、キャパシタ５ａと、オペアンプ５ｃと、抵抗５ｂとを備える。抵抗５ｄの第１端は、電力用半導体素子１のゲート端子に接続される。抵抗５ｄの第２端は、キャパシタ５ａの第１端と接続する。キャパシタ５ａの第２端は、オペアンプ５ｃの負の入力端子に接続される。オペアンプ５ｃの正の入力端子は、基準電位Ｖｓｓに接続される。抵抗５ｂは、オペアンプ５ｃの負の入力端子と、オペアンプ５ｃの出力端子との間に接続される。オペアンプ５ｃの出力端子は、ノードＮＤ１に接続される。

　図２に示す微分回路５Ａは、抵抗５ｄの抵抗値と抵抗５ｂの抵抗値とによって利得を調整することができる。利得は、抵抗５ｂの抵抗値を抵抗５ｄの抵抗値で除算した値となる。

　再び、図１を参照して、電源８は、比較器７の正の入力端子と、基準電位Ｖｓｓとの間に配置される。電源８は、電圧Ｖｒｅｆ（比較参照電圧）を生成する。

　比較器７は、微分回路５の出力端子であるノードＮＤ１が接続される負の入力端子と、電源８の電圧Ｖｒｅｆが入力される正の入力端子とを備える。電源８の電圧Ｖｒｅｆは、基準電位Ｖｓｓよりも大きい。比較器７は、微分回路５の出力電圧Ｖｄｉｆｆが、電源８の電圧Ｖｒｅｆよりも大きいときに、ロウレベルの出力電圧Ｖｏｕｔ１を出力する。比較器７は、微分回路５の出力電圧Ｖｄｉｆｆが、電源８の電圧Ｖｒｅｆよりも小さいときに、ハイレベルの出力電圧Ｖｏｕｔ１を出力する。

　スイッチ９は、比較器７の負の入力端子と基準電位Ｖｓｓとの間に接続される。スイッチ９の切り替えによって、比較器７の負の入力端子の電位Ｖｄｉｆｆがコントロールされる。その結果、電力用半導体素子１のゲート電圧Ｖｇがコントロールされる。

　電圧調整回路６は、比較器７の出力電圧Ｖｏｕｔを受けて、電力用半導体素子１のゲート電圧Ｖｇを調整する。電圧調整回路６は、電力用半導体素子１のゲート電流を吸い込む機能を有する。比較器７によって、微分回路５の出力電圧Ｖｄｉｆｆが、電源８の電圧Ｖｒｅｆよりも大きいことが示されたときに、電圧調整回路６は、電力用半導体素子１のゲート電流を吸い込む。

　図３は、電圧調整回路６の構成を表わす図である。
　電圧調整回路６は、直列接続された抵抗６ａとダイオード６ｂとを備える。抵抗６ａは、電力用半導体素子１のゲート端子に接続される第１端と、ダイオード６ｂのアノードに接続される第２端とを有する。ダイオード６ｂは、抵抗６ａの第２端に接続されるアノードと、比較器７の出力端子に接続されるカソードとを有する。

　抵抗６ａの抵抗値によってダイオード６ｂに流れる電流が制限されることによって、電力用半導体素子１のゲート電流を吸い込む能力が調整される。比較器７の出力電圧Ｖｏｕｔがハイレベルのときには、電圧調整回路６が動作しない。ここで、ハイレベルの電圧Ｖｏｕｔの大きさは、電力用半導体素子１がオン状態の時の電力用半導体素子１のゲート電圧Ｖｇの大きさと同じである。比較器７の出力電圧Ｖｏｕｔがロウレベルのときには、電圧調整回路６が動作する。ロウレベルの電圧Ｖｏｕｔの大きさは、基準電位Ｖｓｓの大きさと同じである。

　電圧調整回路６が動作するか否かを決める比較器７の出力電圧Ｖｏｕｔは、必ずしも電力用半導体素子１がオン状態の時のゲート電圧Ｖｇ、または基準電位Ｖｓｓと等しい電圧である必要はない。電圧調整回路６を動作させたいときには、抵抗６ａの抵抗値で設定された電流値がダイオード６ｂに流れるように電圧調整回路６の両端に電圧Ａが印加されればよい。電圧調整回路６を動作させたくないときには、ダイオード６ｂに電流が流れないように、電圧調整回路６の両端に電圧Ｂが印加されればよい。

　図３の電圧調整回路６の構成は一例である。図４は、電圧調整回路６Ａの構成を表わす図である。図３の電圧調整回路６に代えて、図４に示す電圧調整回路６Ａを用いてもよい。

　電圧調整回路６Ａは、直列接続された抵抗６ａとダイオード６ｂとＮＭＯＳトランジスタ６ｃとを備える。抵抗６ａは、電力用半導体素子１のゲート端子に接続される第１端と、ダイオード６ｂのアノードに接続される第２端とを有する。ダイオード６ｂは、抵抗６ａの第２端に接続されるアノードと、ＮＭＯＳトランジスタ６ｃのドレインに接続されるカソードとを有する。ＮＭＯＳトランジスタ６ｃは、ダイオード６ｂのカソードに接続されるドレインと、基準電位Ｖｓｓと接続されるソースと、比較器７の出力端子と接続されるゲートとを有する。

　前述したように、図３に示す電圧調整回路６の構成では、比較器の出力電圧Ｖｏｕｔは、電力用半導体素子１のゲート電圧Ｖｇと同じ電位、もしくは基準電位Ｖｓｓとなる。よって、例えば電力用半導体素子１のゲート電圧Ｖｇが１５Ｖの時には、比較器７も１５Ｖの電圧を出力する必要がある。よって、１５Ｖの電圧を出力できる半導体素子（例えば、バイポーラトランジスタまたはパワーＭＯＳＦＥＴなど）が必要になる。一方、一般的な出力電圧が５ＶのＣＭＯＳプロセスの素子で比較器７を構成すると、小型化および低消費電力化が可能である。しかし、図３に示す比較器７の出力電圧Ｖｏｕｔと、電力用半導体素子１のゲート電圧Ｖｇとの電位差が１０Ｖとなるので、比較器７の出力電圧Ｖｏｕｔがハイレベルのときに、電圧調整回路６が動作してしまうという問題がある。

　図４に示す電圧調整回路６Ａは、このような問題を解決することができる。ＮＭＯＳトランジスタ６ｃを追加することによって、比較器７を一般的なＣＭＯＳプロセスの半導体素子で構成することができるので、比較器７を小型化、および低消費電力化することができる。

　再び、図１を参照して、比較器７は、微分回路５の出力端子およびスイッチ９に接続さる負の入力端子と、電源８の電圧Ｖｒｅｆに接続される正の入力端子とを有する。

　微分回路５の出力電圧Ｖｄｉｆｆが電源８の電圧Ｖｒｅｆよりも大きいときに、比較器７の出力電圧Ｖｏｕｔはロウレベル（前述した基準電位Ｖｓｓ）となる。このときには、電圧調整回路６が動作する。

　微分回路５の出力電圧Ｖｄｉｆｆが電源８の電圧Ｖｒｅｆよりも小さいときに、比較器７の出力電圧Ｖｏｕｔはハイレベル（前述した電力用半導体素子１のゲート電圧Ｖｇ）となる。このときには、電圧調整回路６は動作しない。

　スイッチ９は、比較器７の負の入力端子と基準電位Ｖｓｓの間に接続される。スイッチ９は、外部から選択信号ＳＬによってオンまたはオフが選択される。スイッチ９を制御することによって、電圧調整回路６が動作するか否かを選択することができる。

　スイッチ９がオンのときには、比較器７の負の入力端子の電圧は基準電位Ｖｓｓとなるので、比較器７の出力電圧Ｖｏｕｔはハイレベルとなる。その結果、電圧調整回路６は動作しない。スイッチ９がオフのときには、比較器７は、微分回路５の出力電圧Ｖｄｉｆｆに基づいて、比較結果を出力する。比較結果を表わす出力電圧Ｖｏｕｔに基づいて、電圧調整回路６がコントロールされる。

　図５は、実施の形態１による電力用半導体素子の駆動調整回路１０００の動作を説明するための図である。図５において、実線が本実施の形態の動作を示し、破線が従来例の動作を示す。従来例では、駆動調整回路１０００が設けられない。本実施の形態では、スイッチ９がオフに設定されているものとする。

　時刻ｔ０において、制御信号ＣＴがロウレベルからハイレベルに切り替わると、駆動回路３とゲート抵抗４とによって、電力用半導体素子１のゲート電圧Ｖｇの上昇が開始し、かつ微分回路５の出力電圧Ｖｄｉｆｆの上昇が開始する。

　時刻ｔ１において、ゲート電圧Ｖｇが電力用半導体素子１の閾値電圧Ｖｔｈを超えると、電力用半導体素子１のコレクタ電流Ｉｃが流れ始める。また、微分回路５の出力電圧Ｖｄｉｆｆが電源８の電圧Ｖｒｅｆを超えると、比較器７の出力電圧Ｖｏｕｔがハイレベルからロウレベルに立ち下がる。これによって電圧調整回路６が動作する。電圧調整回路６の動作に伴って、電圧調整回路６が電力用半導体素子１のゲート電流を吸い込む。その結果、本実施の形態のゲート電圧Ｖｇの上昇が従来例のゲート電圧Ｖｇの上昇よりも緩やかになり、本実施の形態のコレクタ電流Ｉｃの変化率も従来例のコレクタ電流Ｉｃの変化率よりも小さくなる。ゲート電圧Ｖｇが閾値電圧Ｖｔｈを超える時刻と、微分回路５の出力電圧Ｖｄｉｆｆが基準電圧を超えて電圧調整回路６が動作し始める時刻は、必ずしも同時である必要はない。電源８の電圧Ｖｒｅｆを変えることによって、これらの時刻を任意に設定することができる。

　時刻ｔ２において、従来例において、電力用半導体素子１のミラー期間が開始し、ゲート電圧Ｖｇは一定となる。従来例のコレクタ電流Ｉｃは、回路の負荷などで決まる電流値となる。従来例では、電力用半導体素子１のミラー期間が開始されると同時に電力用半導体素子１のコレクタ・エミッタ間電圧Ｖｃｅが減少し始める。本実施の形態では、ゲート電圧Ｖｇは従来例よりも上昇が緩やかになっているため、時刻ｔ２では、電力用半導体素子１のミラー期間がまだ開始されない。

　時刻ｔ３において、本実施の形態において、電力用半導体素子１のミラー期間が開始し、ゲート電圧Ｖｇは一定となる。コレクタ電流Ｉｃは回路の負荷などで決まる電流値となる。また、時刻ｔ３以降にコレクタ電流Ｉｃのサージ電流はピーク値になる。本実施の形態では、電圧調整回路６の動作によって、コレクタ電流Ｉｃの電流変化が従来例のコレクタ電流Ｉｃの電流変化率よりも緩やかにコントロールされるので、本実施の形態では、従来例よりもコレクタ電流Ｉｃのサージ電流は低減する。さらに、時刻ｔ３において、本実施の形態では、電力用半導体素子１のミラー期間が開始されるため、電力用半導体素子１のコレクタ・エミッタ間電圧Ｖｃｅが減少し始める。また、本実施の形態では、電圧調整回路６の動作によって、ゲート電圧Ｖｇの上昇を緩やかにコントロールしているため、微分回路５の出力電圧Ｖｄｉｆｆは電圧Ｖｒｅｆよりも小さくなる。その結果、比較器７の出力電圧Ｖｏｕｔがロウレベルからハイレベルに立ち上がるため、電圧調整回路６の動作が終了する。なお、ミラー期間に入る時刻と電圧調整回路６の動作が終了する時刻は必ずしも同時である必要はない。電源８の電圧Ｖｒｅｆを変えることによって、これらの時刻を任意に設定することができる。

　時刻ｔ４において、従来例において、電力用半導体素子１のミラー期間が終了し、ゲート電圧Ｖｇは上昇する。また、コレクタ・エミッタ間電圧Ｖｃｅの減少が終了する。本実施の形態では、電力用半導体素子１のミラー期間は、まだ終了しない。

　時刻ｔ５において、本実施の形態では、電力用半導体素子１のミラー期間が終了し、ゲート電圧Ｖｇは上昇する。また、コレクタ・エミッタ間電圧Ｖｃｅの減少が終了する。本実施の形態と従来例とでは、ミラー期間の長さは同じため、本実施の形態と従来例とでは、コレクタ・エミッタ間電圧Ｖｃｅの変化率は同じである。

　時刻ｔ６において、本実施の形態において、ゲート電圧Ｖｇが完全にオンの状態（ハイレベル）となる。なお、時刻ｔ５から時刻ｔ６にかけてのゲート電圧Ｖｇの変化率は、時刻ｔ０から時刻ｔ１にかけてのゲート電圧Ｖｇの変化率より小さく、時刻ｔ５から時刻ｔ６の期間に、電圧調整回路６が動作しないように、電源８の電圧Ｖｒｅｆを適切に設定する必要がある。

　図６は、実施の形態１の電力用半導体素子の駆動調整回路１０００において、スイッチ９をオンにした場合とオフにした場合の動作波形を示す図である。

　外部からの選択信号ＳＬによって、スイッチ９をオンにした場合、電圧調整回路６は動作しない状態を維持し、スイッチ９をオフにした場合、電圧調整回路６をコントロールすることができる。

　スイッチ９をオンにしたとき、つまり、電圧調整回路６を動作しない状態としたときには、比較器７の負の入力端子の電圧Ｖｄｉｆｆは基準電位Ｖｓｓとなるので、比較器７の出力電圧Ｖｏｕｔはハイレベルとなる。電圧調整回路６を動作しない状態とした場合、ゲート電圧Ｖｇ、コレクタ電流Ｉｃ、およびコレクタ・エミッタ間電圧Ｖｃｅの波形は、図５に示す従来例の波形と同じになる。

　スイッチ９のオン／オフについては、使用する電力用半導体素子１の動作を予め確認し、動作に合わせて適時選択することができる。電力用半導体素子１の動作状況をモニターし、動作状態の判定結果によってスイッチ９が動作するように設定してもよい。

　以上のように、実施の形態１によれば、電力用半導体素子１のオフ状態からオン状態における遷移動作時にゲート電圧Ｖｇをコントロールすることによって、コレクタ電流Ｉｃの変化率のみを調整し、コレクタ・エミッタ間電圧Ｖｃｅの変化率は、従来例と同程度とする。その結果、コレクタ電流Ｉｃのサージ電流を低減させることができる。本実施の形態では、サージ電流による破壊を抑制するとともに、従来例のようにコレクタ電流Ｉｃとコレクタ・エミッタ間電圧Ｖｃｅの変化率とを同時に調整するよりも、スイッチング損失の増加を抑制することができる。

　実施の形態２．
　図７は、実施の形態２による電力用半導体素子の駆動調整回路２０００を示す図である。図７に示す駆動調整回路２０００と、図１に示す実施の形態１の駆動調整回路１０００との相違点は、以下である。

　図７の駆動調整回路２０００は、電源８の代わりに電源８ａ、電圧調整回路６の代わりに電圧調整回路６Ｄを備え、比較器７の出力と電圧調整回路６との間に反転回路１２を備える。

　電源８ａの極性は、実施の形態１に示す駆動調整回路１０００の電源８の極性と逆であるため、電源８ａの電圧Ｖｒｅｆ２は、基準電位Ｖｓｓよりも低い。

　反転回路１２は、比較器７の出力電圧Ｖｏｕｔ１を反転して、電圧Ｖｏｕｔ２を出力する。出力電圧Ｖｏｕｔ２がロウレベルの時、電圧調整回路６が動作し、出力電圧Ｖｏｕｔ２がハイレベルの時、電圧調整回路６は動作しない。

　反転回路１２の代わりに、比較器７の内部で極性を逆にした信号を出力するようにしてもよい。あるいは、比較器７の正の入力端子の入力と負の入力端子の入力とを入れ替えることとしてもよい。

　電圧調整回路６Ｄは、反転回路１２の出力電圧Ｖｏｕｔ２を受けて、電力用半導体素子１のゲート電圧Ｖｇを調整する。電圧調整回路６Ｄは、電力用半導体素子１のゲート電流を吸い込む機能を有する。比較器７によって微分回路５の出力電圧Ｖｄｉｆｆが、Ｖｒｅｆよりも小さいことが示されたときに、電圧調整回路６Ｄは、電力用半導体素子１のゲート電流を吸い込む。

　図８は、電圧調整回路６Ｄの構成を表わす図である。
　電圧調整回路６Ｄは、直列接続された抵抗６ａとダイオード６ｂとを備える。抵抗６ａは、電力用半導体素子１のゲート端子に接続される第１端と、ダイオード６ｂのアノードに接続される第２端とを有する。ダイオード６ｂは、抵抗６ａの第２端に接続されるアノードと、反転回路１２の出力端子に接続されるカソードとを有する。

　実施の形態１と同様に、抵抗６ａの抵抗値によってダイオード６ｂに流れる電流が制限されることによって、電力用半導体素子１のゲート電流を吸い込む能力が調整される。比較器７の出力電圧Ｖｏｕｔ１がロウレベルで、反転回路１２の出力電圧Ｖｏｕｔ２がハイレベルのときには、電圧調整回路６が動作しない。ここで、ハイレベルの電圧Ｖｏｕｔ２の大きさは、電力用半導体素子１がオン状態の時の電力用半導体素子１のゲート電圧Ｖｇの大きさと同じである。比較器７の出力電圧Ｖｏｕｔ１がハイレベルで、反転回路１２の出力電圧Ｖｏｕｔ２がロウレベルのときには、電圧調整回路６が動作する。ロウレベルの電圧Ｖｏｕｔ２の大きさは、基準電位Ｖｓｓの大きさと同じである。

　図８の電圧調整回路６Ｄの構成は一例である。図９は、電圧調整回路６Ｅの構成を表わす図である。図８の電圧調整回路６Ｄに代えて、図９に示す電圧調整回路６Ｅを用いてもよい。

　電圧調整回路６Ｅは、直列接続された抵抗６ａとダイオード６ｂとＮＭＯＳトランジスタ６ｃとを備える。抵抗６ａは、電力用半導体素子１のゲート端子に接続される第１端と、ダイオード６ｂのアノードに接続される第２端とを有する。ダイオード６ｂは、抵抗６ａの第２端に接続されるアノードと、ＮＭＯＳトランジスタ６ｃのドレインに接続されるカソードとを有する。ＮＭＯＳトランジスタ６ｃは、ダイオード６ｂのカソードに接続されるドレインと、基準電位Ｖｓｓと接続されるソースと、反転回路１２の出力端子と接続されるゲートとを有する。

　スイッチ９がオンのときに、比較器７の負の入力端子の電圧は、基準電位Ｖｓｓとなり、比較器７はロウレベルを出力し、反転回路１２はハイレベルを出力する。その結果、電圧調整回路６は動作しない状態を維持することになる。スイッチ９がオフのときに、比較器７は、微分回路５の出力電圧Ｖｄｉｆｆに基づいて、比較結果を出力する。比較結果を示す出力電圧Ｖｏｕｔ１を反転した電圧Ｖｏｕｔ２に基づいて、電圧調整回路６がコントロールされる。

　図１０は、実施の形態２による電力用半導体素子の駆動調整回路２０００の動作を説明するための図である。図１０において、実線が本実施の形態の動作を示し、破線が従来例の動作を示す。従来例では、駆動調整回路２０００が設けられない。本実施の形態では、スイッチ９がオフに設定されているものとする。

　時刻ｔ０において、制御信号ＣＴがハイレベルからロウレベルに切り替わると、駆動回路３とゲート抵抗４とによって、電力用半導体素子１のゲート電圧Ｖｇの減少が開始し、かつ微分回路５の出力電圧Ｖｄｉｆｆの減少が開始する。

　時刻ｔ１において、微分回路５の出力電圧Ｖｄｉｆｆが電圧Ｖｒｅｆ２よりも小さくなると、比較器７の出力電圧Ｖｏｕｔ１がロウレベルからハイレベルに立ち上がる。これによって、反転回路１２の出力電圧Ｖｏｕｔ２がハイレベルからロウレベルに立ち下がるので、電圧調整回路６が動作する。電圧調整回路６の動作に伴い、電圧調整回路６が電力用半導体素子１のゲート電流を吸い込む。その結果、本実施の形態のゲート電圧Ｖｇの減少が従来例のゲート電圧Ｖｇの減少よりも速くなる（時間変化率が大きくなる）。

　時刻ｔ２において、動作した電圧調整回路６の影響によって、本実施の形態では、電力用半導体素子１のミラー期間が開始し、ゲート電圧Ｖｇが一定となる。本実施の形態では、電力用半導体素子１のミラー期間が開始されると同時に電力用半導体素子１のコレクタ・エミッタ間電圧Ｖｃｅが増加し始める。従来例では、電圧調整回路６によるゲート電流の吸い込み機能がないため、電力用半導体素子１のミラー期間がまだ開始されない。

　時刻ｔ３において、従来例において、電力用半導体素子１のミラー期間が開始されると、コレクタ・エミッタ間電圧Ｖｃｅが増加し始める。

　時刻ｔ４において、本実施の形態では、時刻ｔ１の時点から電圧調整回路６の動作でゲート電流を吸い込んでいるため、従来例よりも早いタイミングで電力用半導体素子１のミラー期間が終了する。また、本実施の形態では、電力用半導体素子１のミラー期間の終了のタイミングでコレクタ・エミッタ間電圧Ｖｃｅの変化も終了し、コレクタ電流Ｉｃが変化し始める。

　時刻ｔ５において、微分回路５の出力電圧Ｖｄｉｆｆが電圧Ｖｒｅｆ２よりも大きくなると、比較器７の出力電圧Ｖｏｕｔ１がハイレベルからロウレベルに立下る。これによって、反転回路１２の出力電圧Ｖｏｕｔ２がロウレベルからハイレベルに立ち上がるので、電圧調整回路６の動作が終了する。

　時刻ｔ６において、従来例において、電力用半導体素子１のミラー期間が終了し、コレクタ・エミッタ間電圧Ｖｃｅの変化が終了し、コレクタ電流Ｉｃが変化し始める。

　時刻ｔ２から時刻ｔ６までにおいて、本実施の形態におけるコレクタ・エミッタ間電圧Ｖｃｅの変化率は、従来例におけるコレクタ・エミッタ間電圧Ｖｃｅの変化率より大きくなる。

　時刻ｔ４以降において、電圧調整回路６が動作しているが、電圧調整回路６に接続される電力用半導体素子１のゲート端子と反転回路１２の出力端子の間の電圧が小さくなっているため、電圧調整回路６におけるゲート電流の吸い込み能力が徐々に小さくなる。その結果、本実施の形態のコレクタ電流Ｉｃの時間変化率は、従来例のコレクタ電流Ｉｃの時間変化率と同程度となる。

　以上のように、実施の形態２によれば、電力用半導体素子１のオン状態からオフ状態における遷移動作時にゲート電圧Ｖｇをコントロールすることによって、コレクタ・エミッタ間電圧Ｖｃｅの変化率を調整する。本実施の形態のコレクタ電流Ｉｃの変化率は、従来例とコレクタ電流Ｉｃの変化率と同程度なため、本実施の形態では、従来例よりもスイッチング損失を低減することができる。なお、図示していないが、コレクタ・エミッタ間電圧Ｖｃｅの変化率を速くすることによって、コレクタ・エミッタ間電圧Ｖｃｅのサージ電圧が大きくなるため、ゲート電流を吸い込む能力を適切に設定する必要がある。ゲート電流を吸い込む能力は、図８、図９に示す電圧調整回路６Ｄ、６Ｅの抵抗６ａの抵抗値で設定することができる。

　実施の形態３．
　図１１は、実施の形態３の電力用半導体素子の駆動調整回路３０００を示す図である。図１１に示す駆動調整回路３０００が、図１に示す実施の形態１の駆動調整回路１０００と相違する点は、以下である。

　駆動調整回路３０００は、立ち上がりエッジ検出回路１０を備え、電圧調整回路６に代えて、電圧調整回路６Ｂを備える。

　立ち上がりエッジ検出回路１０は、比較器７の出力電圧Ｖｏｕｔ１の立ち上がりエッジを検出して、検出信号Ｖｏｕｔ２を電圧調整回路６へ出力する。

　図１２は、立ち上がりエッジ検出回路１０の構成例を示す図である。
　立ち上がりエッジ検出回路１０は、遅延回路１０ａと、反転回路１０ｂと、論理積回路１０ｃとを備える。遅延回路１０ａは、比較器７の出力電圧Ｖｏｕｔ１を設定時間だけ遅延させる。反転回路１０ｂは、遅延回路１０ａの出力を反転させる。論理積回路１０ｃは、比較器７の出力電圧Ｖｏｕｔ１と、反転回路１０ｂの出力との論理積を検出信号Ｖｏｕｔ２として出力する。立ち上がりエッジ検出回路１０は、比較器７の出力電圧Ｖｏｕｔ１の立ち上がりエッジから遅延回路１０ａの設定時間だけハイレベルとなる検出信号Ｖｏｕｔ２を出力する。

　電圧調整回路６Ｂは、電力用半導体素子１のゲート端子のゲート電流を吸い込む機能ではなく、電力用半導体素子１のゲート端子へ電流を供給する機能を備える。比較器７および立ち上がりエッジ検出回路１０によって、微分回路５の出力電圧Ｖｄｉｆｆが、Ｖｒｅｆよりも大きい状態から小さい状態へと変化したことが示されたときに、設定時間だけ電圧調整回路６Ｂは、電力用半導体素子１のゲート端子に電流を供給する。

　図１３は、電圧調整回路６Ｂの構成を示す図である。
　電圧調整回路６Ｂは、直列接続された抵抗６ａとダイオード６ｂとを備える。抵抗６ａは、電力用半導体素子１のゲート端子に接続される第１端と、ダイオード６ｂのカソードに接続される第２端とを有する。ダイオード６ｂは、抵抗６ａの第２端に接続されるカソードと、立ち上がりエッジ検出回路１０の出力端子に接続されるアノードとを有する。ダイオード６ｂが電力用半導体素子１のゲート端子へ電流を供給する方向に接続される。

　抵抗６ａの抵抗値によってダイオード６ｂに流れる電流を制限されることによって、電力用半導体素子１のゲートへ電流を供給する能力が調整される。

　電圧調整回路６Ｂを動作させたいときには、抵抗６ａの抵抗値で設定された電流値がダイオード６ｂに流れるように電圧調整回路６Ｂの両端に電圧Ａが印加されればよい。電圧調整回路６Ｂを動作させたくないときには、ダイオード６ｂに電流が流れないように、電圧調整回路６Ｂの両端に電圧Ｂが印加されればよい。

　図１３の電圧調整回路６Ｂの構成は一例である。図１４は、電圧調整回路６Ｃの構成を表わす図である。図１３の電圧調整回路６Ｂに代えて、図１４に示す電圧調整回路６Ｃを用いてもよい。

　電圧調整回路６Ｃは、直列接続された抵抗６ａとダイオード６ｂとＮＭＯＳトランジスタ６ｃとを備える。抵抗６ａは、電力用半導体素子１のゲート端子に接続される第１端と、ダイオード６ｂのカソードに接続される第２端とを有する。ダイオード６ｂは、抵抗６ａの第２端に接続されるカソードと、ＮＭＯＳトランジスタ６ｃのドレインに接続されるアノードとを有する。ＮＭＯＳトランジスタ６ｃは、ダイオード６ｂのアノードに接続されるドレインと、電源８の電圧Ｖｒｅｆと接続されるソースと、立ち上がりエッジ検出回路１０の出力端子と接続されるゲートとを有する。

　スイッチ９をオンのときには、比較器７の負の入力端子の電圧は、基準電位Ｖｓｓとなり、比較器７はハイレベルを出力する。このときには、立ち上がりエッジ検出回路１０はロウレベルを出力する。その結果、電圧調整回路６は動作しない状態を維持することになる。

　スイッチ９がオフのときには、比較器７は、微分回路５の出力電圧Ｖｄｉｆｆに基づいて、比較結果を出力する。このときには、立ち上がりエッジ検出回路１０の出力結果に基づいて、電圧調整回路６がコントロールされる。

　図１５は、実施の形態３による電力用半導体素子の駆動調整回路３０００の動作を示す図である。図１５において、実線が本実施の形態の動作を示し、破線が従来例の動作を示す。従来例では、駆動調整回路３０００が設けられない。本実施の形態では、スイッチ９がオフに設定されているものとする。

　時刻ｔ１において、ゲート電圧Ｖｇが電力用半導体素子１の閾値電圧Ｖｔｈを超えると、電力用半導体素子のコレクタ電流Ｉｃが流れ始める。また、微分回路５の出力電圧Ｖｄｉｆｆが電源８の電圧Ｖｒｅｆを超えると、比較器７の出力電圧Ｖｏｕｔ１がハイレベルからロウレベルに立ち下がる。ゲート電圧Ｖｇが閾値電圧Ｖｔｈを超える時刻と微分回路５の出力電圧Ｖｄｉｆｆが電源８の電圧Ｖｒｅｆを超える時刻とは必ずしも同時である必要はない。電源８の電圧Ｖｒｅｆを変えることによって、これらの時刻を任意に設定することができる。

　時刻ｔ２において、電力用半導体素子１のミラー期間が開始し、ゲート電圧Ｖｇは一定となる。コレクタ電流Ｉｃは、回路の負荷などで決まる電流値となる。また、電力用半導体素子１のミラー期間が開始されると同時に電力用半導体素子１のコレクタ・エミッタ間電圧Ｖｃｅが減少し始める。

　時刻ｔ３において、微分回路５の出力電圧Ｖｄｉｆｆが電圧Ｖｒｅｆより下がると、比較器７の出力電圧Ｖｏｕｔ１がロウレベルからハイレベルに立ち上がる。

　立ち上がりエッジ検出回路１０は、電圧Ｖｏｕｔ１の立ち上がりエッジを検出し、検出信号Ｖｏｕｔ２がロウレベルからハイレベルに立ち上がる。立ち上がりエッジ検出回路１０の動作に伴って、電圧調整回路６が動作し、電力用半導体素子１のゲート端子へ電流を供給する。電源８の電圧Ｖｒｅｆの大きさを変えることによって、出力電圧Ｖｏｕｔ１がロウレベルの期間は任意に設定することができる。

　時刻ｔ３から時刻ｔ４において、本実施の形態では、電圧調整回路６の動作によって、電力用半導体素子１のゲート端子へ電流を供給しているため、本実施の形態のコレクタ・エミッタ間電圧Ｖｃｅの変化率は従来例のコレクタ・エミッタ間電圧Ｖｃｅの変化率よりも大きくなる。

　時刻ｔ４において、本実施の形態の電力用半導体素子１のミラー期間が終了し、ゲート電圧Ｖｇは上昇する。また、コレクタ・エミッタ間電圧Ｖｃｅの減少が終了する。本実施の形態の電力用半導体素子１のミラー期間の終了のタイミングと、立ち上がりエッジ検出回路１０の検出信号Ｖｏｕｔ２がハイレベルからロウレベルに立ち下がるタイミングとは同一である必要はなく、検出信号Ｖｏｕｔ２がハイレベルの期間は任意に設定することができる。

　時刻ｔ５において、従来例の電力用半導体素子１のミラー期間が終了し、ゲート電圧Ｖｇは上昇する。また、コレクタ・エミッタ間電圧Ｖｃｅの変化が終了する。

　実施の形態３では、電力用半導体素子１のオフ状態からオン状態への遷移状態におけるコレクタ・エミッタ間電圧Ｖｃｅの変化率のみを制御する。比較器７の出力電圧Ｖｏｕｔ１がロウレベルの期間（時刻ｔ１から時刻ｔ３）を電源８の電圧Ｖｒｅｆによって適切に設定する必要がある。

　以上のように、実施の形態３によれば、電力用半導体素子１のオフ状態からオン状態における遷移動作時にゲート電圧Ｖｇをコントロールすることによって、コレクタ・エミッタ間電圧Ｖｃｅの変化率のみを調整する。本実施の形態のコレクタ電流Ｉｃの変化率は、従来例のコレクタ電流Ｉｃの変化率と同程度である。これによって、本実施の形態では、コレクタ電流Ｉｃのサージ電流を従来例と同程度にしつつ、スイッチング損失を低減することができる。

　実施の形態４．
　図１６は、実施の形態４のパワーモジュール５０００の構成を表わす図である。

　パワーモジュール５０００は、電力用半導体素子１ａ、１ｂ、フリーホイールダイオード２ａ、２ｂと、駆動調整回路１０００ａ、１０００ｂと、駆動回路３ａ、３ｂと、ゲート抵抗４ａ、４ｂとを備える。

　駆動回路３ａは、制御信号ＣＴ１によって制御される。駆動回路３ｂは、制御信号ＣＴ２によって制御される。電力用半導体素子１ａのエミッタは、基準電位Ｖｓｓ１と接続される。電力用半導体素子１ｂのエミッタは、基準電位Ｖｓｓ２と接続される。

　電力用半導体素子１ａのコレクタは、電源ＶＤＤに接続される。電力用半導体素子１ａのエミッタと電力用半導体素子１ｂのコレクタとが接続され、接続点が出力端子ＯＵＴと接続される。

　駆動調整回路１０００ａ、１０００ｂは、実施の形態１～４において説明した駆動調整回路１０００、２０００、３０００の何れを用いてもよい。

　パワーモジュールは、駆動回路３ａ、３ｂとゲート抵抗４ａ、４ｂとを除いて、電力用半導体素子１ａ、１ｂと、駆動調整回路１０００ａ、１０００ｂとのみを備えるものとしてもよく、パワーモジュールとして構成する例はこれに限らない。さらに、駆動調整回路と駆動回路とは、集積した回路によって構成されるものとしてもよい。

　実施の形態４では、パワーモジュールは、２つの電力用半導体素子１ａ、１ｂを備えるものとしたが、３個以上の電力用半導体素子を備えるものとしてもよい。パワーモジュールは、例えば６つの電力用半導体素子を備えるものとしてもよい。

　実施の形態５．
　図１７は、実施の形態５によるパワーモジュール４０００の構成を表わす図である。

　パワーモジュール４０００は、駆動回路３と、ゲート抵抗４と、実施の形態１の駆動調整回路１０００と、実施の形態２の駆動調整回路２０００と、実施の形態３の駆動調整回路３０００と、デコーダ１１とを備える。

　駆動調整回路１０００、駆動調整回路２０００、および駆動調整回路３０００は、電力用半導体素子１のゲート電圧Ｖｇを調整する。

　デコーダ１１は、外部からの選択信号ＳＬ２に基づいて、駆動調整回路１０００、駆動調整回路２０００、および駆動調整回路３０００のうちのいずれか１つのみを選択する。

　選択された駆動調整回路のみが動作して、電力用半導体素子１のゲート電圧Ｖｇを調整する。

　実施の形態６．
　本実施の形態は、上述した実施の形態の駆動調整回路を電力変換装置に適用したものである。適用される電力変換装置は、特定の電力変換装置に限定されるものではないが、以下では、三相のインバータの場合について説明する。

　図１８は、実施の形態６の電力変換システムの構成を示すブロック図である。
　電力変換システムは、電源１００と、電力変換装置２００と、負荷３００とを備える。

　電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のものによって構成することが可能である。電源１００は、例えば、直流系統、太陽電池、または蓄電池によって構成することができる。電源１００は、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータによって構成することとしてもよい。電源１００は、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成されるものとしてもよい。

　電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータである。電力変換装置２００は、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備える。

　負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷３００は、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

　以下、電力変換装置２００の詳細を説明する。
　主変換回路２０１は、電力用半導体素子１とフリーホイールダイオード２とを備える。主変換回路２０１は、電力用半導体素子１をスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。

　主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態の主変換回路２０１は、２レベルの三相フルブリッジ回路である。

　２レベルの三相フリブリッジ回路は、６つの電力用半導体素子１とそれぞれの電力用半導体素子１に逆並列された６つのフリーホイールダイオード２とから構成することができる。主変換回路２０１の電力用半導体素子１および各フリーホイールダイオード２は、半導体モジュール２０２によって構成することができる。６つの電力用半導体素子１は、２つの電力用半導体素子１ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。

　主変換回路２０１は、各電力用半導体素子１を駆動する駆動回路３を備える。駆動回路３は、半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２の外部に配置されるものであってもよい。駆動回路３は、電力用半導体素子１を駆動する駆動信号を生成し、主変換回路２０１の電力用半導体素子１のゲートに供給する。具体的には、駆動回路３は、制御回路２０３からの制御信号ＣＴに従い、電力用半導体素子１を駆動する駆動信号を各電力用半導体素子１のゲートに出力する。

　主変換回路２０１は、さらに、実施の形態１の駆動調整回路１０００と、実施の形態２の駆動調整回路２０００と、実施の形態３の駆動調整回路３０００とのうちのいずれかを備える。

　制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１の電力用半導体素子１を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各電力用半導体素子１がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じて電力用半導体素子１のオン時間を変調するＰＷＭ（Pulse　Width　Modulation）制御によって主変換回路２０１を制御することができる。そして、制御回路２０３は、各時点においてオン状態となるべき電力用半導体素子１にはオン信号を、オフ状態となるべき電力用半導体素子１にはオフ信号が出力されるよう、駆動回路３に制御指令（制御信号ＣＴ）を出力する。駆動回路３は、この制御信号ＣＴに従い、各電力用半導体素子１のゲートにオン信号又はオフ信号を駆動信号として出力する。

　主変換回路２０１が、実施の形態１の駆動調整回路１０００、実施の形態２の駆動調整回路２０００、または実施の形態３の駆動調整回路３０００を備えるので、電力用半導体素子１のオフ状態からオン状態、もしくはオン状態からオフ状態における遷移動作において、スイッチング損失を低減することができる。

　本実施の形態では、実施の形態１～３の駆動調整回路が適用される電力変換装置を２レベルの三相インバータとしたが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。たとえば、３レベルまたはマルチレベルの電力変換装置であってもよい。また、単相負荷に電力を供給する場合には、電力変換装置は、単相のインバータでもよい。また、直流負荷等に電力を供給する場合には、電力変換装置は、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータであってもよい。

　本開示の電力変換装置は、負荷が電動機の場合に限定されるものではなく、負荷が、例えば、放電加工機、レーザー加工機、誘導加熱調理器、非接触器給電システムであってもよい。本開示の電力変換装置は、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。

　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

　１，１ａ，１ｂ　電力用半導体素子、２，２ａ，２ｂ　フリーホイールダイオード、３，３ａ，３ｂ　駆動回路、４，４ａ，４ｂ　ゲート抵抗、５　微分回路、５ａ　キャパシタ、５ｂ，５ｄ，６ａ　抵抗、５ｃ　オペアンプ、６，６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｅ　電圧調整回路、６ｂ　ダイオード、６ｃ　ＮＭＯＳトランジスタ、７　比較器、８，８ａ　電源、９　スイッチ、１０　立ち上がりエッジ検出回路、１１　デコーダ、１０ｂ，１２　反転回路、１００　電源、２００　電力変換装置、２０１　主変換回路、２０２　半導体モジュール、２０３　制御回路、３００　負荷、１０００，２０００，３０００，１０００ａ，１０００ｂ　駆動調整回路、４０００，５０００　パワーモジュール。

Claims

　電力用半導体素子のゲート電圧を微分する微分回路と、
　比較参照電圧を生成する電源と、
　前記微分回路に接続される第１の入力端子と、前記比較参照電圧を受ける第２の入力端子とを有する比較器と、
　前記比較器の出力に基づいて、前記電力用半導体素子のゲート電圧を調整する電圧調整回路と、
　を備えた電力用半導体素子の駆動調整回路。
　前記電圧調整回路は、前記電力用半導体素子のゲート電流を吸い込む機能を有する、請求項１記載の電力用半導体素子の駆動調整回路。
　前記比較参照電圧は、前記電力用半導体素子の基準電位よりも大きく、
　前記微分回路の出力電圧が、前記比較参照電圧よりも大きいときに、前記電圧調整回路は、前記電力用半導体素子のゲート電流を吸い込む、請求項２記載の電力用半導体素子の駆動調整回路。
　前記電圧調整回路は、直列接続された抵抗とダイオードとを備え、
　前記抵抗は、前記電力用半導体素子のゲート端子に接続される第１端と、前記ダイオードのアノードに接続される第２端とを有し、
　前記ダイオードは、前記抵抗の第２端に接続されるアノードと、前記比較器の出力端子に接続されるカソードとを有する、請求項３記載の電力用半導体素子の駆動調整回路。
　前記電圧調整回路は、直列接続された抵抗とダイオードとＮＭＯＳトランジスタとを備え、
　前記抵抗は、前記電力用半導体素子のゲート端子に接続される第１端と、前記ダイオードのアノードに接続される第２端とを有し、
　前記ダイオードは、前記抵抗の第２端に接続されるアノードと、前記ＮＭＯＳトランジスタのドレインに接続されるカソードとを有し、
　前記ＮＭＯＳトランジスタは、前記ダイオードのカソードに接続されるドレインと、前記電力用半導体素子の基準電位と接続されるソースと、前記比較器の出力端子と接続されるゲートとを有する、請求項３記載の電力用半導体素子の駆動調整回路。
　前記比較参照電圧は、前記電力用半導体素子の基準電位よりも小さく、
　前記微分回路の出力電圧が、前記比較参照電圧よりも小さいときに、前記電圧調整回路は、前記電力用半導体素子のゲート電流を吸い込む、請求項２に記載の電力用半導体素子の駆動調整回路。
　前記比較器の出力端子に接続される反転回路を備え、
　前記電圧調整回路は、直列接続された抵抗とダイオードとを備え、
　前記抵抗は、前記電力用半導体素子のゲート端子に接続される第１端と、前記ダイオードのアノードに接続される第２端とを有し、
　前記ダイオードは、前記抵抗の第２端に接続されるアノードと、前記反転回路の出力端子に接続されるカソードとを有する、請求項６記載の電力用半導体素子の駆動調整回路。
　前記比較器の出力端子に接続される反転回路を備え、
　前記電圧調整回路は、直列接続された抵抗とダイオードとＮＭＯＳトランジスタとを備え、
　前記抵抗は、前記電力用半導体素子のゲート端子に接続される第１端と、前記ダイオードのアノードに接続される第２端とを有し、
　前記ダイオードは、前記抵抗の第２端に接続されるアノードと、前記ＮＭＯＳトランジスタのドレインに接続されるカソードとを有し、
　前記ＮＭＯＳトランジスタは、前記ダイオードのカソードに接続されるドレインと、前記電力用半導体素子の基準電位と接続されるソースと、前記反転回路の出力端子と接続されるゲートとを有する、請求項６記載の電力用半導体素子の駆動調整回路。
　前記電圧調整回路は、前記電力用半導体素子のゲート端子に電流を供給する機能を有する、請求項１記載の電力用半導体素子の駆動調整回路。
　前記比較参照電圧は、前記電力用半導体素子の基準電位よりも大きく、
　前記電圧調整回路は、前記微分回路の出力電圧が、前記比較参照電圧よりも大きい状態から小さい状態へと変化したときに、前記電力用半導体素子のゲートに電流を供給する、請求項９記載の電力用半導体素子の駆動調整回路。
　前記比較器の出力電圧のエッジを検出するエッジ検出回路を備え、
　前記電圧調整回路は、直列接続された抵抗とダイオードとを備え、
　前記抵抗は、前記電力用半導体素子のゲート端子に接続される第１端と、前記ダイオードのカソードに接続される第２端とを有し、
　前記ダイオードは、前記抵抗の第２端に接続されるカソードと、前記エッジ検出回路の出力端子に接続されるアノードとを有する、請求項１０記載の電力用半導体素子の駆動調整回路。
　前記比較器の出力電圧の変化を検出するエッジ検出回路を備え、
　前記電圧調整回路は、直列接続された抵抗とダイオードとＮＭＯＳトランジスタとを備え、
　前記抵抗は、前記電力用半導体素子のゲート端子に接続される第１端と、前記ダイオードのカソードに接続される第２端とを有し、
　前記ダイオードは、前記抵抗の第２端に接続されるカソードと、前記ＮＭＯＳトランジスタのドレインに接続されるアノードとを有し、
　前記ＮＭＯＳトランジスタは、前記ダイオードのアノードに接続されるドレインと、前記比較参照電圧を受けるソースと、前記エッジ検出回路の出力端子と接続されるゲートとを有する、請求項１０記載の電力用半導体素子の駆動調整回路。
　前記比較器の第１の入力端子と、前記電力用半導体素子の基準電位との間に接続されるスイッチを備える、請求項１～１２のいずれか１項に記載の電力用半導体素子の駆動調整回路。
　前記電力用半導体素子と、
　前記電力用半導体素子を駆動する駆動回路と、
　請求項１～１３のいずれか１項に記載の電力用半導体素子の駆動調整回路と、
　を備えたパワーモジュール。
　前記電力用半導体素子と、
　前記電力用半導体素子を駆動する駆動回路と、
　請求項３に記載の電力用半導体素子の駆動調整回路と、
　請求項６に記載の電力用半導体素子の駆動調整回路と、
　請求項１０に記載の電力用半導体素子の駆動調整回路と、
　外部からの選択信号に応じて、３個の前記駆動調整回路のうちのいずれか１つのみを選択するデコーダとを備え、
　前記選択された駆動調整回路が前記電力用半導体素子のゲート電圧を調整する、パワーモジュール。
　前記電力用半導体素子と、前記電力用半導体素子を駆動する駆動回路と、請求項１～１３のいずれか１項に記載の駆動調整回路とを有し、入力される電力を変換して出力する主変換回路と、
　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
　を備えた電力変換装置。