WO2021241950A1 - 파워모듈 - Google Patents

파워모듈 Download PDF

Info

Publication number
WO2021241950A1
WO2021241950A1 PCT/KR2021/006392 KR2021006392W WO2021241950A1 WO 2021241950 A1 WO2021241950 A1 WO 2021241950A1 KR 2021006392 W KR2021006392 W KR 2021006392W WO 2021241950 A1 WO2021241950 A1 WO 2021241950A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic substrate
upper ceramic
power module
temperature sensor
injection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2021/006392
Other languages
English (en)
French (fr)
Inventor
김태정
나원산
조태호
여인태
빈진혁
박승곤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amosense Co Ltd
Original Assignee
Amosense Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amosense Co Ltd filed Critical Amosense Co Ltd
Publication of WO2021241950A1 publication Critical patent/WO2021241950A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20009—Modifications to facilitate cooling, ventilating, or heating using a gaseous coolant in electronic enclosures
    • H05K7/20127—Natural convection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape

Definitions

  • the present invention relates to a power module, and more particularly, to a power module having improved performance by applying a high output power semiconductor chip, and a method for manufacturing the same.
  • the power module is used to supply high voltage current to drive motors such as hybrid vehicles and electric vehicles.
  • the double-sided cooling power module has a substrate on top and a bottom of a semiconductor chip, respectively, and a heat sink on the outer surface of the substrate.
  • the double-sided cooling power module has an excellent cooling performance compared to a single-sided cooling power module having a heat sink on one side, and thus its use is gradually increasing.
  • Double-sided cooling power modules used in electric vehicles, etc. have power semiconductor chips such as silicon carbide (SiC) and gallium nitride (GaN) mounted between the two substrates. It is important to satisfy both high strength and high heat dissipation characteristics at the same time.
  • SiC silicon carbide
  • GaN gallium nitride
  • An object of the present invention is to provide a power module that has high strength and high heat dissipation characteristics, has excellent bonding characteristics, can reduce a volume by minimizing a current path, and can improve efficiency and performance.
  • Another object of the present invention is to provide a power module that facilitates assembly of the NTC temperature sensor by solving the problem of the gap between the upper ceramic substrate and the lower ceramic substrate, which is shorter than the thickness of the NTC temperature sensor.
  • Another object of the present invention is to provide a power module that secures a space for injecting a silicone liquid so that the silicone liquid can be smoothly filled.
  • the power module of the present invention includes a lower ceramic substrate, an upper ceramic substrate disposed at intervals on the upper portion of the lower ceramic substrate and on which a semiconductor chip is mounted on the lower surface; It is formed on the upper ceramic substrate and includes a cutting portion exposing a space between the lower ceramic substrate and the upper ceramic substrate to the outside.
  • the temperature sensor includes a temperature sensor mounted on the upper surface of the lower ceramic substrate, and the cutting part is formed at a position corresponding to the temperature sensor, and the temperature sensor may be disposed therethrough.
  • the temperature sensor is an NTC temperature sensor.
  • the cutting portion may be formed to have a relatively larger area than the cross-sectional area of the temperature sensor.
  • the thickness of the temperature sensor is thicker than the gap between the lower ceramic substrate and the upper ceramic substrate.
  • the thickness of the temperature sensor is thicker than that of the semiconductor chip.
  • the cutting part may be formed in a shape in which a portion of the upper ceramic substrate is cut off.
  • the cutting part may be formed at one edge of the upper ceramic substrate.
  • the cutting part may be used as an injection hole for injecting a semi-solid insulating material between the lower ceramic substrate and the upper ceramic substrate.
  • It includes a housing for integrating and packaging the lower ceramic substrate and the upper ceramic substrate, and an injection hole may be formed on one side of the housing and a vent hole may be formed on the opposite side of the housing.
  • the injection hole may have a shape in which the inlet is wider than the outlet and the inner diameter gradually decreases toward the outlet.
  • the vent hole may be formed to have a relatively smaller diameter than the injection hole.
  • the power module includes a lower ceramic substrate, an upper ceramic substrate disposed at a distance from the upper portion of the lower ceramic substrate and on which a semiconductor chip is mounted, and a semi-solid insulating material disposed in a space between the lower ceramic substrate and the upper ceramic substrate; , an injection hole formed through the upper ceramic substrate to inject a semi-solid insulating material, and a vent hole formed through the upper ceramic substrate to be spaced apart from the injection hole.
  • the injection hole may be formed in one corner of the upper ceramic substrate.
  • the injection hole may be a cutting part formed in a region corresponding to the temperature sensor mounted on the lower ceramic substrate.
  • the injection hole may be formed to have a width greater than the width of the cross-section of the temperature sensor.
  • a plurality of vent holes may be formed.
  • the plurality of vent holes may be uniformly located on the entire surface of the upper ceramic substrate.
  • the plurality of vent holes may be located in a predetermined region of the upper ceramic substrate so as to correspond to a main portion in which bubbles are generated when the semi-solid insulating material is filled in the space between the upper ceramic substrate and the lower ceramic substrate.
  • the semi-solid insulating material may be a silicone liquid or an epoxy.
  • the vent hole may have a smaller size than the size of the injection hole.
  • the size of the vent hole may be a size allowing air to be discharged.
  • the present invention has high strength and high heat dissipation characteristics, has excellent bonding characteristics, can reduce a volume by minimizing a current path, and is optimized for high-speed switching to improve efficiency and performance.
  • the present invention has an effect of maximizing the performance of the semiconductor chip by fixing the semiconductor chip to the upper ceramic substrate in the form of a flip chip and designing the semiconductor chip and the drive IC terminal to be as short as possible.
  • the interference between the NTC temperature sensor and the upper ceramic substrate due to the shortened gap between the upper ceramic substrate and the lower ceramic substrate as the semiconductor chip is fixed to the upper ceramic substrate in a flip-chip form is achieved by forming a cutting part on the upper ceramic substrate. Therefore, it is easy to assemble the temperature sensor and has the effect of solving the assembly restrictions according to the thickness of the NTC temperature sensor.
  • the present invention has the effect of smoothly and uniformly filling the space between the lower ceramic substrate and the upper ceramic substrate through the cutting part formed in the upper ceramic substrate.
  • the present invention has the effect of uniformly filling the space between the lower ceramic substrate and the upper ceramic substrate without bubbles by forming an injection hole and a vent hole on one side and the other side of the housing, respectively.
  • the present invention forms a vent hole in the upper ceramic substrate, there is an effect of improving the discharge of bubbles to improve the fluidity of the silicone liquid or the epoxy, and to prevent the silicone liquid or the epoxy from being filled or trapped.
  • the present invention separates the injection hole and the vent hole of the silicone liquid in the housing, overfilling of the silicone liquid is forcibly generated to improve the fluidity of the silicone liquid and to prevent the silicone liquid from being filled or trapped. It works.
  • the present invention can uniformly fill the space between the lower ceramic substrate and the upper ceramic substrate with silicon liquid or epoxy without bubbles, thereby protecting the semiconductor chip after electrical connection and reducing vibration. and has the effect of maintaining the insulation between the electrode patterns.
  • FIG. 1 is a perspective view of a power module according to an embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of a power module according to an embodiment of the present invention.
  • FIG 3 is a side cross-sectional view of a power module according to an embodiment of the present invention.
  • FIG. 4 is a perspective view showing a housing according to an embodiment of the present invention.
  • FIG. 5 is a perspective view showing a lower ceramic substrate according to an embodiment of the present invention.
  • FIG. 6 is a view showing an upper surface and a lower surface of a lower ceramic substrate according to an embodiment of the present invention.
  • FIG. 7 is a perspective view showing an upper ceramic substrate according to an embodiment of the present invention.
  • FIG. 8 is a view showing an upper surface and a lower surface of an upper ceramic substrate according to an embodiment of the present invention.
  • FIG. 9 is a plan view of a PCB substrate according to an embodiment of the present invention.
  • FIG. 10 is a perspective view illustrating a state in which a connection pin is coupled to an upper ceramic substrate according to an embodiment of the present invention.
  • FIG. 11 is a cross-sectional view taken along line A-A of FIG. 10 .
  • FIG. 12 is a configuration diagram for explaining the reason for forming a cutting part on the upper ceramic substrate when the NTC temperature sensor according to the embodiment of the present invention is applied.
  • FIG. 13 is a block diagram illustrating an example in which an injection hole and a vent hole are formed in a housing according to another embodiment of the present invention.
  • FIG. 14 is a perspective view illustrating a state in which an injection hole is formed in a housing according to another embodiment of the present invention.
  • 15 is a cross-sectional view taken along line B-B of FIG. 14 .
  • 16 is a perspective view showing a state in which a vent hole is formed in an upper ceramic substrate according to another embodiment of the present invention.
  • 17 is a cross-sectional view taken along line B-B of FIG. 16 .
  • metal layer 310 cutting part (injection hole)
  • vent hole 400 PCB board
  • bonding layer 610 first terminal
  • bus bar G semiconductor chip (GaN chip)
  • connection pin S silicone liquid (semi-solid insulating material)
  • FIG. 1 is a perspective view of a power module according to an embodiment of the present invention
  • FIG. 2 is an exploded perspective view of a power module according to an embodiment of the present invention.
  • the power module 10 is an electronic component in the form of a package formed by accommodating various components constituting the power module in a housing 100 .
  • the power module 10 is formed in such a way that a substrate and elements are disposed in the housing 100 to protect it.
  • the power module 10 may include a plurality of substrates and a plurality of semiconductor chips.
  • the power module 10 according to the embodiment includes a housing 100 , a lower ceramic substrate 200 , an upper ceramic substrate 300 , a PCB substrate 400 , and a heat sink 500 .
  • the housing 100 has an empty space opened vertically in the center, and the first terminal 610 and the second terminal 620 are positioned on both sides.
  • a heat sink 500, a lower ceramic substrate 200, an upper ceramic substrate 300, and a PCB substrate 400 are sequentially stacked at regular intervals in the top and bottom in an empty space in the center, and the first terminals on both sides
  • a support bolt 630 for connecting an external terminal to the 610 and the second terminal 620 is fastened.
  • the first terminal 610 and the second terminal 620 are used as input/output terminals of power.
  • a lower ceramic substrate 200 , an upper ceramic substrate 300 , and a PCB substrate 400 are sequentially accommodated in an empty space in the center of the housing 100 .
  • the heat sink 500 is disposed on the lower surface of the housing 100
  • the lower ceramic substrate 200 is attached to the upper surface of the heat sink 500
  • the upper ceramic substrate 300 is on the upper side of the lower ceramic substrate 200.
  • the PCB substrate 400 is arranged at a predetermined interval on the upper ceramic substrate 300 .
  • the state in which the PCB substrate 400 is disposed in the housing 100 is the guide grooves 401 and 402 formed to be recessed into the edge of the PCB substrate 400 and the guide ribs 101 formed in the housing 100 to correspond to the guide grooves 401 and 402 .
  • the locking jaw 102 may be fixed.
  • a plurality of guide grooves 401 and 402 are formed around the edge of the PCB substrate 400 according to the embodiment, and some of the guide grooves 401 are guided by the guide rib 101 formed on the inner surface of the housing 100 . and the guide groove 402 of the remaining part of them is hung through the locking protrusion 102 formed on the inner surface of the housing 100 .
  • the heat sink 500, the lower ceramic substrate 200, and the upper ceramic substrate 300 are accommodated in the empty space in the center of the housing 100, and the state in which the PCB substrate 400 is disposed on the upper surface is a fastening bolt ( (not shown) may be fixed.
  • a fastening bolt (not shown)
  • fixing the PCB substrate 400 to the housing 100 with a guide groove and a locking jaw structure reduces assembly time and simplifies the assembly process compared to the case of fixing with a fastening bolt.
  • the housing 100 has fastening holes 103 formed at four corners.
  • the fastening hole 103 communicates with the communication hole 501 formed in the heat sink 500 .
  • the fixing bolt 150 is fastened through the fastening hole 103 and the communication hole 501 , and the end of the fixing bolt 150 passing through the fastening hole 103 and the communication hole 501 is the heat sink 500 . It may be fastened to a fixing hole of a fixing jig to be disposed on the lower surface.
  • the bus bar 700 is connected to the first terminal 610 and the second terminal 620 .
  • the bus bar 700 connects the first terminal 610 and the second terminal 620 to the upper ceramic substrate 300 .
  • Three bus bars 700 are provided.
  • One of the bus bars 700 connects the + terminal of the first terminals 610 with the first electrode pattern a of the upper ceramic substrate 300 , and the other connects the - terminal among the first terminals 610 . It is connected to the three electrode pattern (c), and the other one connects the second terminal 620 to the second electrode pattern (b).
  • the first electrode pattern (a), the second electrode pattern (b), and the third electrode pattern (c) refer to FIG. 7 to be described later.
  • FIG 3 is a side cross-sectional view of a power module according to an embodiment of the present invention.
  • the power module 10 has a multilayer structure of a lower ceramic substrate 200 and an upper ceramic substrate 300 , and a semiconductor chip between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the semiconductor chip (G) is any one of GaN (Gallium Nitride) chip, MOSFET (Metal Oxide Semiconductor Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), JFET (Junction Field Effect Transistor), HEMT (High Electric Mobility Transistor) However, preferably, the semiconductor chip (G) uses a GaN chip.
  • the GaN (Gallium Nitride) chip is a semiconductor chip that functions as a high-power (300A) switch and a high-speed ( ⁇ 1MHz) switch.
  • the GaN chip has the advantage of being stronger in heat than the existing silicon-based semiconductor chip and reducing the size of the chip.
  • the GaN chip is a power semiconductor chip optimized for high performance and high efficiency thanks to its high electron mobility and high electron density, enabling high-speed switching and miniaturization.
  • GaN chips operate stably even at high temperatures and have high output characteristics, enabling high efficiency.
  • the lower ceramic substrate 200 and the upper ceramic substrate 300 are formed of a ceramic substrate including a metal layer brazed to at least one surface of the ceramic substrate and the ceramic substrate to increase the heat dissipation efficiency of the heat generated from the semiconductor chip (G). do.
  • the ceramic substrate may be, for example, any one of alumina (Al 2 O 3 ), AlN, SiN, and Si 3 N 4 .
  • the metal layer is formed of an electrode pattern for mounting a semiconductor chip (G) and an electrode pattern for mounting a driving element, respectively, with a metal foil brazed on a ceramic substrate.
  • the metal layer is formed as an electrode pattern in a region where a semiconductor chip or peripheral components are to be mounted.
  • the metal foil may be an aluminum foil or a copper foil as an example.
  • the metal foil is fired at 780° C. to 1100° C. on a ceramic substrate and brazed to the ceramic substrate.
  • Such a ceramic substrate is called an AMB substrate.
  • AMB substrate As an example, a DBC substrate, a TPC substrate, and a DBA substrate may be applied. However, in terms of durability and heat dissipation efficiency, AMB substrates are most suitable. For the above reasons, the lower ceramic substrate 200 and the upper ceramic substrate 300 are AMB substrates as an example.
  • the PCB substrate 400 is disposed on the upper ceramic substrate 300 . That is, the power module 10 has a three-layer structure of a lower ceramic substrate 200 , an upper ceramic substrate 300 , and a PCB substrate 400 .
  • the semiconductor chip (G) for high power control is disposed between the upper ceramic substrate 200 and the lower ceramic substrate 300 to increase heat dissipation efficiency, and the PCB substrate 400 for low power control is disposed on the uppermost part of the semiconductor Prevents damage to the PCB substrate 400 due to heat generated from the chip (G).
  • the lower ceramic substrate 200 , the upper ceramic substrate 300 , and the PCB substrate 400 may be connected or fixed with pins.
  • the heat sink 500 is disposed under the lower ceramic substrate 200 .
  • the heat sink 500 is for dissipating heat generated in the semiconductor chip (G).
  • the heat sink 500 is formed in the shape of a square plate having a predetermined thickness.
  • the heat sink 500 has an area corresponding to the housing 100 and may be formed of copper or aluminum to increase heat dissipation efficiency.
  • FIG. 4 is a perspective view showing a housing according to an embodiment of the present invention.
  • an empty space is formed in the center of the housing 100 , and a first terminal 610 and a second terminal 620 are positioned at both ends.
  • the housing 100 may be formed by an insert injection method such that the first terminal 610 and the second terminal 620 are integrally fixed at both ends.
  • the housing 100 has fastening holes 103 formed at four corners.
  • the fastening hole 103 communicates with the communication hole 501 formed in the heat sink 500 .
  • a support hole 104 is formed in the first terminal 610 and the second terminal 620 .
  • a support bolt 630 for connecting the first terminal 610 and the second terminal 620 to an external terminal such as a motor is fastened to the support hole 104 (see FIG. 10 ).
  • the housing 100 is formed of a heat insulating material.
  • the housing 100 may be formed of a heat insulating material so that heat generated from the semiconductor chip G is not transferred to the PCB substrate 400 above the housing 100 through the housing 100 .
  • the housing 100 may be made of a heat-dissipating plastic material.
  • the housing 100 may be made of a heat-dissipating plastic material so that heat generated from the semiconductor chip G can be radiated to the outside through the housing 100 .
  • the housing 100 may be formed of engineering plastic.
  • Engineering plastics have high heat resistance, excellent strength, chemical resistance, and abrasion resistance, and can be used for a long time at 150°C or higher.
  • the engineering plastic may be made of one of polyamide, polycarbonate, polyester, and modified polyphenylene oxide.
  • the semiconductor chip (G) operates repeatedly as a switch, which causes the housing 100 to be stressed by high temperature and temperature changes. It also has excellent heat dissipation properties.
  • the housing 100 may be manufactured by insert-injecting a terminal made of aluminum or copper to an engineering plastic material.
  • the housing 100 made of an engineering plastic material spreads heat and radiates heat to the outside.
  • the housing 100 may be made of a high heat dissipation engineering plastic that may have higher thermal conductivity than a general engineering plastic material and is lightweight compared to aluminum by filling the resin with a high thermal conductivity filler.
  • the housing 100 may have heat dissipation properties by applying a graphene heat dissipation coating material to the inside and outside of an engineering plastic or high-strength plastic material.
  • FIG. 5 is a perspective view showing a lower ceramic substrate according to an embodiment of the present invention.
  • the lower ceramic substrate 200 is attached to the upper surface of the heat sink 500 .
  • the lower ceramic substrate 200 is disposed between the semiconductor chip G and the heat sink 500 .
  • the lower ceramic substrate 200 transfers heat generated from the semiconductor chip G to the heat sink 500 and insulates between the semiconductor chip G and the heat sink 500 to prevent a short circuit.
  • the lower ceramic substrate 200 may be soldered to the upper surface of the heat sink 500 .
  • the heat sink 500 is formed in an area corresponding to the housing 100 and may be formed of a copper material to increase heat dissipation efficiency.
  • As the solder for soldering joint SnAg, SnAgCu, etc. may be used.
  • FIG. 6 is a view showing an upper surface and a lower surface of a lower ceramic substrate according to an embodiment of the present invention.
  • the lower ceramic substrate 200 includes a ceramic substrate 201 and metal layers 202 and 203 brazed to upper and lower surfaces of the ceramic substrate 201 .
  • the thickness of the ceramic substrate 201 may be 0.68 t
  • the thickness of the metal layers 202 and 203 formed on the upper and lower surfaces of the ceramic substrate 201 may be 0.8 t.
  • the metal layer 202 of the upper surface 200a of the lower ceramic substrate 200 may be an electrode pattern on which a driving element is mounted.
  • the driving device mounted on the lower ceramic substrate 200 may be an NTC temperature sensor 210 .
  • the NTC temperature sensor 210 is mounted on the upper surface of the lower ceramic substrate 200 .
  • the NTC temperature sensor 210 is to provide temperature information in the power module due to the heat of the semiconductor chip G.
  • the metal layer 203 of the lower surface 200b of the lower ceramic substrate 200 may be formed on the entire lower surface of the lower ceramic substrate 200 to facilitate heat transfer to the heat sink 500 .
  • An insulating spacer 220 is bonded to the lower ceramic substrate 200 .
  • the insulating spacer 220 is bonded to the upper surface of the lower ceramic substrate 200 and defines a separation distance between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the insulating spacer 220 defines the separation distance between the lower ceramic substrate 200 and the upper ceramic substrate 300 to increase the heat dissipation efficiency of the heat generated by the semiconductor chip (G) mounted on the lower surface of the upper ceramic substrate 300, Interference between the semiconductor chips G is prevented to prevent an electric shock such as a short circuit.
  • a plurality of insulating spacers 220 are bonded to each other at predetermined intervals around the upper surface edge of the lower ceramic substrate 200 .
  • a gap between the insulating spacers 220 is used as a space to increase heat dissipation efficiency.
  • the insulating spacers 220 are disposed around the edges with respect to the lower ceramic substrate 200 , and for example, eight insulating spacers 220 are disposed at regular intervals.
  • the insulating spacer 220 is integrally bonded to the lower ceramic substrate 200 .
  • the insulating spacer 220 may be applied to check alignment when the upper ceramic substrate 300 is disposed on the lower ceramic substrate 200 .
  • the insulating spacer 220 is formed on the upper ceramic substrate 300 .
  • the insulating spacer 220 supports the lower ceramic substrate 200 and the upper ceramic substrate 300 , thereby contributing to preventing bending of the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the insulating spacer 220 may be formed of a ceramic material for insulation between the chip mounted on the lower ceramic substrate 200 and the chip and the component mounted on the upper ceramic substrate 300 .
  • the insulating spacer may be formed of one selected from Al 2 O 3 , ZTA, Si 3 N 4 , and AlN, or an alloy in which two or more thereof are mixed.
  • Al 2 O 3 , ZTA, Si 3 N 4 , and AlN are insulating materials having excellent mechanical strength and heat resistance.
  • the insulating spacer 220 is brazed to the lower ceramic substrate 200 .
  • the substrate may be damaged due to thermal and mechanical shock during soldering or pressure firing. Therefore, brazing is performed.
  • a brazing bonding layer including an AgCu layer and a Ti layer may be used. Heat treatment for brazing can be performed at 780°C to 900°C.
  • the insulating spacer 220 is integrally formed with the metal layer 202 of the lower ceramic substrate 200 .
  • the thickness of the brazing bonding layer is 0.005 mm to 0.08 mm, which is thin enough not to affect the height of the insulating spacer, and the bonding strength is high.
  • An interconnection spacer 230 is installed between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the interconnection spacer 230 may perform electrical connection between electrode patterns in place of connection pins in a substrate having an upper and lower multilayer structure.
  • the interconnection spacer 230 may directly connect between substrates while preventing electrical loss and short circuit, increase bonding strength, and improve electrical characteristics.
  • One end of the interconnection spacer 230 may be bonded to the electrode pattern of the lower ceramic substrate 200 by a brazing bonding method.
  • the other end of the interconnection spacer 230 may be bonded to the electrode pattern of the upper ceramic substrate 300 by a brazing bonding method or a soldering bonding method.
  • the interconnection spacer 230 may be Cu or a Cu+CuMo alloy.
  • FIG. 7 is a perspective view showing an upper ceramic substrate according to an embodiment of the present invention
  • FIG. 8 is a view showing an upper surface and a lower surface of the upper ceramic substrate according to an embodiment of the present invention.
  • the upper ceramic substrate 300 is disposed on the lower ceramic substrate 200 .
  • the upper ceramic substrate 300 is an intermediate substrate having a stacked structure.
  • the upper ceramic substrate 300 has a semiconductor chip (G) mounted on its lower surface, and constitutes a high-side circuit and a low-side circuit for high-speed switching.
  • G semiconductor chip
  • the upper ceramic substrate 300 includes a ceramic substrate 301 and metal layers 302 and 303 brazed to upper and lower surfaces of the ceramic substrate 301 .
  • the thickness of the ceramic substrate is 0.38 t
  • the thickness of the electrode pattern on the upper surface 300a and the lower surface 300b of the ceramic substrate is 0.3 t as an example.
  • the ceramic substrate must have the same pattern thickness on the upper and lower surfaces to prevent distortion during brazing.
  • the electrode pattern formed by the metal layer 302 on the upper surface of the upper ceramic substrate 300 is divided into a first electrode pattern (a), a second electrode pattern (b), and a third electrode pattern (c).
  • the electrode pattern formed by the metal layer 303 on the lower surface of the upper ceramic substrate 300 corresponds to the electrode pattern formed by the metal layer 302 on the upper surface of the upper ceramic substrate 300 .
  • the division of the electrode pattern on the upper surface of the upper ceramic substrate 300 into a first electrode pattern (a), a second electrode pattern (b), and a third electrode pattern (c) is a high-side circuit for high-speed switching. and to separate the low-side circuit.
  • the semiconductor chip G is provided in the form of a flip chip by an adhesive layer such as solder and silver paste on the lower surface 300b of the upper ceramic substrate 300 .
  • an adhesive layer such as solder and silver paste
  • two semiconductor chips G may be connected in parallel for high-speed switching.
  • Two semiconductor chips (G) are disposed at positions connecting the first electrode pattern (a) and the second electrode pattern (b) among the electrode patterns of the upper ceramic substrate 300 , and the other two are the second electrode patterns (b) ) and the third electrode pattern (c) are arranged in parallel at a position connecting it.
  • the capacity of one semiconductor chip G is 150A. Therefore, two semiconductor chips (G) are connected in parallel so that the capacity becomes 300A.
  • the semiconductor chip G is a GaN chip.
  • the purpose of the power module using the semiconductor chip G is high-speed switching.
  • the gate terminal and the source terminal of the semiconductor chip G may be disposed such that the connection pin is connected to the center between the semiconductor chip G and the semiconductor chip G. If the gate terminal and the source terminal do not keep the same distance or the length of the pattern is different, a problem occurs.
  • the gate terminal is a terminal for turning on/off the semiconductor chip G by using a low voltage.
  • the gate terminal may be connected to the PCB board 400 through a connection pin.
  • Source terminal is a terminal for high current to enter and exit.
  • the semiconductor chip G includes a drain terminal, and the source terminal and the drain terminal are divided into N-type and P-type to change the direction of the current.
  • the source terminal and the drain terminal are responsible for input and output of current through the first electrode pattern (a), the second electrode pattern (b), and the third electrode pattern (c), which are electrode patterns for mounting the semiconductor chip (G).
  • the source terminal and the drain terminal are connected to the first terminal 610 and the second terminal 620 of FIG. 1 in charge of input and output of power.
  • the first terminal 610 shown in FIG. 1 includes a + terminal and a - terminal, and power flowing from the first terminal 610 to the + terminal is the upper part shown in FIG. 8 .
  • the semiconductor chip (G) and the second electrode pattern (b) disposed between the first electrode pattern (a) and the second electrode pattern (b) 2 is output to the terminal 620 .
  • the power supplied to the second terminal 620 shown in FIG. 1 is disposed between the second electrode pattern (b), the second electrode pattern (b) and the third electrode pattern (c) shown in FIG. 8 . It is output to the - terminal of the first terminal 610 through the semiconductor chip G and the third electrode pattern c.
  • a cutting part 310 may be formed in a portion of the upper ceramic substrate 300 corresponding to the NTC temperature sensor 210 .
  • An NTC temperature sensor 210 is mounted on the upper surface of the lower ceramic substrate 200 .
  • the NTC temperature sensor 210 is to provide temperature information in the power module due to the heat of the semiconductor chip G.
  • the thickness of the NTC temperature sensor 210 is thicker than the gap between the lower ceramic substrate 200 and the upper ceramic substrate 300 , interference between the NTC temperature sensor 210 and the upper ceramic substrate 300 occurs.
  • the upper ceramic substrate 300 of the portion that interferes with the NTC temperature sensor 210 is cut to form a cutting portion 310 .
  • a silicone liquid or epoxy for molding may be injected into the space between the upper ceramic substrate 300 and the lower ceramic substrate 200 through the cutting part 310 .
  • Silicone liquid or epoxy is a semi-solid insulating material. In order to insulate between the upper ceramic substrate 300 and the lower ceramic substrate 200, silicone liquid or epoxy must be injected. In order to inject silicon liquid or epoxy into the upper ceramic substrate 300 and the lower ceramic substrate 200, one side of the upper ceramic substrate 300 may be cut to form a cutting part 310, and the cutting part 310 may be formed. is formed at a position corresponding to the NTC temperature sensor 210 to prevent interference between the upper ceramic substrate 300 and the NTC temperature sensor 210 . Silicon liquid or epoxy is used in the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 and the upper ceramic substrate 300 and the PCB substrate 400 for the purpose of protecting the semiconductor chip (G), alleviating vibration, and insulating. You can fill in the space between them.
  • G semiconductor chip
  • a through hole 320 is formed in the upper ceramic substrate 300 .
  • the through hole 320 connects the semiconductor chip G mounted on the upper ceramic substrate 300 to the driving device mounted on the PCB substrate 400 in the shortest distance in the upper and lower multi-layered substrate structure, and the lower ceramic substrate 200 . This is to connect the NTC temperature sensor 210 mounted to the PCB board 400 to the driving device mounted on the shortest distance.
  • Eight through-holes 320 are formed at a position where the semiconductor chip is installed, and two are installed at a position where the NTC temperature sensor is installed, so that a total of 10 can be formed.
  • a plurality of through-holes 320 may be formed in the portion where the first electrode pattern (a) and the third electrode pattern (c) are formed in the upper ceramic substrate 300 .
  • the plurality of through-holes 320 formed in the first electrode pattern (a) allow the current flowing into the first electrode pattern (a) of the upper surface of the upper ceramic substrate 300 to be formed on the lower surface of the upper ceramic substrate 300 . It moves to the electrode pattern (a) and flows into the semiconductor chip (G). In the plurality of through holes 320 formed in the third electrode pattern c, the current flowing into the semiconductor chip G passes through the third electrode pattern c of the lower surface of the upper ceramic substrate 300 to the upper ceramic substrate 300 . ) to move to the third electrode pattern (c) on the upper surface.
  • the through hole 320 may have a diameter of 0.5 mm to 5.0 mm.
  • a connection pin is installed in the through hole 320 to be connected to the electrode pattern of the PCB substrate, and may be connected to the driving device mounted on the PCB substrate 400 through this.
  • the connection between the electrode patterns through the through-holes 320 and the connection pins installed in the through-holes 320 in the upper and lower multi-layered substrate structure eliminates various output losses through the shortest distance connection, thereby improving the constraints according to the size of the power module. can contribute
  • a plurality of via holes 330 may be formed in the electrode pattern of the upper ceramic substrate 300 .
  • the via hole 330 may be processed by at least 50% of the substrate area.
  • the area of the via hole 330 described above has been described as an example in which at least 50% of the substrate area is applied, but is not limited thereto, and may be processed to 50% or less.
  • 152 via holes may be formed in the first electrode pattern (a)
  • 207 via holes may be formed in the second electrode pattern (b)
  • 154 via holes may be formed in the third electrode pattern (c).
  • the plurality of via holes 330 formed in each electrode pattern are for conducting a large current and distributing a large current.
  • the via hole 330 is filled with a conductive material.
  • the conductive material may be Ag or an Ag alloy.
  • the Ag alloy may be an Ag-Pd paste.
  • the conductive material filled in the via hole 330 electrically connects the electrode pattern on the upper surface and the electrode pattern on the lower surface of the upper ceramic substrate 300 .
  • the via hole 330 may be formed by laser processing. The via hole 330 can be seen in the enlarged view of FIG. 8 .
  • FIG. 9 is a plan view of a PCB substrate according to an embodiment of the present invention.
  • the PCB substrate 400 switches the semiconductor chip G or uses the information sensed by the NTC temperature sensor (reference numeral 210 in FIG. 7 ) to switch the GaN chip (semiconductor chip).
  • the driving element is mounted.
  • the driving device includes a Gate Drive IC.
  • the capacitor 410 is mounted on the PCB substrate 400 .
  • the capacitor 410 includes a semiconductor chip G disposed to connect the first electrode pattern a and the second electrode pattern b of the upper ceramic substrate 300 and the second electrode pattern (G) of the upper ceramic substrate 300 . It is mounted on the upper surface of the PCB substrate 400 at a position corresponding to a position between the semiconductor chip G disposed to connect b) and the third electrode pattern c.
  • the gate drive IC circuit includes a high side gate drive IC and a low side gate drive IC.
  • FIG. 10 is a perspective view illustrating a state in which a connection pin is coupled to an upper ceramic substrate according to an embodiment of the present invention.
  • connection pin 800 is inserted into a through hole (reference numeral 320 in FIG. 7 ) formed at a position adjacent to the semiconductor chip G in the upper ceramic substrate 300 .
  • the connection pin 800 fitted into the through hole 320 formed at a position adjacent to the semiconductor chip G is inserted into the through hole 420 formed at a position corresponding to the PCB substrate (reference numeral 400 in FIG. 9 ) to insert the semiconductor chip G ) may be connected to a gate terminal for mounting the electrode pattern of the PCB substrate 400 .
  • connection pin 800 is inserted into the through hole 320 formed at a position adjacent to the NTC temperature sensor 210 in the upper ceramic substrate 300 .
  • the connection pin 800 fitted into the through hole 320 formed at a position adjacent to the NTC temperature sensor 210 is inserted into the through hole 420 formed at a position corresponding to the PCB substrate 400 to the NTC temperature sensor 210 .
  • the terminal and the electrode pattern of the PCB substrate 400 may be connected.
  • connection pin 800 is fitted into the plurality of through holes 320 formed in a line in the first electrode pattern (a) and the third electrode pattern (c) in the upper ceramic substrate 300 .
  • the connecting pins 800 fitted into the plurality of through holes 320 formed in the first electrode pattern (a) and the third electrode pattern (c) are inserted into the through holes 420 formed at positions corresponding to the PCB substrate 400 .
  • the semiconductor chip G may be connected to the capacitor 410 of the PCB substrate 400 .
  • connection pin 800 connects the semiconductor chip G mounted on the upper ceramic substrate 300 to the driving device mounted on the PCB substrate 400 with the shortest distance, thereby eliminating various output losses and enabling high-speed switching.
  • FIG. 11 is a cross-sectional view taken along line A-A of FIG. 10 .
  • the cross-sectional view taken along line A-A of FIG. 10 shown in FIG. 11 shows the lower ceramic substrate and the upper ceramic substrate exaggerated unlike reality, and only the main parts necessary for explanation are indicated.
  • a cutting part 310 is formed in the upper ceramic substrate 300 , and the space between the upper ceramic substrate 300 and the lower ceramic substrate 200 through the cutting part 310 .
  • Silicone liquid for molding can be injected into the Silicone liquid is a semi-solid insulating material.
  • the cutting part 310 is formed at a position corresponding to the NTC temperature sensor 210 to prevent interference between the upper ceramic substrate 300 and the NTC temperature sensor 210, and is injected for injection of the silicon liquid (S). It can be used alone.
  • the silicon liquid (S) is filled in the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 for the purpose of protecting the semiconductor chip (G), damping vibration, and insulating the semiconductor chip (G).
  • the cutting part 310 is formed in a shape in which a portion of the upper ceramic substrate 300 is cut at a position corresponding to the NTC temperature sensor 210 .
  • the cutting part 310 may be formed by removing a portion of the upper ceramic substrate 300 at a position corresponding to the NTC temperature sensor 210 .
  • the cutting unit 310 may be formed by cutting one corner of the upper ceramic substrate 300 corresponding to the NTC temperature sensor 210 into a square shape.
  • the cutting part 310 may be formed to have a relatively larger area than the cross-sectional area of the NTC temperature sensor 210 . This makes it easy to use the cutting part 310 as an injection hole for injecting the silicon liquid S between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the silicon liquid S for molding may be injected into the space between the upper ceramic substrate 300 and the lower ceramic substrate 200 through the cutting unit 310 .
  • the silicon liquid (S) is to insulate between the upper ceramic substrate 300 and the lower ceramic substrate 200 , and to inject the silicon liquid (S) into the upper ceramic substrate 300 and the lower ceramic substrate 200 .
  • the cutting part 310 may be formed by cutting one side of the upper ceramic substrate 300 .
  • the cutting part 310 may be formed at a position corresponding to the NTC temperature sensor 210 to prevent interference between the upper ceramic substrate 300 and the NTC temperature sensor 210 .
  • the cutting part 310 secures a sufficient space for the silicon liquid S to be injected, the silicon liquid S is smoothly filled in the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 and uniformly Because it is filled, it is possible to prevent insulation failure.
  • FIG. 12 is a configuration diagram for explaining the reason for forming a cutting part on the upper ceramic substrate when the NTC temperature sensor according to the embodiment of the present invention is applied.
  • the configuration diagram of FIG. 12 is an exaggerated side cross-section of the power module for easy identification of the cutting unit.
  • a negative temperature coefficient of resistance (NTC) temperature sensor 210 is mounted on the upper surface of the lower ceramic substrate 200 .
  • the NTC temperature sensor 210 is connected to the metal layer 202 of the lower ceramic substrate 200 to measure the temperature in the power module 10 due to heat generation of the semiconductor chip G.
  • the NTC temperature sensor 210 is based on a high-temperature ceramic sensor element, and may be manufactured to measure a temperature of up to 650°C.
  • the NTC temperature sensor 210 is in the form of a square chip, and is mounted on one corner of the upper surface of the lower ceramic substrate 200 .
  • the NTC temperature sensor 210 should be positioned between the lower ceramic substrate 200 and the upper ceramic substrate 300 so as to easily measure the temperature in the power module 10 due to the heat of the semiconductor chip G, and the lower ceramic In order to prevent interference with elements disposed between the substrate 200 and the upper ceramic substrate 300, it is preferably attached to one corner of the upper surface.
  • the cutting part 310 is formed in a shape in which a portion of the upper ceramic substrate 300 is cut at a position corresponding to the NTC temperature sensor 210 .
  • the thickness of the NTC temperature sensor 210 is thicker than the gap between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the thickness of the NTC temperature sensor 210 may be expressed as the height of the NTC temperature sensor 210 . Since the semiconductor chip G is attached to the lower surface of the upper ceramic substrate 300 in the form of a flip chip, the gap between the lower ceramic substrate 200 and the upper ceramic substrate 300 corresponds to the thickness of the semiconductor chip G, and The interval between the ceramic substrate 200 and the upper ceramic substrate 300 is shorter than the thickness of the NTC temperature sensor 210 .
  • the size of the NTC temperature sensor 210 is 1.6 mm ⁇ 0.8 mm ⁇ 0.8 mm as an example, and the semiconductor chip G has a thickness of 264.5 ⁇ m (0.2645 mm) as an example, and the upper ceramic substrate 300 is formed.
  • the thickness of the ceramic substrate 301 to be formed is 0.38 mm
  • the thickness of the upper metal layer 302 and the lower metal layer 303 of the ceramic substrate 301 is 0.3 mm, respectively.
  • the gap between the lower ceramic substrate 200 and the upper ceramic substrate 300 corresponds to the thickness of the semiconductor chip G and is shorter than the thickness of the NTC temperature sensor 210, the NTC temperature sensor 210 is positioned hard to do
  • the height of the position where the semiconductor chip G is attached is higher than the thickness of the NTC temperature sensor 210, so the NTC temperature sensor 210 and the upper ceramic substrate ( 300), no interference problem occurs.
  • the purpose of the power module using the high-output semiconductor chip G is high-speed switching, in order to maximize the performance of the semiconductor chip G, the distance between the semiconductor chip G and the gate drive IC terminal should be designed as short as possible.
  • the semiconductor chip G includes a high side GaN chip and a low side GaN chip.
  • the semiconductor chip G should be attached to the lower surface of the upper ceramic substrate 300 in the form of a flip chip.
  • the semiconductor chip G is attached to the lower surface of the upper ceramic substrate 300 in the form of a flip chip, the distance between the upper ceramic substrate 300 and the lower ceramic substrate 200 is shortened corresponding to the thickness of the semiconductor chip G.
  • the gap between the lower ceramic substrate 200 and the upper ceramic substrate 300 which is shorter than the thickness of the NTC temperature sensor 210, causes an interference problem between the NTC temperature sensor 210 and the upper ceramic substrate 300. .
  • the NTC temperature is applied to the upper ceramic substrate 300 at a position corresponding to the NTC temperature sensor 210 .
  • a cutting part 310 that can be disposed through the sensor 210 is formed.
  • the cutting part 310 may be formed by removing a portion of the upper ceramic substrate 300 at a position corresponding to the NTC temperature sensor 210 .
  • the cutting unit 310 may be formed by cutting one corner of the upper ceramic substrate 300 corresponding to the NTC temperature sensor 210 into a square shape.
  • the cutting part 310 may be formed to have a relatively larger area than the cross-sectional area of the NTC temperature sensor 210 . This allows the cutting part 310 to be used as an injection hole for injecting the silicon liquid S between the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the silicon liquid S for molding may be injected into the space between the upper ceramic substrate 300 and the lower ceramic substrate 200 through the cutting unit 310 .
  • the silicon liquid S In order to insulate between the upper ceramic substrate 300 and the lower ceramic substrate 200, the silicon liquid S must be injected.
  • one side of the upper ceramic substrate 300 may be cut to form a cutting part 310, and the cutting part 310 may be formed. ) may be formed at a position corresponding to the NTC temperature sensor 210 to prevent interference between the upper ceramic substrate 300 and the NTC temperature sensor 210 .
  • the semiconductor chip G is attached to the upper ceramic substrate 300 , and the PCB substrate 400 is electrically connected with the connection pin 800 , and then the semiconductor chip G is formed.
  • Silicone liquid (S) or epoxy in the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 and between the upper ceramic substrate 300 and the PCB substrate 400 for the purpose of protection, vibration mitigation and insulation can be filled.
  • the silicone liquid may be injected into the gap between the lower ceramic substrate 200 and the upper ceramic substrate 300, it is difficult to quickly inject the silicone liquid and it is difficult to uniformly inject the silicone liquid to the inside of the product. If the silicone liquid is not uniformly injected, the silicone liquid may not be filled or air bubbles may remain, resulting in a decrease in insulation resistance.
  • the power module 10 is a product that switches a large current of a high voltage at a high speed.
  • the semiconductor chip G is fixed in a flip-chip shape between the lower ceramic substrate 200 and the upper ceramic substrate 300, the gap between the metal layers 202 and 303 to which the semiconductor chip G is attached is narrow, so that when exposed to high humidity The dielectric breakdown voltage between the electrode patterns may be lowered. Since dielectric breakdown may occur when the dielectric breakdown voltage between the electrode patterns is lowered, a silicon solution S is filled between the lower ceramic substrate 200 and the upper ceramic substrate 300 to prevent this.
  • the cutting part 310 secures a sufficient space for the silicon liquid S to be injected, the silicon liquid S is smoothly filled in the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 and is uniformly filled. to prevent insulation failure.
  • an injection hole and a vent hole may be formed in the housing to fill the silicone liquid and prevent the occurrence of air bubbles.
  • FIG. 13 is a block diagram illustrating an example in which an injection hole and a vent hole are formed in a housing according to another embodiment of the present invention.
  • an injection hole 105 is formed on one side of the housing 100 and a vent hole 106 is formed on the opposite side of the housing 100 .
  • a semiconductor chip (G) is attached to the upper ceramic substrate (300), an electrical connection is made with a connection pin (800), and then the lower ceramic chip (G) is protected for the purpose of protection, vibration mitigation, and insulation.
  • the space between the substrate 200 and the upper ceramic substrate 300 and the space between the upper ceramic substrate 300 and the PCB substrate 400 is filled by injecting silicon liquid (S) or epoxy, which is a semi-solid insulating material.
  • silicon liquid (S) or epoxy which is a semi-solid insulating material.
  • the injection of the silicone liquid (S) with a semi-solid insulating material will be described as an example.
  • An AMB substrate is applied to the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the silicon liquid S only needs to be filled in the space between the AMB substrate and the PCB substrate 400, so that when the silicon liquid is filled, unfilled and bubbles are less.
  • an AMB substrate having a multi-layer structure such as the lower ceramic substrate 200 and the upper ceramic substrate 300 is applied, the space between the substrate and the substrate is small, so that unfilling and air bubbles may occur. Therefore, an injection hole 105 for silicone liquid injection is formed on one side of the housing 100 and a vent hole 106 through which air is discharged is formed on the opposite side between the lower ceramic substrate 200 and the upper ceramic substrate 300 . It can prevent non-filling or the generation of air bubbles.
  • the injection hole 105 preferably has a shape in which the inlet is wider than the outlet and the inner diameter gradually decreases toward the outlet for smooth injection of the silicone liquid (S).
  • the vent hole 106 is formed to have a relatively small diameter compared to the injection hole 105 to allow air to escape.
  • the silicon liquid S can be smoothly injected into the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 through the cutting part 310 formed in the upper ceramic substrate 300, Even through the injection hole 105 and the vent hole 106 formed in the housing 100, the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 can be uniformly filled with the silicone liquid (S) without generating bubbles.
  • FIG. 14 is a perspective view illustrating a state in which an injection hole is formed in a housing according to another embodiment of the present invention
  • FIG. 15 is a cross-sectional view taken along line B-B of FIG. 14
  • a cross-sectional view taken along line B-B of FIG. 14 shown in FIG. 15 shows that the lower ceramic substrate and the upper ceramic substrate are exaggerated unlike reality, and only the main parts necessary for explanation are indicated.
  • an injection hole 105 is formed on one side of the housing 100 and a vent hole 106 is formed on the opposite side of the housing 100 .
  • a semiconductor chip (G) is mounted on the lower surface of the upper ceramic substrate (300), an electrical connection is made with a connection pin (800), and then for the purpose of protecting the semiconductor chip (G), mitigating vibration, and insulating Silicon liquid (S) or epoxy is filled in the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 and between the upper ceramic substrate 300 and the PCB substrate 400 .
  • An AMB substrate is applied to the lower ceramic substrate 200 and the upper ceramic substrate 300 .
  • the space between the AMB board and the PCB board needs to be filled with a silicon liquid, so there is less non-filling and less air bubbles when the silicon liquid is filled.
  • an AMB substrate having a multi-layer structure such as the lower ceramic substrate 200 and the upper ceramic substrate 300 is applied, the space between the substrate and the substrate is small, so that unfilling and air bubbles may occur. Therefore, an injection hole 105 for silicone liquid injection is formed on one side of the housing 100 and a vent hole 106 through which air is discharged is formed on the opposite side between the lower ceramic substrate 200 and the upper ceramic substrate 300 . It can prevent non-filling or the generation of air bubbles.
  • the vent hole 106 is formed on the other side opposite to one side of the housing 100 on which the injection hole 105 is formed.
  • the vent hole 106 is positioned in a diagonal direction from the injection hole 105 on the other side of the housing 100 to enable the discharge of the overfilled silicone liquid (S) and the discharge of air.
  • the vent hole 106 is located at the farthest from the injection hole 105 , so the silicone liquid S injected through the injection hole 105 .
  • the silicon liquid S that is fully filled and overfilled in the space between the upper ceramic substrate 300 and the lower ceramic substrate 200 may be discharged through the vent hole 106 .
  • the vent hole 106 prevents non-filling of the silicon liquid S or the generation of air bubbles between the upper ceramic substrate 300 and the lower ceramic substrate 200 .
  • the injection hole 105 preferably has a shape in which the inlet is wider than the outlet and the inner diameter gradually decreases toward the outlet for smooth injection of the silicone liquid (S).
  • the vent hole 106 is formed to have a relatively small diameter compared to the injection hole 105 to allow the overfilled silicone liquid S or air to escape.
  • the injection hole 105 is formed on one side of the housing 100 corresponding to the space between the upper ceramic substrate 300 and the lower ceramic substrate 200, so that when the silicone liquid S is injected, To solve the problem of overloading liquidity.
  • the injection hole 105 into which the silicone liquid (S) is injected and the vent hole 106 through which the overfilled silicone liquid (S) and air escape are separated, and the overfilling is forced to improve fluidity to improve the silicone liquid (S). Prevents overfilling of liquid or entrapment of air bubbles.
  • the bonding layer 550 is bonded between the lower surface of the housing 100 and the upper surface of the heat sink 500 , the silicone liquid S injected through the injection hole 105 of the housing 100 is The space between the lower ceramic substrate 200 and the upper ceramic substrate 300 may be filled.
  • the silicon liquid (S) can be smoothly injected into the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 through the cutting part 310 formed in the upper ceramic substrate 300 .
  • the silicon liquid (S) is inserted into the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 through the injection hole 105 and the vent hole 106 formed in the housing 100 . ) can be uniformly filled without bubbles.
  • FIG. 16 is a perspective view illustrating a state in which a vent hole is formed in an upper ceramic substrate according to another embodiment of the present invention
  • FIG. 17 is a cross-sectional view taken along line B-B of FIG. 16 .
  • the lower ceramic substrate and the upper ceramic substrate are exaggerated differently from reality, and only the main parts necessary for explanation are indicated.
  • an injection hole 310 and a vent hole 350 are formed through the upper ceramic substrate 300 .
  • the injection hole 310 is formed in one corner of the upper ceramic substrate 300 .
  • the injection hole 310 may be a cutting part (reference numeral 310 in FIG. 10 ) formed in a region corresponding to the NTC temperature sensor 210 mounted on the lower ceramic substrate 200 .
  • the injection hole 310 may be formed in a separate area other than the area corresponding to the NTC temperature sensor 210 .
  • the injection hole 310 is formed to have a width greater than the width of the cross-section of the NTC temperature sensor 210 to facilitate injection of the silicone liquid S through the injection hole 310 .
  • the vent hole 350 is spaced apart from the injection hole 310 .
  • a plurality of vent holes 350 are formed for the smooth discharge of air bubbles.
  • the plurality of vent holes 350 may be uniformly located on the entire surface of the upper ceramic substrate 300 to facilitate the discharge of air bubbles.
  • the plurality of vent holes 350 are formed in the upper ceramic substrate 300 so as to correspond to the main portion in which bubbles are generated when the silicon liquid S is filled in the space between the upper ceramic substrate 300 and the lower ceramic substrate 200 . ) can be located in a certain area. If the vent hole 350 is formed to correspond to a major portion in which bubbles are generated, it is possible to improve bubble discharge. Bubble discharge through the vent hole 350 improves the fluidity when the silicone liquid (S) is filled to prevent non-filling or bubble entrapment of the silicone liquid (S).
  • the vent hole 350 has a smaller size than that of the injection hole 310 . This may be to enable only the discharge of air bubbles through the vent hole 350 .
  • the size of the vent hole 350 is preferably a size that allows air to be discharged.
  • the vent hole 350 is a fine hole so that only the bubble discharge of the silicone liquid (S) is possible.
  • the vent hole 350 may be formed in a circular or oval shape.
  • Another embodiment of the present invention described above uses the cutting part (reference numeral 310 in FIG. 10 ) formed in the upper ceramic substrate 300 as the injection hole 310 to provide the lower ceramic substrate 200 and the upper ceramic substrate 300 . ) can be smoothly injected into the space between the silicone liquid (S).
  • the silicon liquid (S) is injected into the space between the lower ceramic substrate 200 and the upper ceramic substrate 300. It can be filled uniformly without generating bubbles.
  • the filling of the silicon liquid (S) in the space between the lower ceramic substrate 200 and the upper ceramic substrate 300 has been described as an example, but epoxy may be filled instead of the silicone liquid (S). Silicone liquid and epoxy are semi-solid insulating materials.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 파워모듈에 관한 것으로, 하부 세라믹기판(200)과 하부 세라믹기판(200)의 상부에 간격을 두고 배치되며 하면에 반도체 칩이 실장되는 상부 세라믹기판(300)과 하부 세라믹기판(200)의 상면에 장착된 온도센서(210)와 상부 세라믹기판(300)에 형성되며 온도센서(210)가 관통하여 배치되는 커팅부(310)를 포함한다. 본 발명은 상부 세라믹기판에 온도센서가 관통하여 배치되는 커팅부가 형성되므로 온도센서의 두께보다 짧은 상부 세라믹기판과 하부 세라믹기판 사이의 간격 문제를 해결할 수 있고 주입홀과 벤트홀을 통해 기판과 기판 사이의 공간에 실리콘액을 기포 발생없이 균일하게 충진할 수 있는 이점이 있다.

Description

파워모듈
본 발명은 파워모듈에 관한 것으로, 더욱 상세하게는 고출력 전력 반도체 칩을 적용하여 성능을 개선한 파워모듈 및 그 제조방법에 관한 것이다.
파워모듈은 하이브리드 자동차, 전기차 등의 모터 구동을 위해 고전압 전류를 공급하기 위해 사용된다.
파워모듈 중 양면 냉각 파워모듈은 반도체 칩의 상, 하부에 각각 기판을 설치하고 그 기판의 외측면에 각각 방열판을 구비한다. 양면 냉각 파워모듈은 단면에 방열판을 구비하는 단면 냉각 파워모듈에 비해 냉각 성능이 우수하여 점차 그 사용이 증가하는 추세이다.
전기차 등에 사용되는 양면 냉각 파워모듈은 두 기판의 사이에 탄화규소(SiC), 질화갈륨(GaN) 등의 전력 반도체 칩이 실장되므로 고전압으로 인해 높은 발열과 주행 중 진동이 발생하기 때문에 이를 해결하기 위해 고강도와 고방열 특성을 동시에 만족시키는 것이 중요하다.
본 발명의 목적은 고강도와 고방열 특성을 가지고, 접합 특성이 우수하며, 전류 경로를 최소화하여 부피를 줄일 수 있으며 효율 및 성능을 향상시킬 수 있는 파워모듈을 제공하는 것이다.
또한, 본 발명의 목적은 NTC 온도센서의 두께보다 짧은 상부 세라믹기판과 하부 세라믹기판 사이의 간격 문제를 해결하여 NTC 온도센서의 조립을 용이하게 한 파워모듈을 제공하는 것이다.
또한, 본 발명의 목적은 실리콘액을 주입하는 공간을 확보하여 실리콘액이 원활하게 충진될 수 있도록 한 파워모듈을 제공하는 것이다.
또한, 본 발명의 목적은 간격이 좁은 두 기판 사이 공간에 실리콘액 또는 에폭시를 충진시 기포 발생없이 균일하게 충진할 수 있는 구조의 파워모듈을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 파워모듈은 하부 세라믹기판과, 하부 세라믹기판의 상부에 간격을 두고 배치되며 하면에 반도체 칩이 실장되는 상부 세라믹기판과, 상부 세라믹기판에 형성되며 하부 세라믹기판과 상부 세라믹기판의 사이의 공간을 외부로 노출시키는 커팅부를 포함한다.
하부 세라믹기판의 상면에 장착된 온도센서를 포함하고, 커팅부는 온도센서와 대응되는 위치에 형성되며 온도센서가 관통하여 배치될 수 있다. 온도센서는 NTC 온도센서이다.
커팅부는 온도센서의 단면 면적보다 상대적으로 큰 면적으로 형성될 수 있다.
온도센서의 두께는 하부 세라믹기판과 상부 세라믹기판 사이의 간격에 비해 두껍다.
반도체 칩의 두께에 비해 온도센서의 두께가 더 두껍다.
커팅부는 상부 세라믹기판의 일부가 잘린 형상으로 형성될 수 있다.
커팅부는 상부 세라믹기판의 일측 모서리에 형성될 수 있다.
커팅부는 하부 세라믹기판과 상부 세라믹기판의 사이에 반고체상의 절연물질을 주입하기 위한 주입구로 사용될 수 있다.
하부 세라믹기판과 상부 세라믹기판을 일체화하여 패키지화하는 하우징을 포함하고, 하우징의 일측면에 주입홀이 형성되고 반대되는 타측면에 벤트홀이 형성될 수 있다.
주입홀은 입구가 출구에 비해 넓고 출구로 갈수록 내경이 점차적으로 작아지는 형상일 수 있다.
벤트홀은 주입홀에 비해 상대적으로 작은 직경으로 형성될 수 있다.
파워모듈은 하부 세라믹기판과, 하부 세라믹기판의 상부에 간격을 두고 배치되며 하면에 반도체 칩이 실장되는 상부 세라믹기판과, 하부 세라믹기판과 상부 세라믹기판의 사이 공간부에 배치되는 반고체상의 절연물질과, 상부 세라믹기판에 관통 형성되어 반고체상의 절연물질이 주입되는 주입홀과, 주입홀과 이격되도록 상부 세라믹기판에 관통 형성되는 벤트홀을 포함한다.
주입홀은 상부 세라믹기판의 일측 모서리에 형성될 수 있다.
주입홀은 하부 세라믹기판에 장착되는 온도센서와 대응되는 영역에 형성되는 커팅부일 수 있다.
주입홀은 온도센서의 단면의 폭보다 더 큰 폭으로 형성될 수 있다.
벤트홀은 복수 개가 형성될 수 있다.
복수 개의 벤트홀은 상부 세라믹기판의 전체면에 균일하게 위치할 수 있다.
복수 개의 벤트홀은 상부 세라믹기판과 상기 하부 세라믹기판의 사이의 공간에 반고체상의 절연물질의 충진시 기포가 발생하는 주요 부분에 대응하도록, 상부 세라믹기판의 일정 구역에 위치할 수 있다.
반고체상의 절연물질은 실리콘액 또는 에폭시일 수 있다.
벤트홀은 주입홀의 크기에 비해 더 작은 크기일 수 있다.
벤트홀의 크기는 공기의 배출을 허용하는 크기일 수 있다.
본 발명은 고강도와 고방열 특성을 가지고, 접합 특성이 우수하며, 전류 경로를 최소화하여 부피를 줄일 수 있으며 고속 스위칭에 최적화되어 효율 및 성능을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 반도체 칩을 상부 세라믹기판에 플립칩 형태로 고정하여 반도체 칩과 drive IC 단자 간을 최대한 짧게 설계함으로써 반도체 칩의 성능을 최대한 발휘할 수 있도록 하는 효과가 있다.
또한, 본 발명은 반도체 칩이 상부 세라믹기판에 플립칩 형태로 고정됨에 따라 짧아진 상부 세라믹기판과 하부 세라믹기판의 간격으로 인한 NTC 온도센서와 상부 세라믹기판의 간섭은 상부 세라믹기판에 커팅부를 형성하여 해결하므로 온도센서의 조립이 용이하고 NTC 온도센서의 두께에 따른 조립 제약을 해결할 수 있는 효과가 있다.
또한, 본 발명은 상부 세라믹기판에 형성한 커팅부를 통해 하부 세라믹기판과 상부 세라믹기판의 사이 공간에 실리콘액을 원활하고 균일하게 충진할 수 있는 효과가 있다.
또한, 본 발명은 하우징의 일측면과 타측면에 각각 주입홀과 벤트홀을 형성하여 하부 세라믹기판과 상부 세라믹기판의 사이 공간에 실리콘액을 기포 발생없이 균일하게 충진할 수 있는 효과가 있다.
또한, 본 발명은 상부 세라믹기판에 벤트홀을 형성하므로 기포 배출을 개선하여 실리콘액 또는 에폭시의 유동성을 개선하고 실리콘액 또는 에폭시의 미충전 또는 기포 갇힘을 방지할 수 있는 효과가 있다.
또한, 본 발명은 하우징에 실리콘액의 주입홀과 벤트홀을 구분하여 형성하므로 실리콘액의 과충진을 강제로 발생시켜 실리콘액의 유동성을 개선하고 실리콘액의 미충전 또는 기포 갇힘을 방지할 수 있는 효과가 있다.
이로 인해, 본 발명은 하부 세라믹기판과 상부 세라믹기판의 사이 공간에 실리콘액 또는 에폭시를 기포 발생없이 균일하게 충진할 수 있고, 이로 인해 전기적 연결을 한 후 반도체 칩을 보호할 수 있고 진동을 완화할 수 있으며 전극 패턴 간의 절연을 유지할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 의한 파워모듈의 사시도이다.
도 2는 본 발명의 실시예에 의한 파워모듈의 분해 사시도이다.
도 3은 본 발명의 실시예에 의한 파워모듈의 측단면도이다.
도 4는 본 발명의 실시예에 의한 하우징을 보인 사시도이다.
도 5는 본 발명의 실시예에 의한 하부 세라믹기판을 보인 사시도이다.
도 6은 본 발명의 실시예에 의한 하부 세라믹기판의 상면과 하면을 보인 도면이다.
도 7은 본 발명의 실시예에 의한 상부 세라믹기판을 보인 사시도이다.
도 8은 본 발명의 실시예에 의한 상부 세라믹기판의 상면과 하면을 보인 도면이다.
도 9는 본 발명의 실시예에 의한 PCB 기판의 평면도이다.
도 10는 본 발명의 실시예에 의한 상부 세라믹기판에 연결핀이 결합된 상태를 보인 사시도이다.
도 11은 도 10의 A-A 단면도이다.
도 12는 본 발명의 실시예에 의한 NTC 온도센서 적용시 상부 세라믹기판에 커팅부를 형성한 이유를 설명하기 위한 구성도이다.
도 13은 본 발명의 다른 실시예로 하우징에 주입홀과 벤트홀을 형성한 예를 보인 구성도이다.
도 14는 본 발명의 다른 실시예로 하우징에 주입홀이 형성된 상태를 보인 사시도이다.
도 15은 도 14의 B-B 단면도이다.
도 16은 본 발명의 또 다른 실시예로 상부 세라믹기판에 벤트홀이 형성된 상태를 보인 사시도이다.
도 17은 도 16의 B-B 단면도이다.
* 부호의 설명 *
10: 파워모듈 100: 하우징
101: 안내리브 102: 걸림턱
103: 체결공 104: 지지공
105: 주입홀 106: 벤트홀
200: 하부 세라믹기판 201: 세라믹기재
202,203: 금속층 210: NTC 온도센서
220: 절연 스페이서 230: 인터커넥션 스페이서
300: 상부 세라믹기판 301: 세라믹기재
302,302: 금속층 310: 커팅부(주입홀)
320: 쓰루홀 330: 비아홀
350: 벤트홀 400: PCB 기판
401,402: 안내홈 410: 캐패시터
420: 쓰루홀 500: 방열판
550: 접합층 610: 제1 단자
620: 제2 단자 630: 지지볼트
700: 버스바 G: 반도체 칩(GaN 칩)
800: 연결핀 S: 실리콘액(반고체상의 절연물질)
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예에 의한 파워모듈의 사시도이고, 도 2는 본 발명의 실시예에 의한 파워모듈의 분해 사시도이다.
도 1 및 도 2에 도시된 바에 의하면, 본 발명의 실시예에 따른 파워모듈(10)은 하우징(100)에 파워모듈을 이루는 각종 구성품을 수용하여 형성한 패키지 형태의 전자부품이다. 파워모듈(10)은 하우징(100) 안에 기판 및 소자를 배치하여 보호하는 형태로 형성된다.
파워모듈(10)은 다수의 기판 및 다수의 반도체 칩을 포함할 수 있다. 실시예에 따른 파워모듈(10)은 하우징(100), 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400) 및 방열판(500)을 포함한다.
하우징(100)은 중앙에 상하로 개구되는 빈 공간이 형성되며 양측에 제1 단자(610)와 제2 단자(620)가 위치된다. 하우징(100)은 중앙의 빈 공간에 방열판(500), 하부 세라믹기판(200), 상부 세라믹기판(300) 및 PCB 기판(400)이 상하 일정 간격을 두고 순차적으로 적층되며, 양측의 제1 단자(610)와 제2 단자(620)에 외부 단자를 연결하기 위한 지지볼트(630)가 체결된다. 제1 단자(610)와 제2 단자(620)는 전원의 입출력단으로 사용된다.
도 2에 도시된 바에 의하면, 파워모듈(10)은 하우징(100)의 중앙의 빈 공간에 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)이 순차적으로 수용된다. 구체적으로, 하우징(100)의 하면에 방열판(500)이 배치되고, 방열판(500)의 상면에 하부 세라믹기판(200)이 부착되고, 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)이 일정 간격을 두고 배치되며, 상부 세라믹기판(300)의 상부에 PCB 기판(400)이 일정 간격을 두고 배치된다.
하우징(100)에 PCB 기판(400)이 배치된 상태는 PCB 기판(400)의 가장자리에 요입되게 형성된 안내홈(401,402)과 안내홈(401,402)에 대응되게 하우징(100)에 형성된 안내리브(101) 및 걸림턱(102)에 의해 고정될 수 있다. 실시예에 따른 PCB 기판(400)은 가장자리를 둘러 다수 개의 안내홈(401,402)이 형성되고, 이들 중 일부의 안내홈(401)은 하우징(100)의 내측면에 형성된 안내리브(101)가 안내되고 이들 중 나머지 일부의 안내홈(402)은 하우징(100)의 내측면에 형성된 걸림턱(102)이 통과되어 걸어진다.
또는, 하우징(100)의 중앙의 빈 공간에 방열판(500), 하부 세라믹기판(200), 상부 세라믹기판(300)이 수용되고, 그 상면에 PCB 기판(400)이 배치된 상태는 체결볼트(미도시)로 고정될 수도 있다. 그러나, 하우징(100)에 PCB 기판(400)을 안내홈과 걸림턱 구조로 고정하는 것이 체결볼트로 고정하는 경우 대비 조립 시간을 줄이고 조립 공정이 간편하다.
하우징(100)은 네 모서리에 체결공(103)이 형성된다. 체결공(103)은 방열판(500)에 형성된 연통공(501)과 연통된다. 체결공(103)과 연통공(501)을 관통하여 고정볼트(150)가 체결되고, 체결공(103)과 연통공(501)을 관통한 고정볼트(150)의 단부는 방열판(500)의 하면에 배치될 고정지그의 고정공에 체결될 수 있다.
제1 단자(610)와 제2 단자(620)에 버스바(700)가 연결된다. 버스바(700)는 제1 단자(610)와 제2 단자(620)를 상부 세라믹기판(300)과 연결한다. 버스바(700)는 3개가 구비된다. 버스바(700) 중 하나는 제1 단자(610) 중 +단자를 상부 세라믹기판(300)의 제1 전극 패턴(a)과 연결하고, 다른 하나는 제1 단자(610) 중 -단자를 제3 전극 패턴(c)과 연결하며, 나머지 하나는 제2 단자(620)를 제2 전극 패턴(b)과 연결한다. 제1 전극 패턴(a), 제2 전극 패턴(b) 및 제3 전극 패턴(c)은 후술할 도 7을 참조한다.
도 3은 본 발명의 실시예에 의한 파워모듈의 측단면도이다.
도 3에 도시된 바에 의하면, 파워모듈(10)은 하부 세라믹기판(200)과 상부 세라믹기판(300)의 복층 구조이며, 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 반도체 칩(G)이 위치된다. 반도체 칩(G)은 GaN(Gallium Nitride) 칩, MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor), JFET(Junction Field Effect Transistor), HEMT(High Electric Mobility Transistor) 중 어느 하나일 수 있으나, 바람직하게는 반도체 칩(G)은 GaN 칩을 사용한다. GaN(Gallium Nitride) 칩(G)은 대전력(300A) 스위치 및 고속(~1MHz) 스위치로 기능하는 반도체 칩이다. GaN 칩은 기존의 실리콘 기반 반도체 칩보다 열에 강하면서 칩의 크기도 줄일 수 있는 장점이 있다.
또한 GaN 칩은 높은 전자이동도, 높은 전자밀도 특성으로 고속 스위치가 가능하고 소형화가 가능해 고성능 및 고효율화에 최적화된 전력 반도체 칩이다. 또한 GaN 칩은 고온에서도 안정적으로 동작하며 고출력 특성을 가져 고효율화가 가능하다.
하부 세라믹기판(200)과 상부 세라믹기판(300)은 반도체 칩(G)으로부터 발생하는 열의 방열 효율을 높일 수 있도록, 세라믹기재와 세라믹기재의 적어도 일면에 브레이징 접합된 금속층을 포함하는 세라믹기판으로 형성된다.
세라믹기재는 알루미나(Al2O3), AlN, SiN, Si3N4 중 어느 하나인 것을 일 예로 할 수 있다. 금속층은 세라믹기재 상에 브레이징 접합된 금속박으로 반도체 칩(G)을 실장하는 전극 패턴 및 구동소자를 실장하는 전극 패턴으로 각각 형성된다. 예컨데, 금속층은 반도체 칩 또는 주변 부품이 실장될 영역에 전극 패턴으로 형성된다. 금속박은 알루미늄박 또는 동박인 것을 일 예로 한다. 금속박은 세라믹기재 상에 780℃~1100℃로 소성되어 세라믹기재와 브레이징 접합된 것을 일 예로 한다. 이러한 세라믹기판을 AMB 기판이라 한다. 실시예는 AMB 기판을 예로 들어 설명하나 DBC 기판, TPC 기판, DBA 기판을 적용할 수도 있다. 그러나 내구성 및 방열 효율면에서 AMB 기판이 가장 적합하다. 상기한 이유로, 하부 세라믹기판(200)과 상부 세라믹기판(300)은 AMB 기판임을 일 예로 한다.
PCB 기판(400)은 상부 세라믹기판(300)의 상부에 배치된다. 즉, 파워모듈(10)은 하부 세라믹기판(200)과 상부 세라믹기판(300)과 PCB 기판(400)의 3층 구조로 구성된다. 고전력용 제어를 위한 반도체 칩(G)을 상부 세라믹기판(200)과 하부 세라믹기판(300)의 사이에 배치하여 방열 효율을 높이고, 저전력용 제어를 위한 PCB 기판(400)을 최상부에 배치하여 반도체 칩(G)에서 발생하는 열로 인한 PCB 기판(400)의 손상을 방지한다. 하부 세라믹기판(200), 상부 세라믹기판(300), PCB 기판(400)은 핀으로 연결 또는 고정될 수 있다.
방열판(500)은 하부 세라믹기판(200)의 하부에 배치된다. 방열판(500)은 반도체 칩(G)에서 발생하는 열의 방열을 위한 것이다. 방열판(500)은 소정의 두께를 가지는 사각 플레이트 형상으로 형성된다. 방열판(500)은 하우징(100)과 대응되는 면적으로 형성되며 방열 효율을 높이기 위해 구리 또는 알루미늄 재질로 형성될 수 있다.
이하에서는 본 발명의 파워모듈의 각 구성별 특징을 더욱 상세하게 설명하기로 한다. 파워모듈의 각 구성별 특징을 설명하는 도면에서는 각 구성별 특징을 강조하기 위해 도면을 확대하거나 과장하여 표현한 부분이 있으므로 도 1에 도시된 기본 도면과 일부 일치하지 않는 부분이 있을 수 있다.
도 4는 본 발명의 실시예에 의한 하우징을 보인 사시도이다.
도 4에 도시된 바에 의하면, 하우징(100)은 중앙에 빈 공간이 형성되며, 양단에 제1 단자(610)와 제2 단자(620)가 위치된다. 하우징(100)은 양단에 제1 단자(610)와 제2 단자(620)가 일체로 고정되게 인서트 사출 방식으로 형성될 수 있다.
기존의 파워모듈은 이격된 회로를 연결하기 위해 하우징에 연결핀을 인서트 사출하여 적용하고 있으나, 본 실시예는 하우징(100)의 제조시 연결핀을 제외하여 제조한 형상을 갖는다. 이는 하우징(100)의 내부에 연결핀이 위치하지 않음으로써 형상을 단순화하여 파워모듈의 비틀림 모멘트에 유연성을 향상시킨다.
하우징(100)은 네 모서리에 체결공(103)이 형성된다. 체결공(103)은 방열판(500)에 형성된 연통공(501)과 연통된다. 제1 단자(610)와 제2 단자(620)에는 지지공(104)이 형성된다. 지지공(104)에는 제1 단자(610) 및 제2 단자(620)를 모터 등의 외부 단자와 연결하기 위한 지지볼트(630)가 체결된다(도 10 참조).
하우징(100)은 단열 재질로 형성된다. 하우징(100)은 반도체 칩(G)에서 발생한 열이 하우징(100)을 통해 상부의 PCB 기판(400)에 전달되지 않도록 단열 재질로 형성될 수 있다.
또는 하우징(100)은 방열 플라스틱 재질을 적용할 수 있다. 하우징(100)은 반도체 칩(G)에서 발생한 열이 하우징(100)을 통해 외부로 방열될 수 있도록 방열 플라스틱 재질을 적용할 수 있다. 일 예로, 하우징(100)은 엔지니어링 플라스틱으로 형성될 수 있다. 엔지니어링 플라스틱은 높은 내열성과 뛰어난 강도, 내약품성, 내마모성을 가지며 150℃ 이상에서 장시간 사용 가능하다. 엔지니어링 플라스틱은 폴리아미드, 폴리카보네이트, 폴리에스테르, 변성 폴리페닐렌옥사이드 중 하나의 재료로 된 것일 수 있다.
반도체 칩(G)은 스위치로서 반복 동작을 하는데 그로 인해 하우징(100)은 고온과 온도변화에 스트레스를 받게 되나, 엔지니어링 플라스틱은 고온 안정성이 우수하므로 일반 플라스틱에 비해 고온과 온도변화에 상대적으로 안정적이고 방열 특성도 우수하다.
실시예는 엔지니어링 플라스틱 소재에 알루미늄 또는 구리로 된 단자를 인서트사출 적용하여 하우징(100)을 제조한 것일 수 있다. 엔지니어링 플라스틱 소재로 된 하우징(100)은 열을 전파시켜 외부로 방열시킨다. 하우징(100)은 수지에 고열 전도율 필러를 충전함으로써 일반 엔지니어링 플라스틱 소재보다 열전도성을 더 높일 수 있고 알루미늄에 비해 경량인 고방열 엔지니어링 플라스틱으로 될 수 있다.
또는, 하우징(100)은 엔지니어링 플라스틱 또는 고강도 플라스틱 소재의 내외부에 그래핀 방열코팅재를 도포하여 방열 특성을 가지도록 한 것일 수 있다.
도 5는 본 발명의 실시예에 의한 하부 세라믹기판을 보인 사시도이다.
도 3 및 도 5에 도시된 바에 의하면, 하부 세라믹기판(200)은 방열판(500)의 상면에 부착된다. 구체적으로, 하부 세라믹기판(200)은 반도체 칩(G)과 방열판(500)의 사이에 배치된다. 하부 세라믹기판(200)은 반도체 칩(G)에서 발생하는 열을 방열판(500)으로 전달하고, 반도체 칩(G)과 방열판(500)의 사이를 절연하여 쇼트를 방지하는 역할을 한다.
하부 세라믹기판(200)은 방열판(500)의 상면에 솔더링 접합될 수 있다. 방열판(500)은 하우징(100)과 대응되는 면적으로 형성되며 방열 효율을 높이기 위해 구리 재질로 형성될 수 있다. 솔더링 접합을 위한 솔더는 SnAg, SnAgCu 등이 사용될 수 있다.
도 6은 본 발명의 실시예에 의한 하부 세라믹기판의 상면과 하면을 보인 도면이다.
도 5 및 도 6에 도시된 바에 의하면, 하부 세라믹기판(200)은 세라믹기재(201)와 세라믹기재(201)의 상하면에 브레이징 접합된 금속층(202,203)을 포함한다. 하부 세라믹기판(200)은 세라믹기재(201)의 두께가 0.68t이고, 세라믹기재(201)의 상면과 하면에 형성한 금속층(202,203)의 두께가 0.8t인 것을 일 예로 할 수 있다.
하부 세라믹기판(200)의 상면(200a)의 금속층(202)은 구동소자를 실장하는 전극 패턴일 수 있다. 하부 세라믹기판(200)에 실장되는 구동소자는 NTC 온도센서(210)일 수 있다. NTC 온도센서(210)는 하부 세라믹기판(200)의 상면에 실장된다. NTC 온도센서(210)는 반도체 칩(G)의 발열로 인한 파워모듈 내의 온도 정보를 제공하기 위한 것이다. 하부 세라믹기판(200)의 하면(200b)의 금속층(203)은 방열판(500)에 열전달을 용이하게 하기 위해 하부 세라믹기판(200)의 하면 전체에 형성될 수 있다.
하부 세라믹기판(200)에 절연 스페이서(220)가 접합된다. 절연 스페이서(220)는 하부 세라믹기판(200)의 상면에 접합되며 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정한다.
절연 스페이서(220)는 하부 세라믹기판(200)과 상부 세라믹기판(300)의 이격 거리를 규정하여 상부 세라믹기판(300)의 하면에 실장된 반도체 칩(G)에서 발생하는 열의 방열 효율을 높이고, 반도체 칩(G) 간의 간섭을 방지하여 쇼트와 같은 전기적 충격을 방지한다.
절연 스페이서(220)는 하부 세라믹기판(200)의 상면 가장자리를 둘러 소정 간격을 두고 다수 개가 접합된다. 절연 스페이서(220) 간의 간격은 방열 효율을 높이는 공간으로 활용된다. 도면상 절연 스페이서(220)는 하부 세라믹기판(200)을 기준으로 할 때 가장자리를 둘러 배치되며, 일 예로 8개가 일정 간격을 두고 배치된다.
절연 스페이서(220)는 하부 세라믹기판(200)에 일체로 접합된다. 절연 스페이서(220)는 하부 세라믹기판(200)의 상부에 상부 세라믹기판(300)을 배치할 때 얼라인을 확인하는 용도로 적용될 수도 있다. 하부 세라믹기판(200)에 절연 스페이서(220)가 접합된 상태에서 그 상부에 반도체 칩(G)이 실장된 상부 세라믹기판(300)을 배치할 때, 절연 스페이서(220)가 상부 세라믹기판(300)의 얼라인을 확인하는 용도로 적용될 수 있다. 또한, 절연 스페이서(220)는 하부 세라믹기판(200)과 상부 세라믹기판(300)을 지지하여 하부 세라믹기판(200)과 상부 세라믹기판(300)의 휨을 방지하는데 기여한다.
절연 스페이서(220)는 하부 세라믹기판(200)에 실장된 칩과 상부 세라믹기판(300)에 실장된 칩 및 부품 간의 절연을 위해 세라믹 소재로 형성될 수 있다. 일 예로, 절연 스페이서는 Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 합금으로 형성될 수 있다. Al2O3, ZTA, Si3N4, AlN는 기계적 강도, 내열성이 우수한 절연성 재료이다.
절연 스페이서(220)는 하부 세라믹기판(200)에 브레이징 접합된다. 절연 스페이서(220)를 하부 세라믹기판(200)에 솔더링 접합하면 솔더링 또는 가압 소성시 열적 기계적 충격으로 인해 기판이 파손될 수 있으므로 브레이징 접합한다. 브레이징 접합은 AgCu층과 Ti층을 포함한 브레이징 접합층을 이용할 수 있다. 브레이징을 위한 열처리는 780℃~900℃에서 수행할 수 있다. 브레이징 후, 절연 스페이서(220)는 하부 세라믹기판(200)의 금속층(202)과 일체로 형성된다. 브레이징 접합층의 두께는 0.005mm~0.08mm로 절연 스페이서의 높이에 영향을 미치치 않을 만큼 얇고 접합 강도는 높다.
하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 인터커넥션 스페이서(230)가 설치된다. 인터커넥션 스페이서(230)는 상하 복층 구조의 기판에서 연결핀을 대신하여 전극 패턴 간 전기적 연결을 수행할 수 있다. 인터커넥션 스페이서(230)는 전기적 로스(loss) 및 쇼트(shot)를 방지하면서 기판 간을 직접 연결하고 접합 강도를 높이며 전기적 특성도 개선할 수 있다. 인터커넥션 스페이서(230)는 일단이 브레이징 접합 방식으로 하부 세라믹기판(200)의 전극 패턴에 접합될 수 있다. 또한, 인터커넥션 스페이서(230)는 반대되는 타단이 브레이징 접합 방식 또는 솔더링 접합 방식으로 상부 세라믹기판(300)의 전극 패턴에 접합될 수 있다. 인터커넥션 스페이서(230)는 Cu 또는 Cu+CuMo 합금일 수 있다.
도 7은 본 발명의 실시예에 의한 상부 세라믹기판을 보인 사시도이고, 도 8은 본 발명의 실시예에 의한 상부 세라믹기판의 상면과 하면을 보인 도면이다.
도 7 및 도 8에 도시된 바에 의하면, 상부 세라믹기판(300)은 하부 세라믹기판(200)의 상부에 배치된다.
상부 세라믹기판(300)은 적층 구조의 중간 기판이다. 상부 세라믹기판(300)은 하면에 반도체 칩(G)을 실장하고, 고속 스위칭을 위한 하이 사이드(High Side) 회로와 로우 사이드(Low Side) 회로를 구성한다.
상부 세라믹기판(300)은 세라믹기재(301)와 세라믹기재(301)의 상하면에 브레이징 접합된 금속층(302,303)을 포함한다. 상부 세라믹기판(300)은 세라믹기재의 두께가 0.38t이고 세라믹기재의 상면(300a)과 하면(300b)에 전극 패턴의 두께가 0.3t인 것을 일 예로 한다. 세라믹기판은 상면과 하면의 패턴 두께가 동일해야 브레이징시 틀어지지 않는다.
상부 세라믹기판(300)의 상면의 금속층(302)이 형성하는 전극 패턴은 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)으로 구분된다. 상부 세라믹기판(300)의 하면의 금속층(303)이 형성하는 전극 패턴은 상부 세라믹기판(300)의 상면의 금속층(302)이 형성하는 전극 패턴과 대응된다. 상부 세라믹기판(300)의 상면의 전극 패턴을 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)으로 구분한 것은 고속 스위칭을 위해 하이 사이드(High Side) 회로와 로우 사이드(Low Side) 회로로 분리하기 위함이다.
반도체 칩(G)은 상부 세라믹기판(300)의 하면(300b)에 솔더(Solder), 은 페이스트(Ag Paste) 등의 접착층에 의해 플립칩(flip chip) 형태로 구비된다. 반도체 칩(G)이 상부 세라믹기판(300)의 하면에 플립칩 형태로 구비됨에 따라 와이어 본딩이 생략되어 인덕턴스 값을 최대한 낮출 수가 있게 되어, 이에 의해 방열 성능 또한 개선시킬 수 있다.
도 8에 도시된 바와 같이, 반도체 칩(G)은 고속 스위칭을 위해 2개씩 병렬로 연결될 수 있다. 반도체 칩(G)은 2개가 상부 세라믹기판(300)의 전극 패턴 중 제1 전극 패턴(a)과 제2 전극 패턴(b)을 연결하는 위치에 배치되고, 나머지 2개가 제2 전극 패턴(b)과 제3 전극 패턴(c)을 연결하는 위치에 병렬로 배치된다. 일 예로 반도체 칩(G) 하나의 용량은 150A이다. 따라서 반도체 칩(G) 2개를 병렬 연결하여 용량이 300A가 되도록 한다. 반도체 칩(G)은 GaN 칩이다.
반도체 칩(G)을 사용하는 파워모듈의 목적은 고속 스위칭에 있다. 고속 스위칭을 위해서는 Gate drive IC 단자에서 반도체 칩(G)의 Gate 단자 간이 매우 짧은 거리로 연결되는 것이 중요하다. 따라서 반도체 칩(G) 간을 병렬로 연결하여 Gate drive IC와 Gate 단자 간 연결 거리를 최소화한다. 또한, 반도체 칩(G)이 고속으로 스위칭하기 위해서는 반도체 칩(G)의 Gate 단자와 Source 단자가 동일한 간격을 유지하는 것이 중요하다. 이를 위해 반도체 칩(G)과 반도체 칩(G)의 사이의 중심에 연결핀이 연결되도록 Gate 단자와 Source 단자를 배치할 수 있다. Gate 단자와 Source 단자가 동일한 간격을 유지하지 않거나 패턴의 길이가 달라지면 문제가 발생한다.
Gate 단자는 낮은 전압을 이용하여 반도체 칩(G)을 온오프(on/off)시키는 단자이다. Gate 단자는 연결핀을 통해 PCB 기판(400)과 연결될 수 있다. Source 단자는 고전류가 들어오고 나가는 단자이다. 반도체 칩(G)은 Drain 단자를 포함하며, Source 단자와 Drain 단자는 N형과 P형으로 구분되어 전류의 방향을 바꿀 수 있다. Source 단자와 Drain 단자는 반도체 칩(G)을 실장하는 전극 패턴인 제1 전극 패턴(a), 제2 전극 패턴(b), 제3 전극 패턴(c)을 통해 전류의 입출력을 담당한다. Source 단자와 Drain 단자는 전원의 입출력을 담당하는 도 1의 제1 단자(610) 및 제2 단자(620)와 연결된다.
도 1 및 도 8을 참조하면, 도 1에 도시된 제1 단자(610)는 +단자와 -단자를 포함하며, 제1 단자(610)에서 +단자로 유입된 전원은 도 8에 도시된 상부 세라믹기판(300)의 제1 전극 패턴(a), 제1 전극 패턴(a)과 제2 전극 패턴(b)의 사이에 배치된 반도체 칩(G) 및 제2 전극 패턴(b)을 통해 제2 단자(620)로 출력된다. 그리고 도 1에 도시된 제2 단자(620)로 유입된 전원은 도 8에 도시된 제2 전극 패턴(b), 제2 전극 패턴(b)과 제3 전극 패턴(c)의 사이에 배치된 반도체 칩(G) 및 제3 전극 패턴(c)을 통해 제1 단자(610)의 -단자로 출력된다. 예컨데, 제1 단자(610)에서 유입되고 반도체 칩(G)을 통과하여 제2 단자(620)로 출력되는 전원을 하이 사이드(High Side), 제2 단자(620)에서 유입되고 반도체 칩(G)을 통과하여 제1 단자(610)로 출력되는 전원을 로우 사이드(Low Side)가 된다.
도 7에 도시된 바에 의하면, 상부 세라믹기판(300)은 NTC 온도센서(210)에 대응하는 부분에 커팅부(310)가 형성될 수 있다. 하부 세라믹기판(200)의 상면에 NTC 온도센서(210)가 장착된다. NTC 온도센서(210)는 반도체 칩(G)의 발열로 인한 파워모듈 내의 온도 정보를 제공하기 위한 것이다. 그런데 NTC 온도센서(210)의 두께가 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 간격에 비해 두꺼워 NTC 온도센서(210)와 상부 세라믹기판(300)의 간섭이 발생한다. 이를 해결하기 위해 NTC 온도센서(210)와 간섭되는 부분의 상부 세라믹기판(300)을 커팅하여 커팅부(310)를 형성한다.
커팅부(310)를 통해 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이 공간에 몰딩을 위한 실리콘액 또는 에폭시를 주입할 수 있다. 실리콘액 또는 에폭시는 반고체상의 절연물질이다. 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이를 절연하기 위해 실리콘액 또는 에폭시를 주입해야 한다. 상부 세라믹기판(300)과 하부 세라믹기판(200)에 실리콘액 또는 에폭시를 주입하기 위해 상부 세라믹기판(300)의 한쪽면을 커팅하여 커팅부(310)를 형성할 수 있으며, 커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에 형성하여 상부 세라믹기판(300)과 NTC 온도센서(210)의 간섭도 방지할 수 있다. 실리콘액 또는 에폭시는 반도체 칩(G)의 보호, 진동의 완화 및 절연의 목적으로 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 공간과 상부 세라믹기판(300)과 PCB 기판(400) 사이의 공간에 충진할 수 있다.
상부 세라믹기판(300)에 쓰루홀(Through Hole)(320)이 형성된다. 쓰루홀(320)은 상하 복층의 기판 구조에서 상부 세라믹기판(300)에 실장되는 반도체 칩(G)을 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하고, 하부 세라믹기판(200)에 실장된 NTC 온도센서(210)를 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하기 위한 것이다.
쓰루홀(320)은 반도체 칩이 설치되는 위치에 2개씩 8개가 형성되고, NTC 온도센서가 설치되는 위치에 2개가 설치되어 총 10개가 형성될 수 있다. 또한, 쓰루홀(320)은 상부 세라믹기판(300)에서 제1 전극 패턴(a)과 제3 전극 패턴(c)이 형성된 부분에 다수 개가 형성될 수 있다.
제1 전극 패턴(a)에 형성된 다수 개의 쓰루홀(320)은 상부 세라믹기판(300)의 상면의 제1 전극 패턴(a)으로 유입된 전류가 상부 세라믹기판(300)의 하면에 형성된 제1 전극 패턴(a)으로 이동하고 반도체 칩(G)으로 유입되도록 한다. 제3 전극 패턴(c)에 형성된 다수 개의 쓰루홀(320)은 반도체 칩(G)으로 유입된 전류가 상부 세라믹기판(300)의 하면의 제3 전극 패턴(c)을 통해 상부 세라믹기판(300)의 상면의 제3 전극 패턴(c)으로 이동하도록 한다.
쓰루홀(320)의 직경은 0.5mm~5.0mm일 수 있다. 쓰루홀(320)에는 연결핀이 설치되어 PCB 기판의 전극 패턴과 연결되고 이를 통해 PCB 기판(400)에 실장되는 구동소자와 연결될 수 있다. 상하 복층의 기판 구조에서 쓰루홀(320) 및 쓰루홀(320)에 설치되는 연결핀을 통한 전극 패턴 간 연결은 최단 거리 연결을 통해 다양한 출력 손실을 제거하여 파워모듈의 크기에 따른 제약을 개선하는데 기여할 수 있다.
상부 세라믹기판(300)의 전극 패턴에는 복수 개의 비아홀(330)이 형성될 수 있다. 비아홀(330)은 기판 면적 대비 최소 50% 이상 가공될 수 있다. 상술한 비아홀(330)의 면적은 기판 면적 대비 최소 50% 이상 적용되는 예로 들어 설명하였으나, 이에 한정되는 것은 아니며 50% 이하로 가공될 수도 있다.
일 예로 제1 전극 패턴(a)에는 152개의 비아홀이 형성되고 제2 전극 패턴(b)에는 207개의 비아홀이 형성되고 제3 전극 패턴(c)에는 154개의 비아홀이 형성될 수 있다. 각 전극 패턴에 형성되는 복수 개의 비아홀(330)은 대전류 통전 및 대전류 분산을 위한 것이다. 하나의 슬롯 형태로 상부 세라믹기판(300)의 상면의 전극 패턴과 하면의 전극 패턴을 도통시키면 한쪽으로만 고전류가 흘러 쇼트, 과열 등의 문제가 발생할 수 있다.
비아홀(330)에는 전도성 물질이 충진된다. 전도성 물질은 Ag 또는 Ag 합금일 수 있다. Ag 합금은 Ag-Pd 페이스트일 수 있다. 비아홀(330)에 충진된 전도성 물질은 상부 세라믹기판(300)의 상면의 전극 패턴과 하면의 전극 패턴을 전기적으로 연결한다. 비아홀(330)은 레이저 가공하여 형성할 수 있다. 비아홀(330)은 도 8의 확대도에서 확인할 수 있다.
도 9는 본 발명의 실시예에 의한 PCB 기판의 평면도이다.
도 9에 도시된 바에 의하면, PCB 기판(400)은 반도체 칩(G)을 스위칭하거나 NTC 온도센서(도 7의 도면부호 210)가 감지한 정보를 이용하여 GaN 칩(반도체 칩)의 스위칭하기 위한 구동소자가 실장된다. 구동소자는 Gate Drive IC를 포함한다.
PCB 기판(400)은 상면에 캐패시터(410)가 장착된다. 캐패시터(410)는 상부 세라믹기판(300)의 제1 전극 패턴(a)과 제2 전극 패턴(b)을 연결하도록 배치된 반도체 칩(G)과 상부 세라믹기판(300)의 제2 전극 패턴(b)과 제3 전극 패턴(c)을 연결하도록 배치된 반도체 칩(G)의 사이에 해당하는 위치인 PCB 기판(400)의 상면에 장착된다.
반도체 칩(G)의 사이에 해당하는 위치인 PCB 기판(400)의 상면에 캐패시터(410)가 장착되면, 연결핀(도 10의 도면부호 800)을 이용하여 반도체 칩(G)과 Drive IC 회로를 최단거리로 연결할 수 있으므로 고속 스위칭에 보다 유리하다. 일 예로, 캐패시터(410)는 용량을 맞추기 위해 10개가 병렬로 연결될 수 있다. 입력단에 디커플링용도로 2.5㎌ 이상을 확보하기 위해서는 고전압의 캐패시터 10개를 연결하여 용량을 확보해야 한다. Gate Drive IC 회로는 High side gate drive IC와 Low side gate drive IC를 포함한다.
도 10는 본 발명의 실시예에 의한 상부 세라믹기판에 연결핀이 결합된 상태를 보인 사시도이다.
도 10에 도시된 바에 의하면, 연결핀(800)은 상부 세라믹기판(300)에서 반도체 칩(G)과 인접한 위치에 형성된 쓰루홀(Through Hole)(도 7의 도면부호 320)에 끼워진다. 반도체 칩(G)과 인접한 위치에 형성된 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(도 9의 도면부호 400)에 대응된 위치에 형성된 쓰루홀(420)에 끼워져 반도체 칩(G)을 실장하는 게이트(Gate) 단자와 PCB 기판(400)의 전극 패턴을 연결할 수 있다.
또한, 연결핀(800)은 상부 세라믹기판(300)에서 NTC 온도센서(210)와 인접하는 위치에 형성된 쓰루홀(320)에 끼워진다. NTC 온도센서(210)와 인접하는 위치에 형성된 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(400)에 대응되는 위치에 형성된 쓰루홀(420)에 끼워져 NTC 온도센서(210)의 단자와 PCB 기판(400)의 전극 패턴을 연결할 수 있다.
또한, 연결핀(800)은 상부 세라믹기판(300)에서 제1 전극 패턴(a)과 제3 전극 패턴(c)에 일렬로 형성된 다수 개의 쓰루홀(320)에 끼워진다. 제1 전극 패턴(a)과 제3 전극 패턴(c)에 형성된 다수 개의 쓰루홀(320)에 끼워진 연결핀(800)은 PCB 기판(400)에 대응된 위치에 형성된 쓰루홀(420)에 끼워져 반도체 칩(G)을 PCB 기판(400)의 캐패시터(410)와 연결할 수 있다.
연결핀(800)은 상부 세라믹기판(300)에 실장되는 반도체 칩(G)을 PCB 기판(400)에 실장되는 구동소자와 최단거리로 연결하여 다양한 출력 손실을 제거하고 고속 스위칭이 가능하게 한다.
도 11에는 도 10의 A-A 단면도가 도시되어 있다. 도 11에 도시된 도 10의 A-A 단면도는 하부 세라믹기판과 상부 세라믹기판을 실제와 달리 과장되게 표현하였고, 설명에 필요한 주요 부분만 표시하였다.
도 10 및 도 11에 도시된 바에 의하면, 상부 세라믹기판(300)에 커팅부(310)가 형성되며, 커팅부(310)를 통해 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이 공간에 몰딩을 위한 실리콘액을 주입할 수 있다. 실리콘액은 반고체상의 절연물질이다. 커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에 형성하여 상부 세라믹기판(300)과 NTC 온도센서(210)와의 간섭을 방지하기 위한 것이며, 실리콘액(S)의 주입을 위한 주입홀로 활용할 수 있다. 실리콘액(S)은 반도체 칩(G)의 보호, 진동 완화 및 절연의 목적으로 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 공간에 충진한다.
커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에서 상부 세라믹기판(300)의 일부가 잘린 형상으로 형성된다. 커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에서 상부 세라믹기판(300)의 일부를 제거하여 형성할 수 있다. 일 예로, 커팅부(310)는 NTC 온도센서(210)와 대응되는 상부 세라믹기판(300)의 일측 모서리를 사각 형상으로 잘라 형성할 수 있다.
커팅부(310)는 NTC 온도센서(210)의 단면 면적보다 상대적으로 큰 면적으로 형성될 수 있다. 이는 커팅부(310)가 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 실리콘액(S)을 주입하기 위한 주입홀로 활용하기 용이하도록 한다.
상술한 바와 같이, 커팅부(310)를 통해 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이 공간에 몰딩을 위한 실리콘액(S)을 주입할 수 있다. 실리콘액(S)은 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이를 절연하기 위한 것이며, 상부 세라믹기판(300)과 하부 세라믹기판(200)에 실리콘액(S)을 주입하기 위해 상부 세라믹기판(300)의 한쪽면을 커팅하여 커팅부(310)를 형성할 수 있다. 또한, 커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에 형성하여 상부 세라믹기판(300)과 NTC 온도센서(210)의 간섭을 방지할 수 있다..
커팅부(310)는 실리콘액(S)이 주입될 수 있는 충분한 공간을 확보하므로 실리콘액(S)이 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 공간에 원활히 충진되고 균일하게 충진되게 하므로 절연 불량을 방지할 수 있다.
이하에서는 도 11에서 설명한 커팅부에 대해서 도 12을 참조하여 더 자세히 설명하기로 한다.
도 12는 본 발명의 실시예에 의한 NTC 온도센서 적용시 상부 세라믹기판에 커팅부를 형성한 이유를 설명하기 위한 구성도이다. 도 12의 구성도는 커팅부의 식별이 용이하도록 파워모듈의 측단면을 과장하여 도시한 것이다.
도 12에 도시된 바에 의하면, NTC(Negative Temperature Coefficient of Resistance) 온도센서(210)는 하부 세라믹기판(200)의 상면에 장착된다. NTC 온도센서(210)는 하부 세라믹기판(200)의 금속층(202)에 연결되어 반도체 칩(G)의 발열로 인한 파워모듈(10) 내의 온도를 측정한다. NTC 온도센서(210)는 고온 세라믹 센서소자를 기반으로 하며, 최대 650℃까지의 온도를 측정하도록 제작된 것일 수 있다.
NTC 온도센서(210)는 사각 칩 형태이며, 하부 세라믹기판(200)의 상면 일측 모서리 부분에 장착된다. NTC 온도센서(210)는 반도체 칩(G)의 발열로 인한 파워모듈(10) 내의 온도를 측정하기 용이하도록 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 위치되어야 하고, 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 배치되는 소자들과의 간섭을 방지하기 위해 상면 일측 모서리 부분에 부착되는 것이 바람직하다.
커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에 상부 세라믹기판(300)의 일부가 잘린 형상으로 형성된다.
NTC 온도센서(210)의 두께는 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 간격에 비해 두껍다. 여기서 NTC 온도센서(210)의 두께는 NTC 온도센서(210)의 높이로 표현될 수 있다. 반도체 칩(G)이 상부 세라믹기판(300)의 하면에 플립칩 형태로 부착되므로, 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 간격은 반도체 칩(G)의 두께에 대응되고 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 간격은 NTC 온도센서(210)의 두께에 비해 짧다.
NTC 온도센서(210)의 사이즈는 1.6mm×0.8mm×0.8mm인 것을 일 예로하고, 반도체 칩(G)은 두께는 264.5㎛(0.2645mm)인 것을 일 예로 하며, 상부 세라믹기판(300)을 형성하는 세라믹기재(301)의 두께는 0.38mm인 것을 일 예로 하고, 세라믹기재(301)의 상부의 금속층(302)과 하부의 금속층(303)의 두께는 각각 0.3mm인 것을 일 예로 한다. 이 경우, 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 간격은 반도체 칩(G)의 두께에 대응되고 NTC 온도센서(210)의 두께에 비해 짧으므로 NTC 온도센서(210)가 위치하기 어렵다.
만약, 반도체 칩(G)의 단자 연결을 와이어 본딩으로 수행하면, 반도체 칩(G)이 부착되는 위치의 높이가 NTC 온도센서(210)의 두께보다 높아 NTC 온도센서(210)와 상부 세라믹기판(300) 간의 간섭 문제가 발생하지 않는다. 하지만, 고출력 반도체 칩(G)을 사용하는 파워모듈의 목적은 고속 스위칭에 있으므로, 반도체 칩(G)의 성능을 최대한 발휘하기 위해서는 반도체 칩(G)과 Gate drive IC 단자 간이 최대한 짧게 설계되어야 한다. 반도체 칩(G)은 High side GaN 칩과 Low side GaN 칩을 포함한다.
그리고, 반도체 칩(G)과 Gate drive IC 단자 간을 최대한 짧게 설계하기 위해서는 반도체 칩(G)이 상부 세라믹기판(300)의 하면에 플립칩 형태로 부착되어야 한다. 반도체 칩(G)이 상부 세라믹기판(300)의 하면에 플립칩 형태로 부착되면 상부 세라믹기판(300)과 하부 세라믹기판(200) 간의 간격이 반도체 칩(G)의 두께에 대응되어 짧아진다.
따라서 NTC 온도센서(210)의 두께에 비해 간격이 짧은 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 간격은 NTC 온도센서(210)와 상부 세라믹기판(300) 간의 간섭 문제를 발생시킨다.
NTC 온도센서(210)의 두께가 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 간격에 비해 두꺼운 경우, NTC 온도센서(210)에 대응되는 위치의 상부 세라믹기판(300)에 NTC 온도센서(210)를 관통하여 배치할 수 있는 커팅부(310)를 형성한다.
커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에서 상부 세라믹기판(300)의 일부를 제거하여 형성할 수 있다. 일 예로, 커팅부(310)는 NTC 온도센서(210)와 대응되는 상부 세라믹기판(300)의 일측 모서리를 사각 형상으로 잘라 형성할 수 있다.
커팅부(310)는 NTC 온도센서(210)의 단면 면적보다 상대적으로 큰 면적으로 형성될 수 있다. 이는 커팅부(310)가 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 실리콘액(S)을 주입하기 위한 주입구로 사용될 수 있도록 한다.
즉, 커팅부(310)를 통해 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이 공간에 몰딩을 위한 실리콘액(S)을 주입할 수 있다. 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이를 절연하기 위해 실리콘액(S)을 주입해야 한다. 상부 세라믹기판(300)과 하부 세라믹기판(200)에 실리콘액(S)을 주입하기 위해 상부 세라믹기판(300)의 한쪽면을 커팅하여 커팅부(310)를 형성할 수 있으며, 커팅부(310)는 NTC 온도센서(210)와 대응되는 위치에 형성하여 상부 세라믹기판(300)과 NTC 온도센서(210)의 간섭을 방지할 수 있다.
일 예로, 도 10에 도시된 바와 같이, 상부 세라믹기판(300)에 반도체 칩(G)을 부착하고, 연결핀(800)으로 PCB 기판(400)과 전기적 연결을 한 다음 반도체 칩(G)의 보호, 진동의 완화 및 절연의 목적으로 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 공간과 상부 세라믹기판(300)과 PCB 기판(400) 사이의 공간에 실리콘액(S) 또는 에폭시를 충진할 수 있다.
한편, 하부 세라믹기판(200)과 상부 세라믹기판(300)을 상하 복층 구조로 배치하면 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 공간에 실리콘액을 투입할 수 있는 공간이 없다. 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 틈으로 실리콘액을 주입할 수도 있으나, 실리콘액의 신속한 투입이 어렵고 실리콘액을 제품의 내부까지 균일하게 투입하기 어렵다. 실리콘액을 균일하게 투입하지 않으면 실리콘액이 미충진되거나 공기 방울이 잔류하여 절연 저항이 떨어지게 되는 문제가 발생한다.
파워모듈(10)은 높은 전압의 대전류를 고속으로 스위칭하는 제품이다.
하지만 반도체 칩(G)이 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 플립칩 형태로 고정되므로, 반도체 칩(G)이 부착되는 금속층(202,303) 간의 간격이 좁아 고습에 노출시 전극 패턴 간에 절연 내압이 낮아질 수 있다. 전극 패턴 간에 절연 내압이 낮아지면 절연 파괴가 발생할 수 있으므로 이를 방지하기 위해 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이에 실리콘액(S)을 충진한다.
커팅부(310)는 실리콘액(S)이 주입될 수 있는 충분한 공간을 확보하므로 실리콘액(S)이 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 공간에 원활히 충진되고 균일하게 충진되게 하여 절연 불량을 방지할 수 있도록 한다.
다른 실시예로, 하우징에 주입홀과 벤트홀을 형성하여 실리콘액을 충진하고 기포의 발생을 방지할 수 있다.
도 13은 본 발명의 다른 실시예로 하우징에 주입홀과 벤트홀을 형성한 예를 보인 구성도이다.
도 13에 도시된 바에 의하면, 다른 실시예의 파워모듈(10')은 하우징(100)의 일측면에 주입홀(105)이 형성되고 반대되는 타측면에 벤트홀(106)이 형성된다.
파워모듈에 있어서, 상부 세라믹기판(300)에 반도체 칩(G)을 부착하고, 연결핀(800)으로 전기적 연결을 한 다음 반도체 칩(G)의 보호, 진동의 완화 및 절연의 목적으로 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 공간과 상부 세라믹기판(300)과 PCB 기판(400) 사이의 공간에 반고체상의 절연물질인 실리콘액(S) 또는 에폭시를 주입하여 충진한다. 실시예에서는 반고체상의 절연물질로 실리콘액(S)을 주입하여 충진하는 것을 예로 들어 설명한다.
하부 세라믹기판(200)과 상부 세라믹기판(300)은 AMB 기판을 적용한다.
하나의 AMB 기판을 적용시에는 AMB 기판과 PCB 기판(400)의 사이 공간에 실리콘액(S)을 충진하면 되므로 실리콘액 충진시 미충진 및 기포의 발생이 적다. 그러나 하부 세라믹기판(200) 및 상부 세라믹기판(300)과 같이 복층 구조의 AMB 기판을 적용시에는 기판과 기판 사이의 공간이 적어 미충진 및 기포가 발생할 수 있다. 따라서 하우징(100)의 일측면에 실리콘액 주입을 위한 주입홀(105)을 형성하고 반대편에 공기가 배출되는 벤트홀(106)을 형성하여 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 미충진 또는 기포 발생을 방지할 수 있다.
주입홀(105)은 실리콘액(S)의 원활한 주입을 위해 입구가 출구에 비해 넓고 출구로 갈수록 내경이 점차적으로 작아지는 형상인 것이 바람직하다. 벤트홀(106)은 주입홀(105)에 비해 상대적으로 작은 직경으로 형성되어 공기가 빠져나갈 수 있도록 한다.
상술한 본 발명은 상부 세라믹기판(300)에 형성한 커팅부(310)를 통해 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 공간에 실리콘액(S)을 원활히 주입할 수 있고, 하우징(100)에 형성한 주입홀(105)과 벤트홀(106)을 통해서도 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 공간에 실리콘액(S)을 기포 발생없이 균일하게 충진할 수 있다.
도 14는 본 발명의 다른 실시예로, 하우징에 주입홀이 형성된 상태를 보인 사시도이고, 도 15은 도 14의 B-B 단면도이다. 도 15에 도시된 도 14의 B-B 단면도는 하부 세라믹기판과 상부 세라믹기판을 실제와 달리 과장되게 표현하였고, 설명에 필요한 주요 부분만 표시하였다.
도 14 및 도 15에 도시된 바에 의하면, 다른 실시예의 파워모듈(10')은 하우징(100)의 일측면에 주입홀(105)이 형성되고 반대되는 타측면에 벤트홀(106)이 형성된다.
파워모듈에 있어서, 상부 세라믹기판(300)의 하면에 반도체 칩(G)을 실장하고, 연결핀(800)으로 전기적 연결을 한 다음 반도체 칩(G)의 보호, 진동의 완화 및 절연의 목적으로 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 공간과 상부 세라믹기판(300)과 PCB 기판(400)의 사이의 공간에 실리콘액(S) 또는 에폭시를 충진한다.
하부 세라믹기판(200)과 상부 세라믹기판(300)은 AMB 기판을 적용한다.
하나의 AMB 기판을 적용시에는 AMB 기판과 PCB 기판의 사이 공간에 실리콘액을 충진하면 되므로 실리콘액 충진시 미충진 및 기포의 발생이 적다. 그러나 하부 세라믹기판(200) 및 상부 세라믹기판(300)과 같이 복층 구조의 AMB 기판을 적용시에는 기판과 기판 사이의 공간이 적어 미충진 및 기포가 발생할 수 있다. 따라서 하우징(100)의 일측면에 실리콘액 주입을 위한 주입홀(105)을 형성하고 반대편에 공기가 배출되는 벤트홀(106)을 형성하여 하부 세라믹기판(200)과 상부 세라믹기판(300) 사이의 미충진 또는 기포 발생을 방지할 수 있다.
벤트홀(106)은 하우징(100)에서 주입홀(105)이 형성된 일측면과 대향되는 타측면에 형성된다. 바람직하게는 벤트홀(106)은 과충진된 실리콘액(S)의 배출 및 공기의 배출이 가능하도록 하우징(100)의 타측면에서 주입홀(105)과 대각선 방향으로 위치한다. 벤트홀(106)이 주입홀(105)과 대각선 방향으로 위치하면, 벤트홀(106)이 주입홀(105)과 가장 먼 곳에 위치하게 되므로 주입홀(105)을 통해 주입된 실리콘액(S)이 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이의 공간에 다 충진되고 과충진된 실리콘액(S)이 벤트홀(106)을 통해서 배출될 수 있다.
벤트홀(106)은 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이에 실리콘액(S) 미충전 또는 기포의 발생을 방지한다.
주입홀(105)은 실리콘액(S)의 원활한 주입을 위해 입구가 출구에 비해 넓고 출구로 갈수록 내경이 점차적으로 작아지는 형상인 것이 바람직하다. 벤트홀(106)은 주입홀(105)에 비해 상대적으로 작은 직경으로 형성되어 과충전된 실리콘액(S) 또는 공기가 빠져나갈 수 있도록 한다.
주입홀(105)은 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이의 공간과 대응되는 하우징(100)의 일측면에 형성되어 실리콘액(S)의 주입시 실리콘액(S)의 유동성에 부하가 걸리는 문제를 해결할 수 있도록 한다.
또한, 실리콘액(S)이 주입되는 주입홀(105)과 과충진된 실리콘액(S) 및 공기가 빠져나가는 벤트홀(106)을 구분하고, 과충진을 강제로 발생시켜 유동성을 개선하여 실리콘액의 미충전 또는 기포 갇힘을 방지한다.
도 15의 구조에서 하우징(100)의 하면과 방열판(500)의 상면의 사이를 접합층(550)으로 접합하므로, 하우징(100)의 주입홀(105)을 통해 주입된 실리콘액(S)은 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이의 공간에 충진될 수 있다.
상술한 본 발명의 실시예는 상부 세라믹기판(300)에 형성한 커팅부(310)를 통해 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 공간에 실리콘액(S)을 원활히 주입할 수 있다. 또는, 본 발명의 다른 실시예는 하우징(100)에 형성한 주입홀(105)과 벤트홀(106)을 통해서도 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 공간에 실리콘액(S)을 기포 발생없이 균일하게 충진할 수 있다.
또 다른 실시예로, 상부 세라믹기판에 주입홀과 벤트홀을 형성하여 실리콘액을 충진하고 기포의 발생을 방지할 수 있다.
도 16은 본 발명의 또 다른 실시예로 상부 세라믹기판에 벤트홀이 형성된 상태를 보인 사시도이고, 도 17은 도 16의 B-B 단면도이다. 도 17에 도시된 도 16의 B-B 단면도는 하부 세라믹기판과 상부 세라믹기판을 실제와 달리 과장되게 표현하였고, 설명에 필요한 주요 부분만 표시하였다.
도 16 및 도 17에 도시된 바에 의하면, 또 다른 실시예의 파워모듈(10")은 상부 세라믹기판(300)을 관통하여 주입홀(310)과 벤트홀(350)이 형성된다.
주입홀(310)은 상부 세라믹기판(300)의 일측 모서리에 형성된다. 주입홀(310)은 하부 세라믹기판(200)에 장착되는 NTC 온도센서(210)와 대응되는 영역에 형성되는 커팅부(도 10의 도면 부호 310)일 수 있다. 또는 주입홀(310)은 NTC 온도센서(210)와 대응되는 영역이 아닌 별도의 영역에 형성될 수도 있다.
주입홀(310)은 NTC 온도센서(210)의 단면의 폭보다 더 큰 폭으로 형성되어 주입홀(310)을 통한 실리콘액(S)의 주입이 용이하도록 한다.
벤트홀(350)은 주입홀(310)과 이격된다. 벤트홀(350)은 기포의 원활한 배출을 위하여 복수 개가 형성된다. 복수 개의 벤트홀(350)은 기포의 배출이 용이하도록 상부 세라믹기판(300)의 전체면에 균일하게 위치할 수 있다.
또는, 복수 개의 벤트홀(350)은 상부 세라믹기판(300)과 하부 세라믹기판(200)의 사이의 공간에 실리콘액(S)의 충진시 기포가 발생하는 주요 부분에 대응하도록 상부 세라믹기판(300)의 일정 구역에 위치할 수 있다. 벤트홀(350)은 기포가 발생하는 주요 부분에 대응하도록 형성하면 기포 배출을 개선할 수 있다. 벤트홀(350)을 통한 기포 배출은 실리콘액(S)의 충진시 유동성을 개선하여 실리콘액(S)의 미충전 또는 기포 갇힘을 방지한다.
벤트홀(350)은 주입홀(310)의 크기에 비해 더 작은 크기를 갖는다. 이는 벤트홀(350)을 통해 기포의 배출만 가능하도록 하기 위함일 수 있다. 벤트홀(350)의 크기는 공기의 배출을 허용하는 크기인 것이 바람직하다. 바람직하게는 벤트홀(350)은 실리콘액(S)의 기포 배출만 가능하도록 미세구멍인 것이 바람직하다. 벤트홀(350)은 원형 또는 타원형 형상으로 형성될 수 있다.
상술한 본 발명의 또 다른 실시예는 상부 세라믹기판(300)에 형성한 커팅부(도 10의 도면부호 310)를 주입홀(310)로 활용하여 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 공간에 실리콘액(S)을 원활히 주입할 수 있다. 또한, 상부 세라믹기판(300)에 형성한 복수 개의 미세구멍인 벤트홀(350)을 통해서 기포를 배출하므로 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 공간에 실리콘액(S)을 기포 발생없이 균일하게 충진할 수 있다. 또 다른 실시예에서 하부 세라믹기판(200)과 상부 세라믹기판(300)의 사이 공간에 실리콘액(S)을 충진하는 것을 예로 들어 설명하였으나, 실리콘액(S) 대신 에폭시를 충진할 수도 있다. 실리콘액과 에폭시는 반고체상의 절연물질이다.
본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명은 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 하부 세라믹기판;
    상기 하부 세라믹기판의 상부에 간격을 두고 배치되며 하면에 반도체 칩이 실장되는 상부 세라믹기판; 및
    상기 상부 세라믹기판에 형성되며 상기 하부 세라믹기판과 상기 상부 세라믹기판의 사이의 공간을 외부로 노출시키는 커팅부;
    를 포함하는 파워모듈.
  2. 제1항에 있어서,
    상기 하부 세라믹기판의 상면에 장착된 온도센서를 포함하고,
    상기 커팅부는 상기 온도센서와 대응되는 위치에 형성되며 상기 온도센서가 관통하여 배치되는 파워모듈.
  3. 제2항에 있어서,
    상기 커팅부는 상기 온도센서의 단면 면적보다 상대적으로 큰 면적으로 형성된 파워모듈.
  4. 제2항에 있어서,
    상기 온도센서의 두께는
    상기 하부 세라믹기판과 상기 상부 세라믹기판 사이의 간격에 비해 두꺼운 파워모듈.
  5. 제2항에 있어서,
    상기 반도체 칩의 두께에 비해 상기 온도센서의 두께가 더 두꺼운 파워모듈.
  6. 제1항에 있어서,
    상기 커팅부는 상부 세라믹기판의 일부가 잘린 형상으로 형성되는 파워모듈.
  7. 제1항에 있어서,
    상기 커팅부는 상기 상부 세라믹기판의 일측 모서리에 형성되는 파워모듈.
  8. 제1항에 있어서,
    상기 커팅부는 상기 하부 세라믹기판과 상기 상부 세라믹기판의 사이에 반고체상의 절연물질을 주입하기 위한 주입구로 사용되는 파워모듈.
  9. 제1항에 있어서,
    상기 하부 세라믹기판과 상기 상부 세라믹기판을 일체화하여 패키지화하는 하우징을 포함하고,
    상기 하우징의 일측면에 주입홀이 형성되고 반대되는 타측면에 벤트홀이 형성되는 파워모듈.
  10. 제9항에 있어서,
    상기 주입홀은 입구가 출구에 비해 넓고 출구로 갈수록 내경이 점차적으로 작아지는 형상인 파워모듈.
  11. 제9항에 있어서,
    상기 벤트홀은 상기 주입홀에 비해 상대적으로 작은 직경으로 형성되는 파워모듈.
  12. 하부 세라믹기판;
    상기 하부 세라믹기판의 상부에 간격을 두고 배치되며 하면에 반도체 칩이 실장되는 상부 세라믹기판; 및
    상기 하부 세라믹기판과 상기 상부 세라믹기판의 사이 공간부에 배치되는 반고체상의 절연물질;
    상기 상부 세라믹기판에 관통 형성되어 상기 반고체상의 절연물질이 주입되는 주입홀; 및
    상기 주입홀과 이격되도록 상기 상부 세라믹기판에 관통 형성되는 벤트홀;
    을 포함하는 파워모듈.
  13. 제12항에 있어서,
    상기 주입홀은
    상기 상부 세라믹기판의 일측 모서리에 형성되는 파워모듈.
  14. 제12항에 있어서,
    상기 주입홀은
    상기 하부 세라믹기판에 장착되는 온도센서와 대응되는 영역에 형성되는 커팅부인 파워모듈.
  15. 제14항에 있어서,
    상기 주입홀은 상기 온도센서의 단면의 폭보다 더 큰 폭으로 형성되는 파워모듈.
  16. 제12항에 있어서,
    상기 벤트홀은 복수 개가 형성되는 파워모듈.
  17. 제16항에 있어서,
    상기 복수 개의 벤트홀은
    상기 상부 세라믹기판의 전체면에 균일하게 위치하는 파워모듈.
  18. 제17항에 있어서,
    상기 복수 개의 벤트홀은
    상기 상부 세라믹기판과 상기 하부 세라믹기판의 사이의 공간에 상기 반고체상의 절연물질의 충진시 기포가 발생하는 주요 부분에 대응하도록, 상기 상부 세라믹기판의 일정 구역에 위치하는 파워모듈.
  19. 제12항에 있어서,
    상기 벤트홀은 상기 주입홀의 크기에 비해 더 작은 크기를 갖는 파워모듈.
  20. 제12항에 있어서,
    상기 벤트홀의 크기는 공기의 배출을 허용하는 크기인 파워모듈.
PCT/KR2021/006392 2020-05-27 2021-05-24 파워모듈 Ceased WO2021241950A1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR20200063546 2020-05-27
KR10-2020-0063547 2020-05-27
KR10-2020-0063546 2020-05-27
KR20200063547 2020-05-27
KR20200080685 2020-07-01
KR10-2020-0080685 2020-07-01
KR10-2020-0082286 2020-07-03
KR20200082286 2020-07-03

Publications (1)

Publication Number Publication Date
WO2021241950A1 true WO2021241950A1 (ko) 2021-12-02

Family

ID=78745019

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/006392 Ceased WO2021241950A1 (ko) 2020-05-27 2021-05-24 파워모듈

Country Status (2)

Country Link
KR (1) KR102908856B1 (ko)
WO (1) WO2021241950A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432380B1 (ko) * 2012-11-23 2014-08-20 삼성전기주식회사 전력반도체용 모듈
KR101440343B1 (ko) * 2013-01-18 2014-09-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US20150223317A1 (en) * 2012-08-31 2015-08-06 Mitsubishi Materials Corporation Power-module substrate and power module
KR101905995B1 (ko) * 2016-11-09 2018-10-10 현대자동차주식회사 양면냉각형 파워모듈
KR102030825B1 (ko) * 2017-11-20 2019-10-10 현대오트론 주식회사 양면 냉각 파워 모듈 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5709161B2 (ja) * 2010-12-28 2015-04-30 独立行政法人産業技術総合研究所 パワー半導体モジュール
KR101836658B1 (ko) 2016-06-29 2018-03-09 현대자동차주식회사 파워 모듈 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150223317A1 (en) * 2012-08-31 2015-08-06 Mitsubishi Materials Corporation Power-module substrate and power module
KR101432380B1 (ko) * 2012-11-23 2014-08-20 삼성전기주식회사 전력반도체용 모듈
KR101440343B1 (ko) * 2013-01-18 2014-09-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101905995B1 (ko) * 2016-11-09 2018-10-10 현대자동차주식회사 양면냉각형 파워모듈
KR102030825B1 (ko) * 2017-11-20 2019-10-10 현대오트론 주식회사 양면 냉각 파워 모듈 제조 방법

Also Published As

Publication number Publication date
KR20210146808A (ko) 2021-12-06
KR102908856B1 (ko) 2026-01-07

Similar Documents

Publication Publication Date Title
WO2021241951A1 (ko) 파워모듈
WO2021112590A2 (ko) 전력반도체 모듈
WO2022005099A1 (ko) 파워모듈 및 그 제조방법
KR20220004445A (ko) 파워모듈
WO2021230623A1 (ko) 파워모듈
WO2021230615A1 (ko) 파워모듈 및 그 제조방법
WO2022005183A1 (ko) 파워모듈
WO2023033425A1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
WO2022010174A1 (ko) 파워모듈
WO2022005134A1 (ko) 파워모듈
WO2022270960A1 (ko) 파워모듈
WO2025211720A1 (ko) 전력 반도체 모듈 및 전력 변환 장치
WO2021241950A1 (ko) 파워모듈
WO2021162369A1 (ko) 파워모듈 및 그 제조방법
WO2025127585A1 (ko) 전력 반도체 모듈 및 전력 변환 장치
KR20220003178A (ko) 세라믹기판 및 이를 포함하는 파워모듈
WO2022005133A1 (ko) 파워모듈
KR20220004442A (ko) 파워모듈
WO2021230621A1 (ko) 파워모듈
WO2022005097A1 (ko) 파워모듈 및 이에 포함되는 세라믹기판 제조방법
WO2021230617A1 (ko) 파워모듈
WO2011059137A1 (ko) 광소자 디바이스 및 그 제조 방법
KR20220004437A (ko) 파워모듈
WO2021230620A1 (ko) 파워모듈
KR20220004440A (ko) 파워모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21812974

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21812974

Country of ref document: EP

Kind code of ref document: A1