WO2021193926A1 - 光送信器 - Google Patents

光送信器 Download PDF

Info

Publication number
WO2021193926A1
WO2021193926A1 PCT/JP2021/012904 JP2021012904W WO2021193926A1 WO 2021193926 A1 WO2021193926 A1 WO 2021193926A1 JP 2021012904 W JP2021012904 W JP 2021012904W WO 2021193926 A1 WO2021193926 A1 WO 2021193926A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
signal
optical
transmission signal
optical transmitter
Prior art date
Application number
PCT/JP2021/012904
Other languages
English (en)
French (fr)
Inventor
竜太郎 武井
鈴木　貴之
Original Assignee
住友電工デバイス・イノベーション株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電工デバイス・イノベーション株式会社 filed Critical 住友電工デバイス・イノベーション株式会社
Priority to JP2022510743A priority Critical patent/JPWO2021193926A1/ja
Priority to CN202180022875.XA priority patent/CN115298975A/zh
Priority to US17/913,736 priority patent/US20230379060A1/en
Publication of WO2021193926A1 publication Critical patent/WO2021193926A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver

Definitions

  • This disclosure relates to optical transmitters. This application claims priority based on Japanese application No. 2020-056207 filed on March 26, 2020, and incorporates all the contents described in the Japanese application.
  • Patent Document 1 discloses a technique relating to a light amount control method in an optical communication device.
  • the optical communication device described in this document includes a light emitting element, a light amount controlling means, a light receiving element, a means for determining information, and a control signal generating means.
  • the light emitting element generates an optical signal.
  • the light amount control means controls the transmitted light amount of the light emitting element.
  • the light receiving element receives an optical signal from a communication partner.
  • the means for determining the information is to decode the optical signal from the communication partner and determine the information regarding the amount of light sent from the communication partner.
  • the control signal generation means generates a control signal for controlling the light amount control means based on the determined information about the light amount.
  • the optical transmitter includes an optical transmitter unit, a drive unit, an arithmetic circuit, and a bias supply circuit.
  • the optical transmitter includes a laser element.
  • the drive unit drives the laser element by the first transmission signal.
  • the arithmetic circuit generates a second transmission signal.
  • the bias supply circuit superimposes the second transmission signal on the bias current of the laser element.
  • the output of the arithmetic circuit including the second transmission signal is a rectangular wavy digital signal based on a reference clock having a frequency lower than the reference clock frequency of the first transmission signal.
  • the bias supply circuit includes circuit elements for inclining the rising and falling portions of the output of the arithmetic circuit.
  • FIG. 1 is a block diagram schematically showing a configuration of an optical transceiver according to the first embodiment of the present disclosure.
  • FIG. 2A is a diagram schematically showing an example of a bias supply circuit in a conventional optical transceiver.
  • FIG. 2B is a diagram schematically showing a bias supply circuit included in the optical transceiver of the first embodiment.
  • FIG. 3 is a diagram showing an example of a time waveform of a low frequency signal output from a shaping block.
  • the upper part of FIG. 3 shows an example of a rectangular wavy time waveform of a low frequency signal before being input to the shaping block.
  • the middle and lower parts of FIG. 3 show an example of the time waveform of the low frequency signal output from the shaping block corresponding to the low frequency signal shown in the upper part.
  • FIG. 4 is a diagram showing an example of a time waveform of a low frequency signal output from the shaping block.
  • the upper part of FIG. 4 shows an example of a rectangular wavy time waveform of a low frequency signal before being input to the shaping block.
  • the middle and lower parts of FIG. 4 show an example of the time waveform of the low frequency signal output from the shaping block corresponding to the low frequency signal shown in the upper part.
  • FIG. 5 is a diagram showing an example of a time waveform of a low frequency signal output from the shaping block.
  • the upper part of FIG. 5 shows an example of a rectangular wavy time waveform of a low frequency signal before being input to the shaping block.
  • FIG. 5 show an example of the time waveform of the low frequency signal output from the shaping block corresponding to the low frequency signal shown in the upper part.
  • FIG. 6 is a circuit diagram showing a specific example of the bias supply circuit.
  • FIG. 7 is a circuit diagram showing another specific example of the bias supply circuit.
  • FIG. 8 is a graph showing an example of a signal waveform output from the integrating circuit shown in FIG. 7.
  • FIG. 9 is a graph showing another example of the signal waveform output from the integrating circuit shown in FIG. 7.
  • FIG. 10 is a diagram schematically showing a low frequency signal amplification unit and its peripheral circuits included in the optical transceiver of the first embodiment.
  • FIG. 11 is a circuit diagram showing a specific example of the configuration of the amplifier circuit of the low frequency signal amplification unit.
  • FIG. 12 is a circuit diagram showing another specific example of the configuration of the amplifier circuit of the low frequency signal amplification unit.
  • FIG. 13 is a graph showing the result of performing a fast Fourier transform (FFT) on a rectangular wavy time waveform of a low frequency signal of 50 kHz.
  • FIG. 13 shows the result according to the comparative example when the shaping block of the first embodiment is not provided.
  • FIG. 14 is a graph showing the result of performing a fast Fourier transform (FFT) on a rectangular wavy time waveform of a low frequency signal of 50 kHz.
  • FIG. 14 shows the results when the falling portion and the falling portion of the low frequency signal are sinusoidal.
  • FIG. 15 is a graph showing the result of performing a fast Fourier transform (FFT) on a rectangular wavy time waveform of a low frequency signal of 50 kHz.
  • FFT fast Fourier transform
  • FIG. 15 shows the results when the falling portion and the falling portion of the low frequency signal are linear.
  • FIG. 16 is a diagram schematically showing a configuration used for evaluating the sensitivity deterioration of a low frequency signal.
  • FIG. 17 is a graph showing the measurement result of the code error rate.
  • FIG. 18 is a diagram schematically showing a configuration of an optical transceiver according to a second embodiment of the present disclosure.
  • optical main signals high-frequency optical signals
  • optical main signals low-frequency optical signals
  • a technique of superimposing an optical sub-signal is used. For example, in order for the main base station to manage a large number of wireless communication base stations, the optical main signal sent and received between the wireless communication base station and the main base station is used to manage the wireless communication base station. Superimpose optical sub-signals. In such a technique, it is desired to reduce the degree of deterioration of the time waveform of the optical main signal due to the optical sub signal as much as possible.
  • the optical transmitter includes an optical transmitter unit, a drive unit, an arithmetic circuit, and a bias supply circuit.
  • the optical transmitter includes a laser element.
  • the drive unit drives the laser element by the first transmission signal.
  • the arithmetic circuit generates a second transmission signal.
  • the bias supply circuit superimposes the second transmission signal on the bias current of the laser element.
  • the output of the arithmetic circuit including the second transmission signal is a rectangular wavy digital signal based on a reference clock having a frequency lower than the reference clock frequency of the first transmission signal.
  • the bias supply circuit includes circuit elements for inclining the rising and falling portions of the output of the arithmetic circuit.
  • the optical signal based on the first transmission signal corresponds to the above-mentioned optical main signal
  • the optical signal based on the second transmission signal corresponds to the above-mentioned optical sub-signal.
  • the optical sub-signal is typically represented as an envelope signal of the optical main signal.
  • the influence of the optical sub-signal on the time waveform of the optical main signal is mainly due to the high frequency component contained in the optical sub-signal. That is, the steeper the rise and fall of the optical sub-signal, the higher the frequency component is included in the optical sub-signal in addition to the original low frequency component.
  • the frequency component acts as noise on the optical main signal.
  • the bias supply circuit includes a circuit element for inclining a rising portion and a falling portion in the output of the arithmetic circuit including the second transmission signal.
  • the frequency of the high frequency component included in the optical sub-signal based on the second transmission signal becomes low, and the frequency is separated from the frequency of the optical main signal. Therefore, according to the above-mentioned optical transmitter, it is possible to reduce the degree of deterioration of the time waveform of the optical main signal caused by the optical sub-signal.
  • the laser element may include a light emitting unit and a modulation unit. Then, the first transmission signal may drive the modulation unit.
  • the laser element may be a direct modulation type. Then, the first transmission signal may be directly input to the laser element as a modulation signal.
  • the time waveform of the second transmission signal output from the circuit element may be a triangular wave.
  • the rising and falling portions of the time waveform of the second transmission signal output from the circuit element may be sinusoidal.
  • the rising portion and the falling portion of the time waveform of the second transmission signal output from the circuit element may have a delay.
  • the frequency of the high frequency component included in the optical sub-signal based on the second transmission signal becomes low. Therefore, the degree of deterioration of the time waveform of the optical main signal due to the optical sub signal can be effectively reduced.
  • the time waveform of the second transmission signal may include a flat portion at at least one of the top and bottom of the triangle wave.
  • a flat portion may or may not exist between the rising and falling portions. You may.
  • the bias supply circuit may include an nth-order lag circuit and a current generation circuit.
  • the nth-order lag circuit is the above-mentioned circuit element and gives an nth-th order lag to the second transmission signal.
  • n is an integer of 1 or more.
  • the current generation circuit superimposes the second transmission signal that has passed through the nth-order lag circuit on the bias current.
  • the nth-order lag circuit acts on the second transmission signal input to the current generation circuit, and the rising portion and the falling portion of the second transmission signal can be inclined.
  • the nth-order lag circuit may include a capacitor. One electrode of the capacitor is electrically connected to the signal path of the second transmitted signal. The other electrode of the capacitor is electrically connected to the constant potential line.
  • a first-order lag circuit as an nth-th lag circuit having the above-mentioned action.
  • the bias supply circuit may include an integrator circuit and a current generation circuit.
  • the integrator circuit is the above circuit element and time-integrates the second transmission signal.
  • the current generation circuit superimposes the second transmission signal that has passed through the integrator circuit on the bias current.
  • the integrating circuit acts on the second transmission signal input to the current generation circuit. Therefore, the rising portion and the falling portion of the second transmission signal can be inclined.
  • the optical transmitter may be used in an optical transmission system in which the light intensity in the transmission path from the input end to the output end is 6 dBm or less.
  • the optical transmitter is particularly effective in an optical transmission system in which the maximum optical intensity in the transmission path is relatively small, in other words, the optical transmission path is short.
  • FIG. 1 is a block diagram schematically showing a configuration of an optical transceiver 1A according to the first embodiment of the present disclosure.
  • the optical transceiver 1A of the present embodiment includes an optical transmitter 3, an optical receiver 4, and an arithmetic processing circuit 14.
  • the optical transceiver 1A is connected to another optical transceiver 1A having the same configuration via an optical transmission line such as an optical fiber, and signals light is exchanged between the optical transceiver 1A and the other optical transceiver 1A.
  • the signal light Lt transmitted from the optical transmitter 3 of the optical transceiver 1A is received by the optical receiver 4 of another optical transceiver 1A.
  • the signal light Lr transmitted from the optical transmitter 3 of another optical transceiver 1A is received by the optical receiver 4 included in this optical transceiver 1A.
  • This optical transceiver 1A is used in a relatively short distance optical transmission system, for example, when the light intensity in the transmission path is 6 dBm or less.
  • the inside of the transmission path is the range of the transmission path from the input end to the output end.
  • the optical transmitter 3 includes a clock data recovery (CDR) circuit 11, a drive circuit (drive unit) 12, an optical transmission module (optical transmission unit) 13, and a bias supply circuit 15.
  • the light transmission module 13 includes a laser element 13e.
  • the laser element 13e has a light emitting unit 13a and a modulation unit 13b.
  • the light emitting unit 13a is, for example, a laser diode, and in one embodiment, it is a distributed feedback type (DFB: Distributed Feedback) laser diode.
  • the modulation unit 13b is, for example, an electric field absorption (EA) type optical modulator.
  • the light emitting unit 13a When the light emitting unit 13a is a laser diode, the light emitting unit 13a has an active layer extending in the laser resonance direction along the surface of the semiconductor substrate, and a pair of clad layers provided above and below the active layer. Further, the light emitting unit 13a has an anode electrode and a cathode electrode for receiving the bias current Jb.
  • the modulation unit 13b When the modulation unit 13b is an EA type optical modulator, the modulation unit 13b has an optical waveguide layer and a pair of clad layers provided above and below the optical waveguide layer. Further, the modulation unit 13b has an anode electrode and a cathode electrode for receiving the drive voltage (modulation voltage) Vd.
  • These light emitting units 13a and modulation units 13b are monolithically integrated on a common semiconductor substrate, and are integrated into a single chip as an electric field absorption type modulator integrated laser (EML: Electro-absorption Modulator integrated Laser-diode).
  • EML Electro-absorption Modulator integrated Laser-diode
  • the active layer of the light emitting unit 13a and the optical waveguide layer of the modulation unit 13b are optically coupled to each other by using a butt joint technique or the like.
  • One of the anode electrode and the cathode electrode may be common to the light emitting unit 13a and the modulation unit 13b.
  • the light output from the light emitting unit 13a is output from the optical output port 13c of the optical transmission module 13 after the light intensity is modulated by the modulation unit 13b.
  • the light emitting unit 13a and the modulation unit 13b may be configured as separate elements.
  • the input end of the CDR circuit 11 of the optical transmitter 3 is electrically connected to the input terminal 31 of the optical transmitter 3.
  • the input terminal 31 is connected to a host board (not shown) and receives a high frequency signal Sa output from the host board.
  • the high frequency signal Sa is a digital signal (serial signal) generated at a high frequency reference clock frequency.
  • the high-frequency signal Sa includes main information (data) transmitted to the other party's optical transceiver 1A in the optical transceiver 1A.
  • the CDR circuit 11 outputs a digital signal obtained by shaping the high-frequency signal Sa based on a predetermined timing.
  • the input end of the drive circuit 12 is electrically connected to the output end of the CDR circuit 11.
  • the output end of the drive circuit 12 is electrically connected to the anode electrode or the cathode electrode of the modulation unit 13b.
  • the drive circuit 12 receives the high-frequency signal Sa from the CDR circuit 11 and supplies the drive voltage Vd (first transmission signal) formed by amplifying the high-frequency signal Sa to the modulation unit 13b to drive the modulation unit 13b.
  • the frequency of the drive voltage Vd is, for example, 1 Gbps or more, and 25.78 Gbps in one embodiment.
  • a bias voltage Vb for adjusting the magnitude of the low level of the drive voltage Vd is superimposed on the drive voltage Vd.
  • the arithmetic processing circuit (arithmetic circuit) 14 is electrically connected to the input / output terminal 10 of the optical transceiver 1A.
  • the arithmetic processing circuit 14 receives control data Db including an I2C (Inter-Integrated Circuit) signal from the input / output terminal 10 from a host board (not shown).
  • the control data Db includes management information transmitted to the other party's optical transceiver 1A in the optical transceiver 1A.
  • the management information is information for controlling and managing the operation of the optical transceiver 1A on this side or the optical transceiver 1A on the other side.
  • the arithmetic processing circuit 14 generates a low frequency signal Sb (second transmission signal) based on the control data Db and the data collected by itself.
  • the low frequency signal Sb is a rectangular wavy digital signal.
  • the reference clock frequency of the low frequency signal Sb is sufficiently lower than the frequency of the drive voltage Vd, that is, the reference clock frequency of the high frequency signal Sa.
  • the frequency of the low frequency signal Sb is, for example, 50 kHz.
  • the arithmetic processing circuit 14 has an output end electrically connected to the input end of the bias supply circuit 15, and outputs a low frequency signal Sb to the bias supply circuit 15.
  • the arithmetic processing circuit 14 is a circuit for controlling the operation of the optical transceiver 1A.
  • the arithmetic processing circuit 14 may be composed of various large-scale integrated circuits such as a memory control unit (MCU) or an FPGA (Field Programmable Gate Array). In the MCU, a computer system including a CPU and a memory is incorporated in one integrated circuit.
  • FPGA is an element that makes it possible to program the connection relationship of many logic circuits.
  • the bias supply circuit 15 has an input end and an output end.
  • the input end of the bias supply circuit 15 is electrically connected to the arithmetic processing circuit 14.
  • the output end of the bias supply circuit 15 is electrically connected to the anode electrode or the cathode electrode of the light emitting unit 13a.
  • the bias supply circuit 15 supplies a bias current Jb obtained by superimposing the DC bias B on the low frequency signal Sb to the light emitting unit 13a.
  • FIG. 2A is a diagram schematically showing an example of a bias supply circuit 150 in a conventional optical transceiver.
  • the bias supply circuit 150 includes a current conversion circuit block 150a.
  • the DC bias B is input to one input end of the current conversion circuit block 150a, and the low frequency signal Sb is input to another input end.
  • the current conversion circuit block 150a outputs a bias current Jb in which the low frequency signal Sb and the DC bias B are superimposed from the output end.
  • FIG. 2B is a diagram schematically showing a bias supply circuit 15 included in the optical transceiver 1A of the present embodiment.
  • the bias supply circuit 15 of the present embodiment includes a shaping block 15b in addition to the current conversion circuit block 15a.
  • the shaping block 15b is a circuit element for inclining a rising portion and a falling portion in the time waveform of the low frequency signal Sb output from the arithmetic processing circuit 14.
  • the shaping block 15b has an input end and an output end.
  • the input end of the shaping block 15b inputs a low frequency signal Sb from the arithmetic processing circuit 14.
  • the output end of the shaping block 15b is electrically connected to another input end of the current conversion circuit block 15a.
  • the shaping block 15b inclines the rising and falling portions of the time waveform of the low-frequency signal Sb input from the arithmetic processing circuit 14, and then outputs the low-frequency signal Sb from the output end to the current conversion circuit block 15a.
  • the current conversion circuit block 15a outputs a bias current Jb formed by superimposing the low frequency signal Sb and the DC bias B from the output end.
  • FIGS. 3, 4 and 5 are diagrams showing an example of the time waveform of the low frequency signal Sb output from the shaping block 15b.
  • the upper part shows an example of a rectangular wavy time waveform of the low frequency signal Sb output from the arithmetic processing circuit 14 and before being input to the shaping block 15b.
  • the middle part and the lower part show an example of the time waveform of the low frequency signal Sb output from the shaping block 15b corresponding to the low frequency signal Sb shown in the upper part.
  • the time waveform of the low frequency signal Sb output from the shaping block 15b is a triangular wave, and may include a flat portion Wc at at least one of the top and bottom of the triangle wave.
  • the triangular wave is a waveform mainly composed of a rising portion Wa and a falling portion Wb, and the inclination of the rising portion Wa and the falling portion Wb is substantially constant.
  • the flat part of the top and bottom means the part where the value is constant.
  • the time waveform of the low frequency signal Sb output from the shaping block 15b has a trapezoidal shape in which a flat portion Wc always exists between the inclined rising portion Wa and the falling portion Wb. There may be.
  • the time waveforms shown in the middle and lower parts of FIG. 3 are obtained, for example, by time-integrating the rectangular wavy low-frequency signal Sb shown in the upper part.
  • the rising portion Wd and the falling portion We may be sinusoidal, respectively.
  • the time waveform of the low frequency signal Sb may include a pulse waveform in which a flat portion Wc does not exist between the rising portion Wd and the falling portion We.
  • a flat portion Wc may always exist between the rising portion Wd and the falling portion We.
  • the middle part of FIG. 4 shows a case where the period of the sine wave is relatively large.
  • the lower part of FIG. 4 shows a case where the period of the sine wave is relatively small.
  • the time waveform of the low frequency signal Sb output from the shaping block 15b has a delay in each of the rising portion Wf and the falling portion Wg, in other words, the low-pass filter processing is performed. It may be a waveform made.
  • the time waveform of the low frequency signal Sb may include a pulse waveform in which a flat portion Wc does not exist between the rising portion Wf and the falling portion Wg.
  • a flat portion Wc may always exist between the rising portion Wf and the falling portion Wg.
  • n is an integer of 1 or more.
  • the middle part shows the case where the time constant of the nth-order lag is relatively large.
  • the lower part shows the case where the time constant of the nth-order lag is relatively small.
  • FIG. 6 is a circuit diagram showing a bias supply circuit 15A as a specific example of the bias supply circuit 15.
  • the bias supply circuit 15A includes a current conversion circuit block 15a, a shaping block 15ba, and an amplification block 15c.
  • the amplification block 15c is a grounded-source circuit, and includes a logic inversion circuit 151 and a transistor (FET) 152.
  • a low frequency signal Sb is input from the arithmetic processing circuit 14 to the gate of the transistor 152 via the logic inversion circuit 151.
  • One of the current terminals of the transistor 152 for example, the drain, is connected to the constant potential line 159 via the resistor R1.
  • the other current terminal of the transistor 152 for example the source, is connected to the reference potential line 155.
  • the potential of the constant potential line 159 is higher than the potential of the reference potential line 155.
  • the shaping block 15ba corresponds to the shaping block 15b shown in FIG. 2B.
  • the shaping block 15ba is connected to the subsequent stage of the amplification block 15c.
  • the shaping block 15ba is a first-order lag circuit, in other words, a low-pass filter circuit.
  • the shaping block 15ba includes a resistor R2 and a capacitor C2.
  • the resistor R2 is provided on a signal path extending from one current terminal of the transistor 152.
  • One electrode of capacitor C2 is connected to its signal path.
  • the other electrode of the capacitor C2 is connected to the reference potential line 155. More specifically, one end of the resistor R2 is electrically connected to one of the current terminals of the transistor 152.
  • the other end of the resistor R2 is electrically connected to one electrode of the capacitor C2.
  • the current conversion circuit block 15a includes an operational amplifier 153 and a transistor (FET) 154.
  • the inverting input terminal of the operational amplifier 153 is connected to the node N1 between the resistor R2 and the capacitor C2 in the shaping block 15ba. Therefore, the low frequency signal Sb that has passed through the shaping block 15ba is input to the inverting input terminal of the operational amplifier 153.
  • the node N1 is electrically connected to the power supply potential line 156 via the resistor R4 and electrically connected to the reference potential line 155 via the resistor R5.
  • the potential of the power supply potential line 156 is higher than the potential of the reference potential line 155.
  • the non-inverting input terminal of the operational amplifier 153 is connected to the bias potential line 157 via the resistor R3.
  • the potential of the bias potential line 157 is higher than the potential of the reference potential line 155. As a result, a voltage Vg in which a bias is superimposed on the low frequency signal Sb is generated.
  • the resistors R3, R4, and R5 are provided to control the voltage-current conversion of the current conversion circuit block 15a. Specifically, the resistors R3, R4, and R5 increase the input impedance when transmitting the voltage across the resistor R7 to the control circuit side, control the magnification of voltage-current conversion determined by the resistance ratio, and flow through the resistor R7. It is provided for adjusting the amount of current.
  • R 5 R 6: the resistance value so as to satisfy the R 3 is set.
  • the current amount of the resistor R7 can be set to 0 mA when the potential of the bias potential line 157 is the reference potential. Then, the amount of current of the resistor R7 can be adjusted by further changing the voltage of the bias potential line 157.
  • the output terminal of the operational amplifier 153 is electrically connected to the gate of the transistor 154. Therefore, a voltage Vg including a low frequency signal Sb is applied to the gate of the transistor 154.
  • the node N2 between the output terminal of the operational amplifier 153 and the gate of the transistor 154 is electrically connected to the inverting input terminal of the operational amplifier 153 via the capacitor C1 as a coupling capacitor.
  • the capacitor C1 is provided in order to suppress the response of the operational amplifier 153, that is, to avoid unnecessarily high-speed response.
  • the optical transceiver has a TxDisable function, and it is necessary to quickly return the light to the on state when canceling the Disable, but if it is too early, too much current will flow and over-emission will occur, so the capacitor C1 is used to suppress it. It is provided.
  • One of the current terminals of the transistor 154 for example the drain, is connected to the power potential line 156 via the resistor R7. Further, one current terminal of the transistor 154 is connected to the node N3 via a resistor R6.
  • the node N3 is a node between the non-inverting input terminal of the operational amplifier 153 and the resistor R3.
  • the other current terminal of the transistor 154 such as the source, is electrically connected to the light emitting section 13a (see FIG. 1) of the optical transmission module 13.
  • a current having a magnitude corresponding to the gate voltage of the transistor 154 is supplied from the power supply potential line 156 to the light emitting unit 13a.
  • a voltage Vg including a low frequency signal Sb that has passed through a shaping block 15ba, which is a first-order lag circuit, is input to the gate of the transistor 154. Therefore, the rising and falling portions of the low-frequency signal Sb are inclined by the shaping block 15ba, which is a first-order lag circuit (see the middle and lower parts of FIG. 5).
  • the degree of inclination is determined according to the product of the resistance value of the resistor R2 and the capacitance value of the capacitor C2, that is, the time constant.
  • FIG. 7 is a circuit diagram showing a bias supply circuit 15B as another specific example of the bias supply circuit 15.
  • the bias supply circuit 15B includes a current conversion circuit block 15a, a shaping block 15bb, and an amplification block 15c.
  • the shaping block 15bb corresponds to the shaping block 15b shown in FIG. 2B.
  • the shaping block 15bb is connected to the subsequent stage of the amplification block 15c.
  • the shaping block 15bb is an integrator circuit.
  • the shaping block 15bb includes a resistor R8 and an operational amplifier 158.
  • the resistor R8 is provided on a signal path extending from one current terminal of the transistor 152.
  • the inverting input terminal of the operational amplifier 158 is connected to the signal path.
  • the non-inverting input terminal of the operational amplifier 158 is connected to the node N5 between the resistors R9 and R10.
  • the resistor R9 and the resistor R10 are connected in series between the constant potential line 159 and the reference potential line 155, and divide the voltage between the constant potential line 159 and the reference potential line 155.
  • the voltage divided by the resistors R9 and R10 is input to the non-inverting input terminal of the operational amplifier 158.
  • a resistor R11 and a capacitor C3 are connected in parallel between the output terminal and the inverting input terminal of the operational amplifier 158.
  • the output terminal of the operational amplifier 158 is electrically connected to the inverting input terminal of the operational amplifier 153 of the current conversion circuit block 15a via the resistor R2.
  • a current having a magnitude corresponding to the gate voltage of the transistor 154 is supplied from the power supply potential line 156 to the light emitting unit 13a.
  • a voltage Vg including a low frequency signal Sb that has passed through a shaping block 15bb, which is an integrating circuit, is input to the gate of the transistor 154. Therefore, the rising and falling portions of the low-frequency signal Sb are inclined by the shaping block 15bb which is an integrator circuit (see the middle and lower parts of FIG. 3).
  • the degree of inclination is mainly determined according to the capacitance value of the capacitor C3.
  • FIG. 8 and 9 are graphs showing an example of a signal waveform output from the shaping block 15bb which is the integrating circuit shown in FIG. 7.
  • the vertical axis represents voltage and the horizontal axis represents time.
  • the unit on the vertical axis is the volt.
  • the unit on the horizontal axis is milliseconds.
  • FIG. 8 shows a case where the frequency of the low frequency signal Sb is 10 kHz.
  • FIG. 9 shows a case where the frequency of the low frequency signal Sb is 5 kHz.
  • the shaping block 15bb which is an integrating circuit, linearly inclines the rising and falling edges of the low-frequency signal Sb in the time waveform. If the capacitance value of the capacitor C2 in the shaping block 15bb which is the integrating circuit is the same, the degree of inclination, that is, the inclination is almost the same regardless of the frequency of the low frequency signal Sb.
  • the optical receiver 4 includes a low-frequency signal amplification unit 16, an optical reception module (optical reception unit) 17, and a CDR circuit 18.
  • the optical reception module 17 receives received light Lr, which is an optical signal transmitted from the other party's optical transceiver 1A.
  • the received light Lr is formed by superimposing an optical signal based on the high frequency signal Sa and an optical signal based on the low frequency signal Sb.
  • the optical receiving module 17 has a light receiving element 17a and a transimpedance amplifier (TIA) 17b.
  • the light receiving element 17a is, for example, a photodiode.
  • the light receiving element 17a receives the received light Lr and converts the received light Lr into a current signal.
  • One terminal of the light receiving element 17a is electrically connected to the input end of the TIA 17b.
  • the TIA 17b converts a frequency component of the current signal output from the light receiving element 17a, which is higher than the LFC (Low Frequency Cut-off), that is, a frequency component including the high frequency signal Sa, into a voltage signal.
  • the voltage signal is output from the TIA 17b as a received signal Sr1 including the high frequency signal Sa.
  • the CDR circuit 18 is electrically connected to the output end of the TIA 17b.
  • the CDR circuit 18 separates the clock from the received signal Sr1 output from the TIA 17b and extracts the received data.
  • One or the other terminal of the light receiving element 17a is electrically connected to the input end of the low frequency signal amplification unit 16.
  • the fact that one or the other terminal of the light receiving element 17a is electrically connected to the input terminal of the low frequency signal amplification unit 16 is a concept including, for example, the following aspects. That is, when the other terminal of the light receiving element 17a is led out to the outside of the optical receiving module 17, a circuit for detecting the current from the light receiving element 17a on the outside of the optical receiving module 17, for example, on the control board of the optical transceiver 1A. Is provided.
  • the case where the other terminal of the light receiving element 17a is led out to the outside of the optical receiving module 17 is, for example, a case where the light receiving element 17a is an APD.
  • the circuit for detecting the current from the light receiving element 17a is, for example, a current mirror circuit. Then, the output of this detection circuit is connected to the input end of the low frequency signal amplification unit 16.
  • the current detection signal output from the TIA 17b is provided to the input terminal of the low frequency signal amplification unit 16.
  • the case where the circuit for detecting the current from the light receiving element 17a is provided inside the TIA 17b is, for example, the case where the light receiving element 17a is a PIN photodiode.
  • the current detection signal output from TIA17b is usually RSSI (Received Signal Strength Indicator).
  • the low frequency signal amplification unit 16 converts the current signal output from the light receiving element 17a into a voltage signal.
  • the current signal input to the low frequency signal amplification unit 16 mainly contains a frequency component having a predetermined frequency or less, that is, a frequency component including the low frequency signal Sb.
  • This voltage signal is output from the low frequency signal amplification unit 16 as a received signal Sr2 including the low frequency signal Sb.
  • the current signal output from the other terminal of the light receiving element 17a can also be used to monitor the light intensity of the received light Lr.
  • the output end of the low frequency signal amplification unit 16 is electrically connected to the arithmetic processing circuit 14.
  • the arithmetic processing circuit 14 receives the received signal Sr2 from the low frequency signal amplification unit 16 and changes the bias current of the DC bias B to an appropriate value.
  • FIG. 10 is a diagram schematically showing the low frequency signal amplification unit 16 and its peripheral circuits included in the optical transceiver 1A of the present embodiment.
  • the low frequency signal amplification unit 16 of the present embodiment includes a capacitor 21, a resistor 23, and an amplifier circuit 24.
  • the resistor 23 is connected between the other terminal of the light receiving element 17a and the reference potential line 162, and converts the current signal output from the light receiving element 17a into a voltage signal, that is, a received signal including the low frequency signal Sb.
  • the node N6 between the other terminal of the light receiving element 17a and the resistor 23 is connected to the input end of the amplifier circuit 24 via the capacitor 21 as a coupling capacitor.
  • the capacitor 21 passes a component of a certain frequency or higher in the voltage signal and blocks a component lower than that frequency.
  • the frequency is set lower than the frequency of the low frequency signal Sb. Therefore, the low frequency signal Sb passes through the capacitor 21 and is input to the amplifier circuit 24.
  • the amplifier circuit 24 amplifies the low frequency signal Sb and outputs it to the arithmetic processing circuit 14.
  • the arithmetic processing circuit 14 inputs the low frequency signal Sb to the comparator to discriminate between high level and low level.
  • Node N6 is connected to the input end of the low-pass filter circuit 22.
  • the low-pass filter circuit 22 passes components below a certain frequency and blocks components above that frequency. This frequency is set lower than the frequency of the low frequency signal Sb. Therefore, the low frequency signal Sb is blocked by the low-pass filter circuit 22. Only the DC bias component contained in the voltage signal passes through the low-pass filter circuit 22 and is output to a light intensity monitor circuit (not shown).
  • FIG. 11 is a circuit diagram showing a low frequency signal amplification unit 16A as a specific example of the configuration of the low frequency signal amplification unit 16.
  • the low frequency signal amplification unit 16A has an operational amplifier 161 as an amplifier circuit 24.
  • the non-inverting input terminal of the operational amplifier 161 is electrically connected to the node N6 via the capacitor 21.
  • the non-inverting input terminal of the operational amplifier 161 is connected to the node N7 between the resistors R13 and R14.
  • the resistor R13 and the resistor R14 are connected in series between the constant potential line 163 and the reference potential line 162, and divide the voltage between the constant potential line 163 and the reference potential line 162.
  • the divided voltage is superimposed on the low frequency signal Sb and input to the non-inverting input terminal of the operational amplifier 161.
  • the inverting input terminal of the operational amplifier 161 is electrically connected to the output terminal of the operational amplifier 161 via the resistor R16.
  • the inverting input terminal of the operational amplifier 161 is electrically connected to the reference potential line 162 via a series circuit of the resistor R15 and the capacitor C5.
  • the resistor R16 determines the gain of the low frequency signal amplification unit 16A.
  • the gain of the low frequency signal amplification unit 16A is, for example, 900 times or more.
  • FIG. 12 is a circuit diagram showing a low frequency signal amplification unit 16B as another specific example of the configuration of the amplifier circuit of the low frequency signal amplification unit 16.
  • the low-frequency signal amplification unit 16B includes the amplifier circuit 24 shown in FIG. 11 in two stages.
  • the low frequency signal amplification unit 16B has amplifier circuits 24A and 24B.
  • the amplifier circuit 24A has an operational amplifier 161A.
  • the non-inverting input terminal of the operational amplifier 161A is electrically connected to the node N6A via the capacitor 21A.
  • the non-inverting input terminal of operational amplifier 161A is connected to node N7A between resistor R13A and resistor R14A.
  • the resistor R13A and the resistor R14A are connected in series between the constant potential line 163 and the reference potential line 162, and divide the voltage between the constant potential line 163 and the reference potential line 162. The divided voltage is superimposed on the low frequency signal Sb and input to the non-inverting input terminal of the operational amplifier 161A.
  • the inverting input terminal of the operational amplifier 161A is electrically connected to the output terminal of the operational amplifier 161A via the resistor R16A.
  • the inverting input terminal of the operational amplifier 161A is electrically connected to the reference potential line 162 via a series circuit of the resistor R15A and the capacitor C5A.
  • the resistor R16A determines the gain of the amplifier circuit 24A.
  • the amplifier circuit 24B has an operational amplifier 161B.
  • the non-inverting input terminal of the operational amplifier 161B is electrically connected to the output terminal of the operational amplifier 161A via the capacitor 21B.
  • the non-inverting input terminal of the operational amplifier 161B is connected to the node N7B between the resistor R13B and the resistor R14B.
  • the resistor R13B and the resistor R14B are connected in series between the constant potential line 163 and the reference potential line 162, and divide the voltage between the constant potential line 163 and the reference potential line 162. The divided voltage is superimposed on the output signal from the amplifier circuit 24A and input to the non-inverting input terminal of the operational amplifier 161B.
  • the inverting input terminal of the operational amplifier 161B is electrically connected to the output terminal of the operational amplifier 161B via the resistor R16B.
  • the inverting input terminal of the operational amplifier 161B is electrically connected to the reference potential line 162 via a series circuit of the resistor R15B and the capacitor C5B.
  • the resistor R16B determines the gain of the amplifier circuit 24B.
  • the gain of the low frequency signal amplification unit 16B shown in FIG. 12 is, for example, 900 times.
  • the gains of the two-stage amplifier circuits 24A and 24B constituting the low-frequency signal amplification unit 16B may be equal to each other. In that case, if the gain required for the low-frequency signal amplification unit 16B is 900 times, the gains of the amplifier circuits 24A and 24B are set to 30 times.
  • the effects obtained by the optical transmitter 3 and the optical receiver 4 of the present embodiment having the above configurations will be described together with the conventional problems.
  • the optical main signal is a high-frequency optical signal that mainly contains information to be communicated.
  • the optical sub-signal is a low-frequency optical signal that includes information used for controlling the optical communication device itself.
  • C-RAN Centralized Radio Access Network
  • the radio base station is provided with only a receiving device.
  • the control of the wireless base station and the connection to the wide area optical network are centrally performed by the main base station. Due to the increase in wireless communication capacity in recent years, a wireless base station is generally connected to a main base station by an optical communication system.
  • the message channel is a method of performing intensity modulation (ASK / Amplitude Shift Keying) by superimposing a low-speed signal light of 50 kbps on a high-speed signal light of 10 Gbps or 25 Gbps.
  • G989.2 has an AMCC (Auxiliary management and control channel) regulation, and there is an overmodulation that performs intensity modulation (ASK) of 115 kbps on high-speed signal light.
  • ASK intensity modulation
  • the optical signal based on the high frequency signal Sa corresponds to the optical main signal
  • the optical signal based on the low frequency signal Sb corresponds to the optical sub signal.
  • the optical sub-signal is typically represented as an envelope signal of the optical main signal. According to the findings of the present inventor, the influence of the optical sub-signal on the time waveform of the optical sub-signal is mainly due to the high frequency component contained in the optical sub-signal. That is, when the optical sub-signal is a rectangular wave, the steeper the rise and fall of the optical sub-signal, the higher the frequency component is included in the optical sub-signal in addition to the original low frequency component.
  • the bias supply circuit 15 is a shaping block as a circuit element for inclining the rising portion and the falling portion in the output of the arithmetic processing circuit 14 including the low frequency signal Sb. Includes 15b.
  • the frequency of the high frequency component included in the optical sub-signal based on the low-frequency signal Sb becomes low, and the frequency is separated from the frequency of the optical main signal. Therefore, according to the optical transmitter 3 of the present embodiment, it is possible to reduce the degree of deterioration of the time waveform of the optical main signal caused by the optical sub-signal.
  • FIGS. 13, 14 and 15 are graphs showing the results of performing a fast Fourier transform (FFT) on a rectangular wavy time waveform of a low frequency signal Sb of 50 kHz.
  • FIG. 13 shows the results of a comparative example in the case where the shaping block 15b of the present embodiment is not provided.
  • FIG. 14 shows the results when the falling portion and the falling portion of the low frequency signal Sb are sinusoidal (see FIG. 4).
  • FIG. 15 shows the results when the falling portion and the falling portion of the low frequency signal Sb are linear (see FIG. 3). As shown in these, odd-order harmonics appear with the frequency of the low frequency signal Sb (50 kHz) as the fundamental frequency.
  • FFT fast Fourier transform
  • harmonics of the third or higher order of the fundamental frequency become noise with respect to the high frequency signal Sa, which is considered to be a factor of sensitivity deterioration of the high frequency signal Sa.
  • the third harmonic of the fundamental frequency that is, the peak value of 150 kHz is about -16 dB in the comparative example of FIG. 13, -44 dB in the example of FIG. 14, and -30 dB in the example of FIG.
  • a harmonic reduction effect of about 14 dB to 28 dB can be obtained as compared with the comparative example.
  • FIG. 16 is a diagram schematically showing the configuration used for the evaluation.
  • a low frequency signal Sb having a frequency of 50 kHz generated by a function generator (FG: Function Generator) 42 was input to the bias supply circuit 15 via the attenuator 43 and superimposed on the DC bias B.
  • FG Function Generator
  • the function generator 42 one capable of generating a rectangular wave, a sine wave, and a triangular wave was selected.
  • the RFM (RearFacetMonitor) 49 receives the light Lm from the light emitting unit 13a, and the waveform of the output signal from the RFM 49 is displayed on the oscilloscope 44.
  • a single-mode optical fiber 41 200 ps dispersion
  • the output current from the light receiving element 17a was taken out by the current mirror circuit (RSSI), amplified by the amplifier 50, and then observed by the real-time oscilloscope 47.
  • a pseudo-random signal (PRBS-31) was generated by a pulse pattern generator (PPG) 45, received by an error detector (ED: Error Detector) 48, and a code error rate (BER: Bit Error Rate) was measured.
  • PPG pulse pattern generator
  • ED Error Detector
  • BER Bit Error Rate
  • FIG. 17 is a graph showing the measurement results of BER in each of the cases where the low frequency signal Sb is a square wave, a sine wave, and a triangular wave.
  • graph G1 shows a case where the low frequency signal Sb is a rectangular wave.
  • Graph G2 shows a case where the low frequency signal Sb is a sine wave.
  • Graph G3 shows a case where the low frequency signal Sb is a triangular wave.
  • the vertical axis represents the sensitivity penalty (unit: dB) due to MSG modulation, and the horizontal axis represents the degree of modulation (unit:%).
  • Region A in the figure shows the allowable range of modulation degree (6% to 8.5%) defined in G698.4. Referring to FIG.
  • the time waveform of the low frequency signal Sb output from the shaping block 15b may be a triangular wave.
  • the frequency of the high frequency component included in the optical sub-signal based on the low frequency signal Sb becomes low. Therefore, the degree of deterioration of the time waveform of the optical main signal due to the optical sub signal can be effectively reduced.
  • the bias supply circuit 15 includes an nth-order lag circuit (shaping block 15ba) as a circuit element that gives an n-th-order lag to the low-frequency signal Sb, and a low-frequency signal Sb that has passed through the n-th-order lag circuit.
  • a DC bias B may be superposed to generate a bias current Jb (current conversion circuit block 15a).
  • the nth-order lag circuit acts on the low-frequency signal Sb input to the current generation circuit, and the rising and falling portions of the low-frequency signal Sb can be inclined.
  • the n-th order lag circuit (shaping block 15ba) connects the capacitor C2 in which one electrode is electrically connected to the signal path of the low frequency signal Sb and the other electrode is electrically connected to the reference potential line 155. It may be included. For example, with such a configuration, an nth-order lag circuit (first-order lag circuit) having the above-mentioned action can be realized.
  • the bias supply circuit 15 has an integrating circuit (shaping block 15bb) as a circuit element for time-integrating the low-frequency signal Sb, and a low-frequency signal Sb and a DC bias B that have passed through the integrating circuit. It may have a current generation circuit (current conversion circuit block 15a) that superimposes and generates a bias current Jb. In this case, the integrating circuit acts on the low frequency signal Sb input to the current generation circuit, and the rising portion and the falling portion of the low frequency signal Sb can be inclined.
  • the optical transmitter 3 may be used in an optical transmission system in which the light intensity in the transmission path from the input end to the output end is 6 dBm or less.
  • the optical transmitter 3 of the present embodiment is particularly effective in an optical transmission system in which the maximum optical intensity in the transmission path is relatively small, in other words, the optical transmission path is short.
  • the optical sub-signal based on the low-frequency signal Sb can be received separately from the optical main signal based on the high-frequency signal Sa.
  • FIG. 18 is a diagram schematically showing the configuration of the optical transceiver 1B according to the second embodiment of the present disclosure.
  • the difference between the first embodiment and the above-described embodiment in this embodiment is the configuration of the optical transmission module (optical transmission unit) 13A. That is, the optical transmission module 13A of the present embodiment has a direct modulation type laser element 13d instead of the laser element 13e of the first embodiment.
  • a drive current Ja including a high-frequency signal Sa (first transmission signal) is directly input to the laser element 13d from the drive circuit 19 as a modulation signal.
  • a bias current Jb formed by superimposing the low frequency signal Sb (second transmission signal) on the DC bias B is supplied to the laser element 13d from the bias supply circuit 15. That is, a drive current including the low frequency signal Sb and the high frequency signal Sa is supplied to the laser element 13d.
  • Other configurations other than the above are the same as those in the first embodiment.
  • the optical transceiver 1B directly drives the laser element 13d. May be provided. Even in this case, the same effect as that of the first embodiment can be obtained.
  • the optical transmitter according to the present disclosure is not limited to the above-described embodiment, and various other modifications are possible.
  • a triangular wave shape, a sinusoidal shape, and an nth-order delay are exemplified as examples in which the rising portion and the falling portion of the time waveform of the low frequency signal (second transmission signal) are inclined.
  • the inclination waveforms of the rising portion and the falling portion are not limited to these, and various other inclined waveforms can be adopted.
  • CDR circuit 19 ... Drive circuit 21,21A, 21B ... Capacitor 22 ... Low-pass filter circuit 23 ... Resistance 24, 24A, 24B ... Amplifier circuit 31 ... Input terminal 41 ... Single mode optical fiber 42 ... Function generator 43 ... Attenuator 44 ... Oscilloscope 45 ... Pulse pattern generator 46 ... Sampling oscilloscope 47 ... Real-time oscilloscope 48 ... Error detector 49 ... RFM 50 ... Amplifier 151 ... Logic inverting circuit 152, 154 ... Transistor 153 ... Operate 155, 162 ... Reference potential line 156 ... Power supply potential line 157 ...

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Communication System (AREA)

Abstract

光送信器は、光送信部と、駆動部と、演算回路と、バイアス供給回路と、を備える。光送信部はレーザ素子を含む。駆動部は第１の送信信号によってレーザ素子を駆動する。演算回路は第２の送信信号を生成する。バイアス供給回路は第２の送信信号をレーザ素子のバイアス電流に重畳する。第２の送信信号を含む演算回路の出力は、第１の送信信号の基準クロック周波数よりも周波数の低い基準クロックに基づく矩形波状のデジタル信号である。バイアス供給回路は、演算回路の出力の立ち上がり部分及び立ち下がり部分を傾斜させるための回路要素を含む。

Description

光送信器
　本開示は、光送信器に関する。本出願は、２０２０年３月２６日出願の日本出願第２０２０－０５６２０７号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用する。
　特許文献１は、光通信装置における光量制御方法に関する技術を開示する。この文献に記載された光通信装置は、発光素子と、光量制御手段と、受光素子と、情報を判断する手段と、制御信号生成手段と、を有する。発光素子は、光信号を発生させる。光量制御手段は、発光素子の送信光量を制御する。受光素子は、通信相手からの光信号を受光する。情報を判断する手段は、通信相手からの光信号をデコードして通信相手から送られた光量に関する情報を判断する。制御信号生成手段は、判断された光量に関する情報に基づいて、光量制御手段を制御するための制御信号を生成する。
特開平１１－２０５２３９号公報
　一実施形態に係る光送信器は、光送信部と、駆動部と、演算回路と、バイアス供給回路と、を備える。光送信部はレーザ素子を含む。駆動部は第１の送信信号によってレーザ素子を駆動する。演算回路は第２の送信信号を生成する。バイアス供給回路は第２の送信信号をレーザ素子のバイアス電流に重畳する。第２の送信信号を含む演算回路の出力は、第１の送信信号の基準クロック周波数よりも周波数の低い基準クロックに基づく矩形波状のデジタル信号である。バイアス供給回路は、演算回路の出力の立ち上がり部分及び立ち下がり部分を傾斜させるための回路要素を含む。
図１は、本開示の第１実施形態に係る光トランシーバの構成を概略的に示すブロック図である。 図２Ａは、従来の光トランシーバにおけるバイアス供給回路の例を概略的に示す図である。 図２Ｂは、第１実施形態の光トランシーバが備えるバイアス供給回路を概略的に示す図である。 図３は、整形ブロックから出力される低周波信号の時間波形の例を示す図である。図３の上部は整形ブロックに入力される前の低周波信号の矩形波状の時間波形の例を示す。図３の中部及び下部は、上部に示された低周波信号に対応する、整形ブロックから出力された低周波信号の時間波形の例を示す。 図４は、整形ブロックから出力される低周波信号の時間波形の例を示す図である。図４の上部は整形ブロックに入力される前の低周波信号の矩形波状の時間波形の例を示す。図４の中部及び下部は、上部に示された低周波信号に対応する、整形ブロックから出力された低周波信号の時間波形の例を示す。 図５は、整形ブロックから出力される低周波信号の時間波形の例を示す図である。図５の上部は整形ブロックに入力される前の低周波信号の矩形波状の時間波形の例を示す。図５の中部及び下部は、上部に示された低周波信号に対応する、整形ブロックから出力された低周波信号の時間波形の例を示す。 図６は、バイアス供給回路の具体例を示す回路図である。 図７は、バイアス供給回路の別の具体例を示す回路図である。 図８は、図７に示された積分回路から出力される信号波形の例を示すグラフである。 図９は、図７に示された積分回路から出力される信号波形の別の例を示すグラフである。 図１０は、第１実施形態の光トランシーバが備える低周波信号増幅部及びその周辺回路を概略的に示す図である。 図１１は、低周波信号増幅部の増幅回路の構成の具体例を示す回路図である。 図１２は、低周波信号増幅部の増幅回路の構成の別の具体例を示す回路図である。 図１３は、５０ｋＨｚの低周波信号の矩形波状の時間波形に対して高速フーリエ変換（ＦＦＴ）を行った結果を示すグラフである。図１３は、第１実施形態の整形ブロックを設けない場合の比較例に係る結果を示す。 図１４は、５０ｋＨｚの低周波信号の矩形波状の時間波形に対して高速フーリエ変換（ＦＦＴ）を行った結果を示すグラフである。図１４は、低周波信号の立ち下がり部分及び立ち下がり部分を正弦波状とした場合における結果を示す。 図１５は、５０ｋＨｚの低周波信号の矩形波状の時間波形に対して高速フーリエ変換（ＦＦＴ）を行った結果を示すグラフである。図１５は、低周波信号の立ち下がり部分及び立ち下がり部分を直線状とした場合における結果を示す。 図１６は、低周波信号の感度劣化の評価に用いた構成を概略的に示す図である。 図１７は、符号誤り率の測定結果を示すグラフである。 図１８は、本開示の第２実施形態に係る光トランシーバの構成を概略的に示す図である。
［本開示が解決しようとする課題］
　近年、光通信システムにおいて、主に通信すべき情報が含まれる高周波の光信号（以下、光主信号と称する）に、光通信装置自体の制御等に用いる情報が含まれる低周波の光信号（以下、光副信号と称する）を重畳させる技術が用いられている。例えば、多数の無線通信用基地局を主基地局が管理するために、無線通信用基地局と主基地局との間で授受される光主信号に、無線通信用基地局の管理のための光副信号を重畳させる。このような技術においては、光副信号に起因する光主信号の時間波形の劣化の程度をできる限り低減することが望まれる。
［本開示の効果］
　本開示によれば、光副信号に起因する光主信号の時間波形の劣化の程度を低減することができる光送信器を提供することが可能となる。
　［本開示の実施形態の説明］
　最初に、本開示の実施形態を列記して説明する。一実施形態に係る光送信器は、光送信部と、駆動部と、演算回路と、バイアス供給回路と、を備える。光送信部はレーザ素子を含む。駆動部は第１の送信信号によってレーザ素子を駆動する。演算回路は第２の送信信号を生成する。バイアス供給回路は第２の送信信号をレーザ素子のバイアス電流に重畳する。第２の送信信号を含む演算回路の出力は、第１の送信信号の基準クロック周波数よりも周波数の低い基準クロックに基づく矩形波状のデジタル信号である。バイアス供給回路は、演算回路の出力の立ち上がり部分及び立ち下がり部分を傾斜させるための回路要素を含む。
　この光送信器では、第１の送信信号に基づく光信号が前述した光主信号に相当し、第２の送信信号に基づく光信号が前述した光副信号に相当する。光副信号は、典型的には、光主信号の包絡線信号として表現される。光副信号による光主信号の時間波形への影響は、主に、光副信号に含まれる高い周波数成分に起因する。すなわち、光副信号の立ち上がり及び立ち下がりが急峻であるほど、光副信号には本来の低い周波数成分に加えて高い周波数成分が含まれる。そして、この高い周波数成分の周波数が光主信号の周波数に近いと、その周波数成分は光主信号に対してノイズとして作用する。その結果、光主信号の時間波形の劣化が引き起こされる。これに対し、上記の光送信器では、バイアス供給回路が、第２の送信信号を含む演算回路の出力における立ち上がり部分及び立ち下がり部分を傾斜させるための回路要素を含む。これにより、第２の送信信号に基づく光副信号に含まれる高周波数成分の周波数が低くなり、光主信号の周波数から離れる。よって、上記の光送信器によれば、光副信号に起因する光主信号の時間波形の劣化の程度を低減することができる。
　上記光送信器において、レーザ素子は発光部及び変調部を備えてもよい。そして、第１の送信信号は変調部を駆動してもよい。或いは、上記光送信器において、レーザ素子は直接変調型であってもよい。そして、第１の送信信号は、直接変調信号としてレーザ素子に入力されてもよい。
　上記光送信器において、回路要素から出力される第２の送信信号の時間波形は三角波であってもよい。或いは、回路要素から出力される第２の送信信号の時間波形の立ち上がり部分及び立ち下がり部分が正弦波状であってもよい。或いは、回路要素から出力される第２の送信信号の時間波形の立ち上がり部分及び立ち下がり部分が遅れを有してもよい。例えばこれらのような場合に、第２の送信信号に基づく光副信号に含まれる高周波数成分の周波数が低くなる。故に、光副信号に起因する光主信号の時間波形の劣化の程度を効果的に低減することができる。第２の送信信号の時間波形が三角波である場合、その時間波形は、三角波の頂部及び底部の少なくとも一方に平坦な部分を含んでもよい。第２の送信信号の時間波形の立ち上がり部分及び立ち下がり部分が正弦波状であるか又は遅れを有する場合、立ち上がり部分と立ち下がり部分との間に平坦な部分が存在してもよく、存在しなくてもよい。
　上記光送信器において、バイアス供給回路は、ｎ次遅れ回路と、電流生成回路と、を有してもよい。ｎ次遅れ回路は、上記回路要素であって、第２の送信信号にｎ次遅れを与える。但し、ｎは１以上の整数である。電流生成回路は、ｎ次遅れ回路を経た第２の送信信号をバイアス電流に重畳する。この場合、電流生成回路に入力される第２の送信信号に対してｎ次遅れ回路が作用し、第２の送信信号の立ち上がり部分及び立ち下がり部分を傾斜させることができる。この場合、ｎ次遅れ回路は、キャパシタを含んでもよい。キャパシタの一方の電極は、第２の送信信号の信号経路に電気的に接続される。キャパシタの他方の電極は、定電位線に電気的に接続される。例えばこのような構成により、上記作用を有するｎ次遅れ回路としての一次遅れ回路を実現することができる。
　上記各光送信器において、バイアス供給回路は、積分回路と、電流生成回路と、を有してもよい。積分回路は、上記回路要素であって、第２の送信信号を時間積分する。電流生成回路は、積分回路を経た第２の送信信号をバイアス電流に重畳する。この場合、電流生成回路に入力される第２の送信信号に対して積分回路が作用する。故に、第２の送信信号の立ち上がり部分及び立ち下がり部分を傾斜させることができる。
　上記光送信器は、入力端から出力端までの伝送経路内の光強度が６ｄＢｍ以下である光伝送システムにおいて使用されてもよい。上記光送信器は、このように伝送経路内の最大光強度が比較的小さい、言い換えると、光伝送経路が短い光伝送システムにおいて特に有効である。
 
　［本開示の実施形態の詳細］
　本開示の光送信器の具体例を、以下に図面を参照しつつ説明する。本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
　（第１実施形態）
　図１は、本開示の第１実施形態に係る光トランシーバ１Ａの構成を概略的に示すブロック図である。図１に示されるように、本実施形態の光トランシーバ１Ａは、光送信器３と、光受信器４と、演算処理回路１４とを備える。この光トランシーバ１Ａは、同一の構成を有する別の光トランシーバ１Ａと光ファイバなどの光伝送路を介して接続されており、別の光トランシーバ１Ａとの間で信号光の授受を行う。具体的には、この光トランシーバ１Ａの光送信器３から送信される信号光Ｌｔを、別の光トランシーバ１Ａが有する光受信器４において受信する。別の光トランシーバ１Ａの光送信器３から送信される信号光Ｌｒを、この光トランシーバ１Ａが有する光受信器４において受信する。この光トランシーバ１Ａは、例えば伝送経路内の光強度が６ｄＢｍ以下といった、比較的近距離間の光伝送システムにおいて使用される。伝送経路内とは、入力端から出力端までの伝送経路の範囲である。
　光送信器３は、クロックデータリカバリ（ＣＤＲ）回路１１と、駆動回路（駆動部）１２と、光送信モジュール（光送信部）１３と、バイアス供給回路１５と、を備える。光送信モジュール１３は、レーザ素子１３ｅを含む。レーザ素子１３ｅは、発光部１３ａと、変調部１３ｂとを有する。発光部１３ａは、例えばレーザダイオードであり、一実施例では分布帰還型（ＤＦＢ：Distributed Feedback）レーザダイオードである。変調部１３ｂは、例えば電界吸収（ＥＡ：Electro Absorption）型の光変調器である。発光部１３ａがレーザダイオードである場合、発光部１３ａは、半導体基板の面に沿ったレーザ共振方向に伸びる活性層と、活性層の上下に設けられた一対のクラッド層とを有する。更に、発光部１３ａは、バイアス電流Ｊｂを受けるためのアノード電極およびカソード電極を有する。変調部１３ｂがＥＡ型の光変調器である場合、変調部１３ｂは、光導波層と、光導波層の上下に設けられた一対のクラッド層とを有する。更に、変調部１３ｂは、駆動電圧（変調電圧）Ｖｄを受けるためのアノード電極およびカソード電極を有する。これらの発光部１３ａ及び変調部１３ｂは、共通の半導体基板上にモノリシックに集積され、電界吸収型変調器集積レーザ（ＥＭＬ：Electro-absorption Modulator integrated Laser-diode）として１チップ化されている。発光部１３ａの活性層と、変調部１３ｂの光導波層とは、バットジョイント技術等を用いて互いに光学的に結合される。アノード電極およびカソード電極のうち一方は、発光部１３ａと変調部１３ｂとにおいて共通であってもよい。発光部１３ａから出力された光は、変調部１３ｂにおいてその光強度を変調されたのち、光送信モジュール１３の光出力ポート１３ｃから出力される。発光部１３ａ及び変調部１３ｂは、それぞれ別個の素子として構成されてもよい。
　光送信器３のＣＤＲ回路１１の入力端は、光送信器３の入力端子３１と電気的に接続されている。入力端子３１は、ホストボード（図示しない）と接続され、ホストボードから出力された高周波信号Ｓａを受ける。高周波信号Ｓａは、高周波の基準クロック周波数で生成されたデジタル信号（シリアル信号）である。高周波信号Ｓａは、この光トランシーバ１Ａにおいて、相手側の光トランシーバ１Ａに対して送信する主な情報（データ）を含む。ＣＤＲ回路１１は、高周波信号Ｓａを所定のタイミングに基づいて整形したデジタル信号を出力する。
　駆動回路１２の入力端は、ＣＤＲ回路１１の出力端と電気的に接続されている。駆動回路１２の出力端は、変調部１３ｂのアノード電極又はカソード電極と電気的に接続されている。駆動回路１２は、ＣＤＲ回路１１から高周波信号Ｓａを受け、高周波信号Ｓａを増幅してなる駆動電圧Ｖｄ（第１の送信信号）を変調部１３ｂに供給して、変調部１３ｂを駆動する。駆動電圧Ｖｄの周波数は例えば１Ｇｂｐｓ以上であり、一実施例では２５．７８Ｇｂｐｓである。駆動回路１２の内部又は外部において、駆動電圧Ｖｄのローレベルの大きさを調整するためのバイアス電圧Ｖｂが駆動電圧Ｖｄに重畳される。
　演算処理回路（演算回路）１４は、光トランシーバ１Ａの入出力端１０と電気的に接続されている。演算処理回路１４は、入出力端１０からＩ２Ｃ（Inter-Integrated Circuit）信号を含む制御データＤｂをホストボード（図示しない）から受信する。制御データＤｂは、この光トランシーバ１Ａにおいて、相手側の光トランシーバ１Ａに対して送信する管理情報を含む。管理情報とは、こちら側の光トランシーバ１Ａまたは相手側の光トランシーバ１Ａの動作を制御および管理するための情報である。演算処理回路１４は、この制御データＤｂ、及び自らが収集したデータに基づいて、低周波信号Ｓｂ（第２の送信信号）を生成する。低周波信号Ｓｂは、矩形波状のデジタル信号である。低周波信号Ｓｂの基準クロック周波数は、駆動電圧Ｖｄの周波数、すなわち高周波信号Ｓａの基準クロック周波数よりも十分に低い。低周波信号Ｓｂの周波数は、例えば５０ｋＨｚである。演算処理回路１４は、バイアス供給回路１５の入力端と電気的に接続された出力端を有し、低周波信号Ｓｂをバイアス供給回路１５に出力する。演算処理回路１４は、光トランシーバ１Ａの動作を制御するための回路である。演算処理回路１４は、例えばメモリコントロールユニット（ＭＣＵ）、又はＦＰＧＡ（Field Programmable Gate Array）といった、種々の大規模集積回路によって構成され得る。ＭＣＵでは、ＣＰＵ及びメモリなどからなるコンピュータシステムが、一つの集積回路に組み込まれている。ＦＰＧＡは、多数の論理回路の接続関係をプログラム可能にした素子である。
　バイアス供給回路１５は、入力端と、出力端とを有する。バイアス供給回路１５の入力端は、演算処理回路１４と電気的に接続されている。バイアス供給回路１５の出力端は、発光部１３ａのアノード電極又はカソード電極と電気的に接続されている。バイアス供給回路１５は、直流バイアスＢを低周波信号Ｓｂに重畳してなるバイアス電流Ｊｂを、発光部１３ａに供給する。図２Ａは、従来の光トランシーバにおけるバイアス供給回路１５０の例を概略的に示す図である。従来の光トランシーバにおいては、バイアス供給回路１５０は、電流変換回路ブロック１５０ａを含む。そして、電流変換回路ブロック１５０ａの一の入力端に直流バイアスＢが入力され、別の入力端に低周波信号Ｓｂが入力される。電流変換回路ブロック１５０ａは、低周波信号Ｓｂと直流バイアスＢとを重畳したバイアス電流Ｊｂを出力端から出力する。
　これに対し、図２Ｂは、本実施形態の光トランシーバ１Ａが備えるバイアス供給回路１５を概略的に示す図である。同図に示されるように、本実施形態のバイアス供給回路１５は、電流変換回路ブロック１５ａに加えて、整形ブロック１５ｂを含む。整形ブロック１５ｂは、演算処理回路１４から出力された低周波信号Ｓｂの時間波形における立ち上がり部分及び立ち下がり部分を傾斜させるための回路要素である。整形ブロック１５ｂは、入力端と、出力端とを有する。整形ブロック１５ｂの入力端は、演算処理回路１４から低周波信号Ｓｂを入力する。整形ブロック１５ｂの出力端は、電流変換回路ブロック１５ａの別の入力端に電気的に接続されている。整形ブロック１５ｂは、演算処理回路１４から入力した低周波信号Ｓｂの時間波形における立ち上がり部分及び立ち下がり部分を傾斜させたのち、低周波信号Ｓｂを出力端から電流変換回路ブロック１５ａへ出力する。電流変換回路ブロック１５ａは、低周波信号Ｓｂと直流バイアスＢとを重畳してなるバイアス電流Ｊｂを出力端から出力する。
　図３、図４および図５は、整形ブロック１５ｂから出力される低周波信号Ｓｂの時間波形の例を示す図である。これらの図において、上部は、演算処理回路１４から出力された、整形ブロック１５ｂに入力される前の低周波信号Ｓｂの矩形波状の時間波形の例を示す。中部及び下部は、上部に示された低周波信号Ｓｂに対応する、整形ブロック１５ｂから出力された低周波信号Ｓｂの時間波形の例を示す。図３の中部に示されるように、整形ブロック１５ｂから出力された低周波信号Ｓｂの時間波形は、三角波であり、三角波の頂部及び底部の少なくとも一方に平坦な部分Ｗｃを含んでもよい。ここで、三角波とは、主に立ち上がり部分Ｗａ及び立ち下がり部分Ｗｂによって構成され、立ち上がり部分Ｗａ及び立ち下がり部分Ｗｂの傾斜が略一定である波形をいう。頂部及び底部の平坦な部分とは、値が一定の部分をいう。図３の下部に示されるように、整形ブロック１５ｂから出力された低周波信号Ｓｂの時間波形は、傾斜した立ち上がり部分Ｗａ及び立ち下がり部分Ｗｂの間に平坦な部分Ｗｃが必ず存在する台形状であってもよい。図３の中部及び下部に示される時間波形は、例えば、上部に示される矩形波状の低周波信号Ｓｂを時間積分することにより得られる。
　図４の中部及び下部に示されるように、整形ブロック１５ｂから出力された低周波信号Ｓｂの時間波形は、立ち上がり部分Ｗｄ及び立ち下がり部分Ｗｅがそれぞれ正弦波状であってもよい。その場合、図４の中部に示されるように、低周波信号Ｓｂの時間波形は、立ち上がり部分Ｗｄと立ち下がり部分Ｗｅとの間に平坦な部分Ｗｃが存在しないパルス波形を含んでもよい。或いは、図４の下部に示されるように、立ち上がり部分Ｗｄと立ち下がり部分Ｗｅとの間に平坦な部分Ｗｃが必ず存在してもよい。図４の中部は正弦波の周期が比較的大きい場合を示す。図４の下部は正弦波の周期が比較的小さい場合を示す。
　図５の中部及び下部に示されるように、整形ブロック１５ｂから出力された低周波信号Ｓｂの時間波形は、立ち上がり部分Ｗｆ及び立ち下がり部分Ｗｇのそれぞれが遅れを有する、言い換えると、ローパスフィルタ処理がなされた波形であってもよい。その場合、図５の中部に示されるように、低周波信号Ｓｂの時間波形は、立ち上がり部分Ｗｆと立ち下がり部分Ｗｇとの間に平坦な部分Ｗｃが存在しないパルス波形を含んでもよい。或いは、図５の下部に示されるように、立ち上がり部分Ｗｆと立ち下がり部分Ｗｇとの間に平坦な部分Ｗｃが必ず存在してもよい。図５の中部及び下部に示される時間波形は、例えば、上部に示される矩形波状の低周波信号Ｓｂに、ｎ次遅れを与えることにより得られる。ｎは１以上の整数である。中部はｎ次遅れの時定数が比較的大きい場合を示す。下部はｎ次遅れの時定数が比較的小さい場合を示す。
　図６は、バイアス供給回路１５の具体例として、バイアス供給回路１５Ａを示す回路図である。図６に示されるように、このバイアス供給回路１５Ａは、電流変換回路ブロック１５ａと、整形ブロック１５ｂａと、増幅ブロック１５ｃとを有する。増幅ブロック１５ｃは、ソース接地回路であり、論理反転回路１５１と、トランジスタ（ＦＥＴ）１５２とを含む。トランジスタ１５２のゲートには、演算処理回路１４から論理反転回路１５１を介して低周波信号Ｓｂが入力される。トランジスタ１５２の一方の電流端子、例えばドレインは抵抗Ｒ１を介して定電位線１５９に接続されておいる。トランジスタ１５２の他方の電流端子、例えばソースは基準電位線１５５に接続されている。定電位線１５９の電位は、基準電位線１５５の電位よりも高い。このような構成により、トランジスタ１５２の一方の電流端子からは、増幅された低周波信号Ｓｂが出力される。
　整形ブロック１５ｂａは、図２Ｂに示された整形ブロック１５ｂに相当する。整形ブロック１５ｂａは、増幅ブロック１５ｃの後段に接続されている。この例において、整形ブロック１５ｂａは、一次遅れ回路、言い換えると、ローパスフィルタ回路である。図示例では、整形ブロック１５ｂａは、抵抗Ｒ２と、キャパシタＣ２と、を含む。抵抗Ｒ２は、トランジスタ１５２の一方の電流端子から延びる信号経路上に設けられている。キャパシタＣ２の一方の電極はその信号経路に接続されている。キャパシタＣ２の他方の電極は基準電位線１５５に接続されている。より詳細には、抵抗Ｒ２の一端が、トランジスタ１５２の一方の電流端子と電気的に接続されている。抵抗Ｒ２の他端が、キャパシタＣ２の一方の電極と電気的に接続されている。
　電流変換回路ブロック１５ａは、オペアンプ１５３と、トランジスタ（ＦＥＴ）１５４とを含む。オペアンプ１５３の反転入力端子は、整形ブロック１５ｂａにおける抵抗Ｒ２とキャパシタＣ２との間のノードＮ１に接続されている。したがって、オペアンプ１５３の反転入力端子には、整形ブロック１５ｂａを通過した低周波信号Ｓｂが入力される。ノードＮ１は、抵抗Ｒ４を介して電源電位線１５６と電気的に接続され、抵抗Ｒ５を介して基準電位線１５５と電気的に接続されている。電源電位線１５６の電位は、基準電位線１５５の電位よりも高い。オペアンプ１５３の非反転入力端子は、抵抗Ｒ３を介してバイアス電位線１５７に接続されている。バイアス電位線１５７の電位は、基準電位線１５５の電位よりも高い。これにより、低周波信号Ｓｂにバイアスが重畳された電圧Ｖｇが生成される。抵抗Ｒ３，Ｒ４，Ｒ５は、電流変換回路ブロック１５ａの電圧電流変換を制御するために設けられている。具体的には、抵抗Ｒ３，Ｒ４，Ｒ５は、抵抗Ｒ７の両端電圧を制御回路側に伝達する際の入力インピーダンスの増大、抵抗比により定まる電圧電流変換の倍率の制御、及び、抵抗Ｒ７に流れる電流量の調整のために設けられている。抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６の抵抗値をそれぞれＲ３、Ｒ４、Ｒ５、Ｒ６とすると、Ｒ４：Ｒ５＝Ｒ６：Ｒ３を満たすように各抵抗値が設定される。この場合、抵抗Ｒ５の一端を基準電位とすることにより、バイアス電位線１５７の電位が基準電位であるときに抵抗Ｒ７の電流量を０ｍＡにできる。そして、更にバイアス電位線１５７の電圧を変更することにより、抵抗Ｒ７の電流量を調整できる。
　オペアンプ１５３の出力端子は、トランジスタ１５４のゲートと電気的に接続されている。したがって、トランジスタ１５４のゲートには、低周波信号Ｓｂを含む電圧Ｖｇが印加される。オペアンプ１５３の出力端子とトランジスタ１５４のゲートとの間のノードＮ２は、カップリングコンデンサとしてのキャパシタＣ１を介して、オペアンプ１５３の反転入力端子と電気的に接続されている。キャパシタＣ１は、オペアンプ１５３の応答抑制、すなわち必要以上に高速応答することを回避するために設けられている。光トランシーバにはTx Disable機能があり、Disableを解除する際に素早く光をオン状態に戻す必要があるが、早過ぎると電流を流し過ぎて過発光になるので、その抑制のためにキャパシタＣ１が設けられている。トランジスタ１５４の一方の電流端子、例えばドレインは、抵抗Ｒ７を介して電源電位線１５６に接続されている。更に、トランジスタ１５４の一方の電流端子は、抵抗Ｒ６を介してノードＮ３に接続されている。ノードＮ３は、オペアンプ１５３の非反転入力端子と抵抗Ｒ３との間のノードである。トランジスタ１５４の他方の電流端子、例えばソースは、光送信モジュール１３の発光部１３ａ（図１を参照）と電気的に接続されている。
　図６に示されたバイアス供給回路１５Ａにおいては、トランジスタ１５４のゲート電圧に応じた大きさの電流が電源電位線１５６から発光部１３ａに供給される。トランジスタ１５４のゲートには、一次遅れ回路である整形ブロック１５ｂａを経た低周波信号Ｓｂを含む電圧Ｖｇが入力される。したがって、低周波信号Ｓｂの立ち上がり部分及び立ち下がり部分は、一次遅れ回路である整形ブロック１５ｂａによって傾斜する（図５の中部及び下部を参照）。傾斜の程度は、抵抗Ｒ２の抵抗値とキャパシタＣ２の容量値との積、すなわち時定数に応じて定まる。
　図７は、バイアス供給回路１５の別の具体例として、バイアス供給回路１５Ｂを示す回路図である。図７に示されるように、このバイアス供給回路１５Ｂは、電流変換回路ブロック１５ａと、整形ブロック１５ｂｂと、増幅ブロック１５ｃとを有する。これらのうち、電流変換回路ブロック１５ａ及び増幅ブロック１５ｃの構成は図６と同様であるため、説明を省略する。整形ブロック１５ｂｂは、図２Ｂに示された整形ブロック１５ｂに相当する。整形ブロック１５ｂｂは、増幅ブロック１５ｃの後段に接続されている。この例において、整形ブロック１５ｂｂは積分回路である。図示例では、整形ブロック１５ｂｂは、抵抗Ｒ８と、オペアンプ１５８とを含む。抵抗Ｒ８は、トランジスタ１５２の一方の電流端子から延びる信号経路上に設けられている。オペアンプ１５８の反転入力端子は、その信号経路に接続されている。オペアンプ１５８の非反転入力端子は、抵抗Ｒ９と抵抗Ｒ１０との間のノードＮ５に接続されている。抵抗Ｒ９及び抵抗Ｒ１０は、定電位線１５９と基準電位線１５５との間に直列に接続され、定電位線１５９と基準電位線１５５との間の電圧を分圧する。オペアンプ１５８の非反転入力端子には、抵抗Ｒ９及び抵抗Ｒ１０によって分圧された電圧が入力される。オペアンプ１５８の出力端子と反転入力端子との間には、抵抗Ｒ１１及びキャパシタＣ３が互いに並列に接続されている。オペアンプ１５８の出力端子は、抵抗Ｒ２を介して、電流変換回路ブロック１５ａのオペアンプ１５３の反転入力端子と電気的に接続されている。
　図７に示されたバイアス供給回路１５Ｂにおいても、トランジスタ１５４のゲート電圧に応じた大きさの電流が電源電位線１５６から発光部１３ａに供給される。トランジスタ１５４のゲートには、積分回路である整形ブロック１５ｂｂを経た低周波信号Ｓｂを含む電圧Ｖｇが入力される。したがって、低周波信号Ｓｂの立ち上がり部分及び立ち下がり部分は、積分回路である整形ブロック１５ｂｂによって傾斜する（図３の中部及び下部を参照）。傾斜の程度は、主にキャパシタＣ３の容量値に応じて定まる。
　図８及び図９は、図７に示された積分回路である整形ブロック１５ｂｂから出力される信号波形の例を示すグラフである。これらの図において、縦軸は電圧を表し、横軸は時間を表す。縦軸の単位はボルトである。横軸の単位はミリ秒である。図８は低周波信号Ｓｂの周波数が１０ｋＨｚである場合を示す。図９は低周波信号Ｓｂの周波数が５ｋＨｚである場合を示す。これらの図に示されるように、積分回路である整形ブロック１５ｂｂによって、低周波信号Ｓｂの時間波形における立ち上がり及び立ち下がりが直線状に傾斜する。積分回路である整形ブロック１５ｂｂにおけるキャパシタＣ２の容量値が同じであれば、低周波信号Ｓｂの周波数に関係なく、傾斜の程度すなわち傾きもほぼ同じとなる。
　再び図１を参照する。光受信器４は、低周波信号増幅部１６と、光受信モジュール（光受信部）１７と、ＣＤＲ回路１８と、を備える。光受信モジュール１７は、相手方の光トランシーバ１Ａから送信された光信号である受信光Ｌｒを受ける。この受信光Ｌｒは、高周波信号Ｓａに基づく光信号と、低周波信号Ｓｂに基づく光信号とが重畳されてなる。光受信モジュール１７は、受光素子１７ａと、トランスインピーダンスアンプ（ＴＩＡ）１７ｂとを有する。受光素子１７ａは例えばフォトダイオードである。受光素子１７ａは、受信光Ｌｒを受けて、受信光Ｌｒを電流信号に変換する。受光素子１７ａの一方の端子、例えばアノードは、ＴＩＡ１７ｂの入力端と電気的に接続されている。ＴＩＡ１７ｂは、受光素子１７ａから出力される電流信号のうちＬＦＣ（Low Frequency Cut-off）以上の周波数成分、すなわち高周波信号Ｓａを含む周波数成分を電圧信号に変換する。その電圧信号は、高周波信号Ｓａを含む受信信号Ｓｒ１としてＴＩＡ１７ｂから出力される。ＣＤＲ回路１８は、ＴＩＡ１７ｂの出力端と電気的に接続されている。ＣＤＲ回路１８は、ＴＩＡ１７ｂから出力された受信信号Ｓｒ１からクロックを分離して受信データを抽出する。
　受光素子１７ａの一方又は他方の端子、例えばカソードは、低周波信号増幅部１６の入力端と電気的に接続されている。受光素子１７ａの一方又は他方の端子が低周波信号増幅部１６の入力端と電気的に接続されるとは、例えば次に述べる態様をも含む概念である。すなわち、受光素子１７ａの他方の端子を光受信モジュール１７の外部に導出する場合、光受信モジュール１７の外部、例えば光トランシーバ１Ａの制御基板上に、受光素子１７ａからの電流を検出するための回路を設ける。受光素子１７ａの他方の端子を光受信モジュール１７の外部に導出する場合とは、例えば受光素子１７ａがＡＰＤである場合である。受光素子１７ａからの電流を検出するための回路は、例えばカレントミラー回路である。そして、この検出回路の出力を、低周波信号増幅部１６の入力端に接続する。或いは、受光素子１７ａからの電流を検出する回路をＴＩＡ１７ｂの内部に設ける場合、ＴＩＡ１７ｂから出力される電流検出信号を、低周波信号増幅部１６の入力端に提供する。受光素子１７ａからの電流を検出する回路をＴＩＡ１７ｂの内部に設ける場合とは、例えば受光素子１７ａがＰＩＮフォトダイオードである場合である。ＴＩＡ１７ｂから出力される電流検出信号は、通常はＲＳＳＩ（Received Signal Strength Indicator）である。
　低周波信号増幅部１６は、受光素子１７ａから出力される電流信号を電圧信号に変換する。このとき、低周波信号増幅部１６に入力される電流信号は、所定の周波数以下の周波数成分、すなわち低周波信号Ｓｂを含む周波数成分を主に含む。この電圧信号は、低周波信号Ｓｂを含む受信信号Ｓｒ２として低周波信号増幅部１６から出力される。受光素子１７ａの他方の端子から出力される電流信号は、受信光Ｌｒの光強度をモニタするためにも用いられ得る。低周波信号増幅部１６の出力端は、演算処理回路１４と電気的に接続されている。演算処理回路１４は、低周波信号増幅部１６から受信信号Ｓｒ２を受け、直流バイアスＢのバイアス電流を適正な値に変更する。
　図１０は、本実施形態の光トランシーバ１Ａが備える低周波信号増幅部１６及びその周辺回路を概略的に示す図である。同図に示されるように、本実施形態の低周波信号増幅部１６は、キャパシタ２１と、抵抗２３と、増幅回路２４とを有する。抵抗２３は、受光素子１７ａの他方の端子と基準電位線１６２との間に接続され、受光素子１７ａから出力される電流信号を電圧信号、すなわち低周波信号Ｓｂを含む受信信号に変換する。受光素子１７ａの他方の端子と抵抗２３との間のノードＮ６は、カップリングコンデンサとしてのキャパシタ２１を介して増幅回路２４の入力端に接続されている。キャパシタ２１は、電圧信号のうち或る周波数以上の成分を通過させ、その周波数より小さい成分を遮断する。その周波数は、低周波信号Ｓｂの周波数よりも低く設定される。したがって、低周波信号Ｓｂはキャパシタ２１を通過して増幅回路２４に入力される。増幅回路２４は、低周波信号Ｓｂを増幅して演算処理回路１４に出力する。演算処理回路１４は、この低周波信号Ｓｂをコンパレータに入力して、ハイレベル及びローレベルを判別する。
　ノードＮ６は、ローパスフィルタ回路２２の入力端に接続されている。ローパスフィルタ回路２２は、或る周波数以下の成分を通過させ、その周波数より大きい成分を遮断する。この周波数は、低周波信号Ｓｂの周波数よりも低く設定される。したがって、低周波信号Ｓｂはローパスフィルタ回路２２により遮断される。電圧信号に含まれる直流バイアス成分のみが、ローパスフィルタ回路２２を通過して、図示しない光強度モニタ回路に出力される。
　図１１は、低周波信号増幅部１６の構成の具体例として、低周波信号増幅部１６Ａを示す回路図である。図１１に示されるように、この低周波信号増幅部１６Ａは、増幅回路２４としてのオペアンプ１６１を有する。オペアンプ１６１の非反転入力端子は、キャパシタ２１を介してノードＮ６と電気的に接続されている。加えて、オペアンプ１６１の非反転入力端子は、抵抗Ｒ１３と抵抗Ｒ１４との間のノードＮ７に接続されている。抵抗Ｒ１３及び抵抗Ｒ１４は、定電位線１６３と基準電位線１６２との間に直列に接続され、定電位線１６３と基準電位線１６２との間の電圧を分圧する。オペアンプ１６１の非反転入力端子には、分圧された電圧が低周波信号Ｓｂに重畳して入力される。オペアンプ１６１の反転入力端子は、抵抗Ｒ１６を介してオペアンプ１６１の出力端子と電気的に接続されている。加えて、オペアンプ１６１の反転入力端子は、抵抗Ｒ１５及びキャパシタＣ５の直列回路を介して基準電位線１６２と電気的に接続されている。抵抗Ｒ１６は、低周波信号増幅部１６Ａの利得を決定する。低周波信号増幅部１６Ａの利得は、例えば９００倍以上である。
　図１２は、低周波信号増幅部１６の増幅回路の構成の別の具体例として、低周波信号増幅部１６Ｂを示す回路図である。図１２に示されるように、低周波信号増幅部１６Ｂは、図１１に示された増幅回路２４が２段に構成されてなる。具体的には、低周波信号増幅部１６Ｂは、増幅回路２４Ａ及び２４Ｂを有する。増幅回路２４Ａは、オペアンプ１６１Ａを有する。オペアンプ１６１Ａの非反転入力端子は、キャパシタ２１Ａを介してノードＮ６Ａと電気的に接続されている。加えて、オペアンプ１６１Ａの非反転入力端子は、抵抗Ｒ１３Ａと抵抗Ｒ１４Ａとの間のノードＮ７Ａに接続されている。抵抗Ｒ１３Ａ及び抵抗Ｒ１４Ａは、定電位線１６３と基準電位線１６２との間に直列に接続され、定電位線１６３と基準電位線１６２との間の電圧を分圧する。オペアンプ１６１Ａの非反転入力端子には、分圧された電圧が低周波信号Ｓｂに重畳して入力される。オペアンプ１６１Ａの反転入力端子は、抵抗Ｒ１６Ａを介してオペアンプ１６１Ａの出力端子と電気的に接続されている。加えて、オペアンプ１６１Ａの反転入力端子は、抵抗Ｒ１５Ａ及びキャパシタＣ５Ａの直列回路を介して基準電位線１６２と電気的に接続されている。抵抗Ｒ１６Ａは、増幅回路２４Ａの利得を決定する。増幅回路２４Ｂは、オペアンプ１６１Ｂを有する。オペアンプ１６１Ｂの非反転入力端子は、キャパシタ２１Ｂを介してオペアンプ１６１Ａの出力端子と電気的に接続されている。オペアンプ１６１Ｂの非反転入力端子は、抵抗Ｒ１３Ｂと抵抗Ｒ１４Ｂとの間のノードＮ７Ｂに接続されている。抵抗Ｒ１３Ｂ及び抵抗Ｒ１４Ｂは、定電位線１６３と基準電位線１６２との間に直列に接続され、定電位線１６３と基準電位線１６２との間の電圧を分圧する。オペアンプ１６１Ｂの非反転入力端子には、分圧された電圧が増幅回路２４Ａからの出力信号に重畳して入力される。オペアンプ１６１Ｂの反転入力端子は、抵抗Ｒ１６Ｂを介してオペアンプ１６１Ｂの出力端子と電気的に接続されている。加えて、オペアンプ１６１Ｂの反転入力端子は、抵抗Ｒ１５Ｂ及びキャパシタＣ５Ｂの直列回路を介して基準電位線１６２と電気的に接続されている。抵抗Ｒ１６Ｂは、増幅回路２４Ｂの利得を決定する。
　図１２に示される低周波信号増幅部１６Ｂの利得は、例えば９００倍である。この低周波信号増幅部１６Ｂを構成する２段の増幅回路２４Ａ，２４Ｂそれぞれの利得は、互いに等しくてもよい。その場合、低周波信号増幅部１６Ｂに必要な利得が９００倍であれば、各増幅回路２４Ａ，２４Ｂの利得は３０倍に設定される。
　以上の構成を備える本実施形態の光送信器３及び光受信器４によって得られる効果について、従来の課題とともに説明する。光通信システムにおいては、光主信号に光副信号を重畳させる技術が用いられている。光主信号は、主に通信すべき情報が含まれる高周波の光信号である。光副信号は、光通信装置自体の制御等に用いる情報が含まれる低周波の光信号である。例えば、近年、スマーフォンなどの携帯通信端末及びＩＯＴ（Internet of Things）等による無線通信容量の増大に伴い、多数の無線通信用基地局が必要になっている。無線基地局の増設を効率的に行うために、Ｃ－ＲＡＮ（Centralized Radio Access Network）と呼ばれる集中型無線アクセスネットワークが敷設されつつある。Ｃ－ＲＡＮの場合、無線基地局には受信装置のみが備えられている。そして、無線基地局の制御や広域光ネットワークへの接続は、主基地局にて集中的に行われる。近年の無線通信容量の増加により、無線基地局は一般的に光通信システムにより主基地局と接続される。
　主基地局が無線基地局を管理する方式として、Ｇ６９８．４に規定されているメッセージチャンネル（Message Channel）が挙げられる。メッセージチャンネルは、１０Ｇｂｐｓ又は２５Ｇｂｐｓ等の高速信号光に５０ｋｂｐｓの低速信号光を重畳して強度変調（ＡＳＫ／Amplitude Shift Keying）を行う方式である。Ｇ９８９．２にはＡＭＣＣ（Auxiliary management and control channel）規定があり、高速信号光に１１５ｋｂｐｓの強度変調（ＡＳＫ）を行うオーバーモジュレーション（Over Modulation）がある。これらのような、高周波の光主信号に低周波の光副信号を重畳させる技術においては、光副信号に起因する光主信号の時間波形の劣化の程度をできる限り低減することが望まれる。
　本実施形態の光送信器３では、高周波信号Ｓａに基づく光信号が光主信号に相当し、低周波信号Ｓｂに基づく光信号が光副信号に相当する。光副信号は、典型的には、光主信号の包絡線信号として表現される。本発明者の知見によれば、光副信号による光主信号の時間波形への影響は、主に、光副信号に含まれる高い周波数成分に起因する。すなわち、光副信号が矩形波である場合、その立ち上がり及び立ち下がりが急峻であるほど、光副信号には本来の低い周波数成分に加えて高い周波数成分が含まれる。そして、高い周波数成分の周波数が光主信号の周波数に近いと、その周波数成分は光主信号に対してノイズとして作用する。その結果、光主信号の時間波形の劣化が引き起こされる。これに対し、本実施形態の光送信器３では、バイアス供給回路１５が、低周波信号Ｓｂを含む演算処理回路１４の出力における立ち上がり部分及び立ち下がり部分を傾斜させるための回路要素として、整形ブロック１５ｂを含む。これにより、低周波信号Ｓｂに基づく光副信号に含まれる高周波数成分の周波数が低くなり、光主信号の周波数から離れる。よって、本実施形態の光送信器３によれば、光副信号に起因する光主信号の時間波形の劣化の程度を低減することができる。
　図１３、図１４及び図１５は、５０ｋＨｚの低周波信号Ｓｂの矩形波状の時間波形に対して高速フーリエ変換（ＦＦＴ）を行った結果を示すグラフである。図１３は、本実施形態の整形ブロック１５ｂを設けない場合の比較例に係る結果を示す。図１４は、低周波信号Ｓｂの立ち下がり部分及び立ち下がり部分を正弦波状とした場合（図４を参照）における結果を示す。図１５は、低周波信号Ｓｂの立ち下がり部分及び立ち下がり部分を直線状とした場合（図３を参照）における結果を示す。これらに示されるように、低周波信号Ｓｂの周波数（５０ｋＨｚ）を基本周波数として、奇数次の高調波が現れる。例えばＴＩＡ１７ｂのＬＦＣが１００ｋＨｚである場合、基本周波数（５０ｋＨｚ）の３次以上の次数の高調波が高周波信号Ｓａに対してノイズとなり、高周波信号Ｓａの感度劣化の要因になると考えられる。基本周波数の３次高調波すなわち１５０ｋＨｚのピーク値は、図１３の比較例において約－１６ｄＢ、図１４の例において－４４ｄＢ、図１５の例において－３０ｄＢとなっている。このように、比較例に対して本実施形態では１４ｄＢから２８ｄＢ程度の高調波低減効果が得られる。
　本発明者は、本実施形態の光トランシーバ１Ａを実際に作製し、低周波信号Ｓｂの感度劣化の程度を評価した。図１６は、その評価に用いた構成を概略的に示す図である。光送信器３側では、ファンクションジェネレータ（ＦＧ：Function Generator）４２によって生成した周波数５０ｋＨｚの低周波信号Ｓｂを、アッテネータ４３を介してバイアス供給回路１５へ入力し、直流バイアスＢに重畳させた。ファンクションジェネレータ４２としては、矩形波、正弦波、及び三角波を生成可能なものを選択した。低周波信号Ｓｂの時間波形及び変調度（Modulation Depth）の観察は、発光部１３ａからの光ＬｍをＲＦＭ（Rear Facet Monitor）４９に受け、ＲＦＭ４９からの出力信号の波形をオシロスコープ４４に表示させることにより行った。光送信器３から光受信器４への信号光の伝送には、長さ１２ｋｍのシングルモード光ファイバ４１（２００ｐｓ分散）を用いた。光受信器４側では、受光素子１７ａからの出力電流をカレントミラー回路により取り出し（ＲＳＳＩ）、これを増幅器５０にて増幅したのちリアルタイムオシロスコープ４７により観察した。同時に、シングルモード光ファイバ４１を伝搬する信号光の波形をサンプリングオシロスコープ４６にて観察した。光主信号の速度を２５．７８Ｇｂｐｓとした。疑似ランダム信号（ＰＲＢＳ－３１）をパルス・パターン・ジェネレータ（ＰＰＧ）４５により生成し、エラーディテクタ（ＥＤ：Error Detector）４８で受信して符号誤り率（ＢＥＲ：Bit Error Rate）を測定した。
　図１７は、低周波信号Ｓｂを矩形波とした場合、正弦波とした場合、及び三角波とした場合のそれぞれにおける、ＢＥＲの測定結果を示すグラフである。図１７において、グラフＧ１は低周波信号Ｓｂを矩形波とした場合を示す。グラフＧ２は低周波信号Ｓｂを正弦波とした場合を示す。グラフＧ３は低周波信号Ｓｂを三角波とした場合を示す。縦軸はＭＳＧ変調による感度ペナルティ（単位：ｄＢ）を表し、横軸は変調度（単位：％）を表す。図中の領域Ａは、Ｇ６９８．４において規定されている変調度の許容範囲（６％から８．５％）を示す。図１７を参照すると、この領域Ａにおいては、低周波信号Ｓｂを矩形波とした場合（グラフＧ１）と比較して、正弦波又は三角波とした場合（グラフＧ２、Ｇ３）には、最大３ｄＢ程度の感度劣化の抑制効果を確認できた。
　本実施形態のように、整形ブロック１５ｂから出力される低周波信号Ｓｂの時間波形は三角波であってもよい。例えばこのような場合に、低周波信号Ｓｂに基づく光副信号に含まれる高周波数成分の周波数が低くなる。故に、光副信号に起因する光主信号の時間波形の劣化の程度を効果的に低減することができる。
　図６に示されたように、バイアス供給回路１５は、低周波信号Ｓｂにｎ次遅れを与える回路要素としてのｎ次遅れ回路（整形ブロック１５ｂａ）と、ｎ次遅れ回路を経た低周波信号Ｓｂと直流バイアスＢとを重畳してバイアス電流Ｊｂを生成する電流生成回路（電流変換回路ブロック１５ａ）と、を有してもよい。この場合、電流生成回路に入力される低周波信号Ｓｂに対してｎ次遅れ回路が作用し、低周波信号Ｓｂの立ち上がり部分及び立ち下がり部分を傾斜させることができる。この場合、ｎ次遅れ回路（整形ブロック１５ｂａ）は、低周波信号Ｓｂの信号経路に一方の電極が電気的に接続され、基準電位線１５５に他方の電極が電気的に接続されたキャパシタＣ２を含んでもよい。例えばこのような構成により、上記作用を有するｎ次遅れ回路（一次遅れ回路）を実現することができる。
　図７に示されたように、バイアス供給回路１５は、低周波信号Ｓｂを時間積分する回路要素としての積分回路（整形ブロック１５ｂｂ）と、積分回路を経た低周波信号Ｓｂと直流バイアスＢとを重畳してバイアス電流Ｊｂを生成する電流生成回路（電流変換回路ブロック１５ａ）と、を有してもよい。この場合、電流生成回路に入力される低周波信号Ｓｂに対して積分回路が作用し、低周波信号Ｓｂの立ち上がり部分及び立ち下がり部分を傾斜させることができる。
　本実施形態のように、光送信器３は、入力端から出力端までの伝送経路内の光強度が６ｄＢｍ以下である光伝送システムにおいて使用されてもよい。本実施形態の光送信器３は、このように伝送経路内の最大光強度が比較的小さい、言い換えると、光伝送経路が短い光伝送システムにおいて特に有効である。
　本実施形態の光受信器４によれば、低周波信号Ｓｂに基づく光副信号を、高周波信号Ｓａに基づく光主信号から分離して受信することができる。
　（第２実施形態）
　図１８は、本開示の第２実施形態に係る光トランシーバ１Ｂの構成を概略的に示す図である。本実施形態において前述した第１実施形態と相違する点は、光送信モジュール（光送信部）１３Ａの構成である。すなわち、本実施形態の光送信モジュール１３Ａは、第１実施形態のレーザ素子１３ｅに代えて、直接変調型のレーザ素子１３ｄを有する。レーザ素子１３ｄには、高周波信号Ｓａ（第１の送信信号）を含む駆動電流Ｊａが、直接変調信号として駆動回路１９から入力される。同時に、レーザ素子１３ｄには、低周波信号Ｓｂ（第２の送信信号）を直流バイアスＢに重畳してなるバイアス電流Ｊｂがバイアス供給回路１５から供給される。すなわち、レーザ素子１３ｄには、低周波信号Ｓｂ及び高周波信号Ｓａを含む駆動電流が供給される。上記を除く他の構成は、第１実施形態と同様である。
　第１実施形態では、発光部１３ａに対して外部変調器である変調部１３ｂを結合させた構成を採用しているが、本実施形態のように、光トランシーバ１Ｂは、レーザ素子１３ｄを直接駆動する構成を備えてもよい。この場合であっても、上記第１実施形態と同様の作用効果を得ることができる。
　本開示による光送信器は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では低周波信号（第２の送信信号）の時間波形における立ち上がり部分及び立ち下がり部分を傾斜させた例として、三角波状、正弦波状、及びｎ次遅れを例示した。立ち上がり部分及び立ち下がり部分の傾斜波形はこれらに限られず、他に様々な傾斜波形が採用され得る。
１Ａ，１Ｂ…光トランシーバ
３…光送信器
４…光受信器
１０…入出力端
１１…ＣＤＲ回路
１２…駆動回路
１３，１３Ａ…光送信モジュール
１３ａ…発光部
１３ｂ…変調部
１３ｃ…光出力ポート
１３ｄ，１３ｅ…レーザ素子
１４…演算処理回路
１５，１５Ａ，１５Ｂ…バイアス供給回路
１５ａ…電流変換回路ブロック
１５ｂ，１５ｂａ，１５ｂｂ…整形ブロック
１５ｃ…増幅ブロック
１６，１６Ａ，１６Ｂ…低周波信号増幅部
１７…光受信モジュール
１７ａ…受光素子
１７ｂ…トランスインピーダンスアンプ（ＴＩＡ）
１８…ＣＤＲ回路
１９…駆動回路
２１，２１Ａ，２１Ｂ…キャパシタ
２２…ローパスフィルタ回路
２３…抵抗
２４，２４Ａ，２４Ｂ…増幅回路
３１…入力端子
４１…シングルモード光ファイバ
４２…ファンクションジェネレータ
４３…アッテネータ
４４…オシロスコープ
４５…パルス・パターン・ジェネレータ
４６…サンプリングオシロスコープ
４７…リアルタイムオシロスコープ
４８…エラーディテクタ
４９…ＲＦＭ
５０…増幅器
１５１…論理反転回路
１５２，１５４…トランジスタ
１５３…オペアンプ
１５５，１６２…基準電位線
１５６…電源電位線
１５７…バイアス電位線
１５８，１６１，１６１Ａ，１６１Ｂ…オペアンプ
１５９，１６３…定電位線
Ｂ…直流バイアス
Ｄｂ…制御データ
Ｊａ…駆動電流
Ｊｂ…バイアス電流
Ｌｍ…光
Ｌｒ…受信光
Ｌｔ…信号光
Ｎ１，Ｎ２，Ｎ３，Ｎ５，Ｎ６，Ｎ７，Ｎ７Ａ，Ｎ７Ｂ…ノード
Ｓａ…高周波信号
Ｓｂ…低周波信号
Ｓｒ１，Ｓｒ２…受信信号
Ｖｂ…バイアス電圧
Ｖｄ…駆動電圧
Ｖｇ…電圧
Ｗａ，Ｗｄ，Ｗｆ…立ち上がり部分
Ｗｂ，Ｗｅ，Ｗｇ…立ち下がり部分

Claims (13)

  1. 　レーザ素子を含む光送信部と、
    　第１の送信信号によって前記レーザ素子を駆動する駆動部と、
    　第２の送信信号を生成する演算回路と、
    　前記第２の送信信号を前記レーザ素子のバイアス電流に重畳するバイアス供給回路と、
    　を備え、
    　前記第２の送信信号を含む前記演算回路の出力は、前記第１の送信信号の基準クロック周波数よりも周波数の低い基準クロックに基づく矩形波状のデジタル信号であり、
    　前記バイアス供給回路は、前記演算回路の出力の立ち上がり部分及び立ち下がり部分を傾斜させるための回路要素を含む、光送信器。
  2. 　前記レーザ素子は、発光部及び変調部を備え、
    　前記第１の送信信号は前記変調部を駆動する、請求項１に記載の光送信器。
  3. 　前記レーザ素子は直接変調型であり、
    　前記第１の送信信号は、直接変調信号として前記レーザ素子に入力される、請求項１に記載の光送信器。
  4. 　前記回路要素から出力される前記第２の送信信号の時間波形が三角波である、請求項１から請求項３のいずれか１項に記載の光送信器。
  5. 　前記時間波形は、前記三角波の頂部及び底部の少なくとも一方に平坦な部分を含む、請求項４に記載の光送信器。
  6. 　前記回路要素から出力される前記第２の送信信号の時間波形の立ち上がり部分及び立ち下がり部分が正弦波状である、請求項１から請求項３のいずれか１項に記載の光送信器。
  7. 　前記回路要素から出力される前記第２の送信信号の時間波形の立ち上がり部分及び立ち下がり部分が遅れを有する、請求項１から請求項３のいずれか１項に記載の光送信器。
  8. 　前記時間波形において、前記立ち上がり部分と前記立ち下がり部分との間に平坦な部分が存在する、請求項６又は請求項７に記載の光送信器。
  9. 　前記時間波形において、前記立ち上がり部分と前記立ち下がり部分との間に平坦な部分が存在しない、請求項６又は請求項７に記載の光送信器。
  10. 　前記バイアス供給回路は、
    　前記第２の送信信号にｎ次遅れ（ｎは１以上の整数）を与える前記回路要素としてのｎ次遅れ回路と、
    　前記ｎ次遅れ回路を経た前記第２の送信信号を前記バイアス電流に重畳する電流生成回路と、
    　を有する、請求項１から請求項３のいずれか１項に記載の光送信器。
  11. 　前記ｎ次遅れ回路は、前記第２の送信信号の信号経路に一方の電極が電気的に接続され、定電位線に他方の電極が電気的に接続されたキャパシタを含む、請求項１０に記載の光送信器。
  12. 　前記バイアス供給回路は、
    　前記第２の送信信号を時間積分する前記回路要素としての積分回路と、
    　前記積分回路を経た前記第２の送信信号を前記バイアス電流に重畳する電流生成回路と、
    　を有する、請求項１から請求項３のいずれか１項に記載の光送信器。
  13. 　入力端から出力端までの伝送経路内の光強度が６ｄＢｍ以下である光伝送システムにおいて使用される、請求項１から請求項１２のいずれか１項に記載の光送信器。
PCT/JP2021/012904 2020-03-26 2021-03-26 光送信器 WO2021193926A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022510743A JPWO2021193926A1 (ja) 2020-03-26 2021-03-26
CN202180022875.XA CN115298975A (zh) 2020-03-26 2021-03-26 光发送器
US17/913,736 US20230379060A1 (en) 2020-03-26 2021-03-26 Optical transmitter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020056207 2020-03-26
JP2020-056207 2020-03-26

Publications (1)

Publication Number Publication Date
WO2021193926A1 true WO2021193926A1 (ja) 2021-09-30

Family

ID=77890320

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/012904 WO2021193926A1 (ja) 2020-03-26 2021-03-26 光送信器

Country Status (4)

Country Link
US (1) US20230379060A1 (ja)
JP (1) JPWO2021193926A1 (ja)
CN (1) CN115298975A (ja)
WO (1) WO2021193926A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115276805A (zh) * 2022-06-27 2022-11-01 深圳麦科信科技有限公司 激光传输电路、激光传输组件和电子测量仪器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58218014A (ja) * 1982-06-14 1983-12-19 Sony Corp 磁気記録装置
JPH08288905A (ja) * 1995-04-14 1996-11-01 Nippon Telegr & Teleph Corp <Ntt> 光パス監視方式
JPH1197196A (ja) * 1997-09-17 1999-04-09 Nec Home Electron Ltd 液晶ディスプレイ用調光装置
US20100073063A1 (en) * 2008-09-19 2010-03-25 Ikanos Communications, Inc. 3-Level Line Driver
WO2014038239A1 (ja) * 2012-09-06 2014-03-13 住友電気工業株式会社 光通信モジュール、宅側装置および発光素子の制御方法
US20170093519A1 (en) * 2014-06-13 2017-03-30 Huawei Technologies Co., Ltd. Method, apparatus, and device for modulating orthogonal frequency division multiplexing optical signal
US20170093116A1 (en) * 2015-09-29 2017-03-30 Hisense Broadband Multimedia Technologies, Ltd. Optical module
WO2017104075A1 (ja) * 2015-12-18 2017-06-22 三菱電機株式会社 光通信装置、制御信号生成回路、制御信号受信回路および光通信システム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004301965A (ja) * 2003-03-28 2004-10-28 Anritsu Corp 光変調器のバイアス制御装置および該バイアス制御装置を用いた光変調装置
JP6271372B2 (ja) * 2014-08-27 2018-01-31 株式会社東芝 光受信回路および光結合装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58218014A (ja) * 1982-06-14 1983-12-19 Sony Corp 磁気記録装置
JPH08288905A (ja) * 1995-04-14 1996-11-01 Nippon Telegr & Teleph Corp <Ntt> 光パス監視方式
JPH1197196A (ja) * 1997-09-17 1999-04-09 Nec Home Electron Ltd 液晶ディスプレイ用調光装置
US20100073063A1 (en) * 2008-09-19 2010-03-25 Ikanos Communications, Inc. 3-Level Line Driver
WO2014038239A1 (ja) * 2012-09-06 2014-03-13 住友電気工業株式会社 光通信モジュール、宅側装置および発光素子の制御方法
US20170093519A1 (en) * 2014-06-13 2017-03-30 Huawei Technologies Co., Ltd. Method, apparatus, and device for modulating orthogonal frequency division multiplexing optical signal
US20170093116A1 (en) * 2015-09-29 2017-03-30 Hisense Broadband Multimedia Technologies, Ltd. Optical module
WO2017104075A1 (ja) * 2015-12-18 2017-06-22 三菱電機株式会社 光通信装置、制御信号生成回路、制御信号受信回路および光通信システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115276805A (zh) * 2022-06-27 2022-11-01 深圳麦科信科技有限公司 激光传输电路、激光传输组件和电子测量仪器
CN115276805B (zh) * 2022-06-27 2023-08-29 深圳麦科信科技有限公司 激光传输电路、激光传输组件和电子测量仪器

Also Published As

Publication number Publication date
CN115298975A (zh) 2022-11-04
US20230379060A1 (en) 2023-11-23
JPWO2021193926A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
JP3583846B2 (ja) 光変調器の駆動方法及び装置並びに光通信システム
US9606416B2 (en) Differential TWE MZM driver for silicon photonics
US6724993B2 (en) Optical transmitter-receiver
CN101702489B (zh) 一种电吸收调制激光器的偏置电路及其调试方法
US7006769B1 (en) Method for optical fiber communication, and device and system for use in carrying out the method
JP2007110231A (ja) 光受信回路
US20180337732A1 (en) Driver circuit, optical transmission module and optical transmission device
JP2012004954A (ja) 光受信機および光伝送システム
JPH0591047A (ja) 光平衡伝送装置
WO2021193926A1 (ja) 光送信器
JP5635474B2 (ja) トランスインピーダンスアンプ
US7257330B2 (en) Duobinary optical transmission apparatus using a semiconductor optical amplifier
CA2180579C (en) Modulating circuit for semiconductor optical modulator
JP6400235B1 (ja) 光送信装置および光送信方法
Park et al. Design of 250-Mb/s low-power fiber optic transmitter and receiver ICs for POF applications
JP2012244229A (ja) 光送受信器
JPS62189832A (ja) 光送信装置
JPH05227104A (ja) 光受信装置
JP4032531B2 (ja) 光受信器
JP3269980B2 (ja) 光送信器
Soenen et al. A 40-Gb/s 1.5-μm VCSEL link with a low-power SiGe VCSEL driver and TIA operated at 2.5 V
JP5859901B2 (ja) 光送信システム
JP2009168833A (ja) 外部変調器のバイアス回路
WO2016006047A1 (ja) 光受信モジュール
JP4221716B2 (ja) 光論理素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21775410

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022510743

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21775410

Country of ref document: EP

Kind code of ref document: A1