WO2021101224A1 - 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템 - Google Patents

반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템 Download PDF

Info

Publication number
WO2021101224A1
WO2021101224A1 PCT/KR2020/016215 KR2020016215W WO2021101224A1 WO 2021101224 A1 WO2021101224 A1 WO 2021101224A1 KR 2020016215 W KR2020016215 W KR 2020016215W WO 2021101224 A1 WO2021101224 A1 WO 2021101224A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
image
unit
defect
photolithography process
Prior art date
Application number
PCT/KR2020/016215
Other languages
English (en)
French (fr)
Inventor
이창우
Original Assignee
그린정보통신(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그린정보통신(주) filed Critical 그린정보통신(주)
Publication of WO2021101224A1 publication Critical patent/WO2021101224A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Definitions

  • the present invention relates to a wafer defect detection system in a semiconductor photolithography process. More specifically, the present invention simplifies the process and device configuration required for wafer defect detection by detecting defects of a wafer in a cooling unit in which a cooling process, which is the last process of a semiconductor photolithography process, is performed. It relates to a wafer defect detection system in a semiconductor photolithography process capable of improving the accuracy of wafer defect detection.
  • semiconductor photolithography processes include coating, hard bake, exposure, post exposure bake, development, and cooling processes. .
  • a process to check whether a defect has occurred in the wafer on which the photolithography process was performed is performed, specifically, a process of checking for defects related to coating, defects related to exposure defocus, defects related to development, etc. do.
  • Patent Document 1 Korean Laid-Open Patent Publication No. 10-2006-0117032 (Publication date: November 16, 2006, name: Wafer defect detection method)
  • Patent Document 2 Korean Laid-Open Patent Publication No. 10-2003-0005956 (published date: January 23, 2003, name: photolithography process system and method thereof)
  • Patent Document 3 Republic of Korea Patent Publication No. 10-2016-0068228 (published date: June 15, 2016, name: wafer defect inspection device)
  • the technical problem of the present invention is to simplify the process and device configuration required for wafer defect detection and improve the accuracy of wafer defect detection by detecting defects in the wafer in the cooling unit where the cooling process, which is the last step of the semiconductor photolithography process, is performed. It is to provide a wafer defect detection system for a semiconductor photolithography process.
  • the present invention for solving these technical problems is a system for detecting defects of a wafer in a cooling process, which is the last process of a semiconductor photolithography process, and coating, which is a process unit in which a plurality of detailed processes constituting the photolithography process are performed.
  • Photolithography equipment including units, hard bake units, exposure units, post exposure bake units, develop units, cool units and transfer units, An equipment controller for controlling the operation of the photolithography equipment, a plurality of camera units installed to have different angles with respect to the wafer inside the cooling unit, and are installed inside the cooling unit to operate at the shooting point of the plurality of camera units to illuminate Hooking communication between a plurality of lighting units providing a light source and a host server installed at a remote location to obtain lot ID and process recipe information of wafers to be processed, and the plurality of camera units And a wafer that controls the plurality of illumination units to sequentially operate, obtains a detection image by synthesizing a plurality of images transmitted from the plurality of camera units, and compares the detected image with a reference image to detect defects in the wafer Includes a defect detector.
  • the wafer defect detector includes an image inspection result of a preset inspection area of an initial wafer initially input among wafers corresponding to the lot ID, and the initial When it is determined that there are no defects in the wafer, the image of the initial wafer is determined as the reference image.
  • the initial number of wafers is one or more
  • the wafer defect detector includes images of wafers constituting the initial wafer until the reference image is determined. It is characterized in that the test is repeated.
  • the wafer defect detector removes noise included in the plurality of images, and smoothes histograms for the plurality of images from which the noise is removed ( Histogram Equalization) is performed, and the detected image is obtained by synthesizing a plurality of images subjected to the histogram smoothing.
  • the wafer defect detector acquires a difference image between the detection image and the reference image, and applies a preset threshold to the difference image to the detected image. It characterized in that it detects the included defect.
  • the wafer defect detector transmits detection information on the defect of the wafer to a defect detection classification/management device, and the defect detection classification/management device comprises the It is characterized in that the detection information transmitted from the wafer defect detector is stored and managed.
  • the present invention by detecting defects of a wafer in a cooling unit in which a cooling process, which is the last step of a semiconductor photolithography process, is performed, it is possible to simplify the process and device configuration required for wafer defect detection and improve accuracy of wafer defect detection. There is an effect that a wafer defect detection system of a semiconductor photolithography process is provided.
  • FIG. 1 is a view showing a wafer defect detection system in a semiconductor photolithography process according to an embodiment of the present invention
  • FIG. 2 is a diagram showing an exemplary configuration of a photolithography equipment in an embodiment of the present invention
  • FIG. 3 is a diagram conceptually showing an exemplary structure of a cooling unit constituting a photolithography equipment in an embodiment of the present invention
  • FIG. 4 is a diagram conceptually showing an exemplary plan structure in which a plurality of camera units and a plurality of lighting units are installed inside a cooling unit constituting a photolithography equipment according to an embodiment of the present invention
  • FIG. 5 is a diagram illustrating an example of an inspection area set in an initial wafer to determine a reference image in an embodiment of the present invention
  • FIG. 6 is a diagram showing an exemplary configuration in which a wafer defect detector acquires a detection image in an embodiment of the present invention
  • FIG. 7 and 8 are diagrams illustrating an exemplary configuration in which a wafer defect detector detects defects included in a detected image according to an embodiment of the present invention.
  • first or second may be used to describe various constituent elements, but the constituent elements should not be limited by the terms.
  • the above terms are only for the purpose of distinguishing one component from other components, for example, without departing from the scope of the rights according to the concept of the present invention, the first component may be referred to as the second component and similarly the second component.
  • the component may also be referred to as a first component.
  • FIG. 1 is a diagram showing a wafer defect detection system in a semiconductor photolithography process according to an embodiment of the present invention
  • FIG. 2 is a view showing an exemplary configuration of a photolithography equipment 10 in an embodiment of the present invention
  • 3 is a view conceptually showing an exemplary structure of a cooling unit 600 constituting the photolithography equipment 10 according to an embodiment of the present invention
  • FIG. 4 is a diagram illustrating an exemplary structure of the cooling unit 600 according to an embodiment of the present invention.
  • a wafer defect detection system in a semiconductor photolithography process includes a photolithography equipment 10, an equipment controller 20, and a plurality of camera units 31, 32, 33 , 34), a plurality of illumination units 41, 42, 43, 44, and a wafer defect detector 50.
  • the photolithography equipment 10 is provided with process units in which a plurality of detailed processes constituting a photolithography process are performed.
  • Such photolithography equipment 10 includes a coating unit 100, a hard bake unit 200, an exposure unit 300, a post exposure bake unit 400, and It includes a Develop unit 500, a cool unit 600, and a transfer unit 700.
  • the coating unit 100 is a component that performs a process of applying a photoresist (PR) on a wafer, and the coating unit 100 is a spin coating method that rotates the wafer to uniformly apply a photosensitive film of a required thickness to the entire wafer. Can be formed.
  • PR photoresist
  • the hard bake unit 200 is a component that performs a process of heating and drying the wafer in order to remove the remaining solvent along with the photosensitive agent applied to the wafer.
  • the exposure unit 300 is a component that performs a process of forming a desired pattern by irradiating light onto a photosensitive film on a wafer in which the mask patterns are aligned.
  • the post-exposure bake unit 400 is a component that performs a process of heating and drying the photosensitive film at a temperature of, for example, 100°C or less after exposure and before development, and is contained in the photosensitive film through this
  • the present photoreactive compound (PAC) diffuses, making the surface of the photosensitive film smooth.
  • the developing unit 500 is a component that performs a process of implementing a photosensitive film pattern by removing unnecessary portions of the photosensitive film using a developer.
  • the cooling unit 600 is a final process of the photolithography process, and is a component that performs a process of cooling the wafer immediately before unloading the wafer into a loading box referred to as a FOUP (Front Opening Unified Pod).
  • FOUP Front Opening Unified Pod
  • the transfer unit 700 is a component for carrying in or carrying out wafers between several units, and may be configured in the form of a robot arm or the like.
  • a wafer image is obtained by installing a plurality of camera units 31, 32, 33, 34 and a plurality of lighting units 41, 42, 43, 44 inside the cooling unit 600. .
  • the wafer is removed from the corresponding unit using the transfer unit 700. Since the process of carrying in to a separate inspection unit for wafer inspection was required, there was a problem in that the overall productivity was deteriorated due to the fact that the continuity of the photolithography process was cut off, the process time was increased, and the apparatus configuration became complicated.
  • a plurality of camera units 31, 32, 33, 34 and lighting units 41, 42 are inside the cooling unit 600 in which the cooling process, which is the last process of the semiconductor photolithography process, is performed.
  • , 43, 44 are installed to detect the wafer image, thereby simplifying the process and device configuration required for wafer defect detection and improving the accuracy of wafer defect detection.
  • the equipment controller 20 is a component that controls the operation of the photolithographic equipment 10.
  • the equipment controller 20 receives lot ID and process recipe information of wafers to be processed from the remote host server 60, and controls the process to be performed, and the process proceeds. It may be configured to transmit information on the state to the host server 60.
  • the plurality of camera units 31, 32, 33, and 34 are installed inside the cooling unit 600 at a plurality of points spaced apart from each other so as to have different angles with respect to the wafer.
  • the plurality of lighting units 41, 42, 43, 44 are installed inside the cooling unit 600 and operate at the time of photographing of the plurality of camera units 31, 32, 33, and 34 to provide illumination.
  • the individual cameras constituting the plurality of camera units 31, 32, 33, and 34 and the individual lights constituting the plurality of lighting units 41, 42, 43, and 44 operate as a pair of each other.
  • the first camera 31 and the first light 41 form a pair and operate at the same time
  • the second camera 32 and The second lighting 42 forms a pair and operates at the same time
  • the third camera 33 and the third lighting 43 form a pair and operate at the same time
  • the fourth camera 43 and The fourth lighting 44 may be configured to form a single pair and operate at the same time.
  • the sequential operation of the plurality of camera units 31, 32, 33, 34 and the plurality of lighting units 41, 42, 43, 44 can be controlled by the wafer defect detector 50, and according to this sequential operation Noise and image distortion caused by backlight that may be caused by the operation of the illumination units 41, 42, 43, and 44 facing each other in the wafer image process can be reduced.
  • the wafer defect detector 50 acquires lot ID and process recipe information of wafers to be processed by hooking communication between the equipment controller 20 and the host server 60 installed at a remote location, A plurality of camera units (31, 32, 33, 34) and a plurality of lighting units (41, 42, 43, 44) are controlled to operate sequentially, and received from the plurality of camera units (31, 32, 33, 34) It is a component that obtains a detection image by synthesizing a plurality of images, and detects a defect on a wafer by comparing the detection image with a reference image.
  • the wafer defect detector 50 is initially input among wafers corresponding to the lot ID.
  • the inspection area may be specified in units of cells of the wafer, and 10 or more areas may be set as the inspection area, and these inspection areas include an input/output interface device connected to the wafer defect detector 50. It can be set or reset by an administrator. For example, if each cell is the same, the wafer can be regarded as having no defects and set as the reference image, and this method can detect errors on the wafer even in the initial wafer during the inspection process to generate the reference image. .
  • the number of initial wafers is one or more, and the wafer defect detector 50 may be configured to repeat image inspection of wafers constituting the initial wafer until a reference image is determined, and the number of initial wafers Can be set or reset by the administrator through the input/output interface device connected to the effer fault detector.
  • the number of initial wafers is set to 3 when there is no defect in the first wafer, the image of the first wafer is determined as a reference image, and an additional process for determining the reference image may be configured not to proceed.
  • FIG. 6 is a diagram showing an exemplary configuration in which the wafer defect detector 50 acquires a detected image according to an embodiment of the present invention. Although it is disclosed in FIG. 5 to use three images to acquire a detected image, this is only an example, and four or more images may be used.
  • the wafer defect detector 50 1) removes a portion of image distortion caused by noise, reflection, etc. included in a plurality of sequentially acquired images, and 2) noise , Histogram Equalization is performed on a plurality of images from which image distortion caused by reflection, etc. has been removed, and 3) a detected image may be obtained by synthesizing a plurality of images subjected to histogram smoothing.
  • FIG. 7 and 8 are diagrams illustrating an exemplary configuration in which the wafer defect detector 50 detects defects included in a detected image according to an embodiment of the present invention.
  • the wafer defect detector 50 acquires a difference image between the detection image and the reference image, and applies a preset threshold to the difference image to detect defects included in the detection image. I can.
  • the wafer defect detector 50 transmits the detection information on the defect of the wafer to the defect detection classification/management device 70, and the defect detection classification/management device 70 from the wafer defect detector 50
  • the transmitted detection information can be stored and managed.
  • the process and apparatus configuration required for wafer defect detection is simplified by detecting defects in the wafer in the cooling unit in which the cooling process, which is the last step of the semiconductor photolithography process, is performed.
  • the cooling process which is the last step of the semiconductor photolithography process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명에 따른 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템은 포토리소그래피 장비, 상기 포토리소그래피 장비의 동작의 제어하는 장비 제어기, 상기 포토리소그래피 장비를 구성하는 냉각 유닛의 내부에 웨이퍼에 대하여 상이한 각도를 갖도록 설치된 복수의 카메라부, 상기 냉각 유닛의 내부에 설치되어 상기 복수의 카메라부의 촬영시점에 동작하여 조명을 제공하는 복수의 조명부 및 상기 장비 제어기와 원격지에 설치된 호스트 서버 간의 통신을 후킹하여 처리 대상인 웨이퍼들의 로트 아이디 및 공정 레시피 정보를 획득하고, 상기 복수의 카메라부와 상기 복수의 조명부가 순차적으로 동작하도록 제어하고, 상기 복수의 카메라부로부터 전송받은 복수의 이미지를 합성하여 검출 이미지를 획득하고, 상기 검출 이미지를 기준 이미지와 비교하여 상기 웨이퍼의 결함을 검출하는 웨이퍼 결함 검출기를 포함한다.

Description

반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템
본 발명은 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 포토리소그래피(Photolithography) 공정의 마지막 공정인 냉각 공정(Cooling process)이 수행되는 냉각 유닛에서 웨이퍼의 결함을 검출함으로써 웨이퍼 결함 검출을 위해 요구되는 공정과 장치 구성을 간소화하고 웨이퍼 결함 검출의 정확도를 향상시킬 수 있는 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템에 관한 것이다.
일반적으로, 반도체 포토리소그래피(Photolithography) 공정은 코팅(Coating), 하드 베이크(Hard Bake), 노광(Exposure), 노광 후 베이크(Post Exposure Bake), 현상(Develop) 및 냉각(Cool) 공정을 포함한다.
한편, 포토리소그래피 공정이 수행된 웨이퍼에 결함이 발생하였는지를 확인하는 공정이 필수적으로 수행되는데, 구체적으로는, 코팅 관련 불량, 노광 디포커스(DEFOCUS) 관련 불량, 현상 관련 불량 등을 확인하는 공정이 수행된다.
그러나 종래 기술에 따르면, 코팅, 하드 베이킹, 노광, 노광 후 베이킹, 현상, 냉각 후에 웨이퍼에 결함이 발생하였는지를 검출하기 위하여 이송 유닛을 이용하여 해당 유닛에서 웨이퍼를 반출하여 웨이퍼 검사를 위한 별도의 검사 유닛으로 반입하는 과정이 필수적으로 요구되었기 때문에, 포토리소그래피 공정의 연속성이 끊어져 공정 시간이 늘어나고 장치 구성이 복잡해지는 등의 이유로 전체적인 생산성이 저하되는 문제점이 있다.
[선행기술문헌]
(특허문헌 1) 대한민국 공개특허공보 제10-2006-0117032호(공개일자: 2006년 11월 16일, 명칭: 웨이퍼 결함 검출 방법)
(특허문헌 2) 대한민국 공개특허공보 제10-2003-0005956호(공개일자: 2003년 01월 23일, 명칭: 포토리소그래피 공정시스템 및 그 방법)
(특허문헌 3) 대한민국 공개특허공보 제10-2016-0068228호(공개일자: 2016년 06월 15일, 명칭: 웨이퍼 결함 검사 장치)
본 발명의 기술적 과제는 반도체 포토리소그래피 공정의 마지막 공정인 냉각 공정이 수행되는 냉각 유닛에서 웨이퍼의 결함을 검출함으로써 웨이퍼 결함 검출을 위해 요구되는 공정과 장치 구성을 간소화하고 웨이퍼 결함 검출의 정확도를 향상시킬 수 있는 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템을 제공하는 것이다.
이러한 기술적 과제를 해결하기 위한 본 발명은 반도체 포토리소그래피 공정의 마지막 공정인 냉각 공정에서 웨이퍼의 결함을 검출하는 시스템으로서, 포토리소그래피 공정을 구성하는 복수의 세부 공정이 수행되는 공정 유닛들인 코팅(Coating) 유닛, 하드 베이크(Hard Bake) 유닛, 노광(Exposure) 유닛, 노광 후 베이크(Post Exposure Bake) 유닛, 현상(Develop) 유닛, 냉각(Cool) 유닛 및 이송(Transfer) 유닛을 포함하는 포토리소그래피 장비, 상기 포토리소그래피 장비의 동작의 제어하는 장비 제어기, 상기 냉각 유닛의 내부에 웨이퍼에 대하여 상이한 각도를 갖도록 설치된 복수의 카메라부, 상기 냉각 유닛의 내부에 설치되어 상기 복수의 카메라부의 촬영시점에 동작하여 조명을 제공하는 복수의 조명부 및 상기 장비 제어기와 원격지에 설치된 호스트 서버 간의 통신을 후킹(hooking)하여 처리 대상인 웨이퍼들의 로트 아이디(Lot ID) 및 공정 레시피(Recipe) 정보를 획득하고, 상기 복수의 카메라부와 상기 복수의 조명부가 순차적으로 동작하도록 제어하고, 상기 복수의 카메라부로부터 전송받은 복수의 이미지를 합성하여 검출 이미지를 획득하고, 상기 검출 이미지를 기준 이미지와 비교하여 상기 웨이퍼의 결함을 검출하는 웨이퍼 결함 검출기를 포함한다.
본 발명에 따른 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 웨이퍼 결함 검출기는, 상기 로트 아이디에 해당하는 웨이퍼들 중에서 초기에 투입되는 초기 웨이퍼의 미리 설정된 검사영역에 대한 이미지 검사결과, 상기 초기 웨이퍼에 결함이 없는 것으로 판단된 경우 상기 초기 웨이퍼의 이미지를 상기 기준 이미지로 결정하는 것을 특징으로 한다.
본 발명에 따른 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 초기 웨이퍼의 수는 하나 이상이고, 상기 웨이퍼 결함 검출기는, 상기 기준 이미지가 결정될 때까지 상기 초기 웨이퍼를 구성하는 웨이퍼들에 대한 이미지 검사를 반복하는 것을 특징으로 한다.
본 발명에 따른 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 웨이퍼 결함 검출기는, 상기 복수의 이미지에 포함된 노이즈(Noise)를 제거하고, 상기 노이즈가 제거된 복수의 이미지에 대한 히스토그램 평활화(Histogram Equalization)를 수행하고, 상기 히스토그램 평활화가 수행된 복수의 이미지를 합성하여 검출 이미지를 획득하는 것을 특징으로 한다.
본 발명에 따른 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 웨이퍼 결함 검출기는, 상기 검출 이미지와 상기 기준 이미지의 차 영상을 획득하고, 상기 차 영상에 미리 설정된 임계치를 적용하여 상기 검출 이미지에 포함된 결함을 검출하는 것을 특징으로 한다.
본 발명에 따른 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 웨이퍼 결함 검출기는, 상기 웨이퍼의 결함에 대한 검출정보를 결함 검출 분류/관리장치로 전송하고, 상기 결함 검출 분류/관리장치는 상기 웨이퍼 결함 검출기로부터 전송받은 검출정보를 저장하여 관리하는 것을 특징으로 한다.
본 발명에 따르면, 반도체 포토리소그래피 공정의 마지막 공정인 냉각 공정이 수행되는 냉각 유닛에서 웨이퍼의 결함을 검출함으로써 웨이퍼 결함 검출을 위해 요구되는 공정과 장치 구성을 간소화하고 웨이퍼 결함 검출의 정확도를 향상시킬 수 있는 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템이 제공되는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템을 나타낸 도면이고,
도 2는 본 발명의 일 실시 예에 있어서, 포토리소그래피 장비의 예시적인 구성을 나타낸 도면이고,
도 3은 본 발명의 일 실시 예에 있어서, 포토리소그래피 장비를 구성하는 냉각 유닛의 예시적인 구조를 개념적으로 나타낸 도면이고,
도 4는 본 발명의 일 실시 예에 있어서, 포토리소그래피 장비를 구성하는 냉각 유닛의 내부에 복수의 카메라부와 복수의 조명부가 설치된 예시적인 평면 구조를 개념적으로 나타낸 도면이고,
도 5는 본 발명의 일 실시 예에 있어서, 기준 이미지를 결정하기 위해 초기 웨이퍼에 설정되는 검사영역을 예시적으로 나타낸 도면이고,
도 6은 본 발명의 일 실시 예에 있어서, 웨이퍼 결함 검출기가 검출 이미지를 획득하는 예시적인 구성을 나타낸 도면이고,
도 7 및 도 8은 본 발명의 일 실시 예에 있어서, 웨이퍼 결함 검출기가 검출 이미지에 포함된 결함을 검출하는 예시적인 구성을 나타낸 도면이다.
본 명세서에 개시된 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고 유사하게 제2 구성 요소는 제1 구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접 연결되어 있거나 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의된 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템을 나타낸 도면이고, 도 2는 본 발명의 일 실시 예에 있어서, 포토리소그래피 장비(10)의 예시적인 구성을 나타낸 도면이고, 도 3은 본 발명의 일 실시 예에 있어서, 포토리소그래피 장비(10)를 구성하는 냉각 유닛(600)의 예시적인 구조를 개념적으로 나타낸 도면이고, 도 4는 본 발명의 일 실시 예에 있어서, 포토리소그래피 장비(10)를 구성하는 냉각 유닛(600)의 내부에 복수의 카메라부(31, 32, 33, 34)와 복수의 조명부(41, 42, 43, 44)가 설치된 예시적인 평면 구조를 개념적으로 나타낸 도면이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시 예에 따른 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템은 포토리소그래피 장비(10), 장비 제어기(20), 복수의 카메라부(31, 32, 33, 34), 복수의 조명부(41, 42, 43, 44) 및 웨이퍼 결함 검출기(50)를 포함한다.
포토리소그래피 장비(10)는 포토리소그래피 공정을 구성하는 복수의 세부 공정이 수행되는 공정 유닛들이 구비되어 있다.
이러한 포토리소그래피 장비(10)는 코팅(Coating) 유닛(100), 하드 베이크(Hard Bake) 유닛(200), 노광(Exposure) 유닛(300), 노광 후 베이크(Post Exposure Bake) 유닛(400), 현상(Develop) 유닛(500), 냉각(Cool) 유닛(600) 및 이송(Transfer) 유닛(700)을 포함한다.
코팅 유닛(100)은 웨이퍼 상에 감광제(PR)을 도포하는 공정을 수행하는 구성요소로서, 코팅 유닛(100)은 웨이퍼를 회전시키는 방식인 스핀 코팅 방식으로 필요한 두께의 감광막을 웨이퍼 전체에 균일하게 형성할 수 있다.
하드 베이크 유닛(200)은 웨이퍼에 도포한 감광제와 함께 남아있는 솔벤트(Solvent)를 제거하기 위하여 웨이퍼를 가열 및 건조시키는 공정을 수행하는 구성요소이다.
노광 유닛(300)은 마스크 패턴이 정렬된 웨이퍼 상의 감광막에 광을 조사하여 원하는 패턴을 형성하는 공정을 수행하는 구성요소이다.
노광 후 베이크 유닛(400)은 노광(Exposure) 이후 및 현상(Develop) 이전에 감광막을 예를 들어, 100℃ 이하의 온도에서 가열 및 건조시키는 공정을 수행하는 구성요소로서, 이를 통해 감광막에 함유되어 있는 광 반응 화합물(PAC)이 확산되어 감광막의 표면이 매끄러워진다.
현상 유닛(500)은 현상액을 이용하여 감광막의 필요없는 부분을 제거하여 감광막 패턴을 구현하는 공정을 수행하는 구성요소이다.
냉각 유닛(600)은 포토리소그래피 공정의 최종 공정으로서, 웨이퍼를 일명, FOUP(Front Opening Unified Pod)이라 지칭되는 적재함으로 반출하기 직전에 웨이퍼를 냉각시키는 공정을 수행하는 구성요소이다.
이송 유닛(700)은 여러 유닛들 간에 웨이퍼를 반입하거나 반출하기 위한 구성요소로서, 로봇 암 등의 형태로 구성될 수 있다.
본 발명의 일 실시 예는 이 냉각 유닛(600)의 내부에 복수의 카메라부(31, 32, 33, 34)와 복수의 조명부(41, 42, 43, 44)를 설치하여 웨이퍼 이미지를 획득한다.
앞서에서도 설명한 바 있지만, 종래 기술에 따르면, 코팅, 하드 베이킹, 노광, 노광 후 베이킹, 현상, 냉각 후에 웨이퍼에 결함이 발생하였는지를 검출하기 위하여 이송 유닛(700)을 이용하여 해당 유닛에서 웨이퍼를 반출하여 웨이퍼 검사를 위한 별도의 검사 유닛으로 반입하는 과정이 필수적으로 요구되었기 때문에, 포토리소그래피 공정의 연속성이 끊어져 공정 시간이 늘어나고 장치 구성이 복잡해지는 등의 이유로 전체적인 생산성이 저하되는 문제점이 있었다.
그러나 본 발명의 일 실시 예에 따르면, 반도체 포토리소그래피 공정의 마지막 공정인 냉각 공정이 수행되는 냉각 유닛(600)의 내부에 복수의 카메라부(31, 32, 33, 34)와 조명부(41, 42, 43, 44)를 설치하여 웨이퍼 이미지를 검출함으로써 웨이퍼 결함 검출을 위해 요구되는 공정과 장치 구성을 간소화하고 웨이퍼 결함 검출의 정확도를 향상시킬 수 있다.
장비 제어기(20)는 포토리소그래피 장비(10)의 동작의 제어하는 구성요소이다. 예를 들어, 이러한 장비 제어기(20)는 원격지의 호스트 서버(60)로부터 처리 대상인 웨이퍼들의 로트 아이디(Lot ID) 및 공정 레시피(Recipe) 정보를 전송받아 해당 공정이 수행되도록 제어하고, 공정의 진행상태에 대한 정보를 호스트 서버(60)로 전송하도록 구성될 수 있다.
복수의 카메라부(31, 32, 33, 34)는 냉각 유닛(600)의 내부에 웨이퍼에 대하여 상이한 각도를 갖도록 상호 이격된 복수의 지점에 설치되어 있다.
복수의 조명부(41, 42, 43, 44)는 냉각 유닛(600)의 내부에 설치되어 복수의 카메라부(31, 32, 33, 34)의 촬영시점에 동작하여 조명을 제공한다.
복수의 카메라부(31, 32, 33, 34)를 구성하는 개별 카메라와 복수의 조명부(41, 42, 43, 44)를 구성하는 개별 조명은 서로 하나의 조를 이루어 동작한다.
도 4에 예시된 바와 같이, 카메라와 조명이 각각 4개인 경우, 먼저 제1 카메라(31)와 제1 조명(41)이 하나의 조를 이루어 동시에 동작하고, 다음으로 제2 카메라(32)와 제2 조명(42)이 하나의 조를 이루어 동시에 동작하고, 다음으로 제3 카메라(33)와 제3 조명(43)이 하나의 조를 이루어 동시에 동작하고, 다음으로 제4 카메라(43)와 제4 조명(44)이 하나의 조를 이루어 동시에 동작하도록 구성될 수 있다. 이와 같은 복수의 카메라부(31, 32, 33, 34)와 복수의 조명부(41, 42, 43, 44)의 순차 동작은 웨이퍼 결함 검출기(50)에 의해 제어될 수 있으며, 이러한 순차동작에 따르면 웨이퍼 이미지 과정에서 서로 마주보는 조명부(41, 42, 43, 44)의 동작에 의해 발생할 수 있는 역광에 의한 노이즈와 이미지 왜곡을 줄일 수 있다.
웨이퍼 결함 검출기(50)는 장비 제어기(20)와 원격지에 설치된 호스트 서버(60) 간의 통신을 후킹(hooking)하여 처리 대상인 웨이퍼들의 로트 아이디(Lot ID) 및 공정 레시피(Recipe) 정보를 획득하고, 복수의 카메라부(31, 32, 33, 34)와 복수의 조명부(41, 42, 43, 44)가 순차적으로 동작하도록 제어하고, 복수의 카메라부(31, 32, 33, 34)로부터 전송받은 복수의 이미지를 합성하여 검출 이미지를 획득하고, 검출 이미지를 기준 이미지와 비교하여 웨이퍼의 결함을 검출하는 구성요소이다.
예를 들어, 기준 이미지를 결정하기 위해 초기 웨이퍼에 설정되는 검사영역을 예시적으로 나타낸 도 5를 추가로 참조하면, 웨이퍼 결함 검출기(50)는, 로트 아이디에 해당하는 웨이퍼들 중에서 초기에 투입되는 초기 웨이퍼의 미리 설정된 검사영역에 대한 이미지 검사결과, 초기 웨이퍼에 결함이 없는 것으로 판단된 경우 초기 웨이퍼의 이미지를 기준 이미지로 결정하도록 구성될 수 있다. 이 경우, 검사영역은 웨이퍼의 셀(cell) 단위로 특정될 수 있으며, 10개 내지 그 이상의 영역이 검사영역으로 설정될 수 있고, 이러한 검사영역은 웨이퍼 결함 검출기(50)에 연결된 입출력 인터페이스 장치를 통해 관리자가 설정하거나 재설정할 수 있다. 예를 들어, 각각의 셀(cell)이 동일한 경우 웨이퍼에 결함이 없는 것으로 보고 기준 이미지로 설정할 수 있으며, 이러한 방법은 기준이미지 생성을 위하여 검사하는 과정에서 초기 웨이퍼에서도 웨이퍼 상의 오류를 검출할 수 있다.
예를 들어, 초기 웨이퍼의 수는 하나 이상이고, 웨이퍼 결함 검출기(50)는, 기준 이미지가 결정될 때까지 초기 웨이퍼를 구성하는 웨이퍼들에 대한 이미지 검사가 반복하도록 구성될 수 있으며, 초기 웨이퍼의 수는 이퍼 결함 검출기에 연결된 입출력 인터페이스 장치를 통해 관리자가 설정하거나 재설정할 수 있다. 구체적인 예로, 초기 웨이퍼의 수가 3개로 설정된 경우, 첫번째로 투입된 웨이퍼에 결함이 없는 경우 이 첫번째 웨이퍼의 이미지를 기준 이미지로 결정하고, 기준 이미지 결정을 위한 추가 공정은 진행되지 않도록 구성될 수 있다.
도 6은 본 발명의 일 실시 예에 있어서, 웨이퍼 결함 검출기(50)가 검출 이미지를 획득하는 예시적인 구성을 나타낸 도면이다. 도 5에는 검출 이미지 획득을 위해 3장의 이미지를 이용하는 것으로 개시되어 있으나, 이는 하나의 예시일 뿐이며, 4장 또는 그 이상의 이미지가 이용될 수도 있다.
도 6을 추가로 참조하면, 웨이퍼 결함 검출기(50)는, 1) 순차적으로 획득된 복수의 이미지에 포함된 노이즈(Noise), 반사 등에 의해 발생한 영상 왜곡 부분을 제거하고, 2) 노이즈(Noise), 반사 등에 의해 발생한 영상 왜곡 부분이 제거된 복수의 이미지에 대한 히스토그램 평활화(Histogram Equalization)를 수행하고, 3) 히스토그램 평활화가 수행된 복수의 이미지를 합성하여 검출 이미지를 획득할 수 있다.
도 7 및 도 8은 본 발명의 일 실시 예에 있어서, 웨이퍼 결함 검출기(50)가 검출 이미지에 포함된 결함을 검출하는 예시적인 구성을 나타낸 도면이다.
도 7 및 도 8을 추가로 참조하면, 웨이퍼 결함 검출기(50)는, 검출 이미지와 상기 기준 이미지의 차 영상을 획득하고, 차 영상에 미리 설정된 임계치를 적용하여 검출 이미지에 포함된 결함을 검출할 수 있다.
예를 들어, 이와 병행하여 결함 검출을 위한 소벨 에지(Sobel Edge) 알고리즘을 적용하여 특징점들을 찾아내고 찾아낸 특징점들을 웨이퍼의 특징정보와 연동, 즉, 비교하여 결함을 검출할 수 있으며, 특징점에는 웨이퍼의 가공공정에 따라 특정 패턴 및 칼라 등이 포함될 수 있다.
예를 들어, 웨이퍼 결함 검출기(50)는, 웨이퍼의 결함에 대한 검출정보를 결함 검출 분류/관리장치(70)로 전송하고, 결함 검출 분류/관리장치(70)는 웨이퍼 결함 검출기(50)로부터 전송받은 검출정보를 저장하여 관리할 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 반도체 포토리소그래피 공정의 마지막 공정인 냉각 공정이 수행되는 냉각 유닛에서 웨이퍼의 결함을 검출함으로써 웨이퍼 결함 검출을 위해 요구되는 공정과 장치 구성을 간소화하고 웨이퍼 결함 검출의 정확도를 향상시킬 수 있는 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템이 제공되는 효과가 있다.
[부호의 설명]
10: 포토리소그래피 장비
20: 장비 제어기
31, 32, 33, 34: 카메라부
41, 42, 43, 44: 조명부
50: 웨이퍼 결함 검출기
60: 호스트 서버
70: 결함 검출 분류/관리장치
100: 코팅(Coating) 유닛
200: 하드 베이크(Hard Bake) 유닛
300: 노광(Exposure) 유닛
400: 노광 후 베이크(Post Exposure Bake) 유닛
500: 현상(Develop) 유닛
600: 냉각(Cool) 유닛
700: 이송(Transfer) 유닛

Claims (6)

  1. 반도체 포토리소그래피 공정의 마지막 공정인 냉각 공정에서 웨이퍼의 결함을 검출하는 시스템으로서,
    포토리소그래피 공정을 구성하는 복수의 세부 공정이 수행되는 공정 유닛들인 코팅(Coating) 유닛, 하드 베이크(Hard Bake) 유닛, 노광(Exposure) 유닛, 노광 후 베이크(Post Exposure Bake) 유닛, 현상(Develop) 유닛, 냉각(Cool) 유닛 및 이송(Transfer) 유닛을 포함하는 포토리소그래피 장비;
    상기 포토리소그래피 장비의 동작의 제어하는 장비 제어기;
    상기 냉각 유닛의 내부에 웨이퍼에 대하여 상이한 각도를 갖도록 설치된 복수의 카메라부;
    상기 냉각 유닛의 내부에 설치되어 상기 복수의 카메라부의 촬영시점에 동작하여 조명을 제공하는 복수의 조명부; 및
    상기 장비 제어기와 원격지에 설치된 호스트 서버 간의 통신을 후킹(hooking)하여 처리 대상인 웨이퍼들의 로트 아이디(Lot ID) 및 공정 레시피(Recipe) 정보를 획득하고, 상기 복수의 카메라부와 상기 복수의 조명부가 순차적으로 동작하도록 제어하고, 상기 복수의 카메라부로부터 전송받은 복수의 이미지를 합성하여 검출 이미지를 획득하고, 상기 검출 이미지를 기준 이미지와 비교하여 상기 웨이퍼의 결함을 검출하는 웨이퍼 결함 검출기를 포함하는, 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템.
  2. 제1항에 있어서,
    상기 웨이퍼 결함 검출기는,
    상기 로트 아이디에 해당하는 웨이퍼들 중에서 초기에 투입되는 초기 웨이퍼의 미리 설정된 검사영역에 대한 이미지 검사결과, 상기 초기 웨이퍼에 결함이 없는 것으로 판단된 경우 상기 초기 웨이퍼의 이미지를 상기 기준 이미지로 결정하는 것을 특징으로 하는, 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템.
  3. 제2항에 있어서,
    상기 초기 웨이퍼의 수는 하나 이상이고,
    상기 웨이퍼 결함 검출기는, 상기 기준 이미지가 결정될 때까지 상기 초기 웨이퍼를 구성하는 웨이퍼들에 대한 이미지 검사를 반복하는 것을 특징으로 하는, 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템.
  4. 제1항에 있어서,
    상기 웨이퍼 결함 검출기는,
    상기 복수의 이미지에 포함된 노이즈(Noise)를 제거하고,
    상기 노이즈가 제거된 복수의 이미지에 대한 히스토그램 평활화(Histogram Equalization)를 수행하고,
    상기 히스토그램 평활화가 수행된 복수의 이미지를 합성하여 검출 이미지를 획득하는 것을 특징으로 하는, 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템.
  5. 제1항에 있어서,
    상기 웨이퍼 결함 검출기는,
    상기 검출 이미지와 상기 기준 이미지의 차 영상을 획득하고,
    상기 차 영상에 미리 설정된 임계치를 적용하여 상기 검출 이미지에 포함된 결함을 검출하는 것을 특징으로 하는, 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템.
  6. 제1항에 있어서,
    상기 웨이퍼 결함 검출기는,
    상기 웨이퍼의 결함에 대한 검출정보를 결함 검출 분류/관리장치로 전송하고,
    상기 결함 검출 분류/관리장치는 상기 웨이퍼 결함 검출기로부터 전송받은 검출정보를 저장하여 관리하는 것을 특징으로 하는, 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템.
PCT/KR2020/016215 2019-11-18 2020-11-18 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템 WO2021101224A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0147492 2019-11-18
KR1020190147492A KR102342827B1 (ko) 2019-11-18 2019-11-18 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템

Publications (1)

Publication Number Publication Date
WO2021101224A1 true WO2021101224A1 (ko) 2021-05-27

Family

ID=75980052

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/016215 WO2021101224A1 (ko) 2019-11-18 2020-11-18 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템

Country Status (3)

Country Link
KR (1) KR102342827B1 (ko)
TW (1) TWI762039B (ko)
WO (1) WO2021101224A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114509921B (zh) * 2022-01-13 2023-06-16 华中科技大学 一种光刻缺陷衍射光强差分检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774826B1 (ko) * 2006-11-28 2007-11-07 동부일렉트로닉스 주식회사 웨이퍼 결함 검출방법
KR20100083745A (ko) * 2009-01-13 2010-07-22 세미컨덕터 테크놀로지스 앤드 인스트루먼츠 피티이 엘티디 웨이퍼 검사 시스템 및 방법
KR20110084092A (ko) * 2010-01-15 2011-07-21 도쿄엘렉트론가부시키가이샤 결함 검사 장치
US20160116419A1 (en) * 2014-10-28 2016-04-28 Sri Rama Prasanna Pavani Multiple camera wafer inspection
KR20180015652A (ko) * 2015-06-08 2018-02-13 도쿄엘렉트론가부시키가이샤 기판의 검사 방법, 컴퓨터 기억 매체 및 기판 검사 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452317B1 (ko) 2001-07-11 2004-10-12 삼성전자주식회사 포토리소그래피 공정시스템 및 그 방법
EP2688090B1 (en) * 2004-08-12 2015-04-08 Nikon Corporation Substrate processing system, method of confirmation of its state of use, and method of prevention of illicit use
KR20060117032A (ko) 2005-05-12 2006-11-16 삼성전자주식회사 웨이퍼 결함 검출 방법
JP5021503B2 (ja) * 2008-01-15 2012-09-12 株式会社日立ハイテクノロジーズ パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
PT2567257T (pt) * 2010-05-06 2021-07-20 Immunolight Llc Composição de ligação adesiva e método de utilização
KR101870718B1 (ko) * 2011-10-11 2018-07-20 엘지전자 주식회사 이물질을 판별하는 광학 장치 및 그 방법
JP3178129U (ja) * 2012-06-21 2012-08-30 東京エレクトロン株式会社 基板検査装置
WO2015055387A1 (en) * 2013-10-17 2015-04-23 Asml Netherlands B.V. Photon source, metrology apparatus, lithographic system and device manufacturing method
KR102164675B1 (ko) * 2013-12-06 2020-10-12 삼성전자주식회사 극자외선 마스크의 결함 검출 방법 및 이를 수행하기 위한 장치
KR102350549B1 (ko) 2014-12-05 2022-01-14 세메스 주식회사 웨이퍼 결함 검사 장치
WO2019162280A1 (en) * 2018-02-23 2019-08-29 Asml Netherlands B.V. Guided patterning device inspection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774826B1 (ko) * 2006-11-28 2007-11-07 동부일렉트로닉스 주식회사 웨이퍼 결함 검출방법
KR20100083745A (ko) * 2009-01-13 2010-07-22 세미컨덕터 테크놀로지스 앤드 인스트루먼츠 피티이 엘티디 웨이퍼 검사 시스템 및 방법
KR20110084092A (ko) * 2010-01-15 2011-07-21 도쿄엘렉트론가부시키가이샤 결함 검사 장치
US20160116419A1 (en) * 2014-10-28 2016-04-28 Sri Rama Prasanna Pavani Multiple camera wafer inspection
KR20180015652A (ko) * 2015-06-08 2018-02-13 도쿄엘렉트론가부시키가이샤 기판의 검사 방법, 컴퓨터 기억 매체 및 기판 검사 장치

Also Published As

Publication number Publication date
TWI762039B (zh) 2022-04-21
KR20210059996A (ko) 2021-05-26
KR102342827B1 (ko) 2021-12-24
TW202125669A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
KR100937083B1 (ko) 기판처리장치 및 기판처리방법
WO2011087337A2 (ko) 기판 검사장치
WO2012121556A2 (ko) 다중 격자 무늬를 이용한 비전검사장치
WO2021095991A1 (ko) 불량 이미지 생성 장치 및 방법
WO2021101224A1 (ko) 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템
JP7204911B2 (ja) 基板検査装置、基板検査システム及び基板検査方法
WO2012134146A1 (ko) 스테레오 비전과 격자 무늬를 이용한 비전검사장치
WO2013172568A1 (ko) 광조사 각도 조절가능한 조명부를 포함하는 비전검사장치
JP4914854B2 (ja) 欠陥検査方法、プログラム及びコンピュータ記憶媒体
WO2012150782A1 (ko) 편광판과 다중 격자 무늬를 이용한 비전검사장치
WO2012134147A1 (ko) 가시광선의 격자무늬와 비가시광선의 격자 무늬를 이용한 비전검사장치
WO2018066852A1 (ko) 기판 검사장치 및 이를 이용한 기판의 왜곡 보상 방법
WO2012134145A1 (ko) 서로 다른 색깔의 다중 격자 무늬를 이용한 비전검사장치
TW202314888A (zh) 檢查方法及檢查系統
JP3865156B2 (ja) 画像比較装置およびこれを用いたウエハ検査装置とウエハ検査システム
WO2020050518A1 (ko) 영상처리 기반의 수분 및 광 투과도 측정 시스템 및 이를 이용한 수분 및 광 투과도 측정 방법
TW201715633A (zh) 微影設備
KR20040060553A (ko) 포토레지스트 도포 결함 모니터링 장치 및 그 방법
WO2021006557A1 (ko) 케미컬 용액의 파티클 모니터링 장치 및 방법
JPH10187977A (ja) パターン検査方法及び装置
WO2022220422A1 (ko) 셀-대-셀 비교 방법
JP2022189284A (ja) 基板検査装置、基板検査方法及び記憶媒体
JPS5814137A (ja) 縮小投影露光方法
KR100532758B1 (ko) 반도체 제조 설비의 임계 치수 측정 장치
KR20020085347A (ko) 노광 장치 및 이를 이용한 노광 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20889403

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20889403

Country of ref document: EP

Kind code of ref document: A1