WO2021084840A1 - フォトセンサ及びそれを用いた距離測定システム - Google Patents

フォトセンサ及びそれを用いた距離測定システム Download PDF

Info

Publication number
WO2021084840A1
WO2021084840A1 PCT/JP2020/030404 JP2020030404W WO2021084840A1 WO 2021084840 A1 WO2021084840 A1 WO 2021084840A1 JP 2020030404 W JP2020030404 W JP 2020030404W WO 2021084840 A1 WO2021084840 A1 WO 2021084840A1
Authority
WO
WIPO (PCT)
Prior art keywords
separation region
region
separation
photosensor
main surface
Prior art date
Application number
PCT/JP2020/030404
Other languages
English (en)
French (fr)
Inventor
暁登 井上
裕樹 杉浦
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to CN202080075359.9A priority Critical patent/CN114631188A/zh
Priority to JP2021554092A priority patent/JPWO2021084840A1/ja
Publication of WO2021084840A1 publication Critical patent/WO2021084840A1/ja
Priority to US17/721,854 priority patent/US20220246782A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • This disclosure relates to a photo sensor and a distance measurement system using the photo sensor.
  • APD avalanche photodiode
  • Patent Document 1 describes an APD that operates in a Geiger multiplication mode.
  • a p-type contact layer is arranged around one APD, and a predetermined voltage is supplied to the APD by this contact layer, and insulation and separation from other adjacent APDs are achieved.
  • the contact layer is not depleted so that the voltage applied to the p-type semiconductor layer does not decrease. Further, an electric field relaxation layer is provided around the contact layer so that electrolysis higher than that of APD does not occur.
  • each APD is provided with a contact layer and an electric field relaxation layer, and it is necessary to secure a sufficiently large separation region for each APD. Therefore, there is a problem that it is difficult to further miniaturize the APD device.
  • An object of the present disclosure is to solve the above-mentioned conventional problems and to realize miniaturization of an avalanche photodiode (APD) which is a light receiving unit.
  • APD avalanche photodiode
  • the present disclosure depletes the separation region between APDs constituting each pixel, and in the separation region in which the separation directions are different from each other, one separation region is connected to the other separation region.
  • the configuration is such that it ends with a part.
  • depletion means that "at least a part of the potential of the separation region becomes a potential different from the potential given from the external power source”.
  • the end means "the final part of the component of one connection (series)".
  • this disclosure targets photosensors and has taken the following solutions.
  • the first disclosure is a semiconductor substrate having a first main surface and a second main surface facing the first main surface, a plurality of avalanche photodiodes provided on the first main surface, and a first main surface.
  • a first separation region provided on a surface for electrically separating a plurality of avalanche photodiodes in a first direction, and a second region provided on a first main surface for each of a plurality of avalanche photodiodes different from the first separation region. It is provided with a second separation region that electrically separates in the direction.
  • the first separation region and the second separation region are depleted, and at least one of the first separation region and the second separation region is terminated at the first connection portion where the first separation region and the second separation region are connected. There is.
  • the second disclosure is a distance measurement system using a photosensor according to the first invention.
  • FIG. 1 is a partial plan view showing a part of an avalanche photodiode array in the photosensor according to the first embodiment.
  • FIG. 2 is a cross-sectional view taken along the line II of FIG.
  • FIG. 3 is a graph showing an example of the result of TCAD simulation in the photosensor according to the first embodiment together with a comparative example.
  • FIG. 4 is a partial plan view showing a part of an avalanche photodiode array in a photosensor according to a comparative example.
  • FIG. 5 is a partial plan view showing a first modification of the APD layout according to the first embodiment.
  • FIG. 5A is a partial plan view showing a first modification of the configuration in FIG. FIG.
  • FIG. 6 is a cross-sectional view taken along the line IV-IV of FIG.
  • FIG. 6A is a cross-sectional view showing a first modification of the configuration in FIG.
  • FIG. 7 is a partial plan view showing a second modification of the APD layout according to the first embodiment.
  • FIG. 8 is a partial plan view showing a third modification of the APD layout according to the first embodiment.
  • FIG. 9 is a partial plan view showing a fourth modification of the APD layout according to the first embodiment.
  • FIG. 10 is a circuit diagram showing a pixel circuit of the photosensor according to the second embodiment.
  • FIG. 11 is a drive timing chart of the pixel circuit according to the second embodiment.
  • FIG. 12 is a partial plan view showing a part of an avalanche photodiode array in the photosensor according to the second embodiment.
  • FIG. 13 is a cross-sectional view taken along the line XIII-XIII of FIG.
  • FIG. 14 is a cross-sectional view showing a main part including a circuit area of the photosensor according to the first modification of the second embodiment.
  • FIG. 15 is a partial plan view showing a first modification of the APD layout according to the second embodiment.
  • FIG. 16 is a partial plan view showing a second modification of the APD layout according to the second embodiment.
  • FIG. 17 is a partial plan view showing the array end structure of the photosensor according to the third embodiment.
  • FIG. 18 is a functional block diagram showing a distance measurement system according to a fourth embodiment.
  • a first aspect according to an embodiment of the present disclosure is a semiconductor substrate having a first main surface and a second main surface facing the first main surface, and a plurality of avalanche photodiodes provided on the first main surface.
  • APDs avalanche photodiodes
  • Each includes a first separation region and a second separation region that electrically separates in a second direction different from the first separation region.
  • the first separation region and the second separation region are depleted, and at least one of the first separation region and the second separation region is terminated at the first connection portion where the first separation region and the second separation region are connected. There is.
  • the electric field relaxation layer can be eliminated by depleting the separation region in which each APD is insulated and separated by the potential barrier.
  • the inventors of the present application have found that the potential barrier of the intersection in the two separation regions intersecting each other is higher than that of the side portion of each separation region, and by terminating one of the two separation regions with the other. It has been found that the potential barrier of the connection portion can be lowered at the intersection (specifically, the connection portion). As a result, the electric field concentration at the connection portion is relaxed, so that the separation width of the separation region can be reduced and the light receiving portion can be miniaturized.
  • the avalanche photodiode may be a planar square, and the plurality of avalanche photodiodes may be arranged in a staggered pattern.
  • the plurality of avalanche photodiodes are each composed of a first semiconductor layer having a first conductive type and a second semiconductor layer having a second conductive type, respectively. It may have a multiplying region.
  • the second semiconductor layer is formed between the second main surface and the first semiconductor layer, and a voltage is applied to the first semiconductor layer from the first contact provided on the first main surface to apply a voltage to the second semiconductor layer.
  • a voltage may be applied to the second contact surface formed on the second main surface.
  • the second contact may be a metal having high conductivity or a semiconductor layer having a high impurity concentration, and in particular, it may be a second contact by increasing the impurity concentration of the semiconductor substrate.
  • the voltage may be applied to the semiconductor substrate, the second semiconductor layer, or the like by applying a voltage to the second contact via an arbitrary contact provided on the first main surface side.
  • each avalanche photodiode can be operated.
  • the avalanche photodiode has a photoelectric conversion region, and the photoelectric conversion region includes a semiconductor substrate, a multiplication region, a first semiconductor layer, and a second semiconductor layer. Good.
  • the absolute value of the voltage applied to the first contact may be smaller than the absolute value of the voltage applied to the second contact.
  • a sixth aspect is the first aspect, wherein the first main surface is provided in parallel with the first separation region or the second separation region, and the two first separation regions or two of the plurality of avalanche photodiodes are provided.
  • a voltage fixing layer may be further provided so as to be sandwiched between the second separation regions.
  • a seventh aspect is the depletion in the first aspect, which is provided on the first main surface and electrically separates a plurality of avalanche photodiodes in a third direction different from the first separation region and the second separation region.
  • a first separation region, a second separation region, and a third separation region are provided in a second connection portion to which at least two of the first separation region, the second separation region, and the third separation region are connected. At least one of may be terminated.
  • At least one separation region can be terminated in the separation regions in three different directions.
  • the avalanche photodiode may be a planar hexagon, and the plurality of avalanche photodiodes may be arranged in a honeycomb shape.
  • a ninth aspect is that, in the first aspect, the plurality of avalanche photodiodes have at least a first avalanche photodiode having a first planar area and a second planar area different from the first planar area. Even if the first avalanche photodiode is arranged in a grid pattern including the second avalanche photodiode having a second avalanche photodiode, and the second avalanche photodiode is arranged diagonally of the adjacent first avalanche photodiode. Good.
  • the first separation region and the second separation region can be terminated at each side of the second avalanche photodiode.
  • the sensitivity of each can be set individually by using the difference in the aperture area between the first avalanche photodiode and the second avalanche photodiode.
  • the first flat area may be larger than the second flat area.
  • the first avalanche photodiode may be a planar octagon and the second avalanche photodiode may be a planar square.
  • the electric field can be made uniform in the first avalanche photodiode.
  • a twelfth aspect is a depleted second aspect in which the circuit region provided between the plurality of avalanche photodiodes and the avalanche photodiode and the circuit region are electrically separated in the first to eleventh aspects. 4 Separation regions may be further provided. In the third connection portion where at least two of the first separation region, the second separation region, the third separation region and the fourth separation region are connected, the first separation region, the second separation region, the third separation region and the fourth separation region At least one of may be terminated.
  • the circuit region is arranged between the two fourth separation regions, and the circuit region and the fourth separation region are linearly arranged in the first main surface. You may.
  • the fourteenth aspect is a depleted fifth separation in which the avalanche photodiode and the circuit region are electrically separated and are provided in a direction different from the fourth separation region. Further areas may be provided. At the fourth connection portion where the fourth separation region and the fifth separation region are connected, at least one of the fourth separation region and the fifth separation region may be terminated.
  • the configuration according to the fourteenth aspect is a configuration in which the second avalanche photodiode in the ninth aspect is replaced with a circuit region, and the fourth separation region and the fifth separation region are terminated at each side of the circuit region. be able to.
  • the plurality of avalanche photodiodes constitute a photodiode array on the first main surface, are provided on the first main surface, and surround the photodiode array.
  • a depleted sixth separation region that electrically separates the termination part and the photodiode array from the semiconductor, and a direction different from that of the sixth separation region that electrically separates the termination part and the photodiode array. It may further be provided with a depleted seventh separation region.
  • the fifth connection portion where at least two of the first separation region, the second separation region, the third separation region, the sixth separation region, and the seventh separation region are connected, the first separation region, the second separation region, and the third separation region are connected. , At least one of the 6th separation region and the 7th separation region may be terminated.
  • At least one separation region can be terminated at the fifth connection portion where at least two of the first to third, sixth and seventh separation regions are connected. Moreover, the termination of the array, which surrounds the photodiode array, can also prevent the generation of high electric fields.
  • the plurality of avalanche photodiodes constitute a photodiode array on the first main surface, are provided on the first main surface, and surround the photodiode array.
  • a depleted sixth separation region that electrically separates at least one of a semiconductor termination, a termination and a photodiode array, and a termination and a circuit region, a termination, a photodiode array, and a termination.
  • At least one of the circuit region and the circuit region may be electrically separated, and a seventh separation region provided in a direction different from that of the sixth separation region and depleted may be further provided.
  • the first separation region 2nd Separation Region, 3rd Separation Region, 4th Separation Region, 5th Separation Region, 6th Separation Region and 7th Separation Region may be terminated.
  • At least one separation region can be terminated at the sixth connection portion where at least two of the first to seventh separation regions are connected. Moreover, the termination of the array, which surrounds the photodiode array, can also prevent the generation of high electric fields.
  • the side provided with the first main surface is referred to as “upper” and the side provided with the second main surface is referred to as “lower” with reference to the semiconductor substrate.
  • the terms “upper” and “lower” are used not only when two components are spaced apart from each other and another component intervenes between the two components, but also when the two components It is also used when they are in contact with each other.
  • planar view means viewing from above in the normal direction of the light receiving surface of the photoelectric conversion layer.
  • the impurity concentration refers to an effective impurity concentration, and when both different conductive type impurities are present in the same region, it refers to the difference between them.
  • FIG. 1 shows an example of a partial planar configuration of an avalanche photodiode array constituting a photosensor according to the first embodiment.
  • FIG. 2 shows the cross-sectional structure taken along the line II-II of FIG.
  • the photosensor 100 has a photodiode array in which a plurality of avalanche photodiodes (APDs) 10 are arranged in a matrix.
  • Each APD 10 is electrically separated into a first separation region 21 that separates in the vertical direction (first direction) and a second separation region 22 that separates in the horizontal direction (second direction).
  • the first separation region 21 and the second separation region 22 are connected, for example, at the first connection portion 31.
  • the end portion of the first separation region 21 is connected to the side portion (side portion) of the second separation region 22, so that the first separation region 21 becomes the first connection portion. It ends at 31.
  • the separated areas other than the connecting portion will be referred to as side portions.
  • the arrangement of the APD array may be a staggered arrangement.
  • the "staggered arrangement” means that the arrangement of each APD 10 is shifted row by row or column by column, and the first separation region 21 is not arranged in a grid pattern.
  • FIG. 1 an example in which the arrangement of each APD10 is shifted by half a cycle for each row (or for each column) is shown as a staggered arrangement, but the amount of deviation in this case is arbitrary.
  • each APD10 and its flat area are arbitrary, and may be different for each row or column, for example.
  • the photosensor 100 has a semiconductor substrate 1 and a wiring layer 2 provided on the semiconductor substrate 1.
  • the main surface on the wiring layer 2 side is the first main surface S1
  • the main surface facing the first main surface S1 that is, the main surface on the opposite side is the second main surface.
  • the lower part of FIG. 2 is defined as “depth direction”, the first main surface S1 side is “shallow”, and the second main surface S2 side is “deep”. It is expressed as.
  • the horizontal direction in FIG. 2 is defined as the "horizontal direction”.
  • the wiring layer 2 is provided with a first contact 301.
  • the semiconductor substrate 1 includes a first semiconductor layer 201 having a first conductive type (for example, n type) and a second semiconductor layer 202 having a second conductive type (for example, p type) having a polarity different from that of the first conductive type. It is provided.
  • the second semiconductor layer 202 is deeper than the first semiconductor layer 201.
  • the first separation region 21 in the semiconductor substrate 1 is composed of the third semiconductor layer 203.
  • the conductive type may be the reverse of the above, that is, the first conductive type may be the p type and the second conductive type may be the n type.
  • FIG. 2 does not show the second semiconductor layer 202 in the first separation region 102.
  • the second semiconductor layer 202 may be formed by expanding it in the horizontal direction, and a part thereof may be included in the separation region 102.
  • a first contact 301 is provided on the first main surface S1 of the semiconductor substrate 1. Further, a second contact 302 is provided on the second main surface S2 of the semiconductor substrate 1.
  • Each of the contacts 301 and 302 is composed of a conductor such as a metal, a semiconductor containing a high concentration of impurities, or the like. In the case of semiconductors, the conductive type of impurities is not particularly limited.
  • the semiconductor substrate 1 is a second conductive type (for example, p type), and is preferably formed by epitaxial growth.
  • the second semiconductor layer 202 may also be formed by epitaxial growth. In this way, since the second semiconductor layer 202 is formed on the entire surface of the semiconductor substrate 1, the second semiconductor layer 202 is also formed in the first separation region 21.
  • the semiconductor substrate 1 may be a p-type single crystal silicon substrate. Further, the second semiconductor layer 202 may be a p-type epitaxial layer formed on the upper surface of the semiconductor substrate 1 as described later.
  • the photosensor 100 applies a reverse bias to the first semiconductor layer 201 and the second semiconductor layer 202 to form a photomultiplier region between the first semiconductor layer 201 and the second semiconductor layer 202.
  • 401 is formed.
  • the charge passing through the multiplication region 401 is multiplied by the avalanche.
  • a predetermined voltage is applied to the first semiconductor layer 201 from the first contact 301.
  • a predetermined voltage is applied to the second semiconductor layer 202 from the second contact 302 via the semiconductor substrate 1.
  • “application of voltage” does not necessarily mean that the voltage of the contacts 301 and 302 and the voltage of the semiconductor layers 201 and 202 match. For example, in the case of the configuration of FIG.
  • the avalanche multiplication includes both a linear multiplication and a Geiger multiplication, and particularly in the case of the Geiger multiplication mode, a quenching element for stopping the Geiger multiplication may be provided.
  • a quenching element in this case, a resistor, a capacitance, a transistor, or the like can be used, and the type of the element is not limited.
  • the linear multiplier mode in the present specification refers to "an APD operation mode in which the reverse bias applied to the APD is equal to or lower than the avalanche breakdown voltage and the charge is multiplied by impact ionization".
  • the Geiger multiplication mode refers to "an operation mode of an APD in which a reverse bias equal to or higher than the avalanche breakdown voltage is applied to the APD at least temporarily to operate it".
  • the configuration according to the present disclosure can be used for elements such as MPPC (Multi-Pixel Photon Counter) or SPAD (Single Photon Avalanche Diode).
  • MPPC Multi-Pixel Photon Counter
  • SPAD Single Photon Avalanche Diode
  • the magnitude of the electric field in the multiplying region 401 may be, for example, 3 ⁇ 10 5 V / cm to 5 ⁇ 10 5 V / cm, and the impurity concentrations in the first semiconductor layer 201 and the second semiconductor layer 202. Is, for example, 10 16 cm -3 to 10 20 cm -3 .
  • the first semiconductor layer 201 and the second semiconductor layer 202 are shown adjacent to each other in the depth direction.
  • the semiconductor substrate 1 may be included between the first semiconductor layer 201 and the second semiconductor layer 202.
  • the photoelectric conversion region 402 is the entire region of the semiconductor substrate 1.
  • electric charges that do not pass through the multiplying region 401 such as the electric charges generated in the separated regions 21 and 22, may not be detected.
  • the first conductive type may be p-type and the second conductive type may be n-type. Further, it is more preferable that the first conductive type is n-type and the second conductive type is p-type.
  • the third semiconductor layer 203 constituting the separated regions 21 and 22 may be depleted. As a result, for example, the electric field in each of the separated regions 21 and 22 becomes small, so that the width of each of the separated regions 21 and 22 can be reduced. By reducing the widths of the separation regions 21 and 22 in this way, the area of the multiplication region 401 is expanded, so that the aperture ratio can be improved. Further, it becomes possible to miniaturize while maintaining a high aperture ratio.
  • the conductive type of the third semiconductor layer 203 may be the first conductive type or the second conductive type. Further, contacts, trenches and the like may not be arranged in the first separation region 21 and the second separation region 22.
  • the potential of at least a part of the separation regions 21 and 22 is different from the potential of the second contact 302. ..
  • the width of each of the separation regions 21 and 22 may be, for example, 0.1 ⁇ m to 1 ⁇ m.
  • the impurity concentration may be 10 15 cm -3 to 10 18 cm -3 .
  • the potential barriers of the separation regions 21 and 22 are designed so that no charge leaks from the APD to the APD adjacent to the APD.
  • the size of the potential barriers of the separation regions 21 and 22 should be designed to be at least the surplus voltage or more.
  • the size of the potential barrier is typically about 0.1V to 10V. In the present specification, this surplus voltage is "the difference between the reverse bias voltage of APD and the avalanche breakdown voltage".
  • the applied voltage (absolute value) from the second contact may be higher than the applied voltage (absolute value) from the first contact 301. In this way, a high electric field is less likely to be generated in the wiring layer 2, so that the reliability of the device can be improved.
  • FIG. 3 shows an example of the result of TCAD (Technology CAD) simulation in the photosensor 100 according to the present embodiment.
  • FIG. 4 also shows the results of TCAD simulation of a photosensor 100A having a configuration in which a first separation region 21A and a second separation region 22A intersect in a grid pattern in an avalanche photodiode (APD). ..
  • APD avalanche photodiode
  • the horizontal axis in FIG. 3 indicates the depth in the semiconductor substrate 1, and the vertical axis indicates the potential. Further, each data shown in FIG. 3 shows the potential in the depth direction at the points a to e shown in FIGS. 1 and 4.
  • each semiconductor substrate 1 The positions on each semiconductor substrate 1 are as follows. a: Central portion of APD, b: Side portion of Comparative Example, c: First intersection 31A of Comparative Example, d: Side portion, e: First connection portion 31. As shown in the simulation results shown in FIG. 3, in the present disclosure, the potential (e) of the first connection portion 31 is lower than the potential (c) of the first intersection 31A in the comparative example. As a result, the electric field concentration at the first connection portion 31 is relaxed, and the separation width of the separation regions 21 and 22 can be reduced.
  • the potential (c) at the first intersection 31A does not change significantly from the potential of the second main surface S2. Therefore, in order to make the electric field at the first intersection 31A equal to or lower than the avalanche breakdown electric field, it is necessary to expand the width of each of the separation regions 21A and 22A to about the width of the depletion layer in the multiplication region 401.
  • the potential (c) at the first intersection 31A is approximately 80% of the potential at the second main surface S2. Therefore, the lower limit of the width of each of the separation regions 21A and 22A is about 80% of the width of the depletion layer of the multiplication region 401.
  • the potential (e) at the first connecting portion 31 is reduced to about 40% of the potential at the second main surface S2. Therefore, the lower limit of the width of each of the separation regions 21 and 22 can be reduced to about 40% of the width of the depletion layer of the multiplication region 401.
  • the width of a typical photomultiplier region 401 is about 0.5 ⁇ m to 2 ⁇ m. In the example shown in FIG. 4, the separation width is 0.4 ⁇ m to 1.6 ⁇ m. However, in the present embodiment, it can be narrowed to 0.2 ⁇ m to 0.8 ⁇ m.
  • FIG. 5 shows a planar configuration of a first modification of the APD layout according to the first embodiment
  • FIG. 6 shows a cross-sectional configuration taken along line IV-IV of FIG.
  • the same components as those shown in FIGS. 1 and 2 are designated by the same reference numerals, and the description thereof will be omitted. The same applies to the following other embodiments and each modification.
  • the photosensor 100 according to the first modification is a voltage fixing provided in parallel between two second separation regions 22 on the first main surface S1 of the semiconductor substrate 1. It has a layer 40. That is, the voltage fixing layer 40 is arranged so as to be sandwiched between the second separation regions 22. As shown in FIG. 5, the voltage fixing layer 40 may be arranged linearly in the row direction or may be arranged linearly in the column direction. When arranged in the column direction, it is arranged so as to be sandwiched between the two first separation regions 21.
  • the voltage fixing layer 40 when the voltage fixing layer 40 is arranged so as to be sandwiched between the two second separation regions 22, the voltage fixing layer 40 is adjacent to the second separation region 22 and the first connection portion 31.
  • the first separation region 21 can be terminated at the first connection portion 31. ..
  • first separation region 21 and the second separation region 22 are not limited to the arrangement in which they are connected to each other at substantially orthogonal directions in the first connection portion 31.
  • the voltage fixing layer 40 may be composed of a first conductive type (for example, n-type) fourth semiconductor layer 204 and a second conductive type (for example, p-type) fifth semiconductor layer 205. Good. A voltage is applied to the fourth semiconductor layer 204 by the third contact 303.
  • the voltage fixing layer 40 may have the same configuration as the APD 10 in the depth direction. As a result, the potential of the first separation region 21 and the potential of the second separation region 22 can be substantially matched. As a result, the position dependence of the potential can be further reduced.
  • the voltage fixing layer 40 may be used for detecting an optical signal as, for example, an APD having a flat area (opening area) different from that of the avalanche photodiode (APD) 10.
  • an APD having a flat area (opening area) different from that of the avalanche photodiode (APD) 10.
  • APD avalanche photodiode
  • the voltage fixing layer 40A may have a configuration of only the fourth semiconductor layer 204 without the fifth semiconductor layer 205.
  • FIG. 7 shows the plane configuration of the second modification in the APD layout.
  • the avalanche photodiode (APD) 10 may be a planar hexagon.
  • the first separation region 21, the second separation region 22, and the third separation region 23 are arranged in three different directions in the first main surface S1, respectively. In the case of a plane hexagon, the directions are offset by approximately 120 ° from each other.
  • each APD 10 is a polygon (here, a hexagon) exceeding a quadrangle
  • the first separation region 21, the second separation region 22, and the second separation region are connected to each other.
  • the separation regions 21, 22, and 23 are terminated, respectively.
  • FIG. 8 shows the plane configuration of the third modification in the APD layout.
  • the photosensor 100 according to the third modification has a first avalanche photodiode (APD) 10A and a second avalanche photodiode (APD) 10B having different flat areas. There is.
  • the first APD10A is arranged in a grid pattern. Further, the second APD10B is arranged at diagonal positions of the first APD10A adjacent to each other. As a result, the first separation region 21 and the second separation region 22 are terminated at the first intersection 31. Therefore, the position dependence of the potential in each of the separation regions 21 and 22 can be reduced.
  • the flat area of the first APD10A is larger than the flat area of the second APD10B. Therefore, the first APD10A having a larger flat area can be designed with relatively high sensitivity, and is more effective in a relatively dark place.
  • the second APD10B which has a smaller flat area, can be set to a relatively low sensitivity, and is therefore more effective in a relatively bright place.
  • the dynamic range at the time of light detection as the photo sensor 100 can be expanded by using the signal of the first APD10A and the signal of the second APD10B.
  • side portions having a length of 0.3 ⁇ m or more may be provided between the adjacent connecting portions 31.
  • FIG. 9 shows the plane configuration of the fourth modification in the APD layout.
  • the photosensor 100 according to the fourth modification has a first avalanche photodiode (APD) 10A and a second avalanche photodiode (APD) 10B having different flat areas. There is.
  • the second APD10B of the planar quadrangle surrounded by the third separation region 23 orthogonal to each other is arranged so as to be rotated by 45 ° with respect to each side of the first APD10A. Orthogonal.
  • the planar shape of the first APD10A may be an octagon.
  • the electric fields in the first APD10A and the second APD10B can be made uniform.
  • the dynamic range at the time of light detection as a photosensor can be expanded due to the difference in size between the flat area of the first APD10A and the flat area of the second APD10B.
  • the avalanche photodiode in the photosensor 100 has a pixel circuit.
  • FIG. 10 shows an example of the pixel circuit of the photosensor 100 according to the second embodiment.
  • the photosensor 100 includes a pixel 110, a vertical scanning circuit 61, a horizontal scanning circuit 62, a reading circuit 63, and a buffer amplifier 64.
  • the pixel 110 includes an avalanche photodiode (APD) 10, a transfer transistor 51 that transfers the charge of the APD 10, a floating diffusion capacitance (floating diffusion) 52, and a reset transistor 53 that resets the charge of the floating diffusion capacitance 52.
  • a source follower transistor 54 that amplifies the electric charge accumulated in the stray diffusion capacitance 52, a vertical signal line 55, and a selection transistor 56 that transfers a signal of a selected row to the vertical signal line 55 are included.
  • the transfer transistor 51 transfers the electric charge output from the APD 10 to the floating diffusion capacity 52, and the floating diffusion capacity 52 accumulates the electric charge.
  • the reset transistor 53 resets the potential of the floating diffusion capacitance 52 to a predetermined potential.
  • the drain of the reset transistor 53 is connected to the horizontal signal line 57 connected to the vertical scanning circuit 61.
  • the source follower transistor 54 inputs the potential of the floating diffusion capacitance 52 according to the accumulated charge amount to the gate and outputs an amplified signal.
  • the selection transistor 56 transfers the amplification signal output from the source follower transistor 54 to the vertical signal line 55 connected to the read circuit 63.
  • FIG. 11 shows an example of the drive timing chart of the pixel circuit shown in FIG.
  • the upper graph shows the reset transistor 53
  • the middle graph shows the transfer transistor 51
  • the lower graph shows the selection transistor 56.
  • Each transistor may be a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a bipolar transistor, or the like, and the type of transistor is not limited.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the drive timing chart is divided into the following five periods.
  • Reset period A signal is input from the vertical scanning circuit 61 to the gate of the reset transistor 53 through the horizontal signal line 57, the reset transistor 53 is turned on, and the floating diffusion capacitance 52 is reset. At the same time, a signal is input from the vertical scanning circuit 61 to the gate of the transfer transistor 51 through the horizontal signal line 57 to reset the avalanche photodiode (APD) 10.
  • the drain of the reset transistor 53 is connected to the horizontal signal line 57, and when the reset transistor 53 is turned on, the potential of the stray diffusion capacitance 52 is reset to the drain potential of the reset transistor 53. Further, since the transfer transistor 51 connected to the floating diffusion capacitance 52 is also in the ON state, the APD 10 is also reset to the drain potential of the reset transistor 53.
  • Exposure period When light is incident on the APD 10 after the reset period is completed, the electrons generated by the photoelectric conversion are multiplied by the avalanche.
  • the capacitance connected to the APD 10 specifically, the PN junction capacitance of the multiplication region 401 shown in FIG. 2, the PN junction capacitance of the first semiconductor layer 201 and the third semiconductor layer 203, and the contact of the first contact 301. It is accumulated in the capacitance, the parasitic capacitance of the wiring and the transistor 51 connected via the first contact 301, and the like.
  • the exposure period is an exposure time in which light is incident on the APD 10 and electrons are accumulated, and corresponds to the sum of the clamp period and the exposure period.
  • Transfer period After the exposure period ends, the transfer transistor 51 is turned on again, and the electrons accumulated in the APD 10 are transferred to the floating diffusion capacity 52.
  • Read period The transfer transistor 51 is turned off. At the same time, the selection transistor 56 is turned on, and the potential of the floating diffusion region in the state where electrons are accumulated is read out as a second signal via the source follower transistor 54, the selection transistor 56, and the vertical signal line 55. Transfer to 63. A pixel signal is generated by taking the difference between the second signal and the first signal acquired during the clamping period.
  • the pixel signal may be generated by the read circuit 63 as described above.
  • the pixel signal is sent to the buffer amplifier 64 by the horizontal scanning circuit 62, and is further output to the outside.
  • the pixel signal may be generated outside the photo sensor 100.
  • noise components such as kTC noise can be removed from the pixel signal, so that a high quality signal can be obtained.
  • the pixel circuit according to this embodiment is not limited to the configuration shown in FIG.
  • all the circuit configurations used for SPAD Single Photon Avalanche Diode
  • SPAD Single Photon Avalanche Diode
  • the pixel circuit may be formed on a wafer different from the wafer having pixels, and both wafers may be joined by wafer bonding.
  • FIG. 12 shows an example of the layout of the photo sensor according to the second embodiment.
  • FIG. 13 shows the cross-sectional structure taken along the line XIII-XIII of FIG.
  • the circuit region 50 including the transistor 50T shown in FIG. 10 and the fourth separation region 24 that separates the APD 10 and the circuit region 50. have.
  • the circuit area 50 is arranged linearly in the row direction, for example.
  • the first separation region 21 that intersects the arrangement direction of the circuit region 50 is connected to the fourth separation region 24 adjacent to the circuit region 50 at the third connection portion 33 and terminated. Therefore, since the positional dependence of the potentials in the first separation region 21 and the fourth separation region 24 is reduced, the separation width of the separation regions 21 and 24 can be reduced.
  • the transistor 50T (transfer transistor 51, etc.) shown in FIG. 10 is arranged in the circuit area 50. Further, in FIG. 12, the circuit area 50 is formed in a straight line extending in the row direction, but the arrangement direction of the circuit area 50 may be any direction.
  • the circuit region 50 having both sides sandwiched by the fourth separation region 24 is provided in the first well 206 provided on the first main surface S1 side and inside the first well 206. It also has a second well 207.
  • the first well 206 may be a first conductive type (for example, n type), and the second well 207 may be a second conductive type (for example, p type).
  • the second well 206 is provided with a first conductive type (for example, n type) transistor 50T.
  • the first well 206 of the first conductive type and the second well 207 of the second conductive type are provided in the circuit region 50, and the transistor 50T is provided in the second well 207.
  • the two wells 206 and 207 having different conductive types may be only one of the first wells 206 of the first conductive type, and the transistor 50T may be the second conductive type.
  • FIG. 14 shows the cross-sectional configuration of the main part including the circuit area of the photosensor according to the first modification of the second embodiment.
  • the second semiconductor layer 202 is formed over the entire surface in a plan view from a predetermined depth inside the semiconductor substrate 1 to the second main surface S2.
  • the predetermined depth is typically about 0.2 ⁇ m to 2 ⁇ m.
  • each circuit region 50 has a third well 208 provided so as to be in contact with the lower side of the first well 206 of the first conductive type (for example, n type).
  • the third well 208 is set to have a lower impurity concentration than the first well 206 and the second semiconductor layer 202 adjacent thereto.
  • the electric field in the circuit region 50 according to this modification is lower than the electric field in the avalanche photodiode (APD) 10.
  • the conductive type having an impurity concentration in the third well 208 is not particularly limited.
  • a concentration gradient may be provided in the impurity concentration of the second semiconductor layer 202 so as to gradually increase from the first main surface S1 to the second main surface S2.
  • the electric charge generated in the second semiconductor layer 202 is drifted toward the multiplying region 401 by the electric field due to the impurity concentration gradient, so that the photomultiplier region 401 can be improved, and as a result, each APD 10 can be made finer. it can.
  • the concentration gradient of the impurity concentration in the second semiconductor layer 202 may be large in the deep region of the semiconductor substrate 1 and may be small in the shallow region thereof. Specifically, the gradient of the impurity concentration of the second semiconductor layer 202 may be steeper on the second main surface S2 side, which is the back surface thereof, than on the first main surface S1 side of the semiconductor substrate 1.
  • each APD 10 can be made finer.
  • an epitaxial substrate may be used as the semiconductor substrate 1, and the second semiconductor layer 202 may be formed by epitaxial growth.
  • the configuration in which the concentration gradient is provided in the second semiconductor layer 202 may be applied to all the configurations described in the present specification.
  • FIG. 15 shows the plane configuration of the first modification of the APD layout according to the second embodiment.
  • the avalanche photodiodes (APDs) 10 are arranged in a grid pattern.
  • the circuit regions 50 are arranged at diagonal positions of the APDs 10 adjacent to each other.
  • the fourth connection portion 34 where the first separation region 21 and the fifth separation region 25 are connected, the first separation region 21 and the fifth separation region 25 are terminated, and the second separation region 22 and the second are In the fourth connection portion 34 to which the four separation regions 24 are connected, the second separation region 22 and the fourth separation region 24 are terminated. Further, in the fourth connection portion 34 in which the fourth separation region 24 and the fifth separation region 25 are connected, the fourth separation region 24 and the fifth separation region 25 are terminated. Therefore, the positional dependence of the potential in each of the first separation region 21, the second separation region 22, the fourth separation region 24, and the fifth separation region 25 is reduced.
  • FIG. 16 shows the plane configuration of the second modification of the APD layout.
  • a planar rectangular circuit region 50 surrounded by a fourth separation region 24 and a fifth separation region 25 orthogonal to each other is provided with respect to each side portion of the APD 10. It is arranged by rotating it by 45 °.
  • the planar shape of the APD10A may be an octagon.
  • the electric field in the APD 10 can be made uniform.
  • the third embodiment has an array end structure in which a terminal portion is provided around an avalanche photodiode (APD) array in a photosensor.
  • APD avalanche photodiode
  • FIG. 17 is an example of the array end structure of the photosensor according to the third embodiment, and shows a region including a corner portion.
  • the photo sensor 100 is provided with a terminal portion 45 surrounding the APD array 10R.
  • a sixth separation region 26 is provided between the APD array 10R and the termination portion 45 to electrically separate the termination portion 45 and the APD array 10R, and at least one of the termination portion 45 and the circuit region 50.
  • a seventh separation region 27 is provided in which at least one of the terminal portion 45 and the APD array 10R and the terminal portion 45 and the circuit region 50 is electrically separated and arranged in a direction different from that of the sixth separation region 26. There is.
  • a fourth separation region 24 that separates the circuit region 50 and the APD 10 is connected to the sixth separation region 26 at the fifth connection portion 35a, and the fourth separation region 24 is terminated.
  • the 6th separation region 26 and the 7th separation region 27 are connected to each other at the 5th connection portion 35b at the corner of the APD array 10R, and both the 6th separation region 26 and the 7th separation region 27 are terminated. ..
  • a first conductive type semiconductor layer can be used for the terminal portion 45, and the impurity concentration thereof may be about 10 15 cm -3 to 10 18 cm -3. In particular, the concentration may be substantially the same as that of the first well 206.
  • a fourth separation region 24 is provided between the circuit region 50 and the avalanche photodiode (APD) 10.
  • the fourth separation region 24 terminates at the sixth separation region 26 and the fifth connection portion 35a.
  • each APD 10 can be further miniaturized because it is possible to prevent the generation of a high electric field even at the terminal portion 45 at the end of the array.
  • the incident light is incident from above the drawing, that is, from the wiring layer 2 side.
  • incident light may be incident from the semiconductor substrate 1 side. That is, it may be a back-illuminated type (Backside Illumination) photo sensor 100.
  • a transparent metal which is a transparent electrode, is formed on the second main surface S2 of the semiconductor substrate 1.
  • the transparent metal for example, ITO (Indium Tin Oxide) or the like can be used.
  • the impurity concentration of the second main surface S2 in the semiconductor substrate 1 may be increased and this may be used as an electrode.
  • FIG. 18 is a fourth embodiment, and shows a block configuration showing an example of a distance measurement system using a photo sensor or an image sensor according to the first to third embodiments.
  • the distance measurement system 500 includes a light emitting unit 510 that emits pulsed light, a light receiving unit 520 that receives reflected pulsed light, and a control unit 530 that controls the light emitting unit 510 and the light receiving unit 520. It has an output unit 540 that outputs a signal from the light receiving unit 520.
  • the light emitting unit 510 is composed of a light emitting device such as a light emitting diode, generates pulsed light by a control signal from the control unit 530, and irradiates the object to be measured 600.
  • the light receiving unit 520 is a photo sensor or an image sensor according to the above-described embodiment, and receives pulsed light reflected by the measurement object 600.
  • the control unit 530 is composed of a CPU (Central Processing Unit) or the like, and controls both of the light emitting unit 510 and the light receiving unit 520 so that they operate in synchronization with each other. Further, the control unit 530 measures the time until the pulsed light is reflected from the measurement object 600 and returns to the light receiving unit 520 based on the control signal to the light emitting unit 510 and the output signal from the light receiving unit 520. Thereby, the distance to the measurement object 600 is calculated.
  • CPU Central Processing Unit
  • the output unit 540 outputs the distance to the measurement object 600 calculated by the control unit 530 in a numerical data format or an image format.
  • the output unit 540 is usually composed of a display, for example, a liquid crystal display, an organic EL display, or the like.
  • the distance measurement system 500 is a so-called TOF (Time Of Flite) type distance measurement system.
  • the exposure timing can be arbitrarily set by the transfer transistor 51 shown in FIG. Therefore, by using it as the distance measurement system 500, it is possible to prevent erroneous detection of the distance due to the background light and to obtain the distance to the object with high accuracy.
  • the present disclosure is useful as a photosensor or image sensor having an avalanche photodiode capable of miniaturization.
  • Photosensor 110 Pixels 1 Semiconductor substrate 2 Wiring layer S1 First main surface S2 Second main surface 10 Avalanche photodiode (APD) 10A First avalanche photodiode 10B Second avalanche photodiode 10R Avalanche photodiode array (APD array, photodiode array) 21 to 27 1st separation area to 7th separation area 31 to 36 1st connection part to 6th connection part 40, 40A Voltage fixed layer 45 Termination part 50 Circuit area 50T Transistor 51 Transfer transistor 52 Floating diffusion capacity 53 Reset transistor 54 Source Follower transistor 55 Vertical signal line 56 Selective transistor 57 Horizontal signal line 61 Vertical scanning circuit 62 Horizontal scanning circuit 63 Reading circuit 64 Buffer amplifier 201 1st semiconductor layer 202 2nd semiconductor layer 203 3rd semiconductor layer 204 4th semiconductor layer 205 5th Semiconductor layer 206 1st well 207 2nd well 208 3rd well 301 1st contact 302 2nd contact 303 3rd contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

フォトセンサ（１００）は、第１主面（Ｓ１）に設けられた複数のアバランシェフォトダイオード（ＡＰＤ）（１０）と、第１主面に設けられ、複数のＡＰＤ（１０）をそれぞれ第１方向に電気的に分離する第１分離領域（２１）と、第１主面に設けられ、複数のＡＰＤをそれぞれ第１分離領域（２１）と異なる第２方向に電気的に分離する第２分離領域（２２）とを備えている。第１分離領域及び第２分離領域は空乏化している。第１分離領域と第２分離領域とが接続する第１接続部（３１）において、第１分離領域及び第２分離領域の少なくとも一方が終端している。

Description

フォトセンサ及びそれを用いた距離測定システム
　本開示は、フォトセンサ及びそれを用いた距離測定システムに関する。
　近年、通信、車載用途、監視、化学、バイオ、医療及び放射線検出等の分野において、高感度なフォトセンサ（光検出器）が利用されている。高感度化の手段の一つとして、アバランシェフォトダイオード（ＡｖａｌａｎｃｈｅＰｈｏｔｏ Ｄｉｏｄｅ：以下、ＡＰＤとも呼ぶ。）が用いられている。ＡＰＤは、光電変換層に入射された光が光電変換されて発生した信号電荷を、アバランシェ降伏を用いて増倍することにより、入射光の検出感度を高めるフォトダイオードである。このように、ＡＰＤを用いることにより、わずかなフォトン（光子）の数でも検出可能となる。
　例えば、以下の特許文献１には、ガイガー増倍モードによって動作するＡＰＤが記載されている。１つのＡＰＤの周囲にはｐ型のコンタクト層が配置されており、このコンタクト層によってＡＰＤに所定の電圧が供給されると共に、隣接する他のＡＰＤとの絶縁分離が図られている。
米国特許出願公開第２０１６／０１６３９０６号明細書（図１）
　しかしながら、特許文献１に記載されたＡＰＤにおいては、ｐ型の半導体層に印加される電圧が低下しないようにコンタクト層は空乏化されていない。また、コンタクト層の周囲には、ＡＰＤよりも高い電解が発生しないように、電界緩和層が設けられている。
　このように、従来は、各ＡＰＤにコンタクト層及び電界緩和層を設けており、ＡＰＤごとの分離領域を十分に大きく確保する必要がある。このため、ＡＰＤデバイスのさらなる微細化が困難であるという問題がある。
　本開示は、前記従来の問題を解決し、受光部であるアバランシェフォトダイオード（ＡＰＤ）の微細化を実現できるようにすることを目的とする。
　前記の目的を達成するため、本開示は、各画素を構成するＡＰＤ同士の分離領域を空乏化すると共に、互いの分離方向が異なる分離領域において、一方の分離領域が他方の分離領域との接続部で終端する構成とする。本明細書において、空乏化するとは「分離領域の少なくとも一部の電位が外部電源から与えられる電位と異なる電位となること」をいう。また、終端とは「ひとつながり（一連）の構成要素の最終の部分」をいう。
　具体的に、本開示は、フォトセンサを対象とし、次のような解決手段を講じた。
　すなわち、第１の開示は、第１主面と該第１主面と対向する第２主面とを有する半導体基板と、第１主面に設けられた複数のアバランシェフォトダイオードと、第１主面に設けられ、複数のアバランシェフォトダイオードをそれぞれ第１方向に電気的に分離する第１分離領域と、第１主面に設けられ、複数のアバランシェフォトダイオードをそれぞれ第１分離領域と異なる第２方向に電気的に分離する第２分離領域とを備えている。第１分離領域及び第２分離領域は空乏化しており、第１分離領域と第２分離領域とが接続する第１接続部において、第１分離領域及び第２分離領域の少なくとも一方が終端している。
　第２の開示は、第１の発明に係るフォトセンサを用いた距離測定システムである。
　本開示によれば、フォトセンサにおける受光部の微細化を実現することができる。
図１は第１の実施形態に係るフォトセンサにおけるアバランシェフォトダイオードアレイの一部を示す部分的な平面図である。 図２は図１のＩ－Ｉ線における断面図である。 図３は第１の実施形態に係るフォトセンサにおけるＴＣＡＤシミュレーションの結果の一例を比較例と共に示すグラフである。 図４は比較例に係るフォトセンサにおけるアバランシェフォトダイオードアレイの一部を示す部分的な平面図である。 図５は第１の実施形態に係るＡＰＤレイアウトの第１変形例を示す部分的な平面図である。 図５Ａは図５における構成の第１変形例を示す部分的な平面図である。 図６は図５のIV－IV線における断面図である。 図６Ａは図６における構成の第１変形例を示す断面図である。 図７は第１の実施形態に係るＡＰＤレイアウトの第２変形例を示す部分的な平面図である。 図８は第１の実施形態に係るＡＰＤレイアウトの第３変形例を示す部分的な平面図である。 図９は第１の実施形態に係るＡＰＤレイアウトの第４変形例を示す部分的な平面図である。 図１０は第２の実施形態に係るフォトセンサの画素回路を示す回路図である。 図１１は第２の実施形態に係る画素回路の駆動タイミングチャートである。 図１２は第２の実施形態に係るフォトセンサにおけるアバランシェフォトダイオードアレイの一部を示す部分的な平面図である。 図１３は図１２のＸIII－ＸIII線における断面図である。 図１４は第２の実施形態の第１変形例に係るフォトセンサの回路領域を含む要部を示す断面図である。 図１５は第２の実施形態に係るＡＰＤレイアウトの第１変形例を示す部分的な平面図である。 図１６は第２の実施形態に係るＡＰＤレイアウトの第２変形例を示す部分的な平面図である。 図１７は第３の実施形態に係るフォトセンサのアレイ端構造を示す部分的な平面図である。 図１８は第４の実施形態に係る距離測定システムを示す機能ブロック図である。
　本開示の一実施形態に係る第１の態様は、第１主面と該第１主面と対向する第２主面とを有する半導体基板と、第１主面に設けられた複数のアバランシェフォトダイオードと、第１主面に設けられ、複数のアバランシェフォトダイオードをそれぞれ第１方向に電気的に分離する第１分離領域と、第１主面に設けられ、複数のアバランシェフォトダイオード（ＡＰＤ）をそれぞれ第１分離領域と異なる第２方向に電気的に分離する第２分離領域とを備えている。第１分離領域及び第２分離領域は空乏化しており、第１分離領域と第２分離領域とが接続する第１接続部において、第１分離領域及び第２分離領域の少なくとも一方が終端している。
　これによれば、各ＡＰＤを電位障壁により絶縁分離する分離領域を空乏化することにより、電界緩和層を不要にできる。ところで、本願発明者らは、互いに交差する２つの分離領域における交差部の電位障壁が各分離領域の辺部と比べて高いという知見と、２つの分離領域の一方を他方で終端することにより、当該交差部（詳細には接続部）において、該接続部の電位障壁を低くできるという知見とを得ている。これにより、接続部での電界集中が緩和されるので、分離領域の分離幅を小さくすることができ、受光部の微細化を図ることができる。
　第２の態様は、上記第１の態様において、アバランシェフォトダイオードは平面四角形であって、複数のアバランシェフォトダイオードは、千鳥状に配置されていてもよい。
　このようにすると、第１分離領域及び第２分離領域の少なくとも一方を他方によって確実に終端することができる。
　第３の態様は、上記第１又は第２の態様において、複数のアバランシェフォトダイオードは、それぞれ、第１導電型を有する第１半導体層と第２導電型を有する第２半導体層とにより構成された増倍領域を有していてもよい。第２半導体層は、第２主面と第１半導体層との間に形成され、第１半導体層には、第１主面に設けられた第１コンタクトから電圧を印加され、第２半導体層には、第２主面に形成された第２コンタクトから電圧を印加されてもよい。ここで、第２コンタクトは、導電性が高い金属、又は不純物濃度が高い半導体層であってもよく、特に、半導体基板の不純物濃度を高めることにより、第２コンタクトとしてもよい。また、第１主面側に設けた任意のコンタクトを介して第２コンタクトに電圧を印加することにより、半導体基板及び第２半導体層等に電圧を印加する構成としてもよい。
　これによれば、各アバランシェフォトダイオードを動作させることができる。
　第４の態様は、上記第３の態様において、アバランシェフォトダイオードは光電変換領域を有し、光電変換領域は、半導体基板、増倍領域、第１半導体層及び第２半導体層を含んでいてもよい。
　第５の態様は、上記第３又は第４の態様において、第１コンタクトに印加する電圧の絶対値は、第２コンタクトに印加する電圧の絶対値よりも小さくてもよい。
　このようにすると、第１主面に配線層を設ける場合に、該配線層に高電界が発生し難くなるので、配線層の信頼性を高めることができる。
　第６の態様は、上記第１の態様において、第１主面に第１分離領域又は第２分離領域と並行に設けられ、複数のアバランシェフォトダイオードのうち、２つの第１分離領域又は２つの第２分離領域に挟まれて配置される電圧固定層をさらに備えていてもよい。
　このようにすると、第１分離領域及び第２分離領域を格子状に配置する場合であっても、第１分離領域及び第２分離領域の一方を他方によって終端することができる。
　第７の態様は、上記第１の態様において、第１主面に設けられ、第１分離領域及び第２分離領域と異なる第３方向に複数のアバランシェフォトダイオードをそれぞれ電気的に分離する、空乏化した第３分離領域をさらに備え、第１分離領域、第２分離領域及び第３分離領域の少なくとも２つが接続する第２接続部において、第１分離領域、第２分離領域及び第３分離領域の少なくとも１つが終端していてもよい。
　これによれば、互いに異なる３方向の分離領域において、その少なくとも１つの分離領域を終端することができる。
　第８の態様は、上記第７の態様において、アバランシェフォトダイオードは平面六角形であって、複数のアバランシェフォトダイオードは、ハニカム状に配置されていてもよい。
　このようにすると、第１分離領域、第２分離領域及び第３分離領域の少なくとも１つの分離領域によって確実に終端することができる。
　第９の態様は、上記第１の態様において、複数のアバランシェフォトダイオードは、少なくとも、第１の平面積を有する第１のアバランシェフォトダイオードと、第１の平面積と異なる第２の平面積を有する第２のアバランシェフォトダイオードとを含み、第１のアバランシェフォトダイオードは格子状に配置され、第２のアバランシェフォトダイオードは、隣接する第１のアバランシェフォトダイオードの対角位置に配置されていてもよい。
　このようにすると、第２のアバランシェフォトダイオードの各辺部において第１分離領域及び第２分離領域を終端することができる。その上、第１のアバランシェフォトダイオードと第２のアバランシェフォトダイオードとの開口面積の差を用いて、それぞれの感度を個別に設定することができる。
　第１０の態様は、上記第９の態様において、第１の平面積は第２の平面積よりも大きくてもよい。
　第１１の態様は、上記第９又は第１０の態様において、第１のアバランシェフォトダイオードは平面八角形であり、第２のアバランシェフォトダイオードは平面四角形であってもよい。
　このようにすると、第の１アバランシェフォトダイオードにおいて、電界の均一化を図ることができる。
　第１２の態様は、上記第１～第１１の態様において、複数のアバランシェフォトダイオード同士の間に設けられた回路領域と、アバランシェフォトダイオードと回路領域とを電気的に分離する、空乏化した第４分離領域とをさらに備えていてもよい。第１分離領域、第２分離領域、第３分離領域及び第４分離領域の少なくとも２つが接続する第３接続部において、第１分離領域、第２分離領域、第３分離領域及び第４分離領域の少なくとも１つが終端していてもよい。
　これによれば、アバランシェフォトダイオード同士の間に回路領域を設ける構成の場合にも、各分離領域の少なくとも１つを終端することができる。
　第１３の態様は、上記第１２の態様において、回路領域は、２つの第４分離領域の間に配置され、回路領域及び第４分離領域は、第１主面内において直線状に配置されていてもよい。
　第１４の態様は、上記第１２又は第１３の態様において、アバランシェフォトダイオードと回路領域とを電気的に分離し、且つ、第４分離領域とは異なる方向に設けられ、空乏化した第５分離領域をさらに備えていてもよい。第４分離領域と第５分離領域とが接続する第４接続部において、第４分離領域及び第５分離領域の少なくとも一方が終端していてもよい。
　第１４の態様に係る構成は、上記第９の態様における第２のアバランシェフォトダイオードを回路領域に替えた構成であり、回路領域の各辺部において第４分離領域及び第５分離領域を終端することができる。
　第１５の態様は、上記第１～第１１の態様において、複数のアバランシェフォトダイオードは、第１主面にフォトダイオードアレイを構成しており、第１主面に設けられ、フォトダイオードアレイを囲む半導体からなる終端部と、該終端部とフォトダイオードアレイを電気的に分離する、空乏化した第６分離領域と、終端部とフォトダイオードアレイを電気的に分離し、第６分離領域と異なる方向に設けられ、空乏化した第７分離領域とをさらに備えていてもよい。第１分離領域、第２分離領域、第３分離領域、第６分離領域及び第７分離領域の少なくとも２つが接続する第５接続部において、第１分離領域、第２分離領域、第３分離領域、第６分離領域及び第７分離領域の少なくとも１つが終端していてもよい。
　これによれば、第１～第３、第６及び第７分離領域の少なくとも２つが接続する第５接続部において、その少なくとも１つの分離領域を終端することができる。その上、フォトダイオードアレイを囲むアレイ端である終端部によっても、高電界の発生を防ぐことができる。
　第１６の態様は、上記第１２～第１４の態様において、複数のアバランシェフォトダイオードは、第１主面にフォトダイオードアレイを構成しており、第１主面に設けられ、フォトダイオードアレイを囲む半導体からなる終端部と、終端部とフォトダイオードアレイ、及び終端部と回路領域との少なくとも一方を電気的に分離する、空乏化した第６分離領域と、終端部とフォトダイオードアレイ、及び終端部と回路領域との少なくとも一方を電気的に分離し、第６分離領域と異なる方向に設けられ、空乏化した第７分離領域とをさらに備えていてもよい。第１分離領域、第２分離領域、第３分離領域、第４分離領域、第５分離領域、第６分離領域及び第７分離領域の少なくとも２つが接続する第６接続部において、第１分離領域、第２分離領域、第３分離領域、第４分離領域、第５分離領域、第６分離領域及び第７分離領域の少なくとも１つが終端していてもよい。
　これによれば、第１～第７分離領域の少なくとも２つが接続する第６接続部において、その少なくとも１つの分離領域を終端することができる。その上、フォトダイオードアレイを囲むアレイ端である終端部によっても、高電界の発生を防ぐことができる。
　なお、本明細書では、半導体基板を基準として第１主面が設けられた側を「上方」、第２主面が設けられた側を「下方」としている。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が介在する場合だけでなく、２つの構成要素が互いに接する場合にも用いる。
　また、本明細書において、「平面視」とは、光電変換層の受光面の法線方向の上方から見ることをいう。
　なお、本願明細書において、不純物濃度とは、実効的な不純物濃度を指し、同じ領域に異なる導電型の不純物の両者が存在する場合には、その差分を指す。
　（第１の実施形態）
　第１の実施形態について図面を参照しながら説明する。
　図１は第１の実施形態に係るフォトセンサを構成するアバランシェフォトダイオードアレイの部分的な平面構成の一例を表している。図２は図１のII－II線における断面構成を表している。
　図１に示すように、本実施形態に係るフォトセンサ１００は、複数のアバランシェフォトダイオード（ＡＰＤ）１０を行列状に配置したフォトダイオードアレイを有している。各ＡＰＤ１０は、縦方向（第１方向）に分離する第１分離領域２１と、横方向（第２方向）に分離する第２分離領域２２とに電気的に分離されている。第１分離領域２１と第２分離領域２２とは、例えば、第１接続部３１において接続する。本明細書においては、第１接続部３１において、第１分離領域２１の端部が第２分離領域２２の側部（辺部）と接続することにより、第１分離領域２１が第１接続部３１において終端する。これ以降、分離領域のうち、接続部以外を辺部と呼ぶ。
　図１に示すように、各ＡＰＤ１０が千鳥状に配置される場合は、第１接続部３１において第１分離領域２１又は第２分離領域２２の少なくとも一方が終端する。従って、ＡＰＤアレイの配列は千鳥状の配列であってもよい。「千鳥状の配列」とは、各ＡＰＤ１０の配置が行ごと又は列ごとにずれており、第１分離領域２１が格子状の配置でないことをいう。図１においては、千鳥状の配列として、各ＡＰＤ１０の配置が行ごと（又は列ごと）に半周期ずれた例を図示しているが、この場合のずれ量は任意である。但し、隣接する接続部３１同士が互いに影響を及ぼさないように、隣接する接続部３１同士の間に長さが０．３μｍ以上の辺部を設けることが望ましい。なお、各ＡＰＤ１０の構造及びその平面積に関しては任意であり、例えば、行ごと又は列ごとに異なる面積としてもよい。
　図２に示すように、本実施形態に係るフォトセンサ１００は、半導体基板１と、該半導体基板１の上に設けられた配線層２とを有している。ここで、半導体基板１の主面のうち、配線層２側の主面を第１主面Ｓ１とし、該第１主面Ｓ１と対向する主面、すなわち反対側の主面を第２主面Ｓ２とする。本明細書では、特に断らない限り、半導体基板１の内部において、図２の下方を「深さ方向」とし、第１主面Ｓ１側を「浅い」、第２主面Ｓ２側を「深い」と表現する。また、図２の横方向を「水平方向」とする。
　配線層２には、第１コンタクト３０１が設けられている。半導体基板１には、第１導電型（例えばｎ型）を有する第１半導体層２０１と、第１導電型と異なる極性の第２導電型（例えばｐ型）を有する第２半導体層２０２とが設けられている。第２半導体層２０２は、第１半導体層２０１よりも深い。半導体基板１における第１分離領域２１は、第３半導体層２０３により構成されている。なお、導電型は上記の逆でもよく、すなわち、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。
　図２には、第１分離領域１０２に第２半導体層２０２を記載していない。但し、第２半導体層２０２を水平方向に拡大して形成し、その一部が分離領域１０２に含まれてもよい。
　半導体基板１の第１主面Ｓ１には、第１コンタクト３０１が設けられる。また、半導体基板１の第２主面Ｓ２には、第２コンタクト３０２が設けられる。各コンタクト３０１、３０２は、金属等の導体、又は高濃度の不純物を含む半導体等により構成される。半導体の場合の不純物の導電型は、特に限定されない。
　半導体基板１の少なくとも一部は第２導電型（例えばｐ型）であり、エピタキシャル成長により形成されることが好ましい。この場合、第２半導体層２０２もエピタキシャル成長によって形成されてもよい。このようにすると、第２半導体層２０２は半導体基板１の全面に形成されるので、第１分離領域２１においても、第２半導体層２０２が形成される。半導体基板１は、ｐ型の単結晶シリコン基板であってもよい。また、第２半導体層２０２は、後述するように、半導体基板１の上面に形成されたｐ型のエピタキシャル層であってもよい。
　本実施形態に係るフォトセンサ１００は、第１半導体層２０１と第２半導体層２０２とに逆バイアスを印加することにより、第１半導体層２０１と第２半導体層２０２との間に、増倍領域４０１が形成される。増倍領域４０１を通過する電荷がアバランシェ増倍される。第１半導体層２０１には、第１コンタクト３０１から所定の電圧が印加される。第２半導体層２０２には、半導体基板１を介して第２コンタクト３０２から所定の電圧が印加される。ここで、「電圧の印加」とは、必ずしもコンタクト３０１、３０２の電圧と各半導体層２０１、２０２の電圧とが一致する必要はない。例えば、図２の構成の場合で、半導体基板１の不純物濃度が低い場合には、半導体基板１が空乏化して電圧降下を生じ、第２コンタクト３０２の電圧と第２半導体層２０２の電圧とが異なってしまう。この場合も、本開示の範疇に含まれる。
　また、本明細書において、アバランシェ増倍は、リニア増倍及びガイガー増倍の両方を含み、特にガイガー増倍モードの場合は、ガイガー増倍を止めるためのクエンチング素子を設けてもよい。この場合のクエンチング素子として、抵抗、容量又はトランジスタ等を用いることができ、素子の種類は限定されない。但し、本明細書におけるリニア増倍モードとは、「ＡＰＤに印加される逆バイアスはアバランシェ降伏電圧以下であり、且つ、インパクトイオン化によって電荷増倍が起こるＡＰＤの動作モード」を指す。また、ガイガー増倍モードとは、「少なくとも一時的に、ＡＰＤにアバランシェ降伏電圧以上の逆バイアスを印加して動作させるＡＰＤの動作モード」を指す。
　特に、本開示に係る構成は、ＭＰＰＣ（Ｍｕｌｔｉ－Ｐｉｘｅｌ Ｐｈｏｔｏｎ Ｃｏｕｎｔｅｒ）、又はＳＰＡＤ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）等の素子に利用することができる。
　なお、増倍領域４０１の電界の大きさは、例えば、３×１０５Ｖ／ｃｍ～５×１０５Ｖ／ｃｍであってもよく、第１半導体層２０１及び第２半導体層２０２の不純物濃度は、例えば、１０１６ｃｍ－３～１０２０ｃｍ－３である。
　また、図２においては、第１半導体層２０１と第２半導体層２０２とを深さ方向に隣接して記載している。これに限られず、第１半導体層２０１と第２半導体層２０２との間に、半導体基板１が含まれていてもよい。この場合、光電変換領域４０２は、半導体基板１の全体の領域である。但し、各分離領域２１、２２で発生した電荷等の、増倍領域４０１を通過しない電荷は検出できない場合がある。
　なお、第１導電型をｐ型とし、第２導電型をｎ型とする構成でもよく、さらには、第１導電型がｎ型であり、第２導電型がｐ型であるとなおよい。
　本実施形態においては、各分離領域２１、２２を構成する第３半導体層２０３が空乏化されてもよい。これにより、例えば、各分離領域２１、２２における電界が小さくなるので、各分離領域２１、２２の幅を小さくできる。このように、分離領域２１、２２の幅を小さくすることにより、増倍領域４０１の面積が拡大されるので、開口率を向上することができる。また、開口率を高く維持したまま、微細化することが可能となる。なお、第３半導体層２０３の導電型は、第１導電型でもよく、第２導電型でもよい。また、第１分離領域２１及び第２分離領域２２には、コンタクト及びトレンチ等は配置しなくてよい。
　なお、本実施形態に係る構造では、各分離領域２１、２２が空乏化している場合には、これら分離領域２１、２２の少なくとも一部の電位が、第２コンタクト３０２の電位と異なる電位にある。
　各分離領域２１、２２の幅は、例えば、０．１μｍ～１μｍであってもよい。その不純物濃度は、１０１５ｃｍ－３～１０１８ｃｍ－３であってもよい。
　分離領域２１、２２の電位障壁は、当該ＡＰＤから当該ＡＰＤと隣接するＡＰＤへの電荷の漏れ出しが無いように設計される。特に、ガイガー増倍モードで使用する際には、アバランシェ増倍によって発生する電荷によるＡＰＤの電圧変動が該ＡＰＤに印加する余剰電圧以上となる。このため、分離領域２１、２２の電位障壁の大きさは最低でも余剰電圧以上に設計するとよい。電位障壁の大きさは、典型的には０．１Ｖ～１０Ｖ程度である。本明細書においては、この余剰電圧は「ＡＰＤの逆バイアス電圧とアバランシェ降伏電圧との差分」である。
　ここでは、第１コンタクト３０１からの印加電圧（の絶対値）よりも、第２コンタクトからの印加電圧（の絶対値）を高くしてもよい。このようにすると、配線層２に高電界が発生しにくくなるので、デバイスの信頼性を高めることができる。
　図３に本実施形態に係るフォトセンサ１００におけるＴＣＡＤ（Ｔｅｃｈｎｏｌｏｇｙ　ＣＡＤ）シミュレーションの結果の一例を示す。図４には、比較例として、アバランシェフォトダイオード（ＡＰＤ）における第１分離領域２１Ａと第２分離領域２２Ａとが格子状に交差する構成を持つフォトセンサ１００ＡのＴＣＡＤシミュレーションの結果を併記している。
　図３における横軸は半導体基板１内での深さを示し、縦軸はポテンシャル（電位）を示している。また、図３に示す各データは、図１及び図４に示した点ａ～ｅにおける深さ方向のポテンシャルを示している。
　それぞれの半導体基板１での位置は次の通りである。ａ：ＡＰＤの中央部、ｂ：比較例の辺部、ｃ：比較例の第１交差部３１Ａ、ｄ：辺部、ｅ：第１接続部３１。図３に示すシミュレーション結果の通り、本開示では、第１接続部３１の電位（ｅ）が比較例における第１交差部３１Ａの電位（ｃ）と比べて低くなる。これにより、第１接続部３１での電界集中が緩和されており、各分離領域２１、２２の分離幅を小さくすることが可能となる。
　比較例の場合、第１交差部３１Ａにおける電位（ｃ）は、第２主面Ｓ２の電位と大きく変化しない。このため、第１交差部３１Ａにおける電界をアバランシェ降伏電界以下にするには、各分離領域２１Ａ、２２Ａの幅を増倍領域４０１における空乏層の幅程度に拡げる必要がある。図４の例では、第１交差部３１Ａにおける電位（ｃ）は、第２主面Ｓ２における電位のおよそ８０％である。従って、各分離領域２１Ａ、２２Ａの幅の下限は、増倍領域４０１の空乏層の幅の８０％程度となる。これに対し、本実施形態に係るＡＰＤレイアウトの場合は、第１接続部３１における電位（ｅ）は、第２主面Ｓ２における電位のおよそ４０％にまで低減する。従って、各分離領域２１、２２の幅の下限は、増倍領域４０１の空乏層の幅の４０％程度にまで小さくすることができる。典型的な増倍領域４０１の幅は約０．５μｍ～２μｍである。図４に示す例では、分離幅は０．４μｍ～１．６μｍである。但し、本実施形態においては、０．２μｍ～０．８μｍにまで狭めることができる。
　［レイアウトの第１変形例］
　以下、第１の実施形態に係るフォトセンサにおけるＡＰＤレイアウトの第１変形例について図面を参照しながら説明する。
　図５は第１の実施形態に係るＡＰＤレイアウトの第１変形例の平面構成を示し、図６は図５のIV－IV線における断面構成を示している。図１及び図２に示す構成部材と同一の構成部材には同一の符号を付すことによりその説明を省略する。以下の他の実施形態及び各変形例においても同様である。
　図５及び図６に示すように、第１変形例に係るフォトセンサ１００は、半導体基板１の第１主面Ｓ１における、２つの第２分離領域２２の間に並行して設けられた電圧固定層４０を有している。すなわち、電圧固定層４０は、第２分離領域２２に挟まれて配置される。電圧固定層４０は、図５に示すように、行方向に直線状に配置されてもよく、また、列方向に直線状に配置されてもよい。列方向に配置される場合は、２つの第１分離領域２１に挟まれて配置される。
　このように、例えば、電圧固定層４０が２つの第２分離領域２２の間に挟まれて配置されると、電圧固定層４０は、第２分離領域２２及び第１接続部３１と隣接する。この配置により、図５に示すように、第１分離領域２１と第２分離領域２２とが格子状の配置であっても、第１分離領域２１を第１接続部３１において終端することができる。
　なお、第１分離領域２１と第２分離領域２２とは、第１接続部３１において、ほぼ直交して接続する配置に限られない。
　図６に示すように、電圧固定層４０は、第１導電型（例えばｎ型）の第４半導体層２０４、及び第２導電型（例えばｐ型）の第５半導体層２０５により構成されてもよい。第４半導体層２０４には、第３コンタクト３０３により電圧が印加される。
　電圧固定層４０は、深さ方向において、ＡＰＤ１０と同等の構成を採ってもよい。これにより、第１分離領域２１の電位と第２分離領域２２の電位とをほぼ一致させることができる。その結果、電位の位置依存性をより低減することができる。
　また、電圧固定層４０を、例えばアバランシェフォトダイオード（ＡＰＤ）１０とは平面積（開口面積）が異なるＡＰＤとして、光信号の検出に用いてもよい。これにより、異なる開口面積を持つ２種類のＡＰＤを同一の半導体基板１に設けることができるので、ダイナミックレンジの向上を図ることができる。
　また、構成の一変形例として、図５Ａ及び図６Ａに示すように、電圧固定層４０Ａとして、第５半導体層２０５を有さない、第４半導体層２０４のみの構成としてもよい。
　［レイアウトの第２変形例］
　以下、第１の実施形態に係るＡＰＤレイアウトの第２変形例について図面を参照しながら説明する。
　図７はＡＰＤレイアウトにおける第２変形例の平面構成を示している。
　図７に示すように、第２変形例に係るアバランシェフォトダイオード（ＡＰＤ）１０は平面六角形であってもよい。第１分離領域２１、第２分離領域２２及び第３分離領域２３は、それぞれ第１主面Ｓ１内において、異なる３方向に配置される。平面六角形の場合は、互いにほぼ１２０°ずれた方向となる。
　この配置により、各ＡＰＤ１０の平面形状が四角形を超える多角形（ここでは六角形）である場合にも、第１分離領域２１、第２分離領域２２、及び第３分離領域が接続する第２接続部３２において、各分離領域２１、２２、２３がそれぞれ終端する。
　［レイアウトの第３変形例］
　以下、第１の実施形態に係るＡＰＤレイアウトの第３変形例について図面を参照しながら説明する。
　図８はＡＰＤレイアウトにおける第３変形例の平面構成を示している。
　図８に示すように、第３変形例に係るフォトセンサ１００は、平面積が互いに異なる第１のアバランシェフォトダイオード（ＡＰＤ）１０Ａと、第２のアバランシェフォトダイオード（ＡＰＤ）１０Ｂとを有している。
　第１のＡＰＤ１０Ａは、格子状に配列される。また、第２のＡＰＤ１０Ｂは、互いに隣接する第１のＡＰＤ１０Ａ同士のそれぞれ対角位置に配置される。これにより、第１分離領域２１及び第２分離領域２２が、第１交差部３１において終端する。このため、各分離領域２１、２２における電位の位置依存性を低減できる。
　この場合、第１のＡＰＤ１０Ａの平面積は、第２のＡＰＤ１０Ｂの平面積よりも大きくなる。従って、より平面積が大きい第１のＡＰＤ１０Ａは、比較的高感度に設計できるので、相対的に暗い場所において、より有効となる。これに対し、より平面積が小さい第２のＡＰＤ１０Ｂは、比較的低感度に設定できるので、相対的に明るい場所において、より有効となる。
　このように、第３変形例によると、第１のＡＰＤ１０Ａの信号と、第２のＡＰＤ１０Ｂの信号とを用いて、フォトセンサ１００としての光検出時のダイナミックレンジを拡大することができる。この場合、隣接する接続部３１同士の間に、長さが０．３μｍ以上の辺部を設けてもよい。
　［レイアウトの第４変形例］
　以下、第１の実施形態に係るＡＰＤレイアウトの第４変形例について図面を参照しながら説明する。
　図９はＡＰＤレイアウトにおける第４変形例の平面構成を示している。
　図９に示すように、第４変形例に係るフォトセンサ１００は、平面積が互いに異なる第１のアバランシェフォトダイオード（ＡＰＤ）１０Ａと、第２のアバランシェフォトダイオード（ＡＰＤ）１０Ｂとを有している。
　第４変形例に係るＡＰＤレイアウトは、互いに直交する第３分離領域２３に囲まれた平面四角形の第２のＡＰＤ１０Ｂが、第１のＡＰＤ１０Ａの各辺部に対して４５°だけ回転して配置される。ここでは、第１のＡＰＤ１０Ａの平面形状を八角形としてもよい。
　これにより、第１分離領域２１と第３分離領域２３とが接続する第３接続部３３において、第１分離領域２１と第３分離領域２３とが終端し、且つ、第２分離領域２２と第３分離領域２３とが接続する第３接続部３３において、第２分離領域２２と第３分離領域２３とが終端する。
　従って、第１のＡＰＤ１０Ａ及び第２のＡＰＤ１０Ｂにおける電界を均一化できる。
　また、第４変形例においても、第１のＡＰＤ１０Ａの平面積と、第２のＡＰＤ１０Ｂの平面積との大小の違いから、フォトセンサとしての光検出時のダイナミックレンジを拡大することができる。
　（第２の実施形態）
　以下、第２の実施形態について図面を参照しながら説明する。
　第２の実施形態は、フォトセンサ１００におけるアバランシェフォトダイオードが画素回路を有している。
　図１０に第２の実施形態に係るフォトセンサ１００の画素回路の一例を示す。図１０に示すように、フォトセンサ１００は、画素１１０と、垂直走査回路６１と、水平走査回路６２と、読み出し回路６３と、バッファアンプ６４とを有している。
　画素１１０は、アバランシェフォトダイオード（ＡＰＤ）１０と、該ＡＰＤ１０の電荷を転送する転送トランジスタ５１と、浮遊拡散容量（フローティングディフージョン）５２と、該浮遊拡散容量５２の電荷をリセットするリセットトランジスタ５３と、浮遊拡散容量５２に蓄積された電荷を増幅するソースフォロワトランジスタ５４と、垂直信号線５５と、選択した列の信号を垂直信号線５５に転送する選択トランジスタ５６とを含む。
　具体的には、転送トランジスタ５１は、ＡＰＤ１０から出力された電荷を浮遊拡散容量５２に転送し、該浮遊拡散容量５２は、その電荷を蓄積する。リセットトランジスタ５３は、浮遊拡散容量５２の電位を所定の電位にリセットする。リセットトランジスタ５３のドレインは、垂直走査回路６１に接続された水平信号線５７と接続されている。ソースフォロワトランジスタ５４は、蓄積された電荷量に応じた浮遊拡散容量５２の電位がゲートに入力されて、増幅信号を出力する。選択トランジスタ５６は、ソースフォロワトランジスタ５４から出力された増幅信号を読み出し回路６３に接続された垂直信号線５５に転送する。
　図１１は図１０に記載した画素回路の駆動タイミングチャートの一例を示す。上段のグラフはリセットトランジスタ５３を示し、中段のグラフは転送トランジスタ５１を示し、下段のグラフは選択トランジスタ５６を示す。
　各トランジスタは、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、又はバイポーラトランジスタ等であってよく、トランジスタの種類は限定されない。
　駆動タイミングチャートは、以下の５つの期間に分かれる。
　（１）リセット期間：垂直走査回路６１から水平信号線５７を通してリセットトランジスタ５３のゲートに信号が入力されて、リセットトランジスタ５３がオン状態となり、浮遊拡散容量５２をリセットする。これと同時に、垂直走査回路６１から水平信号線５７を通して転送トランジスタ５１のゲートに信号が入力されて、アバランシェフォトダイオード（ＡＰＤ）１０をリセットする。リセットトランジスタ５３のドレインは、水平信号線５７と接続されており、リセットトランジスタ５３がオン状態になると、浮遊拡散容量５２の電位は、リセットトランジスタ５３のドレイン電位にリセットされる。また、浮遊拡散容量５２と接続された転送トランジスタ５１もオン状態であるため、ＡＰＤ１０もリセットトランジスタ５３のドレイン電位にリセットされる。
　（２）クランプ期間：リセットトランジスタ５３と転送トランジスタ５１とをそれぞれオフ状態にすると共に、垂直走査回路６１から水平信号線５７を通して選択トランジスタ５６のゲートに信号を入力して、該選択トランジスタ５６をオン状態にする。リセット直後の浮遊拡散領域の電位は、ソースフォロワトランジスタ５４と選択トランジスタ５６と垂直信号線５５とを介して、読み出し回路６３に転送され、第１信号として、図示しないメモリ等に保存される。メモリ等は、読み出し回路６３に設けられてもよい。
　（３）露光期間：リセット期間が終了した後に、ＡＰＤ１０に光が入射されると、光電変換により発生した電子がアバランシェ増倍される。これにより、ＡＰＤ１０に接続された容量、具体的には、図２に示す増倍領域４０１のＰＮ接合容量、第１半導体層２０１と第３半導体層２０３のＰＮ接合容量、第１コンタクト３０１のコンタクト容量、並びに該第１コンタクト３０１を介して接続された配線及びトランジスタ５１の寄生容量等に蓄積される。露光期間は、ＡＰＤ１０に光が入射して電子が蓄積される露光時間であり、クランプ期間と露光期間との和に相当する。
　（４）転送期間：露光期間が終了した後、再度、転送トランジスタ５１をオン状態とし、ＡＰＤ１０に蓄積された電子を浮遊拡散容量５２に転送する
　（５）：読出し期間：転送トランジスタ５１をオフ状態にすると共に、選択トランジスタ５６をオン状態にし、電子が蓄積された状態の浮遊拡散領域の電位を、ソースフォロワトランジスタ５４と選択トランジスタ５６と垂直信号線５５とを介して、第２信号として読み出し回路６３に転送する。第２信号とクランプ期間中に取得された第１信号との差分を取って、画素信号が生成される。
　なお、画素信号は、上述したように、読み出し回路６３で生成される場合がある。この場合、画素信号は、水平走査回路６２によってバッファアンプ６４に送られ、さらに、外部に出力される。但し、画素信号の生成は、フォトセンサ１００の外部で行われてもよい。
　また、第１信号と第２信号との差分を取ることにより、画素信号からｋＴＣノイズ等のノイズ成分を除去できるので、高品質の信号を得ることができる。
　なお、本実施形態に係る画素回路は、図１０に示す構成に限定されない。特に、ＳＰＡＤ（ＳｉｎｇｌｅＰｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）に用いられる回路構成は、全て本実施形態に係る構成と組み合わせることが可能である。
　また、画素回路を、画素を備えるウエハとは別のウエハに形成し、双方のウエハをウエハ接合によって接合する構成としてもよい。
　図１２は第２の実施形態に係るフォトセンサのレイアウトの一例を示す。図１３は図１２のＸIII－ＸIII線における断面構成を表している。
　図１２及び図１３に示すように、第１の実施形態に示した構成に加え、図１０に示したトランジスタ５０Ｔを含む回路領域５０、及びＡＰＤ１０と回路領域５０とを分離する第４分離領域２４を有している。
　図１２に示すように、回路領域５０は、例えば行方向に直線状に配置される。これにより、回路領域５０の配置方向と交差する第１分離領域２１は、回路領域５０に隣接する第４分離領域２４と、第３接続部３３において接続して終端する。このため、第１分離領域２１及び第４分離領域２４での電位の位置依存性が低減されるので、各分離領域２１、２４の分離幅を小さくすることができる。
　なお、回路領域５０には、図１０に示したトランジスタ５０Ｔ（転送トランジスタ５１等）が配置される。また、図１２において、回路領域５０を行方向に延びる直線状としたが、当該回路領域５０の配置方向は、任意の方向であってよい。
　図１３に示すように、両側部を第４分離領域２４によって挟まれた回路領域５０は、第１主面Ｓ１側に設けられた第１ウェル２０６と、該第１ウェル２０６の内側に設けられた第２ウェル２０７とを有している。第１ウェル２０６は、第１導電型（例えばｎ型）であってもよく、第２ウェル２０７は第２導電型（例えばｐ型）であってもよい。第２ウェル２０６には、第１導電型（例えばｎ型）のトランジスタ５０Ｔが設けられる。
　なお、図１３に示す例では、回路領域５０に、第１導電型の第１ウェル２０６と、第２導電型の第２ウェル２０７とを設け、トランジスタ５０Ｔを第２ウェル２０７に設けたが、導電型が異なる２つのウェル２０６、２０７を第１導電型の第１ウェル２０６の１つのみとし、トランジスタ５０Ｔを第２導電型としてもよい。
　（第２の実施形態の第１変形例）
　以下、第２の実施形態の第１変形例に係るフォトセンサについて図面を参照しながら説明する。
　図１４は第２の実施形態の第１変形例に係るフォトセンサの回路領域を含む要部の断面構成を示している。図１４に示すように、第２半導体層２０２は、半導体基板１の内部における所定の深さから第２主面Ｓ２まで、平面視で全面にわたって形成されている。ここで、所定の深さは、典型的には０．２μｍ～２μｍ程度である。これにより、第１分離領域２１及び第４分離領域２４の各電位をほぼ同一に設定できる。その結果、各分離領域２１、２４の分離幅をそれぞれ、より小さくすることができる。
　また、各回路領域５０は、第１導電型（例えばｎ型）の第１ウェル２０６の下方に接するように設けられた第３ウェル２０８を有している。第３ウェル２０８は、これと隣接する第１ウェル２０６及び第２半導体層２０２と比べて不純物濃度は低く設定されている。これにより、本変形例に係る回路領域５０の電界は、アバランシェフォトダイオード（ＡＰＤ）１０の電界よりも低い。なお、第３ウェル２０８における不純物濃度の導電型は特に問われない。
　また、本変形例においては、第２半導体層２０２の不純物濃度に、第１主面Ｓ１から第２主面Ｓ２に向かって徐々に増大するように濃度勾配を設けてもよい。これにより、第２半導体層２０２に発生した電荷は、不純物濃度勾配による電界により増倍領域４０１に向かってドリフトされるので、光感度を向上でき、その結果、各ＡＰＤ１０をより微細化することができる。また、第２半導体層２０２における不純物濃度の濃度勾配は、半導体基板１の深い領域で大きく、その浅い領域で小さくしてもよい。具体的には、第２半導体層２０２の不純物濃度の勾配は、半導体基板１の第１主面Ｓ１側と比べて、その裏面である第２主面Ｓ２側で、より急峻としてもよい。
　これにより、光電変換領域４０２における深い部位で発生した電荷を、より高速でドリフトさせる一方、光電変換領域４０２の浅い領域で発生した電荷を、より低速でドリフトさせることができる。これにより、光感度をさらに向上でき、各ＡＰＤ１０をより微細化できる。
　さらにこの場合に、半導体基板１としてエピタキシャル基板を用い、第２半導体層２０２を、エピタキシャル成長によって形成してもよい。
　また、第２半導体層２０２に濃度勾配を設ける構成は、本明細書に記載の全ての構成に適用されてもよい。
　［レイアウトの第１変形例］
　以下、第２の実施形態に係るフォトセンサにおけるＡＰＤレイアウトの第１変形例について図面を参照しながら説明する。
　図１５は第２の実施形態に係るＡＰＤレイアウトの第１変形例の平面構成を示している。図１５に示すように、第１変形例に係るフォトセンサ１００において、アバランシェフォトダイオード（ＡＰＤ）１０は格子状に配列される。これに対し、回路領域５０は、互いに隣接するＡＰＤ１０同士のそれぞれ対角位置に配置される。
　これにより、第１分離領域２１と第５分離領域２５とが接続する第４接続部３４において、第１分離領域２１と第５分離領域２５とが終端し、且つ、第２分離領域２２と第４分離領域２４とが接続する第４接続部３４において、第２分離領域２２と第４分離領域２４とが終端する。また、第４分離領域２４と第５分離領域２５とが接続する第４接続部３４において、第４分離領域２４と第５分離領域２５とが終端する。従って、第１分離領域２１、第２分離領域２２、第４分離領域２４及び第５分離領域２５の各分離領域における電位の位置依存性が低減される。
　［レイアウトの第２変形例］
　以下、第２の実施形態に係るＡＰＤレイアウトの第２変形例について図面を参照しながら説明する。
　図１６はＡＰＤレイアウトの第２変形例の平面構成を示している。
　図１６に示すように、第２変形例に係るＡＰＤレイアウトは、互いに直交する第４分離領域２４及び第５分離領域２５に囲まれた平面四角形の回路領域５０が、ＡＰＤ１０の各辺部に対して４５°だけ回転して配置される。ここでは、ＡＰＤ１０Ａの平面形状を八角形としてもよい。
　これにより、第１分離領域２１と第５分離領域２５とが接続する第４接続部３４において、第１分離領域２１と第５分離領域２５とが終端し、且つ、第２分離領域２２と第４分離領域２４とが接続する第４接続部３４において、第２分離領域２２と第４分離領域２４とが終端する。また、第２分離領域２２と第５分離領域２５とが接続する第４接続部３４において、第２分離領域２２と第５分離領域２５とが終端する。従って、ＡＰＤ１０における電界を均一化できる。
　（第３の実施形態）
　以下、第３の実施形態について図面を参照しながら説明する。
　第３の実施形態は、フォトセンサにおけるアバランシェフォトダイオード（ＡＰＤ）アレイの周囲に終端部を設けたアレイ端構造を有している。
　図１７は第３の実施形態に係るフォトセンサのアレイ端構造の一例であって、一角部を含む領域を示している。
　図１７に示すように、フォトセンサ１００には、ＡＰＤアレイ１０Ｒを囲む終端部４５が設けられている。ＡＰＤアレイ１０Ｒと終端部４５との間には、該終端部４５とＡＰＤアレイ１０Ｒ、及び該終端部４５と回路領域５０との少なくとも一方を電気的に分離する第６分離領域２６が設けられている。また、終端部４５とＡＰＤアレイ１０Ｒ、及び終端部４５と回路領域５０との少なくとも一方を電気的に分離し、第６分離領域２６と異なる方向に配置された第７分離領域２７が設けられている。
　第６分離領域２６には、回路領域５０とＡＰＤ１０との間を分離する第４分離領域２４が第５接続部３５ａにおいて接続し、第４分離領域２４が終端する。
　一方、第６分離領域２６と第７分離領域２７とは、ＡＰＤアレイ１０Ｒの角部の第５接続部３５ｂにおいて互いに接続し、これら第６分離領域２６及び第７分離領域２７の両方が終端する。
　なお、終端部４５は、第１の導電型の半導体層を用いることができ、その不純物濃度は、１０１５ｃｍ－３～１０１８ｃｍ－３程度であってもよい。特に、第１ウェル２０６とほぼ同一と濃度としてもよい。
　また、回路領域５０とアバランシェフォトダイオード（ＡＰＤ）１０との間には、第４分離領域２４が設けられる。第４分離領域２４は、第６分離領域２６と第５接続部３５ａにおいて終端する。
　これにより、各ＡＰＤ１０は、アレイ端の終端部４５においても高電界の発生を防ぐことができるので、より微細化することができる。
　また、上述した各実施形態に係るフォトセンサ１００は、例えば、図２に示した断面図において、入射光は図面の上方から、すなわち配線層２側から入射される。但し、本実施形態に係るフォトセンサ１００は、半導体基板１側から入射光が入射されてもよい。すなわち、裏面照射型（ＢａｃｋＳｉｄｅＩｌｌｕｍｉｎａｔｉｏｎ）のフォトセンサ１００であってもよい。
　この場合、半導体基板１の第２主面Ｓ２には、透明な電極である透明金属が形成される。透明金属としては、例えば、ＩＴＯ（ＩｎｄｉｕｍＴｉｎ Ｏｘｉｄｅ）等を用いることができる。これに代えて、半導体基板１における第２主面Ｓ２の不純物濃度を高め、これを電極としてもよい。
　（第４の実施形態）
　以下、第４の実施形態について図面を参照しながら説明する。
　図１８は第４の実施形態であって、第１～第３の実施形態に係るフォトセンサ又はイメージセンサを用いた距離測定システムの一例を示すブロック構成を示している。
　第４の実施形態に係る距離測定システム５００は、パルス光を発光する発光部５１０と、反射したパルス光を受光する受光部５２０と、発光部５１０及び受光部５２０を制御する制御部５３０と、受光部５２０からの信号を出力する出力部５４０とを有している。
　発光部５１０は、発光ダイオード等の発光デバイスで構成され、制御部５３０からの制御信号によってパルス光を発生し、測定対象物６００に向けて照射する。
　受光部５２０は、上述した実施形態に係るフォトセンサ又はイメージセンサであり、測定対象物６００により反射されたパルス光を受光する。
　制御部５３０は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等により構成され、発光部５１０と受光部５２０とが同期して動作するように両者を制御する。また、制御部５３０は、発光部５１０への制御信号と受光部５２０からの出力信号とに基づいて、パルス光が測定対象物６００から反射して、受光部５２０に戻るまでの時間を測定することにより、測定対象物６００までの距離を算出する。
　出力部５４０は、制御部５３０において算出された測定対象物６００までの距離を数値データ形式又は画像形式で出力する。出力部５４０は、通常、ディスプレイ、例えば、液晶ディスプレイ又は有機ＥＬディスプレイ等によって構成される。
　本実施形態に係る距離測定システム５００は、いわゆる、ＴＯＦ（Ｔｉｍｅ　Ｏｆ　Ｆｌｉｔｅ）方式の距離測定システムである。
　本開示のフォトセンサ又はイメージセンサは、例えば、図１０に示す転送トランジスタ５１によって、露光のタイミングを任意に設定することが可能である。このため、距離測定システム５００として用いることにより、バックグラウンド光による距離の誤検知を防止し、物体までの距離を高い精度で求めることができる。
　本開示は、微細化が可能なアバランシェフォトダイオードを有するフォトセンサ又はイメージセンサとして有用である。
１００　フォトセンサ
１１０　画素
１　　　半導体基板
２　　　配線層
Ｓ１　　第１主面
Ｓ２　　第２主面
１０　　アバランシェフォトダイオード（ＡＰＤ）
１０Ａ　第１のアバランシェフォトダイオード
１０Ｂ　第２のアバランシェフォトダイオード
１０Ｒ　アバランシェフォトダイオードアレイ（ＡＰＤアレイ、フォトダイオードアレイ）
２１～２７　　第１分離領域～第７分離領域
３１～３６　　第１接続部～第６接続部
４０、４０Ａ　電圧固定層
４５　　終端部
５０　　回路領域
５０Ｔ　トランジスタ
５１　　転送トランジスタ
５２　　浮遊拡散容量
５３　　リセットトランジスタ
５４　　ソースフォロワトランジスタ
５５　　垂直信号線
５６　　選択トランジスタ
５７　　水平信号線
６１　　垂直走査回路
６２　　水平走査回路
６３　　読み出し回路
６４　　バッファアンプ
２０１　第１半導体層
２０２　第２半導体層
２０３　第３半導体層
２０４　第４半導体層
２０５　第５半導体層
２０６　第１ウェル
２０７　第２ウェル
２０８　第３ウェル
３０１　第１コンタクト
３０２　第２コンタクト
３０３　第３コンタクト
４０１　増倍領域
４０２　光電変換領域
５００　距離測定システム
６００　測定対象物

Claims (18)

  1. 　第１主面と該第１主面と対向する第２主面とを有する半導体基板と、
    　前記第１主面に設けられた複数のアバランシェフォトダイオードと、
    　前記第１主面に設けられ、前記複数のアバランシェフォトダイオードをそれぞれ第１方向に電気的に分離する第１分離領域と、
    　前記第１主面に設けられ、前記複数のアバランシェフォトダイオードをそれぞれ前記第１分離領域と異なる第２方向に電気的に分離する第２分離領域とを備え、
    　前記第１分離領域及び第２分離領域は空乏化しており、
    　前記第１分離領域と前記第２分離領域とが接続する第１接続部において、前記第１分離領域及び第２分離領域の少なくとも一方が終端しているフォトセンサ。
  2. 　請求項１に記載のフォトセンサにおいて、
    　前記アバランシェフォトダイオードは平面四角形であって、
    　前記複数のアバランシェフォトダイオードは、千鳥状に配置されているフォトセンサ。
  3. 　請求項１又は２に記載のフォトセンサにおいて、
    　前記複数のアバランシェフォトダイオードは、それぞれ、第１導電型を有する第１半導体層と第２導電型を有する第２半導体層とにより構成された増倍領域を有し、
    　前記第２半導体層は、前記第２主面と前記第１半導体層との間に形成され、
    　前記第１半導体層には、前記第１主面に設けられた第１コンタクトから電圧を印加され、
    　前記第２半導体層には、前記第２主面に形成された第２コンタクトから電圧を印加されるフォトセンサ。
  4. 　請求項３に記載のフォトセンサにおいて、
    　前記アバランシェフォトダイオードは光電変換領域を有し、
    　前記光電変換領域は、前記半導体基板、前記増倍領域、前記第１半導体層及び前記第２半導体層を含むフォトセンサ。
  5. 　請求項３又は４に記載のフォトセンサにおいて、
    　前記第１コンタクトに印加する電圧の絶対値は、前記第２コンタクトに印加する電圧の絶対値よりも小さいフォトセンサ。
  6. 　請求項１～５のいずれか１項に記載のフォトセンサにおいて、
    　前記第１主面の、前記第１分離領域あるいは前記第２分離領域には、
    　トレンチあるいはコンタクトが接していないフォトセンサ。
  7. 　請求項１に記載のフォトセンサにおいて、
    　前記第１主面に、前記第１分離領域又は前記第２分離領域と並行に設けられ、前記複数のアバランシェフォトダイオードのうち、２つの前記第１分離領域又は２つの前記第２分離領域に挟まれて配置される電圧固定層をさらに備えているフォトセンサ。
  8. 　請求項１に記載のフォトセンサにおいて、
    　前記第１主面に設けられ、前記第１分離領域及び第２分離領域と異なる第３方向に前記複数のアバランシェフォトダイオードをそれぞれ電気的に分離する、空乏化した第３分離領域をさらに備え、
    　前記第１分離領域、第２分離領域及び第３分離領域の少なくとも２つが接続する第２接続部において、前記第１分離領域、第２分離領域及び第３分離領域の少なくとも１つが終端しているフォトセンサ。
  9. 　請求項８に記載のフォトセンサにおいて、
    　前記アバランシェフォトダイオードは平面六角形であって、
    　前記複数のアバランシェフォトダイオードは、ハニカム状に配置されているフォトセンサ。
  10. 　請求項１に記載のフォトセンサにおいて、
    　前記複数のアバランシェフォトダイオードは、少なくとも、第１の平面積を有する第１のアバランシェフォトダイオードと、前記第１の平面積と異なる第２の平面積を有する第２のアバランシェフォトダイオードとを含み、
    　前記第１のアバランシェフォトダイオードは格子状に配置され、
    　前記第２のアバランシェフォトダイオードは、隣接する第１のアバランシェフォトダイオードの対角位置に配置されているフォトセンサ。
  11. 　請求項１０に記載のフォトセンサにおいて、
    　前記第１の平面積は、前記第２の平面積よりも大きいフォトセンサ。
  12. 　請求項１０又は１１に記載のフォトセンサにおいて、
    　前記第１のアバランシェフォトダイオードは平面八角形であり、
    　前記第２のアバランシェフォトダイオードは平面四角形であるフォトセンサ。
  13. 　請求項１～１２のいずれか１項に記載のフォトセンサにおいて、
    　前記複数のアバランシェフォトダイオード同士の間に設けられた回路領域と、
    　前記アバランシェフォトダイオードと前記回路領域とを電気的に分離する、空乏化した第４分離領域とをさらに備え、
    　前記第１分離領域、第２分離領域、第３分離領域及び第４分離領域の少なくとも２つが接続する第３接続部において、前記第１分離領域、第２分離領域、第３分離領域及び第４分離領域の少なくとも１つが終端しているフォトセンサ。
  14. 　請求項１３に記載のフォトセンサにおいて、
    　前記回路領域は、２つの前記第４分離領域の間に配置され、
    　前記回路領域及び第４分離領域は、前記第１主面内において直線状に配置されているフォトセンサ。
  15. 　請求項１３又は１４に記載のフォトセンサにおいて、
    　前記アバランシェフォトダイオードと前記回路領域とを電気的に分離し、且つ、前記第４分離領域とは異なる方向に設けられ、空乏化した第５分離領域をさらに備え、
    　前記第４分離領域と前記第５分離領域とが接続する第４接続部において、前記第４分離領域及び第５分離領域の少なくとも一方が終端しているフォトセンサ。
  16. 　請求項１～１２のいずれか１項に記載のフォトセンサにおいて、
    　前記複数のアバランシェフォトダイオードは、前記第１主面にフォトダイオードアレイを構成しており、
    　前記第１主面に設けられ、前記フォトダイオードアレイを囲む半導体からなる終端部と、
    　前記終端部と前記フォトダイオードアレイを電気的に分離する、空乏化した第６分離領域と、
    　前記終端部と前記フォトダイオードアレイを電気的に分離し、前記第６分離領域と異なる方向に設けられ、空乏化した第７分離領域とをさらに備え、
    　前記第１分離領域、第２分離領域、第３分離領域、第６分離領域及び第７分離領域の少なくとも２つが接続する第５接続部において、前記第１分離領域、第２分離領域、第３分離領域、第６分離領域及び第７分離領域の少なくとも１つが終端しているフォトセンサ。
  17. 　請求項１３～１５のいずれか１項に記載のフォトセンサにおいて、
    　前記複数のアバランシェフォトダイオードは、前記第１主面にフォトダイオードアレイを構成しており、
    　前記第１主面に設けられ、前記フォトダイオードアレイを囲む半導体からなる終端部と、
    　前記終端部と前記フォトダイオードアレイ、及び前記終端部と前記回路領域との少なくとも一方を電気的に分離する、空乏化した第６分離領域と、
    　前記終端部と前記フォトダイオードアレイ、及び前記終端部と前記回路領域との少なくとも一方を電気的に分離し、前記第６分離領域と異なる方向に設けられ、空乏化した第７分離領域とをさらに備え、
    　前記第１分離領域、第２分離領域、第３分離領域、第４分離領域、第５分離領域、第６分離領域及び第７分離領域の少なくとも２つが接続する第６接続部において、前記第１分離領域、第２分離領域、第３分離領域、第４分離領域、第５分離領域、第６分離領域及び第７分離領域の少なくとも１つが終端しているフォトセンサ。
  18. 　請求項１～１７のいずれか１項に記載のフォトセンサを用いた距離測定システム。
PCT/JP2020/030404 2019-10-29 2020-08-07 フォトセンサ及びそれを用いた距離測定システム WO2021084840A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080075359.9A CN114631188A (zh) 2019-10-29 2020-08-07 光电传感器及使用该光电传感器的距离测量系统
JP2021554092A JPWO2021084840A1 (ja) 2019-10-29 2020-08-07
US17/721,854 US20220246782A1 (en) 2019-10-29 2022-04-15 Photo sensor and distance measuring system using said photo sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-196578 2019-10-29
JP2019196578 2019-10-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/721,854 Continuation US20220246782A1 (en) 2019-10-29 2022-04-15 Photo sensor and distance measuring system using said photo sensor

Publications (1)

Publication Number Publication Date
WO2021084840A1 true WO2021084840A1 (ja) 2021-05-06

Family

ID=75715033

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/030404 WO2021084840A1 (ja) 2019-10-29 2020-08-07 フォトセンサ及びそれを用いた距離測定システム

Country Status (4)

Country Link
US (1) US20220246782A1 (ja)
JP (1) JPWO2021084840A1 (ja)
CN (1) CN114631188A (ja)
WO (1) WO2021084840A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158682A (ja) * 1983-03-01 1984-09-08 Matsushita Electric Ind Co Ltd 静止画像記録装置
JP2006029839A (ja) * 2004-07-13 2006-02-02 Ge Medical Systems Global Technology Co Llc Ｘ線検出装置およびｘ線ｃｔ装置
JP2006270356A (ja) * 2005-03-23 2006-10-05 Fuji Photo Film Co Ltd 固体撮像素子および固体撮像装置
WO2017043068A1 (ja) * 2015-09-09 2017-03-16 パナソニックＩｐマネジメント株式会社 固体撮像素子
JP2018148097A (ja) * 2017-03-07 2018-09-20 パナソニックＩｐマネジメント株式会社 固体撮像素子
WO2019189700A1 (ja) * 2018-03-30 2019-10-03 パナソニックＩｐマネジメント株式会社 光検出器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158682A (ja) * 1983-03-01 1984-09-08 Matsushita Electric Ind Co Ltd 静止画像記録装置
JP2006029839A (ja) * 2004-07-13 2006-02-02 Ge Medical Systems Global Technology Co Llc Ｘ線検出装置およびｘ線ｃｔ装置
JP2006270356A (ja) * 2005-03-23 2006-10-05 Fuji Photo Film Co Ltd 固体撮像素子および固体撮像装置
WO2017043068A1 (ja) * 2015-09-09 2017-03-16 パナソニックＩｐマネジメント株式会社 固体撮像素子
JP2018148097A (ja) * 2017-03-07 2018-09-20 パナソニックＩｐマネジメント株式会社 固体撮像素子
WO2019189700A1 (ja) * 2018-03-30 2019-10-03 パナソニックＩｐマネジメント株式会社 光検出器

Also Published As

Publication number Publication date
US20220246782A1 (en) 2022-08-04
JPWO2021084840A1 (ja) 2021-05-06
CN114631188A (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
US20230154952A1 (en) Solid-state imaging element and electronic apparatus
US10192920B2 (en) Solid-state imaging device
US9515106B2 (en) Radiation imaging device with metal-insulator-semiconductor photodetector and thin film transistor
US20180019268A1 (en) Stacked-chip backside-illuminated spad sensor with high fill-factor
JP6967755B2 (ja) 光検出器
KR102484157B1 (ko) 변조된 이미지 캡처를 위한 시스템 및 방법
US8018515B2 (en) Solid-state image pickup device
JP7174932B2 (ja) 固体撮像素子
TW201717371A (zh) 光檢測裝置
US11791433B2 (en) Single photon avalanche diode
US7564022B1 (en) Method and device for time-gating the sensitivity of an imager structure
WO2021084840A1 (ja) フォトセンサ及びそれを用いた距離測定システム
JP2015090907A (ja) リニアイメージセンサ
US20230011366A1 (en) Semiconductor device and electronic apparatus
US20230049306A1 (en) Light receiving element, imaging element, and imaging device
WO2021085484A1 (ja) 光検出器
WO2021149650A1 (ja) フォトセンサ及び距離測定システム
CN113016071A (zh) 摄像装置
US20240047489A1 (en) Single photon avalanche diode
WO2019180898A1 (ja) 固体撮像素子
US20230035346A1 (en) Light detection device and method for driving photosensor
WO2021225036A1 (ja) 光検出装置、及び光センサの駆動方法
WO2022124019A1 (ja) フォトディテクタ、フォトディテクタアレイおよび距離測定システム
JP7199013B2 (ja) 光検出器
WO2023199642A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20882430

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021554092

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20882430

Country of ref document: EP

Kind code of ref document: A1