WO2020213232A1 - Ｃｕ合金ターゲット - Google Patents

Ｃｕ合金ターゲット Download PDF

Info

Publication number
WO2020213232A1
WO2020213232A1 PCT/JP2020/004644 JP2020004644W WO2020213232A1 WO 2020213232 A1 WO2020213232 A1 WO 2020213232A1 JP 2020004644 W JP2020004644 W JP 2020004644W WO 2020213232 A1 WO2020213232 A1 WO 2020213232A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
alloy
cap
cap film
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/004644
Other languages
English (en)
French (fr)
Inventor
悟 高澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to KR1020207016854A priority Critical patent/KR20200123082A/ko
Priority to JP2020529771A priority patent/JPWO2020213232A1/ja
Priority to US16/965,185 priority patent/US20210230718A1/en
Publication of WO2020213232A1 publication Critical patent/WO2020213232A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/10—Alloys based on copper with silicon as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes

Definitions

  • the present invention relates to the field of wiring film used for minute semiconductor devices, and particularly to the technical field of electrode layer and wiring film in contact with a substrate.
  • Si oxide thin film that serves as a gate insulating film for the TFT on a large area substrate ( It is necessary to form a Si oxide thin film that serves as a protective film for SiO x ) or TFT.
  • the Si oxide thin film used for the gate insulating film and the protective film is formed on the substrate on which the wiring film has already been formed, a CVD method capable of forming a film at a low temperature is used, but the performance and protection of the TFT are used. In order to improve the characteristics of the film, it is desirable to raise the formation temperature of the Si oxide thin film by CVD as high as possible.
  • Si diffuses into the wiring film, and peeling occurs between the Si oxide thin film and the wiring film.
  • the present invention was created to solve the above-mentioned inconveniences of the prior art, and an object thereof is a wiring film having high adhesion to a Si oxide thin film, a Cu alloy target for forming the wiring film, and a Cu alloy target.
  • An object of the present invention is to provide a semiconductor element in which the wiring film is used.
  • the present invention is a Cu alloy target composed of a Cap film alloy, and when the number of atoms of the Cap film alloy is 100 at%, the Cap film alloy contains Cu exceeding 50 at% and an additive metal.
  • 0.5 at% or more of Al and the added metal is made of three kinds of metal materials composed of 0.5 at% or more of Mg, 0.5 at% or more of Si, and 3 at% or more of Ni.
  • it is a Cu alloy target containing at least one kind of metal material.
  • the present invention is a Cu alloy target in which the additive metal is Mg of 0.5 at% or more and less than 7 at%.
  • the additive metal is a Cu alloy target in which Si is 0.5 at% or more and less than 15 at%.
  • the additive metal is a Cu alloy target in which Ni is 3 at% or more and less than 50 at%.
  • the present invention is a Cu alloy target composed of a Cap film alloy, and when the number of atoms of the Cap film alloy is 100 at%, the Cap film alloy contains Cu exceeding 50 at% and 0. It is a Cu alloy target containing 5 at% or more of Ca.
  • the wiring film can be patterned by a single etching.
  • Sectional drawing for demonstrating the semiconductor device of an example of this invention and the liquid crystal display device of an example of this invention.
  • A)-(c) Cross-sectional view (1) for explaining the manufacturing process of the semiconductor device of the example of the present invention and the liquid crystal display device of the present invention.
  • A)-(c) Cross-sectional view (2) for explaining the manufacturing process of the semiconductor device of the example of the present invention and the liquid crystal display device of the present invention.
  • Cross-sectional view (4) for explaining the manufacturing process of the semiconductor device of one example of the present invention and the liquid crystal display device of one example of the present invention.
  • Reference numeral 2 in FIG. 1 is a liquid crystal display device according to an embodiment of the present invention, and a cross-sectional view of TFT 11 of the first example of the present invention is shown.
  • the TFT 11 has a gate electrode film 32.
  • the gate electrode film 32 is elongated and is arranged on the surface of a substrate 31 made of either one or both of glass and resin.
  • the material constituting the substrate 31 also includes a substrate formed of a material composed of a resin and glass as a result of containing glass fibers in the resin.
  • a gate insulating film 33 made of Si oxide (SiO x ) is arranged on the gate electrode film 32 at least in the width direction.
  • a semiconductor layer 34 is arranged on the gate insulating film 33 with a length protruding from the gate electrode film 32 on both ends in the width direction of the gate electrode film 32, and the gate electrode film 32 has one end and the other end of the semiconductor layer 34.
  • the source electrode film 51 is arranged on one side of the semiconductor layer 34, and the drain electrode film 52 is arranged on the other side.
  • a recess 55 is provided between the source electrode film 51 and the drain electrode film 52, and the source electrode film 51 and the drain electrode film 52 are electrically separated by the recess 55, and the source electrode film 51 and the drain electrode film are separated from each other. Different voltages can be applied between 52.
  • a protective insulating film 41 made of Si oxide is formed on the source electrode film 51, the drain electrode film 52, and the recess 55 between them, and the protective insulating film 41 is used here as a protective film. ing.
  • the portion of the semiconductor layer 34 in contact with the source electrode film 51 and its periphery is designated as the source region 71
  • the portion in contact with the drain electrode film 52 and its periphery is designated as the drain region 72
  • the source region 71 and the drain region 72 Assuming that the space is the channel region 73, when a gate voltage is applied to the gate electrode film 32 while a voltage is applied between the source electrode film 51 and the drain electrode film 52 to form a channel layer in the channel region 73, the source region 71 is formed. And the drain region 72 are connected by a channel layer with low resistance, and as a result, the source electrode film 51 and the drain electrode film 52 are electrically connected, and the TFT 11 is conducted.
  • the polarity of the semiconductor in the channel region 73 is the same as the polarity of the semiconductor in the source region 71 and the polarity of the semiconductor in the drain region 72, and the polarity of the channel layer is the same as the polarity of the semiconductor in the channel region 73.
  • the polarity of the semiconductor in the channel region 73 is different from the polarity of the semiconductor in the source region 71 and the polarity of the semiconductor in the drain region 72, and the polarity of the channel layer is the polarity of the semiconductor in the source region 71 and the polarity of the semiconductor in the drain region 72.
  • the case where the polarities are the same is also included in the present invention.
  • the channel layer disappears, the source electrode film 51 and the drain electrode film 52 become high resistance, and are electrically separated.
  • a pixel electrode 82 is arranged on the liquid crystal display unit 12, and a liquid crystal 83 is arranged on the pixel electrode 82.
  • the upper electrode 81 is located on the liquid crystal 83, and when a voltage is applied between the pixel electrode 82 and the upper electrode 81, the polarization property of the light passing through the liquid crystal 83 is changed, and a polarizing filter (not shown). Light transmission is controlled.
  • the pixel electrode 82 is electrically connected to the source electrode film 51 and the drain electrode film 52 (here, the drain electrode film 52), and when the TFT 11 is turned ON / OFF, the voltage application to the pixel electrode 82 is started / ended. Is done.
  • the pixel electrode 82 is composed of a part of the transparent conductive layer 42 connected to the drain electrode film 52.
  • the transparent conductive layer 42 is made of, for example, ITO.
  • a wiring film 35 is arranged below the transparent conductive layer 42.
  • the wiring film 35 and the gate electrode film 32 each have a low-resistance main body film 39 and a Cap film 38 arranged on the main body film 39 and having a higher resistance than the main body film 39.
  • Both the source electrode film 51 and the drain electrode film 52 have a low-resistance main body film 49 and a Cap film 48 that is arranged on the main body film 49 and has a higher resistance than the main body film 49.
  • reference numeral 80 is a sputtering device, and the sputtering device 80 connects the gate electrode film 32 and the wiring film 35, and the source electrode film 51 and the drain electrode film 52. It shall be formed.
  • the sputtering apparatus 80 has a vacuum chamber 89, and first to third cathode electrodes 86a to 86c are arranged inside the vacuum chamber 89, and the first cathode electrode 86a is an alloy for an adhesion layer.
  • a first target 88a made of is arranged, a second target 88b made of pure copper is arranged on the second cathode electrode 86b, and a Cu alloy target 88c made of a cap film alloy is arranged on the third cathode electrode 86c. Is placed.
  • the Cu alloy target 88c is a Cu alloy target composed of an alloy for a Cap film, and is a Cu alloy target formed by an alloy for a Cap film containing an aluminum atom (Al) and an alloy for a Cap film containing a calcium atom (Ca).
  • Al aluminum atom
  • Ca calcium atom
  • the Al-containing cap film alloy contains copper atoms (Cu) exceeding 50 at%, an additive metal, and 0.5 at% or more of Al when the number of atoms of the Cap film alloy is 100 at%.
  • the added metals are three kinds of metals composed of 0.5 at% or more of magnesium atom (Mg), 0.5 at% or more of silicon atom (Si), and 3 at% or more of nickel atom (Ni). Among the materials, it contains at least one kind of metallic material.
  • the Ca-containing cap film alloy is a Cu alloy target containing more than 50 at% Cu and 0.5 at% or more Ca when the number of atoms of the Cap film alloy is 100 at%.
  • a Cu alloy target formed by molding one of the two types of Cap film alloys is arranged inside the vacuum chamber 89 of the sputtering apparatus 80 as a Cu alloy target 88c.
  • the vacuum chamber 89 is evacuated by the vacuum exhaust device 86, and at the time of sputtering, a sputtering gas composed of a rare gas such as Ar gas is introduced into the inside of the vacuum chamber 89 from the gas source 87, and the first to third are used.
  • Sputtering voltage is applied to the first to third cathode electrodes 86a to 86c by the sputtering power supplies 85a to 85c of the above, and sputtering of the first target 88a, the second target 88b, and the Cu alloy target 88c is started.
  • the substrate 31 is carried into the vacuum chamber 89, the substrate 31 which is the object of film formation is carried into the inside of the vacuum chamber 89 of the sputtering apparatus 80, and the carried-in substrate 31 is used as the first and second targets 88a and 88b. They face each other in this order, a close contact layer is formed by sputtering the first target 88a, a low resistance layer is formed on the close contact layer by sputtering the second target 88b, and the close contact layer and the low resistance layer are formed on the substrate 31. It forms a main body film which is a low resistance layer having a two-layer structure composed of two layers.
  • the substrate 31 on which the main body film is formed is sputtered with the Cu alloy target 88c to form a Cap film on the main body film.
  • the Cap film contacts the low resistance layer.
  • Reference numeral 36 in FIG. 2A indicates an adhesion layer
  • reference numeral 37 indicates a low resistance layer
  • reference numeral 39 indicates a main body film
  • Reference numeral 38 indicates a Cap film.
  • oxygen gas or a gas having an oxygen atom in the chemical structure is not introduced into the vacuum chamber 89, and oxygen is not contained in the thin films 36 to 38. There is.
  • the substrate 31 on which the patterned resist film 44 is formed on the Cap film 38 and the main body film 39 and the Cap film 38 are formed is used as an etching solution for etching Cu.
  • the Cap film 38 in the portion exposed between the resist film 44 and the resist film 44 is etched with the same etching solution, and then the main body film 39 in the portion exposed by etching the Cap film 38 presses the Cap film 38. It is etched by the same etching solution as the etched etching solution.
  • FIG. 2C shows the state, the main body film 39 and the Cap film 38 are partially removed, and the gate electrode film 32 and the wiring film 35 are formed on the substrate 31 by the remaining portion. ..
  • the surface of the substrate 31 other than the portion where the gate electrode film 32 and the wiring film 35 are located is exposed.
  • the substrate 31 is carried into the CVD apparatus, and the substrate 31 is brought into the CVD apparatus at 200 ° C. or higher and 350 ° C. or higher.
  • the temperature is raised to °C or less, silane gas is introduced as a raw material gas into the CVD apparatus, oxygen gas is introduced as a reaction gas, and argon gas is introduced as a diluting gas, and the raw material gas and the reaction gas are chemically vapor deposition. React (CVD method).
  • Si oxide When Si oxide is generated by the chemical reaction, Si oxide is deposited on the surface of the substrate 31, the surface of the gate electrode film 32, and the surface of the wiring film 35, as shown in FIG. 3A. , A gate insulating film 33 made of a Si oxide thin film is formed.
  • the substrate 31 is moved to another film forming apparatus, a thin film made of a semiconductor material (for example, Si semiconductor or an oxide semiconductor) is formed on the gate insulating film 33, and the thin film is patterned on the gate insulating film 33.
  • the semiconductor layer 34 as shown in 3 (b) is formed.
  • the substrate 31 on which the semiconductor layer 34 is formed is carried into the vacuum chamber 89 of the sputtering apparatus 80, and the first target 88a, the second target 88b, and the Cu alloy target 88c are sputtered, and FIG. 3 (c) ),
  • the adhesion layer 46 is formed on the semiconductor layer 34
  • the low resistance layer 47 is formed on the adhesion layer 46
  • the main body film 49 composed of the adhesion layer 46 and the low resistance layer 47 is obtained.
  • a Cap film 48 is formed on the main body film 49.
  • the Cap film 48 comes into contact with the low resistance layer 47.
  • the metal layer composed of the main body film 49 and the Cap film 48 is patterned to form the source electrode film 51 and the drain electrode film 52 as shown in FIG. 4A.
  • the source electrode film 51 and the drain electrode film 52 have a main body film 49 and a cap film 48, respectively, the source electrode film 51 contacts the source region 71, and the drain electrode film 52 contacts the drain region 72. ..
  • the source electrode film 51 and the drain electrode film 52 are located on one side of the semiconductor layer 34 in the width direction and on the opposite side, and are in contact with the gate electrode film 32 and the gate electrode film 32 in between. 33 is located.
  • the substrate 31 in this state is carried into the CVD device, the temperature of the substrate 31 is raised to 250 ° C. or higher and 350 ° C. or lower, silane gas is used as a raw material gas, oxygen gas is used as a reaction gas, and argon gas is used inside the CVD device. It is introduced as a diluting gas, Si oxide is deposited by a CVD method, and patterning is performed to obtain a protective insulating film 41 made of Si oxide as shown in FIG. 4 (b).
  • a connection hole 43 used as a via hole, a contact hole, or the like is formed in the protective insulating film 41 by patterning, and a drain electrode film 52, a source electrode film 51, a wiring film 35, or the like is formed on the bottom surface of the connection hole 43.
  • the surfaces of the cap films 38 and 48 to be provided are exposed, and a patterned transparent conductive layer is formed on the protective insulating film 41 in that state.
  • Reference numeral 42 in FIG. 5 is a patterned transparent conductive layer
  • reference numeral 82 is a pixel electrode composed of the transparent conductive layer 42.
  • the liquid crystal display device 2 shown in FIG. 1 is obtained.
  • a gate insulating film 33 made of Si oxide is formed on the surface of the gate electrode film 32 and the surface of the wiring film 35 by the CVD method, and the surface of the drain electrode film 52 and the source are formed.
  • a protective insulating film 41 made of Si oxide is formed on the surface of the electrode film 51 by the CVD method.
  • the protective insulating film 41 and the gate insulating film 33 are in contact with the Cap films 38 and 48, and the oxidation of Cu in the Cap films 38 and 48 and the diffusion of Si into the Cap films 38 and 48 are prevented.
  • the peeling between the gate insulating film 33 and the gate electrode film 32 and the wiring film 35 and the peeling between the protective insulating film 41 and the source electrode film 51 and the drain electrode film 52 are prevented.
  • the first and second targets made of Cu alloy or pure Cu are sputtered to form a main body film made of an adhesion layer and a low resistance layer on the surface of a glass substrate, and then Cu arranged in the sputtering apparatus 80.
  • the alloy target was sputtered to form a Cap film on the main body film, and a wiring film composed of the main body film and the Cap film was obtained.
  • the temperature of the glass substrate on which the wiring film was formed was raised, the raw material gas, oxygen gas, and dilution gas were introduced and chemically reacted, and an insulating film made of Si oxide was formed on the Cap film in contact with the Cap film. ..
  • a two-layer film consisting of a wiring film and an insulating film on a glass substrate is cut into a 1 cm ⁇ 1 cm square to form 100 square squares consisting of small pieces of the two-layer film, and adhesive tape is attached to each square. Then, the adhesive tape was peeled off from the bilayer film.
  • ⁇ Cu-Al-Mg> When the number of atoms of the Cap film alloy is 100 at%, Al is contained in the range of 0 at% or more and 25 at% or less, and Mg, which is a metal material, is contained in the range of 0.5 at% or more and 7 at% or less as an additive metal.
  • a Cu alloy target is produced by producing a contained alloy for a Cap film, a Cap film is formed on the main body film by sputtering, and an insulating film is formed on the Cap film by a CVD method in a temperature range of 200 ° C. or higher and 350 ° C. or lower. It was formed and a peeling test was performed.
  • Table 1 below shows the film formation conditions consisting of the Al content, Mg content, and CVD temperature, and the peeling test results corresponding to each film formation condition.
  • the Cap film contains 0.5 at% or more of Al and 0.5 at% or more of Mg because all of them are good products.
  • Mg may be contained in the range of less than 7 at%, but it is not limited to less than 7 at% because there is a possibility that a Cu alloy target can be formed even if it is 7 at% or more.
  • Table 2 below shows the film formation conditions consisting of the Al content and Si content and the CVD temperature, and the peeling test results corresponding to each film formation condition.
  • Al is contained in an amount of 0.5 at% or more and Si is contained in an amount of 0.5 at% or more because all of them are good products.
  • Si When Al is contained in an amount of 25 at% or more, or when Si is contained in an amount of 15 at% or more, a Cu alloy target cannot be created by the current technology. Therefore, Si may be contained in a range of less than 15 at%, but it is not limited to a range of less than 15 at% because there is a possibility that a Cu alloy target can be formed even if it is 15 at% or more.
  • ⁇ Cu-Al-Ni> When the number of atoms of the cap film alloy is 100 at%, Al is contained in the range of 0 at% or more and 25 at% or less, and Ni, which is a metal material, is contained in the range of 3 at% or more and 50 at% or less as an additive metal.
  • a cap film alloy is produced to produce a Cu alloy target, a cap film is formed on the main body film by sputtering, and an insulating film is formed on the cap film by a CVD method in a temperature range of 200 ° C. or higher and 350 ° C. or lower. , A peeling test was performed.
  • Table 3 shows the film forming conditions consisting of the Al content and Ni content and the CVD temperature, and the peeling test results corresponding to each film forming condition.
  • Al is contained in an amount of 0.5 at% or more and Ni is contained in an amount of 3 at% or more because all of them are good products.
  • Ni when Al is contained in an amount of 25 at% or more, or when Ni is contained in an amount of 50 at% or more, a Cu alloy target cannot be created by the current technology. Therefore, Ni may be contained in a range of less than 50 at%.
  • ⁇ Cu-Ca> When the number of atoms of the Cap film alloy is 100 at%, a Cap film alloy containing Ca, which is a metal material, in the range of 0 at% or more and 10 at% or less is produced as an additive metal to manufacture a Cu alloy target. Then, a Cap film was formed on the main body film by sputtering, and an insulating film was formed on the Cap film by a CVD method in a temperature range of 200 ° C. or higher and 350 ° C. or lower, and a peeling test was performed.
  • Table 4 below shows the film formation conditions consisting of the Cu content and the CVD temperature and the peeling test results corresponding to each film formation condition.
  • Ca is contained in an amount of 0.5 at% or more because all of them are good products.
  • Ca is contained in an amount of 7 at% or more, a Cu alloy target cannot be created with the current technology. Therefore, Ca may be contained in a range of less than 7 at%, but it is not limited to a range of less than 7 at% because a Cu alloy target may be formed even if it is contained in an amount of 7 at% or more.
  • ⁇ Cu-Al> As a comparative example, when the number of atoms of the Cap film alloy is 100 at%, a Cap film alloy containing Al in the range of 0 at% or more and 25 at% or less is prepared to produce a Cu alloy target, and the Cu alloy target is manufactured by sputtering. A Cap film was formed on the main body film, an insulating film was formed on the Cap film by a CVD method in a temperature range of 200 ° C. or higher and 350 ° C. or lower, and a peeling test was performed.
  • Table 5 shows the film forming conditions consisting of the Al content and the CVD temperature and the peeling test results corresponding to each film forming condition.
  • the Cu alloy target composed of the Cap film alloy contains Cu exceeding 50 at%, an additive metal, and Al of 0.5 at% or more when the number of atoms of the Cap film alloy is 100 at%.
  • the added metal contains at least one of three types of metal materials composed of 0.5 at% or more of Mg, 0.5 at% or more of Si, and 3 at% or more of Ni. Good.
  • the Cu alloy target composed of the Cap film alloy contains Cu exceeding 50 at% and Ca of 0.5 at% or more. It may be contained.
  • the composition of the Cap film obtained by sputtering the Cu alloy target is the same as the composition of the Cu alloy target, and in the semiconductor element, the wiring film having the above composition is a gate electrode film, a source electrode film, a drain electrode film, or the like. It can be used as a wiring film that connects these electrode films.
  • a Cap film made of an alloy for Cap film and a main body film having a resistance smaller than that of the Cap film are provided.
  • 0.5 at% or more of Al, and the added metal is composed of 0.5 at% or more of Mg, 0.5 at% or more of Si, and 3 at% or more of Ni.
  • the invention of a wiring film containing at least one kind of metal material and in which the Cap film is in contact with an insulating film containing a Si oxide can be obtained.
  • the Cap film alloy obtains the invention of a wiring film containing Cu exceeding 50 at% and Ca of 0.5 at% or more. Can be done.
  • the semiconductor layer has a semiconductor layer, a gate insulating film arranged in contact with the semiconductor layer, and a gate electrode film facing the semiconductor layer with the gate insulating film in between. Is provided with a channel region in a portion facing the gate electrode film, a source region and a drain region are provided on both sides of the channel region, and the source region and the drain region are provided with a source electrode film and a drain electrode.
  • the gate electrode film is a semiconductor device in which the films are in contact with each other, and the gate electrode film has a Cap film made of an alloy for Cap film and a main body film having a resistance smaller than that of the Cap film, and the Cap film and the main body
  • the Cap film alloy contains Cu exceeding 50 at%, added metals, and Al of 0.5 at% or more.
  • the additive metal contains at least one metal material among three types of metal materials composed of 0.5 at% or more of Mg, 0.5 at% or more of Si, and 3 at% or more of Ni. Is contained, the gate insulating film contains a Si oxide, and the invention of the semiconductor device in which the Cap film is contacted with the gate insulating film can be obtained.
  • the semiconductor layer has a semiconductor layer, a gate insulating film arranged in contact with the semiconductor layer, and a gate electrode film facing the semiconductor layer with the gate insulating film in between. Is provided with a channel region in a portion facing the gate electrode film, a source region and a drain region are provided on both sides of the channel region, and the source region and the drain region are provided with a source electrode film and a drain electrode.
  • a semiconductor device in which the films are in contact with each other, and the gate electrode film has a Cap film made of an alloy for a Cap film and a main body film having a resistance smaller than that of the Cap film, and the Cap film and the main body are provided.
  • the cap film alloy contains Cu exceeding 50 at% and Ca of 0.5 at% or more.
  • the invention of the semiconductor device in which the gate insulating film contains a Si oxide and the Cap film is in contact with the gate insulating film can be obtained.
  • the semiconductor layer has a semiconductor layer, a gate insulating film arranged in contact with the semiconductor layer, and a gate electrode film facing the semiconductor layer with the gate insulating film in between. Is provided with a channel region in a portion facing the gate electrode film, a source region and a drain region are provided on both sides of the channel region, and the source region and the drain region are provided with one surface of the source electrode membrane. One side of the drain electrode film is in contact with each other, and the opposite surface of the source electrode film and the opposite surface of the drain electrode film are in contact with the insulating film, and either the source electrode film or the drain electrode film is in contact with the insulating film.
  • One or both electrode films have a Cap film made of an alloy for Cap film and a main body film having a resistance smaller than that of the Cap film, and have a laminated structure of the Cap film and the main body film, and the Cap film is formed.
  • the cap film alloy contains Cu exceeding 50 at%, an additive metal, and Al of 0.5 at% or more, and the additive metal contains 0.
  • At least one of three types of metal materials composed of 5.5 at% or more of Mg, 0.5 at% or more of Si, and 3 at% or more of Ni is contained, and the insulating film is a Si oxide. It is possible to obtain an invention of a semiconductor device containing the above and in which the Cap film is in contact with the insulating film.
  • the semiconductor layer has a semiconductor layer, a gate insulating film arranged in contact with the semiconductor layer, and a gate electrode film facing the semiconductor layer with the gate insulating film in between. Is provided with a channel region in a portion facing the gate electrode film, a source region and a drain region are provided on both sides of the channel region, and the source region and the drain region are provided with one surface of the source electrode film. One side of the drain electrode film is in contact with each other, and the opposite surface of the source electrode film and the opposite surface of the drain electrode film are semiconductor devices in contact with the insulating film, and either the source electrode film or the drain electrode film.
  • One or both electrode films have a Cap film made of an alloy for Cap film and a main body film having a resistance smaller than that of the Cap film, and has a laminated structure of the Cap film and the main body film, and the Cap film is formed.
  • the cap film alloy contains Cu exceeding 50 at% and Ca of 0.5 at% or more
  • the insulating film contains Si oxide. It is possible to obtain an invention of a semiconductor device in which the Cap film is in contact with the insulating film.
  • the substrate the wiring film provided on the surface of the substrate, the pixel electrode layer arranged on the substrate, the liquid crystal arranged on the pixel electrode layer, and the liquid crystal arranged on the liquid crystal.
  • the pixel electrode layer is a liquid crystal display device electrically connected to the wiring film
  • the wiring film is a Cap film made of an alloy for a Cap film and the Cap.
  • the additive metal contains at least 5 at% of Al, and the additive metal is at least three kinds of metal materials composed of 0.5 at% or more of Mg, 0.5 at% or more of Si, and 3 at% or more of Ni. It is possible to obtain the invention of a liquid crystal display device containing one or more metal materials in which the Cap film is in contact with an insulating film containing a Si oxide.
  • the substrate the wiring film provided on the surface of the substrate, the pixel electrode layer arranged on the substrate, the liquid crystal arranged on the pixel electrode layer, and the liquid crystal arranged on the liquid crystal.
  • the pixel electrode layer is a liquid crystal display device electrically connected to the wiring film
  • the wiring film is a Cap film made of an alloy for a Cap film and the Cap.
  • the Cap film alloy contains Cu exceeding 50 at% and 0.5 at% or more. It is possible to obtain the invention of a liquid crystal display device containing Ca and the Cap film is in contact with an insulating film containing a Si oxide.
  • the additive metal is Mg of 0.5 at% or more and less than 7%. Further, in the first, third, fifth and seventh inventions, it is possible to obtain an invention in which the additive metal is Si of 0.5 at% or more and less than 15%.
  • the additive metal is Ni of 3 at% or more and less than 50%.
  • a Si oxide thin film is formed on the Cap film by the CVD method in close contact with the Cap film.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Liquid Crystal (AREA)

Abstract

電極膜３２、５１、５２や配線膜３５は、本体膜３９、４９上にＣａｐ膜３８、４８が配置されており、本体膜３９、４９の抵抗値は、Ｃａｐ膜３８、４８よりも小さくされている。Ｃａｐ膜３８、４８は、Ｃａｐ膜用合金で構成された本発明のＣｕ合金ターゲット８８ｃのスパッタリングによって形成されている。Ｃａｐ膜用合金は、Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、５０ａｔ％を超えるＣｕを含有しており、０．５ａｔ％以上のＡｌを含有する場合は、０．５ａｔ％以上のＭｇと、０．５ａｔ％以上のＳｉと、３ａｔ％以上のＮｉと、から成る三種の金属材料のうち、少なくとも一種以上の金属材料を含有する添加金属を含有し、又は、０．５ａｔ％以上のＣａを添加金属として含有する。Ｃａｐ膜３８、４８と、Ｃａｐ膜３８、４８上にＣＶＤ法によって形成されたＳｉ酸化物薄膜との間の密着力は大きく、剥離しない。

Description

Ｃｕ合金ターゲット
　本発明は、微小な半導体デバイスに使用される配線膜の分野に係り、特に、基板に接触する電極層や配線膜の技術分野に関する。
　ＦＰＤ(フラットパネルディスプレイ)や薄膜太陽電池等、近年製造される電気製品は広い基板上にＴＦＴを配置する必要があり、そのため、大面積基板上にＴＦＴのゲート絶縁膜となるＳｉ酸化物薄膜(ＳｉＯx)や、ＴＦＴの保護膜となるＳｉ酸化物薄膜を形成する必要がある。
　そして近年では、大面積のＦＰＤの中で輝度を均一にするために基板上の配線膜には低抵抗のＣｕ薄膜が用いられており、Ｃｕ薄膜と基板との間の密着力を向上させる技術や、Ｃｕ薄膜と半導体層との間の密着力を向上させる技術が開発されている。
　ゲート絶縁膜や保護膜に用いられるＳｉ酸化物薄膜は、既に配線膜が形成された基板上に形成されるため、低温で成膜可能なＣＶＤ方法が用いられているが、ＴＦＴの性能や保護膜の特性を向上させるためには、ＣＶＤによるＳｉ酸化物薄膜の形成温度はできるだけ高くすることが望ましい。
　ＣＶＤ法でＳｉ酸化物薄膜を形成する際には原料ガスにＯ2ガスやＮ2Ｏガスが添加され、又は化学反応中に酸素が遊離され、配線膜中のＣｕが酸化されると、Ｓｉ酸化物薄膜とＣｕ薄膜との間に剥離が発生する。
　また、原料ガスにＳｉＨ4ガス等のシラン系ガスが用いられると、Ｓｉが配線膜中に拡散し、Ｓｉ酸化物薄膜と配線膜との間に剥離が発生する。
　このため、純Ｃｕ薄膜上にＣｕＮｉ薄膜を積層させ、Ｓｉ酸化物薄膜がＣｕＮｉ薄膜の表面に形成されるようにして剥離を防止する技術が開発されているが、剥離を十分に防止できていないという問題がある。
特開２０１７－２０８５３３号公報
　本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、Ｓｉ酸化物薄膜に対する密着性が高い配線膜と、その配線膜を形成するためのＣｕ合金ターゲットと、その配線膜が用いられた半導体素子と、を提供することにある。
　本発明は、Ｃａｐ膜用合金から成るＣｕ合金ターゲットであって、前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、添加金属と、０．５ａｔ％以上のＡｌとを含有し、前記添加金属は、０．５ａｔ％以上のＭｇと、０．５ａｔ％以上のＳｉと、３ａｔ％以上のＮｉと、から成る三種の金属材料のうち、少なくとも一種以上の金属材料を含有するＣｕ合金ターゲットである。
　また、本発明は、前記添加金属が、０．５ａｔ％以上７ａｔ％未満のＭｇであるＣｕ合金ターゲットである。
　また、本発明は、前記添加金属は、０．５ａｔ％以上１５ａｔ％未満のＳｉであるＣｕ合金ターゲットである。
　また、本発明は、前記添加金属は、３ａｔ％以上５０ａｔ％未満のＮｉであるＣｕ合金ターゲットである。
　そして本発明は、Ｃａｐ膜用合金から成るＣｕ合金ターゲットであって、前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、０．５ａｔ％以上のＣａとを含有するＣｕ合金ターゲットである。
　Ｃａｐ膜とＳｉ酸化物膜との間の密着性は高いので、配線膜とＳｉ酸化物膜とが剥離しないで済む。
　本発明に用いたＣａｐ膜はＣｕ合金なので、配線膜は一回のエッチングでパターニングすることができる。
本発明の一例の半導体装置と本発明の一例の液晶表示装置を説明するための断面図 (ａ)～(ｃ)：本発明の一例の半導体装置と本発明の一例の液晶表示装置の製造工程を説明するための断面図(１) (ａ)～(ｃ)：本発明の一例の半導体装置と本発明の一例の液晶表示装置の製造工程を説明するための断面図(２) (ａ)、(ｂ)：本発明の一例の半導体装置と本発明の一例の液晶表示装置の製造工程を説明するための断面図(３) 本発明の一例の半導体装置と本発明の一例の液晶表示装置の製造工程を説明するための断面図(４) 本発明のＣｕ合金ターゲットが用いられるスパッタリング装置
　図１の符号２は、本発明の実施例の液晶表示装置であり、本発明の第一例のＴＦＴ１１の断面図が示されている。
　このＴＦＴ１１を説明すると、該ＴＦＴ１１は、ゲート電極膜３２を有している。ゲート電極膜３２は細長であり、ガラス又は樹脂のうち、いずれか一方又は両方から成る基板３１の表面に配置されている。この基板３１を構成する材料には、樹脂中にガラス繊維が含有され、その結果樹脂とガラスとから成る材料で形成された基板も含まれる。
　ゲート電極膜３２上には、少なくとも幅方向に亘ってＳｉ酸化物(ＳｉＯx）から成るゲート絶縁膜３３が配置されている。ゲート絶縁膜３３上には、ゲート電極膜３２の幅方向両端上でゲート電極膜３２からはみ出る長さで半導体層３４が配置され、ゲート電極膜３２は、半導体層３４の一端と他端との間に位置するようにされており、半導体層３４の片側上にはソース電極膜５１が配置され、反対側上にはドレイン電極膜５２が配置されている。
　ソース電極膜５１とドレイン電極膜５２の間には凹部５５が設けられ、この凹部５５によってソース電極膜５１とドレイン電極膜５２とは電気的に分離されており、ソース電極膜５１とドレイン電極膜５２の間に異なる電圧を印加できるようにされている。
　ソース電極膜５１上と、ドレイン電極膜５２上と、その間の凹部５５上には、Ｓｉ酸化物から成る保護絶縁膜４１が形成されており、保護絶縁膜４１は、ここでは保護膜として用いられている。
　半導体層３４のうちソース電極膜５１が接触した部分とその周囲とをソース領域７１とし、ドレイン電極膜５２が接触した部分とその周囲とをドレイン領域７２とし、ソース領域７１とドレイン領域７２との間をチャネル領域７３とすると、ソース電極膜５１とドレイン電極膜５２の間に電圧を印加した状態でゲート電極膜３２にゲート電圧を印加してチャネル領域７３にチャネル層を形成すると、ソース領域７１とドレイン領域７２とがチャネル層によって低抵抗で接続され、その結果、ソース電極膜５１とドレイン電極膜５２とが電気的に接続され、ＴＦＴ１１が導通する。
　ここでは、チャネル領域７３の半導体の極性がソース領域７１の半導体の極性とドレイン領域７２の半導体の極性と同極性であり、チャネル層の極性はチャネル領域７３の半導体の極性と同極性である。
　但し、チャネル領域７３の半導体の極性が、ソース領域７１の半導体の極性とドレイン領域７２の半導体の極性と異なり、チャネル層の極性がソース領域７１の半導体の極性とドレイン領域７２の半導体の極性と同極性になる場合も本発明に含まれる。
　ゲート電圧の印加を停止すると、チャネル層は消滅し、ソース電極膜５１とドレイン電極膜５２との間は高抵抗になり、電気的に分離される。
　液晶表示部１２には画素電極８２が配置されており、画素電極８２上には液晶８３が配置されている。液晶８３上には上部電極８１が位置しており、画素電極８２と上部電極８１との間に電圧が印加されると、液晶８３を通る光の偏光性が変更され、偏光フィルタ(不図示)の光通過性が制御される。
　画素電極８２はソース電極膜５１やドレイン電極膜５２(ここではドレイン電極膜５２)と電気的に接続されており、ＴＦＴ１１がＯＮ・ＯＦＦすることで、画素電極８２への電圧印加の開始・終了が行われる。
　ここでは画素電極８２は、ドレイン電極膜５２に接続された透明導電層４２の一部から成る。透明導電層４２は例えばＩＴＯで構成される。
　透明導電層４２の下方には、配線膜３５が配置されている。
　この配線膜３５とゲート電極膜３２とは、低抵抗の本体膜３９と、本体膜３９上に配置され、本体膜３９よりも抵抗率が大きいＣａｐ膜３８とをそれぞれ有しており、また、ソース電極膜５１とドレイン電極膜５２とも、低抵抗の本体膜４９と、本体膜４９上に配置され、本体膜４９よりも抵抗率が大きいＣａｐ膜４８とをそれぞれ有している。
　このＴＦＴ１１の製造工程を説明すると、図６を参照し、符号８０はスパッタリング装置であり、このスパッタリング装置８０によってゲート電極膜３２と配線膜３５と、及びソース電極膜５１とドレイン電極膜５２とを形成するものとする。
　スパッタリング装置８０は真空槽８９を有しており、真空槽８９の内部には、第一～第三のカソード電極８６ａ～８６ｃが配置されており、第一のカソード電極８６ａには密着層用合金から成る第一のターゲット８８ａが配置され、第二のカソード電極８６ｂには純銅から成る第二のターゲット８８ｂが配置され、第三のカソード電極８６ｃには、Ｃａｐ膜用合金から成るＣｕ合金ターゲット８８ｃが配置されている。
　Ｃｕ合金ターゲット８８ｃはＣａｐ膜用合金から成るＣｕ合金ターゲットであり、アルミニウム原子(Ａｌ)を含有するＣａｐ膜用合金が成形されたＣｕ合金ターゲットと、カルシウム原子(Ｃａ)を含有するＣａｐ膜用合金が成形されたＣｕ合金ターゲットの二種類が用意されている。
　Ａｌを含有するＣａｐ膜用合金は、Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、５０ａｔ％を超える銅原子（Ｃｕ)と、添加金属と、０．５ａｔ％以上のＡｌとを含有しており、添加金属は、０．５ａｔ％以上のマグネシウム原子(Ｍｇ)と、０．５ａｔ％以上のシリコン原子(Ｓｉ)と、３ａｔ％以上のニッケル原子(Ｎｉ)と、から成る三種の金属材料のうち、少なくとも一種以上の金属材料を含有する。
　Ｃａを含有するＣａｐ膜用合金は、Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、５０ａｔ％を超えるＣｕと、０．５ａｔ％以上のＣａとを含有するＣｕ合金ターゲットである。
　この例では二種類のＣａｐ膜用合金のうちのいずれか一方のＣａｐ膜用合金が成形されたＣｕ合金ターゲットがＣｕ合金ターゲット８８ｃとしてスパッタリング装置８０の真空槽８９の内部に配置されている。
　真空槽８９は真空排気装置８６によって真空排気されており、スパッタリングの際には、Ａｒガス等の希ガスから成るスパッタリングガスをガス源８７から真空槽８９の内部に導入し、第一～第三のスパッタ電源８５ａ～８５ｃによって第一～第三のカソード電極８６ａ～８６ｃにスパッタ電圧を印加し、第一のターゲット８８ａと、第二のターゲット８８ｂと、Ｃｕ合金ターゲット８８ｃのスパッタリングを開始する。
　真空槽８９の内部に基板３１を搬入し、成膜対象物である基板３１をスパッタリング装置８０の真空槽８９の内部に搬入し、搬入した基板３１を第一、第２のターゲット８８ａ、８８ｂにこの順番で対面させ、第一のターゲット８８ａのスパッタリングによって密着層を形成し、第二のターゲット８８ｂのスパッタリングによって密着層上に低抵抗層を形成し、基板３１上に密着層と低抵抗層とから成る二層構造の低抵抗層である本体膜を形成する。
　次いで、本体膜が形成された基板３１をＣｕ合金ターゲット８８ｃのスパッタリングによって本体膜上にＣａｐ膜を形成する。Ｃａｐ膜は低抵抗層と接触する。
　図２(ａ)の符号３６は密着層を示しており、符号３７は低抵抗層を示しており、符号３９は本体膜を示している。符号３８はＣａｐ膜を示している。
　各薄膜３６～３８を形成するときには、真空槽８９の内部には酸素ガスや化学構造中に酸素原子を有するガスは導入されず、各薄膜３６～３８中には酸素は含有されないようになっている。
　次に、図２(ｂ)に示すように、Ｃａｐ膜３８上にパターニングしたレジスト膜４４を形成し、本体膜３９とＣａｐ膜３８とが形成された基板３１を、Ｃｕをエッチングするエッチング液に浸漬すると、レジスト膜４４とレジスト膜４４との間に露出する部分のＣａｐ膜３８は同じエッチング液でエッチングされ、次いで、Ｃａｐ膜３８のエッチングによって露出された部分の本体膜３９がＣａｐ膜３８をエッチングしたエッチング液と同じエッチング液によってエッチングされる。
　図２(ｃ)はその状態を示しており、本体膜３９とＣａｐ膜３８とは部分的に除去され、残った部分によって、ゲート電極膜３２と配線膜３５とが基板３１上に形成される。
　ゲート電極膜３２と配線膜３５とが位置する部分以外の基板３１の表面は露出されており、レジスト膜４４を除去した後、基板３１をＣＶＤ装置内に搬入し、基板３１を２００℃以上３５０℃以下の温度に昇温させ、ＣＶＤ装置の中にシランガスを原料ガスとして導入し、酸素ガスを反応ガスとして導入し、また、アルゴンガスを希釈ガスとして導入し、原料ガスと反応ガスとを化学反応させる(ＣＶＤ法)。
　化学反応によってＳｉ酸化物が生成されると、図３(ａ)に示すように、基板３１の表面と、ゲート電極膜３２の表面と、配線膜３５の表面とに、Ｓｉ酸化物が堆積され、Ｓｉ酸化物薄膜から成るゲート絶縁膜３３が形成される。
　次に、他の成膜装置に基板３１を移動させ、ゲート絶縁膜３３上に半導体材料(例えばＳｉ半導体や酸化物半導体)から成る薄膜を形成し、パターニングしてゲート絶縁膜３３上に、図３(ｂ)に示すような半導体層３４を形成する。
　半導体層３４が形成された基板３１をスパッタリング装置８０の真空槽８９の内部に搬入し、第一のターゲット８８ａと、第二のターゲット８８ｂと、Ｃｕ合金ターゲット８８ｃとをスパッタリングし、図３(ｃ)に示されているように、半導体層３４上に密着層４６を形成し、密着層４６上に低抵抗層４７を形成し、密着層４６と低抵抗層４７とから成る本体膜４９を得た後、本体膜４９上にＣａｐ膜４８を形成する。Ｃａｐ膜４８は低抵抗層４７と接触する。
　次いで、本体膜４９とＣａｐ膜４８とから成る金属層をパターニングし、図４(ａ)に示すように、ソース電極膜５１と、ドレイン電極膜５２とを形成する。ソース電極膜５１とドレイン電極膜５２とは、それぞれ本体膜４９とＣａｐ膜４８とを有しており、ソース電極膜５１はソース領域７１と接触し、ドレイン電極膜５２はドレイン領域７２と接触する。
　ソース電極膜５１とドレイン電極膜５２は、半導体層３４のうちの幅方向片側上とその反対側上とに位置しており、間にゲート電極膜３２とゲート電極膜３２と接触したゲート絶縁膜３３とが位置している。
　この状態の基板３１をＣＶＤ装置内に搬入し、基板３１を２５０℃以上３５０℃以下の温度に昇温させ、ＣＶＤ装置の内部にシランガスを原料ガスとし、酸素ガスを反応ガスとし、アルゴンガスを希釈ガスとして導入し、ＣＶＤ法によりＳｉ酸化物を堆積させ、パターニングして図４(ｂ)に示すように、Ｓｉ酸化物から成る保護絶縁膜４１を得る。
　保護絶縁膜４１にはパターニングによってヴィアホールやコンタクトホール等として用いられる接続孔４３が形成されており、接続孔４３の底面には、ドレイン電極膜５２、ソース電極膜５１、又は配線膜３５等が有するＣａｐ膜３８、４８の表面が露出され、その状態で保護絶縁膜４１上にパターニングされた透明導電層が形成されている。図５の符号４２は、パターニングされた透明導電層であり、符号８２は透明導電層４２によって構成された画素電極を示している。
　そして、液晶８３と上部電極８１とが後工程で画素電極８２上に配置されると、図１に示す液晶表示装置２が得られる。
　以上により、ＴＦＴ１１は、ゲート電極膜３２の表面と、配線膜３５の表面とにＳｉ酸化物から成るゲート絶縁膜３３がＣＶＤ法によって形成されており、また、ドレイン電極膜５２の表面と、ソース電極膜５１の表面とにはＳｉ酸化物から成る保護絶縁膜４１がＣＶＤ法によって形成されている。保護絶縁膜４１やゲート絶縁膜３３はＣａｐ膜３８、４８と接触しており、Ｃａｐ膜３８、４８中のＣｕの酸化やＣａｐ膜３８、４８中へのＳｉの拡散が防止されているから、ゲート絶縁膜３３とゲート電極膜３２及び配線膜３５との間の剥離と、保護絶縁膜４１とソース電極膜５１及びドレイン電極膜５２との間の剥離が防止されている。
＜剥離試験＞
　異なる組成のＣａｐ膜用合金から成る複数のＣｕ合金ターゲットを製造し、スパッタリング装置８０にＣｕ合金ターゲットとして順番に配置した。
　先ず、Ｃｕ合金又は純Ｃｕから成る第一、第二のターゲットをスパッタリングして密着層と低抵抗層とから成る本体膜をガラス基板の表面に形成し、次いで、スパッタリング装置８０に配置されたＣｕ合金ターゲットをスパッタリングして本体膜上にＣａｐ膜を形成し、本体膜とＣａｐ膜とから成る配線膜を得た。
　配線膜が形成されたガラス基板を昇温させ、原料ガスと酸素ガスと希釈ガスとを導入して化学反応させ、Ｓｉ酸化物から成る絶縁膜をＣａｐ膜上にＣａｐ膜と接触させて形成した。
　ガラス基板上の配線膜と絶縁膜とから成る二層膜を１ｃｍ×１ｃｍの正方形に切断し、二層膜の小片から成る正方形のマスを１００個形成し、各マス上に接着テープを貼付し、次いで接着テープを二層膜から剥離させた。
　このとき、配線膜と絶縁膜との間で剥離したマスの数をＣａｐ膜用合金の組成毎に計数した。
　剥離個数が０／１００の場合を良品（○）、１／１００以上１０／１００以下の場合を並品（△）、１１／１００以上４９／１００以下を使用不可品（×）、５０／１００以上を不良品（××）と判定する。
　剥離試験結果を下記表１～表４に示す。
＜Ｃｕ－Ａｌ－Ｍｇ＞
　Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、Ａｌを０ａｔ％以上２５ａｔ％以下の範囲で含有させ、添加金属として、金属材料であるＭｇを０．５ａｔ％以上７ａｔ％以下の範囲で含有させたＣａｐ膜用合金を作成してＣｕ合金ターゲットを製造し、スパッタリングによって本体膜上にＣａｐ膜を形成し、２００℃以上３５０℃以下の温度範囲のＣＶＤ法によってＣａｐ膜上に絶縁膜を形成し、剥離試験を行った。
　Ａｌ含有率及びＭｇ含有率とＣＶＤの温度とから成る成膜条件と、各成膜条件に対応した剥離試験結果とを下記表１に記載する。
Figure JPOXMLDOC01-appb-T000001
　表１から、Ｃａｐ膜は、Ａｌを０．５ａｔ％以上含有し、Ｍｇを０．５ａｔ％以上含有すれば、全て良品になるので好ましい。
　なお、Ａｌを２５ａｔ％以上含有させた場合や、Ｍｇを７ａｔ％以上含有させた場合には、現状の技術ではＣｕ合金ターゲットを作成することができない。そのため、Ｍｇは７ａｔ％未満の範囲で含有させればよいが、７ａｔ％以上でもＣｕ合金ターゲットを形成できる可能性があるので７ａｔ％未満に限定されるものではない。
＜Ｃｕ－Ａｌ－Ｓｉ＞
　次に、Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、Ａｌを０ａｔ％以上２５ａｔ％以下の範囲で含有させ、添加金属として、金属材料であるＳｉを０．５ａｔ％以上１５ａｔ％以下の範囲で含有させたＣａｐ膜用合金を作成してＣｕ合金ターゲットを製造し、スパッタリングによって本体膜上にＣａｐ膜を形成し、２００℃以上３５０℃以下の温度範囲のＣＶＤ法によってＣａｐ膜上に絶縁膜を形成し、剥離試験を行った。
　Ａｌ含有率及びＳｉ含有率とＣＶＤの温度とから成る成膜条件と、各成膜条件に対応した剥離試験結果とを下記表２に記載する。
Figure JPOXMLDOC01-appb-T000002
　表２から、Ａｌを０．５ａｔ％以上含有し、Ｓｉを０．５ａｔ％以上含有すれば、全て良品になるので好ましい。
  なお、Ａｌを２５ａｔ％以上含有させた場合や、Ｓｉを１５ａｔ％以上含有させた場合には、現状の技術ではＣｕ合金ターゲットを作成することができない。そのため、Ｓｉは１５ａｔ％未満の範囲で含有させればよいが、１５ａｔ％以上でもＣｕ合金ターゲットを形成できる可能性があるので１５ａｔ％未満の範囲に限定されるものではない。
＜Ｃｕ－Ａｌ－Ｎｉ＞
　Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、Ａｌを０ａｔ％以上２５ａｔ％以下の範囲で含有させ、添加金属として、金属材料であるＮｉを３ａｔ％以上５０ａｔ％以下の範囲で含有させたＣａｐ膜用合金を作成してＣｕ合金ターゲットを製造し、スパッタリングによって本体膜上にＣａｐ膜を形成し、２００℃以上３５０℃以下の温度範囲のＣＶＤ法によってＣａｐ膜上に絶縁膜を形成し、剥離試験を行った。
　Ａｌ含有率及びＮｉ含有率とＣＶＤの温度とから成る成膜条件と、各成膜条件に対応した剥離試験結果とを下記表３に記載する。
Figure JPOXMLDOC01-appb-T000003
　表３から、Ａｌを０．５ａｔ％以上含有し、Ｎｉを３ａｔ％以上含有すれば、全て良品になるので好ましい。
　なお、 Ａｌを２５ａｔ％以上含有させた場合や、Ｎｉを５０ａｔ％以上含有させた場合には、現状の技術ではＣｕ合金ターゲットを作成することができない。そのため、Ｎｉは５０ａｔ％未満の範囲で含有させればよい。
＜Ｃｕ－Ｃａ＞
　Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、添加金属として、金属材料であるＣａを０ａｔ％以上１０ａｔ％以下の範囲で含有させたＣａｐ膜用合金を作成してＣｕ合金ターゲットを製造し、スパッタリングによって本体膜上にＣａｐ膜を形成し、２００℃以上３５０℃以下の温度範囲のＣＶＤ法によってＣａｐ膜上に絶縁膜を形成し、剥離試験を行った。
　Ｃｕ含有率とＣＶＤの温度とから成る成膜条件と、各成膜条件に対応した剥離試験結果とを下記表４に記載する。
Figure JPOXMLDOC01-appb-T000004
　表４から、Ｃａを０．５ａｔ％以上含有すれば、全て良品になるので好ましい。
　なお、 Ｃａを７ａｔ％以上含有させると、現状の技術ではＣｕ合金ターゲットを作成することができない。そのため、Ｃａは７ａｔ％未満の範囲で含有させればよいが、７ａｔ％以上含有させてもＣｕ合金ターゲットが形成できる可能性があるので７ａｔ％未満の範囲に限定されるものではない。
＜Ｃｕ－Ａｌ＞
　比較例として、Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、Ａｌを０ａｔ％以上２５ａｔ％以下の範囲で含有させたＣａｐ膜用合金を作成してＣｕ合金ターゲットを製造し、スパッタリングによって本体膜上にＣａｐ膜を形成し、２００℃以上３５０℃以下の温度範囲のＣＶＤ法によってＣａｐ膜上に絶縁膜を形成し、剥離試験を行った。
　Ａｌ含有率とＣＶＤの温度とから成る成膜条件と、各成膜条件に対応した剥離試験結果とを下記表５に記載する。
Figure JPOXMLDOC01-appb-T000005
　Ａｌを０．５ａｔ％以上含有させると、使用不可品や不良品は発生せず、実使用に耐えられる配線膜と絶縁膜とが得られるが、並品ばかりであり、良品は得られていない。従って、Ａｌだけを添加したときには好ましい範囲を得ることができないことが分かる。
　なお、Ａｌを２５ａｔ％以上添加すると、現状の技術ではＣｕ合金ターゲットを作成することができない。
＜結論＞
　以上により、Ｃａｐ膜用合金から成るＣｕ合金ターゲットは、Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、５０ａｔ％を超えるＣｕと、添加金属と、０．５ａｔ％以上のＡｌとを含有し、添加金属は、０．５ａｔ％以上のＭｇと、０．５ａｔ％以上のＳｉと、３ａｔ％以上のＮｉと、から成る三種の金属材料のうち、少なくとも一種以上の金属材料を含有すればよい。
　また、Ｃａｐ膜用合金から成るＣｕ合金ターゲットは、Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、０．５ａｔ％以上のＣａとを含有してもよい。
　Ｃｕ合金ターゲットをスパッタリングして得られたＣａｐ膜の組成は、Ｃｕ合金ターゲットの組成と同じであり、半導体素子では、上記組成の配線膜はゲート電極膜、ソース電極膜、又はドレイン電極膜や、それらの電極膜同士を接続する配線膜に用いることができる。
　なお、本発明とは別の発明について、上記説明と実施例の記載とから、１番目にＣａｐ膜用合金から成るＣａｐ膜と、前記Ｃａｐ膜よりも抵抗率が小さい本体膜と、を有し、前記Ｃａｐ膜と前記本体膜との積層構造にされた配線膜であって、前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、添加金属と、０．５ａｔ％以上のＡｌとを含有し、前記添加金属は、０．５ａｔ％以上のＭｇと、０．５ａｔ％以上のＳｉと、３ａｔ％以上のＮｉと、から成る三種の金属材料のうち、少なくとも一種以上の金属材料を含有し、前記Ｃａｐ膜はＳｉ酸化物を含有する絶縁膜と接触された配線膜の発明を得ることができる。
　また、二番目にＣａｐ膜用合金から成るＣａｐ膜と、前記Ｃａｐ膜よりも抵抗率が小さい本体膜と、を有し、前記Ｃａｐ膜と前記本体膜との積層構造にされた配線膜であって、前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、０．５ａｔ％以上のＣａとを含有する配線膜の発明を得ることができる。
　また、３番目に、半導体層と、前記半導体層と接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極膜とを有し、前記半導体層には、前記ゲート電極膜と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極膜とドレイン電極膜がそれぞれ接触された半導体装置であって、前記ゲート電極膜は、Ｃａｐ膜用合金から成るＣａｐ膜と、前記Ｃａｐ膜よりも抵抗率が小さい本体膜とを有し、前記Ｃａｐ膜と前記本体膜との積層構造にされ、前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、添加金属と、０．５ａｔ％以上のＡｌとを含有し、前記添加金属には、０．５ａｔ％以上のＭｇと、０．５ａｔ％以上のＳｉと、３ａｔ％以上のＮｉと、から成る三種の金属材料のうち、少なくとも一種以上の金属材料が含有され、前記ゲート絶縁膜はＳｉ酸化物を含有し、前記ゲート絶縁膜には前記Ｃａｐ膜が接触された半導体装置の発明を得ることができる。
　また、４番目に、半導体層と、前記半導体層と接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極膜とを有し、前記半導体層には、前記ゲート電極膜と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極膜とドレイン電極膜がそれぞれ接触された半導体装置であって、前記ゲート電極膜は、Ｃａｐ膜用合金から成るＣａｐ膜と、前記Ｃａｐ膜よりも抵抗率が小さい本体膜とを有し、前記Ｃａｐ膜と前記本体膜との積層構造にされ、前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、０．５ａｔ％以上のＣａとを含有し、前記ゲート絶縁膜はＳｉ酸化物を含有し、前記ゲート絶縁膜には前記Ｃａｐ膜が接触された半導体装置の発明を得ることができる。
　また、５番目に、半導体層と、前記半導体層と接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極膜とを有し、前記半導体層には、前記ゲート電極膜と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極膜の片面とドレイン電極膜の片面がそれぞれ接触され、前記ソース電極膜の反対面と前記ドレイン電極膜の反対面とは絶縁膜に接触した半導体装置であって、前記ソース電極膜と前記ドレイン電極膜のいずれか一方又は両方の電極膜はＣａｐ膜用合金から成るＣａｐ膜と、前記Ｃａｐ膜よりも抵抗率が小さい本体膜とを有し、前記Ｃａｐ膜と前記本体膜との積層構造にされ、前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、添加金属と、０．５ａｔ％以上のＡｌとを含有し、前記添加金属には、０．５ａｔ％以上のＭｇと、０．５ａｔ％以上のＳｉと、３ａｔ％以上のＮｉと、から成る三種の金属材料のうち、少なくとも一種以上の金属材料が含有され、前記絶縁膜はＳｉ酸化物を含有し、前記Ｃａｐ膜が前記絶縁膜に接触された半導体装置の発明を得ることができる。
　また、６番目に、半導体層と、前記半導体層と接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜を間にして前記半導体層と対向するゲート電極膜とを有し、前記半導体層には、前記ゲート電極膜と対向する部分にチャネル領域が設けられ、前記チャネル領域の両側にソース領域とドレイン領域とが設けられ、前記ソース領域と前記ドレイン領域には、ソース電極膜の片面とドレイン電極膜の片面がそれぞれ接触され、前記ソース電極膜の反対面と前記ドレイン電極膜の反対面とは絶縁膜に接触した半導体装置であって、前記ソース電極膜と前記ドレイン電極膜のいずれか一方又は両方の電極膜はＣａｐ膜用合金から成るＣａｐ膜と、前記Ｃａｐ膜よりも抵抗率が小さい本体膜とを有し、前記Ｃａｐ膜と前記本体膜との積層構造にされ、前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、０．５ａｔ％以上のＣａとを含有し、前記絶縁膜はＳｉ酸化物を含有し、前記Ｃａｐ膜が前記絶縁膜に接触された半導体装置の発明を得ることができる。
　また、７番目に、基板と、前記基板表面に設けられた配線膜と、前記基板上に配置された画素電極層と、前記画素電極層上に配置された液晶と、前記液晶上に配置された上部電極層と、を有し、前記画素電極層は、前記配線膜に電気的に接続された液晶表示装置であって、前記配線膜は、Ｃａｐ膜用合金から成るＣａｐ膜と、前記Ｃａｐ膜よりも抵抗率が小さい本体膜とを有し、前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、添加金属と、０．５ａｔ％以上のＡｌとを含有し、前記添加金属は、０．５ａｔ％以上のＭｇと、０．５ａｔ％以上のＳｉと、３ａｔ％以上のＮｉと、から成る三種の金属材料のうち、少なくとも一種以上の金属材料を含有し、前記Ｃａｐ膜はＳｉ酸化物を含有する絶縁膜に接触された液晶表示装置の発明を得ることができる。
　また、８番目に、基板と、前記基板表面に設けられた配線膜と、前記基板上に配置された画素電極層と、前記画素電極層上に配置された液晶と、前記液晶上に配置された上部電極層と、を有し、前記画素電極層は、前記配線膜に電気的に接続された液晶表示装置であって、前記配線膜は、Ｃａｐ膜用合金から成るＣａｐ膜と、前記Ｃａｐ膜よりも抵抗率が小さい本体膜とを有し、前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、０．５ａｔ％以上のＣａとを含有し、前記Ｃａｐ膜はＳｉ酸化物を含有する絶縁膜に接触された液晶表示装置の発明を得ることができる。
　以上説明した１、３、５、７番目の発明では、前記添加金属が、０．５ａｔ％以上７％未満のＭｇである発明を得ることができる。
　また、１、３、５、７番目の発明では、前記添加金属が、０．５ａｔ％以上１５％未満のＳｉである発明を得ることができる。
　１、３、５、７番目の発明では、前記添加金属が、３ａｔ％以上５０％未満のＮｉである発明を得ることができる。
　Ｃａｐ膜上には、ＣＶＤ法によってＳｉ酸化物薄膜がＣａｐ膜に密着して形成される。
　１１……ＴＦＴ
　３５……配線膜
　３１……基板
　３２……ゲート電極膜
　３３……ゲート絶縁膜
　３４……半導体層
　３６……密着層
　３７……低抵抗層
　４１……保護絶縁膜
　４３……接続孔
　５１……ソース電極膜
　５２……ドレイン電極膜
　７１……ソース領域
　７２……ドレイン領域
　７３……チャネル領域
　８１……上部電極
　８２……画素電極
　８３……液晶
　８８ｃ……Ｃｕ合金ターゲット 

Claims (5)

  1. 　Ｃａｐ膜用合金から成るＣｕ合金ターゲットであって、
    　前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、添加金属と、０．５ａｔ％以上のＡｌとを含有し、
    　前記添加金属は、０．５ａｔ％以上のＭｇと、０．５ａｔ％以上のＳｉと、３ａｔ％以上のＮｉと、から成る三種の金属材料のうち、少なくとも一種以上の金属材料を含有するＣｕ合金ターゲット。
  2. 　前記添加金属は、０．５ａｔ％以上７ａｔ％未満のＭｇである請求項１記載のＣｕ合金ターゲット。
  3. 　前記添加金属は、０．５ａｔ％以上１５ａｔ％未満のＳｉである請求項１記載のＣｕ合金ターゲット。
  4. 　前記添加金属は、３ａｔ％以上５０ａｔ％未満のＮｉである請求項１記載のＣｕ合金ターゲット。
  5. 　Ｃａｐ膜用合金から成るＣｕ合金ターゲットであって、
    　前記Ｃａｐ膜用合金の原子数を１００ａｔ％としたときに、前記Ｃａｐ膜用合金は、５０ａｔ％を超えるＣｕと、０．５ａｔ％以上のＣａとを含有するＣｕ合金ターゲット。
     
PCT/JP2020/004644 2019-04-19 2020-02-06 Ｃｕ合金ターゲット Ceased WO2020213232A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020207016854A KR20200123082A (ko) 2019-04-19 2020-02-06 Cu 합금 타깃
JP2020529771A JPWO2020213232A1 (ja) 2019-04-19 2020-02-06 Ｃｕ合金ターゲット
US16/965,185 US20210230718A1 (en) 2019-04-19 2020-02-06 Cu ALLOY TARGET

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019080031 2019-04-19
JP2019-080031 2019-04-19

Publications (1)

Publication Number Publication Date
WO2020213232A1 true WO2020213232A1 (ja) 2020-10-22

Family

ID=72838185

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/004644 Ceased WO2020213232A1 (ja) 2019-04-19 2020-02-06 Ｃｕ合金ターゲット

Country Status (5)

Country Link
US (1) US20210230718A1 (ja)
JP (1) JPWO2020213232A1 (ja)
KR (1) KR20200123082A (ja)
TW (1) TW202041688A (ja)
WO (1) WO2020213232A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049543A (ja) * 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2017208533A (ja) * 2016-05-13 2017-11-24 株式会社神戸製鋼所 積層配線膜および薄膜トランジスタ素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177117A (ja) * 1992-12-07 1994-06-24 Japan Energy Corp スパッタターゲットとこれを使用する半導体装置の製造方法
CN110392909A (zh) * 2017-04-13 2019-10-29 株式会社爱发科 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049543A (ja) * 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2017208533A (ja) * 2016-05-13 2017-11-24 株式会社神戸製鋼所 積層配線膜および薄膜トランジスタ素子

Also Published As

Publication number Publication date
US20210230718A1 (en) 2021-07-29
JPWO2020213232A1 (ja) 2021-05-06
TW202041688A (zh) 2020-11-16
KR20200123082A (ko) 2020-10-28

Similar Documents

Publication Publication Date Title
JP5017282B2 (ja) 配線膜の形成方法
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5963804B2 (ja) 半導体装置の製造方法
US20070228575A1 (en) Wiring material and wiring board using the same
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP4913267B2 (ja) 配線層、半導体装置、半導体装置を有する液晶表示装置
KR101350648B1 (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
WO2020213232A1 (ja) Ｃｕ合金ターゲット
JP6768180B1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
JP7339016B2 (ja) 表示装置、配線膜、配線膜製造方法
WO2020208904A1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
JP2006330662A (ja) 表示デバイスの素子構造
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020529771

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20791208

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20791208

Country of ref document: EP

Kind code of ref document: A1