WO2020188768A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2020188768A1
WO2020188768A1 PCT/JP2019/011542 JP2019011542W WO2020188768A1 WO 2020188768 A1 WO2020188768 A1 WO 2020188768A1 JP 2019011542 W JP2019011542 W JP 2019011542W WO 2020188768 A1 WO2020188768 A1 WO 2020188768A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
functional layer
light emitting
display device
Prior art date
Application number
PCT/JP2019/011542
Other languages
English (en)
French (fr)
Inventor
隆之 西山
諒 米林
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2019/011542 priority Critical patent/WO2020188768A1/ja
Priority to US17/436,833 priority patent/US20220181577A1/en
Publication of WO2020188768A1 publication Critical patent/WO2020188768A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Definitions

  • the present invention relates to a display device.
  • Patent Document 1 in a light emitting device layer in which a first electrode, a partition wall, an organic EL layer, and a second electrode (common cathode) are formed in this order, the cathode is made low in resistance in the same layer as the first electrode.
  • the configuration is disclosed in which the auxiliary wiring is provided and the second electrode and the auxiliary wiring are brought into contact with each other by a contact hole formed in the partition wall.
  • the display device is a display device including a display area provided with a plurality of sub-pixels and a frame area around the display device, which includes a thin film transistor layer, a first electrode, a functional layer, and a functional layer, respectively.
  • a light emitting element layer on which a plurality of light emitting elements including a second electrode are formed and a sealing layer for sealing the light emitting element layer are provided, and the light emitting element layer is provided with an opening for exposing the first electrode.
  • An edge cover film that covers the edge of the first electrode is provided, and the second electrode is provided in common with the plurality of light emitting elements, and the second electrode is provided on the upper side or the lower side of the edge cover film.
  • the functional layer includes a common functional layer that is commonly provided to the plurality of light emitting elements and an individual functional layer that is provided corresponding to each light emitting element.
  • the common functional layer includes an upper common functional layer provided between the light emitting layer included in the individual functional layer and the second electrode, and the film thickness of the auxiliary electrode is the thickness of the upper common functional layer. Larger than the film thickness.
  • the electron injection layer can be cut off above the end of the auxiliary electrode, the second electrode and the auxiliary electrode are electrically connected while simplifying the process of forming the common functional layer. Can be connected to, and a low-cost display device can be easily configured.
  • FIG. 1A is a schematic plan view showing the configuration of the display device of the first embodiment
  • FIG. 1B is a cross-sectional view showing the configuration of the display device of the first embodiment.
  • It is a flowchart which shows the manufacturing method of a display device. It is a top view which shows the structure of a display area.
  • 4A is a sectional view taken along the line AA of FIG. 3
  • FIG. 4B is a sectional view taken along the line BB of FIG. 3
  • FIG. 4C is a sectional view taken along the line CC of FIG.
  • FIG. 5 (a) is a table showing a configuration example of a common functional layer and an individual functional layer
  • FIG. 5 (b) is a table showing a configuration example of the first electrode and the auxiliary electrode
  • FIG. 5 (c) is a table showing the configuration of the second electrode
  • FIG. 5 (d) is a schematic cross-sectional view showing an enlarged view of the portion surrounded by the broken line (near the bottom of the contact hole) in FIG.
  • FIG. 6A is a table showing a configuration example of the common functional layer and the individual functional layer
  • FIG. 6B is a table showing a configuration example of the first electrode and the auxiliary electrode
  • FIG. 6C Is a schematic cross-sectional view showing the configuration near the bottom of the contact hole in the second embodiment.
  • 7 (a) and 7 (b) are plan views showing the configuration of the display area in the third embodiment.
  • FIG. 8 (a) and 8 (b) are plan views showing the configuration of the display area in the fourth embodiment.
  • 9 (a) is a plan view showing the configuration of the display area
  • FIG. 9 (b) is a sectional view taken along line BB of FIG. 9 (a)
  • FIG. 9 (c) is near the edge of the auxiliary electrode.
  • It is a schematic cross-sectional view which shows the structure of. 10 (a) is a plan view showing the configuration of the display area
  • FIG. 10 (b) is a cross-sectional view of FIG. 10 (a).
  • 11 (a) is a plan view showing another configuration of the display area
  • FIG. 11 (b) is a cross-sectional view of FIG. 11 (a).
  • “same layer” means that it is formed by the same process (deposition process), and “lower layer” means that it is formed by a process prior to the layer to be compared. And “upper layer” means that it is formed in a process after the layer to be compared.
  • FIG. 1A is a schematic plan view showing the configuration of the display device of the first embodiment
  • FIG. 1B is a cross-sectional view showing the configuration of the display device of the first embodiment.
  • the barrier layer 3, the thin film transistor layer 4, the top emission type light emitting element layer 5, and the sealing layer 6 are provided in this order on the base material 12, and a plurality of sub-pixel SPs are formed in the display area DA. Will be done.
  • a terminal portion TA for mounting an electronic circuit board (IC chip, FPC, etc.) is formed in the frame portion NA surrounding the display area DA.
  • the base material 12 may be a glass substrate or a flexible substrate containing a resin film such as polyimide.
  • a flexible substrate can also be formed by a two-layer resin film and an inorganic insulating film sandwiched between them.
  • a film such as PET may be attached to the lower surface of the base material 12.
  • a flexible (flexible) display device 2 can also be formed by using a flexible substrate as the base material 12.
  • the barrier layer 3 is a layer that prevents foreign substances such as water and oxygen from entering the thin film transistor layer 4 and the light emitting element layer 5.
  • a silicon oxide film, a silicon nitride film, or oxynitride formed by a CVD method It can be composed of a silicon film or a laminated film thereof.
  • the thin film layer 4 includes a semiconductor layer (including the semiconductor film 15) above the barrier layer 3 and an inorganic insulating film 16 (gate insulating film) above the semiconductor layer.
  • a first metal layer including the gate electrode GE
  • the inorganic insulating film 16 above the first metal layer
  • a second metal layer capacitor
  • the inorganic insulating film 19 above the second metal layer
  • the third metal layer including the data signal line DL
  • the layer above the third metal layer Includes a flattening film 21.
  • the semiconductor layer is composed of, for example, amorphous silicon, LTPS (low temperature polysilicon), or an oxide semiconductor, and the thin film transistor TR is configured so as to include the gate electrode GE and the semiconductor film 15. Although the thin film transistor TR in the figure has a bottom gate structure, it may have a top gate structure.
  • a light emitting element and a control circuit thereof are provided for each sub-pixel SP in the display area DA, and this control circuit and wiring connected to the control circuit are formed in the thin film transistor layer 4.
  • the wiring connected to the control circuit includes, for example, the scanning signal line GL and the light emission control line EM formed in the first metal layer, the initialization power supply line IL formed in the second metal layer, and the third metal layer. Examples thereof include a data signal line DL and a high voltage side power supply line PL.
  • the control circuit includes a drive transistor for controlling the current of the light emitting element, a writing transistor electrically connected to the scanning signal line, a light emitting control transistor electrically connected to the light emitting control line, and the like.
  • the first metal layer, the second metal layer, and the third metal layer are composed of, for example, a single-layer film or a multi-layer film of a metal containing at least one of aluminum, tungsten, molybdenum, tantalum, chromium, titanium, and copper. Will be done.
  • the inorganic insulating films 16/18/19 can be formed of, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a laminated film thereof formed by a CVD method.
  • the flattening film 21 can be made of a coatable organic material such as polyimide or acrylic resin.
  • the light emitting element layer 5 includes a first electrode (anode) 22 and an auxiliary electrode FE formed on the flattening film 21, an insulating edge cover film 23 covering the edge of the first electrode 22, and an edge cover film 23.
  • a functional layer (functional layer) 24 above the functional layer 24 and a second electrode (cathode) 25 above the functional layer 24 are included.
  • the edge cover film 23 is formed by applying an organic material such as polyimide or acrylic resin and then patterning by photolithography.
  • the light emitting element layer 5 is formed with a light emitting element Xr (red light emitting), a light emitting element Xg (green light emitting), and a light emitting element Xb (blue light emitting) having different emission colors, and each light emitting element has an island-shaped first. It includes an electrode 22, a functional layer 24, and a second electrode 25.
  • the second electrode 25 is a solid common electrode common to a plurality of light emitting elements.
  • the light emitting elements Xr, Xg, and Xb may be, for example, an OLED (organic light emitting diode) including an organic layer as a light emitting layer, or a QLED (quantum dot light emitting diode) including a quantum dot layer as a light emitting layer. Good.
  • OLED organic light emitting diode
  • QLED quantum dot light emitting diode
  • the functional layer 24 is composed of, for example, laminating a hole injection layer, a hole transport layer, a light emitting layer, a hole block layer, an electron transport layer, and an electron injection layer in order from the lower layer side.
  • the light emitting layer is formed in an island shape so as to overlap with the opening of the edge cover film 23 formed for each light emitting element.
  • the hole injection layer, the hole transport layer, the hole block layer, the electron transport layer, and the electron injection layer can be a common layer common to a plurality of light emitting devices (Xr, Xg, Xb).
  • an electron block layer may be formed in an island shape under the light emitting layer.
  • the FMM fine metal mask is used when the light emitting layer (organic layer) of the OLED is vapor-deposited.
  • the FMM is a sheet having a large number of openings, and an island-shaped organic layer (corresponding to one sub-pixel) is formed by an organic substance that has passed through one opening.
  • the QLED quantum dot layer corresponds to an island-shaped quantum dot layer (corresponding to one subpixel) by, for example, applying a solution in which quantum dots are diffused in a solvent and patterning using a photolithography method. ) Can be formed.
  • the first electrode 22 is composed of, for example, a laminated film of ITO (Indium Tin Oxide) and an alloy containing Ag (silver) or Ag, and has light reflectivity.
  • the second electrode 25 is composed of, for example, a laminated film of an Ag alloy or an Ag alloy containing magnesium and ytterbium (Yb), and has light transmittance.
  • the driving current between the first electrode 22 and the second electrode 25 causes holes and electrons to recombine in the light emitting layer, and the excitons generated thereby transition to the ground state. Light is emitted in the process of doing. Since the second electrode 25 has high translucency and the first electrode 22 is light reflective, the light emitted from the EL layer 24 goes upward and becomes top emission.
  • the light emitting elements Xr, Xg, and Xb are QLEDs, holes and electrons are recombined in the light emitting layer by the driving current between the first electrode 22 and the second electrode 25, and the excitons generated by this are generated by the quantum dots.
  • Light (fluorescence) is emitted in the process of transitioning from the conduction band to the valence band.
  • a light emitting element (inorganic light emitting diode or the like) other than the above-mentioned OLED and QLED may be formed on the light emitting element layer 5.
  • the sealing layer 6 is translucent and includes an organic film 27 (contacting the second electrode 25) formed directly on the second electrode 25 and an inorganic sealing film 28 above the organic film 27. ..
  • the sealing layer 6 covering the light emitting element layer 5 prevents foreign substances such as water and oxygen from penetrating into the light emitting element layer 5.
  • the organic film 27 has a flattening effect and translucency, and can be formed by, for example, inkjet coating using a coatable organic material.
  • the inorganic sealing film 28 is an inorganic insulating film, and can be composed of, for example, a silicon oxide film, a silicon nitride film, a silicon nitride film, or a laminated film thereof formed by a CVD method.
  • the functional film 39 has at least one of an optical compensation function, a touch sensor function, a protection function, and the like.
  • FIG. 2 is a flowchart showing a manufacturing method of the display device 2.
  • step S1 the barrier layer 3 and the thin film transistor layer 4 are formed on the base material 12.
  • step S2 the first electrode 22 (anode) is formed on the flattening film 21 by using a sputtering method and a photolithography method.
  • step S3 the edge cover film 23 is formed.
  • step S4 a hole injection layer (common layer) is formed.
  • the hole transport layer (common layer) is formed.
  • an individual functional layer including at least a light emitting layer
  • step S7 a hole block layer (common layer) is formed.
  • step S8 an electron transport layer (common layer) is formed.
  • step S9 the electron injection layer EIL (common layer) is formed.
  • step S10 the second electrode 25 (common electrode) is formed.
  • step S11 the sealing layer 6 is formed.
  • steps S4 to S5 and S7 to S10 that form a common layer or a common electrode, for example, a vapor deposition method or a sputtering method using an open mask (a mask having an opening for one panel) can be applied.
  • FIG. 3A and 3B are plan views showing the configuration of a display area
  • FIG. 4A is a sectional view taken along the line AA of FIG. 3
  • FIG. 4B is a sectional view taken along the line BB of FIG.
  • FIG. 5 (a) is a table showing a configuration example of a common functional layer and an individual functional layer
  • FIG. 5 (b) is a table showing a configuration example of the first electrode and the auxiliary electrode
  • FIG. 5 (c) Is a table showing the configuration of the second electrode
  • FIG. 5D is a schematic cross-sectional view showing the configuration of the broken line surrounding portion (near the bottom of the contact hole) in FIG.
  • the materials, film thickness, etc. shown in FIG. 5 are merely examples.
  • the red light emitting element Xr, the green light emitting element Xg, and the blue light emitting element Xb are arranged in the row direction (left-right direction in the figure), and the row direction is longitudinal.
  • the auxiliary electrode FE in the direction is provided so as not to overlap the light emitting elements Xr, Xg, and Xb.
  • the edge cover film 23 is formed with an opening 23p that exposes the first electrode 22.
  • the lower common functional layer 24c, the red individual functional layer 24R, the upper common functional layer 24k, and the second electrode 25 are formed in this order so as to overlap the entire opening 23p.
  • the lower common functional layer 24c, the green individual functional layer 24G, the upper common functional layer 24k, and the second electrode 25 are formed in this order so as to overlap the entire opening 23p.
  • the blue light emitting element Xb the lower common functional layer 24c, the red individual functional layer 24B, the upper common functional layer 24k, and the second electrode 25 are formed in this order so as to overlap the entire opening 23p.
  • the upper common functional layer 24k includes, for example, an electron injection layer (common layer) having a thickness of 10 nm, an electron transport layer (common layer) having a thickness of 8 nm, and holes having a thickness of 10 nm. It is composed of a block layer (common layer).
  • the lower common functional layer 24c is composed of a hole transport layer (common layer) and a hole injection layer (common layer), and the film thickness thereof is, for example, 130 nm. In this case, the film thickness of the common functional layer 24X is 158 nm.
  • the individual functional layer 24R is composed of a light emitting layer for red and a hole transporting layer for red (a layer lower than the light emitting layer), and the film thickness thereof is, for example, 110 nm.
  • the individual functional layer 24G is composed of a light emitting layer for green and a hole transporting layer for green (a layer below the light emitting layer), and the film thickness thereof is, for example, 40 nm.
  • the individual functional layer 24B is composed of a light emitting layer for blue and an electron block layer for blue (a layer lower than the light emitting layer), and the film thickness thereof is, for example, 20 nm.
  • the first electrode 22 and the auxiliary electrode FE formed by the same process have, for example, a structure in which Ag having a film thickness of 80 nm is sandwiched between two layers of ITO (each film thickness is about 10 nm), and the film thickness is 100 nm. is there.
  • the second electrode 25 has, for example, a structure in which ytterbium (Yb) having a film thickness of 10 nm and a magnesium-silver alloy having a film thickness of 20 nm are laminated, and the film thickness is 30 nm.
  • the auxiliary electrode FE has an end Fz extending in the row direction.
  • a contact hole 23f is formed in the edge cover film 23 so as to overlap the end portion Fz of the auxiliary electrode FE.
  • the auxiliary electrode FE includes two ends, and one end Fz overlaps with the contact hole 23f and comes into contact with the second electrode 25.
  • the end Fz of the auxiliary electrode FE is exposed by the contact hole 23f, and the film thickness (100 nm) of the auxiliary electrode FE is the film thickness of the upper common functional layer 24k including the electron injection layer EIL. Since it is larger than (28 nm), for example, the upper common functional layer 24k including the electron injection layer EIL composed of lithium fluoride (LiF) is stepped (discontinuously) above the end Fz of the auxiliary electrode FE. Become).
  • the upper common functional layer 24k including the electron injection layer EIL is naturally cut off in the vapor deposition step or the like, so that the process of forming the upper common functional layer 24k including the electron injection layer EIL is simplified.
  • the charge path from the second electrode 25 to the auxiliary electrode FE is not mediated by the upper common functional layer 24k (including the high resistance electron injection layer EIL) (that is, the lower side).
  • a charge path through the side common functional layer 24c) can be formed.
  • the lower common functional layer 24c ⁇ the upper common functional layer 24k (including the electron injection layer EIL).
  • the second electrode 25 comes into contact with the lower common functional layer 24c in the contact hole 23f. Therefore, the second electrode 25 is electrically connected to the auxiliary electrode FE via the lower common functional layer 24c.
  • the lower common functional layer 24c is a common layer between the first electrode 22 and the light emitting layer (24R / 24G / 24B), and includes, for example, a hole injection layer and a hole transport layer.
  • the configuration may include an electronic block layer.
  • the upper common functional layer 24k is a common layer between the light emitting layer (24R / 24G / 24B) and the second electrode 25, and may include, for example, a hole block layer, an electron transport layer, and an electron injection layer EIL. ..
  • the auxiliary electrode FE Since the same power supply voltage (for example, cathode voltage ELVSS) as that of the second electrode 25 is supplied to the auxiliary electrode FE, it is possible to substantially reduce the resistance of the second electrode 25 (common cathode). As a result, the uniformity of in-plane brightness in the display area DA is improved.
  • the auxiliary electrode FE is in the same layer as the first electrode 22 and is made of the same material, but the present invention is not limited to this.
  • FIG. 6A is a table showing a configuration example of the common functional layer and the individual functional layer
  • FIG. 6B is a table showing a configuration example of the first electrode and the auxiliary electrode
  • FIG. 6C is a schematic cross-sectional view showing the configuration near the bottom of the contact hole in the second embodiment.
  • the materials, film thickness, etc. shown in FIG. 6 are merely examples.
  • the film thickness (220 nm) of the auxiliary electrode FE is made larger than the film thickness (158 nm) of the common functional layer 24X, and the common functional layer 24X is stepped off at the end Fz of the auxiliary electrode FE. In this way, the end Fz (end face) of the auxiliary electrode FE and the second electrode 25 come into direct contact with each other, and the second electrode 25 and the auxiliary electrode FE are electrically connected.
  • the common functional layer 24X is naturally cut off in the vapor deposition step or the like, and the second electrode 25 and the end face of the auxiliary electrode FE come into contact with each other, thereby simplifying the patterning step of the common functional layer 24X.
  • a charge path from the second electrode 25 to the auxiliary electrode FE (not via the high resistance 24k) can be formed. As a result, the resistance of the second electrode 25 can be effectively reduced.
  • the film thickness of the auxiliary electrode FE is larger than the total film thickness of the upper common functional layer 24k and the lower common functional layer 24c (the film thickness of the common functional layer 24X).
  • the second electrode 25 and the auxiliary electrode FE are in contact with each other. Therefore, the contact resistance can be reduced.
  • FIG. 7A and 7 (b) are plan views showing the configuration of the display area in the third embodiment.
  • the auxiliary electrode FE may have two end portions Fy / Fz extending in the row direction, and the contact hole 23f may overlap the two end portions Fy / Fz.
  • the step break distance of the electron injection layer EIL is increased, and the charge path between the second electrode 25 and the auxiliary electrode FE is increased, so that the resistance of the second electrode 25 can be further reduced.
  • FIG. 7B a contact hole 23fy that overlaps with the end Fy and a contact hole 23fz that overlaps with the end Fz may be provided.
  • FIG. 8A and 8 (b) are plan views showing the configuration of the display area in the fourth embodiment.
  • the auxiliary electrode FE may have a meandering shape, and the ends Fy / Fz of the auxiliary electrode FE may have a comb-teeth shape.
  • the auxiliary electrode FE may have a fishbone shape, and the ends Fy / Fz of the auxiliary electrode FE may have a comb-teeth shape.
  • the step break distance of the upper common functional layer 24k including the electron injection layer EIL becomes large, and the second electrode 25 Since the charge path between the auxiliary electrode FE and the auxiliary electrode FE is increased, the resistance of the second electrode 25 can be further reduced.
  • FIG. 9 (a) is a plan view showing the configuration of the display area in the fifth embodiment
  • FIG. 9 (b) is a sectional view taken along line BB of FIG. 9 (a)
  • FIG. 9 (c) is an auxiliary view. It is a schematic cross-sectional view which shows the structure in the vicinity of the edge of an electrode.
  • an auxiliary electrode FE formed on the edge cover film 23 is provided between adjacent sub-pixels SP.
  • the auxiliary electrode FE forming step is performed between the forming step of the edge cover film 23 and the forming step of the functional layer 24.
  • the upper common functional layer 24k including the electron injection layer EIL is formed at the end of the auxiliary electrode FE. It can be cut off above the portion Fz.
  • the upper common functional layer 24k including the electron injection layer EIL is naturally cut off in the vapor deposition step or the like, so that the patterning step of the upper common functional layer 24k including the electron injection layer EIL is simplified.
  • the charge path from the second electrode 25 to the auxiliary electrode FE which is indicated by the arrow in FIG. 9C, is formed without the upper common functional layer 24k (including the high resistance electron injection layer EIL). Since the same power supply voltage (for example, ELVSS) as that of the second electrode 25 is supplied to the auxiliary electrode FE, it is possible to substantially reduce the resistance of the second electrode 25 (cathode). As a result, the uniformity of in-plane brightness in the display area DA is improved.
  • the film thickness of the auxiliary electrode FE may be made larger than the film thickness of the common functional layer 24X, and the common functional layer 24X may be cut off at the end Fz of the auxiliary electrode FE.
  • the end Fz of the auxiliary electrode FE and the second electrode 25 are in direct contact with each other, and the second electrode 25 and the auxiliary electrode FE are electrically connected, so that the resistance of the second electrode 25 can be further reduced. Can be planned.
  • FIG. 10 (a) is a plan view showing the configuration of the display area in the sixth embodiment
  • FIG. 10 (b) is a cross-sectional view of FIG. 10 (a).
  • the first flattening film 21a, the fourth metal layer, and the second flattening film 21b are formed between the third metal layer including the data signal line DL of FIG. 1 and the first electrode 22 (anode).
  • the auxiliary wiring FW and the relay electrode LE are formed on the first flattening film 21a
  • the first electrode 22 and the auxiliary electrode FE are formed on the second flattening film 21b.
  • the edge cover film 23 is formed so as to cover the edge of the first electrode 22.
  • the first flattening film 21a and the second flattening film 21b can be made of a coatable organic material such as polyimide or acrylic resin.
  • the fourth metal layer is composed of, for example, a single-layer film or a multi-layer film of a metal containing at least one of aluminum, titanium, tungsten, molybdenum, tantalum, chromium, and copper.
  • the edge cover film 23 is formed with an opening 23p that exposes the first electrode 22, and a contact hole 23f that overlaps with the end Fz of the auxiliary electrode FE.
  • the second flattening film 21b is formed with the auxiliary electrode FE and the auxiliary electrode FE.
  • a contact hole 21f for electrically connecting the wiring FW and a contact hole 21p for electrically connecting the first electrode 22 and the relay electrode LE are formed.
  • the first electrode 22 is connected to the electrode DE of the transistor of the thin film transistor layer 4 via the relay electrode LE.
  • the common functional layer 24X is the auxiliary electrode. It breaks above the end Fz of the FE.
  • the common functional layer 24X is naturally cut off in the vapor deposition step or the like, and the second electrode 25 and the end face of the auxiliary electrode FE come into contact with each other, thereby simplifying the patterning step of the common functional layer 24X.
  • a charge path (not via the high resistance 24k) from the second electrode 25 to the auxiliary electrode FE, which is indicated by the arrow in FIG. 10B, is formed. Since the same power supply voltage (for example, ELVSS) as that of the second electrode 25 is supplied to the auxiliary electrode FE via the auxiliary wiring FW, the second electrode 25 can be substantially made to have low resistance.
  • the auxiliary wiring FW since the first electrode 22 and the auxiliary wiring FW are formed in separate layers, the degree of freedom in the layout of the auxiliary wiring FW is high. Therefore, as shown in FIG. 10A, the auxiliary wiring FW has a matrix shape (lattice shape) that overlaps with the first electrode 22, and the resistance of the second electrode 25 can be further reduced.
  • FIG. 11 (a) is a plan view showing another configuration of the display area
  • FIG. 11 (b) is a cross-sectional view of FIG. 11 (a).
  • the high voltage side power supply line PW can be formed in a matrix on the fourth metal layer including the auxiliary wiring FW and the relay electrode LE.
  • the auxiliary wiring FW is formed in an island shape in the region surrounded by the high voltage side power supply line PW.
  • a display device including a display area provided with a plurality of sub-pixels and a frame area around the display area.
  • a thin film transistor layer, a light emitting element layer on which a plurality of light emitting elements including a first electrode, a functional layer, and a second electrode are formed, and a sealing layer for sealing the light emitting element layer are provided.
  • the light emitting element layer has an opening for exposing the first electrode, and is provided with an edge cover film covering the edge of the first electrode.
  • the second electrode is provided in common to the plurality of light emitting elements, and is provided in common.
  • An auxiliary electrode electrically connected to the second electrode is provided on the upper side or the lower side of the edge cover film.
  • the functional layer includes a common functional layer commonly provided for the plurality of light emitting elements and an individual functional layer provided corresponding to each light emitting element.
  • the common functional layer includes an upper common functional layer provided between the light emitting layer included in the individual functional layer and the second electrode.
  • the common functional layer includes a lower common functional layer provided between the first electrode and the light emitting layer included in the individual functional layer, and the film thickness of the auxiliary electrode is the same as that of the lower common functional layer.
  • the thin film transistor layer includes a first flattening film, an auxiliary wiring formed on the first flattening film, and a second flattening film formed on the auxiliary wiring.
  • the first electrode is formed on the second flattening film and is electrically connected to the transistor of the thin film transistor layer through the first contact hole formed in the second flattening film.
  • the display device according to any one of aspects 1 to 8, for example, wherein the auxiliary electrode is electrically connected to the auxiliary wiring through a second contact hole formed in the second flattening film.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

それぞれが第１電極（２２）、機能層、および第２電極（２５）を含む複数の発光素子が形成された発光素子層を備え、第１電極のエッジを覆うエッジカバー膜の下側に補助電極（ＦＥ）が設けられ、機能層は、複数の発光素子に共通する共通機能層（２４Ｘ）と、各発光素子に対応する個別機能層とを含み、共通機能層は、個別機能層に含まれる発光層と第２電極との間に設けられた上側共通機能層（２４ｋ）を含み、補助電極の膜厚は、上側共通機能層の膜厚よりも大きい。

Description

表示装置
　本発明は、表示装置に関する。
　特許文献１には、第１電極、隔壁、有機ＥＬ層、および第２電極（共通カソード）がこの順に形成された発光素子層において、第１電極と同層に、カソードを低抵抗化するための補助配線を設け、隔壁に形成されたコンタクトホールによって第２電極および補助配線を接触させる構成が開示されている。
米国特許番号：ＵＳ６９００４７０
　前記従来の表示装置では、第２電極と補助配線（補助電極）とを直接的に接触させるために、有機ＥＬ層に含まれた電子注入層等の共通機能層をコンタクトホール内から除去する必要があった。このため、前記従来の表示装置では、共通機能層の形成工程（蒸着工程）が複雑なものとなり、製造コストの上昇を抑え難いという問題が生じることがある。
　本発明の一実施形態にかかる表示装置は、複数のサブ画素が設けられた表示領域およびその周囲の額縁領域を備える表示装置であって、薄膜トランジスタ層と、それぞれが第１電極、機能層、および第２電極を含む複数の発光素子が形成された発光素子層と、前記発光素子層を封止する封止層と、を備え、前記発光素子層には、前記第１電極を露出させる開口を有し、前記第１電極のエッジを覆うエッジカバー膜が設けられ、前記第２電極は、前記複数の発光素子に共通して設けられ、前記エッジカバー膜の上側または下側に、前記第２電極と電気的に接続する 補助電極が設けられ、前記機能層は、前記複数の発光素子に共通して設けられた共通機能層と、各発光素子に対応して設けられた個別機能層とを含み、前記共通機能層は、前記個別機能層に含まれる発光層と前記第２電極との間に設けられた上側共通機能層を含み、前記補助電極の膜厚は、前記上側共通機能層の膜厚よりも大きい。
　本発明の一態様によれば、補助電極の端部の上方で電子注入層を段切れさせることができるため、共通機能層の形成工程を簡略化しつつ、第２電極と補助電極とを電気的に接続することができ、低コストの表示装置を容易に構成することができる
図１（ａ）は、実施形態１の表示装置の構成を示す模式的平面図であり、図１（ｂ）は、実施形態１の表示装置の構成を示す断面図である。 表示装置の製造方法を示すフローチャートである。 表示領域の構成を示す平面図である。 図４（ａ）は図３のＡ－Ａ断面図、図４（ｂ）は図３のＢ－Ｂ断面図、図４（ｃ）は図３のＣ－Ｃ断面図である。 図５（ａ）は、共通機能層および個別機能層の構成例を示す表であり、図５（ｂ）は、第１電極および補助電極の構成例を示す表であり、図５（ｃ）は、第２電極の構成を示す表であり、図５（ｄ）は、図４の破線囲み部（コンタクトホールの底部近傍）の拡大図を示す模式的断面図である。 図６（ａ）は、共通機能層および個別機能層の構成例を示す表であり、図６（ｂ）は、第１電極および補助電極の構成例を示す表であり、図６（ｃ）は、実施形態２におけるコンタクトホールの底部近傍の構成を示す模式的断面図である。 図７（ａ）（ｂ）は、実施形態３における表示領域の構成を示す平面図である。 図８（ａ）（ｂ）は、実施形態４における表示領域の構成を示す平面図である。 図９（ａ）は、表示領域の構成を示す平面図であり、図９（ｂ）は、図９（ａ）のＢ－Ｂ断面図であり、図９（ｃ）は補助電極のエッジ近傍の構成を示す模式的断面図である。 図１０（ａ）は、表示領域の構成を示す平面図であり、図１０（ｂ）は、図１０（ａ）の断面図である。 図１１（ａ）は、表示領域の別構成を示す平面図であり、図１１（ｂ）は、図１１（ａ）の断面図である。
　以下においては、「同層」とは同一のプロセス（成膜工程）にて形成されていることを意味し、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。
　〔実施形態１〕
　図１（ａ）は、実施形態１の表示装置の構成を示す模式的平面図であり、図１（ｂ）は、実施形態１の表示装置の構成を示す断面図である。
　表示装置２では、基材１２上に、バリア層３、薄膜トランジスタ層４、トップエミッション型の発光素子層５、および封止層６がこの順に設けられ、表示領域ＤＡに複数のサブ画素ＳＰが形成される。表示領域ＤＡを取り囲む額縁部ＮＡには、電子回路基板（ＩＣチップ、ＦＰＣ等）をマウントするための端子部ＴＡが形成される。
　基材１２は、ガラス基板でもよいし、ポリイミド等の樹脂膜を含む可撓性基板でもよい。２層の樹脂膜およびこれらに挟まれた無機絶縁膜によって可撓性基板を構成することもできる。基材１２の下面にＰＥＴ等のフィルムを貼ってもよい。基材１２に可撓性基板を用い、可撓性を有する（フレキシブルな）表示装置２を形成することもできる。
　バリア層３は、水、酸素等の異物が薄膜トランジスタ層４および発光素子層５に侵入することを防ぐ層であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
　図１（ｂ）に示すように、薄膜トランジスタ層４は、バリア層３よりも上層の半導体層（半導体膜１５を含む）と、半導体層よりも上層の無機絶縁膜１６（ゲート絶縁膜）と、無機絶縁膜１６よりも上層の第１金属層（ゲート電極ＧＥを含む）と、第１金属層よりも上層の無機絶縁膜１８と、無機絶縁膜１８よりも上層の第２金属層（容量電極ＣＥを含む）と、第２金属層よりも上層の無機絶縁膜１９と、無機絶縁膜１９よりも上層の第３金属層（データ信号線ＤＬを含む）と、第３金属層よりも上層の平坦化膜２１とを含む。
　半導体層は、例えば、アモルファスシリコン、ＬＴＰＳ（低温ポリシリコン）、又は酸化物半導体で構成され、ゲート電極ＧＥおよび半導体膜１５を含むように、薄膜トランジスタＴＲが構成される。図中の薄膜トランジスタＴＲはボトムゲート構造であるが、トップゲート構造でもよい。
　表示領域ＤＡには、サブ画素ＳＰごとに発光素子およびその制御回路が設けられ、薄膜トランジスタ層４には、この制御回路およびこれに接続する配線が形成される。制御回路に接続する配線としては、例えば、第１金属層に形成される、走査信号線ＧＬおよび発光制御線ＥＭ、第２金属層に形成される初期化電源線ＩＬ、第３金属層に形成される、データ信号線ＤＬおよび高電圧側電源線ＰＬ等が挙げられる。制御回路には、発光素子の電流を制御する駆動トランジスタ、走査信号線と電気的に接続する書き込みトランジスタ、発光制御線に電気的に接続する発光制御トランジスタ等が含まれる。
　第１金属層、第２金属層、および第３金属層は、例えば、アルミニウム、タングステン、モリブデン、タンタル、クロム、チタン、および銅の少なくとも１つを含む金属の単層膜あるいは複層膜によって構成される。
　無機絶縁膜１６・１８・１９は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。平坦化膜２１は、例えば、ポリイミド、アクリル樹脂等の塗布可能な有機材料によって構成することができる。
　発光素子層５は、平坦化膜２１上に形成される、第１電極（アノード）２２および補助電極ＦＥと、第１電極２２のエッジを覆う絶縁性のエッジカバー膜２３と、エッジカバー膜２３よりも上層の機能層（機能層）２４と、機能層２４よりも上層の第２電極（カソード）２５とを含む。エッジカバー膜２３は、例えば、ポリイミド、アクリル樹脂等の有機材料を塗布した後にフォトリソグラフィよってパターニングすることで形成される。
　発光素子層５には、発光色が互いに異なる、発光素子Ｘｒ（赤色発光）、発光素子Ｘｇ（緑色発光）および発光素子Ｘｂ（青色発光）が形成され、各発光素子が、島状の第１電極２２、機能層２４、および第２電極２５を含む。第２電極２５は、複数の発光素子で共通する、ベタ状の共通電極である。
　発光素子Ｘｒ・Ｘｇ・Ｘｂは、例えば、発光層として有機層を含むＯＬＥＤ（有機発光ダイオード）であってもよいし、発光層として量子ドット層を含むＱＬＥＤ（量子ドット発光ダイオード）であってもよい。
　機能層２４は、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、正孔ブロック層、電子輸送層、電子注入層を積層することで構成される。発光層は、発光素子ごとに形成される、エッジカバー膜２３の開口と重畳するように島状に形成される。正孔注入層、正孔輸送層、正孔ブロック層、電子輸送層、および電子注入層は、複数の発光素子（Ｘｒ・Ｘｇ・Ｘｂ）に共通する共通層とすることができる。例えば発光素子Ｘｇ（青色発光）では、発光層の下層に電子ブロック層を島状に形成してもよい。
　ＯＬＥＤの発光層（有機層）を蒸着形成する場合は、ＦＭＭ（ファインメタルマスク）を用いる。ＦＭＭは多数の開口を有するシートであり、１つの開口を通過した有機物質によって島状の有機層（１つのサブ画素に対応）が形成される。
　ＱＬＥＤの量子ドット層（発光層）は、例えば、溶媒中に量子ドットが拡散する溶液を塗布し、フォトリソグラフィ法を用いてパターニングすることで、島状の量子ドット層（１つのサブ画素に対応）を形成することができる。
　第１電極２２（陽極）は、例えばＩＴＯ（Indium Tin Oxide）とＡｇ（銀）あるいはＡｇを含む合金との積層膜で構成され、光反射性を有する。第２電極２５（陰極）は、例えば、Ａｇ合金又はマグネシウムを含むＡｇ合金とイッテルビウム（Ｙｂ）との積層膜で構成され、光透過性を有する。
　発光素子Ｘｒ・Ｘｇ・ＸｂがＯＬＥＤである場合、第１電極２２および第２電極２５間の駆動電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが基底状態に遷移する過程で光が放出される。第２電極２５が高い透光性を有し、第１電極２２が光反射性であるため、ＥＬ層２４から放出された光は上方に向かい、トップエミッションとなる。
　発光素子Ｘｒ・Ｘｇ・ＸｂがＱＬＥＤである場合、第１電極２２および第２電極２５間の駆動電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが、量子ドットの伝導帯準位（conduction band）から価電子帯準位（valence band）に遷移する過程で光（蛍光）が放出される。
　発光素子層５には、前記のＯＬＥＤ、ＱＬＥＤ以外の発光素子（無機発光ダイオード等）を形成してもよい。
　封止層６は透光性であり、第２電極２５上に直接形成される（第２電極２５と接触する）有機膜２７と、有機膜２７よりも上層の無機封止膜２８とを含む。発光素子層５を覆う封止層６は、水、酸素等の異物の発光素子層５への浸透を防いでいる。
　有機膜２７は、平坦化効果と透光性を有し、塗布可能な有機材料を用いて、例えばインクジェット塗布によって形成することができる。無機封止膜２８は無機絶縁膜であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
　機能フィルム３９は、光学補償機能、タッチセンサ機能、および保護機能等の少なくとも１つを有する。
　図２は表示装置２の製造方法を示すフローチャートである。ステップＳ１では、基材１２上に、バリア層３および薄膜トランジスタ層４を形成する。ステップＳ２では、平坦化膜２１上に、第１電極２２（陽極）を、スパッタリング法およびフォトリソグラフィ法を用いて形成する。ステップＳ３では、エッジカバー膜２３を形成する。ステップＳ４では、正孔注入層（共通層）を形成する。ステップＳ５では、正孔輸送層（共通層）を形成する。ステップＳ６では、個別機能層（少なくとも発光層を含む）を形成する。ステップＳ７では、正孔ブロック層（共通層）を形成する。ステップＳ８では、電子輸送層（共通層）を形成する。ステップＳ９では、電子注入層ＥＩＬ（共通層）を形成する。ステップＳ１０では、第２電極２５（共通電極）を形成する。ステップＳ１１では、封止層６を形成する。共通層あるいは共通電極を形成する、ステップＳ４～Ｓ５およびＳ７～Ｓ１０については、例えば、オープンマスク（１パネル分の開口を有するマスク）を用いた、蒸着法あるいはスパッタリング法を適用することができる。
　図３は、表示領域の構成を示す平面図であり、図４（ａ）は図３のＡ－Ａ断面図、図４（ｂ）は図３のＢ－Ｂ断面図、図４（ｃ）は図３のＣ－Ｃ断面図である。図５（ａ）は、共通機能層および個別機能層の構成例を示す表であり、図５（ｂ）は、第１電極および補助電極の構成例を示す表であり、図５（ｃ）は、第２電極の構成を示す表であり、図５（ｄ）は、図４の破線囲み部（コンタクトホールの底部近傍）の構成を示す模式的断面図である。図５に示される、材料、膜厚等はあくまで例示に過ぎない。
　図３・４に示すように、表示領域ＤＡには、赤の発光素子Ｘｒ、緑の発光素子Ｘｇ、および青の発光素子Ｘｂが行方向（図中の左右方向）に並び、行方向を長手方向とする補助電極ＦＥが、発光素子Ｘｒ・Ｘｇ・Ｘｂに重ならないように設けられている。エッジカバー膜２３には、第１電極２２を露出させる開口２３ｐが形成される。
　赤の発光素子Ｘｒでは、開口２３ｐの全体と重なるように、下側共通機能層２４ｃ、赤の個別機能層２４Ｒ、上側共通機能層２４ｋ、および第２電極２５がこの順に形成される。緑の発光素子Ｘｇでは、開口２３ｐの全体と重なるように、下側共通機能層２４ｃ、緑の個別機能層２４Ｇ、上側共通機能層２４ｋ、および第２電極２５がこの順に形成される。青の発光素子Ｘｂでは、開口２３ｐの全体と重なるように、下側共通機能層２４ｃ、赤の個別機能層２４Ｂ、上側共通機能層２４ｋ、および第２電極２５がこの順に形成される。
　図５（ａ）に示すように、上側共通機能層２４ｋは、例えば、膜厚１０ｎｍの電子注入層（共通層）、膜厚８ｎｍの電子輸送層（共通層）、および膜厚１０ｎｍの正孔ブロック層（共通層）で構成される。下側共通機能層２４ｃは、正孔輸送層（共通層）および正孔注入層（共通層）で構成され、その膜厚は例えば１３０ｎｍである。この場合、共通機能層２４Ｘの膜厚は１５８ｎｍとなる。
　個別機能層２４Ｒは、赤色用の発光層および赤色用の正孔輸送層（発光層よりも下層）で構成され、その膜厚は例えば１１０ｎｍである。個別機能層２４Ｇは、緑色用の発光層および緑色用の正孔輸送層（発光層よりも下層）で構成され、その膜厚は例えば４０ｎｍである。個別機能層２４Ｂは、青色用の発光層および青色用の電子ブロック層（発光層よりも下層）で構成され、その膜厚は例えば２０ｎｍである。
　同一プロセスで形成される第１電極２２および補助電極ＦＥは、例えば、膜厚８０ｎｍのＡｇが２層のＩＴＯ（それぞれの膜厚１０ｎｍ程度）で挟まれた構成とされ、その膜厚は１００ｎｍである。第２電極２５は、例えば、膜厚１０ｎｍのイッテルビウム（Ｙｂ）と膜厚２０ｎｍのマグネシウム銀合金とを積層した構成とされ、その膜厚は３０ｎｍである。
　補助電極ＦＥは、行方向に伸びる端部Ｆｚを有する。エッジカバー膜２３には、補助電極ＦＥの端部Ｆｚと重畳するようにコンタクトホール２３ｆが形成される。補助電極ＦＥは２つの端部を含み、一方の端部Ｆｚは、コンタクトホール２３ｆと重畳し、かつ第２電極２５と接触する。
　図３～図５に示すように、コンタクトホール２３ｆによって補助電極ＦＥの端部Ｆｚが露出し、補助電極ＦＥの膜厚（１００ｎｍ）が、電子注入層ＥＩＬを含む上側共通機能層２４ｋの膜厚（２８ｎｍ）よりも大きいため、例えば、フッ化リチウム（ＬｉＦ）で構成される電子注入層ＥＩＬを含む上側共通機能層２４ｋが、補助電極ＦＥの端部Ｆｚの上方で段切れする（非連続になる）。
　このように、実施形態１では、電子注入層ＥＩＬを含む上側共通機能層２４ｋが、蒸着工程等において自ずと段切れするため、電子注入層ＥＩＬを含む上側共通機能層２４ｋの形成工程の簡略化を図りつつ、図５（ｄ）の矢印で示される、第２電極２５から補助電極ＦＥへの、上側共通機能層２４ｋ（高抵抗な電子注入層ＥＩＬを含む）を介さない電荷パス（つまり、下側共通機能層２４ｃを介する電荷パス）を形成することができる。電気抵抗値については、下側共通機能層２４ｃ＜上側共通機能層２４ｋ（電子注入層ＥＩＬを含む）である。
　図５に示すように、補助電極ＦＥの膜厚が上側共通機能層２４ｋの膜厚よりも大きいことで、コンタクトホール２３ｆにおいて、第２電極２５が下側共通機能層２４ｃと接する。そのため、第２電極２５は、下側共通機能層２４ｃを介して補助電極ＦＥと電気的に接続する。
　下側共通機能層２４ｃは、第１電極２２と発光層（２４Ｒ・２４Ｇ・２４Ｂ）との間の共通層であり、例えば、正孔注入層、正孔輸送層を含む。電子ブロック層を含む構成でもよい。上側共通機能層２４ｋは、発光層（２４Ｒ・２４Ｇ・２４Ｂ）と第２電極２５との間の共通層であり、例えば、正孔ブロック層、電子輸送層、電子注入層ＥＩＬを含む構成でもよい。
　補助電極ＦＥには第２電極２５と同じ電源電圧（例えば、カソード電圧ＥＬＶＳＳ）が供給されるため、実質的に第２電極２５（共通カソード）の低抵抗化を容易に図ることができる。これにより、表示領域ＤＡにおける面内輝度の均一性が向上する。実施形態１では、補助電極ＦＥが第１電極２２と同層で、かつ同一材料にて構成されているが、これに限定されるものではない。
　〔実施形態２〕
　図６（ａ）は、共通機能層および個別機能層の構成例を示す表であり、図６（ｂ）は、第１電極および補助電極の構成例を示す表であり、図６（ｃ）は、実施形態２におけるコンタクトホールの底部近傍の構成を示す模式的断面図である。図６に示される、材料、膜厚等はあくまで例示に過ぎない。
　実施形態２では、補助電極ＦＥの膜厚（２２０ｎｍ）を、共通機能層２４Ｘの膜厚（１５８ｎｍ）よりも大きくし、共通機能層２４Ｘを、補助電極ＦＥの端部Ｆｚで段切れさせる。こうすれば、補助電極ＦＥの端部Ｆｚ（端面）と第２電極２５とが直接接触し、第２電極２５と補助電極ＦＥとが電気的に接続される。
　このように、実施形態２では、共通機能層２４Ｘが、蒸着工程等において自ずと段切れし、第２電極２５と補助電極ＦＥの端面とが接触するため、共通機能層２４Ｘのパターニング工程を簡略化しながら、図６（ｃ）のような、第２電極２５から補助電極ＦＥへの（高抵抗な２４ｋを介さない）電荷パスを形成することができる。これにより、第２電極２５を効果的に低抵抗化することができる。
　実施形態２では、図６に示すように、補助電極ＦＥの膜厚が、上側共通機能層２４ｋと下側共通機能層２４ｃの合計膜厚（共通機能層２４Ｘの膜厚）よりも大きいことで、コンタクトホール２３ｆにおいて、第２電極２５と補助電極ＦＥとが接する。このため、コンタクト抵抗を小さくすることができる。
　〔実施形態３〕
　図７（ａ）（ｂ）は、実施形態３における表示領域の構成を示す平面図である。図７（ａ）のように、補助電極ＦＥは、行方向に伸びる２つの端部Ｆｙ・Ｆｚを有し、コンタクトホール２３ｆが２つの端部Ｆｙ・Ｆｚと重なる構成でもよい。こうすれば、電子注入層ＥＩＬの段切れ距離が大きくなり、第２電極２５および補助電極ＦＥ間の電荷パスが増加するため、第２電極２５のさらなる低抵抗化を図ることができる。また、図７（ｂ）のように、端部Ｆｙと重なるコンタクトホール２３ｆｙと、端部Ｆｚと重なるコンタクトホール２３ｆｚとを設けてもよい。
　〔実施形態４〕
　図８（ａ）（ｂ）は、実施形態４における表示領域の構成を示す平面図である。図８（ａ）のように、補助電極ＦＥを蛇行形状とし、補助電極ＦＥの端部Ｆｙ・Ｆｚを櫛歯状とすることもできる。また、図８（ｂ）のように、補助電極ＦＥをフィッシュボーン形状とし、補助電極ＦＥの端部Ｆｙ・Ｆｚを櫛歯状とすることもできる。図８では、櫛歯状の端部Ｆｙ・Ｆｚと重畳するようにコンタクトホール２３ｆを形成することで、電子注入層ＥＩＬを含む上側共通機能層２４ｋの段切れ距離が大きくなって第２電極２５および補助電極ＦＥ間の電荷パスが増加するめ、第２電極２５のさらなる低抵抗化を図ることができる。
　〔実施形態５〕
　図９（ａ）は、実施形態５における表示領域の構成を示す平面図であり、図９（ｂ）は、図９（ａ）のＢ－Ｂ断面図であり、図９（ｃ）は補助電極のエッジ近傍の構成を示す模式的断面図である。図９に示すように、隣接するサブ画素ＳＰ間に、エッジカバー膜２３上に形成される補助電極ＦＥを設ける。補助電極ＦＥの形成工程は、エッジカバー膜２３の形成工程と機能層２４の形成工程との間に行う。ここで、補助電極ＦＥの膜厚を、電子注入層ＥＩＬを含む上側共通機能層２４ｋの膜厚よりも大きくすることで、電子注入層ＥＩＬを含む上側共通機能層２４ｋを、補助電極ＦＥの端部Ｆｚの上方で段切れさせることができる。
　このように、実施形態５では、電子注入層ＥＩＬを含む上側共通機能層２４ｋが、蒸着工程等において自ずと段切れするため、電子注入層ＥＩＬを含む上側共通機能層２４ｋのパターニング工程を簡略化しながら、図９（ｃ）の矢印で示される、第２電極２５から補助電極ＦＥへの、上側共通機能層２４ｋ（高抵抗な電子注入層ＥＩＬを含む）を介さない電荷パスが形成される。補助電極ＦＥには第２電極２５と同じ電源電圧（例えば、ＥＬＶＳＳ）が供給されるため、実質的に第２電極２５（カソード）を低抵抗することができる。これにより、表示領域ＤＡにおける面内輝度の均一性が向上する。
　実施形態５では、補助電極ＦＥの膜厚を、共通機能層２４Ｘの膜厚よりも大きくし、共通機能層２４Ｘを、補助電極ＦＥの端部Ｆｚで段切れさせてもよい。こうすれば、補助電極ＦＥの端部Ｆｚと第２電極２５とが直接接触し、第２電極２５および補助電極ＦＥが電気的に接続されるため、第２電極２５の一層の低抵抗化を図ることができる。
　〔実施形態６〕
　図１０（ａ）は、実施形態６における表示領域の構成を示す平面図であり、図１０（ｂ）は、図１０（ａ）の断面図である。実施形態６では、図１のデータ信号線ＤＬを含む第３金属層と第１電極２２（アノード）との間に、第１平坦化膜２１ａ、第４金属層および第２平坦化膜２１ｂがこの順に設けられ、第１平坦化膜２１ａ上に、補助配線ＦＷおよび中継電極ＬＥ（第４金属層）が形成され、第２平坦化膜２１ｂ上に、第１電極２２および補助電極ＦＥが形成され、第１電極２２のエッジを覆うようにエッジカバー膜２３が形成される。第１平坦化膜２１ａおよび第２平坦化膜２１ｂは、例えば、ポリイミド、アクリル樹脂等の塗布可能な有機材料によって構成することができる。第４金属層は、例えば、アルミニウム、チタン、タングステン、モリブデン、タンタル、クロム、銅の少なくとも１つを含む金属の単層膜あるいは複層膜によって構成される。
　エッジカバー膜２３には、第１電極２２を露出させる開口２３ｐと、補助電極ＦＥの端部Ｆｚと重畳するコンタクトホール２３ｆとが形成され、第２平坦化膜２１ｂには、補助電極ＦＥおよび補助配線ＦＷを電気的に接続するコンタクトホール２１ｆと、第１電極２２および中継電極ＬＥを電気的に接続するコンタクトホール２１ｐとが形成される。第１電極２２は、中継電極ＬＥを介して、薄膜トランジスタ層４のトランジスタの電極ＤＥに接続される。
　図１０に示すように、コンタクトホール２３ｆによって補助電極ＦＥの端部Ｆｚが露出し、補助電極ＦＥの膜厚が、共通機能層２４Ｘの膜厚よりも大きいため、共通機能層２４Ｘが、補助電極ＦＥの端部Ｆｚの上方で段切れする。
　このように、実施形態６では、共通機能層２４Ｘが、蒸着工程等において自ずと段切れし、第２電極２５と補助電極ＦＥの端面とが接触するため、共通機能層２４Ｘのパターニング工程を簡略化しながら、図１０（ｂ）の矢印で示される、第２電極２５から補助電極ＦＥへの、（高抵抗な２４ｋを介さない）電荷パスが形成される。補助電極ＦＥには、補助配線ＦＷを介して、第２電極２５と同じ電源電圧（例えば、ＥＬＶＳＳ）が供給されるため、実質的に第２電極２５を低抵抗することができる。
　実施形態６では、第１電極２２と補助配線ＦＷとが別層に形成されるため、補助配線ＦＷのレイアウトの自由度が高い。よって、図１０（ａ）に示すように、補助配線ＦＷを、第１電極２２と重なるマトリクス形状（格子形状）とし、第２電極２５の一層の低抵抗化を図ることができる。
　図１１（ａ）は、表示領域の別構成を示す平面図であり、図１１（ｂ）は、図１１（ａ）の断面図である。図１１に示すように、補助配線ＦＷおよび中継電極ＬＥを含む第４金属層に、高電圧側電源線ＰＷをマトリクス状に形成することもできる。この場合、補助配線ＦＷは、高電圧側電源線ＰＷで囲まれた領域に、島状に形成される。
　上述の各実施形態は、例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が可能になることが、当業者には明らかである。
　〔まとめ〕
　〔態様１〕
　複数のサブ画素が設けられた表示領域およびその周囲の額縁領域を備える表示装置であって、
　薄膜トランジスタ層と、それぞれが第１電極、機能層、および第２電極を含む複数の発光素子が形成された発光素子層と、前記発光素子層を封止する封止層と、を備え、
　前記発光素子層には、前記第１電極を露出させる開口を有し、前記第１電極のエッジを覆うエッジカバー膜が設けられ、
　前記第２電極は、前記複数の発光素子に共通して設けられ、
　前記エッジカバー膜の上側または下側に、前記第２電極と電気的に接続する補助電極が設けられ、
　前記機能層は、前記複数の発光素子に共通して設けられた共通機能層と、各発光素子に対応して設けられた個別機能層とを含み、
　前記共通機能層は、前記個別機能層に含まれる発光層と前記第２電極との間に設けられた上側共通機能層を含み、
　前記補助電極の膜厚は、前記上側共通機能層の膜厚よりも大きい表示装置。
　〔態様２〕
　前記上側共通機能層は、前記補助電極の端部の上方で段切れしている、例えば態様１に記載の表示装置。
　〔態様３〕
　前記共通機能層は、前記第１電極と前記個別機能層に含まれる発光層との間に設けられた下側共通機能層を含み、前記補助電極の膜厚は、前記下側共通機能層と前記上側共通機能層の合計膜厚よりも大きい、例えば態様１または２に記載の表示装置。
　〔態様４〕
　前記補助電極は、エッジカバー膜に設けられたコンタクトホールを介して前記第２電極と電気的に接続されている、例えば態様１～３のいずれか１つに記載の表示装置。
　〔態様５〕
　前記補助電極は２つの端部を含み、一方の端部は、前記コンタクトホールと重畳し、かつ前記第２電極と接触する、例えば態様４に記載の表示装置。
　〔態様６〕
　前記補助電極の他方の端部は、前記コンタクトホールと重畳し、かつ前記第２電極と接触する、例えば態様５に記載の表示装置。
　〔態様７〕
　前記補助電極の他方の端部は、別のコンタクトホールと重畳し、かつ前記第２電極と接触する、例えば態様５に記載の表示装置。
　〔態様８〕
　前記補助電極は櫛歯状の端部を含み、前記櫛歯状の端部は、前記コンタクトホールと重畳し、かつ前記第２電極と接触する、例えば態様４に記載の表示装置。
　〔態様９〕
　前記補助電極は、隣接するサブ画素間に、前記エッジカバー膜よりも上層に位置するように設けられている、例えば態様１～３のいずれか１つに記載の表示装置。
　〔態様１０〕
　前記補助電極は、前記第１電極と同層かつ同一材料で構成されている、例えば態様１～８のいずれか１つに記載の表示装置。
　〔態様１１〕
　薄膜トランジスタ層は、第１平坦化膜と、前記第１平坦化膜上に形成された補助配線と、前記補助配線上に形成された第２平坦化膜とを含み、
　前記第１電極は、前記第２平坦化膜上に形成されるとともに、前記第２平坦化膜に形成された第１コンタクトホールを介して前記薄膜トランジスタ層のトランジスタに電気的に接続され、
　前記補助電極は、前記第２平坦化膜に形成された第２コンタクトホールを介して前記補助配線に電気的に接続される、例えば態様１～８のいずれか１つに記載の表示装置。
　〔態様１２〕
　前記補助配線が、前記第１電極と重なるようにマトリクス状に形成されている、例えば態様１１に記載の表示装置。
　〔態様１３〕
　前記補助配線と同層かつ同一材料で構成された電源電圧線がマトリクス状に形成されている、例えば態様１１に記載の表示装置。
　〔態様１４〕
　前記補助配線は、平面視において前記電源電圧線に囲まれるように島状に形成されている、例えば態様１３に記載の表示装置。
　〔態様１５〕
　前記上側共通機能層に含まれる電子注入層は、フッ化リチウムで構成されている、例えば態様１～１４のいずれか１つに記載の表示装置。
　２　表示装置
　４　薄膜トランジスタ層
　５　発光素子層
　６　封止層
　２１　平坦化膜
　２１ａ　第１平坦化膜
　２１ｂ　第２平坦化膜
　２２　第１電極
　２３　エッジカバー膜
　２３ｆ・２３Ｆ　コンタクトホール
　２３ｐ　開口
　２４　機能層
　２４Ｘ　共通機能層
　２４ｋ　上側共通機能層
　２４ｃ　下側共通機能層
　２５　第２電極
　ＳＰ　サブ画素
　Ｘｒ・Ｘｇ・Ｘｂ　発光素子
　ＤＡ　表示領域
　ＦＥ　補助電極
　ＦＷ　補助配線
　Ｆｙ・Ｆｚ　補助電極の端部
　ＥＩＬ　電子注入層

Claims (15)

  1. 　複数のサブ画素が設けられた表示領域およびその周囲の額縁領域を備える表示装置であって、
    　薄膜トランジスタ層と、それぞれが第１電極、機能層、および第２電極を含む複数の発光素子が形成された発光素子層と、前記発光素子層を封止する封止層と、を備え、
    　前記発光素子層には、前記第１電極を露出させる開口を有し、前記第１電極のエッジを覆うエッジカバー膜が設けられ、
    　前記第２電極は、前記複数の発光素子に共通して設けられ、
    　前記エッジカバー膜の上側または下側に、前記第２電極と電気的に接続する補助電極が設けられ、
    　前記機能層は、前記複数の発光素子に共通して設けられた共通機能層と、各発光素子に対応して設けられた個別機能層とを含み、
    　前記共通機能層は、前記個別機能層に含まれる発光層と前記第２電極との間に設けられた上側共通機能層を含み、
    　前記補助電極の膜厚は、前記上側共通機能層の膜厚よりも大きい表示装置。
  2. 　前記上側共通機能層は、前記補助電極の端部の上方で段切れしている請求項１に記載の表示装置。
  3. 　前記共通機能層は、前記第１電極と前記個別機能層に含まれる発光層との間に設けられた下側共通機能層を含み、前記補助電極の膜厚は、前記下側共通機能層と前記上側共通機能層の合計膜厚よりも大きい請求項１または２に記載の表示装置。
  4. 　前記補助電極は、エッジカバー膜に設けられたコンタクトホールを介して前記第２電極と電気的に接続されている請求項１～３のいずれか１項に記載の表示装置。
  5. 　前記補助電極は２つの端部を含み、一方の端部は、前記コンタクトホールと重畳し、かつ前記第２電極と接触する請求項４に記載の表示装置。
  6. 　前記補助電極の他方の端部は、前記コンタクトホールと重畳し、かつ前記第２電極と接触する請求項５に記載の表示装置。
  7. 　前記補助電極の他方の端部は、別のコンタクトホールと重畳し、かつ前記第２電極と接触する請求項５に記載の表示装置。
  8. 　前記補助電極は櫛歯状の端部を含み、前記櫛歯状の端部は、前記コンタクトホールと重畳し、かつ前記第２電極と接触する請求項４に記載の表示装置。
  9. 　前記補助電極は、隣接するサブ画素間に、前記エッジカバー膜よりも上層に位置するように設けられている請求項１～３のいずれか１項に記載の表示装置。
  10. 　前記補助電極は、前記第１電極と同層かつ同一材料で構成されている請求項１～８のいずれか１項に記載の表示装置。
  11. 　薄膜トランジスタ層は、第１平坦化膜と、前記第１平坦化膜上に形成された補助配線と、前記補助配線上に形成された第２平坦化膜とを含み、
    　前記第１電極は、前記第２平坦化膜上に形成されるとともに、前記第２平坦化膜に形成された第１コンタクトホールを介して前記薄膜トランジスタ層のトランジスタに電気的に接続され、
    　前記補助電極は、前記第２平坦化膜に形成された第２コンタクトホールを介して前記補助配線に電気的に接続される請求項１～８のいずれか１項に記載の表示装置。
  12. 　前記補助配線が、前記第１電極と重なるようにマトリクス状に形成されている請求項１１に記載の表示装置。
  13. 　前記補助配線と同層かつ同一材料で構成された電源電圧線がマトリクス状に形成されている請求項１１に記載の表示装置。
  14. 　前記補助配線は、平面視において前記電源電圧線に囲まれるように島状に形成されている請求項１３に記載の表示装置。
  15. 　前記上側共通機能層に含まれる電子注入層が、フッ化リチウムで構成されている請求項１～１４のいずれか１項に記載の表示装置。
PCT/JP2019/011542 2019-03-19 2019-03-19 表示装置 WO2020188768A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/011542 WO2020188768A1 (ja) 2019-03-19 2019-03-19 表示装置
US17/436,833 US20220181577A1 (en) 2019-03-19 2019-03-19 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/011542 WO2020188768A1 (ja) 2019-03-19 2019-03-19 表示装置

Publications (1)

Publication Number Publication Date
WO2020188768A1 true WO2020188768A1 (ja) 2020-09-24

Family

ID=72519002

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/011542 WO2020188768A1 (ja) 2019-03-19 2019-03-19 表示装置

Country Status (2)

Country Link
US (1) US20220181577A1 (ja)
WO (1) WO2020188768A1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093398A (ja) * 2003-09-19 2005-04-07 Sony Corp 有機発光素子およびその製造方法ならびに表示装置
JP2006278128A (ja) * 2005-03-29 2006-10-12 Fuji Photo Film Co Ltd 有機エレクトロルミネッセンス表示装置
JP2009283304A (ja) * 2008-05-22 2009-12-03 Seiko Epson Corp 発光装置及びその製造方法、並びに電子機器
JP2010085866A (ja) * 2008-10-01 2010-04-15 Sony Corp アクティブマトリックス型表示装置
WO2012001728A1 (ja) * 2010-06-28 2012-01-05 パナソニック株式会社 有機el表示パネル、有機el表示パネルを備えた表示装置、および有機el表示パネルの製造方法
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
JP2014067993A (ja) * 2012-09-24 2014-04-17 Samsung Display Co Ltd 有機発光素子、有機発光表示パネル、及び有機発光表示パネルの製造方法
US20140312323A1 (en) * 2013-04-23 2014-10-23 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2016039029A (ja) * 2014-08-07 2016-03-22 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
JP2017120771A (ja) * 2015-12-31 2017-07-06 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置
JP2018093196A (ja) * 2016-11-30 2018-06-14 エルジー ディスプレイ カンパニー リミテッド 有機発光表示パネル

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093398A (ja) * 2003-09-19 2005-04-07 Sony Corp 有機発光素子およびその製造方法ならびに表示装置
JP2006278128A (ja) * 2005-03-29 2006-10-12 Fuji Photo Film Co Ltd 有機エレクトロルミネッセンス表示装置
JP2009283304A (ja) * 2008-05-22 2009-12-03 Seiko Epson Corp 発光装置及びその製造方法、並びに電子機器
JP2010085866A (ja) * 2008-10-01 2010-04-15 Sony Corp アクティブマトリックス型表示装置
WO2012001728A1 (ja) * 2010-06-28 2012-01-05 パナソニック株式会社 有機el表示パネル、有機el表示パネルを備えた表示装置、および有機el表示パネルの製造方法
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
JP2014067993A (ja) * 2012-09-24 2014-04-17 Samsung Display Co Ltd 有機発光素子、有機発光表示パネル、及び有機発光表示パネルの製造方法
US20140312323A1 (en) * 2013-04-23 2014-10-23 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2016039029A (ja) * 2014-08-07 2016-03-22 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
JP2017120771A (ja) * 2015-12-31 2017-07-06 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置
JP2018093196A (ja) * 2016-11-30 2018-06-14 エルジー ディスプレイ カンパニー リミテッド 有機発光表示パネル

Also Published As

Publication number Publication date
US20220181577A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP7038125B2 (ja) 表示デバイス、表示デバイスの製造方法
CN112385313B (zh) 显示设备
JP7048292B2 (ja) 有機ｅｌ表示装置
JP6726973B2 (ja) 表示装置
WO2020066011A1 (ja) 表示デバイス
WO2019198163A1 (ja) 表示デバイス
WO2019187159A1 (ja) 表示デバイス
WO2018138823A1 (ja) Ｏｌｅｄパネル、ｏｌｅｄパネルの製造方法、ｏｌｅｄパネルの製造装置
WO2019187151A1 (ja) 表示デバイス
JP5478954B2 (ja) 有機エレクトロルミネッセンス表示装置
WO2019150503A1 (ja) 表示装置
WO2018229859A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2018179133A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置、コントローラ
WO2018179132A1 (ja) 表示デバイスの製造方法、表示デバイス、表示デバイスの製造装置、成膜装置
JP2020038758A (ja) 表示装置、及び表示装置の製造方法
JP4639662B2 (ja) 電気光学装置および電子機器
WO2020188768A1 (ja) 表示装置
WO2019186652A1 (ja) 表示装置の製造方法及び表示装置
CN116438943A (zh) 显示装置
WO2020065794A1 (ja) 表示装置
JP7280962B2 (ja) 表示装置
WO2023105599A1 (ja) 表示デバイス
WO2022185389A1 (ja) 表示装置
US20220199955A1 (en) Display device and manufactring method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19919710

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19919710

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP