WO2020184096A1 - 多端子コンデンサ、多端子コンデンサの製造方法、ならびに、多端子コンデンサ実装回路基板 - Google Patents

多端子コンデンサ、多端子コンデンサの製造方法、ならびに、多端子コンデンサ実装回路基板 Download PDF

Info

Publication number
WO2020184096A1
WO2020184096A1 PCT/JP2020/006398 JP2020006398W WO2020184096A1 WO 2020184096 A1 WO2020184096 A1 WO 2020184096A1 JP 2020006398 W JP2020006398 W JP 2020006398W WO 2020184096 A1 WO2020184096 A1 WO 2020184096A1
Authority
WO
WIPO (PCT)
Prior art keywords
external terminal
capacitor
terminal
film
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/006398
Other languages
English (en)
French (fr)
Inventor
里樹 末正
貴之 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to US17/438,105 priority Critical patent/US11990285B2/en
Publication of WO2020184096A1 publication Critical patent/WO2020184096A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Definitions

  • the present invention relates to a multi-terminal capacitor and a method for manufacturing the same, and a multi-terminal capacitor-mounted circuit board in which the multi-terminal capacitor is mounted on a circuit board.
  • the through-type capacitor FTC As capacitors mounted on the circuit board for the purpose of removing noise and suppressing voltage fluctuations, the through-type capacitor FTC (see Patent Document 1) exemplified in FIG. 1 (A) and the LW reversal exemplified in FIG. 2 (A) are used.
  • a type capacitor LWRC (see Patent Document 2) is known.
  • the through-type capacitor FTC illustrated in FIG. 1A has a first external terminal ET1 and a second external terminal ET2 at both ends in the d1 direction of the rectangular parallelepiped capacitor body CE, and is located at both ends in the center in the d2 direction. It has a third external terminal ET3 and a fourth external terminal ET4.
  • the capacitor body CE has a plurality of first internal electrode layers (not shown) and a plurality of second internal electrode layers (not shown) laminated via a dielectric layer (not shown), and each of the first internal electrodes. One end of the layer is connected to the first external terminal ET1 and the other end is connected to the second external terminal ET2, one end of each second internal electrode layer is connected to the third external terminal ET3, and the other end is the fourth. It is connected to the external terminal ET4.
  • FIG. 1B is a diagram illustrating a pad form when the through-type capacitor FTC is mounted on a circuit board CB, where SP1 and SP2 in the figure are signal pads and GP1 and GP2 are ground pads.
  • FIG. 1C is a diagram illustrating a state in which the through-type capacitor FTC is mounted on the circuit board CB, and the first external terminal ET1 and the second external terminal ET2 of the through-type capacitor FTC are on the signal pads SP1 and SP2.
  • the third external terminal ET3 and the fourth external terminal ET4 are connected to the ground pads GP1 and GP2, respectively.
  • the LW reversing type capacitor LWRC illustrated in FIG. 2A has a first external terminal ET1 and a second external terminal ET2 at both ends in the d1 direction of the rectangular parallelepiped capacitor body CE, and d1 of the capacitor body CE.
  • the dimension in the direction is smaller than the dimension in the d2 direction.
  • the capacitor body CE has a plurality of first internal electrode layers (not shown) and a plurality of second internal electrode layers (not shown) laminated via a dielectric layer (not shown), and each of the first internal electrodes. One end of the layer is connected to the first external terminal ET1, and one end of each second internal electrode layer is connected to the second external terminal ET2.
  • FIG. 2B is a diagram illustrating a pad form when the LW reversing type capacitor LWRC is mounted on a circuit board CB, where SP in the figure is a signal pad and GP is a ground pad.
  • FIG. 2C is a diagram illustrating a state in which the LW reversing capacitor LWRC is mounted on the circuit board CB, and the first external terminal ET1 of the LW reversing capacitor LWRC is connected to the signal pad SP and is connected to the second external.
  • the terminal ET2 is connected to the ground pad GP.
  • a large number of capacitors are mounted on a circuit board for the purpose of noise removal and voltage fluctuation suppression.
  • a penetration type capacitor as illustrated in FIG. 1 (A) and an LW reversal type capacitor as illustrated in FIG. 2 (A) are used together in this capacitor, and the penetration type and capacitance are the same.
  • a type capacitor and an LW inverting type capacitor are used together.
  • the penetration type capacitor and the LW reversal type capacitor are capacitors having different numbers and positions of external terminals, so even if the same size and capacitance are used together, the penetration type capacitor is used.
  • Capacitors and LW inverting capacitors must be prepared individually, and in cases where two or more types with the same size and capacitance are required, a through-type capacitor and an LW inverting capacitor are individually prepared for each type. In addition to complicating the storage and management of each capacitor, this complication can be an obstacle to cost reduction when obtaining an electronic component mounting circuit board on which an electronic component including a capacitor is mounted.
  • the problem to be solved by the present invention is a multi-terminal capacitor that can be used as a through-type capacitor and also as an LW inverting capacitor and a manufacturing method thereof, and the multi-terminal capacitor is mounted as a through-type capacitor or an LW inverting capacitor.
  • the purpose is to provide a multi-terminal capacitor mounting circuit board.
  • the multi-terminal capacitor according to the present invention has a rectangular shape having a capacitance forming portion capable of forming a capacitance between the first conductor film and the second conductor film facing each other via the dielectric film.
  • the capacitor body is provided, the opposite direction of the two opposing surfaces of the capacitor body is the first direction, the opposite direction of the other two opposing surfaces is the second direction, and the opposite direction of the remaining two opposing surfaces is the first direction.
  • a first external terminal and a second external terminal conducting with the first conductor film and a third external terminal conducting with the second conductor film Is provided so that the capacitance formed by the capacitance forming portion by the first external terminal, the second external terminal, and the third external terminal can be taken out, and the capacitor main body is provided.
  • a fourth external terminal and a fifth external terminal conducting with the first conductor film and a sixth external terminal conducting with the second conductor film are provided. It is configured so that the capacitance formed in the capacitance forming portion can be taken out by the 4 external terminals, the 5th external terminal, and the 6th external terminal.
  • the method for manufacturing a multi-terminal capacitor according to the present invention is a rectangular capacitor having a capacitance forming portion capable of forming a capacitance between a first conductor film and a second conductor film facing each other via a dielectric film.
  • the process of manufacturing a capacitor body for manufacturing the main body the facing direction of the two facing surfaces of the capacitor body is the first direction, the facing direction of the other two facing faces is the second direction, and the remaining two facing faces
  • the facing direction is the third direction
  • the first external terminal and the second external terminal conducting with the first conductor film and the third external conducting with the second conductor film are conducted on one surface of the third direction of the capacitor body.
  • the terminal is manufactured so that the capacitance formed by the capacitance forming portion by the first external terminal, the second external terminal, and the third external terminal can be taken out, and the other surface of the capacitor body in the third direction.
  • the fourth and fifth external terminals conducting with the first conductor film and the sixth external terminal conducting with the second conductor film are the fourth external terminal, the fifth external terminal, and the sixth external terminal. It is provided with an external terminal manufacturing step of manufacturing so that the capacitance formed in the capacitance forming portion can be taken out.
  • the above-mentioned multi-terminal capacitor is mounted on the circuit board by using the first external terminal, the second external terminal, and the third external terminal. Further, the above-mentioned multi-terminal capacitor is mounted on a circuit board using the fourth external terminal, the fifth external terminal, and the sixth external terminal.
  • the multi-terminal capacitor according to the present invention and the manufacturing method thereof, it is possible to provide a multi-terminal capacitor that can be used as a through-type capacitor and also as an LW inverting type capacitor. Further, according to the multi-terminal capacitor mounting circuit board according to the present invention, it is possible to provide a multi-terminal capacitor mounting circuit board in which the above-mentioned multi-terminal capacitor is mounted as a through-type capacitor or an LW inverting capacitor.
  • FIG. 1 (A) to 1 (C) show a conventional penetrating capacitor, a pad form when the penetrating capacitor is mounted on the circuit board, and a state in which the penetrating capacitor is mounted on the circuit board, respectively. It is a figure which exemplifies.
  • 2 (A) to 2 (C) show the conventional LW inverting capacitor, the pad form when the same LW inverting capacitor is mounted on the circuit board, and the same LW inverting capacitor mounted on the circuit board. It is a figure which illustrates each state.
  • 3 (A) is a plan view of a multi-terminal capacitor showing an application example of the present invention
  • FIG. 3 (B) is a side view of the multi-terminal capacitor showing a lower side surface of FIG.
  • FIG. 3 (A), and FIG. 3 (C) is a side view of the multi-terminal capacitor.
  • FIG. 3 (B) is a bottom view of the multi-terminal capacitor showing the lower side surface of FIG. 3 (B)
  • FIG. 3 (D) is a side view of the multi-terminal capacitor showing the lower side surface of FIG. 3 (C).
  • 4 (A) is an enlarged cross-sectional view of the capacitor main body shown in FIG. 3 (A) corresponding to FIG. 3 (A)
  • FIG. 4 (B) is an enlarged sectional view of the capacitor main body shown in FIG. 4 (C) is a bottom view of the capacitor body shown in FIG. 3 corresponding to FIG. 3 (C).
  • 5 (A) is a plan view of the substrate portion shown in FIG.
  • FIG. 5 (B) is a sectional view taken along line S2-S2 of FIG. 5 (A)
  • FIG. (C) is explanatory drawing of the substrate part manufacturing process.
  • 6 (A) and 6 (B) are explanatory views of a capacitance forming portion manufacturing step (first conductor film manufacturing step).
  • 7 (A) and 7 (B) are explanatory views of a capacitance forming portion manufacturing step (dielectric film manufacturing step).
  • 8 (A) and 8 (B) are explanatory views of a capacitance forming portion manufacturing step (second conductor film manufacturing step).
  • 9 (A) and 9 (B) are explanatory views of the protective film manufacturing process.
  • FIG. 10 (A) to 10 (D) are explanatory views of a connecting conductor portion manufacturing process.
  • 11 (A) and 11 (B) are explanatory views of an external terminal manufacturing step (including a connecting conductor portion manufacturing step).
  • FIG. 12 (A) shows a pad form when the multi-terminal capacitor shown in FIG. 3 is mounted on a circuit board as a through-type capacitor
  • FIGS. 12 (B) and 12 (C) show the same multi-terminal capacitor.
  • FIG. 12 (D) is a diagram showing a modified example of the pad form shown in FIG. 12 (A).
  • FIG. 13 (A) shows a pad form when the multi-terminal capacitor shown in FIG.
  • FIG. 3 is mounted on a circuit board as an LW inverting capacitor
  • FIGS. 13 (B) and 13 (C) show the same multi-terminal capacitor.
  • FIG. 13 (D) is a diagram showing a modified example of the pad form shown in FIG. 13 (A).
  • FIG. 14 is a diagram corresponding to FIG. 3C showing a modified example of the fourth external terminal and the fifth external terminal of the multi-terminal capacitor shown in FIG.
  • FIG. 15 is a diagram corresponding to FIG. 3 (A) showing a modified example of the third external terminal of the multi-terminal capacitor shown in FIG.
  • the opposite direction (left-right direction in FIG. 3A) of the two opposing surfaces of the condenser body 110 described later is the “first direction d1”, and the opposite direction of the other two opposing surfaces (FIG. 3).
  • the vertical direction of (A) is referred to as “second direction d2”
  • the opposite direction of the remaining two opposing surfaces is referred to as “third direction d3”
  • figures other than FIG. 3 (B) are also indicated in the same direction as these directions.
  • the dimension along the first direction d1 of each component is "first direction dimension D1 [sign of component]”
  • the dimension along the second direction d2 is “second direction dimension D2 [sign of component]”.
  • the dimension along the third direction d3 is referred to as “third direction dimension D3 [sign of component]”.
  • the first conductor film 112, the dielectric film 113, the second conductor film 114, the first protective layer 115, the second protective layer 116, and the first external terminals 121 to the sixth external terminals 126 which will be described later.
  • the term “thickness" is used together in order to promote understanding.
  • the numerical values illustrated as each dimension mean the reference dimension in design and do not include the dimensional tolerance in manufacturing.
  • the multi-terminal capacitor 100 includes a rectangular parallelepiped capacitor body 110 and a first capacitor body 100 provided on one surface (upper surface of FIG. 3B) in the third direction d3.
  • the external terminal 125 and the sixth external terminal 126, the first connecting conductor portion 131 connecting the first external terminal 121 and the fourth external terminal 124, and the second external terminal 122 and the fifth external terminal 125 are connected.
  • a second connecting conductor portion 132 is provided, and a third connecting conductor portion 133 that connects the third external terminal 123 and the sixth external terminal 126 is provided.
  • the first direction dimension D1 [110] of the capacitor body 110 is larger than the second direction dimension D2 [110], and the third direction dimension D3 [110] is. It is smaller than the second direction dimension D2 [110].
  • the numerical values of the first direction dimension D1 [110], the second direction dimension D2 [110], and the third direction dimension D3 [110] are the relationship of the first direction dimension D1 [110]> the second direction dimension D2 [110], or In addition to this, there is no particular limitation as long as the relationship of the third direction dimension D3 [110] ⁇ second direction dimension D2 [110] is satisfied.
  • the first direction dimension D1 [110] of the capacitor body 110 can be exemplified in the range of 400 to 1600 ⁇ m, and the second direction dimension D2 [110] can be in the range of 200 to 800 ⁇ m.
  • the second direction dimension D2 [110] can be 100 ⁇ m or less, or 50 ⁇ m or less.
  • the capacitor main body 110 includes: a rectangular substrate portion 111 having a plurality of through holes 111a (see FIGS. 4A, 5A and 5B), and a first substrate portion 111.
  • a first conductor film 112 that continuously covers one surface of the three-direction d3 (upper surface of FIG. 4A), the other surface of the third direction d3 (lower surface of FIG. 4A), and the inner wall of each through hole 111a. (See FIGS. 4 (A) and 6),: The dielectric film 113 covering the first conductor film 112 (see FIGS. 4 (A) and 7), and the second conductor covering the dielectric film 113.
  • Capacitance can be formed between the first conductor film 112 and the second conductor film 113 which have a film 114 (see FIGS. 4A and 8) and face each other via the dielectric film 113.
  • a capacitance forming unit (reference numeral omitted) is configured.
  • the first direction dimension D1 [111] of the substrate portion 111 is larger than the second direction dimension D2 [111], and the third direction dimension D3 [111] ] Is smaller than the second direction dimension D2 [111].
  • each through hole 111a is a tetragonal column whose first direction dimension D1 [111a] is larger than that of the second direction dimension D2 [111a], the total number of through holes 111a is 105, and the arrangement of the through holes 111a is It is a grid array with 7 first directions d1 and 15 second directions d2, and the intervals of the through holes 111a arranged in the first direction d1 are the same, and the intervals of the through holes 111a arranged in the second direction d2 are also the same.
  • the numerical ranges of the first-direction dimension D1 [111], the second-direction dimension D2 [111], and the third-direction dimension D3 [111] of the substrate portion 111 are the above-mentioned capacitors. It suffices as long as it conforms to each numerical range of the first direction dimension D1 [110], the second direction dimension D2 [110], and the third direction dimension D3 [110] of the main body 110.
  • first direction dimension D1 [111a] of the through hole 111a can be exemplified in the range of 5 to 20 ⁇ m
  • second direction dimension D2 [111a] can be exemplified in the range of 0.5 to 2 ⁇ m
  • first direction d1 can be exemplified.
  • the distance between the through holes 111a arranged in the same direction can be exemplified in the range of 1 to 10 ⁇ m
  • the distance between the through holes 111a arranged in the second direction d2 can be exemplified in the range of 0.5 to 2 ⁇ m.
  • the tetragonal columnar through hole 111a has been illustrated, it can be changed to a pentagonal columnar shape, a columnar shape, an elliptical columnar shape, or the like if the same capacitance as described later can be formed. Further, although a plurality of through holes 111a arranged in a grid pattern is illustrated, it can be changed to a staggered arrangement or the like if the same capacitance as described later can be formed.
  • the first conductor film 112 includes a rectangular first planar portion 112a (see FIG. 6B) on one surface (upper surface of FIG. 4A) of the substrate portion 111 in the third direction d3.
  • the dielectric film 113 includes a rectangular first planar portion 113a (see FIG. 7B) on one surface (upper surface of FIG. 4A) of the substrate portion 111 in the third direction d3 and a substrate.
  • the second conductor film 114 includes a rectangular first planar portion 114a (see FIG. 8B) located on one surface (upper surface of FIG. 4A) of the substrate portion 111 in the third direction d3.
  • the directional dimension D1 [112a & 112b] is larger than the second directional dimension D2 [112a & 112b], and the first directional dimension D1 [112a & 112b] is smaller than the first directional dimension D1 [111] of the substrate portion 111.
  • [112a & 112b] is smaller than the second direction dimension D2 [111] of the substrate portion 111.
  • the first-direction dimension D1 [113a & 113b] of the first planar portion 113a and the second planar portion 113b of the dielectric film 113 is larger than the second-direction dimension D2 [113a & 113b], and the first-direction dimension D1 [113a & 113b].
  • the second direction dimension D2 [113a & 113b] is the first surface of the first conductor film 112. It is smaller than the second direction dimension D2 [112a & 112b] of the shaped portion 112a and the second planar portion 112b.
  • the first-direction dimensions D1 [114a & 114b] of the first planar portion 114a and the second planar portion 114b of the second conductor film 114 are larger than the second-direction dimensions D2 [114a & 114b], and the first-direction dimensions D1 [114a & 114b].
  • the first-direction dimensions D1 [112a & 112b] and the second-direction dimensions D2 [112a & 112b] of the first planar portion 112a and the second planar portion 112b of the first conductor film 112 are The first directional dimensions D1 [113a & 113b] and the second directional dimensions D2 [113a & 113b] of the first planar portion 113a and the second planar portion 113b of the dielectric film 113, and the first planar portion 114a of the second conductor film 114.
  • the numerical ranges of the first-direction dimensions D1 [114a & 114b] and the second-direction dimensions D2 [114a & 114b] of the second planar portion 114b satisfy the above-mentioned relationship and are the first-direction dimensions of the above-mentioned capacitor body 110. There is no particular limitation as long as it is within the numerical range of D1 [110] and the second direction dimension D2 [110]. Further, the thickness of the first conductor film 112, the thickness of the dielectric film 113, and the thickness of the second conductor film 113 can be exemplified in the range of 1 to 500 nm.
  • the capacitance forming portion (reference numeral omitted) is dielectric with the first planar portion 112a of the first conductor film 112 located on one surface (upper surface of FIG. 4A) of the third direction d3 of the substrate portion 111.
  • the partial capacitance that can be formed by the first planar portion 113a of the body film 113 and the first planar portion 114a of the second conductor film 114, and the other surface of the substrate portion 111 in the third direction d3 (FIG. 4 (A). ), Which can be formed by the second planar portion 112b of the first conductor film 112, the second planar portion 113b of the dielectric film 113, and the second planar portion 114b of the third conductor film 114.
  • the above-mentioned capacitance can be formed by the partial capacitance that can be formed.
  • the capacitor main body 110 includes: -A first conductor film 112, a dielectric film 113, and a second conductor film 114, respectively, located on one surface (upper surface of FIG. 4A) of the substrate portion 111 in the third direction d3.
  • the first protective film 115 (see FIGS. 4A and 9A) that covers the one-sided portions 112a, 113a and 114a, and the other surface of the substrate portion 111 in the third direction d3 (FIG. 4).
  • the second protective film 116 (FIG. 4 (FIG.
  • the first protective film 115 has the first-direction dimension D1 [115] and the second-direction dimension D2 [115], and the second protective film 116.
  • the first-direction dimension D1 [116] and the second-direction dimension D2 [116] of the above are the same as or substantially the same as the first-direction dimension D1 [111] and the second-direction dimension D2 [111] of the substrate portion 111.
  • the first-direction dimension D1 [115] and the second-direction dimension D2 [115] of the first protective film 115 and the first-direction dimension D1 [116] of the second protective film 116 may be compatible with the numerical range of the first direction dimension D1 [110] and the second direction dimension D2 [110] of the capacitor body 110 described above.
  • the thickness of the first protective film 115 and the thickness of the second protective film 116 can be exemplified in the range of 0.2 to 5 ⁇ m.
  • the first connecting conductor portion 117a is one end portion of the first protective film 115 in the first direction d1 (in FIG. 10A).
  • the left end portion is provided so as to penetrate the third direction d3 and to be in contact with one end portion (left end portion in FIG. 10A) of the first planar portion 112a of the first conductor film 112 in the first direction d1.
  • the first direction dimension D1 [117a] is smaller than the second direction dimension D2 [117a]
  • the second direction dimension D2 [117a] is the second of the first planar portion 112a of the first conductor film 112. It is slightly smaller than the directional dimension D2 [112a].
  • the second connecting conductor portion 117b penetrates the other end of the first protective film 115 in the first direction d1 (the right end portion in FIG. 10A) in the third direction d3, and is formed by the first conductor film 112. It is provided so as to be in contact with the other end of the first planar portion 112a (the right end portion in FIG. 10A), and the first direction dimension D1 [117b] is the second direction dimension D2 [117b]. ], And the second direction dimension D2 [117b] is slightly smaller than the second direction dimension D2 [112a] of the first planar portion 112a of the first conductor film 112.
  • the third connecting conductor portion 117c penetrates the center of one end portion of the first protective film 115 in the first direction d1 (the center in the left-right direction of the upper end portion of FIG. 10A) in the third direction d3, and is third.
  • the two conductor film 114 is provided so as to be in contact with the center of the first direction d1 of one end of the first planar portion 114a (the center in the left-right direction of the upper end portion of FIG. 10A), and the first direction dimension D1 thereof.
  • [117c] is larger than the second direction dimension D2 [117c]
  • the first direction dimension D1 [117c] is slightly smaller than the first direction dimension D1 [123] of the third external terminal 123.
  • the fourth connecting conductor portion 117d penetrates the center of the other end of the first protective film 115 in the first direction d1 (the center of the lower end of FIG. 10A in the left-right direction) in the third direction d3.
  • the second conductor film 114 is provided so as to be in contact with the center of the first direction d1 of the other end of the first planar portion 114a (the center of the lower end of FIG. 10A in the left-right direction), and the first direction thereof.
  • the dimension D1 [117d] is larger than the second direction dimension D2 [11dc], and the first direction dimension D1 [117d] is slightly smaller than the first direction dimension D1 [123] of the third external terminal 123.
  • the connection resistance between the first conductor film 112 and the first external terminal 121 or the second external terminal 122 does not increase in the first connecting conductor portion 117a and the second connecting conductor portion 117b.
  • the third connecting conductor portion 117c and the fourth connecting conductor portion 117d have dimensions D1 [117c & 117d] in the first direction and the second direction so that the connection resistance between the second conductor film 114 and the third external terminal 123 does not increase.
  • the dimension D2 [117c & 117d] is the same as or slightly larger than the thickness of the first protective film 115.
  • the fifth connecting conductor portion 118a to the seventh connecting conductor portion 118c will be described with reference to FIG. 10.
  • the fifth connecting conductor portion 118a is one of the first directions d1 of one end of the second direction d2 of the second protective film 116.
  • the first direction d1 of one end of the second plane portion 112b of the first conductor film 112 and the second direction d2 so as to penetrate the side (the left side of the upper end portion of FIG. 10B) in the third direction d3. It is provided so as to be in contact with one side (the left side of the upper end portion of FIG. 10B), and its first direction dimension D1 [118a] is larger than the second direction dimension D2 [118a] and is larger than the second direction dimension D2 [118a].
  • D1 [118a] is slightly smaller than the first direction dimension D1 [124] of the fourth external terminal 124.
  • the sixth connecting conductor portion 118b penetrates the other side of the first direction d1 (the right side of the upper end portion of FIG. 10B) in the third direction d3 at one end of the second direction d2 of the second protective film 116.
  • the second planar portion 112b of the first conductor film 112 is provided so as to be in contact with the other side of the first direction d1 (the right side of the upper end portion in FIG. 10B) at one end of the second direction d2.
  • the first direction dimension D1 [118b] is larger than the second direction dimension D2 [118b]
  • the first direction dimension D1 [118b] is slightly larger than the first direction dimension D1 [125] of the fifth external terminal 125. Is small.
  • the seventh connecting conductor portion 118c penetrates the other end portion (lower end portion of FIG. 10B) of the second protective film 116 in the second direction d2 in the third direction d3, and is formed by the second conductor film 114. It is provided so as to be in contact with one end of the second planar portion 114b (the lower end of FIG. 10B), and the first direction dimension D1 [118c] is larger than the second direction dimension D2 [118c].
  • the first-direction dimension D1 [118b] is slightly smaller than the first-direction dimension D1 [114b] of the second planar portion 114b of the second conductor film 114.
  • the connection resistance between the first conductor film 112 and the fourth external terminal 124 or the fifth external terminal 125 does not increase in the fifth connecting conductor portion 118a and the sixth connecting conductor portion 117b.
  • the seventh connecting conductor portion 118c can have the first direction dimension D1 [118c] and the second direction dimension D2 [118c] so that the connection resistance between the second conductor film 112 and the sixth external terminal 126 does not increase. It is preferable to take as large as possible.
  • the third direction dimension D3 [118a to 118c] of the fifth connecting conductor portion 118a to the seventh connecting conductor portion 118c is the same as or slightly larger than the thickness of the second protective film 116.
  • the first external terminal 121 has a rectangular shape, and one surface of the capacitor main body 110 in the third direction d3. It exists at one end of the first direction d1 (the left end of FIG. 3A), and its first direction dimension D1 [121] is smaller than 1/2 of the first direction dimension D1 [110] of the capacitor body 110.
  • the second direction dimension D2 [121] is the same as or substantially the same as the second direction dimension D2 [110] of the capacitor body 110.
  • the second external terminal 122 has a rectangular shape, and the first external terminal 121 is located at the other end of the first direction d1 (right end in FIG. 3A) on one surface of the third direction d3 of the capacitor main body 110.
  • the first direction dimension D1 [122] is smaller than 1/2 of the first direction dimension D1 [110] of the capacitor main body 110, and the second direction dimension D2 [121] is separated from the first direction d1. Is the same as or almost the same as the second direction dimension D2 [110] of the capacitor body 110.
  • the first direction dimension D1 [122] and the second direction dimension D2 [122] of the second external terminal 122 are the first direction dimension D1 [121] and the second direction dimension D2 of the first external terminal 121. The same thing as [121] is drawn.
  • the third external terminal 123 has a rectangular shape, and is between the first external terminal 121 and the second external terminal 121 on one surface of the third direction d3 of the capacitor main body 110 (center in the left-right direction in FIG. 3A). ) Exists in non-contact with the first external terminal 121 and the second external terminal 122, the first direction dimension D1 [123] of which is smaller than the second direction dimension D2 [123], and the second direction dimension D2 [123]. Is the same as or almost the same as the second direction dimension D2 [110] of the capacitor body 110.
  • the first external terminal 121, the second external terminal 122, and the third external terminal 123 have first-direction dimensions D1 [121 to 123] and second-direction dimensions D2 [121 to 123]. Is preferably made as large as possible so that the connection resistance when mounted on the circuit board 200 described later does not increase. However, the distance between the first external terminal 121 and the third external terminal 123 (the distance between the first direction d1) and the distance between the second external terminal 122 and the third external terminal 123 (the distance between the first direction d1) are different. It is preferably 100 ⁇ m or more in order to prevent a short circuit due to the bonding material used when mounting on the circuit board 200 described later. Further, the thickness of the first external terminal 121, the thickness of the second external terminal 122, and the thickness of the third external terminal 123 can be exemplified in the range of 5 to 10 ⁇ m.
  • the fourth external terminal 124 has a rectangular shape, and the second direction d2 on the other side of the third direction d3 of the capacitor main body 110. It exists on one side of one end of the above (left side of the upper end of FIG. 3C), and its first direction dimension D1 [124] is the same as or almost the same as the first direction dimension D1 [121] of the first external terminal 121. It is the same, and the second direction dimension D2 [124] is smaller than 1/2 of the second direction dimension D2 [110] of the capacitor body 110.
  • the fifth external terminal 125 has a rectangular shape and exists on the other side of one end of the second direction d2 on the other side of the third direction d3 of the capacitor body 110 (on the right side of the upper end portion in FIG. 3C).
  • the first direction dimension D1 [125] is the same as or almost the same as the first direction dimension D1 [122] of the second external terminal 122
  • the second direction dimension D2 [125] is the second direction of the capacitor body 110. It is smaller than 1/2 of the dimension D2 [110].
  • the sixth external terminal 126 has a rectangular shape, exists at the other end of the second direction d2 (the lower end of FIG. 3C) on the other side of the third direction d3 of the capacitor main body 110, and is the third.
  • the one-way dimension D1 [126] is the same as or almost the same as the first-direction dimension D1 [110] of the capacitor body 110, and the second-direction dimension D2 [126] is the second-direction dimension D2 [110] of the capacitor body 110. Less than 1/2.
  • the first-direction dimensions D1 [121 to 123] and the second-direction dimensions D2 [121 to 123] of the fourth external terminal 124, the fifth external terminal 125, and the sixth external terminal 126 Is preferably made as large as possible so that the connection resistance when mounted on the circuit board 200 described later does not increase.
  • the distance between the 4th external terminal 124 and the 5th external terminal 125 (distance in the first direction d1) and the distance between the 4th external terminal 124 and the 5th external terminal 125 and the 6th external terminal 126 (second direction).
  • the interval (d2) is preferably 100 ⁇ m or more in order to prevent a short circuit due to the bonding material used when mounting on the circuit board 200 described later. Further, the thickness of the fourth external terminal 124, the thickness of the fifth external terminal 125, and the thickness of the sixth external terminal 126 can be exemplified in the range of 5 to 10 ⁇ m.
  • the first external terminal 121, the second external terminal 122, and the third external terminal provided on one surface of the capacitor main body 110 in the third direction d3 can be taken out by the capacitor 123, and the other surface of the capacitor body 110 in the third direction d3 (lower surface of FIG. 3B, FIG. 3).
  • the fourth external terminal 124, the fifth external terminal 125, and the sixth external terminal 126 provided in (see (C)) can also take out the capacitance formed by the capacitance forming portion (reference numeral omitted). It has become.
  • the first connecting conductor portion 131 has a rectangular shape, and one end edge in the third direction d3 ( The upper edge of FIG. 3B is continuous with one end edge of the first external terminal 121 in the second direction d2 (lower edge of FIG. 3A), and the other end edge of the third direction d3 (FIG. 3B). ) Is continuous with one end edge (upper edge of FIG. 3C) of the fourth external terminal 124 in the second direction d2, and the first direction dimension D1 [131] is the first edge of the first external terminal 121. It is the same as or substantially the same as the one-way dimension D1 [121] and the first-way dimension D1 [124] of the fourth external terminal 124.
  • the second connecting conductor portion 132 has a rectangular shape, and one end edge of the third direction d3 (upper edge of FIG. 3B) is one end edge of the second external terminal 122 in the second direction d2 (FIG. 3 (FIG. 3).
  • the other end edge (lower edge of FIG. 3B) of the third direction d3 is continuous with the lower edge of A), and the one end edge of the fifth external terminal 125 in the second direction d2 (upper edge of FIG. 3C).
  • its first directional dimension D1 [132] is the same as or almost the same as the first directional dimension D1 [122] of the second external terminal 122 and the first directional dimension D1 [125] of the fifth external terminal 125. Is.
  • the third connecting conductor portion 133 has a rectangular shape, and one end edge of the third direction d3 (lower edge of FIG. 3D) is one end edge of the third external terminal 123 in the second direction d2 (FIG. 3 (FIG. 3).
  • the other end edge (upper edge of FIG. 3D) of the third direction d3 is continuous with the upper edge of A) and is the center of the first direction d1 of the one end edge of the second direction d2 of the sixth external terminal 123. It is continuous with the lower edge in FIG. 3C (center in the left-right direction), and its first-direction dimension D1 [133] is the same as or substantially the same as the first-direction dimension D1 [123] of the third external terminal 123.
  • the first connecting conductor portion 131 can have its first dimension D1 [131] so that the connecting resistance between the first external terminal 121 and the fourth external terminal 124 does not increase. It is preferable to make the second connecting conductor portion 132 as large as possible, and the first direction dimension D1 [132] of the second connecting conductor portion 132 is made as large as possible so that the connecting resistance between the second external terminal 122 and the fifth external terminal 125 does not increase. It is preferable that the third connecting conductor portion 133 has its first direction dimension D1 [133] as large as possible so that the connecting resistance between the third external terminal 123 and the sixth external terminal 126 does not increase. preferable. Further, the thickness of the first connecting conductor portion 131 child 121, the thickness of the second external terminal 122, and the thickness of the third external terminal 123 can be exemplified in the range of 5 to 10 ⁇ m.
  • the other surface of the first external terminal 121 and the third direction d3 provided on one surface of the capacitor main body 110 in the third direction d3 see the upper surface of FIG. 3B and FIG. 3A) (FIG. 3).
  • the lower surface of (B) and the fourth external terminal 124 provided in FIG. 3 (C) are connected by the first connecting conductor portion 131, and one surface of the capacitor main body 110 in the third direction d3 (FIG. 3 (FIG. 3).
  • the upper surface of B) is provided on the second external terminal 122 provided in FIG. 3 (A) and the other surface of the third direction d3 (lower surface of FIG. 3 (B), see FIG. 3 (C)).
  • the fifth external terminal 125 is connected by the second connecting conductor portion 132, and is provided on one surface of the capacitor main body 110 in the third direction d3 (see the upper surface of FIG. 3B and FIG. 3A).
  • the third external terminal 123 and the sixth external terminal 125 provided on the other surface of the third direction d3 (lower surface of FIG. 3B, see FIG. 3C) are connected by the third connecting conductor portion 133.
  • FIGS. 6 to 11 a method of manufacturing the above-mentioned multi-terminal capacitor 100 will be described with reference to FIGS. 6 to 11.
  • the drawings corresponding to one multi-terminal capacitor 100 are drawn in FIGS. 6 to 11, in reality, a large number of capacitors that are divided into desired sizes are adopted after the connection conductor portion manufacturing step described later.
  • the manufacturing method of the multi-terminal capacitor 100 is as follows: -Substrate part manufacturing process, -Capacity forming part manufacturing process, -Protective film manufacturing process, -Connecting conductor manufacturing process, -External terminal manufacturing process (Connecting conductor manufacturing process) Includes) and
  • Substrate Part Fabrication Step In the step of manufacturing the substrate portion 111, as illustrated in FIGS. 5 (A) to 5 (C), a base material P111 having a thickness larger than that of the substrate portion 111 is prepared, and the base material P111 is prepared. An etching mask (not shown) corresponding to the through hole 111a is formed on one surface (upper surface of FIG. 5C) of the material P111 in the third direction d3, and a deep groove P111a is formed in the base material P111 by etching using this etching mask. After the etching mask is formed, the etching mask is removed, and the other surface of the base material P111 in the third direction d3 is partially removed (the portion below the line RL in FIG. 5C) by grinding or the like. This is done by obtaining the substrate portion 111 illustrated in 5 (A) and 5 (B).
  • CMOS complementary metal-oxide-semiconductor
  • CMOS complementary metal-oxide-semiconductor
  • DRIE deep etching method
  • the step of manufacturing the capacitance forming portion is one of the third directions d3 of the substrate portion 111, as illustrated in (1) FIGS. 6 (A) and 6 (B).
  • the materials of the first conductor film 112 and the second conductor film 114 include known conductors such as nickel, copper, palladium, platinum, silver, gold, ruthenium, tungsten, molybdenum, titanium or metals such as alloys thereof. Conductive materials such as conductive silicone can be used, and among them, titanium (titanium nitride) is preferable.
  • the methods for producing the first conductor film 112, the dielectric film 113, and the second conductor film 114 include a known dry plating method and a wet plating method, for example, a sputtering method, a vapor deposition method, and an atomic layer volume method (ALD method). A method, an electrolytic plating method, a electroless plating method and the like can be used, and among them, the atomic layer volume method (ALD method) is preferable.
  • the steps for manufacturing the first protective film 115 and the second protective film 116 are as follows: (1) Third direction d3 of the substrate portion 111. A first protective film that covers the first planar portions 112a, 113a, and 114a of the first conductor film 112, the dielectric film 113, and the second conductor film 114 on one surface (upper surface of FIG. 9B), respectively. The step of producing 115, and (2) the first conductor film 112, the dielectric film 113, and the second conductor film 114 on the other surface (lower surface of FIG. 9B) of the substrate portion 111 in the third direction d3, respectively. Includes a step of making a second protective film 116 that covers the second planar portions 112b, 113b and 114b of the above.
  • Known insulators such as polyimide, silicon oxide, silicon nitride, silicon oxynitride and the like can be used as the material of the first protective film 115 and the second protective film 116, and silicon nitride is preferable among them.
  • known film forming methods such as a spin coating method, a spray coating method, and a printing method can be used, and among them, the spin coating method is preferable.
  • a barrier film for preventing the invasion of water, hydrogen, etc. into the capacitance forming portion may be formed between the capacitance forming portion (reference numeral omitted) and the protective films 115 and 116.
  • the thickness of the barrier film can be exemplified in the range of 5 to 500 nm, and known insulators such as alumina, zirconia, silicon oxide, silicon oxynitride and the like can be used as the material of the barrier film, and as a manufacturing method. Can be used by a sputtering method, a CVD method, or the like.
  • FIGS. 10A to 10D The steps of manufacturing the first connecting conductor portion 117a to the fourth connecting conductor portion 117d and the fifth connecting conductor portion 118a to the seventh connecting conductor portion 118c are shown in FIGS. 10A to 10D. ), An etching mask corresponding to the first connecting conductor portion 117a to the fourth connecting conductor portion 117d on one surface (upper surface of FIG. 10D) of the first protective film 115 in the third direction d3 (not shown). ) Is formed, a through hole TH is formed in the first protective film 115 by etching using this etching mask (see FIG. 10C), and then the etching mask is removed and the through hole TH is formed. A conductor portion CP is produced (see FIG.
  • an etching mask (illustrated) corresponding to the fifth connecting conductor portion 118a to the seventh connecting conductor portion 118c on one surface (the surface appearing in FIG. 10B) of the second protective film 116 in the third direction d3. (Omitted) is formed, a through hole TH (not shown) is formed in the second protective film 116 by etching using this etching mask, and then the etching mask is removed, and the conductor portion CP (not shown) is formed in each through hole TH. (Not shown) is produced.
  • a known dry etching method and a wet etching method can be selectively used as the etching method, and the dry etching method is particularly preferable.
  • a known conductor for example, a metal such as copper, nickel, tin, palladium, platinum, gold or an alloy thereof can be used, and nickel is preferable among them.
  • Known dry plating methods and wet plating methods for example, a sputtering method, a vapor deposition method, an electrolytic plating method, an electroless plating method, and the like can be used as a method for producing the conductor portion CP, and the electroless plating method is preferable.
  • the external terminal manufacturing process includes the first external terminal 121 to the sixth external terminal 122 and the first connecting conductor portion 131 to the third connection. It differs depending on whether the conductor portion 133 is composed of a single film or a plurality of films. When these are made of a single film, as shown in FIGS. 11 (A) and 11 (B), the first external terminal 121 to the sixth terminal 122 and the first connection are first formed on the entire surface of the capacitor body 110.
  • a plating mask is formed on the portion where the conductor portion 131 to the third connecting conductor portion 133 is not manufactured, and the first external terminal 121 to the sixth terminal 122 and the first connecting conductor portion 131 to the third connecting are formed by plating using this plating mask.
  • the conductor portion 133 is manufactured, and the plating mask after the fabrication is removed.
  • Known conductors such as titanium, copper, nickel, silver, gold, platinum, palladium, tin, chrome, titanium, tantalum, tungsten, molybdenum or alloys thereof can be used as the material for the single film, among which titanium.
  • nickel is preferred.
  • a known dry plating method for example, a sputtering method, a vapor deposition method, a CVD method, or the like can be used as a method for producing a single film, and the sputtering method is preferable.
  • a known baking method that is, a method in which a conductor paste is applied by roller coating, printing, or the like and baked.
  • the single film is used as a base film and a second film is formed on the surface thereof.
  • the material after the second film is used as the single film. It may be different. Taking the case where the number of films is 4, a combination in which the first film (the single film) is titanium, the second film is nickel, the third film is copper, and the fourth film is tin. , A combination in which the first film (the single film) is nickel, the second film is copper, the third film is nickel, and the fourth film is tin can be exemplified. Of course, combinations other than these may be adopted.
  • a known wet plating method for example, an electrolytic plating method, an electroless plating method, or the like can be used as a method for producing the second and subsequent films, and the electrolytic plating method is preferable.
  • a known baking method that is, a method of applying a conductor paste by roller coating, printing, or the like and baking the second or subsequent film.
  • FIG. 12A is a diagram illustrating a pad form when the multi-terminal capacitor 100 is mounted on the circuit board 200 as a through-type capacitor, in which 201 and 202 are signal pads and 203 and 204 are ground pads.
  • .. 12 (B) and 12 (C) are diagrams and connection explanatory views showing a state in which the multi-terminal capacitor 100 is mounted on the circuit board 200 as a through-type capacitor, and the multi-terminal capacitor 100 solders the first external terminal 121.
  • the second external terminal 122 is connected to the signal pad 202 using the same bonding material, and the third external terminal 123 is connected to the ground using the same bonding material. It is connected to pads 203 and 204.
  • FIG. 12 (D) is a diagram illustrating a pad form that is a substitute for the pad form illustrated in FIG. 12 (A). In this pad form, two ground pads 203 and 204 are used as one ground pad 203'. It is configured.
  • FIG. 13A is a diagram illustrating a pad form when the multi-terminal capacitor 100 is mounted on the circuit board 200 as an LW inverting capacitor, where 211 in the figure is a signal pad and 212 is a ground pad.
  • 13 (B) and 13 (C) are diagrams and connection explanatory views showing a state in which the multi-terminal capacitor 100 is mounted on the circuit board 200 as an LW inverting capacitor, and the multi-terminal capacitor 100 includes the fourth external terminal 124 and The fifth external terminal 125 is connected to the signal pad 211 using a bonding material such as solder (not shown), and the sixth external terminal 126 is connected to the ground pad 212 using the same bonding material.
  • FIG. 13 (B) and 13 (C) are diagrams and connection explanatory views showing a state in which the multi-terminal capacitor 100 is mounted on the circuit board 200 as an LW inverting capacitor, and the multi-terminal capacitor 100 includes the fourth external terminal 124 and The fifth external terminal 125 is connected to the signal pad 211
  • FIG. 13 (D) is a diagram illustrating a pad form that is a substitute for the pad form illustrated in FIG. 13 (A).
  • one signal pad 211 is the fourth external terminal of the multi-terminal capacitor 100. It is divided into two signal pads 211'according to 124 and the fifth external terminal 125.
  • the multi-terminal capacitor 100 is a first external terminal 121 provided on one surface of the third direction d3 of the capacitor body 110 (see the upper surface of FIG. 3B and FIG. 3A).
  • the second external terminal 122 and the third external terminal 123 allow the capacitance formed by the capacitance forming portion (reference numeral omitted) to be taken out, and the other surface of the capacitor body 110 in the third direction d3.
  • the capacitance forming portion (reference numeral omitted) is also formed by the fourth external terminal 124, the fifth external terminal 125, and the sixth external terminal 126 provided on the lower surface of FIG. 3B, see FIG. 3C). It is possible to take out the capacitance formed by.
  • a penetrating capacitor 100 can be used as a penetrating capacitor and also as an LW reversing capacitor, a penetrating capacitor can be used in the case where the same size and capacitance are used together as in the past.
  • LW inverting capacitors do not need to be prepared individually, and even if two or more types with the same size and capacitance are required, it is necessary to prepare through-type capacitors and LW inverting capacitors individually for each type. Absent.
  • the first conductor film 112, the dielectric film 113, and the second conductor film 114 are used one by one, but the dielectric film covering the second conductor film and the third covering the dielectric film are shown. It is also possible to add a conductor film to form a capacitance forming portion (reference numeral omitted), and further add a dielectric film covering the third conductor film and a fourth conductor film covering the dielectric film. It is also possible to configure the capacitance forming unit (reference numeral omitted) by the above.
  • the first direction dimension D1 [121] of the first external terminal 121 and the first direction dimension D1 [124] of the fourth external terminal 124 are the same or almost the same, and the first direction dimension D1 of the second external terminal 122. [122] and the first direction dimension D1 [125] of the fifth external terminal 125 are the same as or almost the same, but as illustrated in FIG. 14, the first direction dimension D1 [12'of the fourth external terminal 124'[ 124'] is made larger than the first direction dimension D1 [121] of the first external terminal 121, and the first direction dimension D1 [125'] of the fifth external terminal 125'is the first direction dimension of the second external terminal 122.
  • the mounting area (connection area) of the fourth external terminal 124'and the fifth external terminal 125' may be increased by making it larger than D1 [121].
  • FIG. 15 An example in which the third connecting conductor portion 117c and the fourth connecting conductor portion 117d are connected to the third external terminal 123 is illustrated, but as illustrated in FIG. 15, the third external terminal 123 is divided into the first division.
  • a second divided portion 123b is composed of a portion 123a, the first divided portion 123a, and a second divided portion 123b separated in the second direction d2, and a third connecting conductor portion 117c is connected to the first divided portion 123a.
  • the fourth connecting conductor portion 117d may be connected to.
  • the first division portion 123a may be connected to the sixth external terminal 126 by the third connecting conductor portion 133.
  • Multi-terminal capacitor, 110 Condenser body, 111 ... Substrate, 111a ... Through hole, 112 ... First conductor film, 112a ... First surface, 112b ... Second surface, 112c ... Cylindrical, 113 ... Dielectric film, 113a ... First planar portion, 113b ... Second planar portion, 113c ... Cylindrical portion, 114 ... Second conductor film, 114a ... First planar portion, 114b ... Second planar portion , 114c ... Cylindrical part, 115 ... First protective film, 116 ... Second protective film, 117a ... First connecting conductor part, 117b ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】貫通型コンデンサとして使用できるとともにＬＷ逆転型コンデンサとしても使用できる多端子コンデンサを提供する。【解決手段】多端子コンデンサ１００は、誘電体膜１１３を介して向き合う第１導体膜１１２と第２導体膜１１４との間で静電容量を形成し得る容量形成部を有する直方体状のコンデンサ本体１１０を備える。また、コンデンサ本体１１０の第３方向ｄ３の一方面には、第１導体膜１１２と導通する第１外部端子１２１および第２外部端子１２２と、第２導体膜１１４と導通する第３外部端子１２３とが設けられ、コンデンサ本体１１０の第３方向ｄ３の他方面には、第１導体膜１１２と導通する第４外部端子１２４および第５外部端子１２５と、第２導体膜１１４と導通する第６外部端子１２６とが設けられている。

Description

多端子コンデンサ、多端子コンデンサの製造方法、ならびに、多端子コンデンサ実装回路基板
本発明は、多端子コンデンサおよびその製造方法と、当該多端子コンデンサが回路基板に実装された多端子コンデンサ実装回路基板に関する。
ノイズ除去や電圧変動抑制等を目的とし回路基板に実装されるコンデンサとして、図１（Ａ）に例示した貫通型コンデンサＦＴＣ（特許文献１を参照）と、図２（Ａ）に例示したＬＷ逆転型コンデンサＬＷＲＣ（特許文献２を参照）が知られている。　
図１（Ａ）に例示した貫通型コンデンサＦＴＣは、直方体状のコンデンサ本体ＣＥのｄ１方向の両端部に第１外部端子ＥＴ１と第２外部端子ＥＴ２を有し、ｄ２方向の中央の両端部に第３外部端子ＥＴ３と第４外部端子ＥＴ４を有する。コンデンサ本体ＣＥは誘電体層（図示省略）を介して積層された複数の第１内部電極層（図示省略）と複数の第２内部電極層（図示省略）とを有し、各第１内部電極層の一端部は第１外部端子ＥＴ１に接続され他端部は第２外部端子ＥＴ２に接続され、各第２内部電極層の一端部は第３外部端子ＥＴ３に接続され他端部は第４外部端子ＥＴ４に接続されている。　
図１（Ｂ）は前記貫通型コンデンサＦＴＣを回路基板ＣＢに実装するときのパッド形態を例示する図であり、同図のＳＰ１およびＳＰ２はシグナルパッド、ＧＰ１およびＧＰ２はグラウンドパッドである。図１（Ｃ）は前記貫通型コンデンサＦＴＣを前記回路基板ＣＢに実装した状態を例示する図であり、貫通型コンデンサＦＴＣの第１外部端子ＥＴ１および第２外部端子ＥＴ２はシグナルパッドＳＰ１およびＳＰ２にそれぞれ接続され、第３外部端子ＥＴ３および第４外部端子ＥＴ４はグラウンドパッドＧＰ１およびＧＰ２にそれぞれ接続されている。　
一方、図２（Ａ）に例示したＬＷ逆転型コンデンサＬＷＲＣは、直方体状のコンデンサ本体ＣＥのｄ１方向の両端部に第１外部端子ＥＴ１と第２外部端子ＥＴ２を有し、コンデンサ本体ＣＥのｄ１方向の寸法はｄ２方向の寸法よりも小さい。コンデンサ本体ＣＥは誘電体層（図示省略）を介して積層された複数の第１内部電極層（図示省略）と複数の第２内部電極層（図示省略）とを有し、各第１内部電極層の一端部は第１外部端子ＥＴ１に接続され、各第２内部電極層の一端部は第２外部端子ＥＴ２に接続されている。　
図２（Ｂ）は前記ＬＷ逆転型コンデンサＬＷＲＣを回路基板ＣＢに実装するときのパッド形態を例示する図であり、同図のＳＰはシグナルパッド、ＧＰはグラウンドパッドである。図２（Ｃ）は前記ＬＷ逆転型コンデンサＬＷＲＣを前記回路基板ＣＢに実装した状態を例示する図であり、ＬＷ逆転型コンデンサＬＷＲＣの第１外部端子ＥＴ１はシグナルパッドＳＰに接続され、第２外部端子ＥＴ２はグラウンドパッドＧＰに接続されている。　
ところで、スマートフォンやノートブックコンピューター等の電子機器には、ノイズ除去や電圧変動抑制等を目的として数多くのコンデンサが回路基板に実装されている。このコンデンサには図１（Ａ）に例示したような貫通型コンデンサと図２（Ａ）に例示したようなＬＷ逆転型コンデンサが併用されるケースが少なくなく、サイズおよび静電容量等が同じ貫通型コンデンサとＬＷ逆転型コンデンサが併用されるケースも少なくない。　
しかしながら、先に述べたように貫通型コンデンサとＬＷ逆転型コンデンサは外部端子の数および位置が異なるコンデンサであるため、サイズおよび静電容量等が同じものが併用されるケースであっても貫通型コンデンサとＬＷ逆転型コンデンサを個々に用意しなければならず、サイズおよび静電容量等が同じものが２種類以上必要なケースでは各種類毎に貫通型コンデンサとＬＷ逆転型コンデンサを個々に用意しなければならず、各コンデンサの保管および管理が煩雑化するとともに、この煩雑化が、コンデンサを含む電子部品が実装された電子部品実装回路基板を得る際のコスト低減の障害にもなり得る。
特開２０１８－０１９０６６号公報 特開２００６－１７３２７０号公報
本発明が解決しようとする課題は、貫通型コンデンサとして使用できるとともにＬＷ逆転型コンデンサとしても使用できる多端子コンデンサおよびその製造方法と、当該多端子コンデンサが貫通型コンデンサまたはＬＷ逆転型コンデンサとして実装された多端子コンデンサ実装回路基板を提供することにある。
前記課題を解決するため、本発明に係る多端子コンデンサは、誘電体膜を介して向き合う第１導体膜と第２導体膜との間で静電容量を形成し得る容量形成部を有する直方体状のコンデンサ本体を備え、前記コンデンサ本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、前記コンデンサ本体の第３方向の一方面には、前記第１導体膜と導通する第１外部端子および第２外部端子と、前記第２導体膜と導通する第３外部端子とが設けられていて、前記第１外部端子および前記第２外部端子と前記第３外部端子とによって前記容量形成部で形成された静電容量を取り出せるように構成されているとともに、前記コンデンサ本体の第３方向の他方面には、前記第１導体膜と導通する第４外部端子および第５外部端子と、前記第２導体膜と導通する第６外部端子とが設けられていて、前記第４外部端子および前記第５外部端子と前記第６外部端子とによって前記容量形成部で形成された静電容量を取り出せるように構成されている。　
また、本発明に係る多端子コンデンサの製造方法は、誘電体膜を介して向き合う第１導体膜と第２導体膜との間で静電容量を形成し得る容量形成部を有する直方体状のコンデンサ本体を作製するコンデンサ本体作製工程と、前記コンデンサ本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、前記コンデンサ本体の第３方向の一方面に前記第１導体膜と導通する第１外部端子および第２外部端子と前記第２導体膜と導通する第３外部端子とを前記第１外部端子および前記第２外部端子と前記第３外部端子とによって前記容量形成部で形成された静電容量を取り出せるように作製し、前記コンデンサ本体の第３方向の他方面に前記第１導体膜と導通する第４外部端子および第５外部端子と前記第２導体膜と導通する第６外部端子を前記第４外部端子および前記第５外部端子と前記第６外部端子とによって前記容量形成部で形成された静電容量を取り出せるように作製する外部端子作製工程とを備える。　
さらに、本発明に係る多端子コンデンサ実装回路基板は、前掲の多端子コンデンサが前記第１外部端子と前記第２外部端子と前記第３外部端子を用いて回路基板に実装されている。また、前掲の多端子コンデンサが前記第４外部端子と前記第５外部端子と前記第６外部端子を用いて回路基板に実装されている。
本発明に係る多端子コンデンサおよびその製造方法によれば、貫通型コンデンサとして使用できるとともにＬＷ逆転型コンデンサとしても使用できる多端子コンデンサを提供すことができる。また、本発明に係る多端子コンデンサ実装回路基板によれば、前掲の多端子コンデンサが貫通型コンデンサまたはＬＷ逆転型コンデンサとして実装された多端子コンデンサ実装回路基板を提供することができる。
図１（Ａ）～図１（Ｃ）は、従前の貫通型コンデンサと、同貫通型コンデンサを回路基板に実装するときのパッド形態と、同貫通型コンデンサを同回路基板に実装した状態をそれぞれ例示する図である。 図２（Ａ）～図２（Ｃ）は、従前のＬＷ逆転型コンデンサと、同ＬＷ逆転型コンデンサを回路基板に実装するときのパッド形態と、同ＬＷ逆転型コンデンサを同回路基板に実装した状態をそれぞれ例示する図である。 図３（Ａ）は本発明の適用例を示す多端子コンデンサの平面図、図３（Ｂ）は図３（Ａ）の下側面を表す同多端子コンデンサの側面図、図３（Ｃ）は図３（Ｂ）の下側面を表す同多端子コンデンサの底面図、図３（Ｄ）は図３（Ｃ）の下側面を表す同多端子コンデンサの側面図である。 図４（Ａ）は図３（Ａ）のＳ１－Ｓ１線に沿う部分省略の拡大断面図、図４（Ｂ）は図３に示したコンデンサ本体の図３（Ａ）対応の平面図、図４（Ｃ）は図３に示したコンデンサ本体の図３（Ｃ）対応の底面図である。 図５（Ａ）は図４（Ａ）に示した基板部の図３（Ａ）対応の平面図、図５（Ｂ）は図５（Ａ）のＳ２－Ｓ２線に沿う断面図、図５（Ｃ）は基板部作製工程の説明図である。 図６（Ａ）および図６（Ｂ）は容量形成部作製工程（第１導体膜作製工程）の説明図である。 図７（Ａ）および図７（Ｂ）は容量形成部作製工程（誘電体膜作製工程）の説明図である。 図８（Ａ）および図８（Ｂ）は容量形成部作製工程（第２導体膜作製工程）の説明図である。 図９（Ａ）および図９（Ｂ）は保護膜作製工程の説明図である。 図１０（Ａ）～図１０（Ｄ）は接続導体部作製工程の説明図である。 図１１（Ａ）および図１１（Ｂ）は外部端子作製工程（連結導体部作製工程を含む）の説明図である。 図１２（Ａ）は図３に示した多端子コンデンサを貫通型コンデンサとして回路基板に実装するときのパッド形態を示す図、図１２（Ｂ）および図１２（Ｃ）は同多端子コンデンサを同回路基板に実装した状態を示す図および接続説明図、図１２（Ｄ）は図１２（Ａ）に示したパッド形態の変形例を示す図である。 図１３（Ａ）は図３に示した多端子コンデンサをＬＷ逆転型コンデンサとして回路基板に実装するときのパッド形態を示す図、図１３（Ｂ）および図１３（Ｃ）は同多端子コンデンサを同回路基板に実装した状態を示す図および接続説明図、図１３（Ｄ）は図１３（Ａ）に示したパッド形態の変形例を示す図である。 図１４は図３に示した多端子コンデンサの第４外部端子および第５外部端子の変形例を示す図３（Ｃ）対応図である。 図１５は図３に示した多端子コンデンサの第３外部端子の変形例を示す図３（Ａ）対応図である。
以下の説明では、後記のコンデンサ本体１１０の相対する２つの面の対向方向（図３（Ａ）の左右方向）を「第１方向ｄ１」、他の相対する２つの面の対向方向（図３（Ａ）の上下方向）を「第２方向ｄ２」、残りの相対する２つの面の対向方向（図３（Ｂ）の上下方向）を「第３方向ｄ３」と表記し、図３（Ａ）および図３（Ｂ）以外の図についてもこれら方向と同様の方向表記を行う。　
また、各構成要素の第１方向ｄ１に沿う寸法を「第１方向寸法Ｄ１［構成要素の符号］」、第２方向ｄ２に沿う寸法を「第２方向寸法Ｄ２［構成要素の符号］」、第３方向ｄ３に沿う寸法を「第３方向寸法Ｄ３［構成要素の符号］」と表記する。ただし、後記の第１導体膜１１２と、誘電体膜１１３と、第２導体膜１１４と、第１保護層１１５と、第２保護層１１６と、第１外部端子１２１～第６外部端子１２６と、第１連結導体部１３１～第３連結導体部１３３の説明にあっては、理解促進を図るために「厚さ」の用語を併用する。ちなみに、各寸法として例示した数値は設計上の基準寸法を意味するものであって、製造上の寸法公差を含むものではない。　
まず、図３および図４、必要に応じ図６～図１１を適宜用いて、本発明の適用例である多端子コンデンサ１００の構成について説明する。　
多端子コンデンサ１００は、図３に例示したように、・直方体状のコンデンサ本体１１０と、・コンデンサ本体１００の第３方向ｄ３の一方面（図３（Ｂ）の上面）に
設けられた第１　外部端子１２１、第２外部端子１２２および第３外部端子１２３と、・コンデンサ本体１００の第３方向ｄ３の他方面（図３（Ｂ）の下面）に設けられた第４　外部端子１２４、第５外部端子１２５および第６外部端子１２６と、・第１外部端子１２１と第４外部端子１２４とを連結する第１連結導体部１３１と、・第２外部端子１２２と第５外部端子１２５とを連結する第２連結導体部１３２と、・第３外部端子１２３と第６外部端子１２６とを連結する第３連結導体部１３３と、を備える。　
《コンデンサ本体》　　コンデンサ本体１１０について図３に準じて説明すると、コンデンサ本体１１０の第１方向寸法Ｄ１［１１０］は第２方向寸法Ｄ２［１１０］よりも大きく、第３方向寸法Ｄ３［１１０］は第２方向寸法Ｄ２［１１０］よりも小さい。第１方向寸法Ｄ１［１１０］と第２方向寸法Ｄ２［１１０］と第３方向寸法Ｄ３［１１０］の数値は第１方向寸法Ｄ１［１１０］＞第２方向寸法Ｄ２［１１０］の関係、または、これに加えて第３方向寸法Ｄ３［１１０］＜第２方向寸法Ｄ２［１１０］の関係を満足していれば特段の制限はない。　
多端子コンデンサ１００が小型かつ薄型の場合、コンデンサ本体１１０の第１方向寸法Ｄ１［１１０］としては４００～１６００μｍの範囲を例示でき、第２方向寸法Ｄ２［１１０］としては２００～８００μｍの範囲を例示でき、第２方向寸法Ｄ２［１１０］としては１００μｍ以下、または、５０μｍ以下を例示できる。　
コンデンサ本体１１０は、・複数の貫通孔１１１ａを有する直方体状の基板部１１１（図４（Ａ）と図５（Ａ）およ　び図５（Ｂ）を参照）と、・基板部１１１の第３方向ｄ３の一方面（図４（Ａ）の上面）と第３方向ｄ３の他方面（　図４（Ａ）の下面）と各貫通孔１１１ａの内壁とを連続して覆う第１導体膜１１２（図　４（Ａ）と図６を参照）と、・第１導体膜１１２を覆う誘電体膜１１３（図４（Ａ）と図７を参照）と、・誘電体膜１１３を覆う第２導体膜１１４（図４（Ａ）と図８を参照）と、を有し、誘電体膜１１３を介して向き合う第１導体膜１１２と第２導体膜１１３との間で静電容量を形成し得る容量形成部（符号省略）が構成されている。　
基板部１１１と複数の貫通孔１１１ａについて図５に準じて説明すると、基板部１１１の第１方向寸法Ｄ１［１１１］は第２方向寸法Ｄ２［１１１］よりも大きく、第３方向寸法Ｄ３［１１１］は第２方向寸法Ｄ２［１１１］よりも小さい。各貫通孔１１１ａの形状は第１方向寸法Ｄ１［１１１ａ］が第２方向寸法Ｄ２［１１１ａ］よりも大きな４角柱状であり、貫通孔１１１ａの総数は１０５個であり、貫通孔１１１ａの並び方は第１方向ｄ１が７個で第２方向ｄ２が１５個の格子状配列であり、第１方向ｄ１に並ぶ貫通孔１１１ａの間隔は等しく第２方向ｄ２に並ぶ貫通孔１１１ａの間隔も等しい。　
多端子コンデンサ１００が小型かつ薄型の場合、基板部１１１の第１方向寸法Ｄ１［１１１］と第２方向寸法Ｄ２［１１１］と第３方向寸法Ｄ３［１１１］それぞれの数値範囲は、前述のコンデンサ本体１１０の第１方向寸法Ｄ１［１１０］と第２方向寸法Ｄ２［１１０］と第３方向寸法Ｄ３［１１０］それぞれの数値範囲に適合していればよい。また、貫通孔１１１ａの第１方向寸法Ｄ１［１１１ａ］としては５～２０μｍの範囲を例示でき、第２方向寸法Ｄ２［１１１ａ］としては０．５～２μｍの範囲を例示でき、第１方向ｄ１に並ぶ貫通孔１１１ａの間隔としては１～１０μｍの範囲を例示でき、第２方向ｄ２に並ぶの貫通孔１１１ａの間隔としては０．５～２μｍの範囲を例示できる。　
なお、図５（Ａ）および図５（Ｂ）には、計１０５個の貫通孔１１１ａを例示したが、貫通孔１１１ａの総数は基板部１１１のサイズの大小や後述の静電容量の大小等に応じて変更可能である。また、第１方向寸法Ｄ１［１１１ａ］＞第２方向寸法Ｄ２［１１１ａ］の貫通孔１１１ａを例示したが、第１方向寸法Ｄ１［１１１ａ］＝第２方向寸法Ｄ２［１１１ａ］や第１方向寸法Ｄ１［１１１ａ］＜第２方向寸法Ｄ２［１１１ａ］であってもよい。さらに、４角柱状の貫通孔１１１ａを例示したが、後述と同様の静電容量の形成が可能であれば、５角以上の多角柱状や円柱状や楕円柱状等に変更可能である。さらに、複数の貫通孔１１１ａを格子状配列で並べたものを例示したが、後述と同様の静電容量の形成が可能であれば、千鳥状配列等に変更可能である。　
第１導体膜１１２は、基板部１１１の第３方向ｄ３の一方面（図４（Ａ）の上面）に在る矩形状の第１面状部１１２ａ（図６（Ｂ）を参照）と、基板部１１１の第３方向ｄ３の他方面（図４（Ａ）の下面）に在る矩形状の第２面状部１１２ｂ（図６（Ｂ）を参照）と、基板部１１１の各貫通孔１１１ａ内に在る４角筒状の筒状部１１２ｃ（図６（Ｂ）を参照）とを連続して有する。　
誘電体膜１１３は、基板部１１１の第３方向ｄ３の一方面（図４（Ａ）の上面）に在る矩形状の第１面状部１１３ａ（図７（Ｂ）を参照）と、基板部１１１の第３方向ｄ３の他方面（図４（Ａ）の下面）に在る矩形状の第２面状部１１３ｂ（図７（Ｂ）を参照）と、基板部１１１の各貫通孔１１１ａ内に在る４角筒状の筒状部１１３ｃ（図７（Ｂ）を参照）とを連続して有する。　
第２導体膜１１４は、基板部１１１の第３方向ｄ３の一方面（図４（Ａ）の上面）に在る矩形状の第１面状部１１４ａ（図８（Ｂ）を参照）と、基板部１１１の第３方向ｄ３の他方面（図４（Ａ）の下面）に在る矩形状の第２面状部１１４ｂ（図８（Ｂ）を参照）と、基板部１１１の各貫通孔１１１ａ内に在る４角筒状の筒状部１１４ｃ（図８（Ｂ）を参照）とを連続して有する。　
第１導体膜１１２と誘電体膜１１３と第２導体膜１１３について図６～図８に準じて説明すると、第１導体膜１１２の第１面状部１１２ａおよび第２面状部１１２ｂの第１方向寸法Ｄ１［１１２ａ＆１１２ｂ］は第２方向寸法Ｄ２［１１２ａ＆１１２ｂ］よりも大きく、かつ、第１方向寸法Ｄ１［１１２ａ＆１１２ｂ］は基板部１１１の第１方向寸法Ｄ１［１１１］よりも小さく第２方向寸法Ｄ２［１１２ａ＆１１２ｂ］は基板部１１１の第２方向寸法Ｄ２［１１１］よりも小さい。　
誘電体膜１１３の第１面状部１１３ａおよび第２面状部１１３ｂの第１方向寸法Ｄ１［１１３ａ＆１１３ｂ］は第２方向寸法Ｄ２［１１３ａ＆１１３ｂ］よりも大きく、かつ、第１方向寸法Ｄ１［１１３ａ＆１１３ｂ］は第１導体膜１１２の第１面状部１１２ａおよび第２面状部１１２ｂの第１方向寸法Ｄ１［１１２ａ＆１１２ｂ］よりも小さく第２方向寸法Ｄ２［１１３ａ＆１１３ｂ］は第１導体膜１１２の第１面状部１１２ａおよび第２面状部１１２ｂの第２方向寸法Ｄ２［１１２ａ＆１１２ｂ］よりも小さい。　
第２導体膜１１４の第１面状部１１４ａおよび第２面状部１１４ｂの第１方向寸法Ｄ１［１１４ａ＆１１４ｂ］は第２方向寸法Ｄ２［１１４ａ＆１１４ｂ］よりも大きく、かつ、第１方向寸法Ｄ１［１１４ａ＆１１４ｂ］は誘電体膜１１３の第１面状部１１３ａおよび第２面状部１１３ｂの第１方向寸法Ｄ１［１１３ａ＆１１３ｂ］よりも小さく第２方向寸法Ｄ２［１１４ａ＆１１４ｂ］は誘電体膜１１３の第１面状部１１３ａおよび第２面状部１１３ｂの第２方向寸法Ｄ２［１１３ａ＆１１３ｂ］よりも小さい。このような寸法関係を持たせた理由は、後述の第１接続導体部１１７ａ～第４接続導体部１１７ｄの作製と第５接続導体部１１８ａ～第７接続導体部１１８ｃの作製に関与する。　
多端子コンデンサ１００が小型かつ薄型の場合、第１導体膜１１２の第１面状部１１２ａおよび第２面状部１１２ｂの第１方向寸法Ｄ１［１１２ａ＆１１２ｂ］および第２方向寸法Ｄ２［１１２ａ＆１１２ｂ］と、誘電体膜１１３の第１面状部１１３ａおよび第２面状部１１３ｂの第１方向寸法Ｄ１［１１３ａ＆１１３ｂ］と第２方向寸法Ｄ２［１１３ａ＆１１３ｂ］と、第２導体膜１１４の第１面状部１１４ａおよび第２面状部１１４ｂの第１方向寸法Ｄ１［１１４ａ＆１１４ｂ］および第２方向寸法Ｄ２［１１４ａ＆１１４ｂ］それぞれの数値範囲は、前掲の関係を満足し、かつ、前述のコンデンサ本体１１０の第１方向寸法Ｄ１［１１０］と第２方向寸法Ｄ２［１１０］の数値範囲内にあれば特段の制限はない。また、第１導体膜１１２の厚さと誘電体膜１１３の厚さと第２導体膜１１３の厚さとしては１～５００ｎｍの範囲を例示できる。　
すなわち、前記の容量形成部（符号省略）は、基板部１１１の第３方向ｄ３の一方面（図４（Ａ）の上面）に在る第１導体膜１１２の第１面状部１１２ａと誘電体膜１１３の第１面状部１１３ａと第２導体膜１１４の第１面状部１１４ａとによって形成され得る部分静電容量と、基板部１１１の第３方向ｄ３の他方面（図４（Ａ）の下面）に在る第１導体膜１１２の第２面状部１１２ｂと誘電体膜１１３の第２面状部１１３ｂと第３導体膜１１４の第２面状部１１４ｂとによって形成され得る部分静電容量と、基板部１１１の各貫通孔１１１ａ内に在る第１導体膜１１２の筒状部１１２ｃと誘電体膜１１３の筒状部１１３ｃと第２導体膜１１４の筒状部１１４ｃとによって形成され得る部分静電容量とによって、前記の静電容量を形成し得るように構成されている。　
また、コンデンサ本体１１０は、・基板部１１１の第３方向ｄ３の一方面（図４（Ａ）の上面）に在る第１導体膜１１２と　誘電体膜１１３と第２導体膜１１４それぞれの第１面状部１１２ａ、１１３ａおよび１　１４ａを覆い隠す第１保護膜１１５（図４（Ａ）と図９（Ａ）を参照）と、・基板部１１１の第３方向ｄ３の他方面（図４（Ａ）の下面）に在る第１導体膜１１２と　誘電体膜１１３と第２導体膜１１４それぞれの第２面状部１１２ｂ、１１３ｂおよび１　１４ｂを覆い隠す第２保護膜１１６（図４（Ａ）と図９（Ｂ）を参照）と、・第１保護膜１１５に設けられた第１接続導体部１１７ａ～第４接続導体部１１７ｄ（図　１０（Ａ）を参照）と、・第２保護膜１１６に設けられた第５接続導体部１１８ａ～第７接続導体部１１８ｃ（図　１０（Ｂ）を参照）と、を有する。　
第１保護膜１１５および第２保護膜１１６について図９に準じて説明すると、第１保護膜１１５の第１方向寸法Ｄ１［１１５］および第２方向寸法Ｄ２［１１５］と、第２保護膜１１６の第１方向寸法Ｄ１［１１６］および第２方向寸法Ｄ２［１１６］は、基板部１１１の第１方向寸法Ｄ１［１１１］および第２方向寸法Ｄ２［１１１］と同じかほぼ同じである。　
多端子コンデンサ１００が小型かつ薄型の場合、第１保護膜１１５の第１方向寸法Ｄ１［１１５］および第２方向寸法Ｄ２［１１５］と、第２保護膜１１６の第１方向寸法Ｄ１［１１６］および第２方向寸法Ｄ２［１１６］それぞれの数値範囲は、前述のコンデンサ本体１１０の第１方向寸法Ｄ１［１１０］と第２方向寸法Ｄ２［１１０］の数値範囲に適合していればよい。また、第１保護膜１１５の厚さと第２保護膜１１６の厚さとしては０．２～５μｍの範囲を例示できる。　
第１接続導体部１１７ａ～第４接続導体部１１７ｄについて図１０に準じて説明すると、第１接続導体部１１７ａは、第１保護膜１１５の第１方向ｄ１の一端部（図１０（Ａ）の左端部）を第３方向ｄ３に貫くように、かつ、第１導体膜１１２の第１面状部１１２ａの第１方向ｄ１の一端部（図１０（Ａ）の左端部）に接するように設けられていて、その第１方向寸法Ｄ１［１１７ａ］は第２方向寸法Ｄ２［１１７ａ］よりも小さく、第２方向寸法Ｄ２［１１７ａ］は第１導体膜１１２の第１面状部１１２ａの第２方向寸法Ｄ２［１１２ａ］よりも僅かに小さい。　
第２接続導体部１１７ｂは、第１保護膜１１５の第１方向ｄ１の他端部（図１０（Ａ）の右端部）を第３方向ｄ３に貫くように、かつ、第１導体膜１１２の第１面状部１１２ａの他端部（図１０（Ａ）の右端部）に接するように設けられていて、その第１方向寸法Ｄ１［１１７ｂ］は第２方向寸法Ｄ２［１１７ｂ
］よりも小さく、第２方向寸法Ｄ２［１１７ｂ］は第１導体膜１１２の第１面状部１１２ａの第２方向寸法Ｄ２［１１２ａ］よりも僅かに小さい。　
第３接続導体部１１７ｃは、第１保護膜１１５の第１方向ｄ１の一端部の中央（図１０（Ａ）の上端部の左右方向中央）を第３方向ｄ３に貫くように、かつ、第２導体膜１１４の第１面状部１１４ａの一端部の第１方向ｄ１の中央（図１０（Ａ）の上端部の左右方向中央）に接するように設けられていて、その第１方向寸法Ｄ１［１１７ｃ］は第２方向寸法Ｄ２［１１７ｃ］よりも大きく、第１方向寸法Ｄ１［１１７ｃ］は第３外部端子１２３の第１方向寸法Ｄ１［１２３］よりも僅かに小さい。　
第４接続導体部１１７ｄは、第１保護膜１１５の第１方向ｄ１の他端部の中央（図１０（Ａ）の下端部の左右方向中央）を第３方向ｄ３に貫くように、かつ、第２導体膜１１４の第１面状部１１４ａの他端部の第１方向ｄ１の中央（図１０（Ａ）の下端部の左右方向中央）に接するように設けられていて、その第１方向寸法Ｄ１［１１７ｄ］は第２方向寸法Ｄ２［１１ｄｃ］よりも大きく、第１方向寸法Ｄ１［１１７ｄ］は第３外部端子１２３の第１方向寸法Ｄ１［１２３］よりも僅かに小さい。　
多端子コンデンサ１００が小型かつ薄型の場合、第１接続導体部１１７ａと第２接続導体部１１７ｂは、第１導体膜１１２と第１外部端子１２１または第２外部端子１２２との接続抵抗が高くならないようにその第１方向寸法Ｄ１［１１７ａ＆１１７ｂ］および第２方向寸法Ｄ２［１１７ａ＆１１７ｂ］を可能な限り大きくとることが好ましい。また、第３接続導体部１１７ｃと第４接続導体部１１７ｄは、第２導体膜１１４と第３外部端子１２３との接続抵抗が高くならないようにその第１方向寸法Ｄ１［１１７ｃ＆１１７ｄ］および第２方向寸法Ｄ２［１１７ｃ＆１１７ｄ］を可能な限り大きくとることが好ましい。ちなみに、第１接続導体部１１７ａ～第４接続導体部１１７ｄの第３方向寸法Ｄ３［１１７ａ～１１７ｄ］は第１保護膜１１５の厚さと同じか僅かに大きい。　
第５接続導体部１１８ａ～第７接続導体部１１８ｃについて図１０に準じて説明すると、第５接続導体部１１８ａは、第２保護膜１１６の第２方向ｄ２の一端部の第１方向ｄ１の一方側（図１０（Ｂ）の上端部の左側）を第３方向ｄ３に貫くように、かつ、第１導体膜１１２の第２面状部１１２ｂの第２方向ｄ２の一端部の第１方向ｄ１の一方側（図１０（Ｂ）の上端部の左側）に接するように設けられていて、その第１方向寸法Ｄ１［１１８ａ］は第２方向寸法Ｄ２［１１８ａ］よりも大きく、第１方向寸法Ｄ１［１１８ａ］は第４外部端子１２４の第１方向寸法Ｄ１［１２４］よりも僅かに小さい。　
第６接続導体部１１８ｂは、第２保護膜１１６の第２方向ｄ２の一端部の第１方向ｄ１の他方側（図１０（Ｂ）の上端部の右側）を第３方向ｄ３に貫くように、かつ、第１導体膜１１２の第２面状部１１２ｂの第２方向ｄ２の一端部の第１方向ｄ１の他方側（図１０（Ｂ）の上端部の右側）に接するように設けられていて、その第１方向寸法Ｄ１［１１８ｂ］は第２方向寸法Ｄ２［１１８ｂ］よりも大きく、第１方向寸法Ｄ１［１１８ｂ］は第５外部端子１２５の第１方向寸法Ｄ１［１２５］よりも僅かに小さい。　
第７接続導体部１１８ｃは、第２保護膜１１６の第２方向ｄ２の他端部（図１０（Ｂ）の下端部）を第３方向ｄ３に貫くように、かつ、第２導体膜１１４の第２面状部１１４ｂの一端部（図１０（Ｂ）の下端部）に接するように設けられていて、その第１方向寸法Ｄ１［１１８ｃ］は第２方向寸法Ｄ２［１１８ｃ］よりも大きく、第１方向寸法Ｄ１［１１８ｂ］は第２導体膜１１４の第２面状部１１４ｂの第１方向寸法Ｄ１［１１４ｂ］よりも僅かに小さい。　
多端子コンデンサ１００が小型かつ薄型の場合、第５接続導体部１１８ａと第６接続導体部１１７ｂは、第１導体膜１１２と第４外部端子１２４または第５外部端子１２５との接続抵抗が高くならないようにその第１方向寸法Ｄ１［１１８ａ＆１１８ｂ］および第２方向寸法Ｄ２［１１８ａ＆１１８ｂ］を可能な限り大きくとることが好ましい。また、第７接続導体部１１８ｃは、第２導体膜１１２と第６外部端子１２６との接続抵抗が高くならないようにその第１方向寸法Ｄ１［１１８ｃ］および第２方向寸法Ｄ２［１１８ｃ］を可能な限り大きくとることが好ましい。ちなみに、第５接続導体部１１８ａ～第７接続導体部１１８ｃの第３方向寸法Ｄ３［１１８ａ～１１８ｃ］は第２保護膜１１６の厚さと同じか僅かに大きい。　
《外部端子》　第１外部端子１２１～第３外部端子１２３について図３に準じて説明すると、第１外部端子１２１は矩形状を成していて、コンデンサ本体１１０の第３方向ｄ３の一方面の第１方向ｄ１の一端部（図３（Ａ）の左端部）に存在し、その第１方向寸法Ｄ１［１２１］はコンデンサ本体１１０の第１方向寸法Ｄ１［１１０］の１／２よりも小さく、第２方向寸法Ｄ２［１２１］はコンデンサ本体１１０の第２方向寸法Ｄ２［１１０］と同じかほぼ同じである。　
第２外部端子１２２は矩形状を成していて、コンデンサ本体１１０の第３方向ｄ３の一方面の第１方向ｄ１の他端部（図３（Ａ）の右端部）に第１外部端子１２１と第１方向ｄ１に離隔して存在し、その第１方向寸法Ｄ１［１２２］はコンデンサ本体１１０の第１方向寸法Ｄ１［１１０］の１／２よりも小さく、第２方向寸法Ｄ２［１２１］はコンデンサ本体１１０の第２方向寸法Ｄ２［１１０］と同じかほぼ同じである。ちなみに、図３には第２外部端子１２２の第１方向寸法Ｄ１［１２２］および第２方向寸法Ｄ２［１２２］が第１外部端子１２１の第１方向寸法Ｄ１［１２１］および第２方向寸法Ｄ２［１２１］と同じものを描いている。　
第３外部端子１２３は矩形状を成していて、コンデンサ本体１１０の第３方向ｄ３の一方面の第１外部端子１２１と第２外部端子１２１との間（図３（Ａ）の左右方向中央）に第１外部端子１２１および第２外部端子１２２と非接触で存在し、その第１方向寸法Ｄ１［１２３］は第２方向寸法Ｄ２［１２３］よりも小さく、第２方向寸法Ｄ２［１２３］はコンデンサ本体１１０の第２方向寸法Ｄ２［１１０］と同じかほぼ同じである。　
多端子コンデンサ１００が小型かつ薄型の場合、第１外部端子１２１と第２外部端子１２２と第３外部端子１２３の第１方向寸法Ｄ１［１２１～１２３］および第２方向寸法Ｄ２［１２１～１２３］は、後記の回路基板２００に実装するときの接続抵抗が高くならないように可能な限り大きくとることが好ましい。ただし、第１外部端子１２１と第３外部端子１２３との間隔（第１方向ｄ１の間隔）と、第２外部端子１２２と第３外部端子１２３との間隔（第１方向ｄ１の間隔）は、後記の回路基板２００に実装するときに用いる接合材による短絡を防止するために１００μｍ以上とすることが好ましい。また、第１外部端子１２１の厚さと第２外部端子１２２の厚さと第３外部端子１２３の厚さとしては５～１０μｍの範囲を例示できる。　
第４外部端子１２４～第６外部端子１２６について図３に準じて説明すると、第４外部端子１２４は矩形状を成していて、コンデンサ本体１１０の第３方向ｄ３の他方面の第２方向ｄ２の一端部の一方側（図３（Ｃ）の上端部の左側）に存在し、その第１方向寸法Ｄ１［１２４］は第１外部端子１２１の第１方向寸法Ｄ１［１２１］と同じかほぼ同じであり、第２方向寸法Ｄ２［１２４］はコンデンサ本体１１０の第２方向寸法Ｄ２［１１０］の１／２よりも小さい。　
第５外部端子１２５は矩形状を成していて、コンデンサ本体１１０の第３方向ｄ３の他方面の第２方向ｄ２の一端部の他方側（図３（Ｃ）の上端部の右側）に存在し、その第１方向寸法Ｄ１［１２５］は第２外部端子１２２の第１方向寸法Ｄ１［１２２］と同じかほぼ同じであり、第２方向寸法Ｄ２［１２５］はコンデンサ本体１１０の第２方向寸法Ｄ２［１１０］の１／２よりも小さい。　
第６外部端子１２６は矩形状を成していて、コンデンサ本体１１０の第３方向ｄ３の他方面の第２方向ｄ２の他端部（図３（Ｃ）の下端部）に存在し、その第１方向寸法Ｄ１［１２６］はコンデンサ本体１１０の第１方向寸法Ｄ１［１１０］と同じかほぼ同じであり、第２方向寸法Ｄ２［１２６］はコンデンサ本体１１０の第２方向寸法Ｄ２［１１０］の１／２よりも小さい。　
多端子コンデンサ１００が小型かつ薄型の場合、第４外部端子１２４と第５外部端子１２５と第６外部端子１２６の第１方向寸法Ｄ１［１２１～１２３］および第２方向寸法Ｄ２［１２１～１２３］は、後記の回路基板２００に実装するときの接続抵抗が高くならないように可能な限り大きくとることが好ましい。ただし、第４外部端子１２４と第５外部端子１２５との間隔（第１方向ｄ１の間隔）と、第４外部端子１２４および第５外部端子１２５と第６外部端子１２６との間隔（第２方向ｄ２の間隔）は、後記の回路基板２００に実装するときに用いる接合材による短絡を防止するために１００μｍ以上とすることが好ましい。また、第４外部端子１２４の厚さと第５外部端子１２５の厚さと第６外部端子１２６の厚さとしては５～１０μｍの範囲を例示できる。　
すなわち、コンデンサ本体１１０の第３方向ｄ３の一方面（図３（Ｂ）の上面、図３（Ａ）を参照）に設けられた第１外部端子１２１および第２外部端子１２２と第３外部端子１２３とによって前記の容量形成部（符号省略）で形成された静電容量を取り出せるようになっているとともに、コンデンサ本体１１０の第３方向ｄ３の他方面（図３（Ｂ）の下面、図３（Ｃ）を参照）に設けられた第４外部端子１２４および第５外部端子１２５と第６外部端子１２６とによっても前記の容量形成部（符号省略）で形成された静電容量を取り出せるようになっている。　
《連結導体部》　第１連結導体部１３１～第３連結導体部１３３について図３に準じて説明すると、第１連結導体部１３１は矩形状を成していて、第３方向ｄ３の一端縁（図３（Ｂ）の上縁）が第１外部端子１２１の第２方向ｄ２の一端縁（図３（Ａ）の下縁）と連続し、第３方向ｄ３の他端縁（図３（Ｂ）の下縁）が第４外部端子１２４の第２方向ｄ２の一端縁（図３（Ｃ）の上縁）と連続し、その第１方向寸法Ｄ１［１３１］は第１外部端子１２１の第１方向寸法Ｄ１［１２１］および第４外部端子１２４の第１方向寸法Ｄ１［１２４］と同じかほぼ同じである。　
第２連結導体部１３２は矩形状を成していて、第３方向ｄ３の一端縁（図３（Ｂ）の上縁）が第２外部端子１２２の第２方向ｄ２の一端縁（図３（Ａ）の下縁）と連続し、第３方向ｄ３の他端縁（図３（Ｂ）の下縁）が第５外部端子１２５の第２方向ｄ２の一端縁（図３（Ｃ）の上縁）と連続し、その第１方向寸法Ｄ１［１３２］は第２外部端子１２２の第１方向寸法Ｄ１［１２２］および第５外部端子１２５の第１方向寸法Ｄ１［１２５］と同じかほぼ同じである。　
第３連結導体部１３３は矩形状を成していて、第３方向ｄ３の一端縁（図３（Ｄ）の下縁）が第３外部端子１２３の第２方向ｄ２の一端縁（図３（Ａ）の上縁）と連続し、第３方向ｄ３の他端縁（図３（Ｄ）の上縁）が第６外部端子１２３の第２方向ｄ２の一端縁の第１方向ｄ１の中央（図３（Ｃ）の下縁の左右方向中央）と連続し、その第１方向寸法Ｄ１［１３３］は第３外部端子１２３の第１方向寸法Ｄ１［１２３］と同じかほぼ同じである。　
多端子コンデンサ１００が小型かつ薄型の場合、第１連結導体部１３１は、第１外部端子１２１と第４外部端子１２４との連結抵抗が高くならないようにその第１方向寸法Ｄ１［１３１］を可能な限り大きくとることが好ましく、第２連結導体部１３２は、第２外部端子１２２と第５外部端子１２５との連結抵抗が高くならないようにその第１方向寸法Ｄ１［１３２］を可能な限り大きくとることが好ましく、第３連結導体部１３３は、第３外部端子１２３と第６外部端子１２６との連結
抵抗が高くならないようにその第１方向寸法Ｄ１［１３３］を可能な限り大きくとることが好ましい。また、第１連結導体部１３１子１２１の厚さと第２外部端子１２２の厚さと第３外部端子１２３の厚さとしては５～１０μｍの範囲を例示できる。　
すなわち、コンデンサ本体１１０の第３方向ｄ３の一方面（図３（Ｂ）の上面、図３（Ａ）を参照）に設けられた第１外部端子１２１と第３方向ｄ３の他方面（図３（Ｂ）の下面、図３（Ｃ）を参照）に設けられた第４外部端子１２４とが第１連結導体部１３１によって連結され、コンデンサ本体１１０の第３方向ｄ３の一方面（図３（Ｂ）の上面、図３（Ａ）を参照）に設けられた第２外部端子１２２と第３方向ｄ３の他方面（図３（Ｂ）の下面、図３（Ｃ）を参照）に設けられた第５外部端子１２５とが第２連結導体部１３２によって連結され、コンデンサ本体１１０の第３方向ｄ３の一方面（図３（Ｂ）の上面、図３（Ａ）を参照）に設けられた第３外部端子１２３と第３方向ｄ３の他方面（図３（Ｂ）の下面、図３（Ｃ）を参照）に設けられた第６外部端子１２５とが第３連結導体部１３３によって連結されているため、第１外部端子１２１および第２外部端子１２２と第３外部端子１２３とによって前記の容量形成部（符号省略）で形成された静電容量を取り出すときと、第４外部端子１２４および第５外部端子１２５と第６外部端子１２６とによって前記の容量形成部（符号省略）で形成された静電容量を取り出すときとで、取り出される静電容量に差異が生じることを極力防止できる。　
次に、図６～図１１を用いて、前述の多端子コンデンサ１００の製造方法について説明する。図６～図１１には１個の多端子コンデンサ１００に対応した図を描いているが、実際は後記の接続導体部作製工程の後に所望サイズに分割する多数個取りが採用される。　
多端子コンデンサ１００の製造方法は、・基板部作製工程と、・容量形成部作製工程と、・保護膜作製工程と、・接続導体部作製工程と、・外部端子作製工程（連結導体作製工程を含む）と、を備える　
《基板部作製工程》　基板部１１１を作製する工程は、図５（Ａ）～図５（Ｃ）に例示したように、基板部１１１よりも厚さが大きな基材Ｐ１１１を用意し、この基材Ｐ１１１の第３方向ｄ３の一方面（図５（Ｃ）の上面）に貫通孔１１１ａ対応のエッチングマスク（図示省略）を形成し、このエッチングマスクを利用したエッチングにより基材Ｐ１１１に深溝Ｐ１１１ａを形成し、この後にエッチングマスクを除去するとともに、基材Ｐ１１１の第３方向ｄ３の他方面を研削等によって部分的（図５（Ｃ）のラインＲＬよりも下の部分）に除去して、図５（Ａ）および図５（Ｂ）に例示した基板部１１１を得る、ことによって行われる。　
基材Ｐ１１１の材料には公知の半導体または絶縁体、例えば、シリコン、酸化シリコン、酸化アルミニウム等が使用でき、その中でもシリコン、換言すれば、シリコンウェハーを基材Ｐ１１１として使用することが好ましい。エッチング手法には公知の乾式エッチング法と湿式エッチング法が選択的に使用でき、とりわけ、反応性イオンエッチング法（ＲＩＥ法）、その中でもボッシュプロセス等の深堀りエッチング法（ＤＲＩＥ法）が好ましい。　
《容量形成部作製工程》　容量形成部（符号省略）を作製する工程は、（１）図６（Ａ）および図６（Ｂ）に例示したように、基板部１１１の第３方向ｄ３の一方面（図６（Ｂ）の上面）を覆う第１面状部１１２ａと、基板部１１１の第３方向ｄ３の他方面（図６（Ｂ）の下面）を覆う第２面状部１１２ｂと、基板部１１１の各貫通孔１１１ａの内壁を覆う筒状部１１２ｃとが連続した第１導体膜１１２を作製するステップと、（２）図７（Ａ）および図７（Ｂ）に例示したように、第１導体膜１１２の第１面状部１１２ａを覆う第１面状部１１３ａと、第１導体膜１１２の第２面状部１１２ｂを覆う第２面状部１１３ｂと、第１導体膜１１２の各筒状部１１２ｃの内面を覆う筒状部１１３ｃとが連続した誘電体膜１１３を作製するステップと、（３）図８（Ａ）および図８（Ｃ）に例示したように、誘電体膜１１３の第１面状部１１３ａを覆う第１面状部１１４ａと、誘電膜１１３の第２面状部１１３ｂを覆う第２面状部１１４ｂと、誘電体膜１１３の各筒状部１１３ｃの内面を覆う筒状部１１４ｃとが連続した第２導体膜１１４を作製するステップと、を含む。　
第１導体膜１１２と第２導体膜１１４の材料には公知の導体、例えば、ニッケル、銅、パラジウム、白金、銀、金、ルテニウム、タングステン、モリブテン、チタンまたはこれらの合金等の金属の他、導電性シリコーン等の導電性材料等が使用でき、その中でもチタン（窒化チタン）が好ましい。第１導体膜１１２と誘電体膜１１３と第２導体膜１１４の作製手法には公知の乾式メッキ法と湿式メッキ法、例えば、スパッタ法、蒸着法、原子層体積法（ＡＬＤ法）を含むＣＶＤ法、電解メッキ法、無電解メッキ法等が使用でき、その中でも原子層体積法（ＡＬＤ法）が好ましい。　
《保護膜作製工程》　第１保護膜１１５と第２保護膜１１６を作製する工程は、図９（Ａ）および図（Ｂ）に例示したように、（１）基板部１１１の第３方向ｄ３の一方面（図９（Ｂ）の上面）に在る第１導体膜１１２と誘電体膜１１３と第２導体膜１１４それぞれの第１面状部１１２ａ、１１３ａおよび１１４ａを覆い隠す第１保護膜１１５を作製するステップと、（２）基板部１１１の第３方向ｄ３の他方面（図９（Ｂ）の下面）に在る第１導体膜１１２と誘電体膜１１３と第２導体膜１１４それぞれの第２面状部１１２ｂ、１１３ｂおよび１１４ｂを覆い隠す第２保護膜１１６を作製するステップと、を含む。　
第１保護膜１１５と第２保護膜１１６の材料には公知の絶縁体、例えば、ポリイミド、酸化シリコン、窒化シリコン、酸窒化シリコン等が使用でき、その中でも窒化シリコンが好ましい。第１保護膜１１５と第２保護膜１１６の作製手法としては公知の膜形成法、例えば、スピンコート法、スプレーコート法、印刷法等が使用でき、その中でもスピンコート法が好ましい。　
なお、前記の容量形成部（符号省略）と各保護膜１１５および１１６との間に、容量形成部への水分や水素等の侵入を防止するためのバリア膜を作製してもよい。このバリア膜の厚さとしては５～５００ｎｍの範囲を例示でき、また、バリア膜の材料としては公知の絶縁体、例えば、アルミナ、ジルコニア、酸化シリコン、酸窒化シリコン等が使用でき、作製手法としてはスパッタ法、ＣＶＤ法等が使用できる。　
《接続導体部作製工程》　第１接続導体部１１７ａ～第４接続導体部１１７ｄと第５接続導体部１１８ａ～第７接続導体部１１８ｃを作製する工程は、図１０（Ａ）～図１０（Ｄ）に例示したように、第１保護膜１１５の第３方向ｄ３の一方面（図１０（Ｄ）の上面）に第１接続導体部１１７ａ～第４接続導体部１１７ｄ対応のエッチングマスク（図示省略）を形成し、このエッチングマスクを利用したエッチングにより第１保護膜１１５に貫通孔ＴＨを形成し（図１０（Ｃ）を参照）、この後にエッチングマスクを除去するとともに、各貫通孔ＴＨ内に導体部ＣＰを作製する（図１０（Ｄ）を参照）。これと同様に、第２保護膜１１６の第３方向ｄ３の一方面（図１０（Ｂ）に現れている面）に第５接続導体部１１８ａ～第７接続導体部１１８ｃ対応のエッチングマスク（図示省略）を形成し、このエッチングマスクを利用したエッチングにより第２保護膜１１６に貫通孔ＴＨ（図示省略）を形成し、この後にエッチングマスクを除去するとともに、各貫通孔ＴＨ内に導体部ＣＰ（図示省略）を作製する。　
エッチング手法には公知の乾式エッチング法と湿式エッチング法が選択的に使用でき、とりわけ、その中でも乾式エッチング法が好ましい。導体部ＣＰの材料には公知の導体、例えば、銅、ニッケル、スズ、パラジウム、白金、金またはこれらの合金等の金属が使用でき、その中でもニッケルが好ましい。導体部ＣＰの作製方法には公知の乾式メッキ法と湿式メッキ法、例えば、スパッタ法、蒸着法、電解メッキ法、無電解メッキ法等が使用でき、その中でも無電解メッキ法が好ましい。　
《外部端子作製工程（連結導体作製工程を含む）》　外部端子作製工程（連結導体作製工程を含む）は、第１外部端子１２１～第６外部端子１２２と第１連結導体部１３１～第３連結導体部１３３が単一膜から成る場合と複数膜から成る場合とで異なる。これらが単一膜から成る場合は、図１１（Ａ）および図１１（Ｂ）に示したように、コンデンサ本体１１０の全表面のうち、第１外部端子１２１～第６端子１２２と第１連結導体部１３１～第３連結導体部１３３を作製しない部分をメッキマスクを形成し、このメッキマスクを利用したメッキにより第１外部端子１２１～第６端子１２２と第１連結導体部１３１～第３連結導体部１３３を作製し、作製後のメッキマスクを除去する。　
単一膜の材料には公知の導体、チタン、銅、ニッケル、銀、金、プラチナ、パラジウム、スズ、クローム、チタン、タンタル、タングステン、モリブデンまたはこれの合金等の金属が使用でき、その中でもチタンまたはニッケルが好ましい。また、単一膜の作製手法には公知の乾式メッキ法、例えば、スパッタ法、蒸着法、ＣＶＤ法等が使用でき、その中でもスパッタ法が好ましい。無論、単一膜の作製方法には公知の焼き付け法、すなわち、導体ペーストをローラー塗布や印刷等によって塗布しこれを焼き付ける方法を採用することも可能である。　
第１外部端子１２１～第６外部端子１２２と第１連結導体部１３１～第３連結導体部１３３が複数膜から成る場合と場合は、前記の単一膜を下地膜としてその表面に第２の膜、加えて第２の膜の表面に第３の膜、加えて第３の膜の表面に第４の膜が適宜作製される。　
第２の膜以降の材料には前記の単一膜と同様の材料を使用することも可能であが、膜相互の密着性を考慮し第２の膜以降の材料を前記の単一膜と異ならせてもよい。膜数が４の場合を例に挙げると、第１の膜（前記の単一膜）をチタンとし第２の膜をニッケルとし第３の膜を銅とし第４の膜をスズとする組み合わせや、第１の膜（前記の単一膜）をニッケルとし第２の膜を銅とし第３の膜をニッケルとし第４の膜をスズとする組み合わせ等を例示できる。無論、これら以外の組み合わせを採用してもよい。第２の膜以降の作製方法には公知の湿式メッキ法、例えば、電解メッキ法、無電解メッキ法等が使用でき、その中でも電解メッキ法が好ましい。無論、第２の膜以降の作製方法には公知の焼き付け法、すなわち、導体ペーストをローラー塗布や印刷等によって塗布しこれを焼き付ける方法を採用することも可能である。　
次に、図１２および図１３を用いて、前述の多端子コンデンサ１００を貫通型コンデンサとして回路基板に実装する場合とＬＷ逆転型コンデンサとして回路基板に実装する場合について説明する。　
図１２（Ａ）は多端子コンデンサ１００を貫通型コンデンサとして回路基板２００に実装するときのパッド形態を例示する図であり、同図の２０１および２０２はシグナルパッド、２０３および２０４はグランドパッドである。図１２（Ｂ）および図１２（Ｃ）は多端子コンデンサ１００を貫通型コンデンサとして回路基板２００に実装した状態を示す図および接続説明図であり、多端子コンデンサ１００は第１外部端子１２１を半田等の接合材（図示省略）を用いてシグナルパッド２０１に接続され、第２外部端子１２２を同接合材を用いてシグナルパッド２０２に接続され、第３外部端子１２３を同接合材を用いてグランドパッド２０３および２０４に接続されている。ちなみに、図１２（Ｄ）は図１２（Ａ）に例示したパッド形態の代用となるパッド形態を例示する図であり、このパッド形態では２つのグランドパッド２０３および２０４が１つのグランドパッド２０３’として構成されている。　
図１３（Ａ）は多端子コンデンサ１００をＬＷ逆転型コンデンサとして回路基板２００に実装するときのパ
ッド形態を例示する図であり、同図の２１１はシグナルパッド、２１２はグランドパッドである。図１３（Ｂ）および図１３（Ｃ）は多端子コンデンサ１００をＬＷ逆転型コンデンサとして回路基板２００に実装した状態を示す図および接続説明図であり、多端子コンデンサ１００は第４外部端子１２４および第５外部端子１２５を半田等の接合材（図示省略）を用いてシグナルパッド２１１に接続され、第６外部端子１２６は同接合材を用いてグランドパッド２１２に接続されている。ちなみに、図１３（Ｄ）は図１３（Ａ）に例示したパッド形態の代用となるパッド形態を例示する図であり、このパッド形態では１つのシグナルパッド２１１が多端子コンデンサ１００の第４外部端子１２４および第５外部端子１２５に合わせて２つのシグナルパッド２１１’に分けられている。　
先に述べたように、多端子コンデンサ１００は、コンデンサ本体１１０の第３方向ｄ３の一方面（図３（Ｂ）の上面、図３（Ａ）を参照）に設けられた第１外部端子１２１および第２外部端子１２２と第３外部端子１２３とによって前記の容量形成部（符号省略）で形成された静電容量を取り出せるようになっているとともに、コンデンサ本体１１０の第３方向ｄ３の他方面（図３（Ｂ）の下面、図３（Ｃ）を参照）に設けられた第４外部端子１２４および第５外部端子１２５と第６外部端子１２６とによっても前記の容量形成部（符号省略）で形成された静電容量を取り出せるようなっている。そのため、単一の多端子コンデンサ１００を貫通型コンデンサとして回路基板２００に実装した状態（図１２（Ｂ）および図１２（Ｃ）を参照）と、同多端子コンデンサ１００をＬＷ逆転型コンデンサとして回路基板２００に実装した状態（図１３（Ｂ）および図１３（Ｃ）を参照）とで得られる静電容量は同じである。　
すなわち、単一サイズの多端子コンデンサ１００を貫通型コンデンサとして使用できるとともにＬＷ逆転型コンデンサとしても使用できるため、従前のようにサイズおよび静電容量等が同じものが併用されるケースにおいて貫通型コンデンサとＬＷ逆転型コンデンサを個々に用意する必要はないし、サイズおよび静電容量等が同じものが２種類以上必要なケースでも各種類毎に貫通型コンデンサとＬＷ逆転型コンデンサを個々に用意する必要はない。　
つまり、ノイズ除去や電圧変動抑制等を目的として数多くのコンデンサが回路基板に実装する場合にサイズおよび静電容量等が同じ貫通型コンデンサとＬＷ逆転型コンデンサを個々に用意する必要や２種類以上を個々に用意しなければならない場合において、用意すべきコンデンサの種類を１／２にしてその保管および管理を容易化できるとともに、この容易化によって、多端子コンデンサ１００を含む電子部品実装回路基板を得る際のコスト低減にも貢献できる。　
次に、前述の多端子コンデンサ１００の変形例について説明する。　
（１）第１導体膜１１２と誘電体膜１１３と第２導体膜１１４を各々１つずつ用いたものを示したが、第２導体膜を覆う誘電体膜とこの誘電体膜を覆う第３導体膜を追加してこれらによって容量形成部（符号省略）が構成することも可能であり、さらに第３導体膜を覆う誘電体膜とこの誘電体膜を覆う第４導体膜を追加してこれらによって容量形成部（符号省略）が構成することも可能である。　
（Ｍ２）第１連結導体部１３１～第３連結導体部１３３を有するものを例示したが、第１連結導体部１３１～第３連結導体部１３３を無くしても、第１外部端子１２１および第２外部端子１２２と第３外部端子１２３とによって取り出し可能な静電容量と、第４外部端子１２４および第５外部端子１２５と第６外部端子１２６とによっても取り出し可能な静電容量を同じにすることは可能である。　
（Ｍ３）第１外部端子１２１の第１方向寸法Ｄ１［１２１］と第４外部端子１２４の第１方向寸法Ｄ１［１２４］と同じかほぼ同じで、第２外部端子１２２の第１方向寸法Ｄ１［１２２］と第５外部端子１２５の第１方向寸法Ｄ１［１２５］と同じかほぼ同じものを例示したが、図１４に例示したように、第４外部端子１２４’の第１方向寸法Ｄ１［１２４’］を第１外部端子１２１の第１方向寸法Ｄ１［１２１］よりも大きくし、第５外部端子１２５’の第１方向寸法Ｄ１［１２５’］を第２外部端子１２２の第１方向寸法Ｄ１［１２１］よりも大きくして、第４外部端子１２４’および第５外部端子１２５’の実装面積（接続面積）を増加してもよい。　
（Ｍ４）第３外部端子１２３に第３接続導体部１１７ｃおよび第４接続導体部１１７ｄが接続されたものを例示したが、図１５に例示したように、第３外部端子１２３を、第１分割部１２３ａと、この第１分割部１２３ａと第２方向ｄ２に離隔した第２分割部１２３ｂとから構成して、第１分割部１２３ａに第３接続導体部１１７ｃを接続し、第２分割部１２３ｂに第４接続導体部１１７ｄを接続してもよい。この場合、第１分割部１２３ａが第３連結導体部１３３によって第６外部端子１２６と連結されていればよい。
１００…多端子コンデンサ、１１０…コンデンサ本体、１１１…基板部、１１１ａ…貫通孔、１１２…第１導体膜、１１２ａ…第１面状部、１１２ｂ…第２面状部、１１２ｃ…筒状部、１１３…誘電体膜、１１３ａ…第１面状部、１１３ｂ…第２面状部、１１３ｃ…筒状部、１１４…第２導体膜、１１４ａ…第１面状部、１１４ｂ…第２面状部、１１４ｃ…筒状部、１１５…第１保護膜、１１６…第２保護膜、１１７ａ…第１接続導体部、、１１７ｂ…第２接続導体部、１１７ｃ…第３接続導体部、１１７ｄ…第４接続導体部、１１８ａ…第５接続導体部、１１８ｂ…第６接続導体部、１１８ｃ…第７接続導体部、１２１…第１外部端子、１２２…第２外部端子、１２３…第３外部端子、１２３ａ…第３外部端子の第１分割部、１２３ｂ…第３外部端子の第２分割部、１２４，１２４’…第４外部端子、１２５，１２４’…第５外部端子、１２６…第６外部端子、１３１…第１連結導体部、１３２…第２連結導体部、１３３…第３連結導体部、２００…回路基板、２０１，２０２…シグナルパッド、２０３，２０３’，２０４…グラウンドパッド、２１１，２１１’…シグナルパッド、２１２…グラウンドパッド。

Claims (19)

  1. 誘電体膜を介して向き合う第１導体膜と第２導体膜との間で静電容量を形成し得る容量形成部を有する直方体状のコンデンサ本体を備え、　前記コンデンサ本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、　前記コンデンサ本体の第３方向の一方面には、前記第１導体膜と導通する第１外部端子および第２外部端子と、前記第２導体膜と導通する第３外部端子とが設けられていて、前記第１外部端子および前記第２外部端子と前記第３外部端子とによって前記容量形成部で形成された静電容量を取り出せるように構成されているとともに、　前記コンデンサ本体の第３方向の他方面には、前記第１導体膜と導通する第４外部端子および第５外部端子と、前記第２導体膜と導通する第６外部端子とが設けられていて、前記第４外部端子および前記第５外部端子と前記第６外部端子とによって前記容量形成部で形成された静電容量を取り出せるように構成されている、　多端子コンデンサ。
  2. 前記コンデンサ本体の第３方向の一方面において、前記第１外部端子は前記コンデンサ本体の第１方向の一端部に存在し、前記第２外部端子は前記コンデンサ本体の第１方向の他端部に前記第１外部端子と第１方向に離隔して存在し、前記第３外部端子は前記第１外部端子と前記第２外部端子との間に前記第１外部端子および前記第２外部端子と非接触で存在しており、　前記コンデンサ本体の前記第３方向の他方面において、前記第４外部端子および前記第５外部端子は前記コンデンサ本体の第２方向の一端部の両側に存在していて互いが第１方向に離隔し、前記第６外部端子は前記コンデンサ本体の第２方向の他端部に存在していて前記第４外部端子および前記第５外部端子と第２方向に離隔している、　請求項１に記載の多端子コンデンサ。
  3. 前記第１外部端子は前記コンデンサ本体に設けられた第１接続導体部によって前記第１導体膜の第１方向の一端部に接続され、前記第２外部端子は前記コンデンサ本体に設けられた第２接続導体部によって前記第１導体膜の第１方向の他端部に接続され、前記第３外部端子は、前記コンデンサ本体に設けられた第３接続導体部および第４接続導体部によって前記第２導体膜の第２方向の一端部および他端部に接続されており、　前記第４外部端子は前記コンデンサ本体に設けられた第５接続導体部によって前記第１導体膜の第２方向の一端部の一方側に接続され、前記第５外部端子は前記コンデンサ本体に設けられた第６接続導体部によって前記第１導体膜の第２方向の一端部の他方側に接続され、前記第６外部端子は前記コンデンサ本体に設けられた第６接続導体部によって前記第２導体膜の第２方向の他端部に接続されている、　請求項１または２に記載の多端子コンデンサ。
  4. 前記第３外部端子は第１分割部と前記第１分割部と第２方向に離隔した第２分割部とから構成されており、　前記第１分割部が前記第３接続導体部によって前記第２導体膜の第２方向の一端部に接続され、前記第２分割部が前記第４接続導体部によって前記第２導体膜の第２方向の他端部に接続されている、　請求項３に記載の多端子コンデンサ。
  5. 前記第１外部端子は第１連結導体部によって前記第４外部端子と連結され、　前記第２外部端子は第２連結導体部によって前記第５外部端子と連結され、　前記第３外部端子は第３連結導体部によって前記第６外部端子と連結されている、　請求項１～３のいずれか１項に記載の多端子コンデンサ。
  6. 前記第３外部端子は第１分割部と前記第１分割部と第２方向に離隔した第２分割部とから構成されており、　前記第１分割部が前記第３連結導体部によって前記第６外部端子と連結されている、　請求項５に記載の多端子コンデンサ。
  7. 前記コンデンサ本体は複数の貫通孔を有する直方体状の基板部を有し、　前記第１導体膜は前記基板部の第３方向の一方面と前記第３方向の他方面と前記各貫通孔の内壁とを連続して覆うように設けられ、　前記誘電体膜は前記第１導体膜を覆うように設けられ、　前記第２導体膜は前記誘電体膜を覆うように設けられている、　請求項１～６のいずれか１項に記載の多端子コンデンサ。
  8. 前記容量形成部は、前記基板部の第３方向の一方面に在る前記第１導体膜の第１面状部と前記誘電体膜の第１面状部と前記第２導体膜の第１面状部とによって形成され得る部分静電容量と、前記基板部の第３方向の他方面に在る前記第１導体膜の第２面状部と前記誘電体膜の第２面状部と前記第３導体膜の第２面状部とによって形成され得る部分静電容量と、前記基板部の前記各貫通孔内に在る前記第１導体膜の筒状部と前記誘電体膜の筒状部と前記第２導体膜の筒状部とによって形成され得る部分静電容量とによって、前記静電容量を形成し得るように構成されている、　請求項７に記載の多端子コンデンサ。
  9. 前記コンデンサ本体は、前記基板部の第３方向の一方面に在る前記第１導体膜と前記誘電体膜と前記第２導体膜それぞれの第１面状部を覆い隠す第１保護膜と、前記基板部の第３方向の他方面に在る前記第１導体膜と前記誘電体膜と前記第２導体膜それぞれの第２面状部を覆い隠す第２保護膜とを有する、　請求項７または８に記載の多端子コンデンサ。
  10. 第１方向に沿う寸法を第１方向寸法、第２方向に沿う寸法を第２方向寸法、第３方向に沿う寸法を第３方向寸法としたとき、　前記コンデンサ本体の第１方向寸法は前記コンデンサ本体の第２方向寸法よりも大きい、　請求項１～９のいずれか１項に記載の多端子コンデンサ。
  11. 前記コンデンサ本体の第３方向寸法は前記コンデンサ本体の第２方向寸法よりも小さい、　請求項１０に記載の多端子コンデンサ。
  12. 　前記コンデンサ本体の第２方向寸法は１００μｍ以下である、　請求項１１に記載の多端子コンデンサ。
  13. 前記コンデンサ本体の第２方向寸法は５０μｍ以下である、　請求項１１に記載の多端子コンデンサ。
  14. 誘電体膜を介して向き合う第１導体膜と第２導体膜との間で静電容量を形成し得る容量形成部を有する直方体状のコンデンサ本体を作製するコンデンサ本体作製工程と、　前記コンデンサ本体の相対する２つの面の対向方向を第１方向、他の相対する２つの面の対向方向を第２方向、残りの相対する２つの面の対向方向を第３方向としたとき、　前記コンデンサ本体の第３方向の一方面に前記第１導体膜と導通する第１外部端子および第２外部端子と前記第２導体膜と導通する第３外部端子とを前記第１外部端子および前記第２外部端子と前記第３外部端子とによって前記容量形成部で形成された静電容量を取り出せるように作製し、前記コンデンサ本体の第３方向の他方面に前記第１導体膜と導通する第４外部端子および第５外部端子と前記第２導体膜と導通する第６外部端子を前記第４外部端子および前記第５外部端子と前記第６外部端子とによって前記容量形成部で形成された静電容量を取り出せるように作製する外部端子作製工程とを備える、　多端子コンデンサの製造方法。
  15. 前記コンデンサ本体作製工程は、　前記第１外部端子を前記第１導体膜の第１方向の一端部に接続するための第１接続導体部を作製し、前記第２外部端子を前記第１導体膜の第１方向の他端部に接続するための第２接続導体部を作製し、前記第３外部端子を前記第２導体膜の第２方向の一端部および他端部に接続するため第３接続導体部および第４接続導体部を作製し、前記第４外部端子を前記第１導体膜の第２方向の一端部に接続するための第５接続導体部を作製し、前記第５外部端子を前記第１導体膜の第２方向の一端部に接続するための第６接続導体部を作製し、前記第６外部端子を前記第２導体膜の第２方向の一端部に接続するための第６接続導体部を作製する接続導体部作製工程を含む、　請求項１４に記載の多端子コンデンサの製造方法。
  16. 前記外部端子作製工程は、　前記第１外部端子と前記第４外部端子とを連結する第１連結導体部を作製し、前記第２外部端子と前記第５外部端子とを連結する第２連結導体部を作製し、前記第３外部端子と前記第６外部端子とを連結する第３連結導体部を作製する連結導体部作製工程を含む、　請求項１４または１５に記載の多端子コンデンサの製造方法。
  17. 前記コンデンサ本体作製工程は、　複数の貫通孔を有する基板部を作製する基板部作製工程と、　前記基板部の第３方向の一方面と前記第３方向の他方面と前記各貫通孔の内壁とを覆うように前記第１導体膜を作製し、前記第１導体膜を覆うように前記誘電体膜を作製し、前記誘電体膜を覆うように前記第２導体膜を作製する容量形成部作製工程とを含む、　請求項１４～１６のいずれか１項に記載の多端子コンデンサの製造方法。
  18. 請求項１～１３のいずれか１項に記載の多端子コンデンサが前記第１外部端子と前記第２外部端子と前記第３外部端子を用いて回路基板に実装されている、　多端子コンデンサ実装回路基板。
  19. 請求項１～１３のいずれか１項に記載の多端子コンデンサが前記第４外部端子と前記第５外部端子と前記第６外部端子を用いて回路基板に実装されている、　多端子コンデンサ実装回路基板。
PCT/JP2020/006398 2019-03-13 2020-02-19 多端子コンデンサ、多端子コンデンサの製造方法、ならびに、多端子コンデンサ実装回路基板 Ceased WO2020184096A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/438,105 US11990285B2 (en) 2019-03-13 2020-02-19 Multi-terminal capacitor having external terminals provided in a specific manner thereon, method of manufacturing multi-terminal capacitor, and multi-terminal-capacitor-mounted circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019045522A JP7289677B2 (ja) 2019-03-13 2019-03-13 多端子コンデンサ、多端子コンデンサの製造方法、ならびに、多端子コンデンサ実装回路基板
JP2019-045522 2019-03-13

Publications (1)

Publication Number Publication Date
WO2020184096A1 true WO2020184096A1 (ja) 2020-09-17

Family

ID=72426185

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/006398 Ceased WO2020184096A1 (ja) 2019-03-13 2020-02-19 多端子コンデンサ、多端子コンデンサの製造方法、ならびに、多端子コンデンサ実装回路基板

Country Status (3)

Country Link
US (1) US11990285B2 (ja)
JP (1) JP7289677B2 (ja)
WO (1) WO2020184096A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022220087A1 (ja) 2021-04-16 2022-10-20 株式会社クリエイティブコーティングス 電子部品製造用の凹版治具
KR102946058B1 (ko) * 2021-12-16 2026-04-01 삼성전기주식회사 커패시터 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196811A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd コンデンサおよびそれを用いた複合部品
JP2016127262A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0996958A2 (en) 1998-04-20 2000-05-03 Koninklijke Philips Electronics N.V. Thin-film capacitor
JP2005044871A (ja) 2003-07-24 2005-02-17 Tdk Corp ３端子貫通型コンデンサ
JP2006173270A (ja) 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
JP4867999B2 (ja) * 2009-01-20 2012-02-01 Ｔｄｋ株式会社 積層コンデンサ
JP2011066331A (ja) 2009-09-18 2011-03-31 Sony Corp 実装基板及びその製造方法並びに電子機器
JP6235980B2 (ja) * 2014-10-28 2017-11-22 太陽誘電株式会社 積層型電子部品
US9922770B2 (en) 2014-12-26 2018-03-20 Taiyo Yuden Co., Ltd. Through-type multilayer ceramic capacitor
JP6540069B2 (ja) * 2015-02-12 2019-07-10 Tdk株式会社 積層貫通コンデンサ
JP2017220520A (ja) * 2016-06-06 2017-12-14 株式会社村田製作所 電子部品
KR102494324B1 (ko) 2016-07-27 2023-02-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2018067562A (ja) * 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
JP7302940B2 (ja) * 2017-01-27 2023-07-04 太陽誘電株式会社 積層セラミック電子部品
JP2018181956A (ja) * 2017-04-06 2018-11-15 株式会社村田製作所 積層セラミックコンデンサ
JP7003541B2 (ja) * 2017-09-28 2022-01-20 Tdk株式会社 電子部品及び電子部品装置
KR102140173B1 (ko) * 2018-10-25 2020-07-31 전자부품연구원 관통홀 구조를 갖는 캐패시터 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196811A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd コンデンサおよびそれを用いた複合部品
JP2016127262A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ

Also Published As

Publication number Publication date
US11990285B2 (en) 2024-05-21
JP2020150099A (ja) 2020-09-17
JP7289677B2 (ja) 2023-06-12
US20220246361A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
TWI400731B (zh) 電容元件及其製造方法
US11901281B2 (en) Bonded structures with integrated passive component
JP5310238B2 (ja) 積層セラミック電子部品
CN107689299B (zh) 薄膜陶瓷电容器
CN115360175B (zh) 电容器组件
JP2019220677A (ja) キャパシタ部品
JP5104872B2 (ja) 容量素子及び半導体装置
CN108022754B (zh) 多层薄膜电容器
JP6927544B2 (ja) 薄膜キャパシター及びその製造方法
US20150103465A1 (en) Ultra thin film capacitor and manufacturing method thereof
JP2017191860A (ja) セラミック電子部品及びその製造方法
US20170287642A1 (en) Multi-layer ceramic electronic component and method of producing the same
US20150102464A1 (en) Capacitor with hole structure and manufacturing method thereof
JP6343529B2 (ja) 電子部品、回路モジュール及び電子機器
JP2021022720A (ja) 積層セラミックキャパシタ
WO2020184096A1 (ja) 多端子コンデンサ、多端子コンデンサの製造方法、ならびに、多端子コンデンサ実装回路基板
JP2006185935A (ja) キャパシタ部品
US10553363B2 (en) Multilayer ceramic capacitor having via electrode and method of manufacturing the same
CN110098054B (zh) 电容器组件
JP6897139B2 (ja) 電子部品内蔵基板及び基板実装構造体
US11276528B2 (en) Electronic component
US10199166B2 (en) Capacitor
CN101677100A (zh) 电容元件及其制造方法
KR20180046825A (ko) 다층 박막 커패시터
WO2021085573A1 (ja) トレンチキャパシタ及びトレンチキャパシタの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20770211

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20770211

Country of ref document: EP

Kind code of ref document: A1