WO2020179452A1 - 容量素子、半導体素子基板及び電子機器 - Google Patents

容量素子、半導体素子基板及び電子機器 Download PDF

Info

Publication number
WO2020179452A1
WO2020179452A1 PCT/JP2020/006552 JP2020006552W WO2020179452A1 WO 2020179452 A1 WO2020179452 A1 WO 2020179452A1 JP 2020006552 W JP2020006552 W JP 2020006552W WO 2020179452 A1 WO2020179452 A1 WO 2020179452A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive film
substrate
capacitive element
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/006552
Other languages
English (en)
French (fr)
Inventor
裕太 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2020179452A1 publication Critical patent/WO2020179452A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • the present disclosure relates to capacitive elements, semiconductor element substrates and electronic devices.
  • a large-capacity capacitive element is required depending on the circuit configuration.
  • a charge pump circuit in a logic chip of a tested and compensated bare die (TD: Tested Die) product requires a large-capacity element in order to ensure power supply capacity and stable operation.
  • the capacitance (electrostatic capacitance) of the capacitive element is proportional to the area of the parallel flat plate conductor, assuming parallel flat plate conductors that are opposed to each other via a dielectric as the capacitive element. Therefore, even in an actual capacitive element, the installation area of the capacitive element is also increased in order to increase the capacitance.
  • the present disclosure has been made in view of such a situation, and when provided on a semiconductor substrate, a capacitance element capable of ensuring capacitance while reducing the installation area and a semiconductor element substrate having a small installation area. And the purpose is to provide electronic devices.
  • the capacitive element of the present disclosure is arranged so as to face each other on the inner peripheral surface of a through hole formed so as to penetrate from the first surface of the insulator substrate to the opposite second surface.
  • a plurality of conductive layers and a dielectric layer formed between a pair of opposing conductive layers at least one of the plurality of conductive layers constituting a capacitive element. As one of them, it is possible to connect to the circuit wiring formed on the second surface side.
  • FIG. 1 is a partial cross-sectional view when the capacitive element of the first embodiment is applied to a semiconductor element substrate having a laminated structure.
  • the semiconductor element substrate 10 includes a first silicon (Si) substrate 11, a solder resist layer 12 laminated on the first surface (lower surface in the figure) P1 side of the first silicon substrate 11, and a first silicon substrate.
  • the capacitive element 14 has a cylindrical shape with a bottom in the first through hole 13-1 when the upper electrode 19 side is regarded as the bottom side, and is on the first surface P1 of the first silicon substrate 11.
  • the dielectric layer 32 functioning as a dielectric (insulator) that constitutes the capacitive element 14, and the first conductive film layer 33 via the dielectric layer 32.
  • has a bottomed cylindrical shape inside the first through hole 13-1, and wiring to each part and wiring to the silicon through electrode 15 are performed on the first surface P1 of the first silicon substrate 11. It includes two conductive layers 31.
  • the through silicon via 15 has a bottomed cylindrical shape in the first through hole 13-2 like the capacitance element 14, and wiring to each portion is made on the first surface P1 of the first silicon substrate 11.
  • the first conductive film layer 33 is provided.
  • the first conductive film layer 33 constituting the capacitive element 14 is electrically connected to the upper electrode 19 on the first surface P1 side of the first silicon substrate 11, and constitutes the through silicon via 15.
  • the first conductive film layer 33 connected to the second conductive film layer 31 is electrically connected to the lower electrode 21 on the first surface P1 side of the first silicon substrate 11.
  • the capacitive element 14 has a structure in which the dielectric layer 32 is sandwiched between the first conductive film layer 33 and the second conductive film layer 31. Therefore, the capacitive element 14 functions as a capacitor connected between the upper electrode 19 and the lower electrode 21, and by extension, the first wiring 20 and the second wiring 22.
  • FIG. 2 is an explanatory diagram (Part 1) of the manufacturing process of the capacitive element of the first embodiment.
  • FIG. 3 is an explanatory view (No. 2) of the manufacturing process of the capacitive element of the first embodiment.
  • a first through hole 13-1 and a second through hole 13-1 as TSV are previously formed in the first silicon substrate 11 by a dry etching method or the like. I shall. Further, it is assumed that the first insulator layer 16 on which the upper electrode 19 and the lower electrode 21 are formed is laminated on the second surface P2 of the first silicon substrate 11.
  • the first conductive film layer 33 and the dielectric layer 32 are formed.
  • a titanium layer is formed on the first silicon substrate 11 by a sputtering method
  • a copper layer is formed on the titanium layer by a CVD (Chemical Vapor Deposition) method
  • a first conductive film layer is formed by a wet RDL (Redistribution Layer). 33 is formed.
  • a SiO layer is formed as the dielectric layer 32 by the CVD method, and the excess SiO layer is removed by the electron beam (EB) removal method to obtain the dielectric layer 32 having a desired shape.
  • EB electron beam
  • the second conductive film layer 31 is formed. Specifically, for example, similar to the formation of the first conductive film layer 33, a titanium layer is formed on the first silicon substrate 11 by a sputtering method, a copper layer is formed on the titanium layer by a CVD method, and a second layer is formed by wet RDL. The conductive film layer 31 is formed.
  • a photomask MSK is arranged so as to protect the second conductive film layer 31 forming the capacitive element 14.
  • the extra second conductive film layer 31 is removed.
  • the second conductive film layer 31 other than the portion where the photomask MSK is arranged is removed by an electron beam removing method or the like.
  • a SiO layer as an insulator layer 41 for electrically insulating and physically protecting the second conductive film layer 31 is formed by a CVD method or the like.
  • the photomask MSK is arranged again so as to protect the insulator layer 41 laminated on the second conductive film layer 31 forming the capacitive element 14.
  • the extra insulator layer 41 is removed. Specifically, the insulator layer 41 other than the portion where the photomask MSK is arranged is removed by an electron beam removing method or the like. As a result, when the photomask MSK is arranged as shown in FIG. 3D, as shown in FIG. 3E, in the insulator layer 41, except the portion laminated on the second conductive film layer 31. The insulating layer 41 is removed to form the capacitive element 14 shown in FIG.
  • the capacitive element 14 is arranged in the TSV formed on the insulating substrate (first silicon substrate), and the back surface side of the insulating substrate (first silicon substrate 11 of the first silicon substrate 11) which has not been used conventionally is arranged.
  • the capacitive element 14 By using the area on the surface P1 side for the wiring of the capacitive element 14, a large-scale capacitive element can be mounted without pressing the existing design area, and a higher integration of the target circuit can be realized.
  • FIG. 4 is an explanatory diagram of a semiconductor device according to a first modified example of the first embodiment.
  • the semiconductor element substrate 10B of the present modified example is different from the semiconductor element substrate 10 of the first embodiment in that the second silicon conductive film layer 31 is not the silicon through electrode 15 but the first silicon substrate 11 via the conductive film layer 34. It is a point connected to a copper pillar 37 formed as an electrode terminal for connecting a flip tip on the P1 side of the first surface of the above. Accordingly, even when the semiconductor element substrate 10B is provided on an external substrate (not shown), an electronic device can be constructed without causing an unnecessary increase in mounting area.
  • the pillar electrodes (copper pillars 37) are provided on the semiconductor element substrate 10B. However, one of the pair of electrodes forming the capacitive element 14 is formed by providing the bump electrodes. May be connected to the bump electrode.
  • FIG. 5 is an explanatory diagram of a semiconductor device according to a second modification of the first embodiment.
  • the semiconductor element substrate 10C of the present modification is different from the semiconductor element substrate 10 of the first embodiment in that a plurality of capacitance elements 14-1 to 14-5 similar to the capacitance element 14 are provided, and the capacitance elements 14-1 to 14-5 are commonly connected to the first conductive film layer 33 and are connected to the upper electrode 19, and the second conductive film layers 33 of the capacitors 14-1 to 14-5 are commonly connected to form a silicon through electrode. It is a point connected to the lower electrode 21 via 15.
  • Capacitive capacitive elements can be constructed.
  • the capacitance element 14 when the capacitance of each of the capacitance elements 14-1 to 14-5 is 16 pF as in the case of the concrete example of the first embodiment, the capacitance element 14 according to the second modification of FIG.
  • FIG. 6 is an external view of the first silicon substrate in the semiconductor element substrate of the specific example of the first embodiment.
  • the first silicon substrate 11 forming the semiconductor element substrate 10 has a sandy pattern area AR in the figure. No component placement area or wiring placement area is provided.
  • a plurality of regions correspond to the region AR. It forms a capacitive element.
  • the capacitance is formed by the conventional method with the same installation area, it is about 940 pF, which can be sufficiently replaced.
  • the installation area of the semiconductor element substrate can be reduced by about 3%. Therefore, according to the first embodiment, it is possible to easily reduce the size of the semiconductor element substrate and thus the electronic device using the semiconductor element substrate.
  • FIG. 7 is a partial cross-sectional view when the capacitive element of the second embodiment is applied to a semiconductor element substrate having a laminated structure.
  • the semiconductor element substrate 10 of the first embodiment has the same structure as the second insulator layer 17 and above. Is omitted. Further, in FIG. 7, the same parts as those in FIG. 1 are designated by the same reference numerals.
  • the semiconductor element substrate 100 includes a first silicon substrate 11, a solder resist layer 12 laminated on the first surface P1 side of the first silicon substrate 11, and a first surface P1 to a second surface of the silicon substrate 11.
  • the silicon through electrode 15 formed in the second through hole 13-2 formed as a TSV penetrating the substrate, the first insulator layer 16 laminated on the second surface P2 of the silicon substrate 11, and the first insulation
  • the second insulator layer 17 laminated on the body layer 16, the second silicon substrate 18 on which the solid-state image sensor is formed, and the first insulator layer 16 are formed and connected to one electrode of the capacitor element 14.
  • the capacitive element 14A has a bottomed cylindrical shape in the first through hole 13-1 when the upper electrode 19 side is regarded as the bottom side, and is on the first surface P1 of the first silicon substrate 11.
  • the first conductive film layer 33-1 electrically connected to the conductive film layer 33 constituting the first electrode (electrode A) to which wiring is made to each part, and the dielectric material constituting the capacitive element 14 (
  • the first dielectric layer 32-1 that functions as an insulator) and the first conductive layer 33-1 are opposed to each other via the first dielectric layer 32-1 and are present in the first through hole 13-1.
  • the conductive film layer 34 which has a bottom cylindrical shape and constitutes a second electrode (electrode B) in which wiring to each part and wiring to the silicon penetrating electrode 15 are made on the first surface P1 of the first silicon substrate 11. It includes a second conductive film layer 34-1 that is electrically connected, and a second dielectric layer 32-2 that functions as a dielectric (insulator) constituting the capacitive element 14. Further, the capacitive element 14A faces the second conductive film layer 33-2 via the second dielectric layer 32-2, and has a bottomed cylindrical shape in the first through hole 13-1.
  • a third conductive film layer 34-2 that is electrically connected to a conductive film layer 33 that constitutes a first electrode (electrode A) in which wiring is made to each portion on the first surface P1 of the silicon substrate 11.
  • a third dielectric layer 32-3 that functions as a dielectric (insulator) that constitutes the capacitive element 14.
  • the capacitive element 14A faces the third conductive film layer 33-2 via the third dielectric layer 32-3, and has a bottomed cylindrical shape in the first through hole 13-1.
  • the conductive film layer 34-2 is provided.
  • the silicon through electrode 15 has a bottomed cylindrical shape in the first through hole 13-2, as in the first embodiment, and wiring to each part on the first surface P1 of the first silicon substrate 11 is provided.
  • the conductive film layer 34 is provided.
  • the first conductive film layer 33-1 constituting the capacitive element 14A, and by extension, the third conductive film layer 33-2 and the conductive film layer 33 are located above the first surface P1 side of the first silicon substrate 11. It is electrically connected to the electrode 19.
  • the second conductive film layer 34-1 which constitutes the silicon through electrode 15 and is connected to the conductive film layer 34, and thus the fourth conductive film layer 34-2 is the first surface P1 of the first silicon substrate 11. On the side, it is electrically connected to the lower electrode 21.
  • the capacitive element 14A functions as three capacitors connected in parallel between the upper electrode 19 and the lower electrode 21, and by extension, the first wiring 20 and the second wiring.
  • the capacitance when the capacitance is formed by the conventional method in the same installation area, it is about 940 pF. Therefore, in order to secure the capacitance similar to the conventional one, the semiconductor element substrate is installed. It is possible to reduce the area by about 30%. Therefore, according to the second embodiment, it is possible to form a capacitive element having a larger capacitance with the same installation area as compared with the first embodiment, and the semiconductor element substrate and thus the semiconductor element substrate is used. It is possible to easily further reduce the size of the electronic device.
  • the capacitors are made to function as three capacitors connected in parallel, but if the third dielectric layer 32-3 and the fourth conductive film layer 34-2 are not provided, two capacitors are provided. It is possible to function as capacitors connected in parallel, and it is also possible to function as four capacitors connected in parallel as long as the manufacturing process permits.
  • FIG. 8 is a partial cross-sectional view when the capacitive element of the third embodiment is applied to a semiconductor element substrate having a laminated structure.
  • the semiconductor element substrate 10E of the third embodiment has the same structure as the semiconductor element substrate 10 of the first embodiment from the second insulator layer 17 onward, and thus is illustrated. For the sake of simplicity, these illustrations are omitted. Further, in FIG. 8, the same parts as those in FIG. 1 are designated by the same reference numerals.
  • the semiconductor element substrate 10E of the third embodiment is different from the semiconductor element substrate 10 of the first embodiment between the first silicon substrate 11 and the first insulator layer 16 and the capacitive element 14B or the silicon through electrode 15B.
  • the third insulating layer 51 is provided in the above.
  • the inner peripheral surface of the first through hole 13-1 can be smoothed as compared with the case where the first through hole 13-1 is simply formed by the dry etching method or the like. It is possible to suppress the stability of processing in the formation of the capacitive element of the above, and by extension, the fluctuation of the capacitance of the formed capacitive element.
  • FIG. 9 is an explanatory diagram (1) of the manufacturing process of the capacitive element of the third embodiment.
  • FIG. 10 is an explanatory view (No. 2) of the manufacturing process of the capacitive element according to the third embodiment.
  • a first through hole 13-1 and a second through hole 13-1 as TSV are previously formed in the first silicon substrate 11 by a dry etching method or the like. I shall.
  • the first insulator layer 16 having the upper electrode 19 and the lower electrode 21 formed thereon, and the second insulator having the first wiring 20 and the second wiring 22 formed thereon are laminated.
  • the third insulator layer 51 is formed.
  • the SiO layer as the third insulator layer 51 is formed by the CVD method or the like.
  • the first conductive film layer 33 is formed.
  • a titanium layer is formed by a sputtering method
  • a copper layer is formed on the titanium layer by a CVD method
  • a first conductive film layer 33 is formed by wet RDL.
  • a dielectric layer 32 is formed. Specifically, the SiO layer as the dielectric layer 32 is formed by the CVD method. Next, as shown in FIG. 10A, the excess SiO layer is removed to form the dielectric layer 32 having a desired shape. Specifically, the excess SiO layer is removed by an electron beam removing method of removing the dielectric layer 32 by irradiating it with an electron beam to obtain the dielectric layer 32 having a desired shape.
  • the second conductive film layer 33 is formed. Specifically, for example, similar to the formation of the first conductive film layer 33, a titanium layer is formed on the first silicon substrate 11 by a sputtering method, a copper layer is formed on the titanium layer by a CVD method, and a second layer is formed by wet RDL. The conductive film layer 31 is formed.
  • the solder resist layer 12 is formed by laminating it on the first surface (lower surface in the figure) P1 side of the first silicon substrate 11. Specifically, the solder resist layer 12 is formed by a printing method. As a result, a semiconductor element substrate having the capacitive element 14 of the third embodiment shown in FIG. 8 is obtained.
  • FIG. 11 is an external view of a digital still camera as an electronic device to which the capacitive element and the semiconductor element substrate of each of the above embodiments are applied.
  • a camera body (camera body) 50 of a lens interchangeable single-lens reflex type digital still camera as an electronic device includes a semiconductor element substrate (for example, a CMOS image sensor substrate) having the above-described capacitive element 14 as an imaging device.
  • the semiconductor element substrate 10 is built in.
  • the charge pump circuit in which the capacitative element constitutes the power supply circuit has been described as an example, but the same is applicable as long as the semiconductor element substrate includes a circuit that requires a large capacity capacitative element. is there.
  • the case where the capacitive elements are connected in parallel has been described, but it is also possible to perform wiring so that at least a part of the capacitive elements are connected in series as necessary, such as for capacitance adjustment.
  • the case where SiO2 is used as the material of the insulating layer has been described, but other insulating materials such as SiN can be used as the material of the insulating layer.
  • the same conductive material as the silicon through electrode was used as one of the conductive layers of the capacitive element, but it is also possible to use a different conductive material.
  • the capacitive element is arranged in the through hole (TSV) formed in the insulating substrate, and the back surface of the insulating substrate that has not been used conventionally is used.
  • TSV through hole
  • the semiconductor element substrate that uses the area on the side for wiring of the capacitive element, it is possible to mount a large-scale capacitive element without pressing the existing design area and achieve higher integration of the target circuit. it can. As a result, the electronic circuit using the target circuit can be easily downsized.
  • this technology can also adopt the following configurations.
  • Capacitive element Capacitive element.
  • the conductive film layer is provided at least three or more, The capacitive element according to (1), wherein the two conductive layers and the conductive film layers arranged via the one conductive film layer are commonly connected to each other.
  • the capacitive element according to (1) or (2) comprising an insulator layer formed between the through hole and the conductive film layer formed on the outermost peripheral side.
  • An insulator substrate A plurality of conductive film layers arranged so as to face each other on the inner peripheral surface of the through hole formed so as to penetrate from the first surface to the second surface on the opposite side of the insulator substrate, and a pair of conductive layers facing each other.
  • a capacitive element having a dielectric layer formed between the film layers is provided. At least one of the plurality of conductive film layers is connected to the circuit wiring formed on the second surface side as any one of the pair of electrodes constituting the capacitive element.
  • Semiconductor device substrate is provided.
  • the conductive film layer is provided at least three or more, The semiconductor device substrate according to (4), wherein the two conductive layers and the conductive film layers arranged via the one conductive film layer are commonly connected to each other.
  • the semiconductor element substrate has a through electrode, a pillar electrode or a bump electrode provided on the insulator substrate, (4) or (5), wherein any one of the pair of electrodes constituting the capacitive element is connected to a through electrode, a pillar electrode, or a bump electrode provided on the insulator substrate.
  • Semiconductor element substrate is provided at least three or more, The semiconductor device substrate according to (4), wherein the two conductive layers and the conductive film layers arranged via the one conductive film layer are commonly connected to each other.
  • the semiconductor element substrate has a through electrode, a pillar electrode or a bump electrode provided on the insulator substrate, (4) or (5), wherein any one of the pair of electrodes constituting the capacitive element is connected to a through electrode, a pillar electrode, or
  • the insulator substrate is provided with a plurality of the through holes, and the capacitance element is formed in each of the plurality of through holes, and one of the electrodes of one of the capacitance elements has the other capacitance.
  • the semiconductor element substrate according to any one of (4) to (6), which is commonly connected to either of the other electrodes of the element.
  • It has a second insulator substrate laminated on the insulator substrate, and an electrode of the capacitive element is connected to a circuit wiring formed on the second insulator substrate through the through hole.
  • the semiconductor device substrate according to any one of (4) to (7).
  • An insulator substrate A plurality of conductive layers arranged so as to face each other on the inner peripheral surface of the through hole formed so as to penetrate from the first surface to the second surface on the opposite side of the insulator substrate, and a pair of conductive layers facing each other.
  • a dielectric layer formed between the film layers is provided, and at least one of the plurality of conductive film layers is formed on the second surface side as one of a pair of electrodes constituting a capacitive element.
  • An electronic device having an electronic circuit having a capacitive element that can be connected to a circuit wiring.
  • At least three or more conductive film layers are provided.
  • An electronic device including an electronic circuit having a semiconductor element substrate connected to the circuit wiring formed on the second surface side as one side. (13) In the semiconductor element substrate, at least three or more conductive film layers are provided. The electronic device according to (12), wherein the conductive film layers arranged via the two dielectric layers and one conductive film layer are commonly connected to each other. (14)
  • the semiconductor element substrate has a through electrode, a pillar electrode or a bump electrode provided on the insulator substrate, (12) or (13), wherein any one of the pair of electrodes constituting the capacitive element is connected to a through electrode, a pillar electrode, or a bump electrode provided on the insulator substrate. Electronic equipment.
  • the insulator substrate is provided with a plurality of the through holes, and the capacitance element is formed in each of the plurality of through holes, and one of the electrodes of one of the capacitance elements has the other capacitance.

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本開示の容量素子（１４）は、絶縁体基板（１１）の第１面（Ｐ１）から反対側の第２面（Ｐ２）に貫通するように形成された貫通孔（１３－１）の内周面において互いに対向するように配置された複数の導電膜層（３１，３３）と、対向する一対の導電膜層（３１，３３）間に形成された誘電体層（３２）と、を備え、複数の導電膜層３１，３３）のうち、いずれか少なくとも一つが容量素子（１４）を構成する一対の電極のうちいずれか一方として第２面（Ｐ２）側に形成された回路配線（２０）に接続可能とされている。

Description

容量素子、半導体素子基板及び電子機器
　本開示は、容量素子、半導体素子基板及び電子機器に関する。
　従来、回路構成によっては、大容量の容量素子が必要とされている。
　例えば、テスト済み補償のベア・ダイ（ＴＤ：Tested　Die）製品のロジックチップ内のチャージポンプ回路には、電源容量及び安定動作を確保するため、大規模容量素子が必要とされている。
　ところで容量素子の容量（静電容量）は、容量素子として誘電体を介して対向配置された平行平板導体を想定した場合、平行平板導体の面積に比例している。
　したがって、実際の容量素子においても、容量を大きくするためには、容量素子の設置面積も増大することとなっていた。
特表２０１０－５３０１２８号公報
　ところで、面積制約の大きい製品チップ内に大規模容量素子を搭載することは回路の高集積化に対する影響が大きく、次世代タイプのチップサイズシュリンクにおいて課題となることが容易に想定される。したがって、可能な限り容量素子の設置面積を縮小することが望まれている。
　本開示は、このような状況に鑑みてなされたものであり、半導体基板上に設ける場合に、設置面積を低減しつつ、容量を確保することが可能な容量素子及び設置面積の少ない半導体素子基板及び電子機器を提供することを目的としている。
　上記目的を達成するために、本開示の容量素子は、絶縁体基板の第１面から反対側の第２面に貫通するように形成された貫通孔の内周面において互いに対向するように配置された複数の導電膜層と、対向する一対の導電膜層間に形成された誘電体層と、を備え、前記複数の導電膜層のうち、いずれか少なくとも一つが容量素子を構成する一対の電極のうちいずれか一方として前記第２面側に形成された回路配線に接続可能とされている。
第１実施形態の容量素子を積層構造を有する半導体素子基板に適用した場合の部分断面図である。 第１実施形態の容量素子の製造プロセスの説明図（その１）である。 第１実施形態の容量素子の製造プロセスの説明図（その２）である。 第１実施形態の第１変形例の半導体素子の説明図である。 第１実施形態の第２変形例の半導体素子の説明図である。 第１実施形態の具体例の半導体素子基板における第１シリコン基板の外観図である。 第２実施形態の容量素子を積層構造を有する半導体素子基板に適用した場合の部分断面図である。 第３実施形態の容量素子を積層構造を有する半導体素子基板に適用した場合の部分断面図である。 第３実施形態の容量素子の製造プロセスの説明図（その１）である。 第３実施形態の容量素子の製造プロセスの説明図（その２）である。 上記各実施形態の容量素子及び半導体素子基板が適用された電子機器としてのディジタルスチルカメラの外観図である。
　以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
［１］第１実施形態
　図１は、第１実施形態の容量素子を積層構造を有する半導体素子基板に適用した場合の部分断面図である。
　半導体素子基板１０は、第１シリコン（Ｓｉ）基板１１と、第１シリコン基板１１の第１面（図中、下側の面）Ｐ１側に積層された半田レジスト層１２と、第１シリコン基板１１の第１面Ｐ１から第２面（図中、上側の面）Ｐ２側に貫通されてＴＳＶ（Through-Silicon-Via）として形成された第１貫通孔１３－１に形成された容量素子１４と、シリコン基板１１の第１面Ｐ１側から第２面（図中、上側の面）Ｐ２側に貫通されてＴＳＶとして形成された第２貫通孔１３－２に形成されたシリコン貫通電極１５と、第１シリコン基板１１の第２面Ｐ２上に積層された第１絶縁体層１６と、第１絶縁体層１６に積層された第２絶縁体層１７と、固体撮像素子が形成された第２シリコン基板１８と、第１絶縁体層１６内に形成され、容量素子１４の一方の電極に接続された上部電極１９と、第２絶縁体層１７内に形成され、上部電極１９に接続された第１配線２０と、第１絶縁体層１６内に形成され、シリコン貫通電極１５に接続された下部電極２１と、第２絶縁体層１７内に形成され、下部電極２１に接続された第２配線２２と、を備えている。
　上記構成において、容量素子１４は、上部電極１９側を底側とみなした場合に、第１貫通孔１３－１内において有底円筒形状を有し、第１シリコン基板１１の第１面Ｐ１上で各部への配線がなされる第１導電膜層３３と、容量素子１４を構成する誘電体（絶縁体）として機能する誘電体層３２と、第１導電膜層３３に誘電体層３２を介して対向するとともに、第１貫通孔１３－１内において有底円筒形状を有し、第１シリコン基板１１の第１面Ｐ１上で各部への配線及びシリコン貫通電極１５への配線がなされる第２導電膜層３１と、を備えている。
　また、シリコン貫通電極１５は、容量素子１４と同様に、第１貫通孔１３－２内において有底円筒形状を有し、第１シリコン基板１１の第１面Ｐ１上で各部への配線がなされる第１導電膜層３３を備えている。
　ここで、容量素子１４を構成している第１導電膜層３３は、第１シリコン基板１１の第１面Ｐ１側で上部電極１９に電気的に接続され、シリコン貫通電極１５を構成し、第２導電膜層３１に接続されている第１導電膜層３３は、第１シリコン基板１１の第１面Ｐ１側で下部電極２１に電気的に接続されている。
　これらの結果、容量素子１４は、第１導電膜層３３及び第２導電膜層３１で誘電体層３２を挟んだ構成となる。したがって、容量素子１４は、上部電極１９と下部電極２１との間、ひいては、第１配線２０と第２配線２２に接続されたコンデンサとして機能することとなる。
　次に第１実施形態の容量素子の製造プロセスについて図２及び図３を参照して説明する。
　図２は、第１実施形態の容量素子の製造プロセスの説明図（その１）である。
　図３は、第１実施形態の容量素子の製造プロセスの説明図（その２）である。
　以下の説明においては、第１シリコン基板１１には、予めドライエッチング法等によりＴＳＶ（Through-Silicon-Via）としての第１貫通孔１３－１及び第２貫通孔１３－１が形成されているものとする。
　さらに第１シリコン基板１１の第２面Ｐ２上には、上部電極１９及び下部電極２１が形成された第１絶縁体層１６が積層されているものとする。
　上記状態において、図２（ａ）に示すように、まず、第１導電膜層３３及び誘電体層３２を形成する。
　具体的には、例えば、第１シリコン基板１１に対し、スパッタリング法によるチタン層形成、チタン層へのＣＶＤ（Chemical　Vapor　Deposition）法による銅層形成及び湿式ＲＤＬ（Redistribution　Layer）により第１導電膜層３３を形成する。
　続いて、ＣＶＤ法により誘電体層３２としてのＳｉＯ層を形成し、電子ビーム（ＥＢ：Electron　Beam）除去法により余分なＳｉＯ層を除去して所望形状を有する誘電体層３２とする。
　次に図２（ｂ）に示すように、第２導電膜層３１を形成する。
　具体的には、例えば、第１導電膜層３３の形成と同様に、第１シリコン基板１１に対し、スパッタリング法によるチタン層形成、チタン層へのＣＶＤ法による銅層形成及び湿式ＲＤＬにより第２導電膜層３１を形成する。
　続いて、図２（ｃ）に示すように、容量素子１４を構成する第２導電膜層３１を保護するように、フォトマスクＭＳＫを配置する。
　そして、図２（ｄ）に示すように余分な第２導電膜層３１を除去する。
　具体的には、電子ビーム除去法等によりフォトマスクＭＳＫが配置された部分以外の第２導電膜層３１を除去する。
　この結果、図２（ｃ）のようにフォトマスクＭＳＫを配置した場合には、図３（ａ）に示すように、第２導電膜層３３のうち、誘電体層３２に積層された部分及びシリコン貫通電極１５を構成している第１導電膜層３３と接続されている部分以外の第２導電膜層３３が除去されている。
　次に図３（ｂ）に示すように、第２導電膜層３１を電気的に絶縁し、物理的に保護するための絶縁体層４１としてのＳｉＯ層をＣＶＤ法等により形成する。
　続いて、図３（ｃ）に示すように、容量素子１４を構成する第２導電膜層３１に積層された絶縁体層４１を保護するように、再びフォトマスクＭＳＫを配置する。
　そして、図３（ｄ）に示すように、余分な絶縁体層４１を除去する。
　具体的には、電子ビーム除去法等によりフォトマスクＭＳＫが配置された部分以外の絶縁体層４１を除去する。
　この結果、図３（ｄ）のようにフォトマスクＭＳＫを配置した場合には、図３（ｅ）に示すように、絶縁体層４１のうち、第２導電膜層３１に積層された部分以外の絶縁体層４１が除去され、図１に示した容量素子１４が形成されることとなる。
　本実施形態の容量素子１４によれば、一つの容量素子のサイズを既存のＴＳＶの径（数十～１００μｍ）程度としても、十分な容量を確保することができる。
　具体的には、ＴＳＶの径＝６０μｍ、ＴＳＶ深さ＝８５μｍとし、誘電体層３２としてのＳｉＯの厚さを４０ｎｍとした場合、以下の通りとなる。
　ＴＳＶに対応するビアホール面積＝６０×８５＝１８８４０μｍ２
とすると、ＴＳＶ１個あたりの容量Ｃ＝１６ｐＦ程度となる。
　したがって、このような容量素子１４をシリコン基板（上述の例の場合、第１シリコン基板１１）内に複数形成することで、大容量の容量素子（群）を容易に構築できる。
　また、上記構成によれば、容量素子１４を絶縁基板（第１シリコン基板）に形成したＴＳＶ内に配置するとともに、従来使用されていなかった絶縁基板の裏面側（第１シリコン基板１１の第１面Ｐ１側）の領域を容量素子１４の配線に用いることで、既存の設計領域を圧迫すること無く、大規模容量素子を搭載することができ、対象回路のさらなる高集積化を実現できる。
［１．１］第１実施形態の第１変形例
　次に第１実施形態の第１変形例の半導体素子について説明する。
　図４は、第１実施形態の第１変形例の半導体素子の説明図である。
　本変形例の半導体素子基板１０Ｂが、第１実施形態の半導体素子基板１０と異なる点は、第２導電膜層３１をシリコン貫通電極１５ではなく、導電膜層３４を介して第１シリコン基板１１の第１面Ｐ１側にフリップチップ接続用の電極端子として形成された銅ピラー３７に接続した点である。
　これにより、当該半導体素子基板１０Ｂを図示しない外部の基板上に設ける場合でも実装面積の不要な増大を招くことなく電子機器を構築することができる。
　以上の説明は、半導体素子基板１０Ｂにピラー電極（銅ピラー３７）を設ける場合で有ったが、バンプ電極を設けるようにし、容量素子１４を構成している一対の電極のうち、いずれか他方をバンプ電極に接続するようにしてもよい。
［１．２］第１実施形態の第２変形例
　次に第１実施形態の第２変形例の半導体素子について説明する。
　図５は、第１実施形態の第２変形例の半導体素子の説明図である。
　本変形例の半導体素子基板１０Ｃが、第１実施形態の半導体素子基板１０と異なる点は、容量素子１４と同様の複数の容量素子１４－１～１４－５を設け、容量素子１４－１～１４－５の第１導電膜層３３を共通接続して、上部電極１９に接続した点と、容量素子１４－１～１４－５の第２導電膜層３３を共通接続して、シリコン貫通電極１５を介して下部電極２１に接続した点と、である。
　このように構成することにより、容量素子１４－１～１４－５を並列接続した場合と等価となり、容量素子としての容量は、容量素子１４－１～１４－５の合成容量となり、容易に大容量の容量素子を構築できる。
　より具体的には、第１実施形態の具体例で示した場合と同様に各容量素子１４－１～１４－５の容量が１６ｐＦであった場合、図５の第２変形例による容量素子１４－１～１４－５全体の容量は、１６×５＝８０ｐＦとなる。
　このような構成とした場合も、製造プロセスは、第１実施形態の場合と同様となり、容易に大容量の容量素子（群）を得ることができる。
［１．３］第１実施形態の具体例
　次に第１実施形態の具体例について説明する。
　図６は、第１実施形態の具体例の半導体素子基板における第１シリコン基板の外観図である。
　半導体素子基板１０を構成している第１シリコン基板１１は、図６（ａ）のシリコン基板の第２面Ｐ２側からみた平面図に示すように、図中、砂地模様の領域ＡＲには、部品配置領域あるいは配線配置領域は設けられていない。
　そこで、本第１実施形態においては、図６（ｂ）のシリコン基板の第１面Ｐ１側からみた平面図に示すように領域ＡＲに対応する領域に複数（図６の場合、７６個）の容量素子を形成している。
　このように構成することにより、第１実施形態の具体例で示した場合のように、各容量素子１４の容量が１６ｐＦであった場合、図６の場合における容量素子１４全体の容量は、１６×７６＝１２１６ｐＦとなる。
　同様の設置面積で、従来の方法で容量を形成した場合には、９４０ｐＦ程度となっており、充分に置き換えが可能となる。換言すれば、従来と同様の容量を確保しようとする場合には、半導体素子基板の設置面積をおよそ３％程度縮小することが可能となる。
　したがって、本第１実施形態によれば、半導体素子基板ひいては、半導体素子基板を用いた電子機器の小型化を容易に図ることが可能となる。
［２］第２実施形態
　図７は、第２実施形態の容量素子を積層構造を有する半導体素子基板に適用した場合の部分断面図である。
　第２実施形態の半導体素子基板１００においては、第１実施形態の半導体素子基板１０とは、第２絶縁体層１７から上の構成は同様であるので、図示の簡略化のため、これらの図示を省略している。また、図７において、図１と同様の部分については、同一の符号を付すものとする。
　第２実施形態の半導体素子基板１００は、第１シリコン基板１１と、第１シリコン基板１１の第１面Ｐ１側に積層された半田レジスト層１２と、シリコン基板１１の第１面Ｐ１から第２面Ｐ２側に貫通されてＴＳＶとして形成された第１貫通孔１３－１に形成された容量素子１４Ａと、シリコン基板１１の第１面Ｐ１から第２面（図中、上側の面）Ｐ２側に貫通されてＴＳＶとして形成された第２貫通孔１３－２に形成されたシリコン貫通電極１５と、シリコン基板１１の第２面Ｐ２上に積層された第１絶縁体層１６と、第１絶縁体層１６に積層された第２絶縁体層１７と、固体撮像素子が形成された第２シリコン基板１８と、第１絶縁体層１６内に形成され、容量素子１４の一方の電極に接続された上部電極１９と、第２絶縁体層１７内に形成され、シリコン貫通電極１５に接続された下部電極２１と、を備えている。
　上記構成において、容量素子１４Ａは、上部電極１９側を底側とみなした場合に、第１貫通孔１３－１内において有底円筒形状を有し、第１シリコン基板１１の第１面Ｐ１上で各部への配線がなされる第１の電極（電極Ａ）を構成する導電膜層３３に電気的に接続されている第１導電膜層３３－１と、容量素子１４を構成する誘電体（絶縁体）として機能する第１誘電体層３２－１と、第１導電膜層３３－１に第１誘電体層３２－１を介して対向するとともに、第１貫通孔１３－１内において有底円筒形状を有し、第１シリコン基板１１の第１面Ｐ１上で各部への配線及びシリコン貫通電極１５への配線がなされる第２の電極（電極Ｂ）を構成する導電膜層３４に電気的に接続されている第２導電膜層３４－１と、容量素子１４を構成する誘電体（絶縁体）として機能する第２誘電体層３２－２と、を備えている。
　また、容量素子１４Ａは、第２導電膜層３３－２に第２誘電体層３２－２を介して対向するとともに、第１貫通孔１３－１内において有底円筒形状を有し、第１シリコン基板１１の第１面Ｐ１上で各部への配線がなされる第１の電極（電極Ａ）を構成する導電膜層３３に電気的に接続されている第３導電膜層３４－２と、容量素子１４を構成する誘電体（絶縁体）として機能する第３誘電体層３２－３と、を備えている。
　さらに、容量素子１４Ａは、第３導電膜層３３－２に第３誘電体層３２－３を介して対向するとともに、第１貫通孔１３－１内において有底円筒形状を有し、第１シリコン基板１１の第１面Ｐ１上で各部への配線及びシリコン貫通電極１５への配線がなされる第２の電極（電極Ｂ）を構成する導電膜層３４に電気的に接続されている第４導電膜層３４－２を備えている。
　また、シリコン貫通電極１５は、第１実施形態と同様に、第１貫通孔１３－２内において有底円筒形状を有し、第１シリコン基板１１の第１面Ｐ１上で各部への配線がなされる導電膜層３４を備えている。
　ここで、容量素子１４Ａを構成している第１導電膜層３３－１、ひいては、第３導電膜層３３－２及び導電膜層３３は、第１シリコン基板１１の第１面Ｐ１側で上部電極１９に電気的に接続されている。
　また、シリコン貫通電極１５を構成し、導電膜層３４に接続されている第２導電膜層３４－１、ひいては、第４導電膜層３４－２は、第１シリコン基板１１の第１面Ｐ１側で下部電極２１に電気的に接続されている。
　これらの結果、容量素子１４Ａは、第１導電膜層３３－１及び第２導電膜層３４－１で第１誘電体層３２－１を挟み、第２導電膜層３３－２及び第３導電膜層３３－２で第２誘電体層３２－２を挟み、第３導電膜層３４－１及び第４導電膜層３４－２で第３誘電体層３２－３を挟んだ構成となる。
　すなわち、容量素子１４Ａは、上部電極１９と下部電極２１との間、ひいては、第１配線２０と第２配線に接続された３個の並列接続されたコンデンサとして機能することとなる。
　本第２実施形態によれば、第１実施形態と比較して容量素子１４Ａとしての極板面積は、実効的に３倍程度となっているので、容量もおよそ３倍となっている。したがって、第１実施形態の具体例で示した場合のように、各容量素子１４の容量が１６ｐＦであった場合、図６の場合における容量素子１４Ａ全体の容量は、１６×７６×３＝３６４８ｐＦとなる。
　上述したように、同様の設置面積で、従来の方法で容量を形成した場合には、９４０ｐＦ程度となっているので、従来と同様の容量を確保しようとする場合には、半導体素子基板の設置面積をおよそ３０％程度縮小することが可能となる。
　したがって、本第２実施形態によれば、第１実施形態と比較して、同一の設置面積で、より大きな容量の容量素子を形成することができ、半導体素子基板ひいては、半導体素子基板を用いた電子機器のより一層の小型化を容易に図ることが可能となる。
　以上の説明は、３個の並列接続されたコンデンサとして機能させる場合であったが、第３誘電体層３２－３及び第４導電膜層３４－２を設けない構成とすれば、２個の並列接続されたコンデンサとして機能させることができ、さらには、製造工程の許す限り４個の並列接続されたコンデンサとして機能させることも可能である。
［３］第３実施形態
　図８は、第３実施形態の容量素子を積層構造を有する半導体素子基板に適用した場合の部分断面図である。
　第３実施形態の半導体素子基板１０Ｅにおいては、第２実施形態と同様に、第１実施形態の半導体素子基板１０とは、第２絶縁体層１７から上の構成は同様であるので、図示の簡略化のため、これらの図示を省略している。また、図８において、図１と同様の部分については、同一の符号を付すものとする。
　第３実施形態の半導体素子基板１０Ｅが、第１実施形態の半導体素子基板１０と異なる点は、第１シリコン基板１１及び第１絶縁体層１６と、容量素子１４Ｂあるいはシリコン貫通電極１５Ｂとの間に第３絶縁体層５１を設けた点である。
　本第３実施形態によれば、第１貫通孔１３－１の内周面を第１貫通孔１３－１を単にドライエッチング法等により形成した場合と比較して平滑化することができ、その後の容量素子形成における処理の安定性、ひいては、形成した容量素子の容量の変動を抑制することができる。
　次に第３実施形態の容量素子の製造プロセスについて図９及び図１０を参照して説明する。
　図９は、第３実施形態の容量素子の製造プロセスの説明図（その１）である。
　図１０は、第３実施形態の容量素子の製造プロセスの説明図（その２）である。
　以下の説明においては、第１シリコン基板１１には、予めドライエッチング法等によりＴＳＶ（Through-Silicon-Via）としての第１貫通孔１３－１及び第２貫通孔１３－１が形成されているものとする。
　さらに第１シリコン基板１１の第２面Ｐ２上には、上部電極１９及び下部電極２１が形成された第１絶縁体層１６、第１配線２０及び第２配線２２が形成された第２絶縁体層１７及び固体撮像素子が形成された第２シリコン基板１８と、が積層されているものとする。
　上記状態において、図９（ａ）に示すように、まず、第３絶縁体層５１を形成する。
　具体的には、第３絶縁体層５１としてのＳｉＯ層をＣＶＤ法等により形成する。
　続いて、図９（ｂ）に示すように、第１導電膜層３３を形成する。
　具体的には、例えば、第１シリコン基板１１に対し、スパッタリング法によるチタン層形成、チタン層へのＣＶＤ法による銅層形成及び湿式ＲＤＬにより第１導電膜層３３を形成する。
　さらに図９（ｃ）に示すように、誘電体層３２を形成する。
　具体的には、ＣＶＤ法により誘電体層３２としてのＳｉＯ層を形成する。
　次に、図１０（ａ）に示すように、余分なＳｉＯ層を除去して所望形状を有する誘電体層３２を形成する。
　具体的には、誘電体層３２に電子ビームを照射して除去する電子ビーム除去法により余分なＳｉＯ層を除去して所望形状を有する誘電体層３２とする。
　次に図１０（ｂ）に示すように、第２導電膜層３３を形成する。
　具体的には、例えば、第１導電膜層３３の形成と同様に、第１シリコン基板１１に対し、スパッタリング法によるチタン層形成、チタン層へのＣＶＤ法による銅層形成及び湿式ＲＤＬにより第２導電膜層３１を形成する。
　続いて、図１０（ｃ）に示すように、半田レジスト層１２を第１シリコン基板１１の第１面（図中、下側の面）Ｐ１側に積層して形成する。
　具体的には、印刷法により、半田レジスト層１２を形成する。
　この結果、図８に示した第３実施形態の容量素子１４が形成された半導体素子基板が得られる。
　図１１は、上記各実施形態の容量素子及び半導体素子基板が適用された電子機器としてのディジタルスチルカメラの外観図である。
　電子機器としてのレンズ交換式一眼レフレックスタイプのディジタルスチルカメラのカメラ本体部（カメラボディ）５０は、撮像装置として上述した容量素子１４を有する半導体素子基板（例えば、ＣＭＯＳイメージセンサ基板）を備えた半導体素子基板１０を内蔵している。
　このような構成とすることにより、電子機器の安定動作を図り、小型化を容易とすることができる。
　以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
　例えば、上記説明においては、容量素子が電源回路を構成するチャージポンプ回路を例として説明したが、大容量の容量素子が要求される回路を備えた半導体素子基板であれば同様に適用が可能である。
　また以上の説明は、容量素子を並列に接続した場合について説明したが、容量調整など必要に応じて少なくとも一部の容量素子を直列に接続するように配線を行うことも可能である。
　以上の説明においては、絶縁層の材料として、ＳｉＯ２を用いる場合について説明したが、絶縁層の材料としてＳｉＮ等の他の絶縁材料を用いることも可能である。
　以上の説明においては、容量素子のいずれかの導電層として、シリコン貫通電極と同一の導電材料を用いていたが、異なる導電材料を用いるように構成することも可能である。
［５］実施形態の効果
　以上の説明のように、本実施形態によれば、容量素子を絶縁基板に形成した貫通孔（ＴＳＶ）内に配置するとともに、従来使用されていなかった絶縁基板の裏面側の領域を容量素子の配線に用いた半導体素子基板を構成することで、既存の設計領域を圧迫すること無く、大規模容量素子を搭載することができ、対象回路のさらなる高集積化を実現できる。ひいては、対象回路を用いた電子回路の小型化を容易に図ることができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も採ることができる。
（１）
　絶縁体基板の第１面から反対側の第２面に貫通するように形成された貫通孔の内周面において互いに対向するように配置された複数の導電膜層と、
　対向する一対の導電膜層間に形成された誘電体層と、を備え、
　前記複数の導電膜層のうち、いずれか少なくとも一つが容量素子を構成する一対の電極のうちいずれか一方として前記第２面側に形成された回路配線に接続可能とされている、
　容量素子。
（２）
　前記導電膜層は、少なくとも三つ以上設けられており、
　二つの前記誘電体層及び一つの前記導電膜層を介して配置された前記導電膜層同士は、共通接続されている、（１）記載の容量素子。
（３）
　前記貫通孔と最外周側に形成された前記導電膜層との間に形成された絶縁体層を備えた、（１）または（２）記載の容量素子。
（４）
　絶縁体基板と、
　前記絶縁体基板の第１面から反対側の第２面に貫通するように形成された貫通孔の内周面において互いに対向するように配置された複数の導電膜層と、対向する一対の導電膜層間に形成された誘電体層と、を有する容量素子と、備え、
　前記複数の導電膜層のうち、いずれか少なくとも一つが容量素子を構成する一対の電極のうちいずれか一方として前記第２面側に形成された回路配線に接続されている、
　半導体素子基板。
（５）
　前記導電膜層は、少なくとも三つ以上設けられており、
　二つの前記誘電体層及び一つの前記導電膜層を介して配置された前記導電膜層同士は、共通接続されている、（４）記載の半導体素子基板。
（６）
　前記半導体素子基板は、前記絶縁体基板に設けられた貫通電極、ピラー電極あるいはバンプ電極を有し、
　前記容量素子を構成している前記一対の電極のうち、いずれか他方は、前記絶縁体基板に設けられた貫通電極、ピラー電極あるいはバンプ電極に接続されている、（４）または（５）記載の半導体素子基板。
（７）
　前記絶縁体基板には、複数の前記貫通孔が設けられており、前記複数の貫通孔内に前記容量素子がそれぞれ形成され、一の前記容量素子の電極のいずれか一方は、他の前記容量素子の電極のいずれか他方に共通接続されている、（４）乃至（６）のいずれかに記載の半導体素子基板。
（８）
　前記絶縁体基板に積層された第２の絶縁体基板を有し、前記容量素子は、前記貫通孔を介して前記第２の絶縁体基板に形成された回路配線に電極が接続されている、（４）乃至（７）のいずれかに記載の半導体素子基板。
（９）
　絶縁体基板と、
　前記絶縁体基板の第１面から反対側の第２面に貫通するように形成された貫通孔の内周面において互いに対向するように配置された複数の導電膜層と、対向する一対の導電膜層間に形成された誘電体層と、を備え、前記複数の導電膜層のうち、いずれか少なくとも一つが容量素子を構成する一対の電極のうちいずれか一方として前記第２面側に形成された回路配線に接続可能とされた容量素子を有する電子回路を備えた電子機器。
（１０）
　容量素子において、前記導電膜層は、少なくとも三つ以上設けられており、
　二つの前記誘電体層及び一つの導電膜層を介して配置された前記導電膜層同士は、共通接続されている、（９）記載の電子機器。
（１１）
　前記貫通孔と最外周側に形成された前記導電膜層との間に形成された絶縁体層を備えた、（９）または（１０）記載の電子機器。
（１２）
　絶縁体基板と、前記絶縁体基板の第１面から反対側の第２面に貫通するように形成された貫通孔の内周面において互いに対向するように配置された複数の導電膜層と、対向する一対の導電膜層間に形成された誘電体層と、を有する容量素子と、備え、前記複数の導電膜層のうち、いずれか少なくとも一つが容量素子を構成する一対の電極のうちいずれか一方として前記第２面側に形成された回路配線に接続されている半導体素子基板を有する電子回路を備えた電子機器。
（１３）
　前記半導体素子基板において、前記導電膜層は、少なくとも三つ以上設けられており、
　二つの前記誘電体層及び一つの導電膜層を介して配置された前記導電膜層同士は、共通接続されている、（１２）記載の電子機器。
（１４）
　前記半導体素子基板は、前記絶縁体基板に設けられた貫通電極、ピラー電極あるいはバンプ電極を有し、
　前記容量素子を構成している前記一対の電極のうち、いずれか他方は、前記絶縁体基板に設けられた貫通電極、ピラー電極あるいはバンプ電極に接続されている、（１２）または（１３）記載の電子機器。
（１５）
　前記絶縁体基板には、複数の前記貫通孔が設けられており、前記複数の貫通孔内に前記容量素子がそれぞれ形成され、一の前記容量素子の電極のいずれか一方は、他の前記容量素子の電極のいずれか他方に共通接続されている、（１２）乃至（１４）のいずれかに記載の電子機器。
（１６）
　前記絶縁体基板に積層された第２の絶縁体基板を有し、前記容量素子は、前記貫通孔を介して前記第２の絶縁体基板に形成された回路配線に電極が接続されている、（１２）乃至（１５）のいずれかに記載の電子機器。
　１０　　半導体素子基板
　１０Ｂ～１０Ｅ　半導体素子基板
　１１　　第１シリコン基板
　１２　　半田レジスト層
　１３－１　　第２貫通孔
　１３－２　　第１貫通孔
　１４、１４Ａ、１４Ｂ　容量素子
　１５、１５Ｂ　シリコン貫通電極
　１６　　第１絶縁体層
　１７　　第２絶縁体層
　１８　　第２シリコン基板
　１９　　上部電極
　２０　　第１配線
　２１　　下部電極
　２２　　第２配線
　３１　　第２導電膜層
　３２－１　　第１誘電体層
　３２－２　　第２誘電体層
　３２－３　　第３誘電体層
　３３　　導電膜層
　３３－１　　第１導電膜層
　３３－２　　第３導電膜層
　３４　　導電膜層
　３４－１　　第２導電膜層
　３４－２　　第４導電膜層
　３７　　銅ピラー
　４１　　絶縁体層
　５１　　第３絶縁体層
　１００　半導体素子基板
　ＡＲ　　領域
　Ｐ１　　第１面
　Ｐ２　　第２面

Claims (10)

  1. 　絶縁体基板の第１面から反対側の第２面に貫通するように形成された貫通孔の内周面において互いに対向するように配置された複数の導電膜層と、
    　対向する一対の導電膜層間に形成された誘電体層と、を備え、
    　前記複数の導電膜層のうち、いずれか少なくとも一つが容量素子を構成する一対の電極のうちいずれか一方として前記第２面側に形成された回路配線に接続可能とされている、
    　容量素子。
  2. 　前記導電膜層は、少なくとも三つ以上設けられており、
    　二つの前記誘電体層及び一つの前記導電膜層を介して配置された前記導電膜層同士は、共通接続されている、
    　請求項１記載の容量素子。
  3. 　前記貫通孔と最外周側に形成された前記導電膜層との間に形成された絶縁体層を備えた、
    　請求項１記載の容量素子。
  4. 　絶縁体基板と、
    　前記絶縁体基板の第１面から反対側の第２面に貫通するように形成された貫通孔の内周面において互いに対向するように配置された複数の導電膜層と、対向する一対の導電膜層間に形成された誘電体層と、を有する容量素子と、備え、
    　前記複数の導電膜層のうち、いずれか少なくとも一つが容量素子を構成する一対の電極のうちいずれか一方として前記第２面側に形成された回路配線に接続されている、
    　半導体素子基板。
  5. 　前記導電膜層は、少なくとも三つ以上設けられており、
    　二つの前記誘電体層及び一つの前記導電膜層を介して配置された前記導電膜層同士は、共通接続されている、
    　請求項４記載の半導体素子基板。
  6. 　前記半導体素子基板は、前記絶縁体基板に設けられた貫通電極、ピラー電極あるいはバンプ電極を有し、
    　前記容量素子を構成している前記一対の電極のうち、いずれか他方は、前記絶縁体基板に設けられた貫通電極、ピラー電極あるいはバンプ電極に接続されている、
    　請求項４記載の半導体素子基板。
  7. 　前記絶縁体基板には、複数の前記貫通孔が設けられており、前記複数の貫通孔内に前記容量素子がそれぞれ形成され、一の前記容量素子の電極のいずれか一方は、他の前記容量素子の電極のいずれか他方に共通接続されている、
    　請求項４記載の半導体素子基板。
  8. 　前記絶縁体基板に積層された第２の絶縁体基板を有し、前記容量素子は、前記貫通孔を介して前記第２の絶縁体基板に形成された回路配線に電極が接続されている、
    　請求項４記載の半導体素子基板。
  9. 　絶縁体基板と、
    　前記絶縁体基板の第１面から反対側の第２面に貫通するように形成された貫通孔の内周面において互いに対向するように配置された複数の導電膜層と、対向する一対の導電膜層間に形成された誘電体層と、を備え、前記複数の導電膜層のうち、いずれか少なくとも一つが容量素子を構成する一対の電極のうちいずれか一方として前記第２面側に形成された回路配線に接続可能とされた容量素子を有する電子回路を備えた電子機器。
  10. 　絶縁体基板と、前記絶縁体基板の第１面から反対側の第２面に貫通するように形成された貫通孔の内周面において互いに対向するように配置された複数の導電膜層と、対向する一対の導電膜層間に形成された誘電体層と、を有する容量素子と、備え、前記複数の導電膜層のうち、いずれか少なくとも一つが容量素子を構成する一対の電極のうちいずれか一方として前記第２面側に形成された回路配線に接続されている半導体素子基板を有する電子回路を備えた電子機器。
PCT/JP2020/006552 2019-03-01 2020-02-19 容量素子、半導体素子基板及び電子機器 Ceased WO2020179452A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019037386A JP2020141090A (ja) 2019-03-01 2019-03-01 容量素子、半導体素子基板及び電子機器
JP2019-037386 2019-03-01

Publications (1)

Publication Number Publication Date
WO2020179452A1 true WO2020179452A1 (ja) 2020-09-10

Family

ID=72280581

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/006552 Ceased WO2020179452A1 (ja) 2019-03-01 2020-02-19 容量素子、半導体素子基板及び電子機器

Country Status (2)

Country Link
JP (1) JP2020141090A (ja)
WO (1) WO2020179452A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024024933A1 (ja) * 2022-07-29 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器
EP4614572A4 (en) * 2022-11-04 2026-01-21 Sony Semiconductor Solutions Corp ELECTRONIC DEVICE

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024044280A (ja) 2022-09-21 2024-04-02 ソニーセミコンダクタソリューションズ株式会社 電子デバイスおよび電子デバイスの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897375A (ja) * 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法
JPH0897367A (ja) * 1994-09-27 1996-04-12 Murata Mfg Co Ltd 半導体装置
JPH11195751A (ja) * 1997-12-29 1999-07-21 Nec Corp コンデンサを備えた半導体装置
JP2008288309A (ja) * 2007-05-16 2008-11-27 Sony Corp 半導体装置及びその製造方法
JP2015503228A (ja) * 2011-11-16 2015-01-29 クアルコム，インコーポレイテッド 絶縁層および第２の層を有する積層されたチップセットおよびそれを形成する方法
JP2015041677A (ja) * 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017513218A (ja) * 2014-03-25 2017-05-25 アイピーディーアイエイ コンデンサ構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897375A (ja) * 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法
JPH0897367A (ja) * 1994-09-27 1996-04-12 Murata Mfg Co Ltd 半導体装置
JPH11195751A (ja) * 1997-12-29 1999-07-21 Nec Corp コンデンサを備えた半導体装置
JP2008288309A (ja) * 2007-05-16 2008-11-27 Sony Corp 半導体装置及びその製造方法
JP2015503228A (ja) * 2011-11-16 2015-01-29 クアルコム，インコーポレイテッド 絶縁層および第２の層を有する積層されたチップセットおよびそれを形成する方法
JP2015041677A (ja) * 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017513218A (ja) * 2014-03-25 2017-05-25 アイピーディーアイエイ コンデンサ構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024024933A1 (ja) * 2022-07-29 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器
EP4614572A4 (en) * 2022-11-04 2026-01-21 Sony Semiconductor Solutions Corp ELECTRONIC DEVICE

Also Published As

Publication number Publication date
JP2020141090A (ja) 2020-09-03

Similar Documents

Publication Publication Date Title
TWI578455B (zh) 在封裝體基體中整合嵌入式薄膜電容器之技術
US10262967B2 (en) Semiconductor packages
TWI400731B (zh) 電容元件及其製造方法
JP7052824B2 (ja) 薄膜型ｌｃ部品およびその実装構造
CN115997263B (zh) 薄膜电容器及其制造方法、以及具备薄膜电容器的电子电路基板
JP6669513B2 (ja) 回路基板および回路基板の製造方法
WO2020179452A1 (ja) 容量素子、半導体素子基板及び電子機器
US11621128B2 (en) Capacitor unit
TWI524505B (zh) 半導體裝置及其製造方法
TW200414835A (en) Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
WO2013120378A1 (zh) Mom电容器及其制作方法
JP2006185935A (ja) キャパシタ部品
CN100468731C (zh) 半导体叠层电容器
TWI669997B (zh) 線路板結構及其製作方法
US9640477B1 (en) Semiconductor package and method of producing the semiconductor package
CN105575945A (zh) 一种mom电容及其制作方法
CN102169860A (zh) 具有被动组件结构的半导体结构及其制造方法
KR101846388B1 (ko) 수직구조 캐패시터 및 수직구조 캐패시터의 형성 방법
CN108550531B (zh) 封装基板的制造方法
TWI860117B (zh) 半導體結構及其製造方法
CN119153232B (zh) 电容芯片结构以及制造方法
CN115064524B (zh) 导电孔阵列电容、制备方法、芯片、制备方法和电子设备
EP4489071B1 (en) Semiconductor device including semiconductor package with capacitor embedded in dielectric layer
JP2017212431A (ja) キャパシタ及びこれを含む回路基板
JP2017135376A (ja) 薄膜キャパシタ及び電子回路モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20766230

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20766230

Country of ref document: EP

Kind code of ref document: A1