WO2020177253A1 - 像素驱动电路及显示面板 - Google Patents

像素驱动电路及显示面板 Download PDF

Info

Publication number
WO2020177253A1
WO2020177253A1 PCT/CN2019/093657 CN2019093657W WO2020177253A1 WO 2020177253 A1 WO2020177253 A1 WO 2020177253A1 CN 2019093657 W CN2019093657 W CN 2019093657W WO 2020177253 A1 WO2020177253 A1 WO 2020177253A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
transistor
electrically connected
node
power signal
Prior art date
Application number
PCT/CN2019/093657
Other languages
English (en)
French (fr)
Inventor
蔡玉莹
Original Assignee
深圳市华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电半导体显示技术有限公司 filed Critical 深圳市华星光电半导体显示技术有限公司
Publication of WO2020177253A1 publication Critical patent/WO2020177253A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Definitions

  • An embodiment of the application provides a pixel driving circuit, including: a first transistor, a second transistor, a third transistor, a capacitor, and a light emitting device;

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请实施例提供的像素驱动电路及显示面板，采用3T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，从而在设计时并不需要占用大量面积。

Description

像素驱动电路及显示面板 技术领域
本申请涉及显示技术领域，具体涉及一种像素驱动电路及显示面板。
 背景技术
OLED(Organic Light Emitting Diode，有机发光二极管)显示面板具有高亮度、宽视角、响应速度快、低功耗等优点，目前已被广泛地应用于高性能显示领域中。其中，在OLED显示器面板中，像素被设置成包括多行、多列的矩阵状，每一像素通常采用由两个晶体管与一个电容构成，俗称2T1C电路，但晶体管存在阈值电压漂移的问题，因此，OLED像素驱动电路需要相应的补偿结构。目前，OLED像素驱动电路的补偿结构较为复杂，在设计布局时占用大量面积，不利于高PPI(Pixels Per Inch，像素密度)显示面板的设计。
 技术问题
本申请实施例的目的在于提供一种像素驱动电路及显示面板，能够解决现有的像素驱动电路的补偿结构较为复杂，在设计布局时占用大量面积的技术问题。
 技术解决方案
本申请实施例提供一种像素驱动电路，包括：第一晶体管、第二晶体管、第三晶体管、电容以及发光器件；
所述第一晶体管的栅极电性连接于控制信号，所述第一晶体管的源极电性连接于数据信号，所述第一晶体管的漏极电性连接于第一节点；
所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于第一电源信号，所述第二晶体管的漏极电性连接于第二节点；
所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于第二电源信号，所述第三晶体管的漏极电性连接于所述第二节点；
所述电容的第一端电性连接于所述第一节点，所述电容的第二端电性连接于所述第二节点；
所述发光器件的阳极端电性连接于所述第二节点，所述发光器件的阴极端电性连接于接地端；
流经所述发光器件的电流与所述第二晶体管的阈值电压无关；所述发光器件为有机发光二极管。
在本申请所述的像素驱动电路中，所述控制信号、所述数据信号、所述第一电源信号以及所述第二电源信号相组合先后对应于初始化阶段、阈值电压检测阶段、阈值电压补偿阶段以及发光阶段；所述数据信号包括参考低电位以及显示高电位；所述第二电源信号包括第一电位和第二电位，所述第一电位小于所述第二电位；所述第一电源信号的电位等于所述第二电位。
在本申请所述的像素驱动电路中，在所述初始化阶段，所述控制信号为高电位，所述第一电源信号为所述第一电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
在本申请所述的像素驱动电路中，在所述阈值电压检测阶段，所述控制信号为高电位，所述第一电源信号由所述第一电位跳变为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
在本申请所述的像素驱动电路中，在所述阈值电压补偿阶段，所述控制信号为高电位，所述第一电源信号为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述显示高电位。
在本申请所述的像素驱动电路中，在所述发光阶段，所述控制信号为低电位，所述第一电源信号为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
在本申请所述的像素驱动电路中，所述第一晶体管、所述第二晶体管以及所述第三晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。
本申请实施例还提供一种像素驱动电路，包括：第一晶体管、第二晶体管、第三晶体管、电容以及发光器件；
所述第一晶体管的栅极电性连接于控制信号，所述第一晶体管的源极电性连接于数据信号，所述第一晶体管的漏极电性连接于第一节点；
所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于第一电源信号，所述第二晶体管的漏极电性连接于第二节点；
所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于第二电源信号，所述第三晶体管的漏极电性连接于所述第二节点；
所述电容的第一端电性连接于所述第一节点，所述电容的第二端电性连接于所述第二节点；
所述发光器件的阳极端电性连接于所述第二节点，所述发光器件的阴极端电性连接于接地端。
在本申请所述的像素驱动电路中，所述控制信号、所述数据信号、所述第一电源信号以及所述第二电源信号相组合先后对应于初始化阶段、阈值电压检测阶段、阈值电压补偿阶段以及发光阶段；所述数据信号包括参考低电位以及显示高电位；所述第二电源信号包括第一电位和第二电位，所述第一电位小于所述第二电位；所述第一电源信号的电位等于所述第二电位。
在本申请所述的像素驱动电路中，在所述初始化阶段，所述控制信号为高电位，所述第一电源信号为所述第一电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
在本申请所述的像素驱动电路中，在所述阈值电压检测阶段，所述控制信号为高电位，所述第一电源信号由所述第一电位跳变为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
在本申请所述的像素驱动电路中，在所述阈值电压补偿阶段，所述控制信号为高电位，所述第一电源信号为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述显示高电位。
在本申请所述的像素驱动电路中，在所述发光阶段，所述控制信号为低电位，所述第一电源信号为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
在本申请所述的像素驱动电路中，所述第一晶体管、所述第二晶体管以及所述第三晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。
在本申请所述的像素驱动电路中，流经所述发光器件的电流与所述第二晶体管的阈值电压无关。
在本申请所述的像素驱动电路中，所述发光器件为有机发光二极管。
本申请实施例还提供一种显示面板，其包括像素驱动电路，所述像素驱动电路包括：第一晶体管、第二晶体管、第三晶体管、电容以及发光器件；
所述第一晶体管的栅极电性连接于控制信号，所述第一晶体管的源极电性连接于数据信号，所述第一晶体管的漏极电性连接于第一节点；
所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于第一电源信号，所述第二晶体管的漏极电性连接于第二节点；
所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于第二电源信号，所述第三晶体管的漏极电性连接于所述第二节点；
所述电容的第一端电性连接于所述第一节点，所述电容的第二端电性连接于所述第二节点；
所述发光器件的阳极端电性连接于所述第二节点，所述发光器件的阴极端电性连接于接地端；
流经所述发光器件的电流与所述第二晶体管的阈值电压无关；所述发光器件为有机发光二极管。
在本申请所述的显示面板中，所述控制信号、所述数据信号、所述第一电源信号以及所述第二电源信号相组合先后对应于初始化阶段、阈值电压检测阶段、阈值电压补偿阶段以及发光阶段；所述数据信号包括参考低电位以及显示高电位；所述第二电源信号包括第一电位和第二电位，所述第一电位小于所述第二电位；所述第一电源信号的电位等于所述第二电位。
在本申请所述的显示面板中，流经所述发光器件的电流与所述第二晶体管的阈值电压无关。
在本申请所述的显示面板中，所述发光器件为有机发光二极管。
 有益效果
本申请实施例提供的像素驱动电路及显示面板，采用3T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，从而在设计时并不需要占用大量面积。
 附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的像素驱动电路的结构示意图；
图2为本申请实施例提供的像素驱动电路的时序图；
图3为申请实施例提供的像素驱动电路在图2所示的驱动时序下的初始化阶段的通路示意图；
图4为申请实施例提供的像素驱动电路在图2所示的驱动时序下的阈值电压检测阶段的通路示意图；
图5为申请实施例提供的像素驱动电路在图2所示的驱动时序下的阈值电压补偿阶段的通路示意图；
图6为申请实施例提供的像素驱动电路在图2所示的驱动时序下的发光阶段的通路示意图。
 本发明的实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括P 型晶体管和/或N 型晶体管两种，其中，P 型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N 型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
请参阅图1，图1为本申请实施例提供的像素驱动电路的结构示意图。如图1所示，本申请实施例提供的像素驱动电路，包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、电容C以及发光器件OLED，发光器件OLED可以为有机发光二极管。也即，本申请实施例采用3T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，用了较少的元器件，结构简单稳定，节约了成本。该像素驱动电路中的第二晶体管T2为驱动晶体管。
其中，第一晶体管T1的栅极电性连接于控制信号S1，第一晶体管T1的源极电性连接于数据信号D，第一晶体管T1的漏极电性连接于第一节点g。第二晶体管T2的栅极电性连接于第一节点g，第二晶体管T2的源极电性连接于第一电源信号Vdd1，第二晶体管T2的漏极电性连接于第二节点s。第三晶体管T3的栅极电性连接于第一节点g，第三晶体管T3的源极电性连接于第二电源信号Vdd2，第三晶体管T3的漏极电性连接于第二节点s。电容C的第一端电性连接于第一节点g，电容C的第二端电性连接于第二节点s。发光器件OLED的阳极端电性连接于第二节点s，发光器件OLED的阴极端电性连接于接地端。
在一些实施例中，第一晶体管T1、第二晶体管T2以及第三晶体管T3均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。本申请实施例提供的像素驱动电路中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对像素驱动电路造成的影响。
请参阅图2，图2为本申请实施例提供的像素驱动电路的时序图。如图2所示，控制信号S1、数据信号D、第一电源信号Vdd1以及第二电源信号Vdd2相组合先后对应于初始化阶段t1、阈值电压检测阶段t2、阈值电压补偿阶段t3以及发光阶段t4。数据信号D包括参考低电位Vref以及显示高电位Vdata。第二电源信号Vdd2包括第一电位V1和第二电位V2，第一电位V1小于第二电位V2。第一电源信号Vdd1的电位等于第二电位V2。
在一些实施例中，在初始化阶段t1，控制信号S1为高电位，第一电源信号Vdd1为第一电位V1，第二电源信号Vdd2为第二电位V2，数据信号D为参考低电位Vref。
在一些实施例中，在阈值电压检测阶段t2，控制信号S1为高电位，第一电源信号Vdd1由第一电位V1跳变为第二电位V2，第二电源信号Vdd2为第二电位V2，数据信号D为参考低电位Vref。
在一些实施例中，在阈值电压补偿阶段t3，控制信号S1为高电位，第一电源信号Vdd1为第二电位V2，第二电源信号Vdd2为第二电位V2，数据信号D为显示高电位Vdata。
在一些实施例中，在发光阶段t4，控制信号S1为低电位，第一电源信号Vdd1为第二电位V2，第二电源信号Vdd2为第二电位V2，数据信号D为参考低电位Vref。
具体的，请参阅图3，图3为申请实施例提供的像素驱动电路在图2所示的驱动时序下的初始化阶段的通路示意图。首先，结合图2、图3所示，在初始化阶段t1，控制信号S1为高电位，第一晶体管T1打开，数据信号D此时为参考低电位Vref，也即，数据信号D的参考低电位Vref输出至第一节点g。需要说明的是，此时数据信号D的参考低电位Vref需设置成让第二晶体管T2和第三晶体管T3打开的电位。也即，此时，第二晶体管T2和第三晶体管T3打开，由于第一电源信号Vdd1为第二电位V2，第二电源信号Vdd2为第一电位V1，且第一电位V1小于第二电位V2，故，第二电源信号Vdd2对第二节点s充电，直至第二节点s的电位等于第一电位V1。
在该初始化阶段t1t1，第一节点g的电位和第二节点s的电位可以根据以下公式进行设置：V g=Vref，V s=V1，其中，V g为第一节点g的电位，V s为第二节点s的电位，Vref为数据信号D的参考低电位Vref，V1为第一电位V1。
接着，请参阅图4，图4为申请实施例提供的像素驱动电路在图2所示的驱动时序下的阈值电压检测阶段的通路示意图。结合图2、图4所示，在阈值电压检测阶段t2，控制信号S1仍为高电位，第一晶体管T1依旧打开，数据信号D此时仍为参考低电位Vref，也即，数据信号D的参考低电位Vref依旧输出至第一节点g。需要说明的是，此时数据信号D的参考低电位Vref需设置成让第二晶体管T2和第三晶体管T3打开的电位。也即，此时，第二晶体管T2和第三晶体管T3依旧打开，由于第一电源信号Vdd1为第二电位V2，第二电源信号Vdd2为第一电位V1，且第一电位V1小于第二电位V2，故，在初始化阶段t1，第二电源信号Vdd2对第二节点s充电，直至第二节点s的电位等于第一电位V1。而在阈值电压检测节点，第一电源信号Vdd1对第二节点s充电直至第二节点s的电位等于数据信号D的参考低电位Vref与第二晶体管T2的阈值电压之间的压差。
在该阈值电压检测阶段t2，第一节点g的电位和第二节点s的电位可以根据以下公式进行设置：V g=Vref，V s=Vref-Vth，其中，V g为第一节点g的电位，V s为第二节点s的电位，Vref为数据信号D的参考低电位Vref，Vth为第二晶体管T2的阈值电压。
随后，请参阅图5，图5为申请实施例提供的像素驱动电路在图2所示的驱动时序下的阈值电压补偿阶段的通路示意图。结合图2、图5所示，在阈值电压补偿阶段t3，控制信号S1仍为高电位，第一晶体管T1依旧打开，数据信号D此时为显示高电位Vdata，也即，数据信号D的显示高电位Vdata输出至第一节点g。由于电容C耦合效应，此时，第二节点s的电位也相应发生变化。
在该阈值电压补偿阶段t3，第一节点gg的电位和第二节点ss的电位可以根据以下公式进行设置：V g=Vdata，V s=Vref-Vth+ΔV，其中，V g为第一节点g的电位，V s为第二节点s的电位，Vdata为数据信号D的显示高电位Vdata，Vth为第一晶体管T1的阈值电压，ΔV为显示高电位Vdata对第二节点s的电位所产生的影响。
最后，请参阅图6，图6为申请实施例提供的像素驱动电路在图2所示的驱动时序下的发光阶段的通路示意图。结合图2、图6所示，在发光阶段t4t4，控制信号S1为低电位，第一晶体管T1关闭。由于电容C的存储作用，第一节点g的电位与第二节点s的电位之间的压差保持不变。
在该发光阶段t4t4，第一节点g与第二节点s之间的压差可根据以下公式获得：V gs=Vdata-Vref+Vth-ΔV，其中，V gs为第一节点g的电位与第二节点s的电位之间的压差，Vdata为数据信号D的显示高电位Vdata，Vref为数据信号D的参考低电位Vref，Vth为第一晶体管T1的阈值电压，ΔV为显示高电位Vdata对第二节点s的电位所产生的影响。
进一步地，计算流经发光器件OLEDOLED的电流的公式为：
I OLED＝1/2Cox(μW/L)(Vgs1－Vth) 2，其中I OLED为流经发光器件OLED的电流，μ为第一晶体管T1的载流子迁移率，W和L分别为第一晶体管T1的沟道的宽度和长度，Vgs1为第二晶体管T2的栅极与漏极极之间的压差、Vth为第二晶体管T2的阈值电压。在本申请实施例中，第二晶体管T2的栅极与漏极极之间的压差等于第一节点g的电位与第二节点s的电位之间的压差。将第一节点g的电位与第二节点s的电位之间的压差V gs=Vdata-Vref+Vth-ΔV代入上式，即有：
I OLED＝1/2Cox(μW/L)(Vdata-Vref+Vth-ΔV-Vth) 2
＝1/2Cox(μW/L)(Vdata-Vref-ΔV) 2
由此可见，发光器件OLED的电流与第二晶体管T2的阈值电压无关，实现了补偿功能。发光器件OLED发光，且流经发光器件OLED的电流与第二晶体管T2的阈值电压无关。
本身申请实施例还提供一种显示面板，其包括以上所述的像素驱动电路，具体可参照以上对该像素驱动电路的描述，在此不做赘述。
本申请实施例提供的像素驱动电路及显示面板，采用3T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，从而在设计时并不需要占用大量面积。
以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (20)

  1. 一种像素驱动电路，其包括：第一晶体管、第二晶体管、第三晶体管、电容以及发光器件；
    所述第一晶体管的栅极电性连接于控制信号，所述第一晶体管的源极电性连接于数据信号，所述第一晶体管的漏极电性连接于第一节点；
    所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于第一电源信号，所述第二晶体管的漏极电性连接于第二节点；
    所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于第二电源信号，所述第三晶体管的漏极电性连接于所述第二节点；
    所述电容的第一端电性连接于所述第一节点，所述电容的第二端电性连接于所述第二节点；
    所述发光器件的阳极端电性连接于所述第二节点，所述发光器件的阴极端电性连接于接地端；
    流经所述发光器件的电流与所述第二晶体管的阈值电压无关；所述发光器件为有机发光二极管。
  2. 根据权利要求1所述的像素驱动电路，其中，所述控制信号、所述数据信号、所述第一电源信号以及所述第二电源信号相组合先后对应于初始化阶段、阈值电压检测阶段、阈值电压补偿阶段以及发光阶段；所述数据信号包括参考低电位以及显示高电位；所述第二电源信号包括第一电位和第二电位，所述第一电位小于所述第二电位；所述第一电源信号的电位等于所述第二电位。
  3. 根据权利要求2所述的像素驱动电路，其中，在所述初始化阶段，所述控制信号为高电位，所述第一电源信号为所述第一电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
  4. 根据权利要求2所述的像素驱动电路，其中，在所述阈值电压检测阶段，所述控制信号为高电位，所述第一电源信号由所述第一电位跳变为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
  5. 根据权利要求2所述的像素驱动电路，其中，在所述阈值电压补偿阶段，所述控制信号为高电位，所述第一电源信号为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述显示高电位。
  6. 根据权利要求2所述的像素驱动电路，其中，在所述发光阶段，所述控制信号为低电位，所述第一电源信号为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
  7. 根据权利要求1所述的像素驱动电路，其中，所述第一晶体管、所述第二晶体管以及所述第三晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。
  8. 一种像素驱动电路，其包括：第一晶体管、第二晶体管、第三晶体管、电容以及发光器件；
    所述第一晶体管的栅极电性连接于控制信号，所述第一晶体管的源极电性连接于数据信号，所述第一晶体管的漏极电性连接于第一节点；
    所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于第一电源信号，所述第二晶体管的漏极电性连接于第二节点；
    所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于第二电源信号，所述第三晶体管的漏极电性连接于所述第二节点；
    所述电容的第一端电性连接于所述第一节点，所述电容的第二端电性连接于所述第二节点；
    所述发光器件的阳极端电性连接于所述第二节点，所述发光器件的阴极端电性连接于接地端。
  9. 根据权利要求8所述的像素驱动电路，其中，所述控制信号、所述数据信号、所述第一电源信号以及所述第二电源信号相组合先后对应于初始化阶段、阈值电压检测阶段、阈值电压补偿阶段以及发光阶段；所述数据信号包括参考低电位以及显示高电位；所述第二电源信号包括第一电位和第二电位，所述第一电位小于所述第二电位；所述第一电源信号的电位等于所述第二电位。
  10. 根据权利要求9所述的像素驱动电路，其中，在所述初始化阶段，所述控制信号为高电位，所述第一电源信号为所述第一电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
  11. 根据权利要求9所述的像素驱动电路，其中，在所述阈值电压检测阶段，所述控制信号为高电位，所述第一电源信号由所述第一电位跳变为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
  12. 根据权利要求29所述的像素驱动电路，其中，在所述阈值电压补偿阶段，所述控制信号为高电位，所述第一电源信号为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述显示高电位。
  13. 根据权利要求9所述的像素驱动电路，其中，在所述发光阶段，所述控制信号为低电位，所述第一电源信号为所述第二电位，所述第二电源信号为所述第二电位，所述数据信号为所述参考低电位。
  14. 根据权利要求8所述的像素驱动电路，其中，所述第一晶体管、所述第二晶体管以及所述第三晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。
  15. 根据权利要求8所述的像素驱动电路，其中，流经所述发光器件的电流与所述第二晶体管的阈值电压无关。
  16. 根据权利要求8所述的像素驱动电路，其中，所述发光器件为有机发光二极管。
  17. 一种显示面板，其包括像素驱动电路，所述像素驱动电路包括：第一晶体管、第二晶体管、第三晶体管、电容以及发光器件；
    所述第一晶体管的栅极电性连接于控制信号，所述第一晶体管的源极电性连接于数据信号，所述第一晶体管的漏极电性连接于第一节点；
    所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于第一电源信号，所述第二晶体管的漏极电性连接于第二节点；
    所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于第二电源信号，所述第三晶体管的漏极电性连接于所述第二节点；
    所述电容的第一端电性连接于所述第一节点，所述电容的第二端电性连接于所述第二节点；
    所述发光器件的阳极端电性连接于所述第二节点，所述发光器件的阴极端电性连接于接地端；
    流经所述发光器件的电流与所述第二晶体管的阈值电压无关；所述发光器件为有机发光二极管。
  18. 根据权利要求17所述的显示面板，其中，所述控制信号、所述数据信号、所述第一电源信号以及所述第二电源信号相组合先后对应于初始化阶段、阈值电压检测阶段、阈值电压补偿阶段以及发光阶段；所述数据信号包括参考低电位以及显示高电位；所述第二电源信号包括第一电位和第二电位，所述第一电位小于所述第二电位；所述第一电源信号的电位等于所述第二电位。
  19. 根据权利要求17所述的显示面板，其中，流经所述发光器件的电流与所述第二晶体管的阈值电压无关。
  20. 根据权利要求17所述的显示面板，其中，所述发光器件为有机发光二极管。
PCT/CN2019/093657 2019-03-07 2019-06-28 像素驱动电路及显示面板 WO2020177253A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910173540.2A CN109887465B (zh) 2019-03-07 2019-03-07 像素驱动电路及显示面板
CN201910173540.2 2019-03-07

Publications (1)

Publication Number Publication Date
WO2020177253A1 true WO2020177253A1 (zh) 2020-09-10

Family

ID=66931258

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/093657 WO2020177253A1 (zh) 2019-03-07 2019-06-28 像素驱动电路及显示面板

Country Status (2)

Country Link
CN (1) CN109887465B (zh)
WO (1) WO2020177253A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887465B (zh) * 2019-03-07 2020-05-12 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101116129A (zh) * 2004-12-15 2008-01-30 伊格尼斯创新有限公司 用于对发光器件显示器进行编程、校准和驱动的方法和系统
CN103700347A (zh) * 2014-01-10 2014-04-02 深圳市华星光电技术有限公司 有机发光二极管的驱动电路
CN105185300A (zh) * 2015-08-03 2015-12-23 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN106548753A (zh) * 2017-01-20 2017-03-29 深圳市华星光电技术有限公司 Amoled像素驱动系统及amoled像素驱动方法
CN107068058A (zh) * 2017-04-28 2017-08-18 深圳市华星光电技术有限公司 像素驱动电路、显示面板及像素驱动方法
CN109887465A (zh) * 2019-03-07 2019-06-14 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504699B (zh) * 2016-10-14 2019-02-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101116129A (zh) * 2004-12-15 2008-01-30 伊格尼斯创新有限公司 用于对发光器件显示器进行编程、校准和驱动的方法和系统
CN103700347A (zh) * 2014-01-10 2014-04-02 深圳市华星光电技术有限公司 有机发光二极管的驱动电路
CN105185300A (zh) * 2015-08-03 2015-12-23 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN106548753A (zh) * 2017-01-20 2017-03-29 深圳市华星光电技术有限公司 Amoled像素驱动系统及amoled像素驱动方法
CN107068058A (zh) * 2017-04-28 2017-08-18 深圳市华星光电技术有限公司 像素驱动电路、显示面板及像素驱动方法
CN109887465A (zh) * 2019-03-07 2019-06-14 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板

Also Published As

Publication number Publication date
CN109887465A (zh) 2019-06-14
CN109887465B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US11361712B2 (en) Pixel circuit, driving method thereof, and display device
US11670221B2 (en) Display panel and display device with bias adjustment
WO2020001027A1 (zh) 像素驱动电路及方法、显示装置
US11410600B2 (en) Pixel driving circuit and method, display apparatus
CN113571009B (zh) 发光器件驱动电路、背光模组以及显示面板
WO2022061852A1 (zh) 像素驱动电路及显示面板
US20210335248A1 (en) Pixel Circuit and Method for Driving the Same, Display Panel and Display Device
WO2021012430A1 (zh) 像素驱动电路及显示面板
WO2021196279A1 (zh) 像素驱动电路及显示面板
WO2023005597A1 (zh) 像素驱动电路及显示面板
WO2020206857A1 (zh) 像素驱动电路及显示面板
WO2020177258A1 (zh) 像素驱动电路及显示面板
WO2019227989A1 (zh) 像素驱动电路及方法、显示装置
WO2020252913A1 (zh) 像素驱动电路及显示面板
CN110322835B (zh) 像素驱动电路及显示面板
WO2020177253A1 (zh) 像素驱动电路及显示面板
TWI780635B (zh) 顯示面板以及畫素電路
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
WO2023226083A1 (zh) 像素驱动电路、像素驱动方法和显示面板
WO2023197361A1 (zh) 像素驱动电路及其驱动方法、显示面板
WO2020173033A1 (zh) 像素驱动电路及显示面板
WO2020199405A1 (zh) 像素驱动电路及显示面板
WO2020173035A1 (zh) 像素驱动电路及显示面板
WO2020211156A1 (zh) 像素驱动电路及显示面板
WO2020215430A1 (zh) 像素驱动电路及显示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19918320

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19918320

Country of ref document: EP

Kind code of ref document: A1