WO2020170443A1 - 無線通信システム、無線通信装置、送信装置、および受信装置 - Google Patents

無線通信システム、無線通信装置、送信装置、および受信装置 Download PDF

Info

Publication number
WO2020170443A1
WO2020170443A1 PCT/JP2019/006879 JP2019006879W WO2020170443A1 WO 2020170443 A1 WO2020170443 A1 WO 2020170443A1 JP 2019006879 W JP2019006879 W JP 2019006879W WO 2020170443 A1 WO2020170443 A1 WO 2020170443A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
bits
bit
reliability
bit string
Prior art date
Application number
PCT/JP2019/006879
Other languages
English (en)
French (fr)
Inventor
東中　雅嗣
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2019536247A priority Critical patent/JP6628945B1/ja
Priority to PCT/JP2019/006879 priority patent/WO2020170443A1/ja
Priority to EP19916018.5A priority patent/EP3910800B1/en
Priority to TW108129996A priority patent/TW202032924A/zh
Publication of WO2020170443A1 publication Critical patent/WO2020170443A1/ja
Priority to US17/372,890 priority patent/US12003321B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Definitions

  • the present invention relates to a wireless communication system, a wireless communication device, a transmitting device, and a receiving device for decoding using a trellis diagram.
  • An orthogonal FSK (Frequency Shift Keying) method is mentioned as a communication method with good sensitivity performance.
  • the orthogonal FSK method is a method of allocating data to mutually orthogonal carrier waves having different frequencies and modulating a signal. Further, in order to realize long-distance wireless communication, even if an error occurs in the data through the long-distance propagation path, the data is error-correction-encoded so that incorrect data can be corrected. It is desirable to be sent.
  • Patent Document 1 discloses a decoding device that decodes data that has been convolutionally coded as error correction coding and modulated by the M-ary FSK method.
  • M is a modulation multi-valued number.
  • the decoding device described in Patent Document 1 uses the modulation multi-level number M and the coding rate R of the convolutional code to calculate the number of bits per symbol log 2 M and the reciprocal 1/R of the coding rate R.
  • the common multiple C is calculated.
  • the decoding device described in Patent Document 1 performs decoding using a trellis diagram configured such that the number of coded bits per branch is the common multiple C. As a result, the decoding device described in Patent Document 1 uses the likelihood per symbol even when the likelihood per bit cannot be calculated accurately like the signal modulated by the M-ary FSK method. Can be decrypted.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a wireless communication system capable of flexibly setting a transmission rate.
  • a wireless communication system includes a coding unit that generates a first bit string by convolutionally coding information bits based on a coding rate.
  • a bit erasing unit that generates a second bit string by erasing one or more bits for each predetermined first number of bits from the first bit string, and modulating using the second bit string.
  • a demodulation unit that calculates a plurality of first reliability levels of reliability of a plurality of bit strings that can be taken by the symbol, and a transmission unit that includes a modulation unit that generates a symbol by the first number of bits.
  • the figure which shows the structure of the wireless communication system concerning embodiment The figure which shows the structure of the transmission device concerning embodiment. The figure which showed the signal with a different frequency in the frequency domain which the modulation
  • the figure which shows the trellis line when the likelihood extension part concerning embodiment applies the process which duplicates the 1st reliability.
  • a diagram in which the shortest two paths to be merged are represented by a chain line in the trellis diagram of FIG.
  • FIG. 1 is a diagram showing a configuration of a wireless communication system according to an embodiment.
  • the wireless communication system 1 includes a transmitting device 100 and a receiving device 200.
  • the transmitting device 100 and the receiving device 200 perform wireless communication.
  • the transmission device 100 convolutionally codes the data, modulates the convolutionally coded data, and transmits the data to the reception device 200.
  • the receiving device 200 receives the data transmitted from the transmitting device 100.
  • the wireless communication system 1 includes the transmitting device 100 and the receiving device 200, but the wireless communication device may include the transmitting device 100 and the receiving device 200.
  • FIG. 2 is a diagram showing a configuration of the transmission device 100 according to the embodiment.
  • the transmission device 100 includes an encoding unit 101, a bit erasing unit 102, a modulation unit 103, a transmission processing unit 104, and a transmission antenna 105.
  • the encoding unit 101 generates a first bit string by convolutionally encoding the information bits based on a predetermined encoding rate.
  • the encoding unit 101 also outputs the first bit string to the bit erasing unit 102.
  • the bit erasing unit 102 erases the third bit c of [a, b, c, d], and [a , B, d] to the modulator 103.
  • the first bit string is a bit string for one cycle, and is a bit string represented by [a, b, c, d] when expressed using the above specific example.
  • the second bit string is a bit string for one cycle in which one bit or more is erased from the first bit string, and is a bit string represented by [a, b, d] when using the above specific example.
  • the encoded bit string is an encoded bit string composed of a first number of bits.
  • the modulation unit 103 uses one or more second bit strings to perform modulation processing using orthogonal signals and generate symbols.
  • a case where one symbol generated by the modulation unit 103 is generated from the second bit string for one period will be described as an example.
  • the second bit string is represented by [a, b, d]
  • one symbol generated by the modulator 103 is a symbol indicating [a, b, d].
  • the modulation processing is performed using the orthogonal 8FSK that uses eight mutually orthogonal signals having different frequencies.
  • the modulation unit 103 associates the eight bit patterns that can be taken by the 3 bits forming the second bit string with the eight signals having different frequencies orthogonal to each other as a one-to-one combination of the bit pattern and the frequency signal. , 8 combinations are decided in advance.
  • the modulation unit 103 selects a signal having a frequency corresponding to the bit pattern of the second bit string input to itself using eight predetermined combinations, and performs a transmission process on the signal having the selected frequency. It is output to the unit 104.
  • the number of bits transmitted by one symbol generated by the modulation unit 103 is 3 bits forming the second bit string, in other words, the same number of bits as the number of bits of a predetermined cycle.
  • FIG. 3 is a diagram showing, in the frequency domain, signals with different frequencies, which the modulation unit 103 according to the embodiment associates with the second bit string.
  • the horizontal axis represents frequency and the vertical axis represents signal strength.
  • the signals 11 to 18 are mutually orthogonal signals having different frequencies.
  • the modulator 103 associates the bit string [0,0,0] with the signal 11. Further, the modulator 103 associates the bit string [0, 0, 1] with the signal 12.
  • the modulation unit 103 uses the bit strings [0,1,0], [0,1,1], [1,0,0], [1,0,1], [1,1,0], [1 , 1, 1] are respectively associated with the signals 13 to 18.
  • the modulation unit 103 also outputs to the transmission processing unit 104 any one of the signals 11 to 18 corresponding to the bit pattern of the second bit string input to itself.
  • the symbol generated by the modulation unit 103 is one of the signals 11 to 18.
  • the bit erasing unit 102 outputs 3 bits obtained by erasing 1 bit out of the input 4 bits to the modulation unit 103.
  • the process of the bit erasing unit 102 is periodically performed on the continuous first bit string.
  • the modulator 103 associates the 3-bit signal periodically output from the bit eraser 102 with any one of the signals 11 to 18. For example, two first 8-bit bit strings [a, b, c, d, e, f, g, h] are obtained from the encoding unit 101, and the bit erasing unit 102 outputs [a, b, d, e].
  • the bits are periodically erased to generate two second bit strings.
  • the process of the bit erasing unit 102 corresponds to the bit erasing unit 102 performing the process of erasing bits for two cycles.
  • the modulation unit 103 selects any one of the signals 11 to 18 corresponding to [a, b, d] corresponding to the processing result of the first cycle, and selects one symbol of the frequency of the selected signal. To generate. Further, the modulation unit 103 selects any one of the signals 11 to 18 corresponding to [e, f, h] corresponding to the processing result of the second cycle, and generates one symbol of the frequency of the selected signal. To do.
  • the transmission processing unit 104 performs predetermined waveform shaping processing, DA (Digital/Analog) conversion processing, up-conversion processing, power amplification processing, etc., using the signal of the frequency selected by the modulation unit 103, and determines it in advance.
  • a high frequency analog signal is generated using the obtained carrier frequency.
  • the high frequency analog signal is transmitted from the transmission antenna 105.
  • FIG. 4 is a diagram showing a configuration of the receiving device 200 according to the embodiment.
  • the reception device 200 includes a reception antenna 201, a reception processing unit 202, a demodulation unit 203, a likelihood expansion unit 204, and a decoding unit 205.
  • the receiving antenna 201 receives the signal transmitted by the transmitting device 100.
  • the reception processing unit 202 performs filter processing, down-conversion processing, AD (Analog/Digital) processing, and the like on the reception signal received by the reception antenna 201, and converts it into a baseband signal. Further, the reception processing unit 202 outputs the converted baseband signal to the demodulation unit 203.
  • the demodulation unit 203 uses the received baseband signal to calculate a plurality of first reliability levels that are the reliability levels of a plurality of bit strings that can be taken by the symbols of the signal received by the reception device 200.
  • the demodulation unit 203 holds, for example, the information of the same signal as the eight signals having different frequencies used in the modulation unit 103 in the demodulation unit 203, and the baseband signal is correlated with each of the eight signals having different frequencies.
  • the correlation power value calculated by performing the processing is taken as the reliability. Since the eight signals having different frequencies are orthogonal to each other, the correlation power value of the signal of the frequency that matches the frequency of the signal output by the modulation unit 103 is one of the eight correlation power values calculated by the demodulation unit 203.
  • the processing of the demodulation unit 203 will be performed on the baseband signal according to the number of symbols transmitted from the transmission device 100.
  • the demodulation unit 203 outputs the calculated plurality of eight types of reliability per symbol to the likelihood extension unit 204.
  • the eight types of reliability calculated by the demodulation unit 203 are also referred to as a plurality of first reliability levels.
  • Likelihood extension unit 204 calculates a plurality of second reliabilities necessary when decoding unit 205 performs a process of decoding a convolutional code, using a plurality of first reliabilities. The processing contents of the likelihood extension unit 204 and the decoding unit 205 will be described in detail.
  • the bit eraser 102 erases 1 bit from the first bit string.
  • the first reliability output from the demodulation unit 203 to the likelihood expansion unit 204 is the reliability for the symbol that has been subjected to the modulation process using the second bit string after erasing 1 bit, and thus the decoding is performed. Even if the first reliability is used as it is, the unit 205 cannot perform the decoding process considering the erased 1 bit.
  • the decoding unit 205 has a minimum value between the first number of bits used by the bit erasing unit 102 to erase bits from the first bit string and the reciprocal 1/R of the coding rate used by the encoding unit 101. Calculate the common multiple X. Also, the decoding unit 205 performs decoding using a trellis diagram configured such that the least common multiple X and the number of bits of the encoded bit string per branch match. In the case of the present embodiment, the first number of bits used by the bit erasing unit 102 is 4 and the coding rate used by the coding unit 101 is 1/2, so the least common multiple X is 4. Therefore, the decoding unit 205 configures the trellis diagram so that the number of bits of the encoded bit string per branch is four. The coded bit string per branch is also called an extended bit string. The decoding unit 205 can generate the information bits used by the encoding unit 101 by performing Viterbi decoding using the configured trellis diagram.
  • FIG. 5 is a flowchart showing a series of processes of the wireless communication system 1 according to the embodiment.
  • the coding unit 101 generates a first bit string by performing convolutional coding on the information bits based on a predetermined coding rate (step S1).
  • the bit erasing unit 102 erases one or more bits for each predetermined first continuous bit number using the first bit string to generate a second bit string, and outputs the second bit string to the modulating unit 103.
  • the modulation unit 103 uses the second bit string to perform a modulation process using an orthogonal signal to generate a symbol (step S3).
  • the transmission processing unit 104 generates a high frequency analog signal using the symbol (step S4).
  • the transmitting antenna 105 transmits a high frequency analog signal to the receiving antenna 201 (step S5).
  • the receiving antenna 201 receives the signal transmitted by the transmitting antenna 105 (step S6).
  • the reception processing unit 202 converts the received signal into a baseband signal (step S7).
  • the demodulation unit 203 calculates a plurality of first reliability levels using the baseband signal (step S8).
  • the likelihood extension unit 204 calculates a plurality of second reliabilities using the plurality of first reliabilities (step S9).
  • the decoding unit 205 forms a trellis diagram by using the plurality of second reliability levels and performs decoding using Viterbi decoding (step S10).
  • the encoding unit 101, the bit erasing unit 102, the modulation unit 103, the transmission processing unit 104, the reception processing unit 202, the demodulation unit 203, the likelihood expansion unit 204, and the decoding unit 205 are processing circuits that are electronic circuits that perform the processes. It is realized by.
  • the processing circuit may be dedicated hardware or a control circuit including a memory and a CPU (Central Processing Unit) that executes a program stored in the memory.
  • the memory corresponds to, for example, a nonvolatile or volatile semiconductor memory such as a RAM (Random Access Memory), a ROM (Read Only Memory), and a flash memory, a magnetic disk, an optical disk, and the like.
  • FIG. 6 is a diagram showing a control circuit according to the embodiment.
  • the control circuit is, for example, the control circuit 300 having the configuration shown in FIG.
  • the control circuit 300 includes a processor 300a, which is a CPU, and a memory 300b.
  • a processor 300a which is a CPU
  • a memory 300b When implemented by the control circuit 300 shown in FIG. 6, it is implemented by the processor 300a reading and executing a program stored in the memory 300b and corresponding to each process.
  • the memory 300b is also used as a temporary memory in each process executed by the processor 300a.
  • FIG. 7 shows a general trellis diagram corresponding to four state transitions.
  • State numbers 401 to 404 in FIG. 7 indicate state numbers “00”, “01”, “10”, and “11” in the trellis diagram, respectively.
  • Numerical values of 0 or 1 added to each branch in FIG. 7 indicate the correspondence between the information bit and the coded bit string. For example, in a branch with “0/00”, bit 0 is input to the encoding unit 101 as an information bit, and 2 bits having a bit of 00 are output from the encoding unit 101 as a first bit string.
  • the trellis diagram of FIG. 7 is for explaining a general trellis diagram and is not the trellis diagram used by the decoding unit 205.
  • FIG. 8 is a diagram showing a trellis line used by the decoding unit 205 according to the embodiment.
  • FIG. 8 corresponds to one state transition of the two state transitions in FIG. 7.
  • the state number is attached only to the left end of the figure.
  • the decoding process performed by the decoding unit 205 is performed by transitioning the state from the left end to the right end in FIG. 8 along the branch connecting the state numbers.
  • state numbers 501 to 504 indicate state numbers in the trellis diagram as in FIG. 7. Therefore, in FIG. 7, 1 bit of information bit and 2 bits of coded bit are allocated to each branch per state transition, whereas in FIG. 8, 2 bits of information bit and code are assigned per state transition. 4 bits are allocated to each branch. That is, FIG. 8 is a trellis diagram configured such that the least common multiple X used by the decoding unit 205 and the number of bits of the encoded bit string per branch match.
  • the decoding unit 205 needs the reliability for the encoded bit string of 4 bits per one state transition. That is, the decoding unit 205 needs 16 types of reliability per state transition.
  • the demodulation unit 203 can output only eight types of reliability corresponding to the symbol modulated after one bit is erased by the bit erasing unit 102.
  • Likelihood expansion section 204 uses the eight first reliability levels output from demodulation section 203 to perform a process of generating 16 second reliability levels required by decoding section 205 as follows.
  • Likelihood extension section 204 generates 16 second reliability using the second bit string and 8 first reliability.
  • the encoding unit 101 generates the 8-bit first bit string [a, b, c, d, e, f, g, h], and the bit erasing unit 102 outputs [a, b, d, e, f, h], one bit is periodically erased from 4 bits which is the first bit string to generate the second bit string as an example.
  • the second bit string [a, b, d, e, f, h] output by the bit erasing unit 102 is 3 bits of [a, b, d] and [e, f, h] in the modulating unit 103. ] Are converted into symbols corresponding to 2 symbols.
  • the demodulation unit 203 for each of the symbols generated based on [a, b, d] and the symbols generated based on [e, f, h], there are eight types respectively. The first reliability is calculated.
  • the demodulation unit 203 outputs the eight types of first reliability to the likelihood extension unit 204, among the encoded bit strings of 4 bits, which is the first number of bits used in the bit elimination unit 102, That is, the reliability corresponding to only 3 bits composed of symbols is obtained.
  • FIG. 9 is a diagram showing a trellis line when the likelihood expanding unit 204 according to the embodiment applies the process of copying the first reliability.
  • the decoding unit 205 creates a trellis diagram using the coding rate R and a plurality of extension bit strings, assigns 16 second reliability degrees to the corresponding branches, and operates the Viterbi algorithm to perform decoding. Processing is performed to generate the information bits used by the encoding unit 101.
  • FIG. 10 is a diagram in which two paths to be merged at the shortest are represented by alternate long and short dash lines in the trellis diagram of FIG.
  • a branch 701 and a branch 702 indicate branches forming one of two paths to be merged at the shortest (hereinafter, referred to as path A).
  • Branches 703 and 704 indicate branches forming the other of the two paths to be merged at the shortest (hereinafter referred to as path B). Further, in FIG.
  • branches having the same reliability as the branches 701 to 704 are indicated by broken lines as branches 801 to 804.
  • the branch having the same reliability as the branch 701 is the branch 801.
  • the branches having the same reliability as the branches 702 to 704 are the branches 802 to 804, respectively.
  • the path A and the path B are one of combinations of paths in which a decoding error is likely to occur.
  • the reliability of the path A is obtained as the sum of the reliability of the branch 701 corresponding to the coded bit string 0000 and the reliability of the branch 702 corresponding to the coded bit string 0000.
  • the reliability of the path B is obtained as the sum of the reliability of the branch 703 corresponding to the coded bit string 1101 and the reliability of the branch 704 corresponding to the coded bit string 1100.
  • the likelihood extension unit 204 performs a process of duplicating the eight types of reliability calculated by the demodulation unit 203 and generating 16 types of reliability. That is, the likelihood extension unit 204 uses the first reliability to generate the second reliability. For this reason, the decoding unit 205 cannot determine the certainty between the branches to which the same reliability is assigned, and the decoding error may increase as compared with the decoding method in which the reliability is not duplicated.
  • branches 801 to 804 which are shown by the broken lines in FIG. 10 and are assigned the same reliability as the branches 701 to 704, form completely different state transitions that do not participate in the determination of the path A and the path B. Assigned to. This means that the processing of the likelihood extension unit 204 does not affect the decoding error between the path A and the path B that are merged at the shortest.
  • the branch of the trellis diagram to which the second reliability duplicated by the likelihood extension unit 204 is assigned depends on the structure of the error correction code used by the encoding unit 101 and the bit erasing pattern performed by the bit erasing unit 102. And depends on.
  • the encoding unit 101 uses a convolutional code as the error correction code, and has an error correction code structure that does not participate in the determination of the error-prone path such as the paths A and B. There is. That is, it can be seen that by using the method of constructing the trellis diagram in the present embodiment, it is possible to suppress the deterioration of the decoding performance due to the bit erasing performed by the bit erasing unit 102.
  • the bit erasing unit 102 erases 2 bits [d, e] from the output [a, b, c, d, e, f] of the encoding unit 101 to [a, b, c, It is possible to output the bit of f].
  • Modulation section 103 forms a symbol using 16FSK in which 4 bits are 1 symbol.
  • the demodulation unit 203 calculates 16 types of reliability corresponding to 16FSK, and the likelihood extension unit 204 calculates 64 types of reliability from the 16 types of reliability and outputs them to the decoding unit 205.
  • Decoding is performed using a trellis diagram configured such that the number of bits of the encoded bit string per branch is 6.
  • modulation section 103 is configured such that the first number of bits used in bit erasing section 102 matches the number of bits per symbol, but the present invention is not limited to this. As long as the first number of bits used in the bit erasing unit 102 has a relation of a multiple of the number of bits per symbol, these values do not have to match.
  • the modulating unit 103 may configure a symbol of 2 bits of 6 bits by 64FSK instead of configuring the output bit of 3 bits by 8FSK illustrated in the present embodiment.
  • decoding may be performed using a trellis diagram configured such that the number of bits of the coded bit string per branch is 8.
  • the demodulation unit 203 calculates 64 types of reliability.
  • Likelihood extension section 204 calculates 256 kinds of reliability based on 64 kinds of reliability and outputs the calculated reliability to decoding section 205.
  • FSK is used as the modulation method of modulation section 103, but the present invention is not limited to this, and is not limited to FSK as long as the reliability can be calculated in symbol units. ..
  • the present invention is preferably applied to a method for generating a modulated signal based on an orthogonal signal such as FSK or M-ary transmission method, which is difficult to accurately calculate the reliability per bit.
  • the modulation unit 103 When the M-ary transmission method is applied, the modulation unit 103 generates symbols using eight orthogonal sequences that are orthogonal to each other and are generated from a Hadamard matrix, instead of eight signals that are orthogonal to each other and have different frequencies. Also, as in the case of using 8FSK, the modulation section 103 predetermines the correspondence between the second bit sequence and the eight orthogonal sequences, and selectively outputs the orthogonal sequence according to the input second bit sequence. ..
  • the demodulation unit 203 holds the same eight orthogonal sequences used in the modulation unit 103, and calculates a correlation power value by performing correlation processing on each of the eight orthogonal sequences on the baseband signal. Also, the demodulation unit 203 outputs the correlation power value as the reliability, as in the case of 8FSK. Other processes are the same as those in the first embodiment.
  • decoding section 205 finds the least common multiple X of the first number of bits in bit erasing section 102 and the reciprocal 1/R of the coding rate used in coding section 101, and finds the least common multiple X.
  • the decoding unit 205 configures a trellis diagram in which the number of bits per branch is a common multiple other than the least common multiple X. Can obtain the same effect.
  • demodulation section 203 is configured to use the correlation power value between the baseband signal and the frequency signal as a method for generating the first reliability, but the present invention is not limited to this. Not done.
  • the demodulation unit 203 calculates the complex correlation value between the baseband signal and the frequency signal, and outputs the real number component of the calculated complex correlation value as the first reliability.
  • the process of calculating the first reliability by using the complex correlation value corresponds to the synchronous detection FSK process, and can generate noise-strong reliability as compared with the case of using the correlation power value.
  • the bit erasing unit 102 erases at least one bit from the first bit string according to a predetermined first number of bits to generate a second bit string.
  • the modulation unit 103 generates a symbol using the second bit string.
  • the demodulation unit 203 obtains the first reliability for the symbol output by the modulation unit 103.
  • the likelihood extension unit 204 uses the first reliability to generate the second reliability used by the decoding unit 205 in the decoding process.
  • the decoding unit 205 creates a trellis diagram in which the number of bits of a coded bit string per one branch matches the least common multiple X by using the second reliability, and the convolutional code decoding process is performed by using the trellis diagram. I do.
  • the receiving apparatus 200 determines the reliability in symbol units.
  • the decryption used can be performed. Therefore, the receiving device 200 can flexibly set the transmission rate.
  • 1 wireless communication system, 11-18 signal 100 transmitting device, 101 encoding unit, 102 bit erasing unit, 103 modulating unit, 104 transmitting processing unit, 105 transmitting antenna, 200 receiving device, 201 receiving antenna, 202 receiving processing unit, 203 demodulation section, 204 likelihood extension section, 205 decoding section, 300 control circuit, 300a processor, 300b memory, 401-404, 501-504 state number, 701-704, 801-804 branches.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)

Abstract

無線通信システム（１）は、情報ビットを符号化率に基づいて畳み込み符号化することにより、第１のビット列を生成する符号化部と、第１のビット列からあらかじめ定められた第１のビット数ごとに１つ以上のビットを消去し、第２のビット列を生成するビット消去部と、第２のビット列を用いて変調することでシンボルを生成する変調部と、を備える送信装置（１００）と、シンボルが取り得る複数のビット列の信頼度である複数の第１の信頼度を算出する復調部と、第１のビット数のビットで構成されるビット列である複数の拡張ビット列を生成し、複数の拡張ビット列の信頼度に、複製した複数の第１の信頼度を割り当てることで、複数の第２の信頼度を生成する尤度拡張部と、符号化率と複数の拡張ビット列とを用いてトレリス線図を作成し、複数の第２の信頼度をトレリス線図の複数のブランチにそれぞれ割り当てる復号部と、を備える受信装置（２００）と、を備える。

Description

無線通信システム、無線通信装置、送信装置、および受信装置
　本発明は、トレリス線図を用いて復号する無線通信システム、無線通信装置、送信装置、および受信装置に関する。
　近年、端末から遠隔に設置される機器への制御、または端末から遠隔に設置される機器へのデータ収集が行われている。これらを行うために、無線通信を用いたセンサネットワーク、または無線通信を用いたＭ２Ｍ（Machine-To-Machine）通信が普及してきている。センサネットワークまたはＭ２Ｍ通信では、コストおよびネットワーク構築の柔軟性の観点から、無線通信する端末間は長距離で通信できることが望ましい。
　長距離の無線通信を実現するためには、長距離の伝搬によって減衰した微弱電波でも受信可能な感度性能の良い通信方式を用いる必要がある。感度性能の良い通信方式として、直交ＦＳＫ（Frequency　Shift　Keying）方式が挙げられる。直交ＦＳＫ方式とは、周波数の異なる互いに直交した搬送波にデータを割り当てて信号を変調する方式である。また、長距離の無線通信を実現するためには、長距離の伝搬路を介することによってデータに誤りが発生しても、誤ったデータの訂正ができるように、データが誤り訂正符号化されて送信されることが望ましい。誤り訂正符号化されたデータは、受信装置が備える復号装置によって復号される。特許文献１は、誤り訂正符号化として畳み込み符号化され、Ｍ値ＦＳＫ方式によって変調されたデータを復号する復号装置を開示する。Ｍは変調多値数である。
　特許文献１に記載の復号装置は、変調多値数Ｍと、畳み込み符号の符号化率Ｒとを用いて、１シンボル当たりのビット数ｌｏｇ２Ｍと符号化率Ｒの逆数１／Ｒとの公倍数Ｃを算出する。特許文献１に記載の復号装置は、１ブランチ当たりの符号化ビット数が公倍数Ｃとなるように構成したトレリス線図を用いて復号する。これにより、特許文献１に記載の復号装置は、Ｍ値ＦＳＫ方式によって変調された信号のように、１ビット当たりの尤度を正確に算出できない場合であっても１シンボル当たりの尤度を用いて復号を行うことができる。
特許第５５８６５０４号公報
　しかしながら、特許文献１に記載される復号装置では、トレリス線図における１ブランチ当たりの符号化ビットのビット数が、１シンボル当たりのビット数と符号化率の逆数との公倍数Ｃとなるように構成されたトレリス線図を用いる必要がある。このため、例えば、符号化率Ｒ＝３／４のような符号化率Ｒの逆数１／Ｒが自然数とならない場合には、特許文献１に記載される復号装置を用いることができない。このように、特許文献１に記載の復号装置を用いる場合、畳み込み符号の符号化率に制約が生じる。符号化率に制約が生じるため、特許文献１に記載の復号装置を用いると、伝送速度を柔軟に設定できないという問題があった。
　本発明は、上記に鑑みてなされたものであって、伝送速度を柔軟に設定することができる無線通信システムを得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明にかかる無線通信システムは、情報ビットを符号化率に基づいて畳み込み符号化することにより、第１のビット列を生成する符号化部と、第１のビット列からあらかじめ定められた第１のビット数ごとに１つ以上のビットを消去することで、第２のビット列を生成するビット消去部と、第２のビット列を用いて変調することによりシンボルを生成する変調部と、を備える送信装置と、シンボルが取り得る複数のビット列の信頼度である複数の第１の信頼度を算出する復調部と、第１のビット数のビットで構成されるビット列である複数の拡張ビット列を生成し、複数の拡張ビット列の信頼度に、複製した複数の第１の信頼度をそれぞれ割り当てることで、複数の拡張ビット列の信頼度である複数の第２の信頼度を生成する尤度拡張部と、符号化率と複数の拡張ビット列とを用いてトレリス線図を作成し、複数の第２の信頼度をトレリス線図の複数のブランチにそれぞれ割り当てることで復号する復号部と、を備える受信装置と、を備えることを特徴とする。
　本発明によれば、伝送速度を柔軟に設定することができる無線通信システムを得ることができるという効果を奏する。
実施の形態にかかる無線通信システムの構成を示す図 実施の形態にかかる送信装置の構成を示す図 実施の形態にかかる変調部が第２のビット列と対応付ける、周波数の異なる信号を周波数領域で示した図 実施の形態にかかる受信装置の構成を示す図 実施の形態にかかる無線通信システムの一連の処理を示すフローチャート 実施の形態にかかる制御回路を示す図 拘束長が３、符号化率Ｒ＝１／２の一般的なトレリス線を示す図 実施の形態にかかる復号部が用いるトレリス線を示す図 実施の形態にかかる尤度拡張部が第１の信頼度を複製する処理を適用したときのトレリス線を示す図 図８のトレリス線図に対して、最短でマージする２つのパスを一点鎖線で表した図
　以下に、本発明の実施の形態にかかる無線通信システム、無線通信装置、送信装置、および受信装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態．
　図１は、実施の形態にかかる無線通信システムの構成を示す図である。無線通信システム１は、送信装置１００と、受信装置２００とを備える。送信装置１００と受信装置２００とは、無線通信を行う。送信装置１００は、データを畳み込み符号化し、畳み込み符号化したデータを変調し受信装置２００に送信する。受信装置２００は、送信装置１００から送信されたデータを受信する。なお、本実施の形態では、無線通信システム１が送信装置１００と受信装置２００とを備えるとしているが、無線通信装置が送信装置１００と受信装置２００とを備える構成としてもよい。
　図２は、実施の形態にかかる送信装置１００の構成を示す図である。送信装置１００は、符号化部１０１と、ビット消去部１０２と、変調部１０３と、送信処理部１０４と、送信アンテナ１０５と、を備える。
　符号化部１０１は、情報ビットをあらかじめ定められた符号化率に基づいて畳み込み符号化することにより、第１のビット列を生成する。また、符号化部１０１は、第１のビット列をビット消去部１０２へ出力する。本実施の形態では、畳み込み符号の具体例として、拘束長が３、符号化率Ｒ＝１／２の畳み込み符号を用いて説明する。符号化率Ｒ＝１／２であるため、符号化部１０１は、情報ビット１ビット当たり、２ビットの符号化されたビット列を出力する。
　ビット消去部１０２は、第１のビット列から、あらかじめ定められた連続する第１のビット数ごとに１つ以上のビットを消去することで第２のビット列を生成し、変調部１０３に出力する。ビット消去部１０２がビットを周期的に消去することで、第１のビット列は、符号化部１０１にて用いられた符号化率Ｒよりも符号化率が高い新たな符号化率Ｖの第２のビット列に変換される。例えば、ビット消去部１０２は、連続した４ビットの第１のビット列の中の１ビットを消去して第２のビット列を出力することで、符号化率Ｒ＝１／２の第１のビット列を符号化率Ｖ＝２／３の第２のビット列に変換する。連続した４ビットの符号化ビット列を［ａ，ｂ，ｃ，ｄ］と表した場合、ビット消去部１０２は、［ａ，ｂ，ｃ，ｄ］の３ビット目のｃを消去し、［ａ，ｂ，ｄ］である３ビットを変調部１０３に出力する。符号化ビット列の１周期内の定められた位置のビットを周期的に消去することで、単位時間および単位周波数当たりのデータの伝送効率を、ビットを消去しない場合に比べて高くすることができる。第１のビット列は、１周期分のビット列であり、上記具体例を用いて表すと、［ａ，ｂ，ｃ，ｄ］で表されるビット列である。第２のビット列は、第１のビット列から１ビット以上消去された１周期分のビット列であり、上記具体例を用いて表すと、［ａ，ｂ，ｄ］で表されるビット列である。符号化ビット列は、第１のビット数のビットで構成される符号化されたビット列である。
　変調部１０３は、第２のビット列を１つ以上用いて、直交信号を用いた変調処理を行い、シンボルを生成する。一例として、変調部１０３が生成する１つのシンボルが、１周期分の第２のビット列から生成される場合を例に挙げて説明する。第２のビット列が［ａ，ｂ，ｄ］で表されるとすると、変調部１０３が生成する１つのシンボルは［ａ，ｂ，ｄ］を示すシンボルとなる。変調部１０３が行う直交信号を用いた変調処理の例として、例えば、周波数の異なる互いに直交した８つの信号を用いる直交８ＦＳＫを用いて変調処理を行うことが挙げられる。変調部１０３は、第２のビット列を構成する３ビットが取り得る８つのビットパターンと直交した周波数の異なる８つの信号との対応付けを、ビットパターンと周波数の信号との１対１の組み合わせとして、８つの組み合わせをあらかじめ決めておく。また、変調部１０３は、自身に入力された第２のビット列のビットパターンに対応する周波数の信号を、あらかじめ決められた８つの組み合わせを用いて選択し、選択された周波数の信号を、送信処理部１０４に出力する。変調部１０３が生成する１つのシンボルによって伝送されるビットの数は、第２のビット列を構成する３ビット、言い換えればあらかじめ定められた周期のビット数と同じ３ビットである。
　図３は、実施の形態にかかる変調部１０３が第２のビット列と対応付ける、周波数の異なる信号を周波数領域で示した図である。図３では、横軸を周波数、縦軸を信号の強さとして表す。信号１１～１８はそれぞれ周波数の異なる互いに直交した信号である。例えば、変調部１０３は、ビット列［０，０，０］と信号１１とを対応付ける。また、変調部１０３は、ビット列［０，０，１］と信号１２とを対応付ける。同様に変調部１０３は、ビット列［０，１，０］、［０，１，１］、［１，０，０］、［１，０，１］、［１，１，０］、［１，１，１］をそれぞれ信号１３～１８と対応付ける。また、変調部１０３は、自身に入力された第２のビット列のビットパターンに対応する信号１１～１８のいずれか１つを送信処理部１０４に出力する。変調部１０３が生成するシンボルは、信号１１～１８のいずれか１つの信号である。
　信号１１～１８のいずれか１つを生成する処理を１周期とする場合の２周期分の送信装置１００の処理について説明する。前述したように、ビット消去部１０２は、入力された４ビットに対して１ビットを消去した３ビットを変調部１０３に出力する。このビット消去部１０２の処理は、連続した第１のビット列に対して周期的に行われる。変調部１０３は、ビット消去部１０２から周期的に出力される３ビットの信号を信号１１～１８のいずれか１つに対応付ける。例えば、符号化部１０１から８ビットの２つの第１のビット列［ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ］が得られ、ビット消去部１０２において［ａ，ｂ，ｄ，ｅ，ｆ，ｈ］のようにビットを周期的に消去し、２つの第２のビット列を生成したとする。このビット消去部１０２の処理は、ビット消去部１０２がビットを消去する処理を２周期分行ったことに相当する。このとき、変調部１０３は、１周期目の処理結果に相当する［ａ，ｂ，ｄ］に対応する信号１１～１８のいずれか１つを選択し、選択した信号の周波数のシンボルを１つ生成する。また、変調部１０３は、２周期目の処理結果に相当する［ｅ，ｆ，ｈ］に対応する信号１１～１８のいずれか１つを選択し、選択した信号の周波数のシンボルを１つ生成する。
　送信処理部１０４は、変調部１０３によって選択された周波数の信号を用いて、あらかじめ定められた波形整形処理、ＤＡ（Digital/Analog）変換処理、アップコンバート処理、電力増幅処理などを行い、あらかじめ定められたキャリア周波数を用いた高周波アナログ信号を生成する。高周波アナログ信号は、送信アンテナ１０５から送信される。
　受信装置２００の動作について説明する。図４は、実施の形態にかかる受信装置２００の構成を示す図である。受信装置２００は、受信アンテナ２０１と、受信処理部２０２と、復調部２０３と、尤度拡張部２０４と、復号部２０５と、を備える。
　受信アンテナ２０１は、送信装置１００が送信した信号を受信する。受信処理部２０２は、受信アンテナ２０１が受信した受信信号にフィルタ処理、ダウンコンバート処理、ＡＤ（Analog/Digital）処理などを施し、ベースバンド信号に変換する。また、受信処理部２０２は、変換したベースバンド信号を復調部２０３に出力する。
　復調部２０３は、受信したベースバンド信号を用いて、受信装置２００が受信した信号のシンボルが取り得る複数のビット列の信頼度である複数の第１の信頼度を算出する。復調部２０３は、例えば、変調部１０３で用いた周波数の異なる８つの信号と同一の信号の情報を復調部２０３に保持しておき、ベースバンド信号に、周波数の異なる８つの信号のそれぞれと相関処理を行うことで算出された相関電力値を信頼度とする。周波数の異なる８つの信号は互いに直交しているため、変調部１０３が出力した信号の周波数と一致する周波数の信号の相関電力値は、復調部２０３で算出された８通りの相関電力値のなかで最も大きくなり、変調部１０３が出力した信号の周波数と一致しない７通りの相関電力値は、雑音に近い小さな値をとることが期待される。復調部２０３の処理は、送信装置１００から送信されるシンボルの個数に応じたベースバンド信号に対して実施することとなる。復調部２０３は、算出した１つのシンボル当たり８通りの複数の信頼度を、尤度拡張部２０４に出力する。復調部２０３が算出した８通りの信頼度は複数の第１の信頼度とも呼ばれる。
　尤度拡張部２０４は、複数の第１の信頼度を用いて、復号部２０５が畳み込み符号を復号する処理を行うときに必要な複数の第２の信頼度を算出する。尤度拡張部２０４と復号部２０５との処理内容を詳細に説明する。
　復号部２０５は、符号化部１０１による符号化で用いられた拘束長が３、符号化率Ｒ＝１／２の畳み込み符号を復号する処理を行う。前述したように、ビット消去部１０２は、第１のビット列から１ビットを消去している。一方、復調部２０３が尤度拡張部２０４に出力する第１の信頼度は、１ビットを消去した後の第２のビット列を用いて変調処理が行われたシンボルに対する信頼度であるため、復号部２０５は、第１の信頼度をこのまま用いても消去された１ビットを考慮した復号処理を行うことができない。
　復号部２０５は、ビット消去部１０２が第１のビット列からビットを消去するときに用いた第１のビット数と、符号化部１０１が用いた符号化率の逆数１／Ｒとの間の最小公倍数Ｘを算出する。また、復号部２０５は、最小公倍数Ｘと１ブランチ当たりの符号化ビット列のビット数とが一致するように構成したトレリス線図を用いて復号を行う。本実施の形態の場合、ビット消去部１０２が用いた第１のビット数は４であり、符号化部１０１が用いた符号化率は１／２であるため、最小公倍数Ｘは４となる。このため、復号部２０５は、１ブランチ当たりの符号化ビット列のビット数が４となるようにトレリス線図を構成する。１ブランチ当たりの符号化ビット列は拡張ビット列とも呼ばれる。復号部２０５は、構成したトレリス線図を用いてビタビ復号を行うことで、符号化部１０１が用いた情報ビットを生成することができる。
　図５は、実施の形態にかかる無線通信システム１の一連の処理を示すフローチャートである。符号化部１０１は、情報ビットをあらかじめ定められた符号化率に基づいて畳み込み符号化することにより、第１のビット列を生成する（ステップＳ１）。ビット消去部１０２は、第１のビット列を用いて、あらかじめ定められた連続する第１のビット数ごとに１つ以上のビットを消去して第２のビット列を生成し、変調部１０３に出力する（ステップＳ２）。変調部１０３は、第２のビット列を用いて、直交信号を用いた変調処理を行い、シンボルを生成する（ステップＳ３）。送信処理部１０４は、シンボルを用いて高周波アナログ信号を生成する（ステップＳ４）。送信アンテナ１０５は、高周波アナログ信号を受信アンテナ２０１に送信する（ステップＳ５）。受信アンテナ２０１は、送信アンテナ１０５が送信した信号を受信する（ステップＳ６）。受信処理部２０２は、受信した信号をベースバンド信号に変換する（ステップＳ７）。復調部２０３は、ベースバンド信号を用いて、複数の第１の信頼度を算出する（ステップＳ８）。尤度拡張部２０４は、複数の第１の信頼度を用いて複数の第２の信頼度を算出する（ステップＳ９）。復号部２０５は、複数の第２の信頼度を用いてトレリス線図を構成し、ビタビ復号を用いて復号する（ステップＳ１０）。
　無線通信システム１のハードウェア構成について説明する。符号化部１０１、ビット消去部１０２、変調部１０３、送信処理部１０４、受信処理部２０２、復調部２０３、尤度拡張部２０４、および復号部２０５は、各処理を行う電子回路である処理回路により実現される。
　本処理回路は、専用のハードウェアであっても、メモリ及びメモリに格納されるプログラムを実行するＣＰＵ（Central　Processing　Unit、中央演算装置）を備える制御回路であってもよい。ここでメモリとは、例えば、ＲＡＭ（Random　Access　Memory）、ＲＯＭ（Read　Only　Memory）、フラッシュメモリなどの、不揮発性または揮発性の半導体メモリ、磁気ディスク、光ディスクなどが該当する。図６は、実施の形態にかかる制御回路を示す図である。本処理回路がＣＰＵを備える制御回路である場合、この制御回路は例えば、図６に示す構成の制御回路３００となる。
　図６に示すように、制御回路３００は、ＣＰＵであるプロセッサ３００ａと、メモリ３００ｂとを備える。図６に示す制御回路３００により実現される場合、プロセッサ３００ａがメモリ３００ｂに記憶された、各処理に対応するプログラムを読みだして実行することにより実現される。また、メモリ３００ｂは、プロセッサ３００ａが実施する各処理における一時メモリとしても使用される。
　図７は、拘束長が３、符号化率Ｒ＝１／２の一般的なトレリス線を示す図である。図７は、４回分の状態遷移に対応した一般的なトレリス線図を示す。図７の状態番号４０１～４０４はそれぞれトレリス線図における状態番号「００」，「０１」，「１０」，「１１」を示す。なお、図７の各ブランチに付記される０または１の数値は、それぞれ情報ビットと符号化ビット列との対応付けを示している。例えば、「０／００」と付したブランチは、情報ビットとしてビット０が符号化部１０１に入力されており、第１のビット列として、ビットが００である２ビットが符号化部１０１から出力されることを示す。なお、図７のトレリス線図は、一般的なトレリス線図を説明するものであり、復号部２０５が用いるトレリス線図ではない。
　図８は、実施の形態にかかる復号部２０５が用いるトレリス線を示す図である。図８は、図７における２回分の状態遷移を１回分にまとめたものに相当する。図８では、状態番号は図の左端にのみ付している。復号部２０５が行う復号処理は、図８の左端から右端に向かって、状態番号を接続しているブランチに沿って状態遷移することで行われる。図８において、状態番号５０１～５０４は、図７と同様にトレリス線図における状態番号を示している。このため、図７では１回の状態遷移当たり、情報ビット１ビット、符号化ビット２ビットが各ブランチに割当たっているのに対し、図８では１回の状態遷移当たり、情報ビット２ビット、符号化ビット４ビットが各ブランチに割当たっている。つまり、図８は、復号部２０５が用いる最小公倍数Ｘと１ブランチ当たりの符号化ビット列のビット数とが一致するように構成したトレリス線図である。
　図８のトレリス線図が示すように、復号部２０５では、１回の状態遷移当たり、４ビット分の符号化ビット列に対する信頼度が必要となることがわかる。すなわち、復号部２０５は、１回の状態遷移あたり、１６通りの信頼度が必要である。一方、復調部２０３は、ビット消去部１０２で１ビットが消去された後に変調されたシンボルに対応する８通りの信頼度しか出力することができない。尤度拡張部２０４は、復調部２０３が出力する８つの第１の信頼度を用いて、以下のように復号部２０５が必要とする１６通りの第２の信頼度を生成する処理を行う。
　尤度拡張部２０４は、第２のビット列と、８通りの第１の信頼度とを用いて１６通りの第２の信頼度を生成する。前述した、符号化部１０１が８ビットの第１のビット列［ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ］を生成し、ビット消去部１０２が［ａ，ｂ，ｄ，ｅ，ｆ，ｈ］のように第１のビット列である４ビットから１ビットを周期的に消去し、第２のビット列を生成する場合を例にして説明する。
　ビット消去部１０２が出力する第２のビット列［ａ，ｂ，ｄ，ｅ，ｆ，ｈ］は、変調部１０３でそれぞれ、［ａ，ｂ，ｄ］の３ビットと、［ｅ，ｆ，ｈ］の３ビットとに対応した２シンボル分のシンボルに変換される。これに対して復調部２０３では、［ａ，ｂ，ｄ］に基づいて生成されたシンボルと、［ｅ，ｆ，ｈ］に基づいて生成されたシンボルの各々に対して、それぞれ、８通りの第１の信頼度を算出する。つまり、復調部２０３が、８通りの第１の信頼度を尤度拡張部２０４に出力する時点では、ビット消去部１０２で用いた第１のビット数である４ビット分の符号化ビット列のうち、シンボルで構成された３ビット分にのみ対応した信頼度が得られていることになる。
　尤度拡張部２０４は、複数の第１の信頼度を複製する。また、尤度拡張部２０４は、第１のビット数のビットで構成されるビット列である複数の拡張ビット列を生成し、複数の拡張ビット列の信頼度に、複製した複数の第１の信頼度をそれぞれ割り当てることで、複数の拡張ビット列の信頼度である、複数の第２の信頼度を生成する。第１のビット数は４であり、拡張ビット列は、［ａ，ｂ，ｃ，ｄ］であるため、例えば、尤度拡張部２０４は、［ａ，ｂ，ｃ，ｄ］＝［０，０，０，０］、および［ａ，ｂ，ｃ，ｄ］＝［０，０，１，０］の信頼度に、第１の信頼度のうち、［ａ，ｂ，ｄ］＝［０，０，０］の第１の信頼度をそれぞれ割り当て、第２の信頼度を生成し復号部２０５に出力する。
　図９は、実施の形態にかかる尤度拡張部２０４が第１の信頼度を複製する処理を適用したときのトレリス線を示す図である。図９において、破線で示した１回の状態遷移当たり２本のブランチは、復調部２０３で算出した［ａ，ｂ，ｄ］＝［０，０，０］に対する信頼度が複製される先のブランチを示す。
　復号部２０５は、符号化率Ｒと複数の拡張ビット列とを用いてトレリス線図を作成し、１６通りの第２の信頼度をそれぞれ対応するブランチに割り当てて、ビタビアルゴリズムを動作させることで復号処理を行い、符号化部１０１が用いた情報ビットを生成する。
　本実施の形態にかかる発明の特徴を詳細に説明する。畳み込み符号の復号の性能を左右する要素として、トレリス線図上でマージするパス同士の関係性が挙げられる。図１０は、図８のトレリス線図に対して、最短でマージする２つのパスを一点鎖線で表した図である。図１０において、ブランチ７０１およびブランチ７０２は、最短でマージする２つのパスの一方（以降、パスＡと呼ぶ）を形成するブランチを示す。ブランチ７０３およびブランチ７０４は、最短でマージする２つのパスの他方（以降、パスＢと呼ぶ）を形成するブランチを示している。また、図１０には、ブランチ７０１～７０４と同一の信頼度のブランチを、ブランチ８０１～８０４として破線で示している。ブランチ７０１と同一の信頼度のブランチはブランチ８０１である。同様に、ブランチ７０２～７０４と同一の信頼度のブランチは、それぞれブランチ８０２～８０４である。
　パスＡおよびパスＢは、左端の状態番号００から出発し、２回の状態遷移を経て再度状態番号００でマージする遷移を経ている。したがって、パスＡおよびパスＢは復号誤りが生じやすいパスの組み合わせの一つである。ビタビアルゴリズムでは、パスＡの信頼度は、符号化ビット列００００に対応するブランチ７０１の信頼度と、符号化ビット列００００に対応するブランチ７０２の信頼度との和として求められる。また、パスＢの信頼度は、符号化ビット列１１０１に対応するブランチ７０３の信頼度と、符号化ビット列１１００に対応するブランチ７０４の信頼度との和として求められる。一方、本実施の形態では、尤度拡張部２０４が、復調部２０３で算出した８通りの信頼度を複製して、１６通りの信頼度を生成する処理を行っている。つまり、尤度拡張部２０４が、第１の信頼度を用いて第２の信頼度を生成している。このため、復号部２０５は、同一の信頼度を割り当てられたブランチ間で確からしさが判別できなくなり、信頼度を複製しない復号方法に比べて復号誤りが増大するおそれがある。
　しかしながら、図１０の破線で示される、ブランチ７０１～７０４と同一の信頼度が割り当てられたブランチ８０１～８０４は、いずれもパスＡとパスＢの判別に関与しない全く別な状態遷移を形成するブランチに割り当てられている。これは、最短でマージするパスＡとパスＢとの間の復号誤りに対して尤度拡張部２０４の処理が影響しないことを表している。尤度拡張部２０４で複製した第２の信頼度が、トレリス線図のどのブランチに割り当てられるかは、符号化部１０１で用いる誤り訂正符号の構造と、ビット消去部１０２が行うビットの消去パターンとに依存する。本実施の形態では、符号化部１０１は、誤り訂正符号として畳み込み符号を用いており、パスＡとパスＢのような誤りが発生しやすいパスの判別に関与しない誤り訂正符号の構造となっている。すなわち、本実施の形態におけるトレリス線図の構成方法を用いることで、ビット消去部１０２で行ったビット消去による復号性能の劣化を抑制することができることがわかる。
　なお、本実施の形態では、ビット消去部１０２が、４ビットごとに１ビットを消去することで符号化率Ｖ＝２／３とする場合について例示したが、本発明はこれに限定されない。例えば、６ビットごとに２ビットを消去することで符号化率Ｖ＝３／４とするような場合でも本発明は適用できる。この場合、例えば、ビット消去部１０２は、符号化部１０１の出力［ａ，ｂ，ｃ，ｄ，ｅ，ｆ］から、２ビット［ｄ，ｅ］を消去して［ａ，ｂ，ｃ，ｆ］のビットを出力することが考えられる。変調部１０３は、４ビットが１シンボルとなる１６ＦＳＫを用いてシンボルを構成する。復調部２０３では、１６ＦＳＫに対応した１６通りの信頼度を算出し、尤度拡張部２０４では、１６通りの信頼度から、６４通りの信頼度を計算して復号部２０５へ出力する。復号部２０５では、ビット消去部１０２で用いている第１のビット数６と、符号化部１０１で用いる符号化率の逆数３／２との最小公倍数Ｘ＝６を求め、これと一致するようにブランチ当たりの符号化ビット列のビット数が６となるように構成したトレリス線図を用いて復号する。
　また、本実施の形態では、変調部１０３は、ビット消去部１０２で用いた第１のビット数と、１シンボル当たりのビット数が一致するように構成したが、本発明はこれに限定されず、ビット消去部１０２で用いた第１のビット数が、１シンボル当たりのビット数の倍数の関係となれば、これらの値は一致しなくてもよい。例えば、変調部１０３は、本実施の形態で例示した３ビットの出力ビットを８ＦＳＫで構成するのに代えて、２周期分の６ビットを６４ＦＳＫでシンボルを構成してもよい。この場合、復号部２０５において、ブランチ当たりの符号化ビット列のビット数が８となるように構成したトレリス線図を用いて復号すればよい。この場合、復調部２０３は、６４通りの信頼度を算出する。尤度拡張部２０４は、６４通りの信頼度に基づいて、２５６通りの信頼度を算出し、復号部２０５に出力する。
　また、本実施の形態では、変調部１０３の変調方式としてＦＳＫを用いる構成としたが、本発明はこれに限定されず、シンボル単位で信頼度を算出可能な方式であればＦＳＫに限られない。本発明は、特にビット当たりの信頼度を正確に算出することが困難なＦＳＫ、Ｍ－ａｒｙ伝送方式などの直交信号に基づいて変調信号を生成する方式に適用されることが好ましい。変調信号を生成する方式について、例えば、本実施の形態で用いた８ＦＳＫに代えて、長さ８のアダマール系列を用いるＭ－ａｒｙ伝送方式（Ｍ＝８）を適用した場合について説明する。Ｍ－ａｒｙ伝送方式を適用する場合、変調部１０３は、周波数の異なる互いに直交した８つの信号に代えて、アダマール行列から生成される互いに直交した８つの直交系列を用いてシンボルを生成する。また、変調部１０３は、８ＦＳＫを用いる場合と同様に、第２のビット列と８つの直交系列との対応付けをあらかじめ決めておき、入力された第２のビット列に応じて直交系列を選択出力する。復調部２０３は、変調部１０３で用いる８つの直交系列と同じものを保持しておき、ベースバンド信号に、８つの直交系列のそれぞれと相関処理を行うことで相関電力値を算出する。また、復調部２０３は、８ＦＳＫの場合と同様に、相関電力値を信頼度として出力する。その他の処理は実施の形態１と同様である。
　また、本実施の形態では、復号部２０５は、ビット消去部１０２における第１のビット数と、符号化部１０１で用いる符号化率の逆数１／Ｒとの最小公倍数Ｘを求め、最小公倍数Ｘと１ブランチ当たりのビット数とが一致するブランチのトレリス線図を構成するようにしたが、復号部２０５は、１ブランチ当たりのビット数が最小公倍数Ｘ以外の公倍数のトレリス線図を構成しても同等の効果を得ることができる。
　また、本実施の形態では、復調部２０３が第１の信頼度を生成する方法として、ベースバンド信号と、周波数の信号との相関電力値を用いるように構成したが、本発明はこれに限定されない。例えば、復調部２０３は、ベースバンド信号と、周波数の信号との複素相関値を算出し、算出された複素相関値の実数成分を第１の信頼度として出力することが挙げられる。この複素相関値を用いて第１の信頼度を算出する処理は、同期検波ＦＳＫ処理に相当し、相関電力値を用いる場合と比較して雑音に強い信頼度を生成することができる。
　以上説明したように、本実施の形態では、ビット消去部１０２は、あらかじめ定められた第１のビット数に従って第１のビット列から少なくとも１つのビットを消去し、第２のビット列を生成する。変調部１０３は、第２のビット列を用いて、シンボルを生成する。復調部２０３は、変調部１０３が出力したシンボルに対する第１の信頼度を求める。尤度拡張部２０４は、第１の信頼度を用いて、復号部２０５が復号処理で用いる第２の信頼度を生成する。復号部２０５は、第２の信頼度を用いて１ブランチ当たりの符号化ビット列のビット数と、最小公倍数Ｘとが一致するトレリス線図を作成し、トレリス線図を用いて畳み込み符号の復号処理を行う。このため、送信装置１００が符号化率Ｖ＝２／３のような符号化率の逆数が自然数とならないような符号化率で符号化した場合でも、受信装置２００は、シンボル単位の信頼度を用いた復号が可能となる。したがって、受信装置２００は、柔軟な伝送速度の設定をすることができる。
　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１　無線通信システム、１１～１８　信号、１００　送信装置、１０１　符号化部、１０２　ビット消去部、１０３　変調部、１０４　送信処理部、１０５　送信アンテナ、２００　受信装置、２０１　受信アンテナ、２０２　受信処理部、２０３　復調部、２０４　尤度拡張部、２０５　復号部、３００　制御回路、３００ａ　プロセッサ、３００ｂ　メモリ、４０１～４０４，５０１～５０４　状態番号、７０１～７０４，８０１～８０４　ブランチ。

Claims (8)

  1. 　情報ビットを符号化率に基づいて畳み込み符号化することにより、第１のビット列を生成する符号化部と、
    　前記第１のビット列からあらかじめ定められた第１のビット数ごとに１つ以上のビットを消去することで、第２のビット列を生成するビット消去部と、
    　前記第２のビット列を用いて変調することによりシンボルを生成する変調部と、
    　を備える送信装置と、
    　前記シンボルが取り得る複数のビット列の信頼度である複数の第１の信頼度を算出する復調部と、
    　前記第１のビット数のビットで構成されるビット列である複数の拡張ビット列を生成し、前記複数の拡張ビット列の信頼度に、複製した複数の第１の信頼度をそれぞれ割り当てることで、前記複数の拡張ビット列の信頼度である複数の第２の信頼度を生成する尤度拡張部と、
    　前記符号化率と前記複数の拡張ビット列とを用いてトレリス線図を作成し、前記複数の第２の信頼度を前記トレリス線図の複数のブランチにそれぞれ割り当てることで復号する復号部と、
    　を備える受信装置と、
    　を備えることを特徴とする無線通信システム。
  2. 　前記ブランチのビット数は、
    　前記符号化率の逆数と前記第１のビット数との公倍数であることを特徴とする請求項１に記載の無線通信システム。
  3. 　前記ブランチのビット数は、
    　前記符号化率の逆数と前記第１のビット数との最小公倍数であることを特徴とする請求項２に記載の無線通信システム。
  4. 　前記シンボルのビット数は、
    　前記第１のビット数の倍数であることを特徴とする請求項１から３のいずれか１つに記載の無線通信システム。
  5. 　前記シンボルのビット数は、
    　前記第１のビット数と同じであることを特徴とする請求項１から３のいずれか１つに記載の無線通信システム。
  6. 　情報ビットを符号化率に基づいて畳み込み符号化することにより、第１のビット列を生成する符号化部と、
    　前記第１のビット列からあらかじめ定められた第１のビット数ごとに１つ以上のビットを消去することで、第２のビット列を生成するビット消去部と、
    　前記第２のビット列を用いて変調することによりシンボルを生成する変調部と、
    　を備える送信装置と、
    　前記シンボルが取り得る複数のビット列の信頼度である複数の第１の信頼度を算出する復調部と、
    　前記第１のビット数のビットで構成されるビット列である複数の拡張ビット列を生成し、前記複数の拡張ビット列の信頼度に、複製した複数の第１の信頼度をそれぞれ割り当てることで、前記複数の拡張ビット列の信頼度である複数の第２の信頼度を生成する尤度拡張部と、
    　前記符号化率と前記複数の拡張ビット列とを用いてトレリス線図を作成し、前記複数の第２の信頼度を前記トレリス線図の複数のブランチにそれぞれ割り当てることで復号する復号部と、
    　を備える受信装置と、
    　を備えることを特徴とする無線通信装置。
  7. 　情報ビットを符号化率に基づいて畳み込み符号化することにより、第１のビット列を生成する符号化部と、
    　前記第１のビット列からあらかじめ定められた第１のビット数ごとに１つ以上のビットを消去することで、第２のビット列を生成するビット消去部と、
    　前記第２のビット列を用いて変調することにより送信シンボルを生成する変調部と、
    　を備えることを特徴とする送信装置。
  8. 　請求項７に記載の送信装置が送信するシンボルが取り得る複数のビット列の信頼度である複数の第１の信頼度を算出する復調部と、
    　あらかじめ定められたビット数のビットで構成されるビット列である複数の拡張ビット列を生成し、前記複数の拡張ビット列の信頼度に、複製した複数の第１の信頼度をそれぞれ割り当てることで、前記複数の拡張ビット列の信頼度である複数の第２の信頼度を生成する尤度拡張部と、
    　前記複数の拡張ビット列を用いてトレリス線図を作成し、前記複数の第２の信頼度を前記トレリス線図の複数のブランチにそれぞれ割り当てることで復号する復号部と、
    　を備えることを特徴とする受信装置。
PCT/JP2019/006879 2019-02-22 2019-02-22 無線通信システム、無線通信装置、送信装置、および受信装置 WO2020170443A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019536247A JP6628945B1 (ja) 2019-02-22 2019-02-22 無線通信システム、無線通信装置、受信装置、制御回路、およびプログラム
PCT/JP2019/006879 WO2020170443A1 (ja) 2019-02-22 2019-02-22 無線通信システム、無線通信装置、送信装置、および受信装置
EP19916018.5A EP3910800B1 (en) 2019-02-22 2019-02-22 Wireless communication system, wireless communication device, transmitting device, and receiving device
TW108129996A TW202032924A (zh) 2019-02-22 2019-08-22 無線通訊系統、無線通訊裝置、送訊裝置及收訊裝置
US17/372,890 US12003321B2 (en) 2019-02-22 2021-07-12 Wireless communication system, wireless communication device, receiver, control circuit, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/006879 WO2020170443A1 (ja) 2019-02-22 2019-02-22 無線通信システム、無線通信装置、送信装置、および受信装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/372,890 Continuation US12003321B2 (en) 2019-02-22 2021-07-12 Wireless communication system, wireless communication device, receiver, control circuit, and storage medium

Publications (1)

Publication Number Publication Date
WO2020170443A1 true WO2020170443A1 (ja) 2020-08-27

Family

ID=69146662

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/006879 WO2020170443A1 (ja) 2019-02-22 2019-02-22 無線通信システム、無線通信装置、送信装置、および受信装置

Country Status (5)

Country Link
US (1) US12003321B2 (ja)
EP (1) EP3910800B1 (ja)
JP (1) JP6628945B1 (ja)
TW (1) TW202032924A (ja)
WO (1) WO2020170443A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163441A1 (ja) * 2021-01-26 2022-08-04 三菱電機株式会社 無線通信システム、無線通信装置、制御回路、記憶媒体、無線通信方法および送信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289353A (ja) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 誤り訂正伝送装置
JP2012182559A (ja) * 2011-02-28 2012-09-20 Mitsubishi Electric Corp 復号装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224743B2 (en) * 2003-04-24 2007-05-29 Northrop Grumman Corporation Efficient decoding of trellis coded modulation waveforms
CN1209922C (zh) 2003-08-01 2005-07-06 清华大学 一种多码率纠错编码方法
EP2186200B1 (en) * 2007-08-28 2016-06-15 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
EP2139119A1 (en) 2008-06-25 2009-12-30 Thomson Licensing Serial concatenation of trellis coded modulation and an inner non-binary LDPC code
WO2015183188A1 (en) 2014-05-30 2015-12-03 Forevertrust International (S) Pte. Ltd. Seedling iron-supplement and root-control container

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289353A (ja) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 誤り訂正伝送装置
JP2012182559A (ja) * 2011-02-28 2012-09-20 Mitsubishi Electric Corp 復号装置
JP5586504B2 (ja) 2011-02-28 2014-09-10 三菱電機株式会社 復号装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Data coding technology and error correction basics, [Revised new edition]", 1 August 2010, CQ PUBLISHING CO., LTD., JP, ISBN: 978-4-7898-4640-0, article NISHIMURA, YOSHIKAZU: "Passage; Data coding technology and error correction basics [Chapter 9: Convolutional code]", pages: 139 - 172, XP009529608 *
HIGASHINAKA, MASATSUGU; OHASHI, AKINORI; SANO, HIROYASU; OKAMURA, ATSUSHI: "Soft Decision Generation Method in Single Carrier Block Transmission Using Both Frequency Modulation and Phase Modulation", PROCEEDINGS OF THE 2017 IEICE GENERAL CONFERENCE, 7 March 2017 (2017-03-07), JP, pages 380, XP009529607 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163441A1 (ja) * 2021-01-26 2022-08-04 三菱電機株式会社 無線通信システム、無線通信装置、制御回路、記憶媒体、無線通信方法および送信装置
WO2022162721A1 (ja) * 2021-01-26 2022-08-04 三菱電機株式会社 無線通信システム、無線通信装置、制御回路、記憶媒体および無線通信方法
JP7233626B1 (ja) * 2021-01-26 2023-03-06 三菱電機株式会社 無線通信システム、無線通信装置、制御回路、記憶媒体、無線通信方法および送信装置

Also Published As

Publication number Publication date
TW202032924A (zh) 2020-09-01
JPWO2020170443A1 (ja) 2021-03-11
EP3910800A1 (en) 2021-11-17
EP3910800A4 (en) 2022-02-16
EP3910800B1 (en) 2023-10-04
US12003321B2 (en) 2024-06-04
JP6628945B1 (ja) 2020-01-15
US20210344443A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
JP3875693B2 (ja) Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置
TWI401892B (zh) 在使用低密度同位檢查碼的通訊系統中的通道編碼與解碼的方法及其裝置
JP6541918B2 (ja) 信号整形装置、整形終端装置、信号整形方法および光伝送方法
KR100554322B1 (ko) 복수의 코딩 버스트내에 배치된 ｃｒｃ 비트에 의해 종료 상태가결정되는 컨벌루셔널 디코딩
JP4177824B2 (ja) 符号化方法、復号化方法および符号化システム
CN101507119A (zh) 用于针对给定信息向量生成穿孔的符号向量的方法和装置
KR100904810B1 (ko) 디지털 신호 전송 장치
JP5764670B2 (ja) デコード方法およびデコーダ
KR100924526B1 (ko) 부분적 코히어런트 시스템을 위한 부호화 적용 변조기법
Pfeiffer et al. Multilevel coding for physical-layer security
WO2020170443A1 (ja) 無線通信システム、無線通信装置、送信装置、および受信装置
JP2014501473A (ja) スタッフィングビットを含むメッセージを訂正するための方法
WO2022162721A1 (ja) 無線通信システム、無線通信装置、制御回路、記憶媒体および無線通信方法
US7975212B2 (en) Sequential decoding method and apparatus thereof
JP3576653B2 (ja) 符号化変調装置
US11901916B2 (en) Soft-decision decoding
RU2005126242A (ru) Способ передачи голосовых данных в цифровой системе радиосвязи и устройство для его осуществления
US6774821B2 (en) Frequency mapped coding for signal error correction
US9641195B2 (en) Trellis coded modulation
JP6537321B2 (ja) 送信装置及び受信装置
WO2015183168A1 (en) Methods for improving transmission reliability of digital modulations with memory effects
Vinck Coding for a terrible channel
JP3854617B2 (ja) 誤り訂正符号器及び誤り訂正復号器並びに誤り訂正方式の伝送装置
CN117118562A (zh) 编码方法及装置
JPH05336180A (ja) 多値変調用符号変換方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019536247

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19916018

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019916018

Country of ref document: EP

Effective date: 20210811