JP2014501473A - スタッフィングビットを含むメッセージを訂正するための方法 - Google Patents
スタッフィングビットを含むメッセージを訂正するための方法 Download PDFInfo
- Publication number
- JP2014501473A JP2014501473A JP2013546735A JP2013546735A JP2014501473A JP 2014501473 A JP2014501473 A JP 2014501473A JP 2013546735 A JP2013546735 A JP 2013546735A JP 2013546735 A JP2013546735 A JP 2013546735A JP 2014501473 A JP2014501473 A JP 2014501473A
- Authority
- JP
- Japan
- Prior art keywords
- state
- message
- bit
- crc
- stuffing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3994—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using state pinning or decision forcing, i.e. the decoded sequence is forced through a particular trellis state or a particular set of trellis states or a particular decoded symbol
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
- H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
【解決手段】本発明は、初期メッセージを変換し、この変換されたメッセージにスタッフィングビットを挿入することに関与して生成されたメッセージを訂正するための方法に関し、この方法は、訂正すべき前記メッセージを含む観察シーケンスを提供するステップを含む。変換に関連したトレリス図を通して多数の経路推定が生成される。トレリス図のノードの各々は、初期メッセージを変換できる有限ステートマシンのステートを示し、分岐は、ノード間で起こり得る遷移を示す。トレリス図の分岐のうちで、ある分岐は、ビットスタッフィングがある場合にしか行うことができない条件付き遷移を示す。経路推定の生成中に、ビットスタッフィングを検出し、通った分岐を検出ビットスタッフィングに関連した分岐とする。観察シーケンスに対する最も確率の高い経路シーケンスを最終的に維持する。
【選択図】図9
Description
CRC([data,CRC(data)])=0
ここで、CRC(.)は、CRCの計算結果を示し、[.,.]は、2つのバイナリーシーケンスの連結を示す。したがって、この方法で送信されるメッセージのCRCは、(すなわち、情報ビットおよびデコードから得られた冗長ビットの集合で)計算する。結果が0である場合、メッセージが正常に送信されたと考える。誤りビットの位置の検出を可能にする別の方法も存在する。このタイプの方法は、特に次の論文、B.マクダニエル著、巡回冗長チェックの誤り訂正アルゴリズム、C / C + +ユーザージャーナル、2003年6頁に記載されている。この方法の発展により、いくつかの誤りビットの検出が可能となった(例えば、S. Babaie、A.K Zadeh、S.H.Es-hagi, N.J.Nvimipour、「CRC法を用いたダブルビット誤り訂正」セマンティクスと知識とグリッドに関する国際会議、第5号、254-257ページ、2009年およびC. Shi-yiおよびL.Yu-bai著、信頼宣言に基づく誤り訂正巡回冗長チェック、ITS通信議事録、第6号511〜514ページ、2006年を参照)。しかしながら、これらすべての方法は、これら方法を実施する前に受信されたメッセージからスタッフィングビットが除去されることを前提にするので、このことは実用的な条件では意義を大幅に低減している。
トレリスのノードは、少なくともコード化(符号化)を実行した可能性が高いコード化器のステートの集合と巡回冗長チェックブロックを計算した可能性の高い計算器のステートの集合との直積の要素を示す。このトレリスは、
第1エンコーダステートおよび第1計算器ステートに対応する第1ノードから第2エンコーダステートおよび第2計算器ステートに対応する第2ノードへの遷移は、
変換されたメッセージのビットの存在下で、
- 第1エンコーダステートにあるエンコーダに変換されたメッセージのこのビットを印加する際に、エンコーダが前記第2エンコーダステートに遷移した場合および
- 第1計算器ステートにある計算器に変換されたメッセージのこのビットを印加する際に、計算器が第2計算器ステートに遷移した場合
または、
スタッフィングビットの存在下で、
- 第2エンコーダステートにあるエンコーダに変換されたメッセージのこのビットを印加する際に、前記エンコーダが前記第2エンコーダステートに遷移し、
- 第1計算器ステートが第2計算器ステートに等しい場合に可能である。
添付の図面を参照すれば、本発明の他の特徴及び利点は、例示のために、以下に示すいくつかの好ましい実施例の詳細な説明から明らかになろう。
図4は、本発明の第1変形例に係わる方法を実行するためのデコーダ30の極めて簡略された略図である。この、デコーダ30は、図1に示される従来の伝送連鎖図におけるスタッフィングビット22のための除去ステージ及びCRC検証ステージ24を置き換えるようになっている。
受信されたビットがスタッフィングビットである場合、到達ステートのために変数Pは、0にリセットされ、Sは1単位だけ増加される。
図9は、本発明の第2変形例に係わる方法を実施するためのデコーダ32の極めて簡略化された略図を示す。このデコーダ32は、デコード化ステージ21の置換、スタッフィングビットの抑制22およびCRC検証24を行うようになっている。
本方法は、ノードが異なるエンコーダステートだけでなく、CRCブロックの計算器ステートも示す拡張トレリスを使用する。例えば、ビタルビアルゴリズムに関連して、エンコーダのステートおよび遷移を表示するトレリスを使用することは周知である。対照的に、我々は、シンボルのシーケンスのデコード化に関連し、関連する伝送誤りを訂正するためにCRC計算器に関連するトレリス(単にCRCトレリスと称す)が使用されていることを知らなかった。従って、このCRCトレリスの意味について説明しなければならない。
上述の例の手順は、CRCブロックの計算の後でスタッフィングビットが挿入されていた場合、実施されないことがある。
スタッフィングビットBS(値0)の存在下では、この場合の遷移は、下記のようになる。
ここで、Sminとし、Smaxは、スタッフィングビットの最小数および最大数をそれぞれ示し、NminおよびNmaxは、情報ビットおよびCRCビットの最小数との最大数をそれぞれ示す。これらの数値を本願に関連して定義する。例えば、AISに対し、Smin=0とし、Smax=4
Kmaxの=Nmax + Smaxとの間の任意の値をとることができる。
前述の実施例に係る方法を実施するために使用されるコンピュータプログラムのソースコードを、以下に簡単に記載する。詳細な説明の末尾に参照するコンピュータプログラムエキスパートを付属書として添付する。
遷移変数Γtrans((θCRC;θTC ),t)は、Γ(k-1(θCRC;θTC ))の合計としての時間kと、時間kで受信されたシンボルとステート(θCRC;θTC)からスタートし、ビットtに関連する遷移に対応するシンボルとの間の距離とで定義される。遷移変数Strans(θCRC;θTC)は、時間kにおいて、スタッフィングビットがステート(θCRC;θTC)の後に受信された場合、1だけインクリメンされたS(k-1, (θCRC;θTC))として時間kで定義される。遷移変数Ptrans(θCRC;θTC、 t)は、ステート(θCRC;θTC)の後に時間kで1のビット(t=1)が続くときに、1だけインクリメントされたP(k-1, (θCRC;θTC))として時間kで定義される。受信されたビットが、ビットスタッフィング(t≠BS)でない場合には、遷移変数は、従来のビタビアルゴリズムのように更新される。逆のケースでは、条件付き遷移だけが可能な状態のままである(無限距離は、情報ビットまたはCRCビットに関連する遷移には、無限距離の性質があると考える)。
つど逆方向に従うことによって前のステートを繰り返し決定する。情報ビットまたはCRCビット(時間t = 0または1)に対応する、遷移に続くたびに、対応するビットが変数Un内にセーブされる。シーケンス(Un)は、デコードされたメッセージを表示するが、このメッセージからは、スタッフィングビットが除去されている。
本発明に係る方法を実現するデコーダの性能を説明するために、図14に示されるように、AIS伝送連鎖図の場合についてシミュレーションを実施した。オリジナルメッセージは、168ビットの固定長であった。CRC16のブロックを加えた後、(1のビットが5つ連続したシーケンスの後でAISプロトコルに従って)スタッフィングビットを挿入した。このようにして得られたフレームは、NRZI(非ゼロ復帰反転)コード化され、パラメータBT(周期シンボルとガウスフィルタの生成関数から-3 dBの周波数バンドの積)=3およびLT(ガウスフィルタの半分の長さ)= 4でGMSK(ガウス最小シフトキーイング)変調された。私たちは、AWGN(加法性白色ガウス雑音)伝送チャンネルの推定を前提とする。この例では、NRZI符号化およびGMSK変調は、コード化トレリスを示す。AISシステムの技術的特性に関するITU勧告ITU-R M.1371によれば、ブロックCRCを計算するための生成多項式は、G(x)= X16 + X12 + X5
+ 1である。
コンピュータプログラムからの引用
パート1(初期化)
パート2(遷移変数の計算)
パート3(ステート変数の計算)
パート4(経路を読み出す)
Claims (11)
- 初期メッセージを変換し、この変換されたメッセージにスタッフィングビットを挿入することにより生成された訂正すべきメッセージを訂正するための方法であって、前記方法は、訂正すべき前記メッセージを含む観察シーケンスを提供するステップと、ノードおよび分岐を含む、トレリスを横切る複数の経路推定を構築するステップを備え、前記分岐は、前記ノード間の可能な遷移を表示しており、
更に前記シンボルの観察シーケンスに関する、前記経路推定から最も起こり得る経路推定を選択するステップを含む、訂正すべきメッセージを訂正するための方法において、
前記トレリスにおいて、前記ノードの各々は、前記初期メッセージの前記変換を実行する可能性が高い有限ステートマシンのステートを表示し、
前記分岐は、スタッフィングビットがある場合にしか行うことができない条件付き遷移を示す分岐を含み、
経路推定を構築しながら、スタッフィングビットを検出し、これらスタッフィングビットに関連する分岐を作成することを特徴とするメッセージを訂正する方法。 - 前記トレリスを横切る前記複数の経路推定の構築および選択は、ビタルビアルゴリズムまたはSOVAアルゴリズムに基づくことを特徴とする、請求項1記載の方法。
- 前記初期メッセージの前記変換は、前記変換されたメッセージを生成するよう前記初期メッセージと組み合わされた巡回冗長チェックブロックを計算することを含み、前記ノードの各々は、巡回冗長チェックブロックを計算した可能性の高い計算器のステートを示す請求項1または2記載の方法。
- 経路推定が構築されるにつれ、スタッフィングビットの挿入を実行する条件が満たされた場合に、スタッフィングビットを検出されたとみなす、請求項1〜3のいずれか1項に記載の方法。
- 各経路推定には、1つのステート変数が関連しており、前記経路推定の既に構築された経路に応じて前記経路推定が構築されるにつれ、前記ステート変数は更新され、スタッフィングビットの挿入条件が満たされているかどうかを判断するよう前記ステート変数はモニターされている、請求項4記載の方法。
- 各経路推定に対し、前記ステート変数は、同じ値の連続するビットの数を示す請求項5記載の方法。
- 前記初期メッセージの前記変換は、前記変換されたメッセージを生成するために前記初期メッセージと組み合わされた巡回冗長チェックブロックの計算を含み、
スタッフィングビットの挿入後変換されたメッセージをコード化することによって生成されたシンボルのシーケンスをデコードすることによって訂正すべきメッセージを得るようになっており、前記トレリスを横切る前記経路の選択は、前記デコードの一部であり、
前記トレリスのノードは、少なくとも前記コード化を実行した可能性が高いコード化器のステートの集合と巡回冗長チェックブロックを計算した可能性の高い計算器のステートの集合との直積の要素を示し、
第1エンコーダステートおよび第1計算器ステートに対応する第1ノードから第2エンコーダステートおよび第2計算器ステートに対応する第2ノードへの遷移は、
変換されたメッセージのビットの存在下で、
- 第1エンコーダステートにあるエンコーダに変換されたメッセージのこのビットを印加する際に、前記エンコーダが前記第2エンコーダステートに遷移した場合および
- 第1計算器ステートにある計算器に変換されたメッセージのこのビットを印加する際に、前記計算器が前記第2計算器ステートに遷移した場合
または、
スタッフィングビットの存在下で、
- 第2エンコーダステートにあるエンコーダに変換されたメッセージのこのビットを印加する際に、
前記エンコーダが前記第2エンコーダステートに遷移し、
- 前記第1計算器ステートが前記第2計算器ステートに等しい場合に可能である請求項1〜6のいずれか1項記載の方法。 - 前記観察シーケンスは、例えば、衛星、特に低地球軌道衛星によってAIS信号から得たものである請求項1〜7のいずれか1項に記載の方法。
- 前記観察シーケンスは、同時または時間的に重なる複数のAIS信号から得たものである請求項8記載の方法。
- コンピュータによってコンピュータプログラムを実行する際に請求項1〜10のうちのいずれか1項記載の方法を実行させる命令を含むコンピュータプログラム。
- 請求項1〜10のうちのいずれか1項に記載の方法を実行するようになっているデコーダ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1150019 | 2011-01-03 | ||
FR1150019A FR2970131B1 (fr) | 2011-01-03 | 2011-01-03 | Procede de correction de messages contenant des bits de bourrage |
PCT/EP2012/050047 WO2012093116A1 (fr) | 2011-01-03 | 2012-01-03 | Procédé de correction de messages contenant des bits de bourrage |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014501473A true JP2014501473A (ja) | 2014-01-20 |
JP5764671B2 JP5764671B2 (ja) | 2015-08-19 |
Family
ID=45444620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013546735A Active JP5764671B2 (ja) | 2011-01-03 | 2012-01-03 | スタッフィングビットを含むメッセージを訂正するための方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9484956B2 (ja) |
EP (1) | EP2661815B1 (ja) |
JP (1) | JP5764671B2 (ja) |
CA (1) | CA2823570C (ja) |
FR (1) | FR2970131B1 (ja) |
WO (1) | WO2012093116A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2920298C (en) * | 2013-08-23 | 2020-08-04 | University Of South Australia | Enhanced automatic identification system |
US9575834B2 (en) * | 2014-05-16 | 2017-02-21 | International Business Machines Corporation | Detecting single event upsets and stuck-at faults in RAM-based data path controllers |
DE102015121506B4 (de) * | 2015-12-10 | 2018-09-06 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | AIS-Datenübertragung |
US10756807B2 (en) * | 2017-11-15 | 2020-08-25 | United States Of America As Represented By The Secretary Of The Navy | System and method for transmitting and receiving radar data using the automatic identification system |
US11947480B2 (en) * | 2021-12-20 | 2024-04-02 | Synopsys, Inc. | Universal serial bus scheduling using real time data |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555932A (ja) * | 1991-08-23 | 1993-03-05 | Matsushita Electric Ind Co Ltd | 誤り訂正符復号化装置 |
WO2004019498A1 (en) * | 2002-08-08 | 2004-03-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Convolutional decoder and method for decoding demodulated values |
JP2007295532A (ja) * | 2006-03-27 | 2007-11-08 | Hitachi Kokusai Electric Inc | 無線通信システムおよび無線通信システムの誤り測定および誤り判定方法 |
JP2009111563A (ja) * | 2007-10-29 | 2009-05-21 | Nec Electronics Corp | データ処理方法およびデータ処理装置並びにプログラム |
JP2014501472A (ja) * | 2011-01-03 | 2014-01-20 | セントル・ナショナル・デチュード・スパシアル | デコード方法およびデコーダ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6662338B1 (en) | 1999-09-30 | 2003-12-09 | Stmicroelectronics, Inc. | Parity- sensitive Viterbi detector and method for recovering information from a read signal |
KR100505773B1 (ko) * | 2001-08-22 | 2005-08-03 | 아사히 가세이 마이크로시스템 가부시끼가이샤 | 디스플레이 패널 구동 회로 |
EP1928179A1 (en) * | 2006-11-29 | 2008-06-04 | Vestel Elektronik Sanayi ve Ticaret A.S. | Methods and apparatus for data decoding/encoding and for searching for/inserting stuffing bytes |
US7876865B2 (en) * | 2007-06-08 | 2011-01-25 | COM DEV International Ltd | System and method for decoding automatic identification system signals |
US8559540B2 (en) * | 2010-10-14 | 2013-10-15 | Nokia Corporation | Apparatus and method for trellis-based detection in a communication system |
-
2011
- 2011-01-03 FR FR1150019A patent/FR2970131B1/fr active Active
-
2012
- 2012-01-03 JP JP2013546735A patent/JP5764671B2/ja active Active
- 2012-01-03 EP EP12700017.2A patent/EP2661815B1/fr active Active
- 2012-01-03 CA CA2823570A patent/CA2823570C/fr active Active
- 2012-01-03 WO PCT/EP2012/050047 patent/WO2012093116A1/fr active Application Filing
- 2012-01-03 US US13/977,787 patent/US9484956B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555932A (ja) * | 1991-08-23 | 1993-03-05 | Matsushita Electric Ind Co Ltd | 誤り訂正符復号化装置 |
WO2004019498A1 (en) * | 2002-08-08 | 2004-03-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Convolutional decoder and method for decoding demodulated values |
JP2007295532A (ja) * | 2006-03-27 | 2007-11-08 | Hitachi Kokusai Electric Inc | 無線通信システムおよび無線通信システムの誤り測定および誤り判定方法 |
JP2009111563A (ja) * | 2007-10-29 | 2009-05-21 | Nec Electronics Corp | データ処理方法およびデータ処理装置並びにプログラム |
JP2014501472A (ja) * | 2011-01-03 | 2014-01-20 | セントル・ナショナル・デチュード・スパシアル | デコード方法およびデコーダ |
Non-Patent Citations (6)
Title |
---|
JPN6014044858; Juan Song et al.: 'Design and implementation of WTB controller using SOPC technology' Signal Processing, 2008. ICSP 2008. 9th International Conference on , 20081029, pp.2804-2807 * |
JPN6014044860; G. Bollati et al.: 'A 450 Mbit/s parallel read/write channel with parity check and 16-state time variant Viterbi' Custom Integrated Circuits Conference, 2000. CICC. Proceedings of the IEEE 2000 , 2000, pp.319-322 * |
JPN6014044862; 長谷川 裕 他: 'トレリスの枝削除によるq元ターボ復号の計算量低減' 電子情報通信学会技術研究報告 Vol.105, No.190, 20050714, pp.9-14 * |
JPN6014044864; Stephan Holsten et al.: 'Global maritime surveillance with satellite-based AIS' OCEANS 2009 - EUROPE , 20090514 * |
JPN6014044866; Raoul Prevost et al.: 'CRC-assisted error correction in a trellis coded system with bit stuffing' Statistical Signal Processing Workshop (SSP), 2011 IEEE , 20110630, pp.381-384 * |
JPN6014044867; Dragan Petrovic et al.: 'List Viterbi decoding with continuous error detection for magnetic recording' Global Telecommunications Conference, 2001. GLOBECOM '01. IEEE Vol.5, 2001, pp.3007-3011 * |
Also Published As
Publication number | Publication date |
---|---|
US20130290817A1 (en) | 2013-10-31 |
CA2823570C (fr) | 2020-12-15 |
CA2823570A1 (fr) | 2012-07-12 |
JP5764671B2 (ja) | 2015-08-19 |
EP2661815A1 (fr) | 2013-11-13 |
FR2970131A1 (fr) | 2012-07-06 |
WO2012093116A1 (fr) | 2012-07-12 |
EP2661815B1 (fr) | 2018-11-14 |
FR2970131B1 (fr) | 2013-01-04 |
US9484956B2 (en) | 2016-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5764670B2 (ja) | デコード方法およびデコーダ | |
JP3452560B2 (ja) | 穿孔されたパリティシンボルを復元するターボデコーダ用プリデコーダ及びターボコードの復元方法 | |
JP5764671B2 (ja) | スタッフィングビットを含むメッセージを訂正するための方法 | |
WO2018021925A1 (en) | Polar code encoding with puncturing, shortening and extending | |
US7103107B2 (en) | Demodulator, receiver, and communication system | |
WO2008048723A2 (en) | Method and system for improving decoding efficieny in wireless receivers | |
Prévost et al. | CRC-assisted error correction in a trellis coded system with bit stuffing | |
US20070011594A1 (en) | Application of a Meta-Viterbi algorithm for communication systems without intersymbol interference | |
CN108134612B (zh) | 纠正同步与替代错误的级联码的迭代译码方法 | |
JP2008118327A (ja) | ビタビ復号方法 | |
US5850403A (en) | Process of selectively protecting information bits against transmission errors | |
JP2005294898A (ja) | ビタビ復号方法、復号化装置、移動局無線装置、基地局無線装置および移動通信システム | |
CN111510166A (zh) | 一种4dppm检测中符号插入与删节的处理方法 | |
US7975212B2 (en) | Sequential decoding method and apparatus thereof | |
US10826533B2 (en) | Methods, systems, and computer-readable media for decoding a cyclic code | |
JP5586504B2 (ja) | 復号装置 | |
WO2020170443A1 (ja) | 無線通信システム、無線通信装置、送信装置、および受信装置 | |
JPH04219028A (ja) | 軟判定ビタビ復号方法 | |
JPH04369124A (ja) | 軟判定ビタビ復号方法 | |
KR100488136B1 (ko) | 고정길이결정창을이용한데이터신호디코딩방법 | |
Myburgh et al. | A primer on equalization, decoding and non-iterative joint equalization and decoding | |
CN104468023A (zh) | 解码方法和装置 | |
Jin et al. | Hybrid list decoding and Kaneko algorithm of Reed–Solomon codes | |
Mohamad et al. | Prototype of channel coding algorithms for digital signal processing board | |
JP2008306576A (ja) | 復号方法及び復号装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5764671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |