WO2020133059A1 - 一种功能器件及其制造方法 - Google Patents

一种功能器件及其制造方法 Download PDF

Info

Publication number
WO2020133059A1
WO2020133059A1 PCT/CN2018/124342 CN2018124342W WO2020133059A1 WO 2020133059 A1 WO2020133059 A1 WO 2020133059A1 CN 2018124342 W CN2018124342 W CN 2018124342W WO 2020133059 A1 WO2020133059 A1 WO 2020133059A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
functional
insulating layer
functional device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/124342
Other languages
English (en)
French (fr)
Inventor
游埃里克.凱翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Priority to PCT/CN2018/124342 priority Critical patent/WO2020133059A1/zh
Priority to CN201880097595.3A priority patent/CN113454792A/zh
Publication of WO2020133059A1 publication Critical patent/WO2020133059A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]

Definitions

  • the invention relates to a functional device and a manufacturing method thereof.
  • TFTs thin-film transistors
  • the technical problem to be solved by the embodiments of the present invention is to provide a functional device and a manufacturing method thereof, which can simplify the manufacturing process, reduce steps, and reduce costs.
  • an embodiment of the first aspect of the present invention provides a method for manufacturing a functional device.
  • the manufacturing method includes:
  • An embodiment of the second aspect of the present invention provides a functional device, which is manufactured using the manufacturing method described above.
  • the metal catalytic layer is processed to form a functional metal layer instead of removing all of the metal catalytic layer, the metal catalytic layer is reused, thereby eliminating the need for additional process step overhead, simplifying the manufacturing process, and reducing the steps, Reduced cost; moreover, by depositing a metal catalyst layer, depositing the metal catalyst layer into the first opening and contacting the first amorphous semiconductor layer, then performing annealing and crystallization treatment to make the first amorphous semiconductor The layer is crystallized into the first polycrystalline semiconductor layer by metal catalysis; on the one hand, the temperature required for crystallization is relatively low, so as not to damage the base substrate, especially not easy to damage the flexible plastic substrate; on the other hand, using metal catalytic crystallization, the cost It is lower, and the crystallization stability is better in a large area.
  • FIG. 1 is a flowchart of a method for manufacturing a functional device according to a first embodiment of the present invention
  • FIGS. 2a-2o are schematic diagrams of each film layer of the functional device according to the first embodiment of the present invention deposited on a base substrate;
  • FIG. 3 is a specific flowchart of step S180 in FIG. 1;
  • FIG. 4 is a partial flowchart of a method for manufacturing a functional device according to a second embodiment of the present invention.
  • 5a-5f are partial schematic diagrams of each film layer of a functional device deposited on a base substrate according to a second embodiment of the present invention.
  • FIG. 6 is a partial flowchart of a method for manufacturing a functional device according to a third embodiment of the present invention.
  • FIGS. 7a-7p are schematic diagrams of each film layer of a functional device deposited on a base substrate according to a third embodiment of the present invention.
  • An embodiment of the present invention provides a method for manufacturing a functional device.
  • the functional device may be, but is not limited to, a single type of thin film transistor or a combination of different types of thin film transistors.
  • the functional device It may not be a thin film transistor, but may also be other semiconductor functional devices, such as a MOS tube.
  • the manufacturing method of the functional device includes the following steps.
  • the base substrate may be a rigid substrate or a flexible substrate, and the rigid substrate may be, but not limited to, a glass substrate, a metal substrate, or a ceramic substrate.
  • the flexible substrate may be, but not limited to, polyimide (PI), colorless transparent polyimide (CPI), polyethylene terephthalate (PET), polyamide (polyamide, PA), polycarbonate (PC), polyethersulfone (PES), polyethylene naphthalate (PEN), polymethylmethacrylate (PMMA) ), cycloolefin copolymer (COC), cycloolefin polymer (Cyclo-olefin polymer, COP) one or a combination of them.
  • PI polyimide
  • CPI colorless transparent polyimide
  • PET polyethylene terephthalate
  • PA polyamide
  • PC polycarbonate
  • PES polyethersulfone
  • PEN polyethylene naphthalate
  • PMMA polymethylmethacrylate
  • COC cycloo
  • the base substrate 110 may be a transparent substrate.
  • the base substrate 110 is a flexible transparent substrate, so that the functional device made of the flexible transparent substrate can be bent and folded to increase the function The application range of the device, but the present invention is not limited to this.
  • an amorphous semiconductor layer is first deposited by chemical vapor deposition (CVD).
  • the material of the amorphous semiconductor layer is amorphous silicon (a- Si), but the invention is not limited thereto.
  • the material of the amorphous semiconductor layer may also be amorphous germanium, amorphous silicon germanium, or the like.
  • the amorphous semiconductor layer may be directly deposited on the base substrate 110 or indirectly deposited on the base substrate 110.
  • the first amorphous semiconductor layer 130 is formed by exposure, development, and etching through the first photomask.
  • the first insulating layer 140 is deposited on the side of the first amorphous semiconductor layer 130 away from the base substrate 110.
  • the material of the first insulating layer 140 is, for example, For SiOx, the first insulating layer 140 is deposited by chemical vapor deposition (CVD), for example.
  • the material of the first insulating layer 140 may also be other insulating materials, such as SiN.
  • S140 forming a first opening on the first insulating layer to partially expose the first amorphous semiconductor layer
  • a first opening 141 is formed on the first insulating layer 140 through a third photomask, and the first opening 141 partially exposes the first amorphous semiconductor layer 130, thereby Subsequent metal-catalyzed crystallization provides a crystallization window.
  • S150 deposit a metal catalytic layer, and the metal catalytic layer is deposited into the first opening and is in contact with the first amorphous semiconductor layer;
  • the metal catalytic layer 160 covers the first insulating layer 140, and the metal catalytic layer 160 is deposited into the first opening 141, so that the metal catalytic layer 160 and the first non- The crystalline semiconductor layer 130 is in contact.
  • the metal catalytic layer 160 is deposited on the first insulating layer 140 by sputtering or evaporation.
  • the material of the metal catalytic layer 160 may be, but not limited to, Ni and Al , Au, Sb, In, Pd or Ti etc.
  • S160 Perform annealing and crystallization treatment, so that the first amorphous semiconductor layer is crystallized into the first polycrystalline semiconductor layer by metal catalysis;
  • the first amorphous semiconductor layer 130 is crystallized into the first polycrystalline semiconductor layer 230, and the first polycrystalline semiconductor layer 230 is polycrystalline The channel layer of a semiconductor thin film transistor.
  • the material of the first amorphous semiconductor layer 130 is amorphous silicon, it is crystallized into polycrystalline silicon after crystallization.
  • the temperature required for crystallization can be relatively low due to the treatment method of metal-catalyzed crystallization.
  • the temperature required for annealing metal-catalyzed crystallization is 450°C-500°C, so when flexible When plastic is used as the base substrate, it can withstand this temperature range and will not be damaged due to the annealing temperature.
  • the metal-catalyzed crystallization method may be, but not limited to, metal-induced crystallization (MIC), metal-induced lateral crystallization (MILC), and metal-induced lateral crystallization (metal-induced crystallization). induced unilateral crystallization (MIUC) or other metal-catalyzed crystallization methods.
  • MIC metal-induced crystallization
  • MILC metal-induced lateral crystallization
  • MIUC metal-induced crystallization
  • MIUC induced unilateral crystallization
  • the metal-catalyzed crystallization method is less expensive than the excimer laser annealing (ELA) method, and the crystallization stability is better in a wide range.
  • the metal catalytic layer 160 is patterned to form a functional metal layer.
  • the metal catalytic layer 160 is processed through a fourth photomask to remove part of the metal catalytic layer, the remaining part of the metal catalytic layer forms a functional metal layer 161, and the area of the removed part of the metal catalytic layer 160 is larger than the remaining part Area, where part of the metal catalyst layer in the first opening 141 is removed to expose part of the first polycrystalline semiconductor layer 230 to prevent the metal catalyst layer 160 in the first opening 141 from remaining and affecting the functional device Electricity has an effect.
  • the functional metal layer 161 is the gate of the thin film transistor, and the functional metal layer 161 and the first polycrystalline semiconductor layer 230 are the gate and channel layer of different thin film transistors, respectively.
  • the first polycrystalline semiconductor layer 230 is, for example, a channel layer of a polycrystalline thin film transistor, and the functional metal layer 161 is a gate of an oxide thin film transistor.
  • the functional metal layer 161 can also be used as a source and a drain of an oxide semiconductor thin film transistor.
  • the oxide semiconductor thin film transistor is a top gate type thin film transistor .
  • the functional metal layer 161 may also serve as the source or drain of other thin film transistors.
  • the metal catalyst layer 160 needs to be completely removed after the crystallization is completed.
  • the metal catalyst layer 160 is reused, so that no additional process step overhead is added, which is beneficial to simplify the process and reduce the process steps , Materials will not be wasted, reducing costs.
  • film layers of the functional device are, for example, the first source electrode 211a, the first drain electrode 211b, the second oxide semiconductor layer 180, the second source electrode 212a, and the second drain electrode 212b Wait.
  • step S180 includes: filling a second insulating layer in the first opening to cover the exposed portion of the first polycrystalline semiconductor layer.
  • the first opening 141 is filled with the second insulating layer 170 to cover a portion of the first polycrystalline semiconductor layer 230 exposed through the first opening 141, thereby preventing the first polycrystalline state The influence of the semiconductor layer 230.
  • the method further includes the step of forming a first gate on the first insulating layer, the first gate is located on a side of the first amorphous semiconductor layer away from the base substrate 110 .
  • a metal layer may be deposited on the first insulating layer 140 by sputtering, and the material of the metal layer is, for example, a single metal such as Al, Mo, Cr, or Ti/ Al/Ti, Ti/Al, Al/Mo and other alloys, and then the metal layer is exposed, developed, and etched through a second photomask to form a first gate 150, the first gate 150 is located in the first The amorphous semiconductor layer 130 is away from the base substrate 110. By using the first gate 150 as a photomask, doped ions can be implanted on both sides of the first amorphous semiconductor layer 130.
  • an amorphous semiconductor layer may be deposited on the first insulating layer 140, and then the amorphous semiconductor layer is exposed, developed, and etched through a second photomask to form The first gate 150 is also doped with ions.
  • the metal catalyst layer 160 is in contact with the first gate 150.
  • the amorphous first gate 150 will also crystallize to form the first gate 150 in a polycrystalline state.
  • the method before step S140, the method further includes the steps of implanting doped ions on both sides of the first amorphous semiconductor layer to form a source region and a drain region, respectively;
  • dopant ions are implanted on both sides of the first amorphous semiconductor layer 130.
  • a drain region 131 is formed on the left side
  • a source region 132 is formed on the right side.
  • the doping ions are boron ions, phosphorus ions, or other ions.
  • dopant ions may not be implanted into the first amorphous semiconductor layer.
  • the first opening 141 partially exposes the source region 132 or the drain region 131, that is, the first opening 141 is opened on one side of the first amorphous semiconductor layer 130, which can avoid before the crystal growth
  • the metal catalyst layer 160 falls in the middle of the channel, reducing leakage current and resulting in deteriorated characteristics.
  • two first openings 141 are formed on the first insulating layer 140 through the third photomask, and the two first openings 141 make the source region 132 and the drain region 131 respectively Partially exposed is helpful to increase the speed of crystallization in low temperature environment.
  • the method further includes the steps of depositing a buffer layer on the base substrate, and thereafter forming a first amorphous semiconductor layer on the buffer layer (S120).
  • the material of the buffer layer 120 may be, but not limited to, insulating layers such as SiOx, SiN, etc.
  • the buffer layer 120 may block ions in the base substrate 110 from entering the polycrystalline thin film transistor In the semiconductor layer.
  • the buffer layer 120 may not be provided.
  • step S180 specifically includes the following steps:
  • S181 Deposit a second insulating layer, the second insulating layer covering the functional metal layer and the first insulating layer;
  • the second insulating layer 170 is deposited by, for example, plasma enhanced chemical vapor deposition (PECVD).
  • PECVD plasma enhanced chemical vapor deposition
  • the material of the second insulating layer 170 may be, but not limited to, SiOx, SiN, or For other insulating layers, the second insulating layer 170 covers the functional metal layer 161, the first gate 150, and the first insulating layer 140.
  • an oxide semiconductor layer is first deposited on the second insulating layer 170 by sputtering, the material of the oxide semiconductor layer is, for example, IGZO, etc.
  • the five-mask mask exposes, develops, and etches the oxide semiconductor layer to form a second oxide semiconductor layer 180, and the second oxide semiconductor layer 180 is provided corresponding to the functional metal layer 161.
  • S183 deposit a third insulating layer on the second oxide semiconductor layer and the second insulating layer;
  • a third insulating layer 190 is deposited on the second oxide semiconductor layer 180 and the second insulating layer 170 by plasma enhanced chemical vapor deposition (PECVD).
  • PECVD plasma enhanced chemical vapor deposition
  • the material of the third insulating layer 190 is, for example, SiOx, etc.
  • the third insulating layer 190 covers the second oxide semiconductor layer 180 and the second insulating layer 170.
  • S184 forming two second openings and two third openings on the third insulating layer, wherein the two second openings respectively expose opposite sides of the second oxide semiconductor layer, and the two third openings respectively enable The source and drain regions are partially exposed;
  • the third insulating layer 190 is exposed, developed, and etched through the sixth photomask to form two second openings 191, wherein the two second openings 191 respectively oxidize the second The opposite sides of the semiconductor layer are exposed; thereafter, the third insulating layer 190, the second insulating layer 170, and the first insulating layer 140 are exposed, developed, and etched through the seventh photomask to form two third openings 192
  • the two third openings 192 respectively expose the source region 132 and the drain region 131 of the first polycrystalline semiconductor layer 230 partially.
  • S185 forming a first source electrode, a second source electrode, a first drain electrode, and a second drain electrode, the first source electrode contacts the source region through the third opening, and the first drain electrode passes through the third The opening is in contact with the drain region, and the second source electrode and the second drain electrode respectively contact opposite sides of the second oxide semiconductor layer through the second opening.
  • a metal layer is deposited on the third insulating layer 190 by sputtering, the metal layer passes through the third opening 192, the second opening 191 and the source region 132.
  • the drain region 131 and the opposite sides of the second oxide semiconductor layer 180 are in contact.
  • the metal layer is exposed, developed, and etched through the eighth photomask to form the first source electrode 211a and the second source electrode 212a, a first drain 211b and a second drain 212b, the first source 211a contacts the source region 132 through the third opening 192, the first drain 211b passes through the third opening 192 and the drain
  • the region 131 is in contact, and the second source electrode 212a and the second drain electrode 212b are respectively in contact with opposite sides of the second oxide semiconductor layer 180 through the two second openings 191, thereby forming a functional device.
  • an embodiment of the present invention also provides a functional device, which is manufactured using the above-described manufacturing method.
  • FIG. 4 is a partial flowchart of a method of manufacturing a functional device according to a second embodiment of the present invention.
  • the flowchart of FIG. 4 is similar to the flowchart of FIG. 3.
  • the main difference between this embodiment and the first embodiment is that the functional metal layer is a light-shielding layer of the thin film transistor.
  • the functional device may be, but is not limited to, a single type of thin film transistor or a combination of different types of thin film transistors. In other embodiments of the present invention, the functional device may not be a thin film transistor. It can be other semiconductor functional devices, such as MOS tubes.
  • the functional metal layer 561 serves as a light-shielding layer of the thin film transistor.
  • the first polycrystalline semiconductor layer 230 is a channel layer of a polycrystalline thin film transistor
  • the functional metal layer 561 is an oxide thin film The light shielding layer of the transistor, so that the first polycrystalline semiconductor layer 230 and the functional metal layer 561 are film layers of different thin film transistors.
  • the other film layer includes the second oxide semiconductor layer 180 formed on the functional metal layer 561.
  • the functional metal layer 561 may also be a light shielding layer of other thin film transistors. Referring to FIG. 4, step S180 specifically includes the following steps:
  • S281 Deposit a second insulating layer, the second insulating layer covering the functional metal layer and the first insulating layer;
  • a second insulating layer 170 is deposited by means of plasma enhanced chemical vapor deposition (PECVD).
  • the material of the second insulating layer 170 is SiOx, SiN, or other insulating layers.
  • the second insulating layer 170 covers the functional metal layer 561, the first gate 150 and the first insulating layer 140.
  • S282 forming a second oxide semiconductor layer on the second insulating layer, wherein the second oxide semiconductor layer is provided corresponding to the functional metal layer;
  • an oxide semiconductor layer is first deposited on the second insulating layer 170 by sputtering, and the material of the oxide semiconductor layer is, for example, IGZO, etc.
  • the five masks expose, develop, and etch the oxide semiconductor layer to form a second oxide semiconductor layer 180, and the second oxide semiconductor layer 180 is provided corresponding to the functional metal layer 561.
  • the functional metal layer 561 is located between the base substrate 110 and the second oxide semiconductor layer 180.
  • a fourth insulating layer is formed, the fourth insulating layer is on the second oxide semiconductor layer, and opposite sides of the second oxide semiconductor layer are partially exposed;
  • S284 Form a second gate, the second gate is on the fourth insulating layer, and the second gate is disposed corresponding to the second oxide semiconductor layer;
  • an insulating layer is first deposited on the second oxide semiconductor layer 180 and the second insulating layer 170, and then a metal layer is deposited on the insulating layer.
  • the material of the metal layer is, for example, Single metals such as Al, Mo, Cr, or alloys such as Ti/Al/Ti, Ti/Al, Al/Mo, etc.
  • the material of the insulating layer is, for example, SiOx, SiN, etc.
  • the metal layer is exposed through the sixth photomask , Developing and etching to form a second gate 563, the second gate 563 is disposed corresponding to the second oxide semiconductor, and then the second gate 563 is used as a photomask to pattern the insulating layer to form a fourth insulation Layer 562, and the fourth insulating layer 562 does not cover the opposite sides of the second oxide semiconductor layer, that is, the opposite sides of the second oxide semiconductor layer are partially exposed, in this embodiment, the second gate 563 is used as a photomask
  • the formation of the fourth insulating layer 562 can save a mask, which is beneficial to reduce costs.
  • the present invention is not limited to this. In other embodiments of the present invention, the fourth insulating layer 562 and the second gate 563 may also be formed by two masks.
  • S285 deposit a third insulating layer, the third insulating layer covering the second gate, the second oxide semiconductor layer, and the second insulating layer;
  • a third insulating layer 190 is deposited on the second gate 563, the second oxide semiconductor layer 180 and the second insulation by means of plasma enhanced chemical vapor deposition (PECVD) On the layer 170, the material of the third insulating layer 190 is SiOx or the like, and the third insulating layer 190 covers the second gate 563, the second oxide semiconductor layer 180, and the second insulating layer 170.
  • PECVD plasma enhanced chemical vapor deposition
  • S286 Two second openings and two third openings are formed on the third insulating layer, wherein the two second openings respectively expose opposite sides of the second oxide semiconductor layer, and the two third openings respectively enable The source and drain regions are partially exposed;
  • the third insulating layer 190 is exposed, developed, and etched through the sixth photomask to form two second openings 191, wherein the two second openings 191 respectively oxidize the second The opposite sides of the semiconductor layer are exposed; thereafter, the third insulating layer 190, the second insulating layer 170, and the first insulating layer 140 are exposed, developed, and etched through the seventh photomask to form two third openings 192
  • the two third openings 192 respectively expose the source region 132 and the drain region 131 of the first polycrystalline semiconductor layer 230 partially.
  • S287 forming a first source electrode, a second source electrode, a first drain electrode, and a second drain electrode, the first source electrode contacts the source region through the third opening, and the first drain electrode passes through the third opening and The drain region contacts, and the second source electrode and the second drain electrode respectively contact opposite sides of the second oxide semiconductor layer through the second opening.
  • a metal layer is deposited on the third insulating layer 190 by sputtering, the metal layer passes through the third opening 192, the second opening 191 and the source region 132.
  • the drain region 131 and the opposite sides of the second oxide semiconductor layer 180 are in contact.
  • the metal layer is exposed, developed, and etched through the eighth photomask to form the first source electrode 211a and the second source electrode 212a, a first drain 211b and a second drain 212b, the first source 211a contacts the source region 132 through the third opening 192, the first drain 211b passes through the third opening 192 and the drain
  • the region 131 is in contact, and the second source electrode 212a and the second drain electrode 212b are respectively in contact with opposite sides of the second oxide semiconductor layer 180 through the two second openings 191, thereby forming a functional device.
  • the functional metal layer 561 is a light-shielding layer of the functional device, and the second oxide semiconductor layer 180 is provided corresponding to the functional metal layer 561.
  • the functional metal layer 561 can weaken the external light or the internal light of the functional device to the second oxide semiconductor 180, thereby preventing the electrical drift of the functional device, which is beneficial to the function
  • the device is electrically stable.
  • step S281 the steps before step S281 are the same as those in the first embodiment, so they will not be repeated here.
  • an embodiment of the present invention also provides a functional device, which is manufactured using the above-described manufacturing method.
  • step S180 specifically includes the following steps:
  • S381 Deposit a second insulating layer, the second insulating layer covering the functional metal layer and the first insulating layer;
  • the second insulating layer 170 is deposited by means of plasma enhanced chemical vapor deposition (PECVD), and the material of the second insulating layer 170 may be, but not limited to, SiOx, SiN, or other An insulating layer.
  • PECVD plasma enhanced chemical vapor deposition
  • the second insulating layer 170 covers the functional metal layer 761 and the first insulating layer 140.
  • a metal layer is deposited on the second insulating layer 170 by sputtering, and the material of the metal layer is, for example, but not limited to Al, Mo, Cr, etc.
  • a metal or an alloy such as Ti/Al/Ti, Ti/Al, Al/Mo, etc., and then the metal layer is exposed, developed, and etched through the fifth photomask to form the second gate 762.
  • S383 Deposit a fourth insulating layer, the fourth insulating layer covering the second gate and the second insulating layer;
  • a fourth insulating layer 763 is deposited by plasma enhanced chemical vapor deposition (PECVD), and the material of the fourth insulating layer 763 is, for example, but not limited to, SiOx, SiN, or other An insulating layer, the fourth insulating layer 763 covers the second gate 762 and the second insulating layer 170.
  • PECVD plasma enhanced chemical vapor deposition
  • an oxide semiconductor layer is first deposited on the fourth insulating layer 763 by sputtering.
  • the material of the oxide semiconductor layer is, for example but not limited to, IGZO, etc.
  • the oxide semiconductor layer is exposed, developed, and etched through a sixth photomask to form a second oxide semiconductor layer 180, and the second oxide semiconductor layer 180 is provided corresponding to the second gate 762.
  • S385 deposit a third insulating layer on the second oxide semiconductor layer and the second insulating layer;
  • a third insulating layer 190 is deposited on the second oxide semiconductor layer 180 and the fourth insulating layer 763 by plasma enhanced chemical vapor deposition (PECVD).
  • PECVD plasma enhanced chemical vapor deposition
  • the material of the third insulating layer 190 is, for example but not limited to, SiOx, etc.
  • the third insulating layer 190 covers the second oxide semiconductor layer 180 and the fourth insulating layer 763.
  • S386 forming two second openings and two third openings on the third insulating layer, wherein the two second openings respectively expose opposite sides of the second oxide semiconductor layer, and the two third openings respectively enable The source and drain regions are partially exposed;
  • the third insulating layer 190 is exposed, developed, and etched through the seventh photomask to form two second openings 191, wherein the two second openings 191 respectively oxidize the second Opposite sides of the semiconductor layer are exposed; thereafter, the third insulating layer 190, the second insulating layer 170, and the first insulating layer 140 are exposed, developed, and etched through the eighth photomask to form two third openings 192
  • the two third openings 192 respectively expose the source region 132 and the drain region 131 of the first polycrystalline semiconductor layer 230 partially.
  • S387 forming a first source electrode, a second source electrode, a first drain electrode, and a second drain electrode, the first source electrode contacts the source region through the third opening, and the first drain electrode passes through the third The opening is in contact with the drain region, and the second source electrode and the second drain electrode respectively contact opposite sides of the second oxide semiconductor layer through the second opening.
  • a metal layer is deposited on the third insulating layer 190 by sputtering, the metal layer passes through the third opening 192, the second opening 191 and the source region 132.
  • the drain region 131 and the opposite sides of the second oxide semiconductor layer 180 are in contact.
  • the metal layer is exposed, developed, and etched through the eighth photomask to form the first source electrode 211a and the second source electrode 212a, a first drain 211b and a second drain 212b, the first source 211a contacts the source region 132 through the third opening 192, the first drain 211b passes through the third opening 192 and the drain
  • the region 131 is in contact, and the second source electrode 212a and the second drain electrode 212b are respectively in contact with opposite sides of the second oxide semiconductor layer 180 through the two second openings 191, thereby forming a functional device.
  • FIGS. 7a-7i are similar to FIGS. 2a-2j of the first embodiment, except that the steps corresponding to FIG. 2e are not included, that is, the functional metal layer replaces the original gate, which is not used here. Repeat again.
  • the functional metal layer may be used as a gate of a polycrystalline thin film transistor, an oxide semiconductor thin film transistor, or a gate of another thin film transistor.
  • the functional metal layer may be used as the source and drain of a polycrystalline thin film transistor, or as the source and drain of an oxide semiconductor thin film transistor, or as a source of other thin film transistors Pole or drain.
  • an embodiment of the present invention also provides a functional device, which is manufactured using the above-described manufacturing method.

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种功能器件的制造方法及功能器件，所述方法包括：提供衬底基板（110）（S110）；形成第一非晶态半导体层（130）（S120）；沉积第一绝缘层（140）在第一非晶态半导体层（130）上（S130）；在第一绝缘层（140）上形成第一开口（141）以使第一非晶态半导体层（130）部分裸露（S140）；沉积金属催化层（160），并且所述金属催化层（160）沉积到第一开口（141）中且与第一非晶态半导体层（130）接触（S150）；进行退火结晶处理，以使所述第一非晶态半导体层（130）通过金属催化结晶为第一多晶态半导体层（230）（S160）；对所述金属催化层（160）处理以形成功能金属层（161）（S170）；制备其他膜层以形成功能器件（S180）。该方法具有可简化制程、减少步骤、降低成本的优点。

Description

一种功能器件及其制造方法 技术领域
本发明涉及一种功能器件及其制造方法。
背景技术
现有的功能器件，例如显示面板中的薄膜晶体管(TFT)，在制造过程中当需要使用金属催化剂进行催化以实现结晶等功能时，在金属催化层催化完毕后，会将金属催化层完全移除，然后再形成其他膜层。此种制造方法，由于完全移除掉金属催化层，增加了额外的工艺步骤开销，造成了材料的浪费，使得成本较高。
发明内容
本发明实施例所要解决的技术问题在于，提供一种功能器件及其制造方法，可简化制程，减少步骤，降低成本。
为了解决上述技术问题，本发明第一方面一实施例提供了一种功能器件的制造方法，所述制造方法包括：
提供衬底基板；
形成第一非晶态半导体层；
沉积第一绝缘层在第一非晶态半导体层上；
在第一绝缘层上形成第一开口以使第一非晶态半导体层部分裸露；
沉积金属催化层，并且所述金属催化层沉积到第一开口中且与第一非晶态半导体层接触；
进行退火结晶处理，以使所述第一非晶态半导体层通过金属催化结晶为第一多晶态半导体层；
对所述金属催化层处理以形成功能金属层；
制备其他膜层以形成功能器件。
本发明第二方面一实施例提供了一种功能器件，所述功能器件采用上述的制造方法制成。
实施本发明实施例，具有如下有益效果：
由于通过对金属催化层进行处理以形成功能金属层，而不是将金属催化层全部清除掉，对金属催化层进行了再利用，从而不用增加额外的工艺步骤开销，简化了制程，减少了步 骤，降低了成本；而且，通过沉积金属催化层，将所述金属催化层沉积到第一开口中且与第一非晶态半导体层接触后进行退火结晶处理，以使所述第一非晶态半导体层通过金属催化结晶为第一多晶态半导体层；一方面结晶所需要的温度比较低，从而不会损坏衬底基板，特别不容易损坏柔性塑料基板；另一方面，采用金属催化结晶，成本较低，在大范围区域内结晶稳定性也较好。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施例功能器件的制造方法的流程图；
图2a-图2o是本发明第一实施例功能器件各个膜层沉积在衬底基板上的示意图；
图3是图1中步骤S180的具体流程图；
图4是本发明第二实施例功能器件的制造方法的部分流程图；
图5a-图5f是本发明第二实施例功能器件各个膜层沉积在衬底基板上的部分示意图；
图6是本发明第三实施例功能器件的制造方法的部分流程图；
图7a-图7p是本发明第三实施例功能器件各个膜层沉积在衬底基板上的示意图；
图示标号：
110-衬底基板；120-缓冲层；130-第一非晶态半导体层；131-漏极区域；132-源极区域；230-第一多晶态半导体层；140-第一绝缘层；141-第一开口；150-第一栅极；160、760-金属催化层；161、561、761-功能金属层；170-第二绝缘层；180-第二氧化物半导体层；190-第三绝缘层；191-第二开口；192-第三开口；211a-第一源极；211b-第一漏极；212a-第二源极；212b-第二漏极；562、763-第四绝缘层；563、762-第二栅极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实 施例，都属于本发明保护的范围。
本申请说明书、权利要求书和附图中出现的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同的对象，而并非用于描述特定的顺序。
第一实施例
本发明实施例提供一种功能器件的制造方法，所述功能器件可以为但不限于单一类型的薄膜晶体管、不同类型的薄膜晶体管的组合，在本发明的其他实施例中，所述功能器件还可以不为薄膜晶体管，还可以为其他半导体功能器件，例如MOS管等。请参见图1，所述功能器件的制造方法包括如下步骤。
S110：提供衬底基板；
请参见图2a，所述衬底基板可以为刚性基板或柔性基板，刚性基板可以为，但不局限于玻璃基板、金属基板、或陶瓷基板。柔性基板可以为但不局限于聚酰亚胺(Polyimide，PI)、无色透明聚酰亚胺(Colorless Polyimide，CPI)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate，PET)、聚酰胺(polyamide，PA)、聚碳酸酯(polycarbonate，PC)、聚苯醚砜(polyethersulfone，PES)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、环烯烃共聚物(cycloolefin copolymer，COC)、环烯烃聚合物(Cyclo-olefin polymer，COP)中的一种或它们之间的组合。例如在本实施例中，衬底基板110可以为透明基板，具体说来，所述衬底基板110为柔性透明基板，从而，通过柔性透明基板制成的功能器件可以弯曲、折叠，增加了功能器件的应用范围，但本发明不限于此。
S120：形成第一非晶态半导体层。
请参见图2c，在本实施例中，首先通过化学气相沉积(CVD)方式沉积一层非晶态半导体层，在本实施例中所述非晶态半导体层的材料为非晶硅(a-Si)，但本发明不限于此，在本发明的其他实施例中，非晶态半导体层的材料还可以为非晶锗、非晶硅锗等。在本实施例中，所述非晶态半导体层可以直接沉积在衬底基板110上，也可以间接沉积在衬底基板110上。其后，通过第一光罩进行曝光、显影、蚀刻形成第一非晶态半导体层130。
S130：沉积第一绝缘层在第一非晶态半导体层上；
请参见图2d，所述第一绝缘层140沉积在第一非晶态半导体层130远离所述衬底基板110的一侧，在本实施例中，所述第一绝缘层140的材料例如为SiOx，所述第一绝缘层140例如是通过化学气相沉积(CVD)的方式沉积的。另外，在本发明的其他实施例中，第一绝缘层140的材料还可以为其他绝缘材料，例如SiN等。
S140：在第一绝缘层上形成第一开口以使第一非晶态半导体层部分裸露；
请参见图2g，在本实施例中，通过第三光罩在第一绝缘层140上形成一个第一开口141，所述第一开口141使第一非晶态半导体层130部分裸露，从而为后续的金属催化结晶提供一结晶窗口。
S150：沉积金属催化层，并且所述金属催化层沉积到第一开口中且与第一非晶态半导体层接触；
请参见图2h，在本实施例中，所述金属催化层160覆盖所述第一绝缘层140，并且所述金属催化层160沉积到第一开口141中，从而金属催化层160与第一非晶态半导体层130接触。在本实施例中，所述金属催化层160是通过溅镀(sputtering)或蒸镀(evaporation)的方式沉积在第一绝缘层140上，金属催化层160的材料可以为但不限于Ni、Al、Au、Sb、In、Pd或Ti等。
S160：进行退火结晶处理，以使所述第一非晶态半导体层通过金属催化结晶为第一多晶态半导体层；
请参见图2i，在本实施例中，通过退火金属催化结晶处理，第一非晶态半导体层130结晶为第一多晶态半导体层230，所述第一多晶态半导体层230为多晶半导体薄膜晶体管的沟道层。当所述第一非晶态半导体层130的材料为非晶硅时，经过结晶后结晶为多晶硅。在本实施例中，由于采用金属催化结晶的处理方式，从而结晶所需的温度可以比较低，在本实施例中，退火金属催化结晶所需要的温度为450℃-500℃，从而当采用柔性塑料作为衬底基板时可以承受该温度范围，不会因为退火的温度的原因而损坏。
在本实施例中，金属催化结晶方式可以为但不限于金属诱导结晶(metal-induced crystallization，MIC)、金属诱导横向结晶(metal-induced lateral crystallization，MILC))、金属诱导侧向结晶(metal-induced unilateral crystallization，MIUC)或者其他金属催化结晶方式。
在本实施例中，通过采用金属催化结晶的方式，相对准分子激光退火(excimer laser  anneal，ELA)的方式成本更低，在大范围区域内结晶稳定性也较好。
S170：对所述金属催化层处理以形成功能金属层；
请参见图2j，在本实施例中，对金属催化层160进行图案化以形成功能金属层。例如，通过第四光罩对所述金属催化层160进行处理以移除部分金属催化层，剩余部分的金属催化层形成功能金属层161，且金属催化层160被移除部分的面积大于剩余部分的面积，其中，位于第一开口141中的部分金属催化层被移除而使部分第一多晶态半导体层230外露，以防止第一开口141中金属催化层160有残留而对功能器件的电性有影响。
在一实施例中，所述功能金属层161为薄膜晶体管的栅极，且所述功能金属层161及第一多晶态半导体层230分别为不同薄膜晶体管的栅极及沟道层。可选地，所述第一多晶态半导体层230例如为多晶薄膜晶体管的沟道层，所述功能金属层161为氧化物薄膜晶体管的栅极。
另外，在本发明的其他实施例中，所述功能金属层161还可以作为氧化物半导体薄膜晶体管的源极和漏极，此时，氧化物半导体薄膜晶体管为顶栅(Top gate)型薄膜晶体管。另外，在本发明的其他实施例中，所述功能金属层161还可以作为其他薄膜晶体管的源极或漏极。
相对于现有技术中在结晶完成后需要将金属催化层160完全清除掉，本实施例对金属催化层160进行了再利用，从而不用增加额外的工艺步骤开销，有利于简化制程，减少制程步骤，材料不会浪费，降低成本。
S180：制备其他膜层以形成功能器件。
请参见图2o，在一实施例中，功能器件的其他膜层例如为第一源极211a、第一漏极211b、第二氧化物半导体层180、第二源极212a和第二漏极212b等。
在本实施例中，步骤S180包括：在第一开口中填充第二绝缘层而覆盖外露的部分第一多晶态半导体层。
在本实施例中，通过第二绝缘层170填充在第一开口141中，从而覆盖经由第一开口141外露的部分第一多晶态半导体层230，从而可以防止后面制程对第一多晶态半导体层230的影响。
在本实施例中，在步骤S130之后还包括步骤：在第一绝缘层上形成第一栅极，所述第一栅极位于第一非晶态半导体层远离所述衬底基板110的一侧。
请参见图2e，在本实施例中，可以通过溅镀(sputtering)的方式沉积金属层到所述 第一绝缘层140上，金属层的材料例如为Al、Mo、Cr等单金属或Ti/Al/Ti、Ti/Al、Al/Mo等合金，其后通过第二光罩对金属层进行曝光、显影、蚀刻以形成第一栅极150，所述第一栅极150位于所述第一非晶态半导体层130远离所述衬底基板110的一侧。通过用第一栅极150作为光罩，可以植入掺杂离子到第一非晶态半导体层130的两侧。另外，在本发明的其他实施例中，还可以沉积非晶态半导体层到所述第一绝缘层140上，其后通过第二光罩对非晶态半导体层进行曝光、显影、蚀刻以形成第一栅极150，同样，第一栅极150也掺杂离子，在步骤S150中，所述金属催化层160与第一栅极150接触，在步骤S160中，非晶态的第一栅极150也会结晶形成多晶态的第一栅极150。
在本实施例中，在步骤S140之前还包括步骤：植入掺杂离子到第一非晶态半导体层的两侧以分别形成源极区域和漏极区域；
请参见图2f，在本实施例中，通过栅极、光罩或者其他膜层的遮挡，植入掺杂离子到第一非晶态半导体层130的两侧，在图示中为第一非晶态半导体层130的左侧和右侧，在左侧形成漏极区域131，在右侧形成源极区域132，当然也可以反过来，源极区域132和漏极区域131之间形成通道区域。在本实施例中，掺杂离子为硼离子、磷离子或者其他的离子。另外，在本发明的其他实施例中，还可以不植入掺杂离子到第一非晶态半导体层中。
在本实施例中，所述第一开口141使源极区域132或漏极区域131部分裸露，也即在第一非晶态半导体层130的单侧开第一开口141，能避免结晶成长前金属催化层160落在通道中间，降低漏电流而导致特性变差。另外，在本发明的其他实施例中，通过第三光罩在第一绝缘层140上形成两个第一开口141，两个所述第一开口141使源极区域132和漏极区域131分别部分裸露，有利于提升低温环境下结晶的速度。
另外，在本实施例中，在步骤S120之前还包括步骤：沉积缓冲层在所述衬底基板上，其后形成第一非晶态半导体层在所述缓冲层上(S120)。请参见图2b，在本实施例中，所述缓冲层120的材质可以为但不限于SiOx、SiN等绝缘层，所述缓冲层120可以阻挡衬底基板110中的离子进入多晶薄膜晶体管的半导体层中。另外，在本发明的其他实施例中，还可以不设置缓冲层120。
请参见图3，在本实施例中，步骤S180具体包括以下步骤：
S181：沉积第二绝缘层，所述第二绝缘层遮盖功能金属层、第一绝缘层；
请参见图2k，在本实施例中，例如通过等离子体增强化学的气相沉积(PECVD)的方式沉积第二绝缘层170，所述第二绝缘层170的材料可以为但不限于SiOx、SiN或者其他 绝缘层，所述第二绝缘层170遮盖功能金属层161、第一栅极150和第一绝缘层140。
S182：形成第二氧化物半导体层在所述第二绝缘层上，其中，所述第二氧化物半导体层对应所述功能金属层设置；
请参见图2l，在本实施例中，首先通过溅镀(sputtering)的方式沉积氧化物半导体层在第二绝缘层170上，所述氧化物半导体层的材料例如为IGZO等，其后通过第五光罩对氧化物半导体层进行曝光、显影、蚀刻形成第二氧化物半导体层180，所述第二氧化物半导体层180对应所述功能金属层161设置。
S183：沉积第三绝缘层在所述第二氧化物半导体层和第二绝缘层上；
请参见图2m，在本实施例中，通过等离子体增强化学的气相沉积(PECVD)的方式沉积第三绝缘层190在所述第二氧化物半导体层180和第二绝缘层170上，所述第三绝缘层190的材料例如为SiOx等，所述第三绝缘层190遮盖所述第二氧化物半导体层180和第二绝缘层170。
S184：在第三绝缘层上形成两个第二开口、两个第三开口，其中，两个第二开口分别使第二氧化物半导体层的相对两侧部分裸露，两个第三开口分别使源极区域、漏极区域部分裸露；
请参见图2n，在本实施例中，通过第六光罩对第三绝缘层190进行曝光、显影、蚀刻以形成两个第二开口191，其中，两个第二开口191分别使第二氧化物半导体层的相对两侧部分裸露；其后，通过第七光罩对第三绝缘层190、第二绝缘层170、第一绝缘层140进行曝光、显影、蚀刻以形成两个第三开口192，两个第三开口192分别使第一多晶态半导体层230的源极区域132、漏极区域131部分裸露。
S185：形成第一源极、第二源极、第一漏极和第二漏极，所述第一源极穿过第三开口与源极区域接触，所述第一漏极穿过第三开口与漏极区域接触，所述第二源极和第二漏极分别穿过第二开口与第二氧化物半导体层的相对两侧接触。
请参见图2o，在本实施例中，通过溅镀(sputtering)的方式沉积一金属层在第三绝缘层190上，所述金属层穿过第三开口192、第二开口191与源极区域132、漏极区域131、第二氧化物半导体层180的相对两侧接触，其后，通过第八光罩对该金属层进行曝光、显影、蚀刻以形成第一源极211a、第二源极212a、第一漏极211b和第二漏极212b，所述第一源极211a穿过第三开口192与源极区域132接触，所述第一漏极211b穿过第三开口192与漏极区域131接触，所述第二源极212a和第二漏极212b分别穿过两个第二开口191与 第二氧化物半导体层180的相对两侧接触，从而形成功能器件。
另外，本发明实施例还提供一种功能器件，所述功能器件采用上述的制造方法制成。第二实施例
图4是本发明第二实施例的功能器件的制造方法的部分流程图，图4的流程图与图3的流程图相似。本实施例与第一实施例的主要不同点为功能金属层为薄膜晶体管的遮光层。
在本实施例中，所述功能器件可以为但不限于单一类型的薄膜晶体管、不同类型的薄膜晶体管的组合，在本发明的其他实施例中，所述功能器件还可以不为薄膜晶体管，还可以为其他半导体功能器件，例如MOS管等。
在本实施例中，功能金属层561作为薄膜晶体管的遮光层，此时，所述第一多晶态半导体层230为多晶薄膜晶体管的沟道层，所述功能金属层561为氧化物薄膜晶体管的遮光层，从而第一多晶态半导体层230和功能金属层561为不同薄膜晶体管的膜层。在本实施例中，所述其他膜层包括形成于功能金属层561上的第二氧化物半导体层180。另外，在本发明的其他实施例中，所述功能金属层561还可以为其他薄膜晶体管的遮光层。请参见图4，步骤S180具体包括以下步骤：
S281：沉积第二绝缘层，所述第二绝缘层遮盖功能金属层、第一绝缘层；
请参见图5a，在本实施例中，通过等离子体增强化学的气相沉积(PECVD)的方式沉积第二绝缘层170，所述第二绝缘层170的材料为SiOx、SiN或者其他绝缘层，所述第二绝缘层170遮盖功能金属层561、第一栅极150和第一绝缘层140。
S282：形成第二氧化物半导体层在所述第二绝缘层上，其中，所述第二氧化物半导体层对应所述功能金属层设置；
请参见图5b，在本实施例中，首先通过溅镀(sputtering)的方式沉积氧化物半导体层在第二绝缘层170上，所述氧化物半导体层的材料例如为IGZO等，其后通过第五光罩对氧化物半导体层进行曝光、显影、蚀刻形成第二氧化物半导体层180，所述第二氧化物半导体层180对应所述功能金属层561设置。在本实施例中，所述功能金属层561位于衬底基板110与第二氧化物半导体层180之间。
S283：形成第四绝缘层，所述第四绝缘层在第二氧化物半导体层上，且第二氧化物半导体层的相对两侧部分裸露；
S284：形成第二栅极，所述第二栅极在所述第四绝缘层上，且所述第二栅极对应所述 第二氧化物半导体层设置；
请参见图5c，在本实施例中，首先沉积绝缘层在所述第二氧化物半导体层180、第二绝缘层170上，然后沉积金属层在绝缘层上，所述金属层的材料例如为Al、Mo、Cr等单金属或Ti/Al/Ti、Ti/Al、Al/Mo等合金，所述绝缘层的材料例如为SiOx、SiN等，然后，通过第六光罩对金属层进行曝光、显影、蚀刻以形成第二栅极563，所述第二栅极563对应所述第二氧化物半导体设置，接着以第二栅极563为光罩对绝缘层进行图案化以形成第四绝缘层562，而且，第四绝缘层562未遮盖第二氧化物半导体层的相对两侧，也即第二氧化物半导体层的相对两侧部分裸露，本实施例通过第二栅极563作为光罩形成第四绝缘层562，可以节省一道光罩，有利于降低成本。但本发明不限于此，在本发明的其他实施例中，还可以通过两道光罩来分别形成第四绝缘层562、第二栅极563。
S285：沉积第三绝缘层，所述第三绝缘层遮盖所述第二栅极、第二氧化物半导体层、第二绝缘层；
请参见图5d，在本实施例中，通过等离子体增强化学的气相沉积(PECVD)的方式沉积第三绝缘层190在所述第二栅极563、第二氧化物半导体层180和第二绝缘层170上，所述第三绝缘层190的材料为SiOx等，所述第三绝缘层190遮盖所述第二栅极563、第二氧化物半导体层180和第二绝缘层170。
S286：在第三绝缘层上形成两个第二开口、两个第三开口，其中，两个第二开口分别使第二氧化物半导体层的相对两侧部分裸露，两个第三开口分别使源极区域、漏极区域部分裸露；
请参见图5e，在本实施例中，通过第六光罩对第三绝缘层190进行曝光、显影、蚀刻以形成两个第二开口191，其中，两个第二开口191分别使第二氧化物半导体层的相对两侧部分裸露；其后，通过第七光罩对第三绝缘层190、第二绝缘层170、第一绝缘层140进行曝光、显影、蚀刻以形成两个第三开口192，两个第三开口192分别使第一多晶态半导体层230的源极区域132、漏极区域131部分裸露。
S287：形成第一源极、第二源极、第一漏极和第二漏极，所述第一源极穿过第三开口与源极区域接触，第一漏极穿过第三开口与漏极区域接触，所述第二源极和第二漏极分别穿过第二开口与第二氧化物半导体层的相对两侧接触。
请参见图5f，在本实施例中，通过溅镀(sputtering)的方式沉积一金属层在第三绝缘层190上，所述金属层穿过第三开口192、第二开口191与源极区域132、漏极区域131、 第二氧化物半导体层180的相对两侧接触，其后，通过第八光罩对该金属层进行曝光、显影、蚀刻以形成第一源极211a、第二源极212a、第一漏极211b和第二漏极212b，所述第一源极211a穿过第三开口192与源极区域132接触，所述第一漏极211b穿过第三开口192与漏极区域131接触，所述第二源极212a和第二漏极212b分别穿过两个第二开口191与第二氧化物半导体层180的相对两侧接触，从而形成功能器件。
当功能器件对光线比较敏感时，具体为其中的第二氧化物半导体层180对光线比较敏感，本实施例中所述功能金属层561为功能器件的遮光层，所述第二氧化物半导体层180对应所述功能金属层561设置，所述功能金属层561可以减弱外界光线或者功能器件的内部光线对第二氧化物半导体180的照射，从而可以防止功能器件产生电性的漂移，有利于功能器件电性的稳定。
另外，在本实施例中，在步骤S281之前的步骤与第一实施例相同，因此在此就不再赘述。
另外，本发明实施例还提供一种功能器件，所述功能器件采用上述的制造方法制成。第三实施例
图6是本发明第三实施例的功能器件的制造方法的部分流程图，图6的流程图与图3的流程图相似。在本实施例中，功能金属层761为薄膜晶体管的栅极，所述功能金属层761对应所述第一多晶态半导体层230设置，此时，所述功能金属层761及第一多晶态半导体层230分别为同一薄膜晶体管的栅极及沟道层。请参见图6，步骤S180具体包括以下步骤：
S381：沉积第二绝缘层，所述第二绝缘层遮盖功能金属层、第一绝缘层；
请参见图7j，在本实施例中，通过等离子体增强化学的气相沉积(PECVD)的方式沉积第二绝缘层170，所述第二绝缘层170的材料可以为但不限于SiOx、SiN或者其他绝缘层，所述第二绝缘层170遮盖功能金属层761、第一绝缘层140。
S382:形成第二栅极在所述第二绝缘层上；
请参见图7k，在本实施例中，通过溅镀(sputtering)的方式沉积金属层到所述第二绝缘层170上，所述金属层的材料例如为但不限于Al、Mo、Cr等单金属或Ti/Al/Ti、Ti/Al、Al/Mo等合金，其后通过第五光罩对金属层进行曝光、显影、蚀刻以形成第二栅极762。
S383：沉积第四绝缘层，所述第四绝缘层遮盖第二栅极、第二绝缘层；
请参见图7l，在本实施例中，通过等离子体增强化学的气相沉积(PECVD)的方式沉 积第四绝缘层763，所述第四绝缘层763的材料例如为但不限于SiOx、SiN或者其他绝缘层，所述第四绝缘层763遮盖第二栅极762、第二绝缘层170。
S384：形成第二氧化物半导体层在所述第四绝缘层上，其中，所述第二氧化物半导体层对应所述第二栅极设置；
请参见图7m，在本实施例中，首先通过溅镀(sputtering)的方式沉积氧化物半导体层在第四绝缘层763上，所述氧化物半导体层的材料例如为但不限于IGZO等，其后通过第六光罩对氧化物半导体层进行曝光、显影、蚀刻形成第二氧化物半导体层180，所述第二氧化物半导体层180对应所述第二栅极762设置。
S385:沉积第三绝缘层在所述第二氧化物半导体层和第二绝缘层上；
请参见图7n，在本实施例中，通过等离子体增强化学的气相沉积(PECVD)的方式沉积第三绝缘层190在所述第二氧化物半导体层180和第四绝缘层763上，所述第三绝缘层190的材料例如为但不限于SiOx等，所述第三绝缘层190遮盖所述第二氧化物半导体层180和第四绝缘层763。
S386：在第三绝缘层上形成两个第二开口、两个第三开口，其中，两个第二开口分别使第二氧化物半导体层的相对两侧部分裸露，两个第三开口分别使源极区域、漏极区域部分裸露；
请参见图7o，在本实施例中，通过第七光罩对第三绝缘层190进行曝光、显影、蚀刻以形成两个第二开口191，其中，两个第二开口191分别使第二氧化物半导体层的相对两侧部分裸露；其后，通过第八光罩对第三绝缘层190、第二绝缘层170、第一绝缘层140进行曝光、显影、蚀刻以形成两个第三开口192，两个第三开口192分别使第一多晶态半导体层230的源极区域132、漏极区域131部分裸露。
S387：形成第一源极、第二源极、第一漏极和第二漏极，所述第一源极穿过第三开口与源极区域接触，所述第一漏极穿过第三开口与漏极区域接触，所述第二源极和第二漏极分别穿过第二开口与第二氧化物半导体层的相对两侧接触。
请参见图7p，在本实施例中，通过溅镀(sputtering)的方式沉积一金属层在第三绝缘层190上，所述金属层穿过第三开口192、第二开口191与源极区域132、漏极区域131、第二氧化物半导体层180的相对两侧接触，其后，通过第八光罩对该金属层进行曝光、显影、蚀刻以形成第一源极211a、第二源极212a、第一漏极211b和第二漏极212b，所述第一源极211a穿过第三开口192与源极区域132接触，所述第一漏极211b穿过第三开口192 与漏极区域131接触，所述第二源极212a和第二漏极212b分别穿过两个第二开口191与第二氧化物半导体层180的相对两侧接触，从而形成功能器件。
另外，在本实施例中，图7a-图7i与第一实施例的图2a-2j比较相似，只是不包括图2e对应的步骤，即将功能金属层代替原有的栅极，在此就不再赘述。
另外，在本发明的其他实施例中，所述功能金属层可以既作为多晶薄膜晶体管的栅极，也可以作为氧化物半导体薄膜晶体管的栅极，还可以作为其他薄膜晶体管的栅极。在本发明的其他实施例中，所述功能金属层可以作为多晶薄膜晶体管的源极、漏极，也可以作为氧化物半导体薄膜晶体管的源极、漏极，还可以作为其他薄膜晶体管的源极或漏极。
另外，本发明实施例还提供一种功能器件，所述功能器件采用上述的制造方法制成。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (24)

  1. 一种功能器件的制造方法，其特征在于，所述制造方法包括：
    提供衬底基板；
    形成第一非晶态半导体层；
    沉积第一绝缘层在第一非晶态半导体层上；
    在第一绝缘层上形成第一开口以使第一非晶态半导体层部分裸露；
    沉积金属催化层，并且所述金属催化层沉积到第一开口中且与第一非晶态半导体层接触；
    进行退火结晶处理，以使所述第一非晶态半导体层通过金属催化结晶为第一多晶态半导体层；
    对所述金属催化层处理以形成功能金属层；
    制备其他膜层以形成功能器件。
  2. 如权利要求1所述的功能器件的制造方法，其特征在于，所述对所述金属催化层处理以形成功能金属层的步骤具体包括：
    对金属催化层进行图案化以移除部分金属催化层，剩余的部分金属催化层形成所述功能金属层。
  3. 如权利要求2所述的功能器件的制造方法，其特征在于，所述金属催化层被移除的面积大于剩余的面积。
  4. 如权利要求2所述的功能器件的制造方法，其特征在于，位于第一开口中的部分金属催化层被移除而使部分第一多晶态半导体层外露。
  5. 如权利要求4所述的功能器件的制造方法，其特征在于，所述制备其他膜层以形成功能器件的步骤具体包括：在第一开口中填充第二绝缘层而覆盖外露的部分第一多晶态半导体层。
  6. 如权利要求1-5任意一项所述的功能器件的制造方法，其特征在于，所述功能金属层为薄膜晶体管的栅极。
  7. 如权利要求6所述的功能器件的制造方法，其特征在于，所述功能金属层及第一多晶态半导体层分别为同一薄膜晶体管的栅极及沟道层。
  8. 如权利要求6所述的功能器件的制造方法，其特征在于，所述功能金属层及第一多晶态半导体层分别为不同薄膜晶体管的栅极及沟道层。
  9. 如权利要求8所述的功能器件的制造方法，其特征在于，所述第一多晶态半导体层为多晶薄膜晶体管的沟道层，所述功能金属层为氧化物薄膜晶体管的栅极。
  10. 如权利要求1-5任意一项所述的功能器件的制造方法，其特征在于，所述功能金属层为薄膜晶体管的遮光层。
  11. 如权利要求10所述的功能器件的制造方法，其特征在于，所述第一多晶态半导体层为多晶薄膜晶体管的沟道层，所述功能金属层为氧化物薄膜晶体管的遮光层。
  12. 如权利要求11所述的功能器件的制造方法，其特征在于，所述其他膜层包括形成于所述功能金属层上的第二氧化物半导体层，所述遮光层用于减弱外界光线或所述功能器件的内部光线对所述第二氧化物半导体层的照射。
  13. 如权利要求12所述的功能器件的制造方法，其特征在于，所述功能金属层位于所述衬底基板与所述第二氧化物半导体层之间。
  14. 如权利要求1-5任意一项所述功能器件的制造方法，其特征在于，所述功能金属层为薄膜晶体管的源极或漏极。
  15. 如权利要求14所述功能器件的制造方法，其特征在于，所述第一多晶态半导体层为多晶薄膜晶体管的沟道层，所述功能金属层为氧化物薄膜晶体管的源极或漏极。
  16. 如权利要求1-5任意一项所述功能器件的制造方法，其特征在于，步骤沉积第一绝缘层在第一非晶态半导体层上之后还包括：
    植入掺杂离子到第一非晶态半导体层的两侧以分别形成源极区域和漏极区域。
  17. 如权利要求9所述的功能器件的制造方法，其特征在于，所述在功能金属层上制备其他膜层以形成功能器件的步骤具体包括：
    沉积第二绝缘层，所述第二绝缘层遮盖功能金属层、第一绝缘层；
    形成第二氧化物半导体层在所述第二绝缘层上，其中，所述第二氧化物半导体层对应所述功能金属层设置；
    沉积第三绝缘层在所述第二氧化物半导体层和第二绝缘层上；
    在第三绝缘层上形成两个第二开口、两个第三开口，其中，两个第二开口分别使第二氧化物半导体层的相对两侧部分裸露，两个第三开口分别使源极区域、漏极区域部分裸露；
    形成第一源极、第二源极、第一漏极和第二漏极，所述第一源极穿过一个第三开口与源极区域接触，所述第一漏极穿过另一个第三开口与漏极区域接触，所述第二源极和第二漏极分别穿过二第二开口与第二氧化物半导体层的相对两侧接触。
  18. 如权利要求11所述的功能器件的制造方法，其特征在于，所述在功能金属层上制备其他膜层以形成功能器件的步骤具体包括：
    沉积第二绝缘层，所述第二绝缘层遮盖功能金属层、第一绝缘层；
    形成第二氧化物半导体层在所述第二绝缘层上，其中，所述第二氧化物半导体层对应所述功能金属层设置；
    形成第四绝缘层，所述第四绝缘层在第二氧化物半导体层上，且第二氧化物半导体层的相对两侧部分裸露；
    形成第二栅极，所述第二栅极在所述第四绝缘层上，且所述第二栅极对应所述第二氧化物半导体层设置；
    沉积第三绝缘层，所述第三绝缘层遮盖所述第二栅极、第二氧化物半导体层、第二绝缘层；
    在第三绝缘层上形成两个第二开口、两个第三开口，其中，两个第二开口分别使第二氧化物半导体层的相对两侧部分裸露，两个第三开口分别使源极区域、漏极区域部分裸露；
    形成第一源极、第二源极、第一漏极和第二漏极，所述第一源极穿过第三开口与源极区域接触，第一漏极穿过第三开口与漏极区域接触，所述第二源极和第二漏极分别穿过第二开口与第二氧化物半导体层的相对两侧接触。
  19. 如权利要求16所述的功能器件的制造方法，其特征在于，在所述植入掺杂离子到第一非晶态半导体层的两侧以分别形成源极区域和漏极区域的步骤之前还包括步骤：
    在第一绝缘层上形成第一栅极，所述第一栅极位于第一非晶态半导体层的上方。
  20. 如权利要求16所述的功能器件的制造方法，其特征在于，所述第一开口的数量为一个，所述第一开口位于源极区域或漏极区域的上方；或者，所述第一开口的数量为两个，两个所述第一开口分别位于源极区域和漏极区域的上方。
  21. 如权利要求16所述的功能器件的制造方法，其特征在于，植入到第一非晶态半导体层中的掺杂离子为硼离子或者磷离子。
  22. 如权利要求1所述的功能器件的制造方法，其特征在于，所述衬底基板为柔性塑料基板。
  23. 如权利要求1所述的功能器件的制造方法，其特征在于，在450℃-500℃的温度下对所述第一非晶态半导体层进行退火结晶处理。
  24. 一种功能器件，其特征在于，所述功能器件采用权利要求1-23中任一项所述的制造方法制成。
PCT/CN2018/124342 2018-12-27 2018-12-27 一种功能器件及其制造方法 Ceased WO2020133059A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2018/124342 WO2020133059A1 (zh) 2018-12-27 2018-12-27 一种功能器件及其制造方法
CN201880097595.3A CN113454792A (zh) 2018-12-27 2018-12-27 一种功能器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/124342 WO2020133059A1 (zh) 2018-12-27 2018-12-27 一种功能器件及其制造方法

Publications (1)

Publication Number Publication Date
WO2020133059A1 true WO2020133059A1 (zh) 2020-07-02

Family

ID=71126417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/124342 Ceased WO2020133059A1 (zh) 2018-12-27 2018-12-27 一种功能器件及其制造方法

Country Status (2)

Country Link
CN (1) CN113454792A (zh)
WO (1) WO2020133059A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431711A (zh) * 2001-12-19 2003-07-23 三星Sdi株式会社 互补金属氧化物半导体薄膜晶体管及其制造方法
US20040110329A1 (en) * 2001-01-20 2004-06-10 Seung Ki Joo Method and apparatus for fabricating thin film transistor including crystalline active layer
US20050110022A1 (en) * 2003-11-22 2005-05-26 Hoon Kim Thin film transistor and method for fabricating the same
CN101041413A (zh) * 2006-03-20 2007-09-26 株式会社半导体能源研究所 微机械及其制造方法
CN105990138A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317622B1 (ko) * 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040110329A1 (en) * 2001-01-20 2004-06-10 Seung Ki Joo Method and apparatus for fabricating thin film transistor including crystalline active layer
CN1431711A (zh) * 2001-12-19 2003-07-23 三星Sdi株式会社 互补金属氧化物半导体薄膜晶体管及其制造方法
US20050110022A1 (en) * 2003-11-22 2005-05-26 Hoon Kim Thin film transistor and method for fabricating the same
CN101041413A (zh) * 2006-03-20 2007-09-26 株式会社半导体能源研究所 微机械及其制造方法
CN105990138A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Also Published As

Publication number Publication date
CN113454792A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
CN105390451B (zh) 低温多晶硅tft基板的制作方法
US8426259B2 (en) Array substrate and method for manufacturing the same
US9964854B2 (en) Doping method for array substrate and manufacturing equipment of the same
JP6956008B2 (ja) 薄膜トランジスタ、表示基板及び表示基板を有する表示パネル、並びにそれらの製造方法
CN103022145B (zh) 阵列基板、显示装置及制备方法
EP2708943B1 (en) Array Substrate and Manufacturing Method Thereof
CN105304500B (zh) N型tft的制作方法
CN106847703B (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
EP2728620A1 (en) Array substrate, manufacturing method thereof and display device
US20150221669A1 (en) Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof
CN103165529B (zh) 一种阵列基板的制备方法
JP2019505999A (ja) 低温ポリシリコンアレイ基板の製造方法
CN105390443B (zh) Tft基板的制作方法
CN103456739A (zh) 阵列基板及其制造方法和显示装置
CN102881571A (zh) 有源层离子注入方法及薄膜晶体管有源层离子注入方法
CN104409416A (zh) 用于制作阵列基板的方法及阵列基板
US20130168683A1 (en) Thin film transistor and manufacturing method thereof
US9589985B2 (en) LTPS TFT substrate structure and method of forming the same
WO2021203462A1 (zh) 显示面板、阵列基板及其制作方法
CN101740524B (zh) 薄膜晶体管阵列基板的制造方法
CN106033760B (zh) 像素结构的制作方法
CN108538789A (zh) Cmos晶体管的制备方法、阵列基板的制备方法
WO2020133059A1 (zh) 一种功能器件及其制造方法
CN107910378B (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN105304569B (zh) 一种cmos晶体管及ltps阵列基板的制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18944902

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18944902

Country of ref document: EP

Kind code of ref document: A1