WO2020122078A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2020122078A1
WO2020122078A1 PCT/JP2019/048349 JP2019048349W WO2020122078A1 WO 2020122078 A1 WO2020122078 A1 WO 2020122078A1 JP 2019048349 W JP2019048349 W JP 2019048349W WO 2020122078 A1 WO2020122078 A1 WO 2020122078A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
signal line
pixel
pixel electrode
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/048349
Other languages
English (en)
French (fr)
Inventor
盛一 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of WO2020122078A1 publication Critical patent/WO2020122078A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Definitions

  • the present invention relates to a display device.
  • Patent Document 1 and Patent Document 2 describe a display device having a function of detecting an object that comes into contact with or approaches a display area.
  • driving methods such as column inversion, line inversion, dot inversion and frame inversion are known.
  • column inversion a voltage is applied such that adjacent one line (column) of a subpixel or a pixel in which the subpixel is combined has a potential different from a reference potential, and a polarity of the applied voltage is predetermined.
  • a driving method that inverts at a cycle.
  • the column inversion driving method has less charge and discharge in the signal line and lower power consumption than the dot inversion driving method (for example, see Patent Document 2).
  • Patent Document 1 and Patent Document 2 there is a slit extending in the extending direction of the scanning signal line between the electrodes. If the electric field of the scanning line applied to the positive polarity or the negative polarity leaks through the slit due to the driving of the column inversion, the display quality may be deteriorated.
  • An object of the present invention is to provide a display device in which deterioration of display quality is suppressed.
  • a display device includes a substrate, a plurality of scan lines extending in a first direction of the substrate, and a plurality of signals extending in a second direction which intersects the first direction of the substrate.
  • a line, a plurality of common electrodes provided on the substrate, the common electrode, and a plurality of pixel electrodes that overlap in a plan view, and the common electrodes are first common electrodes that are adjacent to each other in the first direction.
  • a second common electrode, and an inter-electrode slit extending in the second direction is provided between the first common electrode and the second common electrode, and the pixel electrode is provided on the first common electrode.
  • a first pixel electrode that overlaps and a second pixel electrode that overlaps the second common electrode are provided, the first pixel electrode is supplied with a pixel signal from a first signal line, and the second pixel electrode is supplied with a second signal.
  • a pixel signal is supplied from a line, and the pair of the first pixel electrode and the second pixel electrode are provided adjacent to each other through the inter-electrode slit in a plan view, and the inter-electrode slit is in a plan view.
  • the polarity of the second signal line is the same as the polarity of the first pixel electrode and the polarity of the second pixel electrode.
  • FIG. 1 is a sectional view showing a schematic sectional structure of the display device according to the first embodiment.
  • FIG. 2 is a plan view of the first substrate of the display device according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a pixel array of the display device according to the first exemplary embodiment.
  • FIG. 4 is a plan view of the second substrate of the display device according to the first embodiment.
  • FIG. 5 is an enlarged plan view showing the region Ra shown in FIG.
  • FIG. 6 is a plan view for schematically explaining the common electrode of the first embodiment.
  • FIG. 7A is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the first embodiment.
  • FIG. 7B is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the first embodiment.
  • FIG. 8A is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the first embodiment.
  • FIG. 8B is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the first embodiment.
  • FIG. 9 is a cross-sectional view schematically illustrating polarities of pixel electrodes and signal lines in a display operation in which column inversion driving is performed so that each column has a different polarity as a comparative example.
  • FIG. 8A is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the first embodiment.
  • FIG. 8B is a cross-sectional view schematically illustrating the
  • FIG. 10A is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the first modification of the first embodiment.
  • FIG. 10B is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the first modification of the first embodiment.
  • FIG. 11A is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the second modification of the first embodiment.
  • FIG. 11B is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the second modification of the first embodiment.
  • FIG. 12 is a cross-sectional view schematically illustrating the shield electrode in the third modification of the first embodiment.
  • FIG. 13 is a cross-sectional view for schematically explaining the auxiliary electrode in the modified example 4 of the first embodiment.
  • FIG. 14 is a plan view of the first substrate of the display device according to the second embodiment.
  • FIG. 15 is a sectional view showing a schematic sectional structure of the display device according to the second embodiment.
  • FIG. 16 is a plan view for schematically explaining the common electrode of the second embodiment.
  • FIG. 17A is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the second embodiment.
  • FIG. 17B is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the second embodiment.
  • FIG. 18A is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the second embodiment.
  • FIG. 18B is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the second embodiment.
  • FIG. 19 is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the third embodiment.
  • FIG. 1 is a sectional view showing a schematic sectional structure of a display device.
  • the display device 1 includes a pixel substrate 2, a counter substrate 3, and a liquid crystal layer 6 as a display function layer.
  • the counter substrate 3 is arranged so as to face the surface of the pixel substrate 2 in a direction perpendicular to the surface.
  • the liquid crystal layer 6 is provided between the pixel substrate 2 and the counter substrate 3.
  • the display device 1 further includes a cover member 101 provided on the counter substrate 3. The cover member 101 is attached onto the polarizing plate 35 of the counter substrate 3 via the adhesive layer 102.
  • the pixel substrate 2 has a first substrate 21, a pixel electrode 22, a common electrode COML, and a polarizing plate 65.
  • a circuit such as a gate scanner included in the gate driver 12, a switching element Tr such as a TFT (Thin Film Transistor), various wirings such as a scanning line GCL, a signal line SGL (not shown in FIG. 1). Is shown).
  • the common electrode COML is provided on the upper side of the first substrate 21.
  • the pixel electrode 22 is a pixel electrode provided above the common electrode COML via the insulating layer 24.
  • the pixel electrode 22 is provided in a layer different from the common electrode COML, and is arranged to overlap the common electrode COML in a plan view. Further, the pixel electrodes 22 are arranged in a matrix in a plan view.
  • the polarizing plate 65 is provided below the first substrate 21 via the adhesive layer 66.
  • a transparent conductive material such as ITO (Indium Tin Oxide) is used, for example.
  • ITO Indium Tin Oxide
  • the first substrate 21 is provided with the integrated circuit 19 and the flexible substrate 72.
  • the integrated circuit 19 functions as a control unit.
  • the direction from the first substrate 21 to the second substrate 31 in the direction perpendicular to the surface of the first substrate 21 is referred to as “upper side”. Further, the direction from the second substrate 31 to the first substrate 21 will be referred to as “lower side”. Further, the “plan view” refers to a case viewed from a direction perpendicular to the surface of the first substrate 21.
  • the counter substrate 3 includes a second substrate 31, a color filter 32 formed on one surface of the second substrate 31, a detection electrode TDL, a protective layer 38, an adhesive layer 39, and a polarizing plate 35.
  • a plurality of detection electrodes TDL are arranged on the second substrate 31.
  • the detection electrode TDL is a detection electrode that detects a change in capacitance according to an object that contacts or approaches the display area.
  • the flexible substrate 71 is connected to the second substrate 31.
  • the detection IC 18 is mounted on the flexible substrate 71.
  • the detection electrode TDL is electrically connected to the detection IC 18 via the terminal portion 36.
  • the detection electrode TDL has a first thin wire 33U and a second thin wire 33V (see FIG. 4). Further, a protective layer 38 for protecting the detection electrode TDL including the first thin line 33U and the second thin line 33V is provided on the detection electrode TDL.
  • a translucent resin such as an acrylic resin can be used for the protective layer 38.
  • a polarizing plate 35 is provided on the protective layer 38 with an adhesive layer 39 interposed therebetween.
  • the first substrate 21 and the second substrate 31 are arranged facing each other with a predetermined gap.
  • the space between the first substrate 21 and the second substrate 31 is sealed by the seal portion 61.
  • the liquid crystal layer 6 is provided in a space surrounded by the first substrate 21, the second substrate 31, and the seal portion 61.
  • the liquid crystal layer 6 modulates the light passing therethrough according to the state of the electric field.
  • a lateral electric field such as IPS (In-Plane Switching) including FFS (Fringe Field Switching). Mode liquid crystal is used.
  • Alignment films are provided between the liquid crystal layer 6 and the pixel substrate 2 shown in FIG. 1, and between the liquid crystal layer 6 and the counter substrate 3, respectively.
  • the liquid crystal layer 6 is driven by the horizontal electric field generated between the pixel electrode 22 and the common electrode COML.
  • the illumination unit has a light source such as an LED, and emits light from the light source toward the first substrate 21.
  • Light from the illumination unit passes through the pixel substrate 2, is modulated by the state of the liquid crystal at that position, and the transmission state to the display surface changes depending on the location. As a result, the image is displayed on the display surface.
  • the cover member 101 is provided so as to cover the pixel substrate 2 and the counter substrate 3, and protects the pixel substrate 2 and the counter substrate 3.
  • a glass substrate or a resin substrate is used as the cover member 101.
  • the cover member 101 can also use a film-shaped resin material.
  • the outer shape of the cover member 101 in plan view is larger than that of the first substrate 21 and the second substrate 31.
  • FIG. 3 is a circuit diagram showing a pixel array of the display device according to the first exemplary embodiment.
  • the switching element Tr of each sub-pixel SPix shown in FIG. 3 the signal line SGL, the scanning line GCL, and the like are formed.
  • the signal line SGL is a wiring for supplying the pixel signal Vpix to each pixel electrode 22.
  • the scanning line GCL is a wiring for supplying a drive signal for driving each switching element Tr.
  • each sub-pixel SPix includes a switching element Tr and a liquid crystal element 6a.
  • the switching element Tr is composed of a thin film transistor, and in this example, is composed of an n-channel MOS (Metal Oxide Semiconductor) type TFT.
  • the insulating layer 24 is provided between the pixel electrode 22 and the common electrode COML, and these form the storage capacitor 6b shown in FIG.
  • the gate driver 12 shown in FIG. 2 sequentially selects the scanning lines GCL.
  • the gate driver 12 applies the scanning signal Vscan to the gate of the switching element Tr of the sub-pixel SPix via the selected scanning line GCL.
  • one row (one horizontal line) of the sub-pixel SPix is sequentially selected as a display drive target.
  • the source driver 13 shown in FIG. 2 supplies the pixel signal Vpix to the sub-pixels SPix forming one selected horizontal line via the signal line SGL.
  • the gate driver 12 deselects the scanning line CGL
  • the gate of the switching element Tr shown in FIG. 3 is turned off, and charges corresponding to the pixel signal Vpix are stored in the liquid crystal element 6a and the storage capacitor 6b.
  • display is performed one horizontal line at a time according to the supplied pixel signal Vpix.
  • the source driver 13 generates a switch control signal necessary for separating the pixel signal Vpix multiplexed into the image signal, and supplies it to the selector circuit SEL together with the pixel signal Vpix.
  • the drive electrode driver 14 shown in FIG. 2 applies the display drive signal Vcomdc to the common electrode COML.
  • the display drive signal Vcomdc is a DC voltage signal having a common potential for the plurality of sub-pixels SPix.
  • each common electrode COML functions as a common electrode for the pixel electrode 22 in the display operation.
  • the drive electrode driver 14 applies the display drive signal Vcomdc to all the common electrodes COML in the display area 10a.
  • the display drive signal Vcomdc may be an AC signal having a predetermined cycle.
  • the source driver 13 includes a positive polarity amplifier SIGAMP1 and a negative polarity amplifier SIGAMP2.
  • the potential of the common electrode COML in the display operation (the potential to which the display drive signal Vcomdc is applied) is used as the reference potential.
  • the positive polarity amplifier SIGAMP1 charges the signal line SGL with a drive voltage having a potential higher than the reference potential (hereinafter, referred to as positive polarity and may be represented by (+)). Circuit.
  • the negative polarity amplifier SIGAMP2 charges the signal line SGL with a driving voltage of a potential lower than the reference potential (hereinafter, referred to as negative polarity and sometimes represented by ( ⁇ )). Is.
  • the selector circuit SEL connects the negative polarity amplifier SIGAMP2 to the signal line SGL after a predetermined time when the positive polarity amplifier SIGAMP1 is connected to the signal line SGL based on the switch control signal from the source driver.
  • the selector circuit SEL connects the positive polarity amplifier SIGAMP1 to the signal line SGL after a predetermined time.
  • color regions of color filters colored in three colors of red (R), green (G), and blue (B) may be arranged periodically.
  • the above-described sub-pixels SPix shown in FIG. 3 are associated with the color regions 32R, 32G, and 32B of three colors of R, G, and B as one set.
  • the pixel Pix is configured with one set of sub-pixels SPix corresponding to the three color regions 32R, 32G, and 32B.
  • the color filter 32 may include color regions of four or more colors.
  • FIG. 2 is a plan view of the first substrate of the display device according to the first embodiment.
  • FIG. 4 is a plan view of the second substrate of the display device according to the first embodiment.
  • FIG. 5 is an enlarged plan view showing the region Ra shown in FIG.
  • the first substrate 21 has a region corresponding to the display region 10a and the peripheral region 10b.
  • the peripheral area 10b is an area outside the display area 10a.
  • the integrated circuit 19 is mounted on the peripheral region 10b of the first substrate 21.
  • the integrated circuit 19 incorporates each circuit necessary for the display operation, such as a part of the functions of the drive electrode driver 14 and the source driver 13.
  • the peripheral region 10b may surround the display region 10a, and in that case, the peripheral region 10b can be said to be a frame region.
  • the remaining parts of the gate driver 12 and the source driver 13 such as a multiplexer are formed on the first substrate 21 which is a glass substrate.
  • the integrated circuit 19 may be arranged on the first substrate 21 substrate without incorporating the drive electrode driver 14.
  • the peripheral region 10b can be narrowed.
  • the flexible substrate 72 is connected to the integrated circuit 19, and a video signal and a power supply voltage are externally supplied to the integrated circuit 19 via the flexible substrate 72.
  • a plurality of common electrodes COML are provided in a region overlapping the display region 10a of the first substrate 21.
  • Each of the plurality of common electrodes COML extends in the direction along the long side of the display region 10a (second direction Dy), and is spaced in the direction along the short side of the display region 10a (first direction Dx).
  • the plurality of common electrodes COML are connected to the drive electrode driver 14, respectively.
  • the third direction Dz is a thickness direction perpendicular to the plane of the first direction Dx and the second direction Dy.
  • the common electrode COML extends in the direction intersecting the scanning line GCL.
  • the common electrode COML extends in the direction parallel to the signal line SGL.
  • the wiring connected to the common electrode COML and the drive electrode driver 14 can be formed in the integrated circuit.
  • the gate driver 12 is provided on the long side of the peripheral region 10b, and the drive electrode driver 14 and the source driver 13 are on the flexible substrate 72 of the short side of the peripheral region 10b. Is provided on the connected side. Therefore, the display device 1 of the present embodiment is advantageous in narrowing the frame of the peripheral region 10b in the portion along the common electrode COML.
  • a plurality of detection electrodes TDL are provided in a region overlapping the display region 10a of the second substrate 31.
  • Each of the plurality of detection electrodes TDL extends in a direction (first direction Dx) intersecting the extension direction of the common electrode COML shown in FIG.
  • the plurality of detection electrodes TDL are arranged at intervals SP in the extending direction (second direction Dy) of the common electrode COML. That is, the plurality of common electrodes COML and the plurality of detection electrodes TDL are arranged so as to intersect with each other in a plan view, and a capacitance is formed in a portion where they overlap each other.
  • the display device 1 sequentially applies the drive signal Vdet from the drive electrode driver 14 to the common electrode COML to sequentially scan one detection line at a time. That is, the display unit 10 performs sensing scanning in parallel with the first direction Dx along one side of the display unit 10.
  • the detection electrode TDL outputs a detection signal to the detection unit 40.
  • capacitance detection of one detection block is performed. That is, the common electrode COML corresponds to the drive electrode E1 and the detection electrode TDL corresponds to the detection electrode E2 in the detection of the mutual capacitance described in Patent Document 2 described above (FIG. 4 of Patent Document 2).
  • the detection electrodes TDL and the common electrodes COML intersecting with each other form a capacitive touch sensor in a matrix. Therefore, by scanning over the entire detection surface, it is possible to detect the position where the conductor comes into contact or approaches from the outside.
  • the contents of Japanese Patent Laid-Open No. 2014-132446 are incorporated herein as a part of the present disclosure.
  • the display device 1 performs the detection operation (detection period) and the display operation (display operation period) in a time-sharing manner.
  • the detecting operation and the displaying operation may be performed separately.
  • the common electrode COML also functions as a common electrode with respect to the pixel electrode 22. Therefore, during the display operation period, all the common electrodes COML have the display drive voltage that is the common electrode potential for display.
  • the signal Vcomdc is supplied via the drive electrode driver 14.
  • the drive electrode driver 14 uses the detection electrode
  • the drive signal Vdet for detection may be supplied to TDL.
  • the detection electrode TDL of this embodiment has a plurality of first thin wires 33U and a plurality of second thin wires 33V.
  • the first thin line 33U and the second thin line 33V are inclined in directions opposite to each other with respect to the direction parallel to one side of the display area 10a.
  • the first thin line 33U forms a first angle with the first direction Dx
  • the second thin line 33V forms a second angle with the first direction Dx.
  • the plurality of first thin wires 33U and the second thin wires 33V are thin metal wires having conductivity.
  • the plurality of first thin lines 33U are arranged at intervals in the second direction Dy.
  • the plurality of second thin wires 33V are arranged at intervals in the second direction Dy.
  • the detection electrode TDL includes at least one first thin wire 33U and at least one second thin wire 33V intersecting with the first thin wire 33U.
  • the first thin wire 33U and the second thin wire 33V are electrically connected by the connecting portion 33X.
  • the shape of one mesh of the detection electrodes TDL becomes a parallelogram.
  • Both ends of the plurality of first thin wires 33U and second thin wires 33V in the extending direction are connected to the connection wirings 34a and 34b arranged in the peripheral region 10b.
  • the first thin wire 33U and the second thin wire 33V which are the main detection portions of the detection electrode TDL, are connected to the connection wirings 34a and 34b via the thin wire 33a. Accordingly, the plurality of first thin wires 33U and the second thin wires 33V are electrically connected to each other and function as one detection electrode TDL.
  • the first thin wire 33U and the second thin wire 33V are selected from aluminum (Al), copper (Cu), silver (Ag), molybdenum (Mo), chromium (Cr), titanium (Ti) and tungsten (W). It is formed of one or more metal layers. Alternatively, the first thin wire 33U and the second thin wire 33V are formed of an alloy containing at least one selected from these metal materials.
  • the detection electrode TDL includes a sensor part TDLs and a dummy part TDLd.
  • the sensor portion TDLs and the dummy portion TDLd extend in the first direction Dx and are arranged alternately in the second direction Dy.
  • the sensor unit TDLs is connected to the connection wirings 34a and 34b shown in FIG. 4 and mainly functions as a detection electrode.
  • the dummy part TDLd is provided so as to be electrically separated from the sensor part TDLs and the connection wirings 34a and 34b.
  • the dummy part TDLd is a dummy electrode that does not function as a detection electrode.
  • the sensor unit TDLs and the dummy unit TDLd each include the above-described first thin wire 33U and second thin wire 33V, and have a mesh-like configuration similar to each other. As a result, it is possible to suppress variations in light transmittance in the display area 10a and obtain good visibility.
  • the sensor part TDLs and the dummy part TDLd are electrically separated by the slit SLM provided in the first thin wire 33U and the second thin wire 33V.
  • the slits SLM are provided in the first thin lines 33U and the second thin lines 33V that form one mesh of the dummy portion TDLd.
  • the first wiring 37a is connected to each of the plurality of connection wirings 34a.
  • the second wiring 37b is connected to each of the plurality of connection wirings 34b. That is, in the present embodiment, the first wiring 37a is connected to one end side of the detection electrode TDL, and the second wiring 37b is connected to the other end side.
  • the first wiring 37a is provided along one of the long sides of the peripheral region 10b.
  • the second wiring 37b is provided along the other long side of the peripheral region 10b.
  • the first wiring 37a and the second wiring 37b connected to one detection electrode TDL are connected to one terminal portion 36. That is, the detection electrode TDL, the first wiring 37a, the second wiring 37b, and the terminal portion 36 are connected in a loop.
  • the detection electrode TDL is connected to the flexible substrate 71 via the first wiring 37a, the second wiring 37b, and the terminal portion 36.
  • one of the first wiring 37a and the second wiring 37b may be connected to one detection electrode TDL.
  • the detection electrode TDL is not limited to the mesh-shaped thin metal wire, and may be configured to include a plurality of zigzag-shaped metal wires or wavy-shaped metal thin wires, for example.
  • the sensor part TDLs and the dummy part TDLd included in one detection electrode TDL are shown in FIG. 5, the dummy electrode may be arranged in the interval SP between the detection electrodes TDL.
  • FIG. 6 is a plan view for schematically explaining the common electrode of the first embodiment. Note that FIG. 6 shows the three common electrodes COML in an enlarged manner.
  • a slit SLT (inter-electrode slit) extending in the second direction Dy is provided between the adjacent common electrodes COML.
  • a slit SLTI (in-electrode slit) extending in the second direction Dy is provided inside each common electrode COML.
  • the slit SLTI is called a dummy slit for making the slit SLT invisible. Therefore, the ends of the slit SLTI in the second direction Dy are connected by a conductive material. If the distance between the two slits SLTI and the distance between the slits SLTI and the slits SLT are the same, the slits SLT are less noticeable.
  • the width of the slit SLT in the first direction Dx is about 1 ⁇ m or more and 5 ⁇ m or less.
  • the width of the slit SLTI in the first direction Dx is about 1 ⁇ m or more and 5 ⁇ m or less.
  • FIG. 7A is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the first embodiment.
  • FIG. 7B is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the first embodiment.
  • FIG. 8A is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the first embodiment.
  • FIG. 8A is a schematic view of a VIII-VIII′ cross section of FIG. 7A.
  • FIG. 8B is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the first embodiment.
  • the signal line SGL supplies the pixel signal Vpix to the pixel electrode 22 (see FIGS. 8A and 8B) on the right side in the first direction Dx shown in FIGS. 7A and 7B.
  • the pixel signal Vpix is supplied from the signal line SGL to the pixel electrode 22 on the right side in the first direction Dx shown in FIGS. 7A and 7B via the switching element Tr.
  • FIGS. 7A and 7B illustration of the switching element Tr is omitted. Then, during the display operation, the first drive state shown in FIG. 7A and the second drive state shown in FIG. 7B are alternately generated in a predetermined cycle.
  • FIG. 9 is a cross-sectional view schematically illustrating the polarities of pixel electrodes and signal lines in a display operation in which column inversion driving is performed so that the polarities are different for each column as a comparative example.
  • the first insulating layer 24a and the second insulating layer 24b are laminated to form the insulating layer 24.
  • the signal line SGL is alternately driven in the positive direction and in the negative direction in the first direction Dx.
  • the third direction Dz is a direction perpendicular to the plane of the first direction Dx and the second direction Dy.
  • One of the pixel electrodes 22 adjacent to the slit SLT of the comparative example is driven with a positive polarity and the other is driven with a negative polarity.
  • the electric field of the signal line SGL leaks to the pixel electrode side through the slit SLT.
  • a difference occurs in the electric field distribution between the electrode 22 and the signal line SGL.
  • one of the pixel electrodes 22 adjacent to the slit SLTI of the comparative example is driven with a positive polarity and the other is driven with a negative polarity.
  • the electric field of the signal line SGL leaks through the slit SLTI.
  • the difference in electric field distribution generated in the comparative example forms electric convection in the liquid crystal layer, and as a result, ions existing in the liquid crystal layer 6 (see FIG. 1) may be partially accumulated. Then, the difference between the portion where the ions are accumulated and the portion where the ions are not accumulated may be visually recognized as a reduction in display quality.
  • the signal line SGL overlapping the slit SLT in the third direction Dz is driven by the negative drive voltage. ..
  • the pixel electrodes 22 adjacent to the slit SLT are both driven with a negative polarity.
  • the pixel electrode 22 adjacent to the slit SLT is driven with the same polarity as the signal line SGL overlapping the slit SLT.
  • the display device 1 drives the signal line SGL overlapping the slit SLT in the third direction Dz with a positive drive voltage. ..
  • the pixel electrodes 22 adjacent to the slit SLT are both driven with a positive polarity.
  • the display device 1 of the first embodiment includes the first substrate 21, the plurality of scanning lines GCL, the plurality of signal lines SGL, the common electrode COML, and the pixel electrode 22.
  • the scanning line GCL extends in the first direction Dx of the first substrate 21.
  • the signal line SGL extends in the second direction Dy intersecting the first direction Dx of the first substrate 21.
  • the common electrode COML is provided on the first substrate 21, and the pixel electrode 22 overlaps the common electrode COML in plan view.
  • the slit SLT first slit
  • the polarity of the drive voltage of the signal line SGL overlapping the slit SLT is the same as the polarity of the drive voltage of the two pixel electrodes 22 adjacent to each other in the first direction Dx of the slit SLT.
  • the pixel electrodes 22 adjacent to each other with the slit SLT in between produce the same electric field distribution with respect to the signal line SGL overlapping the slit SLT.
  • the accumulation of ions is less likely to occur around the slit SLT.
  • the display device 1 according to the first embodiment can suppress deterioration of display quality.
  • a slit SLTI (second slit) extending in the second direction Dy.
  • the slit SLTI overlaps with one of the signal lines SGL in plan view. Then, in the display operation, the polarity of the drive voltage of the signal line SGL overlapping the slit SLTI is the same as the polarity of the drive voltage of the two pixel electrodes 22 adjacent to the slit SLTI.
  • the pixel electrodes 22 adjacent to each other with the slit SLTI in between produce the same electric field distribution with respect to the signal line SGL overlapping the slit SLTI.
  • the accumulation of ions is less likely to occur around the slit SLTI.
  • the display device 1 according to the first embodiment can suppress deterioration of display quality.
  • the polarity of the drive voltage of the signal line SGL overlapping the slit SLT and the polarities of the two pixel electrodes 22 adjacent to the slit SLT are inverted at a predetermined cycle. Further, the polarity of the drive voltage of the signal line SGL overlapping the slit SLTI and the polarities of the two pixel electrodes 22 adjacent to the slit SLTI are inverted at a predetermined cycle. As a result, it is possible to suppress a display defect called so-called burn-in of the liquid crystal layer 6.
  • the drive voltage of two adjacent signal lines SGL has a positive polarity and the drive voltage of two adjacent signal lines SGL. Has a negative polarity. As a result, the charge and discharge due to the inversion of the polarity is small, and the display device 1 has low power consumption.
  • two signal lines SGL overlap with the common electrode COML in plan view. Further, in plan view, the two signal lines SGL overlapping the common electrode COML are adjacent to each other in the first direction Dx.
  • the signal line SGL between the slit SLT and the slit SLTI overlaps the common electrode COML in plan view.
  • the electric field from the signal line SGL covered with the common electrode COML hardly reaches the pixel electrode 22. Therefore, even if the polarity of the drive voltage of the signal line SGL covered with the common electrode COML and the polarity of the drive voltage of the pixel electrode 22 adjacent to the signal line SGL are different, the deterioration of the display quality is suppressed.
  • the common electrode COML extends in the second direction Dy.
  • the display device 1 includes a plurality of detection electrodes TDL, and the plurality of detection electrodes TDL face the plurality of common electrodes COML in the third direction Dz direction (thickness direction) and extend in the first direction Dx. Capacitively coupled to the plurality of common electrodes COML. Accordingly, the display device 1 can detect an object that is in contact with or close to the display area.
  • FIG. 10A is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the first modification of the first embodiment.
  • FIG. 10B is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the first modification of the first embodiment.
  • illustration of the switching element Tr is omitted.
  • the same components as those described in each of the above-described embodiments are denoted by the same reference numerals, and duplicate description will be omitted.
  • the first drive state shown in FIG. 10A and the second drive state shown in FIG. 10B alternate with each other in a predetermined cycle.
  • two signal lines SGL overlap with the common electrode COML in a plan view.
  • the signal line SGL between the slit SLT and the slit SGLI overlaps the common electrode COML in plan view.
  • the two signal lines SGL overlapping the common electrode COML are adjacent to the signal line SGL overlapping the slit SLT or the slit SGLI in plan view.
  • the electric field from the signal line SGL covered with the common electrode COML hardly reaches the pixel electrode 22.
  • the display device 1 of the first embodiment is driven in reverse, and as illustrated in FIG. 10A, the signal line SGL overlapping the slit SLT in the third direction Dz is driven by a positive drive voltage.
  • the pixel electrodes 22 adjacent to the slit SLT are both driven with a positive polarity. For this reason, the pixel electrodes 22 adjacent to each other with the slit SLT in between generate the same electric field distribution with respect to the signal line SGL overlapping the slit SLT. Thereby, even if the polarity of the drive voltage is reversed, the accumulation of ions is less likely to occur around the slit SLT.
  • the display device 1 is driven in reverse, and as illustrated in FIG. 10B, the signal line SGL overlapping the slit SLT in the third direction Dz is driven with a negative drive voltage.
  • the pixel electrodes 22 adjacent to the slit SLT are both driven with a negative polarity. For this reason, the pixel electrodes 22 adjacent to each other with the slit SLT in between produce the same electric field distribution with respect to the signal line SGL overlapping the slit SLT. Thereby, even if the polarity of the drive voltage is reversed, the accumulation of ions is less likely to occur around the slit SLT.
  • FIG. 11A is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the second modification of the first embodiment.
  • FIG. 11B is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the second modification of the first embodiment.
  • the illustration of the switching element Tr is omitted.
  • the same components as those described in each of the above-described embodiments are denoted by the same reference numerals, and duplicate description will be omitted.
  • the first drive state shown in FIG. 11A and the second drive state shown in FIG. 11B alternate with each other in a predetermined cycle.
  • the slit SLTI is not provided.
  • the display device 1 of the first embodiment is driven in reverse, and as illustrated in FIG. 11A, the signal line SGL overlapping the slit SLT in the third direction Dz is driven with a negative drive voltage.
  • the pixel electrodes 22 adjacent to the slit SLT are both driven with a negative polarity. For this reason, the pixel electrodes 22 adjacent to each other with the slit SLT in between produce the same electric field distribution with respect to the signal line SGL overlapping the slit SLT. Thereby, even if the polarity of the drive voltage is reversed, the accumulation of ions is less likely to occur around the slit SLT.
  • the display device 1 of the first embodiment is driven in reverse, and as illustrated in FIG. 11B, the signal line SGL overlapping the slit SLT in the third direction Dz is driven with a positive drive voltage.
  • the pixel electrodes 22 adjacent to the slit SLT are both driven with a positive polarity. For this reason, the pixel electrodes 22 adjacent to each other with the slit SLT in between produce the same electric field distribution with respect to the signal line SGL overlapping the slit SLT. Thereby, even if the polarity of the drive voltage is reversed, the accumulation of ions is less likely to occur around the slit SLT.
  • FIG. 12 is a cross-sectional view schematically illustrating the shield electrode in the third modification of the first embodiment.
  • the same components as those described in each of the above-described embodiments are denoted by the same reference numerals, and duplicate description will be omitted.
  • the shield electrode 22S overlaps the slit SLT when viewed in the third direction Dz.
  • the shield electrode 22S extends in the direction along the slit SLT or the slit SLTI when seen in a plan view.
  • the shield electrode 22S is located between the pixel electrodes 22 adjacent to each other in the first direction Dx, and is formed in the same layer as the pixel electrode 22.
  • a transparent conductive material such as ITO is used.
  • the same voltage as that of the common electrode COML, for example, is applied to the shield electrode 22S during the display operation. Thereby, the shield electrode 22S suppresses the electric field of the signal line SGL from leaking through the slit SLT or the slit SLTI.
  • FIG. 13 is a cross-sectional view for schematically explaining the auxiliary electrode in the modified example 4 of the first embodiment.
  • the same components as those described in each of the above-described embodiments are denoted by the same reference numerals, and duplicate description will be omitted.
  • the auxiliary electrode ML overlaps a part of the slit SLT or the slit SLTI when viewed in the third direction Dz.
  • the auxiliary electrode ML is formed on the common electrode COML and is electrically connected to the common electrode COML.
  • the auxiliary electrode ML is one or more metal layers selected from aluminum (Al), copper (Cu), silver (Ag), molybdenum (Mo), chromium (Cr), titanium (Ti) and tungsten (W). It is formed.
  • the same voltage as that of the common electrode COML is applied to the auxiliary electrode ML during the display operation.
  • the auxiliary electrode ML has a smaller sheet resistance value per unit area than the common electrode COML.
  • the voltages of the plurality of common electrodes COML are likely to be constant. Further, the time constant of the drive signal can be reduced in the electrostatic capacitance detection operation. Then, a high frequency can be used as the frequency of the drive signal for driving the common electrode COML. As a result, in the display device 1, the accuracy of detecting the capacitance is improved.
  • FIG. 14 is a plan view of the first substrate of the display device according to the second embodiment.
  • FIG. 15 is a sectional view showing a schematic sectional structure of the display device according to the second embodiment.
  • FIG. 16 is a plan view for schematically explaining the common electrode of the second embodiment.
  • FIG. 17A is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the second embodiment.
  • FIG. 17B is a plan view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the second embodiment.
  • FIG. 18A is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the second embodiment.
  • FIG. 18B is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the second driving state in the display operation of the second embodiment.
  • the illustration of the switching element Tr is omitted.
  • the same components as those described in each of the above-described embodiments are denoted by the same reference numerals, and duplicate description will be omitted.
  • a plurality of common electrodes COMLA are arranged in a matrix in the display area 10 a of the first substrate 21.
  • the common electrodes COMLA are arranged in the first direction Dx and are arranged in the second direction Dy.
  • a plurality of pixel electrodes 22 are arranged so as to overlap with one common electrode COMLA. Note that, although FIG. 14 illustrates some of the common electrodes COMLA and the pixel electrodes 22, the common electrodes COMLA and the pixel electrodes 22 are arranged in a matrix in the entire area of the display area 10a.
  • the common electrode COMLA is connected to the drive electrode driver 14 via the wiring 37, respectively.
  • the drive electrode driver 14 supplies the display drive signal Vcomdc to all the common electrodes COMLA via the selector circuit TSEL.
  • the drive electrode driver 14 supplies the drive signal Vdet to the common electrode COMLA via the selector circuit TSEL simultaneously or sequentially.
  • the common electrode COMLA outputs to the integrated circuit 19 a detection signal corresponding to a change in the capacitance of the common electrode COMLA.
  • the capacitance of the detection surface is detected based on the detection signal from each common electrode COMLA. That is, the common electrode COMLA functions as a common electrode during the display operation and also as a detection electrode during the detection of the self-capacitance.
  • the wiring 37 is provided in a different layer from the common electrode COMLA via the insulating layer 24b, and is provided so as to overlap the common electrode COMLA and the slit SLTY in a plan view.
  • a slit SLTX extending in the first direction Dx is provided between the adjacent common electrodes COMLA.
  • a slit SLTY extending in the second direction Dy is provided between the adjacent common electrodes COMLA.
  • a slit SLTI extending in the second direction Dy is provided inside each common electrode COMLA.
  • the slit SLTI is called a dummy slit for making the slit SLTY invisible. Therefore, the ends of the slit SLTI in the second direction Dy are connected by a conductive material. If the distance between the two slits SLTI and the distance between the slit SLTI and the slit SLTY are the same, the slit SLTY becomes inconspicuous.
  • the width of the slit SLTY in the first direction Dx is about 1 ⁇ m or more and 5 ⁇ m or less.
  • the width of the slit SLTI in the first direction Dx is about 1 ⁇ m or more and 5 ⁇ m or less.
  • the signal line SGL overlapping the slit SLTY in the third direction Dz is driven with a negative drive voltage.
  • the pixel electrodes 22 adjacent to the slit SLTY are both driven with a negative polarity.
  • the pixel electrode 22 adjacent to the slit SLTY is driven with the same polarity as the signal line SGL overlapping the slit SLTY.
  • the pixel electrodes 22 adjacent to each other with the slit SLTY in between generate the same electric field distribution with respect to the signal line SGL overlapping the slit SLTY.
  • the accumulation of ions is less likely to occur around the slit SLTY.
  • the display device 1 according to the second embodiment is driven by the positive drive voltage of the signal line SGL overlapping the slit SLTY in the third direction Dz. .
  • the pixel electrodes 22 adjacent to the slit SLTY are both driven with a positive polarity. Therefore, the pixel electrodes 22 that are adjacent to each other with the slit SLTY in between generate the same electric field distribution with respect to the signal line SGL that overlaps with the slit SLTY. Thereby, even if the polarity of the drive voltage is reversed, the accumulation of ions is less likely to occur around the slit SLT.
  • the display device 1 of the second embodiment includes the first substrate 21, the plurality of scanning lines GCL, the plurality of signal lines SGL, the common electrode COMLA, and the pixel electrode 22.
  • the scanning line GCL extends in the first direction Dx of the first substrate 21.
  • the signal line SGL extends in the second direction Dy intersecting the first direction Dx of the first substrate 21.
  • the common electrode COMLA is provided on the first substrate 21, and the pixel electrode 22 overlaps the common electrode COMLA in plan view.
  • the slit SLTY first slit
  • the polarity of the drive voltage of the signal line SGL overlapping the slit SLTY is the same as the polarity of the drive voltage of the two pixel electrodes 22 adjacent to each other in the first direction Dx of the slit SLTY.
  • the pixel electrodes 22 adjacent to each other with the slit SLTY in between produce the same electric field distribution with respect to the signal line SGL overlapping the slit SLTY.
  • the accumulation of ions is less likely to occur around the slit SLTY.
  • the display device 1 according to the second embodiment can suppress deterioration of display quality.
  • a slit SLTI (second slit) extending in the second direction Dy.
  • the slit SLTI overlaps with one of the signal lines SGL in plan view. Then, in the display operation, the polarity of the drive voltage of the signal line SGL overlapping the slit SLTI is the same as the polarity of the drive voltage of the two pixel electrodes 22 adjacent to the slit SLTI.
  • the pixel electrodes 22 adjacent to each other with the slit SLTI in between generate the same electric field distribution with respect to the signal line SGL overlapping the slit SLTI.
  • the accumulation of ions is less likely to occur around the slit SLTI.
  • the display device 1 according to the second embodiment can suppress deterioration of display quality.
  • FIG. 19 is a cross-sectional view schematically illustrating the polarities of the pixel electrode and the signal line in the first driving state in the display operation of the third embodiment.
  • the same components as those described in each of the above-described embodiments are denoted by the same reference numerals, and duplicate description will be omitted.
  • the gate driver 12, the source driver 13, or the drive electrode driver 14 is not formed on the first substrate 21 which is a glass substrate as in the first embodiment, but via the flexible substrate 72 described above. Thus, it may be arranged at a place different from the first substrate 21.
  • the drive electrode driver 14 arranged at a place different from the first substrate 21 applies the same voltage as the common electrode COML to the shield electrode 22S during the display operation. Thereby, the shield electrode 22S suppresses the electric field of the signal line SGL from leaking through the slit SLT or the slit SLTI.
  • the aspects of the modified examples 1 to 4 of the first embodiment may be applied to the aspect of the display device 1 of the second or third embodiment.
  • the plane defined by the first direction Dx and the second direction Dy is parallel to the surface of the first substrate 21, but the surface of the first substrate 21 may be curved.
  • the predetermined direction is the first direction
  • the direction intersecting the first direction is the second direction.
  • the direction viewed by the display device 1 in the maximum area may be defined as the third direction orthogonal to the first direction and the second direction.
  • Display Device 2 Pixel Substrate 3 Counter Substrate 6 Liquid Crystal Layer 10
  • Display Unit 14 Drive Electrode Driver 18 Detection IC 19 integrated circuit 21 first substrate 22 pixel electrode 22S shield electrode 31 second substrate COML, COMLA common electrode ML auxiliary electrode SEL selector circuit SGL signal line SLT, SLTI, SLTX, SLTY slit TDL detection electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

表示品位の劣化を抑制した表示装置を提供する。表示装置において、共通電極は、第１方向に隣り合う第１共通電極と第２共通電極とを備え、第１共通電極と第２共通電極との間には第２方向に延びる電極間スリットが設けられている。画素電極は、第１共通電極に重畳する第１画素電極と、第２共通電極に重畳する第２画素電極とを備え、第１画素電極は第１信号線から画素信号が供給され、第２画素電極は第２信号線から画素信号が供給される。これら一対の第１画素電極と第２画素電極とは平面視で電極間スリットを介して隣り合って設けられており、電極間スリットは、平面視で、第２信号線と重畳しており、表示動作において、第２信号線の極性は、第１画素電極の極性及び第２画素電極の極性と同じである。

Description

表示装置
　本発明は、表示装置に関する。
　特許文献１及び特許文献２には、表示領域に接触又は近接する物体を検出する機能を備えた表示装置が記載されている。
　また、画像表示パネルの駆動方式として、カラム反転、ライン反転、ドット反転及びフレーム反転などの駆動方式が知られている。カラム反転は、副画素又は副画素が組み合わされた画素の隣り合う１ライン（列）が互いに基準の電位に対して電位が異なるように、電圧を印加し、印加する当該電圧の極性を所定の周期で反転する駆動方式である。これにより、ドット反転の駆動方式に比較して、カラム反転の駆動方式は信号線における充放電が少なく低消費電力になることが知られている（例えば、特許文献２参照）。
特開２０１７－１５１７０２号公報 特開２０１４－１３２４４６号公報 特公平５－４３１１８号公報
　特許文献１及び特許文献２において、電極の間に、走査信号線の延在方向に延びるスリットがある。カラム反転の駆動により、正極性又は負極性に印加された走査線の電界がスリットを介して漏れると、表示品位が低下する可能性がある。
　本発明は、表示品位の劣化を抑制した表示装置を提供することを目的とする。
　本発明の一態様の表示装置は、基板と、前記基板の第１方向に延在する複数の走査線と、前記基板の前記第１方向とは交差する第２方向に延在する複数の信号線と、前記基板に設けられた複数の共通電極と、前記共通電極と、平面視で重畳する複数の画素電極と、を備え、前記共通電極は、前記第１方向に隣り合う第１共通電極と第２共通電極とを備え、前記第１共通電極と前記第２共通電極との間には第２方向に延びる電極間スリットが設けられており、前記画素電極は、前記第１共通電極に重畳する第１画素電極と、前記第２共通電極に重畳する第２画素電極とを備え、前記第１画素電極は第１信号線から画素信号が供給され、前記第２画素電極は第２信号線から画素信号が供給され、これら一対の前記第１画素電極と前記第２画素電極とは平面視で前記電極間スリットを介して隣り合って設けられており、前記電極間スリットは、平面視で、前記第２信号線と重畳しており、表示動作において、前記第２信号線の極性は、前記第１画素電極の極性及び前記第２画素電極の極性と同じである。
図１は、実施形態１に係る表示装置の概略断面構造を表す断面図である。 図２は、実施形態１に係る表示装置の第１基板の平面図である。 図３は、実施形態１に係る表示装置の画素配列を表す回路図である。 図４は、実施形態１に係る表示装置の第２基板の平面図である。 図５は、図４に示す領域Ｒａを拡大して示す平面図である。 図６は、実施形態１の共通電極を模式的に説明するための平面図である。 図７Ａは、実施形態１の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。 図７Ｂは、実施形態１の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。 図８Ａは、実施形態１の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する断面図である。 図８Ｂは、実施形態１の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する断面図である。 図９は、比較例として１列ごとに異なる極性となるようにカラム反転駆動をする表示動作において、画素電極及び信号線の極性を模式的に説明する断面図である。 図１０Ａは、実施形態１の変形例１の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。 図１０Ｂは、実施形態１の変形例１の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。 図１１Ａは、実施形態１の変形例２の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。 図１１Ｂは、実施形態１の変形例２の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。 図１２は、実施形態１の変形例３において、シールド電極を模式的に説明する断面図である。 図１３は、実施形態１の変形例４において、補助電極を模式的に説明する断面図である。 図１４は、実施形態２態に係る表示装置の第１基板の平面図である。 図１５は、実施形態２態に係る表示装置の概略断面構造を表す断面図である。 図１６は、実施形態２の共通電極を模式的に説明するための平面図である。 図１７Ａは、実施形態２の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。 図１７Ｂは、実施形態２の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。 図１８Ａは、実施形態２の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する断面図である。 図１８Ｂは、実施形態２の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する断面図である。 図１９は、実施形態３の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する断面図である。
　本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施形態１）
　図１は、表示装置の概略断面構造を表す断面図である。図１に示すように、表示装置１は、画素基板２と、対向基板３と、表示機能層としての液晶層６とを備える。対向基板３は、画素基板２の表面に垂直な方向に対向して配置される。液晶層６は画素基板２と対向基板３との間に設けられる。表示装置１は、さらに、対向基板３に設けられたカバー部材１０１を備える。カバー部材１０１は、対向基板３の偏光板３５の上に接着層１０２を介して貼り合わされる。
　画素基板２は、第１基板２１と、画素電極２２と、共通電極ＣＯＭＬと、偏光板６５とを有する。第１基板２１には、ゲートドライバ１２に含まれるゲートスキャナ等の回路や、ＴＦＴ（Thin　Film　Transistor）等のスイッチング素子Ｔｒや、走査線ＧＣＬ、信号線ＳＧＬ等の各種配線（図１では省略して示す）が設けられる。
　共通電極ＣＯＭＬは、第１基板２１の上側に設けられる。画素電極２２は、絶縁層２４を介して共通電極ＣＯＭＬの上側に設けられる画素電極である。画素電極２２は、共通電極ＣＯＭＬとは異なる層に設けられ、平面視で、共通電極ＣＯＭＬと重畳して配置される。また、画素電極２２は、平面視でマトリクス状に複数配置される。偏光板６５は、接着層６６を介して第１基板２１の下側に設けられる。画素電極２２及び共通電極ＣＯＭＬには、例えば、ＩＴＯ（Indium　Tin　Oxide）等の透光性を有する導電性材料が用いられる。なお、本実施形態では、画素電極２２が共通電極ＣＯＭＬの上側に設けられる例について説明したが、共通電極ＣＯＭＬが画素電極２２の上側に設けられていてもよい。
　また、第１基板２１には、集積回路１９と、フレキシブル基板７２が設けられる。集積回路１９は、制御部として機能する。
　なお、本開示において、第１基板２１の表面に垂直な方向において、第１基板２１から第２基板３１に向かう方向を「上側」とする。また、第２基板３１から第１基板２１に向かう方向を「下側」とする。また、「平面視」とは、第１基板２１の表面に垂直な方向からみた場合を示す。
　対向基板３は、第２基板３１と、第２基板３１の一方の面に形成されたカラーフィルタ３２と、検出電極ＴＤＬと、保護層３８と、接着層３９と、偏光板３５とを有する。検出電極ＴＤＬは、第２基板３１の上に複数配列されている。検出電極ＴＤＬは、表示領域に接触又は近接する物体に応じた静電容量の変化を検出する検出電極である。第２基板３１にはフレキシブル基板７１が接続されている。フレキシブル基板７１には、検出用ＩＣ１８が搭載されている。検出電極ＴＤＬは、端子部３６を介して、検出用ＩＣ１８に電気的に接続される。
　検出電極ＴＤＬは、第１細線３３Ｕ及び第２細線３３Ｖを有している（図４参照）。さらに、検出電極ＴＤＬの上には、第１細線３３Ｕ及び第２細線３３Ｖを含む検出電極ＴＤＬを保護するための保護層３８が設けられている。保護層３８は、アクリル系樹脂等の透光性樹脂を用いることができる。保護層３８の上に、接着層３９を介して偏光板３５が設けられている。
　図１に示すように、第１基板２１と第２基板３１とは所定の間隔を設けて対向して配置される。第１基板２１と第２基板３１との間の空間は、シール部６１により封止される。第１基板２１、第２基板３１、及びシール部６１によって囲まれた空間に液晶層６が設けられる。液晶層６は、通過する光を電界の状態に応じて変調するものであり、例えば、ＦＦＳ（Fringe　Field　Switching：フリンジフィールドスイッチング）を含むＩＰＳ（In-Plane　Switching：インプレーンスイッチング）等の横電界モードの液晶が用いられる。なお、図１に示す液晶層６と画素基板２との間、及び液晶層６と対向基板３との間には、それぞれ配向膜が配設される。本実施形態では、画素電極２２と共通電極ＣＯＭＬとの間に発生する横電界により、液晶層６が駆動される。
　第１基板２１の下側には、図示しない照明部（バックライト）が設けられる。照明部は、例えばＬＥＤ等の光源を有しており、光源からの光を第１基板２１に向けて射出する。照明部からの光は、画素基板２を通過して、その位置の液晶の状態により変調され、表示面への透過状態が場所によって変化する。これにより、表示面に画像が表示される。
　カバー部材１０１は、画素基板２及び対向基板３を覆って設けられ、画素基板２及び対向基板３を保護する。カバー部材１０１は、例えば、ガラス基板や樹脂基板が用いられる。また、カバー部材１０１は、フィルム状の樹脂材料を用いることもできる。カバー部材１０１の平面視での外形形状は、第１基板２１及び第２基板３１よりも大きい。
　次に表示装置１の表示動作について説明する。図３は、実施形態１に係る表示装置の画素配列を表す回路図である。第１基板２１（図１参照）には、図３に示す各副画素ＳＰｉｘのスイッチング素子Ｔｒ、信号線ＳＧＬ、走査線ＧＣＬ等が形成されている。信号線ＳＧＬは、各画素電極２２に画素信号Ｖｐｉｘを供給するための配線である。走査線ＧＣＬは、各スイッチング素子Ｔｒを駆動する駆動信号を供給するための配線である。
　図３に示すように、複数の副画素ＳＰｉｘは、マトリクス状に配列されている。副画素ＳＰｉｘは、それぞれスイッチング素子Ｔｒ及び液晶素子６ａを備えている。スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal　Oxide　Semiconductor）型のＴＦＴで構成されている。画素電極２２と共通電極ＣＯＭＬとの間に絶縁層２４が設けられ、これらによって図３に示す保持容量６ｂが形成される。
　図２に示すゲートドライバ１２は、走査線ＧＣＬを順次選択する。ゲートドライバ１２は、選択された走査線ＧＣＬを介して、走査信号Ｖｓｃａｎを副画素ＳＰｉｘのスイッチング素子Ｔｒのゲートに印加する。これにより、副画素ＳＰｉｘのうちの１行（１水平ライン）が表示駆動の対象として順次選択される。また、図２に示すソースドライバ１３は、選択された１水平ラインを構成する副画素ＳＰｉｘに、信号線ＳＧＬを介して画素信号Ｖｐｉｘを供給する。ゲートドライバ１２が走査線ＣＧＬを非選択とすると、図３に示すスイッチング素子Ｔｒのゲートがオフ状態となり、液晶素子６ａ及び保持容量６ｂに、画素信号Ｖｐｉｘに応じた電荷が蓄えられる。そして、これらの副画素ＳＰｉｘでは、供給される画素信号Ｖｐｉｘに応じて１水平ラインずつ表示が行われるようになっている。
　ソースドライバ１３は、画像信号に多重化された画素信号Ｖｐｉｘを分離するために必要なスイッチ制御信号を生成し、画素信号Ｖｐｉｘとともにセレクタ回路ＳＥＬに供給する。
　この表示動作を行う際、図２に示す駆動電極ドライバ１４は、共通電極ＣＯＭＬに対して表示駆動信号Ｖｃｏｍｄｃを印加する。表示駆動信号Ｖｃｏｍｄｃは複数の副画素ＳＰｉｘに対する共通電位となる直流の電圧信号である。これにより、各共通電極ＣＯＭＬは、表示動作において、画素電極２２に対する共通電極として機能する。表示の際に、駆動電極ドライバ１４は、表示領域１０ａの全ての共通電極ＣＯＭＬに対して表示駆動信号Ｖｃｏｍｄｃを印加する。また、表示駆動信号Ｖｃｏｍｄｃは、所定の周期を有する交流信号を採用することも可能である。
　図３に示すように、ソースドライバ１３は、正極性アンプＳＩＧＡＭＰ１と、負極性アンプＳＩＧＡＭＰ２とを備える。ここで、表示動作における共通電極ＣＯＭＬの電位（表示駆動信号Ｖｃｏｍｄｃが印加された電位）を基準電位とする。正極性アンプＳＩＧＡＭＰ１は、画素信号Ｖｐｉｘを伝送するにあたり、基準電位に対して高い電位（以下、正極性といい、（＋）で図示することがある。）の駆動電圧で信号線ＳＧＬを充電する回路である。負極性アンプＳＩＧＡＭＰ２は、画素信号Ｖｐｉｘを伝送するにあたり、基準電位に対して低い電位（以下負極性といい、（－）で図示することがある。）の駆動電圧で信号線ＳＧＬを充電する回路である。
　セレクタ回路ＳＥＬは、ソースドライバからのスイッチ制御信号に基づいて、信号線ＳＧＬに正極性アンプＳＩＧＡＭＰ１を接続した場合、所定時間後に、信号線ＳＧＬに負極性アンプＳＩＧＡＭＰ２を接続する。あるいは、セレクタ回路ＳＥＬは、ソースドライバからのスイッチ制御信号に基づいて、信号線ＳＧＬに負極性アンプＳＩＧＡＭＰ２を接続した場合、所定時間後に、信号線ＳＧＬに正極性アンプＳＩＧＡＭＰ１を接続する。これにより、１つの信号線ＳＧＬでは、正極性と負極正とが所定の周期で反転する。
　図１に示すカラーフィルタ３２は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色されたカラーフィルタの色領域が周期的に配列されていてもよい。上述した図３に示す各副画素ＳＰｉｘに、Ｒ、Ｇ、Ｂの３色の色領域３２Ｒ、３２Ｇ、３２Ｂが１組として対応付けられる。そして、３色の色領域３２Ｒ、３２Ｇ、３２Ｂに対応する副画素ＳＰｉｘを１組として画素Ｐｉｘが構成される。なお、カラーフィルタ３２は、４色以上の色領域を含んでいてもよい。
　次に、共通電極ＣＯＭＬ、検出電極ＴＤＬの構成と、静電容量の検出動作について説明する。図２は、実施形態１に係る表示装置の第１基板の平面図である。図４は、実施形態１に係る表示装置の第２基板の平面図である。図５は、図４に示す領域Ｒａを拡大して示す平面図である。
　図２に示すように、第１基板２１は、表示領域１０ａと、周辺領域１０ｂとに対応する領域が形成されている。周辺領域１０ｂは、表示領域１０ａの外側の領域である。集積回路１９は第１基板２１の周辺領域１０ｂに搭載されている。集積回路１９は、駆動電極ドライバ１４、ソースドライバ１３の機能の一部等、表示動作に必要な各回路を内蔵したものである。なお、周辺領域１０ｂは表示領域１０ａを囲っていてもよく、その場合は、周辺領域１０ｂは額縁領域ともいえる。
　ゲートドライバ１２、マルチプレクサ等のソースドライバ１３の残りの部分は、ガラス基板である第１基板２１に形成される。なお、集積回路１９は、駆動電極ドライバ１４を内蔵せず、第１基板２１基板上に配置されていてもよい。駆動電極ドライバ１４が表示用ＩＣに内蔵されている場合、周辺領域１０ｂを狭くすることが可能である。フレキシブル基板７２は、集積回路１９と接続されており、フレキシブル基板７２を介して、外部から映像信号や、電源電圧が集積回路１９に供給される。
　図２に示すように、第１基板２１の表示領域１０ａに重畳する領域に複数の共通電極ＣＯＭＬが設けられている。複数の共通電極ＣＯＭＬは、それぞれ、表示領域１０ａの長辺に沿った方向（第２方向Ｄｙ）に延出しており、表示領域１０ａの短辺に沿った方向（第１方向Ｄｘ）において、間隔を設けて配列されている。複数の共通電極ＣＯＭＬは駆動電極ドライバ１４にそれぞれ接続されている。後述するが、第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙの平面に垂直な、厚み方向である。
　本実施形態において、共通電極ＣＯＭＬは、走査線ＧＣＬと交差する方向に延出する。言い換えると、共通電極ＣＯＭＬは、信号線ＳＧＬと平行な方向に延出する。これにより、共通電極ＣＯＭＬに接続される配線や駆動電極ドライバ１４を、集積回路内に形成することができる。具体的には、例えば、図２に示すように、ゲートドライバ１２は周辺領域１０ｂの長辺に設けられ、駆動電極ドライバ１４及びソースドライバ１３は、周辺領域１０ｂの短辺のうち、フレキシブル基板７２が接続された辺に設けられる。したがって、本実施形態の表示装置１は、共通電極ＣＯＭＬに沿った部分の周辺領域１０ｂの狭額縁化に有利である。
　図４に示すように、表示部１０において、第２基板３１の表示領域１０ａと重畳する領域に複数の検出電極ＴＤＬが設けられている。複数の検出電極ＴＤＬは、それぞれ、図２に示す共通電極ＣＯＭＬの延出方向と交差する方向（第１方向Ｄｘ）に延出している。また、図４に示すように、複数の検出電極ＴＤＬは、共通電極ＣＯＭＬの延出方向（第２方向Ｄｙ）において間隔ＳＰを設けて配列されている。つまり、複数の共通電極ＣＯＭＬと、複数の検出電極ＴＤＬとは、平面視で交差するように配置されており、互いに重畳する部分で静電容量が形成される。
　表示装置１は、検出動作の際に、駆動電極ドライバ１４から共通電極ＣＯＭＬに駆動信号Ｖｄｅｔを順次印加することにより、１検出ラインずつ順次走査を行う。つまり、表示部１０は、センシングの走査を、表示部１０の一辺に沿った第１方向Ｄｘと平行に行う。
　そして、検出電極ＴＤＬは、検出部４０に検出信号を出力する。これにより、１検出ブロックの静電容量検出が行われるようになっている。つまり、共通電極ＣＯＭＬは、上述した特許文献２で示した相互静電容量の検出において、駆動電極Ｅ１に対応し、検出電極ＴＤＬは、検出電極Ｅ２に対応する（特許文献２の図４）。互いに交差した検出電極ＴＤＬ及び共通電極ＣＯＭＬは、静電容量式タッチセンサをマトリクス状に構成している。よって、検出面全体に亘って走査することにより、外部からの導体の接触又は近接が生じた位置の検出が可能となっている。ここに、本開示の一部を構成するものとして、特開２０１４－１３２４４６号公報の内容が援用される。
　表示装置１の動作方法の一例として、表示装置１は、検出動作（検出期間）と表示動作（表示動作期間）とを時分割に行う。検出動作と表示動作とはどのように分けて行ってもよい。
　なお、本実施形態において、共通電極ＣＯＭＬは、画素電極２２に対して、共通電極としても機能するので、表示動作期間においては、全部の共通電極ＣＯＭＬに、表示用の共通電極電位である表示駆動信号Ｖｃｏｍｄｃが駆動電極ドライバ１４を介して供給される。
　検出期間に共通電極ＣＯＭＬを用いず、検出電極ＴＤＬのみで検出動作を行う場合、例えば、自己静電容量の検出原理に基づいて静電容量の検出を行う場合、駆動電極ドライバ１４は、検出電極ＴＤＬに検出用の駆動信号Ｖｄｅｔを供給してもよい。
　図４及び図５に示すように、本実施形態の検出電極ＴＤＬは、複数の第１細線３３Ｕ及び複数の第２細線３３Ｖを有している。第１細線３３Ｕ及び第２細線３３Ｖは、それぞれ、表示領域１０ａの一辺と平行な方向に対して互いに逆方向に傾斜している。第１細線３３Ｕは第１方向Ｄｘと第１の角度をなし、第２細線３３Ｖは第１方向Ｄｘと第２の角度をなす。
　複数の第１細線３３Ｕ及び第２細線３３Ｖは、それぞれ導電性を有する細幅の金属配線である。表示領域１０ａにおいて、複数の第１細線３３Ｕは、すなわち第２方向Ｄｙに互いに間隔を設けて配置される。また、複数の第２細線３３Ｖは、第２方向Ｄｙに互いに間隔を設けて配置されている。
　検出電極ＴＤＬは、少なくとも１つの第１細線３３Ｕと、第１細線３３Ｕと交差する少なくとも１つの第２細線３３Ｖと、を含む。第１細線３３Ｕと、第２細線３３Ｖとは、接続部３３Ｘで電気的に接続されている。複数の第１細線３３Ｕと、複数の第２細線３３Ｖとがそれぞれ複数交差すると、検出電極ＴＤＬの１つの網目の形状が平行四辺形となる。
　複数の第１細線３３Ｕ及び第２細線３３Ｖの延出方向の両端は、周辺領域１０ｂに配置された接続配線３４ａ、３４ｂに接続されている。検出電極ＴＤＬの主検出部である第１細線３３Ｕ及び第２細線３３Ｖは、細線３３ａを介して接続配線３４ａ、３４ｂに接続されている。これにより、複数の第１細線３３Ｕ及び第２細線３３Ｖは互いに電気的に接続され、１つの検出電極ＴＤＬとして機能する。
　第１細線３３Ｕ及び第２細線３３Ｖは、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）及びタングステン（Ｗ）から選ばれた１種以上の金属層で形成される。又は、第１細線３３Ｕ及び第２細線３３Ｖは、これらの金属材料から選ばれた１種以上を含む合金で形成される。
　図５に示すように、検出電極ＴＤＬは、センサ部ＴＤＬｓと、ダミー部ＴＤＬｄとを含む。センサ部ＴＤＬｓ及びダミー部ＴＤＬｄは、それぞれ、第１方向Ｄｘに延出し、第２方向Ｄｙに交互に配置されている。センサ部ＴＤＬｓは、図４に示す接続配線３４ａ、３４ｂに接続され、主として検出電極として機能する。ダミー部ＴＤＬｄは、センサ部ＴＤＬｓ及び接続配線３４ａ、３４ｂと電気的に離隔して設けられる。ダミー部ＴＤＬｄは、検出電極として機能しないダミー電極である。
　センサ部ＴＤＬｓ及びダミー部ＴＤＬｄは、それぞれ、上述した第１細線３３Ｕ及び第２細線３３Ｖを含み、互いに類似したメッシュ状の構成である。これにより、表示領域１０ａにおける透光率のばらつきを抑制して、良好な視認性を得ることができる。センサ部ＴＤＬｓとダミー部ＴＤＬｄとは、第１細線３３Ｕ及び第２細線３３Ｖに設けられたスリットＳＬＭにより、電気的に離隔される。ダミー部ＴＤＬｄの１つの網目を構成する第１細線３３Ｕ及び第２細線３３Ｖに、それぞれ、スリットＳＬＭが設けられている。このような構成により、静電容量の検出において、ダミー部ＴＤＬｄは、電圧信号が供給されず電位が固定されないフローティング状態となる。
　図４に示すように、複数の接続配線３４ａには、それぞれ第１配線３７ａが接続される。また複数の接続配線３４ｂには、それぞれ第２配線３７ｂが接続される。つまり、本実施形態において、検出電極ＴＤＬの一端側に第１配線３７ａが接続され、他端側に第２配線３７ｂが接続される。第１配線３７ａは、周辺領域１０ｂの長辺の一方に沿って設けられる。また、第２配線３７ｂは、周辺領域１０ｂの長辺の他方に沿って設けられる。
　１つの検出電極ＴＤＬに接続された第１配線３７ａと第２配線３７ｂとは、一つの端子部３６に接続される。つまり、検出電極ＴＤＬ、第１配線３７ａ、第２配線３７ｂ及び端子部３６は、ループ状に接続される。検出電極ＴＤＬは、第１配線３７ａ、第２配線３７ｂ及び端子部３６を介してフレキシブル基板７１と接続される。
　なお、１つの検出電極ＴＤＬに第１配線３７ａ又は第２配線３７ｂのいずれか一方が接続される構成であってもよい。また、検出電極ＴＤＬは、メッシュ状の金属細線に限定されず、例えば、ジグザグ線状あるいは、波線状の金属細線を複数含む構成であってもよい。図５では、１つの検出電極ＴＤＬに含まれるセンサ部ＴＤＬｓ及びダミー部ＴＤＬｄを示したが、検出電極ＴＤＬ同士の間隔ＳＰにダミー電極を配置してもよい。
　次に共通電極ＣＯＭＬについて説明する。図６は、実施形態１の共通電極を模式的に説明するための平面図である。なお、図６は、３つの共通電極ＣＯＭＬを拡大して示している。
　隣り合う共通電極ＣＯＭＬの間には、第２方向Ｄｙに延びるスリットＳＬＴ（電極間スリット）が設けられる。各共通電極ＣＯＭＬの内部には、第２方向Ｄｙに延びるスリットＳＬＴＩ（電極内スリット）が設けられる。スリットＳＬＴＩは、スリットＳＬＴを不可視化するためのダミースリットと呼ばれる。このため、スリットＳＬＴＩの第２方向Ｄｙ端部は、導電性材料で接続されている。２つのスリットＳＬＴＩ間の距離と、スリットＳＬＴＩとスリットＳＬＴとの距離が同じであると、スリットＳＬＴが目立ちにくくなる。スリットＳＬＴの第１方向Ｄｘの幅は、１μｍ以上５μｍ以下程度である。同様に、スリットＳＬＴＩの第１方向Ｄｘの幅は、１μｍ以上５μｍ以下程度である。
　図７Ａは、実施形態１の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。図７Ｂは、実施形態１の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。図８Ａは、実施形態１の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する断面図である。図８Ａは、図７ＡのＶＩＩＩ－ＶＩＩＩ’断面の模式図である。図８Ｂは、実施形態１の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する断面図である。
　本実施形態では、信号線ＳＧＬは、図７Ａ、図７Ｂに示す第１方向Ｄｘ右側の画素電極２２（図８Ａ、図８Ｂ参照）に画素信号Ｖｐｉｘを供給する。実際には、図３に示すように、画素信号Ｖｐｉｘは、スイッチング素子Ｔｒを介して、信号線ＳＧＬから、図７Ａ、図７Ｂに示す第１方向Ｄｘ右側の画素電極２２に供給される。ここで図７Ａ、図７Ｂでは、スイッチング素子Ｔｒの図示が省略されている。そして、表示動作中は、図７Ａに示す第１駆動状態と、図７Ｂに示す第２駆動状態とが所定の周期で交互に生じている。
　図９は、比較例として１列ごとに異なる極性となるようにカラム反転駆動をする表示動作において、画素電極及び信号線の極性を模式的に説明する断面図である。なお、図８Ａ、図８Ｂ及び図９において、第１絶縁層２４ａと、第２絶縁層２４ｂとが積層され、絶縁層２４となっている。１列ごとに異なる極性となるようにカラム反転駆動すると、信号線ＳＧＬは、正極性の駆動と、負極性の駆動とが第１方向Ｄｘに交互に並ぶことになる。なお、第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙの平面に垂直な方向である。
　比較例のスリットＳＬＴに隣接する画素電極２２は、一方が正極性で駆動され、他方が負極性で駆動される。ここで、信号線ＳＧＬの電界がスリットＳＬＴを介して画素電極側に漏れる。これにより、スリットＳＬＴと重畳する信号線ＳＧＬと同じ極性で駆動される画素電極２２と当該信号線ＳＧＬとの間の電界分布と、スリットＳＬＴと重畳する信号線ＳＧＬと異なる極性で駆動される画素電極２２と当該信号線ＳＧＬとの間の電界分布とに差が生じる。
　同様に、比較例のスリットＳＬＴＩに近接する画素電極２２は、一方が正極性で駆動され、他方が負極性で駆動される。ここで、信号線ＳＧＬの電界がスリットＳＬＴＩを介して漏れる。スリットＳＬＴＩと重畳する信号線ＳＧＬと同じ極性で駆動される画素電極２２と当該信号線ＳＧＬとの間の電界分布と、スリットＳＬＴＩと重畳する信号線ＳＧＬと異なる極性で駆動される画素電極２２と当該信号線ＳＧＬとの間の電界分布とに差が生じる。
　比較例で生じる電界分布の差が液晶層に電気的対流を形成し、その結果、液晶層６（図１参照）中に存在するイオンが一部に集積してしまう可能性がある。そして、イオンが集積した部分と、イオンが集積していない部分との差が表示品位の低下として視認されてしまう可能性がある。
　これに対して、実施形態１の表示装置１は、図７Ａ及び図８Ａに例示するように、第３方向ＤｚにみてスリットＳＬＴと重畳する信号線ＳＧＬが負極性の駆動電圧で駆動されている。スリットＳＬＴに隣接する画素電極２２は、両方とも負極性で駆動される。ここで、信号線ＳＧＬの電界がスリットＳＬＴを介して漏れても、スリットＳＬＴと隣接する画素電極２２は、スリットＳＬＴと重畳する信号線ＳＧＬと同じ極性で駆動される。
　実施形態１の表示装置１は、反転駆動して、図７Ｂ及び図８Ｂに例示するように、第３方向ＤｚにみてスリットＳＬＴと重畳する信号線ＳＧＬが正極性の駆動電圧で駆動されている。スリットＳＬＴに隣接する画素電極２２は、両方とも正極性で駆動される。
　以上説明したように、実施形態１の表示装置１は、第１基板２１と、複数の走査線ＧＣＬと、複数の信号線ＳＧＬと、共通電極ＣＯＭＬと、画素電極２２とを備える。走査線ＧＣＬは、第１基板２１の第１方向Ｄｘに延在する。信号線ＳＧＬは、第１基板２１の第１方向Ｄｘとは交差する第２方向Ｄｙに延在する。共通電極ＣＯＭＬが第１基板２１に設けられ、画素電極２２は、共通電極ＣＯＭＬと、平面視で重畳する。隣り合う共通電極ＣＯＭＬの間であり、第２方向Ｄｙに延びるスリットＳＬＴ（第１スリット）は、平面視で、信号線ＳＧＬの１つと重畳する。そして、表示動作において、スリットＳＬＴに重なる信号線ＳＧＬの駆動電圧の極性は、当該スリットＳＬＴの第１方向Ｄｘに隣接する２つの画素電極２２の駆動電圧の極性と同じである。
　このように、実施形態１の表示装置１において、スリットＳＬＴを挟んで隣り合う画素電極２２は、スリットＳＬＴと重畳する信号線ＳＧＬに対して同程度の電界分布を生じる。これにより、スリットＳＬＴの周辺では、イオンの集積が生じにくい。実施形態１の表示装置１は、表示品位の劣化を抑制できる。
　共通電極ＣＯＭＬの内部には、第２方向Ｄｙに延びるスリットＳＬＴＩ（第２スリット）を有している。スリットＳＬＴＩは、平面視で、信号線ＳＧＬの１つと重畳している。そして、表示動作において、スリットＳＬＴＩに重なる信号線ＳＧＬの駆動電圧の極性は、当該スリットＳＬＴＩに隣接する２つの画素電極２２の駆動電圧の極性と同じである。
　実施形態１の表示装置１において、スリットＳＬＴＩを挟んで隣り合う画素電極２２は、スリットＳＬＴＩと重畳する信号線ＳＧＬに対して同程度の電界分布を生じる。これにより、スリットＳＬＴＩの周辺では、イオンの集積が生じにくい。実施形態１の表示装置１は、表示品位の劣化を抑制できる。
　表示動作において、スリットＳＬＴに重なる信号線ＳＧＬの駆動電圧の極性と、当該スリットＳＬＴに隣接する２つの画素電極２２の極性とは、所定の周期で反転する。また、スリットＳＬＴＩに重なる信号線ＳＧＬの駆動電圧の極性と、当該スリットＳＬＴＩに隣接する２つの画素電極２２の極性とは、所定の周期で反転する。これにより、液晶層６のいわゆる焼き付きと呼ばれる表示不良を抑制できる。
　図７Ａ又は図７Ｂに示すように、第１方向Ｄｘに並ぶ４つの信号線ＳＧＬのうち、２つの隣り合う信号線ＳＧＬの駆動電圧が正極性であり、２つの隣り合う信号線ＳＧＬの駆動電圧が負極性である。これにより、極性の反転による充放電が少なく、表示装置１は、低消費電力化される。
　また、第１方向Ｄｘに並ぶ４つの信号線ＳＧＬのうち、２つの信号線ＳＧＬが、平面視で、共通電極ＣＯＭＬと重畳する。また、平面視で、共通電極ＣＯＭＬと重畳する２つの信号線ＳＧＬが、第１方向Ｄｘに隣接している。そして、スリットＳＬＴと、スリットＳＬＴＩとの間にある信号線ＳＧＬは、平面視で、共通電極ＣＯＭＬと重畳する。共通電極ＣＯＭＬで覆われた信号線ＳＧＬからの電界は、画素電極２２に到達しにくい。このため、共通電極ＣＯＭＬで覆われた信号線ＳＧＬの駆動電圧の極性と、当該信号線ＳＧＬに隣接する画素電極２２の駆動電圧の極性とが異なっても、表示品位の低下は抑制される。
　共通電極ＣＯＭＬは、第２方向Ｄｙに延在している。表示装置１は複数の検出電極ＴＤＬを備え、これら複数の検出電極ＴＤＬは、第３方向Ｄｚ方向（厚み方向）において複数の共通電極ＣＯＭＬと対向し、かつ第１方向Ｄｘに延在して、複数の共通電極ＣＯＭＬと容量結合する。これにより、表示装置１は、表示領域に接触又は近接する物体を検出することができる。
（実施形態１の変形例１）
　図１０Ａは、実施形態１の変形例１の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。図１０Ｂは、実施形態１の変形例１の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。ここで図１０Ａ、図１０Ｂでは、スイッチング素子Ｔｒの図示が省略されている。なお、上述した各実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　表示動作中は、図１０Ａに示す第１駆動状態と、図１０Ｂに示す第２駆動状態とが所定の周期で交互に生じている。実施形態１の変形例１では、第１方向Ｄｘにおいて、スリットＳＬＴと、スリットＳＬＴＩの間には、２つの副画素がある。また、第１方向Ｄｘにおいて、隣り合うスリットＳＬＴＩの間には、２つの副画素がある。
　また、第１方向Ｄｘに並ぶ４つの信号線ＳＧＬのうち、２つの信号線ＳＧＬが、平面視で、共通電極ＣＯＭＬと重畳する。そして、スリットＳＬＴと、スリットＳＧＬＩとの間にある信号線ＳＧＬは、平面視で、共通電極ＣＯＭＬと重畳する。言い換えると、平面視で、共通電極ＣＯＭＬと重畳する２つの信号線ＳＧＬが、スリットＳＬＴ又はスリットＳＧＬＩと平面視で重畳する信号線ＳＧＬに隣接している。共通電極ＣＯＭＬで覆われた信号線ＳＧＬからの電界は、画素電極２２に到達しにくい。このため、共通電極ＣＯＭＬで覆われた信号線ＳＧＬの駆動電圧の極性と、当該信号線ＳＧＬに隣接する画素電極２２の駆動電圧の極性とが異なっても、表示品位の低下は抑制される。
　実施形態１の表示装置１は、反転駆動して、図１０Ａに例示するように、第３方向ＤｚにみてスリットＳＬＴと重畳する信号線ＳＧＬが正極性の駆動電圧で駆動されている。スリットＳＬＴに隣接する画素電極２２は、両方とも正極性で駆動される。このため、スリットＳＬＴを挟んで隣り合う画素電極２２は、スリットＳＬＴと重畳する信号線ＳＧＬに対して同程度の電界分布を生じる。これにより、駆動電圧の極性が反転しても、スリットＳＬＴの周辺では、イオンの集積が生じにくい。
　実施形態１の表示装置１は、反転駆動して、図１０Ｂに例示するように、第３方向ＤｚにみてスリットＳＬＴと重畳する信号線ＳＧＬが負極性の駆動電圧で駆動されている。スリットＳＬＴに隣接する画素電極２２は、両方とも負極性で駆動される。このため、スリットＳＬＴを挟んで隣り合う画素電極２２は、スリットＳＬＴと重畳する信号線ＳＧＬに対して同程度の電界分布を生じる。これにより、駆動電圧の極性が反転しても、スリットＳＬＴの周辺では、イオンの集積が生じにくい。
（実施形態１の変形例２）
　図１１Ａは、実施形態１の変形例２の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。図１１Ｂは、実施形態１の変形例２の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。ここで図１１Ａ、図１１Ｂでは、スイッチング素子Ｔｒの図示が省略されている。なお、上述した各実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　表示動作中は、図１１Ａに示す第１駆動状態と、図１１Ｂに示す第２駆動状態とが所定の周期で交互に生じている。実施形態１の変形例２では、スリットＳＬＴＩがない。
　実施形態１の表示装置１は、反転駆動して、図１１Ａに例示するように、第３方向ＤｚにみてスリットＳＬＴと重畳する信号線ＳＧＬが負極性の駆動電圧で駆動されている。スリットＳＬＴに隣接する画素電極２２は、両方とも負極性で駆動される。このため、スリットＳＬＴを挟んで隣り合う画素電極２２は、スリットＳＬＴと重畳する信号線ＳＧＬに対して同程度の電界分布を生じる。これにより、駆動電圧の極性が反転しても、スリットＳＬＴの周辺では、イオンの集積が生じにくい。
　実施形態１の表示装置１は、反転駆動して、図１１Ｂに例示するように、第３方向ＤｚにみてスリットＳＬＴと重畳する信号線ＳＧＬが正極性の駆動電圧で駆動されている。スリットＳＬＴに隣接する画素電極２２は、両方とも正極性で駆動される。このため、スリットＳＬＴを挟んで隣り合う画素電極２２は、スリットＳＬＴと重畳する信号線ＳＧＬに対して同程度の電界分布を生じる。これにより、駆動電圧の極性が反転しても、スリットＳＬＴの周辺では、イオンの集積が生じにくい。
（実施形態１の変形例３）
　図１２は、実施形態１の変形例３において、シールド電極を模式的に説明する断面図である。なお、上述した各実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　図１２に示すように、シールド電極２２Ｓは、第３方向ＤｚにみてスリットＳＬＴと重畳する。図示を省略するが、シールド電極２２Ｓは、平面視でみると、スリットＳＬＴ又はスリットＳＬＴＩと沿う方向に延びている。シールド電極２２Ｓは、第１方向Ｄｘに隣り合う画素電極２２の間にあり、画素電極２２と同層に形成されている。シールド電極２２Ｓには、ＩＴＯ等の透光性を有する導電性材料が用いられる。シールド電極２２Ｓには、表示動作中において、例えば共通電極ＣＯＭＬと同じ電圧が印加されている。これにより、シールド電極２２Ｓは、信号線ＳＧＬの電界がスリットＳＬＴ又はスリットＳＬＴＩを介して漏れることを抑制する。
（実施形態１の変形例４）
　図１３は、実施形態１の変形例４において、補助電極を模式的に説明する断面図である。なお、上述した各実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　図１３に示すように、補助電極ＭＬは、第３方向ＤｚにみてスリットＳＬＴ又はスリットＳＬＴＩの一部と重畳する。補助電極ＭＬは、共通電極ＣＯＭＬの上に形成され、共通電極ＣＯＭＬと電気的に接続されている。補助電極ＭＬは、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）及びタングステン（Ｗ）から選ばれた１種以上の金属層で形成される。補助電極ＭＬには、表示動作中において、例えば共通電極ＣＯＭＬと同じ電圧が印加されている。補助電極ＭＬは、共通電極ＣＯＭＬよりも単位面積あたりのシート抵抗値が小さい。これにより、表示動作時においては、複数の共通電極ＣＯＭＬの電圧が一定になりやすい。また、静電容量の検出動作において、駆動信号の時定数を小さくすることができる。そして、共通電極ＣＯＭＬを駆動する駆動信号の周波数に高い周波数を使用することができる。その結果、表示装置１は、静電容量の検出の精度が高まる。
（実施形態２）
　図１４は、実施形態２態に係る表示装置の第１基板の平面図である。図１５は、実施形態２態に係る表示装置の概略断面構造を表す断面図である。図１６は、実施形態２の共通電極を模式的に説明するための平面図である。図１７Ａは、実施形態２の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。図１７Ｂは、実施形態２の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する平面図である。図１８Ａは、実施形態２の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する断面図である。図１８Ｂは、実施形態２の表示動作において、第２駆動状態の画素電極及び信号線の極性を模式的に説明する断面図である。ここで図１７Ａ、図１７Ｂでは、スイッチング素子Ｔｒの図示が省略されている。なお、上述した各実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　図１４に示すように、本実施形態の表示装置１において、共通電極ＣＯＭＬＡは、第１基板２１の表示領域１０ａに行列状に複数配置される。言い換えると、共通電極ＣＯＭＬＡは、第１方向Ｄｘに複数配列されるとともに、第２方向Ｄｙに複数配列される。１つの共通電極ＣＯＭＬＡに重畳して、複数の画素電極２２が配列される。なお、図１４では、一部の共通電極ＣＯＭＬＡ及び画素電極２２を示しているが、共通電極ＣＯＭＬＡ及び画素電極２２は、表示領域１０ａの全領域に行列状に配置される。
　共通電極ＣＯＭＬＡは、それぞれ配線３７を介して駆動電極ドライバ１４に接続される。表示動作において、駆動電極ドライバ１４は、セレクタ回路ＴＳＥＬを介して全ての共通電極ＣＯＭＬＡに表示駆動信号Ｖｃｏｍｄｃを供給する。また、静電容量の検出において、駆動電極ドライバ１４は、セレクタ回路ＴＳＥＬを介して共通電極ＣＯＭＬＡに対して、同時又は順次に駆動信号Ｖｄｅｔを供給する。共通電極ＣＯＭＬＡは、共通電極ＣＯＭＬＡの静電容量変化に応じた検出信号を集積回路１９に出力する。各共通電極ＣＯＭＬＡからの検出信号に基づいて、検出面の静電容量の検出が行われる。つまり、共通電極ＣＯＭＬＡは、表示動作の際に共通電極として機能するとともに、自己静電容量の検出の際に検出電極として機能する。
　図１８Ａに示すように、配線３７は、共通電極ＣＯＭＬＡと絶縁層２４ｂを介して異なる層に設けられ、平面視で共通電極ＣＯＭＬＡ及びスリットＳＬＴＹと重畳して設けられる。
　隣り合う共通電極ＣＯＭＬＡの間には、第１方向Ｄｘに延びるスリットＳＬＴＸが設けられる。隣り合う共通電極ＣＯＭＬＡの間には、第２方向Ｄｙに延びるスリットＳＬＴＹが設けられる。各共通電極ＣＯＭＬＡの内部には、第２方向Ｄｙに延びるスリットＳＬＴＩが設けられる。スリットＳＬＴＩは、スリットＳＬＴＹを不可視化するためのダミースリットと呼ばれる。このため、スリットＳＬＴＩの第２方向Ｄｙ端部は、導電性材料で接続されている。２つのスリットＳＬＴＩ間の距離と、スリットＳＬＴＩとスリットＳＬＴＹとの距離が同じであると、スリットＳＬＴＹが目立ちにくくなる。スリットＳＬＴＹの第１方向Ｄｘの幅は、１μｍ以上５μｍ以下程度である。同様に、スリットＳＬＴＩの第１方向Ｄｘの幅は、１μｍ以上５μｍ以下程度である。
　実施形態２の表示装置１は、図１７Ａ及び図１８Ａに例示するように、第３方向ＤｚにみてスリットＳＬＴＹと重畳する信号線ＳＧＬが負極性の駆動電圧で駆動されている。スリットＳＬＴＹに隣接する画素電極２２は、両方とも負極性で駆動される。ここで、信号線ＳＧＬの電界がスリットＳＬＴＹを介して漏れても、スリットＳＬＴＹと隣接する画素電極２２は、スリットＳＬＴＹと重畳する信号線ＳＧＬと同じ極性で駆動される。このため、スリットＳＬＴＹを挟んで隣り合う画素電極２２は、スリットＳＬＴＹと重畳する信号線ＳＧＬに対して同程度の電界分布を生じる。これにより、スリットＳＬＴＹの周辺では、イオンの集積が生じにくい。
　実施形態２の表示装置１は、反転駆動して、図１７Ｂ及び図１８Ｂに例示するように、第３方向ＤｚにみてスリットＳＬＴＹと重畳する信号線ＳＧＬが正極性の駆動電圧で駆動されている。スリットＳＬＴＹに隣接する画素電極２２は、両方とも正極性で駆動される。このため、スリットＳＬＴＹを挟んで隣り合う画素電極２２は、スリットＳＬＴＹと重畳する信号線ＳＧＬに対して同程度の電界分布を生じる。これにより、駆動電圧の極性が反転しても、スリットＳＬＴの周辺では、イオンの集積が生じにくい。
　以上説明したように、実施形態２の表示装置１は、第１基板２１と、複数の走査線ＧＣＬと、複数の信号線ＳＧＬと、共通電極ＣＯＭＬＡと、画素電極２２とを備える。走査線ＧＣＬは、第１基板２１の第１方向Ｄｘに延在する。信号線ＳＧＬは、第１基板２１の第１方向Ｄｘとは交差する第２方向Ｄｙに延在する。共通電極ＣＯＭＬＡが第１基板２１に設けられ、画素電極２２は、共通電極ＣＯＭＬＡと、平面視で重畳する。隣り合う共通電極ＣＯＭＬＡの間であり、第２方向Ｄｙに延びるスリットＳＬＴＹ（第１スリット）は、平面視で、信号線ＳＧＬの１つと重畳する。そして、表示動作において、スリットＳＬＴＹに重なる信号線ＳＧＬの駆動電圧の極性は、当該スリットＳＬＴＹの第１方向Ｄｘに隣接する２つの画素電極２２の駆動電圧の極性と同じである。
　このように、実施形態２の表示装置１において、スリットＳＬＴＹを挟んで隣り合う画素電極２２は、スリットＳＬＴＹと重畳する信号線ＳＧＬに対して同程度の電界分布を生じる。これにより、スリットＳＬＴＹの周辺では、イオンの集積が生じにくい。実施形態２の表示装置１は、表示品位の劣化を抑制できる。
　共通電極ＣＯＭＬの内部には、第２方向Ｄｙに延びるスリットＳＬＴＩ（第２スリット）を有している。スリットＳＬＴＩは、平面視で、信号線ＳＧＬの１つと重畳している。そして、表示動作において、スリットＳＬＴＩに重なる信号線ＳＧＬの駆動電圧の極性は、当該スリットＳＬＴＩに隣接する２つの画素電極２２の駆動電圧の極性と同じである。
　実施形態２の表示装置１において、スリットＳＬＴＩを挟んで隣り合う画素電極２２は、スリットＳＬＴＩと重畳する信号線ＳＧＬに対して同程度の電界分布を生じる。これにより、スリットＳＬＴＩの周辺では、イオンの集積が生じにくい。実施形態２の表示装置１は、表示品位の劣化を抑制できる。
（実施形態３）
　図１９は、実施形態３の表示動作において、第１駆動状態の画素電極及び信号線の極性を模式的に説明する断面図である。なお、上述した各実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　実施形態３では、実施形態１のようにゲートドライバ１２、ソースドライバ１３、又は、駆動電極ドライバ１４は、ガラス基板である第１基板２１に形成されるのではなく、上述したフレキシブル基板７２を介して、第１基板２１とは別の場所に配置されていてもよい。例えば、図１９のように、第１基板２１とは別の場所に配置された駆動電極ドライバ１４が、シールド電極２２Ｓに、表示動作中において、例えば共通電極ＣＯＭＬと同じ電圧を印加する。これにより、シールド電極２２Ｓは、信号線ＳＧＬの電界がスリットＳＬＴ又はスリットＳＬＴＩを介して漏れることを抑制する。
　以上、本開示の好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。
　例えば、実施形態１の変形例１から４の態様は、実施形態２又は実施形態３の表示装置１の態様に適用してもよい。
　例えば、第１方向Ｄｘと第２方向Ｄｙとで規定される平面は、第１基板２１の面と平行としたが、第１基板２１の面が湾曲していてもよい。この場合、表示装置１が最大面積でみる方向からみて、所定の方向が第１方向となり、その第１方向と交差する方向が第２方向となる。表示装置１が最大面積でみる方向は、第１方向及び第２方向に直交する第３方向が規定されればよい。
　１　表示装置
　２　画素基板
　３　対向基板
　６　液晶層
　１０　表示部
　１４　駆動電極ドライバ
　１８　検出用ＩＣ
　１９　集積回路
　２１　第１基板
　２２　画素電極
　２２Ｓ　シールド電極
　３１　第２基板
　ＣＯＭＬ、ＣＯＭＬＡ　共通電極
　ＭＬ　補助電極
　ＳＥＬ　セレクタ回路
　ＳＧＬ　信号線
　ＳＬＴ、ＳＬＴＩ、ＳＬＴＸ、ＳＬＴＹ　スリット
　ＴＤＬ　検出電極

Claims (11)

  1. 　基板と、
    　前記基板の第１方向に延在する複数の走査線と、
    　前記基板の前記第１方向とは交差する第２方向に延在する複数の信号線と、
    　前記基板に設けられた複数の共通電極と、
    　前記共通電極と、平面視で重畳する複数の画素電極と、を備え、
    　前記共通電極は、前記第１方向に隣り合う第１共通電極と第２共通電極とを備え、前記第１共通電極と前記第２共通電極との間には第２方向に延びる電極間スリットが設けられており、
    　前記画素電極は、前記第１共通電極に重畳する第１画素電極と、前記第２共通電極に重畳する第２画素電極とを備え、前記第１画素電極は第１信号線から画素信号が供給され、前記第２画素電極は第２信号線から画素信号が供給され、これら一対の前記第１画素電極と前記第２画素電極とは平面視で前記電極間スリットを介して隣り合って設けられており、
    　前記電極間スリットは、平面視で、前記第２信号線と重畳しており、
    　表示動作において、前記第２信号線の極性は、前記第１画素電極の極性及び前記第２画素電極の極性と同じである、
    　表示装置。
  2. 　前記表示動作において、前記第１信号線の極性と前記第２信号線の極性が同じである
    　請求項１に記載の表示装置。
  3. 　表示動作において、前記第２信号線の極性と、前記第１画素電極の極性及び前記第２画素電極の極性とは、所定の周期で反転する、
    　請求項１又は請求項２に記載の表示装置。
  4. 　前記画素電極は、前記第２共通電極に重畳する第３画素電極と第４画素電極とをさらに備え、
    　前記信号線は、前記第３画素電極に画素信号を供給する第３信号線と、前記第４画素電極に画素信号を供給する第４信号線とを備え、
    　前記第２共通電極は、前記第２方向に延びる電極内スリットを有し、
    　前記電極内スリットは、平面視で、前記第４信号線の１つと重畳しており、
    　表示動作において、前記第４信号線の極性は、前記第３画素電極の極性及び前記第４画素電極の極性と同じである、
    　請求項１乃至請求項３のいずれか１項に記載の表示装置。
  5. 　前記表示動作において、前記第３信号線と前記第４信号線の極性が同じである
    　請求項４に記載の表示装置。
  6. 　表示動作において、前記第４信号線の極性と、前記第３画素電極の極性及び前記第４画素電極の極性とは、所定の周期で反転する、
    　請求項４又は請求項５に記載の表示装置。
  7. 　前記第１方向に前記第１信号線、前記第２信号線、前記第３信号線、前記第４信号線がこの順で隣り合って配置されており、前記第１信号線及び前記第２信号線が正極性であり、前記第３信号線及び前記第４信号線が負極性である、
    　請求項４に記載の表示装置。
  8. 　前記電極間スリットと重畳するシールド電極を備え、前記シールド電極は、前記画素電極と同層に形成されている、
    　請求項１から請求項７のいずれか１項に記載の表示装置。
  9. 　前記電極間スリットの一部と重畳する補助電極を備え、前記補助電極は、金属層で形成されている、
    　請求項１から請求項８のいずれか１項に記載の表示装置。
  10. 　前記共通電極は、前記第２方向に延在し、
    　前記第１方向及び前記第２方向とは異なる第３方向において複数の前記共通電極と対向し、かつ前記第１方向に延在して、複数の前記共通電極と容量結合する、複数の検出電極をさらに備える、
    　請求項１から９のいずれか１項に記載の表示装置。
  11. 　複数の前記共通電極は、行列状に配置されている、
    　請求項１から１０のいずれか１項に記載の表示装置。
PCT/JP2019/048349 2018-12-11 2019-12-10 表示装置 Ceased WO2020122078A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-231375 2018-12-11
JP2018231375A JP2020095106A (ja) 2018-12-11 2018-12-11 表示装置

Publications (1)

Publication Number Publication Date
WO2020122078A1 true WO2020122078A1 (ja) 2020-06-18

Family

ID=71077201

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/048349 Ceased WO2020122078A1 (ja) 2018-12-11 2019-12-10 表示装置

Country Status (2)

Country Link
JP (1) JP2020095106A (ja)
WO (1) WO2020122078A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024090750A (ja) 2022-12-23 2024-07-04 シャープディスプレイテクノロジー株式会社 液晶パネル、３ｄ映像表示用アクティブリターダ及び表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014132446A (ja) * 2012-12-05 2014-07-17 Japan Display Inc タッチ検出機能付き表示装置及び電子機器
JP2015222346A (ja) * 2014-05-23 2015-12-10 株式会社ジャパンディスプレイ 表示装置及び電子機器
JP2016184098A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置
US20170068349A1 (en) * 2015-09-09 2017-03-09 Dongbu Hitek Co., Ltd. Touch sensor and touch sensing method
JP2017146438A (ja) * 2016-02-17 2017-08-24 株式会社ジャパンディスプレイ 液晶表示装置
JP2017151702A (ja) * 2016-02-24 2017-08-31 株式会社ジャパンディスプレイ 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014132446A (ja) * 2012-12-05 2014-07-17 Japan Display Inc タッチ検出機能付き表示装置及び電子機器
JP2015222346A (ja) * 2014-05-23 2015-12-10 株式会社ジャパンディスプレイ 表示装置及び電子機器
JP2016184098A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置
US20170068349A1 (en) * 2015-09-09 2017-03-09 Dongbu Hitek Co., Ltd. Touch sensor and touch sensing method
JP2017146438A (ja) * 2016-02-17 2017-08-24 株式会社ジャパンディスプレイ 液晶表示装置
JP2017151702A (ja) * 2016-02-24 2017-08-31 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP2020095106A (ja) 2020-06-18

Similar Documents

Publication Publication Date Title
US9110583B2 (en) Display device integrated with touch screen
JP6376989B2 (ja) 表示装置
TWI564758B (zh) 具有觸碰偵測器之顯示器面板、觸控面板、及電子單元
KR101821012B1 (ko) 센서를 구비한 표시 장치 및 그 구동 방법
JP5240893B2 (ja) 薄膜トランジスタ表示板及び表示装置
TWI607352B (zh) 附有觸控檢測功能之顯示裝置及電子機器
JP5513308B2 (ja) タッチ検出機能付き表示装置、および電子機器
TWI501000B (zh) 液晶顯示裝置
US20150192814A1 (en) Liquid crystal display device
US11703968B2 (en) Display device and circuit board
JP2007041602A (ja) 液晶表示装置
JP2014211825A (ja) 表示装置
US10712852B2 (en) Display device with position inputting function
JP6588852B2 (ja) センサ及びセンサ付き表示装置
CN110347281B (zh) 带位置输入功能的显示装置
CN110914793B (zh) 带触摸面板的显示装置
US20150153767A1 (en) Display device
KR20130065564A (ko) 터치 스크린 일체형 표시장치
US20150103048A1 (en) Display device
US20200272011A1 (en) Display device
JP6131123B2 (ja) タッチパネル付表示装置
JP2017146767A (ja) 表示装置
JP6074287B2 (ja) 表示装置
JP5905730B2 (ja) タッチパネル付液晶表示装置
US20150103278A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19895072

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19895072

Country of ref document: EP

Kind code of ref document: A1