WO2020107610A1 - 一种goa电路、显示面板及显示装置 - Google Patents

一种goa电路、显示面板及显示装置 Download PDF

Info

Publication number
WO2020107610A1
WO2020107610A1 PCT/CN2018/124282 CN2018124282W WO2020107610A1 WO 2020107610 A1 WO2020107610 A1 WO 2020107610A1 CN 2018124282 W CN2018124282 W CN 2018124282W WO 2020107610 A1 WO2020107610 A1 WO 2020107610A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film transistor
signal
node
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/124282
Other languages
English (en)
French (fr)
Inventor
张鑫
肖军城
管延庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to US16/342,977 priority Critical patent/US10847107B2/en
Publication of WO2020107610A1 publication Critical patent/WO2020107610A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Definitions

  • the invention relates to the field of display technology, in particular to a GOA circuit, a display panel and a display device.
  • GOA Gate Driver On Array
  • the gate line scanning driving signal circuit is made on the Array substrate by using the existing Array manufacturing process of the thin film transistor liquid crystal display to realize a technology for driving the gate progressive scanning.
  • Display panels based on low temperature polysilicon (LTPS) technology can be divided into NMOS type, PMOS type, and CMOS with NMOS and PMOS type TFTs according to the type of thin film transistor (TFT) used in the panel.
  • TFT thin film transistor
  • GOA circuits are divided into NMOS circuits, PMOS circuits, and CMOS circuits.
  • the NMOS circuit saves the P-doped photomask and process, which helps to improve the product yield and reduce the cost.
  • the stability of the NMOS or PMOS type GOA is easily interfered by the display area, especially in the heavy load screen (such as Pixel dot reversal and other screens), which causes the input signal to fluctuate, thereby affecting the next level of GOA unit
  • the cascade transmission signal fluctuates, which affects the stability of the Q point potential, resulting in the failure to achieve the normal cascade transmission function, making the GOA circuit ineffective, especially in large and medium-sized liquid crystal display devices.
  • An object of the present invention is to provide a GOA circuit, a display panel, and a display device, which can stabilize the GOA circuit.
  • the present invention provides a GOA circuit, which includes:
  • the GOA circuit includes m cascaded GOA units, and the nth stage GOA unit includes: a first voltage stabilizing module, used to maintain the level of the first node when the input signal of the GOA circuit fluctuates; A capacitor and a second capacitor, one end of the first capacitor is connected to the connection point between the forward scan control signal and the forward and backward scan control module; one end of the second capacitor is connected to the reverse scan control signal and the Connection point connection between forward and reverse scanning control modules;
  • the forward and backward scanning control module is configured to control the GOA circuit to perform forward scanning or backward scanning according to the forward scanning control signal or the backward scanning control signal;
  • the node signal control module is used to control the GOA circuit to output a low-level gate drive signal during the non-working phase according to the n+1th level clock signal and the n-1th level clock signal;
  • the output control module is used to control the output of the gate drive signal of the current stage according to the clock signal of the current stage;
  • the second voltage regulator module is used to maintain the level of the first node
  • a first pull-down module used to pull down the level of the first node
  • the second pull-down module is used to pull down the level of the second node
  • the third pull-down module is used to pull down the level of the gate drive signal at the current stage.
  • the present invention also provides a liquid crystal panel, which includes any of the GOA circuits described above.
  • the present invention also provides a display device including the above-mentioned liquid crystal panel.
  • the GOA circuit, display panel and display device of the present invention by adding a first voltage stabilizing module, maintain the level of the first node when the input signal of the GOA circuit fluctuates, thereby avoiding the potential of the Q point being pulled down, The normal cascade transmission function is realized, and the stability of the GOA circuit is increased.
  • Figure 1 is a schematic diagram of the structure of an existing GOA circuit
  • FIG. 2 is a schematic diagram of the structure of the middle n-th GOA unit of the existing GOA circuit
  • 3 is a schematic diagram of the structure of the n+2th stage GOA unit in the existing GOA circuit
  • 4 is a timing diagram of the GOA circuit of the display panel of the existing 4CK architecture
  • FIG. 5 is a schematic structural diagram of a GOA circuit of the present invention.
  • the forward and reverse scan control module 100 is used to control the GOA circuit to perform forward scan or reverse scan according to the forward scan control signal U2D or the reverse scan control signal D2U.
  • the node signal control module 200 is used to control the GOA unit of the current stage to output a low-level gate in the non-operation stage according to the n+1th stage clock signal CK(n+1) and the n-1th stage clock signal CK(n-1) Drive signal.
  • the output control module 300 is used to control the output of the gate drive signal of the current stage according to the clock signal CK(n) of the current stage.
  • the voltage stabilizing module 400 is used to maintain the level of the first node Q.
  • the first pull-down module 500 is used to pull down the level of the first node Q.
  • the second pull-down module 600 is used to pull down the level of the second node P.
  • the third pull-down module 700 is used to pull down the level of the gate driving signal G(n) of the current stage.
  • the fourth pull-down module 800 is used to pull down the level of the gate driving signal G(n) of the current stage when the display panel is in the second working state according to the second global signal GAS2.
  • the pull-up module 900 is used to control the GOA unit at the current level to output a high-level gate driving signal according to the first global signal GAS1 when the display panel is in the first working state.
  • the first working state is during the black screen touch operation or when the power is abnormally turned off.
  • the first global signal GAS1 is at a high level, and all GOA units output gate drive signals at a high level.
  • the second working state is during the display touch operation, and the second global signal GAS2 is at a high level.
  • a left GOA circuit and a right GOA circuit are respectively provided on both sides of the display panel.
  • the left GOA circuit drives scan lines of odd rows
  • the right GOA circuit drives scan lines of even rows.
  • the GOA circuit performs a cycle with 2 basic units as the smallest repeating unit.
  • the n-th level GOA unit and the n+2th level GOA unit can jointly form a GOA repeating unit.
  • the nth stage clock signal of the nth stage GOA unit is the first clock signal CK1
  • the nth stage The n+1th stage clock signal of the GOA unit is the second clock signal CK2
  • the n-1th stage clock signal of the nth stage GOA unit is the fourth clock signal CK4
  • the signal is the third clock signal CK3
  • the n+1 stage clock signal of the n+2 stage GOA unit is the fourth clock signal
  • the n-1 stage clock signal of the n+2 stage GOA unit is the second clock signal .
  • the display panel can also use the 8CK architecture, and the GOA circuit circulates with 4 basic units as the smallest repeating unit.
  • Figure 4 shows the timing diagram of the GOA circuit corresponding to the display panel of the 4CK architecture;
  • the STV signal is the start signal of the GOA circuit, and STVL and STVR correspond to the left STV and the right STV respectively, that is, STVL and STVR are the left start signals, respectively And right start signal.
  • Both the first global signal GAS1 and the second global signal GAS2 are at a low level during normal operation of the display panel.
  • the second global signal GAS2 changes from the low level to the high level during the display period T1 to the touch period T2.
  • the output control module 300 of the GOA unit of the first stage is connected with the first clock signal
  • the output control module 300 of the GOA unit of the second stage is connected with the second clock signal.
  • the output control module 300 of the level 3 GOA unit is connected to the third clock signal
  • the output control module 300 of the level 4 GOA unit is connected to the fourth clock signal, so when CK1 is high, G(1) is High level, so GATE_1 is also high level.
  • the rest of GATE_2 to GATE_4 are similar.
  • VGL and D2U are the same.
  • the display area is connected to the VGL signal through NT10.
  • VGL is most affected by the Couple of the display area.
  • VGL has greater fluctuations relative to the D2U signal, so although the voltage of VGL and D2U are the same, but the instantaneous voltage of VGL affected by Couple is higher than D2U, then the G(N+2) signal is not pulled down, because the next level
  • the gate of NT2 of the GOA unit is connected to G(N+2), resulting in the risk of NT2 being opened instantly.
  • FIG. 5 is a schematic structural diagram of a GOA circuit according to Embodiment 1 of the present invention.
  • the GOA circuit of this embodiment includes m cascaded GOA units; the n-th GOA unit includes: a first voltage regulator module 210, a forward and reverse scan control module 100, a node signal control module 200, and an output
  • the fourth capacitor C2 where m ⁇ n ⁇ 1;
  • the first voltage stabilizing module 210 is used to maintain the level of the first node when the input signal of the GOA circuit fluctuates (that is, when the screen is reloaded).
  • the first voltage stabilizing module 210 includes a first capacitor C3 and a second capacitor C4, and one end of the first capacitor C3 is connected to a connection point W1 between the forward scanning control signal U2D and the forward and backward scanning control module 100; One end of the second capacitor C4 is connected to the connection point W2 between the reverse scan control signal D2U and the forward and reverse scan control module 100.
  • the forward and reverse scanning control module 200 includes a first thin film transistor NT1 and a second thin film transistor NT2;
  • the gate of the first thin film transistor NT1 is connected to the gate drive signal G(n-2) of the n-2th stage GOA unit, the source is connected to the forward scan control signal U2D, and the drain is respectively connected to the second thin film The drain of the transistor NT2, the second pull-down module 600 and the first node Q are connected;
  • the source of the second thin film transistor NT2 is connected to the reverse DC scan control signal D2U, and the gate is connected to the gate drive signal G(n+2) of the n+2th stage GOA unit.
  • the node signal control module 200 includes a third thin film transistor NT3, a fourth thin film transistor NT4, and an eighth thin film transistor NT8.
  • the gate of the third thin film transistor NT3 is connected to the source of the first thin film transistor NT1, and the source is connected Entering the n+1th stage clock signal, the drain is connected to the drain of the fourth thin film transistor NT4 and the gate of the eighth thin film transistor NT8.
  • the gate of the fourth thin film transistor NT4 is connected to the source of the second thin film transistor NT2, and the source is connected to the n-1th stage clock signal.
  • the source of the eighth thin film transistor NT8 is connected to the constant voltage high potential signal VGH, and the drain is connected to the second node P.
  • the second pull-down module 600 includes a sixth thin film transistor NT6, the gate of the sixth thin film transistor NT6 is connected to the drain of the second thin film transistor NT2, the source is connected to the constant voltage low potential signal VGL, the drain Connected to the second node P.
  • One end of the third capacitor C1 is connected to the first node Q, and the other end of the third capacitor C1 is connected to the constant voltage low potential signal VGL.
  • the second voltage stabilizing module 400 includes a seventh thin film transistor NT7.
  • the gate of the seventh thin film transistor NT7 is connected to the constant voltage high potential signal VGH, the source is connected to the first node Q, and the drain is connected to the gate of the ninth thin film transistor NT9. connection.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种GOA电路、显示面板及显示装置，该GOA电路包括：第一稳压模块（210），包括第一电容（C3）和第二电容（C4），第一电容（C3）的一端与正向扫描控制信号（U2D）和正反向扫描控制模块（100）之间的连接点（W1）连接；第二电容（C4）的一端与反向扫描控制信号（D2U）和正反向扫描控制模块（100）之间的连接点（W1）连接。

Description

一种GOA电路、显示面板及显示装置 技术领域
本发明涉及显示技术领域，特别是涉及一种GOA电路、显示面板及显示装置。
 背景技术
目前，液晶显示装置已经广泛地应用于各种电子产品中，而GOA（Gate Driver On Array）电路是液晶显示装置中的一个重要组成部分，利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描驱动的一项技术。
基于低温多晶硅（LTPS）技术的显示面板，根据面板内采用的薄膜晶体管（TFT）类型，可以分为NMOS型、PMOS型，以及皆有NMOS和PMOS型TFT的CMOS。类似的，GOA电路分为NMOS电路，PMOS电路以及CMOS电路。NMOS电路相比于CMOS电路由于省去P掺杂这一层光罩及工序，有助于提高产品良率以及降低成本。
 技术问题
相对于CMOS型GOA，NMOS或PMOS型的GOA的稳定性容易受到显示区域的干扰，尤其在重载画面（比如Pixel点反转等画面），使得输入信号出现波动，从而影响下一级GOA单元的级传信号出现波动，影响了Q点电位的稳定性，从而导致无法实现正常的级传功能，使得GOA电路失效，特别是中大尺寸的液晶显示装置中更容易出现。
 技术解决方案
本发明的目的在于提供一种GOA电路、显示面板及显示装置，能够GOA电路的稳定性。
为解决上述技术问题，本发明提供一种GOA电路，其包括：
其中GOA电路包括m个级联的GOA单元，第n级GOA单元包括：第一稳压模块，用于在所述GOA电路的输入信号出现波动时，维持第一节点的电平；其包括第一电容和第二电容，所述第一电容的一端与正向扫描控制信号和正反向扫描控制模块之间的连接点连接；所述第二电容的一端与反向扫描控制信号和所述正反向扫描控制模块之间的连接点连接；
所述正反向扫描控制模块，用于根据所述正向扫描控制信号或所述反向扫描控制信号控制GOA电路进行正向扫描或反向扫描；
节点信号控制模块，用于根据第n+1级时钟信号和第n-1级时钟信号控制所述GOA电路在非工作阶段输出低电位的栅极驱动信号；其中m≥n≥1；
输出控制模块，用于根据本级时钟信号控制本级栅极驱动信号的输出；
第二稳压模块，用于维持第一节点的电平；
第一下拉模块，用于下拉所述第一节点的电平；
第二下拉模块，用于下拉第二节点的电平；
第三下拉模块，用于下拉本级栅极驱动信号的电平。
本发明还提供一种液晶面板，其包括上述任意一种GOA电路。
本发明还提供一种显示装置，其包括上述的液晶面板。
 有益效果
本发明的GOA电路、显示面板及显示装置，通过增加第一稳压模块，在所述GOA电路的输入信号出现波动时，维持第一节点的电平，从而避免Q点的电位被拉低，实现了正常的级传功能，增加了GOA电路的稳定性。
 附图说明
图1为现有GOA电路的结构示意图；
图2为现有GOA电路的中第n级GOA单元的结构示意图；
图3为现有GOA电路的中第n+2级GOA单元的结构示意图；
图4为现有4CK架构的显示面板的GOA电路的时序图；
图5为本发明的GOA电路的结构示意图。
 本发明的实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
如图1所示，现有的GOA电路包括m个级联的GOA单元，第n级GOA单元包括：正反向扫描控制模块100、节点信号控制模块200、输出控制模块300、稳压模块400、第一下拉模块500、第二下拉模块600、第三下拉模块700、第四下拉模块800、上拉模块900、以及第三电容C1和第四电容C2，其中m≥n≥1；
正反向扫描控制模块100用于根据正向扫描控制信号U2D或反向扫描控制信号D2U控制GOA电路进行正向扫描或反向扫描。节点信号控制模块200用于根据第n+1级时钟信号CK(n+1)和第n-1级时钟信号CK(n-1)控制本级GOA单元在非工作阶段输出低电位的栅极驱动信号。输出控制模块300用于根据本级时钟信号CK(n)控制本级栅极驱动信号的输出。稳压模块400用于维持第一节点Q的电平。第一下拉模块500用于下拉所述第一节点Q的电平。第二下拉模块600用于下拉第二节点P的电平。第三下拉模块700用于下拉本级栅极驱动信号G（n）的电平。第四下拉模块800用于根据第二全局信号GAS2在显示面板处于第二工作状态时下拉本级栅极驱动信号G（n）的电平。上拉模块900用于根据第一全局信号GAS1在显示面板处于第一工作状态时控制本级GOA单元输出高电平的栅极驱动信号。第一工作状态为黑屏触控工作期间或者异常断电时。可以理解的，当显示面板处于第一工作状态时，第一全局信号GAS1为高电平，所有GOA单元都输出高电平的栅极驱动信号。第二工作状态为显示触控工作期间，此时第二全局信号GAS2为高电平。
当显示面板处于正向扫描状态时，U2D为高电平，D2U为低电平，此时GOA电路则由上向下逐行扫描，反之，当显示面板处于反向扫描状态时，U2D为低电平，D2U为高电平，此时GOA电路则由下向上逐行扫描。
在显示面板的两侧分别设置左侧GOA电路和右侧GOA电路，在一实施方式中，左侧GOA电路驱动奇数行的扫描线，右侧GOA电路驱动偶数行的扫描线。当显示面板为4CK架构时，GOA电路以2个基本单元为最小重复单元进行循环。如图2和3所示，第n级GOA单元和第n+2级GOA单元可以共同构成一个GOA重复单元。结合图4，GOA电路中共有4个时钟信号CK：第1时钟信号CK1至第4条时钟信号CK4，当第n级GOA单元的第n级时钟信号为第1时钟信号CK1时，第n级GOA单元的第n+1级时钟信号为第2时钟信号CK2，第n级GOA单元的第n-1级时钟信号为第4时钟信号CK4，当第n+2级GOA单元的第n级时钟信号为第3时钟信号CK3时，第n+2级GOA单元的第n+1级时钟信号为第4时钟信号，第n+2级GOA单元的第n-1级时钟信号为第2时钟信号。可以理解的，如果第n级GOA单元的节点信号控制模块200对应接入的是第2和第4时钟信号，输出控制模块300接入的是第1时钟信号，那么第n+1级GOA单元的节点信号控制模块200接入的就是第1条和第3条时钟信号，输出控制模块300接入的是第2时钟信号。当然显示面板也可使用8CK架构，GOA电路以4个基本单元为最小重复单元进行循环。
图4所示为4CK架构的显示面板对应的GOA电路的时序图；STV信号是GOA电路的启动信号，STVL和STVR分别对应左侧STV和右侧STV，也即STVL、STVR分别为左启动信号和右启动信号。第一全局信号GAS1和第二全局信号GAS2在显示面板正常工作时都为低电平。第二全局信号GAS2在显示期间T1转换为触控期间T2由低电平变为高电平。
其中GATE_1至GATE_4分别表示第1至4条扫描信号，分别对应第1至4级GOA单元的栅极驱动信号。
可以理解的，如果第1级GOA单元的输出控制模块300接入的是第1时钟信号，第2级GOA单元输出控制模块300接入的是第2时钟信号。第3级GOA单元的输出控制模块300接入的是第3时钟信号，第4级GOA单元输出控制模块300接入的是第4时钟信号，因此当CK1为高点平时，G(1)为高电平，因而GATE_1也为高电平。其余GATE_2至GATE_4与此类似。
返回图1，在正常情况下VGL与D2U的电压相同，在重载画面下（比如Pixel点反转等画面），显示区域通过NT10与VGL信号相连，VGL受显示区域的Couple的影响最大。VGL相对于D2U信号，有更大的波动，所以虽然VGL与D2U电压相同，但是存在VGL受Couple影响瞬间电压高于D2U，那么对于G(N+2)信号不被拉低，由于下一级GOA单元的NT2的栅极接入G(N+2)，导致NT2存在被瞬间打开的风险。如果NT2打开，且此时Q点为高电位，则Q点电位存在被释放（拉低）的风险，因此无法继续保持高电位，无法实现正常的级传功能，引起GOA电路的失效。
请参照图5，图5为本发明实施例一的GOA电路的结构示意图。
如图5所示，本实施例的GOA电路包括m个级联的GOA单元；第n级GOA单元包括：第一稳压模块210、正反向扫描控制模块100、节点信号控制模块200、输出控制模块300、第二稳压模块400、第一下拉模块500、第二下拉模块600以及第三下拉模块700、此外还可包括第四下拉模块800以及上拉模块900、第三电容C1、第四电容C2，其中m≥n≥1；
第一稳压模块210用于在所述GOA电路的输入信号出现波动（也即在重载画面）时，维持第一节点的电平。
其余模块的功能与图1的功能相同。
第一稳压模块210包括第一电容C3和第二电容C4，所述第一电容C3的一端与正向扫描控制信号U2D和正反向扫描控制模块100之间的连接点W1连接；所述第二电容C4的一端与反向扫描控制信号D2U和所述正反向扫描控制模块100之间的连接点W2连接。
所述正反向扫描控制模块200包括第一薄膜晶体管NT1和第二薄膜晶体管NT2；
所述第一薄膜晶体管NT1的栅极连接第n-2级GOA单元的栅极驱动信号G（n-2），源极接入正向扫描控制信号U2D，漏极分别与所述第二薄膜晶体管NT2的漏极、所述第二下拉模块600以及所述第一节点Q连接；
所述第二薄膜晶体管NT2的源极接入所述反向直流扫描控制信号D2U，栅极连接第n+2级GOA单元的栅极驱动信号G（n+2）。
所述节点信号控制模块200包括第三薄膜晶体管NT3、第四薄膜晶体管NT4、第八薄膜晶体管NT8，第三薄膜晶体管NT3的栅极接入与第一薄膜晶体管NT1的源极连接，源极接入第n+1级时钟信号，漏极与第四薄膜晶体管NT4的漏极以及第八薄膜晶体管NT8的栅极连接。第四薄膜晶体管NT4的栅极与第二薄膜晶体管NT2的源极连接，源极接入第n-1级时钟信号。第八薄膜晶体管NT8的源极接入恒压高电位信号VGH，漏极与第二节点P连接。
所述第二下拉模块600包括第六薄膜晶体管NT6，所述第六薄膜晶体管NT6的栅极与所述第二薄膜晶体管NT2的漏极连接，源极接入恒压低电位信号VGL，漏极与所述第二节点P连接。
所述第三电容C1的一端与所述第一节点Q连接，所述第三电容C1的另一端接入恒压低电位信号VGL。
第二稳压模块400包括第七薄膜晶体管NT7，第七薄膜晶体管NT7的栅极接入恒压高电位信号VGH，源极与第一节点Q连接，漏极与第九薄膜晶体管NT9的栅极连接。
输出控制模块300包括第九薄膜晶体管NT9，第九薄膜晶体管NT9的栅极与第七薄膜晶体管NT7的漏极连接，源极接入本级时钟信号CK(n)。
第一下拉模块500包括第五薄膜晶体管NT5，第五薄膜晶体管NT5的栅极与第二节点P连接，漏极与第一节点Q连接，源极接入恒压低电位信号VGL。
第三下拉模块700包括第十薄膜晶体管NT10，第十薄膜晶体管NT10的栅极与第二节点P连接，源极接入恒压低电位信号VGL，漏极与第九薄膜晶体管NT9的漏极连接。
第四下拉模块800包括第十三薄膜晶体管NT13，第十三薄膜晶体管NT13的栅极接入第二全局信号GAS2，源极接入恒压低电位信号VGL。
上拉模块900包括第十一薄膜晶体管NT11和第十二薄膜晶体管NT12，第十一薄膜晶体管NT11的栅极和源极连接，第十二薄膜晶体管NT12和第十一薄膜晶体管NT11的栅极均接入第一全局信号GAS1，第十二薄膜晶体管NT12的源极接入恒压低电位信号VGL，漏极接入第二节点，第十一薄膜晶体管NT11的漏极分别与第九薄膜晶体管NT9的漏极、第十薄膜晶体管NT10的漏极以及第十三薄膜晶体管NT13的漏极连接。
第四电容C2的一端与第二节点P连接，另一端接入恒压低电位信号VGL。
由于，本发明的GOA电路增加了第一稳压模块，因此当GOA电路的输入信号出现波动时，由于VGL瞬间为高电平，G(N+2)也与VGL同步变化，下一级GOA单元的NT2的栅极接入G(N+2)，源极通过电容C4输入VGL，使得NT2的栅源极之间的电压差为0，也即避免NT2打开，当Q点为高电位时，避免Q点电位被拉低，使得Q点继续保持高电位，实现了正常的级传功能，增强了级传的可靠性，进而提高了GOA电路的稳定性。
本发明还提供一种显示面板，其包括上述任意一种GOA电路。该显示面板比如为液晶显示面板。
本发明还提供一种显示装置，其包括上述显示面板。
本发明的GOA电路、显示面板及显示装置，通过增加第一稳压模块，在所述GOA电路的输入信号出现波动时，维持第一节点的电平，从而避免Q点的电位被拉低，实现了正常的级传功能，增加了GOA电路的稳定性。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (20)

  1. 一种GOA电路，其中GOA电路包括m个级联的GOA单元，第n级GOA单元包括：
    第一稳压模块，用于在所述GOA电路的输入信号出现波动时，维持第一节点的电平；其包括第一电容和第二电容，所述第一电容的一端与正向扫描控制信号和正反向扫描控制模块之间的连接点连接；所述第二电容的一端与反向扫描控制信号和所述正反向扫描控制模块之间的连接点连接；
    所述正反向扫描控制模块，用于根据所述正向扫描控制信号或所述反向扫描控制信号控制GOA电路进行正向扫描或反向扫描；
    节点信号控制模块，用于根据第n+1级时钟信号和第n-1级时钟信号控制所述GOA电路在非工作阶段输出低电位的栅极驱动信号；其中m≥n≥1；
    输出控制模块，用于根据本级时钟信号控制本级栅极驱动信号的输出；
    第二稳压模块，用于维持第一节点的电平；
    第一下拉模块，用于下拉所述第一节点的电平；
    第二下拉模块，用于下拉第二节点的电平；以及
    第三下拉模块，用于下拉本级栅极驱动信号的电平。
  2. 根据权利要求1所述的GOA电路，其中
    所述正向扫描控制模块包括第一薄膜晶体管、第二薄膜晶体管；
    所述第一薄膜晶体管的源极接入所述正向扫描控制信号，栅极连接第n-2级GOA单元的栅极驱动信号；漏极分别与所述第二薄膜晶体管的漏极、所述第二下拉模块以及所述第一节点连接；
    所述第二薄膜晶体管的源极接入所述反向扫描控制信号，栅极接入第n+2级GOA单元的栅极驱动信号。
  3. 根据权利要求2所述的GOA电路，其中
    所述节点信号控制模块包括第三薄膜晶体管、第四薄膜晶体管以及第八薄膜晶体管；
    所述第三薄膜晶体管的栅极与所述第一薄膜晶体管的源极连接，源极接入第n+1级时钟信号，漏极与第四薄膜晶体管的漏极以及第八薄膜晶体管的栅极连接；
    第四薄膜晶体管的栅极与所述第二薄膜晶体管的源极连接，源极接入第n-1级时钟信号；
    第八薄膜晶体管的源极接入恒压高电位信号，漏极与第二节点连接。
  4. 根据权利要求3所述的GOA电路，其中
    所述第二下拉模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极与所述第二薄膜晶体管的漏极连接，源极接入所述恒压低电位信号，漏极与所述第二节点连接。
  5. 根据权利要求1所述的GOA电路，其中
    所述第一下拉模包括第五薄膜晶体管，所述第五薄膜晶体管的栅极与所述第二节点连接，漏极与所述第一节点连接，源极接入恒压低电位信号。
  6. 根据权利要求1所述的GOA电路，其中
    所述第二稳压模块包括第七薄膜晶体管，所述第七薄膜晶体管的栅极接入恒压高电位信号，源极与所述第一节点连接。
  7. 根据权利要求6所述的GOA电路，其中
    所述输出控制模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极与所述第七薄膜晶体管的漏极连接，源极接入本级时钟信号。
  8. 根据权利要求7所述的GOA电路，其中
    所述第三下拉模块包括第十薄膜晶体管，所述第十薄膜晶体管的栅极与所述第二节点连接，源极接入恒压低电位信号，所述第十薄膜晶体管的漏极与所述九薄膜晶体管的漏极连接。
  9. 一种液晶面板，其包括GOA电路，其中GOA电路包括m个级联的GOA单元，第n级GOA单元包括：
    第一稳压模块，用于在所述GOA电路的输入信号出现波动时，维持第一节点的电平；其包括第一电容和第二电容，所述第一电容的一端与正向扫描控制信号和正反向扫描控制模块之间的连接点连接；所述第二电容的一端与反向扫描控制信号和所述正反向扫描控制模块之间的连接点连接；
    所述正反向扫描控制模块，用于根据所述正向扫描控制信号或所述反向扫描控制信号控制GOA电路进行正向扫描或反向扫描；
    节点信号控制模块，用于根据第n+1级时钟信号和第n-1级时钟信号控制所述GOA电路在非工作阶段输出低电位的栅极驱动信号；其中m≥n≥1；
    输出控制模块，用于根据本级时钟信号控制本级栅极驱动信号的输出；
    第二稳压模块，用于维持第一节点的电平；
    第一下拉模块，用于下拉所述第一节点的电平；
    第二下拉模块，用于下拉第二节点的电平；以及
    第三下拉模块，用于下拉本级栅极驱动信号的电平。
  10. 根据权利要求9所述的液晶面板，其中
    所述正向扫描控制模块包括第一薄膜晶体管、第二薄膜晶体管；
    所述第一薄膜晶体管的源极接入所述正向扫描控制信号，栅极连接第n-2级GOA单元的栅极驱动信号；漏极分别与所述第二薄膜晶体管的漏极、所述第二下拉模块以及所述第一节点连接；
    所述第二薄膜晶体管的源极接入所述反向扫描控制信号，栅极接入第n+2级GOA单元的栅极驱动信号。
  11. 根据权利要求10所述的液晶面板，其中
    所述节点信号控制模块包括第三薄膜晶体管、第四薄膜晶体管以及第八薄膜晶体管；
    所述第三薄膜晶体管的栅极与所述第一薄膜晶体管的源极连接，源极接入第n+1级时钟信号，漏极与第四薄膜晶体管的漏极以及第八薄膜晶体管的栅极连接；
    第四薄膜晶体管的栅极与所述第二薄膜晶体管的源极连接，源极接入第n-1级时钟信号；
    第八薄膜晶体管的源极接入恒压高电位信号，漏极与第二节点连接。
  12. 根据权利要求11所述的液晶面板，其中
    所述第二下拉模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极与所述第二薄膜晶体管的漏极连接，源极接入所述恒压低电位信号，漏极与所述第二节点连接。
  13. 根据权利要求9所述的液晶面板，其中
    所述第一下拉模包括第五薄膜晶体管，所述第五薄膜晶体管的栅极与所述第二节点连接，漏极与所述第一节点连接，源极接入恒压低电位信号。
  14. 根据权利要求9所述的液晶面板，其中
    所述第二稳压模块包括第七薄膜晶体管，所述第七薄膜晶体管的栅极接入恒压高电位信号，源极与所述第一节点连接。
  15. 根据权利要求14所述的液晶面板，其中
    所述输出控制模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极与所述第七薄膜晶体管的漏极连接，源极接入本级时钟信号。
  16. 根据权利要求14所述的液晶面板，其中
    所述第三下拉模块包括第十薄膜晶体管，所述第十薄膜晶体管的栅极与所述第二节点连接，源极接入恒压低电位信号，所述第十薄膜晶体管的漏极与所述九薄膜晶体管的漏极连接。
  17. 一种显示装置，其包括液晶面板，其包括GOA电路，其中GOA电路包括m个级联的GOA单元，第n级GOA单元包括：
    第一稳压模块，用于在所述GOA电路的输入信号出现波动时，维持第一节点的电平；其包括第一电容和第二电容，所述第一电容的一端与正向扫描控制信号和正反向扫描控制模块之间的连接点连接；所述第二电容的一端与反向扫描控制信号和所述正反向扫描控制模块之间的连接点连接；
    所述正反向扫描控制模块，用于根据所述正向扫描控制信号或所述反向扫描控制信号控制GOA电路进行正向扫描或反向扫描；
    节点信号控制模块，用于根据第n+1级时钟信号和第n-1级时钟信号控制所述GOA电路在非工作阶段输出低电位的栅极驱动信号；其中m≥n≥1；
    输出控制模块，用于根据本级时钟信号控制本级栅极驱动信号的输出；
    第二稳压模块，用于维持第一节点的电平；
    第一下拉模块，用于下拉所述第一节点的电平；
    第二下拉模块，用于下拉第二节点的电平；以及
    第三下拉模块，用于下拉本级栅极驱动信号的电平。
  18. 根据权利要求17所述的显示装置，其中
    所述正向扫描控制模块包括第一薄膜晶体管、第二薄膜晶体管；
    所述第一薄膜晶体管的源极接入所述正向扫描控制信号，栅极连接第n-2级GOA单元的栅极驱动信号；漏极分别与所述第二薄膜晶体管的漏极、所述第二下拉模块以及所述第一节点连接；
    所述第二薄膜晶体管的源极接入所述反向扫描控制信号，栅极接入第n+2级GOA单元的栅极驱动信号。
  19. 根据权利要求18所述的显示装置，其中
    所述节点信号控制模块包括第三薄膜晶体管、第四薄膜晶体管以及第八薄膜晶体管；
    所述第三薄膜晶体管的栅极与所述第一薄膜晶体管的源极连接，源极接入第n+1级时钟信号，漏极与第四薄膜晶体管的漏极以及第八薄膜晶体管的栅极连接；
    第四薄膜晶体管的栅极与所述第二薄膜晶体管的源极连接，源极接入第n-1级时钟信号；
    第八薄膜晶体管的源极接入恒压高电位信号，漏极与第二节点连接。
  20. 根据权利要求19所述的显示装置，其中
    所述第二下拉模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极与所述第二薄膜晶体管的漏极连接，源极接入所述恒压低电位信号，漏极与所述第二节点连接。
PCT/CN2018/124282 2018-11-30 2018-12-27 一种goa电路、显示面板及显示装置 Ceased WO2020107610A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/342,977 US10847107B2 (en) 2018-11-30 2018-12-27 Gate driver on array circuit, display panel and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811460166.6 2018-11-30
CN201811460166.6A CN109493816B (zh) 2018-11-30 2018-11-30 一种goa电路、显示面板及显示装置

Publications (1)

Publication Number Publication Date
WO2020107610A1 true WO2020107610A1 (zh) 2020-06-04

Family

ID=65698948

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/124282 Ceased WO2020107610A1 (zh) 2018-11-30 2018-12-27 一种goa电路、显示面板及显示装置

Country Status (3)

Country Link
US (1) US10847107B2 (zh)
CN (1) CN109493816B (zh)
WO (1) WO2020107610A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119580660A (zh) * 2024-09-25 2025-03-07 友达光电股份有限公司 栅极驱动器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11151959B2 (en) * 2020-03-04 2021-10-19 Tcl China Star Optoelectronics Technology Co., Ltd. GOA circuit and display device
CN111627402B (zh) * 2020-06-01 2021-09-24 武汉华星光电技术有限公司 Goa电路、显示面板以及显示装置
CN111640389B (zh) * 2020-06-09 2021-09-03 武汉华星光电技术有限公司 Goa电路及显示面板
EP4163908A4 (en) * 2020-06-09 2024-05-15 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA CIRCUIT AND SCOREBOARD
US11243626B2 (en) * 2020-06-23 2022-02-08 Solomon Systech (Shenzhen) Limited Integrated display system circuitry and a method for driving thereof
CN111681625A (zh) * 2020-06-23 2020-09-18 武汉华星光电技术有限公司 驱动电路、显示面板及显示装置
CN112185316A (zh) * 2020-10-23 2021-01-05 武汉华星光电技术有限公司 Goa电路及显示面板
CN113643642B (zh) * 2021-08-05 2022-12-06 武汉华星光电技术有限公司 栅极驱动电路及显示面板
CN115713911B (zh) * 2022-12-07 2025-10-17 武汉华星光电技术有限公司 显示面板
CN117496854A (zh) * 2023-03-28 2024-02-02 武汉华星光电技术有限公司 显示面板及显示装置
CN121528132A (zh) * 2024-08-12 2026-02-13 武汉华星光电技术有限公司 栅极驱动电路及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012818A1 (en) * 2006-07-11 2008-01-17 Samsung Electronics Co., Ltd Shift register, display device including shift register, method of driving shift register and method of driving display device
CN105469766A (zh) * 2016-01-04 2016-04-06 武汉华星光电技术有限公司 Goa电路
CN107767834A (zh) * 2017-11-17 2018-03-06 武汉华星光电技术有限公司 一种goa电路
CN107958656A (zh) * 2018-01-08 2018-04-24 武汉华星光电技术有限公司 Goa电路
CN108630167A (zh) * 2018-07-26 2018-10-09 武汉华星光电技术有限公司 一种goa电路、显示面板及显示装置
CN108682380A (zh) * 2018-07-26 2018-10-19 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9477345B2 (en) * 2015-01-30 2016-10-25 Lg Display Co., Ltd. Display device, and device and method for driving the same
CN107578741B (zh) * 2017-09-28 2020-03-27 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012818A1 (en) * 2006-07-11 2008-01-17 Samsung Electronics Co., Ltd Shift register, display device including shift register, method of driving shift register and method of driving display device
CN105469766A (zh) * 2016-01-04 2016-04-06 武汉华星光电技术有限公司 Goa电路
CN107767834A (zh) * 2017-11-17 2018-03-06 武汉华星光电技术有限公司 一种goa电路
CN107958656A (zh) * 2018-01-08 2018-04-24 武汉华星光电技术有限公司 Goa电路
CN108630167A (zh) * 2018-07-26 2018-10-09 武汉华星光电技术有限公司 一种goa电路、显示面板及显示装置
CN108682380A (zh) * 2018-07-26 2018-10-19 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119580660A (zh) * 2024-09-25 2025-03-07 友达光电股份有限公司 栅极驱动器

Also Published As

Publication number Publication date
US20200273418A1 (en) 2020-08-27
CN109493816B (zh) 2020-08-04
US10847107B2 (en) 2020-11-24
CN109493816A (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
WO2020107610A1 (zh) 一种goa电路、显示面板及显示装置
EP3499495B1 (en) Goa circuit
US10043477B2 (en) GOA circuit
US10127875B2 (en) Shift register unit, related gate driver and display apparatus, and method for driving the same
CN108010495B (zh) 一种goa电路
CN109036304B (zh) 一种goa电路、显示面板及显示装置
US10204582B2 (en) Shift register and driving method thereof, gate electrode driving circuit, and display device
US10032425B2 (en) CMOS GOA circuit of reducing clock signal loading
WO2020019381A1 (zh) 一种goa电路、显示面板及显示装置
WO2019227807A1 (zh) Goa电路
US9536623B2 (en) Gate drive circuit and shift register
WO2017092116A1 (zh) 降低馈通电压的goa电路
CN108010498A (zh) 一种goa电路及液晶面板、显示装置
WO2017107285A1 (zh) 用于窄边框液晶显示面板的goa电路
WO2017096658A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
WO2021174607A1 (zh) Goa 驱动电路、显示面板及显示装置
US20180211626A1 (en) Driving methods and driving devices of gate driver on array (goa) circuit
WO2020151128A1 (zh) Goa电路及显示装置
WO2014092011A1 (ja) 表示装置およびその駆動方法
WO2021258460A1 (zh) 驱动电路、显示面板及显示装置
WO2019227791A1 (zh) 阵列基板行驱动电路
WO2022095261A1 (zh) Goa 电路及显示面板
WO2018129786A1 (zh) Cmos goa电路
WO2019095436A1 (zh) 一种goa电路
WO2019033493A1 (zh) Goa电路及液晶显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18941170

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18941170

Country of ref document: EP

Kind code of ref document: A1